JP2006524432A5

JP2006524432A5 -

Info

Publication number: JP2006524432A5
Application number: JP2006508767A
Authority: JP
Filing date: 2004-02-19
Publication date: 2007-04-12
Anticipated expiration: 2024-02-19

Claims

炭化珪素ＤＭＯＳＦＥＴと、
前記ＤＭＯＳＦＥＴの内蔵ボディダイオードのターンオン電圧より低いターンオン電圧を有する構成の一体型炭化珪素接合障壁ショットキー（ＪＢＳ）ダイオードと
を備えたことを特徴とする炭化珪素半導体装置。
前記一体型ＪＢＳダイオードは、約１ボルトのターンオン電圧を有することを特徴とする請求項１に記載の炭化珪素半導体装置。
前記炭化珪素ショットキーダイオードは、
ソース領域に隣接しかつ結合されたショットキーコンタクトと、
前記ＤＭＯＳＦＥＴのドリフト領域と共通のドリフト領域と、
前記ＤＭＯＳＦＥＴのドレインコンタクトと共通の第２のコンタクトと
を備えたことを特徴とする請求項１に記載の炭化珪素半導体装置。
前記炭化珪素ショットキーダイオードは、前記ＤＭＯＳＦＥＴのソース領域に隣接する、約１ｘ１０^１８〜約１ｘ１０^２０ｃｍ^−３のドーピング濃度を有する複数の離隔されたp−型炭化珪素領域を有するp−型接合障壁ショットキー（ＪＢＳ）グリッドを含むことを特徴とする請求項３に記載の炭化珪素半導体装置。
前記ＪＢＳグリッドのp−型領域は、前記ＤＭＯＳＦＥＴのソース電極に対するオーミックコンタクトを有し、かつ前記ＤＭＯＳＦＥＴのp−型ウエル領域と接触することを特徴とする請求項４に記載の炭化珪素半導体装置。
前記ショットキーコンタクトは、前記ソース領域と直接コンタクト状態にあることを特徴とする請求項３に記載の炭化珪素半導体装置。
前記ショットキーコンタクトは、前記ＤＭＯＳＦＥＴのソースコンタクトを介して、ソース領域に結合されることを特徴とする請求項３に記載の炭化珪素半導体装置。
前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の約５０％より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の約２５％より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の約２０％より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
前記一体型炭化珪素ＪＢＳダイオードの活性領域は、２．６Ｖ以下のバイアス電圧で、前記ＤＭＯＳＦＥＴの全スイッチ電流を流すように選択されることを特徴とする請求項１に記載の炭化珪素半導体装置。
炭化珪素半導体装置であって、
第１のn−型炭化珪素層と、
前記第１のn−型炭化珪素層内にあり、かつ前記第１のn−型炭化珪素層の第１の表面に伸びるp−型炭化珪素ウエル領域と、
p−型炭化珪素ウエル領域の一部に隣接する前記第１のn−型炭化珪素層内の第２のn−型炭化珪素層であって、前記第１のn−型炭化珪素層の第１の表面に伸び、かつ前記第１のn−型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第２のn−型炭化珪素層と、
前記第１のn−型炭化珪素層、前記第２のn−型炭化珪素層、および前記p−型炭化珪素ウエル領域上のゲート絶縁層と、
前記第１のn−型炭化珪素内にあって、接合障壁グリッドを提供する複数の離隔されたp−型炭化珪素領域であって、前記複数の離隔されたp−型炭化珪素領域の周辺の１つは、前記第２のn−型炭化珪素領域と前記p−型炭化珪素ウエル領域に隣接する複数の離隔されたp−型炭化珪素領域と、
前記第１のn−型炭化珪素層、および前記複数のp−型炭化珪素領域上のショットキーコンタクトと、
前記ショットキーコンタクトに隣接し、かつ前記第２のn−型炭化珪素層上のソースコンタクトと、
前記ゲート絶縁層上のゲートコンタクトと、
前記第１のn−型炭化珪素層の第１の表面の反対側の第１のn−型炭化珪素層上のドレインコンタクトと
を備えたことを特徴とする炭化珪素半導体装置。
前記ドレインコンタクトと前記第１のn−型炭化珪素層間に配置された、前記第１のn−型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第３のn−型炭化珪素層をさらに備えたことを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記ソースコンタクトを前記ショットキーコンタクトへ接触するように、前記ソースコンタクトおよびショットキーコンタクトの上に金属オーバーレイをさらに備えたことを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記複数のp−型炭化珪素領域の周辺の１つは、前記p−型炭化珪素ウエル領域に接触し、前記ソースコンタクトは、前記複数のp−型炭化珪素領域の周辺の１つの一部にも存在することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記複数の離隔されたp−型炭化珪素領域は、前記p−型炭化珪素ウエル領域のドーピング濃度より高いドーピング濃度を有することを特徴とする請求項１６に記載の炭化珪素半導体装置。
前記ショットキーコンタクト、前記複数の離隔されたp−型炭化珪素領域、前記第１のn−型炭化珪素層、および前記ドレインコンタクトは、炭化珪素の前記第１のn−型層および前記p−型ウエル領域の内蔵pｎ接合のターンオン電圧未満のターンオン電圧を有するショットキーダイオードを提供することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記第１のn−型炭化珪素層は、約５ｘ１０^１４〜約２ｘ１０^１６ｃｍ^−３のドーピング濃度を有することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記第１のn−型炭化珪素層は、約５〜約３０μmの厚さを有することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記p−型炭化珪素ウエル領域は、約１０^１６〜約１０^２０ｃｍ^−３のドーピング濃度を有することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記p−型炭化珪素ウエル領域は、第１のn−型炭化珪素層中に約０．５〜約１．５μmの深さに伸びることを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記複数の離隔されたp−型炭化珪素領域は、約１０^１８〜約１０^２０ｃｍ^−３のドーピング濃度を有することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記複数の離隔されたp−型炭化珪素領域は、約０．５〜約１０μmの距離間隔をおいて配置されることを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記複数の離隔されたp−型炭化珪素領域は、均一に離隔されることを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記複数の離隔されたp−型炭化珪素領域は、不均一に離隔されることを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記複数の離隔されたp−型炭化珪素領域は、約０．５〜約１０μmのそれぞれの幅を有することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記第２のn−型炭化珪素層は、約１０^１９〜約１０^２１ｃｍ^−３のドーピング濃度を有することを特徴とする請求項１３に記載の炭化珪素半導体装置。
前記第２のn−型炭化珪素層は、前記第１のn−型炭化珪素層中に約０．１〜約０．７μmの深さに伸びることを特徴とする請求項１３に記載の炭化珪素半導体装置。
炭化珪素ＤＭＯＳＦＥＴを形成するステップと、
前記ＤＭＯＳＦＥＴの内蔵ボディダイオードのターンオン電圧より低いターンオン電圧を有する構成の一体型炭化珪素接合障壁ショットキー（ＪＢＳ）ダイオードを形成するステップと
を有することを特徴とする炭化珪素半導体装置の製造方法。
前記一体型炭化珪素ショットキーダイオードを形成するステップは、一体型炭化珪素接合障壁ショットキー（ＪＢＳ）ダイオードを形成するステップを含むことを特徴とする請求項３０に記載の方法。
前記一体型ＪＢＳダイオードを形成するステップは、約１ボルトのターンオン電圧を有する一体型ＢＳダイオードを形成するステップを備えることを特徴とする請求項３０に記載の方法。
前記炭化珪素ショットキーダイオードを形成するステップは、
前記ソース領域に隣接し、かつ結合されたショットキーコンタクトを形成するステップと、
前記ＤＭＯＳＦＥＴのドリフト領域と共通のドリフト領域を形成するステップと、
前記ＤＭＯＳＦＥＴのドレインコンタクトと共通の第２のコンタクトを形成するステップと
を有することを特徴とする請求項３０に記載の方法。
前記炭化珪素ショットキーダイオードを形成するステップは、前記ＤＭＯＳＦＥＴのソース領域に隣接する、約１ｘ１０^１８〜約１ｘ１０^２０ｃｍ^−３のドーピング濃度を有する複数の離隔されたp−型炭化珪素領域を含むp−型接合障壁ショットキー（ＪＢＳ）グリッドを形成するステップをさらに有することを特徴とする請求項３３に記載の方法。
p−型ＪＢＳグリッド、前記ＪＢＳグリッドのp−型領域を形成するステップは、前記ＤＭＯＳＦＥＴのソース電極に対するオーミックコンタクトを有し、かつ前記ＤＭＯＳＦＥＴのp−型ウエル領域と接触することを特徴とする請求項３４に記載の方法。
前記ショットキーコンタクトを形成するステップは、前記ソース領域と直接コンタクト状態にあるショットキーコンタクトを形成するステップを含むことを特徴とする請求項３３に記載の方法。
前記ショットキーコンタクトを形成するステップは、前記ＤＭＯＳＦＥＴのソースコンタクトを介してソース領域に結合されるショットキーコンタクトを形成するステップを含むことを特徴とする請求項３３に記載の方法。
前記一体型炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項３０に記載の方法。
前記炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の約５０％より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項３０に記載の方法。
前記炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の約２５％より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項３０に記載の方法。
前記炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の約２０％より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項３０に記載の方法。
第１のn−型炭化珪素層を形成するステップと、
前記第１のn−型炭化珪素層内にあり、かつ前記第１のn−型炭化珪素層の第１の表面に伸びるp−型炭化珪素ウエル領域を形成するステップと、
p−型炭化珪素ウエル領域の一部に隣接する前記第１のn−型炭化珪素層内の第２のn−型炭化珪素層であって、前記第１のn−型炭化珪素層の第１の表面に伸び、かつ前記第１のn−型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第２のn−型炭化珪素層を形成するステップと、
前記第１のn−型炭化珪素層、前記第２のn−型炭化珪素層、および前記p−型炭化珪素ウエル領域上のゲート絶縁層を形成するステップと、
前記第１のn−型炭化珪素内にあり、接合障壁グリッドを提供する複数の離隔されたp−型炭化珪素領域であって、前記複数の離隔されたp−型炭化珪素領域の周辺の１つは、前記第２のn−型炭化珪素領域と前記p−型炭化珪素ウエル領域に隣接する複数の離隔されたp−型炭化珪素領域を形成するステップと、
前記第１のn−型炭化珪素層および前記複数のp−型炭化珪素領域上のショットキーコンタクトを形成するステップと、
前記ショットキーコンタクトに隣接し、かつ前記第２のn−型炭化珪素層上にソースコンタクトを形成するステップと、
前記ゲート絶縁層上にゲートコンタクトを形成するステップと、
前記第１のn−型炭化珪素層の第１の表面の反対側の第１のn−型炭化珪素層上にドレインコンタクトを形成するステップと
を有することを特徴とする方法。
前記ドレインコンタクトと前記第１のn−型炭化珪素層間に配置された第３のn−型炭化珪素層であって、第１のn−型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第３のn−型炭化珪素層を形成するステップをさらに有することを特徴とする請求項４２に記載の炭化珪素半導体装置の製造方法。
前記ソースコンタクトを前記ショットキーコンタクトへコンタクトするように、前記ソースコンタクトおよびショットキーコンタクトの上に金属オーバーレイをさらに有することを特徴とする請求項４２に記載の方法。
前記複数の離隔されたp−型炭化珪素領域を形成するステップは、前記複数のp−型炭化珪素領域の周辺の１つは、前記p−型炭化珪素ウエル領域に接触するように、複数の離隔されたp−型炭化珪素領域を形成するステップを含み、前記ソースコンタクトを形成するステップは、前記複数のp−型炭化珪素領域の周辺の１つの一部に存在するソースを形成するステップをさらに含むことを特徴とする請求項４２に記載の方法。
前記複数の離隔されたp−型炭化珪素領域は、前記p−型炭化珪素ウエル領域のドーピング濃度より高いドーピング濃度を有することを特徴とする請求項４５に記載の方法。
前記ショットキーコンタクト、前記複数の離隔されたp−型炭化珪素領域、第１のn−型炭化珪素層、および前記ドレインコンタクトは、炭化珪素の前記第１のn−型層および前記p−型ウエル領域の内蔵pｎ接合のターンオン電圧未満のターンオン電圧を有するショットキーダイオードを提供することを特徴とする請求項４２に記載の方法。