JP5210518B2 - 一体化逆並列接合障壁ショットキーダイオードを備えた炭化珪素ｍｏｓｆｅｔおよびその製造方法 - Google Patents

一体化逆並列接合障壁ショットキーダイオードを備えた炭化珪素ｍｏｓｆｅｔおよびその製造方法 Download PDF

Info

Publication number
JP5210518B2
JP5210518B2 JP2006508767A JP2006508767A JP5210518B2 JP 5210518 B2 JP5210518 B2 JP 5210518B2 JP 2006508767 A JP2006508767 A JP 2006508767A JP 2006508767 A JP2006508767 A JP 2006508767A JP 5210518 B2 JP5210518 B2 JP 5210518B2
Authority
JP
Japan
Prior art keywords
silicon carbide
type silicon
type
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006508767A
Other languages
English (en)
Other versions
JP2006524432A5 (ja
JP2006524432A (ja
Inventor
リュウ セイ−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2006524432A publication Critical patent/JP2006524432A/ja
Publication of JP2006524432A5 publication Critical patent/JP2006524432A5/ja
Application granted granted Critical
Publication of JP5210518B2 publication Critical patent/JP5210518B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造に関し、さらに詳細には、炭化珪素（ＳｉＣ）金属酸化物半導体電界効果トランスジスタ（ＭＯＳＦＥＴ）およびこのようなＭＯＳＦＥＴの製造に関する。
パワーデバイスは、大電流を通電し高電圧を維持するため広く使用されている。現代のパワーデバイスは、一般的に単結晶シリコン半導体材料から製造されている。広く使用されているパワーデバイスの１つに、パワー金属酸化膜半導体電界効果トランスジスタ（ＭＯＳＦＥＴ）がある。パワーＭＯＳＦＥＴにおいて、制御信号は、半導体表面から介在絶縁体により分離されるゲート電極に送られるが、この絶縁体は、これに限定されないが、二酸化珪素でもよい。通電は、バイポーラトランスジスタ動作で使用される少数キャリアを注入することなく多数キャリアの輸送により生ずる。パワーＭＯＳＦＥＴは、優れた安全動作領域をもたらし、かつ単位セル構造内で並列接続される。
当業者には周知のように、パワーＭＯＳＦＥＴは、ラテラル構造または垂直構造を含む。ラテラル構造では、ドレイン、ゲートおよびソース端子は基板の同一の面にある。これに対して、垂直構造では、ソースおよびドレインは基板の反対の面にある。
近年のパワーデバイスにおける開発努力には、パワーデバイスに炭化珪素（ＳｉＣ）装置を使用する研究が含まれる。炭化珪素は、シリコンと比較して広いバンドギャップ、より低い誘電率、高い破壊電界強度、高い熱伝導率、および高い飽和電子ドリフト速度を有する。これらの特性により、炭化珪素パワーデバイスは、従来のシリコンベースのパワーデバイスより高温、高出力レベルかつ低い特定オン抵抗で動作可能になる。シリコン装置に対する炭化珪素装置の優位性は、非特許文献１で、理論的に解析されている。炭化珪素で製造したパワーＭＯＳＦＥＴは、Palmourの「炭化珪素によるパワーＭＯＳＦＥＴ（Power MOSFET in Silicon Carbide）」と題した記述に従って特許文献１に記載されており、本発明の譲受人に譲渡された。
その文献には、多数の炭化珪素パワーＭＯＳＦＥＴが記載されている。例えば、特許文献１、非特許文献２〜１４を参照されたい。
米国特許第５，５０６，４２１号明細書 米国特許出願第０９／８３４,２８３号明細書 米国特許出願第０９／９６８,３９１号明細書 米国特許出願第１０／０４５,５４２号明細書 米国特許出願第０９／８７８,４４２号明細書 米国特許出願第０９／９１１,９９５号明細書 Bhatnagar et al., "Comparison of 6H-SiC, 3C-SiC and Si for Power Devices", IEEE Transactions and Electron Devices, 1993, Vol.40, pp.645-655 A. K. Agarwal, J. B. Casady, L. B. Rowland, W. F. Valek, M. H. White, and C. D. Brandt, "1.1kV 4H-SiC Power UMOSFET’s," IEEE Electron Device Letters, Decemner 1997, Vol. 18, No. 12, pp. 586-588 A. K. Agarwal, J. B. Casady, L. B. Rowland, W. F. Valek, M. H. White, and C. D. Brandt, "1400V 4H-SiC Power MOSFETs," Materials Science Forum, 1998, Vols. 264-268, pp. 989-992 J. Tan. J.A. Cooper, Jr., and M. R. Melloch, "High Volt Accumulation Layer UMOCFET in 4H-SiC," IEEE Electron Device Letters, December 1998, Vol. 19, No. 12, pp. 487-489 J.N. Shenoy、J. A. Cooper and M. R. Melloch, "High-Volt Double-Implemted Power MOSFET in 6H-SiC," IEEE Electron Device Letters, March 1997, Vol. 18, No. 3, pp. 93-95 J. B. Casady, A. K. Agarwal, J. B. Casady, L. B. Rowland, W.F. Valek and C.D. Brandt, "900V DMOS and 110V UMOC 4H-SiC Power FETs," IEEE Device Research Conference, Ft. Collins, CO, June 23-25, 1997 R. Schoerner, P. Friedrihs, D. Peters, H. Mitlehner, B. Weis and D. Stephani, "Rugged power MOSFETs in 6H-SiC with blocking Capablity up to 1800 V," Materials Science Forum 2000, Vols. 338-342, pp. 1295-1298 V. R. Vathulya and M. H. White, "Characterization of Channel Mobility on Implanted SiC to Determine Polytype Suitability for the Power DIMOS Structure," Electronic Materials Conference, Santa Barbara, CA, June 30-July 2, 1999 A. V. Suvorov, L. A. Lipkin, G. M. Johnson, R. Singh and J. W. Pahmour, "4H-SiC self-aligned implant-Diffused Structure for Power DMOCFETs," Materials Science Forum, 2000, Vols. 338-342, pp.1275-1278 P.M. Shenoy and B. J. Baliga, "The Planar 6H-SiC ACCUFET;A New High-Volt Power MOSFET Structure," IEEE Electron Device Letters, December 1997, Vol. 18, No. 12, pp. 589-591 Ranbir Singh, Sei-Hyung Ryu and John W. Palmour, "High Temperature, High Current, 4H-SiC Accu-DMOSFET," Materials Science Forum, 2000, Vols. 338-342, pp.1271-1274 Y. Wang, C. Weitzel and M. Bhatnagar, "Accumulation Mode SiC Power MOSFET Design Issues," Materials Science Forum, 2000, Vols. 338-342, pp.1287-1290 A. K. Agarwal, N. S. Saks, S. S. Mani, V. S. Hegde and P. A. Sanger, "Investigation of Lateral RESURF、 6H-SiC MOSFET," Materials Science Forum 2000, Vols. 338-342, pp.1307-1310 Shenoy et al., "High-Volt Double-Implemted Power MOSFET in 6H-SiC," IEEE Electron Device Letters, March 1997, Vol. 18, No. 3, pp. 93-95 B. J. Baliga, "Power Semiconductor Devices," PWS Publiching Company, 1996, Chapter 7 Mondal et al., "An integrated 500-V power MOSFET/antiparallel rectifier device with improved diode reverse recovery characteristics," IEEE Electron Device Letters, September 2002, Vol. 23, No. 9 J. P. Xu, P. T. Lai, C.L. Chan, B. Li, and Y. C. Cheng, "Improved Performance and Reliability of N2O-Grown Oxynitride on 6H-SiC," IEEE Electron Device Letters, June 2000, Vol.21, No.6, pp.298-300 L. A. Lipkin and J. W. Pahmour, "low interface state density oxide on p-type SiC," Materials Science Forum, 1998, Vols.264-268, pp.853-856 M. Ｋ Das, L. A. Lipkin, G. Y. Chung, J. R. Williams, K. McDonald and L. C. Feldman, "High Mobility 4H-Sic Inversion Mode MOSFET Using Thermally Grown, NO Annealed SiO2," IEEE Device Research Conference, Denver, CO, June 19-21, 2000 G. Y. Chung, C. C. Tin, J. R. Williams, K. McDonald, R. A. Weller, S. T. Pantelides, L. C. Feldman, M. Ｋ Das, and J. W. Pahmour, "Improved Inversion Channel Mobility for 4H-SiC MOSFET Following High Temperature Anneals in Nitric Oxide," IEEE Electron Device Letters G. Y. Chung, C. C. Tin, J. R. Williams, K. McDonald, M. Di Vemtra, S. T. Pantelides, L. C. Feldman, and R. A. Weller, "effect of Nitric Oxide annealing on the interface trap densities near the band edges in the 4H po1ytype of silicon carbide," Applied Physics Letters, March 2000, Vol.76, No.13, pp.1713-1715
広く使用されているシリコンパワーＭＯＳＦＥＴの１つに、二重拡散プロセスを使用して製造される二重拡散ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）がある。従来のシリコンによるＤＭＯＳＦＥＴ５１０を図１Ａに示す。これらの装置では、ｐ−ベース領域５１４およびｎ＋ソース領域５１６は、マスクの共通開口を通して基板５１２に拡散される。ｐ−ベース領域５１４は、ｎ＋ソース領域５１６より深く打ち込まれる。ｐ−ベース領域５１４とｎ＋ソース領域５１６間の横方向拡散の差が、表面チャネル領域を形成する。基板５１２上には、ゲート酸化物５１８が設けられ、ゲート酸化物５１８上にはゲートコンタクト５２０が設けられる。ソースコンタクトは、基板５１２上のｎ＋ソース領域５１６間に設けられる。ドレインコンタクト５２４は、ソースコンタクト５２２とは反対側の基板５１２上に設けられる。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴの概要は、非特許文献１５に見られるが、その開示は、ここに参照により本明細書に組込まれる。ＤＭＯＳＦＥＴ構造は、炭化珪素により製造されてきたが、炭化珪素におけるドーパントの拡散が低いため、二重注入等の他の技術が、炭化珪素によるＤＭＯＳＦＥＴの製造に使用されてきた。したがって、用語「ＤＭＯＳＦＥＴ」は、本明細書においては、その構造の製造に使用される方法の如何を問わず、ベースまたはウエル領域にベースまたはウエル領域およびソース領域を有する図１Ａの構造に類似する構造を示すために使用される。
図１Ｂに示すように、図１ＡのパワーＭＯＳＦＥＴは、スイッチおよび逆並列ダイオード（内蔵ボディダイオード）としてモデル化できる。ワパーＭＯＳＦＥＴは、非常に高いスイッチング速度を有する多数キャリアの装置である。しかしながら、多くの場合、パワーＭＯＳＦＥＴのスイッチングは、内蔵ボディダイオードの速度により制限される。逆並列p-nダイオードは、ＭＯＳＦＥＴのｐ−ベース領域５１４と基板５１２のｎ−型ドリフト領域間に内蔵される。動作の第1象限（正のドレイン電流およびドレイン電圧）において、装置はスイッチとして機能する。動作の第３象限（負のドレイン電流およびドレイン電圧）においては、０ボルトのゲートバイアスにより装置はＰｉＮダイオードとして機能する。しかしながら、内蔵ボディダイオードは、高周波、例えば、１００ｋＨｚより高い周波数での装置の動作を制限する。このようなことが生じるのは、内蔵ボディダイオードが比較的速度の遅い少数キャリアの装置であるためである。ＰｉＮダイオードは、少数キャリアのライフタイムが長く、ＭＯＳＦＥＴのスイッチング速度に対応しきれないことが多い。従って、パワーＭＯＳＦＥＴのスイッチング速度を低減させる必要がある。代わりに、アセンブリ全体に対して逆並列構成における超高速回復整流器を備えた直列ショットキーダイオードを使用するか、または、例えば、パルス幅変調型DCモータ制御装置等の高速アプリケーションに、「スナバ」回路が提案されてきた。例えば、モトローラ（Motorola）パワーＭＯＳＦＥＴトランジスタデータブック第４版（モトローラ社、１９８９年）を参照されたい。しかしながら、外部スナバ回路は、高価でありかつかさばる。
外部高速回復逆並列ダイオードの使用については、非特許文献１６に記載されている。しかしながら、逆方向回復モードにおいて、最も速度の遅いダイオードが、主要な電流経路をもたらすためこの方法は非効率的である。そのため、ボディダイオードに流れるごく少量の電流を残して、ほとんどのオン電流が外部ダイオードを流れ、結果としてボディダイオードにごく少量の逆回復電荷しか生じないようにするため、外部高速リカバリダイオードの電流定格は、ＭＯＳＦＥＴの内蔵ボディダイオードよりはるかに高い必要がある。しかしながら、これによりＭＯＳＦＥＴダイオードペアに大きな寄生出力キャパシタンスがもたらされるが、それは、並列構成においては大面積のダイオードが必要とされるからである。
Mondalたちは、その記載により、マージドＰｉＮショットキー（MPS）ダイオードをシリコンパワーＤＭＯＳＦＥＴと一体化して、より良好な逆回復特性を達成する試みについて記述している。一体型MPSダイオードを備えたＤＭＯＳＦＥＴは、ピーク時の逆電流および少数キャリア蓄積電荷を３０％減少させた。
本発明の実施態様は、炭化珪素半導体装置および、炭化珪素ＤＭＯＳＦＥＴおよびターンオン電圧がＤＭＯＳＦＥＴの内蔵ボディダイオードのターンオン電圧より低くなるように構成された一体型炭化珪素ショットキー（Schottky）ダイオードを有する炭化珪素半導体装置の製造方法を提供する。
本発明の別の実施態様では、一体型炭化珪素ショットキーダイオードは、一体型炭化珪素接合障壁ショットキー（ＪＢＳ）ダイオードである。例えば、一体型ＪＢＳダイオードは、約１ボルトのターンオン電圧を有する。
本発明の特定の実施態様では、炭化珪素ショットキーダイオードは、ソース領域に隣接し、かつ結合されたショットキーコンタクト、ＤＭＯＳＦＥＴのドリフト領域と共通のドリフト領域およびＤＭＯＳＦＥＴのドレインコンタクトと共通の第２コンタクトを含む。炭化珪素ショットキーダイオードは、ＤＭＯＳＦＥＴのソース領域に隣接するｐ−型接合障壁ショットキー（ＪＢＳ）グリッドも含んでもよい。ＪＢＳグリッドのｐ−型領域は、ＤＭＯＳＦＥＴのソース電極とオーミックコンタクトを有し、かつＤＭＯＳＦＥＴのｐ−型ウエル領域と接触する。
本発明のある実施態様では、ショットキーコンタクトは、ソース領域と直接コンタクトしている。このショットキーコンタクトは、ＤＭＯＳＦＥＴのソースコンタクトを通してソース領域に結合してもよい。
本発明のさらに別の実施態様では、一体型炭化珪素ＪＢＳダイオードの活性領域は、炭化珪素ＤＭＯＳＦＥＴの活性領域より狭い。例えば、一体型炭化珪素ＪＢＳダイオードの活性領域は、炭化珪素ＤＭＯＳＦＥＴの活性領域の約５０％、２５％または２０％より狭い。
本発明の別の実施態様では、炭化珪素半導体装置は、第１のｎ−型炭化珪素層およびその第１のｎ−型炭化珪素層にｐ−型炭化珪素ウエル領域を含む。ｐ−型炭化珪素ウエル領域は、第１のｎ−型炭化珪素層の第１の表面に伸長する。第２のｎ−型炭化珪素層は、ｐ−型炭化珪素ウエル領域の一部に隣接する第１のｎ−型炭化珪素層に設けられる。この第２のｎ−型炭化珪素層は、第１のｎ−型炭化珪素層の第１の表面まで伸長し、かつ第１のｎ−型炭化珪素層のキャリア濃度より高いキャリア濃度を有する。ゲート絶縁層は、第１のｎ−型炭化珪素層、第２のｎ−型炭化珪素層、およびｐ−型炭化珪素ウエル領域に設けられる。離隔された複数のｐ−型炭化珪素領域は、第１のｎ−型炭化珪素内に設けられ、接合障壁グリッドを形成する。離隔された複数のｐ−型炭化珪素領域のうち、周辺部の領域は、第２のｎ−型炭化珪素領域およびｐ−型炭化珪素ウエル領域に隣接する。ショットキーコンタクトは、第１のｎ−型炭化珪素層および複数のｐ−型炭化珪素領域上に設けられる。ソースコンタクトは、ショットキーコンタクトに隣接し、かつ第２のｎ−型炭化珪素層上に設けられる。ゲートコンタクトは、ゲート絶縁層に設けられ、ドレインコンタクトは、第１のｎ−型炭化珪素層の第１の表面と反対側の第１のｎ−型炭化珪素層上に設けられる。
本発明のさらに別の実施態様では、第３のｎ−型炭化珪素層は、ドレインコンタクトと第１のｎ−型炭化珪素層との間に配置される。この第３のｎ−型炭化珪素層は、第１のｎ−型炭化珪素層のキャリア濃度より高いキャリア濃度を有してもよい。ソースコンタクトをショットキーコンタクトに接続するように、金属オーバーレイをソースコンタクトおよびショットキーコンタクト上に設けてもよい。
さらに、複数のｐ−型炭化珪素領域のうち、周辺部の領域は、ｐ−型炭化珪素ウエル領域と接触してもよい。ソースコンタクトは、複数のｐ−型炭化珪素領域の周辺部領域の一部にあってもよい。離隔された複数のｐ−型炭化珪素領域は、ｐ−型炭化珪素ウエル領域のドーピング濃度より高いドーピング濃度を有してもよい。
本発明の特定の実施態様では、ショットキーコンタクト、離隔された複数のｐ−型炭化珪素領域、第１のｎ−型炭化珪素層、およびドレインコンタクトは、炭化珪素の第１のｎ−型層およびｐ−型ウエル領域の内蔵ｐｎ接合のターンオン電圧より低いターンオン電圧を有するショットキーダイオードを形成する。
本発明のある実施態様では、第１のｎ−型炭化珪素層は、約５ｘ１０１４ｃｍ−３〜２ｘ１０１６ｃｍ−３のドーピング濃度を有する。第１のｎ−型炭化珪素層は、約5μｍ〜３０μｍの厚みを有する。ｐ−型炭化珪素ウエル領域は、約１０１６ｃｍ−３〜１０２０ｃｍ−３のドーピング濃度でもよい。ｐ−型炭化珪素ウエル領域は、第１のｎ−型炭化珪素層中に、約０．5μｍ〜１．５μｍの深さまで伸長してもよい。離隔された複数のｐ−型炭化珪素領域は、約１０１８ｃｍ−３〜１０２０ｃｍ−３のドーピング濃度でもよい。離隔された複数のｐ−型炭化珪素領域は、約０．５μｍ〜１０μｍの間隔で配置してもよい。また、離隔された複数のｐ−型炭化珪素領域の間隔は、均一でも不均一でもよい。離隔された複数のｐ−型炭化珪素領域は、それぞれ約０．５μｍ〜１０μｍの幅でよい。第２のｎ−型炭化珪素層は、約１０１９ｃｍ−３〜１０２１ｃｍ−３のドーピング濃度で、第１のｎ−型炭化珪素層中に、約０．１μｍ〜０．７μｍの深さまで伸長してもよい。
本発明のさらなる実施態様は、炭化珪素ＤＭＯＳＦＥＴを含む炭化珪素半導体装置、および少なくとも部分的に内蔵ｐｎ接合ダイオードをＤＭＯＳＦＥＴのウエル領域とドリフト領域間で，バイパスさせる手段を提供する。この少なくとも部分的にバイパスさせる手段は、炭化珪素ＤＭＯＳＦＥＴに不可欠である。少なくとも部分的にバイパスさせる手段は、ＤＭＯＳＦＥＴのソースコンタクトとドレインコンタクト間の一体型炭化珪素ダイオードでもよい。一体型炭化珪素ダイオードのターンオン電圧は、内蔵ｐｎ接合ダイオードのターンオン電圧より低くてもよい。一体型炭化珪素ダイオードは、ショットキーダイオードでもよく、実施態様によっては、接合障壁ショットキーダイオードでもよい。
さらに、少なくとも部分的にバイパスさせる手段は、内蔵ｐｎ接合ダイオードをＤＭＯＳＦＥＴのウエル領域とドリフト領域との間を完全にバイパスさせる手段でもよい。完全にバイパスさせる手段も、炭化珪素ＤＭＯＳＦＥＴに不可欠である。
本発明の実施態様にかかる装置の製造方法もまた、提供される。
次に、本発明について添付図面を参照して、以下により詳しく説明するが、この中で本発明の好適な実施形態が示される。しかしながら、本発明は多くの様々な形態で実施することができ、この中の実施形態に制限されると解釈するべきではなく、むしろこれらの実施形態は、本開示が詳細かつ完全なものであり、当業者に本発明の範囲を完全に伝えるように提供される。図に示すように、層または領域のサイズは、説明の便宜上誇張されており、したがって、本発明の典型的構造を説明するために提供される。同じ番号は全体を通して同様の要素を示す。層、領域または基板などの要素が別の要素「上に（on）」と言う場合、それは他の要素の上に直接あるか、または介在する要素が存在することは理解される。これに対して、要素が別の要素「上に直接（directly on）」と言う場合、他の要素は介在しない。
本発明の実施形態は、炭化珪素ＭＯＳＦＥＴ及び／または一体型逆並列炭化珪素ダイオードを有する炭化珪素ＭＯＳＦＥＴの製造方法を提供する。ＪＢＳダイオードであってもよいが、一体型逆並列炭化珪素ダイオードは、ＤＭＯＳＦＥＴの内蔵ボディダイオードに対して並列であり、ターンオン電圧は、ＤＭＯＳＦＥＴの内蔵ボディダイオードのターンオン電圧より低い。適量pを注入した炭化珪素の注入型ｐｎ接合は、極めて限られた電流注入能力を示してきた。さらに、炭化珪素のｐｎ接合は、ターンオンに少なくとも２．６Ｖの順方向降下を必要とする。従って、ターンオンに約１Ｖが必要な炭化珪素におけるショットキー／接合障壁ショットキー（ＪＢＳ）構造と並列な場合、ｐｎ接合からの注入は、低減および／または最小化される。ある場合では、ｐｎ接合ダイオードは、完全にバイパスされる。従って、本発明の実施形態は、超高速スイッチングの炭化珪素半導体装置を提供する。
本発明のある実施形態にかかる炭化珪素半導体装置を、図２Ａに示す。図２Ａに見られるように、本発明の特定の実施形態において、炭化珪素の低不純物濃度のｎ−ドリフト層１２は、炭化珪素の任意のｎ＋層１０上にある。このｎ−ドリフト層１２は、炭化珪素の基板またはエピタキシャル層でもよく、例えば、４Ｈポリタイプ炭化珪素でもよい。ある実施形態では、ｎ−ドリフト層１２は、約１０１４ｃｍ−３〜５ｘ１０１６ｃｍ−３のキャリア濃度を有する。本発明の別の実施形態においては、ｎ−ドリフト層１２は、約５ｘ１０１４ｃｍ−３〜２ｘ１０１６ｃｍ−３のキャリア濃度を有する。さらに、本発明のいくつかの実施形態においては、ドリフト層１２は、約5μｍ〜１５０μｍの厚み、別の実施形態では、約5μｍ〜３０μｍの厚みを有する。さらに、ｎ＋層１０は、注入された層または領域、エピタキシャル層または基板でもよい。実施形態によっては、ｎ＋層１０は、約１０１８ｃｍ−３〜１０２１ｃｍ−３のキャリア濃度を有する。
さらに、図２Ａに見られるように、ｐ−型炭化珪素が離隔された領域により、ドリフト層１２にｐ−ウエル２０が設けられる。特定の実施形態では、ｐ−ウエル２０は、約１０１６ｃｍ−３〜１０２０ｃｍ−３のドーピング濃度を有する。さらに、このｐ−ウエル２０は、約０．5μｍ〜１．５μｍの接合深さ(即ち、注入される深さ)をもたらす。
実施形態の中には、ｐ−ウエル２０にＡｌが注入され、少なくとも１４００°Ｃの温度でアニールされる。しかしながら、ホウ素等の他の適切なｐ−型ドーパントをｐ−ウエル２０を設けるために使用してもよい。ある実施形態では、例えば、ｐ＋領域２６を含む注入領域の各々に注入が行われた後、活性化アニールが行われてもよい。ｐ−ウエル２０のドーピングプロファイルは、ほぼ均一なプロファイルか、逆行プロファイル（深さとともにドーピングを増量して埋込みピークを持たせる）等の不均一なプロファイル、あるいはｐ−ウエルは、（ｐ−ウエル２０上をいくらかのｎ−型炭化珪素で）完全に埋込んでもよい。様々なｐ−型ドーパントを使用してもよいが、１５００°Ｃを超える温度でのアニール時に、ホウ素は数ミクロン以上拡散する傾向があるため、実施形態によってはＡｌが使用される。従って、ｐ−ウエル２０及び／またはｐ−ウエル２０の深さ間の正確なギャップを制御するのは困難である。
ｎ＋炭化珪素領域２２は、ｐ−ウエル２０内に配置される。実施形態によっては、ｎ＋炭化珪素領域２２は、ｐ−ウエル２０のエッジから約０．５μｍ〜５μｍの間隔をおいて配置される。このｎ＋炭化珪素領域２２は、約１０１９ｃｍ−３〜１０２１ｃｍ−３のドーピング濃度を有し、ｐ−ウエル２０内に約０．１μｍ〜０．７μｍの深さまで伸長してもよいが、ｐ−ウエル２０の深さよりも浅い。適切なｎ−型ドーパントは、リンおよび窒素、または当業者に既知の他のｎ−型ドーパントを含む。
さらに、図２Ａに見られるように、接合障壁グリッド４０は、ｎ−型ソース領域２２およびｐ−ウエル２０に隣接するドリフト層１２内に設けられる。この接合障壁グリッド４０は、離隔された複数のｐ＋炭化珪素領域２６を含んでもよい。ｐ＋炭化珪素領域２６のドーピング濃度は、約１０１８ｃｍ−３〜１０２０ｃｍ−３で、ドリフト層１２内に約０．３μｍ〜１．５μｍの深さまで伸長してもよい。ＪＢＳグリッド４０内のｐ＋領域２６の数は、設けられる逆並列ＪＢＳダイオードの所望の寸法に依存する。しかしながら、一般的にｐ＋領域２６の幅は、約０．５μｍ〜１０μｍで、約０．５μｍ〜１０μｍの間隔をおいて配置してよい。ｐ＋領域２６の幅および間隔は、一定でも、変化を持たせてもよい。離隔された複数のｐ＋領域２６の周辺部領域は、ｎ＋領域２２およびｐ−ウエル領域２０と接触してよい。そのため、阻止状態にあるショットキーインターフェイスの保護に加えて、ｐ＋領域２６は、ｐ−ウエル２０からソースコンタクト２４への接続をもたらしてもよい。
ショットキーコンタクト３０は、接合障壁グリッド４０の領域内のｎ−ドリフト層１２上に設けられる。ショットキーコンタクト３０は、ｐ＋領域２６の周辺部の間に伸長し、ｎ−ドリフト層１２およびｐ＋領域２６双方と接触してもよい。ある実施形態では、ショットキーコンタクトは、Ｔｉ、Ｎｉ、Ｐｔ、Ｃｒ及び／またはＴａである。さらに、特定の実施形態では、ショットキーコンタクトは、約１００Å〜５０００Åの厚みを有する。
ゲート酸化物２８は、ドリフト層１２の第１の表面上に設けられ、ｐ−ウエル領域２０およびｎ＋炭化珪素領域２２の少なくとも一部まで伸長しており、かつその上にゲートコンタクト３２を有する。実施形態によっては、ゲート酸化物２８は、ＮＯまたはＮ２Ｏアニールを伴う熱成長酸化物でも、または第１酸化物が熱酸化物であり、続いてＮＯまたはＮ２Ｏアニールが行われる酸化物／窒化物／酸化物（ＯＮＯ）でもよい。ゲートコンタクト材料は、適切であればいかなるコンタクト材料でもよい。実施形態によっては、ゲートコンタクト材料はモリブデン、またはｐ−型ポリシリコンである。実施形態によっては、高い仕事関数を持つためｐ−型ポリシリコンが、好適である。ゲート酸化物２８の厚みは、ゲートコンタクト３２の材料の仕事関数に依存する。しかしながら、一般的に厚みは、約１００Å〜５０００Åが好ましい。
１つまたは複数のソースコンタクト２４およびドレインコンタクト３４も設けられる。実施形態によっては、ソースコンタクト２４は、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、白金（Ｐｔ）またはアルミニウム（Ａｌ）、クロム（Ｃｒ）、Ｔｉ／Ｎｉ、Ａｌ／ＮｉまたはＣｒ／Ｎｉスタック等、それらの組合せ、ＮｉＣｒ等のそれらの合金、及び／または他の適切なコンタクト材料から形成され、ｐ＋領域２４およびｎ＋領域２２双方にオーミックコンタクトをもたらすように、約６００°Ｃ〜１１００°Ｃの温度、例えば、８２５°Ｃでアニールしてもよい。ドレインコンタクト３４は、ＮｉまたはＴｉ、またはｎ−型炭化珪素とオーミックコンタクトを形成するのに適切な他の材料でよい。オーミックコンタクト２４および３４の厚みは、約１５０Å〜３０００Åでよい。
異なる、または同じコンタクト材料を使用して、ｐ＋領域２２およびｎ＋領域２４を接触させてもよい。さらに、図２Ａに示すように、金属オーバーレイ３６は、ソースコンタクト２４およびショットキーコンタクト３０上に設け、ソースコンタクト２４をショットキーコンタクト３０に接続してもよい。本発明のある実施形態によれば、オーバーレイ３６は金、アルミニウムまたは他の適切な金属でよい。例えば、約１０００Å〜１０μｍの厚みを有するオーバーレイを設けてもよい。追加のオーバーレイには、１つまたは複数のコンタクトを設けてもよい。金属オーバーレイを設けるための技術および材料は、当業者には既知であり、従って、本明細書ではこれ以上論ずることはしない。
図２Ａに見られるように、一体型炭化珪素ＪＢＳダイオードは、ドリフト層１２、ｐ−型領域２６、ショットキーコンタクト３０およびドレインコンタクト３４により形成される。このように、ドリフト層１２は、ＪＢＳダイオードとＤＭＯＳＦＥＴとの間に共通のドリフト層をもたらす。さらに、ドレインコンタクト３４は、ＪＢＳダイオードとＤＭＯＳＦＥＴとの間に共通のコンタクトをもたらす。本発明のある実施形態によれば、ＪＢＳダイオードはＤＭＯＳＦＥＴの活性領域の約５０％未満を占有する。別の実施形態では、ＪＢＳダイオードはＤＭＯＳＦＥＴの活性領域の約２５％を占有し、特定の実施形態では、ＤＭＯＳＦＥＴの活性領域の約２０％を占有する。ＪＢＳダイオードの面積は、ショットキーコンタクト３０の面積として画定される。ＤＭＯＳＦＥＴの面積はｎ＋ソース領域２２、ｐ−ウエル領域２０および２つの隣接するｐ−ウエル領域間の領域として画定されるＪＦＥＴ領域の面積として画定される。
図２Ａは、本発明の実施形態を個別のデバイスとして説明しているが、当業者には理解できるように、図２Ａは複数のセルを有する装置のユニットセルと考えられる。従って、例えば、追加ユニットセルは、その中央軸（図２Ａの縦軸として示した）に沿って装置を分割し、分割した装置を図２Ａに示した装置の周辺部の軸（図２Ａに示した装置の垂直エッジ）の周りに回転させることにより図２Ａに示した装置に組込まれる。従って、本発明の実施形態は、図２Ａに示した装置ならびに図２Ａに示した一体型逆並列ＪＢＳダイオードを組込んだ複数のユニットセルを有する装置を含む。
図２Ｂは、本発明の実施形態にかかる炭化珪素半導体装置のモデルの概略図である。図２Ｂに見られるように、図２Ａの装置は、内蔵逆並列ＰｉＮダイオードおよび一体化逆並列ショットキーダイオードを備えた炭化珪素スイッチとしてモデル化できる。例えば、本発明の特定の実施形態は、阻止電圧が約６００Ｖ〜３０００Ｖの範囲の内蔵ＪＢＳダイオードを備えたＭＯＳＦＥＴを提供する。炭化珪素ＭＯＳＦＥＴの比較的低いＭＯＳチャネル移動度のため、パワーＭＯＳＦＥＴのオン抵抗は、シリコンＭＯＳＦＥＴの場合と同様に、ドリフト層抵抗により支配されるのではなく、ＭＯＳＦＥＴチャネル抵抗に支配される。例えば、１６００Ｖ〜２４００Ｖの範囲の阻止電圧を有する４Ｈ−ＳｉＣ ＤＭＯＳＦＥＴに対して、オン抵抗は２７ｍΩ−ｃｍ２〜４２ｍΩ−ｃｍ２の範囲であった。同じドリフト層を共有するＪＢＳダイオードのオン抵抗は、はるかに低くてもよい。例えば、阻止電圧が２．８ｋＶの４Ｈ−ＳｉＣのＪＢＳダイオードのオン抵抗は、４Ｈ−ＳｉＣ ＭＯＳＦＥＴのそれより約３〜５倍低い、８ｍΩ−ｃｍ２である。従って、ＭＯＳＦＥＴおよび内蔵ＪＢＳダイオードに対して同じ順方向電圧降下を見込むと、一体化ＪＢＳダイオードの面積は、より小さく、ＭＯＳＦＥＴの活性領域よりはるかに小さくなりうる。
さらに、簡単に上述したように、炭化珪素は広いバンドギャップ材料（４Ｈポリタイプに対して〜３．２ｅＶ）である。従って、２．６Ｖより大きい順バイアスが印加されなければ、炭化珪素のｐｎ接合はターンオンしない。３０００Ｖ以下の阻止電圧を有する炭化珪素のＪＢＳダイオードのほとんどは、２．６Ｖの順バイアスが印加されると、極めて高い電流密度を持つことができる。例えば、ショットキー金属としてＴｉを使用するダイオードは、逆バイアス状態で２．８ｋＶを阻止でき、２．６Ｖの順方向バイアスで２００Ａ／ｃｍ２のオン電流密度を持つことができる。パワーＭＯＳＦＥＴ活性領域および内蔵ショットキー／ＪＢＳダイオード面積の比が、内蔵ショットキー／ＪＢＳダイオードがフリーホイールモードにおける順方向降下２．６Ｖ以下のＭＯＳＦＥＴのスイッチ電流をフルに流せるレベルの場合、内蔵ＰｉＮボディダイオードは完全に動作不能になり、逆回復電荷を削除することができる。従って、本発明の実施形態によっては、一体型ＪＢＳダイオードの面積は、２．６Ｖ以下のバイアス電圧でＭＯＳＦＥＴのスイッチ電流をフルに流せるように選択される。
さらに、炭化珪素で形成されたＤＭＯＳＦＥＴは、拡散を制限した注入により形成されるため、ＰｉＮボディダイオードは、高い順方向降下を示す。例えば、２．４ｋＶの阻止電圧および約２ｘ２ｍｍの面積を有する炭化珪素ＤＭＯＳＦＥＴが製造されているが、この場合ＰｉＮボディダイオードは、２Ａのスイッチ電流をフルに通電すると１１Ｖの順方向降下を示す。このようなことは、たとえ注入アニールが阻止状態のｐｎ接合からのリーク電流を十分に低減または最小化するとしても、注入されたｐｎ接合からのキャリア注入を制限するｐ−型注入により生じる損傷によりもたらされる場合がある。ＪＢＳ構造のｐｎ接合は、逆バイアス状態のショットキーインターフェイスの適切な保護となる場合があるが、順方向バイアス状態のドリフト層には極めて限られた少数のキャリア注入しかされないため、このような特性は本発明の実施形態で有益的に使用できる。このように、たとえさらに高い順方向降下をフリーホイールＪＢＳダイオードに使用しても、ＪＢＳダイオードは、逆回復特性に悪影響を与えることなく、ＤＭＯＳＦＥＴの活性領域のさらに小さい割合しか占めないからである。
一体型ＪＢＳダイオードを有する本発明の実施形態にかかる装置の製造を、図３Ａ〜３Ｈを参照して説明する。この開示に照らして当業者には理解できるように、一体型逆並列ＪＢＳダイオードを有する本発明の実施形態は、本明細書で説明した動作を変更することにより提供され、従って、本記述による動作および動作の順序に制限される構成にはなっていない。
図３Ａに見られるように、マスク１００は、ｎ−型ドリフト層１２上に形成され、かつパターニングされ、不純物をｎ−型ドリフト層１２に注入してｐ−ウエル２０を形成する。注入された不純物は、上述した深さまで注入され、活性化されたときの所望キャリア濃度をもたらす。ｎ−型ドリフト層１２は、基板またはエピタキシャル層でもよい。さらに、ドリフト層１２は、ｎ＋炭化珪素基板上に設けてもよい。このような実施形態においては、以下に説明するｎ＋層は注入ではなく基板で設けてもよい。
図３Ｂに見られるように、マスク１００は除去され、マスク１１０が形成かつパターニングされ、マスク１１０を使用してｎ−型不純物を注入しｎ＋領域２２が設けられる。マスク１１０が形成されると、ｐ−ウエル領域２０の周辺部とチャネル長を画定するｎ＋領域２２間に、所望の間隔が設けられる。適切なｎ−型不純物は、窒素およびリンを含む。さらに、不純物を注入すると、本明細書に記述したｎ＋領域２２の寸法およびキャリア濃度がもたらされる。
図３Ｃは、接合障壁グリッド４０のｐ＋領域２６の構成を示す。マスク１１０が除去され、マスク１２０が形成され、かつパターニングされ、マスク１２０を使用してｐ−型不純物が注入されｐ＋領域２６が設けられる。ｐ−型不純物を注入して、本明細書に記載のｐ＋領域２６の寸法およびキャリア濃度がもたらされる。実施形態によっては、このｐ−型不純物はアルミニウムであるが、他の適切なｐ−型不純物を使用してもよい。
図３Ｄは、マスク１２０の除去、ならびにｎ＋層１０の生成を示すが、このｎ＋層１０はｎ−型不純物を基板へ裏面から注入して形成するか、またはエピタキシャル層または基板自体であってもよく、また図３Ａに先だって形成してもよい。その構造は、約１４００°Ｃ〜１８５０°Ｃの温度で約１秒〜約２時間の間アニールされ、注入ｐ−型およびｎ−型不純物を活性化する。任意に、アニーリング中の構造を保護するため、構造はＳｉＯ２またはＳｉ３Ｎ4等の誘電体層で覆ってもよい。あるいは、ゲート酸化物を形成後にアニール処理してＳｉＣ／ＳｉＯ２の表面を改善する実施形態においては、このような不純物の活性化は、このようなアニール処理によりもたらされる。
図３Ｅは、ゲート酸化物層３００の構成を示す。ゲート酸化物層３００は熱成長する、窒化酸化物および／または他の酸化物であってもよい。窒化酸化物は適切なゲート酸化物でよいが、ある実施形態では、ＳｉＯ２、オキシナイトライドまたはＯＮＯが使用される。ゲート酸化物またはＯＮＯゲート誘電体の初期酸化物の形成に続いて、ＳｉＣ／酸化物界面の欠陥密度を低減するようにＮ２ＯまたはＮＯ中でアニールしてもよい。特定の実施形態においては、ゲート酸化層３００は、熱成長または堆積いずれかにより形成され、その後、Ｎ２Ｏ環境で約１１００°Ｃを超える温度、および約１１〜４５秒までのＮ２Ｏの初期滞留時間をもたらす約２〜８ＳＬＭの流量でアニールされる。このような炭化珪素上への酸化層の形成およびアニーリングは、同一出願人による特許文献２「炭化珪素層への酸化層のＮ２Ｏアニーリング方法（METHOD OF N2O ANNELING AN OXIDE LAYER ON A SILICON CARBIDE LAYER）」、米国特許仮出願番号第６０／２３７,８２２号、出願日２００１年５月３０日の「炭化珪素層への酸化層のＮ２Ｏ成長方法（Method of N2O Growth of Oxide Layer on A Silicon Carbide Layer）」、特許文献３「炭化珪素層への酸化物のＮ２Ｏ成長方法（Method of N2O Growth of Oxide on A Silicon Carbide Layer）」、および／または特許文献４「水素環境でのアニールを使用する炭化珪素層への酸化層の製造方法（METHOD OF FABRICATING AN OXIDE LAYER ON A SILICON CARBIDE LAYER UTILIZING AN ANNEAL IN A HYDROGEN ENVIRONMENT）」に記載されており、その開示は、参照により完全に説明したものとして本明細書に組込まれる。
さらに、Ｎ２Ｏ成長酸化物は、非特許文献１７に記載されているようにさらに使用される。非特許文献１８に記載されているような技術がさらに利用される。あるいは、熱成長酸化物に対して、熱成長ＳｉＯ２層の、非特許文献１９〜２１に記載されているような次のＮＯアニールが行われ界面捕捉密度を低減する。その開示が本明細書において完全に述べられたように参照資料により本明細書に組込まれている、「高電圧、高温コンデンサ構造および製造方法（HIGH VOLTAGE, HIGH TEMPERATURE CAPACITOR STRUCTURAL AND METHODS OF FABRICATION）」と題した特許文献５に記載されているようなオキシナイトライドが設けられる。
図３Ｆは、ソースコンタクト２４およびショットキーコンタクト３０用のコンタクトウインドウを開口し、パターン化ゲート酸化物２８を設けるゲート酸化層３００のパターニングを説明する。図３Ｆに見られるように、ウインドウがゲート酸化層３００に開口されｎ＋領域２２、ｐ＋領域２６を露出する。オーミックコンタクト材料２４’がｎ＋領域２２、ｐ＋領域２６のウインドウおよびｎ−ドリフト層１２の表面に形成される。あるいは、ドレインコンタクト３４がこの時点に形成される。オーミックコンタクト材料２４’およびドレインコンタクト３４は蒸着、スパッタリングまたは当業者にとって既知の他のこのような技術により形成され、その後、ウェット／ドライエッチングまたはリフトオフまたは当業者にとって既知の他のこのような技術によりパターニングされる。ある実施形態では、オーミックコンタクト材料２４’およびドレインコンタクト３４はニッケルであり、形成後オーミックコンタクトの品質を向上するように８２５°Ｃでアニールされる。
図３Ｇに見られるように、ショットキー材料がショットキーコンタクト３０を設けるために、ｐ＋領域２６の開口ウインドウおよびｎ−ドリフト層１２の表面に形成される。あるいは、ショットキーコンタクト材料およびオーミックコンタクト材料は同じ材料であり、それ故に、ショットキーコンタクトウインドウを開口し、かつショットキーコンタクト材料を堆積する必要性を回避する。
図３Ｈはゲートコンタクト３２の形成を示す。上記に説明したように、ゲートコンタクト３２はｐ−型ポリシリコン及びまたは他の適当なコンタクト材料であり、当業者にとって既知の技術を使用して形成かつパターニングされる。最後に、図３Ｈは蒸着、スパッタリングまたは当業者にとって既知の他のこのような技術によりそれぞれ形成される金属被覆層３６およびドレインコンタクト３４の形成を示す。ある実施形態では、ドレインコンタクト３４はニッケルであり、ニッケルはオーミックコンタクトの品質を向上するように形成後８２５°Ｃでアニールされる。
本明細書において説明した実施形態の他に、一体逆並列ＪＢＳダイオードが「短絡チャネルを有する炭化珪素パワー金属酸化物半導体電界効果トランスジスタおよび短絡チャネルを有する炭化珪素金属酸化物半導体電界効果の製造方法（SILICON CARBIDE POWER METAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR HAVING A SHORTING CHANNEL AND METHOD OF FABRICATING SILICON CARBIDE METAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR HAVING A SHORTING CHANNEL）」と題した特許文献６に記載されているようなＤＭＯＳＦＥＴに設けられる。さらに、この発明の実施形態に「垂直型ＪＦＥＴ限定炭化珪素パワー金属酸化物半導体電界効果トランスジスタおよび垂直型ＪＦＥＴ限定炭化珪素パワー金属酸化物半導体電界効果トランスジスタの製造方法（VERTICAL JFET LIMITED SILICON CARBIDE POWER METAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR AND METHOD OF FABRICATING VERTICAL JFET LIMITED SILICON CARBIDE METAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR）」と題した、その開示が完全に述べられたように本明細書に組み込まれている米国特許仮出願番号第６０／４３５,２１２号（代理人ドケット番号５３０８−２７９ＰＲ）、出願日２００２年１２月２０日に記載されているようなＤＭＯＳＦＥＴが設けられる。さらに、この発明の実施形態によるＤＭＯＳＦＥＴは、その開示が本明細書において完全に述べられたように参照資料により本明細書に組込まれている、同一出願人による同時出願の米国特許出願番号第 号「自己整合型ソースおよびｐ−ウエル領域を備えた炭化珪素ＭＯＳＦＥＴ（SILICON CARBIDE MOSFET with self-aligned source and p-well region（代理人ドケット番号５３０８−２８７）に記載されているように設けられる。
この発明の実施形態が動作の特定シーケンスを参照して説明されてきたが、一方、当業者により理解されるように、この発明の教示を活かしながらシーケンス内のある一定の動作を再配置してもよい。例えば、この発明の特定実施形態で、ｎ＋領域２２およびｐ＋領域２６を反転してもよい。従って、この発明は本明細書において説明した動作の正確な動作の順序に制限されるように構成されるべきではない。
図面および明細書において、この発明の代表的な実施形態が開示されてきた。特定術語が使用されるが、それらは包括的かつ説明的概念のみで使用されておりかつ制限の目的ではない。この発明の範囲は次の特許請求の範囲において示される。
従来のＤＭＯＳＦＥＴの断面図である。 図１ＡのＤＭＯＳＦＥＴのモデルの概略図である。 本発明の実施形態にかかるＳｉＣ−ＭＯＳＦＥＴの断面図である。 図２ＡのＳｉＣ−ＭＯＳＦＥＴのモデルの概略図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。 本発明の各種実施形態にかかるＭＯＳＦＥＴの製造における処理工程を説明する図である。

Claims (40)

  1. 炭化珪素ＤＭＯＳＦＥＴと、
    前記ＤＭＯＳＦＥＴの内蔵ボディダイオードのターンオン電圧より低いターンオン電圧を有する構成の一体型炭化珪素接合障壁ショットキー（ＪＢＳ）ダイオードと
    を備え、
    前記炭化珪素ＪＢＳダイオードは、前記ＤＭＯＳＦＥＴのソース領域に隣接する複数の離隔されたｐ型炭化珪素領域を含むｐ型ＪＢＳグリッドの周辺のｐ型領域と、前記ソース領域に隣接または非常に近くにかつ結合されたショットキーコンタクトをさらに含み、
    前記ＤＭＯＳＦＥＴのソースコンタクトは、前記ＪＢＳグリッドの周辺のｐ型領域の一部上にも存在し、
    前記ＪＢＳグリッドの周辺のｐ型領域は、前記ＤＭＯＳＦＥＴのソースコンタクトに対するオーミックコンタクトを有し、かつ前記ＤＭＯＳＦＥＴのｐ型ウエル領域と接触することを特徴とする炭化珪素半導体装置。
  2. 前記一体型ＪＢＳダイオードは、１ボルトのターンオン電圧を有することを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記炭化珪素ＪＢＳダイオードは、
    前記ＤＭＯＳＦＥＴのドリフト領域と共通のドリフト領域と、
    前記ＤＭＯＳＦＥＴのドレインコンタクトと共通の第２のコンタクトと
    を備えたことを特徴とする請求項１に記載の炭化珪素半導体装置。
  4. 前記ｐ型接合障壁ショットキー（ＪＢＳ）グリッドは、１ｘ１０１８〜１ｘ１０２０ｃｍ−３のドーピング濃度を有する複数の離隔されたｐ型炭化珪素領域を有することを特徴とする請求項３に記載の炭化珪素半導体装置。
  5. 前記ショットキーコンタクトは、前記ソース領域と直接コンタクト状態にあることを特徴とする請求項３に記載の炭化珪素半導体装置。
  6. 前記ショットキーコンタクトは、前記ＤＭＯＳＦＥＴのソースコンタクトを介して、前記ソース領域に結合されることを特徴とする請求項３に記載の炭化珪素半導体装置。
  7. 前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
  8. 前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の５０％より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
  9. 前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の２５％より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
  10. 前記一体型炭化珪素ＪＢＳダイオードの活性領域は、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の２０％より狭いことを特徴とする請求項１に記載の炭化珪素半導体装置。
  11. 前記一体型炭化珪素ＪＢＳダイオードの活性領域は、２．６Ｖ以下の順バイアス電圧で、前記ＤＭＯＳＦＥＴの全スイッチ電流を流すように選択されることを特徴とする請求項１に記載の炭化珪素半導体装置。
  12. 炭化珪素半導体装置であって、
    第１のｎ型炭化珪素層と、
    前記第１のｎ型炭化珪素層内にあり、かつ前記第１のｎ型炭化珪素層の第１の表面に伸びるｐ型炭化珪素ウエル領域と、
    ｐ型炭化珪素ウエル領域の一部に隣接する前記第１のｎ型炭化珪素層内の第２のｎ型炭化珪素層であって、前記第１のｎ型炭化珪素層の第１の表面に伸び、かつ前記第１のｎ型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第２のｎ型炭化珪素層と、
    前記第１のｎ型炭化珪素層、前記第２のｎ型炭化珪素層、および前記ｐ型炭化珪素ウエル領域上のゲート絶縁層と、
    前記第１のｎ型炭化珪素内にあって、接合障壁グリッドを提供する複数の離隔されたｐ型炭化珪素領域であって、前記複数の離隔されたｐ型炭化珪素領域の周辺の１つは、前記第２のｎ型炭化珪素領域と前記ｐ型炭化珪素ウエル領域に隣接する複数の離隔されたｐ型炭化珪素領域と、
    前記第１のｎ型炭化珪素層、および前記複数のｐ型炭化珪素領域上のショットキーコンタクトと、
    前記ショットキーコンタクトに隣接し、かつ前記第２のｎ型炭化珪素層上のソースコンタクトと、
    前記ゲート絶縁層上のゲートコンタクトと、
    前記第１のｎ型炭化珪素層の第１の表面の反対側の第１のｎ型炭化珪素層上のドレインコンタクトと
    を備え、
    前記複数のｐ型炭化珪素領域の周辺の１つは、前記ｐ型炭化珪素ウエル領域に接触し、
    前記ソースコンタクトは、前記複数のｐ型炭化珪素領域の周辺の１つの一部上にも存在し、
    前記炭化珪素半導体装置は、前記接合障壁グリッドおよび前記ショットキーコンタクトを備えるショットキーダイオードを有し、前記ショットキーダイオードは、炭化珪素の前記第１のｎ型層および前記ｐ型ウエル領域の内蔵ｐｎ接合のターンオン電圧未満のターンオン電圧を有することを特徴とする炭化珪素半導体装置。
  13. 前記ドレインコンタクトと前記第１のｎ型炭化珪素層間に配置された、前記第１のｎ型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第３のｎ型炭化珪素層をさらに備えたことを特徴とする請求項１２に記載の炭化珪素半導体装置。
  14. 前記ソースコンタクトを前記ショットキーコンタクトに接続するように、前記ソースコンタクトおよびショットキーコンタクトの上に金属オーバーレイをさらに設けたことを特徴とする請求項１２に記載の炭化珪素半導体装置。
  15. 前記複数の離隔されたｐ型炭化珪素領域は、前記ｐ型炭化珪素ウエル領域のドーピング濃度より高いドーピング濃度を有することを特徴とする請求項１２に記載の炭化珪素半導体装置。
  16. 前記第１のｎ型炭化珪素層は、５ｘ１０１４〜２ｘ１０１６ｃｍ−３のドーピング濃度を有することを特徴とする請求項１２に記載の炭化珪素半導体装置。
  17. 前記第１のｎ型炭化珪素層は、５〜３０μｍの厚さを有することを特徴とする請求項１２に記載の炭化珪素半導体装置。
  18. 前記ｐ型炭化珪素ウエル領域は、１０１６〜１０２０ｃｍ−３のドーピング濃度を有することを特徴とする請求項１２に記載の炭化珪素半導体装置。
  19. 前記ｐ型炭化珪素ウエル領域は、第１のｎ型炭化珪素層中に０．５〜１．５μｍの深さに伸びることを特徴とする請求項１２に記載の炭化珪素半導体装置。
  20. 前記複数の離隔されたｐ型炭化珪素領域は、１０１８〜１０２０ｃｍ−３のドーピング濃度を有することを特徴とする請求項１２に記載の炭化珪素半導体装置。
  21. 前記複数の離隔されたｐ型炭化珪素領域は、０．５〜１０μｍの距離間隔をおいて配置されることを特徴とする請求項１２に記載の炭化珪素半導体装置。
  22. 前記複数の離隔されたｐ型炭化珪素領域は、均一に離隔されることを特徴とする請求項１２に記載の炭化珪素半導体装置。
  23. 前記複数の離隔されたｐ型炭化珪素領域は、不均一に離隔されることを特徴とする請求項１２に記載の炭化珪素半導体装置。
  24. 前記複数の離隔されたｐ型炭化珪素領域は、０．５〜１０μｍのそれぞれの幅を有することを特徴とする請求項１２に記載の炭化珪素半導体装置。
  25. 前記第２のｎ型炭化珪素層は、１０１９〜１０２１ｃｍ−３のドーピング濃度を有することを特徴とする請求項１２に記載の炭化珪素半導体装置。
  26. 前記第２のｎ型炭化珪素層は、前記第１のｎ型炭化珪素層中に０．１〜０．７μｍの深さに伸びることを特徴とする請求項１２に記載の炭化珪素半導体装置。
  27. 炭化珪素ＤＭＯＳＦＥＴを形成するステップと、
    前記ＤＭＯＳＦＥＴの内蔵ボディダイオードのターンオン電圧より低いターンオン電圧を有する構成の一体型炭化珪素接合障壁ショットキー（ＪＢＳ）ダイオードを形成するステップと
    を有し、
    前記炭化珪素ＪＢＳダイオードを形成するステップは、前記ＤＭＯＳＦＥＴのソース領域に隣接する複数の離隔されたｐ型炭化珪素領域を含むｐ型ＪＢＳグリッドと、前記ソース領域に隣接または非常に近くにかつ結合されたショットキーコンタクトとを形成するステップをさらに有し、
    前記ｐ型ＪＢＳグリッドを形成するステップは、前記ＪＢＳグリッドの周辺のｐ型領域を形成するステップを含み、
    前記ＤＭＯＳＦＥＴのソースコンタクトは、前記ＪＢＳグリッドの周辺のｐ型領域の一部上にも存在し、
    前記ＪＢＳグリッドの周辺のｐ型領域は、前記ＤＭＯＳＦＥＴのソースコンタクトに対するオーミックコンタクトを有し、かつ前記ＤＭＯＳＦＥＴのｐ型ウエル領域と接触することを特徴とする炭化珪素半導体装置の製造方法。
  28. 前記一体型ＪＢＳダイオードを形成するステップは、１ボルトのターンオン電圧を有する一体型ＪＢＳダイオードを形成するステップを備えることを特徴とする請求項２７に記載の方法。
  29. 前記炭化珪素ショットキーダイオードを形成するステップは、
    前記ＤＭＯＳＦＥＴのドリフト領域と共通のドリフト領域を形成するステップと、
    前記ＤＭＯＳＦＥＴのドレインコンタクトと共通の第２のコンタクトを形成するステップと
    を有することを特徴とする請求項２７に記載の方法。
  30. 前記ｐ型接合障壁ショットキー（ＪＢＳ）グリッドは、１ｘ１０１８〜１ｘ１０２０ｃｍ−３のドーピング濃度を有する複数の離隔されたｐ型炭化珪素領域を有することを特徴とする請求項２９に記載の方法。
  31. 前記ショットキーコンタクトを形成するステップは、前記ソース領域と直接コンタクト状態にあるショットキーコンタクトを形成するステップを含むことを特徴とする請求項２９に記載の方法。
  32. 前記ショットキーコンタクトを形成するステップは、前記ＤＭＯＳＦＥＴのソースコンタクトを介して前記ソース領域に結合されるショットキーコンタクトを形成するステップを含むことを特徴とする請求項２９に記載の方法。
  33. 前記一体型炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項２７に記載の方法。
  34. 前記炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の５０％より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項２７に記載の方法。
  35. 前記炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の２５％より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項２７に記載の方法。
  36. 前記炭化珪素ＪＢＳダイオードを形成するステップは、前記炭化珪素ＤＭＯＳＦＥＴの活性領域の２０％より狭い活性領域を有する一体型炭化珪素ＪＢＳダイオードを形成するステップを含むことを特徴とする請求項２７に記載の方法。
  37. 第１のｎ型炭化珪素層を形成するステップと、
    前記第１のｎ型炭化珪素層内にあり、かつ前記第１のｎ型炭化珪素層の第１の表面に伸びるｐ型炭化珪素ウエル領域を形成するステップと、
    ｐ型炭化珪素ウエル領域の一部に隣接する前記第１のｎ型炭化珪素層内の第２のｎ型炭化珪素層であって、前記第１のｎ型炭化珪素層の第１の表面に伸び、かつ前記第１のｎ型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第２のｎ型炭化珪素層を形成するステップと、
    前記第１のｎ型炭化珪素層、前記第２のｎ型炭化珪素層、および前記ｐ型炭化珪素ウエル領域上のゲート絶縁層を形成するステップと、
    前記第１のｎ型炭化珪素内にあり、接合障壁グリッドを提供する複数の離隔されたｐ型型炭化珪素領域であって、前記複数の離隔されたｐ型炭化珪素領域の周辺の１つは、前記第２のｎ型炭化珪素領域と前記ｐ型炭化珪素ウエル領域に隣接する複数の離隔されたｐ型炭化珪素領域を形成するステップと、
    前記第１のｎ型炭化珪素層および前記複数のｐ型炭化珪素領域上にショットキーコンタクトを形成するステップと、
    前記ショットキーコンタクトに隣接し、かつ前記第２のｎ型炭化珪素層上にソースコンタクトを形成するステップと、
    前記ゲート絶縁層上にゲートコンタクトを形成するステップと、
    前記第１のｎ型炭化珪素層の第１の表面の反対側の第１のｎ型炭化珪素層上にドレインコンタクトを形成するステップと
    を有し、
    前記複数の離隔されたｐ型炭化珪素領域を形成するステップは、前記複数のｐ型炭化珪素領域の周辺の１つは、前記ｐ型炭化珪素ウエル領域に接触するように、複数の離隔されたｐ型炭化珪素領域を形成するステップを含み、前記ソースコンタクトを形成するステップは、前記複数のｐ型炭化珪素領域の周辺の１つの一部上に存在するソースコンタクトを形成するステップをさらに含み、
    前記炭化珪素半導体装置は、前記接合障壁グリッドおよび前記ショットキーコンタクトを備えるショットキーダイオードを有し、前記ショットキーダイオードは、炭化珪素の前記第１のｎ型層および前記ｐ型ウエル領域の内蔵ｐｎ接合のターンオン電圧未満のターンオン電圧を有することを特徴とする炭化珪素半導体装置の製造方法。
  38. 前記ドレインコンタクトと前記第１のｎ型炭化珪素層間に配置された第３のｎ型炭化珪素層であって、第１のｎ型炭化珪素層のキャリア濃度より高いキャリア濃度を有する第３のｎ型炭化珪素層を形成するステップをさらに有することを特徴とする請求項３７に記載の炭化珪素半導体装置の製造方法。
  39. 前記ソースコンタクトを前記ショットキーコンタクトに接続するように、前記ソースコンタクトおよびショットキーコンタクトの上に金属オーバーレイをさらに設けたことを特徴とする請求項３７に記載の方法。
  40. 前記複数の離隔されたｐ型炭化珪素領域は、前記ｐ型炭化珪素ウエル領域のドーピング濃度より高いドーピング濃度を有することを特徴とする請求項３９に記載の方法。
JP2006508767A 2003-04-24 2004-02-19 一体化逆並列接合障壁ショットキーダイオードを備えた炭化珪素ｍｏｓｆｅｔおよびその製造方法 Expired - Lifetime JP5210518B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/422,554 2003-04-24
US10/422,554 US6979863B2 (en) 2003-04-24 2003-04-24 Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
PCT/US2004/004892 WO2004097944A2 (en) 2003-04-24 2004-02-19 Silicon carbide mosfets with integrated antiparallel junction barrier schottky free wheeling diodes and methods of fabricating same

Publications (3)

Publication Number Publication Date
JP2006524432A JP2006524432A (ja) 2006-10-26
JP2006524432A5 JP2006524432A5 (ja) 2007-04-12
JP5210518B2 true JP5210518B2 (ja) 2013-06-12

Family

ID=33298919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508767A Expired - Lifetime JP5210518B2 (ja) 2003-04-24 2004-02-19 一体化逆並列接合障壁ショットキーダイオードを備えた炭化珪素ｍｏｓｆｅｔおよびその製造方法

Country Status (5)

Country Link
US (1) US6979863B2 (ja)
EP (1) EP1616356A2 (ja)
JP (1) JP5210518B2 (ja)
TW (1) TWI352421B (ja)
WO (1) WO2004097944A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887285B1 (en) 2016-09-21 2018-02-06 Kabushiki Kaisha Toshiba Semiconductor device
US10297685B2 (en) 2017-09-20 2019-05-21 Kabushiki Kaisha Toshiba Semiconductor device
US10396072B2 (en) 2017-09-19 2019-08-27 Kabushiki Kaisha Toshiba Semiconductor device
US10432190B2 (en) 2016-09-21 2019-10-01 Kabushiki Kaisha Toshiba Semiconductor device and method for controlling semiconductor device

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7071525B2 (en) * 2004-01-27 2006-07-04 International Rectifier Corporation Merged P-i-N schottky structure
WO2005119793A2 (en) * 2004-05-28 2005-12-15 Caracal, Inc. Silicon carbide schottky diodes and fabrication method
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7569883B2 (en) * 2004-11-19 2009-08-04 Stmicroelectronics, S.R.L. Switching-controlled power MOS electronic device
ITMI20042243A1 (it) * 2004-11-19 2005-02-19 St Microelectronics Srl Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione
US7247550B2 (en) * 2005-02-08 2007-07-24 Teledyne Licensing, Llc Silicon carbide-based device contact and contact fabrication method
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US7348212B2 (en) * 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
TWI290739B (en) * 2006-02-13 2007-12-01 Touch Micro System Tech Method of edge bevel rinse
US7633101B2 (en) * 2006-07-11 2009-12-15 Dsm Solutions, Inc. Oxide isolated metal silicon-gate JFET
US8154073B2 (en) * 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
KR101193453B1 (ko) 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US20080123373A1 (en) * 2006-11-29 2008-05-29 General Electric Company Current fed power converter system including normally-on switch
US8384181B2 (en) * 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4356764B2 (ja) * 2007-04-18 2009-11-04 株式会社デンソー 炭化珪素半導体装置
JP4980126B2 (ja) * 2007-04-20 2012-07-18 株式会社日立製作所 フリーホイールダイオードとを有する回路装置
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
WO2008153142A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US20090159896A1 (en) * 2007-12-20 2009-06-25 General Electric Company Silicon carbide mosfet devices and methods of making
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
JP5326405B2 (ja) * 2008-07-30 2013-10-30 株式会社デンソー ワイドバンドギャップ半導体装置
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
TWI392099B (zh) * 2009-03-23 2013-04-01 Richtek Technology Corp 接面電晶體與蕭特基二極體之整合元件
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8410489B2 (en) 2009-04-30 2013-04-02 Panasonic Corporation Semiconductor element, semiconductor device, and power converter
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
JP5316251B2 (ja) * 2009-06-19 2013-10-16 住友電気工業株式会社 スイッチ回路
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US7911833B2 (en) * 2009-07-13 2011-03-22 Seagate Technology Llc Anti-parallel diode structure and method of fabrication
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
WO2011021361A1 (ja) 2009-08-19 2011-02-24 パナソニック株式会社 半導体素子、半導体装置および電力変換器
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5175872B2 (ja) * 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP5601848B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
EP2565922B1 (en) * 2010-04-28 2020-04-01 Nissan Motor Co., Ltd Semiconductor device
US8344544B2 (en) * 2010-05-19 2013-01-01 Hamilton Sundstrand Corporation Bus-tie SSPCS for DC power distribution system
JP5636752B2 (ja) * 2010-06-15 2014-12-10 日産自動車株式会社 半導体装置及びその製造方法
GB2482479B (en) * 2010-08-02 2015-02-18 Univ Warwick Semiconductor device
IT1401756B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5377548B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
JP2012186353A (ja) * 2011-03-07 2012-09-27 Fuji Electric Co Ltd 複合半導体装置
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5159987B1 (ja) * 2011-10-03 2013-03-13 パナソニック株式会社 半導体装置、電力変換器および電力変換器の制御方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
JP5420711B2 (ja) * 2012-04-18 2014-02-19 株式会社日立製作所 フリーホイールダイオードを有する回路装置
US20130313570A1 (en) * 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9064887B2 (en) 2012-09-04 2015-06-23 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing method therefor
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
TWI521718B (zh) 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
JP2014157896A (ja) * 2013-02-15 2014-08-28 Toyota Central R&D Labs Inc 半導体装置とその製造方法
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP6219045B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP6168806B2 (ja) * 2013-03-22 2017-07-26 株式会社東芝 半導体装置
JP6419414B2 (ja) * 2013-03-22 2018-11-07 株式会社東芝 ＳｉＣエピタキシャルウェハおよび半導体装置
RU2528554C1 (ru) * 2013-04-25 2014-09-20 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ формирования высоковольтного карбидокремниевого диода на основе ионно-легированных p-n-структур
CN104282732B (zh) * 2013-07-01 2017-06-27 株式会社东芝 半导体装置
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9029974B2 (en) 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
DE102013111966B4 (de) * 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
JP5663075B2 (ja) * 2013-11-20 2015-02-04 株式会社日立製作所 フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置
JP6010773B2 (ja) 2014-03-10 2016-10-19 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法
JP6268038B2 (ja) * 2014-05-23 2018-01-24 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP6021032B2 (ja) * 2014-05-28 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
TWI528565B (zh) 2014-07-02 2016-04-01 Hestia Power Inc Silicon carbide semiconductor components
US10483389B2 (en) 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP2016144326A (ja) * 2015-02-03 2016-08-08 富士電機株式会社 共振型ｄｃ−ｄｃコンバータ
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置
JP6588774B2 (ja) * 2015-09-02 2019-10-09 株式会社東芝 半導体装置
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
JP2017168561A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置及びその製造方法
US10243039B2 (en) 2016-03-22 2019-03-26 General Electric Company Super-junction semiconductor power devices with fast switching capability
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US9871510B1 (en) 2016-08-24 2018-01-16 Power Integrations, Inc. Clamp for a hybrid switch
GB2569497B (en) 2016-09-23 2021-09-29 Dynex Semiconductor Ltd A power MOSFET with an integrated Schottky diode
DE102016124968B4 (de) * 2016-12-20 2024-01-18 Infineon Technologies Ag Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
JPWO2018139172A1 (ja) * 2017-01-25 2019-11-07 株式会社日立製作所 電力変換装置及び電力変換方法
US9998109B1 (en) * 2017-05-15 2018-06-12 Cree, Inc. Power module with improved reliability
US10269951B2 (en) 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
IT201700073767A1 (it) 2017-07-05 2019-01-05 St Microelectronics Srl Dispositivo mosfet di carburo di silicio avente un diodo integrato e relativo processo di fabbricazione
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
US10679987B2 (en) * 2017-10-31 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bootstrap metal-oxide-semiconductor (MOS) device integrated with a high voltage MOS (HVMOS) device and a high voltage junction termination (HVJT) device
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
CN109164679B (zh) * 2018-09-07 2019-09-20 北京理工大学 一种基于写场套刻精确制作微电极的方法
US11031472B2 (en) 2018-12-28 2021-06-08 General Electric Company Systems and methods for integrated diode field-effect transistor semiconductor devices
EP3989264A4 (en) * 2019-07-29 2022-08-03 Fuji Electric Co., Ltd. SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MAKING SILICON CARBIDE SEMICONDUCTOR DEVICE
CN110473872A (zh) * 2019-10-14 2019-11-19 派恩杰半导体（杭州）有限公司 一种带有多数载流子二极管的碳化硅mos器件
JP7353925B2 (ja) * 2019-11-11 2023-10-02 株式会社日立製作所 半導体装置
CN111430453B (zh) * 2020-03-11 2022-06-17 上海擎茂微电子科技有限公司 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN111446293A (zh) * 2020-03-25 2020-07-24 浙江大学 一种增强体二极管的碳化硅功率mosfet器件
CN111709152B (zh) * 2020-06-29 2022-11-15 西南交通大学 一种SiC场限环终端结构参数确定方法
CN114784107B (zh) * 2022-04-21 2023-04-28 电子科技大学 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
CN114784108B (zh) * 2022-04-21 2023-05-05 电子科技大学 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) * 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US4466172A (en) * 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4875083A (en) * 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JPH01117363A (ja) 1987-10-30 1989-05-10 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH0334466A (ja) 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 縦形二重拡散ｍｏｓｆｅｔ
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
JPH04261065A (ja) * 1991-01-29 1992-09-17 Mitsubishi Electric Corp 半導体装置
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5170455A (en) * 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) * 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
JP3080561B2 (ja) * 1995-03-03 2000-08-28 株式会社三社電機製作所 パワースイッチングデバイス
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
KR100199997B1 (ko) * 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) * 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) * 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
IL119587A (en) * 1996-11-07 2000-12-06 Univ Ramot Method of preparing and for obtaining bimolecular interactions
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) * 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
WO1999009598A1 (de) * 1997-08-20 1999-02-25 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP4186337B2 (ja) * 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6399996B1 (en) * 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) * 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6238967B1 (en) * 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP4026312B2 (ja) * 2000-10-20 2007-12-26 富士電機ホールディングス株式会社 炭化珪素半導体ショットキーダイオードおよびその製造方法
US7126169B2 (en) 2000-10-23 2006-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor element
JP3502371B2 (ja) * 2000-10-23 2004-03-02 松下電器産業株式会社 半導体素子
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP4197400B2 (ja) * 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
US6551865B2 (en) * 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887285B1 (en) 2016-09-21 2018-02-06 Kabushiki Kaisha Toshiba Semiconductor device
US10432190B2 (en) 2016-09-21 2019-10-01 Kabushiki Kaisha Toshiba Semiconductor device and method for controlling semiconductor device
US10396072B2 (en) 2017-09-19 2019-08-27 Kabushiki Kaisha Toshiba Semiconductor device
US10297685B2 (en) 2017-09-20 2019-05-21 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US6979863B2 (en) 2005-12-27
EP1616356A2 (en) 2006-01-18
WO2004097944A2 (en) 2004-11-11
TW200428644A (en) 2004-12-16
TWI352421B (en) 2011-11-11
WO2004097944A3 (en) 2004-12-23
JP2006524432A (ja) 2006-10-26
US20040212011A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
JP5210518B2 (ja) 一体化逆並列接合障壁ショットキーダイオードを備えた炭化珪素ｍｏｓｆｅｔおよびその製造方法
JP6095417B2 (ja) 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法
JP4865984B2 (ja) 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタ
JP5687956B2 (ja) 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
JP5774747B2 (ja) エピタキシャル層およびそれに関連する構造を含む半導体デバイスを形成する方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110330

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120720

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5210518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term