JP5687956B2 - 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 - Google Patents

自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 Download PDF

Info

Publication number
JP5687956B2
JP5687956B2 JP2011120724A JP2011120724A JP5687956B2 JP 5687956 B2 JP5687956 B2 JP 5687956B2 JP 2011120724 A JP2011120724 A JP 2011120724A JP 2011120724 A JP2011120724 A JP 2011120724A JP 5687956 B2 JP5687956 B2 JP 5687956B2
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
region
type
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011120724A
Other languages
English (en)
Other versions
JP2011193020A (ja
JP2011193020A5 (ja
Inventor
リュウ セイ−ヒュン
リュウ セイ−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2011193020A publication Critical patent/JP2011193020A/ja
Publication of JP2011193020A5 publication Critical patent/JP2011193020A5/ja
Application granted granted Critical
Publication of JP5687956B2 publication Critical patent/JP5687956B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワーデバイスを製造する方法に関し、さらに詳細には、炭化珪素パワーデバイスを製造する方法に関する。
パワーデバイスは、大電流を流しかつ高電圧を支えるために広く使用されている。今日のパワーデバイスは、一般に単結晶シリコン半導体材料から製造される。１つの広く使用されるパワーデバイスが、パワー酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。パワーＭＯＳＦＥＴでは、中間絶縁体（これは、限定するものではないが二酸化珪素であり得る）によって半導体表面から分離されるゲート電極に制御信号が供給される。電流の伝導が、バイポーラトランジスタ動作で使用される少数キャリア注入を伴わずに、多数キャリアの輸送によって行われる。パワーＭＯＳＦＥＴは、優れた安全動作域を提供することが可能であり、しかも単位セル構造で並列接続が可能である。
当業者によく知られているように、パワーＭＯＳＦＥＴは横方向の構造または垂直方向の構造を含み得る。横方向の構造では、ドレイン端子、ゲート端子、ソース端子が基板の同一表面上にある。対照的に、垂直方向の構造では、ソースおよびドレインが基板の対向する表面の上にある。
パワーデバイスにおける最近の開発努力には、パワーデバイスに炭化珪素（ＳｉＣ）を使用する研究も含まれるようになった。シリコンに較べ、炭化珪素は、広いバンドギャップ、低い誘電率、高い絶縁破壊電界強度、高い熱伝導率、および高い飽和電子ドリフト速度を有する。これらの特徴によって、炭化珪素パワーデバイスは、従来のシリコンベースのパワーデバイスよりも高い温度、高い電力水準および／または低い固有のオン抵抗で動作可能になる。シリコンデバイスに対する炭化珪素デバイスの優位性に関する理論的分析が刊行物に見られる（例えば、非特許文献１参照）。炭化珪素で製造されたパワーＭＯＳＦＥＴが、「Ｐｏｗｅｒ ＭＯＳＦＥＴ ｉｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」と題するパーマー（Ｐａｌｍｏｕｒ）への特許（本発明の譲受人に譲り受けられる）に説明されている（特許文献１）。
幾つかの炭化珪素パワーＭＯＳＦＥＴ構造が文献に説明されている（例えば、特許文献１ならびに非特許文献２、３、４、５、６、７、８、９、１０、１１、１２、１３、および１４を参照されたい）。
１つの広く使用されているパワーＭＯＳＦＥＴは、二重拡散法を用いて製造される二重拡散ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）である。従来のシリコンＤＭＯＳＦＥＴ５１０が図１に例示されている。これらのデバイスでは、ｐベース領域５１４およびｎ＋ソース領域５１６が、マスク中の共通の開口を介して基板５１２の中に拡散される。ｐベース領域５１４はｎ＋ソース領域５１６よりも深く打ち込まれる。ｐベース領域５１４とｎ＋ソース領域１６との間の横方向への拡散における差が、表面チャネル領域を形成する。ゲート酸化膜５１８が基板５１２上に設けられ、このゲート酸化膜５１８の上にゲート接点５２０が設けられる。ソース接点５２２が、ｎ＋ソース領域５１６間の基板５１２上に設けられる。ドレイン接点５２４が、ソース接点５２２に対向する基板５１２上に設けられる。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴの概説が、参照により本明細書に組み込まれる教本に見られる（非特許文献１５参照）。ＤＭＯＳＦＥＴ構造は炭化珪素でも製造されてきたが、ドーパントが炭化珪素中に拡散する度合いが低いので、炭化珪素ＤＭＯＳＦＥＴの製造には二重注入などの他の技法が用いられてきた。したがって、本明細書では「ＭＯＳＦＥＴ」という用語を使用して、構造の作製に使用される方法とは関係なく、ベースまたはウェル領域と、このベースまたはウェル領域中のソース領域とを有する図１の構造と同様の構造を指す。
米国特許第５５０６４２１号明細書 米国特許出願第０９／８３４２８３号明細書 米国特許仮出願第６０／２３７８２２号明細書 米国特許出願第０９／９６８３９１号明細書 米国特許出願第１０／０４５５４２号明細書 米国特許出願第０９／８７８４４２号明細書
Bhatnagar et al. entitled "Comparison of 6H SiC, 3C-SiC and Si for Power Devices", IEEE Transactions on Electron Devices, Vol. 40, 1993, pp. 645-655 A. K. Agarwal, J. B. Casady, L. B. Rowland, W. F. Valek, M. H. White, and C. D. Brandt, "1.1 kV 4H-SiC Power UMOSFET's," IEEE Electron Device Letters, Vol. 18, No. 12, pp. 586-588, December 1997 A. K. Agarwal, J. B. Casady, L. B. Rowland, W. F. Valek and C. D. Brandt, "1400 V 4H-SiC Power MOSFETs," Materials Science Forum Vols. 264-268, pp. 989-992, 1998 J. Tan, J. A. Cooper, Jr., and M. R. Melloch, "High-Voltage Accumulation-Layer UMOSFETs in 4H-SiC," IEEE Electron Device Letters, Vol. 19, No. 12, pp. 487-489, December 1998 J. N. Shenoy, J. A. Cooper and M. R. Melloch, "High-Voltage Double-Implanted Power MOSFET's in 6H-SiC," IEEE Electron Device Letters, Vol. 18, No. 3, pp. 93-95, March 1997 J. B. Casady, A. K. Agarwal, L. B. Rowland, W. F. Valek, and C. D. Brandt, "900 V DMOS and 1100 V UMOS 4H-SiC Power FETs," IEEE Device Research Conference, Ft. Collins, CO, June 23-25, 1997 R. Schorner, P Friedrichs, D. Peters, H. Mitlehner, B. Weis and D. Stephani, "Rugged Power MOSFETs in 6H-SiC with Blocking Capability up to 1800 V," Materials Science Forum Vols. 338-342, pp. 1295-1298, 2000 V. R. Vathulya and M. H. White, "Characterization of Channel Mobility on Implanted SiC to determine Polytype suitability for the Power DIMOS structure," Electronic Materials, - Conference, Santa Barbara, CA, June 30 - July 2, 1999 A. V. Suvorov, L. A. Lipkin, G. M. Johnson, R. Singh and J. W. Palmour, "4H-SiC Self-Aligned Implant-Diffused Structure for Power DMOSFE Ts," Materials Science Forum Vols. 338-342, pp. 1275-1278, 2000 P. M. Shenoy and B. J. Baliga, "The Planar 6H-SiC ACCUFET: A New High-Voltage Power MOSFET Structure," IEEE Electron Device Letters, Vol. 18, No. 12, pp. 589-591, December 1997 Ranbir Singh, Sei-Hyung Ryu and John W. Palmour, "High Temperature, High Current, 4H-SiC Accu-DMOSFET," Materials Science Forum Vols. 338-342, pp. 1271-1274, 2000 Y. Wang, C. Weitzel and M. Bhatnagar, "Accumulation-Mode SiC Power MOSFET Design Issues," Materials Science Forum Vols. 338-342, pp. 1287-1290, 2000 A. K. Agarwal, N. S. Saks, S. S. Mani, V. S. Hegde and P. A. Sanger, "Investigation of Lateral RESURF, 6H-SiC MOSFETs," Materials Science Forum Vols. 338-342, pp. 1307-1310, 2000 Shenoy et al., "High-Voltage Double-Implanted Power MOSFET's in 6H-SiC," IEEE Electron Device Letters, Vol. 18, No. 3, March 1997, pp. 93-95 "Power Semiconductor Devices" by B.J. Baliga, published by PWS Publishing Company, 1996, and specifically in Chapter 7, entitled "Power MOSFET" J. P. Xu, P. T. Lai, C. L. Chan, B. Li, and Y. C. Cheng, "Improved Performance and Reliability of N20-Grown Oxynitride on 6H-SiC," IEEE Electron Device Letters, Vol. 21, No. 6, pp. 298-300, June 2000 L. A. Lipkin and- J.; -W. Palmour, "Low interface state density oxides on p-type SiC," Materials Science Forum Vols. 264-268, pp. 853-856, 1998 M. K. Das, L. A. Lipkin, J. W. Palmour, G. Y. Chung, J. R. Williams, K. McDonald, and L. C. Feldman, "High Mobility 4H-SiC Inversion Mode MOSFETs Using Thermally Grown, NO Annealed SiO2," IEEE Device Research Conference, Denver, CO, June 19-21, 2000 G. Y. Chung, C. C. Tin, J. R. Williams, K. McDonald, R. A. Weller, S. T. Pantelides, L. C. Feldman, M. K. Das, and I W. Palmour, "Improved Inversion Channel Mobility for 4H-SiC MOSFETs Following High Temperature Anneals in Nitric Oxide," IEEE Electron Device Letters accepted for publication G. Y. Chung, C. C. Tin, J. R. Williams, K. McDonald, M. Di Ventra, S. T. Pantelides, L. C. Feldman, and R. A. Weller, "Effect of nitric oxide annealing on the interface trap densities near the band edges in the 411 polytype of silicon carbide," Applied Physics Letters, Vol. 76, No. 13, pp. 1713-1715, March 2000
しかしながら、炭化珪素の潜在的な利点にもかかわらず、パワーＭＯＳＦＥＴを含むパワーデバイスを炭化珪素で製造することが困難であり得る。例えば、上述のように、ＤＭＯＳＦＥＴは一般に、ｐベース領域がｎ＋ソースよりも深く打ち込まれる二重拡散法を用いてシリコンで製造される。残念ながら、シリコンに較べて、炭化珪素では従来のｐ型およびｎ型ドーパントの拡散係数が小さく、したがって許容可能な拡散回数および温度を使用してｐベース領域およびｎ＋ソース領域の必要な深さを実現することが困難であり得る。ｐベースおよびｎ＋ソースを注入するためにイオン注入を使用することもできる。（例えば、非特許文献１４参照）
本発明の実施形態は、第１の伝導型炭化珪素層の中に、第１の伝導型のソース領域、この第１の伝導型と反対の第２の伝導型の埋込み炭化珪素領域、および第２の伝導型のウェル領域を形成するための窓を設けるために、マスク層を連続的にパターン形成することによって、例えば、エッチングによって、炭化珪素半導体デバイスおよび炭化珪素半導体デバイスの製造方法を提供する。ソース領域および埋込み炭化珪素領域はマスク層の第１の窓を利用して形成される。次いで、ウェル領域がマスク層の第２の窓を利用して形成され、この第２の窓は第１の窓を引き続いて拡幅することによって設けられる。
本発明の特定の実施形態では、第１の伝導はｎ型炭化珪素であり、第２の伝導型はｐ型炭化珪素である。このような実施形態では、埋込み炭化珪素領域は埋込みｐ型炭化珪素領域であり、ウェル領域はｐウェル領域である。
本発明の他の実施形態では、マスク層を連続的にパターン形成するステップ、ソース領域および埋込みｐ型炭化珪素領域を形成するステップ、ならびにｐウェル領域を形成するステップが、第１のｎ型炭化珪素層の第１の表面上にマスク層を形成し、かつ第１の注入マスクを設けるためにこのマスク層をパターン形成するステップによって提供され、この第１の注入マスクは炭化珪素パワーデバイスのソース領域に対応する少なくとも１つの窓を有する。次いで、ｎ型ソース領域を設けるために第１の注入マスクを利用してｎ型ドーパントが第１のｎ型炭化珪素層の中に注入される。このｎ型ソース領域は、第１のｎ型炭化珪素層の第１の表面に達し、第１のｎ型炭化珪素層よりも高いキャリア濃度を有する。ｎ型ソース領域に隣接して埋込みｐ型領域を設けるために、第１の注入マスクを利用してｐ型ドーパントが同様に第１のｎ型炭化珪素の中に注入される。この埋込みｐ型領域は、ｎ型ソース領域の深さよりも深い第１のｎ型炭化珪素層中の深さに配置される。次いで、第１の注入マスクは、第２の注入マスクを設けるために、例えば、等方性エッチングによって拡大される。この第２の注入マスクは、ｐウェル領域に対応し、かつ拡幅された第１の注入マスクの少なくとも１つの窓に対応する少なくとも１つの窓を有する。次いで、ｐウェル領域を設けるために、第２の注入マスクを利用してｐ型ドーパントが第１のｎ型炭化珪素層の中に注入され、このｐウェル領域はｐ型埋込み領域に達する。
本発明の追加的な実施形態では、第１のｎ型炭化珪素層の中に、ソース領域、埋込みｐ型炭化珪素領域、ｐウェル領域、および閾値調整領域を形成するための窓を設けるために、マスク層が連続的にパターン形成される。このような実施形態では、閾値調整領域はマスク層の第３の窓を利用して形成され、この第３の窓はマスク層の第２の窓を引き続いて拡大することによって設けられる。
本発明のさらに他の実施形態では、マスク層を連続的にエッチングするステップ、ソース領域および埋込みｐ型炭化珪素領域を形成するステップ、ならびにｐウェル領域を形成するステップは、マスク層を第１のｎ型炭化珪素層の上に形成し、かつ第１の注入マスクを設けるためにこのマスク層をパターン形成するステップによって提供される。この第１の注入マスクは、炭化珪素パワーデバイスのソース領域に対応する少なくとも１つの窓を有する。次いで、ｎ型ソース領域を設けるために第１の注入マスクを利用してｎ型ドーパントが第１のｎ型炭化珪素層の中に注入される。このｎ型ソース領域は、第１のｎ型炭化珪素層の第１の表面に達し、第１のｎ型炭化珪素層よりも高いキャリア濃度を有する。ｎ型ソース領域に隣接して埋込みｐ型領域を設けるために、第１の注入マスクを利用してｐ型ドーパントが同様に第１のｎ型炭化珪素層の中に注入される。このｐ型ドーパントは、ｎ型ドーパントを第１のｎ型炭化珪素層の中に注入するために利用された注入エネルギーよりも高い注入エネルギーを利用して注入される。次いで、第１の注入マスクの第１の窓は、第２の注入マスクを設けるために、例えば、等方性エッチングによって拡大される。この第２の注入マスクは、ｐウェル領域に対応し、かつ拡幅された第１の注入マスクの少なくとも１つの窓に対応する少なくとも１つの窓を有する。ｐウェル領域を設けるために、この第２の注入マスクを利用してｐ型ドーパントが第１のｎ型炭化珪素層の中に注入される。ｐ型ドーパントは、ｐウェル領域がｐ型埋込み領域に達するような注入エネルギーを利用して注入される。
他の実施形態では、ｐウェル領域を設けるために第２の注入マスクを利用してｐ型ドーパントを第１のｎ型炭化珪素層の中に注入するステップが、埋込みｐ型炭化珪素層のキャリア濃度よりも低いｐウェル領域のキャリア濃度が備わるように、第２の注入マスクを利用してｐ型ドーパントを第１のｎ型炭化珪素層の中に注入するステップによって提供される。
本発明の追加的な実施形態では、ｐウェル領域を設けるために第２の注入マスクを利用してｐ型ドーパントを第１のｎ型炭化珪素層の中に注入するステップの後に、第３の注入マスクを設けるために、例えば、第２の注入マスクを等方性エッチングすることによって第２の注入マスクの少なくとも１つを拡大するステップが続く。この第３の注入マスクは、閾値調整領域に対応し、かつ拡幅された第２の注入マスクの少なくとも１つの窓に対応する少なくとも１つの窓を有する。次いで、閾値調整領域を設けるために、第３の注入マスクを利用してｎ型ドーパントが第１のｎ型炭化珪素層の中に注入される。さらには、閾値調整領域を設けるために、第３の注入マスクを利用してｎ型ドーパントを第１のｎ型炭化珪素層の中に注入するステップが、第３の注入マスクを利用してｎ型ドーパントを第１のｎ型炭化珪素層の中へ約０．０１μｍから約０．５μｍの深さまで第１のｎ型炭化珪素層の中に注入するステップによって提供され得る。
さらには、第３の注入マスクが除去可能であり、第４の注入マスクが形成可能である。この第４の注入マスクは、ソース領域に隣接する第１のｎ型炭化珪素層の第１の表面を露出させる窓を設けるためにパターン形成される。ｐ型炭化珪素プラグ領域を設けるために、第４の注入マスクを利用してｐ型ドーパントが注入される。このプラグ領域は、第１のｎ型炭化珪素層の中に延びてｐ型埋込み領域に接触する。ゲート酸化膜が、第１のｎ型炭化珪素層の第１の表面の上に形成される。ゲート接点がこのゲート酸化膜の上に形成される。ソース接点がソース領域およびプラグ領域の上に形成され、ドレイン接点が第１の表面に対向する第１のｎ型炭化珪素層の上に形成される。第２のｎ型炭化珪素層が、同様に第１の表面に対向する第１のｎ型炭化珪素層の表面の上に形成され得る。この第２のｎ型炭化珪素層は、第１のｎ型炭化珪素層のキャリア濃度よりも高いキャリア濃度を有する。
本発明のさらに他の実施形態では、閾値調整領域を設けるために第３の注入マスクを利用してｎ型ドーパントを第１のｎ型炭化珪素層の中に注入するステップの後に、第３の注入マスクを除去するステップと、ｎ型炭化珪素エピタキシャル層を第１のｎ型炭化珪素層の第１の表面の上に形成するステップとが続く。このような実施形態では、ｎ型炭化珪素エピタキシャル層を形成するステップの前に、第４の注入マスクを形成するステップが先行し、この第４の注入マスクはソース領域に隣接してｎ型炭化珪素エピタキシャル層の一部を露出させる窓を設けるためにパターン形成され、ｐ型炭化珪素プラグ領域を設けるために第４の注入マスクを利用してｐ型ドーパントを注入するステップが先行し、このプラグ領域は第１のｎ型炭化珪素層の中に延びてｐ型埋込み領域に接触し、注入されたドーパントを活性化するステップが先行し得る。ｎ型炭化珪素エピタキシャル層を形成するステップの後には、ゲート酸化膜をｎ型炭化珪素エピタキシャル層の上に形成するステップと、ゲート接点をゲート酸化膜の上に形成するステップと、ソース接点をソース領域およびプラグ領域の上に形成するステップと、ドレイン接点を第１の表面に対向する第１のｎ型炭化珪素層の上に形成するステップとが続く。
本発明の特定の実施形態では、ｐウェル領域を設けるために第２の注入マスクを利用してｐ型ドーパントを第１のｎ型炭化珪素層の中に注入するステップの後に、第２の注入マスクを除去するステップと、ｎ型炭化珪素エピタキシャル層を第１のｎ型炭化珪素層の第１の表面の上に形成するステップとが続く。このような実施形態では、ｎ型炭化珪素エピタキシャル層を形成するステップの前に、第３の注入マスクを形成するステップが先行し、この第３の注入マスクはソース領域に隣接してｎ型炭化珪素エピタキシャル層の一部を露出させる窓を設けるためにパターン形成され、ｐ型炭化珪素プラグ領域を設けるために第３の注入マスクを利用してｐ型ドーパントを注入するステップが先行し、このプラグ領域は第１のｎ型炭化珪素層の中に延びてｐ型埋込み領域に接触し、埋め込まれたドーパントを活性化するステップが先行し得る。ｎ型炭化珪素エピタキシャル層を形成するステップの後には、ゲート酸化膜をｎ型炭化珪素エピタキシャル層の上に形成するステップと、ゲート接点をこのゲート酸化膜の上に形成するステップと、ソース接点をソース領域およびプラグ領域の上に形成するステップと、ドレイン接点を第１の表面に対向する第１のｎ型炭化珪素層の上に形成するステップとが続き得る。第２のｎ型炭化珪素層が、同様に第
１の表面に対向する第１のｎ型炭化珪素層の表面の上に形成可能であり、この第２のｎ型炭化珪素層は、第１のｎ型炭化珪素層のキャリア濃度よりも高いキャリア濃度を有する。
本発明の他の実施形態では、炭化珪素パワー半導体デバイスは、第１の伝導型を有する第１の炭化珪素層と、この第１の炭化珪素層の中にあって第１の伝導型を有するソース領域とを含む。このソース領域は、第１の炭化珪素層のキャリア濃度よりも高いキャリア濃度を有し、第１の炭化珪素層の第１の表面に達する。第２の伝導型の炭化珪素の埋込み領域は、ソース領域の底部に隣接し、ソース領域の深さよりも深い第１炭化珪素層の中の深さで、第１の炭化珪素層の中に設けられる。第２の伝導型の炭化珪素のウェル領域は、ソース領域の外側部分に隣接して第１の炭化珪素層の中に設けられ、第１の炭化珪素層の第１の表面に向かって延びる。このウェル領域は埋込み領域のキャリア濃度よりも低いキャリア濃度を有する。第２の伝導型の炭化珪素のプラグ領域は、ウェル領域に対向するソース領域の内側部分に隣接して設けられ、第１の炭化珪素層の第１の表面に達する。ゲート酸化膜は、第１の炭化珪素層、ウェル領域、およびソース領域の上にあり、ゲート接点がこのゲート酸化膜の上にある。ソース接点がプラグ領域およびソース領域の上にあり、ドレイン接点が第１の炭化珪素層の第１の表面に対向する第１の炭化珪素層の上にある。
本発明の追加的な実施形態では、炭化珪素パワー半導体デバイスは、第１の伝導型を有する第１の炭化珪素層と、第１の炭化珪素層の中にあって第１の伝導型を有するソース領域とを含む。このソース領域は、第１の炭化珪素層のキャリア濃度よりも高いキャリア濃度を有して、第１の炭化珪素層の第１の表面に達し、ソース領域は、第１の伝導型のドーパントと、この第１の伝導型とは反対の第２の伝導型のドーパントとを有する。第２の伝導型の炭化珪素の埋込み領域は、ソース領域の底部に隣接し、ソース領域の深さよりも深い第１の炭化珪素層の中の深さで、第１の炭化珪素層の中に設けられる。第２の伝導型の炭化珪素のウェル領域は、ソース領域の外側部分に隣接して第１の炭化珪素層の中に設けられ、第１の炭化珪素層の第１の表面に向かって延びる。第２の伝導型の炭化珪素のプラグ領域が、ウェル領域に対向するソース領域の内側部分に隣接して設けられ、第１の炭化珪素層の第１の面に達する。ゲート酸化膜は、第１の炭化珪素層、ウェル領域、およびソース領域の上にあり、ゲート接点がこのゲート酸化膜の上にある。ソース接点はプラグ領域およびソース領域の上にあり、ドレイン接点が第１の炭化珪素層の第１の表面に対向する第１の炭化珪素層の上にある。
本発明に係る炭化珪素パワー半導体デバイスの特定の実施形態では、ソース領域は第１の伝導型のドーパントと、この第１の伝導型とは反対の第２の伝導型のドーパントとを有する。さらには、第１の伝導型はｎ型でよく、第２の伝導型はｐ型でよい。
本発明の追加的な実施形態では、第１の伝導型炭化珪素の閾値調整領域は、第１の炭化珪素層の中に設けられてソース領域から延びる。この閾値調整領域は、ウェル領域と炭化珪素の第１の層の第１の面との間に配置される。閾値調整領域は、炭化珪素の第１の層の中へ約０．０１μｍから約０．５μｍの深さまで達し、約１０１５から約１０１９ｃｍ−３のキャリア濃度を有し得る。
本発明の他の実施形態では、第１の炭化珪素エピタキシャル層も、第１の炭化珪素層の第１の面の上で、ゲート酸化膜と前記第１の炭化珪素エピタキシャル層との間に設けることができる。この第１の炭化珪素エピタキシャル層は、約０．０５μｍから約１μｍの厚みと、約１０１５から約１０１７ｃｍ−３のキャリア濃度を有し得る。閾値調整領域および第１のエピタキシャル層の両方が設けられていれば、閾値調整領域は、炭化珪素の第１の層の中へ約０．０１μｍから約０．５μｍの深さまで達して、約１０１５から約１０１９ｃｍ−３のキャリア濃度を有することが可能であり、第１の炭化珪素エピタキシャル層は、約０．０５μｍから約１μｍの厚みを有して約１０１４から約１０１６ｃｍ−３のキャリア濃度を有し得る。
本発明の追加的な実施形態では、第１の伝導型の炭化珪素の第２の層は、炭化珪素の第１の層とドレイン接点との間に配置される。炭化珪素の第２の層は、炭化珪素の第１の層よりも高いキャリア濃度を有する。さらには、この第２の半導体層は炭化珪素基板でよく、第１の半導体層は炭化珪素基板の上のエピタキシャル層でよい。
従来のＤＭＯＳＦＥＴを示す図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の追加的な実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の追加的な実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の追加的な実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の追加的な実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の追加的な実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の追加的な実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の追加的な実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴ製造方法を例示する断面図である。 本発明の実施形態に係るＭＯＳＦＥＴの製造方法を例示する断面図である。
ここで、本発明の好ましい実施形態が示されている添付の図面を参照して、以下に本発明をさらに十分に説明する。しかし、本発明は、多くの異なる形態で実施可能であり、したがって本明細書に記載する実施形態に限定されるものと解釈すべきではない。そうではなく、これらの実施形態は、本開示が完璧で完全なものになるように、かつ熟練の当業者に本発明の範囲を十分に伝えるために提示されている。図中に例示されるように、層または領域のサイズは例示目的のために誇張されており、したがって、それらは本発明の大まかな構造を例示するように提示されている。同じ数字が全体を通して同じ要素を指す。層、領域、または基板などの要素が別の要素の「上に」あると言及されるとき、それは他の要素の上に直接存在し得るか、または介在要素も存在し得ることが理解されよう。反対に、ある要素が別の要素の「上に直接」存在していると言及されるとき、介在要素は存在しない。さらには、本明細書で使用するように、ｎ＋またはｐ＋層（または領域）は、隣接するもしくは他のｎ型またはｐ型層（または領域）よりも高いキャリア濃度を有する層（または領域）を指す一方で、ｎ−またはｐ−層は、隣接するもしくは他のｎ型またはｐ型層（または領域）よりも低いキャリア濃度を有する層（または領域）を指す。
ここで、図２Ａ〜図２Ｍを参照して、本発明に係る炭化珪素パワーＭＯＳＦＥＴを製造する方法を今から説明する。図２Ａで理解されるように、ｎ−ＳｉＣエピタキシャル層のような第１のｎ型炭化珪素層１２が、第２のｎ型炭化珪素層１０（例えば、ｎ＋ＳｉＣ基板）の上に設けられている。別法として、第１のｎ型炭化珪素層１２はｎ型ＳｉＣ基板であってもよく、第２のｎ型炭化珪素層１０は注入されるかまたはエピタキシャル層であってもよい。ＳｉＣ基板およびエピタキシャル層を形成する方法は熟練の当業者によく知られており、したがって本明細書ではこれ以上説明しない。本発明の特定の実施形態では、第１のｎ型炭化珪素層１２が、約１０１４から約５×１０１６ｃｍ−３のキャリア濃度が備わるようにドープされて、約６から約２００μｍの厚みを有し得る。第２のｎ型炭化珪素層１０は、ノースカロライナ州ダラム市（Ｄｕｒｈａｍ）在の本件特許出願人によって提供されるようなＳｉＣ基板でよい。
図２Ｂで理解されるように、マスク層２００が、第１のｎ型炭化珪素層１２の上に形成されている。このマスク層２００は、二酸化珪素層のような酸化膜層でよく、堆積または酸化によって設けることができる。マスク層２００は、本明細書で説明される連続マスクを設けるのに十分な厚みであり得る。本発明の特定の実施形態では、マスク層２００は約１．５から約４μｍの厚みであり得る。
図２Ｃで理解されるように、マスク層２００は、第１のマスク２０５を設けるためにパターン形成される。この第１のマスク２０５は、マスク層２００をエッチングして第１のｎ型炭化珪素層１２に達する窓２０６を空けることによって形成可能である。この窓２０６は、本発明の実施形態に係るＭＯＳＦＥＴの１つまたは複数のソース領域を画定する。ｎ型およびｐ型ドーパントの注入は、図２Ｄに例示するように第１のマスク２０５の窓２０６を介して実行される。本発明の幾つかの実施形態では、窓２０６は、約０．５μｍから約１０μｍの幅があり、窓２０６の対応部分は約１μｍから約１０μｍだけ離間される。
ｎ型ドーパントが、ｎ＋ソース領域１４を設けるために注入される。適切なドーパントには、例えば、窒素および燐が含まれる。幾つかの実施形態では、ｎ型ドーパントが、約５×１０１９ｃｍ−３のキャリア濃度が備わるように注入される。ｎ型ドーパントは、第１のｎ型炭化珪素層１２の第１の表面から第１のｎ型炭化珪素層１２の中へ約０．１μｍから約０．５μｍの深さに達するｎ＋ソース領域１４を設けるために、約１０から約３６０キロ電子ボルトの１つまたは複数の注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、ｎ型注入物は室温で実行されるが、より高い温度も利用可能である。ｎ＋ソース領域１４は、注入が横方向に広がる結果として窓２０６よりも僅かに広がり得る。したがって、例えば、ｎ＋ソース領域１４は約１μｍから約１２μｍの幅になり、約０．１μｍから約０．５μｍの厚みを有し得る。
ｐ型ドーパントが、第１の埋込みｐ領域１６を設けるために注入される。適切なドーパントには、例えば、アルミニウムおよびホウ素が含まれる。幾つかの実施形態では、ｐ型ドーパントは約１０１９ｃｍ−３以上のキャリア濃度が備わるように注入される。ｐ型ドーパントは、第１のｎ型炭化珪素層１２の中へ約０．５μｍから約１．２μｍの深さに第１の埋込みｐ領域１６を設けるために、約１８０から約３６０キロ電子ボルトの注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、ｐ型注入物は室温で実行されるが、より高い温度も利用可能である。第１の埋込みｐ領域１６は、より高い注入エネルギーを使用することに起因して注入が横方向により大きく広がる結果として窓２０６およびｎ＋ソース領域１４よりも僅かに広くなり得る。したがって、例えば、第１の埋込みｐ領域１６は、ｎ＋ソース領域１４よりも約０．１から約０．２μｍ広くなって約１．２μｍから約１２．２μｍの全幅を有し、約０．５μｍから約１．２μｍの厚みを有し得る。本発明の追加的な実施形態では、ｎ型ドーパントを注入する前にｐ型ドーパントが注入される。
図２Ｅで理解されるように、窓２０６は窓２１１を設けるために拡大される。例えば、等方性エッチング（バッファード弗酸エッチング（ｂｕｆｆｅｒｅｄ ＨＦ ｅｔｃｈ）のような）を第１のマスク２０５に実行して窓２０６を広げ、窓２１１を有する第２の注入マスク２１０を設ける。窓２０６を拡幅する他の技法（ドライエッチング技法のような）も使用可能である。本発明の幾つかの実施形態では、第１のマスク２０５のエッチングによって、窓２０６よりもそれぞれの辺が約０．５から約１．５μｍ広い窓２１１を設ける。したがって、第１のマスク２０５のエッチングは、第１のマスク２０５の約０．５から約１．５μｍを除去して、これにより第２のマスク２１０を設ける。第２のマスク２１０の得られる厚みは、少なくとも約１．２μｍであり得る。窓２１１は、本発明の実施形態に係るＭＯＳＦＥＴの１つまたは複数のｐウェル領域１８を画定する。ｐ型ドーパントの注入は、図２Ｆに例示するように、第２のマスク２１０の窓２１１を介して実行される。したがって、埋込みｐ領域１６、ソース領域１４、およびｐウェル領域１８は、第２の注入窓を設けるためにエッチングされる単一のマスク層の使用によって自己整合する。さらには、ＭＯＳゲート長がｎ＋ソース注入物およびｐウェル注入物によって画定される。したがって、本デバイスのＭＯＳゲート長は、横方向エッチングおよびｐウェル領域１８を形成するためのｐ型注入物の注入のあらゆる広がりによって決定されることになる。
図２Ｆで理解できるように、ｐウェル領域１８を設けるためにｐ型ドーパントが注入されている。適切なドーパントには、例えば、アルミニウムおよびホウ素が含まれる。幾つかの実施形態では、ｐ型ドーパントは約１０１６から約１０１７ｃｍ−３のキャリア濃度が備わるように注入される。ｐ型ドーパントの濃度は、深さによって均一または不均一であり得る。例えば、本発明の幾つかの実施形態では、ｐウェル領域１８中のｐ型ドーパントの濃度は深さと共に増大する。さらには、ｐ型ドーパントの濃度は、ｎ＋ソース領域１４の伝導率を大幅に変えないように十分に低くすべきである。したがって、ｎ＋ソース領域１４は、その中にｐ型およびｎ型の両方の不純物が注入されているが、ｎ型不純物がｎ＋ソース領域１４の伝導率に主として影響する。
ｐ型ドーパントは、第１のｎ型炭化珪素層１２の第１の表面から第１のｎ型炭化珪素層１２の中へ約０．５μｍから約１．２μｍの深さにｐウェル領域１８を設けるために、約３０から約３６０キロ電子ボルトに亘る１つまたは複数の注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、ｐ型注入物は室温で実行されるが、より高い温度も利用可能である。上述のように、ｐウェル領域１８は、より高い注入エネルギーを使用することに起因して注入が横方向に広がる結果として、窓２１１よりも僅かに広がり得る。したがって、例えば、ｐウェル領域１８は、窓２１１の縁を越えて約０．２から約０．３μｍ広がって約０．７から約１．８μｍの全幅を有し得る。
図２Ｇで理解されるように、窓２１１は窓２１６を設けるために拡大される。例えば、第２の等方性エッチング（第２のバッファード弗酸エッチングのような）を第１のマスク２１０に実施して窓２１１を広げ、窓２１６を有する第３の注入マスク２１５を設ける。本発明の幾つかの実施形態では、第２のマスク２１０のエッチングによって、窓２１１よりもそれぞれの辺が約０．３から約０．５μｍ広い窓２１６を設ける。したがって、第２のマスク２１１のエッチングは、第３のマスク２１５を設けるために第２のマスク２１０の約０．３から約０．５μｍを除去可能である。第３のマスク２１５の得られる厚みは、少なくとも約０．６μｍであり得る。窓２１６は、本発明の実施形態に係るＭＯＳＦＥＴの１つまたは複数の閾値調整領域２０を画定する。ｎ型ドーパントの注入は、図２Ｈに示すように、第３のマスク２１５の窓２１６を介して実行される。したがって、埋込みｐ領域１６、ソース領域１４、ｐウェル領域１８、およびチャネル閾値調整領域２０は、第１の注入窓を設けるためにエッチングされ、この第１の注入窓は引き続いて第２の注入窓を設けるためにエッチングされ、この第２の注入窓も引き続いて第３の注入窓を設けるためにエッチングされる単一のマスク層を使用することによって自己整列する。
図２Ｈは、閾値調整領域２０を設けるためのｎ型ドーパント（チャネル注入物）の注入を例示する。適切なｎ型ドーパントには、例えば、窒素および燐が含まれる。幾つかの実施形態では、ｎ型ドーパントは約１０１５から約１０１９ｃｍ−３のキャリア濃度が備わるように注入される。ｎ型ドーパントは、第１のｎ型炭化珪素層１２の第１の表面から第１のｎ型炭化珪素層１２の中へ約０．０１μｍから約０．５μｍの深さに達する閾値調整領域２０を設けるために、約１０から約３６０キロ電子ボルトの注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、ｎ型注入物は室温で実行されるが、より高い温度も利用可能である。閾値調整領域２０は約２μｍから約１５μｍの幅であり得る。
図２Ｉに例示するように、閾値調整領域２０を形成した後、第３のマスク２１５が除去され、第４の注入マスク２２０が、第２のマスク層を形成しかつ第２のマスク層をパターン形成することによって形成される。第４の注入マスクは、ｐ型埋込み領域１６に対するオーム接点となるｐ＋プラグ注入物を供給するために、ｎ＋ソース領域１４の部分間に位置決めされた窓２２１を有する。
図２Ｊで理解されるように、ｐ＋プラグ領域２２を設けるために、第４の注入マスク２２０の窓２２１を利用してｐ型ドーパントが注入される。適切なｐ型ドーパントには、例えば、アルミニウムおよびホウ素が含まれる。幾つかの実施形態では、ｐ型ドーパントは、約５×１０１８から約１×１０２１ｃｍ−３のキャリア濃度が備わるように注入される。ｐ型ドーパントの濃度は、深さによって均一または不均一であり得る。ｐ型ドーパントは、第１のｎ型炭化珪素層１２の第１の表面から第１のｎ型炭化珪素層１２の中へ約０．５μｍから約１．２μｍの深さにｐ＋プラグ領域２２を設けるために、約１０から約３６０キロ電子ボルトに亘る１つまたは複数の注入エネルギーによって注入可能である。図２Ｊで理解されるように、ｐ＋プラグ領域２２はｐ型ウェル領域１６に接触するのに十分な深さに達する。本発明の幾つかの実施形態では、ｐ型注入物は室温で実行されるが、より高い温度も利用可能である。ｐ＋プラグ領域２２は、注入が横方向に広がる結果として窓２２１よりも僅かに広がり得る。したがって、例えば、ｐ＋プラグ領域２２は、窓２２１の縁を越えて約０．２μｍから約０．４μｍ広がって約１μｍから約２０μｍの全幅を有し得る。
図２Ｋに例示するように、第４の注入マスクが除去され、得られる構造をアニールすること（ａｎｎｅａｌｉｎｇ）によって注入物が活性化される。本発明の幾つかの実施形態では、アニールは約１４００℃よりも高い温度で実行される。活性化アニールの後、図２Ｋに例示するように、酸化膜層２４’が、第１のｎ型炭化珪素層１２の第１の表面上に形成される。任意選択的には、この構造をアニール時に保護するために、構造はＳｉＯ２またはＳｉ３Ｎ４などの誘電層によって被覆可能である。別法として、ＳｉＣ／ＳｉＯ２境界面を改善するためにゲート酸化膜が形成後にアニールされる実施形態では、このようなアニールによって、このような不純物を活性化することができる。
酸化膜層２４’は、堆積、熱成長、またはそれらの組合せによって形成可能である。特定の実施形態では、酸化膜層２４’は、約２００から約２０００オームストロングの厚みを有する。酸化膜層２４’は単層または多層であり得る。本発明の特定の実施形態では、酸化膜層２４’は窒化酸化膜として設けられるか、かつ／または他の酸化膜でもよい。窒化酸化膜は任意適切なゲート酸化膜であり得るが、幾つかの実施形態では、ＳｉＯ２、オキシナイトライド（ｏｘｙｎｉｔｒｉｄｅ）、または酸化膜／窒化膜／酸化膜（ＯＮＯ）が利用される。ＳｉＣ／酸化膜層境界面の欠陥密度を低減するために、酸化膜層２４’またはＯＮＯゲート誘電体材料の初期酸化膜層の形成に続いてＮ２ＯまたはＮＯ中でのアニールが行われる。特定の実施形態では、酸化膜層２４’は、熱成長または堆積のいずれかによって形成され、次いで、約１１００℃よりも高い温度および約１１から約４５秒のＮ２Ｏの初期滞留時間を与え得る約２から約８標準リットル毎分の流量にあるＮ２Ｏ環境中でアニールされる。このような炭化珪素上における酸化膜層の形成およびアニールは、本出願人による、「METHOD OF N2O ANNEALING AN OXIDE LAYER ON A SILICON CARBIDE LAYER」と題する出願（特許文献２）、２００１年５月３０日出願の「Method of N2O Growth of an oxide layer on a Silicon Carbide Layer」と題する仮出願（特許文献３）、２００１年１０月１日に出願の「METHOD OF N2O GROWTH OF AN OXIDE ON A SILICON CARBIDE LAYER」と題する出願（特許文献４）、および／または２００１年１０月２６日出願のMETHOD OF FABRICATING AN OXIDE LAYER ON A SILICON CARBIDE LAYER UTILIZING AN ANNEAL IN A HYDROGEN ENVIRONMENT」と題する出願（特許文献５）に説明されており、これらの開示は参照により完全に記載されたものとして本明細書に組み込まれる。
さらには、Ｎ２Ｏ成長酸化膜が利用可能であることも説明されている（例えば、非特許文献１６参照）。使用可能な技術も説明されている（例えば、非特許文献１７参照）。別法として、熱成長酸化膜に関して、境界面トラップ密度を低減するために、熱成長ＳｉＯ２層を引き続いてＮＯアニールし得ることも説明されている（例えば、非特許文献１８、１９、２０参照）。オキシナイトライドを設け得ることも、２００１年６月１１日出願の「HIGH VOLTAGE、HIGH TEMPERATURE CAPACITOR STRUCTURES AND METHODS OF FABRICATION」と題する出願に説明されており（特許文献６）、その開示は本明細書に完全に記載されたものとして参照により本明細書に組み込まれる。
図２Ｌは、ゲート接点２６の形成を例示する。このゲート接点２６は、燐またはホウ素がドープされ、低圧化学蒸着法（ＬＰＣＶＤ）を用いて堆積されたｐ型多結晶シリコンでもよいし、かつ／またはタングステンもしくはモリブデンなどの他の適切な接点材料でもよく、当業者に知られた技法を利用して形成されかつパターン形成され得る。別法として、図２Ｍに例示するソース接点２８のための開口を設けかつゲート酸化膜２４を設けるように、図２Ｌの酸化膜層２４’およびゲート接点２６を一緒に形成してパターン形成することができる。
図２Ｍで理解されるように、酸化膜層２４’はゲート酸化膜２４を設けるためにパターン形成される。ｐ＋プラグ領域２２および閾値調整領域２０の一部を露出させるために、窓が酸化膜層２４’の中に空けられる。この窓の中に接点金属が付着されてオームソース接点２８となる。第１のｎ型炭化珪素層１２に対向する第２のｎ型層１０に接する面の上にも接点金属が付着されてドレイン接点３０となる。本発明の特定の実施形態では、ソース接点２８および／またはドレイン接点３０の接点金属は、ニッケル（Ｎｉ）、チタン（Ｔｉ）、プラチナ（Ｐｔ）もしくはアルミニウム（Ａｌ）、クロム（Ｃｒ）、それらの組
合せ（Ｔｉ／Ｎｉ、Ａｌ／Ｎｉ、またはＣｒ／Ｎｉの積層など）、その合金（ＮｉＣｒなど）、および／または他の適切な接点材料から形成され、オーム接点を設けるために、約６００℃から約１１００℃の温度（例えば、８２５℃）でアニール可能である。ソース接点２８およびドレイン接点３０は、約１５０から約３０００オームストロングの厚みを有し得る。ソース接点２８および／またはドレイン接点３０は、蒸着、スパッタリング、または当業者に知られた他のこのような技法によって形成可能である。
図２Ｍに例示したように、本発明の幾つかの実施形態に係る半導体デバイスは、第１の伝導型を有する第１の炭化珪素層１２を含む。ソース領域１４は、第１の炭化珪素層１２中に設けられ、第１の伝導型を有する。ソース領域１４は、第１の炭化珪素層１２のキャリア濃度よりも高いキャリア濃度を有し、第１の炭化珪素層１２の第１の表面に達する。ソース領域１４は、第１の伝導型のドーパントと、この第１の伝導型と反対の第２の伝導型のドーパントとを有することができる。第２の伝導型の炭化珪素の埋込み領域１６が、ソース領域１４の底部に隣接し、かつソース領域１４の深さよりも深い第１の炭化珪素層１２中の深さで第１の炭化珪素層１２の中に設けられる。第２の伝導型の炭化珪素のウェル領域１８が、ソース領域１４の外側部分に隣接して第１の炭化珪素層中に設けられ、第１の炭化珪素層１２の第１の表面に向かって延びる。ウェル領域１８は、埋込み領域１６のキャリア濃度よりも低いキャリア濃度を有する。第２の伝導型の炭化珪素のプラグ領域２２が、ウェル領域１８に対向するソース領域１４の内側部分に隣接し、第１の炭化珪素層１２の第１面に達する。ゲート酸化膜層２４が、第１の炭化珪素層１２、ウェル領域１８、およびソース領域１４の上にある。このゲート酸化膜層２４の上にゲート接点２６がある。ソース接点２８が、プラグ領域２２およびソース領域１４の上にある。ドレイン接点３０が、第１の炭化珪素層１２の第１の表面と反対側の第１の炭化珪素層１２の上にある。
図２Ｍでさらに例示するように、第１の伝導型炭化珪素の閾値調整領域２０が、第１の炭化珪素層１２中に設けられ、ソース領域１４から延びる。この閾値調整領域２０は、ウェル領域１８と炭化珪素の第１の層１２の第１の表面との間に配置される。
ここで、図３Ａ〜図３Ｇを参照して、本発明の他の実施形態に係る炭化珪素パワーＭＯＳＦＥＴを製造する方法を今から説明する。図３Ａ〜図３Ｇに例示する本発明の実施形態は、図２Ａ〜図２Ｍに例示した実施形態の閾値調整領域２０ではなく、ｎ型エピタキシャル層を有する。図３Ａ〜図３Ｇに例示されたＭＯＳＦＥＴの製造における最初の工程は、図１Ａ〜図２Ｅに例示したものと同じである。しかし、図２Ｅに例示した注入の後で、第２の注入マスク２１０が除去される。
図３Ａに例示するように、第２の注入マスク２１０の除去後に、第４の注入マスク２２０に関して上で説明したように、第２のマスク層を形成しかつこの第２のマスクをパターン形成することによって第３の注入マスク２２０’が形成される。この第３の注入マスク２２０’は、ｐ型埋込み領域１６に対するオーム接点となるｐ＋プラグ注入物を設けるために、ｎ＋ソース領域１４の部分間に位置決めされた窓２２１’を有する。図３Ｂで理解されるように、第３の注入マスク２２０’の窓２２１’を利用してｐ型ドーパントが注入され、図３Ｂを参照して上で説明したようにｐ＋プラグ領域２２を設ける。
図３Ｃで理解されるように、上で説明した第３のマスク２２０’を除去し、注入物の活性化の後で、ｎ型炭化珪素チャネルエピタキシャル層５０’が、第１のｎ型炭化珪素層１２の第１の表面の上に形成される。チャネルエピタキシャル層５０’中の電荷は、上述の閾値調整領域２０の電荷に接近し得る。本発明の特定の実施形態では、このチャネルエピタキシャル層５０’は、約１０１５から約１０１７ｃｍ−３のキャリア濃度を有し、約０．０５μｍから約１μｍの厚みを有する。
図３Ｄに例示するように、酸化膜層５４’がチャネルエピタキシャル層５０’の上に形成される。この酸化膜層５４’は、酸化膜層２４’に関して上で説明したように形成可能である。
図３Ｅは、ゲート接点２６の形成を例示する。ゲート接点２６は、図２Ｌに関連して上で説明したように形成可能である。図３Ｆは、チャネル領域５０およびゲート酸化膜５４を設けるために、チャネルエピタキシャル層５０’および酸化膜層５４’がパターン形成されるのを例示する。酸化膜層５４’およびチャネルエピタキシャル層５０’の中に窓が空けられ、ｐ＋プラグ領域２２およびｎ＋ソース領域１４の一部が露出される。図３Ｇに例示するように、この窓の中に接点金属が堆積されてオームソース接点２８となる。接点金属が、第１のｎ型炭化珪素層１２に対向する第２のｎ型層１０に接する面の上にも堆積されてドレイン接点３０となる。したがって、図３Ｇに例示するように、図２Ｍの炭化珪素半導体デバイスは、閾値調整領域２０をチャネル領域５０によって置き換えることができる。
ここで図４Ａ〜図４Ｅを参照して、本発明の他の実施形態に係る炭化珪素パワーＭＯＳＦＥＴを製造する方法を説明する。図４Ａ〜図４Ｅに例示する本発明の実施形態は、ｎ型エピタキシャル層と、図２Ａ〜図２Ｍおよび図３Ａ〜図３Ｇに例示した実施形態の閾値調整領域２０とを有する。図４Ａ〜図４Ｅに例示するＭＯＳＦＥＴの製造における最初の工程は、図２Ａ〜図２Ｊに例示したものと同じである。しかし、酸化膜層２４’の形成の前に、かつ図２Ｋの例示の後に、かつ注入物の活性化の後に、ｎ型炭化珪素エピタキシャル層６０’が図４Ａに例示したように形成される。図４Ａで理解されるように、そして上で
説明したように注入物の活性化の後で、ｎ型炭化珪素チャネルエピタキシャル層６０’が、第１のｎ型炭化珪素層１２の第１の表面上に形成される。このチャネルエピタキシャル層６０’中の電荷は、上で説明した閾値調整領域２０の電荷よりも低く、幾つかの実施形態では、遙かに低くなり得る。本発明の特定の実施形態では、チャネルエピタキシャル層６０’は、約１０１４から約１０１６ｃｍ−３のキャリア濃度を有し、約０．０５μｍから約１μｍの厚みを有する。
図４Ｂに例示するように、酸化膜層６４’がチャネルエピタキシャル層６０’の上に形成される。この酸化膜層６４’は、酸化膜層２４’に関して上で説明したように形成可能である。
図４Ｃは、ゲート接点２６の形成を例示する。このゲート接点２６は、図２Ｌを参照して上で説明したように形成可能である。図４Ｄは、チャネル領域６０およびゲート酸化膜６４を設けるために、チャネルエピタキシャル層６４’および酸化膜層６０’がパターン形成されるのを例示する。酸化膜層６４’およびチャネルエピタキシャル層６０’の中に窓が空けられ、ｐ＋プラグ領域２２および閾値調整領域２０の一部を露出する。図４Ｅで例示するように、接点金属が窓の中に堆積されてオームソース接点２８となる。接点金属が第１のｎ型炭化珪素層１２に対向する第２のｎ型層１０に接する面上にも堆積されてドレイン接点３０となる。したがって、図３Ｇに例示したように、図２Ｍの炭化珪素半導体デバイスは、閾値調整領域２０およびチャネル領域６０を両方とも有することができる。
図２Ｍ、図３Ｇ、および図４Ｅはディスクリートデバイス（ｄｉｓｃｒｅｔｅ ｄｅｖｉｃｅ）として本発明の実施形態を例示するが、当業者によって理解されるように、図２Ｍ、図３Ｇ、および図４Ｅは、多セルを有するデバイスの単位セルと見なし得る。したがって、例えば、デバイスをそれらの中心軸（図２Ｍ、図３Ｇ、および図４Ｅに例示）に沿って分割し、この分割されたデバイスを図２Ｍ、図３Ｇ、および図４Ｅに例示したデバイスの周辺の軸（図２Ｍ、図３Ｇ、および図４Ｅに例示した垂直縁部）回りに回転させることによって、追加的な単位セルを図２Ｍ、図３Ｇ、および図４Ｅに例示したデバイスに組み込むことができる。したがって、本発明の実施形態は、図２Ｍ、図３Ｇ、および図４Ｅに例示したデバイスおよび図２Ｍ、図３Ｇ、および図４Ｅに例示した注入領域を組み込む複数の単位セルを有するデバイスのようなデバイスを包含する。
特定の一連の動作の手順を参照しながら本発明の実施形態を説明してきたが、当業者には理解されるように、一連の手順の中で幾つかの動作の順序を変更することも可能であるが、依然として本発明の教示から利点が得られる。例えば、本発明の特定の実施形態では、酸化膜層５４’の形成は、チャネルエピタキシャル層５０’のパターン形成後に実施することも可能である。したがって、本発明は、本明細書の厳密な説明通りの動作順序に限定されるものと解釈されるべきではない。
さらには、ｎ型ＳｉＣ層およびｐ型炭化珪素ウェルならびに埋込み層に関して本発明の実施形態を説明してきた。しかし、本発明の実施形態は、本明細書に説明した製造方法の対応する変型に相補的な構造を設けることも可能である。
上で説明したように、本発明の実施形態は、ゲート長が、ソース領域およびウェル領域を形成するマスクのエッチングによって画定されるので、非常に小さいゲート長を作製することができる。したがって、ＭＯＳチャネル抵抗がデバイス中の主な抵抗であり得るので、得られる炭化珪素ＭＯＳＦＥＴの相対的に低い全オン抵抗を備えることができる。さらには、このマスクを使用することによって光リソグラフィ工程が排除可能であり、したがって、潜在的に従来の製造法に較べて処理時間および経費を減らすことができる。
さらには、エピタキシャルチャネル層を組み込む本発明の実施形態では、ゲート酸化膜が熱酸化によって形成されていれば、ｎ＋ソース領域は酸化されない。したがって、得られる構造は、ｎ＋注入領域上での酸化膜の成長に起因し得る多孔質で信頼性が低い酸化膜層を有する恐れがない。このような実施形態は、ｎ＋ソース領域からＭＯＳゲート領域を経由してドレイン領域に至る連続チャネルも設けることができる。
本図面および明細書には、本発明の典型的な好ましい実施形態が開示され、特定の用語が使用されているが、それらは一般的かつ説明的な意味でのみ使用されており、限定を目的とするものではなく、本発明の範囲は添付の特許請求の範囲において記載される。

Claims (9)

  1. 第１の伝導型を有する第１の炭化珪素層と、
    前記第１の炭化珪素層の中にあって前記第１の伝導型を有するソース領域であって、前記ソース領域は、前記第１の炭化珪素層のキャリア濃度よりも高いキャリア濃度を有し、前記第１の炭化珪素層の第１の表面まで延在し、前記第１の伝導型のドーパントと、前記第１の伝導型とは反対の第２の伝導型のドーパントとを有する前記ソース領域と、
    前記ソース領域の底部に隣接し、前記ソース領域の深さよりも深い前記第１の炭化珪素層の中の深さで、前記第１の炭化珪素層の中にある前記第２の伝導型のドーパントを有する第２の伝導型の炭化珪素の埋込み領域と、
    前記ソース領域の第１の側の前記第１の炭化珪素層の中にあって、前記第１の炭化珪素層の前記第１の表面に向かって延在している、前記第２の伝導型のドーパントを有する前記第２の伝導型の炭化珪素のウェル領域と、
    前記ソース領域の前記第１の側に対向する前記ソース領域の第２の側にあって、前記第１の炭化珪素層の前記第１の表面まで、および前記ソース領域の深さよりも深い前記第１の炭化珪素層の中の深さまで延在している、前記第２の伝導型のドーパントを有する前記第２の伝導型の炭化珪素のプラグ領域と、
    前記第１の炭化珪素層の前記第１の表面の上に形成された、前記第１の伝導型を有するチャネル層と、
    前記チャネル層の上に形成された酸化膜層と、
    前記酸化膜層の上に形成されたゲート接点と
    前記プラグ領域および前記ソース領域の上のソース接点と、
    を備え、
    前記炭化珪素のウェル領域は前記炭化珪素プラグ領域と接していないことを特徴とする炭化珪素パワー半導体デバイス。
  2. 前記第１の炭化珪素層の前記第１の表面に対向する前記第１の炭化珪素層の上のドレイン接点、
    をさらに備えることを特徴とする請求項１に記載の炭化珪素パワー半導体デバイス。
  3. 前記チャンネル層は、前記第１の炭化珪素層の前記第１の表面の上の、前記ゲート酸化膜と前記第１の炭化珪素層との間にある第１の炭化珪素エピタキシャル層であることを特徴とする請求項２に記載の炭化珪素パワー半導体デバイス。
  4. 前記第１の炭化珪素層の中にあって前記ソース領域から延在する第１の伝導型炭化珪素の閾値調整領域をさらに備え、前記閾値調整領域は、前記ウェル領域と前記第１の炭化珪素層の前記第１の表面との間に配置されることを特徴とする請求項３に記載の炭化珪素パワー半導体デバイス。
  5. 前記閾値調整領域は、前記第１の炭化珪素層の中へ０．０１μｍから０．５μｍの深さまで延在し、１０１５から１０１９ｃｍ−３のキャリア濃度を有し、さらに前記第１の炭化珪素層は、６から２００μｍの厚みを有し、１×１０１４から５×１０１６ｃｍ−３のキャリア濃度を有することを特徴とする請求項４に記載の炭化珪素パワー半導体デバイス。
  6. 前記第１の伝導型はｎ型であり、前記第２の伝導型はｐ型であることを特徴とする請求項２に記載の炭化珪素パワー半導体デバイス。
  7. 前記第１の炭化珪素層の中の第１の伝導型炭化珪素の閾値調整領域をさらに備え、該閾値調整領域は前記ソース領域と前記ウェル領域の共通平面の上を延在し、前記ウェル領域と前記第１の炭化珪素層の前記第１の表面との間に配置されていることを特徴とする請求項２に記載の炭化珪素パワー半導体デバイス。
  8. 前記閾値調整領域は、前記炭化珪素の第１の層の中へ０．０１μｍから０．５μｍの深さまで延在し、１０１５から１０１９ｃｍ−３のキャリア濃度を有することを特徴とする請求項７に記載の炭化珪素パワー半導体デバイス。
  9. 前記炭化珪素の第１の層と前記ドレイン接点との間に配置された前記第１の伝導型の炭化珪素の第２の層をさらに備え、前記炭化珪素の第２の層は、前記炭化珪素の第１の層よりも高いキャリア濃度を有することを特徴とする請求項２に記載の炭化珪素パワー半導体デバイス。
JP2011120724A 2003-04-24 2011-05-30 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 Expired - Lifetime JP5687956B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/422,130 US7074643B2 (en) 2003-04-24 2003-04-24 Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US10/422,130 2003-04-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006508775A Division JP5265111B2 (ja) 2003-04-24 2004-02-19 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2011193020A JP2011193020A (ja) 2011-09-29
JP2011193020A5 JP2011193020A5 (ja) 2012-04-12
JP5687956B2 true JP5687956B2 (ja) 2015-03-25

Family

ID=33298815

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006508775A Expired - Lifetime JP5265111B2 (ja) 2003-04-24 2004-02-19 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスの製造方法
JP2011120724A Expired - Lifetime JP5687956B2 (ja) 2003-04-24 2011-05-30 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006508775A Expired - Lifetime JP5265111B2 (ja) 2003-04-24 2004-02-19 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスの製造方法

Country Status (8)

Country Link
US (2) US7074643B2 (ja)
EP (2) EP1616347B1 (ja)
JP (2) JP5265111B2 (ja)
KR (2) KR101126836B1 (ja)
CN (1) CN100472737C (ja)
CA (1) CA2522820A1 (ja)
TW (1) TWI340994B (ja)
WO (1) WO2004097926A1 (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7214984B2 (en) * 2003-11-25 2007-05-08 Matsushita Electric Industrial Co., Ltd. High-breakdown-voltage insulated gate semiconductor device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
EP1742250A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Power field effect transistor and manufacturing method thereof
JP2007066944A (ja) 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP4620564B2 (ja) * 2005-10-03 2011-01-26 三菱電機株式会社 半導体装置
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7935628B2 (en) * 2006-08-09 2011-05-03 National Institute For Advanced Industrial Science And Technology Silicon carbide semiconductor device and method for producing the same
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US7589377B2 (en) * 2006-10-06 2009-09-15 The Boeing Company Gate structure with low resistance for high power semiconductor devices
US7598567B2 (en) * 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
JP2008147576A (ja) * 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
JP5119806B2 (ja) * 2007-08-27 2013-01-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US20090159896A1 (en) * 2007-12-20 2009-06-25 General Electric Company Silicon carbide mosfet devices and methods of making
JP5036569B2 (ja) * 2008-01-09 2012-09-26 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US8791547B2 (en) * 2008-01-21 2014-07-29 Infineon Technologies Ag Avalanche diode having an enhanced defect concentration level and method of making the same
US7691711B2 (en) * 2008-01-31 2010-04-06 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
EP2242107A4 (en) * 2008-02-06 2012-04-25 Rohm Co Ltd SEMICONDUCTOR COMPONENT
JP5369464B2 (ja) * 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
US20090250731A1 (en) * 2008-04-02 2009-10-08 Tsung-Yeh Yang Field-effect transistor structure and fabrication method thereof
US8035112B1 (en) 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5646139B2 (ja) * 2008-09-26 2014-12-24 株式会社東芝 半導体装置
JP2010087397A (ja) * 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
CA2739576A1 (en) * 2009-04-10 2010-10-14 Sumitomo Electric Industries, Ltd. Insulated gate field effect transistor
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8563986B2 (en) * 2009-11-03 2013-10-22 Cree, Inc. Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601848B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP5439215B2 (ja) * 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8436367B1 (en) 2010-08-02 2013-05-07 Microsemi Corporation SiC power vertical DMOS with increased safe operating area
US8674439B2 (en) 2010-08-02 2014-03-18 Microsemi Corporation Low loss SiC MOSFET
CN102479720B (zh) * 2010-11-29 2015-12-09 联华电子股份有限公司 抗击穿漏电流的金属氧化物半导体晶体管及其制造方法
DE102010062448B4 (de) 2010-12-06 2022-11-03 Robert Bosch Gmbh Verfahren zur Herstellung von Halbleiterstrukturen aus Silizium-Carbid sowie Silizium-Carbid-Halbleiter
CN102130020A (zh) * 2011-01-04 2011-07-20 株洲南车时代电气股份有限公司 一种碳化硅功率器件的封装方法
JP5479616B2 (ja) * 2011-01-14 2014-04-23 三菱電機株式会社 半導体装置の製造方法
CA2792551A1 (en) * 2011-01-17 2012-07-26 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US8686439B2 (en) * 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
US8377756B1 (en) 2011-07-26 2013-02-19 General Electric Company Silicon-carbide MOSFET cell structure and method for forming same
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
CN103828056A (zh) 2011-09-21 2014-05-28 三菱电机株式会社 碳化硅半导体装置及其制造方法
JP5460768B2 (ja) * 2012-03-21 2014-04-02 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP6095902B2 (ja) * 2012-06-05 2017-03-15 株式会社日立製作所 ワイドバンドギャップ半導体装置およびその製造方法
US9318558B2 (en) * 2012-07-09 2016-04-19 Hitachi, Ltd. MOS field effect transistor
KR101910975B1 (ko) 2012-10-08 2018-10-23 삼성전자주식회사 트렌치 게이트를 포함한 파워 모스 트랜지스터 및 그 제조방법
US9123798B2 (en) * 2012-12-12 2015-09-01 General Electric Company Insulating gate field effect transistor device and method for providing the same
JP5802231B2 (ja) * 2013-03-22 2015-10-28 株式会社東芝 半導体装置及びその製造方法
JP5803979B2 (ja) * 2013-05-29 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
US9570570B2 (en) * 2013-07-17 2017-02-14 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate
JP2015032615A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
JP6253518B2 (ja) * 2014-05-30 2017-12-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2017041268A1 (zh) * 2015-09-10 2017-03-16 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法
JP6477912B2 (ja) 2015-11-12 2019-03-06 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP3176812A1 (en) * 2015-12-02 2017-06-07 ABB Schweiz AG Semiconductor device and method for manufacturing such a semiconductor device
CN108701617B (zh) 2015-12-02 2019-11-29 Abb瑞士股份有限公司 用于制造半导体装置的方法
CN110729194B (zh) * 2016-12-07 2023-06-23 杰华特微电子股份有限公司 一种横向双扩散晶体管及其漂移区的制造方法
SE542607C2 (en) 2018-06-29 2020-06-16 Ascatron Ab MOSFET in SiC with self-aligned lateral MOS channel
CN110718452A (zh) 2018-07-12 2020-01-21 创能动力科技有限公司 碳化硅器件及其制造方法
US10818662B2 (en) 2018-09-19 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Silicon carbide MOSFET with source ballasting
US10636660B2 (en) 2018-09-28 2020-04-28 General Electric Company Super-junction semiconductor device fabrication
CN109461659A (zh) * 2018-11-08 2019-03-12 中国科学院微电子研究所 碳化硅mosfet器件及其制备方法
KR20200099376A (ko) 2019-02-14 2020-08-24 현대자동차주식회사 전력 반도체 소자 및 이의 제조 방법
CN111627998B (zh) * 2019-02-27 2023-08-25 无锡华润微电子有限公司 一种半导体器件制备方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN110473914B (zh) * 2019-09-18 2024-03-29 深圳爱仕特科技有限公司 一种SiC-MOS器件的制备方法
CN111128745B (zh) * 2019-12-04 2022-10-18 深圳第三代半导体研究院 一种SiC基MOS器件的制作方法
US11222782B2 (en) 2020-01-17 2022-01-11 Microchip Technology Inc. Self-aligned implants for silicon carbide (SiC) technologies and fabrication method
CN112038234B (zh) * 2020-08-13 2022-11-22 杭州芯迈半导体技术有限公司 SiC MOSFET器件及其制造方法
US11776994B2 (en) 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US362901A (en) * 1887-05-10 Machine for manufacturing barrel-staves
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
DE2810583A1 (de) * 1978-03-11 1979-09-20 Spiro Research Bv Verfahren und vorrichtung zum entgasen von umlaufsystemen fuer fluessigkeiten
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JPH01117363A (ja) 1987-10-30 1989-05-10 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH0334466A (ja) 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 縦形二重拡散ｍｏｓｆｅｔ
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5170731A (en) * 1991-10-18 1992-12-15 Walker George E Adjustable needle-craft implements
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
JP3471823B2 (ja) * 1992-01-16 2003-12-02 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JPH06163905A (ja) * 1992-11-27 1994-06-10 Sanyo Electric Co Ltd 絶縁ゲート半導体装置の製造方法
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
JPH08256155A (ja) * 1995-03-17 1996-10-01 Fujitsu Ltd ディジタル処理装置のポーリング方法及びその装置
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
JP2000512808A (ja) * 1996-06-19 2000-09-26 エービービー リサーチ リミテッド 電圧制御型半導体装置にチャンネル領域層を作るための方法
US5851041A (en) * 1996-06-26 1998-12-22 Ontrak Systems, Inc. Wafer holder with spindle assembly and wafer holder actuator
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
CN1267397A (zh) 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
AU4709499A (en) * 1998-06-25 2000-01-10 Murray J. O'toole Device and method employing a turbine for contributing thrust to a propeller on a spinner
JP3675178B2 (ja) 1998-07-10 2005-07-27 キヤノン株式会社 液体吐出記録装置
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
EP1001459B1 (en) 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6164822A (en) * 2000-02-10 2000-12-26 Fres-Co System Usa, Inc. Dual compartment stand-up pouch
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6558241B2 (en) * 2000-10-05 2003-05-06 Townsend Engineering Company Method and apparatus for controlling the operation of a sausage making machine
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP4765175B2 (ja) * 2001-02-16 2011-09-07 株式会社デンソー 炭化珪素半導体装置の製造方法
DE10214150B4 (de) * 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same

Also Published As

Publication number Publication date
JP2011193020A (ja) 2011-09-29
WO2004097926A1 (en) 2004-11-11
US7381992B2 (en) 2008-06-03
JP5265111B2 (ja) 2013-08-14
EP2463894B1 (en) 2016-12-07
US20040211980A1 (en) 2004-10-28
US7074643B2 (en) 2006-07-11
KR101078470B1 (ko) 2011-10-31
KR101126836B1 (ko) 2012-03-23
US20060237728A1 (en) 2006-10-26
TW200423235A (en) 2004-11-01
JP2006524433A (ja) 2006-10-26
CN1777982A (zh) 2006-05-24
EP1616347B1 (en) 2013-10-23
KR20050118735A (ko) 2005-12-19
CA2522820A1 (en) 2004-11-11
KR20110036651A (ko) 2011-04-07
TWI340994B (en) 2011-04-21
EP1616347A1 (en) 2006-01-18
CN100472737C (zh) 2009-03-25
EP2463894A1 (en) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5687956B2 (ja) 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
JP5371170B2 (ja) 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法
JP5909064B2 (ja) 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法
KR101630899B1 (ko) 에피택셜층들을 포함하는 반도체 디바이스들 및 관련 구조들을 형성하는 방법들
TW200428644A (en) Silicon carbide MOSFETs with integrated antiparallel junction barrier schottky free wheeling diodes and methods of fabricating same
JP3941641B2 (ja) 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150123

R150 Certificate of patent or registration of utility model

Ref document number: 5687956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term