JP2000512808A - 電圧制御型半導体装置にチャンネル領域層を作るための方法 - Google Patents

Abstract

(57)【要約】 電圧制御型半導体装置を作るためにＳｉＣ層にチャンネル領域層を作るための方法に於いて、ａ）多結晶質およびｂ）非晶質の一つであるシリコンの層１をこのＳｉＣ層の上面に付け、前記シリコンの層にこのＳｉＣ層へ伸びるアパーチャ４をエッチングし、前記シリコン層のある厚さの表面層を酸化し、および前記チャンネル領域層の横延長部を、前記酸化した層を除去し且つそのようにして作った拡大アパーチャによって露出される区域に更なる注入を行うことによって決める。

Description

【発明の詳細な説明】 電圧制御型半導体装置にチャンネル領域層を作るための方法 発明の技術分野および従来技術 本発明は、電圧制御型半導体装置を作るためにＳｉＣ層にチャンネル領域層を 、その横に対向する側部の領域と反対のドーピング型式のａ）ｐおよびｂ）ｎの 一つで作るための方法、並びにそのような方法を使うことによって作った電圧制 御型半導体装置に関する。 そのような方法は、例えば、ＭＩＳＦＥＴ、ＭＯＳＦＥＴおよびＩＧＢＴのよ うな、どのような電圧制御型半導体装置を作るためにも使うことができる。この 型式のＳｉＣの半導体装置は、それらを非常に急速にオン・オフする可能性のた めに、特に電力用途でスイッチング装置として使うことができる。ＳｉＣで作っ たそのような装置は、特に大電力用途によく適する。何故なら、そのような用途 は、特にＳｉに比べたＳｉＣの優れた特性、即ち、ＳｉＣの極限条件でよく機能 する能力から利益を得ることを可能にする。熱安定性が高く、熱伝導度が高くお よび降伏電圧が高いことを含む、これらの特性は、この技術分野でよく知られて いるが、ＳｉＣのもう一つのよく知られた特徴、即ち、その中の都合のよい温度 でドーパントの拡散性が非常に低いことが、これまで、ＳｉＣの電圧制御型半導 体装置用に輪郭のはっきりしたチャンネル領域層を単純且つ確実な方法で作るこ とを非常に困難にしていた。例えば、Ｓｉに対しては、拡散技術がＳｉにはうま く機能するので、そのようなチャンネル領域層を作ることに何の問題もない。 発明の概要 本発明の目的は、ＳｉＣの電圧制御型半導体装置に輪郭のはっきりしたチャン ネル領域層を、単純でその結果商業的に興味のある方法で作ることを可能にする 、序文で定義した型式の方法を提供することである。 この目的は、この発明によれば、そのような方法に： １）このＳｉＣ層の上面にａ）多結晶質およびｂ）非晶質の一つであるシリコン の層を付ける工程、 ２）前記シリコン層にこのＳｉＣ層へ伸びるアパーチャをエッチングする工程、 ３）前記シリコン層のある厚さの表面層を酸化する工程、 ４）このＳｉＣ層のドーピング型式に対応する、第１ドーピング型式のドーパン トを前記シリコン層の上記アパーチャが形成するこのＳｉＣ層の区域に、前記区 域の下のこのＳｉＣ層の第１の表面に近い層に前記第１の型式の高濃度のドーピ ングを得るために注入する工程、 ５）エッチングによって前記酸化した表面層を除去し、それによって前記アパー チャを上記酸化した層の厚さだけ増す工程、 ６）第２ドーパント型式のドーパントを、工程５）によって作るアパーチャが形 成するこのＳｉＣ層の区域に、工程４）を実施することによって作った前記表面 に近い層のドーピング型式は維持するが、工程５）によって露出した区域の下の 第２の表面に近い層のドーピング型式はこの酸化したシリコン層の厚さによって 決まる横延長部を備えるチャンネル領域層を作るために変わる程度に注入する工 程、 を含み、ここでこれらの工程をａ）記載した順序、およびｂ）工程３）の前に工 程４）を実施することを除いて、記載した順序の一つで実行することによって達 成する。 この様に、この発明は、多結晶質シリコンまたは非晶質シリコンが輪郭のはっ きりしたチャンネル領域層を作るためにＳｉＣより遙かに大きい酸化速度を有し 、そのチャンネル領域層が、望むときに、サブミクロンの面積で長さを非常に短 くできるという事実を利用するという考え方に基づく。多結晶質シリコンまたは 非晶質シリコンの酸化速度がＳｉＣの速度よりほぼ２桁の大きさで速いという事 実のために、無視できる厚さのＳｉＣ層しか酸化されない。このシリコン層にで きた酸化物層帯域の非常に重要な特徴は、この装置の他の構造物のどれにも触れ ずに非常に精確に容易に除去できることで、それで注入用マスクの上記アパーチ ャを拡大するこの非常に精確な方法が、注入によってこのチャンネル領域層を作 るための自己整合技術を使うことと組合わさって、各特定の装置に対して厳密に 所望の長さを有する、輪郭のはっきりしたチャンネル領域層を得ることを可能に する。上記注入の前に除去した、酸化したシリコン層の厚さが、このチャンネル 領 域層の横延長部または上記チャンネルの長さを決め、それで後者を上記シリコン 層の酸化程度の制御によって制御することができる。この様にして、非常に高精 度の精巧な処理工程は何も必要ない、自己整合技術によって非常に短いチャンネ ルを作ることが可能である。チャンネル領域層の幅を決めるために、酸化物層の 形成およびその除去を使うことによって、上記チャンネル領域層を得るために、 非常に重要な無指向性プロセスを利用する。それで、この方法によって作った構 造物の利点は、処理工程を高精度に実行できる何らかの手段が必要な精巧な技術 を何も使わずに、高チャンネル密度を可能にする、小さなセルサイズ（ピッチ） のチャンネル領域層を得ることが可能なことである。 この発明の好適実施例によれば、工程１）ないし工程６）を記載した順序で実 施して、工程６）で作ったチャンネル領域層が上記酸化したシリコン層の厚さと 同じ横延長部を得るようにする。これは、この酸化物層がその下の多結晶質シリ コンまたは非晶質シリコンの層より大きい体積を占め、それで、あるチャンネル 幅に対して少ない多結晶質シリコンまたは非晶質シリコンを酸化すればよいので 、この様にして材料を節約する。この酸化した層が十分厚ければ、これは、工程 ４）および６）による注入のマスクとして機能し、それがマスキング工程の数を 減らし、それによってこの方法を利用して作った装置の生産コストを下げる結果 となる。 この発明のもう一つの好適実施例によれば、工程６）で注入するドーパントが 、ｎ型層によって横方向に囲まれたドープしたｐ型チャンネル領域層を作るため に、ｐ型である。これは、ＳｉＣ層が、そのエピタキシャル成長工程中にドーパ ントを注入されないとき、ｎ型にドープされているだろうから、大抵便利である 。 この発明のもう一つの好適実施例によれば、上記方法が、工程２）の後である が工程５）の前に行う工程で、工程４）で作った上記第１ドーピング型式の上記 第１の表面に近い層の下に上記第２ドーピング型式の深い層を作るために、上記 第２ドーピング型式のドーパントを上記シリコン層に存在するアパーチャが形成 する区域に深く注入する工程を含む。この様に、そのような深い注入によって、 ＳｉＣにそのような装置を得るための拡散技術を使う可能性が無いにも拘わらず 、ＤＭＯＳ型の構造の装置を作ることが可能であろう。そのような装置に対する 更 に適切な名前は、ＶＩＭＯＳ（垂直に注入したＭＯＳ）であろうが、請求項４が 、例えばＩＧＢＴのような、深く注入した層を有する、ＳｉＣの他の種類の電圧 制御型半導体装置を生産する場合も勿論含むことを強調する。この方法に従って 作った装置のオン状態の性能は、注入した領域に作ったチャンネルのキャリヤ移 動度によって（１ｋＶ以下の阻止電圧に対して）制限されるだろう。 この発明のもう一つの好適実施例によれば、工程３）の前に工程４）を実施す ることを除いて、工程１）ないし工程６）を記載した順序で実施し、工程１）を 実施した後に上記シリコン層の上面に追加のマスキング層を付ける。そのような 追加のマスキング層は、このＳｉＣ層の方に加速されたイオンが上記アパーチャ の外側にある領域でこのＳｉＣ層に達するのを防ぐために設けるのが有利かも知 れない。何故なら、そのようなイオンは、このシリコン層で結晶粒界間を移動し 、このＳｉＣ層に達するかも知れないからである。それで、多結晶質シリコンま たは非晶質シリコンの層がある場合には完全に有効なマスクではないかも知れな いので、そのような余分なマスキング層を使うことが好ましいかも知れない。こ れは、この実施例を深い注入を含む実施例と組み合わせるときに、そのような深 い注入のために使う高加速エネルギーのために特に有効である。 この発明のもう一つの好適実施例によれば、工程１）で上記ＳｉＣ層の上面に 付けるのが多結晶質シリコンである。チャンネル領域層の幅を決めるための酸化 した層を作るために多結晶質シリコンを使うことは、多結晶質シリコンのために 開発された多数の化学プロセスがあるので、好ましい。更に、多結晶質シリコン と非晶質シリコンの間の境界が非常に曖昧であり、工程１）で付けたシリコン層 にしばしばこれら２種類のシリコン構造の混合物があることがあり、それでこの 開示での多結晶質シリコンおよび非晶質シリコンの定義は、これら二つの他のも のが存在する場合も含み、それは、記載したものが大多数であることしか意味し ない。 この発明は、ａ）ＭＩＳＦＥＴおよびｂ）ＩＧＢＴの一つであるＳｉＣの電圧 制御型半導体装置を作るため方法であって： ８）互いの上面にＳｉＣの以下の半導体層：即ち、ａ）ｎ型用およびｂ）ｐ型用 である高濃度にドープした基板層で、ｂ）にはその上面にｃ）高濃度にドープし たｎ型バッファ層およびｄ）そのような層なしの一つ、並びに低濃度にドープし たｎ型ドリフト層をエピタキシャル成長する工程、 ９）請求項１による工程をそこに定められている二つの順序の一つに従って実行 し、その場合に、上記第１ドーピング型式がｎであり、上記第２型式がｐである 工程、 １０）工程２）の後であるが工程５）の前に行う工程で、工程４）で作ったｎ型 の層の下に深いｐ型のベース層を作り且つこの装置のソース領域層を作るために 、ｐ型のドーパントを上記シリコン層に存在するアパーチャが形成する区域に深 く注入する工程、 １１）エッチングによっで残りのシリコン層を除去する工程、 １２）上記ＳｉＣ層上に、少なくとも上記チャンネル領域層の上に伸びる絶縁層 （１４）を付ける工程、 １３）上記絶縁層の上面に少なくとも上記チャンネル領域層を越えてゲート電極 を、および工程４）で作った上記ソース領域層上にソースを付ける工程 を含む方法も含む。 この様にして、チャンネルが短く、その結果チャンネル密度が高い、ＳｉＣの 高品質のＭＩＳＦＥＴまたはＩＧＢＴを容易且つ確実な方法で作ることができる 。 この発明は、添付の方法請求項の何れかによる工程を含む方法によって作った 、ＳｉＣの電圧制御型半導体装置も含む。そのような装置の利点は、上記から明 白だろう。 この発明の更なる利点および好ましい特徴は、この説明およびその他の従属請 求項から明白だろう。 図面の簡単な説明 添付の図面を参照して、例として引用する、この発明の好適例の詳細な説明が 以下に続く。 これらの図面で： 図１ないし図３は、この発明の第１好適実施例に従って電圧制御型半導体装置 を作るためにＳｉＣ層にチャンネル領域層を作るための方法の異なる工程を示す 概略断面図であり、 図４は、図１ないし図３に示す方法の工程を利用して作った電圧制御型半導体 装置がどのように見えるかを示す概略断面図であり、および 図５は、この発明の第２好適実施例に従う方法で、図１および図２に示す工程 を実行する方法を示す図である。 発明の好適実施例の詳細な説明 さて、図１ないし図３を参照して、電圧制御型半導体装置を作るためにＳｉＣ 層にチャンネル領域層を作るための方法を説明する。マスキングおよびデマスキ ング等の更なる工程のような、この発明に関係のない、従来の半導体装置を作る 工程は、明確さのためにこれらの図面に示さなかった。まず第一に、多結晶質ま たは非晶質であるシリコンの層１を、ここではｎ型の軽くドープした層である、 実質的に単結晶のＳｉＣ層２の上面に付ける。この層１の上面に、金属のような 、マスキング材料の更なる層３を付ける。次に、これらの層１および３を通して ＳｉＣ層２の表面までアパーチャ４をエッチングする。次に、上記アパーチャに よって形成されるＳｉＣ層の区域に、上記区域の下のこのＳｉＣ層の表面に近い 層５にドナーの高濃度ドーピングを得るために、ｎ型ドーパントを注入する。上 記アパーチャ４の下の区域に、ｐ型ドーパントも注入し、この注入は、アクセプ タの高濃度の深い層６ができるように、高加速エネルギーを使いながら行う。層 ５および６は、この様にして任意の順序で作ってもよく、層１および３は、層５ および６を互いに整列して作るためのマスクとして機能する。 次に、このマスキング層３を除去し、上記シリコン層１のある厚さの表面層７ （図２参照）を高温で酸化して、酸化物（ＳｉＯ₂）の層７を作る。この多結晶 質または非晶質シリコンに対する酸化温度は、１０００℃以下で、その温度でＳ ｉＣはあまり酸化しない。図２で、この酸化物は、それが派生したシリコンより 幾らか大きい体積を占め、それで上記酸化物層７がこのアパーチャの面積を少し 減らす。 次に、この酸化した表面層７を、他の構造物にはどれにも触れずに非常に精確 に行える、湿式エッチングによって除去する。次に、この酸化した層７の除去に よってできた、アパーチャ８が形成するＳｉＣ層の区域に、ｐ型のドーパントを 、先に作った上記表面に近い層５のドーピング型式は維持するが、上記除去によ っ て露出した第２の表面に近い層９のドーピング型式は、酸化したシリコン層７の 厚さによって決まる横延長部を備えるｐドープしたチャンネル領域層９を作るた めに変わる程度に注入する。この層１ａの残りの部分は、この注入中、マスクと して機能する。それで、酸化した表面層７の厚さがこのチャンネル領域層９の幅 を決めるだろうが、この場合、このチャンネル領域層の幅は、ＳｉＯ₂が上記多 結晶質または非晶質シリコンより大きい体積を示すので、上記厚さよりわずかに 小さいだろう。十分にサブミクロンの範囲の非常に短いチャンネルのチャンネル 領域層を、この様にして非常に簡単且つ確実な方法で精確に作ることができる。 注入したアクセプタは、ＢまたはＡｌであるのが好ましく、そこでＰおよびＮを ｎ型注入用の可能性あるドナーと言ってもよい。 図４に、この発明の好適実施例による方法を実行することによって作った、所 謂垂直注入型ＭＯＳ（ＶＩＭＯＳ）がどのように見えるかを示す。この装置は、 この装置の線１１によって示すドレインに接続するようにされた、高濃度にドー プしたｎ型基板層１０の上面に低濃度にドープしたｎ型ドリフト層２をエピタキ シャル成長させることによって作る。高濃度にドープしたｐ型ベース層６、ｎ型 の高濃度にドープしたソース領域層５およびｐ型チャンネル領域層９を、電圧制 御型半導体装置を作るために、ＳｉＣ層にチャンネル領域層を作るためのこの発 明の方法を使うことによって作る。この装置は、ソース領域層５にベース層６ま でエッチングした溝１３に配置したソース接点１２も含む。更に、例えばＳｉＯ₂ の絶縁層１４をこのＳｉＣ層の上面に、少なくともチャンネル領域層９の全横 延長部を越えて付ける。最後に、ゲート電極１５を上記絶縁層１４上に少なくと もチャンネル領域層９を越えて付ける。そのような装置の機能は、当業者によく 知られているが、ここに次の様に要約することができる。ゲート電極１５に電圧 を印可すると、チャンネル領域層９と絶縁層１４の問、ソース領域層５とドリフ ト層２の間のインタフェース１６に、横導通逆転チャンネルができ、この装置の 順方向にソース１２およびドレイン１１にわたって電圧を印可するならば、この ソースからドレインへ電子流が流れるだろう。図４に、幾つかのそのような装置 を互いに隣り合って配置できる方法を示し、この様にして一緒に一つの装置を作 る。ＩＧＢＴを同様に設計してもよいが、ドリフト層の下に超高濃度にドープし たｐ 型基板層が、事によるとそれらの間の高濃度にドープしたｎ型バッファ層と共に 、あるだろう。 図５に、電圧制御型半導体装置を作るために、ＳｉＣ層にチャンネル領域層を 作るための方法を、上に記載した方法に関して修正する方法を示す。この場合、 表面層７の酸化は、その中にアパーチャ４を作った直後に行い、図１の層３のよ うな、更なるマスキング層は、この場合、付けない。層５および６を作る注入は 、上記酸化工程後に実施する。この手順の利点は、酸化した表面層７の厚さが、 上記表面層７を除去し且つ更にアクセプタを注入することによって作った、チャ ンネル領域層の幅と同じであり、それで、多結晶質または非晶質シリコンの層１ に関して、材料の無駄が最少であることである。この発明によってつくったチャ ンネルの長さは、典型的には、約０．５μｍで、深い注入を、例えば、２μｍの 深さまで実行できると言っでよいだろう。 この発明は、勿論、決して上記の好適実施例に限定されないが、その修正の多 くの可能性が、この発明の基本的な考え方から逸脱することなく当業者には明白 だろう。 これらの図面で異なる層の厚さがこの保護の範囲を限定するとは解釈できず、 どのような厚さ関係もこれらの請求項に含める意図であることを強調する。 使用するドーパントは、この用途にドーパントとして適するどんな材料でもよ く、ドーピング型式を、上に説明した好適実施例に示すものと反対のものに変え ることは、もしそれを望むなら、十分可能である。 この発明による方法は、勿論、注入したドーパントを電気的に活性にするため のアニール工程も含むが、これらをどのように、何時行うかは、この発明に関係 がない。 請求項に記載する層の数は、最少数であり、その異なる領域にドーピングする ことを選択することによって、この装置に更なる層を配置し、またはどれかの層 を幾つかの層に分割することは、この発明の範囲内にある。 深い注入工程、並びにそれによって作った層は、上記の好適実施例による注入 が非常に有益ではあるが、省略しても、または対応する層を、エピタキシャル成 長のような、別の技術によって作ってもよい。 “基板層”は、この開示では、記載した層のドレインに最も近い層と解釈すべ きであって、この分野でのこの語の厳密な意味での基板層、即ち、成長を開始す る層と解釈すべきではない。実際の基板層は、これらの層のどれでもよく、大抵 は最も厚いもので、それはドリフト層であることが多い。 互いに重なる層は、それらを請求項に記載する順序にエピタキシャル成長させ る必要はなく、これらの層のどんな他の順序の成長もこれらの請求項の範囲内に ある。例えば、この方法をドリフト層、所謂基板層から出発してもよく、ドレイ ンをこの方法のまさに末端で成長してもよい。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ビュレンガ，ボ スウェーデン国 エス―730 50 スクル ツナ，アケスタベーゲン ７

Claims (1)

1. 【特許請求の範囲】 １． 電圧制御型半導体装置を作るためにＳｉＣ層にチャンネル領域層（９） を、その横に対向する側部上の領域（５、２）と反対のドーピング型式のａ）ｐ およびｂ）ｎの一つで作るための方法であって： １）このＳｉＣ層（２）の上面にａ）多結晶質およびｂ）非晶質の一つであるシ リコンの層（１）を付ける工程、 ２）前記シリコン層にこのＳｉＣ層へ伸びるアパーチャ（４）をエッチングする 工程、 ３）前記シリコン層のある厚さの表面層（７）を酸化する工程、 ４）このＳｉＣ層のドーピング型式に対応する、第１ドーピング型式のドーパン トを前記シリコン層の上記アパーチャが形成するこのＳｉＣ層の区域に、前記区 域の下のこのＳｉＣ層の第１の表面に近い層（５）に前記第１の型式の高濃度の ドーピングを得るために注入する工程、 ５）エッチングによって上記酸化した表面層（７）を除去し、それによって前記 アパーチャを上記酸化した層の厚さだけ増す工程、 ６）第２ドーパント型式のドーパントを、工程５）によって作るアパーチャ（８ ）が形成するこのＳｉＣ層の区域に、工程４）を実施することによって作った前 記表面に近い層（５）のドーピング型式は維持するが、工程５）によって露出し た区域の下の第２の表面に近い層（９）のドーピング型式はこの酸化したシリコ ン層の厚さによって決まる横延長部を備えるチャンネル領域層（９）を作るため に変わる程度に注入する工程、 を含み、ここでこれらの工程をａ）記載した順序およびｂ）工程３）の前に工程 ４）を実施することを除いて、記載した順序の一つで実行する方法。 ２． 請求項１による方法に於いて、工程１）ないし工程６）を記載した順序 で実施して、工程６）で作ったチャンネル領域層（９）が前記酸化したシリコン 層（７）の厚さと同じ横延長部を得るようにしたことを特徴とする方法。 ３． 請求項１または請求項２による方法に於いて、工程６）で注入するドー パントが、ｎ型層（２、５）によって横方向に囲まれたドープしたｐ型チャンネ ル領域層（９）を作るために、ｐ型であること特徴とする方法。 ４． 請求項１ないし請求項３の何れかによる方法に於いて、工程２）の後で あるが工程５）の前に行う工程で、工程４）で作った前記第１ドーピング型式の 前記第１の表面に近い層（５）の下に上記第２ドーピング型式の深い層（６）を 作るために、前記第２ドーピング型式のドーパントを上記シリコン層に存在する アパーチャ（８）が形成する区域に深く注入する工程を含むこと特徴とする方法 。 ５． 請求項１ないし請求項４の何れかによる方法に於いて、工程３）の前に 工程４）を実施することを除いて、工程１）ないし工程６）を記載した順序で実 施し、工程１）を実施した後に前記シリコン層（１）の上面に追加のマスキング 層（３）を付けることを特徴とする方法。 ６． 請求項５による方法に於いて、前記追加のマスキング層（３）を工程４ ）の実施後、工程３）の実施前に除去することを特徴とする方法。 ７． 請求項１ないし請求項６の何れかによる方法に於いて、工程１）で前記 ＳｉＣ層（２）の上面に付けるのが多結晶質シリコンであることを特徴とする方 法。 ８． 請求項１ないし請求項７の何れかによる方法に於いて、前記シリコンの 層（１）の前記表面層（７）を工程３）で高温で加熱しながら酸化することを特 徴とする方法。 ９． ａ）ＭＩＳＦＥＴおよびｂ）ＩＧＢＴの一つであるＳｉＣの電圧制御型 半導体装置を作るため方法であって： ８）互いの上面にＳｉＣの以下の半導体層：即ち、ａ）ｎ型用およびｂ）ｐ型用 である高濃度にドープした基板層で、ｂ）にはその上面にｃ）高濃度にドープし たｎ型バッファ層およびｄ）そのような層なしの一つ、並びに低濃度にドープし たｎ型ドリフト層（２）をエピタキシャル成長する工程、 ９）請求項１による工程をそこに定められている二つの順序の一つに従って実行 し、その場合に、前記第１ドーピング型式がｎであり、前記第２型式がｐである 工程、 を含み、それが以下の工程も含むことを特徴とする方法：即ち、 １０）工程２）の後であるが工程５）の前に行う工程で、工程４）で作ったｎ型 の層（５）の下に深いｐ型のベース層（６）を作り且つこの装置のソース領域層 を作るために、ｐ型のドーパントを前記シリコン層（１）に存在するアパーチャ （４）が形成する区域に深く注入する工程、 １１）エッチングによっで残りのシリコン層（１ａ）を除去する工程、 １２）前記ＳｉＣ層上に、少なくとも前記チャンネル領域層（９）の上に伸びる 絶縁層（１４）を付ける工程、 １３）前記絶縁層の上面に少なくともを前記チャンネル領域層を越えてゲート電 極（１５）を、および工程４）で作った前記ソース領域層（５）上にソース（１ ２）を付ける工程。 １０． 請求項１ないし請求項９の何れかによる工程を含む方法によって作っ た、ＳｉＣの電圧制御型半導体装置。