JP2006237605A - セルダイオードを採用する相変移記憶素子及びその製造方法 - Google Patents

セルダイオードを採用する相変移記憶素子及びその製造方法 Download PDF

Info

Publication number
JP2006237605A
JP2006237605A JP2006043096A JP2006043096A JP2006237605A JP 2006237605 A JP2006237605 A JP 2006237605A JP 2006043096 A JP2006043096 A JP 2006043096A JP 2006043096 A JP2006043096 A JP 2006043096A JP 2006237605 A JP2006237605 A JP 2006237605A
Authority
JP
Japan
Prior art keywords
semiconductor
phase change
pattern
conductivity type
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006043096A
Other languages
English (en)
Other versions
JP2006237605A5 (ja
Inventor
Woo-Yeong Cho
趙佑榮
Du-Eung Kim
金杜應
Yun-Seung Shin
辛允承
Hyun-Geun Byun
卞賢根
Sang-Beom Kang
姜尚範
Hakuko Cho
趙栢衡
Choong-Keun Kwak
郭忠根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006237605A publication Critical patent/JP2006237605A/ja
Publication of JP2006237605A5 publication Critical patent/JP2006237605A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 セルダイオードを用いる相変移記憶素子及びその製造方法を提供すること。
【解決手段】 相変移記憶素子は、第１導電型の半導体基板及び前記半導体基板上に配置された複数のワードラインを備える。前記ワードラインは、前記第１導電型と異なる第２導電型を有して実質的に平らな上部面を有する。前記ワードラインのそれぞれの上部面上に前記ワードラインの長さ方向に沿って一次元的に配列された第１半導体パターンを提供する。前記第１半導体パターンは、前記第１導電型または前記第２導電型を有する。前記第１半導体パターン上に前記第１導電型を有する第２半導体パターンが積層される。前記ワードライン間のギャップ領域、前記第１半導体パターン間のギャップ領域、及び前記第２半導体パターン間のギャップ領域は絶縁膜で埋められる。前記絶縁膜の上部に複数の相変移物質パターンが二次元的に配列される。前記相変移物質パターンは前記第２半導体パターンにそれぞれ電気的に接続される。
【選択図】 図５Ａ

Description

本発明は、半導体記憶素子及びその製造方法に関し、特に、セルダイオードを採用する相変移記憶素子及びその製造方法（Ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅｓ ｅｍｐｌｏｙｉｎｇ ｃｅｌｌ ｄｉｏｄｅｓ ａｎｄ ｍｅｔｈｏｄｓ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｔｈｅ ｓａｍｅ）に関するものである。
不揮発性記憶素子は、電源を切ってもそれらの内部に保存されたデータが消滅しないという特徴を有する。このような不揮発性記憶素子は、積層ゲート構造（ｓｔａｃｋｅｄ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）を有するフラッシュ記憶セルを主に採用している。前記積層ゲート構造はチャンネル上に順に積層されたトンネル酸化膜、浮遊ゲート、ゲート層間絶縁膜（ｉｎｔｅｒ−ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）及び制御ゲート電極を含む。よって、前記フラッシュ記憶セルの信頼性及びプログラム効率を向上させるためには前記トンネル酸化膜の膜質を改善する必要があり、セルのカップリング比率を増加させなければならない。
前記フラッシュ記憶セルの代りに新しい（ｎｏｖｅｌ）不揮発性記憶セル、例えば、相変移記憶セルが最近提案されている。前記相変移記憶セルの製造方法は特許文献１に「電極とプログラム素子間に介在する面積の縮小（Ｒｅｄｕｃｅｄ Ａｒｅａ Ｉｎｓｅｒｔｉｏｎ Ｂｅｔｗｅｅｎ Ｅｌｅｃｔｒｏｄｅ ａｎｄ Ｐｒｏｇｒａｍｍｉｎｇ Ｅｌｅｍｅｎｔ）」という題目でデニソン（Ｄｅｎｎｉｓｏｎ）らによって開示されている。デニソンらによれば、前記相変移記憶セルのそれぞれは複数のビットライン、及び複数のワードラインの交差点（ｃｒｏｓｓ−ｐｏｉｎｔｓ）に配置される。また、前記相変移記憶セルのそれぞれは電気的に直列接続された相変移物質パターン及びセルダイオードを含む。前記セルダイオードのＮ型半導体は前記ワードラインに電気的に接続され、前記相変移物質パターンは前記ビットラインに電気的に接続される。前記ワードライン及び前記セルダイオードの形成はＰ型半導体基板上にエピタキシャル技術を用いて第１Ｎ型半導体層、前記第１Ｎ型半導体層より低い濃度を有する第２Ｎ型半導体層、及びＰ型半導体層を順に形成し、前記Ｐ型半導体層上に金属シリサイド層を形成することを含む。
前記金属シリサイド層、前記Ｐ型半導体層、前記第２Ｎ型半導体層、及び前記第１Ｎ型半導体層をパターニングして前記Ｐ型半導体基板上に配置された複数の平行なＮ型のワードラインと共に前記各Ｎ型のワードライン上に順に積層された第２Ｎ型半導体パターン、Ｐ型半導体パターン、及び金属シリサイドパターンを形成する。この場合、前記ワードラインを形成するために前記第１Ｎ型半導体層をエッチングする間に前記Ｐ型半導体基板がオーバーエッチングされることもある。これは前記Ｐ型半導体基板が前記第１Ｎ型半導体層に対してエッチング選択比を有しないからである。その結果、前記ワードライン間に高いアスペクト比を有する深いトレンチ領域を形成することができる。このような深いトレンチ領域は、後続の工程で形成される素子分離膜で完全に埋め込まれないこともある。すなわち、前記トレンチ領域の高いアスペクト比は前記素子分離膜内にボイド（ｖｏｉｄｓ）または隙間（ｓｅａｍｓ）を誘発することになる。
さらに、前記ワードライン上の前記第２Ｎ型半導体パターン、前記Ｐ型半導体パターン、及び前記金属シリサイドパターンは、前記ワードラインを横切るマスクパターンをエッチングマスクとして用いてエッチングされて二次元的に配列され、互いに隔離した複数のセルダイオード及び複数の金属シリサイド電極を形成する。この場合、また前記ワードラインも前記第２Ｎ型半導体パターンに対し低いエッチング選択比を有することもある。その結果、前記セルダイオードを形成するために前記第２Ｎ型半導体パターンをエッチングする間に前記ワードラインはオーバーエッチングされる。これにより、特許文献１に記載されている図２に示したように、前記セルダイオード間の前記ワードラインがリセスする。前記ワードラインのオーバーエッチングは前記ワードラインの電気的な抵抗を増加させる。特許文献１によれば、前記ワードラインのリセスした領域上に高濃度にドーピングされたポケット（図２の２００）を形成して前記ワードラインの電気的な抵抗の増加を防止する。
前記ワードラインは、隣合う相変移セル間に寄生的に形成される水平バイポーラトランジスタ（ｌａｔｅｒａｌ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）のベース領域の役割を果たす。この場合、前記ワードライン（すなわち、前記ベース領域）の電気的な抵抗が増加すると、前記寄生水平バイポーラトランジスタ（ｐａｒａｓｉｔｉｃ ｌａｔｅｒａｌ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）の電流利得（ｃｕｒｒｅｎｔ ｇａｉｎ）が増加する。前記寄生水平バイポーラトランジスタの電流利得が増加すると、選択された相変移セルのデータを読み出すための読み出しモード時に、前記選択された相変移セルに電気的に接続されたビットラインに誘導される電圧が一時的に不安定になることがある。これは前記選択された相変移セルに隣接した非選択された相変移セルのビットラインを介して前記寄生バイポーラトランジスタのコレクタ電流に相当する大きい充電電流（ｌａｒｇｅ ｃｈａｒｇｉｎｇ ｃｕｒｒｅｎｔ）が流れるためである。その結果、前記選択された相変移セルのデータを読み出すのにかかるアクセス時間（ａｃｃｅｓｓ ｔｉｍｅ）が増加して相変移記憶素子の特性を低下させる。
さらに、前記寄生水平バイポーラトランジスタの電流利得が増加すると、選択された相変移セル内にデータを保存するためのプログラムモード（ｐｒｏｇｒａｍ ｍｏｄｅ）時に、前記寄生水平バイポーラトランジスタが動作して前記選択された相変移セルに隣接した非選択された相変移セルのビットラインを介して流れるコレクタ電流を増加させることができる。その結果、前記非選択された相変移セルもプログラムされて前記非選択された相変移セルのデータを変化させることができる。
制限された面積（ｌｉｍｉｔｅｄ ａｒｅａ）内で、前記ワードラインの電気的な抵抗を低減させるためには、前記第１Ｎ型半導体層の厚さを増加させることもできる。しかしながら、前記第１Ｎ型半導体層の厚さを増加させる場合、前記トレンチ領域のアスペクト比がさらに増加して前記素子分離膜の信頼性が低下することになる。
米国特許第６，６０５，５２７Ｂ２号明細書
本発明が解決しようする技術的課題は、集積度を低下させることなく、信頼性及び電気的な特性の改善に適した相変移記憶素子を提供することにある。
本発明が解決しようする他の技術的課題は、集積度を低下させることなく、信頼性及び電気的な特性を改善させることができる相変移記憶素子の製造方法を提供することにある。
本発明の一様態によると、セルダイオードを採用する相変移記憶素子が提供される。前記相変移記憶素子は、第１導電型の半導体基板及び前記半導体基板上に配置された複数の平行なワードラインを含む。前記ワードラインは前記第１導電型と異なる第２導電型を有して実質的に平らな上部面を有する。前記ワードラインのそれぞれの上部面上に前記ワードラインの長さ方向に沿って一次元的に配列された複数の第１半導体パターンが提供される。前記第１半導体パターンは前記第１導電型または前記第２導電型を有する。前記第１半導体パターン上に前記第１導電型を有する第２半導体パターンが積層される。前記ワードライン間のギャップ領域、前記第１半導体パターン間のギャップ領域、及び前記第２半導体パターン間のギャップ領域は絶縁膜で埋められる。前記絶縁膜の上部に複数の相変移物質パターンが二次元的に配列される。前記相変移物質パターンは前記第２半導体パターンにそれぞれ電気的に接続される。
本発明のいくつかの実施形態において、前記第１導電型及び前記第２導電型はそれぞれＰ型及びＮ型とすることができる。
他の実施形態において、前記半導体基板と前記ワードラインとの間の接触面は前記ワードラインに隣接した前記半導体基板の表面と実質的に同じ高さを有することができる。
さらに他の実施形態において、前記ワードラインと前記半導体基板との間に複数のバッファラインを提供することができる。前記バッファラインは前記半導体基板と同じ導電型を有することができ、前記ワードラインと前記バッファラインとの間の接触面は前記絶縁膜と前記半導体基板との間の接触面よりも高い場合もある。
さらに他の実施形態において、前記ワードラインは前記絶縁膜によって露出した前記半導体基板の所定領域をシード層として用いて成長した半導体パターンとすることができる。これとは異なって、前記ワードラインは前記絶縁膜によって露出した前記半導体基板の所定領域上に形成した多結晶半導体パターン、または非晶質半導体パターンを固相エピタキシャル技術を用いて結晶化した半導体パターンとすることができる。
さらに他の実施形態において、前記第１半導体パターンは前記絶縁膜によって露出した前記ワードラインの所定領域をシード層として用いて成長した半導体パターンとすることができ、前記第２半導体パターンは前記第１半導体パターンをシード層として用いて成長した半導体パターンとすることができる。
さらに他の実施形態において、前記第１及び第２半導体パターンは固相エピタキシャル技術を用いて形成した半導体パターンとすることができる。
さらに他の実施形態において、前記第１半導体パターンは前記第２半導体パターン及び前記ワードラインよりも低い不純物濃度を有することができる。
さらに他の実施形態において、前記相変移物質パターンを有する基板上に層間絶縁膜を提供することができ、前記層間絶縁膜上に複数のビットラインを配置することができる。前記ビットラインは前記層間絶縁膜を貫通するビットラインコンタクトホールによって前記相変移物質パターンに電気的に接続することができる。
さらに他の実施形態において、前記ワードライン、前記第１半導体パターン、及び前記第２半導体パターンは単結晶半導体とすることができる。
さらに他の実施形態において、前記ワードラインの端部（ｅｎｄ ｐｏｒｔｉｏｎｓ）に隣接するように第１及び第２グループのスイッチング素子を配置することができる。第１及び第２グループのスイッチング素子は、前記半導体基板または前記半導体基板上のエピタキシャル半導体ボディパターンに提供することができる。さらに、平面図として見た場合に、前記ワードライン間に複数のメインワードライン（ｍａｉｎ ｗｏｒｄ ｌｉｎｅｓ）を配置することができる。前記メインワードラインはそれぞれの前記スイッチング素子を制御する電気的信号を伝達する。前記第１グループのスイッチング素子は前記ワードラインのうち奇数番目のワードライン（ｏｄｄ ｗｏｒｄ ｌｉｎｅｓ）にそれぞれ電気的に接続され、前記第２グループのスイッチング素子は前記ワードラインのうち偶数番目のワードライン（ｅｖｅｎ ｗｏｒｄ ｌｉｎｅｓ）にそれぞれ電気的に接続される。前記第１及び第２グループのスイッチング素子はアクセスＭＯＳトランジスタとすることができる。この場合、前記メインワードラインはそれぞれ前記アクセスＭＯＳトランジスタのゲート電極に電気的に接続され、前記ワードラインは前記アクセスＭＯＳトランジスタのドレイン領域にそれぞれ電気的に接続される。前記第２半導体パターン及び前記相変移物質パターン間の前記絶縁膜内に複数の導電性プラグを提供することができる。この場合、前記メインワードラインは前記導電性プラグ間の領域を通ることができる。
本発明の他の様態によると、前記相変移記憶素子は第１導電型の半導体基板及び前記半導体基板上に提供された下部モールド膜を含む。前記下部モールド膜は前記半導体基板の所定領域を露出させる複数の平行な下部開口部（ｌｏｗｅｒ ｏｐｅｎｉｎｇｓ）を有する。前記下部開口部は複数のワードラインで埋められる。前記ワードラインは前記第１導電型と異なる第２導電型を有して実質的に平らな上部面を有する。前記ワードライン及び前記下部モールド膜は上部モールド膜で覆われる。前記下部モールド膜は前記各ワードラインの所定領域を露出させる複数の上部開口部を有する。前記上部開口部内に第１半導体パターンが提供される。前記第１半導体パターンは前記第１導電型または前記第２導電型を有する。前記第１半導体パターン上に第２半導体パターンが積層され、前記第２半導体パターンは前記上部開口部内に提供される。前記第２半導体パターンは前記第１導電型を有する。前記第２半導体パターンの上部にそれぞれ複数の相変移物質パターンが配置される。前記相変移物質パターンはそれぞれ前記第２半導体パターンに電気的に接続される。前記ワードラインと前記第１半導体パターンとの間の接触面（ｉｎｔｅｒｆａｃｅｓ）は前記ワードラインと前記上部モールド膜との間の接触面と実質的に同じ高さを有する。
本発明のさらに他の様態によると、前記相変移記憶素子は第１導電型の半導体基板及び前記半導体基板上に提供された第１モールド膜を含む。前記第１モールド膜は前記半導体基板の所定領域を露出させる複数の第１平行な開口部（ｆｉｒｓｔ ｐａｒａｌｌｅｌ ｏｐｅｎｉｎｇｓ）を有する。前記第１開口部の下部領域は複数のワードラインで埋められる。前記ワードラインは前記第１導電型と異なる第２導電型を有して実質的に平らな上部面を有する。前記第１開口部の上部領域内に複数の隔壁（ｓｅｐａｒａｔｉｎｇ ｗａｌｌｓ）が位置する。前記隔壁は前記ワードラインの所定領域を露出させる複数の第２開口部を提供する。前記隔壁は前記第１モールド膜に対してエッチング選択比を有する第２モールド膜からなる。前記第２開口部内に第１半導体パターンが提供される。前記第１半導体パターンは前記第１導電型または前記第２導電型を有する。前記第１半導体パターン上に第２半導体パターンが積層され、前記第２半導体パターンは前記第２開口部内に提供される。前記第２半導体パターンは前記第１導電型を有する。前記第２半導体パターン上部にそれぞれ複数の相変移物質パターンが配置され、前記相変移物質パターンはそれぞれ前記第２半導体パターンに電気的に接続される。前記ワードラインと前記第１半導体パターンとの間の接触面（ｉｎｔｅｒｆａｃｅｓ）は前記ワードラインと前記隔壁との間の接触面と実質的に同じ高さを有する。
本発明のさらに他の様態によると、セルダイオードを有する相変移記憶素子の製造方法を提供する。前記方法は、第１導電型の半導体基板上に複数の平行なワードラインと前記ワードラインとの間のギャップ領域を埋めるワードライン分離膜（ｗｏｒｄ ｌｉｎｅ ｉｓｏｌａｔｉｏｎ ｌａｙｅｒ）を形成することを含む。前記ワードラインは前記第１導電型と異なる第２導電型を有するように形成される。前記ワードライン及び前記ワードライン分離膜上に上部モールド膜を形成する。前記上部モールド膜をパターニングして前記ワードラインの所定領域を露出させる複数の上部開口部を形成する。前記上部開口部内に第１半導体パターン及び第２半導体パターンを順に形成する。前記第１半導体パターンは前記第１導電型または前記第２導電型を有するように形成し、前記第２半導体パターンは前記第１導電型を有するように形成する。前記第２半導体パターンを有する基板上に前記第２半導体パターンと電気的に接続された複数の相変移物質パターンを形成する。
本発明のいくつかの実施形態において、前記ワードライン及び前記ワードライン分離膜を形成することは、前記半導体基板上に前記第１導電型と異なる第２導電型の上部エピタキシャル層を形成することと、前記上部エピタキシャル半導体層をパターニングして複数の平行な上部エピタキシャル半導体パターンを形成することと、前記上部エピタキシャル半導体パターンを有する基板上に絶縁膜を形成することと、前記絶縁膜を平坦化させて前記上部エピタキシャル半導体パターンの上部面を露出させることを含む。
他の実施形態において、前記ワードラインの下部にバッファラインを追加で形成することができる。この場合、前記バッファライン、前記ワードライン、及び前記ワードライン分離膜を形成することは、前記半導体基板上に前記第１導電型を有する下部エピタキシャル半導体層及び前記第１導電型と異なる第２導電型の上部エピタキシャル半導体層を順に形成することと、前記上部エピタキシャル半導体層及び前記下部エピタキシャル半導体層をパターニングして順に積層した下部エピタキシャル半導体パターン及び上部エピタキシャル半導体パターンを形成することと、前記上部エピタキシャル半導体パターンを有する基板上に絶縁膜を形成することと、前記絶縁膜を平坦化させて前記上部エピタキシャル半導体パターンの上部面を露出させることを含むことができる。
さらに他の実施形態において、前記ワードライン及び前記ワードライン分離膜を形成することは、前記半導体基板上に下部モールド膜を形成することと、前記下部モールド膜をパターニングして前記半導体基板の所定領域を露出させる複数の平行な下部開口部を形成することと、前記下部開口部内に選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて複数の半導体ラインを形成することを含むことができる。前記半導体ラインは前記第１導電型と異なる第２導電型を有するように形成することができる。前記半導体ラインを形成する前に、前記下部開口部の下部領域内に選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて複数のバッファラインを形成することができる。前記バッファラインは前記第１導電型を有するように形成することができる。
さらに他の実施形態において、前記ワードライン及び前記ワードライン分離膜を形成することは、第１導電型の半導体基板の所定領域内にトレンチ素子分離膜を形成して複数の平行な活性領域を画定することと、前記活性領域内に前記第１導電型と異なる第２導電型の不純物イオンを注入して第２導電型のワードラインを形成することを含むことができる。前記第２導電型の不純物イオンを注入する前後に、前記活性領域内に前記第１導電型の不純物イオンを注入して前記ワードラインの下部に前記第１導電型のバッファラインを形成することができる。
さらに他の実施形態において、前記第１及び第２半導体パターンは選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成することができる。
さらに他の実施形態において、前記第２半導体パターン上にそれぞれ複数の導電性プラグを形成することができる。前記第１及び第２半導体パターンと共に前記導電性プラグは前記上部開口部内に形成することができる。
さらに他の実施形態において、前記第１導電型及び前記第２導電型はそれぞれＰ型及びＮ型とすることができる。
さらに他の実施形態において、前記半導体基板は単結晶半導体基板とすることができ、前記ワードライン、前記第１半導体パターン、及び前記第２半導体パターンは単結晶半導体パターンとすることができる。
さらに他の実施形態において、前記第１半導体パターンは前記第２半導体パターン及び前記ワードラインよりも低い不純物濃度を有することができる。
さらに他の実施形態において、前記相変移物質パターンを有する基板上に層間絶縁膜を形成することができ、前記層間絶縁膜をパターニングして前記相変移物質パターンを露出させるビットラインコンタクトホールを形成することができる。さらに、前記層間絶縁膜上に前記ビットラインコンタクトホールを覆う複数のビットラインを形成することができる。前記ビットラインは前記ワードラインの上部を横切るように形成することができる。
本発明のさらに他の様態によると、前記相変移記憶素子を製造する方法は、第１導電型の半導体基板上に第１モールド膜を形成することと、前記第１モールド膜をパターニングして前記半導体基板の所定領域を露出させる第１開口部を形成することを含む。前記第１開口部の下部領域内に複数のワードラインを形成する。前記ワードラインは前記第１導電型と異なる第２導電型を有するように形成する。前記第１開口部の上部領域内に第２モールド膜パターンを形成する。前記第２モールド膜パターンは前記第１モールド膜に対してエッチング選択比を有する絶縁膜で形成する。前記第２モールド膜パターンをパターニングして前記各ワードラインの所定領域を露出させる複数の第２開口部を提供する隔離パターンを形成する。前記第２開口部内に第１半導体パターン及び第２半導体パターンを順に形成する。前記第１半導体パターンは前記第１導電型または前記第２導電型を有するように形成し、前記第２半導体パターンは前記第１導電型を有するように形成する。前記第２半導体パターンを有する基板上に前記第２半導体パターンと電気的に接続された複数の相変移物質パターンを形成する。
本発明によれば、ワードライン及びセルダイオードがモールド膜及び選択的エピタキシャル成長技術を用いて半導体基板上に形成される。これによって、前記ワードラインの電気的な抵抗を低減させるために前記ワードラインの厚さ（すなわち、高さ）を増加させても、前記ワードライン間の前記モールド膜内に如何なるボイドまたは隙間（ｓｅａｍｓ）を形成することを防止することができる。また、前記ワードライン及びセルダイオードを形成するためにエッチング工程を伴うパターニング工程を必要としない。よって、前記半導体基板及び前記ワードラインがリセスされるのを防止することができる。結果的に、制限された面積内で工程欠陥（ｐｒｏｃｅｓｓ ｄｅｆｅｃｔｓ）なしに、前記ワードラインの電気的な抵抗を最小化させることができるので、相変移セルアレイ領域内の寄生バイポーラトランジスタの動作を著しく抑制することができる。
以下、添付した図面を参照しながら本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝えるために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張して図示されたものである。明細書全体にわたって同じ参照番号は、同様の構成要素を示す。
図１はセルダイオードを用いた相変移記憶セルを備える相変移記憶素子を示す例示的な（ｅｘｅｍｐｌａｒｙ）ブロックダイヤグラムである。
図１を参照すると、前記相変移記憶素子はセルアレイ領域ＣＡ及び周辺回路領域を含む。セルアレイ領域ＣＡはｎ個の（ｎ−ｎｕｍｂｅｒ ｏｆ）ビットラインＢＬ１、ＢＬ２、ＢＬ３、．．．、ＢＬｎ及びビットラインＢＬ１、ＢＬ２、ＢＬ３、．．．、ＢＬｎと交差するｍ個の（ｍ−ｎｕｍｂｅｒ ｏｆ）ワードラインＷＬ１、ＷＬ２、ＷＬ３、．．．、ＷＬｍを備える。ビットラインＢＬ１、ＢＬ２、ＢＬ３、．．．、ＢＬｎ及びワードラインＷＬ１、ＷＬ２、ＷＬ３、．．．、ＷＬｍの交差点（ｃｒｏｓｓ ｐｏｉｎｔｓ）にそれぞれ二次元的に配列された複数の相変移記憶セルＣｐが配置される。相変移記憶セルＣｐのそれぞれは電気的に直列接続された相変移物質パターンＲｐ及びセルダイオードＤを含む。
セルダイオードＤのＰ型半導体は、相変移物質パターンＲｐの一端に電気的に接続され、相変移物質パターンＲｐの他の端はビットラインＢＬ１、ＢＬ２、ＢＬ３、．．．、ＢＬｎのうち何れか１つに電気的に接続される。また、セルダイオードＤのＮ型半導体は、ワードラインＷＬ１、ＷＬ２、ＷＬ３、．．．、ＷＬｍのうち何れか１つに電気的に接続される。ワードラインＷＬ１、ＷＬ２、ＷＬ３、．．．、ＷＬｍは前記周辺回路領域内のワードラインドライバＷＬＤに接続され、ワードラインドライバＷＬＤは、読み出しモード（ｒｅａｄ ｍｏｄｅ）またはプログラムモード（ｐｒｏｇｒａｍ ｍｏｄｅ）時にワードラインＷＬ１、ＷＬ２、ＷＬ３、．．．、ＷＬｍのうち何れか１つを選択する。
各ビットラインＢＬ１、ＢＬ２、ＢＬ３、．．．、ＢＬｎは、前記周辺回路領域内のビットラインドライバ及び感知増幅器で構成されるコア回路（ｃｏｒｅ ｃｉｒｃｕｉｔ）Ｂ／Ｓに電気的に接続される。前記ビットラインドライバは、ビットラインＢＬ１、ＢＬ２、ＢＬ３、．．．、ＢＬｎのうち少なくとも何れか１つを選択する。すなわち、前記ビットラインドライバによって選択されるビットラインの数は前記相変移記憶素子のビット構成（ｂｉｔ ｏｒｇａｎｉｚａｔｉｏｎ）によって決まる。例えば、前記相変移記憶素子のビット構成が“×４”の場合に、前記ビットラインドライバはビットラインＢＬ１、ＢＬ２、ＢＬ３、．．．、ＢＬｎのうち４つのビットラインを選択する。ここで、前記ビット構成は一度で出力されるデータの数を意味する。また感知増幅器は、前記選択されたビットラインに誘導される電気的な信号（例えば、電圧）を基準信号φｒｅｆと比べて前記ビットライン信号が論理“０”、または論理“１”であるのかを判別（ｄｉｓｃｒｉｍｉｎａｔｅ）し、前記ビットライン信号を入／出力パッドＩ／Ｏｐａｄｓに伝送する。
図１に示す相変移記憶素子によると、１つのワードラインに数十個、またはその以上の相変移記憶セルを接続することができる。この場合、ワードラインドライバＷＬＤから一番遠い相変移セルに保存されたデータのアクセス時間は前記ワードラインの電気的な抵抗及び寄生キャパシタンス（すなわち、ローディングキャパシタンス）により著しく増加することができる。よって、セルアレイ領域ＣＡを複数のセルブロックＢＬＫで分割して前記１つのワードラインに接続される相変移セルの数を減少させると、前記選択された相変移セルに保存されたデータのアクセス時間を低減することができる。
図２は複数のセルブロックＢＬＫのうちに１つのセルブロック及びそれに接続されたコア回路を示す概路図である。
図２を参照すると、１つのセルブロックＢＬＫは４つのビットラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４及び４つのワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４を含むことができる．しかし、ビットライン及び前記ワードラインの数は４つに限られず、例えば４つよりも大きいこともある。４つのワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４は４つのビットラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４を横切って配置される。ビットラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４及びワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４の交差点にそれぞれ１６個の相変移記憶セルＣｐが配置される。相変移記憶セルＣｐのそれぞれは図１において説明した内容と同じである。
ワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４は、それぞれ４つのブロック選択スイッチング素子に接続され、前記ブロック選択スイッチング素子を制御する４つのメインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４はそれぞれワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４に隣接するように配置することができる。すなわち、メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４はそれぞれワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４間に配置することができる。前記ブロック選択スイッチング素子はアクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４とすることができる。この場合、第１〜第４ワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４はそれぞれ第１〜第４アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４のドレイン領域に接続され、第１〜第４メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４はそれぞれ第１〜第４アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４のゲート電極に接続される。また、アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４のソース領域はすべて接地される。
第１及び第３アクセスＭＯＳトランジスタＴＡ１、ＴＡ３、すなわち第１グループのアクセスＭＯＳトランジスタは図２に示したようにセルブロックＢＬＫの右側に配置することができ、第２及び第４アクセスＭＯＳトランジスタＴＡ２、ＴＡ４、すなわち第２グループのアクセスＭＯＳトランジスタはセルブロックＢＬＫの左側に配置することができる。ビットラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４は図１で説明したようにコア回路Ｂ／Ｓに接続される。
図２で示したセルブロックＢＬＫにおいて、メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４のうちに何れか１つが選択されると、ワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４のうち何れか１つが選択される。例えば、第２メインワードラインＭＷＬ２が選択されると、第２ワードラインＷＬ２に接続された第２アクセスＭＯＳトランジスタＴＡ２がターンオンされるので第２ワードラインＷＬ２が選択される。
図３は本発明の好適な実施形態に係る相変移記憶素子のセルアレイ領域の一部分を示す平面図であり、図４は本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域の一部分を示す平面図である。すなわち、図３は図１のセルアレイ領域ＣＡの一部分を示す平面図であり、図４は図２に示されたセルブロックＢＬＫの平面図である。
図５Ａは本発明の好適な一実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩ−Ｉ’に沿った断面図であり、図５Ｂは本発明の好適な一実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩＩ−ＩＩ’に沿った断面図である。
図３、図５Ａ及び図５Ｂを参照すると、第１導電型の半導体基板１上に下部モールド膜３が配置される。下部モールド膜３はシリコン酸化膜のような絶縁膜とすることができ、前記第１導電型はＰ型とすることができる。下部モールド膜３は半導体基板１の所定領域を露出させる複数の平行な下部開口部を有することができる。前記下部開口部はそれぞれ前記第１導電型と異なる第２導電型有する複数のワードライン、すなわち第１〜第４ワードライン５ａ、５ｂ、５ｃ、５ｄ（図３のＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）で埋められる。前記第１導電型がＰ型であれば、前記第２導電型はＮ型とすることができる。ワードライン５ａ、５ｂ、５ｃ、５ｄは前記下部開口部によって露出した半導体基板１をシード層として用いて成長したエピタキシャル半導体パターンとすることができる。また、ワードライン５ａ、５ｂ、５ｃ、５ｄは固相エピタキシャル技術を用いて形成した半導体パターンとすることができる。よって、半導体基板１が単結晶半導体基板の場合、またワードライン５ａ、５ｂ、５ｃ、５ｄも単結晶半導体パターンとすることができる。
第１〜第４ワードライン５ａ、５ｂ、５ｃ、５ｄの下部にそれぞれ第１〜第４バッファライン２ａ、２ｂ、２ｃ、２ｄを配置することができる。バッファライン２ａ、２ｂ、２ｃ、２ｄは半導体基板１と同じ導電型、すなわち前記第１導電型を有するエピタキシャルパターンとすることができる。また、バッファライン２ａ、２ｂ、２ｃ、２ｄは半導体基板１から突出された部分にあたる。すなわち、バッファライン２ａ、２ｂ、２ｃ、２ｄは半導体基板１の延長部（ｅｘｔｅｎｓｉｏｎｓ）にあたる。バッファライン２ａ、２ｂ、２ｃ、２ｄは隣接したワードライン５ａ、５ｂ、５ｃ、５ｄの電気的な分離特性（ｅｌｅｃｔｒｉｃａｌ ｉｓｏｌａｔｉｏｎ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）を向上させることができる。バッファライン２ａ、２ｂ、２ｃ、２ｄが提供される場合、ワードライン５ａ、５ｂ、５ｃ、５ｄの下部面、すなわちバッファライン２ａ、２ｂ、２ｃ、２ｄとワードライン５ａ、５ｂ、５ｃ、５ｄとの間の第１接触面（ｆｉｒｓｔ ｉｎｔｅｒｆａｃｅｓ）Ｆ１は下部モールド膜３と半導体基板１との間の第２接触面Ｆ２よりも高くなりうる。
また、バッファライン２ａ、２ｂ、２ｃ、２ｄが提供されない場合、ワードライン５ａ、５ｂ、５ｃ、５ｄと半導体基板１との間の第１接触面（ｆｉｒｓｔ ｉｎｔｅｒｆａｃｅｓ）Ｆ１は、第２接触面Ｆ２と実質的に同じ高さを有することができる。また、ワードライン５ａ、５ｂ、５ｃ、５ｄは、１×１０１９ａｔｏｍｓ／ｃｍ３よりも高い不純物濃度を有する高濃度半導体パターン（ｈｅａｖｉｌｙ ｄｏｐｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎｓ）とすることができる。
ワードライン５ａ、５ｂ、５ｃ、５ｄ及び下部モールド膜３上に上部モールド膜７が提供される。上部モールド膜７は下部モールド膜３と同じ物質膜とすることができる。また、上部モールド膜７は下部モールド膜３と異なる絶縁膜とすることができる。例えば、下部モールド膜３がシリコン酸化膜の場合、上部モールド膜７はシリコン窒化膜とすることができる。これとは逆に、下部モールド膜３がシリコン窒化膜の場合、上部モールド膜７はシリコン酸化膜とすることができる。
上部モールド膜７は各ワードライン５ａ、５ｂ、５ｃ、５ｄの所定領域を露出させる複数の上部開口部７ａを有する。上部開口部７ａの下部領域のそれぞれは、順に積層された第１半導体パターン９及び第２半導体パターン１１で埋められる。第１半導体パターン９はワードライン５ａ、５ｂ、５ｃ、５ｄと同じ導電型を有することができ、第２半導体パターン１１は第１半導体パターン９と異なる導電型を有することができる。すなわち、第１半導体パターン９及び第２半導体パターン１１はそれぞれ前記第２導電型及び前記第１導電型を有することができる。これによって、第１半導体パターン９及びその上の第２半導体パターン１１はセルダイオードＤを構成する。この場合、第１半導体パターン９はワードライン５ａ、５ｂ、５ｃ、５ｄよりも低い不純物濃度を有することが好ましい。これは、セルダイオードＤに逆バイアス（ｒｅｖｅｒｓｅ ｂｉａｓ）が印加される場合に前記逆バイアスされたセルダイオード（ｒｅｖｅｒｓｅ ｂｉａｓｅｄ ｃｅｌｌ ｄｉｏｄｅｓ）を通って流れる漏洩電流を低減させるためである。第２半導体パターン１１は第１半導体パターン９より高い不純物濃度を有することができる。
また、第１及び第２半導体パターン９、１１は、ワードライン５ａ、５ｂ、５ｃ、５ｄと異なる導電型を有することができる。すなわち、第１半導体パターン９及び第２半導体パターン１１は前記第１導電型を有することができる。この場合、セルダイオードＤは第１半導体パターン９及びワードライン５ａ、５ｂ、５ｃ、５ｄで構成され、第１半導体パターン９はワードライン５ａ、５ｂ、５ｃ、５ｄ及び第２半導体パターン１１より低い不純物濃度を有することが好ましい。
第１半導体パターン９は上部開口部７ａによって露出したワードライン５ａ、５ｂ、５ｃ、５ｄをシード層として用いて成長したエピタキシャル半導体パターンとすることができ、第２半導体パターン１１は第１半導体パターン９をシード層として用いて成長したエピタキシャル半導体パターンとすることができる。また、第１及び第２半導体パターン９、１１は固相エピタキシャル技術を用いて形成した半導体パターンとすることができる。よって、ワードライン５ａ、５ｂ、５ｃ、５ｄが単結晶半導体パターンの場合に、第１及び第２半導体パターン９、１１も単結晶半導体パターンとすることができる。
第１半導体パターン９とワードライン５ａ、５ｂ、５ｃ、５ｄとの間の第３接触面Ｆ３は、上部モールド膜７とワードライン５ａ、５ｂ、５ｃ、５ｄとの間の第４接触面Ｆ４と実質的に同じ高さを有することができる。
上部開口部７ａの上部領域は複数の導電性プラグ１３で埋められている。導電性プラグ１３は第２半導体パターン１１に対してオーミック接触を有する金属プラグとすることができる。例えば、導電性プラグ１３はタングステンプラグとすることができる。導電性プラグ１３は提供されないこともある。この場合、上部開口部７ａはセルダイオードＤで全部埋められる。
導電性プラグ１３及び上部モールド膜７上に絶縁膜１７を提供することができ、絶縁膜１７上に相変移物質パターン２１（図３のＲｐ）を二次元的に配列することができる。相変移物質パターン２１はそれぞれが絶縁膜１７を貫通するコンタクトホール１７ａを介して導電性プラグ１３に直接接触することができる。この場合、相変移物質パターン２１はコンタクトホール１７ａに埋め込まれた構造を有する。また、相変移物質パターン２１はそれぞれがコンタクトホール１７ａに埋め込まれた下部電極１９を介して導電性プラグ１３に電気的に接続することができる。
相変移物質パターン２１上に上部電極２３を積層することができる。上部電極２３を有する基板上に層間絶縁膜２５が提供され、層間絶縁膜２５上に複数の平行なビットライン２９ａ、２９ｂ、２９ｃ、２９ｄ（図３のＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４）が配置される。ビットライン２９ａ、２９ｂ、２９ｃ、２９ｄはワードライン５ａ、５ｂ、５ｃ、５ｄの上部を横切るように配置される。ビットライン２９ａ、２９ｂ、２９ｃ、２９ｄは、層間絶縁膜２５を貫通する複数のビットラインコンタクトホール２５ａを介して上部電極２３に直接接触することができる。また、ビットライン２９ａ、２９ｂ、２９ｃ、２９ｄは、ビットラインコンタクトホール２５ａを埋めるビットラインコンタクトプラグ２７を介して上部電極２３に電気的に接続することができる。
図５Ａ及び図５Ｂに示す実施形態によると、隣接した一対のセルダイオードＤ及びそれらに接続された前記ワードライン（例えば、第１ワードライン５ａ）が寄生水平バイポーラトランジスタ（ｐａｒａｓｉｔｉｃ ｌａｔｅｒａｌ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）ＢＪＴ２を構成することができる。この場合、隣接したセルダイオードＤの第２半導体パターン１１は、それぞれ寄生水平バイポーラトランジスタＢＪＴ２のエミッタＥ及びコレクタＣの役割を果たし、第１ワードライン５ａは寄生水平バイポーラトランジスタＢＪＴ２のベースＢの役割を果たす。よって、エミッタＥに接続された第３ビットライン２９ｃが選択され、コレクタＣに接続された第４ビットライン２９ｄが非選択されても、寄生水平バイポーラトランジスタＢＪＴ２が動作して非選択された第４ビットライン２９ｄに向けて流れるコレクタ電流Ｉｃが一時的に生成することができる。この場合、ワードライン５ａを介して流れるベース電流Ｉｂは一時的に減少することができる。コレクタ電流Ｉｃは、第４ビットライン２９ｄのローディングキャパシタ（寄生キャパシタ）を充電させるために流れる電流である。コレクタ電流Ｉｃの量が大きければ、前記選択されたビットライン（すなわち、前記第３ビットライン２９ｃ）に誘導される電気的な信号が不安定となり前記相変移素子の読み出し動作（ｒｅａｄ ｏｐｅｒａｔｉｏｎ）を妨害する。
しかし、本実施形態によると、ワードライン５ａ、５ｂ、５ｃ、５ｄが実質的に平らな表面を有する。すなわち、セルダイオードＤ間のワードライン５ａ、５ｂ、５ｃ、５ｄの表面に如何なるリセスされた領域も提供されてない。よって、ワードライン５ａ、５ｂ、５ｃ、５ｄの電気的な抵抗を最小化することができる。その結果、本実施形態に係る相変移素子のセルアレイ領域は寄生水平バイポーラトランジスタＢＪＴ２の動作を抑制するのに好適である。
さらに、本実施形態に係る相変移セルアレイ領域は、図５Ａに示すように寄生垂直バイポーラトランジスタＢＪＴ１を提供することができる。例えば、寄生垂直バイポーラトランジスタＢＪＴ１は、半導体基板１、第１ワードライン５ａ及び第１ワードライン５ａに接続されたセルダイオードＤの第２半導体パターン１１で構成することができる。この場合、半導体基板１及び第１ワードライン５ａは、それぞれ寄生垂直バイポーラトランジスタＢＪＴ１のコレクタＣ及びベースＢの役割を果たして、第２半導体パターン１１は寄生垂直バイポーラトランジスタＢＪＴ１のエミッタＥの役割を果たす。寄生垂直バイポーラトランジスタＢＪＴ１の電流利得が大きければ、半導体基板１内に流れるコレクタ電流Ｉｃが増加して半導体基板１に形成された周辺回路領域内のＭＯＳトランジスタの特性を不安定にさせる。しかし、本実施形態によると、ワードライン５ａ、５ｂ、５ｃ、５ｄの電気的な抵抗が最小化して寄生垂直バイポーラトランジスタＢＪＴ１の電流利得を著しく減少することができる。
図６Ａは本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩ−Ｉ’に沿った断面図であり、図６Ｂは本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩＩ−ＩＩ’に沿った断面図である。
図３、図６Ａ及び図６Ｂを参照すると、第１導電型の半導体基板５１上に第１モールド膜５３が提供される。前記第１導電型はＰ型とすることができ、第１モールド膜５３はシリコン酸化膜のような絶縁膜とすることができる。第１モールド膜５３は半導体基板５１の所定領域を露出する複数の第１平行な開口部５３ａ、５３ｂ、５３ｃ、５３ｄを有することができる。第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄの下部領域は前記第１導電型と異なる第２導電型を有する複数のワードライン、すなわち、第１〜第４ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ（図３のＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）で埋められる。前記第１導電型がＰ型の場合、前記第２導電型はＮ型とすることができる。ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄによって露出した半導体基板５１をシード層として用いて成長したエピタキシャル半導体パターンとすることができる。また、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは固相エピタキシャル技術を用いて形成した半導体パターンとすることができる。よって、半導体基板５１が単結晶半導体基板の場合、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄも単結晶半導体パターンとすることができる。
第１〜第４ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの下部にそれぞれ第１〜第４バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄを配置することができる。バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄは半導体基板５１と同じ導電型、すなわち前記第１導電型を有するエピタキシャルパターンとすることができる。バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄは隣接したワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの電気的な分離特性（ｅｌｅｃｔｒｉｃａｌ ｉｓｏｌａｔｉｏｎ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）を向上させることができる。バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄが提供される場合、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの下部面、すなわちバッファライン５４ａ、５４ｂ、５４ｃ、５４ｄとワードライン５５ａ、５５ｂ、５５ｃ、５５ｄとの間の第１接触面（ｆｉｒｓｔ ｉｎｔｅｒｆａｃｅｓ）Ｆ１’は第１モールド膜５３と半導体基板５１との間の第２接触面Ｆ２’よりも高くなる。
また、バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄが提供されない場合、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと半導体基板５１との間の第１接触面（ｆｉｒｓｔ ｉｎｔｅｒｆａｃｅｓ）Ｆ１’は第１モールド膜５３と半導体基板５１との間の第２接触面Ｆ２’と実質的に同じ高さを有することができる。また、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは、１×１０１９ａｔｏｍｓ／ｃｍ３よりも高い不純物濃度を有する高濃度半導体パターン（ｈｅａｖｉｌｙ ｄｏｐｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎｓ）とすることができる。
第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄの上部領域内に複数の隔壁（ｓｅｐａｒａｔｉｎｇ ｗａｌｌｓ）５７ａ’が提供される。すなわち、隔壁５７ａ’は各ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ上に一次元的に配列される。よって、ワードライン５５ａ、５５ｂ、５５ｃまたは５５ｄの所定領域は隔壁５７ａ’間の第２開口部５７ｄによって露出される。隔壁５７ａ’は第１モールド膜５３に対してエッチング選択比を有する第２モールド膜からなる。例えば、第１モールド膜５３がシリコン酸化膜の場合、隔壁５７ａ’はシリコン窒化膜とすることができる。これと逆に、第１モールド膜５３がシリコン窒化膜の場合、隔壁５７ａ’はシリコン酸化膜とすることができる。
第２開口部５７ｄの下部領域のそれぞれは順に積層された第１半導体パターン６１及び第２半導体パターン６３で埋められる。第１半導体パターン６１はワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと同じ導電型を有することができ、第２半導体パターン６３は第１半導体パターン６１と異なる導電型を有することができる。すなわち、第１半導体パターン６１及び第２半導体パターン６３はそれぞれ前記第２導電型及び前記第１導電型を有することができる。これによって、第１半導体パターン６１及びその上の第２半導体パターン６３はセルダイオードＤを構成する。この場合、第１半導体パターン６１は図５Ａ及び図５Ｂを参照して説明したようにワードライン５５ａ、５５ｂ、５５ｃ、５５ｄよりも低い不純物濃度を有するのが好ましい。また、第２半導体パターン６３は第１半導体パターン６１よりも高い不純物濃度を有することができる。
また、第１及び第２半導体パターン６１、６３はワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと異なる導電型を有することができる。すなわち、第１及び第２半導体パターン６１、６３は前記第１導電型を有することができる。この場合、セルダイオードＤは第１半導体パターン６１及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄで構成され、第１半導体パターン６１は第２半導体パターン６３及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄよりも低い不純物濃度を有することが好適である。
第１半導体パターン６１は第２開口部５７ｄによって露出されたワードライン５５ａ、５５ｂ、５５ｃ、５５ｄをシード層として用いて成長したエピタキシャル半導体パターンとすることができ、第２半導体パターン６３は第１半導体パターン６１をシード層として用いて成長したエピタキシャル半導体パターンとすることができる。また、第１及び第２半導体パターン６１、６３は固相エピタキシャル技術を用いて形成した半導体パターンとすることができる。よって、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄが単結晶半導体パターンの場合、第１及び第２半導体パターン６１、６３も単結晶半導体パターンとすることができる。
第１半導体パターン６１とワードライン５５ａ、５５ｂ、５５ｃ、５５ｄとの間の第３接触面Ｆ３’は、隔壁５７ａ’とワードライン５５ａ、５５ｂ、５５ｃ、５５ｄとの間の第４接触面Ｆ４’と実質的に同じ高さを有することができる。すなわち、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは平らな表面を有することができる。
第２開口部５７ｄの上部領域はそれぞれ複数の導電性プラグ６５で埋められることができる。導電性プラグ６５は第２半導体パターン６３に対してオーミック接触を有する金属プラグとすることができる。例えば、導電性プラグ６５はタングステンプラグとすることができる。導電性プラグ６５は提供されないこともある。この場合、第２開口部５７ｄはセルダイオードＤで完全に埋められることができる。
導電性プラグ６５、第１モールド膜５３、及び隔壁５７ａ’を有する基板上に図５Ａ及び図５Ｂを参照して説明された実施形態と同じ上部構造体を提供することができる。すなわち、導電性プラグ６５を有する基板上に図５Ａ及び図５Ｂに示されたように同じ相変移物質パターン２１及びビットライン２９ａ、２９ｂ、２９ｃ、２９ｄを配置することができる。
本実施形態によると、セルダイオードＤがワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと自己整合することができる。
図７Ａは本発明の好適なさらに他の実施形態に係る相変移記憶素子のセルブロックを説明する図４のＩ−Ｉ’に沿った断面図であり、図７Ｂは本発明の好適なさらに他の実施形態に係る相変移記憶素子のセルブロックを説明する図４のＩＩ−ＩＩ’に沿った断面図である。本実施形態に係るセルブロック内の複数の相変移セルは図６Ａ及び図６Ｂを参照して説明された相変移セルと同じ構造を有することができる。しかし、本実施形態に係るセルブロック内の相変移セルは図６Ａ及び図６Ｂに示した相変移セルに限定されない。例えば、本実施形態に係るセルブロック内の相変移セルは図５Ａ及び図５Ｂを参照して説明した相変移セルと同じ構造を有する。よって、本実施形態において前記相変移セルの構造に対する説明は省略する。
図４、図７Ａ及び図７Ｂを参照すると、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ（図４のＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）の端部（ｅｎｄ ｐｏｒｔｉｏｎｓ）にそれぞれ隣接するように複数のブロック選択スイッチング素子、例えば、第１〜第４アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４が配置される。第１〜第４アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４は、それぞれ半導体基板５１上の第１〜第４エピタキシャル半導体ボディパターン６４ａ、６４ｂ、６４ｃ、６４ｄに提供することができる。エピタキシャル半導体ボディパターン６４ａ、６４ｂ、６４ｃ、６４ｄは半導体基板５１をシード層として用いて成長した半導体パターンとすることができる。また、エピタキシャル半導体パターン６４ａ、６４ｂ、６４ｃ、６４ｄはＰ型の半導体パターンとすることができる。また、アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４は半導体基板５１に直接提供することもできる。
第１及び第３アクセスＭＯＳトランジスタＴＡ１、ＴＡ３は、それぞれ第１及び第３ワードライン５５ａ、５５ｃ、すなわち奇数番目のワードライン（ｏｄｄ ｗｏｒｄ ｌｉｎｅｓ）に電気的に接続され、第２及び第４アクセスＭＯＳトランジスタＴＡ２、ＴＡ４はそれぞれ第２及び第４ワードライン５５ｂ、５５ｄ、すなわち偶数番目のワードライン（ｅｖｅｎ ｗｏｒｄ ｌｉｎｅｓ）に電気的に接続される。この場合に、第１及び第３アクセスＭＯＳトランジスタＴＡ１、ＴＡ３、すなわち第１グループのアクセスＭＯＳトランジスタは図４に示されたように第１及び第３ワードラインＷＬ１、ＷＬ３の右側に位置することができ、第２及び第４アクセスＭＯＳトランジスタＴＡ２、ＴＡ４、すなわち第２グループのアクセスＭＯＳトランジスタは図４に示されたように第２及び第４ワードラインＷＬ２、ＷＬ４の左側に位置することができる。
アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４のそれぞれはエピタキシャル半導体パターン６４ａ、６４ｂ、６４ｃ、６４ｄの両端内にそれぞれ提供されたソース領域６４ｓ及びドレイン領域６４ｄと共にソース／ドレイン領域６４ｓ、６４ｄ間のチャンネル領域の上部を横切るゲート電極を含むことができる。アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４の前記ゲート電極は延長されてメインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４の役割を果たす。また、メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４は前記ゲート電極と異なる導電層とすることができる。この場合、メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４は、局所配線（ｌｏｃａｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ；図示せず）を介して前記ゲート電極に電気的に接続することができる。
図４の平面図から見た場合、メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４はそれぞれワードラインＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４間に配置することができる。メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４のレベル（ｌｅｖｅｌｓ）はエピタキシャル半導体ボディパターン６４ａの上部面のレベルによって決められる。例えば、エピタキシャル半導体ボディパターン６４ａの上部面が図７Ａに示されたようにセルダイオードＤの上部面と同じレベルを有する場合、メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４は図７Ｂに示されたように導電性プラグ６５間に配置することができる。すなわち、第１メインワードラインＭＷＬ１は第１ワードラインＷＬ１上の導電性プラグ６５と第２ワードラインＷＬ２上の導電性プラグ６５との間の第１モールド膜５３を貫通するように配置することができ、第２メインワードラインＭＷＬ２は第２ワードラインＷＬ２上の導電性プラグ６５と第３ワードラインＷＬ３上の導電性プラグ６５との間の第１モールド膜５３を貫通するように配置することができる。同様に、第３メインワードラインＭＷＬ３は第３ワードラインＷＬ３上の導電性プラグ６５と第４ワードラインＷＬ４上の導電性プラグ６５との間の第１モールド膜５３を貫通するように配置することができ、第４メインワードラインＭＷＬ４は第４ワードラインＷＬ４上の導電性プラグ６５と第５ワードライン（図示せず）上の導電性プラグ６５との間の第１モールド膜５３を貫通するように配置することができる。導電性プラグ６５が提供されない場合、メインワードラインＭＷＬ１、ＭＷＬ２、ＭＷＬ３、ＭＷＬ４はセルダイオードＤ間の領域を通るように配置することができる。
アクセスＭＯＳトランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４は第１モールド膜５３で覆われることができる。この場合、ドレイン領域６４ｄは第１モールド膜５３を貫通するドレインコンタクトホール５７ｄ’によって露出されて、ソース領域６４ｓは第１モールド膜５３を貫通するソースコンタクトホール５７ｓ’によって露出される。また、ドレイン領域６４ｄに隣接したワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ（ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）の端部は隔壁５７ａ’を貫通する配線コンタクトホール５７ｉによって露出することができる。配線コンタクトホール５７ｉ、ドレインコンタクトホール５７ｄ’、及びソースコンタクトホール５７ｓ’はそれぞれの配線コンタクトプラグ６５ｐ、ドレインコンタクトプラグ６５ｄ、及びソースコンタクトプラグ６５ｓで埋められることができる。
ドレインコンタクトプラグ６５ｄはそれぞれの絶縁膜１７内に提供された局所配線１９ｉを介してドレインコンタクトプラグ６５ｄに隣接した配線コンタクトプラグ６５ｐに電気的に接続される。また、ソースコンタクトプラグ６５ｓは絶縁膜１７内に提供された接地配線１９ｓと電気的に接続される。
次いで、本発明の好適な実施形態に係る相変移記憶素子を製造する方法を説明する。
図８Ａ、図９Ａ、図１０Ａ、及び図１１Ａは本発明の好適な一実施形態に係る相変移記憶素子のセルアレイ領域を形成する方法を説明する図３のＩ−Ｉ’に沿った断面図であり、図８Ｂ、図９Ｂ、図１０Ｂ、及び図１１Ｂは本発明の好適な一実施形態に係る相変移記憶素子のセルアレイ領域を形成する方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。
図３、図８Ａ、及び図８Ｂを参照すると、第１導電型の半導体基板１上に下部モールド膜３を形成する。前記第１導電型の半導体基板１はＰ型の単結晶半導体基板とすることができる。下部モールド膜３は、シリコン酸化膜またはシリコン窒化膜のような絶縁膜で形成することができる。下部モールド膜３をパターニングして半導体基板１の所定領域を露出させる複数の平行な下部開口部３ａ、３ｂ、３ｃ、３ｄを形成する。
図３、図９Ａ及び図９Ｂを参照すると、下部開口部３ａ、３ｂ、３ｃ、３ｄによって露出された半導体基板１をシード層として採用する選択的エピタキシャル成長技術を用いて下部開口部３ａ、３ｂ、３ｃ、３ｄを埋めるバッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄ（図３のＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）を順に形成する。半導体基板１が単結晶半導体基板の場合、バッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄも単結晶構造を有する半導体パターンとすることができる。バッファライン２ａ、２ｂ、２ｃ、２ｄは前記第１導電型の不純物でドーピングされ、ワードライン５ａ、５ｂ、５ｃ、５ｄは前記第１導電型と異なる第２導電型の不純物でドーピングされた。例えば、バッファライン２ａ、２ｂ、２ｃ、２ｄはＰ型の不純物でドーピングされ、ワードライン５ａ、５ｂ、５ｃ、５ｄはＮ型の不純物でドーピングされうる。バッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄはインサイチュドーピング技術、またはイオン注入技術を用いてドーピングすることができる。ワードライン５ａ、５ｂ、５ｃ、５ｄは１×１０１９ａｔｏｍｓ／ｃｍ３よりも高い不純物濃度を有するようにドーピングすることが好ましい。
また（ａｌｔｅｒｎａｔｉｖｅｌｙ）、バッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄは固相エピタキシャル（ｓｏｌｉｄ ｐｈａｓｅ ｅｐｉｔａｘｉａｌ；ＳＰＥ）技術を用いて形成することができる。具体的には、下部開口部３ａ、３ｂ、３ｃ、３ｄを有する基板上に多結晶半導体膜（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｙｅｒ）または非晶質半導体膜（ａｍｏｒｐｈｏｕｓ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｙｅｒ）のような半導体膜を形成し、前記半導体膜を平坦化させて下部モールド膜３の上部面を露出させる。その結果、下部開口部３ａ、３ｂ、３ｃ、３ｄ内に半導体パターンが形成される。前記半導体パターンは半導体基板１をシード層として採用する固相エピタキシャル技術を用いて結晶化される。半導体基板１が単結晶構造を有する場合、前記半導体パターンは前記固相エピタキシャル工程の間に単結晶構造を有するように変換されることができる。前記単結晶半導体パターン内に不純物イオンを注入してバッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄを形成する。バッファライン２ａ、２ｂ、２ｃ、２ｄを形成するためのイオン注入工程は省略することができる。この場合、バッファライン２ａ、２ｂ、２ｃ、２ｄは形成されない。また、前記固相エピタキシャル工程は前記半導体膜の平坦化（ｐｌａｎａｒｉｚａｔｉｏｎ）前に実施することもできる。前記多結晶半導体膜、または前記非晶質半導体膜がインサイチュドーピングされた半導体膜で形成する場合、前記不純物イオン注入工程は省略することができる。
ワードライン５ａ、５ｂ、５ｃ、５ｄの電気的な抵抗は下部モールド膜３の厚さを増加させることによって、著しく低減することができる。それにもかかわらず、本実施形態によると、ワードライン５ａ、５ｂ、５ｃ、５ｄ間の下部モールド膜３内に如何なるボイド（ｖｏｉｄｓ）または隙間（ｓｅａｍｓ）が形成することを根本的に防止することができる。これは、上述したようにワードライン５ａ、５ｂ、５ｃ、５ｄが選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成するからである。また、本実施形態によると、隣接したワードライン５ａ、５ｂ、５ｃ、５ｄ間の電流経路（ｃｕｒｒｅｎｔ ｐａｔｈ）の長さはバッファライン２ａ、２ｂ、２ｃ、２ｄの存在により増加することができる。これによって、ワードライン５ａ、５ｂ、５ｃ、５ｄ間の電気的な分離特性を改善することができる。バッファライン２ａ、２ｂ、２ｃ、２ｄを形成する場合、ワードライン５ａ、５ｂ、５ｃ、５ｄの下部面、すなわちワードライン５ａ、５ｂ、５ｃ、５ｄとバッファライン２ａ、２ｂ、２ｃ、２ｄとの間の第１接触面Ｆ１は、図９Ｂに示されたように下部モールド膜３と半導体基板１との間の第２接触面Ｆ２よりも高くなる。
また、バッファライン２ａ、２ｂ、２ｃ、２ｄを形成する工程は省略することもできる。この場合、ワードライン５ａ、５ｂ、５ｃ、５ｄの下部面、すなわちワードライン５ａ、５ｂ、５ｃ、５ｄと半導体基板１との間の第１接触面（ｆｉｒｓｔ ｉｎｔｅｒｆａｃｅｓ）Ｆ１は、下部モールド膜３と半導体基板１との間の第２接触面Ｆ２と実質的に同じ高さを有することができる。これは、ワードライン５ａ、５ｂ、５ｃ、５ｄをパターニングするためのエッチング工程を必要としないので、半導体基板１がオーバーエッチングすることを防止することができるからである。よって、ワードライン５ａ、５ｂ、５ｃ、５ｄの厚さ（すなわち、高さ）を増加させるのに如何なる制約も受けない。
他の実施形態において、バッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄは、下部モールド膜３及び前記選択的エピタキシャル成長技術を使用せずに、通常のリソグラフィ／エッチング工程を用いて形成することもできる。具体的には、バッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄは、半導体基板１上に前記第１導電型の下部エピタキシャル半導体層及び前記第１導電型と異なる第２導電型を有する上部エピタキシャル半導体層を順に形成し、前記上部エピタキシャル半導体層及び前記下部エピタキシャル半導体層をパターニングすることで形成することができる。続いて、バッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄを有する基板上に絶縁膜を形成し、前記絶縁膜を平坦化させて下部モールド膜３に相応するワードライン分離膜（ｗｏｒｄ ｌｉｎｅ ｉｓｏｌａｔｉｏｎ ｌａｙｅｒ）を形成する。前記下部エピタキシャル半導体層を形成する工程は省略することもできる。この場合、バッファライン２ａ、２ｂ、２ｃ、２ｄは形成されない。
さらに他の実施形態において、バッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄはトレンチ素子分離技術を用いて半導体基板１内に形成することができる。例えば、半導体基板１の所定領域を選択的にエッチングして複数の平行な活性領域を画定するトレンチ領域を形成し、前記トレンチ領域を有する基板上にシリコン酸化膜のような絶縁膜を形成する。前記絶縁膜を平坦化させて前記トレンチ内に残存して下部モールド膜３に相応するトレンチ素子分離膜（すなわち、ワードライン分離膜）を形成する。続いて、前記活性領域内に不純物イオンを注入してバッファライン２ａ、２ｂ、２ｃ、２ｄ及びワードライン５ａ、５ｂ、５ｃ、５ｄを形成する。バッファライン２ａ、２ｂ、２ｃ、２ｄを形成するためのイオン注入工程は省略することもできる。
ワードライン５ａ、５ｂ、５ｃ、５ｄを有する基板上に上部モールド膜７を形成する。上部モールド膜７は下部モールド膜３と同じ物質膜で形成することができる。また、上部モールド膜７は下部モールド膜３と異なる物質膜で形成することができる。例えば、下部モールド膜３がシリコン酸化膜で形成される場合、上部モールド膜７はシリコン窒化膜のような絶縁膜で形成することができる。これとは逆に、下部モールド膜３がシリコン窒化膜で形成される場合、上部モールド膜７はシリコン酸化膜のような絶縁膜で形成することができる。
上部モールド膜７をパターニングしてワードライン５ａ、５ｂ、５ｃ、５ｄの所定領域を露出させる複数の上部開口部７ａを形成する。上部開口部７ａは平面的に見た場合、二次元的に配列されるように形成することができる。上部開口部７ａはワードライン５ａ、５ｂ、５ｃ、５ｄとの誤整合を考慮してワードライン５ａ、５ｂ、５ｃ、５ｄよりも小さい幅を有するように形成することができる。
図３、図１０Ａ及び図１０Ｂを参照すると、上部開口部７ａによって露出されたワードライン５ａ、５ｂ、５ｃ、５ｄをシード層として採用する選択的エピタキシャル成長技術を用いて上部開口部７ａの下部領域を埋めるセルダイオードＤを形成する。セルダイオードＤのそれぞれは順に積層された第１及び第２半導体パターン９、１１を備えるように形成される。第１半導体パターン９は前記露出されたワードライン５ａ、５ｂ、５ｃ、５ｄをシード層として用いて形成され、第２半導体パターン１１は第１半導体パターン９をシード層として用いて形成される。よって、ワードライン５ａ、５ｂ、５ｃ、５ｄが単結晶半導体パターンの場合、第１及び第２半導体パターン９、１１も単結晶構造を有するように形成することができる。
本実施形態によると、セルダイオードＤは上部モールド膜７及び選択的エピタキシャル成長技術を用いて形成される。すなわち、前記隔離されたセルダイオードＤを形成するために如何なるエッチング工程も要求しない。その結果、セルダイオードＤを形成する間にセルダイオードＤ間のワードライン５ａ、５ｂ、５ｃ、５ｄがオーバーエッチングすることを防止することができる。よって、第１半導体パターン９とワードライン５ａ、５ｂ、５ｃ、５ｄとの間の第３接触面Ｆ３は、上部モールド膜７とワードライン５ａ、５ｂ、５ｃ、５ｄとの間の第４接触面Ｆ４と実質的に同じ高さを有することができる。すなわち、第１及び第２半導体パターン９、１１を形成した後にも、ワードライン５ａ、５ｂ、５ｃ、５ｄは実質的に平らな上部面を維持することができる。
第１半導体パターン９はワードライン５ａ、５ｂ、５ｃ、５ｄと同じ導電型を有する不純物でドーピングされ、第２半導体パターン１１はワードライン５ａ、５ｂ、５ｃ、５ｄと異なる導電型を有する不純物でドーピングされた。第１半導体パターン９は第２半導体パターン１１と異なる不純物濃度を有するようにドーピングすることが好ましい。例えば、第１半導体パターン９は第２半導体パターン１１に比べて相対的に低い不純物濃度を有するように形成することが好ましい。これは、セルダイオードＤに逆バイアス（ｒｅｖｅｒｓｅ ｂｉａｓ）が印加される場合に前記逆バイアスされた（ｒｅｖｅｒｓｅ ｂｉａｓｅｄ）セルダイオードＤを介して流れる漏洩電流を最小化するためである。前記逆バイアスは読み出しモードまたはプログラムモードで非選択された相変移セルのセルダイオードＤに印加することができる。また、第１半導体パターン９はワードライン５ａ、５ｂ、５ｃ、５ｄよりも低い不純物濃度を有するように形成することができる。第１及び第２半導体パターン９、１１をドーピングすることはインサイチュドーピング技術 またはイオン注入技術を用いて実施することができる。
他の実施形態において、第１及び第２半導体パターン９、１１はワードライン５ａ、５ｂ、５ｃ、５ｄと異なる導電型の不純物でドーピングされることもある。この場合、セルダイオードＤは第１半導体パターン９及びワードライン５ａ、５ｂ、５ｃ、５ｄで構成され、第１半導体パターン９は第２半導体パターン１１及びワードライン５ａ、５ｂ、５ｃ、５ｄよりも低い不純物濃度を有するように形成することが好ましい。
さらに他の実施形態において、セルダイオードＤは固相エピタキシャル技術を用いて形成することができる。すなわち、上部開口部７ａ、７ｂ、７ｃ、７ｄ内に非晶質半導体パターン、または多結晶半導体パターンを形成し、前記半導体パターンをワードライン５ａ、５ｂ、５ｃ、５ｄをシード層として使用する固相エピタキシャル技術を用いて結晶化させる。続いて、前記結晶化された半導体パターン内に不純物イオンを注入して第１及び第２半導体パターン９、１１を形成する。
続いて、第２半導体パターン１１を有する基板上に金属膜のような導電膜を形成し、前記導電膜を平坦化させて上部開口部７ａの上部領域を埋める導電性プラグ１３を形成する。導電性プラグ１３は第２半導体パターン１１に対してオーミック接触を有する導電膜で形成することが好ましい。例えば、導電性プラグ１３は、Ｐ型半導体及びＮ型半導体の両方に対してオーミック接触を有するタングステン膜またはチタン窒化膜で形成することができる。導電性プラグ１３を形成する前に第２半導体パターン１１の表面にコバルトシリサイド層（ｃｏｂａｌｔ ｓｉｌｉｃｉｄｅ ｌａｙｅｒ）のような金属シリサイド層１２を形成することができる。金属シリサイド層１２を形成する工程及び／または導電性プラグ１３を形成する工程は省略することができる。金属シリサイド層１２及び導電性プラグ１３を形成する工程がすべて省略される場合、セルダイオードＤは上部開口部７ａを完全に埋めるように形成することができる。導電性プラグ１３を有する基板上に絶縁膜１７を形成する。
図３、図１１Ａ及び図１１Ｂを参照すると、絶縁膜１７をパターニングして導電性プラグ１３を露出させる複数のコンタクトホール１７ａを形成する。コンタクトホール１７ａ内に下部電極１９を形成する。下部電極１９はチタン窒化膜で形成することができる。下部電極１９を有する基板上に相変移物質膜及び上部電極膜を順に形成する。前記相変移物質膜はカルコゲナイド膜（ｃｈａｌｃｏｇｅｎｉｄｅ ｌａｙｅｒ）で形成することができ、前記上部電極膜はチタン膜のような導電膜で形成することができる。前記上部電極膜及び前記相変移物質膜をパターニングして下部電極１９を覆う複数の相変移物質パターン２１及び相変移物質パターン２１上に積層された上部電極２３を形成する。
下部電極１９を形成する工程は省略することができる。この場合、相変移物質パターン２１はそれぞれコンタクトホール１７ａを介して導電性プラグ１３に直接接触するので、相変移物質パターン２１はコンタクトホール１７ａに受め込まれた構造を有するように形成され、導電性プラグ１３が下部電極の役割を果たす。
上部電極２３を有する基板上に層間絶縁膜２５を形成する。層間絶縁膜２５をパターニングして上部電極２３を露出させる複数のビットラインコンタクトホール２５ａを形成する。ビットラインコンタクトホール２５ａ内にビットラインコンタクトプラグ２７を形成し、ビットラインコンタクトプラグ２７を有する基板上に金属膜のような導電膜を形成する。前記導電膜をパターニングしてビットラインコンタクトプラグ２７を覆う複数のビットライン２９ａを形成する。ビットライン２９ａはワードライン５ａ、５ｂ、５ｃ、５ｄ（図３のＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）の上部を横切るように形成する。ビットライン２９ａ、２９ｂ、２９ｃ、２９ｄを有する基板上にパッシベーション膜３１を形成する。
図１２Ａ、図１３Ａ、図１４Ａ、及び図１５Ａは、本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域を形成する方法を説明する図３のＩ−Ｉ’に沿った断面図で、図１２Ｂ、図１３Ｂ、図１４Ｂ、及び図１５Ｂは本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域を形成する方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。
図３、図１２Ａ及び図１２Ｂを参照すると、第１導電型の半導体基板５１上に第１モールド膜５３を形成する。前記第１導電型の半導体基板５１はＰ型の単結晶半導体基板とすることができ、第１モールド膜５３はシリコン窒化膜またはシリコン酸化膜のような絶縁膜で形成することができる。第１モールド膜５３をパターニングして半導体基板５１の所定領域を露出させる複数の平行な第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄを形成する。第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄによって露出された半導体基板５１をシード層として採用する選択的エピタキシャル成長技術を用いて第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄの下部領域を埋める複数のバッファライン５４ａ、５４ｂ、５４ｃ、５４ｄ及び複数のワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ（図３のＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）を順に形成する。これによって、半導体基板５１が単結晶半導体基板の場合、バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄ及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄも単結晶構造を有する半導体パターンとすることができる。
バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄは前記第１導電型の不純物でドーピングされ、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは前記第１導電型と異なる第２導電型の不純物でドーピングされる。すなわち、バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄはＰ型の不純物でドーピングされることができ、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄはＮ型の不純物でドーピングされることができる。バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄ及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄはインサイチュドーピング技術またはイオン注入技術を用いてドーピングすることができる。ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは１×１０１９ａｔｏｍｓ／ｃｍ３よりも高い不純物濃度を有するようにドーピングすることが好ましい。
本発明の好適な他の実施形態において、バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄ及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは、図９Ａ及び図９Ｂを参照して説明したように固相エピタキシャル技術及びイオン注入技術を用いて形成することができる。
ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの電気的な抵抗は第１モールド膜５３の厚さを増加させることによって、著しく低減することができる。それにもかかわらず、本実施形態によると、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ間の第１モールド膜５３内に如何なるボイド（ｖｏｉｄｓ）または隙間（ｓｅａｍｓ）が形成されることを根本的に防止することができる。これは、上述したようにワードライン５５ａ、５５ｂ、５５ｃ、５５ｄが選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成されるからである。また、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ間の電気的な分離特性は、バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄの存在により改善することができる。バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄを形成する場合、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの下部面、すなわちワードライン５５ａ、５５ｂ、５５ｃ、５５ｄとバッファライン５４ａ、５４ｂ、５４ｃ、５４ｄとの間の第１接触面Ｆ１’は、図１２Ｂに示されたように第１モールド膜５３と半導体基板５１との間の第２接触面Ｆ２’よりも高くなる。
上述したように、バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄ及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄは、選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成することができる。よって、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ間の第１モールド膜５３内に如何なるボイド（ｖｏｉｄｓ）または隙間（ｓｅａｍｓ）が形成されることを根本的に防止することができる。
バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄを形成する工程は省略することもできる。この場合、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの下部面、すなわちワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと半導体基板５１との間の第１接触面（ｆｉｒｓｔ ｉｎｔｅｒｆａｃｅｓ）Ｆ１’は、第１モールド膜５３と半導体基板５１との間の第２接触面Ｆ２’と実質的に同じ高さを有することができる。これは、バッファライン５４ａ、５４ｂ、５４ｃ、５４ｄ及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄをパターニングするためのエッチング工程を必要としないので半導体基板５１がオーバーエッチングされることを防止することができるからである。よって、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの厚さ（すなわち、高さ）を増加させるのに如何なる制約も受けない。
図３、図１３Ａ及び図１３Ｂを参照すると、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄを有する基板上に第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄの上部領域を埋める第２モールド膜を形成する。前記第２モールド膜は前記第１モールド膜に対してエッチング選択比を有する絶縁膜で形成することが好ましい。例えば、第１モールド膜５３がシリコン酸化膜で形成される場合、前記第２モールド膜はシリコン窒化膜で形成することができる。また、第１モールド膜５３がシリコン窒化膜で形成される場合、前記第２モールド膜はシリコン酸化膜で形成することができる。
前記第２モールド膜を平坦化させて第１モールド膜５３の上部面を露出させる。その結果、第１開口部５３ａ、５３ｂ、５３ｃ、５３ｄの上部領域内に第２モールド膜パターン５７ａ、５７ｂ、５７ｃ、５７ｄが形成される。第２モールド膜パターン５７ａ、５７ｂ、５７ｃ、５７ｄを有する基板上にエッチングマスク５９、例えばフォトレジストパターンを形成する。フォトレジストパターン５９はワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの上部を横切る複数の平行な開口部５９ａ、５９ｂ、５９ｃ、５９ｄを有するように形成される。
図３、図１４Ａ及び図１４Ｂを参照すると、フォトレジストパターン５９をエッチングマスクとして用いて第２モールド膜パターン５７ａ、５７ｂ、５７ｃ、５７ｄを選択的にエッチングしてワードライン５５ａ、５５ｂ、５５ｃ、５５ｄの所定領域を露出させる複数の第２開口部５７ｄを形成する。これによって、各ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄ上に図１４Ａに示されたように一次元的に配列された隔壁５７ａ’が形成される。本実施形態によると、第２開口部５７ｄはワードライン５５ａ、５５ｂ、５５ｃ、５５ｄに自己整合されることができる。すなわち、第２開口部５７ｄは図１４Ｂに示されたようにワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと同じ幅を有するように形成することができる。続いて、フォトレジストパターン５９を除去する。
図３、図１５Ａ及び図１５Ｂを参照すると、第２開口部５７ｄの下部領域内に複数のセルダイオードＤを形成する。セルダイオードＤは図１０Ａ及び図１０Ｂを参照して説明したように選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成することができる。その結果、セルダイオードＤのそれぞれは順に積層された第１半導体パターン６１及び第２半導体パターン６３を備えるように形成される。第１半導体パターン６１はワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと同じ導電型を有するように形成され、第２半導体パターン６３は第１半導体パターン６１と異なる導電型を有するように形成される。また、第１及び第２半導体パターン６１、６３は、ワードライン５５ａ、５５ｂ、５５ｃ、５５ｄと異なる導電型の不純物でドーピングすることもできる。この場合、セルダイオードＤは第１半導体パターン６１及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄで構成され、第１半導体パターン６１は第２半導体パターン６３及びワードライン５５ａ、５５ｂ、５５ｃ、５５ｄよりも低い不純物濃度を有するように形成することが好ましい。
続いて、第２開口部５７ｄの上部領域内に図１０Ａ及び図１０Ｂを参照して説明した実施形態と同じ方法を用いて複数の金属シリサイド層６４及び複数の導電性プラグ６５を形成することができる。金属シリサイド層６４を形成する工程及び／または導電性プラグ６５を形成する工程は省略することができる。金属シリサイド層６４及び導電性プラグ６５を形成する工程を全部省略させた場合、セルダイオードＤは第２開口部５７ｄを完全に埋めるように形成することができる。導電性プラグ６５を有する基板上に図１１Ａ及び図１１Ｂを参照して説明したことと同じ方法を用いて複数の相変移物質パターン及び複数のビットラインを形成する。
セルダイオードを採用する相変移記憶素子を示す例示的なブロックダイヤグラムである。 セルダイオード及び選択トランジスタを採用する相変移記憶素子の１つのセルブロックを示す例示的な概路図である。 本発明の好適な一実施形態に係る相変移記憶素子のセルアレイ領域の一部分を示す平面図である。 本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域の一部分を示す平面図である。 本発明の好適な一実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子のセルアレイ領域を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適なさらに他の実施形態に係る相変移記憶素子のセルアレイ領域を説明する図４のＩ−Ｉ’に沿った断面図である。 本発明の好適なさらに他の実施形態に係る相変移記憶素子のセルアレイ領域を説明する図４のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な一実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩ−Ｉ’に沿った断面図である。 本発明の好適な他の実施形態に係る相変移記憶素子の製造方法を説明する図３のＩＩ−ＩＩ’に沿った断面図である。
符号の説明
１ 半導体基板
３ 下部モールド膜
２ａ、２ｂ、２ｃ、２ｄ 第１〜第４バッファライン
５ａ、５ｂ、５ｃ、５ｄ（ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４） 第１〜第４ワードライン
７ 上部モールド膜
７ａ 上部開口部
９ 第１半導体パターン
１１ 第２半導体パターン
１３ 導電性プラグ
１７ 絶縁膜
１７ａ コンタクトホール
１９ 下部電極
２１（Ｒｐ） 相変移物質パターン
２３ 上部電極
２５ 層間絶縁膜
２５ａ ビットラインコンタクトホール
２９ａ、２９ｂ、２９ｃ、２９ｄ（ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４） ビットライン
Ｄ セルダイオード
Ｆ１、Ｆ２、Ｆ３、Ｆ４ 第１〜第４接触面

Claims (69)

  1. 第１導電型の半導体基板と、
    前記半導体基板上に配置され、前記第１導電型と異なる第２導電型を有して実質的に平らな上部面を有する複数の平行なワードラインと、
    前記ワードラインのそれぞれの上部面上に前記ワードラインの長さ方向に沿って一次元的に配列され、前記第１導電型または前記第２導電型を有する複数の第１半導体パターンと、
    前記第１半導体パターン上に積層され、前記第１導電型を有する第２半導体パターンと、
    前記ワードライン間のギャップ領域、前記第１半導体パターン間のギャップ領域及び前記第２半導体パターン間のギャップ領域を埋める絶縁膜と、
    前記絶縁膜の上部に二次元的に配列されて前記第２半導体パターンにそれぞれ電気的に接続された複数の相変移物質パターンと、
    を備えることを特徴とする相変移記憶素子。
  2. 前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする請求項１記載の相変移記憶素子。
  3. 前記半導体基板と前記ワードラインとの間の接触面は、前記ワードラインに隣接した前記半導体基板の表面と実質的に同じ高さを有することを特徴とする請求項１記載の相変移記憶素子。
  4. 前記ワードラインと前記半導体基板との間に介在された複数のバッファラインをさらに備え、前記バッファラインは前記半導体基板と同じ導電型を有し、前記ワードラインと前記バッファラインとの間の接触面は前記絶縁膜と前記半導体基板との間の接触面よりも高いことを特徴とする請求項１記載の相変移記憶素子。
  5. 前記ワードラインは前記絶縁膜によって露出した前記半導体基板の所定領域をシード層として用いて成長した半導体パターンまたは固相エピタキシャル技術を用いて形成した半導体パターンであることを特徴とする請求項１記載の相変移記憶素子。
  6. 前記第１半導体パターンは前記絶縁膜によって露出した前記ワードラインの所定領域をシード層として用いて成長した半導体パターンであり、前記第２半導体パターンは前記第１半導体パターンをシード層として用いて成長した半導体パターンであることを特徴とする請求項１記載の相変移記憶素子。
  7. 前記第１及び第２半導体パターンは固相エピタキシャル技術を用いて形成した半導体パターンであることを特徴とする請求項１記載の相変移記憶素子。
  8. 前記第１半導体パターンは前記第２半導体パターン及び前記ワードラインよりも低い不純物濃度を有することを特徴とする請求項１記載の相変移記憶素子。
  9. 前記相変移物質パターンを有する基板上に提供された層間絶縁膜と、
    前記層間絶縁膜上に配置されて前記ワードラインを横切る複数のビットラインと、をさらに備え、前記ビットラインは前記層間絶縁膜を貫通するビットラインコンタクトホールを介して前記相変移物質パターンに電気的に接続されたことを特徴とする請求項１記載の相変移記憶素子。
  10. 前記ワードライン、前記第１半導体パターン、及び前記第２半導体パターンは単結晶半導体であることを特徴とする請求項１記載の相変移記憶素子。
  11. 前記ワードラインの端部に隣接するように配置され、前記半導体基板または前記半導体基板上のエピタキシャル半導体ボディパターンに形成された第１グループのスイッチング素子及び第２グループのスイッチング素子と、
    前記ワードライン間に配置されて前記スイッチング素子をそれぞれ制御する複数のメインワードラインと、をさらに備え、
    前記第１グループのスイッチング素子は前記ワードラインのうち奇数番目のワードラインにそれぞれ電気的に接続され、前記第２グループのスイッチング素子は前記ワードラインのうち偶数番目のワードラインにそれぞれ電気的に接続されることを特徴とする請求項１記載の相変移記憶素子。
  12. 前記第１及び第２グループのスイッチング素子はアクセスＭＯＳトランジスタであり、前記メインワードラインはそれぞれ前記アクセスＭＯＳトランジスタのゲート電極に電気的に接続され、前記ワードラインは前記アクセスＭＯＳトランジスタのドレイン領域にそれぞれ電気的に接続されることを特徴とする請求項１記載の相変移記憶素子。
  13. 前記第２半導体パターンと前記相変移物質パターンとの間に介在されて前記絶縁膜内に位置する複数の導電性プラグをさらに備え、前記メインワードラインは前記導電性プラグ間の領域を通るように配置されたことを特徴とする請求項１記載の相変移記憶素子。
  14. 第１導電型の半導体基板と、
    前記半導体基板上に提供されて前記半導体基板の所定領域を露出する複数の平行な下部開口部を有する下部モールド膜と、
    前記下部開口部を埋め込み、前記第１導電型と異なる第２導電型を有して実質的に平らな上部面を有する複数のワードラインと、
    前記ワードライン及び前記下部モールド膜を覆い、前記各ワードラインの所定領域を露出する複数の上部開口部を有する上部モールド膜と、
    前記上部開口部内に提供され、前記第１導電型または前記第２導電型を有する第１半導体パターンと、
    前記第１半導体パターン上に積層されて前記上部開口部内に位置し、前記第１導電型を有する第２半導体パターンと、
    前記第２半導体パターンの上部にそれぞれ配置されて前記第２半導体パターンにそれぞれ電気的に接続された複数の相変移物質パターンと、を備え、
    前記ワードラインと第１半導体パターンとの間の接触面は前記ワードラインと前記上部モールド膜との間の接触面と実質的に同じ高さを有することを特徴とする相変移記憶素子。
  15. 前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする請求項１４記載の相変移記憶素子。
  16. 前記半導体基板と前記ワードラインとの間の接触面は前記半導体基板と前記下部モールド膜との間の接触面と実質的に同じ高さを有することを特徴とする請求項１４記載の相変移記憶素子。
  17. 前記ワードラインと前記半導体基板との間に介在された複数のバッファラインをさらに備え、前記バッファラインは前記半導体基板と同じ導電型を有し、前記ワードラインと前記バッファラインとの間の接触面は前記下部モールド膜と前記半導体基板との間の接触面よりも高いことを特徴とする請求項１４記載の相変移記憶素子。
  18. 前記ワードラインは前記下部開口部によって露出した前記半導体基板をシード層として用いて成長した半導体パターンまたは固相エピタキシャル技術を用いて形成した半導体パターンであることを特徴とする請求項１４記載の相変移記憶素子。
  19. 前記第１半導体パターンは前記上部開口部によって露出した前記ワードラインの所定領域をシード層として用いて成長した半導体パターンであり、前記第２半導体パターンは前記第１半導体パターンをシード層として用いて成長した半導体パターンであることを特徴とする請求項１４記載の相変移記憶素子。
  20. 前記第１及び第２半導体パターンは固相エピタキシャル技術を用いて形成した半導体パターンであることを特徴とする請求項１４記載の相変移記憶素子。
  21. 前記第１半導体パターンは前記第２半導体パターン及び前記ワードラインよりも低い不純物濃度を有することを特徴とする請求項１４記載の相変移記憶素子。
  22. 前記相変移物質パターンを有する基板上に提供された層間絶縁膜と、
    前記層間絶縁膜上に配置されて前記ワードラインを横切る複数のビットラインと、をさらに備え、前記ビットラインは前記層間絶縁膜を貫通するビットラインコンタクトホールを介して前記相変移物質パターンに電気的に接続されたことを特徴とする請求項１４記載の相変移記憶素子。
  23. 前記ワードライン、前記第１半導体パターン、及び前記第２半導体パターンは単結晶半導体であることを特徴とする請求項１４記載の相変移記憶素子。
  24. 前記ワードラインの端部に隣接するように配置され、前記半導体基板または前記半導体基板上のエピタキシャル半導体ボディパターンに形成された第１グループのアクセスＭＯＳトランジスタ及び第２グループのアクセスＭＯＳトランジスタと、
    前記ワードライン間に配置されて前記アクセスＭＯＳトランジスタをそれぞれ制御する複数のメインワードラインと、をさらに備え、
    前記第１グループのアクセスＭＯＳトランジスタのドレイン領域は前記ワードラインのうち奇数番目のワードラインにそれぞれ電気的に接続され、前記第２グループのアクセスＭＯＳトランジスタのドレイン領域は前記ワードラインのうち奇数番目のワードラインにそれぞれ電気的に接続されることを特徴とする請求項１４記載の相変移記憶素子。
  25. 前記メインワードラインはそれぞれ前記アクセスＭＯＳトランジスタのゲート電極に電気的に接続されることを特徴とする請求項２４記載の相変移記憶素子。
  26. 前記メインワードラインは前記半導体パターン間の領域を通るように配置されたことを特徴とする請求項２４記載の相変移記憶素子。
  27. 第１導電型の半導体基板と、
    前記半導体基板上に提供されて前記半導体基板の所定領域を露出させる複数の第１平行な開口部を有する第１モールド膜と、
    前記第１開口部の下部領域を埋め込み、前記第１導電型と異なる第２導電型を有して実質的に平らな上部面を有する複数のワードラインと、
    前記第１開口部の上部領域内に位置して前記各ワードラインの所定領域を露出させる複数の第２開口部を提供し、前記第１モールド膜に対してエッチング選択比を有する第２モールド膜からなる複数の隔壁と、
    前記第２開口部内に提供され、前記第１導電型または前記第２導電型を有する第１半導体パターンと、
    前記第１半導体パターン上に積層されて前記第２開口部内に位置し、前記第１導電型を有する第２半導体パターンと、
    前記第２半導体パターン上部にそれぞれ配置されて前記第２半導体パターンにそれぞれ電気的に接続された複数の相変移物質パターンと、を備え、
    前記ワードラインと前記第１半導体パターンとの間の接触面は前記ワードラインと前記隔壁との間の接触面と実質的に同じ高さを有することを特徴とする相変移記憶素子。
  28. 前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする請求項２７記載の相変移記憶素子。
  29. 前記半導体基板と前記ワードラインとの間の接触面は前記半導体基板と前記第１モールド膜との間の接触面と実質的に同じ高さを有することを特徴とする請求項２７記載の相変移記憶素子。
  30. 前記ワードラインと前記半導体基板との間に介在された複数のバッファラインをさらに備え、前記バッファラインは前記半導体基板と同じ導電型を有して前記ワードラインと前記バッファラインとの間の接触面は前記第１モールド膜と前記半導体基板との間の接触面よりも高いことを特徴とする請求項２７記載の相変移記憶素子。
  31. 前記ワードラインは前記第１開口部によって露出した前記半導体基板をシード層として用いて成長した半導体パターンまたは固相エピタキシャル技術を用いて形成した半導体パターンであることを特徴とする請求項２７記載の相変移記憶素子。
  32. 前記第１半導体パターンは前記第２開口部によって露出した前記ワードラインの所定領域をシード層として用いて成長した半導体パターンであり、前記第２半導体パターンは前記第１半導体パターンをシード層として用いて成長した半導体パターンであることを特徴とする請求項２７記載の相変移記憶素子。
  33. 前記第１及び第２半導体パターンは固相エピタキシャル技術を用いて形成した半導体パターンであることを特徴とする請求項２７記載の相変移記憶素子。
  34. 前記第１半導体パターンは前記第２半導体パターン及び前記ワードラインよりも低い不純物濃度を有することを特徴とする請求項２７記載の相変移記憶素子。
  35. 前記相変移物質パターンを有する基板上に提供された層間絶縁膜と、
    前記層間絶縁膜上に配置されて前記ワードラインを横切る複数のビットラインと、をさらに備え、前記ビットラインは前記層間絶縁膜を貫通するビットラインコンタクトホールを介して前記相変移物質パターンに電気的に接続されたことを特徴とする請求項２７記載の相変移記憶素子。
  36. 前記ワードライン、前記第１半導体パターン、及び前記第２半導体パターンは単結晶半導体であることを特徴とする請求項２７記載の相変移記憶素子。
  37. 前記ワードラインの両端に隣接するように配置され、前記半導体基板または前記半導体基板上のエピタキシャル半導体ボディパターンに形成された第１グループのアクセスＭＯＳトランジスタ及び第２グループのアクセスＭＯＳトランジスタと、
    前記ワードライン間に配置されて前記アクセスＭＯＳトランジスタをそれぞれ制御する複数のメインワードラインと、をさらに備え、
    前記第１グループのアクセスＭＯＳトランジスタのドレイン領域は前記ワードラインのうち奇数番目のワードラインにそれぞれ電気的に接続され、前記第２グループのアクセスＭＯＳトランジスタのドレイン領域は前記ワードラインのうち偶数番目のワードラインにそれぞれ電気的に接続されることを特徴とする請求項２７記載の相変移記憶素子。
  38. 前記メインワードラインはそれぞれ前記アクセスＭＯＳトランジスタのゲート電極に電気的に接続されることを特徴とする請求項３７記載の相変移記憶素子。
  39. 前記メインワードラインは前記半導体パターン間の領域を通るように配置されたことを特徴とする請求項３７記載の相変移記憶素子。
  40. 第１導電型の半導体基板上に複数の平行なワードラインと前記ワードラインとの間のギャップ領域を埋めるワードライン分離膜を形成し、前記ワードラインが前記第１導電型と異なる第２導電型を有するように形成される工程と、
    前記ワードライン及び前記ワードライン分離膜上に上部モールド膜を形成する工程と、
    前記上部モールド膜をパターニングして前記ワードラインの所定領域を露出させる複数の上部開口部を形成する工程と、
    前記上部開口部内に前記第１導電型または前記第２導電型を有する第１半導体パターン及び前記第１導電型を有する第２半導体パターンを順に形成する工程と、
    前記第２半導体パターン上部にそれぞれ前記第２半導体パターンと電気的に接続された複数の相変移物質パターンを形成する工程と、
    を含むことを特徴とする相変移記憶素子の製造方法。
  41. 前記ワードライン及び前記ワードライン分離膜を形成する工程は、
    第１導電型の半導体基板上に前記第１導電型と異なる第２導電型の上部エピタキシャル層を形成する工程と、
    前記上部エピタキシャル半導体層をパターニングして複数の平行な上部エピタキシャル半導体パターンを形成する工程と、
    前記上部エピタキシャル半導体パターンを有する基板上に絶縁膜を形成する工程と、
    前記絶縁膜を平坦化させて前記上部エピタキシャル半導体パターンの上部面を露出する工程と、
    を含むことを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  42. 前記ワードラインの下部にバッファラインを形成する工程をさらに含むことを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  43. 前記バッファライン、前記ワードライン、及び前記ワードライン分離膜を形成する工程は、
    第１導電型の半導体基板上に前記第１導電型を有する下部エピタキシャル半導体層及び前記第１導電型と異なる第２導電型の上部エピタキシャル半導体層を順に形成する工程と、
    前記上部エピタキシャル半導体層及び前記下部エピタキシャル半導体層をパターニングして順に積層された下部エピタキシャル半導体パターン及び上部エピタキシャル半導体パターンを形成する工程と、
    前記上部エピタキシャル半導体パターンを有する基板上に絶縁膜を形成する工程と、
    前記絶縁膜を平坦化させて前記上部エピタキシャル半導体パターンの上部面を露出する工程と、
    を含むことを特徴とする請求項４２記載の相変移記憶素子の製造方法。
  44. 前記ワードライン及び前記ワードライン分離膜を形成する工程は、
    第１導電型の半導体基板上に下部モールド膜を形成する工程と、
    前記下部モールド膜をパターニングして前記半導体基板の所定領域を露出させる複数の平行な下部開口部を形成する工程と、
    前記下部開口部内に選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて複数の半導体ラインを形成する工程と、を含み、
    前記半導体ラインは前記第１導電型と異なる第２導電型を有するように形成されることを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  45. 前記半導体ラインを形成する前に、前記下部開口部の下部領域内に選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて複数のバッファラインを形成する工程をさらに含み、
    前記バッファラインは前記第１導電型を有するように形成されることを特徴とする請求項４４記載の相変移記憶素子の製造方法。
  46. 前記ワードライン及び前記ワードライン分離膜を形成する工程は、
    第１導電型の半導体基板の所定領域内にトレンチ素子分離膜を形成して複数の平行な活性領域を画定する工程と、
    前記活性領域内に前記第１導電型と異なる第２導電型の不純物イオンを注入して第２導電型のワードラインを形成する工程と、
    を含むことを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  47. 前記第２導電型の不純物イオンを注入する前後に、前記活性領域内に前記第１導電型の不純物イオンを注入して前記ワードラインの下部に前記第１導電型のバッファラインを形成する工程をさらに含むことを特徴とする請求項４６記載の相変移記憶素子の製造方法。
  48. 前記第１及び第２半導体パターンは選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成されることを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  49. 前記第２半導体パターン上にそれぞれ複数の導電性プラグを形成する工程をさらに含み、
    前記第１及び第２半導体パターンと共に前記導電性プラグは前記上部開口部内に形成されることを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  50. 前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  51. 前記半導体基板は単結晶半導体基板であり、前記ワードライン、前記第１半導体パターン、及び前記第２半導体パターンは単結晶半導体パターンであることを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  52. 前記第１半導体パターンは前記第２半導体パターン及び前記ワードラインよりも低い不純物濃度を有することを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  53. 前記相変移物質パターンを有する基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜をパターニングして前記相変移物質パターンを露出させるビットラインコンタクトホールを形成する工程と、
    前記層間絶縁膜上に前記ビットラインコンタクトホールを覆う複数のビットラインを形成する工程と、をさらに含み、
    前記ビットラインは前記ワードラインの上部を横切るように形成されることを特徴とする請求項４０記載の相変移記憶素子の製造方法。
  54. 第１導電型の半導体基板上に第１モールド膜を形成する工程と、
    前記第１モールド膜をパターニングして前記半導体基板の所定領域を露出させる第１開口部を形成する工程と、
    前記第１開口部の下部領域内に前記第１導電型と異なる第２導電型を有する複数のワードラインを形成する工程と、
    前記第１モールド膜に対してエッチング選択比を有する絶縁膜を用いて前記第１開口部の上部領域を埋める第２モールド膜パターンを形成する工程と、
    前記第２モールド膜パターンをパターニングして前記各ワードラインの所定領域を露出させる複数の第２開口部を提供する隔離パターンを形成する工程と、
    前記第２開口部内に前記第１導電型または前記第２導電型を有する第１半導体パターン及び前記第１導電型を有する第２半導体パターンを順に形成する工程と、
    前記第２半導体パターンの上部にそれぞれ前記第２半導体パターンと電気的に接続された複数の相変移物質パターンを形成する工程と、
    を含むことを特徴とする相変移記憶素子の製造方法。
  55. 前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  56. 前記第１モールド膜はシリコン酸化膜で形成され、前記第２モールド膜パターンはシリコン窒化膜で形成されることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  57. 前記ワードラインは選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成されることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  58. 前記ワードラインを形成する前に、前記第１開口部によって露出した前記半導体基板上に選択的エピタキシャル成長技術または固相エピタキシャル技術を用いてバッファラインを形成する工程をさらに含み、
    前記バッファラインは前記第１導電型を有するように形成されることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  59. 前記第２モールド膜パターンを形成する工程は、
    前記ワードラインを有する基板上に前記第１モールド膜に対してエッチング選択比を有する第２モールド膜を形成する工程と、
    前記第２モールド膜を平坦化させて前記第１モールド膜の上部面を露出する工程と、
    を含むことを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  60. 前記第１モールド膜はシリコン酸化膜で形成され、前記第２モールド膜はシリコン窒化膜で形成されることを特徴とする請求項５９記載の相変移記憶素子の製造方法。
  61. 前記隔離パターンを形成する工程は、
    前記ワードラインの上部を横切る複数の開口部を有するように前記第２モールド膜パターンを有する基板上にフォトレジストパターンを形成する工程と、
    前記フォトレジストパターンをエッチングマスクとして用いて前記第２モールド膜パターンをエッチングして前記ワードラインの所定領域を露出させる複数の第２開口部を形成する工程と、
    を含むことを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  62. 前記第１半導体パターンは前記第２半導体パターン及び前記ワードラインよりも低い不純物濃度を有することを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  63. 前記第１及び第２半導体パターンは選択的エピタキシャル成長技術または固相エピタキシャル技術を用いて形成されることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  64. 前記第２半導体パターン上にそれぞれ複数の導電性プラグを形成する工程をさらに含み、
    前記第１及び第２半導体パターンと共に前記導電性プラグは前記第２開口部内に形成されることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  65. 前記導電性プラグを形成する工程は、
    前記第２半導体パターンを有する基板上に金属膜を形成する工程と、
    前記金属膜を平坦化させて前記第１モールド膜の表面及び前記隔離パターンの表面を露出する工程と、
    を含むことを特徴とする請求項６４記載の相変移記憶素子の製造方法。
  66. 前記金属膜を形成する前に、前記第２半導体パターンの表面に選択的に金属シリサイド膜を形成する工程をさらに含むことを特徴とする請求項６５記載の相変移記憶素子の製造方法。
  67. 前記第１開口部は互いに平行なライン形態を有するように形成されることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  68. 前記半導体基板は単結晶半導体基板であり、前記ワードライン、前記第１半導体パターン、及び前記第２半導体パターンは単結晶半導体パターンであることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
  69. 前記相変移物質パターンを有する基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜をパターニングして前記相変移物質パターンを露出させるビットラインコンタクトホールを形成する工程と、
    前記層間絶縁膜上に前記ビットラインコンタクトホールを覆う複数のビットラインを形成する工程と、をさらに含み、
    前記ビットラインは前記ワードラインの上部を横切るように形成されることを特徴とする請求項５４記載の相変移記憶素子の製造方法。
JP2006043096A 2005-02-24 2006-02-20 セルダイオードを採用する相変移記憶素子及びその製造方法 Pending JP2006237605A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050015564A KR100663358B1 (ko) 2005-02-24 2005-02-24 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012224841A Division JP2013033991A (ja) 2005-02-24 2012-10-10 セルダイオードを採用する相変移記憶素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006237605A true JP2006237605A (ja) 2006-09-07
JP2006237605A5 JP2006237605A5 (ja) 2011-09-01

Family

ID=36576239

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006043096A Pending JP2006237605A (ja) 2005-02-24 2006-02-20 セルダイオードを採用する相変移記憶素子及びその製造方法
JP2012224841A Pending JP2013033991A (ja) 2005-02-24 2012-10-10 セルダイオードを採用する相変移記憶素子及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012224841A Pending JP2013033991A (ja) 2005-02-24 2012-10-10 セルダイオードを採用する相変移記憶素子及びその製造方法

Country Status (5)

Country Link
US (2) US7427531B2 (ja)
EP (1) EP1696441A1 (ja)
JP (2) JP2006237605A (ja)
KR (1) KR100663358B1 (ja)
CN (1) CN100557811C (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124475A (ja) * 2006-11-13 2008-05-29 Samsung Electronics Co Ltd セルダイオードを備えた不揮発性メモリ素子及びその製造方法
JP2008311663A (ja) * 2007-06-14 2008-12-25 Samsung Electronics Co Ltd メモリ素子
WO2009075073A1 (ja) * 2007-12-10 2009-06-18 Panasonic Corporation 不揮発性記憶装置およびその製造方法
JP2010010688A (ja) * 2008-06-26 2010-01-14 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2010225888A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置の製造方法
JP2010539729A (ja) * 2007-09-19 2010-12-16 マイクロン テクノロジー， インク． クロスポイント型可変抵抗材料メモリの埋め込み低抵抗金属ワード線
US8040720B2 (en) 2008-05-19 2011-10-18 Samsung Electronics Co., Ltd. Phase-change memory device including biasing circuit
US8866116B2 (en) 2011-01-20 2014-10-21 Samsung Electronics Co., Ltd. Semiconductor memory devices having predetermined conductive metal levels and methods of fabricating the same

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675279B1 (ko) * 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
US7651906B2 (en) * 2005-06-20 2010-01-26 Samsung Electronics Co., Ltd. Integrated circuit devices having a stress buffer spacer and methods of fabricating the same
US7875513B2 (en) * 2006-04-26 2011-01-25 Fabio Pellizzer Self-aligned bipolar junction transistors
US7692253B2 (en) * 2006-04-27 2010-04-06 Spansion Llc Memory cell array with low resistance common source and high current drivability
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
KR100766504B1 (ko) 2006-09-29 2007-10-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100782496B1 (ko) 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
US7525176B2 (en) 2007-01-30 2009-04-28 International Business Machines Corporation Phase change memory cell design with adjusted seam location
US7800093B2 (en) * 2007-02-01 2010-09-21 Qimonda North America Corp. Resistive memory including buried word lines
KR100905714B1 (ko) * 2007-02-07 2009-07-01 삼성전자주식회사 금속 소재의 워드 라인과 직접 접촉하는 셀 다이오드를 구비하는 상 변화 메모리 및 그 형성 방법
KR100852233B1 (ko) 2007-02-21 2008-08-13 삼성전자주식회사 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
KR100809725B1 (ko) 2007-03-27 2008-03-07 삼성전자주식회사 스트랩핑 콘택 피치가 개선된 반도체 메모리소자
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
US20080272354A1 (en) * 2007-05-04 2008-11-06 Thomas Nirschl Phase change diode memory
US8335100B2 (en) * 2007-06-14 2012-12-18 Micron Technology, Inc. Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US7745812B2 (en) * 2007-06-21 2010-06-29 Qimonda North America Corp. Integrated circuit including vertical diode
US7838860B2 (en) 2007-06-21 2010-11-23 Qimonda Ag Integrated circuit including vertical diode
KR101338160B1 (ko) * 2007-07-06 2013-12-06 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
EP2015357A1 (en) 2007-07-09 2009-01-14 STMicroelectronics S.r.l. Process for manufacturing an array of cells including selection bipolar junction transistors with projecting conduction regions
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR100900202B1 (ko) 2007-07-31 2009-06-02 삼성전자주식회사 쇼트키 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US20090039333A1 (en) * 2007-08-09 2009-02-12 Heon Yong Chang Phase change memory device and method for manufacturing the same
KR20090029558A (ko) * 2007-09-18 2009-03-23 삼성전자주식회사 다이오드 및 그를 포함하는 메모리 소자
US7876597B2 (en) 2007-09-19 2011-01-25 Micron Technology, Inc. NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same
KR101321948B1 (ko) * 2007-10-10 2013-10-28 삼성전자주식회사 저항소자를 갖는 반도체소자 및 그 제조방법
KR100911194B1 (ko) * 2007-11-13 2009-08-06 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
KR100920050B1 (ko) * 2007-12-21 2009-10-07 주식회사 하이닉스반도체 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR100920049B1 (ko) * 2007-12-21 2009-10-07 주식회사 하이닉스반도체 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
US7902051B2 (en) * 2008-01-07 2011-03-08 International Business Machines Corporation Method for fabrication of single crystal diodes for resistive memories
US7955958B2 (en) * 2008-02-07 2011-06-07 International Business Machines Corporation Method for fabrication of polycrystalline diodes for resistive memories
US7829879B2 (en) 2008-02-19 2010-11-09 Qimonda Ag Integrated circuit including U-shaped access device
US7994536B2 (en) * 2008-02-19 2011-08-09 Qimonda Ag Integrated circuit including U-shaped access device
KR100973273B1 (ko) 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
KR100973274B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US20090283739A1 (en) * 2008-05-19 2009-11-19 Masahiro Kiyotoshi Nonvolatile storage device and method for manufacturing same
US8284596B2 (en) 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8586960B2 (en) * 2008-06-19 2013-11-19 International Business Machines Corporation Integrated circuit including vertical diode
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
KR100972074B1 (ko) * 2008-09-18 2010-07-22 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US7858468B2 (en) 2008-10-30 2010-12-28 Micron Technology, Inc. Memory devices and formation methods
US8664689B2 (en) * 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
KR101006527B1 (ko) 2008-11-10 2011-01-07 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
KR100990944B1 (ko) 2008-11-10 2010-11-01 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
TWI418027B (zh) * 2008-11-28 2013-12-01 Powerchip Technology Corp 相變化記憶裝置及其製造方法
US8035097B2 (en) * 2008-12-01 2011-10-11 United Microelectronics Corp. Phase change memory
KR101069645B1 (ko) 2008-12-26 2011-10-04 주식회사 하이닉스반도체 열적 부담을 줄일 수 있는 상변화 메모리 소자 및 그 제조방법
WO2010076825A1 (en) * 2008-12-30 2010-07-08 Fabio Pellizer Double patterning method for creating a regular array of pillars with dual shallow trench isolation
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
KR20100097407A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
KR20100107609A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
KR20100111531A (ko) 2009-04-07 2010-10-15 삼성전자주식회사 다이오드를 갖는 메모리 장치 및 그 제조 방법
CN101882602B (zh) * 2009-05-08 2012-08-22 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器的制造方法
US8168538B2 (en) * 2009-05-26 2012-05-01 Macronix International Co., Ltd. Buried silicide structure and method for making
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
KR101033468B1 (ko) * 2009-06-30 2011-05-09 주식회사 하이닉스반도체 워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법
US8148230B2 (en) * 2009-07-15 2012-04-03 Sandisk 3D Llc Method of making damascene diodes using selective etching methods
CN101958248B (zh) * 2009-07-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 Pn结二极管、相变随机存储器及其制作方法
CN101989547B (zh) * 2009-08-07 2014-05-21 旺宏电子股份有限公司 电阻式存储体结晶二极管制造方法
CN101673755B (zh) * 2009-09-23 2011-11-16 中国科学院上海微系统与信息技术研究所 使用复合结构二极管的相变存储器单元及制备方法
KR101097436B1 (ko) 2009-09-30 2011-12-23 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
KR101038997B1 (ko) 2009-12-22 2011-06-03 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
US8431446B1 (en) 2009-12-29 2013-04-30 MicronTechnology, Inc Via formation for cross-point memory
CN102237488B (zh) * 2010-04-20 2013-12-04 中国科学院上海微系统与信息技术研究所 一种相变存储器器件单元及制备方法
CN101866882B (zh) * 2010-04-29 2012-02-29 中国科学院上海微系统与信息技术研究所 可抑制选通二极管之间串扰电流的相变存储器及制备方法
KR20110138921A (ko) * 2010-06-22 2011-12-28 삼성전자주식회사 반도체 장치의 제조 방법
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
CN102487121B (zh) * 2010-12-03 2014-07-30 中芯国际集成电路制造(上海)有限公司 相变存储器阵列、相变存储器单元及其形成方法
KR101781624B1 (ko) * 2010-12-08 2017-09-25 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR20120065799A (ko) * 2010-12-13 2012-06-21 삼성전자주식회사 ＴｉＮ 박막의 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조 방법
US9525007B2 (en) * 2010-12-28 2016-12-20 Micron Technology, Inc. Phase change memory device with voltage control elements
CN102623484B (zh) * 2011-01-30 2014-09-17 中国科学院上海微系统与信息技术研究所 相变存储器的选通二极管阵列及其制备方法
US9673102B2 (en) 2011-04-01 2017-06-06 Micron Technology, Inc. Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
KR101893848B1 (ko) 2011-06-16 2018-10-04 삼성전자주식회사 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법
KR20120140397A (ko) * 2011-06-21 2012-12-31 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
KR20130006899A (ko) * 2011-06-27 2013-01-18 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US8927957B2 (en) 2012-08-09 2015-01-06 Macronix International Co., Ltd. Sidewall diode driving device and memory using same
KR102021978B1 (ko) * 2012-12-06 2019-09-18 삼성전자주식회사 블로킹 막을 갖는 반도체 소자 및 그 형성 방법
US9520554B2 (en) 2013-03-04 2016-12-13 Micron Technology, Inc. Clamp elements for phase change memory arrays
KR20140122041A (ko) * 2013-04-09 2014-10-17 에스케이하이닉스 주식회사 3차원 저항 변화 메모리 장치 및 그 제조방법
JP6034268B2 (ja) * 2013-09-13 2016-11-30 株式会社東芝 半導体装置
WO2015113195A1 (zh) * 2014-01-28 2015-08-06 华为技术有限公司 存储设备以及存储方法
US9508610B2 (en) * 2014-09-27 2016-11-29 Intel Corporation Inline measurement of molding material thickness using terahertz reflectance
KR101671860B1 (ko) * 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US10381366B1 (en) 2018-02-17 2019-08-13 Sandisk Technologies Llc Air gap three-dimensional cross rail memory device and method of making thereof
KR20200091737A (ko) 2019-01-23 2020-07-31 삼성전자주식회사 가변 저항 메모리 소자
KR20210112915A (ko) * 2020-03-06 2021-09-15 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN113224070B (zh) * 2021-05-06 2024-04-26 长江先进存储产业创新中心有限责任公司 半导体器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274433A (ja) * 1998-03-26 1999-10-08 Toshiba Corp 半導体記憶装置及びその製造方法
US6605527B2 (en) * 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
JP2003242771A (ja) * 2002-02-15 2003-08-29 Toshiba Corp 半導体記憶装置
WO2004032256A1 (en) * 2002-08-21 2004-04-15 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
JP2004152893A (ja) * 2002-10-29 2004-05-27 Sony Corp 半導体装置及び半導体メモリ
JP2006514440A (ja) * 2003-04-03 2006-04-27 株式会社東芝 相変化メモリ装置
WO2006046579A1 (ja) * 2004-10-26 2006-05-04 Elpida Memory Inc. 不揮発性半導体記憶装置及び相変化メモリ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
DE19849768B4 (de) * 1998-10-28 2009-03-19 Linde Material Handling Gmbh Gabelstapler
JP4491870B2 (ja) 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
JP3492973B2 (ja) * 2000-03-30 2004-02-03 株式会社東芝 半導体装置の製造方法
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6511862B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
JP4771631B2 (ja) 2001-09-21 2011-09-14 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3749847B2 (ja) 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US6597031B2 (en) 2001-12-18 2003-07-22 Mitsubishi Denki Kabushiki Kaisha Ovonic unified memory device and magnetic random access memory device
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2004193282A (ja) 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置
US7087444B2 (en) * 2002-12-16 2006-08-08 Palo Alto Research Center Incorporated Method for integration of microelectronic components with microfluidic devices
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
JP2005051122A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体記憶装置およびその製造方法
EP1505656B1 (en) * 2003-08-05 2007-01-03 STMicroelectronics S.r.l. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby
KR100675279B1 (ko) * 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US20080186481A1 (en) * 2007-02-06 2008-08-07 Chien-Lung Chen Optical vision inspection apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274433A (ja) * 1998-03-26 1999-10-08 Toshiba Corp 半導体記憶装置及びその製造方法
US6605527B2 (en) * 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
JP2003242771A (ja) * 2002-02-15 2003-08-29 Toshiba Corp 半導体記憶装置
WO2004032256A1 (en) * 2002-08-21 2004-04-15 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
JP2005536071A (ja) * 2002-08-21 2005-11-24 オヴォニクス，インコーポレイテッド プログラム可能デバイスに原子層堆積法を利用する方法及び装置
JP2004152893A (ja) * 2002-10-29 2004-05-27 Sony Corp 半導体装置及び半導体メモリ
JP2006514440A (ja) * 2003-04-03 2006-04-27 株式会社東芝 相変化メモリ装置
WO2006046579A1 (ja) * 2004-10-26 2006-05-04 Elpida Memory Inc. 不揮発性半導体記憶装置及び相変化メモリ

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124475A (ja) * 2006-11-13 2008-05-29 Samsung Electronics Co Ltd セルダイオードを備えた不揮発性メモリ素子及びその製造方法
JP2008311663A (ja) * 2007-06-14 2008-12-25 Samsung Electronics Co Ltd メモリ素子
JP2010539729A (ja) * 2007-09-19 2010-12-16 マイクロン テクノロジー， インク． クロスポイント型可変抵抗材料メモリの埋め込み低抵抗金属ワード線
US10847722B2 (en) 2007-09-19 2020-11-24 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
US10573812B2 (en) 2007-09-19 2020-02-25 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
US9666800B2 (en) 2007-09-19 2017-05-30 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
US10090464B2 (en) 2007-09-19 2018-10-02 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
US9129845B2 (en) 2007-09-19 2015-09-08 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
JP4598147B2 (ja) * 2007-12-10 2010-12-15 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JPWO2009075073A1 (ja) * 2007-12-10 2011-04-28 パナソニック株式会社 不揮発性記憶装置およびその製造方法
WO2009075073A1 (ja) * 2007-12-10 2009-06-18 Panasonic Corporation 不揮発性記憶装置およびその製造方法
US8198618B2 (en) 2007-12-10 2012-06-12 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
CN101897024B (zh) * 2007-12-10 2012-07-04 松下电器产业株式会社 非易失性存储装置及其制造方法
US8040720B2 (en) 2008-05-19 2011-10-18 Samsung Electronics Co., Ltd. Phase-change memory device including biasing circuit
JP2010010688A (ja) * 2008-06-26 2010-01-14 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2010225888A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置の製造方法
US8866116B2 (en) 2011-01-20 2014-10-21 Samsung Electronics Co., Ltd. Semiconductor memory devices having predetermined conductive metal levels and methods of fabricating the same

Also Published As

Publication number Publication date
EP1696441A1 (en) 2006-08-30
CN1832190A (zh) 2006-09-13
JP2013033991A (ja) 2013-02-14
US20080303016A1 (en) 2008-12-11
KR20060094424A (ko) 2006-08-29
US7994493B2 (en) 2011-08-09
CN100557811C (zh) 2009-11-04
US20060186483A1 (en) 2006-08-24
US7427531B2 (en) 2008-09-23
KR100663358B1 (ko) 2007-01-02

Similar Documents

Publication Publication Date Title
KR100663358B1 (ko) 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들
KR100673019B1 (ko) 적층 구조를 가지는 낸드형 비휘발성 메모리 장치, 그 형성방법 및 동작 방법
US10777571B2 (en) Three-dimensional semiconductor device having a peripheral connection plug in a through region below a gate stack structure
KR101028993B1 (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP4345676B2 (ja) 半導体記憶装置
JP5481564B2 (ja) 不揮発性記憶装置およびその製造方法
KR101652873B1 (ko) 3차원 반도체 장치 및 그 동작 방법
TWI384615B (zh) 非揮發性半導體記憶裝置及其製造方法
US8404542B2 (en) Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
KR101780274B1 (ko) 비휘발성 메모리 장치
KR20090011452A (ko) 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
KR101160185B1 (ko) 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR20130005430A (ko) 불휘발성 메모리 소자 및 그 제조방법
KR20130095499A (ko) 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
KR20100020435A (ko) 비휘발성 반도체 저장 장치
KR101056113B1 (ko) 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
JP2006049737A (ja) 半導体装置
KR20150041537A (ko) 반도체 장치
KR100471183B1 (ko) 오프 세트 트랜지스터를 갖는 반도체 기억소자 및 그제조방법
KR101073640B1 (ko) 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법
US7678642B2 (en) Method for manufacturing phase change memory device using a patterning process
JP2008135715A (ja) 不揮発性メモリ素子及びその製造方法
KR100693249B1 (ko) 수직한 게이트 전극의 트랜지스터들을 구비하는 반도체장치 및 그 제조 방법
KR20210022797A (ko) 반도체 장치
JP4459955B2 (ja) ビット線構造およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507