JP2010539729A - クロスポイント型可変抵抗材料メモリの埋め込み低抵抗金属ワード線 - Google Patents
クロスポイント型可変抵抗材料メモリの埋め込み低抵抗金属ワード線 Download PDFInfo
- Publication number
- JP2010539729A JP2010539729A JP2010525828A JP2010525828A JP2010539729A JP 2010539729 A JP2010539729 A JP 2010539729A JP 2010525828 A JP2010525828 A JP 2010525828A JP 2010525828 A JP2010525828 A JP 2010525828A JP 2010539729 A JP2010539729 A JP 2010539729A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- pillar
- variable resistance
- resistance material
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 161
- 230000015654 memory Effects 0.000 title claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 36
- 239000002184 metal Substances 0.000 title claims abstract description 36
- 125000006850 spacer group Chemical group 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims description 210
- 239000000758 substrate Substances 0.000 claims description 99
- 229910021332 silicide Inorganic materials 0.000 claims description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 26
- 150000004767 nitrides Chemical group 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 150000004770 chalcogenides Chemical class 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 27
- 239000012782 phase change material Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 19
- 239000011669 selenium Substances 0.000 description 19
- 229910052714 tellurium Inorganic materials 0.000 description 19
- 229910052711 selenium Inorganic materials 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052787 antimony Inorganic materials 0.000 description 14
- 229910052732 germanium Inorganic materials 0.000 description 13
- 229910052785 arsenic Inorganic materials 0.000 description 11
- 229910052733 gallium Inorganic materials 0.000 description 11
- 229910052763 palladium Inorganic materials 0.000 description 11
- 229910052738 indium Inorganic materials 0.000 description 10
- 229910052718 tin Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 8
- 229910017052 cobalt Inorganic materials 0.000 description 8
- 239000010941 cobalt Substances 0.000 description 8
- 238000011065 in-situ storage Methods 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- -1 BaTiO 3 Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910018110 Se—Te Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910005936 Ge—Sb Inorganic materials 0.000 description 2
- 229910005939 Ge—Sn Inorganic materials 0.000 description 2
- 229910002855 Sn-Pd Inorganic materials 0.000 description 2
- 229910020935 Sn-Sb Inorganic materials 0.000 description 2
- 229910008757 Sn—Sb Inorganic materials 0.000 description 2
- PRESPHWJFNSVAB-UHFFFAOYSA-N [Ti].[Ni].[Sn] Chemical compound [Ti].[Ni].[Sn] PRESPHWJFNSVAB-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- HKBLLJHFVVWMTK-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti].[Ti] HKBLLJHFVVWMTK-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910017778 Sb—Co Inorganic materials 0.000 description 1
- 229910020938 Sn-Ni Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 229910008937 Sn—Ni Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical group [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- UULCHZULTWSVSC-UHFFFAOYSA-O diazanium fluoride nitrate Chemical compound [N+](=O)([O-])[O-].[NH4+].[F-].[NH4+] UULCHZULTWSVSC-UHFFFAOYSA-O 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- IGELFKKMDLGCJO-UHFFFAOYSA-N xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
Abstract
可変抵抗材料メモリは、ダイオードの下に配置される埋め込みサリサイドワード線を含む。可変抵抗材料メモリは、離間され、ダイオードの隣に配置される金属製のスペーサを含む。工程には、埋め込みサリサイドワード線および金属製のスペーサのうちの１つの形成が含まれる。デバイスは、可変抵抗材料メモリと、埋め込みサリサイドワード線およびスペーサワード線のうちの１つとを含む。
Description
本開示は、概して、可変抵抗材料ランダムアクセスメモリに関する。
＜関連出願＞
本特許出願は、２００７年９月１９日に出願された米国出願第１１/８５７,６８２号の優先権の利益を主張するものであり、その開示は、本明細書中に参照として組み込まれる。
本特許出願は、２００７年９月１９日に出願された米国出願第１１/８５７,６８２号の優先権の利益を主張するものであり、その開示は、本明細書中に参照として組み込まれる。
＜背景技術＞
可変抵抗材料メモリ構造は、多くの場合、クロスポイント型可変抵抗材料ランダムアクセスメモリのワード線として機能する、多量にドープされた半導体リード線に依存する。可変抵抗材料ランダムアクセスメモリで使用されるプログラミング電流のために、こうしたワード線において、大幅な寄生抵抗降下が生じることがある。従って、ワード線の抵抗を低下させるために、後端金属線ストラッピングが適用され得る。この金属線ストラッピングは、メモリセルのサイズおよび複雑さの処理において、さらに問題を生じさせる可能性もある。
可変抵抗材料メモリ構造は、多くの場合、クロスポイント型可変抵抗材料ランダムアクセスメモリのワード線として機能する、多量にドープされた半導体リード線に依存する。可変抵抗材料ランダムアクセスメモリで使用されるプログラミング電流のために、こうしたワード線において、大幅な寄生抵抗降下が生じることがある。従って、ワード線の抵抗を低下させるために、後端金属線ストラッピングが適用され得る。この金属線ストラッピングは、メモリセルのサイズおよび複雑さの処理において、さらに問題を生じさせる可能性もある。
これらの課題を解決可能な、より良い構造を形成するための方法が求められている。また、これらの課題を解決可能な、向上された可変抵抗材料ランダムアクセスメモリ構造も必要とされている。
本開示により、開示された実施形態が明らかにされると共に、一部に図面を含む以下の明細書を一読および研究することにより、これが理解されるであろう。
デバイス、装置、または本明細書に記載される物品の実施形態は、いくつかの配置および位置付けで、製造、使用、または出荷が可能である。可変抵抗材料メモリデバイスは、合金等の材料を含んでもよい。可変抵抗材料メモリデバイスは、準金属成分等の材料を含んでもよい。可変抵抗材料メモリデバイスは、金属酸化物等の材料を含んでもよい。可変抵抗材料メモリデバイスは、カルコゲニド等の材料を含んでもよい。これらの複数の材料は、品質および性能において、非常に多様である可能性がある。
図１ａは、本実施形態に従う、処理中の半導体デバイス１００の断面立面図を示す。上側の半導体基板１１２の下に下側の半導体基板１１０が形成されている。一実施形態において、下側の半導体基板１１０は、Ｎ＋ドープ（ｄｏｐｅｄ）である上側の半導体基板１１２と比較して、Ｐ−ドープになっている。
上側の半導体基板１１２の上面１１６に、二酸化ケイ素等の誘電体膜１１４が形成される。誘電体膜１１４の上に第１のハードマスク１１８が配置され、上面１１６を露出させるために、ハードマスク１１８および誘電体膜１１４がパターニングされている。第１のハードマスクは、垂直方向に露出された面１２４を含む。一実施形態において、第１のハードマスク１１８は、窒化ケイ素等のＳｉ３Ｎ４のような窒化物材料である。
図１ｂは、本実施形態に従う、さらなる処理後の、図１ａに示す半導体デバイスの断面立面図を示す。半導体デバイス１０１は、第１の凹部底面１２２を含む第１の凹部１２０を形成するために、上面１１６（図１ａ）を通してエッチングされている。第１のハードマスク１１８には、さらに、上側の半導体基板１１２への指向性エッチングに役立つ、垂直方向に露出された面１２４も見られる。
図１ｃは、本実施形態に従う、さらなる処理後の、図１ｂに示す半導体デバイスの断面立面図を示す。半導体デバイス１０２は、第１の凹部底面１２２を含む第１の凹部１２０を形成するために処理されている。ブランケット蒸着およびスペーサエッチングによって、第１のスペーサ１２６が形成されている。一実施形態において、第１のスペーサ１２６および第１のハードマスク１１８は窒化物材料であり、窒化物材料のエッチングも選択できるが、スペーサエッチングにより、第１の凹部底面１２２上の、ならびに第１のハードマスク１１８の垂直方向に露出された面１２４上の窒化物材料を除去する。このため、図１ｃに示される一実施形態において、第１のハードマスク１１８（図１ｂ）は、第１のハードマスク１１９を生成するために、やや高さを低くしてもよい。
図１ｄは、本実施形態に従う、さらなる処理後の、図１ｃに示す半導体デバイスの断面立面図を示す。半導体デバイス１０３は、第２の凹部１２８、上側の半導体基板１１２のいくつかにおけるピラー１２９、および、上側の半導体基板１１２のいくつかにおける第２の凹部底面１３０を形成するために、第１の凹部底面１２２（図１ｃ）を通してエッチングされている。
図１ｅは、本実施形態に従う、さらなる処理後の、図１ｄに示す半導体デバイスの断面図を示す。半導体デバイス１０４は、第１の金属１３２によって、ブランケット蒸着されている。第１の金属１３２は、上側の半導体基板１１２内にシリサイドを形成するために使用される。
図１ｆは、本実施形態に従う、さらなる処理後の、図１ｅに示す半導体デバイスの断面立面図を示す。半導体デバイス１０５は、上側の半導体基板１１２の一部であるピラー１２９への、および上側の半導体基板１１２への第１の金属１３２のサリサイド化（自己整合（ｓｅｌｆ−ａｌｉｇｎｅｄ）シリサイド化）を生じさせるための条件下で処理されている。この工程により、サリサイド構造１３４が形成される。一実施形態において、第１の金属１３２はコバルト（Ｃｏ）であり、この工程により、サリサイド構造１３４を、ケイ化コバルト（ＣｏＳｉ２）材料として形成することが可能になる。さらに、第２の凹部１２８および第２の凹部底面１３０の両側壁が消耗され、サリサイド構造１３４に変化する。サリサイド化後、サリサイド構造１３４、ならびに第１のハードマスク１１９および第１のスペーサ１２６を残すことが選択可能なストリッピング手順により、余剰の第１の金属１３２が除去される。
図１ｇは、本実施形態に従う、さらなる処理後の、図１ｆに示される半導体デバイスの断面立面図を示す。半導体デバイス１０６は、浅いトレンチ分離体（ＳＴＩ）１３６で処理されている。ＳＴＩ１３６の形成前に、ピラー１２９内に埋め込みサリサイドワード線１３５を形成するために、サリサイド構造１３４（図１ｆ）を貫通する第３のエッチングが実行されている。第３のエッチングは、さらに上側の半導体基板１１２を貫通し、その上、下側の半導体基板１１０にさらに貫通してもよい。このため、所定のＳＴＩ１３６は、隣接する埋め込みサリサイドワード線１３５を効率的に分離する。ＳＴＩ１３６は、ブランケット蒸着で、次に、第１のハードマスク１１９上で止まるエッチングバックまたは化学機械的研磨で処理してもよい。
図１ｈは、本実施形態に従う、さらなる処理後の、図１ｇに示す半導体デバイスの断面立面図を示す。半導体デバイス１０７は、第１のハードマスク１１９を貫通し、さらに、ピラー上面１３８でピラー１２９を露出させる第４のエッチングで処理されている。第４のエッチングは、特にピラー１２９において、上側の半導体基板１１２の半導体材料を残すことが選択可能なエッチングレシピを含む。
図１ｊは、本実施形態に従う、さらなる処理後の、図１ｈに示す半導体デバイスの断面立面図を示す。半導体デバイス１０８は、ピラー上面１３８（図１ｈ）においてピラー１２９上に第１のエピタキシャル膜１４０を成長させることで、処理されている。ピラー１２９がＮ＋シリコンである実施形態において、第１のエピタキシャル膜１４０は、Ｎ−シリコンである。一実施形態において、エピタキシャル成長中のその場Ｎ−ドーピングにより、第１のエピタキシャル膜１４０の形成が実行される。一実施形態において、エピタキシャル成長、次に、その少量のＮ−ドーピングによって、第１のエピタキシャル膜１４０の形成が実行される。一実施形態において、第１のエピタキシャル膜１４０は、ビア１３８（図１ｈ）を充填し、次に、エッチングバックまたは研磨によって平坦化される。一実施形態において、カウンタドーピングによる、第１のエピタキシャル膜１４０の面へのＰ＋注入によって、カウンタドーピングされた第２の膜１４２が形成される。
第１のエピタキシャル膜１４０の形成後、ダイオード１４０、１４２が構成される。一実施形態において、第１のエピタキシャル膜１４０より上およびこの膜上で第２のエピタキシャル膜１４２を成長させることにより、ダイオード１４０、１４２が形成される。
第１のエピタキシャル膜１４０がＮ−シリコンである実施形態において、第２のエピタキシャル膜１４２はＰ＋シリコンである。一実施形態において、エピタキシャル成長中に、その場Ｐ＋ドーピングにより、第２のエピタキシャル膜１４２の形成が実行される。一実施形態において、エピタキシャル成長、次に、その大量のＰ＋ドーピングにより、第２のエピタキシャル膜１４２の形成が実行される。
以降、第２のエピタキシャル膜１４２およびカウンタドーピングされた第２の膜１４２は、共に、特に明示的に指定のない限り、第２の膜１４２と称される。
図１ｋは、本実施形態に従う、さらなる処理後の、図１ｊに示される半導体デバイスの断面立面図を示す。半導体デバイス１０９は、シリサイドコンタクト１４４を形成するために処理されている。ダイオード１４０、１４２の形成後（図１ｊ）、第２の膜１４２の一部のシリサイド化が実行される。一実施形態において、コバルト膜が第２の膜１４２に堆積され、Ｐ＋第２の膜１４２の一部の熱変換が実行される。このため、ダイオード構造が変化し、第１のエピタキシャル膜１４０、および変化した第２の膜１４２の形態をとる。
サリサイド化により、第２の膜１４２上にシリサイドコンタクト１４４が形成されている。
さらなる処理は、酸化ケイ素膜または窒化ケイ素膜等の誘電体膜１４８における底部電極１４６の形成を含む。底部電極１４６はシリサイドコンタクト１４４に接触するものとして図示され、かつ、開放された端部を有するシリンダとして図示される。プラグ底部電極、ライナー電極、およびその他等の他の種類の底部電極が、使用できる。
さらなる処理は、酸化ケイ素膜または窒化ケイ素膜等の誘電体膜１４８における底部電極１４６の形成を含む。底部電極１４６はシリサイドコンタクト１４４に接触するものとして図示され、かつ、開放された端部を有するシリンダとして図示される。プラグ底部電極、ライナー電極、およびその他等の他の種類の底部電極が、使用できる。
図２は、本実施形態に従う、相変化メモリデバイス２００の斜視立面図を示す。上側の半導体基板２１２から形成されるピラー２２９が、下側の半導体基板２１０上に載置される。埋め込みサリサイドワード線２３５がピラー２２９内に配置され、２つの異なる半導体材料でできたダイオード２４０、２４２が、ピラー２２９上に配置される。シリサイドコンタクト２４４は、ダイオード２４０、２４２の一部である第２の膜２４２上に配置される。底部電極２４６は、酸化ケイ素膜または窒化ケイ素膜等の誘電体膜２４８内に配置される。底部電極２４６はシリサイドコンタクト２４４と接触するものとして図示され、さらに、開放された端部を有するシリンダとして図示される。
ワード線ストラップ２５０は、ピラー２２９を貫通するものとして図示される。図示されていないが、ピラー２２９は、隣接し、かつＳＴＩ構造によって離間されたピラーから分離される。
図３は、本実施形態に従う、相変化メモリデバイス３００の断面立面図を示す。上側の半導体基板３１２から形成されたピラー３２９は、下側の半導体基板３１０上に載置される。一実施形態において、該ピラーはＮ＋ドープシリコンでできており、下側の半導体基板３１４はＰ−ドープシリコンでできている。
埋め込みサリサイドワード線３３５はピラー３２９内に配置され、２つの異なる半導体材料でできたダイオード３４０、３４２は、ピラー３２９上に配置される。一実施形態において、ダイオード３４０、３４２は、Ｎ−ドープされた第１のエピタキシャル膜３４０、および部分的に消耗されたＰ＋ドープされた第２の膜３４２でできている。
シリサイドコンタクト３４４は、ダイオード３４０、３４２の一部である第２の膜３４２の上に配置される。底部電極３４６は、酸化ケイ素膜等の誘電体膜３４８内に配置される。一実施形態において、底部電極３４６は、窒化チタン、窒化アルミニウムチタン、スズニッケルチタン、窒化タンタル、窒化ケイ素タンタル、およびその他等の伝導体である。底部電極３４６は、シリサイドコンタクト３４４と接触するものとして図示される。
底部電極３４６は、可変抵抗材料３５２と接触する。一実施形態において、可変抵抗材料３５２は、カルコゲニド材料等の相変化材料である。
一実施形態において、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）セルとして使用可能な可変抵抗材料は、ガリウム（Ｇａ）含有材料である。使用可能な選択されるガリウム含有材料には、ＧａＳｂ、Ｇａ−Ｇｅ−Ｓｂ、Ｇａ−Ｓｅ−Ｔｅ、およびその他が含まれる。いくつかのガリウム含有の相変化材料の実施形態において、該ガリウムは、過半数として存在する（５０パーセント以上）。いくつかのガリウム含有の相変化材料の実施形態において、該ガリウムは、最大の数で存在する（ガリウムが、最多の元素）。いくつかの実施形態では、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）セルとして使用可能な可変抵抗材料は、ガリウム（Ｇａ）含有材料である。使用可能な選択されるガリウム含有材料には、ＧａＳｂ、Ｇａ−Ｇｅ−Ｓｂ、Ｇａ−Ｓｅ−Ｔｅ、およびその他が含まれる。いくつかのガリウム含有の相変化材料の実施形態において、該ガリウムは、過半数として存在する（５０パーセント以上）。いくつかのガリウム含有の相変化材料の実施形態において、該ガリウムは、最大の数で存在する（ガリウムが、最多の元素）。いくつかの実施形態では、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、ゲルマニウム（Ｇｅ）含有材料である。使用可能な選択されるゲルマニウム含有材料には、Ｇｅ−Ｔｅ、Ｇｅ−Ｓｂ−Ｔｅ、Ｇｅ−Ｔｅ−Ａｓ、Ｇｅ−Ｓｅ−Ｇａ、Ｇｅ−Ｉｎ−Ｓｂ、Ｇｅ−Ｔｅ−Ｓｂ−Ｓ、Ｇｅ−Ｔｅ−Ｓｎ_ｏ、Ｇｅ−Ｔｅ−Ｓｎ_Ａｕ、Ｇｅ−Ｐｄ−Ｔｅ−Ｓｎ、Ｇｅ−Ｓｂ−Ｔｅ−Ｐｄ、Ｇｅ−Ｓｂ−Ｔｅ−Ｃｏ、Ｇｅ−Ｓｂ−Ｓｅ−Ｔｅ、Ｇｅ−Ｓｎ−Ｔｅ、Ｇｅ−Ｔｅ−Ｓｎ−Ｎｉ、Ｇｅ−Ｔｅ−Ｓｎ−Ｐｄ、Ｇｅ−Ｔｅ−Ｓｎ−Ｐｔ、およびその他が含まれる。いくつかのゲルマニウム含有の相変化材料の実施形態において、該ゲルマニウムは、過半数存在する（５０パーセント以上）。いくつかのゲルマニウム含有の相変化材料の実施形態において、該ゲルマニウムは、最大の数で存在する（ゲルマニウムが、最多の元素）。いくつかの実施形態において、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、インジウム（Ｉｎ）含有材料である。使用可能な選択されるインジウム含有材料には、Ｉｎ−Ｓｅ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｇｅ、Ｉｎ−Ｓｅ−Ｔｉ−Ｃｏ、Ｉｎ−Ａｇ−Ｓｂ−Ｔｅ、およびその他が含まれる。いくつかのインジウム含有の相変化材料の実施形態において、該インジウムは、過半数存在する（５０パーセント以上）。いくつかのインジウム含有の相変化材料の実施形態では、該インジウムは、最大の数で存在する（インジウムが、最多の元素）。いくつかの実施形態では、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールで、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、アンチモン（Ｓｂ）含有材料である。使用可能な選択されるアンチモン含有材料には、Ｓｂ２Ｔｅ３、Ｓｂ−Ｇａ、Ｓｂ−Ｂｉ−Ｓｅ、Ｓｂ−Ｓｎ−Ｔｅ、Ｓｂ−Ｉｎ−Ｇｅ、Ｓｂ−Ｔｅ−Ｇｅ−Ｓ、Ｓｂ−Ｇｅ−Ｔｅ−Ｐｄ、Ｓｂ−Ｇｅ−Ｔｅ−Ｃｏ、Ｓｂ−Ｔｅ−Ｂｉ−Ｓｅ、Ｓｂ−Ａｇ−Ｉｎ−Ｔｅ、Ｓｂ−Ｇｅ、Ｓｂ−Ｇｅ−Ｓｅ−Ｔｅ、Ｓｂ−Ｇｅ−Ｓｎ−Ｔｅ、およびその他が含まれる。いくつかのアンチモン含有の相変化材料の実施形態では、該アンチモンは、過半数存在する（５０パーセント以上）。いくつかのアンチモン含有の相変化材料の実施形態では、該アンチモンは最大の数で存在する（アンチモンが、最多の元素）。いくつかの実施形態において、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールで、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、テルリウム（Ｔｅ）含有材料である。使用可能な選択されるテルリウム含有材料には、Ｔｅ−Ｇｅ、Ｔｅ−Ｓｂ、Ｔｅ−Ａｓ、Ｔｅ−Ａｌ、Ｔｅ−Ｇｅ−Ｓｂ、Ｔｅ−Ｇｅ−Ａｓ、Ｔｅ−Ｉｎ−Ｓｂ、Ｔｅ−Ｓｎ−Ｓｅ、Ｔｅ−Ｇａ−Ｓｅ、Ｔｅ−Ｓｎ−Ｓｂ、Ｔｅ−Ｇｅ−Ｓｂ−Ｓ、Ｔｅ−Ｇｅ−Ｓｎ−Ｏ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｔｅ−Ｐｄ−Ｇｅ−Ｓｎ、Ｔｅ−Ｇｅ−Ｓｂ−Ｐｄ、Ｔｅ−Ｇｅ−Ｓｂ−Ｃｏ、Ｔｅ−Ｓｂ−Ｂｉ−Ｓｅ、Ｔｅ−Ａｇ−Ｉｎ−Ｓｂ、Ｔｅ−Ｇｅ−Ａｂ−Ｓｅ、Ｔｅ−Ｇｅ−Ｓｎ−Ｓｂ、Ｔｅ−Ｇｅ−Ｓｎ−Ｎｉ、Ｔｅ−Ｇｅ−Ｓｎ−Ｐｄ、Ｔｅ−Ｇｅ−Ｐｄ−Ｐｔおよびその他が含まれる。いくつかのテルリウム含有の相変化材料の実施形態において、該テルリウムは、過半数存在する（５０パーセント以上）。いくつかのテルリウム含有の相変化材料の実施形態では、該テルリウムは、最大の数で存在する（テルリウムが、最多の元素）。いくつかの実施形態において、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、セレニウム（Ｓｅ）含有材料である。使用可能な選択されるセレニウム含有材料には、Ｓｅ−Ｉｎ、Ｓｅ−Ｔｅ−Ｓｎ、Ｓｅ−Ｇｅ−Ｇａ、Ｓｅ−Ｂｉ−Ｓｂ、Ｓｅ−Ｇａ−Ｔｅ、Ｓｅ−Ｉｎ−Ｔｉ−Ｃｏ、Ｓｅ−Ｓｂ−Ｔｅ−Ｂｉ、Ｓｅ−Ｇｅ−Ｓｂ−Ｔｅ、およびその他が含まれる。いくつかのセレニウム含有の相変化材料の実施形態で、該セレニウムは、過半数存在する（５０パーセント以上）。いくつかのセレニウム含有の相変化材料の実施形態において、該セレニウムは、最大の数で存在する（セレニウムが、最多の元素）。いくつかの実施形態では、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、ヒ素（Ａｓ）含有材料である。使用可能な選択されるヒ素含有材料には、Ａｓ−Ｔｅ、Ａｓ−Ｔｅ−Ｇｅ、およびその他が含まれる。いくつかのヒ素含有の相変化材料の実施形態において、該ヒ素は、過半数存在する（５０パーセント以上）。いくつかのヒ素含有の相変化材料の実施形態において、該ヒ素は最大の数で存在する（ヒ素が、最多の元素）。いくつかの実施形態において、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料はアルミニウム（Ａｌ）含有材料である。使用可能な選択されるアルミニウム含有材料には、Ａｌ−Ｔｅ、Ａｌ−Ｓｅおよびその他が含まれる。いくつかのアルミニウム含有の相変化材料の実施形態で、アルミニウムは、過半数存在する。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、スズ（Ｓｎ）含有材料である。使用可能な選択されるスズ含有の材料には、Ｓｎ−Ｔｅ−Ｓｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｓｎ−Ｔｅ−Ｇｅ−Ｏ、Ｓｎ−Ｐｄ−Ｔｅ−Ｇｅ、Ｓｎ−Ｇｅ−Ｓｂ−Ｔｅ、Ｓｎ−Ｇｅ−Ｓｂ−Ｔｅ、Ｓｎ−Ｇｅ−Ｔｅ−Ｎｉ、Ｓｎ−Ｇｅ−Ｔｅ−Ｐｄ、Ｓｎ−Ｇｅ−Ｔｅ−Ｐｔ、およびその他が含まれる。いくつかのスズ含有の相変化材料の実施形態では、該スズは、過半数存在する（５０パーセント以上）。いくつかのスズ含有の相変化材料の実施形態では、該スズは最大の数で存在する（スズが、最多の元素）。いくつかの実施形態において、第１にリストされる元素は過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、パラジウム（Ｐｄ）含有材料である。使用可能な選択されるパラジウム含有材料には、Ｐｄ−Ｔｅ−Ｇｅ−Ｓｎ、Ｐｄ−Ｇｅ−Ｓｂ−Ｔｅ、およびその他が含まれる。いくつかのパラジウム含有の相変化材料の実施形態において、該パラジウムは、過半数存在する（５０パーセント以上）。いくつかのパラジウム含有の相変化材料の実施形態において、該パラジウムは、最大の数で存在する（パラジウムが、最多の元素）。いくつかの実施形態では、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、ＰＣＲＡＭセルとして使用可能な可変抵抗材料は、銀（Ａｇ）含有材料である。使用可能な選択される銀含有材料には、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、およびその他が含まれる。いくつかの銀含有の相変化材料の実施形態では、該銀は、過半数存在する（５０パーセント以上）。いくつかの銀含有の相変化材料の実施形態では、該銀は、最大の数で存在する（銀が、最多の元素）。いくつかの実施形態では、第１にリストされる元素は、過半数または最大の数で存在し、次にリストされる元素は、元素スケールにおいて、降順でリストされる。
一実施形態において、可変抵抗材料３５２は、例えば、Ｐｒ(１−x）ＣａxＭｎＯ３（ＰＣＭＯ）、Ｌａ(１−x）ＣａxＭｎＯ３（ＬＣＭＯ）、およびＢａ(１−x）ＳｒxＴｉＯ３等のいわゆる「巨大磁気抵抗膜」を形成するために使用される種々の材料のうちの１つを含んでもよい。
一実施形態において、可変抵抗材料３５２は、例えば、Ａｌ２Ｏ３、ＢａＴｉＯ３、ＳｒＴｉＯ３、Ｎｂ２Ｏ３、ＳｒＺｒＯ３、ＴｉＯ２、Ｔａ２Ｏ５、ＮｉＯ、ＺｒＯx、ＨｆＯx、およびＣｕ２Ｏ等の２元または３元ドープされたまたはドープされなかった酸化物材料を含んでもよい。
一実施形態において、可変抵抗材料３５２は、ペロブスカイト構造を有してもよい。
一実施形態において、可変抵抗材料３５２には、一般式ＡxＢyのドープされたカルコゲニドガラスが含まれる。式中、Ｂは、硫黄（Ｓ）、セレニウム（Ｓｅ）、およびテルリウム（Ｔｅ）、およびそれらの混合物から選択され、Ａには、例えば、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｃｄ、Ｉｎ、Ｒｕ、Ｃｏ、Ｃｒ、Ｎｉ、Ｍｎ、およびＭｏ等の貴金属および遷移金属の元素から選択された１つもしくは複数のドーパントを有する、グループＩＩＩ−Ａ（Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）、グループＩＶ−Ａｘ（Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ）、グループＶ−Ａ（Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ）、またはグループＶＩＩ−Ａ（Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ）からの少なくとも１つが含まれる。
一実施形態において、可変抵抗材料３５２には、一般式ＡxＢyのドープされたカルコゲニドガラスが含まれる。式中、Ｂは、硫黄（Ｓ）、セレニウム（Ｓｅ）、およびテルリウム（Ｔｅ）、およびそれらの混合物から選択され、Ａには、例えば、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｃｄ、Ｉｎ、Ｒｕ、Ｃｏ、Ｃｒ、Ｎｉ、Ｍｎ、およびＭｏ等の貴金属および遷移金属の元素から選択された１つもしくは複数のドーパントを有する、グループＩＩＩ−Ａ（Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）、グループＩＶ−Ａｘ（Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ）、グループＶ−Ａ（Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ）、またはグループＶＩＩ−Ａ（Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ）からの少なくとも１つが含まれる。
ワード線ストラップ３５０は、ピラー３２９のフランジ部分を貫通するものとして図示されている。ピラー３２９は、隣接し、かつＳＴＩ構造３３６によって離間されたピラーから分離されている。ＳＴＩ構造３３６は、先細形状として図示されており、この形状は、種々のエッチング工程において生じる可能性がある。
一実施形態において、可変抵抗材料メモリデバイス３００は、相変化メモリデバイス３００である。上側の半導体基板３１２から形成されたピラー３２９は、下側の半導体基板３１０上に載置される。一実施形態において、ピラー３２９はＮ＋ドープシリコンでできており、下側の半導体基板３１０はＰ−ドープシリコンでできている。
埋め込みサリサイドワード線３３５はピラー３２９内に配置され、ダイオード３４０、３４２は、２種類の異なる半導体材料でできている。一実施形態において、ダイオード３４０、３４２は、Ｎ−ドープの第１のエピタキシャル膜３４０および部分的に消耗されるＰ＋ドープの第２の膜３４２でできている。
シリサイドコンタクト３４４は、ダイオード３４０、３４２の一部である第２の膜３４２上に配置される。底部電極３４６は、酸化ケイ素膜または窒化ケイ素膜等の誘電体膜３４８内に配置される。一実施形態において、底部電極３４６は、窒化チタン、窒化アルミニウムチタン、スズニッケルチタン、窒化タンタル、窒化ケイ素タンタル、およびその他等の伝導体である。底部電極３４６は、シリサイドコンタクト３４４と接触するものとして図示されている。
底部電極３４６は、可変抵抗材料３５２と接触する。一実施形態において、可変抵抗材料３５２は、カルコゲニド材料等の相変化材料である。可変抵抗材料３５２は、上部電極３５４によって、上から接触されている。ビット線３５６は上部電極３５４に接続している。
図４は、本実施形態に従う、可変抵抗材料メモリデバイスを製造するための工程フロー４００の図である。工程フロー４００は、図１、図２、および図３に図示される構造を作製するための製造技術の実施形態を示してもよい。
４１０において、ハードマスクおよび誘電体膜は、下側の半導体基板上に配置される上側の半導体基板の上でパターニングされる。
４２０において、第１のエッチングは、上側の半導体基板の第１の凹部底面を有する第１の凹部を形成するために、上面に貫通する。
４２０において、第１のエッチングは、上側の半導体基板の第１の凹部底面を有する第１の凹部を形成するために、上面に貫通する。
４３０において、当該工程は、第１の凹部を充填するが、スペーサエッチング後に第１の凹部底面は充填しないままとする第１のスペーサの形成を含む。
４４０において、当該工程は、上側の半導体基板により深く貫通する第２のエッチングを含む。
４４０において、当該工程は、上側の半導体基板により深く貫通する第２のエッチングを含む。
４５０において、当該工程は、上側の半導体基板内の埋め込み自己整合シリサイドワード線の形成を含む。非制限的な例において、図１ｅ、図１ｆ、および図１ｇで図示されるように、該埋め込みサリサイドワード線が形成される。
４６０において、当該工程は、以前に保護された上側の半導体基板材料を露出させる、ハードマスク内の凹部のダイオードの形成を含む。非制限的な例において、図１ｈ、および図１ｊに図示されるように、該ダイオードが形成される。
４７０において、当該工程は、該ダイオードの上での底部電極の形成を含む。
４７２において、当該工程は、底部ダイオードの上での可変抵抗材料メモリの形成を含む。
４７２において、当該工程は、底部ダイオードの上での可変抵抗材料メモリの形成を含む。
４７４において、当該工程は、該可変抵抗材料メモリの上での上部電極の形成を含む。
一実施形態において、第１のエピタキシャル膜１４０は、ビア１３８（図１ｈ）を充填し、次に、エッチングバックまたは研磨によって平坦化される。一実施形態において、カウンタドープによって第１のエピタキシャル膜１４０の面にＰ＋注入することで、カウンタドープされた第２の膜１４２が形成される。
一実施形態において、第１のエピタキシャル膜１４０は、ビア１３８（図１ｈ）を充填し、次に、エッチングバックまたは研磨によって平坦化される。一実施形態において、カウンタドープによって第１のエピタキシャル膜１４０の面にＰ＋注入することで、カウンタドープされた第２の膜１４２が形成される。
図５ａ乃至図５ｋは、本実施形態に従う、処理中の、半導体デバイスの断面立面図を示す。図５ａにおいて、処理中の半導体デバイス５００の断面立面図が、図示されている。上側の半導体基板５１２の下に、下側の半導体基板５１０が形成されている。一実施形態において、下側の半導体基板５１０は、Ｎ＋ドープされた上側の半導体基板５１２と比較し、Ｐ−ドープされている。
二酸化ケイ素等の誘電体膜５１４が、上側の半導体基板５１２の上面５１６上に形成される。誘電体膜５１４の上に第１のハードマスク５１８が配置され、ハードマスク５１８および誘電体膜５１４は、上面５１６を露出させるためにパターニングされている。一実施形態において、第１のハードマスク５１８は、窒化ケイ素等のＳｉ３Ｎ４のような窒化物材料である。
図５ｂは、本実施形態に従う、さらなる処理後の、図５ａに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０１は、第１の凹部底面５２２を含む第１の凹部５２０を形成するために、上面５１６（図１ａ）を通してエッチングされている。第１のハードマスク５１８には、さらに、上側の半導体基板５１２への指向性エッチングに役立つ、垂直方向に露出された面５２４も見られる。
図５ｃは、本実施形態に従う、さらなる処理後の、図１ｂに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０２は、第１のハードマスク５１８上で第１のスペーサ５２６を形成するために処理されている。ブランケット蒸着およびスペーサエッチングにより、第１のスペーサ５２６が形成されている。一実施形態において、第１のスペーサ５２６および第１のハードマスク５１８は窒化物材料であり、スペーサエッチングは、窒化物材料をエッチングすることが選択可能であるが、第１の凹部底面５２２上、ならびに第１のハードマスク５１８の垂直方向に露出された面５２４上で窒化物材料を除去する。
このため、図５ｃに図示される一実施形態において、第１のハードマスク５１８（図１ｂ）は、第１のハードマスク５１９を生成するために、やや高さを低くしてもよい。
図５ｄは、本実施形態に従う、さらなる処理後の、図５ｃに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０３は、第２の凹部５２８、上側の半導体基板５１２のいくつかのピラー５２９、および上側の半導体基板５１２のいくつかの第２の凹部底面５３０を形成するために、第１の凹部底面５２２（図５ｃ）を通してエッチングされている。第１のスペーサ５２６および第１のハードマスク５１９上で、第２のスペーサ５５６が形成される。一実施形態において、第２のスペーサ５５６は窒化物材料である。一実施形態において、第２のスペーサ５５６は、第１のスペーサ５２６およびハードマスク５１９（これらの両方が窒化物材料であってもよい）とは異なる組成を有する窒化物材料である。
図５ｅは、本実施形態に従う、さらなる処理後の、図５ｄに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０４は、第１のハードマスク５１９、第１のスペーサ５２６、および第２のスペーサ５５６の下でアンダーカット５５８が形成されるように、ブランケット等方的または異方的にエッチングされている。従って、上側の半導体基板５１２の一部のピラー５２９が形成される。
エッチングは、等方性ＨＮＡエッチング等、ウェットであってもよく、これには、フッ化水素酸（ＨＦ）、硝酸（ＨＮＯ３）、および酢酸（ＣＨ３ＯＯＨ）が含まれる。一実施形態において、等方性エッチングは、硝酸フッ化アンモニウム（ＮＨ４Ｆ/ＨＮＯ３）シリコンエッチングを含む。一実施形態において、等方性シリコンドライエッチングは、六フッ化硫黄（ＳＦ６）を含む。一実施形態において、等方性シリコンドライエッチングは、フッ化キセノン（ＸｅＦ２）を含む。一実施形態において、異方性シリコンウェットエッチングは、約４００：１の結晶格子エッチング比率（（１００）：（ｌ１１））を有することができる水酸化カリウム（ＫＯＨ）を含む。一実施形態において、異方性シリコンウェットエッチングは、約８，０００：１の結晶格子エッチング比率（（１００）：（１１１））を有することができる水酸化アンモニウム（Ｎａ４ＯＨ）を含む。一実施形態において、異方性シリコンウェットエッチングは、約１０乃至３５：１の結晶格子エッチング比率（（１００）：（ｌ１１））を有することができる水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含む。一実施形態において、異方性シリコンウェットエッチングは、約３５：１の結晶格子エッチング比率（１００）:（１１１））を有することができるｅｄｐ（ＥＤＰ）を含む。
図５ｆは、本実施形態に従う、さらなる処理後の、図５ｅに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０５は、埋め込み酸化物構造５６０によって、アンダーカット５５８（図５ｅ）を充填し、任意の２つの隣接する、離間されたピラー５２９をさらに分離させるための条件下で処理されている。
工程の一実施形態において、熱酸化により、埋め込み酸化物構造５６０が形成される。工程の一実施形態において、スピン塗布法（ＳＯＤ）、次にエッチングバック工程により、埋め込み酸化物構造５６０が形成される。図示されるように、埋め込み酸化物構造は、断面に見られるように、鳥のくちばしの形をしていてもよい。
図５ｇは、本実施形態に従う、さらなる処理後の、図５ｅに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０６は、第２のスペーサ５５６（図５ｆ）を除去するために、まず、処理されている。次に、半導体デバイス５０６は、第１の金属５３２で堆積されている。第１の金属５３２は、上側の半導体基板５１２でシリサイドを形成するために使用される。
図５ｈは、本実施形態に従う、さらなる処理後の、図５ｇに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０７は、第１の金属５３２のサリサイド化５３５（自己整合シリサイド化）を形成するために、第１の金属５３２が上側の半導体基板５１２のピラー５２９と反応するように、処理されている。該サリサイド化は、上側の半導体基板５１２へ融合し、さらにピラー５２９へも融合する。この工程により、埋め込みサリサイドワード線５３５が形成される。一実施形態において、第１の金属５３２はコバルト（Ｃｏ）であり、当該工程により、サリサイドワード線５３５は、ケイ化コバルト化合物（ＣｏＳｉ２）材料として形成できる。サリサイド化の後、余剰の第１の金属５３２は、埋め込みサリサイドワード線５３５、第１のハードマスク５１９および第１のスペーサ５２６を残すことが選択可能なストリッピング手順によって除去されている。埋め込み酸化層５６０のために、隣接するダイオード間の漏出、および基板への漏出（図５ｋに示されるような）が、完全にではないにしろ大幅に除去される。さらに、隣接するワード線の間の側方ｐｎｐバイポーラ接合トランジスタ構造の除去により、改善されたセル間分離が実現される。
図５ｊは、本実施形態に従う、さらなる処理後の、図５ｈに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０８は、ＳＴＩ５３６で処理されている。このため、所定のＳＴＩ５３６は、隣接するサリサイドワード線５３５の分離を完了する。ＳＴＩ５３６は、ブランケット蒸着、次に、第１のハードマスク５１９上で止まるエッチングバックまたは化学機械的研磨によって処理してもよい。
図５ｋは、本実施形態に従う、さらなる処理後の、図５ｊに図示される半導体デバイスの断面立面図を示す。半導体デバイス５０９は、第１のハードマスク５１９を貫通させ、かつ、ピラー上面５３８においてピラー５２９を露出させる第４のエッチングで処理されている。第４のエッチングは、上側の半導体基板５１２の半導体材料を残すことが選択可能なエッチングレシピを含む。
半導体デバイス５０９は、さらに、ピラー上面５３８においてピラー５２９上に第１のエピタキシャル膜５４０を成長させることによって、処理されている。ピラー５２９がＮ＋シリコンである実施形態において、第１のエピタキシャル膜５４０はＮ−シリコンである。一実施形態において、エピタキシャル成長中のその場Ｎドーピングにより、第１のエピタキシャル膜５４０の形成が実行される。一実施形態において、エピタキシャル成長、次に、その少量のＮ−ドーピングによって、第１のエピタキシャル膜５４０の形成が実行される。一実施形態において、第１のエピタキシャル膜５４０は、第１のハードマスク５１９にエッチングされたビアを充填する。一実施形態において、カウンタドープによる第１のエピタキシャル膜５４０の面へのＰ＋注入によって、カウンタドープされた第２の膜５４２が形成される。
ダイオード５４０、５４２を形成するための第１のエピタキシャル膜５４０の形成後、本実施形態に従い、第１のエピタキシャル膜５４０より上およびこの膜上で第２の膜５４２（エピタキシャル）を成長させることにより、ダイオード５４０、５４２が形成される。一実施形態において、第１のエピタキシャル膜５４０の上面へのＰ＋材料のイオン注入によって、（カウンタドープされた）第２の膜５４２が形成される。第１のエピタキシャル膜５４０がＮ−シリコンである一実施形態において、第２の膜５４２はＰ＋シリコンである。一実施形態において、エピタキシャル成長中のその場Ｐ＋ドーピングによって、第２の膜５４２の形成が実行される。一実施形態において、エピタキシャル成長、次に、その大量のＰ＋ドーピングによって、第２の膜５４２の形成が実行される。
半導体デバイス５０９は、さらに、シリサイドコンタクト５４４を形成するように処理されている。ダイオード５４０、５４２の形成後、第２の膜５４２の一部のシリサイド化が実行される。一実施形態において、第２の膜５４２上にコバルト膜が堆積され、第２の膜５４２の一部の熱変換が実行される。このため、ダイオード構造は変化し、第１のエピタキシャル膜５４０、変化した第２の膜５４２の形態をとる。サリサイド化により、第２の膜５４２上でシリサイドコンタクト５４４が形成される。
さらなる処理には、酸化ケイ素膜または窒化ケイ素膜等の誘電体膜５４８における底部電極５４６の形成を含む。底部電極５４６はシリサイドコンタクト５４４と接触するものとして図示され、さらに、開放された端部を有するシリンダとして図示される。プラグ、ライナー、およびその他等の他の種類の底部電極が同じく、形成される場合がある。従って、埋め込み酸化物半導体デバイス５０９を有する埋め込みサリサイドワード線が形成されている。
図３に図示される可変抵抗材料メモリ３５２等の可変抵抗材料メモリを形成するために、さらなる処理を実行してもよい。このため、上部電極を、さらに、可変抵抗材料メモリの上に配置されるように形成してもよい。一実施形態において、可変抵抗材料は、本開示に記載される金属の組み合わせのいずれかである。一実施形態において、可変抵抗材料は、本開示に記載される酸化金属の組み合わせのいずれかにしてもよい。一実施形態において、可変抵抗材料は、本開示に記載されるカルコゲニド化合物のいずれかである。
図６は、本実施形態に従う、図５ａ乃至図５ｋに図示される構造を製造するための工程フロー６００を示す。
６１０において、ハードマスクおよび誘電体膜は、下側の半導体基板上に配置される上側の半導体基板の上でパターニングされる。
６１０において、ハードマスクおよび誘電体膜は、下側の半導体基板上に配置される上側の半導体基板の上でパターニングされる。
６２０において、第１のエッチングは、上側の半導体基板に第１の凹部底面を有する第１の凹部を形成するために、上面に貫通する。
６３０において、当該工程は、第１の凹部を充填するが、スペーサエッチング後に第１の凹部底面を充填されないままにする、第１のスペーサの形成を含む。
６３０において、当該工程は、第１の凹部を充填するが、スペーサエッチング後に第１の凹部底面を充填されないままにする、第１のスペーサの形成を含む。
６４０において、当該工程は、上側の半導体基板により深く貫通し、凹部に充填する第２のスペーサを形成する第２のエッチングを含む。
６５０において、当該工程は、上側の半導体基板内のアンダーカットの形成、およびアンダーカットを充填する埋め込み酸化層の形成を含む。当該工程は、さらに、より分離されたピラーを生じさせる。
６５０において、当該工程は、上側の半導体基板内のアンダーカットの形成、およびアンダーカットを充填する埋め込み酸化層の形成を含む。当該工程は、さらに、より分離されたピラーを生じさせる。
６６０において、当該工程は、上側の半導体基板内の、埋め込み自己整合シリサイドワード線の形成を含む。非制限的な例において、図５ｇに示されるように、埋め込みサリサイドワード線が形成される。
６７０において、当該工程は、以前に保護された上側の半導体基板材料を露出させるハードマスク内での凹部におけるダイオードの形成を含む。非制限的な例において、該ダイオードは図５ｋに図示されるように形成される。
６８０において、当該工程は、該ダイオードの上での底部電極の形成を含む。
６８２において、当該工程は、該底部電極の上での可変抵抗材料メモリの形成を含む。
６８４において、当該工程は、該可変抵抗材料メモリの上での上部電極の形成を含む。
６８２において、当該工程は、該底部電極の上での可変抵抗材料メモリの形成を含む。
６８４において、当該工程は、該可変抵抗材料メモリの上での上部電極の形成を含む。
図７ａ乃至図７ｆは、本実施形態に従う、処理中の、半導体デバイスの断面立面図を示す。図７ａにおいて、処理中の半導体デバイス７００の断面立面図が、図示されている。上側の半導体基板７１２の下に、下側の半導体基板７１０が形成されている。一実施形態において、下側の半導体基板７１０は、Ｎ＋ドープでされた上側の半導体基板７１２に比較して、Ｐ−ドープされている。
上側の半導体基板７１２の上面７１６上に、二酸化ケイ素等の誘電体膜７１４が形成される。誘電体膜７１４上に第１のハードマスク７１８が配置され、上面７１６を露出させるために、ハードマスク７１８および誘電体膜７１４がパターニングされている。一実施形態において、第１のハードマスク７１８は、Ｓｉ３Ｎ４等の窒化ケイ素のような窒化物材料である。
図７ｂは、本実施形態に従う、さらなる処理後の、図７ａに示される半導体デバイスの断面立面図を示す。半導体デバイス７０１は、第１の凹部底面７２２を含む第１の凹部７２０を形成するために、上面７１６（図７ａ）を通してエッチングされている。第１のハードマスク７１８には、上側の半導体基板７１２への指向性エッチングに役立つ、垂直方向に露出された面７２４も見える。
図７ｃは、本実施形態に従う、処理後の、図７ｂに示される半導体デバイスの断面立面図を示す。半導体デバイス７０２は、第１のハードマスク７１６上に第１のスペーサ７２６を形成するために処理されている。第１のスペーサ７２６は、第２のスペーサのための接着膜としてもよい。接着膜７２６の上に、第２のスペーサ７５６が形成される。ブランケット蒸着によって、第１のスペーサ７２６が形成されている。一実施形態において、第１のハードマスク７１８は窒化物材料であり、第１のスペーサ７２６は、窒化チタン材料等の耐熱窒化金属の組成物である。第１のスペーサ７２６および第２のスペーサ７５６のスペーサエッチングにより、第１のハードマスク７１８の垂直方向に露出された面７２４上のいくつかの窒化物材料を除去してもよい。このため、図７ｃに図示される実施形態において、第１のハードマスク７１８（図７ｂ）は、第１のハードマスク７１９を生成するために、高さをやや低くしてもよい。
図７ｃは、第１のスペーサ７２６上および第１のハードマスク７１９の上に形成される第２の金属スペーサ７５６の形成も示す。一実施形態において、第２の金属スペーサ７５６は、タングステン等の耐熱金属である。一実施形態において、第２の金属スペーサ７５６は、タンタラム等の耐熱金属である。一実施形態において、第２の金属スペーサ７５６は、ニオビウム等の耐熱金属である。
図７ｄは、本実施形態に従う、さらなる処理後の、図７ｃに示す半導体デバイスの断面立面図を示す。半導体デバイス７０３は、第２の凹部７２８、上側の半導体基板７１２のいくつかのピラー７２９、および上側の半導体基板７１２のいくつかの第２の凹部底面７３０を形成するために、第１の凹部底面７２２（図７ｃ）を通してエッチングされている。
図７ｅは、一実施形態に従う、さらなる処理後の、図７ｄに示す半導体デバイスの断面立面図を示す。半導体デバイス７０４は、ＳＴＩ７３６で処理されている。このため、所定のＳＴＩ７３６は、隣接する金属製のスペーサワード線７５６の分離に役立つ。ＳＴＩ７３６は、ブランケット蒸着、次に、第１のハードマスク７１９上で止まるエッチングバックまたは化学機械的研磨によって、処理してもよい。
図７ｆは、本実施形態に従う、さらなる処理後の、図７ｅに示される半導体デバイスの断面立面図を示す。半導体デバイス７０５は、第１のハードマスク７１９を貫通し、ピラー上面７３８においてピラー７２９を露出させる第４のエッチングで処理されている。第４のエッチングは、上側の半導体基板７１２の半導体材料をそのままにすることを選択できるエッチングレシピを含む。
半導体デバイス７０５は、さらに、ピラー上面７３８において、ピラー７２９上で第１のエピタキシャル膜７４０を成長させることにより、処理されている。ピラー７２９が Ｎ＋シリコンである実施形態において、第１のエピタキシャル膜７４０はＮ−シリコンである。一実施形態において、エピタキシャル成長中のその場Ｎ−ドーピングによって、第１のエピタキシャル膜７４０の形成が実行される。一実施形態において、エピタキシャル成長、次にその少量のＮ−ドーピングによって、第１のエピタキシャル膜７４０の形成が実行される。
ダイオード７４０、７４２を形成するための第１のエピタキシャル膜７４０の形成後、第１のエピタキシャル膜７４０より上およびこの膜上に第２の膜７４２を成長させることで、ダイオード７４０、７４２が形成される。第１のエピタキシャル膜７４０がＮ−シリコンである実施形態において、第２の膜７４２はＰ＋シリコンである。一実施形態において、エピタキシャル成長中のその場Ｐ＋ドーピングにより、第２の膜７４２の形成が実行される。一実施形態において、エピタキシャル成長、次に、その大量のＰ＋ドーピングにより、第２の膜７４２の形成が実行される。一実施形態において、第１のエピタキシャル膜７４０の上面に材料のＰ＋を注入することにより、第２の膜７４２が形成される。
半導体デバイス７０５はさらに、シリサイドコンタクト７４４を形成するために、処理されている。ダイオード７４０、７４２の形成後、第２の膜７４２の一部のシリサイド化が実行される。一実施形態において、第２の膜７４２上にコバルト膜が堆積され、第２の膜７４２の一部の熱変換が実行される。このため、ダイオード構造は変化し、第１のエピタキシャル膜７４０、変化した第２の膜７４２の形態をとる。サリサイド化により、第２の膜７４２の上でシリサイドコンタクト７４４が形成される。
さらなる処理には、酸化ケイ素膜または窒化ケイ素膜等の誘電体膜７４８における底部電極７４６の形成を含む。底部電極７４６は、シリサイドコンタクト７４４と接触するものとして図示され、さらに、開放された端部を有するシリンダとして図示されている。一実施形態において、底部電極７４６は、伝導性のプラグ、ライナー、または他の構造にしてもよい。
図３に図示される可変抵抗材料メモリ３５２等の可変抵抗材料メモリを形成するために、さらなる処理を実行してもよい。このため、上部電極は、さらに、可変抵抗材料メモリ上に配置されるように形成されてもよい。一実施形態において、可変抵抗材料は、本開示に記載される金属の組み合わせのいずれかである。一実施形態において、可変抵抗材料は、本開示に記載される金属酸化物の組み合わせのいずれかである。一実施形態において、可変抵抗材料は、本開示に記載されるカルコゲニド化合物のいずれかである。
図８は、本実施形態に従う、図７ａ乃至図７ｋに図示される構造を製造するための工程フロー８００を示す。
８１０において、ハードマスクおよび誘電体膜は、下側の半導体基板上に配置される上側の半導体基板の上にパターニングされる。
８１０において、ハードマスクおよび誘電体膜は、下側の半導体基板上に配置される上側の半導体基板の上にパターニングされる。
８２０において、上側の半導体基板において第１の凹部底面を有する第１の凹部を形成するために、第１のエッチングは、上面を貫通する。
８３０において、当該工程は、第１の凹部を充填するが、スペーサエッチング後に第１の凹部底面は充填しないままとする、第１のおよび第２のスペーサの形成を含む。
８３０において、当該工程は、第１の凹部を充填するが、スペーサエッチング後に第１の凹部底面は充填しないままとする、第１のおよび第２のスペーサの形成を含む。
８４０において、当該工程は、上側の半導体基板により深く貫通する第２のエッチングを含む。
８５０において、当該工程は、浅いトレンチ分離構造の形成を含む。
８５０において、当該工程は、浅いトレンチ分離構造の形成を含む。
８６０において、当該工程は、以前に保護された上側の半導体基板材料を露出させるハードマスクの凹部内でのダイオードの形成を含む。非制限的な実施例において、図７ｅに図示されるように該ダイオードが形成される。
８７０において、当該工程は、該ダイオードの上の底部電極の形成を含む。
８７２において、当該工程は、該底部電極の上の可変抵抗材料メモリの形成を含む。
８７４において、当該工程は、該可変抵抗材料メモリの上の上部電極の形成を含む。
８７２において、当該工程は、該底部電極の上の可変抵抗材料メモリの形成を含む。
８７４において、当該工程は、該可変抵抗材料メモリの上の上部電極の形成を含む。
図９ａ乃至図９ｆは、本実施形態に従う、処理中の半導体デバイスの断面立面図を示す。図９ａにおいて、処理中の半導体デバイス９００の断面立面図が示される。上側の半導体基板９１２の下に、下側の半導体基板９１０が形成される。一実施形態において、下側の半導体基板９１０は、Ｎ＋ドープの上側の半導体基板９１２と比較して、Ｐ−ドープである。
上側の半導体基板９１２の上面９１６において、二酸化ケイ素等の誘電体膜９１４が形成される。誘電体膜９１４の上に第１のハードマスク９１８が配置され、ハードマスク９１８および誘電体膜９１４は、上面９１６を露出させるためにパターニングされている。一実施形態において、第１のハードマスク９１８は、窒化ケイ素等のＳｉ３Ｎ４のような窒化物材料である。
図９ｂは、本実施形態に従う、さらなる処理後の、図９ａに示される半導体デバイスの断面図を示す。半導体デバイス９０１は、第１の凹部底面９２２を含む第１の凹部９２０を形成するために、上面９１６（図９ａ）を通してエッチングされている。第１のハードマスク９１８には、上側の半導体基板９１２への指向性エッチングに役立つ垂直方向に露出された面９２４が見える。半導体デバイス９０１は、第１のハードマスク９１６上で一時的なスペーサ９２６を形成するために処理されている。ブランケット蒸着、次にスペーサエッチングによって、一時的なスペーサ９２６が形成されている。一実施形態において、第１のハードマスク９１８は窒化物材料であり、一時的なスペーサ９２６は窒化物材料でもある。一時的なスペーサ９２６のスペーサエッチングは、第１のハードマスク９１８の垂直方向に露出された面９２４上でいくつかの窒化物材料を削除してもよい。このため、図９ｃで図示される実施形態において、第１のハードマスク９１８（図９ｂ）は、第１のハードマスク９１９として、やや高さを低くしてもよい。
図９ｃは、本実施形態に従う、さらなる処理後の、図９ｂに示される半導体デバイスの断面図を示す。半導体デバイス９０２は、第２の凹部９２８、上側の半導体基板９１２のいくつかのピラー９２９、および上側の半導体基板９１２のいくつかの第２の凹部底面９３０を形成するために、第１の凹部底面９２２（図９ｂ）を通してエッチングされている。
図９ｄは、本実施形態に従う、さらなる処理後の、図９ｃに示される半導体デバイスの断面立面図を示す。半導体デバイス９０３は、埋め込み酸化物構造９６０の形成を示す。工程の一実施形態において、熱酸化により、埋め込み酸化物構造９６０が形成される。工程の一実施形態において、ＳＯＤ、次にエッチングバック工程によって、埋め込み酸化物構造９６０が形成される。
図９ｅは、本実施形態に従う、さらなる処理後の、図９ｄに示される半導体デバイスの断面図を示す。一時的なスペーサは除去されている。半導体デバイス９０４は、第１の窒化金属スペーサ９５６および第２の金属スペーサ９６２を示す。一実施形態において、第２の金属スペーサ９６２は、タングステン等の耐熱金属である。一実施形態において、第２の金属スペーサ９６２はタンタラム等の耐熱金属である。一実施形態において、第２の金属スペーサ９６２はニオビウム等の耐熱金属である。
半導体デバイス９０４は、さらに、ＳＴＩ９３６で処理されている。このため、所定のＳＴＩ９３６は、隣接する金属スペーサワード線９５６の分離に役立つ。ＳＴＩ９３６は、ブランケット蒸着、次に、第１のハードマスク９１９上で止まるエッチングバックまたは化学機械的研磨によって処理されてもよい。
図９ｆは、本実施形態に従う、さらなる処理後の、図９ｅに示される半導体デバイスの断面図を示す。半導体デバイス９０５は、第１のハードマスク９１９を貫通し、ピラー上面９３８でピラー９２９を露出させる、第４のエッチングで処理されている。第４のエッチングは、上側の半導体基板９１２の半導体材料を残すことが選択可能なエッチングレシピを含む。
半導体デバイス９０５は、さらに、第１のエピタキシャル膜９４０を、ピラー上面９３８においてピラー９２９上で成長させることによって、処理されている。ピラー９２９がＮ＋シリコンである実施形態において、第１のエピタキシャル膜９４０は、Ｎ−シリコンである。一実施形態において、エピタキシャル成長中のその場Ｎ−ドーピングにより、第１のエピタキシャル膜９４０の形成が実行される。他の実施形態にあるように、第１のエピタキシャル膜は、エッチングバックで処理され、次に、ダイオードを形成するためにエピタキシャル成長または注入のうちの１つで処理されてもよい。一実施形態において、エピタキシャル成長、次に、その少量のＮ−ドーピングによって、第１のエピタキシャル膜９４０の形成が実行される。
ダイオード９４０、９４２を形成するための第１のエピタキシャル膜９４０の形成後、本実施形態に従い、第１のエピタキシャル膜９４０より上およびその膜上で第２の膜９４２を成長させることで、ダイオード９４０、９４２が形成される。一実施形態において、第１のエピタキシャル膜９４０の上面へのＰ＋注入によって、第２の膜９４２が形成される。第１のエピタキシャル膜９４０がＮ−シリコンである実施形態において、第２の膜９４２はＰ＋シリコンである。一実施形態において、エピタキシャル成長中のその場Ｐ＋ドーピングによって、第２の膜９４２の形成が実行される。一実施形態において、エピタキシャル成長、次に、その大量のＰ＋ドーピングによって、第２の膜９４２の形成が実行される。
シリサイドコンタクト９４４を形成するために、半導体デバイス９０５も処理されている。ダイオード９４０、９４２の形成後、第２の膜９４２の一部のシリサイド化が実行される。一実施形態において、第２の膜９４２上にコバルト膜が堆積され、第２の膜９４２の一部の熱変換が実行される。このため、ダイオード構造は変化し、第１のエピタキシャル膜９４０および変化した第２の膜９４２の形態をとる。サリサイド化により、第２の膜９４２の上に、シリサイドコンタクト９４４が形成されている。
さらなる処理には、酸化ケイ素膜または窒化物膜等の誘電体膜９４８における底部電極９４６の形成を含む。底部電極９４６は、シリサイドコンタクト９４４と接触するものとして図示され、開放された端部を有するシリンダとして図示される。また、プラグ底部電極、ライナー電極、およびその他等の、他の種類の底部電極が実施可能である。
図３に図示される可変抵抗材料メモリ３５２等の可変抵抗材料メモリを形成するために、さらなる処理を実行してもよい。このため、上部電極は、さらに、可変抵抗材料メモリの上に配置されるように形成されてもよい。一実施形態において、可変抵抗材料は、本開示に記載される金属の組み合わせのいずれかである。一実施形態において、可変抵抗材料は、本開示に記載される酸化金属の組み合わせのいずれかである。一実施形態において、可変抵抗材料は、本開示に記載されるカルコゲニド化合物のいずれかである。
図１０は、本実施形態に従う、図９ａ乃至図９ｆに示される構造を製造するための工程フロー１０００を示す。
１０１０において、ハードマスクおよび誘電体膜は、下側の半導体基板上に配置される上側の半導体基板の上にパターニングされる。
１０１０において、ハードマスクおよび誘電体膜は、下側の半導体基板上に配置される上側の半導体基板の上にパターニングされる。
１０２０において、第１のエッチングは、上側の半導体基板に第１の凹部底面を有する第１の凹部を形成するために、上面を貫通する。
１０３０において、当該工程は、第１の凹部を充填するが、スペーサエッチング後に第１の凹部底面が充填されないままにする第１のスペーサの形成を含む。
１０３０において、当該工程は、第１の凹部を充填するが、スペーサエッチング後に第１の凹部底面が充填されないままにする第１のスペーサの形成を含む。
１０４０において、当該工程は、上側の半導体基板および下側の半導体基板の両方を貫通する第２のエッチングを含む。
１０５０において、当該工程は、埋め込み酸化物構造の形成、それに続く、一時的な窒化物スペーサの除去を含む。
１０５０において、当該工程は、埋め込み酸化物構造の形成、それに続く、一時的な窒化物スペーサの除去を含む。
１０６０において、当該工程は、埋め込み酸化物の上での、第１の窒化物スペーサ、第２の金属スペーサ、および浅いトレンチ分離体の形成を含む。
１０７０において、当該工程は、以前に保護された上側の半導体基板材料を露出させるハードマスクの凹部のダイオードの形成を含む。非制限的な実施例において、該ダイオードは、図９ｆに図示されるように形成される。
１０７０において、当該工程は、以前に保護された上側の半導体基板材料を露出させるハードマスクの凹部のダイオードの形成を含む。非制限的な実施例において、該ダイオードは、図９ｆに図示されるように形成される。
１０７２において、当該工程は、該ダイオードの上での底部電極の形成を含む。
１０７４において、当該工程は、該底部電極の上での可変抵抗材料メモリの形成を含む。
１０７６において、当該工程は、該可変抵抗材料メモリの上での上部電極の形成を含む。
１０７４において、当該工程は、該底部電極の上での可変抵抗材料メモリの形成を含む。
１０７６において、当該工程は、該可変抵抗材料メモリの上での上部電極の形成を含む。
図１１は、上述のように、可変抵抗材料メモリの実施形態に関する埋め込みワード線構造を含む電子デバイス１１００を示す。電子デバイス１１００は、可変抵抗材料メモリの実施形態で有益な第１の構成要素１１２０を含む。第１の構成要素１１２０の数例は、動的ランダムアクセスメモリアレイを含む。一実施形態において、第１の構成要素１１２０は、プロセッサを起動させるために使用される可変抵抗材料メモリアレイを含むプロセッサである。これらの例では、デバイスの動作は、可変抵抗材料メモリの実施形態の存在によって向上する。
一実施形態において、デバイス１１００は、さらに電源１１３０を含む。電源１１３０は、相互接続回路１１４０を用いて、第１のデバイス構成要素１１２０に電気的に接続される。一実施形態において、相互接続回路１１４０は、上記の処理方法を使用する可変抵抗材料メモリの実施形態を含む。上述のような材料の堆積に加えて、マスクおよび／またはエッチング等によるリソグラフィ等の技術を、導電回路のパターニングに使用できる。
一実施形態において、デバイス１１００は、さらに、第２のデバイス構成要素１１１０を含む。第２のデバイス構成要素１１１０は、相互接続回路１１４２を用いて、第１の構成要素１１２０に電気的に接続される。同様に、一実施形態において、相互接続回路１１４２は、上記の方法を使って形成される可変抵抗材料メモリの実施形態を含む。第２のデバイス構成要素１１１０の数例には、信号増幅器、フラッシュメモリ、論理回路、または他のマイクロプロセッシング回路等が含まれる。相互接続回路以外に、一実施形態において、第１のデバイス構成要素１１２０および／または第２のデバイス構成要素１１１０は、上記の方法を使用する可変抵抗材料メモリの実施形態を含む。
図１２は、上述のように形成される可変抵抗材料メモリを含むコンピュータシステムの１つの特定の例を示す。コンピュータシステム１２００は、コンピュータユニット１２１５に収容されるプロセッサ１２１０およびメモリシステム１２１２を含む。コンピュータシステム１２００は、他の電子システムを含む電子システムの一例にすぎない。一実施形態において、コンピュータシステム１２００は、プロセッサ１２１０およびメモリシステム１２１２に接続される入力／出力（入出力）回路１２２０を含む。一実施形態において、コンピュータシステム１２００は、入出力回路１２２０に接続されるユーザインタフェース構成要素を含む。一実施形態において、可変抵抗材料メモリの実施形態は、入出力回路１２２０の複数の入出力パッドまたはピン１２３０のうちの１つに接続する。入出力回路１２２０は、次に、モニタ１２４０、プリンタ１２５０、大容量記憶装置１２６０、キーボード１２７０、およびポインティングデバイス１２８０のうちの少なくとも１つに接続できる。他の構成要素は、多くの場合、モデム、デバイスのドライバカード、さらなるストレージデバイス等のコンピュータシステム１２００に関連付けられていることが理解されよう。さらに、コンピュータシステム１２００のプロセッサ１２１０、メモリシステム１２１２、入出力回路１２２０、および部分的に分離された構造またはデータ格納デバイスが、１つの集積回路に組み込み可能であることが理解されよう。こうした単一のパッケージの処理ユニットは、プロセッサ１２１０およびメモリシステム１２００の間の通信時間を短縮できる。
この発明を実施するための形態は、説明のため、本開示を実施可能な特定の態様および実施形態を示す、添付の図面を参照する。これらの実施形態は、当業者が開示された実施形態を実施できるように、十分に詳細に記載されている。他の実施形態を使用してもよく、また、本開示の範囲から逸脱しない限り、構造的、論理的、および電気的な変更を実行可能である。新規の実施形態を形成するために、いくつかの実施形態を一つもしくは複数の他の実施形態と組み合わせることが可能であるため、種々の実施形態は、必ずしも相互に排他的であるわけではない。
従って、発明を実施するための形態は、非制限的な意味で解釈すべきではなく、添付のこうした請求項の同等物の全範囲とともに、本開示の範囲は添付の請求項によってのみ定義されるべきである。
説明中で用いられる「ウエハ」および「基板」という用語は、電子デバイスまたは集積回路（ＩＣ）の構成要素等のデバイス構成要素を形成するために露出された面を有する、任意の構造を含む。「基板」という用語は、半導体ウエハを含むことが理解される。「基板」という用語は、さらに、処理中の半導体構造を指すために用いられており、その上で製造されたシリコン−オン−インシュレータ（ＳＯＩ）等の他の層を含んでもよい。「ウエハ」および「基板」は共に、ドープされたおよびドープされていない半導体、ベースの半導体または絶縁体で担持されるエピタキシャル半導体層、さらに、当業者に公知の他の半導体構造を含む。
「伝導体」という用語は半導体を含むものと理解され、さらに、「絶縁体」または「誘電体」という用語は、伝導体として称される材料よりも電気的に伝導率の低い任意の材料を含むものと定義される。
本明細書で用いられる「水平方向」という用語は、ウエハまたは基板の方向に関わらず、ウエハまたは基板の従来の面または表面に対して平行な面として定義される。「垂直方向」という用語は、上記で定義される水平方向に垂直な方向を指す。「〜上に」「側に」（「側壁」と同様）、「より高い」、「より低い」、「〜より上に」および「〜の下に」等の前置詞は、ウエハまたは基板の方向に関わらず、ウエハまたは基板の上面上にある従来の面または表面に関して、定義されている。
３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に従うように要約が提供されており、これは、読者が、技術的な開示の本質を直ちに把握することができる要約を必要とする。要約は、請求項の範囲または意味を解釈または制限するために用いられることがないという理解の下で提示される。さらに、上述の発明を実施するための形態において、開示を簡略化するために種々の特徴をグループ化してもよい。この開示方法は、請求した実施形態が、各請求項で明示的に記載されているさらなる特徴を必要とするという意図を反映するものとして、解釈すべきではない。それよりも、以下の請求項が示すように、発明の主題は、一つの開示された実施形態の全ての特徴よりも少ないものの中に存在してもよい。このため、以下の請求項は、これにより、発明を実施するための形態に組み込まれ、各請求項は、個別の実施形態としてそれ自体に基づくものである。
Claims (25)
- 工程であって、
下側の半導体基板より上に配置される上側の半導体基板において、ハードマスクを用いて第１の凹部を形成するステップと、
前記第１の凹部にスペーサを形成するステップと、
少なくとも前記上側の半導体基板を貫通し、かつ、前記上側の半導体基板内にピラーを形成する第２の凹部を形成するステップと、
前記ピラーに埋め込みサリサイドワード線を形成するステップと、
前記ピラーに隣接して浅いトレンチ分離体を形成するステップと、
前記ピラーの上面において前記ピラーを露出させる、前記ハードマスクの凹部にダイオードを形成するステップと、
前記ダイオードに接続される可変抵抗材料メモリを形成するステップと、を含む、工程。 - 前記ピラーに前記埋め込みサリサイドワード線を形成するステップが、
前記ピラー上および前記第２の凹部内で金属を形成するステップと、
前記ピラーに前記埋め込みシリサイドを形成するために、前記金属を加熱するステップと、を含む、請求項１に記載の工程。 - 前記ピラーの前記上面において前記ピラーを露出させる、前記ハードマスクの凹部に前記ダイオードを形成するステップが、
前記ハードマスクの前記凹部をエッチングするステップと、
前記上面において、前記ピラーより上および前記ピラー上に、第１のエピタキシャル膜を形成するステップと、
前記第１のエピタキシャル膜より上および前記膜上に、第２のエピタキシャル膜を形成するステップと、を含む、請求項１に記載の工程。 - 前記ダイオードに接続される前記可変抵抗材料メモリを形成するステップが、
シリサイドコンタクトを形成するために、前記第２のエピタキシャル膜の一部をシリサイド化するステップと、
前記シリサイドコンタクト上で底部電極を形成するステップと、
前記底部電極上で可変抵抗材料メモリを形成するステップと、
前記可変抵抗材料メモリ上で上部電極を形成するステップと、を含む、請求項３に記載の工程。 - 前記ピラーの前記上面において前記ピラーを露出させる前記ハードマスクの凹部に前記ダイオードを形成するステップが、
前記ハードマスク内の前記凹部をエッチングするステップと、
前記上面において、前記ピラーより上および前記ピラー上に、第１のエピタキシャル膜を形成するステップと、
前記第１のエピタキシャル膜より上および前記膜上に、第２の膜を形成するステップと、を含む、請求項１に記載の工程。 - 前記ダイオードに接続する前記可変抵抗材料メモリを形成するステップが、
シリサイドコンタクトを形成するために、前記第２の膜の一部をシリサイド化するステップと、
前記シリサイドコンタクト上に底部電極を形成するステップと、
前記底部電極上に可変抵抗材料メモリを形成するステップと、
前記可変抵抗材料メモリ上に上部電極を形成するステップと、を含む、請求項５に記載の工程。 - 前記スペーサが第１のスペーサであり、前記第２の凹部を形成し、前記工程が、
前記凹部内および前記第１のスペーサ上に、第２のスペーサを形成するステップと、
前記ピラーの下にアンダーカットを形成するために、前記第２のスペーサの下をエッチングするステップと、
前記アンダーカットを埋め込み酸化物で充填するステップと、をさらに含む、請求項１に記載の工程。 - 前記スペーサが、窒化物である第１のスペーサであり、前記窒化物である第１のスペーサの形成後、かつ前記第２の凹部の形成前に、
前記第１の凹部内および前記窒化物である第１のスペーサ上で、第２のスペーサを形成するステップを含む、請求項１に記載の工程。 - 工程であって、
下側の半導体基板より上に配置される上側の半導体基板において、ハードマスクを用いて第１の凹部を形成するステップと、
前記凹部内で一時的なスペーサを形成するステップと、
前記下側の半導体基板を貫通し、前記上側の半導体基板内にピラーを形成する第２の凹部を形成するステップと、
前記下側の半導体基板内および前記ピラー内で埋め込み酸化物を形成するステップと、
前記一時的なスペーサを除去するステップと、
前記ピラー上に、窒化物である第１のスペーサを形成するステップと、
前記窒化物スペーサ上に、第２の金属スペーサを形成するステップと、
前記ピラーに隣接する浅いトレンチ分離体を形成するステップと、
前記ピラーの上面において前記ピラーを露出させる前記ハードマスクの凹部に、ダイオードを形成するステップと、
前記ダイオードに接続する可変抵抗材料メモリを形成するステップと、を含む、工程。 - 前記ピラーの前記上面において前記ピラーを露出させる、前記ハードマスクの前記凹部内に前記ダイオードを形成するステップが、
前記ハードマスクの前記凹部にエッチングするステップと、
前記上面において、前記ピラーより上および前記ピラー上に第１のエピタキシャル膜を形成するステップと、
前記第１のエピタキシャル膜より上および前記膜上に第２の膜を形成するステップと、を含む、請求項９に記載の工程。 - 前記ダイオードに接続する前記可変抵抗材料メモリを形成するステップが、
シリサイドコンタクトを形成するために、前記第２のエピタキシャル層の一部をシリサイド化するステップと、
前記シリサイドコンタクト上に底部電極を形成するステップと、
前記底部電極上に前記可変抵抗材料メモリを形成するステップと、
前記可変抵抗材料メモリ上に上部電極を形成するステップと、を含む、請求項９に記載の工程。 - 装置であって、
下側の半導体基板より上に配置される上側の半導体基板であって、上側の半導体基板が、浅いトレンチ分離構造によって分離されるピラーを含む、上側の半導体基板と、
前記ピラーの上面に配置される第１のエピタキシャル膜と、
前記第１のエピタキシャル膜よりも上および前記膜上に配置される第２の膜であって、第１のエピタキシャル膜および第２のエピタキシャル膜はダイオードを形成する、第２の膜と、
前記第１のエピタキシャル膜の下に配置されるサリサイドワード線と、を含む、装置。 - 請求項１２に記載の装置であって、
前記第２のエピタキシャル膜に接触するシリサイドコンタクトと、
前記シリサイドコンタクト上に配置される底部電極と、
前記底部電極上に配置される可変抵抗材料メモリと、
前記可変抵抗材料メモリ上に配置される上部電極と、をさらに含む、装置。 - 前記埋め込みサリサイドワード線上に配置されるスペーサをさらに含む、請求項１２に記載の装置。
- 前記ピラー内のアンダーカットを充填する埋め込み酸化層をさらに含む、請求項１２に記載の装置。
- 前記埋め込みサリサイドワード線より上に配置されるスペーサと、
前記ピラー内のアンダーカットを充填する埋め込み酸化層と、をさらに含む、請求項１２に記載の装置。 - 装置であって、
下側の半導体基板より上に配置される上側の半導体基板であって、浅いトレンチ分離構造によって分離されるピラーを含む、上側の半導体基板と、
前記ピラーの上面に配置される第１のエピタキシャル膜と、
前記第１のエピタキシャル膜よりも上および前記膜上に配置される第２のエピタキシャル膜であって、第１のエピタキシャル膜および第２のエピタキシャル膜はダイオードを形成する、第２のエピタキシャル膜と、
離間して、かつ前記ダイオードの隣に配置される金属製のワード線と、を含む、装置。 - 前記第２のエピタキシャル膜に接触するシリサイドコンタクトと、
前記シリサイドコンタクト上に配置される底部電極と、
前記底部電極上に配置される可変抵抗材料メモリと、
前記可変抵抗材料メモリ上に配置される上部電極と、をさらに含む、請求項１７に記載の装置。 - 前記ピラー内のアンダーカットを充填する埋め込み酸化層をさらに含む、請求項１７に記載の装置。
- デバイスであって、
第１のデバイス構成要素と、
前記第１のデバイス構成要素に接続する第２のデバイス構成要素と、
第２のデバイス構成要素に接続した可変抵抗材料メモリダイオードデバイスであって、前記ダイオードの下に配置される埋め込みサリサイドワード線、または、離間され、かつ、前記ダイオードの隣に配置される金属製のスペーサのうちの少なくとも１つを含む、可変抵抗材料メモリダイオードデバイスと、を含む、デバイス。 - 前記ダイオードが、前記ダイオードに接触するシリサイドコンタクトを含む、請求項２０に記載のデバイス。
- 前記可変抵抗材料メモリが、合金、準金属成分、金属酸化物、およびカルコゲニドから選択される、請求項２０に記載のデバイス。
- コンピューティングシステムであって、
プロセッサと、
メモリシステムであって、前記メモリシステムが、第２のデバイス構成要素に接続した可変抵抗材料メモリダイオードデバイスを含み、前記可変抵抗材料メモリダイオードデバイスは、前記ダイオードの下に配置される埋め込みサリサイドワード線、または、離間して、かつ、前記ダイオードの隣に配置される金属製のスペーサのうちの少なくとも１つを含む、メモリシステムと、を含む、コンピューティングシステム。 - 前記ダイオードが、前記ダイオードに接触するシリサイドコンタクトを含む、請求項２３に記載のコンピューティングシステム。
- 前記可変抵抗材料メモリが、合金、準金属成分、酸化金属、およびカルコゲニドから選択される、請求項２３に記載のコンピューティングシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/857,682 | 2007-09-19 | ||
| US11/857,682 US9129845B2 (en) | 2007-09-19 | 2007-09-19 | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
| PCT/US2008/010870 WO2009038747A2 (en) | 2007-09-19 | 2008-09-18 | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010539729A true JP2010539729A (ja) | 2010-12-16 |
| JP5677089B2 JP5677089B2 (ja) | 2015-02-25 |
Family
ID=40453541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010525828A Active JP5677089B2 (ja) | 2007-09-19 | 2008-09-18 | クロスポイント型可変抵抗材料メモリの埋め込み低抵抗金属ワード線 |
Country Status (7)
| Country | Link |
|---|---|
| US (5) | US9129845B2 (ja) |
| EP (1) | EP2191509B1 (ja) |
| JP (1) | JP5677089B2 (ja) |
| KR (1) | KR101531071B1 (ja) |
| CN (1) | CN101803025B (ja) |
| TW (1) | TWI387060B (ja) |
| WO (1) | WO2009038747A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107528A (ja) * | 2012-11-30 | 2014-06-09 | Hitachi Ltd | 相変化メモリ |
| JP2022528214A (ja) * | 2018-11-26 | 2022-06-09 | マイクロン テクノロジー，インク． | カルコゲナイドメモリデバイスの構成要素及び組成物 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9129845B2 (en) | 2007-09-19 | 2015-09-08 | Micron Technology, Inc. | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
| US7876597B2 (en) | 2007-09-19 | 2011-01-25 | Micron Technology, Inc. | NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same |
| US8084759B2 (en) * | 2007-10-31 | 2011-12-27 | Qimonda Ag | Integrated circuit including doped semiconductor line having conductive cladding |
| KR101006528B1 (ko) * | 2008-11-10 | 2011-01-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
| US8786007B2 (en) | 2008-12-03 | 2014-07-22 | Samsung Electronics Co., Ltd. | Three-dimensional nonvolatile memory device |
| US8320181B2 (en) * | 2009-08-25 | 2012-11-27 | Micron Technology, Inc. | 3D memory devices decoding and routing systems and methods |
| US8288795B2 (en) * | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
| US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
| US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
| US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
| US8883589B2 (en) | 2010-09-28 | 2014-11-11 | Sandisk 3D Llc | Counter doping compensation methods to improve diode performance |
| US8766227B1 (en) * | 2010-11-10 | 2014-07-01 | Contour Semiconductor, Inc. | Pinched center resistive change memory cell |
| US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
| US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
| US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
| US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
| US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
| CN102956820B (zh) * | 2011-08-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的形成方法 |
| US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
| US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
| US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
| KR102008317B1 (ko) | 2012-03-07 | 2019-08-07 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조방법 |
| US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US8934285B2 (en) * | 2012-10-15 | 2015-01-13 | Marvell World Trade Ltd. | Method and apparatus for forming a contact in a cell of a resistive random access memory to reduce a voltage required to program the cell |
| US9553262B2 (en) * | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
| US9111853B2 (en) * | 2013-03-15 | 2015-08-18 | Micron Technology, Inc. | Methods of forming doped elements of semiconductor device structures |
| US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
| US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
| US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
| KR20160004525A (ko) | 2014-07-03 | 2016-01-13 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US9748311B2 (en) * | 2014-11-07 | 2017-08-29 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
| US9418868B1 (en) | 2015-03-13 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating semiconductor device with reduced trench distortions |
| US20190280047A1 (en) * | 2016-09-30 | 2019-09-12 | Intel Corporation | Dual pedestal memory |
| US10163977B1 (en) | 2017-03-22 | 2018-12-25 | Micron Technology, Inc. | Chalcogenide memory device components and composition |
| US10727405B2 (en) * | 2017-03-22 | 2020-07-28 | Micron Technology, Inc. | Chalcogenide memory device components and composition |
| CN114256412A (zh) | 2020-09-25 | 2022-03-29 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204742A (ja) * | 1998-01-20 | 1999-07-30 | Sony Corp | メモリ及び情報機器 |
| JP2006040981A (ja) * | 2004-07-22 | 2006-02-09 | Sharp Corp | 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法 |
| JP2006514781A (ja) * | 2003-04-03 | 2006-05-11 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | ３次元メモリアレイ |
| JP2006237605A (ja) * | 2005-02-24 | 2006-09-07 | Samsung Electronics Co Ltd | セルダイオードを採用する相変移記憶素子及びその製造方法 |
| JP2007005785A (ja) * | 2005-06-20 | 2007-01-11 | Samsung Electronics Co Ltd | 互いに自己整合的に形成されたセルダイオード及び下部電極を有する相変化記憶セル及びその製造方法 |
| JP2007019559A (ja) * | 2006-10-23 | 2007-01-25 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JP2007329480A (ja) * | 2006-06-09 | 2007-12-20 | Samsung Electronics Co Ltd | 埋め込みビットラインの形成方法 |
| JP2008078663A (ja) * | 2006-09-20 | 2008-04-03 | Samsung Electronics Co Ltd | 互いに異なる相変化物質を備えたメモリセルを有する相変化メモリ素子、それに関連した方法及びシステム |
| WO2008149493A1 (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corporation | 抵抗変化型記憶装置 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
| JPH10321724A (ja) * | 1997-03-19 | 1998-12-04 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2000236078A (ja) | 1999-02-15 | 2000-08-29 | Sony Corp | 不揮発性半導体記憶装置 |
| US6490194B2 (en) * | 2001-01-24 | 2002-12-03 | Infineon Technologies Ag | Serial MRAM device |
| US6747286B2 (en) * | 2001-06-30 | 2004-06-08 | Ovonyx, Inc. | Pore structure for programmable device |
| US6992365B2 (en) * | 2001-10-12 | 2006-01-31 | Ovonyx, Inc. | Reducing leakage currents in memories with phase-change material |
| US6888743B2 (en) * | 2002-12-27 | 2005-05-03 | Freescale Semiconductor, Inc. | MRAM architecture |
| US6819583B2 (en) | 2003-01-15 | 2004-11-16 | Sharp Laboratories Of America, Inc. | Ferroelectric resistor non-volatile memory array |
| JP4167513B2 (ja) * | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP2004319725A (ja) | 2003-04-16 | 2004-11-11 | Fujitsu Ltd | 磁気ランダムアクセスメモリ装置 |
| JP4113493B2 (ja) | 2003-06-12 | 2008-07-09 | シャープ株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
| JP2005056989A (ja) * | 2003-08-01 | 2005-03-03 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP4192060B2 (ja) | 2003-09-12 | 2008-12-03 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP4767861B2 (ja) | 2003-10-31 | 2011-09-07 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | ナノコンタクト磁気メモリデバイス |
| US8018024B2 (en) * | 2003-12-03 | 2011-09-13 | Sandisk 3D Llc | P-i-n diode crystallized adjacent to a silicide in series with a dielectric antifuse |
| US7298640B2 (en) * | 2004-05-03 | 2007-11-20 | Symetrix Corporation | 1T1R resistive memory array with chained structure |
| KR100634371B1 (ko) * | 2004-05-25 | 2006-10-16 | 삼성전자주식회사 | 저항 소자를 구비하는 반도체 장치 및 그 제조 방법 |
| DE102004026003B3 (de) * | 2004-05-27 | 2006-01-19 | Infineon Technologies Ag | Resistive Speicherzellen-Anordnung |
| US7518182B2 (en) * | 2004-07-20 | 2009-04-14 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
| KR100682899B1 (ko) | 2004-11-10 | 2007-02-15 | 삼성전자주식회사 | 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법 |
| US20060138467A1 (en) * | 2004-12-29 | 2006-06-29 | Hsiang-Lan Lung | Method of forming a small contact in phase-change memory and a memory cell produced by the method |
| KR100682913B1 (ko) * | 2005-01-06 | 2007-02-15 | 삼성전자주식회사 | 하이브리드 멀티비트 비휘발성 메모리 소자 및 그 동작 방법 |
| WO2006095389A1 (ja) * | 2005-03-04 | 2006-09-14 | Fujitsu Limited | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
| KR100657958B1 (ko) * | 2005-04-13 | 2006-12-14 | 삼성전자주식회사 | 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자 |
| US20060268593A1 (en) | 2005-05-25 | 2006-11-30 | Spansion Llc | Read-only memory array with dielectric breakdown programmability |
| JP2006351789A (ja) * | 2005-06-15 | 2006-12-28 | Toshiba Corp | 半導体集積回路装置 |
| US7273777B2 (en) * | 2005-08-02 | 2007-09-25 | International Business Machines Corporation | Formation of fully silicided (FUSI) gate using a dual silicide process |
| US8637342B2 (en) * | 2005-11-10 | 2014-01-28 | Ovonyx, Inc. | Phase change memory with threshold switch select device |
| KR100684889B1 (ko) * | 2005-11-17 | 2007-02-20 | 삼성전자주식회사 | 고집적 반도체 장치 및 그 제조 방법 |
| US7360814B2 (en) * | 2005-12-02 | 2008-04-22 | Castagno Leo L | Interior space expansion system |
| KR100725370B1 (ko) * | 2006-01-05 | 2007-06-07 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치 |
| US7335927B2 (en) | 2006-01-30 | 2008-02-26 | Internatioanl Business Machines Corporation | Lateral silicided diodes |
| KR100723527B1 (ko) * | 2006-02-13 | 2007-05-30 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자 |
| JP4398945B2 (ja) | 2006-02-23 | 2010-01-13 | シャープ株式会社 | 不揮発性半導体記憶装置及びデータ書き換え方法 |
| DE102006035922B4 (de) | 2006-07-31 | 2014-04-17 | Johnson Controls Headliner Gmbh | Fahrzeugverkleidungsteil mit im Wesentlichen symmetrisch vorgesehenem Schichtaufbau und Verfahren zur Herstellung eines Fahrzeugverkleidungsteils |
| US7989328B2 (en) * | 2006-12-19 | 2011-08-02 | Spansion Llc | Resistive memory array using P-I-N diode select device and methods of fabrication thereof |
| US7800093B2 (en) * | 2007-02-01 | 2010-09-21 | Qimonda North America Corp. | Resistive memory including buried word lines |
| US7745812B2 (en) * | 2007-06-21 | 2010-06-29 | Qimonda North America Corp. | Integrated circuit including vertical diode |
| US7838860B2 (en) * | 2007-06-21 | 2010-11-23 | Qimonda Ag | Integrated circuit including vertical diode |
| US20080315171A1 (en) * | 2007-06-21 | 2008-12-25 | Thomas Happ | Integrated circuit including vertical diode |
| US7863610B2 (en) * | 2007-08-22 | 2011-01-04 | Qimonda North America Corp. | Integrated circuit including silicide region to inhibit parasitic currents |
| US7876597B2 (en) | 2007-09-19 | 2011-01-25 | Micron Technology, Inc. | NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same |
| US9129845B2 (en) | 2007-09-19 | 2015-09-08 | Micron Technology, Inc. | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
-
2007
- 2007-09-19 US US11/857,682 patent/US9129845B2/en active Active
-
2008
- 2008-09-18 WO PCT/US2008/010870 patent/WO2009038747A2/en active Application Filing
- 2008-09-18 EP EP20080832147 patent/EP2191509B1/en active Active
- 2008-09-18 KR KR1020107008373A patent/KR101531071B1/ko active IP Right Grant
- 2008-09-18 CN CN200880107834.5A patent/CN101803025B/zh active Active
- 2008-09-18 JP JP2010525828A patent/JP5677089B2/ja active Active
- 2008-09-19 TW TW97136210A patent/TWI387060B/zh active
-
2015
- 2015-09-03 US US14/844,747 patent/US9666800B2/en active Active
-
2017
- 2017-05-26 US US15/606,624 patent/US10090464B2/en active Active
-
2018
- 2018-09-11 US US16/127,984 patent/US10573812B2/en active Active
- 2018-09-11 US US16/128,052 patent/US10847722B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204742A (ja) * | 1998-01-20 | 1999-07-30 | Sony Corp | メモリ及び情報機器 |
| JP2006514781A (ja) * | 2003-04-03 | 2006-05-11 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | ３次元メモリアレイ |
| JP2006040981A (ja) * | 2004-07-22 | 2006-02-09 | Sharp Corp | 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法 |
| JP2006237605A (ja) * | 2005-02-24 | 2006-09-07 | Samsung Electronics Co Ltd | セルダイオードを採用する相変移記憶素子及びその製造方法 |
| JP2007005785A (ja) * | 2005-06-20 | 2007-01-11 | Samsung Electronics Co Ltd | 互いに自己整合的に形成されたセルダイオード及び下部電極を有する相変化記憶セル及びその製造方法 |
| JP2007329480A (ja) * | 2006-06-09 | 2007-12-20 | Samsung Electronics Co Ltd | 埋め込みビットラインの形成方法 |
| JP2008078663A (ja) * | 2006-09-20 | 2008-04-03 | Samsung Electronics Co Ltd | 互いに異なる相変化物質を備えたメモリセルを有する相変化メモリ素子、それに関連した方法及びシステム |
| JP2007019559A (ja) * | 2006-10-23 | 2007-01-25 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| WO2008149493A1 (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corporation | 抵抗変化型記憶装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107528A (ja) * | 2012-11-30 | 2014-06-09 | Hitachi Ltd | 相変化メモリ |
| JP2022528214A (ja) * | 2018-11-26 | 2022-06-09 | マイクロン テクノロジー，インク． | カルコゲナイドメモリデバイスの構成要素及び組成物 |
| JP7471293B2 (ja) | 2018-11-26 | 2024-04-19 | マイクロン テクノロジー，インク． | カルコゲナイドメモリデバイスの構成要素及び組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10090464B2 (en) | 2018-10-02 |
| JP5677089B2 (ja) | 2015-02-25 |
| WO2009038747A3 (en) | 2009-06-04 |
| TWI387060B (zh) | 2013-02-21 |
| EP2191509B1 (en) | 2013-03-06 |
| WO2009038747A2 (en) | 2009-03-26 |
| US20190027685A1 (en) | 2019-01-24 |
| CN101803025A (zh) | 2010-08-11 |
| TW200924118A (en) | 2009-06-01 |
| US20090072341A1 (en) | 2009-03-19 |
| KR20100082341A (ko) | 2010-07-16 |
| US20170263865A1 (en) | 2017-09-14 |
| KR101531071B1 (ko) | 2015-06-23 |
| US9129845B2 (en) | 2015-09-08 |
| US9666800B2 (en) | 2017-05-30 |
| CN101803025B (zh) | 2014-07-02 |
| EP2191509A4 (en) | 2011-12-07 |
| US10847722B2 (en) | 2020-11-24 |
| US10573812B2 (en) | 2020-02-25 |
| EP2191509A2 (en) | 2010-06-02 |
| US20190027684A1 (en) | 2019-01-24 |
| US20150380647A1 (en) | 2015-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5677089B2 (ja) | クロスポイント型可変抵抗材料メモリの埋め込み低抵抗金属ワード線 | |
| US8951832B2 (en) | Variable-resistance material memories and methods | |
| TWI415220B (zh) | 埋藏矽化物結構及其製造方法 | |
| EP2232555B1 (en) | 3-d and 3-d schottky diode for cross-point, variable-resistance material memories, and processes of forming same | |
| US20070295948A1 (en) | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement | |
| US7858961B2 (en) | Phase change memory devices and methods for fabricating the same | |
| TW201017947A (en) | Memory devices and methods of forming the same | |
| TW201027714A (en) | Polysilicon plug bipolar transistor for phase change memory | |
| US20100227449A1 (en) | Method of forming memory device | |
| JP2008182230A (ja) | 相変化メモリ装置およびその製造方法 | |
| US20090161406A1 (en) | Non-volatile memory and method for fabricating the same | |
| TWI274401B (en) | Method of forming memory cell, memory cell and an array of memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110913 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131022 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140723 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140723 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5677089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |