CN102956820B - 相变存储器的形成方法 - Google Patents
相变存储器的形成方法 Download PDFInfo
- Publication number
- CN102956820B CN102956820B CN201110252705.9A CN201110252705A CN102956820B CN 102956820 B CN102956820 B CN 102956820B CN 201110252705 A CN201110252705 A CN 201110252705A CN 102956820 B CN102956820 B CN 102956820B
- Authority
- CN
- China
- Prior art keywords
- electrode
- sub
- phase transition
- formation method
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明的实施例提供了一种相变存储器的形成方法,包括:提供包括底部电极的基底,所述基底表面形成有层间介质层,所述层间介质层内形成有开口,所述开口暴露出所述底部电极表面,所述开口内填充满与所述层间介质层表面齐平的电极薄膜;去除部分厚度的所述电极薄膜,形成环绕所述开口的侧壁、且位于所述电极薄膜表面的牺牲层;形成与所述牺牲层相对应的环状第一子电极,所述第一子电极环绕所述开口的侧壁、且与所述底部电极电连接。本发明的实施例中形成的相变存储器的成品率和可靠性高,驱动电流密度大。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种相变存储器的形成方法。
背景技术
相变存储器(phasechangerandomaccessmemory,PCRAM)是基于20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的。PCRAM存储器主要通过其中的固态相变材料在晶态和非晶态间的可逆相变来实现存储的功能。
随着相变存储器的小型化,为了提高相变存储器的驱动电流密度,通常需要减小第一电极和相变电极的接触面积,而把第一电极做成环状结构。现有技术的相变存储器的形成方法,包括:
请参考图1,提供基底100;所述基底100表面形成有第一电极层101;所述第一电极层101表面形成有掩膜层103;
请参考图2,在所述掩膜层103内形成第一开口104,所述第一开口104暴露出第一电极层101;
请参考图3,形成位于所述第一开口104的侧壁、且位于所述第一电极层101表面的侧墙105;
请参考图4,去除所述掩膜层;
请参考图5,以所述侧墙105为掩膜,去除部分第一电极层101以形成第一电极107,并暴露出基底100;
请结合参考图6和图7,去除所述侧墙105,暴露出环形的第一电极107。
现有技术的相变存储器的形成方法中,在完成上述步骤之后,再形成与第一电极相连的相变电极、第二电极等。然而现有技术的相变存储器的成品率和可靠性低。
更多关于相变存储器的形成方法,请参考公开号为“US20090227066A1”的美国专利。
发明内容
本发明解决的问题是提供一种相变存储器制造的成品率和可靠性高的现编存储器的形成方法。
为解决上述问题,本发明提供了一种相变存储器的形成方法,包括:
提供包括底部电极的基底,所述基底表面形成有层间介质层,所述层间介质层内形成有开口,所述开口暴露出所述底部电极表面,所述开口内填充满与所述层间介质层表面齐平的电极薄膜;
去除部分厚度的所述电极薄膜,形成环绕所述开口的侧壁、且位于所述电极薄膜表面的牺牲层;
形成与所述牺牲层相对应的环状第一子电极,所述第一子电极环绕所述开口的侧壁、且与所述底部电极电连接。
可选地,所述牺牲层的形成步骤为:形成覆盖所述开口的侧壁、电极薄膜和层间介质层的牺牲薄膜;平坦化所述牺牲薄膜暴露出所述层间介质层表面;去除位于所述电极薄膜表面的部分牺牲薄膜,暴露出所述电极薄膜表面,形成位于所述开口的侧壁的牺牲层。
可选地,所述第一子电极的特征尺寸为
可选地,所述第一子电极的形成步骤为:以所述牺牲层为掩膜,去除剩余的部分厚度的电极薄膜;或者以所述牺牲层为掩膜,刻蚀所述电极薄膜直至暴露出所述底部电极表面。
可选地,当去除剩余的部分厚度的电极薄膜时,还形成位于所述开口内、且位于所述底部电极表面的第二子电极,所述第二子电极的形状为圆柱,所述圆柱的直径与所述开口的直径相同,所述第一子电极形成在所述第二子电极表面。
可选地,所述牺牲层的厚度小于所述开口的直径的1/4。
可选地,所述牺牲层的厚度小于所述去除部分厚度的所述电极薄膜的厚度。
可选地,所述去除部分厚度的所述电极薄膜的厚度与所述开口的直径的比值为1∶1。
可选地,所述第一子电极的材料为钨或多晶硅。
可选地,所述牺牲层的材料为多晶硅、氮化硅、掺杂氮的碳中的一种。
可选地,所述牺牲层的形成步骤包括:形成覆盖所述开口的侧壁、电极薄膜和层间介质层的第一牺牲薄膜;形成位于所述开口内、且位于所述第一牺牲薄膜表面的第二牺牲薄膜;平坦化所述第一牺牲薄膜和第二牺牲薄膜,暴露出所述层间介质层表面。
可选地,在形成所述牺牲层时,还形成有:位于所述开口的中心的中间层,所述中间层包括位于所述开口的中心的第一牺牲薄膜,及位于所述第一牺牲薄膜表面的第二牺牲薄膜。
可选地,所述第一子电极的形成步骤包括:去除所述牺牲层,形成环状空隙和位于所述开口的中心的中间层;在所述环状空隙内形成第一子电极。
可选地,所述第一子电极的特征尺寸为
可选地,在所述环状空隙内形成第一子电极的形成工艺为选择性无电金属沉积工艺。
可选地,所述选择性无电金属沉积工艺的温度为20℃~90℃,化学试剂中包括氧化剂H3P(W3O10)4,0.23~0.25mol/l的还原剂NaH2PO2,PH值为8.9~9的KOH溶液。
可选地,所述第一牺牲薄膜的厚度小于所述开口的直径的1/4。
可选地,所述第一牺牲薄膜的厚度小于所述去除部分厚度的所述电极薄膜的厚度。
可选地,所述去除部分厚度的所述电极薄膜的厚度与所述开口的直径的比值为1∶1。
可选地,所述第一牺牲薄膜的材料为多晶硅、氮化硅、掺杂氮的碳中的一种;所述第二牺牲薄膜的材料为氮化硅、掺杂氮的碳中的一种。
可选地,所述第一子电极的材料为钨或多晶硅。
可选地,还包括:形成位于所述开口内、且位于所述底部电极表面的第二子电极,所述第二子电极的形状为圆柱,所述圆柱的直径与所述开口的直径相同,所述第一子电极形成在所述第二子电极表面。
可选地,所述第二子电极的材料为多晶硅或钨。
可选地,还包括:形成位于所述子电极表面的相变层;形成位于所述相变层表面的顶部电极。
可选地,所述相变层的材料为GexSbyTez,其中,0<x,y,z<1,且x+y+z=1。
与现有技术相比,本发明的实施例具有以下优点:
本发明的实施例中,形成的环绕所述开口的侧壁、且与所述底部电极表面接触的子电极,所述子电极至少包括环状的第一子电极,由于所述开口的侧壁为环状的第一子电极提供了保护,所述第一子电极不易横向滑动后剥落或断裂,本发明实施例的相变存储器的成品率和可靠性高。
进一步的,本发明的一个实施例中,所述牺牲层形成在所述开口的侧壁,由于有所述开口的侧壁的保护,在后续工艺步骤中,所述牺牲层也不易横向滑动造成剥落或断裂,本发明实施例的相变存储器的成品率和可靠性高。
更进一步的,本发明的另一个实施例中,去除所述牺牲层后,形成环状空隙,在所述环状空隙内形成第一子电极。所述环状空隙两侧的开口侧壁和中间层的为所述第一子电极提供了双重保护,使得所述第一子电极不易横向移动发生剥落或断裂,因而可以形成特征尺寸更小的第一子电极,提高了相变存储器的驱动电流,成品率和可靠性。并且,采用选择性无电金属沉积工艺在中间层和所述开口之间的环状空隙内形成第一子电极,其形成工艺简单。
附图说明
图1~图7是现有技术的相变存储器的形成过程的剖面结构示意图;
图8是本发明的实施例的相变存储器的形成方法的流程示意图;
图9~图12、图14~图17是本发明的第一实施例的相变存储器的形成过程的剖面结构示意图;
图13、图18~图23是本发明的第二实施例的相变存储器的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述,现有技术的相变存储器的成品率和可靠性低。本发明的发明人经过研究后发现,现有技术的相变存储器的成品率和可靠性低主要由以下两个方面的原因:一方面,由于形成的侧墙的特征尺寸(<100nm)较小,在去除所述掩膜层时,侧墙容易受到影响横向滑动发生剥落,影响后续工艺,从而影响相变存储器的成品率和可靠性;另一方面,以所述侧墙为掩膜形成的环形的第一电极的特征尺寸(<100nm)也较小,在形成所述第一电极后,再采用湿法刻蚀工艺去除侧墙时,所述第一电极也容易横向滑动发生剥落,影响相变存储器的成品率和可靠性。
发明人经过研究后发现,在形成相变存储器的过程中,所述侧墙和第一电极均是由于特征尺寸较小导致容易横向滑动发生的剥落,若在开口内形成侧墙和第一电极,所述开口的侧壁可以起到防止侧墙和第一电极横向滑动,从而可以有效的防止所述侧墙和第一电极剥落,提高相变存储器的成品率和可靠性。
进一步的,请参考图8,发明人提供了一种相变存储器的形成方法,包括:
步骤S201,提供包括底部电极的基底,所述基底表面形成有层间介质层,所述层间介质层内形成有开口,所述开口暴露出所述底部电极表面,所述开口内填充满与所述层间介质层表面齐平的电极薄膜;
步骤S203,去除部分厚度的所述电极薄膜,形成环绕所述开口的侧壁、且位于所述电极薄膜表面的牺牲层;
步骤S205,形成与所述牺牲层相对应的环状第一子电极,所述第一子电极环绕所述开口的侧壁、且与所述底部电极电连接。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
第一实施例
请参考图9~图12、图14~图17,图9~图12、图14~图17示出了本发明的第一实施例的相变存储器的形成过程的剖面结构示意图。
请参考图9,提供包括底部电极401的基底400,所述基底400表面形成有层间介质层402,所述层间介质层402内形成有开口(未标示),所述开口暴露出所述底部电极401表面,所述开口内填充满与所述层间介质层402表面齐平的电极薄膜403。
所述基底400为硅衬底或绝缘体上硅,所述基底400内除包括底部电极401外,还包括用于形成相变存储器中的其他器件(未图示)。其中,所述底部电极401用于电连接所述器件和相变电极,所述底部电极401的材料为多晶硅或钨。
考虑到后续形成的子电极的特征尺寸较小,为使所述子电极不易横向移动发生剥落或断裂,本发明实施例的发明人发现,可以在所述基底400表面形成层间介质层402,然后在所述层间介质层402内形成暴露所述底部电极401表面的开口。通常,所述开口的直径为100nm~200nm。在后续工艺中,在所述开口内形成子电极,所述开口的侧壁可以起到保护子电极的作用,从而有效的避免了子电极横向移动导致的剥落或断裂问题。其中,所述层间介质层402的材料为绝缘材料,例如氧化硅等。
所述电极薄膜403用于后续形成子电极,所述电极薄膜403的材料为导电材料,通常所述电极薄膜403的材料为多晶硅或钨。在本发明的实施例中,选取多晶硅材料形成所述电极薄膜403。
请参考图10,去除部分厚度的所述电极薄膜403。
去除部分厚度的所述电极薄膜403,用于后续形成牺牲层。所述去除部分厚度的所述电极薄膜403采用的工艺为刻蚀工艺,例如干法刻蚀。为了便于后续形成牺牲层,所述去除部分厚度的所述电极薄膜403的厚度不能太小,并且为了使刻蚀工艺后形成的第二子电极的质量好,所述去除部分厚度的所述电极薄膜403的厚度与所述开口的直径的比值为1∶1。
请参考图11,形成位于所述开口的侧壁的牺牲层407。
所述牺牲层407的具体形成步骤包括:形成覆盖所述开口的侧壁、电极薄膜403和层间介质层402的牺牲薄膜(未图示);平坦化所述牺牲薄膜暴露出所述层间介质层402表面;去除位于所述电极薄膜403表面的部分牺牲薄膜,暴露出所述电极薄膜403表面,形成位于所述开口的侧壁的牺牲层407。
其中,所述牺牲薄膜的形成工艺为沉积工艺,例如物理气相沉积工艺、化学气相沉积工艺、原子层沉积中的一种;所述牺牲薄膜的厚度小于所述去除部分厚度的电极薄膜的厚度;所述牺牲薄膜的材料为多晶硅、氮化硅、掺杂氮的碳中的一种。在本发明的实施例中,所述牺牲薄膜的厚度为
所述牺牲层407用于后续形成环状的第一子电极。由于所述牺牲层407的厚度与后续形成的第一子电极的特征尺寸有关,而所述牺牲层407由牺牲薄膜形成。因此,所述牺牲薄膜的厚度的选择决定了后续形成的第一子电极的特征尺寸。在本发明的实施例中,所述牺牲薄膜的厚度小于所述开口的直径的1/2,当所述牺牲薄膜的厚度小于所述开口的直径的1/4,即牺牲层407的厚度小于所述开口的直径的1/4,后续形成的相变存储器的驱动电流密度高。优选地,当所述牺牲薄膜的厚度为时,形成的相变存储器的驱动电流密度高。
由于去除剩余的电极薄膜的厚度不同,形成的子电极的结构不同,后续形成的相变存储器的结构也不同,至少有以下两个实例:
实例1
请参考图12,以所述牺牲层407为掩膜,刻蚀所述剩余的电极薄膜,形成环绕所述开口的侧壁、且与所述底部电极401表面接触的子电极(未标示),所述子电极至少包括环状的第一子电极409。
刻蚀所述电极薄膜的工艺为干法刻蚀,由于是在所述开口内以所述牺牲层为掩膜刻蚀所述电极薄膜,所述开口的侧壁对所述牺牲层构成了保护作用,所述牺牲层不会在刻蚀所述电极薄膜的工艺过程中发生横向移动而剥落或者断裂。由于干法刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
图12所示的是刻蚀部分电极薄膜后形成的子电极,所述子电极包括位于所述开口内、且位于所述底部电极401表面的第二子电极405、和位于所述第二子电极405表面的第一子电极409。
其中,所述第二子电极的形状为圆柱,所述圆柱的直径与所述开口的直径相同,所述第一子电极形成在所述第二子电极表面;所述第一子电极409为环状,所述第一子电极409的特征尺寸与所述牺牲层407的厚度(即牺牲薄膜的厚度)相等。所述第一子电极409的特征尺寸为所述第一子电极409的外径与内径之差,所述第一子电极409的外径与所述开口的直径相等。在本发明的实施例中,所述第一子电极409的外径为50nm~100nm。
通常,形成的环状的第一子电极409的特征尺寸为在本发明实施例中,所述环状的第一子电极409的特征尺寸为虽然较小,但由于有所述开口的侧壁的保护,所述第一子电极409也不易发生横向移动而剥落或断裂,后续形成的相变存储器的成品率和可靠性高。
实例2
请参考图13,以所述牺牲层407为掩膜,去除所述剩余的电极薄膜,直至暴露出底部电极401,形成的所述子电极即为环状的第一子电极410。
与实例1相同,通常形成的环状的第一子电极410的特征尺寸为 在本发明实施例中,所述环状的第一子电极410的特征尺寸为
去除所述剩余的电极薄膜采用的工艺为刻蚀工艺,例如干法刻蚀,具体请参考实例1。
在以上两个实例中,所述子电极和底部电极401共同构成第一电极,用于电连接基底400内的其他器件和相变电极。
在形成所述第一子电极后,以实例1为例,对后续形成步骤进行说明。
请参考图14,去除所述牺牲层,暴露出所述第一子电极409表面。
其中,去除所述牺牲层采用的工艺为湿法刻蚀或等离子体去除工艺。由于去除所述牺牲层的工艺已为本领域技术人员所述知,在此不再赘述。
请参考图15,形成覆盖所述第一子电极409表面的隔离层411,平坦化所述层间介质层402和隔离层411,使所述层间介质层402和隔离层411表面与第一子电极409的表面齐平。
所述隔离层411的材料为绝缘材料,例如氧化硅、氮化硅、掺杂氮的碳中的一种。
在本发明的实施例中,平坦化所述层间介质层402的工艺为化学机械抛光。由于化学机械抛光工艺为本领域技术人员所熟知,在此不再赘述。
需要说明的是,在本发明的其他实施例中,也可以在形成第一子电极409之后,去除牺牲层之前,形成隔离层411,之后再平坦化所述牺牲层、隔离层和层间介质层。
请参考图16,形成位于所述子电极405表面的相变层413;形成位于所述相变层413表面的顶部电极415。
所述相变层413用于形成相变电极,所述相变电极在加热状态下在晶态和非晶态之间发生可逆相变,以实现读取或存储数据。所述相变层413的材料为GexSbyTez,其中,0<x,y,z<1,且x+y+z=1。
所述顶部电极415的材料为多晶硅或钨。所述第一电极、相变电极和顶部电极共同用于实现相变存储器的数据的读取或存储。
上述步骤完成后,本发明实施例的相变存储器的制作完成。本发明实施例的形成方法中,由于受到所述开口的侧壁的保护,无论是牺牲层还是第一子电极,都不易发生横向移动或断裂,形成的相变存储器的成品率和可靠性高,且形成工艺简单。
请继续参考图16,采用实例1的方法形成的相变存储器的结构包括:
具有底部电极401的基底400;位于所述基底400表面的层间介质层402,所述层间介质层402内具有暴露所述底部电极401的开口;位于所述开口内、且与所述层间介质层402表面齐平的子电极,所述子电极包括位于所述开口内、且位于所述底部电极401表面的第二子电极405,及位于所述第二子电极405表面且与所述层间介质层402表面齐平的第一子电极409;位于所述第一子电极409表面且与层间介质层402表面齐平的隔离层411;位于所述第一子电极409和隔离层411表面的相变层413;位于所述相变层413表面的顶部电极415。
采用本发明实例1的方法形成的相变存储器,成品率和可靠性高,并且驱动电流密度大。
请参考图17,采用实例2的方法形成的相变存储器的结构包括:
具有底部电极401的基底400;位于所述基底400表面的层间介质层402,所述层间介质层402内具有暴露所述底部电极401的开口;位于所述开口内、且与所述层间介质层402表面齐平的子电极(第一子电极)410;位于所述底部电极401表面且与层间介质层402表面齐平的隔离层411;位于所述第一子电极409和隔离层411表面的相变层413;位于所述相变层413表面的顶部电极415。
采用本发明实例2的方法形成的相变存储器的成品率和可靠性高,驱动电流密度更大。
第二实施例
请参考图18~图23,图18~图23示出了本发明第二实施例的相变存储器的形成方法及结构。
请参考图18,提供包括底部电极501的基底500,所述基底500表面形成有层间介质层502,所述层间介质层502内形成有开口(未标示),所述开口暴露出所述底部电极501表面,所述开口内填充满与所述层间介质层502表面齐平的电极薄膜(未标示)。
其中,所述基底500为硅衬底或绝缘体上硅,所述基底500内除包括底部电极501外,还包括用于形成相变存储器中的其他器件(未图示);所述底部电极501用于电连接所述器件和相变电极,所述底部电极501的材料为多晶硅或钨;所述层间介质层502的材料为绝缘材料,例如氧化硅等,通常所述开口的直径为100nm~200nm。;所述电极薄膜的材料为多晶硅或钨。
请继续参考图18,去除部分厚度的所述电极薄膜,形成第二子电极505;
所述去除部分厚度的所述电极薄膜采用的工艺为刻蚀工艺,例如干法刻蚀。为了便于后续形成第一牺牲薄膜,所述去除部分厚度的所述电极薄膜的厚度不能太小,并且为了使刻蚀工艺后形成的第二子电极505的质量好,通常所述去除部分厚度的电极薄膜的厚度与所述开口的直径的比值为1∶1。在本发明的第二实施例中,所述去除部分厚度的电极薄膜的厚度为
之后,请参考图19~图20,形成环绕所述开口的侧壁、且位于所述第二子电极505表面的牺牲层508。
具体的,请参考图19,形成覆盖所述开口的侧壁、第二子电极505表面和层间介质层502表面的第一牺牲薄膜507;形成位于所述开口内、且位于所述第一牺牲薄膜507表面的第二牺牲薄膜509。
所述第一牺牲薄膜507的形成工艺为沉积工艺,例如物理气相沉积工艺、化学气相沉积工艺、原子层沉积中的一种。所述第一牺牲薄膜507的厚度小于所述开口的直径的1/2,并且所述第一牺牲薄膜507的厚度小于所述去除部分厚度的电极薄膜的厚度,由于所述第一牺牲薄膜507表面还形成有第二牺牲薄膜509,且所述第一牺牲薄膜507的厚度决定了后续形成的牺牲层的厚度,并决定了后续形成的环状的第一子电极的特征尺寸,因此,通常所述第一牺牲薄膜507的厚度小于所述开口的直径的1/4,优选地,所述第一牺牲薄膜507的厚度为在本发明的实施例中,所述第一牺牲薄膜507的厚度为
所述覆盖所述开口的侧壁的所述第一牺牲薄膜507用于形成牺牲层(未标示),所述牺牲层在后续会被去除。为了便于后续的去除,所述第一牺牲薄膜507的材料为不同于介质层502、第二子电极505和第二牺牲薄膜509的材料中的任一种,通常所述第一牺牲薄膜507的材料为多晶硅、氮化硅、掺杂氮的碳中的一种。在本发明的实施例中,所述第一牺牲薄膜507的材料为多晶硅。
所述第二牺牲薄膜509的形成工艺为沉积工艺,例如物理气相沉积工艺、化学气相沉积工艺、原子层沉积中的一种。
如果所述第二牺牲薄膜509的材料为导电材料,那么则不能保证后续形成的相变存储器的第一电极和相变电极的接触面为环状,相变存储器的驱动电流密度低。因此,为了提高相变存储器的驱动电流密度,保证后续形成的第一电极与相变电极的接触面为环形,所述第二牺牲薄膜509的材料为绝缘材料。通常,所述第二牺牲薄膜509的材料为氮化硅或掺杂氮的碳。在本发明的实施例中,所述第二牺牲薄膜509的材料为氮化硅。
请参考图20,平坦化所述第一牺牲薄膜507和第二牺牲薄膜509,暴露出所述层间介质层502表面,形成环绕所述开口的侧壁的牺牲层508。
平坦化所述第一牺牲薄膜507和第二牺牲薄膜509,以利于后续去除牺牲层508。在本发明的实施例中,采用化学机械抛光工艺平坦化所述第一牺牲薄膜507和第二牺牲薄膜509。由于化学机械抛光工艺已为本领域技术人员所熟知,在此不再赘述。
所述牺牲层508为环绕所述开口的侧壁的部分第一牺牲薄膜,所述牺牲层508的材料与所述第一牺牲薄膜507的材料相同,为多晶硅、氮化硅、掺杂氮的碳中的一种。
需要说明的是,在形成所述牺牲层508时,还形成有:位于所述开口的中心的中间层510,所述中间层510包括位于所述第二子电极505表面、且位于所述开口的中心的第一牺牲薄膜507,及位于所述第一牺牲薄膜507表面的第二牺牲薄膜509。
请参考图21,去除所述牺牲层508,形成环状空隙511。
去除所述牺牲层508采用的工艺为刻蚀工艺,例如干法刻蚀。具体地,采用刻蚀工艺去除环绕所述开口的侧壁的牺牲层508,直至暴露出第二子电极505。
所述环状空隙511的宽度与所述牺牲层508的厚度一致。其中,所述环状空隙511的宽度指的是所述开口的半径与牺牲层的半径之差,在本发明的第二实施例中,所述环状空隙511的宽度可以为以所述环状空隙511的宽度为为例进行示范性说明。
请参考图22,在所述环状空隙511内形成第一子电极513。
在本发明的第二实施例中,所述子电极包括位于所述底部电极表面的圆柱状的第二子电极505、位于所述第二子电极505表面的环状的第一子电极513,所述子电极和底部电极共同构成第一电极。
所述第一子电极513的材料为导电材料,通常为多晶硅、钨或钴。在本发明的实施例中,选择钨作为第一子电极513的材料。
所述第一子电极513的形成工艺为沉积工艺,例如物理或化学气相沉积、或选择性无电金属沉积工艺(SelectiveElectrolessMetalDeposition,SEMD)。其中,选择性无电金属沉积工艺可以选择性地在导电材料表面形成金属层,而不会在介质材料表面形成金属层,形成工艺简单,节省了化学机械抛光的步骤。
在本发明的实施例中,为使得形成的第一子电极513的工艺步骤更加简单,采用选择性无电金属沉积工艺形成第一子电极513。并且,采用选择性无电金属沉积工艺形成的第一子电极513时,即使在前面的工艺步骤中形成的牺牲层的质量受工艺条件的影响,所述牺牲层的厚度不均匀或存在其他质量问题,所述第一子电极513的质量也不会受到影响。
并且,在本发明的第二实施例中,在所述环形空隙形成第一子电极513,由于受到开口的侧壁和中间层的双重保护,所述开口的侧壁保护第一子电极513不会向开口的侧壁一侧横向滑动或断裂,而所述中间层则保护所述第一子电极513不会向中间层一侧横向滑动或断裂,因此可以形成特征尺寸更小的第一子电极513,所述第一子电极513的特征尺寸可以达到从而形成驱动电流密度更高的相变存储器。
在本发明的实施例中,所述选择性无电金属沉积工艺在温度为20℃~90℃的条件下,选用H3P(W3O10)4作为氧化剂、0.23~0.25mol/l的NaH2PO2作为还原剂,在PH值为8.9~9的碱性环境下(例如KOH溶液)下发生氧化还原反应,最终在环形空隙内沉积W,形成第一子电极513。
需要说明的是,还可以采用CoSO4·6H2O作为氧化剂形成材料为钴(Co)的第一子电极,在此不再赘述。
需要说明的是,在本发明的其他实施例中,所述相变存储器的形成方法也可以包括:去除开口内的所有电极薄膜,暴露出底部电极表面;然后形成位于所述底部电极表面、环绕所述开口的侧壁的牺牲层;再去除所述牺牲层形成环状空隙和位于所述开口的中心的中间层;再在中间层和所述开口之间的环状空隙内形成子电极(第一子电极)。
请参考图23,形成位于所述子电极表面的相变层515;形成位于所述相变层515表面的顶部电极517。
所述相变层515用于形成相变电极,所述相变电极在加热状态下在晶态和非晶态之间发生可逆相变,以实现读取或存储数据。所述相变层515的材料为GexSbyTez,其中,0<x,y,z<1,且x+y+z=1。
所述顶部电极517的材料为多晶硅或钨。所述第一电极、相变电极515和顶部电极517共同用于实现相变存储器的数据的读取或存储。
采用本发明第二实施例形成相变存储器的工艺过程中,由于在形成环状的第一子电极的工艺过程中,所述开口的侧壁保护所述第一子电极不会向所述开口的侧壁一侧横向移动发生剥落或断裂,所述中间层保护所述第一子电极不会向所述中间层一侧横向移动发生剥落或断裂,所述开口的侧壁和中间层为第一子电极提供了双重保护,使得形成的第一子电极的质量稳定,并且可以形成特征尺寸更小的第一子电极,后续形成的相变存储器的成品率和可靠性高。
并且,在本发明的第二实施例中,采用选择性无电金属沉积工艺形成的第一子电极,形成工艺简单,省去了化学机械抛光的步骤。
上述步骤完成之后,请参考图23,形成的相变存储器的结构包括:
具有底部电极501的基底500;位于所述基底500表面的层间介质层502,所述层间介质层502内具有暴露所述底部电极501的开口(未标示);位于所述开口内、且与所述层间介质层502表面齐平的子电极,所述子电极包括位于所述开口内、且位于所述底部电极501表面的第二子电极505,及位于所述第二子电极505表面且与所述层间介质层502表面齐平的第一子电极513;位于所述第二子电极513表面且与层间介质层502表面齐平的牺牲层,所述牺牲层包括第一牺牲薄膜507和位于所述第一牺牲薄膜507表面的第二牺牲薄膜509;位于所述第一子电极513和牺牲层表面的相变层515;位于所述相变层515表面的顶部电极517。
采用本发明第二实施例形成的相变存储器的第一子电极的特征尺寸更小,后续形成的相变存储器的驱动电流密度更大,且相变存储器的成品率和可靠性高。
综上,本发明的实施例中,形成的环绕所述开口的侧壁、且与所述底部电极表面接触的子电极,所述子电极至少包括环状的第一子电极,由于所述开口的侧壁为环状的第一子电极提供了保护,所述第一子电极不易横向滑动后剥落或断裂,本发明实施例的相变存储器的成品率和可靠性高。
进一步的,本发明的一个实施例中,所述牺牲层形成在所述开口的侧壁,由于有所述开口的侧壁的保护,在后续工艺步骤中,所述牺牲层也不易横向滑动造成剥落或断裂,本发明实施例的相变存储器的成品率和可靠性高。
更进一步的,本发明的另一个实施例中,去除所述牺牲层后,形成环状空隙,在所述环状空隙内形成第一子电极。所述环状空隙两侧的开口侧壁和中间层的为所述第一子电极提供了双重保护,使得所述第一子电极不易横向移动发生剥落或断裂,因而可以形成特征尺寸更小的第一子电极,提高了相变存储器的驱动电流,成品率和可靠性。并且,采用选择性无电金属沉积工艺在中间层和所述开口之间的环状空隙内形成第一子电极,其形成工艺简单。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (21)
1.一种相变存储器的形成方法,其特征在于,包括:
提供包括底部电极的基底,所述基底表面形成有层间介质层,所述层间介质层内形成有开口,所述开口暴露出所述底部电极表面,所述开口内填充满与所述层间介质层表面齐平的电极薄膜;
去除部分厚度的所述电极薄膜以形成第二子电极;
形成第一子电极;
形成所述第一子电极包括以下两种方法:
第一种方法包括:形成环绕所述开口的侧壁、且位于所述电极薄膜表面的牺牲层;以所述牺牲层为掩膜刻蚀所述电极薄膜,形成位于所述牺牲层底部的环状第一子电极,所述第一子电极环绕所述开口的侧壁、且与所述底部电极电连接;
第二种方法包括:形成覆盖所述开口的侧壁、电极薄膜和层间介质层的第一牺牲薄膜;形成位于所述开口内、且位于所述第一牺牲薄膜表面的第二牺牲薄膜;平坦化所述第一牺牲薄膜和第二牺牲薄膜,暴露出所述层间介质层表面,去除环绕所述开口的侧壁的部分第一牺牲薄膜以形成环状空隙;在所述环状空隙内形成第一子电极,所述第一子电极环绕所述开口的侧壁、且与所述底部电极电连接。
2.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一子电极的特征尺寸为
3.如权利要求1所述的相变存储器的形成方法,其特征在于,当以所述牺牲层为掩膜刻蚀所述电极薄膜,形成位于所述牺牲层底部的环状第一子电极时,去除剩余的部分厚度的电极薄膜;或者刻蚀所述电极薄膜直至暴露出所述底部电极表面。
4.如权利要求3所述的相变存储器的形成方法,其特征在于,当去除剩余的部分厚度的电极薄膜时,还形成位于所述开口内、且位于所述底部电极表面的第二子电极,所述第二子电极的形状为圆柱,所述圆柱的直径与所述开口的直径相同,所述第一子电极形成在所述第二子电极表面。
5.如权利要求1所述的相变存储器的形成方法,其特征在于,所述牺牲层的厚度小于所述开口的直径的1/4。
6.如权利要求1所述的相变存储器的形成方法,其特征在于,所述牺牲层的厚度小于所述去除部分厚度的所述电极薄膜的厚度。
7.如权利要求1所述的相变存储器的形成方法,其特征在于,所述去除部分厚度的所述电极薄膜的厚度与所述开口的直径的比值为1:1。
8.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一子电极的材料为钨或多晶硅。
9.如权利要求1所述的相变存储器的形成方法,其特征在于,所述牺牲层的材料为多晶硅、氮化硅、掺杂氮的碳中的一种。
10.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一子电极的特征尺寸为
11.如权利要求1所述的相变存储器的形成方法,其特征在于,在所述环状空隙内形成第一子电极的形成工艺为选择性无电金属沉积工艺。
12.如权利要求11所述的相变存储器的形成方法,其特征在于,所述选择性无电金属沉积工艺的温度为20℃~90℃,化学试剂中包括氧化剂H3P(W3O10)4,0.23~0.25mol/l的还原剂NaH2PO2,PH值为8.9~9的KOH溶液。
13.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一牺牲薄膜的厚度小于所述开口的直径的1/4。
14.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一牺牲薄膜的厚度小于所述去除部分厚度的所述电极薄膜的厚度。
15.如权利要求1所述的相变存储器的形成方法,其特征在于,所述去除部分厚度的所述电极薄膜的厚度与所述开口的直径的比值为1:1。
16.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一牺牲薄膜的材料为多晶硅、氮化硅、掺杂氮的碳中的一种;所述第二牺牲薄膜的材料为氮化硅、掺杂氮的碳中的一种。
17.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一子电极的材料为钨或多晶硅。
18.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第二子电极的形状为圆柱,所述圆柱的直径与所述开口的直径相同,所述第一子电极形成在所述第二子电极表面。
19.如权利要求18所述的相变存储器的形成方法,其特征在于,所述第二子电极的材料为多晶硅或钨。
20.如权利要求1~19中任一项所述的相变存储器的形成方法,其特征在于,还包括:形成位于所述第一子电极表面的相变层;形成位于所述相变层表面的顶部电极。
21.如权利要求20所述的相变存储器的形成方法,其特征在于,所述相变层的材料为GexSbyTez,其中,0<x,y,z<1,且x+y+z=1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110252705.9A CN102956820B (zh) | 2011-08-30 | 2011-08-30 | 相变存储器的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110252705.9A CN102956820B (zh) | 2011-08-30 | 2011-08-30 | 相变存储器的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102956820A CN102956820A (zh) | 2013-03-06 |
CN102956820B true CN102956820B (zh) | 2016-01-06 |
Family
ID=47765333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110252705.9A Active CN102956820B (zh) | 2011-08-30 | 2011-08-30 | 相变存储器的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102956820B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425711A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101803025A (zh) * | 2007-09-19 | 2010-08-11 | 美光科技公司 | 用于交叉点可变电阻材料存储器的掩埋式低电阻金属字线 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080316793A1 (en) * | 2007-06-22 | 2008-12-25 | Jan Boris Philipp | Integrated circuit including contact contacting bottom and sidewall of electrode |
-
2011
- 2011-08-30 CN CN201110252705.9A patent/CN102956820B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101803025A (zh) * | 2007-09-19 | 2010-08-11 | 美光科技公司 | 用于交叉点可变电阻材料存储器的掩埋式低电阻金属字线 |
Also Published As
Publication number | Publication date |
---|---|
CN102956820A (zh) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10263006B2 (en) | Semiconductor memory devices | |
JP2008153624A (ja) | 炭素フィラメントメモリおよびその形成方法 | |
JP2008103727A (ja) | 下部電極コンタクト層と相変化層とが広い接触面積を持つ相変化メモリ素子及びその製造方法 | |
JP2011520249A (ja) | 不揮発性メモリに使用されるカーボンナノチューブ膜をエッチングする方法 | |
CN104752360B (zh) | 存储器件及其形成方法 | |
WO2017044166A1 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
CN104900593A (zh) | 存储器及其形成方法 | |
US20190334084A1 (en) | Resistive random access memory structure and manufacturing method thereof | |
CN103022348B (zh) | 相变存储器及其形成方法 | |
CN103187523B (zh) | 半导体器件及其制造方法 | |
US9935267B2 (en) | Variable resistance memory device with variable resistance material layer | |
KR20090069772A (ko) | 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법 | |
WO2022242673A1 (zh) | 一种半导体集成电路器件及其制造方法 | |
CN104465983B (zh) | 磁性隧道结及其形成方法 | |
US20130320284A1 (en) | Field focusing features in a reram cell | |
CN102956820B (zh) | 相变存储器的形成方法 | |
CN102376878A (zh) | 相变存储器底部电极的制作方法 | |
CN102376881B (zh) | 用于制作相变随机存取存储器存储单元的方法 | |
CN102637821B (zh) | 一种相变存储单元及其形成方法 | |
CN104979468A (zh) | 一种半导体器件及其制造方法 | |
CN104465984B (zh) | 磁性隧道结及其形成方法 | |
CN102956819A (zh) | 一种相变存储器形成方法 | |
CN115036417A (zh) | 一种低功耗相变存储器的制备方法 | |
CN115955843A (zh) | 一种三维相变存储器及其制备方法 | |
CN102544363A (zh) | 相变存储器底电极结构的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |