DE69229437T2

DE69229437T2 - Nicht-flüchtiger Halbleiterspeicher

Info

Publication number: DE69229437T2
Application number: DE69229437T
Authority: DE
Inventors: Takao Akaogi; Yasushi Kasa; Shouichi Kawamura; Yasushige Ogawa; Masanobu Yoshida
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-12-27
Filing date: 1992-12-29
Publication date: 1999-10-07
Anticipated expiration: 2012-12-30
Also published as: US5490107A; DE69229437D1; US5572463A; US5487036A; US5590074A; EP0549374A2; KR960000619B1; US5537356A; EP0549374A3; EP0549374B1; KR930014613A

Description

Diese Erfindung bezieht sich auf einen nichtflüchtigen Halbleiterspeicher, insbesondere auf einen EPROM und einen EEPROM, die eine nichtflüchtige Speicherschaltung enthalten, und insbesondere auf eine Schaltungskonstruktion eines nicht- flüchtigen Halbleiterspeichers des Chargen-Löschtyps (auf den im folgenden als ein Flash-Speicher verwiesen wird).
Die Erfindung bezieht sich ferner insbesondere auf eine Schaltungskonstruktion, die eine Leseverstärkung-(S/A) - Schaltung, eine Zufuhr einer Versorgungsspannung, eine Verbesserung in der Zuverlässigkeit einer Schreiboperation und eine Hochgeschwindigkeitsleseoperation in einem nichtflüchtigen Halbleiterspeicher betrifft.
Fig. 8 zeigt schematisch eine Struktur einer in einem Flash-Speicher verwendeten Zelle.
In dieser Figur ist bei VG ein Gate-Anschluß, bei VD ein Drain-Anschluß, bei VS ein Source-Anschluß, bei 27 ein mit dem Gate-Anschluß VG verbundenes Steuer-Tor oder Steuer-Gate CG und bei 25 ein schwebendes Gate FG angezeigt, das durch das Potential des Steuer-Gates CG gesteuert wird.
Ferner ist bei 22 ein Halbleitersubstrat, z. B. ein Halbleitersubstrat mit einer P-Typ-Leitfähigkeit, angezeigt. Auf dem Halbleitersubstrat 22 sind Muldenabschnitte 23, 24 aus einem Halbleiter mit einer N-Typ-Leitfähigkeit angebracht. Der Muldenabschnitt 23 bildet eine Abflußelektrode oder einen Drain, während der Muldenabschnitt 24 eine Quellenelektrode oder Source bildet. Bei 26, 28 sind Isolierfilme angezeigt.
Wenn von der Zelle Daten gelesen werden, wird an den Source-Anschluß VS 0V angelegt, wird an den Gate-Anschluß VG eine Lesespannung (normale Versorgungsspannung VCC) von 5V angelegt und wird an den Drain-Anschluß VD eine Spannung von etwa 1V angelegt. Dann wird unterschieden, ob die gelesenen Daten "1" oder "0" sind, je nachdem ob ein Strom durch die Zelle fließt. Wenn andererseits Daten in die Zelle geschrieben werden, wird an den Source-Anschluß VS 0V angelegt, wird an den Gate-Anschluß VG eine Schreib/Löschspannung VPP von etwa 12V angelegt, und wird an den Drain-Anschluß VD eine Schreib-Drainspannung VW (niedriger als VPP) angelegt. Dadurch werden Elektronen in das schwebende Gate FG von einem Drain-Gebiet injiziert (Schreiboperation). Wenn die Daten ge löscht werden, wird ferner der Drain-Anschluß VD in einen offenen Zustand gebracht, und 0V und die Schreib/Löschspannung VPP werden an den Gate-Anschluß VG bzw. den Source-Anschluß VS angelegt. Dadurch werden die Elektronen von dem schwebenden Gate FG zu einem Source-Gebiet genommen (Löschoperation).
Wenn die Daten geschrieben werden, ist es erforderlich, zu prüfen, ob die Daten genügend in die Speicherzelle geschrieben werden (Schreibverifizierung). Wenn die Daten gelöscht werden, ist es ebenfalls erforderlich, zu prüfen, ob die Daten genügend aus der Speicherzelle gelöscht werden (Löschverifizierung).
Die Schreibverifizierung und Löschverifizierung werden ausgeführt, um zu bestätigen, ob der Grad eines Schreibens und der Grad eines Löschens einen ausreichenden Spielraum oder eine ausreichende Spanne für die Lesespannung aufweisen, d. h. einen Variationsbereich der normalen Versorgungsspannung VCC (5V ± 0,5V). Im allgemeinen werden diese Verifizierungen ausgeführt, um zu bestätigen, daß für einen Spannungsbereich von VCC eine Operationsspanne von etwa 0,5V bis 1,0V verfügbar ist. In diesem Fall beträgt die die Operationsspanne enthaltende Verifizierspannung in der Schreibverifizierung 6V bis 6,5V und in der Löschverifizierung 3,5V bis 4V.
Es wird erwartet, daß die Schreibverifizierung und die Löschverifizierung leicht ausgeführt werden können, falls die Verifizierspannung einschließlich der Operationsspanne, um gesichert zu sein, an Wortleitungen angelegt ist (z. B. Wortleitungen WL&sub1; bis WLm des in Fig. 1 gezeigten Flash-Speichers), so daß die Empfindlichkeit der S/A-Schaltung die gleiche ist ungeachtet davon, ob die Spannung VCC, oder die Verifizierspannung als die Versorgungsspannung der S/A-Schaltung angelegt ist.
US4875188 offenbart einen Flash-EPROM (nichtflüchtigen Halbleiterspeicher), in dem eine solche Schreib- und Löschverifizierung ausgeführt werden, indem die geeignete Verifizierspannung an die ausgewählten Wortleitungen angelegt wird. Dieser nichtflüchtige Halbleiterspeicher kann so betrachtet werden, daß er eine Schaltungsanordnung aufweist, die eine Matrix nichtflüchtiger löschbarer Speicherzellen, die an Schnittpunkten von Wortleitungen und Bitleitungen gebildet sind, einen Reihendecodierer, einen Spaltendecodierer und Leseverstärker enthält, die mit den Bitleitungen verbunden sind, welcher nichtflüchtige Halbleiterspeicher ferner einen Interne-Quellenspannung-Generator für eine Verbindung, wenn der Speicher in Gebrauch ist, mit einer externen Energiequelle enthält und selektiv betreibbar ist, um vorbestimmte interne Quellenspannungen in Abhängigkeit von der Spannung der externen Energiequelle zu erzeugen, wobei solche interne Quellenspannungen an die Schaltungsanordnung derart angelegt werden, daß sie vorbestimmte Operationen gemäß den internen Quellenspannungen ausführt, wobei eine der vorbestimmten internen Quellenspannungen eine vorbestimmte Verifizierquellenspannung eines Pegels ist, der zum Ausführen einer vorausgewählten Verifizieroperation an einer der Speicherzellen geeignet ist. In diesem Speicher ist der Interne-Quellenspannung-Generator selektiv betreibbar, um entweder eine Schreib- Verifizierquellenspannung oder eine Lösch-Verifizierquellenspannung an die ausgewählte Wortleitung während der Schreib- oder Lösch-Verifizieroperation je nachdem anzulegen, ist aber nicht imstande, eine normale Quellenspannung eines Pegels zu erzeugen, der für eine normale Leseoperation geeignet ist.
Fig. 9 zeigt eine Konstruktion einer allgemeinen S/A- Schaltung, die in dem nichtflüchtigen Halbleiterspeicher, wie z. B. einem EPROM, verwendet wird.
In dieser Figur ist bei VCC eine Leitung einer Versorgungsspannung 5V und bei VSS eine Leitung einer Versorgungsspannung 0V angezeigt. Zwischen den Energieversorgungsleitungen VCC und VSS sind ein p-Kanal-Transistor 11 und ein n- Kanal-Transistor 12 in Reihe geschaltet. Ein Gate des Transistors 11 ist mit der Energieversorgungsleitung V33 verbunden, während ein Gate des Transistors 12 mit einer Datenleitung (d. h. einer Bitleitung) verbunden ist. Zwischen der Energieversorgungsleitung VCC und der Datenleitung ist ein n-Kanal- Transistor 13 geschaltet, dessen Gate mit Drains der jeweiligen Transistoren 11, 12 verbunden ist. Zwischen die Energieversorgungsleitung VCC und die Datenleitung sind ebenfalls ein p-Kanal-Transistor 14 und ein n-Kanal-Transistor 15 in Reihe geschaltet. Ein Gate des Transistors 14 ist mit der Energieversorgungsleitung VSS verbunden, während ein Gate des Tran sistors 15 mit den Drains der jeweiligen Transistoren 11, 12 verbunden ist. Eine Ausgabe (Datenausgabe) der S/A-Schaltung wird von Drains der jeweiligen Transistoren 14, 15 genommen.
Wenn die von der Speicherzelle gelesenen Daten "1" sind, d. h. wenn der Pegel der Datenleitung "H" ist, ist in dieser Konstruktion der Transistor 12 eingeschaltet, und dadurch ist dessen Drain-Potential auf den "L"-Pegel reduziert. Dementsprechend ist der Transistor 15 abgeschnitten. Die Spannung des "H"-Pegels wird somit von der Energieversorgungsleitung VCC durch den Transistor 14 ausgegeben (Datenausgabe). Mit anderen Worten, die Daten mit dem gleichen Pegel wie die gelesenen Daten werden erfaßt oder gelesen. Wenn umgekehrt die von der Speicherzelle gelesenen Daten "0" sind, ist der Transistor 12 abgeschnitten, und die Spannung des "H"-Pegels wird von der Energieversorgungsleitung VCC durch den Transistor 11 dem Gate des Transistors 15 zugeführt, um den Transistor 15 einzuschalten. Der Pegel der Datenausgabeleitung wird daraufhin auf "L" reduziert (die Daten eines "L"-Pegels sind die gleichen wie die gelesenen Daten).
Auf diese Weise ist der Transistor 15 mit einer Funktion zum Übertragen des Pegels der Bitleitung zu der Datenausgabeleitung (Bitleitungs-Pegeleinstellung) ausgestattet, und der Transistor 14 ist mit einer Funktion zum Unterscheiden der Daten der Speicherzelle gemäß dem Zustand (Ein/Aus) des Transistors 15 ausgestattet.
In der Konstruktion der herkömmlichen S/A-Schaltung, wie oben beschrieben, wird die Empfindlichkeit der S/A-Schaltung von der Spannung VCC abhängig, da die Spannung VCC als eine Versorgungsspannung verwendet wird, was somit das Problem aufwirft, daß eine ursprüngliche Aufgabe der Verifizierung nicht erreicht werden kann.
Die gewünschte Aufgabe kann andererseits ausgeführt werden, falls die Spannung VCC durch die Verifizierspannung ersetzt wird. Da die gesamte, durch die S/A-Schaltung zu verbrauchende Energie durch die Verifizierspannung geliefert werden muß, ist es jedoch in unvorteilhafter Weise erforderlich, daß die Größe, d. h. die Stromzufuhrleistung einer Energieversorgungsschaltung zum Zuführen der Verifizierspannung erhöht wird.
In den letzten Jahren wurde außerdem auf einen Hochgeschwindigkeitsbetrieb abgezielt. Es gibt jedoch eine Grenze beim Ausführen der Datenschreib-, Datenlese- und Löschoperationen bei einer hohen Geschwindigkeit in dem herkömmlichen nichtflüchtigen Halbleiterspeicher hinsichtlich seiner Schaltungskonstruktion und Software, und folglich wird eine Realisierung höherer Operationen dringend gefordert.
Die vorliegende Erfindung trachtet danach, einen nicht- flüchtigen Halbleiterspeicher zu schaffen, der die oben erwähnten verschiedenen Probleme kollektiv lösen und einen hohen Nutzwert aufweisen kann, und insbesondere trachtet eine Ausführungsform danach, einen nichtflüchtigen Halbleiterspeicher zu schaffen, in welchem gestattet wird, daß eine S/A- Schaltung die Empfindlichkeit aufweist, die mit irgendeiner von einer Schreibverifizierung und einer Löschverifizierung vergleichbar ist, selbst wenn eine normale Versorgungsspannung verwendet wird, d. h. eine Verifizierung kann hinlänglich durchgeführt werden.
Ferner ist es wünschenswert, herkömmliche Probleme zu lösen, die in einer Interne-Versorgungsspannung-Erzeugungsschaltung liegen, die hauptsächlich in dem nichtflüchtigen Halbleiterspeicher verwendet wird, und die Interne-Versorgungsspannung-Erzeugungsschaltung zu schaffen, die einen Stromverbrauch reduzieren und eine externe Versorgungsspannung zuführen kann, nachdem dieselbe stabil reduziert ist.
Außerdem ist es wünschenswert, einen nichtflüchtigen Halbleiterspeicher zu schaffen, in welchem eine Lesespannung auf eine niedrige Spannung reduziert ist, um weniger Energie zu verbrauchen, so daß der nichtflüchtige Halbleiterspeicher eine Verifizierung zufriedenstellend ausführen und einen stabilen Vorrichtungsbetrieb sicherstellen kann, selbst wenn er bei einer Spannung betrieben wird, die erhalten wird, indem eine Versorgungsspannung intern reduziert wird.
Der Stand der Technik weist auch das Problem auf, daß, wenn ein Lesemodus in dem nichtflüchtigen Halbleiterspeicher, wie z. B. einem Speicher vom Flash-Typ, ausgeführt wird, die Schreibdaten und die Löschdaten in dem Lesemodus falsch bestimmt werden und dadurch Schreib- und Löschfehler leicht auftreten. Es ist wünschenswert, solche Mängel zu überwinden, die im Stand der Technik liegen, und eine Energieversorgungsschaltung zu schaffen, die in einem nichtflüchtigen Halbleiterspeicher, wie z. B. einen Speicher vom Flash-Typ, verwendet wird, wobei die Energieversorgungsschaltung mit einer Versorgungsspannung-Erzeugungsfunktion versehen ist, mit der eine Vielzahl von verschiedenen Versorgungsspannungen leicht erzeugt werden kann.
Gemäß der vorliegenden Erfindung wird ein nichtflüchtiger Halbleiterspeicher mit einer Schaltungsanordnung geschaffen, die eine Matrix nichtflüchtiger löschbarer Speicherzellen, die an Schnittpunkten von Wortleitungen und Bitleitungen gebildet sind, einen Reihendecodierer, einen Spaltendecodierer und mit den Bitleitungen verbundene Leseverstärker enthält, welcher nichtflüchtige Halbleiterspeicher ferner einen Interne-Quellenspannung-Generator für eine Verbindung, wenn der Speicher in Gebrauch ist, mit einer externen Energiequelle enthält und selektiv betreibbar ist, um vorbestimmte interne Quellenspannungen in Abhängigkeit von der Spannung der externen Energiequelle zu erzeugen, wobei solche internen Quellenspannungen an die Schaltungsanordnung derart angelegt werden, daß sie vorbestimmte Operationen gemäß den internen Quellenspannungen ausführt, wobei eine der vorbestimmten internen Quellenspannungen eine vorbestimmte Verifizierguellenspannung eines Pegels ist, der zum Ausführen einer vorausgewählten Verifizieroperation an einer der Speicherzellen geeignet ist; dadurch gekennzeichnet, daß eine andere der internen Quellenspannungen, die durch den Interne-Quellenspannung-Generator selektiv erzeugbar sind, eine normale Quellenspannung eines Pegels ist, der zum Ausführen einer normalen Leseoperation an einer der Speicherzellen geeignet ist.
Konkret weist der nichtflüchtige Halbleiterspeicher in einer bevorzugten Ausführungsform eine Zellenmatrix auf, die an den Schnittpunkten der Vielzahl von Wortleitungen und der Vielzahl von Bitleitungen angeordnete löschbare nichtflüchtige Speicherzellen enthält, Leseverstärkung-(S/A)-Schaltungen, die zwei verschiedene Arten von Quellenspannungen aufweisen, die diesen zugeführt werden, und angepaßt sind, um eine Leseverstärkung an Daten der ausgewählten Leitung in der Zellenmatrix anzuwenden, und eine Verifizierquellenspannung- Zufuhrschaltung zum Erzeugen der beiden verschiedenen Arten von Quellenspannungen gemäß einem Steuersignal zum Anweisen einer Schreibverifizierung oder Löschverifizierung, worin eine normale Quellenspannung und eine spezifische Verifizierquellenspannung, die von der normalen Quellenspannung verschieden ist, als die beiden verschiedenen Arten einer Quellenspannung während der Verifizierung erzeugt werden und die Verifizierquellenspannung an die ausgewählte Wortleitung angelegt wird.
Mit der obigen Konstruktion wird die von der normalen Quellenspannung VCC verschiedene Verifizierquellenspannung während der Schreibverifizierung oder Löschverifizierung an die S/A-Schaltung und auch an die ausgewählte Wortleitung angelegt. Dementsprechend kann die Empfindlichkeit der S/A- Schaltung auf die normale Quellenspannung während einer Leseoperation gleich derjenigen der S/A-Schaltung auf die Verifizierquellenspannung während der Verifizierung gemacht werden. Ferner können die Spannen während einer Datenschreiboperation und einer Löschoperation hinlänglich geprüft werden.
Die Spannungsversorgungsschaltung zum Zuführen der Verifizierquellenspannung VVER wird verwendet, um die externe Quellenspannung von z. B. 5V auf einen spezifizierten Pegel zu reduzieren oder zu verstärken. Die Größe der Spannungsversorgungsschaltung ist jedoch durch die Plätze bestimmt, an die die Verifizierquellenspannung geliefert werden muß. Dementsprechend besteht ein bevorzugtes Merkmal der Erfindung darin, einen Platz zu beschränken, wo die Verifizierquellenzspannung zugeführt wird.
Auf diese Weise kann die Leseoperation in dem gleichen Zustand wie im Stand der Technik durch Zuführen der Verifizierquellenspannung zu beschränkten Plätzen ausgeführt werden. Dies ermöglicht, daß eine Kapazität der Verifizierquellenspannung-Zufuhrschaltung klein ist, wodurch gestattet wird, daß eine Fläche des Halbleiterspeichers selbst reduziert wird.
Der Interne-Quellenspannung-Generator weist vorzugsweise ein Spannung-Reduziermittel zum Reduzieren einer externen Versorgungsspannung auf eine spezifizierte interne Spannung auf, wobei das Spannung-Reduziermittel einen Transistor enthält, der zwischen eine Leitung der externen Versorgungsspannung und einen Knoten geschaltet ist, wo die interne Spannung erzeugt wird, worin eine Referenzspannung eines vorbestimmten Pegels an ein Gate des Transistors angelegt wird, um dadurch die reduzierte interne Spannung von dem eine interne Spannung erzeugenden Knoten herauszunehmen.
Alternativ dazu kann der nichtflüchtige Halbleiterspeicher ein Externe-Spannung-Reduziermittel aufweisen, das ähnlich dem oben erwähnten konstruiert, aber angepaßt ist, um eine externe Versorgungsspannung zum Lesen und eine externe Versorgungsspannung zum Schreiben zu empfangen, und ein Mittel zum Reduzieren der externen Versorgungsspannung zum Lesen auf einen gegebenen Wert, um eine Schaltung zum Ausführen einer Leseoperation in dem nichtflüchtigen Halbleiterspeicher zu betreiben, und ein Mittel zum Erzeugen eines Wortleitungspotentials, bei dem eine Verifizierung nach einer Schreiboperation ausgeführt wird, indem die externe Versorgungsspannung zum Schreiben reduziert wird.
In einer bevorzugten Ausführungsform der Erfindung weist der nichtflüchtige Halbleiterspeicher, der eine Vielzahl von Lesemodi einschließt und verschiedene Versorgungsspannungen in den jeweiligen Lesemodi erfordert, ferner einen Versorgungsspannung-Eingabeabschnitt, ein Referenzspannung-Erzeugungsmittel, ein Verstärkungsmittel, das ein Kapazitätselement enthält, und ein Lademittel zum Laden des Kapazitätselements auf, wobei das Lademittel ein Ladungsbetrag-Änderungsmittel zum Ändern eines Ladungsbetrags des Kapazitätselements zu einer Vielzahl von Werten als Antwort auf die wechselseitig verschiedenen Spannungen enthält, die in den jeweiligen Lesemodi erforderlich sind.
Nun wird beispielhaft auf die beiliegenden Zeichnungen verwiesen, in denen:
Fig. 1 ein Gesamtkonstruktionsdiagramm ist, das einen Flash-Speicher als eine Ausführungsform der Erfindung zeigt;
Fig. 2 ein Schaltungsdiagramm ist, das eine beispielhafte Konstruktion einer S/A-Schaltung in Fig. 1 zeigt;
Fig. 3 eine graphische Darstellung ist, die eine Charakteristik der S/A-Schaltung in Fig. 2 zeigt;
Fig. 4 ein Konstruktionsdiagramm einer Verifizierspannung-Zufuhrschaltung in Fig. 1 ist;
Fig. 5 ein Schaltungsdiagramm ist, das eine andere beispielhafte Konstruktion der S/A-Schaltung in Fig. 1 zeigt;
Fig. 6 eine graphische Darstellung ist, die ein ideale Lese- oder Abfühlcharakteristik zeigt;
Fig. 7 ein Schaltungsdiagramm ist, das eine beispielhafte Konstruktion der S/A-Schaltung zeigt, um die in Fig. 6 dargestellte Charakteristik zu realisieren;
Fig. 8 ein Diagramm ist, das eine Zellenstruktur zum Erklären einer Operation des Flash-Speichers zeigt;
Fig. 9 ein Schaltungsdiagramm ist, das eine Konstruktion der S/A-Schaltung als ein Beispiel des Stands der Technik zeigt;
Fig. 10 ein Schaltungsdiagramm ist, das eine beispielhafte Spannung-Reduzierschaltung in einer Halbleitervorrichtung nach dem Stand der Technik zeigt;
Fig. 11 ein Diagramm ist, das eine Operationscharakteristik der in Fig. 10 dargestellten Schaltung zeigt;
Fig. 12 ein Schaltungsdiagramm ist, das eine beispielhafte Adreßeingabeschaltung in einer Halbleitervorrichtung gemäß dem Stand der Technik zeigt;
Fig. 13 ein Schaltungsdiagramm ist, das eine beispielhafte Datenausgabeschaltung in einer Halbleitervorrichtung gemäß dem Stand der Technik zeigt;
Fig. 14 ein Schaltungsdiagramm ist, das eine andere beispielhafte Datenausgabeschaltung in einer Halbleitervorrichtung nach dem Stand der Technik zeigt;
Fig. 15 ein Schaltungsdiagramm ist, das eine beispielhafte Spannung-Reduzierschaltung zum Gebrauch in einer die Erfindung verkörpernden Halbleitervorrichtung zeigt;
Fig. 16 ein Schaltungsdiagramm ist, das eine andere Spannung-Reduzierschaltung zum Gebrauch in einer die Erfindung verkörpernden Halbleitervorrichtung zeigt;
Fig. 17 ein Schaltungsdiagramm ist, das eine beispielhafte Eingabeschaltung der Halbleitervorrichtung zeigt, für die die in Fig. 15 oder 16 gezeigte Schaltung verwendet wird;
Fig. 18 ein Schaltungsdiagramm ist, das eine beispielhafte Ausgabeschaltung der Halbleitervorrichtung zeigt, für die die in Fig. 15 oder 16 gezeigte Schaltung verwendet wird;
Fig. 19 ein Blockdiagramm ist, das eine schematische Konstruktion eines Halbleiterspeichers zeigt, für den die in Fig. 16 dargestellte Schaltung verwendet wird;
Fig. 20 ein Schaltungsdiagramm ist, das eine beispielhafte Konstruktion einer Schreib/Lösch-Schaltung einer nichtflüchtigen Speicherzelle in einer Spannung-Reduzierschaltung in Fig. 19 zeigt;
Fig. 21 ein Schaltungsdiagramm eines ersten spezifischen Beispiels einer Versorgungsspannungsschalteinheit zum Gebrauch in einem die Erfindung verkörpernden nichtflüchtigen Halbleiterspeicher ist;
Fig. 22(A), 22(B) und 22(C) Schaltungsdiagramme eines zweiten spezifischen Beispiels einer Versorgungsspannungsschalteinheit zur Verwendung in einem die vorliegende Erfindung verkörpernden nichtflüchtigen Halbleiterspeicher sind, wobei Fig. 22(A) ein allgemeines Schaltungsdiagramm ist, Fig. 22(B) ein Schaltungsdiagramm speziell einer Verifizierspannung-Erzeugungsschaltung ist und Fig. 22(C) eine graphische Darstellung einer Spannungswellenform ist;
Fig. 23 ein Schaltungsdiagramm eines dritten spezifischen Beispiels einer Versorgungsspannungsschalteinheit zur Verwendung in einem die Erfindung verkörpernden nichtflüchtigen Halbleiterspeicher ist;
Fig. 24 ein Schaltungsdiagramm ist, das einen Leseverstärker zur Verwendung in einem die Erfindung verkörpernden nichtflüchtigen Halbleiterspeicher zeigt;
Fig. 25 eine graphische Darstellung ist, die eine Charakteristik einer Speicherzelle zeigt;
Fig. 26 ein Blockdiagramm eines EPROM ist;
Fig. 27 ein Schaltungsdiagramm eines Decodierers nach dem Stand der Technik ist;
Fig. 28 ein Blockdiagramm ist, das eine Konstruktion eines spezifischen Beispiels einer Versorgungsspannung-Erzeugungsschaltung zur Verwendung in einem die Erfindung verkörpernden Halbleiterspeicher zeigt;
Fig. 29 ein Blockdiagramm ist, das eine ausführliche Konstruktion des spezifischen Beispiels von Fig. 28 der Versorgungsspannung-Erzeugungsschaltung zeigt;
Fig. 30 ein Zeitablaufdiagramm ist, das sich auf die in Fig. 29 dargestellte Versorgungsspannung-Erzeugungsschaltung bezieht;
Fig. 31 ein Blockdiagramm ist, das eine ausführliche Konstruktion eines anderen spezifischen Beispiels einer Versorgungsspannung-Erzeugungsschaltung zur Verwendung in einem die Erfindung verkörpernden Halbleiterspeicher zeigt;
Fig. 32 ein Zeitablaufdiagramm ist, das sich auf die in Fig. 31 dargestellte Versorgungsspannung-Erzeugungsschaltung bezieht;
Fig. 33 ein Blockdiagramm ist, das eine ausführliche Konstruktion noch eines weiteren spezifischen Beispiels einer Versorgungsspannung-Erzeugungsschaltung zur Verwendung in einem die Erfindung verkörpernden Halbleiterspeicher zeigt;
Fig. 34 ein Zeitablaufdiagramm in bezug auf die in Fig. 33 gezeigte Versorgungsspannung-Erzeugungsschaltung ist;
Fig. 35 ein Blockdiagramm ist, das eine detaillierte Kon- · struktion eines weiteren spezifischen Beispiels einer Versorgungsspannung-Erzeugungsschaltung zum Gebrauch in einem die Erfindung verkörpernden Halbleiterspeicher zeigt;
Fig. 36 ein Blockdiagramm ist, das eine schematische Konstruktion des Halbleiterspeichers zeigt, der solch eine Versorgungsspannung-Erzeugungsschaltung verwendet;
Fig. 37 ein Blockdiagramm ist, das ein Beispiel einer Konstruktion eines Halbleiterspeichers nach dem Stand der Technik zeigt;
Fig. 38 ein Blockdiagramm ist, das eine ausführliche Konstruktion eines Halbleiterspeichers zeigt, der die Versorgungsspannung-Erzeugungsschaltung von einem der obigen spezifischen Beispiele der Fig. 28 bis 35 verwendet;
Fig. 39 ein Diagramm ist, das ein Beispiel der Konstruktion einer Ladeschaltung nach dem Stand der Technik zeigt;
Fig. 40 ein Diagramm ist, das ein anderes Beispiel der Konstruktion einer Ladeschaltung nach dem Stand der Technik zeigt;
Fig. 41 ein Diagramm ist, das noch ein weiteres Beispiel der Konstruktion einer Ladeschaltung nach dem Stand der Technik zeigt;
Fig. 42 ein Diagramm ist, das noch ein weiteres Beispiel der Konstruktion einer Ladeschaltung nach dem Stand der Technik zeigt;
Fig. 43 ein Blockdiagramm ist, das ein Beispiel der Konstruktion einer Referenzspannung-Erzeugungsschaltung zeigt, die als eine Ladeschaltung in einer Ausführungsform der Erfindung arbeitet; und
Fig. 44 ein Blockdiagramm ist, das noch ein weiteres Beispiel der Konstruktion einer Referenzspannung-Erzeugungsschaltung zeigt, die als eine Ladeschaltung in einer Ausführungsform der Erfindung arbeitet.
Fig. 1, zum Teil ein Blockdiagramm, zeigt eine Gesamtkonstruktion eines Speichers vom Flash-Typ als ein spezifisches Beispiel eines die Erfindung verkörpernden nichtflüchtigen Halbleiterspeichers.
In dieser Figur ist bei 1 ein Zellenarray angezeigt, das durch Anordnen löschbarer nichtflüchtiger Speicherzellen Mij an Schnittstellen einer Vielzahl von Wortleitungen WL&sub1; bis WLm und einer Vielzahl von Bitleitungen BL&sub1;&sub1; bis BL1k, ..., BLn1 bis BLnk gebildet wird. In dieser Ausführungsform ist das Zellenarray in n Blöcke geteilt, in denen jeweils (k · m) Speicherzellen angeordnet sind. Bei 2 ist ein Reihenadreßpuffer zum Puffern einer Reihenadresse RAD eines Adreßsignals, das extern dorthin zugeführt wird, bei 3 ein Reihendecodierer zum Decodieren der Reihenadresse und Auswählen irgendeiner der Wortleitungen WL&sub1; bis WLm, bei 4 ein Spaltenadreßpuffer zum Puffern einer Spaltenadresse CAD des Adreßsignals und bei 5 ein Spaltendecodierer zum Decodieren der Spaltenadresse und Auswählen irgendeiner der Spaltenleitungen CL&sub1; bis CLk angezeigt, die den Bitleitungen BLil bis BLik für jeden der oben erwähnten Blöcke entsprechen. Bei 6 ist eine Spalten-Gateschaltung angezeigt, die Übertragungs-Gatetransistoren Q1 bis Qk enthält, die den Bitleitungen BLil bis BLik für jeden der oben erwähnten Blöcken entsprechen. Die jeweiligen Transistoren Q&sub1; bis Qk werden eingeschaltet, wenn die entsprechenden Spaltenleitungen CL&sub1; bis CLk ausgewählt werden, um dadurch die ausgewählte Bitleitung BLij mit einer Datenleitung Di zu verbinden.
Bei 7&sub1; bis 7n sind jeweils Schreibschaltungen und S/A- Schaltungen zum Anwenden einer Verstärkung auf Schreibdaten und einer Leseverstärkung auf Lesedaten zwischen entsprechenden internen Datenleitungen D&sub1; bis Dn und externen Eingabe/Ausgabe-Datenleitungen I/O&sub1; bis I/On angezeigt. Bei 8 ist eine Verifizierquellenspannung-Erzeugungsschaltung zum Erzeugen einer Verifizierspannung VVER gemäß einem extern dorthin zugeführten Steuersignal C angezeigt. Die erzeugte Verifizierquellenspannung VVER wird durch den Reihendecodierer 3 den ausgewählten Wortleitungen WL&sub1; bis WLm, wie später beschrieben wird, und der S/A-Schaltung zugeführt, die der ausgewählten Wortleitung entspricht. Bei 9 ist eine Quellenspannung- Zufuhrschaltung zum Zuführen einer den jeweiligen Sources der nichtflüchtigen Speicherzellen Mij gemeinsamen Quellenspannung angezeigt.
Fig. 2 zeigt eine beispielhafte Konstruktion der in einer Ausführungsform der vorliegenden Erfindung verwendeten S/A- Schaltung.
Die in Fig. 2 veranschaulichte Schaltung entspricht einem Teil von einer der Schreibschaltungen und S/A-Schaltungen 7&sub1; bis 7n, und ihre Konstruktion ist im Grunde die gleiche wie die der in Fig. 9 gezeigten herkömmlichen S/A-Schaltungen, und dementsprechend wird keine Beschreibung der Konstruktion gegeben. Die Konstruktion der Fig. 2 unterscheidet sich jedoch von der in Fig. 9 gezeigten insofern, als die Verifizierspannung VVER einer Source eines Transistors 14 zugeführt wird, der als ein Lastwiderstandselement 14 veranschaulicht ist, um die in der Speicherzelle gespeicherten Daten zu unterscheiden. Wie später beschrieben wird, ist diese Verifizierspannung VVER eine variable Spannung, die so eingestellt wird, daß sie während einer normalen Leseoperation bei dem gleichen Pegel wie die Versorgungsspannung VCC ist, aber während einer Verifizieroperation bei dem gleichen Pegel wie das Potential der Wortleitung ist.
Wird sie mathematisch erhalten, ist eine Abfühlspannungskurve der S/A-Schaltung in dieser Ausführungsform wie in Fig. 3 gezeigt.
In dieser Figur repräsentiert eine durch eine durchgezogene Linie angezeigte Kurve (1) eine Abfühlcharakteristikkurve, wenn VCC in einem Zustand geändert wird, wo die Verifizierquellenspannung gleich der normalen Versorgungsspannung eingestellt ist (VVER = VCC); und eine durch eine gestrichelte Linie angezeigte Kurve (2) repräsentiert eine Abfühlcharakteristikkurve, wenn die Verifizierquellenspannung VVER in einem Zustand geändert wird, wenn VCC bei 5V gehalten wird. Ferner repräsentiert eine Kurve (3) eine Zellenstromcharakteristikkurve, nachdem die Daten geschrieben sind; und eine Kurve (4) repräsentiert die Zellenstromcharakteristikkurve, nachdem die Daten gelöscht sind. Bei VW ist eine Schreib-Verifizierquellenspannung angezeigt, und bei VE ist eine Lösch-Verifizierquellenspannung. Es wird unterschieden, daß die Daten "1" sind, wenn im Vergleich zu dem durch die Abfühlcharakteristikkurven (1), (2) angegebenen Strom ein größerer Strombetrag durch die Zelle fließt, und "0" sind, wenn ein kleinerer Strombetrag durch die Zelle fließt.
Aus den in Fig. 3 gezeigten Charakteristikkurven ist ersichtlich, daß die Empfindlichkeit der S/A-Schaltung praktisch die gleiche in beiden Fällen ist, in denen nur die Verifizierspannung VVER geändert wird und in denen VCC in dem Zustand geändert wird, wo VVER = VCC gilt. Im Hinblick darauf wurde ein typisches Verfahren zum Prüfen der Verifizierung ausgeführt, indem die Verifizierquellenspannung an die ausgewählte Wortleitung angelegt wurde, während die Verifizierquellenspannung gleichmäßig an alle in der Schaltungsanordnung vorgesehene Komponenten angelegt wird (an welche Komponenten zu anderen Zeiten die normale Quellenspannung VCC geliefert wird). Andererseits liefert die Ausführungsform von Fig. 2 ein anderes Verfahren zum Prüfen der Verifizierung, das ausgeführt wird, indem die Verifizierquellenspannung an die ausgewählte Wortleitung angelegt wird, und diese Spannung wird auch nur an einen Transistor angelegt, der zum Vergleichen mit einem Spannungspegel des in der Leseoperation verwendeten Leseverstärkers verwendet wird, während die normale Quellenspannung VCC an alle anderen, in der Schaltungsanordnung vorgesehenen Komponenten wie in der normalen Leseoperation angelegt wird. Wie aus Fig. 3 ersichtlich ist, unter scheiden sich diese beiden Verfahren nicht signifikant voneinander hinsichtlich des Unterscheidungspegels der Empfindlichkeit des Leseverstärkers. Dementsprechend kann die Verifizierung noch bei einer spezifizierten Spanne der Arbeitsenergieversorgung in einem die vorliegende Erfindung verkörpernden Speicher ausgeführt werden.
Da die Verifizierspannungsschaltung 8 die Spannung nur dem Transistor 14 zuführt, ist diese Ausführungsform hinsichtlich einer Zufuhrfähigkeit der Verifizierspannungsschaltung vorteilhaft. Mit anderen Worten, es kann verhindert werden, daß die Größe eines in der Schaltung vorgesehenen Transistors, der dazu beiträgt, Strom zuzuführen, erhöht wird, indem eine Verschwendung vermieden wird.
Fig. 4 zeigt eine beispielhafte Konstruktion der Verifizierspannungsschaltung 8.
Die in Fig. 4 veranschaulichte Schaltung enthält Widerstände 31 bis 33, die zwischen einer Schreib/Löschspannungsleitung VIP und einer Energieversorgungsleitung VSS in Reihe geschaltet sind, einen n-Kanal-Transistor 34, dessen Source mit einem Verbindungsknoten zwischen den Widerständen 31, 32 verbunden ist und der auf ein Schreibverifiziersignal WV anspricht, einen n-Kanal-Transistor 35, dessen Source mit einem Verbindungsknoten zwischen den Widerständen 32, 33 verbunden ist und der auf ein Löschverifiziersignal EV anspricht, einen n-Kanal-Transistor 36, dessen Source mit den jeweiligen Drains der Transistoren 34, 35 verbunden ist und dessen Gate mit seinem eigenen Drain verbunden ist, einen p-Kanal- Transistor 37, dessen Source mit den jeweiligen Drains der Transistoren 34, 35 verbunden ist und dessen Gate mit seinem eigenen Drain verbunden ist, eine Stromversorgung 38, die zwischen die Spannungsleitung VPP und den Drain des Transistors 36 geschaltet ist, eine Stromversorgung 39, die zwischen den Drain des Transistors 37 und die Energieversorgungsleitung VSS geschaltet ist, einen n-Kanal-Transistor 40 und einen p-Kanal-Transistor 41, die zwischen der Spannungsleitung VPP und der Energieversorgungsleitung VSS in Reihe geschaltet sind und Gates aufweisen, die mit den Gates der Transistoren 36 bzw. 37 verbunden sind. Die Verifizierspan nung VCR wird von den Sources der jeweiligen Transistoren 40, 41 genommen.
In dieser Konstruktion teilen die Widerstände 31 bis 33 die Schreib/Löschspannung VPP (12V). In dieser Ausführungsform sind Widerstandswerte der jeweiligen Widerstände so eingestellt, daß das Potential an dem Verbindungsknoten zwischen den Widerständen 31, 32 6,5V (maximale Spannung für die Schreibverifizierung) beträgt und das Potential an dem Verbindungsknoten zwischen den Widerständen 32, 33 3,5V (minimale Spannung für die Löschverifizierung) beträgt. Ferner bilden die Transistoren 36, 37, 40, 41 und die Stromversorgungen 38, 39 eine Form einer Stromspiegelschaltung, die so funktioniert, daß eine Ausgangsspannung (Verifizierspannung VVER) gleich dem Potential an dem Verbindungsknoten zwischen den Transistoren 36, 37 wird.
Es ist wünschenswert, die Lösch-Verifizierquellenspannung niedriger als die normale Quellenspannung (VCC) einzustellen und die Schreib-Verifizierquellenspannung VW höher als die normale Quellenspannung (VCC) einzustellen. Die normale Versorgungsspannung (VCC) ist vorzugsweise ein Zwischenwert zwischen einer ersten Verifizierspannung, die die Lösch-Verifizierspannung ist, und einer zweiten Verifizierspannung, die die Schreib-Verifizierspannung ist.
In diesem Fall kann der wünschenswerte Bereich der Schreib-Verifizierquellenspannung VW und der Lösch-Verifizierquellenspannung VE unter Bezugnahme auf die graphischen Darstellungen bestimmt werden, wie sie in Fig. 3 gezeigt sind.
Man beachte, daß, wenn die Lösch-Verifizierquellenspannung VE selektiv bei dem Spannungspegel nahe oder exakt bei dem Kreuzungspunkt eingestellt ist, der durch die Charakteristikkurve des Leseverstärkers ((1) oder (2)) und die Zellenstromcharakteristikkurve (nachdem die Daten gelöscht sind) (4) gebildet wird und die Schreib-Verifizierquellenspannung VW selektiv bei dem Spannungspegel nahe oder exakt bei dem Kreuzungspunkt eingestellt ist, der durch die Charakteristikkurve des Leseverstärkers ((1) oder (2)) und die Zellenstromcharakteristikkurve (nachdem die Daten geschrieben sind) (3) gebildet wird, die genaue Unterscheidung für die Verifizierung erhalten werden kann.
Falls das Schreibverifiziersignal WV während der Schreibverifizierung bei einem "H"-Pegel eingestellt ist, ist dementsprechend der Transistor 34 eingeschaltet. Somit wird das Potential bei dem Knoten der Widerstände 31, 32, d. h. die Spannung von 6,5V, an den Verbindungsknoten zwischen den Transistoren 36, 37 angelegt, und die Verifizierspannung VVER von 6,5V kann durch eine Stromspiegelaktion erhalten werden. Falls andererseits das Löschverifiziersignal EV während der Löschverifizierung bei einem "H"-Pegel eingestellt ist, ist der Transistor 35 eingeschaltet. Somit wird das Potential bei dem Knoten der Widerstände 32, 33, d. h. die Spannung von 3,5v, an den Verbindungsknoten zwischen den Transistoren 36, 37 angelegt, und die Verifizierspannung VVER von 3,5V kann durch die Stromspiegelaktion erhalten werden. Falls das Schreibverifiziersignal WV und das Löschverifiziersignal EV während der normalen Leseoperation beide bei einem "H"-Pegel eingestellt sind, sind die Transistoren 34, 35 abgeschnitten. Folglich arbeitet nur die Stromspiegelschaltung, und ein Zwischenpegel (5V) zwischen 6,5V und 3,5V wird als die Ausgangsspannung VVER abgegeben. Diese Ausgangsspannung liegt bei dem gleichen Pegel wie die normale Versorgungsspannung VCC.
Da ein Ausgangssignal der S/A-Schaltung normalerweise ein schwaches Signal hinsichtlich der Amplitude und der Ansteuerfähigkeit ist, ist es vorzuziehen, eine Pufferschaltung zum Zweck eines Stabilisierens des Ausgangssignals vorzusehen.
In dem Fall des Speichers vom Flash-Typ, in welchem die Spannung von dem Bitleitungspotential (etwa 1V) zu der Verifizierspannung VVER während der Verifizierung geändert wird, ist es vorzuziehen, die Verifizierspannung VVER als eine Quellenspannung der Pufferschaltung zuzuführen.
Fig. 5 zeigt eine beispielhafte Konstruktion der eine Pufferschaltung enthaltenden S/A-Schaltung.
Die veranschaulichte Schaltung kann erhalten werden, indem die Pufferschaltung zu der Konstruktion von Fig. 2 hinzugefügt wird. Diese Pufferschaltung enthält einen p-Kanal- Transistor 16 und n-Kanal-Transistoren 17, 18, die zwischen der Verifizierquellenspannungsleitung VVER und der Energiever sorgungsleitung VSS in Reihe geschaltet sind und auf die Drainpotentiale der jeweiligen Transistoren 14, 15 ansprechen, und einen p-Kanal-Transistor 19, der zwischen die Spannungsleitung VVER und einen Verbindungsknoten zwischen den Transistoren 17, 18 geschaltet ist und auf die Drainpotentiale der jeweiligen Transistoren 14, 15 anspricht. In diesem Fall wird die Ausgabe der S/A-Schaltung (Datenausgabe) von den Drains der jeweiligen Transistoren 16, 17 genommen.
In Anbetracht der Operation des Speichers vom Flash-Typ ist es idealerweise erforderlich, daß die in Fig. 3 gezeigten Abfühlcharakteristikkurven konstruiert werden. Zum Beispiel ist die Neigung der Abfühlcharakteristikkurve vorzugsweise groß in der Umgebung der Schreib-Verifizierquellenspannung VW, so daß eine große Energieversorgungsspanne für eine Änderung einer Schwellenspannung des Zellentransistors genommen wird. Umgekehrt ist die Neigung der Abfühlcharakteristikkurve in der Umgebung der Lösch-Verifizierquellenspannung VE vorzugsweise klein, um es leichter zu machen, die Spannung VE fein einzustellen und die Stabilität der Charakteristik hinsichtlich Differenzen unter Zellentransistoren zu verbessern.
Fig. 6 zeigt ideale Abfühlcharakteristikkurven, und Fig. 7 zeigt eine beispielhafte Konstruktion einer vorzuziehenden S/A-Schaltung zum Realisieren dieser Charakteristik.
Die veranschaulichte Schaltung kann erhalten werden, indem zwei Transistoren 20 und 21 zu der Konstruktion der S/A- Schaltung einschließlich der Pufferschaltung addiert werden, die in Fig. 5 dargestellt ist. Der Transistor 20 ist ein p- Kanal-Transistor und ist zwischen die Verifizierquellenspannung VVER, und die Source des Transistors 14 geschaltet. Ein Gate des Transistors 20 ist mit seinem Drain verbunden. Dementsprechend arbeitet dieser Transistor 20 als ein Spannung-Reduzierelement. Andererseits ist der Transistor 21 ein n-Kanal-Transistor des Verarmungstyps und ist zwischen die Spannung VVER, und die gemeinsam verbundenen Drains der Transistoren 14, 15 geschaltet. Ein Gate des Transistors 21 ist mit seiner Source verbunden. Dementsprechend funktioniert dieser Transistor 21 als ein Konstantstromzufuhrelement.
In dieser Konstruktion ist, wenn die Verifizierquellenspannung VVER bei einem niedrigen Pegel ist, das Drainpotenti al des spannungsreduzierenden Transistors 20 dementsprechend reduziert. Somit ist der Transistor 14 abgeschnitten, und nur der Transistor 21 für die Konstantstromlast ist eingeschaltet. Mit anderen Worten ist ein steil geneigter Abschnitt der Abfühlcharakteristik in der Umgebung der Lösch-Verifizierquellenspannung VE realisiert, die in Fig. 6 gezeigt ist. Wenn die Verifizierquellenspannung VVER bei einem relativ hohen Pegel ist, nimmt im Gegensatz dazu das Drainpotential des Transistors 20 dementsprechend zu, und der Transistor 14 wird eingeschaltet. Mit anderen Worten, die Transistoren 21, 14 sind beide eingeschaltet, wodurch ein mäßig geneigter Abschnitt der Abfühlcharakteristikkurve in der Umgebung der Schreib-Verifizierspannung VW realisiert wird, die in Fig. 6 gezeigt ist.
Wie oben beschrieben wurde, kann in einem die vorliegende Erfindung verkörpernden Speicher der Abschnitt der gesamten Speicherschaltung, an den die Verifizierquellenspannung angelegt werden soll, genau auf die ausgewählte Wortleitung und den Transistor eingeschränkt werden, der zum Vergleichen mit einem im Leseverstärker vorgesehenen Spannungspegel verwendet wird. Man beachte, daß gemäß der vorliegenden Erfindung die Zahl der Abschnitte, an die die Verifizierquellenspannung in der Verifizieroperation angelegt werden soll, im Vergleich zu dem herkömmlichen Verfahren signifikant reduziert werden kann, in dem die Quellenspannung VCC, die an jede der in der Speicherschaltung vorgesehenen Komponenten angelegt wird, einfach und gleichmäßig zu der Verifizierquellenspannung umgewandelt wird. In der vorliegenden Erfindung ist dementsprechend die Zahl der Schaltungselemente, an die die Quellenspannung angelegt werden sollte, bemerkenswert klein, wodurch es möglich gemacht wird, die Leistung zu reduzieren, die von der Verifizierquellenspannung-Erzeugungsschaltung gefordert wird, die zum Zuführen der Verifizierquellenspannung verwendet wird. Dementsprechend kann diese Erzeugungsschaltung signifikant kleiner als die vergleichbare Erzeugungsschaltung gemacht werden, die durch das herkömmliche Verfahren gefordert wird, und somit kann die Fläche, die durch die Verifizierquellenspannung-Erzeugungsschaltung eingenommen werden soll, signifikant reduziert werden, während eine geeignete Empfindlichkeit in der Verifizieroperation noch aufrechterhalten wird.
In dem Speicher vom Flash-Typ gemäß der vorliegenden Erfindung wird eine Vielzahl verschiedener Energieversorgungsspannungen an verschiedenen Plätzen verwendet, und viele von ihnen werden von externen Energieversorgungen zugeführt.
Eine einzige externe Energieversorgung sollte vorzugsweise verwendet werden, um eine Vielzahl verschiedener Energieversorgungsspannungen innerhalb des die vorliegende Erfindung verkörpernden Speichers vom Flash-Typ zu erzeugen.
Bisher hat es jedoch viele Probleme mit solchen Interne- Energieversorgungsspannung-Erzeugungsschaltungen gegeben, und es ist schwierig-gewesen, eine ideale Interne-Energieversorgungsspannung-Erzeugungsschaltung zu erhalten.
Wegen der höheren Integration von Halbleitervorrichtungen werden jüngst ein Verkleinern und ein niedriger Energieverbrauch gefordert. Es wird auch gefordert, daß die Energieversorgungsspannung niedriger ist (z. B. ist gegenwärtig eine Spannung von 5V weit verbreitet, aber eine Reduzierung auf 3,0 oder 3,3V wird gefordert). Andererseits ist eine Verwendung herkömmlicher Halbleitervorrichtungen und anderer Teile zusammen mit solchen neuen, höher integrierten Halbleitervorrichtungen unvermeidlich. Deshalb ist es erforderlich, daß die Operation eines Geräts sichergestellt wird, das sowohl eine niedrige Spannung als auch eine gewöhnliche Energieversorgungsspannung verwendet.
In einer herkömmlichen Technologie werden bestehende Halbleitervorrichtungen mit einer niedrigen Spannung verwendet, ohne ihnen besondere Beachtung zu schenken. Da Transistoren, die verwendet werden, um eine Halbleitervorrichtung zu bauen, zur Verwendung mit einer niedrigen Spannung nicht ausreichend angepaßt sind (z. B. Verdünnen eines Gateoxidfilms, Verkürzen einer Kanallänge etc.), werden deshalb die Charakteristiken der Transistoren signifikant verschlechtert, wenn die Halbleitervorrichtung unter Verwendung einer niedrigen Spannung betrieben wird.
In der herkömmlichen Halbleitervorrichtung läßt man folglich eine externe Energieversorgungsspannung (normalerweise 5V) auf eine geeignete niedrige Spannung innerhalb der Vor richtung abfallen (man läßt nämlich einfach die Energieversorgungsspannung abfallen). Die Transistoren sind nämlich an die reduzierte Spannung angepaßt, um deren Charakteristiken beizubehalten.
Herkömmliche Halbleitervorrichtungen, in denen eine externe reduzierte Energieversorgungsspannung verwendet wird, werfen jedoch die folgenden Probleme auf: (1) Probleme mit der Spannungsabfallschaltung selbst, (2) Probleme mit der Eingangsstufenschaltung und (3) Probleme mit der Ausgangsstufenschaltung.

(1) Probleme mit der Spannungsabfallschaltung

Fig. 10 zeigt ein Beispiel einer Spannungsabfallschaltung, die in der herkömmlichen Halbleitervorrichtung verwendet wird, und Fig. 11 zeigt ihre Operationscharakteristikwellenform.
In Fig. 10 zeigt Vcc eine externe Energieversorgungsspannung (Energieleitung) an, Vss eine Referenzenergieversorgungsspannung (Energieleitung) der Halbleitervorrichtung und Vci eine intern abgefallene Spannung. Die in Fig. 10 veranschaulichte Schaltung weist eine mit der Speise- oder Energieleitung Vcc verbundene Konstantstromquelle IS, n-Kanal- Transistoren QT1 bis QTn, die zwischen den Ausgangsanschluß der Konstantstromquelle IS und die Energieleitung Vss in Reihe geschaltet sind und von denen jeder ein Gate aufweist, das mit seinem Drain verbunden ist, und einen n-Kanal-Transistor Q30 auf, der zwischen die Energieleitung Vcc und den Abgabeknoten für interne Spannung (Vci) geschaltet ist und auf ein Signal an dem Drainanschluß des Transistors QT1 anspricht.
Wie in der Operationscharakteristikwellenform in Fig. 11 gezeigt ist, ist die interne Spannung Vci bei dem Pegel von V2 stabilisiert, wenn die externe Spannung Vcc höher als der Pegel von V1 ist, und somit kann vorteilhafterweise ein idealer Spannungsabfall erhalten werden.
Da jedoch das Gatepotential (Referenzspannung) des Transistors Q30 für eine Umwandlung der externen Spannung Vcc zu der abgefallenen Spannung Vci auf der Basis des Spannungsabfalls (Schwellenpegel) von jedem der Transistoren QT1 bis QTn bestimmt ist, wird andererseits ein Problem auftreten, wenn sich die Umgebungstemperatur ändert, die Energieversor gungsspannung variiert oder dergleichen. Der Spannungsabfall von jedem der Transistoren QT1 bis QTn variiert nämlich, und das Gatepotential des Transistors Q30 variiert ebenfalls entsprechend, so daß die Operation des Transistors Q30 Stabilität verliert, wodurch eine instabile Abgabe der verringerten Spannung Vci bewirkt wird.
Da die Konstantstromquelle IS verwendet wird, um einen Spannungsabfall in jedem der Transistoren QT1 bis QTn zu erzeugen, wird auch immer ein gewisser Strom verbraucht, was ein signifikanter Nachteil ist.

(2) Probleme mit der Eingangsstufenschaltung

Fig. 12 zeigt ein Beispiel einer Adreßeingabeschaltung, die in der herkömmlichen Halbleitervorrichtung verwendet wird.
Die in Fig. 12 gezeigte Schaltung weist einen p-Kanal- Transistor Q31 auf, der durch eine abgefallene Spannung Vci angesteuert wird, die in z. B. der in Fig. 10 gezeigten Spannungsabfallschaltung erzeugt wird. Der p-Kanal-Transistor Q31 ist an seiner Source mit dem Potential Vss verbunden. Ein CMOS-Inverter (der aus einem p-Kanal-Transistor Q32 und einem n-Kanal-Transistor Q33 besteht) ist zwischen den Drain des Transistors Q31 und die Energieleitung Vss geschaltet und antwortet auf das Adreßeingabesignal; ein n-Kanal-Transistor Q34 ist zu dem Transistor Q33 parallel geschaltet und empfängt an seinem Gate das Potential Vss; und ein CMOS-Inverter (der aus einem p-Kanal-Transistor Q35 und einem n-Kanal- Transistor Q36 besteht) ist zwischen die Energieleitungen Vci und Vss geschaltet und antwortet auf die Ausgabe von dem Inverter (Q32 und Q33).
Da der Eingabeschwellenpegel der Eingabeschaltung niedriger ist, weil diese Schaltung durch die intern abgefallene Spannung Vci angesteuert wird, ist die Schaltung im Vergleich zu dem Fall für Rauschen anfällig, wenn sie durch eine gewöhnliche Energieversorgungsspannung Vcc angesteuert wird, die höher als die Spannung Vci ist. Der Transistor wird z. B. als Folge eines intern entwickelten Rauschens möglicherweise versagen.
Wenn sich die Amplitude des Adreßeingabesignals zu den Pegeln der Spannungen Vcc bis Vss ändert, wird die Rausch komponente (Kopplungsrauschen) auch durch die kapazitive Kopplung der externen Signalleitung hervorgerufen und wird größer sein.

(3) Probleme mit der Ausgangsstufenschaltung

Fig. 13 zeigt ein Beispiel einer Datenausgabeschaltung, die in der herkömmlichen Halbleitervorrichtung verwendet wird.
Ähnlich der in Fig. 12 gezeigten Schaltung weist diese Schaltung einen CMOS-Inverter auf (der aus einem p-Kanal- Transistor Q37 und einem n-Kanal-Transistor Q38 besteht), der durch die abgefallene Spannung Vci angesteuert wird, die in z. B. der in Fig. 10 gezeigten Spannungsabfallschaltung erzeugt wird. Der Inverter ist zwischen die Leitung der abgefallenen Spannung Vci und die Energieleitung Vss geschaltet und antwortet auf das Datensignal von der internen Schaltung.
Da diese Schaltung durch die intern abgefallene Spannung Vci angesteuert wird, wenn sich das Datensignal von der internen Schaltung in der Amplitude zu den Pegeln der Spannung Vci bis Vss ändert, ändert sich auch das Ausgangssignal entsprechend mit der Amplitude bei den Pegeln der Spannungen Vci bis Vss. Falls eine mit der Ausgangsstufe dieser Datenausgabeschaltung verbundene Schaltung durch eine gewöhnliche Energieversorgungsspannung (5V) angesteuert wird, wird folglich ein Anpassen mit Elementen schlecht sein, die in dieser Schaltung verwendet werden. Ein Signal bei dem vorbestimmten logischen Pegel kann je nachdem nicht stabil übertragen werden.
Fig. 14 zeigt ein anderes Beispiel einer Datenausgabeschaltung in der herkömmlichen Halbleitervorrichtung.
Diese Schaltung weist einen CMOS-Inverter auf (der aus einem p-Kanal-Transistor Q39 und einem n-Kanal-Transistor Q40 besteht), der durch die externe Energieversorgungsspannung Vcc angesteuert wird. Der Inverter in diesem Fall ist zwischen die Energieleitungen Vcc und Vss geschaltet und antwortet auf das Datensignal von der internen Schaltung.
Da sie mit der Energieversorgungsspannung Vcc angesteuert wird, hat diese Schaltung kein Problem beim Anpassen mit externen Elementen, die mit der gleichen Spannung (5V) angesteuert werden. Wenn die Eingabe bei dem Pegel von Vss in dem Fall ist, daß sich das Datensignal von der internen Schaltung in der Amplitude zu den Pegeln der Spannungen Vci bis Vss ändert, ist nur der p-Kanal-Transistor Q39 eingeschaltet, während der n-Kanal-Transistor Q40 abgeschnitten ist, was folglich kein Problem verursacht. Falls aber die Eingabe bei dem Pegel von Vci ist, ist auch der p-Kanal-Transistor Q39 eingeschaltet, in Abhängigkeit von der Differenz im Pegel zwischen der Energieversorgungsspannung Vcc und der intern abgefallenen Spannung Vci. In diesem Fall wird ein Problem insofern auftreten, als ein Durch-Strom von der Energieleitung Vcc durch die Transistoren Q39 und Q40 zur Energieleitung Vss fließt.
Um die oben erwähnten Probleme der Interne-Energieversorgungsspannung-Erzeugungsschaltung zu lösen, die in erster Linie in solch einem Speicher vom Flash-Typ verwendet wird, ist es dementsprechend vorzuziehen, eine Interne-Energieversorgungsspannung-Erzeugungsschaltung vorzusehen, die weniger Energie verbraucht und eine niedrige Spannung durch stabiles Abfallen einer externen Energieversorgungsspannung zuführen kann.
Überdies ist es vorzuziehen, eine Interne-Energieversorgungsspannung-Erzeugungsschaltung zur Verwendung in einem Speicher vom Flash-Typ vorzusehen, die ein gutes Anpassen mit verschiedenen Elementen, einschließlich externer Elemente, sogar in dem Fall beibehalten kann, daß eine externe Spannung und eine intern abgefallene Spannung zusammen verwendet werden, und die zu der Verbesserung der Operationszuverlässigkeit durch Eliminieren des Rauscheinflusses beiträgt.
Außerdem sollte die Interne-Energieversorgungsspannung- Erzeugungsschaltung auch eine einfache Konfiguration aufweisen, sollte darin keine solchen Durch-Ströme wie in der herkömmlichen Spannungsabfallschaltung entwickeln und sollte sehr geeignet sein, um eine Interne-Energieversorgungsspannung-Erzeugungsschaltung zu schaffen, in der die CMOS-Konfiguration übernommen ist.
In einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht das grundlegende technische Konzept darin, die Schwelle der Haupttransistoren, die die Interne-Energieversorgung-Quellenspannung-Erzeugungsschaltung bilden, einzu stellen, während sowohl die externe Energieversorgungsspannung als auch die Referenzspannung bei einem stabilen festen Pegel gehalten werden, um eine abgefallene Spannung bei dem vorbestimmten Pegel zu erzeugen.
In dieser bevorzugten Ausführungsform enthält deshalb die Interne-Energieversorgungsspannung-Erzeugungsschaltung eine Schaltung, die eine externe Energieversorgungsspannung abfallen läßt und deren Leistung mit einem weiten Bereich von Energieversorgungsspannungen sichergestellt werden kann.
Die Interne-Energieversorgungsspannung-Erzeugungsschaltung in der bevorzugten Ausführungsform der Erfindung weist, um die oben erwähnten Probleme zu lösen, ein Mittel zum Abfallen einer externen Energieversorgungsspannung auf eine vorbestimmte interne Spannung auf. Dieses Spannungsabfallmittel ist dadurch gekennzeichnet, daß ein Transistor zwischen die Energieversorgungsspannungsleitung und den Knoten geschaltet ist, bei dem die interne Spannung entwickelt wird, und daß eine Referenzspannung bei einem vorbestimmten Pegel an das Gate des Transistors angelegt ist, um die intern abgefallene Spannung an dem Abgabeknoten für interne Spannung abzugeben.
Insbesondere weist der Speicher vom Flash-Typ gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung eine Zellenmatrixschaltung (1) auf, die darin angeordnet erneut ladbare nichtflüchtige Speicherzellen (Mij) an den Schnittpunkten einer Vielzahl von Wortleitungen WL1 bis WLm und einer Vielzahl von Bitleitungen BL11 bis BLlk, ..., BLnl bis BLnk aufweist, eine Reihendecodiererschaltung 3, einen Spaltendecodierer 5, Leseverstärkerschaltungen 71 bis 7n, die mit den Bitleitungen BL11 bis BL1k, ..., BLn1 bis BLnk der Zellenmatrixschaltung (1) verbunden sind, und eine Interne-Energieversorgungsspannung-Erzeugungsschaltung aufweist, die mit mindestens einer externen Energieversorgung verbunden ist und in der eine externe Energieversorgungsspannung Vcc verwendet wird, um verschiedene Arten von internen Spannungen zu erzeugen. Die Interne-Energieversorgungsspannung-Erzeugungsschaltung weist ein Mittel zum Abfallen einer externen Energieversorgungsspannung Vcc auf eine vorbestimmte interne Spannung Vci auf. Dieses Spannungsabfallmittel hat einen Transi stor Q, der zwischen die externe Energieversorgungsspannungsleitung und den Knoten N geschaltet ist, an dem die interne Spannung abgegeben wird. Eine Referenzspannung bei einem vorbestimmten Pegel wird an das Gate des Transistors Q angelegt, um die intern abgefallene Spannung bei dem Abgabeknoten für interne Spannung abzugeben. Der Transistor Q sollte vorzugsweise ein n-Kanal-Transistor vom Verarmungstyp sein.
Ein Glättungskondensator C kann ferner in dem Abgabeknoten für interne Spannung in der Interne-Energieversorgungsspannung-Erzeugungsschaltung vorgesehen sein, wodurch verhindert werden kann, daß die interne Quellenspannung, resultierend aus Rauschen oder dergleichen, fluktuiert.
In dieser Ausführungsform kann außerdem der Spannungsabfallpegel eingestellt werden, indem die Schwelle des oben erwähnten Transistors Q geändert wird.
In dieser Ausführungsform sollte auch die an das Gate des Transistors Q angelegte feste Referenzspannung vorzugsweise eine einzige Spannung sein, die von der Referenzenergieleitung Vss der Halbleitervorrichtung zugeführt wird.
Die Referenzspannung bei dem vorbestimmten Pegel, die an das Gate des Transistors Q angelegt ist, kann überdies an die Referenzenergieleitung der Halbleitervorrichtung geliefert werden, wodurch nur die abgefallene Spannung bei dem Abgabeknoten für interne Spannung abgegeben wird. Nichtflüchtige Speicherelemente können sonst verwendet werden, und die Referenzspannung bei dem vorbestimmten Pegel, die an das Gate des Transistors Q angelegt ist, sollte auf entweder den Pegel der externen Energiequellenspannung oder denjenigen der Referenzenergiequellenspannung der Halbleitervorrichtung eingestellt sein, wodurch eine abgefallene Spannung oder eine gewöhnliche Energiequellenspannung bei dem Abgabeknoten für interne Spannung selektiv abgegeben wird.
In der oben erwähnten Schaltungskonfiguration wird, da ein Transistor als das Mittel zum Abfallen einer externen Energieversorgungsspannung auf eine vorbestimmte interne Spannung verwendet wird und er angesteuert wird, indem an das Gate des Transistors eine stabile Referenzspannung bei einem vorbestimmten Pegel angelegt wird, nicht unnötig Energie wie in der herkömmlichen Schaltungskonfiguration verbraucht, wo durch eine stabile intern abgefallene Spannung geliefert wird.
Ein Glättungskondensator kann auch in dem Abgabeknoten für interne Spannung vorgesehen werden, um den Pegel der an dem Knoten abgegebenen, intern abgefallenen Spannung weiter zu stabilisieren.
Ausführungsformen der bevorzugten Interne-Energieversorgungsspannung-Erzeugungsschaltung werden mit Verweis auf die Fig. 15 bis 20 beschrieben.
Fig. 15 zeigt eine Beispielkonfiguration der Spannungsabfallschaltung in der Interne-Energieversorgungsspannung-Erzeugungsschaltung.
In dieser Ausführungsform wird ein n-Kanal-Transistor Q vom Verarmungstyp verwendet, um eine externe Energieversorgungsspannung Vcc in eine für die interne Schaltung abgefallene interne Spannung umzuwandeln. Der Transistor Q ist an seinem Gate mit der Referenzenergieleitung Vss (d. h. einer stabilen Referenzspannung von 0V = (Erdungspotential) der Halbleitervorrichtung), an seinem Drain mit einer Energieleitung mit höherem Potential (d. h. einer externen Spannung Vcc) und an seiner Source mit dem Abgabeknoten N für eine interne Quellenspannung (Vci) verbunden. Der Schwellenpegel dieses Transistors Q vom Verarmungstyp ist so ausgewählt, daß Vth = -Vci ist. Ein Glättungskondensator C ist ebenfalls zwischen den Abgabeknoten N für interne Spannung und die Energieleitung Vss mit niedrigerem Potential geschaltet.
In der Schaltungskonfiguration gemäß dieser Ausführungsform ist der Transistor Q, der zum Umwandeln einer stabilen externen Energieversorgungsspannung Vcc in eine abgefallene interne Spannung Vci vorgesehen ist, an seinem Gate mit der Referenzspannungsleitung Vss verbunden, deren Potential stabil ist und nicht fluktuiert. Da kein Problem besteht, daß wie in der in Fig. 10 gezeigten Schaltungskonfiguration immer ein Strom zugeführt, kann eine stabile intern abgefallene Spannung Vci erhalten werden.
Die Schwelle des Transistors, der in der die vorliegende Erfindung verkörpernden Interne-Energiequellenspannung-Erzeugungsschaltung verwendet wird, kann eingestellt werden, indem z. B. die Siliziumoxidfilmdicke geändert wird.
Da ein Glättungskondendsator C in dem Abgabeknoten N für interne Spannung vorgesehen ist, kann auch der Pegel der intern abgefallenen Spannung Vci weiter stabilisiert werden, die beim Knoten N abgegeben wird.
In dieser Ausführungsform wird nur die intern abgefallene Spannung Vci bei dem Abgabeknoten N für interne Spannung abgegeben. Die gewöhnliche Energieversorgungsquellenspannung Vcc kann jedoch leicht anstelle der internen Quellenspannung Vci abgegeben werden. Fig. 16 zeigt ein Beispiel solch einer Schaltung.
Die in Fig. 16 gezeigte Schaltung weist eine nichtflüchtige Speicherzelle QM auf, wie z. B. einen EPROM, um zu bestimmen, ob die intern abgefallene Spannung Vci oder die externe Spannung Vcc abgegeben werden soll. Die nichtflüchtige Speicherzelle QM ist zwischen die Referenzenergieleitung Vss und einen Abgabeknoten P für interne Spannung geschaltet und weist ihr Steuer-Gate mit der Zufuhrleitung der externen Spannung Vcc verbunden auf. Die nichtflüchtige Speicherzelle QM liefert gemäß ihren Inhalten einen Strom oder liefert keinen. Das Potential bei dem Abgabeknoten P für interne Spannung nimmt deshalb den L-Pegel an, wenn die Speicherzelle QM einen Strom zuführt, und nimmt den H-Pegel an, wenn die Speicherzelle keinen Strom zuführt.
Zwischen die Energieleitung Vcc mit einem hohen Potential und den Abgabeknoten P für interne Spannung ist ein p-Kanal- Transistor Q1 geschaltet. Ein CMOS-Inverter (der aus einem p- Kanal-Transistor Q2 und einem n-Kanal-Transistor Q3 besteht) ist ebenfalls zwischen die Energieleitung Vcc und die Niederspannungsleitung Vss geschaltet, und diese Transistoren sind an ihren jeweiligen Gates mit dem Abgabeknoten P für interne Spannung und an ihren jeweiligen Drains mit dem Gate des p- Kanal-Transistors Q1 verbunden. Ähnlich ist zwischen die Energieleitungen Vcc und Vss ein anderer CMOS-Inverter geschaltet (der aus einem p-Kanal-Transistor Q4 und einem n- Kanal-Transistor Q5 besteht), dessen Gates mit den Ausgangsanschlüssen des Inverters (Q2 und Q3) verbunden sind und dessen Drains mit dem Gate des Transistors Q (Fig. 15) verbunden sind.
Das Gate des Transistors Q, der zur Umwandlung der Energiequellenspannung Vcc in eine interne Quellenspannung Vci (oder Vcc) vorgesehen ist, ist insbsondere so angeordnet, um eine Spannung zu empfangen, die in Abhängigkeit von den Inhalten der nichtflüchtigen Speicherzelle QM bestimmt ist (nämlich dem H- oder L-Pegel, der bei dem Abgabeknoten P für interne Quellenspannung entwickelt wird), anstatt das feste Referenzpotential Vss wie in der in Fig. 15 gezeigten Ausführungsform zu empfangen.
Wenn die nichtflüchtige Speicherzelle QM einen Strom zuführt, nimmt deshalb der Abgabeknoten P für interne Quellenspannung den L-Pegel an. Der Transistor Q wird somit an seinem Gate durch den Zweistufeninverter mit einem L-Pegel- Signal versorgt, und dieser Transistor wird abgeschnitten. Eine abgefallene interne Quellenspannung Vci wird an dem Abgabeknoten N für interne Quellenspannung abgegeben. Wenn andererseits die nichtflüchtige Speicherzelle QM keinen Strom zuführt, nimmt der Abgabeknoten P für interne Quellenspannung den H-Pegel an, so daß der Transistor Q eingeschaltet wird und somit die externe Energiequellenspannung Vcc bei dem Abgabeknoten N für interne Quellenspannung abgegeben wird.
Fig. 17 zeigt eine Beispielkonfiguration der Eingangsstufenschaltung in einer Halbleitervorrichtung, in der die oben erwähnte Spannungsabfallschaltung übernommen ist.
Die in der Figur gezeigte Eingangsstufenschaltung weist eine Schaltungsanordnung auf, die durch eine externe Energiequellenspannung Vcc angesteuert wird, und eine Schaltungsanordnung, die durch die abgefallene interne Quellenspannung Vci angesteuert wird, und sie ist so konfiguriert, um ein Eingangssignal 51 (z. B. ein Adreßsignal im Falle eines Halbleiterspeichers) zu einer internen Schaltung zu übertragen, von der zumindest ein Teil durch die intern abgefallene Spannung Vci angesteuert wird.
Die durch die externe Energiequellenspannung Vcc angesteuerte Schaltungsanordnung weist auf: einen an seiner Source mit der Energieleitung Vcc verbundenen p-Kanal-Transistor Q11, der auf das Potential Vss antwortet; einen zwischen den Drain des Transistors Q11 und die Energieleitung Vss geschaltenen CMOS-Inverter (der aus einem p-Kanal-Transistor Q12 und einem n-Kanal-Transistor Q13 besteht), der auf das Eingangssignal Si antwortet; einen mit dem Transistor Q13 parallel verbundenen n-Kanal-Transistor Q14, der auf das Potential Vss antwortet; und einen zwischen die Energieleitungen Vcc und Vss geschaltenen CMOS-Inverter (der aus einem p-Kanal-Transistor Q15 und einem n-Kanal-Transistor Q16 besteht), der auf die Ausgabe von dem Inverter (Q12 und Q13) antwortet. Die Transistoren Q15 und Q16 arbeiten, um den Pegel von Signalen mit Amplituden Vcc bis Vss zu stabilisieren, die von der stromaufwärts davon vorgesehenen Schaltung abgegeben werden, und sie zu der stromabwärts davon vorgesehenen Schaltung zu übertragen.
Die durch die intern abgefallene Spannung Vci angesteuerte Schaltungsanordnung weist andererseits auf: einen zwischen die Leitung der intern abgefallenen Spannung Vci und die Energieleitung Vss geschaltenen CMOS-Inverter (der aus einem p-Kanal-Transistor Q17 und einem n-Kanal-Transistor Q18 besteht), der auf eine Ausgabe von dem Inverter (Q15 und Q16) antwortet; und einen zwischen die Energieleitungen Vci und Vss geschaltenen CMOS-Inverter (der aus einem p-Kanal-Transistor Q19 und einem n-Kanal-Transistor Q20 besteht), der auf die Ausgabe von dem Inverter (Q17 und Q18) antwortet.
In der in Fig. 17 gezeigten Schaltungskonfiguration kann, da die Schaltungsanordnung, die das Eingangssignal S1 direkt empfängt, durch die externe Energieversorgungsspannung Vcc angesteuert wird, der Eingangsschwellenpegel im Vergleich zu dem in der (in Fig. 12 gezeigten) herkömmlichen Schaltungskonfiguration hoch eingestellt werden. Die Schaltungsanordnung ist nämlich nicht für Rauschen in einem externen Eingangssignal anfällig (d. h. eine Verbesserung in der Rauschspanne der Schaltung), und die Möglichkeit eines Transistorausfalls kann eliminiert werden.
Man beachte, daß in der ersten Stufe der (aus den Transistoren Q17 und Q18 bestehenden) Schaltungsanordnung, die durch die intern abgefallene Spannung Vci angesteuert wird, da sich die Gatesignale zwischen Vcc und Vss gemäß dem logischen Pegel des Eingangssignals S1 ändern, die Gate-Haltespannung jedes in dieser Schaltungsanordnung verwendeten Transistors vorzugsweise so ausgewählt ist, um relativ hoch zu sein.
In diesem Zusammenhang sollte die Drain- oder Gate- Haltespannung jedes Transistors, der in der durch die externe Energieversorgungsspannung Vc angesteuerten Schaltungsanordnung verwendet wird, vorzugsweise hoch eingestellt sein.
Fig. 18 zeigt eine Beispielkonfiguration der Ausgangsstufenschaltung in einer Halbleitervorrichtung, in der die oben erwähnte Spannungsabfallschaltung übernommen ist.
Die in der Figur gezeigte Ausgangsstufenschaltung weist eine Schaltungsanordnung, die durch die abgefallene interne Spannung Vci angesteuert wird, und eine Schaltungsanordnung auf, die durch die externe Energieversorgungsspannung Vcc angesteuert wird, und sie ist so konfiguriert, um außerhalb der Schaltung als Datenausgabe So ein Datensignal von einer (nicht dargestellten) internen Schaltung abzugeben, von der zumindest ein Teil durch die intern abgefallene Spannung Vci angesteuert wird.
Die durch die intern abgefallene Spannung Vci angesteuerte Schaltungsanordnung weist einen zwischen die Leitung für die intern abgefallene Spannung Vci und der Energieleitung Vss geschaltenen CMOS-Inverter (der aus einem p-Kanal-Transistor Q21 und einem n-Kanal-Transistor Q22 besteht), der auf das oben erwähnte Datensignal antwortet, und einen an seiner Source mit dem Ausgangsanschluß des CMOS-Inverters und an seinem Gate mit der Leitung der intern abgefallenen Spannung Vci verbundenen n-Kanal-Transistor Q23 auf.
Andererseits weist die durch die externe Energieversorgungsspannung Vcc angesteuerte Schaltungsanordnung auf: einen zwischen den Drain des Transistors Q23 und die Energieleitung Vcc geschaltenen p-Kanal-Transistor Q24; einen zwischen die Energieleitungen Vcc und Vss geschaltenen CMOS-Inverter (der aus einem p-Kanal-Transistor Q25 und einem n-Kanal-Transistor Q26 besteht), der auf das Signal bei dem Dram-Anschluß des Transistors Q24 antwortet und der ein Ausgangssignal liefert, das an das Gate des p-Kanal-Transistors Q24 angelegt wird; und einen ebenfalls zwischen die Energieleitungen Vcc und Vss geschaltenen (aus einem p-Kanal-Transistor Q27 und einem n- Kanal-Transistor Q28 bestehenden) CMOS-Inverter, der als Ant wort auf das Ausgangssignal von dem Inverter (Q25 und Q26) wirksam ist, um eine Datenausgabe So zu erzeugen.
In der in Fig. 18 gezeigten Schaltungskonfiguration wird das Datensignal von einer internen Schaltung durch das Pegelumwandlungsmittel (Transistoren Q23 und Q24) zu dem Pegel der externen Energieversorgungsspannung Vcc umgewandelt und außerhalb der Schaltung als eine Datenausgabe So mit Amplituden der Spannung Vcc bis Vss abgegeben. Deshalb kann in dem Fall, daß die mit dieser Ausgangsstufenschaltung verbundene externe Schaltung durch eine gewöhnliche Energieversorgungsspannung (5V) angesteuert wird, ein Anpassen mit den in dieser externen Schaltung verwendeten Elementen beibehalten werden. Ein stabiles vorbestimmtes Logikpegelsignal kann nämlich übertragen werden.
Auch in dem Fall, daß sich das Datensignal von der internen Schaltung mit den Amplituden der Spannungen Vci bis Vss ändert, arbeitet das oben erwähnte Pegelumwandlungsmittel auf solch eine Weise, daß die Transistoren Q25 und Q26 an ihren Gates mit Signalen mit Amplituden der Spannungen Vcc bis Vss versorgt werden. Beide Transistoren werden somit nicht zusammen eingeschaltet, so daß durch diese Transistoren kein Durch-Strom von der Energieleitung Vcc zur Energieleitung Vss fließen wird.
Ähnlich der in Fig. 17 gezeigten Schaltungskonfiguration sollte hier besonders erwähnt werden, daß die Drain- oder Gate-Haltespannung jedes Transistors vorzugsweise relativ hoch sein sollte, der in der durch die externe Energiequellenspannung Vcc angesteuerten Schaltungsanordnung verwendet wird.
Fig. 19 zeigt die Konfiguration einer Halbleitervorrichtung, in der die in Fig. 16 gezeigte Schaltung übernommen ist.
In der Figur bezeichnet die Bezugsziffer 410 eine Spannungsabfallschaltung mit einer Daten-Schreib/Löschschaltung (siehe Fig. 20) der nichtflüchtigen Speicherzelle und der in Fig. 16 gezeigten Spannungsabfallschaltung. Die Spannungsabfallschaltung 410 arbeitet mit der normalen Quellenspannung Vcc und einer hohen Spannung Vpp für ein Schreiben/Löschen von Daten bezüglich der nichtflüchtigen Speicherzelle. Die Bezugsziffer 420 bezeichnet eine Schaltungsanordnung mit ei nem Adreßpuffer, einem Decodierer, einer Speicherzelle und einem Leseverstärker, und diese Schaltungsanordnung arbeitet mit einer intern abgefallenen Spannung, die bei dem Ausgangsanschluß (Knoten N) der Spannungabfallschaltung 410 entwickelt wird. Außerdem bezeichnet die Bezugsziffer 430 einen Adreßpuffer einer ersten Stufe, der bei Empfang der Energiequellenspannung Vcc eine Adreßeingabe puffert, und 440 einen Ausgabepuffer, der ebenfalls bei Empfang der Energiequellenspannung Vcc eine Datenausgabe abgibt.
Fig. 20 zeigt eine Beispielkonfiguration der Datenschreib/Löschschaltung der nichtflüchtigen Speicherzelle in der Spannungsabfallschaltung 410.
In der Figur weist die Schaltung zum Steuern der Schreiboperation in die nichtflüchtige Speicherzelle QM einen p- Kanal-Transistor Q41 auf, der bei seiner Source mit einer Anschlußstelle (P1) und bei dem Gate mit seinem Drain verbunden ist, einen zwischen den Drain des Transistors Q41 und die Energieleitung Vss geschaltenen (aus einem p-Kanal-Transistor Q42 und einem n-Kanal-Transistor Q43 bestehenden) CMOS- Inverter, der auf die Energieversorgungsspannung Vcc antwortet, und einen zwischen die Energieleitungen Vcc und Vss geschaltenen (aus einem p-Kanal-Transistor Q44 und einem n- Kanal-Transistor Q45 bestehenden) CMOS-Inverter, der als Antwort auf die Ausgabe von dem Inverter (Q42 und Q43) wirksam ist, um ein Schreibsignal Wx zu erzeugen. Die Schaltung zum Steuern der Löschoperation der nichtflüchtigen Speicherzelle weist ähnlich einen bei seiner Source mit einer Anschlußstelle P2 und bei dem Gate mit seinem Drain verbundenen p- Kanal-Transistor Q46 auf, einen mit dem Dram des Transistors Q46 und der Energieleitung Vss verbundenen (aus einem p- Kanal-Transistor Q47 und einem n-Kanal-Transistor Q48 bestehenden) CMOS-Inverter, der auf die Energieversorgungsspannung Vcc antwortet, und einen zwischen die Energieleitungen Vcc und Vss geschaltenen (aus einem p-Kanal-Transistor Q49 und einem n-Kanal-Transistor Q50 bestehenden) CMOS-Inverter, der als Antwort auf die Ausgabe von dem Inverter (Q47 und Q48) wirksam ist, um ein Löschsignal EX zu erzeugen.
Die Datenschreib/Löschschaltungsanordnung der nichtflüchtigen Speicherzelle QM weist einen an seinem Drain mit der Energieleitung Vcc verbundenen n-Kanal-Transistor Q51 auf, der auf das Schreibsignal WX antwortet, einen an seinem Drain mit der Hochspannungsenergieleitung Vpp verbundenen n-Kanal- Transistor Q52, der auf das Potential an einem Knoten 3 antwortet, einen bei seinem Drain mit der Source von jedem der Transistoren Q51 und Q52 und bei dem Gate mit seiner Source am Knoten 1 verbundenen n-Kanal-Transistor Q53, einen zwischen den Knoten 1 und die Energieleitung Vss geschaltenen n- Kanal-Transistor Q54, der auf das Potential an einem Knoten 4 antwortet, einen zwischen den Ausgangsanschluß eines Löschsignals EX und einen Knoten 5 geschaltenen n-Kanal-Transistor Q55, der auf die Energieversorgungsspannung Vcc antwortet, einen zwischen die HochspannungsenergieleitungÄtpp und den Knoten 5 geschaltenen n-Kanal-Transistor Q56, der auf das Potential bei dem Knoten 4 antwortet, einen in der Vorwärtsrichtung zwischen die Knoten 5 und 4 geschaltenen Inverter IV1, einen zwischen die Hochspannungsenergieleitung Vpp und den Knoten 2 geschaltenen p-Kanal-Transistor Q57, der auf das Potential am Knoten 3 antwortet, einen in der Vorwärtsrichtung zwischen die Knoten 2 und 3 geschaltenen Inverter IV2, einen zwischen den Knoten 2 und den Ausgangsanschluß eines Schreibsignals WX geschaltenen n-Kanal-Transistor Q58, der auf die Energiequellenspannung Vcc antwortet, einen an seinem Drain mit der Hochspannungsenergieleitung Vpp verbundenen n- Kanal-Transistor Q59, der auf das Potential an dem Knoten 3 antwortet, eine zwischen die Source des Transistors Q59 und den Knoten 4 geschaltene nichtflüchtige Speicherzelle QM, die auf das Potential bei dem Knoten 1 antwortet, und einen zwischen die Source des Transistors Q59 und den Abgabeknoten P für interne Spannung geschaltenen n-Kanal-Transistor Q60, der auf die Energiequellenspannung Vcc antwortet.
Die in Fig. 20 gezeigte Datenschreib/Löschschaltung arbeitet wie unten erklärt wird:
(1) Wenn das Schreibsignal WX bei einem L-Pegel ist und das Löschsignal EX bei einem H-Pegel ist:
Da in diesem Fall der Transistor Q51 aus ist, während der Transistor Q58 an ist, nimmt durch den Inverter IV2 der Knoten 2 den L-Pegel an, und der Knoten 3 nimmt den H-Pegel an, so daß der Transistor Q52 an ist. Folglich wird bei dem Kno ten 1 an das Steuer-Gate der nichtflüchtigen Speicherzelle QM das Potential (beinahe beim Pegel von Vpp) angelegt. Da der Knoten 3 ebenfalls den H-Pegel annimmt, wird der Transistor Q59 eingeschaltet und an den Drain der nichtflüchtigen Speicherzelle QM wird ein Signal mit einem Pegel von annähernd Vpp angelegt. Da das Löschsignal EX bei dem H-Pegel ist, nimmt andererseits der Knoten 5 den H-Pegel durch den Transistor Q55 an. Der Knoten 4 nimmt somit durch den Inverter IV1 den L-Pegel an, so daß die Source des nichtflüchtigen Speicherzellentransistors QM den L-Pegel annimmt. Folglich werden Elektronen in das schwebende Gate des Transistors Qm injiziert, und Daten werden in den Speicherzellentransistor QM mit dem Ergebnisgeschrieben, daß der Transistor QM ausgeschaltet wird. Das Potential bei dem Abgabeknoten P für interne Spannung nimmt den H-Pegel an. In diesem Fall wird die externe Energieversorgungsspannung Vcc bei dem Abgabeknoten N für interne Spannung abgegeben, wie man aus Fig. 16 sieht.
(2) Wenn das Schreibsignal WX bei einem H-Pegel ist und das Löschsignal EX bei einem L-Pegel ist:
Da der Transistor Q51 an ist, während der Transistor Q58 aus ist, nimmt der Knoten 2 den H-Pegel an, so daß der Knoten 3 den L-Pegel annimmt. Folglich ist der Transistor Q59 aus. Andererseits nimmt das Löschsignal EX den L-Pegel an, so daß der Knoten 5 den L-Pegel annimmt. Deshalb nimmt der Knoten 4 den H-Pegel an, und der Transistor Q54 wird eingeschaltet. Der Knoten 1 nimmt daher den L-Pegel an. An das Steuer-Gate der nichtflüchtigen Speicherzelle QM wird ein Signal bei dem L-Pegel (beinahe bei dem Pegel von Vss) angelegt. Da zu dieser Zeit der Knoten 3 bei dem L-Pegel ist, werden Elektronen aus dem schwebenden Gate des Transistors QM evakuiert, Daten werden nämlich mit dem Ergebnis gelöscht, daß der Transistor QM eingeschaltet wird. Das Potential bei dem Abgabeknoten P für interne Spannung nimmt den L-Pegel an. Wie man aus Fig. 16 sieht, wird eine abgefallene interne Spannung Vci in diesem Fall bei dem Abgabeknoten N für interne Spannung abgegeben.
In der oben erwähnten Schaltungskonfiguration nehmen, wenn die Anschlußstellen P1 und P2 mit einer Energiequellenspannung Vcc+Vth versorgt werden (wo Vth der Schwellenpegel der p-Kanal-Transistoren Q41 und Q46 ist), sowohl das Schreibsignal WX als auch das Löschsignal EX den L-Pegel an.
Wie im vorhergehenden beschrieben wurde, können die Ausführungsformen der Fig. 15 bis 20 der vorliegenden Erfindung eine Reduzierung des Energieverbrauchs und eine stabile Zufuhr einer intern abgefallenen Spannung in einer Halbleitervorrichtung gestatten, in der eine Schaltung, um eine externe Energieguellenspannung abfallen zu lassen, enthalten ist.
Sogar in dem Fall, daß eine externe Spannung und eine intern abgefallene Spannung zusammen verwendet werden, kann ein Anpassen mit Elementen, einschließlich externen, aufrechterhalten werden, und der Einfluß von Rauschen kann eliminiert werden, wodurch die Operationszuverlässigkeit der Halbleitervorrichtung signifikant verbessert wird.
In dem Vorhergehenden wurden die Konfigurationen der Interne-Energieversorgungsspannung-Erzeugungsschaltung beschrieben, die in einem die vorliegende Erfindung verkörpernden Speicher vom Flash-Typ verwendet wird. Während des Betriebs solch eines Speichers vom Flash-Typ ist es in einigen Fällen notwendig, einfach eine externe Energieversorgungsspannung abfallen zu lassen und auch eine vorbestimmte Spannung auf einen vorbestimmten Pegel anzuheben.
Da die herkömmliche Interne-Energiequellenspannung- Erzeugungsschaltung keine Verstärkerschaltung aufweist, war es jedoch früher notwendig, eine Unterscheidungsschaltung vorzusehen.
Fig. 26 ist ein Blockdiagramm eines EPROM, der in dem herkömmlichen Speicher vom Flash-Typ verwendet wird. Wie man sieht, weist der EPROM ein in einer Matrix angeordnetes Speicherzellenarray MCA, einen Spaltenadreßpuffer CAB, einen Spaltendecodierer CD, einen Reihenadreßpuffer RAB, einen Reihendecodierer RD, eine Schreibschaltung WC, einen Leseverstärker SA und einen Eingabe/Ausgabedatenpuffer 10B auf. Basierend auf einer Adreßeingabe wählt der Reihendecodierer RD die Wortleitung WL aus, und der Spaltendecodierer CD wählt die Bitleitung BL aus, wobei so eine einzelne Speicherzelle ausgewählt wird, bezüglich der Schreib- oder Lesedaten durch den Eingabe/Ausgabepuffer 10B geleitet werden.
Fig. 27 ist ein Schaltungsdiagramm des Decodierers. Für ein Datenschreiben nimmt das Schreibsteuersignal W# (# bedeutet, daß das betrachtete Signal ein negativ-logisches Signal ist) den L-Pegel an, und die Energieversorgungsspannung Vpp wird an die Wortleitung WL angelegt. Für ein Datenlesen nimmt das Schreibsteuersignal W# den H-Pegel an, und die Energieversorgungsspannung wird an die Wortleitung WL angelegt. Für eine Verifizierung bleibt ferner das Schreibsteuersignal W# bei dem H-Pegel, und eine Verifizierung wird mit der über die gewöhnliche Lesespannung angehobenen Energieversorgungsspannung Vcc abgeschlossen.
Heutzutage ist es erforderlich, daß die gewöhnliche Lesespannung von 5V zu 3V geändert wird, um den Energieverbrauch zu reduzieren, was auch für den EPROM gilt. In diesem Fall wird eine Verschiebung zu der niedrigeren Spannung notwendigerweise die Zugriffsgeschwindigkeit senken. Deshalb muß der Transistor zur Verwendung mit einer Spannung von 3V optimal angepaßt sein.
Eine Schreiboperation in den EPROM wird mit einem speziell konstruierten Schreiber ausgeführt, und, wenn ein herkömmlicher Schreiber für solch ein Schreiben verwendet wird, wird die Energiequellenspannung Vcc 5 oder 6V betragen. Deshalb ist es notwendig, die in Fig. 10 und 11 gezeigte Spannungsabfallschaltung zu verwenden, um die Energiequellenspannung Vcc (Vci) zu der internen Schaltung daran zu hindern, über einen vorbestimmten Wert anzusteigen. In diesem Fall ist eine Verifizierung der Art, auf die oben hingewiesen wurde, unmöglich, da die Energiequellenspannung Vci zu der internen Schaltung durch die Spannungsabfallschaltung daran gehindert wird, über den vorbestimmten Wert anzusteigen.
Für den herkömmlichen Speicher vom Flash-Typ ist es notwendig, die Lesespannung zu einer niedrigeren Spannung zu ändern, um einen Energieverbrauch zu minimieren, wie im Vorhergehenden beschrieben wurde. Falls die herkömmliche Schreiboperation für ein Datenschreiben in den Speicher verwendet wird, sollte die Energiequellenspannung zur internen Schaltung durch die Spannungsabfallschaltung daran gehindert werden, über einen vorbestimmten Wert anzusteigen. Eine Verifi zierung in der herkömmlichen Weise kann jedoch in diesem Fall nicht vorgenommen werden.
Dementsprechend trachten bevorzugte Ausführungsformen der vorliegenden Erfindung danach, die obigen Probleme zu lösen, indem ein Speicher vom Flash-Typ geschaffen wird, in dem die Lesespannung zu einer niedrigeren Spannung geändert wird, um einen Energieverbrauch zu minimieren, und der die Verifizierung ausführen und eine stabile Vorrichtungsoperation liefern kann, selbst wenn er mit einer Spannung betrieben wird, die durch internes Abfallen der Energiequellenspannung erzeugt wird.
Um die Nachteile der herkömmlichen Technik zu überwinden, bezieht sich eine in Fig. 21 gezeigte erste Ausführungsform auf eine Interne-Energieguellenspannung-Erzeugungsschaltung, die angepaßt ist, um eine externe Energiequellenspannung Vcc für ein Datenlesen und eine externe Energiequellenspannung Vpp für ein Datenschreiben zu empfangen, und welche ein Mittel zum Betreiben der Leseschaltung in dem Speicher vom Flash-Typ durch Abfallen der externen Energiequellenspannung Vcc zum Lesen auf einen vorbestimmten Wert und ein Mittel zum Erzeugen eines Wortleitungspotentials für eine Nach-Schreib- Verifizierung durch Abfallen der externen Energiequellenspannung Vpp zum Schreiben aufweist.
Eine in Fig. 22 gezeigte zweite Ausführungsform liefert eine Interne-Energiequellenspannung-Erzeugungsschaltung, die angepaßt ist, um eine externe Energiequellenspannung Vcc zum Lesen und eine externe Energiequellenspannung Vpp zum Schreiben zu empfangen, und die ein Mittel zum Betreiben der Leseschaltung innerhalb des. Speichers vom Flash-Typ durch Abfallen der externen Energiequellenspannung Vcc zum Lesen auf einen vorbestimmten Wert und ein Mittel zum Erzeugen eines Wortleitungspotentials für eine Post- oder Nach-Schreib-Verifizierung durch internes Erzeugen einer Spannung aufweist, die höher als eine Spannung ist, die durch Abfallen der externen Energiequellenspannung Vcc zum Lesen erhalten wird.
Fig. 23 zeigt eine dritte Ausführungsform der bevorzugten Interne-Energieversorgungsspannung-Erzeugungsschaltung, die angepaßt ist, um eine externe Energiequellenspannung Vcc zum Lesen und eine externe Energiequellenspannung Vpp zum Schrei ben zu empfangen und ein Mittel zum Betreiben der Leseschaltung in dem Speicher vom Flash-Typ durch Abfallen der externen Energiequellenspannung Vcc zum Lesen auf einen vorbestimmten Wert und ein Mittel aufweist, um die externe Energiequellenspannung Vcc zum Lesen zur Zeit einer Nach-Schreib- Verifizierung am Abfallen zu hindern.
In einer vierten Ausführungsform der Interne-Energiequellenspannung-Erzeugungsschaltung, wie in Fig. 24 gezeigt, ist die Interne-Energiequellenspannung-Erzeugungsschaltung angepaßt, um eine externe Energiequellenspannung Vcc zum Lesen und eine externe Energiequellenspannung Vpp zum Schreiben zu empfangen, und weist ein Mittel zum Betreiben der Leseschaltung innerhalb des Speichers vom Flash-Typ durch Abfallen der externen Energiequellenspannung Vcc zum Lesen auf einen vorbestimmten Wert und ein Mittel auf, um den Abfühlstrom eines Leseverstärkers normalerweise kleiner als den Lese- Abfühlstrom zu machen.
Die erste Ausführungsform hat insbesondere einen Energiequellenspannungsselektor mit, wie in Fig. 21 gezeigt ist, einer Vpp-Detektionsschaltung 501, die detektiert, ob die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird oder nicht, und einer Auswahlschaltung 503, die ein Wortleitungspotential zuführt. Dieser Energiequellenspannungsselektor ist so angeordnet, daß, wenn die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird, die Spannung Vci (Energie an die interne Schaltung), die durch Abfallen der externen Energiequellenspannung Vcc zum Lesen auf einen vorbestimmten Wert geliefert wird, getrennt ist und man für eine Verifizierung die externe Energiequellenspannnung Vpp zum Schreiben abfallen läßt, um ein Wortleitungspotential für eine Nach-Schreib-Verifizierung zu liefern.
In dem Speicher vom Flash-Typ, in welchem die Lesespannung für einen reduzierten Energieverbrauch zu einer niedrigeren Spannung geändert wird, kann deshalb eine Verifizierung ausgeführt werden, und eine stabile Vorrichtungsoperation kann sichergestellt werden, selbst wenn die Halbleitervorrichtung mit einer Spannung betrieben wird, die durch internes Abfallen der Energiequellenspannung erhalten wird.
In der zweiten Ausführungsform weist der Energiequellenspannungsselektor, wie in Fig. 22 gezeigt ist, eine Vpp- Detektionsschaltung 501, die bestimmt, ob die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird oder nicht, und eine Auswahlschaltung 503' auf, die ein Wortleitungspotential zuführt. Er ist so angeordnet, daß, wenn die externe Energieguellenspannung Vpp zum Schreiben zugeführt wird, die Spannung Vci (Energie zur internen Schaltung), die aus einem Abfallen der externen Energiequellenspannung Vcc zum Schreiben auf einen vorbestimmten Wert abgeleitet wird, als ein Wortleitungspotential zugeführt wird, wohingegen für die Nach-Schreib-Verifizierung als das Wortleitungspotential eine Spannung zugeführt wird, die erhalten wird, indem die Spannung angehoben wird, die durch Abfallen der externen Energiequellenspannung Vcc zum Lesen erzeugt wird. Somit kann eine gute Verifizierung implementiert werden.
Der Energiequellenspannungsselektor in der dritten Ausführungsform weist, wie in Fig. 23 gezeigt ist, eine für die Leseschaltung in dem Speicher vom Flash-Typ vorgesehene Spannungsabfallschaltung, die die externe Energiequellenspannung Vcc zum Lesen auf eine vorbestimmte Spannung abfallen läßt, und ein Mittel zum Sperren der Spannungszufuhr auf, die durch Abfallen der externen Energiequellenspannung Vcc zum Lesen unter der Steuerung der Vpp-Detektionsschaltung 501 erzeugt wird, die detektiert, ob die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird oder nicht, wodurch die externe Energiequellenspannung Vcc zum Lesen, wie sie ist, für das Wortleitungspotential für die Nach-Schreib-Verifizierung verwendet wird. Eine gute Verifizierung kann somit ausgeführt werden.
In der vierten Ausführungsform wird der Abfühlstrom des Leseverstärkers für eine Verifizierung kleiner als der für das gewöhnliche Lesen gemacht, wie in Fig. 24 gezeigt ist, so daß ein stabiler Betrieb auf der Energiequellenspannung Vci zu der internen Schaltung sichergestellt werden und eine gute Verifizierung ausgeführt werden kann.
Als nächstes wird jede der oben erwähnten Ausführungsformen mit Verweis auf die Zeichnungen beschrieben.
Fig. 21 ist ein Schaltungsdiagramm des Energiequellenspannungsselektors in dem Speicher vom Flash-Typ gemäß der ersten Ausführungsform.
Die allgemeine Konfiguration des Speichers vom Flash-Typ gemäß dieser Ausführungsform ist die gleiche wie die im Blockdiagramm in Fig. 26 gezeigte und enthält zusätzlich den in Fig. 21 gezeigten Energieversorgungsspannungsselektor und die in Fig. 10 dargestellte Spannungsabfallschaltung.
Wie in Fig. 21 gezeigt ist, weist der Energieversorgungsspannungsselektor in dem Speicher vom Flash-Typ gemäß dieser Ausführungsform eine Vpp-Detektionsschaltung 501 auf, die bestimmt, ob die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird oder nicht, und eine Auswahlschaltung 503, die den Spaltendecodierer und den Reihendecodierer mit der Energiequellenspannung (Wortleitungspotential) nach einem Ändern versorgt.
Die Vpp-Detektionsschaltung 501 weist p-Kanal-MOS- Transistoren Tp1, Tp2 und Tp3 und n-Kanal-MOS-Transistoren Tn1 und Tn2 auf, wodurch das Vpp-Detektionssignal R zum L- Pegel geändert wird, wenn die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird.
Für eine Verifizierung liefert die Auswahlschaltung 503 an den Spaltendecodierer und den Reihendecodierer als eine Energiequellenspannung (Wortleitungspotential) eine Spannung, die durch Abfallen der externen Energiequellenspannung Vpp zum Schreiben erzeugt wird. Wenn die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird, nimmt nämlich das Vpp-Detektionssignal R den L-Pegel an, und die Energiequellenspannung Vci (zu der internen Schaltung), die durch Abfallen der externen Energieguellenspannung Vcc zum Lesen durch die in Fig. 10 dargestellte Spannungsabfallschaltung erzeugt wird, wird durch den n-Kanal-MOS-Transistor Tn7 getrennt. Wenn das Schreibsteuersignal W# bei dem L-Pegel (zum Schreiben) ist, wird dann der n-Kanal-MOS-Transistor Tn6 eingeschaltet, und die externe Energieversorgungsspannung Vpp zum Schreiben wird als eine Energiequellenspannung an den Spaltendecodierer bzw. den Reihendecodierer geliefert, oder, wenn das Vpp-Detektionssignal R bei dem L-Pegel ist, wird der p- Kanal-MOS-Transistor Tp5 eingeschaltet, so daß, falls das Schreibsteuersignal W# bei dem H-Pegel (für eine Verifizierung) ist, eine Spannung Vpp', die aus einer Spannungsteilung der externen Energiequellenspannung Vpp zum Schreiben durch Widerstände R1 und R2 abgeleitet wird, an den Spaltendecodierer bzw. den Reihendecodierer geliefert wird.
Fig. 22(A) ist ein Schaltungsdiagramm des Energiequellenspannungsselektors in dem Speicher vom Flash-Typ gemäß der zweiten Ausführungsform.
Die allgemeine Konfiguration des Speichers vom Flash-Typ gemäß dieser Ausführungsform ist die gleiche wie die in dem Blockdiagramm in Fig. 26 gezeigte und enthält zusätzlich den in Fig. 22(A) gezeigten Energiequellenspannungsselektor und die in Fig. 10 gezeigte Spannungsabfallschaltung.
Der Energiequellenspannungsselektor gemäß dieser Ausführungsform weist eine Vpp-Detektionsschaltung 501, die zu der in Fig. 21 gezeigten identisch ist, und eine Auswahlschaltung 503w auf.
Für die Verifizierung liefert die Auswahlschaltung 503' an die Spalten- und Reihendecodierer als eine Energiequellenspannung eine Spannung, die durch eine Interne-Verifizierungsquellenspannung-Erzeugungsschaltung 513 erzeugt wird.
Die Verifizierungsquellenspannung-Erzeugungsschaltung 513 weist eine Verstärkerschaltung auf, die aus n-Kanal-MOS- Transistoren Tn11, Tn12 und Tn13 und Kondensatoren C1 und C2 besteht, wie in Fig. 22(B) gezeigt ist. Die Energiequellenspannung Vci zu der internen Schaltung, die durch die in Fig. 10 gezeigte Spannungsabfallschaltung erzeugt wird, wird nämlich angehoben und als eine Energiequellenspannung zu den Spalten- und Reihendecodierern verwendet. Man beachte, daß die Kondensatoren C1 und C2 mit Spannungen φ1 und φ2 mit den in Fig. 22(C) gezeigten Wellenformen versorgt werden.
Die Auswahlschaltung 503' ist so angeordnet, daß, wenn die externe Energiequellenspannung Vpp zum Schreiben zugeführt wird (das Vpp-Detektionssignal R ist bei dem L-Pegel), die Energiequellenspannung Vci durch den n-Kanal-MOS-Transistor Tn7 getrennt wird. Falls das Schreibsteuersignal W# bei dem L-Pegel (zum Schreiben) ist, wird die externe Energiequellenspannung Vpp zum Schreiben als die Energiequellenspannung an die Spalten- bzw. Reihendecodierer geliefert.
Falls das Schreibsteuersignal W# bei dem H-Pegel (für eine Verifizierung) ist, wird die durch die Verifizierungsquellenspannung-Erzeugungsschaltung 513 verstärkte interne Spannung als die Energiequellenspannung an die Spalten- bzw. die Reihendecodierer geliefert.
Fig. 23 ist ein Schaltungsdiagramm des Energiequellenspannungsselektors in dem Speicher vom Flash-Typ gemäß der dritten Ausführungsform. Man beachte, daß die allgemeine Konfiguration dieses Speichers vom Flash-Typ zu der im Blockdiagramm in Fig. 26 gezeigten identisch ist und zusätzlich den in Fig. 23 gezeigten Energiequellenspannungsselektor enthält.
Der Energiequellenspannungsselektor in dieser Ausführungsform enthält einen zu der in Fig. 10 gezeigten Spannungsabfallschaltung hinzugefügten p-Kanal-MOS-Transistor Tp21, der mit dem Vpp-Detektionssignal R von der Vpp- Detektionsschaltung 501 gesteuert wird; welcher Transistor Tp21 dazu dient, zu verhindern, daß die Wortleitungsansteuerkomponente für die Verifizierung abfällt.
Wenn ein Datenschreiben durch einen Schreiber abgeschlossen ist, wird nämlich die externe Energieguellenspannung Vpp zum Schreiben zugeführt und das Vpp-Detektionssignal R nimmt den L-Pegel an, und der p-Kanal-MOS-Transistor Tp21 wird eingeschaltet, so daß die externe Energiequellenspannung Vcc zum Lesen, wie sie ist, als die Energiequellenspannung (Wortleitungspotential) an die Spalten- bzw. Reihendecodierer geliefert wird. Folglich kann eine gute Verifizierung ausgeführt werden.
Es ist auch eines der effektiven Verfahren, den Energiequellenspannungsselektor aus einer herkömmlichen Decodiererschaltung (dargestellt in Fig. 27) zu schaffen und die externe Energiequellenspannung Vcc als ein Wortleitungspotential für anderes als das Datenschreiben immer zuzuführen.
Fig. 24 ist ein Schaltungsdiagramm des Leseverstärkers in dem Speicher vom Flash-Typ gemäß der vierten Ausführungsform. Es sollte besonders erwähnt werden, daß die allgemeine Konfiguration des Speichers vom Flash-Typ gemäß dieser vierten Ausführungsform zu der in Fig. 26 gezeigten identisch ist und zusätzlich die in Fig. 21 gezeigte Vpp-Detektionsschaltung und die in Fig. 10 dargestellte Spannungsabfallschaltung enthält.
In dem Speicher vom Flash-Typ gemäß dieser Ausführungsform ist der Abfühlstrom des Leseverstärkers SA kleiner als derjenige für das gewöhnliche Lesen gemacht, wodurch eine gute Verifizierung erreicht wird.
Wie aus dem Schaltungsdiagramm in Fig. 24 ersichtlich ist, hat der Leseverstärker SA zwei p-Kanal-Transistoren Tp41 und Tp42, die zusammen eine Lastschaltung bilden. Das Vpp- Detektionssignal R# von der Vpp-Detektionsschaltung wird an das Gate eines (Tp42) dieser Transistoren geliefert, um einen Abfühlstrom an die Bitleitung BL der Speicherzelle zu liefern.
Das Vpp-Detektionssignal R# nimmt den L-Pegel für ein Datenlesen an, der p-Kanal-MOS-Transistor Tp42 wird eingeschaltet, und der Abfühlstrom hat einen größeren Wert, wie in Fig. 5 gezeigt ist. Wie aus Fig. 25 ersichtlich ist, ändert sich die Charakteristik der Speicherzelle wie durch die Kurve A für die Verifizierung angegeben, indem sie aber zu dem Abfühlstromwert für das Datenlesen geändert wird, ist es möglich, eine Spanne einer Operationsspannung für Vw - Vci vorzusehen.
Für die Verifizierung wird nämlich der Abfühlstrom des Leseverstärkers SA kleiner als derjenige für das gewöhnliche Lesen gemacht, wodurch eine stabile Operation mit der Energieversorgungsspannung Vci zu der internen Schaltung sichergestellt werden kann.
Wie in dem vorhergehenden beschrieben wurde, ist die erste Ausführungsform (Fig. 21) so konfiguriert, daß, wenn die externe Energiequellenspannung zum Schreiben zugeführt wird, die durch Abfallen der externen Energiequellenspannung zum Lesen auf einen vorbestimmten Wert für die Verifizierung erzeugte Spannung, die durch Abfallen der externen Energiequellenspannung zum Schreiben als das Wortleitungspotential für die Nach-Schreib-Verifizierung erhaltene Spannung geliefert wird. Für einen Speicher vom Flash-Typ, in welchem die Lesespannung zu einer niedrigen Spannung geändert wird, um den Energieverbrauch zu minimieren, kann somit eine Interne-Energiequellenspannung-Erzeugungsschaltung vorgesehen wer den, in der eine Verifizierung ausgeführt werden kann, selbst wenn der Speicher mit einer Spannung betrieben wird, die durch internes Abfallen der Energiequellenspannung erzeugt wird, und eine stabile Vorrichtungsoperation sichergestellt werden kann.
Die zweite Ausführungsform (Fig. 22) ist so angeordnet, daß, wenn die externe Energiequellenspannung zum Schreiben zugeführt wird, die Spannung, die durch Abfallen der externen Energiequellenspannung V zum Lesen auf einen vorbestimmten Wert erzeugt wird, getrennt wird und eine Spannung, die durch Verstärken einer aus einem Abfallen der externen Energiequellenspannung zum Lesen abgeleiteten Spannung erzeugt wird, als das Wortleitungspotential für die Nach-Schreib-Verifizierung zugeführt wird. Somit liefert die zweite Ausführungsform eine Interne-Energiequellenspannung-Erzeugungsschaltung für einen Speicher vom Flash-Typ, die eine gute Verifizierung liefern kann.
Die dritte Ausführungsform (Fig. 23) liefert eine Interne-Energiequellenspannung-Erzeugungsschaltung für einen Speicher vom Flash-Typ mit einer für die Leseschaltung in dem Speicher vom Flash-Typ vorgesehenen Spannungsabfallschaltung, die die externe Energiequellenspannung Vcc zum Lesen auf einen vorbestimmten Wert abfallen läßt, und einem Mittel zum Sperren der Zufuhr einer Spannung, die durch Abfallen der externen Energiequellenspannung zum Lesen abgeleitet wird, unter der Steuerung der Vpp-Detektionsschaltung, die detektiert, ob die externe Energiequellenspannung zum Schreiben zugeführt wird oder nicht, wodurch die externe Energiequellenspannung Vcc zum Lesen, wie sie ist, als das Wortleitungspotential für die Nach-Schreib-Verifizierung zugeführt wird, so daß eine gute Verifizierung sichergestellt werden kann.
Überdies werden in der vierten Ausführungsform (Fig. 24) eine externe Energiequellenspannung Vcc zum Lesen und eine externe Energiequellenspannung Vpp zum Schreiben verwendet, und die Leseschaltung in dem Speicher vom Flash-Typ wird mit einer Spannung betrieben, die durch Anheben oder Verstärken der externen Energiequellenspannung Vcc zum Lesen auf eine vorbestimmte Spannung erzeugt wird, und für die Verifizierung wird der Abfühlstrom des Leseverstärkers SA kleiner als der jenige für das gewöhnliche Lesen gemacht, wodurch eine stabile Operation mit der Energiequellenspannung Vci zu der internen Schaltung sichergestellt und eine gute Verifizierung vorgenommen werden kann.
Übrigens schließt, wenn die interne Energieversorgung der nichtflüchtigen Halbleiterspeichervorrichtung, die den oben beschriebenen Flash-Speicher enthält, geprüft wird, die Datenausleseoperation allein z. B. die Auslesemodi von zumindest drei verschiedenen Arten von Systemen ein, d. h. den normalen Auslesemodus, den Lösch-Verifiziermodus zur Zeit eines Löschens und den Schreib-Verifiziermodus nach einem Schreiben.
Mit anderen Worten, drei verschiedene Arten von Energieversorgungsspannungen sind in zumindest dem Auslesemodus in der nichtflüchtigen Halbleiterspeichervorrichtung, wie z. B. dem Flash-Speicher, notwendig, wie aus dem oben angegebenen Beispiel verstanden werden kann.
Diese Spannungen weisen jedoch in den meisten Fällen eine vorbestimmte Korrelationsbeziehung zwischen diesen auf, und, wenn diese Korrelationsbeziehung zusammenbricht, mißlingt leicht eine vorbestimmte logische Operation. Deshalb muß die Korrelationsbeziehung zwischen einer Vielzahl von Arten von Energieversorgungsspannungen unbedingt konstant gehalten werden.
Wie in Fig. 37 dargestellt ist, war es jedoch gemäß dem Stand der Technik üblich, eine einer Anzahl separater Energieversorgungsspannung-Erzeugungsschaltungen, wie z. B. eine Energieversorgungsspannung-Erzeugungsschaltung 790 für den ersten Auslesemodus, eine Energieversorgungsspannung- Erzeugungsschaltung 791 für den zweiten Auslesemodus; ..., eine Energieversorgungsspannung-Erzeugungsschaltung 792 für den n-ten Auslesemodus durch die Verwendung einer Modusauswahlschaltung 793 geeignet auszuwählen und die ausgewählten Spannungen durch eine geeignete Verstärkerschaltung an einen Decodierer zu liefern. In diesem Fall tritt notwendigerweise zwischen diesen Energieversorgungsspannungen eine Varianz auf, und die oben beschriebene Korrelationsbeziehung bricht leicht zusammen.
Ein solches Problem ergibt sich aus der Tatsache, daß eine vorbestimmte Energieversorgungsspannung aus verschiedenen Energieversorgungsspannungen durch individuelle Verstärkerschaltungen gebildet wird.
Mit anderen Worten muß unter den oben beschriebenen drei Arten von internen Energieversorgungsspannungen die oder jede Energieversorgungsspannung, die nicht direkt von einer externen Energieversorgung geliefert werden kann, innerhalb der Halbleiterspeichervorrichtung erzeugt werden, um zu jedem Modus zu passen.
Um die Energieversorgungsspannung zu reduzieren, wurde es, um eine einzige Energieversorgung zu verwenden und eine Operationsgeschwindigkeit zu verbessern, jüngst notwendig, die Energieversorgungsspannungen für alle Auslesemodi innerhalb der Halbleiterspeichervorrichtung zu erzeugen, um zu jedem der Auslesemodi zu passen.
Wenn ein Niederspannungsbetrieb in Betracht gezogen wird, wird jedoch eine Varianz auftreten, falls die vorbestimmten verschiedenen Energieversorgungsspannungen durch geeignete individuelle Verstärkerschaltungen erzeugt werden, und es bleibt das oben beschriebene Problem, daß die Korrelationsbeziehung zwischen den Energieversorgungsspannungen zusammenbricht.
Mit anderen Worten, es besteht die Möglichkeit, daß der Spannungswert von einem Zielspannungswert in jeder der Verstärkerschaltungen infolge einer Varianz in dem Erzeugungsprozeß abweichen wird, und der synergetische Effekt dieser Varianz der jeweiligen Verstärkerschaltungen läßt die Korrelationsbeziehung der Energieversorgungsspannungen, die für die Auslesemodi notwendig sind, von den Anfangskonstruktionswerten sehr abweichen.
Folglich tritt das Problem auf, daß ein Fehler in der Beurteilung der Schreibdaten zu dem Lesemodus und der Beurteilung der Löschdaten auftritt, und es ist wahrscheinlicher, daß Schreibdefekte oder auch Löschdefekte auftreten.
Deshalb ist es vorzuziehen, eine Energieversorgungsschaltung zur Verwendung in einer Halbleiterspeichervorrichtung, wie z. B. einem Flash-Speicher, mit einer Energieversorgungsspannung-Erzeugungsfunktion zu schaffen, die die oben beschriebenen Probleme mit dem Stand der Technik lösen kann und die eine Vielzahl von Arten verschiedener Energieversorgungsspannungen leicht erzeugen kann.
Um die oben beschriebene Aufgabe zu lösen, verwendet die Energieversorgungsschaltung für eine nichtflüchtige Halbleiterspeichervorrichtung, die die vorliegende Erfindung verkörpert, vorzugsweise die folgende technische Konstruktion.
Mit anderen Worten, in einer bevorzugten Ausführungsform der vorliegenden Erfindung weist die Halbleiterspeichervorrichtung eine Vielzahl von Arten von Auslesemodi auf und erfordert für jeden dieser Modi eine verschiedene Energieversorgungsspannung und weist eine Energiequellenspannungs- Eingabeeinheit, ein Referenzspannung-Erzeugungsmittel, ein Verstärkungsmittel, das eine Kapazitätsvorrichtung enthält, und ein Ladungsmittel zum Laden der Kapazitätsvorrichtung auf, wobei das Ladungsmittel der Kapazitätsvorrichtung ein Ladungsmenge-Änderungsmittel zum Ändern der Ladungsmenge der Kapazitätsvorrichtung in eine Vielzahl von Arten als Antwort auf wechselseitig verschiedene Spannungen enthält.
Solch eine Energieversorgungsspannungsschaltung verwendet nämlich eine einzige externe Referenzenergieversorgungsguelle und eine Verstärkerschaltung und erzeugt eine Vielzahl von Arten von Energieversorgungsspannungen. Genauer gesagt wird die Referenzquellenspannung als die erste Energieguellenspannung durch die Verwendung einer Kapazitätsvorrichtung verwendet, und zur gleichen Zeit wird eine Spannung, die zum Erzeugen für die Auslesemodi notwendiger, wechselseitig verschiedener Spannungen notwendig ist, vorher in der Kapazitätsvorrichtung geladen, die das Verstärkungsmittel gebildet, und bei einer vorbestimmten Zeitsteuerung werden Steuersignale, die jeweils eine Spannungsamplitude aufweisen, die notwendig ist, um eine jeweilige Spannung zu erzeugen, deren Pegel voneinander von der Kapazitätsvorrichtung verschieden ist, an die Kapazitätsvorrichtung angelegt, so daß eine Vielzahl von Arten wechselseitig verschiedener notwendiger Energieversorgungsspannungen durch Addieren und Kombinieren der Ausgabeladungsspannung mit der Referenzspannung erzeugt werden kann.
In einer Halbleiterspeichervorrichtung, die solch eine Energieversorgungsspannungsschaltung enthält, ist die Korreltionsbeziehung zwischen den Energieversorgungsspannungen der Auslesemodi nur durch die Amplitude des in die Kapazitätsvorrichtung eingegebenen Signals oder nur durch die Spannung, die vorher in der Kapazitätsvorrichtung geladen wurde, oder durch beide von diesen bestimmt.
Dementsprechend kann die Energieversorgungsspannung gesteuert werden, indem nur das Eingangssignal oder die Ladungsspannung gesteuert wird, so daß ein Einstellen der Energieversorgungsspannungen leichter wird und die Korrelationsbeziehung zwischen den Energieversorgungsspannungen der Auslesemodi korrekter eingestellt werden kann.
Im folgenden wird eine bestimmte Ausführungsform dieser bevorzugten Energieversorgungsschaltung ausführlich mit Verweis auf die Zeichnungen erklärt.
Fig. 28 ist ein Blockdiagramm, das ein Beispiel der Konstruktion der Energieversorgungsspannung-Erzeugungsschaltung 710 zeigt, die in der Halbleiterspeichervorrichtung gemäß diesem bestimmten Beispiel verwendet wird.
Fig. 28 veranschaulicht eine Halbleiterspeichervorrichtung 701, die eine logische Schaltungseinheit 702 mit einer Vielzahl von Arten von Auslesemodi enthält und die verschiedene Energieversorgungsspannungen für diese Auslesemodi erfordert. Mit anderen Worten, die Halbleiterspeichervorrichtung 701 enthält eine Energieversorgungsspannung-Eingabeeinheit 703 und eine Energieversorgungsspannung-Erzeugungsschaltung 710, die wiederum ein Referenzspannung-Erzeugungsmittel 704, ein eine Kapazitätsvorrichtung 705 enthaltendes Verstärkungsmittel 706 und ein Ladungsmittel 707 zum Laden der Kapazitätsvorrichtung 705 enthält, wobei das Ladungsmittel 707 mit einem Ladungsmenge-Änderungsmittel 707 zum Ändern einer Ladungsmenge der Kapazitätsvorrichtung 705 in eine Vielzahl von Arten als Antwort auf wechselseitig verschiedene Spannungen ausgestattet ist, die durch die Auslesemodi jeweils gefordert werden.
Mit anderen Worten, die Energieversorgungsspannung- Erzeugungsschaltung 710 in der Halbleiterspeichervorrichtung 701 gemäß diesem bestimmten Beispiel erzeugt eine Vielzahl von Arten von Energieversorgungsspannungen, die durch die logische Schaltungseinheit 702 gefordert werden, durch Verstärken der Referenzspannung durch die Kapazitätsvorrichtung 705 und ändert zur gleichen Zeit die Amplitude eines Taktpulssignals, das in die Kapazitätsvorrichtung 705 eingegeben wird, zum Erzeugen der Energieversorgungsspannung, die durch jeden Auslesemodus gefordert wird, als Antwort auf jede einer Vielzahl von Arten von Energieversorgungsspannungen, die durch die logische Schaltungseinheit 702 gefordert werden, oder ändert die in der Kapazitätsvorrichtung 705 zu ladende Ladungsspannung. Das Taktpulssignal mit einer verschiedenen Amplitude oder die Ladungsspannung mit einer verschiedenen Spannung wird in der Kapazitätsvorrichtung 705 gemäß einem vorbestimmten Taktsignal geladen und wird zu der Referenzspannung addiert oder von dieser subtrahiert, um eine vorbestimmte Energieversorgungsspannung zu erhalten, die als die vorbestimmte Energieversorgungsspannung an die Energieversorgungsspannung-Eingabeeinheit 703 der logischen Einheit 702 ausgegeben wird.
Das Referenzspannung-Erzeugungsmittel 704 in diesem bestimmten Beispiel arbeitet auch als ein Ladungsmittel zum Laden der Kapazitätsvorrichtung 705, die das Verstärkungsmittel 706 bildet. Obwohl dessen Konstruktion nicht besonders beschränkt ist, kann es gebildet werden, indem ein P-Kanal- Anreicherungs-Feldeffekttransistor TP5 und ein N-Kanal- Verarmungs-Feldeffekttransistor TD2 in Reihe geschaltet werden, das Gate des P-Kanal-Verstärkungs-Feldeffekttransistors mit dem Gate des N-Kanal-Verarmungs-Feldeffekttransistors TD2 durch einen Inverter INV2 verbunden wird und ihr gemeinsamer Anschluß mit einem geeigneten Steueranschluß S1 verbunden wird, wie in Fig. 29 gezeigt ist.
In diesem Fall kann der freie Endabschnitt des P-Kanal- Anreicherungs-Feldeffekttransistors TP5 in dem Referenzspannung-Erzeugungsmittel 704 mit einer vorbestimmten externen Energieversorgung verbunden werden oder kann mit einer internen Energieversorgungsspannung Vcc verbunden werden.
Andererseits kann der freie Endabschnitt des N-Kanal- Verarmungs-Feldeffekttransistors TD2 mit einem der Enden der Kapazitätsvorrichtung 705 verbunden werden, die in dem Verstärkungsmittel 706 angeordnet ist.
Die Energieversorgungsspannung-Erzeugungsschaltung 710 in der Halbleiterspeichervorrichtung 701 gemäß diesem bestimmten Beispiel enthält eine geeignete Ladungsschaltung 709 und ein Ladungsmenge-Auswahlmittel 708 zum Ändern der Ladungsspannung, die in der Kapazitätsvorrichtung 705 geladen werden soll, die das Verstärkungsmittel 706 bildet, in eine Vielzahl von Arten gemäß den wechselseitig verschiedenen Spannungen, die durch die Auslesemodi jeweils gefordert werden.
Mit anderen Worten, das Ladungsmenge-Auswahlmittel 708 wird vorher mit einer Vielzahl von Arten von Spannung-Erzeugungsschaltungen versehen, die eine Vielzahl vorbestimmter Spannungspegel abgeben können, wählt diese Spannung-Erzeugungsschaltungen durch ein geeignetes Auswahlmittel aus, liefert die ausgewählte Spannung an die Kapazitätsvorrichtung 705 und verstärkt die Spannung, die von dem Referenzspannung- Erzeugungsmittel 704 zur Kapazitätsvorrichtung 705 geladen wird. Die Verstärkungsspannung wird in die Energieversorgungsspannung-Eingabeeinheit 703 der logischen Schaltungseinheit von einem in Fig. 28 gezeigten Knotenabschnitt N1 eingegeben.
In diesem bestimmten Beispiel kann ein vorbestimmter Taktpuls als das Ladungsmenge-Auswahlmittel verwendet werden.
Mit anderen Worten, das Ladungsmenge-Auswahlmittel 708 in diesem bestimmten Beispiel kann sogar durch das Signal von der Taktschaltung 711 gesteuert werden.
In der Energieversorgungsspannung-Erzeugungsschaltung 710 in diesem bestimmten Beispiel enthält das Ladungsmenge- Änderungsmittel 707 eine geeignete Ladungsschaltung 709 und kann zur gleichen Zeit mit einem Amplitudenänderungsmittel 712 zum Ändern der Amplitude des Taktpulses in die Kapazitätsvorrichtung 705 in eine Vielzahl von Arten als Antwort auf die wechselseitig verschiedenen Spannungen ausgestattet sein, die jeweils durch die Auslesemodi gefordert werden.
In dem bestimmten Beispiel erzeugt das Amplitudenänderungsmittel 712 ein vorbestimmtes Pulsbreitensteuersignal für die Taktschaltung 711 und ändert die Amplitude dieses Taktpulses in eine Vielzahl von Arten, so daß die Ladungsspannung geändert wird, die in der in dem Verstärkungsmittel 706 vorgesehenen Kapazitätsvorrichtung 705 geladen wird.
Dies bedeutet, daß die wechselseitig verschiedenen Spannungen, die durch die Auslesemodi in der Halbleiterspeicher vorrichtung 701 gemäß diesem bestimmten Beispiel gefordert werden, durch die selektive Addition der Ausgangsspannung von dem Referenzspannung-Erzeugungsmittel 704 bzw. der Amplitude des Eingangssignals in das Verstärkungsmittel 706 erhalten werden.
Außerdem können alle einer Vielzahl von Arten von Auslesemodi in der Halbleiterspeichervorrichtung gemäß diesem bestimmten Beispiel mit der Energieversorgungsspannungsschaltung, wie z. B. der oben beschriebenen, verbunden sein, oder zumindest ein Teil der Auslesemodi kann mit solch einer Energieversorgungsspannungsschaltung verbunden sein.
In jedem Fall werden die wechselseitig verschiedenen Spannungen, die für eine Vielzahl von Arten von Auslesemodi in diesem bestimmten Beispiel erforderlich sind, vorzugsweise aus der gleichen internen Energieversorgungsspannung erzeugt.
Die genaue Konstruktion der Energieversorgungsspannung- Erzeugungsschaltung 710 der Halbleiterspeichervorrichtung 701 gemäß diesem bestimmten Beispiel wird im folgenden ausführlicher erklärt.
Fig. 29 ist ein Blockdiagramm, das zum Erklären eines bestimmten Beispiels der Energieversorgungsspannung-Erzeugungsschaltung 710 der Halbleiterspeichervorrichtung 701 dieses bestimmten Beispiels nützlich ist.
Wie schon beschrieben wurde, wird das Referenzspannung- Erzeugungsmittel 704 in diesem bestimmten Beispiel gebildet, indem der P-Kanal-Anreicherungs-Feldeffekttransistor TP5 mit dem N-Kanal-Verarmungs-Feldeffekttransistor TD2 in Reihe geschaltet wird, das Gate des P-Kanal-Anreicherungs-Feldeffekttransistors mit dem Gate des N-Kanal-Verarmungs-Feldeffekttransistors TD2 durch den Inverter INV2 verbunden wird und ferner ihr gemeinsamer Anschluß mit einem geeigneten ersten Steueranschluß S1 verbunden wird.
In diesem Fall kann der freie Endabschnitt des P-Kanal- Anreicherungs-Feldeffekttransistors TP5 in dem Referenzspannung-Erzeugungsmittel 704 mit einer vorbestimmten externen Energieversorgung oder mit der internen Energieversorgungsspannung Vcc verbunden werden.
Andererseits ist der freie Endabschnitt des N-Kanal- Verarmungs-Feldeffekttransistors TD2 mit einem der End abschnitte der in dem Verstärkungsmittel 706 angeordneten Kapazitätsvorrichtung 705 und mit der Energieversorgungsspannung-Eingabeeinheit 703 in der logischen Schaltungseinheit 702 der Halbleiterspeichervorrichtung verbunden.
Das Ladungsmenge-Änderungsmittel 707 in der Energieversorgungsspannung-Erzeugungsschaltung 710 enthält einen ersten Transistorzug 712, der gebildet wird, indem ein N-Kanal- Verarmungs-Feldeffekttransistor TD1, P-Kanal-Anreicherungs- Feldeffekttransistoren TP3 und TP4 und N-Kanal-Anreicherungs- Feldeffekttransistoren TN4 und TN5 in der genannten Reihenfolge zwischen der internen Energieversorgungsspannung Vcc und dem Erdungspotential GND in Reihe geschaltet werden. Das Ladungsmenge-Änderungsmittel 7 in der Energieversorgungsspannung-Erzeugungsschaltung 710 enthält einen zweiten Transistorzug 713, der gebildet wird, indem P-Kanal-Anreicherungs-Feldeffekttransistoren TP1 und TP2, N-Kanal-Anreicherungs-Feldeffekttransistoren TN1 und TN2 und ein N-Kanal- Anreicherungs-Feldeffekttransistor TN3 zwischen der internen Energieversorgungsspannung Vcc und dem Erdungspotential GND in der genannten Reihenfolge in Reihe geschaltet werden. Ein Taktanschlußabschnitt CLK1, der separat angeordnet ist, ist mit dem Gate von jedem des P-Kanal-Anreicherungs-Feldeffekttransistors TP4 und des N-Kanal-Anreicherungs-Feldeffekttransistors TN4 und auch mit dem Gate von jedem des P-Kanal-Anreicherungs-Feldeffekttransistors TP2 und dem N-Kanal-Anreicherungs-Feldeffekttransistors TN2 verbunden. Andererseits ist ein zweiter Steueranschluß S2 mit dem Gate von jedem des N-Kanal-Anreicherungs-Feldeffekttransistors TN3 und dem P- Kanal-Anreicherungs-Feldeffekttransistors TP3 und zur gleichen Zeit mit dem Gate von jedem des N-Kanal-Anreicherungs- Feldeffekttransistors TN5 und des P-Kanal-Anreicherungs- Feldeffekttransistors TP1 durch den Inverter INV1 verbunden.
Ein dritter Steueranschluß S3 ist mit dem Gate des N- Kanal-Verarmungs-Feldeffekttransistors TD1 verbunden, und die interne Energieversorgungsspannung Vcc ist mit dem Gate des N-Kanal-Anreicherungs-Feldeffekttransistors TN1 verbunden.
Die Ausgangsanschlüsse N2-1 und N2-2 der ersten und zweiten Transistorzüge 712 und 713 sind gemeinsam mit einem der Endabschnitte der Kapazitätsvorrichtung 705 verbunden.
In einer solchen Energieversorgungsspannung-Erzeugungsschaltung kann die in der Kapazitätsvorrichtung 705 geladene Ladungsspannung auf einen vorbestimmten Spannungspegel eingestellt werden, indem die an die Steueranschlüsse S1, S2 und S3 angelegte Steuerspannung geeignet geschaltet und gleichzeitig der Takt in einem geeigneten Zyklus angewendet wird. Diese Spannung wird deshalb zu der Spannung addiert, die vorher in dem Referenzspannung-Erzeugungsmittel 704 erzeugt und in der Kapazitätsvorrichtung 705 geladen wird, und die Referenzspannung wird als die verstärkte Spannung von dem Ausgabeknotenabschnitt N3 abgegeben.
Als nächstes wird die Operation der in Fig. 29 gezeigten Energieversorgungsspannung-Erzeugungsschaltung 710 erläutert.
Zu allererst wird unter der Annahme, daß das zweite Steuersignal S2 bei dem "L"-Pegel ist und das dritte Steuersignal S3 bei dem "H"-Pegel ist, das Steuersignal S1 auf den "H"- Pegel eingestellt, um die Referenzspannung-Erzeugungsschaltung 704 anzusteuern. Demgemäß wird die Spannung der Energieversorgungsspannung-Ausgabeeinheit N3 auf die Energieversorgungsspannung Vcc geladen (auf diese wird als "erste Energieversorgungsspannung" verwiesen).
Falls der Takt CLK1 wie in Fig. 30(A) gezeigt auf "H" eingestellt ist, wird zu dieser Zeit das erste Steuersignal S1 auf den "L"-Pegel zu dem Zeitpunkt t1 eingestellt, zu dem die Energieversorgungsspannung-Ausgabeeinheit N3 ausreichend geladen ist, und der Takt CLK1 wird auf den "L"-Pegel zum Zeitpunkt t2 eingestellt, der von dem Zeitpunkt t1 ein wenig verzögert ist, zu dem sich das Steuersignal S1 vom "H"-Pegel zum "L"-Pegel ändert. Da das Steuersignal S2 zu dieser Zeit bei dem "L"-Pegel ist, wird der durch den ersten Transistorzug 712 gebildete zweite Inverter 712 effektiv, und, da das dritte Steuersignal 53 bei dem "H"-Pegel ist, wird das Potential bei dem Verbindungsknoten N1 zwischen dem N-Kanal- Verarmungs-Feldeffekttransistor TD1 und dem P-Kanal-Anreicherungs-Feldeffekttransistor TP3 in dem zweiten Inverter 712 Vcc, so daß sich das Potential des Ausgabeknotens N2-1 von OV zu Vcc ändert.
Da die Energieversorgungsspannung-Ausgabeeinheit N3 und der Ausgabeknoten N2 durch die Kapazitätsvorrichtung 705 wie in Fig. 30(B) gezeigt kapazitiv gekoppelt sind, wird, wie oben beschrieben wurde, das Potential bei der Energieversorgungsspannung-Ausgabeeinheit N3 von Vcc auf 2Vcc angehoben, und hier wird die zweite Energieversorgungsspannung erzeugt. Als nächstes wird der Fall betrachtet, in dem das zweite Steuersignal S2 auf den "L"-Pegel eingestellt ist und das dritte Steuersignal S3 auch auf den "L"-Pegel eingestellt ist. In der gleichen Weise wie in dem oben beschriebenen bestimmten Beispiel wird das Steuersignal S1 auf den "H"-Pegel eingestellt, und die Spannung der Energieversorgungsspannung- Ausgabeeinheit N3 wird auf die interne Energieversorgungsspannung Vcc geladen.
Wie in Fig. 30(C) gezeigt ist, wird zu der Zeit t1, zu der die Energieversorgungsspannung-Ausgabeeinheit N3 ausreichend geladen ist, das erste Steuersignal S1 bei dem "L"- Pegel gehalten, und zu der von der Zeit t1 geringfügig verzögerten Zeit t2, zu der der Signalpegel des ersten Steuersignals S1 vom "H"-Pegel zum "L"-Pegel geändert wird, wird der Takt CLK1 auf den "L"-Pegel eingestellt.
Da das zweite Steuersignal S2 bei dem "L"-Pegel bleibt, wird in diesem Fall der aus dem ersten Transistorzug 712 bestehende zweite Inverter 712 effektiv, da aber das dritte Steuersignal S3 bei dem "L"-Pegel ist, erreicht das Potential des Verbindungsknotens N1 zwischen dem N-Kanal-Verarmungs- Feldeffekttransistor TD1 und dem P-Kanal-Anreicherungs-Feldeffekttransistor TP3 den Schwellenwert Vtd dieses Transistors TD1. Dementsprechend ändert sich das Potential des Ausgabeknotens N2-1 von OV zu Vtd, wie in Fig. 30(D) gezeigt ist.
Da die Energieversorgungsspannung-Ausgabeeinheit N3 und der Ausgabeknoten N2 durch die Kapazitätsvorrichtung 705 kapazitiv gekoppelt sind, wird das Potential der Energieversorgungsspannung-Ausgabeeinheit N3 von Vcc zu Vcc + Vtd verstärkt, und die dritte Energieversorgungsspannung wird hier erzeugt (siehe Fig. 30(D)).
Ferner wird der Fall betrachtet, in dem das zweite Steuersignal S2 auf den "H"-Pegel eingestellt ist. In der gleichen Weise wie in dem oben beschriebenen bestimmten Beispiel wird das Steuersignal S1 auf den "H"-Pegel eingestellt, und die Spannung der Energieversorgungsspannung-Ausgabeeinheit N3 wird auf die interne Energieversorgungsspannung Vcc geladen.
Zu dieser Zeit wird zu der Zeit t1, zu der die Energieversorgungsspannung-Ausgabeeinheit N3 ausreichend geladen ist, wie in Fig. 30(C) gezeigt ist, das erste Steuersignal S1 beim "L"-Pegel gehalten, und zu der von der Zeit t1 geringfügig verzögerten Zeit t2, zu der der Signalpegel des ersten Steuersignals S1 vom "H"-Pegel zum "L"-Pegel geändert wird, wird der Takt CLK1 auf den "L"-Pegel eingestellt.
Da das zweite Steuersignal S2 bei dem "H"-Pegel bleibt, werden der P-Kanal-Anreicherungs-Feldeffekttransistor TP2 und die N-Kanal-Anreicherungs-Feldeffekttransistoren TN1 und TN2 EIN-geschaltet, so daß der aus dem zweiten Transistorzug 713 bestehende dritte Inverter 713 effektiv wird, und das Potential des Ausgabeknotens N2-2 als der Verbindungsknoten zwischen dem N-Kanal-Anreicherungs-Feldeffekttransistoren TN1 und TN2 in dem dritten Inverter 713 ändert sich von 0V zu Vcc - Vth, welches die Differenz ist, die durch Subtrahieren der Schwellenspannung Vth des N-Kanal-Anreicherungs-Feldeffekttransistors TN1 von Vcc erhalten wird.
Da die Energieversorgungsspannung-Ausgabeeinheit N3 und der Ausgabeknoten N2 durch die Kapazitätsvorrichtung 705 kapazitiv gekoppelt sind, wird das Potential der Energieversorgungsspannung-Ausgabeeinheit N3 von Vcc auf 2Vcc + Vtn verstärkt, und die vierte Energieversorgungsspannung wird hier erzeugt (siehe Fig. 30(E)).
Mit anderen Worten, die Steuersignale S1 bis S3 in diesem bestimmten Beispiel bilden das Ladungsmenge-Auswahlmittel 708 zum Ändern der in der Kapazitätsvorrichtung 705 in diesem bestimmten Beispiel zu ladenden Ladungsmenge in eine Vielzahl von Spannungsarten.
Mit anderen Worten, dieses bestimmte Beispiel macht es möglich, vier verschiedene Arten von Energieversorgungsspannungen aus der gleichen internen Energieversorgungsspannung Vcc zu extrahieren, und diese Operation kann ausgeführt werden, indem die Anwendungszeitsteuerungen der Steuersignale S1 bis S3 und des Taktes CLK eingestellt werden.
Als nächstes wird die Konstruktion und die Operation eines anderen bestimmten Beispiels der Energieversorgungsspan nung-Erzeugungsschaltung 710 gemäß der vorliegenden Erfindung mit Verweis auf Fig. 31 erklärt.
Die Konstruktion des Referenzspannung-Erzeugungsmittels 704, das in Fig. 31 gezeigt ist, und dessen Verbindungsbeziehung mit dem Verstärkungsmittel 706, das die Kapazitätsvorrichtung 705 enthält, sind die gleichen wie die Konstruktion des bestimmten Beispiels, das mit Verweis auf Fig. 29 erklärt wurde, aber die Konstruktion des Ladungsmenge-Anderungsmittels 707 ist verschieden.
Mit anderen Worten, ein P-Kanal-Anreicherungs-Feldeffekttransistor TP6, N-Kanal-Anreicherungs-Feldeffekttransistoren TN6, TN7, ein P-Kanal-Anreicherungs-Feldeffekttransistor TP9 und ein N-Kanal-Anreicherungs-Feldeffekttransistor TN8 sind in der genannten Reihenfolge zwischen der internen Energieversorgungsspannung Vcc und dem Erdungspotential GND in Reihe geschaltet, die interne Energieversorgungsspannung Vcc ist mit dem Gate des N-Kanal-Anreicherungs-Feldeffekttransistors TN6 verbunden, und der Takt CLK2 ist mit dem Gate von jedem des P-Kanal-Anreicherungs-Feldeffekttransistors TP6 und des N-Kanal-Anreicherungs-Feldeffekttransistors T8 verbunden. Ein P-Kanal-Anreicherungs-Feldeffekttransistor TP7, in dessen Gate ein fünftes Steuersignal S5 eingegeben wird, ist mit einem Verbindungsknoten N4 zwischen dem P-Kanal-Anreicherungs-Feldeffekttransistor TP6 und dem N-Kanal-Anreicherungs- Feldeffekttransistor TN6 verbunden, und ein P-Kanal-Anreicherungs-Feldeffekttransistor TP8, in dessen Gate ein sechstes Steuersignal S6 eingegeben wird, ist mit einem Verbindungsknoten N5 zwischen den N-Kanal-Anreicherungs-Feldeffekttransistoren TN6 und TN7 verbunden. Das andere Ende von jedem der P-Kanal-Anreicherungs-Feldeffekttransistoren TP7, TP8 ist mit dem Verbindungsknoten N6 zwischen dem P-Kanal-Anreicherungs- Feldeffekttransistor TP9 und einem N-Kanal-Anreicherungs- Feldeffekttransistor TN8 verbunden, in deren Gates ein siebtes Steuersignal S7 eingegeben wird. Das andere Ende von jedem der Transistoren TP7 und TP8 ist ferner gemeinsam mit einem der Enden der Kapazitätsvorrichtung 705 verbunden.
Das Gate des N-Kanal-Anreicherungs-Feldeffekttransistors TN7 ist mit dem Verbindungsknoten N5 zwischen den N-Kanal- Anreicherungs-Feldeffekttransistoren TN6 und TN7 verbunden.
In der gleichen Weise wie im Zeitablaufdiagramm des oben beschriebenen bestimmten Beispiels ist auch in Fig. 32 das Steuersignal S1 auf den "H"-Pegel eingestellt, und das Referenzspannung-Erzeugungsmittel 704 wird angesteuert, so daß die Spannung der Energieversorgungsspannung-Ausgabeeinheit N3 auf die interne Energieversorgungsspannung Vcc geladen wird. Wenn der Takt CLK1 auf den "H"-Pegel eingestellt ist, wie in Fig. 32(A) dargestellt ist, wird zu dieser Zeit das erste Steuersignal S1 auf den "L"-Pegel zu dem Zeitpunkt t1 eingestellt, zu dem die Energieversorgungsspannung-Ausgabeeinheit N3 ausreichend geladen ist, und der Takt CLK1 wird auf den "L"-Pegel zu dem Zeitpunkt T2 eingestellt, der ein wenig hinter dem Zeitpunkt t1 liegt, an welchem sich das Steuersignal S1 von dem "H"-Pegel zu dem "L"-Pegel ändert.
Unter den oben beschriebenen Umständen ist unter den Steuersignalen S5 bis S7, die an das Gate von jedem der P- Kanal-Anreicherungs-Feldeffekttransistoren TP7 bis TP9 angelegt werden, das Steuersignal S5 auf den "L"-Pegel fixiert, und die Steuersignale S6 und S7 sind auf den "H"-Pegel fixiert. Zu dem Zeitpunkt t2, zu dem der Takt CLK2 sich von dem "H"-Pegel zum "L"-Pegel ändert, werden dann nur die P-Kanal- Anreicherungs-Feldeffekttransistoren TP6 und TP7 EIN- geschaltet, wie in Fig. 32(B) gezeigt ist, und der Strom wird von der internen Energieversorgungsspannung Vcc durch die P- Kanal-Anreicherungs-Feldeffekttransistoren TP6 und TP7 an den Verbindungsknoten N7 geliefert. Deshalb ändert sich das Potential dieses Verbindungsknotens N7 von 0V zu Vcc.
Dementsprechend wird in der gleichen Weise wie in dem oben beschriebenen bestimmten Beispiel das Potential der Energieversorgungsspannung-Ausgabeeinheit N3 von Vcc auf 2Vcc verstärkt, und die zweite Energieversorgungsspannung wird hier erzeugt (siehe Fig. 32(B)).
Wenn als nächstes unter den Steuersignalen, die an das Gate von jedem der P-Kanal-Feldeffekttransistoren TP7 bis TP9 angelegt werden, das Steuersignal S6 auf den "L"-Pegel fixiert ist und die Steuersignale S5 und S7 auf den "H"-Pegel fixiert sind, wird dann nur der P-Kanal-Anreicherungs-Feldeffekttransistor TP8 zu der Zeit t2 effektiv, zu der sich der Takt CLK2 von dem "H"-Pegel zu dem "L"-Pegel ändert, wie in Fig. 32(C) gezeigt ist, und der Strom wird von dem N-Kanal- Anreicherungs-Feldeffekttransistor TN6, der durch die interne Energieversorgungsspannung Vcc eingeschaltet wird, durch den P-Kanal-Anreicherungs-Feldeffekttransistor TP8 an den Verbindungsknoten N7 geliefert.
In diesem Fall ist das Potential an dem Verbindungsknoten N5 zwischen den N-Kanal-Anreicherungs-Feldeffekttransistoren TN6 und TN7 auf ein Potential fixiert, das um den Schwellenwert Vth des Transistors TN6 von der internen Energieversorgungsspannung Vcc reduziert ist. Dementsprechend ändert sich das Potential dieses Verbindungsknotens N7 von Vtc zu Vcc - Vth.
Das Potential der Energieversorgungsspannung-Ausgabeeinheit N3 wird dementsprechend auf 2Vcc - Vth verstärkt, und die dritte Energieversorgungsspannung wird hier erzeugt (siehe Fig. 32(C)).
Als nächstes wird unter den Steuersignalen, die an das Gate von jedem der P-Kanal-Anreicherungs-Feldeffekttransistoren TP7 bis TP9 angelegt werden, das Steuersignal S7 auf den "L"-Pegel fixiert, und die Steuersignale S5 und S6 werden auf den "H"-Pegel fixiert. Zu der Zeit t2, zu der sich der Takt CLK2 von dem "H"-Pegel zu dem "L"-Pegel ändert, wird dann nur der P-Kanal-Anreicherungs-Feldeffekttransistor TP9 effektiv, wie in Fig. 32(D) dargestellt ist, und der Strom von den N-Kanal-Anreicherungs-Feldeffekttransistoren TN6 und TN7, die durch die interne Energieversorgungsspannung Vcc EIN-geschaltet werden, wird durch den P-Kanal-Anreicherungs- Feldeffekttransistor TP9 an den Verbindungsknoten N7 geliefert.
In diesem Fall ist das Potential an dem Verbindungsknoten N6 zwischen dem N-Kanal-Anreicherungs-Feldeffekttransistor TN7 und dem P-Kanal-Anreicherungs-Feldeffekttransistor TP9 auf ein Potential fixiert, das um 2Vth der Schwellenwerte dieser Transistoren TN6 und TN7 niedriger ist. Dementsprechend ändert sich das Potential des Verbindungsknotens N7 von 0V zu Vcc - 2Vth.
Das Potential der Energieversorgungsspannung-Ausgabeeinheit N3 wird deshalb auf 2Vcc - 2Vth verstärkt, und die vierte Energieversorgungsspannung wird hier erzeugt (siehe Fig. 32 (D)).
Als nächstes wird mit Verweis auf Fig. 33 und 34 ein anderes bestimmtes Beispiel der für die Halbleiterspeichervorrichtung dieser Ausführungsform verwendeten Energieversorgungsspannung-Erzeugungsschaltung 710 erklärt.
Fig. 33 zeigt die Schaltungskonstruktion der Energieversorgungsspannung-Erzeugungsschaltung 710 gemäß diesem bestimmten Beispiel. In dem Referenzspannung-Erzeugungsmittel 704 sind ein N-Kanal-Verarmungs-Feldeffekttransistor TD5, ein P-Kanal-Anreicherungs-Feldeffekttransistor TP11 und ein N- Kanal-Verarmungs-Feldeffekttransistor TD6 in der genannten Reihenfolge zwischen der internen Energieversorgungsspannung Vcc und der Energieversorgungsspannung-Eingabeeinheit 3 in Reihe geschaltet, ist das Steuersignal S8 mit dem Gate dieses Transistors TD5 verbunden, ist das Steuersignal S10 mit dem Verbindungsknoten N10 zwischen den Transistoren TD5 und TN10 verbunden, und ist ein mit der internen Energieversorgungsspannung Vcc verbundener N-Kanal-Anreicherungs-Feldeffekttransistor TN11 mit diesem Verbindungsknoten N10 verbunden. Das Gate dieses Transistors TN10 ist mit dem Gate des Transistors TD6 durch einen Inverter INV3 verbunden, und das Steuersignal S9 ist mit ihrem gemeinsamen Knoten verbunden.
Andererseits ist ein Verstärkungsmittel 706, das die Kapazitätsvorrichtung 705 enthält, die an einem ihrer Enden damit verbunden ist, an dem Verbindungsknoten 11 zwischen dem Transistor TD6 und der Energieversorgungsspannung-Eingabeeinheit 3 angeordnet, und das andere Ende der Kapazitätsvorrichtung 705 ist mit einem Inverter INV4 verbunden, in den der Takt CLK eingegeben wird.
Der Inverter INV4 hat die Konstruktion, in der ein P- Kanal-Anreicherungs-Feldeffekttransistor TP10 und ein N- Kanal-Anreicherungs-Feldeffekttransistor TN9 in der genannten Reihenfolge zwischen der internen Energieversorgungsspannung Vcc und dem Erdungspotential GND in Reihe geschaltet sind, und der Takt CLK3 wird in die Gates beider Transistoren eingegeben.
Die Operation der Energieversorgungsspannung-Erzeugungsschaltung 710 wird mit Verweis auf das in Fig. 34(A) bis 34(H) gezeigte Zeitablaufdiagramm erläutert. Zunächst betrachte man den Fall, in dem das Steuersignal S10 auf den "L"-Pegel eingestellt ist. Zuerst wird das Steuersignal S8 auf den "H"-Pegel eingestellt, und das Steuersignal S9 wird auch auf den "H"-Pegel eingestellt. Das Potential an dem Verbindungsknoten N11 wird dann zur Zeit t3 auf Vcc geladen, wie durch eine durchgezogene Linie in Fig. 34(F) dargestellt ist (erste Energieversorgungsspannung).
Zu dieser Zeit wird der Takt CLK3 in dem "H"-Pegelzustand gehalten.
Wie in Fig. 34(A) bis 34(D) gezeigt ist, werden die Steuersignale S8 und S9 zu geeigneten Zeitpunkten t4 und t5 nach dem Zeitpunkt t3, an dem der VerbindungsknotenMll auf Vcc geladen ist, zum "L"-Pegel geändert, und gleichzeitig wird der Takt CLK3 zu einem Zeitpunkt t6 zum "L"-Pegel geändert. Das Potential des Ausgabeabschnitts des Inverters INV4 ändert sich dann von 0V zu Vcc.
Da die Energieversorgungsspannung-Ausgabeeinheit N11 und der Ausgabeknoten N9 durch die Kapazitätsvorrichtung 705 in der gleichen Weise wie in dem oben beschriebenen bestimmten Beispiel kapazitiv gekoppelt sind, wird das Potential bei der Energieversorgungsspannung-Ausgabeeinheit N11 von Vcc zu 2Vcc verstärkt, wie durch eine durchgezogene Linie in Fig. 34(F) dargestellt ist, und die zweite Energieversorgungsspannung wird hier erzeugt.
Als nächstes wird der Fall betrachtet, in dem das Steuersignal S10 auf den "L"-Pegel eingestellt ist und das Steuersignal S8 auf den "L"-Pegel eingestellt ist. Da das Steuersignal S8 bei dem "L"-Pegel ist, ist das Potential am Verbindungsknoten 10 Vtd, die die Schwellenspannung des Transistors TD5 ist. Falls das Steuersignal S9 auf den "H"-Pegel eingestellt ist, wird dementsprechend die Energieversorgungsspannung-Ausgabeeinheit N11 auf Vtd geladen.
Falls der Takt CLK3 bei dem "H"-Pegel gehalten und dann zu den Zeitpunkten t5 und t6, an denen das Potential der Energieversorgungsspannung-Ausgabeeinheit N11 ausreichend geladen ist, zu dem "L"-Pegel geändert wird, ändert sich zu dieser Zeit das Potential des Ausgabeabschnitts N9 des Inverters INV4 von 0V zu Vcc, so daß in der gleichen Weise wie in dem oben beschriebenen bestimmten Beispiel das Potential der Energieversorgungsspannung-Ausgabeeinheit N11 von Vcc auf Vcc + Vtd verstärkt wird, wie durch eine gestrichelte Linie in Fig. 34(F) dargestellt ist, und die dritte Energieversorgungsspannung wird hier erzeugt.
Ferner wird der Fall betrachtet, in dem das Steuersignal S10 auf den "H"-Pegel eingestellt ist und das Steuersignal S8 auf den "L"-Pegel eingestellt ist. Da das Steuersignal S10 bei dem "H"-Pegel ist, ist das Potential des Verbindungsknotens N10 Vcc - Vth, was um die Schwellenspannung Vth des Transistors TN11 niedriger ist, und der Transistor TD5 ist abgeschnitten.
In diesem Fall wird jedoch angenommen, daß Vtd < Vcc - Vtn gilt.
Die Energieversorgungsspannung-Ausgabeeinheit N11 wird dann auf Vcc - Vtn geladen, wie in Fig. 34(G) dargestellt ist, indem das Steuersignal S9 auf den "H"-Pegel eingestellt wird.
Während der Takt CLK3 bei dem "H"-Pegel gehalten wird, werden zu dieser Zeit das Steuersignal S9 und der Takt CLK3 zu dem "L"-Pegel zu den Zeitpunkten t5 bzw. t6 an dem Punkt geändert, an dem das Potential der Energieversorgungsspannung-Ausgabeeinheit N11 ausreichend geladen ist. Das Potential des Ausgabeabschnitts N9 des Inverters INV4 ändert sich dann von 0V zu Vcc. Dementsprechend wird das Potential der Energieversorgungsspannung-Ausgabeeinheit N11 von Vcc auf 2Vcc-Vtn verstärkt, wie durch eine in Fig. 34(H) dargestellte durchgezogene Linie repräsentiert wird, und die vierte Energieversorgungsspannung wird hier erzeugt.
Fig. 35 zeigt die Konstruktion noch eines weiteren bestimmten Beispiels der Energieversorgungsspannung-Erzeugungsschaltung 710 in dieser Ausführungsform. Die Konstruktion verwendet das in Fig. 33 gezeigte Referenzspannung-Erzeugungsmittel 704 als das Referenzspannung-Erzeugungsmittel 704 und verwendet das in Fig. 29 gezeigte Ladungsmenge-Änderungsmittel als das Ladungsmenge-Änderungsmittel 707. Da das Operationsprinzip das gleiche wie diejenigen der vorerwähnten bestimmten Beispiele ist, wird die Erklärung der Operation weggelassen.
In diesem bestimmten Beispiel werden fünf Arten von Steuersignalen verwendet, die von einem Steuersignal S10 bis zu einem Steuersignal S14 reichen. Deshalb können durch Kombinieren der Steuersignale mit dem Takt CLK4 aus einer internen Energieversorgungsspannung neun verschiedene Arten von Energieversorgungsspannungen erzeugt werden.
Mit anderen Worten, jedes bestimmte Beispiel dieser Ausführungsform liefert den Vorteil, daß, da die Korrelationsbeziehung zwischen den Energieversorgungsspannungen durch die Amplitude des Taktsignals und der Ladungsspannung bestimmt ist, die Korrelationsbeziehung einfach gesteuert werden kann.
Übrigens können in der Energieversorgungsspannung-Erzeugungsschaltung 710 in jeder bestimmten Ausführungsform externe Energieversorgungsspannungen mehrerer Systeme separat verwendet werden, und die interne Energieversorgungsspannung und die externen Energieversorgungsspannungen können geeignet kombiniert und verwendet werden.
Die Energieversorgungsspannung-Erzeugungsschaltung 710 in diesem bestimmten Beispiel wird als die Energieversorgungsspannung des Decodierers verwendet, wird aber insbesondere vorzugsweise als eine Energieversorgungsspannungsschaltung eines Decodierers in einem Flash-Speicher verwendet.
Fig. 36 zeigt ein Beispiel, worin die Energieversorgungsspannung-Erzeugungsschaltung 710 gemäß diesem bestimmten Beispiel an einen Reihendecodierer eines Flash-Speichers bereitgestellt wird. In der Zeichnung bezeichnet Bezugsziffer 1 eine Zellenmatrix, bezeichnet Bezugsziffer 730 einen Spaltendecodierer, bezeichnet Bezugsziffer 740 ein Y-Gate, bezeichnet Bezugsziffer 750 einen Leseverstärker-Datenausgabepuffer, bezeichnet Bezugsziffer 760 eine Steuerschaltung, und Bezugsziffer 770 bezeichnet eine interne Energieversorgungsschaltung.
Fig. 38 zeigt ferner ausführlicher die Schaltungskonstruktion einer Halbleiterspeichervorrichtung, die die Energieversorgungsspannung-Erzeugungsschaltung 710 gemäß diesem bestimmten Beispiel verwendet, und im Grunde ist die Schaltungskonstruktion die gleiche wie die in Fig. 36 gezeigte.
Bezugsziffern 770 und 780 bezeichnen einen Adreßpuffer bzw. einen Vordecodierer, und Bezugsziffer 781 bezeichnet eine negative Ladungspumpe.
Nach der Funktion urteilend, lädt das Referenzspannung- Erzeugungsmittel 704 gemäß diesem bestimmten Beispiel die interne Energieversorgungsspannung Vcc oder die externe Energieversorgungsspannung Vcc zu den Energieversorgungsspannung- Ausgabeeinheiten N3 und N11, wie schon beschrieben wurde. Deshalb kann jede Konstruktion verwendet werden, solange sie solch eine Schaltungsfunktion aufweist. Zum Beispiel können ein P-Kanal-Anreicherungs-Feldeffekttransistor, ein N-Kanal- Anreicherungs-Feldeffekttransistor und ein N-Kanal- Verarmungs-Feldeffekttransistor individuell verwendet werden, die in Fig. 39 bis 41 gezeigt sind.
Wenn in Fig. 39 jedoch das Steuersignal S zur Ladezeit auf den "L"-Pegel eingestellt ist und der Ausgangsanschluß N12 des Verstärkungsmittels (Verstärkungsschaltung) 706 auf die interne Energieversorgungsspannung oder auf die externe Energieversorgungsspannung Vcc geladen wird, wird der P- Kanal-Anreicherungs-Feldeffekttransistor TP20 EIN-geschaltet, und der Strom fließt von dem Ausgangsanschluß N12 zu der Energieversorgung, falls die Verstärkungsspannung um den Schwellenspannungswert des Transistors höher als das Steuersignal S ist, selbst wenn zur Zeit eines Verstärkens das Steuersignal S auf den "H"-Pegel eingestellt ist.
Wenn die Verstärkungsspannung um mindestens den Schwellenspannungswert nicht höher als das Steuersignal S ist, fließt der Strom auch von dem Ausgangsanschluß zu der N- Mulde, falls die Verstärkungsspannung um die EIN-Spannung des P-N-Übergangs höher als Vcc ist. Deshalb wird die Energie verbraucht.
Um solche Probleme zu verhindern, muß ein Verstärken durch jede N-Mulde vorgenommen werden, falls aber eine solche Konstruktion verwendet wird, muß die Kapazität der Verstärkungsschaltung in einem beträchtlichen Maße verbessert werden, so daß ein anderes Problem insofern auftritt, als die Verstärkungsschaltung größer wird und die Produktionskosten höher werden.
In Fig. 40 wird der Ausgangsanschluß N12 der Verstärkungsschaltung (Verstärkungsmittel) 706 durch Einstellen des Steuersignals S auf den "H"-Pegel zu der Zeit eine Ladens geladen, und von dem Ausgangsanschluß fließt zu der Zeit eines Verstärkens kein Strom zur Energieversorgung oder zum Substrat. Da der N-Kanal-Anreicherungs-Feldeffekttransistor TN20 verwendet wird, bleibt jedoch insofern das Problem, daß der Ausgangsanschluß N12 nur bis zu Vcc - Vtn geladen werden kann, wenn die Schwellenspannung des N-Kanal-Anreicherungs- Feldeffekttransistors Vtn ist.
In Fig. 41 kann überdies der Ausgangsanschluß N12 der Verstärkungsschaltung 706 auf Vcc geladen werden, indem das Steuersignal S zur Zeit eines Ladens auf den "H"-Pegel eingestellt wird.
Falls das Potential Vcc des Ausgangsanschlusses höher als der Schwellenspannungswert Vtd des N-Kanal-Anreicherungs- Feldeffekttransistors TD20 ist, fließt, wenn das Steuersignal S zu der Zeit eines Verstärkens auf den "L"-Pegel eingestellt ist, von diesem Ausgangsanschluß N12 kein Strom zur Energieversorgung, falls aber eine Schaltung zum Durchlassen eines Durchdringungsstromes, wie z. B. ein Decodierer, mit der Energieversorgungsleitung wie in Fig. 41 gezeigt verbunden ist, besteht das Problem, daß die Energieversorgungsspannung Vcc niedriger als die Schwellenspannung Vtd wird und ein Strom von dem Ausgangsanschluß N12 zur Energieversorgung fließt.
Dementsprechend weist die Referenzspannung-Erzeugungsschaltung 704 der Energieversorgungsspannung-Erzeugungsschaltung 710 in dieser Ausführungsform vorzugsweise die Schaltungskonstruktion auf, die die oben beschriebenen Probleme nicht erzeugt. Wie in dem bestimmten Beispiel beschrieben wurde, weist eine bevorzugte Schaltungskonstruktion des Referenzspannung-Erzeugungsmittels 704, das mit dem Verstärkungsmittel 706 verbunden ist, einen P-Kanal-Anreicherungs- Feldeffekttransistor TP21 auf, der mit einer durch z. B. einen N-Kanal-Verarmungs-Feldeffekttransistor TD22 zugeführten internen Energieversorgungsspannung verbunden ist und in dessen Gate das erste Steuersignal eingegeben wird, und einen N- Kanal-Verarmungs-Feldeffekttransistor TD21, dessen Drain mit dem Dram des P-Kanal-Anreicherungs-Feldeffekttransistors TP21 verbunden ist, in dessen Gate das Steuersignal eingegeben wird und an dessen Source die Verstärkungsspannung erscheint.
Die ersten und zweiten Steuersignale 23, 24 in diesem bestimmten Beispiel können unabhängig und individuell wie in Fig. 43 gezeigt eingegeben werden, oder ihre komplementären Signale können durch einen Inverter INV20, etc. unter Verwendung eines Steuersignals S22 eingegeben werden, wie in Fig. 42 dargestellt ist.
In dem bestimmten Beispiel dieser Ausführungsform, die in Fig. 43 gezeigt ist, ist der Verluststrom von dem Ausgangsanschluß N12 zur Zeit eines Verstärkens durch den P-Kanal- Anreicherungs-Feldeffekttransistor TP21 abgeschnitten, und der Verluststrom von dem P-Typ-Gebiet dieses P-Kanal- Anreicherungs-Feldeffekttransistors TP21 zu der N-Mulde tritt nicht auf, weil die Schwellenspannung Vtd des N-Kanal- Verarmungs-Feldeffekttransistors TD21 die Potentialdifferenz zwischen dem P-Typ-Gebiet und der N-Mulde unterhalb der EIN- Spannung des P-N-Übergangs begrenzt.
Das Referenzspannung-Erzeugungsmittel 704 in diesem bestimmten Beispiel besteht aus dem P-Kanal-Anreicherungs- Feldeffekttransistor TP21 und dem N-Kanal-Verarmungs-Feldeffekttransistor TD21. Dementsprechend kann die Ladungsspannung des Ausgangsanschlusses N21 bei einem ausreichend hohen Pegel gesichert werden.
Das in Fig. 42 dargestellte bestimmte Beispiel wird erklärt. Es wird hiermit angenommen, daß die interne Energieversorgungsspannung bei der Schwellenspannung Vtd des N- Kanal-Verarlnungs-Feldetfekttransistors TD22 durch diesen. Transistor TD22 festgeklemmt oder verriegelt ist.
Wenn das Taktsignal CLK22 auf den "L"-Pegel eingestellt ist und das Steuersignal S22 auf den "H"-Pegel eingestellt ist, wird hier dann der P-Kanal-Anreicherungs-Feldeffekttransistor TP21 AUS-geschaltet, und der Transistor TD21 wird zur Ladezeit stark EIN-geschaltet, so daß das Potential des Verbindungsknotens N14 zwischen dem Transistor TD21 und der Kapazitätsvorrichtung 705 auf Vtd geladen wird.
Das Steuersignal S22 wird auf den "L"-Pegel eingestellt, wenn das Potential des Verbindungsknoten N14 ausreichend geladen ist.
Zu dieser Zeit wird der Transistor TP21 AUS-geschaltet, und der Transistor TD21 wird schwach EIN-geschaltet.
Wenn das Taktsignal CLK22 auf den "H"-Pegel eingestellt wird, wird danach das Potential des Verbindungsknotens N14 von Vtd auf 2Vtd verstärkt.
Da das Gate des Transistors TD21 bei OV ist, steigt andererseits das Potential am Verbindungsknoten N14 nicht über Vtd an.
Da die Potentiale an sowohl der Source als auch dem Drain des Transistors TP21 bei Vtd sind, fließt von diesem Verbindungsknoten N14 kein Verluststrom zur internen Energieversorgung.
Falls überdies die Potentialdifferenz zwischen Vtd und einer N-Mulde auf unterhalb der EIN-Spannung des P-N-Übergangs eingestellt ist, ist auch der Verluststrom von dem Verbindungsknoten N14 zu der N-Mulde eliminiert.
Es wird in diesem bestimmten Beispiel bevorzugt, ein Steuermittel anzuordnen, um das erste Steuersignal S23 auf den "L"-Pegel einzustellen, nachdem das zweite Steuersignal S24 den "H"-Pegel erreicht, und um das erste Steuersignal S23 auf den "H"-Pegel einzustellen, nachdem das zweite Steuersignal S24 zur Zeit eines Verstärkens den "L"-Pegel erreicht.
Gemäß diesem bestimmten Beispiel kann der Verbindungsknoten N14 auf eine ausreichend hohe Spannung geladen werden, und es wird nicht zugelassen, daß zur Zeit eines Verstärkens ein Verluststrom fließt. Außerdem kann die Verstärkungseffizienz der Verstärkerschaltung ebenfalls verbessert werden.
Da dieses bestimmte Beispiel die oben beschriebene technische Konstruktion verwendet, kann die Energieversorgungsspannung gesteuert werden, indem nur das Eingangssignal und die Ladungsspannung gesteuert werden. Deshalb wird ein Einstellen der Energieversorgungsspannung einfach, und außerdem kann die Korrelationsbeziehung zwischen den Energieversorgungsspannungen jedes Modus sehr genau eingestellt werden. Da die Korrelationsbeziehung der Energieversorgungsspannungen jedes Modus sehr genau eingestellt werden kann, liefert auf diese Weise dieses bestimmte Beispiel einen großen Beitrag zur Reduzierung von Löschfehlern und Schreibfehlern in dem Flash-Speicher.

Claims

1. Nichtflüchtiger Halbleiterspeicher mit einer Schaltungsanordnung, enthaltend eine Matrix (1) nichtflüchtiger löschbarer Speicherzellen (Miß), die an Schnittstellen von Wortleitungen (WL1 bis WLm) und Bitleitungen (BL11 bis BL1k, BLn1 bis BLnk) gebildet sind, einen Reihendecodierer (3), einen Spaltendecodierer (5) und Leseverstärker (71 bis 7n), die mit den Bitleitungen (BL11 bis BL1k, ..., BLn1 bis Blnk) verbunden sind, welcher nichtflüchtige Halbleiterspeicher ferner einen internen Quellenspannung-Generator (8) für eine Verbindung, wenn der Speicher in Gebrauch ist, mit einer externen Energiequelle enthält und selektiv betreibbar ist, um vorbestimmte interne Quellenspannungen (VCC, VWVER, VEVER) in Abhängigkeit von der Spannung (VPP) der externen Energiequelle zu erzeugen, wobei solche internen Quellenspannungen an die Schaltungsanordnung derart angelegt werden, daß sie vorbestimmte Operationen gemäß den internen Quellenspannungen ausführt, wobei eine der vorbestimmten internen Quellenspannungen (VWVER, VEVER) eine vorbestimmte Verifizierguellenspannung eines Pegels ist, der zum Ausführen einer vorausgewählten Verifizieroperation an einer der Speicherzellen geeignet ist;

dadurch gekennzeichnet, daß eine andere der internen Quellenspannungen, die durch den Interne-Quellenspannung- Generator (8) selektiv erzeugbar sind, eine normale Quellenspannung (VCC) eines Pegels ist, der zum Ausführen einer normalen Leseoperation an einer der Speicherzellen geeignet ist.

2. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1, worin die vorausgewählte Verifizieroperation eine Schreib- Verifizieroperation oder eine Lösch-Verifizieroperation ist, in der der Interne-Quellenspannung-Generator (8) betreibbar ist, um eine Spannung (VWVER, VEVER) zu erzeugen, die von der internen Quellenspannung (VCC) verschieden ist, die von dem Interne-Quellenspannung-Generator (8) abgegeben wird, wenn solch eine normale Leseoperation ausgeführt wird.

3. Nichtflüchtiger Halbleiterspeicher nach Anspruch 2, worin der Interne-Quellenspannung-Generator eine Verifizier- Energiequelle (8) enthält, die selektiv steuerbar ist, um eine Schreib-Verifizierquellenspannung (VWVER) und eine Lösch- Verifizierquellenspannung (VEVER) zu erzeugen, die von der Schreib-Verifizierquellenspannung verschieden ist.

4. Nichtflüchtiger Halbleiterspeicher nach Anspruch 3, worin der Interne-Quellenspannung-Generator (8) betreibbar ist, um die normale Quellenspannung (VCC) zu erzeugen, wenn die Verifizier-Energiequelle (8) weder die Schreib-Verifizierquellenspannung (VWVER) noch die Lösch-Verifizierquellenspannung (VEVER) erzeugt.

5. Nichtflüchtiger Halbleiterspeicher nach Anspruch 2, worin in der vorausgewählten Verifizieroperation der Interne- Quellenspannung-Generator (8) die vorbestimmte Verifizierquellenspannung (VWVER; VEVER) an die Leseverstärker (71 bis 7n) und die Wortleitungen (WL1 bis WLm) liefert, die in der betreffenden vorausgewählten Verifizieroperation ausgewählt werden.

6. Nichtflüchtiger Halbleiterspeicher nach Anspruch 5, worin in der vorausgewählten Verifizieroperation der Interne- Quellenspannung-Generator (8) die vorbestimmte Verifizierquellenspannung (VWVER; VEVER) genau an die Leseverstärker und die Wortleitungen liefert, die in der betreffenden vorausgewählten Verifizieroperation ausgewählt werden, während die normale Quellenspannung (VCC) an die verbleibenden Teile (5) der Schaltungsanordnung des nichtflüchtigen Halbleiterspeichers geliefert wird, die bei dieser normalen Quellenspannung arbeiten.

7. Nichtflüchtiger Halbleiterspeicher nach Anspruch 3, worin die Schreib-Verifizierquellenspannung (VWEVER) höher als die normale Quellenspannung (VCC) ist und die Lösch-Verifizierquellenspannung (VEVER) niedriger als die normale Quellenspannung (VCC) ist.

8. Nichtflüchtiger Halbleiterspeicher nach Anspruch 3, worin die Verifizier-Energiequelle (8) als Antwort auf ein Steuersignal (C) selektiv eine der Schreib-Verifizierquellenspannung (VWVER) und Lösch-Verifizierquellenspannung (VEVER) erzeugt.

9. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1, worin der Interne-Quellenspannung-Generator (8) für eine Ver bindung angepaßt ist, wenn der Speicher in Gebrauch ist, um zumindest eine einer normalen Quellenspannung (Vcc) und einer Schreib/Lösch-Quellenspannung (Vpp) von der externen Energiequelle zu empfangen.

10. Nichtflüchtiger Halbleiterspeicher gemäß Anspruch 3, worin die Verifizier-Energiequelle (8) aufweist: Spannungsteiler (31 bis 33) zum Ableiten, von einer durch die externe Energiequelle zugeführten Spannung (VPP), einer ersten Verifizierspannung (VWVER), die für solch eine Schreib- Verifizieroperation geeignet ist, und einer zweiten Verifizierspannung (VEVER), die für solch eine Lösch-Verifizieroperation geeignet ist;

Gateschaltungen (34, 35) zum Durchlassen der ersten Verifizierspannung (VWVER) als Antwort auf ein Schreib-Verifiziersignal (WV) und zum Durchlassen der zweiten Verifizierspannung (VEVER) als Antwort auf ein Lösch-Verifiziersignal (EV); und

Schaltungen (36 bis 41) mit einer Stromspiegelkonfiguration zum Liefern der vorbestimmten Verifizierquellenspannung (VVER) entsprechend der einen der ersten und zweiten Verifizierspannungen, die durch die Gateschaltungen durchgelassen wird.

11. Nichtflüchtiger Halbleiterspeicher nach Anspruch 6, worin ein Eingangsanschluß von jedem der Leseverstärker (7i), an welchem Anschluß die Verifizierquellenspannung (VWVER/VEVER) an den betreffenden Leseverstärker angelegt ist, ein Mittel (14) zum Liefern einer Lastwiderstandsfunktion aufweist.

12. Nichtflüchtiger Halbleiterspeicher nach einem der vorhergehenden Ansprüche, worin jeder der Leseverstärker (7i) aufweist:

ein Lastwiderstandselement (14); und

einen Pegelübertragungstransistor (15), der mit dem Lastwiderstandselement (14) zwischen der Verifizierquellenspannung (VVER) und einer Datenleitung (Di) der Schaltungsanordnung in Reihe geschaltet ist, die einer Vielzahl der Bitleitungen (BLi1 bis BLik) entspricht;

einen Knoten, an dem das Lastwiderstandselement (14) mit dem Pegelübertragungstransistor (15) verbunden ist, mit einem Ausgangsende (I/Oi) des Leseverstärkers (7i) verbunden seiend;

wobei der Pegelübertragungstransistor (15) dazu dient, einen Pegel der Datenleitung zum Ausgabeende (I/Oi) zu übertragen; und

das Lastwiderstandselement (14) dazu dient, Zellendaten auf der Datenleitung (Di) entsprechend einem EIN/AUS-Zustand des Pegelübertragungstransistors (15) zu unterscheiden.

13. Nichtflüchtiger Halbleiterspeicher nach Anspruch 12, worin:

das Lastwiderstandselement (14) ein P-Kanal-Transistor ist, dessen Source, Gate und Drain mit der Verifizierquellenspannung (VWVER/VEVER), einer Referenzspannung (Vss) bzw. dem Ausgabeende (I/Oi) des Leseverstärkers (7i) verbunden sind; und

der Pegelübertragungstransistor (15) ein n-Kanal-Transistor ist, dessen Drain, Gate und Source mit dem Ausgabeende (I/Oi) des Leseverstärkers (7i), einem eine Inversion des Datenleitungspegels liefernden Knoten bzw. der Datenleitung (Di) verbunden sind.

14. Nichtflüchtiger Halbleiterspeicher nach Anspruch 12 oder 13, ferner mit:

einer Pufferschaltung (16 bis 19), die an dem Ausgabeende des Leseverstärkers angeordnet ist und die Verifizierquellenspannung (VVER) als ihre Quellenspannung aufweist.

15. Nichtflüchtiger Halbleiterspeicher nach Anspruch 12, 13 oder 14, ferner mit:

einem Spannungsabfallelement (20), das zwischen die Verifizierquellenspannung (VVER) und das Lastwiderstandselement (14) geschaltet ist; und

einem Konstantstromelement (21), das zwischen die Verifizierquellenspannung und das Ausgabeende des Leseverstärkers geschaltet ist.

16. Nichtflüchtiger Halbleiterspeicher nach Anspruch 15, worin das Spannungsabfallelement ein p-Kanal-Transistor (20) ist, dessen Gate mit seinem Drain verbunden ist.

17. Nichtflüchtiger Halbleiterspeicher nach Anspruch 15 oder 16, worin das Konstantstromelement ein n-Kanal-Transistor (21) ist, dessen Gate mit seiner Source verbunden ist.

18. Nichtflüchtiger Halbleiterspeicher nach einem der vorhergehenden Ansprüche, ferner mit:

einer Energiequelle (9) zum Liefern einer externen Quellenspannung an die Source jedes Transistors von jeder der nichtflüchtigen Speicherzellen.

19. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1, worin der Interne-Quellenspannung-Generator aufweist:

ein Spannungsabfallmittel zum Abfallen einer externen Quellenspannung (VCC) auf eine vorbestimmte interne Spannung (Vci), welches Spannnungsabfallmittel einen Spannungsumwandlungstransistor (Q) aufweist, der zwischen die externe Quellenspannung und einen Knoten (N) zum Liefern der internen Spannung geschaltet ist, wobei das Gate des Transistors (Q) eine Referenzspannung empfängt, so daß der Knoten (N) die abgefallene interne Spannung liefern kann.

20. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, worin der Spannungsumwandlungstransistor (Q) ein n-Kanal- Verarmungs-Transistor ist.

21. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, ferner mit:

einem Glättungskondensator (C), der mit dem eine interne Spannung liefernden Knoten (N) verbunden ist.

22. Nichtflüchtiger Halbleiterspeicher nach Anspruch 20, worin eine Schwelle des Spannungsnmwandlungstransistors (Q) geändert wird, um einen Spannungsabfallpegel einzustellen.

23. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, worin die an das Gate des Spannungsumwandlungstransistors (Q) angelegte Referenzspannung eine einzige Spannung ist, die von einer Referenzenergiequellenleitung (VSS) des Halbleiterspeichers geliefert wird.

24. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, ferner mit:

einem nichtflüchtigen Speicherelement (QM); und

einer Schaltung (Q1 bis Q5) zum Bestimmen der an das Gate des Transistors (Q) angelegten Referenzspannung gemäß den Inhalten des Speicherelements (QM)

wobei die Referenzspannung auf eine der externen Quellenspannung (VCC) und Referenzquellenspannung (VSS) des Halbleiterspeichers gemäß den Inhalten des Speicherelements einge stellt ist, so daß der die interne Spannung liefernde Knoten (N) eine der abgefallenen internen Spannung (Vci) und normalen Quellenspannung (VCC) liefern kann.

25. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, ferner mit:

einer Eingabeschaltung (Q11 bis Q20) zum Übertragen eines Eingangssignals (Si) zu internen Schaltungen, von denen zumindest einige durch die abgefallene interne Spannung (Vci) angesteuert werden,

ersten Elementen (Q11 bis Q16) der Eingabeschaltung, die durch die externe Quellenspannung (Vcc) angesteuert werden und dazu dienen, das Eingangssignal direkt zu empfangen, den Pegel des Eingangssignals zu stabilisieren und das stabilisierte Eingangssignal zu liefern,

zweiten Elementen (Q17 bis Q20) der Eingangsschaltung, die durch die abgefallene interne Spannung (Vci) angesteuert werden und dazu dienen, das stabilisierte Eingangssignal zu den internen Schaltungen zu übertragen.

26. Nichtflüchtiger Halbleiterspeicher nach Anspruch 25, worin zumindest ein erster Teil (Q17, Q18) der zweiten Elemente (Q17 bis Q20), die durch die abgefallene interne Spannung (Vci) angesteuert werden, aus Transistoren mit einer relativ hohen Gate-Haltespannung bestehen und die ersten Elemente (Q11 bis Q16), die durch die externe Quellenspannung (Vcc) angesteuert werden, aus Transistoren mit einer relativ hohen Drain- oder Gate-Haltespannung bestehen.

27. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, ferner mit:

einer Ausgabeschaltung (Q21 bis Q28) zum Empfangen eines Datensignals von internen Schaltungen, von denen zumindest einige durch die abgefallene interne Spannung (Vci) angesteuert werden, und Liefern des Datensignals als Datenausgabe (So) nach außen,

ersten Elementen (Q21 bis Q24) der Ausgabeschaltung, die durch die abgefallene interne Spannung (Vci) und externe Quellenspannung (VCC) angesteuert werden und dazu dienen, den Spannungspegel des Datensignals in den Pegel der externen Quellenspannung umzuwandeln, und

zweiten Elementen (Q25 bis Q28) der Ausgabeschaltung, die durch die externe Quellenspannung (VCC) angesteuert werden und dazu dienen, daß pegel-umgewandelte Signal als die Datenausgabe zu liefern.

28. Nichtflüchtiger Halbleiterspeicher nach Anspruch 27, worin die Elemente (Q24, Q25 bis Q28), die durch die externe Quellenspannung (Vcc) angesteuert werden, aus Transistoren bestehen, die eine relativ hohe Drain- oder Gate-Haltespannung aufweisen.

29. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, worin das Spannungsabfallmittel eine externe Quellenspannung (VCC) zum Lesen und eine externe Quellenspannung (Vpp) zum Schreiben empfängt und ferner aufweist:

ein Mittel (503) zum Abfallen der externen Quellenspannung (VPP) zum Schreiben, um ein Wortleitungspotential für eine Verifizieroperation nach einem Schreiben zu erzeugen.

30. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, worin das Spannungsabfallmittel eine externe Quellenspannung (VCC) zum Lesen und eine externe Quellenspannung (VPP) zum Schreiben empfängt und ferner aufweist:

ein Mittel (503') zum Abfallen der externen Quellenspannung (VCC) zum Lesen auf einen festen Wert, um eine Schaltung zum Ausführen einer Leseoperation in dem nichtflüchtigen Halbleiterspeicher anzusteuern; und

ein Mittel (513) zum internen Erzeugen einer Spannung (Vci), die höher als die abgefallene Spannung der externen Quellenspannung (Vcc) zum Lesen ist, und Liefern dieser als ein Wortleitungspotential für eine Verifizieroperation nach einem Schreiben.

31. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, worin das Spannungsabfallmittel eine externe Quellenspannung (Vcc) zum Lesen und eine externe Quellenspannung (Vpp) zum Schreiben empfängt und ferner aufweist:

ein Mittel (Tp21) zum Abfallen der externen Quellenspannung (Vcc) zum Lesen auf einen festen Wert, um eine Schaltung zum Ausführen einer Leseoperation in dem nichtflüchtigen Halbleiterspeicher anzusteuern; und

ein Mittel zum Verhindern des Abfallens der externen Quellenspannung (Vcc) zum Lesen zumindest für einige Schal tungen während einer Verifizieroperation nach einem Schreiben.

32. Nichtflüchtiger Halbleiterspeicher nach Anspruch 31, worin das Abfallen der externen Quellenspannung (Vcc) zum Lesen für den Reihendecodierer verhindert wird.

33. Nichtflüchtiger Halbleiterspeicher nach Anspruch 19, worin das Spannungsabfallmittel eine externe Quellenspannung (Vcc) zum Lesen und eine externe Quellenspannung (Vpp) zum Schreiben empfängt und ferner aufweist:

ein Mittel zum Abfallen der externen Quellenspannung (Vcc) zum Lesen auf einen festen Wert, um eine Schaltung zum Ausführen einer Leseoperation in dem nichtflüchtigen Halbleiterspeicher anzusteuern; und

Mittel (Tp41, Tp42) zum Reduzieren eines Abfühlstroms zu den Leseverstärkern für eine Verifizieroperation nach einem Schreiben, kleiner als ein Abfühlstrom dazu für eine normale Leseoperation.

34. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1, mit einer Vielzahl von Lesemodi, die verschiedene Quellenspannungen erfordern, wobei der nichtflüchtige Halbleiterspeicher aufweist:

einen Quellenspannung-Eingabeabschnitt (710);

ein Referenzspannung-Erzeugungsmittel (704);

ein Verstärkungsmittel (706), das ein Kapazitätselement (705) enthält; und

ein Lademittel (707) zum Laden des Kapazitätselements, enthaltend ein Ladungsmenge-Änderungsmittel (707) zum Ändern der Ladungsmenge des Kapazitätselements in mehreren Pegeln gemäß den verschiedenen Spannungen, die für die Lesemodi erforderlich sind.

35. Nichtflüchtiger Halbleiterspeicher nach Anspruch 34, worin das Lademittel das Referenzspannung-Erzeugungsmittel (704) enthält.

36. Nichtflüchtiger Halbleiterspeicher nach Anspruch 34, worin das Ladungsmenge-Änderungsmittel, das für das Lademittel vorgesehen ist, ein Amplitudenänderungsmittel (712) zum Ändern der Amplitude eines an das Kapazitätselement (705) gelieferten Taktpulses in mehreren Pegeln gemäß den verschie denen Spannungen enthält, die für die Lesemodi erforderlich sind.

37. Nichtflüchtiger Halbleiterspeicher nach Anspruch 34, worin das Ladungsmenge-Änderungsmittel (707), das für das Lademittel vorgesehen ist, ein Ladungsmenge-Auswahlmittel (708) zum Ändern der Ladungsspannung des Kapazitätselements in mehreren Pegeln gemäß den verschiedenen Spannungen enthält, die für die Lesemodi erforderlich sind.

38. Nichtflüchtiger Halbleiterspeicher nach Anspruch 36, worin das Amplitudenänderungsmittel (712) einen Taktpuls (CLK1) mit einer vorbestimmten Amplitude verwendet.

39. Nichtflüchtiger Halbleiterspeicher nach Anspruch 37, worin das Ladungsmenge-Auswahlmittel (708) durch eine Taktschaltung (711) gesteuert wird.

40. Nichtflüchtiger Halbleiterspeicher nach Anspruch 34, worin die verschiedenen Spannungen, die für die Lesemodi erforderlich sind, erhalten werden, indem eine Ausgangsspannung des Referenzspannung-Erzeugungsmittels (704) zu einer Ausgangsspannung des Verstärkungsmittels (706) selektiv addiert wird.

41. Nichtflüchtiger Halbleiterspeicher nach Anspruch 34, worin das mit dem Verstärkungsmittel verbundene Referenzspannung-Erzeugungsmittel aufweist:

einen p-Kanal-Anreicherungs-FET (TP5) mit einer Source, die mit einer internen oder externen Energiequelle (VCC) verbunden ist, und einem Gate, das ein erstes Steuersignal ( ) empfängt; und

einen n-Kanal-Verarmungs-FET (TD2) mit einem Drain, der mit dem Drain des p-Kanal-Anreicherungs-FET (TP5) verbunden ist, einem ein zweites Steuersignal (51) empfangenden Gate und einer Source, die mit einem Knoten (N3) verbunden ist, wo eine erhöhte Spannung erscheint.

42. Nichtflüchtiger Halbleiterspeicher nach Anspruch 41, ferner mit:

einem Steuermittel (INV2), das das zweite Steuersignal (S1) auf einen Pegel "H" und dann das erste Steuersignal ( ) auf einen Pegel "L" einstellt, wenn geladen wird, und das zweite Steuersignal (S1) auf einen Pegel "L" und dann das erste Steuersignal ( ) auf einen Pegel "H" einstellt, wenn die Spannung erhöht wird.