KR100809715B1 - 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로 - Google Patents

고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로 Download PDF

Info

Publication number
KR100809715B1
KR100809715B1 KR1020070001182A KR20070001182A KR100809715B1 KR 100809715 B1 KR100809715 B1 KR 100809715B1 KR 1020070001182 A KR1020070001182 A KR 1020070001182A KR 20070001182 A KR20070001182 A KR 20070001182A KR 100809715 B1 KR100809715 B1 KR 100809715B1
Authority
KR
South Korea
Prior art keywords
control data
fixed control
voltage
unit
output
Prior art date
Application number
KR1020070001182A
Other languages
English (en)
Inventor
강원식
이재구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070001182A priority Critical patent/KR100809715B1/ko
Priority to US11/838,386 priority patent/US8004508B2/en
Priority to DE102008003268A priority patent/DE102008003268A1/de
Priority to CNA2008100016343A priority patent/CN101217025A/zh
Application granted granted Critical
Publication of KR100809715B1 publication Critical patent/KR100809715B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

고정 컨트롤 데이터를 생성하기 위한 메탈 레이아웃(Layout)을 효율적으로 구현할 수 있는 디스플레이용 구동회로가 개시된다. 상기 디스플레이용 구동회로는, 적어도 하나의 로우(ROW) 및 적어도 하나의 칼럼(COLUMN) 구조를 갖는 복수 개의 논리소자를 포함하는 고정 컨트롤 데이터 생성부와, 상기 고정 컨트롤 데이터를 입력받아 이를 저장하는 레지스터부 및 상기 레지스터부로부터 제공되는 신호를 컨트롤 데이터로서 입력받으며, 상기 컨트롤 데이터를 이용하여 로직 연산을 수행하여 디스플레이 장치를 구동하기 위한 신호를 발생하는 로직회로를 구비하며, 상기 복수 개의 논리소자 각각은, 메탈라인을 통해 제1 전압 및 제2 전압 중 어느 하나의 전압신호에 연결되며, 상기 연결된 전압신호를 고정 컨트롤 데이터로서 외부로 제공하는 것을 특징으로 한다.

Description

고정 컨트롤 데이터 생성회로 및 이를 구비하는 디스플레이용 구동회로{Fixed Control Data generating circuit and Driving IC for display device having the same}
도 1은 종래의 디스플레이용 구동회로의 일부를 나타내는 블록도이다.
도 2는 ESD 충격에 의해 컨트롤 레지스터에 저장된 데이터 값이 변경되는 예를 개략적으로 나타내는 도면이다.
도 3은 종래의 방법에 따라 고정 컨트롤 데이터를 제공하는 회로의 구성을 나타내는 블록도이다.
도 4는 도 3의 회로를 구비하는 디스플레이용 구동회로의 메탈 레이아웃(Layout)을 나타내는 도면이다.
도 5는 본 발명의 일실시예에 따른 디스플레이용 구동회로의 일부를 나타내는 블록도이다.
도 6은 도 5의 고정 컨트롤 데이터 생성부를 자세히 나타내는 블록도이다.
도 7은 도 5의 고정 컨트롤 데이터 생성부를 자세히 나타내는 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이용 구동회로의 일부를 나타내는 블록도이다.
도 9는 본 발명의 일실시예에 따른 디스플레이용 구동회로의 동작을 나타내 기 위한 파형도이다.
도 10은 본 발명의 일실시예에 따른 디스플레이용 구동회로의 레이아웃 형태를 나타내기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 디스플레이용 구동회로 110: 호스트 인터페이스
120: 컨트롤 데이터 선택부
121_1, 121_2, 122, 123: 멀티플렉서
130: 레지스터부 131 내지 133: 플립플롭
140: 고정 컨트롤 데이터 생성부 150: 타이밍 제어부
160: 로직회로
본 발명은 디스플레이용 구동회로에 관한 것으로서, 더 상세하게는 고정 컨트롤 데이터를 제공하기 위한 메탈 레이아웃(Layout) 구조를 개선한 디스플레이용 구동회로에 관한 것이다.
일반적으로, 노트북 컴퓨터 및 모니터 등에 널리 이용되고 있는 디스플레이 장치로서 액정 표시 장치(LCD, Liquid Crystal Device)가 대표적이다. 상기 액정 표시 장치는 화상을 구현하는 패널을 구비하며, 상기 패널에는 복수 개의 픽셀을 구비한다. 상기 복수 개의 픽셀은, 게이트 선택 신호를 전달하는 다수의 스캔 라인 들과, 색상 데이터 즉 계조 데이터를 전달하는 다수의 데이터 라인들이 교차하는 영역에 형성된다.
상기 액정 표시 장치 등의 디스플레이 장치를 구동하기 위한 종래의 구동회로를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 디스플레이용 구동회로의 일부를 나타내는 블록도이다.
도시된 바와 같이 상기 구동회로(10)는, 패널을 구동하기 위한 드라이버 및 메모리(이상 미도시) 외에 컨트롤 레지스터(11) 및 로직회로(12)를 구비할 수 있다. 도 1에 도시되는 컨트롤 레지스터(11)는, 호스트로부터 제공되는 컨트롤 데이터(HOST_DATA)를 저장한다. 또한 로직회로(12)는 컨트롤 레지스터(11)로부터 상기 컨트롤 데이터(HOST_DATA)를 입력받으며, 이를 이용하여 로직 연산을 수행한다. 로직회로(12)가 상기 연산 결과에 따른 신호를 발생함으로써 디스플레이 장치가 소정의 설정된 방식에 따라 동작하도록 한다.
로직회로(12)는 컨트롤 레지스터(11)에서 출력되는 컨트롤 데이터의 비트값 이외에도, 다른 다수의 제어신호들을 입력받아 소정의 로직 연산을 수행하여 디스플레이 장치를 구동하기 위한 각종 신호를 발생한다. 컨트롤 레지스터(12)에 저장되는 컨트롤 데이터의 세팅을 위한 데이터가 호스트로부터 제공되는 것이 도시되어 있으나, 다른 일부의 컨트롤 레지스터는 EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory) 또는 DRAM(Dynamic Random Access Memory) 등 저장 소자로부터 제공되는 컨트롤 데이터를 저장할 수 있다.
상기와 같이 구성되는 디스플레이용 구동회로는 화상표현에 관련된 장치이므로, 그 동작이 잘못될 경우 디스플레이 패널의 화면 이상을 초래할 수 있다. 일예로서 ESD(ElectroStatic Discharge) 등의 외부 요인들에 의해 디스플레이 구동시 오류가 발생할 수 있다.
도 2는 ESD 충격에 의해 컨트롤 레지스터에 저장된 데이터 값이 변경되는 예를 개략적으로 나타내는 도면이다. 컨트롤 레지스터(11)는 복수 개의 플립플롭을 구비할 수 있으며, 일예로서 하나의 플립플롭(11_1)이 도시된다. 상기 플립플롭(11_1)은 호스트로부터 제공된 컨트롤 데이터(HOST_DATA)를 저장하며 소정의 클록신호(CLK)에 응답하여 상기 저장된 값을 로직회로(12)로 출력한다.
그러나, 액정 표시 장치 등을 구동하기 위한 구동회로는, 디스플레이 도중 ESD와 같은 외부 노이즈에 노출되기 쉽고, 이와 같은 노이즈가 발생되면 상기 플립플롭(11_1)에 저장되는 컨트롤 데이터(HOST_DATA)의 비트값(일예로서, 공통 전압 설정을 위한 비트값, 감마 보정을 위한 비트값) 들이 변경될 수 있다. 이로인해, 로직회로(12)의 오동작이 발생하고 액정 화면에 비정상적인 디스플레이가 일어나게 된다.
특히, 디스플레이 장치의 화질 특성을 설정하기 위하여 컨트롤 데이터를 로직회로로 제공함에 있어서, 종래의 경우에는 상기한 바와 같은 ESD 충격 등과 같은 외부 요인에 의해 컨트롤 데이터 값이 변경되지 않도록, 메탈 레이어를 이용하여 고정된 데이터 값을 갖는 컨트롤 데이터를 제공하는 방안이 제안되었다. 고정된 컨트롤 데이터를 제공하기 위한 구성을 도 3을 참조하여 설명하면 다음과 같다.
도 3은 종래의 방법에 따라 고정 컨트롤 데이터를 제공하는 회로의 구성을 나타내는 블록도이다. 도시된 바와 같이 호스트로부터 제공되는 컨트롤 데이터(HOST_DATA) 및 소정의 클록(CLK)을 입력받는 플립플롭(21)과, 메탈 레이어를 통해 제공되는 고정 컨트롤 데이터(Fix_DATA) 및 상기 플립플롭(21)의 출력을 입력받아 어느 하나를 출력하는 멀티플렉서(22)를 구비한다. 상기와 같이 구성되는 논리회로를 통해 하나의 컨트롤 데이터(Ctr_DATA)가 생성되며, 디스플레이용 구동회로는 복수의 컨트롤 데이터를 로직회로로 제공하기 위하여, 도 3에 도시된 바와 같은 논리회로를 복수 개 구비할 수 있다.
디스플레이의 화질 특성을 테스트함에 있어서, 호스트로부터 다양한 형태의 컨트롤 데이터가 복수의 플립플롭 각각으로 제공된다. 테스트 결과에 따라, 화질 특성을 최적화할 수 있는 컨트롤 데이터들의 비트값들이 설정되면, 상기 설정된 비트값들에 대응하는 비트값들을 갖는 고정 컨트롤 데이터(Fix_DATA)가 멀티플렉서(22)로 제공된다. 상기 고정 컨트롤 데이터(Fix_DATA)는 전원전압(VDD) 또는 접지전압(VSS)에 연결되는 메탈 레이어를 이용하여 제공될 수 있다. 일예로서, 비트값 '1'을 갖는 고정 컨트롤 데이터(Fix_DATA)를 제공하기 위하여 전원전압(VDD)에 연결된 메탈 라인을 멀티플렉서(22)와 연결하며, 비트값 '0'을 갖는 고정 컨트롤 데이터(Fix_DATA)를 제공하기 위하여 접지전압(VSS)에 연결된 메탈 라인을 멀티플렉서(22)와 연결할 수 있다. 이후 디스플레이 구동시, 멀티플렉서(22)는 상기 고정 컨트롤 데이터(Fix_DATA)를 디스플레이 장치의 화질 설정을 위한 컨트롤 데이터(Ctr_DATA)로서 로직회로로 제공한다.
도 4는 도 3의 회로를 구비하는 디스플레이용 구동회로의 메탈 레이아웃(Layout)을 나타내는 도면이다. 상기 테스트 결과에 따른 비트값을 갖는 고정 컨트롤 데이터(Fix_DATA)를 제공하기 위하여, 상기 도 4에 도시된 바와 같은 형태로 메탈 레이아웃이 구현된다. 특히 논리 하이 또는 논리 로우의 고정 컨트롤 데이터(Fix_DATA)를 제공함에 있어서, 전원전압(VDD) 라인과 접지전압(VSS) 라인에 선택적으로 연결되는 복수 개의 메탈 라인을 필요로 하며, 각각의 메탈 라인은 하나의 고정 컨트롤 데이터(Fix_DATA)를 제공한다.
일반적으로 디스플레이 장치의 화질을 설정하기 위하여 대략 천 여개에 달하는 컨트롤 데이터를 필요로 한다. 그러나 외부 요인에 의하여 상기 컨트롤 데이터의 값이 변하는 문제를 방지하기 위하여 고정 컨트롤 데이터를 이용하는 경우, 많은 수의 컨트롤 데이터가 요구됨에 따라 고정 컨트롤 데이터를 제공하기 위한 메탈 라인의 수 또한 증가하게 된다. 즉, 도 4에 도시된 바와 같은 형태로 메탈라인을 형성하여 고정 컨트롤 데이터를 생성하는 경우에는, 상기 메탈라인을 구현하기 위한 레이아웃을 비효율적인 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 고정 컨트롤 데이터를 생성하기 위한 메탈 레이아웃을 효율적으로 구현할 수 있는 디스플레이용 구동회로를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 용 구동회로는, 적어도 하나의 로우(ROW) 및 적어도 하나의 칼럼(COLUMN) 구조를 갖는 복수 개의 논리소자를 포함하는 고정 컨트롤 데이터 생성부와, 상기 고정 컨트롤 데이터를 입력받아 이를 저장하는 레지스터부 및 상기 레지스터부로부터 제공되는 신호를 컨트롤 데이터로서 입력받으며, 상기 컨트롤 데이터를 이용하여 로직 연산을 수행하여 디스플레이 장치를 구동하기 위한 신호를 발생하는 로직회로를 구비하며, 상기 복수 개의 논리소자 각각은, 메탈라인을 통해 제1 전압 및 제2 전압 중 어느 하나의 전압신호에 연결되며, 상기 연결된 전압신호를 고정 컨트롤 데이터로서 외부로 제공하는 것을 특징으로 한다.
바람직하게는, 상기 고정 컨트롤 데이터 생성부는, 상기 복수 개의 논리소자의 로우를 구동하기 위한 로우 디코더 및 상기 복수 개의 논리소자의 칼럼을 구동하기 위한 칼럼 디코더를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 고정 컨트롤 데이터 생성부는, 상기 복수 개의 논리소자 및 상기 칼럼 디코더에 연결되며, 상기 복수 개의 논리소자로부터 제공되는 고정 컨트롤 데이터의 출력을 제어하는 출력 제어부를 더 구비하는 것을 특징으로 한다.
한편, 상기 복수 개의 논리소자 각각은, 제1 전극이 상기 제1 전압 및 제2 전압 중 어느 하나의 전압신호에 연결되며, 제2 전극은 상기 출력 제어부에 연결되는 스위칭 소자로 이루어질 수 있다.
바람직하게는 상기 스위칭 소자는, 상기 로우 디코더로부터 출력되는 신호에 응답하여 상기 제1 전극에 연결된 전압신호의 전달을 제어하는 것을 특징으로 한 다.
한편, 상기 제1 전압은 전원전압(VDD)이며, 상기 제2 전압은 접지전압(VSS)으로 이루어질 수 있다.
한편, 상기 디스플레이용 구동회로는, 상기 고정 컨트롤 데이터의 출력을 제어하기 위한 로우 어드레스 신호 및 칼럼 어드레스 신호를 생성하며, 상기 레지스터부에 저장된 고정 컨트롤 데이터의 출력을 제어하기 위한 제어클록을 생성하는 타이밍 제어부를 더 구비할 수 있다.
바람직하게는 상기 디스플레이용 구동회로는, 상기 고정 컨트롤 데이터 생성부와 상기 레지스터부 사이에 연결되며, 상기 고정 컨트롤 데이터와 호스트로부터 제공되는 호스트 컨트롤 데이터를 입력받아 어느 하나의 컨트롤 데이터를 상기 레지스터부로 출력하는 컨트롤 데이터 선택부를 더 구비할 수 있다.
또한 바람직하게는, 상기 컨트롤 데이터 선택부는, 상기 고정 컨트롤 데이터 및 상기 호스트 컨트롤 데이터를 입력받아, 어느 하나의 컨트롤 데이터를 상기 레지스터부의 입력단으로 제공하는 제1 멀티플렉서를 구비할 수 있다.
또한 바람직하게는, 상기 컨트롤 데이터 선택부는, 상기 제어클록 및 상기 호스트로부터 제공되는 호스트 클록을 입력받아, 어느 하나의 클록을 상기 레지스터부의 클록단으로 제공하는 제2 멀티플렉서를 더 구비할 수 있다.
한편, 바람직하게는 상기 고정 컨트롤 데이터 생성부는, 하나의 어드레스에 대응하여 복수의 비트의 고정 컨트롤 데이터를 출력하는 구조를 갖는 것을 특징으로 한다.
또한 바람직하게는, 상기 레지스터부는, 각각 상기 제1 전압 또는 제2 전압을 고정 컨트롤 데이터로서 입력받아 이를 저장하며, 상기 저장된 고정 컨트롤 데이터를 상기 로직회로로 출력하는 복수 개의 플립플롭을 구비하는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 고정 컨트롤 데이터 생성회로는, 적어도 하나의 로우(ROW) 및 적어도 하나의 칼럼(COLUMN) 구조를 갖는 매트릭스(matrix) 형태의 스위치부와, 로우 어드레스 신호를 입력받으며, 상기 입력된 로우 어드레스 신호에 대응하여 상기 스위치부의 로우를 구동하기 위한 로우 디코더 및 칼럼 어드레스 신호를 입력받으며, 상기 입력된 칼럼 어드레스 신호에 대응하여 상기 스위치부의 칼럼을 구동하기 위한 칼럼 디코더를 구비하며, 상기 스위치부에 구비되는 복수 개의 스위치 각각은, 제1 전극이 제1 전압 및 제2 전압 중 어느 하나의 전압신호에 연결되며, 상기 로우 어드레스 신호에 응답하여 상기 제1 전극에 연결된 전압신호를 고정 컨트롤 데이터로서 외부로 제공하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5는 본 발명의 일실시예에 따른 디스플레이용 구동회로의 일부를 나타내 는 블록도이다. 도시된 바와 같이 상기 디스플레이용 구동회로(100)는, 호스트(일예로서 중앙처리장치(CPU))와의 신호 송수신을 위한 호스트 인터페이스(110)와, 디스플레이 장치의 동작 설정을 위해 사용되는 컨트롤 데이터를 저장하기 위한 레지스터부(130)와, ESD 등 외부 충격에 의해 컨트롤 데이터의 값이 변화되는 것을 방지하기 위하여 고정 컨트롤 데이터를 생성하여 제공하는 고정 컨트롤 데이터 생성부(140) 및 레지스터부(130)로부터 제공된 컨트롤 데이터를 이용하여 소정의 로직 연산을 수행함으로써 디스플레이 장치를 구동하기 위한 각종 신호를 발생하는 로직회로(160)를 구비한다.
또한 상기 고정 컨트롤 데이터 생성부(140)의 동작을 제어하기 위하여 소정의 어드레스 신호를 생성하고, 또한 레지스터부(130)에 저장되는 컨트롤 데이터의 출력을 제어하기 위한 제어클록을 발생하는 타이밍 제어부(150)를 더 구비할 수 있다.
또한 상기 디스플레이용 구동회로(100)는, 고정 컨트롤 데이터 생성부(140)와 레지스터부(130) 사이에 연결되는 컨트롤 데이터 선택부(120)를 더 구비할 수 있다. 컨트롤 데이터 선택부(120)는 고정 컨트롤 데이터 생성부(140)로부터 출력되는 고정 컨트롤 데이터(Fix_DATA)와 호스트로부터 제공되는 호스트 컨트롤 데이터(HOST_DATA)를 입력받으며, 이중 어느 하나의 컨트롤 데이터를 선택적으로 레지스터부(130)로 출력한다.
또한 도시된 바와 같이 상기 컨트롤 데이터 선택부(120)는 복수 개의 멀티플렉서를 구비할 수 있다. 복수 개의 멀티플렉서들 중 제1 멀티플렉서(121_1)는, 고 정 컨트롤 데이터(Fix_DATA)와 호스트 컨트롤 데이터(HOST_DATA)를 입력받아, 어느 하나의 컨트롤 데이터를 레지스터부(130)로 출력한다. 또한 복수 개의 멀티플렉서들 중 제2 멀티플렉서(121_2)는, 상기 타이밍 제어부(150)로부터 제공되는 제어클록(CLK2)과 호스트로부터 제공되는 호스트 클록(CLK1)을 입력받아, 어느 하나의 클록을 선택적으로 레지스터부(130)로 출력한다.
한편, 레지스터부(130)는 적어도 하나의 플립플롭(131 내지 133)을 구비할 수 있다. 각각의 플립플롭의 입력단으로는 제1 멀티플렉서(121_1)로부터 출력되는 컨트롤 데이터가 입력되며, 각각의 플립플롭의 클록단으로는 제2 멀티플렉서(121_2)로부터 출력되는 클록 신호가 입력된다.
또한 고정 컨트롤 데이터 생성부(140)는 복수 개의 논리소자를 구비하며, 상기 복수 개의 논리소자 각각은 메탈라인을 통하여 전원전압(VDD) 및 접지전압(VSS) 중 어느 하나의 전압신호와 전기적으로 연결된다. 이에 따라 상기 각각의 논리소자는 전원전압(VDD) 또는 접지전압(VSS)을 고정 컨트롤 데이터로서 외부로 제공한다. 특히 상기 복수 개의 논리소자는 적어도 하나의 로우(ROW) 및 적어도 하나의 칼럼(COLUMN) 구조를 갖는 매트릭스(matrix) 형태로 배치된다.
또한 도 5에 도시된 바와 같이 컨트롤 데이터 선택부(120)는 복수 개의 멀티플렉서를 구비할 수 있으며, 레지스터부(130)는 복수 개의 플립플롭을 구비할 수 있다. 일예로서 고정 컨트롤 데이터 생성부(140)가 하나의 어드레스에 대응하여 8 비트의 고정 컨트롤 데이터(Fix_DATA)를 출력하는 특성을 갖는 경우(Bit Per Word = 8 bit), 고정 컨트롤 데이터(Fix_DATA)를 입력받는 멀티플렉서와 제어클록(CLK2) 를 입력받는 멀티플렉서는 각각 8 개를 구비할 수 있다. 또한 로직회로(160)로 제공되기 위하여 고정 컨트롤 데이터 생성부(140)로부터 1000 개의 고정 컨트롤 데이터가 순차적으로 출력되는 경우 상기 플립플롭은 1000개가 구비될 수 있다. 도시되지는 않았으나 각각의 멀티플렉서의 신호 출력 경로를 제어함으로써, 하나의 멀티플렉서가 복수의 플립플롭으로 신호를 순차적으로 출력하도록 구성할 수 있다.
미설명된 도면부호중 발진신호(OSC_CLK)는, 디스플레이 장치의 리셋 후 발진기(미도시)가 소정 구간동안 활성화되어, 상기 발진기로부터 제공되는 클록을 나타내며, 소정의 제어신호(Ctrl_1, Ctrl_2)는 제1 멀티플렉서(121_1) 및 제2 멀티플렉서(121_2)를 각각 제어하기 위한 신호이다.
상기와 같이 구성될 수 있는 본 발명의 일실시예에 따른 디스플레이용 구동회로(100)의 동작을 상세히 설명하면 다음과 같다.
먼저, 상기 디스플레이용 구동회로(100) 제조시 수행되는 테스트 단계에서, 호스트 인터페이스(110)를 통하여 전달되는 호스트 컨트롤 데이터(HOST_DATA) 및 호스트 클록(CLK1)을 이용하여 디스플레이 장치의 특성을 테스트한다. 일예로서, 테스트 동작시 디스플레이 장치의 감마보정을 위하여, 호스트는 1000개의 호스트 컨트롤 데이터(HOST_DATA)의 비트값들을 다양한 형태로서 제공할 수 있다. 호스트 컨트롤 데이터(HOST_DATA) 각각은 제1 멀티플렉서(121_1)의 일 입력단으로 입력되며, 호스트 클록(CLK1) 각각은 제2 멀티플렉서(121_2)의 일 입력단으로 입력된다.
상기 제1 멀티플렉서(121_1) 및 제2 멀티플렉서(121_2)로 각각 입력된 호스트 컨트롤 데이터(HOST_DATA) 및 호스트 클록(CLK1)은, 소정의 제어신호(Ctrl_1, Ctrl_2)에 응답하여 레지스터부(130)에 구비되는 플립플롭(131)으로 출력된다. 상기 플립플롭(131)에 저장된 호스트 컨트롤 데이터(HOST_DATA)는 컨트롤 데이터(Ctr_DATA)로서 로직회로(160)로 제공된다.
상기와 같은 테스트 동작의 결과에 의하여, 디스플레이 장치의 동작을 설정하기 위한(일예로서, 화질 특성을 최적화할 수 있는) 1000 개의 컨트롤 데이터의 비트값들이 정해진다. 상기 비트값들이 정해지고 나면, 메탈 레이어를 이용하여 고정 컨트롤 데이터(Fix_DATA) 값이 상기 정해진 비트값들에 대응하는 비트값들을 갖도록 셋팅한다.
타이밍 제어부(150)는, 소정의 발진신호(OSC_CLK)를 이용하여 고정 컨트롤 데이터 생성부(140)의 데이터 출력을 제어하기 위한 어드레스 신호를 생성한다. 또한 플립플롭(131)에 저장된 고정 컨트롤 데이터(Fix_DATA)의 출력을 제어하기 위한 제어클록(CLK2)을 생성한다.
고정 컨트롤 데이터 생성부(140)에서 제공된 고정 컨트롤 데이터(Fix_DATA)는 제1 멀티플렉서(121_1)로 입력되며, 타이밍 제어부(150)에서 제공된 제어클록(CLK2)은 제2 멀티플렉서(121_2)로 입력된다. 상기 멀티플렉서들로 입력된 고정 컨트롤 데이터(Fix_DATA) 및 제어클록(CLK2)은 소정의 제어신호(Ctrl_1, Ctrl_2)에 응답하여 플립플롭(131)으로 출력된다. 플립플롭(130)에 저장된 고정 컨트롤 데이터(Fix_DATA)는 컨트롤 데이터(Ctr_DATA)로서 로직회로(160)로 제공된다.
한편 상술하였던 바와 같이 고정 컨트롤 데이터 생성부(140)는, 적어도 하나의 로우(ROW) 및 적어도 하나의 칼럼(COLUMN) 구조를 갖는 복수 개의 논리소자를 구비할 수 있다. 복수 개의 논리소자 각각은 전원전압(VDD)을 전달하는 라인 또는 접지전압(VSS)을 전달하는 라인에 전기적으로 연결된다. 또한 복수 개의 논리소자 각각은 타이밍 제어부(150)로부터 제공되는 어드레스 신호에 의해 제어되며, 상기 전원전압(VDD) 또는 접지전압(VSS)을 고정 컨트롤 데이터로서 외부로 출력한다. 상기 고정 컨트롤 데이터 생성부(140)에 대하여 도 6을 참조하여 상세히 설명한다.
도 6은 도 5의 고정 컨트롤 데이터 생성부를 자세히 나타내는 블록도이다. 도시된 바와 같이 고정 컨트롤 데이터 생성부(140)는, 적어도 하나의 로우(a ROW) 및 적어도 하나의 칼럼(b Column) 구조를 갖는 복수 개의 논리소자(141)를 구비한다. 상기 복수 개의 논리소자(141)는 도시된 바와 같이 스위칭 소자로 이루어질 수 있다.
또한 고정 컨트롤 데이터 생성부(140)는, 적어도 하나의 로우 및 칼럼 구조로 이루어지는 복수 개의 스위칭 소자를 제어하기 위하여, 상기 복수 개의 스위칭 소자의 로우를 구동하기 위한 로우 디코더(142)와 상기 복수 개의 스위칭 소자의 칼럼을 구동하기 위한 칼럼 디코더(143)를 더 구비할 수 있다. 로우 디코더(142)는 타이밍 제어부(150)로부터 제공되는 로우 어드레스 신호(R_ADD)를 디코딩하며, 칼럼 디코더(143)는 타이밍 제어부(150)로부터 제공되는 칼럼 어드레스 신호(C_ADD)를 디코딩한다. 또한 고정 컨트롤 데이터 생성부(140)는, 상기 복수 개의 스위칭 소자와 칼럼 디코더(143) 사이에 연결되며, 상기 복수 개의 스위칭 소자에서 제공되는 고정 컨트롤 데이터(Fix_DATA[0:n-1])의 출력을 제어하는 출력 제어부(144)를 더 구비할 수 있다.
앞서 언급되었던 구동회로의 테스트 결과에 대응하여 소정의 비트값을 갖는 고정 컨트롤 데이터를 발생하기 위하여, 복수 개의 스위칭 소자 각각은 메탈 레이어(Metal Layer)를 통하여 전원전압(VDD) 라인 또는 접지전압(VSS) 라인에 선택적으로 연결된다. 복수 개의 스위칭 소자 각각은 로우 디코더(142)로부터 출력되는 디코딩된 로우 어드레스 신호에 응답하여, 전기적으로 연결된 전원전압(VDD) 또는 접지전압(VSS)을 고정 컨트롤 데이터로서 출력 제어부(144)로 제공한다. 출력 제어부(144)는, 칼럼 디코더(143)로부터 출력되는 디코딩된 칼럼 어드레스 신호에 응답하여, 입력된 고정 컨트롤 데이터를 선택적으로 외부로 출력한다. 출력 제어부(144)에서 출력되는 고정 컨트롤 데이터(Fix_DATA[0:n-1])는 도 5에 도시된 제1 멀티플렉서(121_1)로 입력된다. Bit Per Word(BPW)를 설정함으로써, 하나의 어드레스에 대응하여 1 비트의 고정 컨트롤 데이터 또는 복수 비트의 고정 컨트롤 데이터가 순차적으로 출력될 수 있음은 자명하다.
도 7은 도 5의 고정 컨트롤 데이터 생성부를 자세히 나타내는 회로도이다. 도시된 바와 같이 고정 컨트롤 데이터 생성부(140)는, 매트릭스(matrix) 구조를 갖는 복수 개의 스위칭 소자(141, T11 내지 T44)와 로우 디코더(142), 칼럼 디코더(143) 및 출력 제어부(144)를 구비할 수 있다.
복수 개의 스위칭 소자(T11 내지 T44) 각각의 제1 전극은 메탈 레이어를 통하여 전원전압(VDD) 라인 또는 접지전압(VSS) 라인에 연결된다. 일예로서 스위칭 소자 T11은 접지전압(VSS)에 연결되며, 스위칭 소자 T12는 전원전압(VDD)에 연결되고, 스위칭 소자 T13은 접지전압(VSS)에 연결되며, 스위칭 소자 T14은 전원전 압(VDD)에 연결된다.
또한 복수 개의 스위칭 소자(T11 내지 T44) 각각의 제어전극은 로우 디코더(142)로부터 출력되는 디코딩된 로우 어드레스 신호에 연결된다. 이에 따라 복수 개의 스위칭 소자(T11 내지 T44) 각각은, 상기 디코딩된 로우 어드레스 신호에 응답하여 제1 전극에 연결된 전압의 전달을 제어한다. 또한 복수 개의 스위칭 소자(T11 내지 T44) 각각의 제2 전극은 출력 제어부(144)에 연결된다. 출력 제어부(144)는 디코딩된 칼럼 어드레스 신호에 응답하여 게이팅되는 복수 개의 스위칭 소자(T51 내지 T54)를 구비한다.
바람직하게는 상기 복수 개의 로우 및 복수 개의 칼럼은 각각 순차적으로 활성화된다. 일예로서 첫 번째 로우가 활성화됨에 따라 스위칭 소자 T11 내지 T14로부터 고정 컨트롤 데이터가 출력 제어부(144)로 제공된다. 또한 출력 제어부(144)에 구비되는 스위칭 소자(T51 내지 T54)는 순차적으로 활성화되는 칼럼 어드레스 신호에 응답하여 상기 제공된 고정 컨트롤 데이터를 하나의 비트씩 순차적으로 출력한다. 이후 두 번째 로우가 활성화됨에 따라 스위칭 소자 T21 내지 T24로부터 고정 컨트롤 데이터가 출력 제어부(144)로 제공되며, 상기 출력 제어부(144)로 제공된 고정 컨트롤 데이터는 순차적으로 활성화되는 칼럼 어드레스 신호에 응답하여 하나의 비트씩 순차적으로 출력된다.
도 8은 본 발명의 일실시예에 따른 디스플레이용 구동회로의 레이아웃 형태를 나타내기 위한 도면이다. 도 4에 도시된 종래의 경우에는 많은 수(일예로서 1000여개에 해당하는)의 고정 컨트롤 데이터를 제공하기 위하여, 상기 고정 컨트롤 데이터와 동일한 수의 메탈 라인을 필요로 함에 따라 로직 배치 및 라우팅(Place and Routing)이 비효율적인 문제가 있었다. 반면 도 8에 도시된 바와 같이 본 발명의 일실시예에 따르면, 고정 컨트롤 데이터를 제공하기 위하여 전원전압(VDD) 라인 또는 접지전압(VSS) 라인과 연결되는 메탈라인의 수를 상당 부분 감소시킬 수 있으므로 로직 배치 및 라우팅을 효율적으로 처리할 수 있는 장점이 있다.
도 9는 본 발명의 다른 실시예에 따른 디스플레이용 구동회로의 일부를 나타내는 블록도이다. 도 9에는 디스플레이용 구동회로의 고정 컨트롤 데이터 생성부가 도시되며, 특히 Bit Per Word(BPW) 값을 8 비트로 설정한 경우를 나타낸다.
도시된 바와 같은 고정 컨트롤 데이터 생성부는, 적어도 하나의 로우 및 적어도 하나의 칼럼 구조를 갖는 복수 개의 논리소자를 구비한다. 상기 복수 개의 논리소자 각각은 전원전압(VDD) 또는 접지전압(VSS)에 전기적으로 연결되며, 로우 디코더로부터 출력되는 로우 어드레스 신호와 칼럼 디코더로부터 출력되는 칼럼 어드레스 신호에 응답하여 상기 전원전압(VDD) 또는 접지전압(VSS)을 고정 컨트롤 데이터로서 출력한다.
도 9에 도시되는 바와 같이 Bit Per Word(BPW)가 8 비트로 설정된 경우, 고정 컨트롤 데이터 생성부는, 소정의 로우 어드레스 신호 및 칼럼 어드레스 신호에 응답하여 8 비트의 고정 컨트롤 데이터(Fix_DATA[0:7])를 외부로 출력한다. 일예로서 상기 복수 개의 논리소자가 32 개의 로우와 4개의 칼럼 구조를 갖는 경우, 상기 복수 개의 논리소자 전체에서 출력되는 고정 컨트롤 데이터는 32*4*8=1024 비트로 이루어진다.
도 10은 본 발명의 일실시예에 따른 디스플레이용 구동회로의 동작을 나타내기 위한 파형도이다. 디스플레이용 구동회로의 초기동작시 소정의 리셋동작이 진행되며, 리셋동작 후 소정의 구간동안 발진기를 구동하기 위한 제어신호(OSC_ON)가 활성화된다.
상기 제어신호(OSC_ON)가 활성화됨에 따라 발진기로부터 발진신호(OSC_CLOCK)가 생성되며, 도 5에 도시되는 바와 같은 타이밍 제어부(150)는 상기 발진신호(OSC_CLOCK)를 이용하여 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생한다. 일예로서 복수 개의 논리소자가 32 개의 로우와 4개의 칼럼 구조를 갖는 경우, 로우 어드레스 신호는 5 비트(XA[0:4])로 이루어질 수 있으며, 칼럼 어드레스 신호는 2 비트(YA[0:1])로 이루어질 수 있다.
상기 발생된 로우 어드레스 신호(XA[0:4]) 및 칼럼 어드레스 신호(YA[0:1])는 고정 컨트롤 데이터 생성부로 제공된다. 고정 컨트롤 데이터 생성부에 구비되는 복수 개의 논리소자는, 순차적으로 활성화되는 로우 어드레스 신호(XA[0:4]) 및 칼럼 어드레스 신호(YA[0:1])에 응답하여, 고정 컨트롤 데이터(Fix_DATA[0:7])를 8 비트씩 순차적으로 외부로 출력한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상기한 바와 같은 본 발명에 따른 디스플레이용 구동회로는, 고정 컨트롤 데이터를 생성하기 위한 메탈 레이어를 매트릭스 구조로 형성함으로써, 다수의 고정 컨트롤 데이터를 생성하는 경우에도 메탈 레이아웃을 용이하게 할 수 있으며, 로직 배치 및 라우팅(Place and Routing)을 효율적으로 할 수 있는 효과가 있다.

Claims (16)

  1. 적어도 하나의 로우(ROW) 및 적어도 하나의 칼럼(COLUMN) 구조를 갖는 복수 개의 논리소자를 포함하는 고정 컨트롤 데이터 생성부;
    상기 고정 컨트롤 데이터를 입력받아 이를 저장하는 레지스터부; 및
    상기 레지스터부로부터 제공되는 신호를 컨트롤 데이터로서 입력받으며, 상기 컨트롤 데이터를 이용하여 로직 연산을 수행하여 디스플레이 장치를 구동하기 위한 신호를 발생하는 로직회로를 구비하며,
    상기 복수 개의 논리소자 각각은, 메탈라인을 통해 제1 전압 및 제2 전압 중 어느 하나의 전압신호에 연결되며, 상기 연결된 전압신호를 고정 컨트롤 데이터로서 외부로 제공하는 것을 특징으로 하는 디스플레이용 구동회로.
  2. 제1항에 있어서, 상기 고정 컨트롤 데이터 생성부는,
    상기 복수 개의 논리소자의 로우를 구동하기 위한 로우 디코더; 및
    상기 복수 개의 논리소자의 칼럼을 구동하기 위한 칼럼 디코더를 구비하는 것을 특징으로 하는 디스플레이용 구동회로.
  3. 제2항에 있어서, 상기 고정 컨트롤 데이터 생성부는,
    상기 복수 개의 논리소자 및 상기 칼럼 디코더에 연결되며, 상기 복수 개의 논리소자로부터 제공되는 고정 컨트롤 데이터의 출력을 제어하는 출력 제어부를 더 구비하는 것을 특징으로 하는 디스플레이용 구동회로.
  4. 제3항에 있어서, 상기 복수 개의 논리소자 각각은,
    제1 전극이 상기 제1 전압 및 제2 전압 중 어느 하나의 전압신호에 연결되며, 제2 전극은 상기 출력 제어부에 연결되는 스위칭 소자로 이루어지는 것을 특징으로 하는 디스플레이용 구동회로.
  5. 제4항에 있어서, 상기 스위칭 소자는,
    상기 로우 디코더로부터 출력되는 신호에 응답하여 상기 제1 전극에 연결된 전압신호의 전달을 제어하는 것을 특징으로 하는 디스플레이용 구동회로.
  6. 제1항에 있어서,
    상기 제1 전압은 전원전압(VDD)이며, 상기 제2 전압은 접지전압(VSS)인 것을 특징으로 하는 디스플레이용 구동회로.
  7. 제1항에 있어서,
    상기 고정 컨트롤 데이터의 출력을 제어하기 위한 로우 어드레스 신호 및 칼럼 어드레스 신호를 생성하며, 상기 레지스터부에 저장된 고정 컨트롤 데이터의 출력을 제어하기 위한 제어클록을 생성하는 타이밍 제어부를 더 구비하는 것을 특징으로 하는 디스플레이용 구동회로.
  8. 제7항에 있어서,
    상기 고정 컨트롤 데이터 생성부와 상기 레지스터부 사이에 연결되며, 상기 고정 컨트롤 데이터와 호스트로부터 제공되는 호스트 컨트롤 데이터를 입력받아 어느 하나의 컨트롤 데이터를 상기 레지스터부로 출력하는 컨트롤 데이터 선택부를 더 구비하는 것을 특징으로 하는 디스플레이용 구동회로.
  9. 제8항에 있어서, 상기 컨트롤 데이터 선택부는,
    상기 고정 컨트롤 데이터 및 상기 호스트 컨트롤 데이터를 입력받아, 어느 하나의 컨트롤 데이터를 상기 레지스터부의 입력단으로 제공하는 제1 멀티플렉서를 구비하는 것을 특징으로 하는 디스플레이용 구동회로.
  10. 제9항에 있어서, 상기 컨트롤 데이터 선택부는,
    상기 제어클록 및 상기 호스트로부터 제공되는 호스트 클록을 입력받아, 어느 하나의 클록을 상기 레지스터부의 클록단으로 제공하는 제2 멀티플렉서를 더 구비하는 것을 특징으로 하는 디스플레이용 구동회로.
  11. 제7항에 있어서, 상기 고정 컨트롤 데이터 생성부는,
    하나의 어드레스에 대응하여 복수의 비트의 고정 컨트롤 데이터를 출력하는 구조를 갖는 것을 특징으로 하는 디스플레이용 구동회로.
  12. 제1항에 있어서, 상기 레지스터부는,
    각각 상기 제1 전압 또는 제2 전압을 고정 컨트롤 데이터로서 입력받아 이를 저장하며, 상기 저장된 고정 컨트롤 데이터를 상기 로직회로로 출력하는 복수 개의 플립플롭을 구비하는 것을 특징으로 하는 디스플레이용 구동회로.
  13. 적어도 하나의 로우(ROW) 및 적어도 하나의 칼럼(COLUMN) 구조를 갖는 매트릭스(matrix) 형태의 스위치부;
    로우 어드레스 신호를 입력받으며, 상기 입력된 로우 어드레스 신호에 대응하여 상기 스위치부의 로우를 구동하기 위한 로우 디코더; 및
    칼럼 어드레스 신호를 입력받으며, 상기 입력된 칼럼 어드레스 신호에 대응하여 상기 스위치부의 칼럼을 구동하기 위한 칼럼 디코더를 구비하며,
    상기 스위치부에 구비되는 복수 개의 스위치 각각은,
    제1 전극이 제1 전압 및 제2 전압 중 어느 하나의 전압신호에 연결되며, 상기 로우 어드레스 신호에 응답하여 상기 제1 전극에 연결된 전압신호를 고정 컨트롤 데이터로서 외부로 제공하는 것을 특징으로 하는 고정 컨트롤 데이터 생성회로.
  14. 제13항에 있어서,
    상기 복수 개의 스위치 각각의 제2 전극과 상기 칼럼 디코더 사이에 연결되며, 상기 칼럼 어드레스 신호에 응답하여 상기 스위치부로부터 제공되는 고정 컨트 롤 데이터의 출력을 제어하는 출력 제어부를 더 구비하는 것을 특징으로 하는 고정 컨트롤 데이터 생성회로.
  15. 제13항에 있어서,
    상기 제1 전압은 전원전압(VDD)이며, 상기 제2 전압은 접지전압(VSS)인 것을 특징으로 하는 고정 컨트롤 데이터 생성회로.
  16. 제13항에 있어서,
    하나의 어드레스에 대응하여 복수의 비트의 고정 컨트롤 데이터를 출력하는 구조를 갖는 것을 특징으로 하는 고정 컨트롤 데이터 생성회로.
KR1020070001182A 2007-01-04 2007-01-04 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로 KR100809715B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070001182A KR100809715B1 (ko) 2007-01-04 2007-01-04 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로
US11/838,386 US8004508B2 (en) 2007-01-04 2007-08-14 Fixed control data generation circuit and display device driving IC having the same
DE102008003268A DE102008003268A1 (de) 2007-01-04 2008-01-04 Anzeigeelementtreiberschaltkreis und Generatorschaltkreis für feste Steuerdaten
CNA2008100016343A CN101217025A (zh) 2007-01-04 2008-01-04 固定控制数据产生电路和具有其的显示设备驱动集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070001182A KR100809715B1 (ko) 2007-01-04 2007-01-04 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로

Publications (1)

Publication Number Publication Date
KR100809715B1 true KR100809715B1 (ko) 2008-03-07

Family

ID=39397540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001182A KR100809715B1 (ko) 2007-01-04 2007-01-04 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로

Country Status (4)

Country Link
US (1) US8004508B2 (ko)
KR (1) KR100809715B1 (ko)
CN (1) CN101217025A (ko)
DE (1) DE102008003268A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970464B2 (en) 2012-08-31 2015-03-03 Appl Inc. Systems and methods for measuring sheet resistance
KR102005962B1 (ko) * 2012-09-06 2019-07-31 삼성전자주식회사 디스플레이 드라이버 집적회로 및 그것의 디스플레이 데이터 처리 방법
DE112017004590B4 (de) * 2016-10-05 2024-09-05 Rohm Co., Ltd. Anzeigetreiber-ic

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319923A (ja) 1997-04-04 1998-12-04 Sharp Corp アクティブマトリクス駆動回路
KR20050054520A (ko) * 2003-12-05 2005-06-10 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 그 구동방법
KR20060101935A (ko) * 2005-03-22 2006-09-27 엘지.필립스 엘시디 주식회사 평판 표시장치의 구동장치 및 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656596A (en) * 1984-07-23 1987-04-07 Texas Instruments Incorporated Video memory controller
US5490107A (en) * 1991-12-27 1996-02-06 Fujitsu Limited Nonvolatile semiconductor memory
KR19990012409A (ko) 1997-07-29 1999-02-25 윤종용 레지스터 제어 방법
KR100324937B1 (ko) 1999-06-29 2002-02-28 박종섭 반도체 메모리 장치의 데이타 레지스터 회로
KR100604873B1 (ko) 2004-06-24 2006-07-31 삼성전자주식회사 레지스터 비트값 오류를 인식하여 리프레쉬하는 비트리프레쉬 회로, 이를 구비한 집적회로 장치 및 그 방법
US8149250B2 (en) * 2005-07-18 2012-04-03 Dialog Semiconductor Gmbh Gamma curve correction for TN and TFT display modules

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319923A (ja) 1997-04-04 1998-12-04 Sharp Corp アクティブマトリクス駆動回路
KR20050054520A (ko) * 2003-12-05 2005-06-10 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 그 구동방법
KR20060101935A (ko) * 2005-03-22 2006-09-27 엘지.필립스 엘시디 주식회사 평판 표시장치의 구동장치 및 구동방법

Also Published As

Publication number Publication date
US8004508B2 (en) 2011-08-23
US20080165113A1 (en) 2008-07-10
DE102008003268A1 (de) 2008-10-02
CN101217025A (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
KR101573850B1 (ko) 마스킹 회로를 포함하는 데이터 처리 시스템과 그 방법
US10229648B2 (en) Programmable level shifter for LCD systems
KR102557894B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US20060114708A1 (en) Semiconductor memory device
US8350832B2 (en) Semiconductor integrated circuit device for display controller
JP4763049B2 (ja) カウンタ回路を備える制御信号生成回路ならびに表示装置
KR100809715B1 (ko) 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로
JP6216129B2 (ja) ゲートドライバ回路及び表示装置
US7612768B2 (en) Display driver and electronic instrument including display driver
TWI442375B (zh) And a semiconductor integrated circuit for display control
WO1999049444A1 (en) Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit
US20050168266A1 (en) High voltage generating circuit and semiconductor memory device having the same
US8953390B2 (en) Semiconductor memory device
CA2310257C (en) Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit
JP2005077527A (ja) 画像表示素子の駆動回路
JP7349234B2 (ja) 表示ドライバ、表示装置及び表示ドライバの動作方法
KR100447790B1 (ko) 비파괴 판독형 비휘발성 강유전체 메모리의 쓰기 신호오류 방지 회로 및 방지 방법
US20020159314A1 (en) Semiconductor device, refreshing method thereof, memory system, and electronic instrument
KR100600956B1 (ko) 고속의 쓰기시간을 갖는 에스램 및 그를 위한 구동방법
KR100485799B1 (ko) 드라이버 집적회로를 위한 제어신호 발생회로 및 방법
KR101834573B1 (ko) 액정표시장치용 메모리 및 이를 포함하는 액정표시장치
WO2004114269A1 (en) Memory circuit for display panel driving and driving method thereof
KR20000008015A (ko) 그래픽 램 및 그래픽 램을 내장한 액정표시장치 드라이버
JP2001143472A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 13