JP7349234B2 - 表示ドライバ、表示装置及び表示ドライバの動作方法 - Google Patents

表示ドライバ、表示装置及び表示ドライバの動作方法 Download PDF

Info

Publication number
JP7349234B2
JP7349234B2 JP2017182756A JP2017182756A JP7349234B2 JP 7349234 B2 JP7349234 B2 JP 7349234B2 JP 2017182756 A JP2017182756 A JP 2017182756A JP 2017182756 A JP2017182756 A JP 2017182756A JP 7349234 B2 JP7349234 B2 JP 7349234B2
Authority
JP
Japan
Prior art keywords
image data
storage areas
memory
remainder
candidates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017182756A
Other languages
English (en)
Other versions
JP2019056888A (ja
JP2019056888A5 (ja
Inventor
健太郎 鈴木
淳史 四方
二郎 新保
誠 竹内
茂 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2017182756A priority Critical patent/JP7349234B2/ja
Priority to US16/137,119 priority patent/US10643515B2/en
Priority to CN201811113807.0A priority patent/CN109545131B/zh
Publication of JP2019056888A publication Critical patent/JP2019056888A/ja
Publication of JP2019056888A5 publication Critical patent/JP2019056888A5/ja
Application granted granted Critical
Publication of JP7349234B2 publication Critical patent/JP7349234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、画像データを一時的に格納するメモリを備える表示ドライバに関する。
液晶表示パネル及びＯＬＥＤ（organic light emitting diode）表示パネルなどの表示パネルを駆動する表示ドライバは、画像データを一時的に格納するメモリを備えることがある。また、表示パネルがタッチ検出も可能になっている場合には、タッチ検出のための期間を確保するメモリが設けられることがある。
メモリは回路規模が大きいので、表示ドライバに搭載されるメモリの容量は抑制される。このため、各フレームに表示される画像の全てのラインに対応する画像データを記憶するには満たない容量のメモリしか表示ドライバに用意されない場合がある。例えば、各フレームに表示される画像の垂直解像度を表すライン数がＭラインである場合に、Ｎラインの画像データ（ただし、Ｎ＜Ｍ）を記憶する容量しか有していないメモリ、より具体的には、それぞれが１ラインの画像データを記憶可能なＮ個の記憶領域又はＮ個のラインメモリを備えるメモリが表示ドライバに搭載されることがある。このような場合、各フレームに表示される画像について、当該Ｎ個の記録領域が、当該フレームに表示される画像に対応する画像データを一時的に格納するために循環的に、ラップアラウンドで用いられる（特開２０１４－２０３１０２号公報参照）。
特開２０１４－２０３１０２号公報
一の観点では、表示ドライバが、各フレームに表示される画像の１ラインの画像データを格納するように構成された複数の記憶領域を備えるメモリと、メモリの複数の記憶領域のうち、画像データの格納に用いられる使用記憶領域の数を、各フレームに表示される画像の垂直解像度に応じて調節する制御回路部とを具備している。制御回路部は、各フレームに表示される画像の各ラインの画像データを、固定された順序で循環的に使用記憶領域に格納するようにメモリを制御する。
他の観点では、表示ドライバが、各フレームに表示される画像の１ラインの画像データを格納するように構成された複数の記憶領域を備えるメモリと、レジスタ値を格納するレジスタ回路と、メモリの複数の記憶領域のうち、画像データの格納に用いられる使用記憶領域の数を、該レジスタ値に応じて調節するように構成された制御回路部とを具備する。制御回路部は、各フレームに表示される画像の各ラインの画像データを、固定された順序で循環的に使用記憶領域に格納するようにメモリを制御する。
画像データを記憶するメモリの構成及び動作の一例を示す図である。 図１のメモリを搭載する表示ドライバの動作の一例を示すタイミングチャートである。 一実施形態の表示ドライバ及びこれを備える表示装置の構成を示すブロック図である。 メモリの構成の一例を示す図である。 メモリの制御に関連する回路部分の構成を示すブロック図である。 Ｙアドレス最大値生成回路の構成を示すブロック図である。 メモリの動作の一例を示す図である。 表示ドライバの動作の一例を示すタイミングチャートである。 Ｙアドレス最大値生成回路の構成を示すブロック図である。
以下では、添付図面を参照しながら、一実施形態の表示ドライバ及び表示装置を説明する。なお、同一の構成要素を、同一の参照番号で参照することがある。また、複数の同一の構成要素を区別する場合には、添字が参照番号に付されることがある。
まず、各フレームに表示される画像の全てのラインに対応する画像データを記憶するには満たない容量のメモリしか搭載していない表示ドライバにおける、当該メモリへの画像データの書き込み、及び、当該メモリからの画像データの読み出しについて説明する。一例として、各フレームに表示される画像の垂直解像度がＭラインである場合において、図１に図示されているように、それぞれが１ラインの画像データを記憶する容量を有するＮ個の記憶領域１０１を備えるメモリ１００が表示ドライバに搭載されている場合について説明する。なお、図１には、Ｍが１９２０であり、Ｎが５８である例が図示されている。Ｎ個の記憶領域１０１は、当該フレームに表示される画像の画像データを格納するために循環的に用いられる。
表示ドライバは、回路規模やコストに対する制約が強いことから、メモリ１００へのアクセス制御が簡便であるように設計される。このため、各フレームについて、メモリ１００のＮ個の記憶領域への画像データの書き込み順序が固定されることがある。図１の例では、各フレームに表示される画像の最初のライン（ライン＃１）の画像データは記憶領域１０１１に書き込まれ、２番目のラインの画像データは記憶領域１０１２に書き込まれる。以下同様に、第３番目～第５８番目のラインの画像データは、記憶領域１０１３～１０１５８に順次に書き込まれる。続いて、第５９番目～第１０６番目のラインの画像データは、それぞれ、記憶領域１０１１～１０１５８に順次に書き込まれる。残りのラインの画像データについても同様である。各記憶領域１０１は、各フレームに表示される画像の複数のラインの画像データの格納に用いられ得る。このような動作は、各フレームの開始後にメモリ１００において画像データを書き込むべき記憶領域１０１の選択に用いられる書き込みアドレスをリセットする（初期値に設定する）ことで容易に実現できる。画像データの読み出し及び読み出した画像データに応じた表示パネルの駆動は、画像データの書き込みと並行して行われる。
Ｎ個の記憶領域１０１が各フレームに表示される画像の画像データの格納のために循環的に用いられる場合、各記憶領域１０１に新たな画像データを書き込むタイミングは、当該記憶領域１０１に従前に記憶されていた画像データが読み出され、対応するラインの画素回路の駆動に用いられた後に設定される。そうでなければ、画像データが不適切に上書きされ、不適正な画像が表示パネルに表示され得る。
図２は、メモリ１００が５８個の記憶領域１０１１～１０１５８を有しており、各フレームに表示される画像の垂直解像度Ｍが１９２０である場合において、画像データの書き込みタイミングが不適正に設定されている例を示している。“Ｅｘｔ＿Ｖｓｙｎｃ”は、当該表示ドライバに画像データを供給するホストにおいて生成される垂直同期信号を示しており、“Ｄｉｓｐ＿Ｖｓｙｎｃ”は、当該表示ドライバにおいて生成される垂直同期信号を示している。
ホストにおいて垂直同期信号Ｅｘｔ＿Ｖｓｙｎｃがアサートされ、第ｋフレームに表示される画像の画像データ（以下では、単に、「第ｋフレームの画像データ」ということがある。）がホストから表示ドライバに供給されると、第ｋフレームの画像データがメモリ１００に順次に書き込まれる。ここで、図２の“書き込み画像データ”の欄の記号“＃１”～“＃１９２０”は、それぞれ、ライン＃１～＃１９２０の画像データを示しており、“画像データ書き込みアドレス”の欄の記号“＃１”～“＃５８”は、画像データが書き込まれる記憶領域１０１を示しており、それぞれ、画像データが記憶領域１０１１～１０１５８に書き込まれることを示している。
画像データの書き込み先は、記憶領域１０１１～１０１５８が循環的に用いられるように選択される。詳細には、ライン＃１～＃５８の画像データは、それぞれ、記憶領域１０１１～１０１５８に書き込まれ、ライン＃５９～＃１１６の画像データは、それぞれ、記憶領域１０１１～１０１５８に書き込まれる。残りのラインの画像データも、同様に書き込まれる。
ここで、１９２０を５８で割った剰余は６であり、各フレームに表示される画像の最後の６ラインの画像データ（ライン＃１９１５～＃１９２０の画像データ）は、それぞれ、記憶領域１０１１～１０１６に格納される。図１に図示されているように、各フレームに表示される画像の最後のライン＃１９２０の画像データは、記憶領域１０１６に格納される。
図２に戻り、引き続いて垂直同期信号Ｅｘｔ＿Ｖｓｙｎｃが再度アサートされると、第ｋ＋１フレームの画像データがホストから表示ドライバに供給される。供給された第ｋ＋１フレームの画像データは、メモリ１００に順次に書き込まれる。第ｋフレームと同様に、第ｋ＋１フレームのライン＃１～＃５８の画像データは、それぞれ、記憶領域１０１１～１０１５８に書き込まれる。
仮に、この第ｋ＋１フレームの画像データのメモリ１００への書き込みの開始が早すぎると、第ｋフレームに表示される画像の最後のライン及びその近傍のラインの画像データは、読み出しが完了する前に上書きされてしまう。図２の例では、第ｋフレームに表示される画像の最後の６ラインの画像データは、それぞれ、記憶領域１０１１～１０１６に書き込まれる。一方で、第ｋ＋１フレームに表示される画像の最初の６ラインの画像データも、記憶領域１０１１～１０１６に書き込まれる。これは、各フレームに表示される画像のライン＃１～＃６の画像データの書き込みを、直前のフレームに表示される画像の最後の６ライン＃１９１５～＃１９２０の画像データの読み出しの後に実行する必要があるという制約があることを意味している。
画像データの格納に用いられる記憶領域１０１の数を垂直解像度に応じて調節することで、上記のような書き込みタイミング及び読み出しタイミングの設定の制約を緩和できる。具体的には、各フレームの画像データの書き込みを開始するタイミングを、前フレームの画像データの読み出しが完了するタイミングよりも早めることができる。
図３に示す一実施形態では、表示装置１０は、表示パネル１とタッチコントローラ内蔵表示ドライバ２とを備えており、ホスト３から受け取った画像データ４に対応する画像を表示パネル１に表示するように構成されている。表示パネル１としては、例えば、液晶表示パネルやＯＬＥＤ（organic light emitting diode）表示パネルが使用され得る。なお、以下では、タッチコントローラ内蔵表示ドライバ２を、単に、「表示ドライバ２」と表記する。
表示パネル１は、表示領域５とＧＩＰ回路６とを備えている。
表示領域５には、複数のソース線（信号線）及び複数のゲート線（走査線）が設けられており（いずれも図示されない）、ソース線とゲート線とが交差する位置に画素回路が設けられている。各画素回路は、対応するソース線及びゲート線に接続されている。画像が表示される場合、ゲート線が順次に選択される。選択されたゲート線に接続された画素回路に、画像データに記述された階調値に応じて生成された駆動電圧がソース線を介して書き込まれる。これにより、表示領域５の各画素回路が階調値に応じて駆動され、画像が表示領域５に表示される。
ＧＩＰ回路６は、表示ドライバ２から受け取ったゲート制御信号７に応じて表示領域５に設けられたゲート線を駆動する。
本実施形態では、表示パネル１には、タッチ検出（表示パネル１への導電体の接触の検出）に用いられるタッチ検出電極が設けられる。自己容量方式によるタッチ検出が行われる場合、タッチ検出電極のそれぞれの自己容量が検出され、検出された自己容量に基づいてタッチ検出が行われる。相互容量方式によるタッチ検出が行われる場合、表示パネル１に駆動電極が設けられ、駆動電極とタッチ検出電極との間に形成される相互容量が検出され、検出された相互容量に基づいてタッチ検出が行われる。なお、表示パネル１とは別に、タッチ検出電極が形成されたタッチパネルが用意され、該タッチパネルが表示パネル１に重ねられてもよい。
表示ドライバ２は、タッチコントローラ回路８と、表示ドライバ回路９とを備えている。一実施形態では、タッチコントローラ回路８と表示ドライバ回路９とが同一のチップに集積化されてもよい。タッチコントローラ回路８と表示ドライバ回路９とは、別々のチップに集積化されてもよい。
タッチコントローラ回路８は、表示パネル１（又は、表示パネルに重ねられたタッチパネル）に設けられたタッチ検出電極の静電容量、具体的には、タッチ検出電極の自己容量、及び／又は、駆動電極とタッチ検出電極との間に形成される相互容量に基づいてタッチ検出を行う。
表示ドライバ回路９は、システムインターフェース１１と、メモリ１２と、ソースドライバ回路１３と、階調電圧生成回路１４と、パネルインターフェース回路１５と、電源回路１６と、発振回路１７と、タイミングジェネレータ１８と、レジスタ回路１９とを備えている。
システムインターフェース１１は、ホスト３と通信し、表示ドライバ２の制御に用いられる様々なデータをホスト３と交換する。具体的には、システムインターフェース１１は、ホスト３から画像データ４を受け取り、受け取った画像データ４をメモリ１２に転送する。また、システムインターフェース１１は、ホスト３から表示ドライバ２を制御するための様々な制御データを受け取る。制御データは、表示ドライバ２を制御するためのコマンドや、レジスタ回路１９に保持すべきレジスタ値を含んでいる。本実施形態では、レジスタ回路１９に保持されるレジスタ値が、表示パネル１の垂直解像度に対応するレジスタ値を含んでいる。また、制御データは、表示ドライバ２における垂直同期期間の開始を指示する垂直同期パケット、水平同期期間の開始を指示する水平同期パケットを含んでいる。
メモリ１２は、システムインターフェース１１から画像データ４を受け取って一時的に格納する。メモリ１２に格納された画像データ４は、適宜のタイミングで読み出されてソースドライバ回路１３に供給され、表示パネル１の駆動に用いられる。
ソースドライバ回路１３は、メモリ１２から受け取った画像データに応じて表示パネル１の表示領域５のソース線を駆動する駆動回路部として動作する。詳細には、ソースドライバ回路１３は、階調電圧生成回路１４から画像データの可能な階調値にそれぞれに対応する電圧レベルを有する階調電圧を受け取り、受け取った階調電圧を用いて画像データに対してデジタル－アナログ変換を行い、各ソース線に供給すべき駆動電圧を生成する。生成された駆動電圧は、ソース線を介して表示領域５の各画素回路に供給され、これにより、表示パネル１の各画素回路が駆動される。
階調電圧生成回路１４は、ソースドライバ回路１３におけるデジタル－アナログ変換に用いられる階調電圧を生成し、ソースドライバ回路１３に供給する。
パネルインターフェース回路１５は、ホスト３から受け取った制御データに応じてゲート制御信号を生成し、生成したゲート制御信号を表示パネル１のＧＩＰ回路６に供給する。
電源回路１６は、ソースドライバ回路１３とパネルインターフェース回路１５に電源電圧を供給する。
発振回路１７は、表示ドライバ２に含まれる回路群に、クロック信号を供給する。図３には、システムインターフェース１１に供給されるドットクロックのみが矢印で示されている。
タイミングジェネレータ１８は、表示ドライバ２に含まれる回路群（例えば、ソースドライバ回路１３及びパネルインターフェース回路１５、電源回路１６）のタイミング制御を行う。本実施形態では、タイミングジェネレータ１８は、メモリ１２の制御（例えば、書き込みアドレス及び読み出しアドレスの生成）を行う制御回路部の機能も有している。
レジスタ回路１９は、表示ドライバ２の制御に用いられるコマンドやレジスタ値を保持する。ホスト３から受け取った制御データに含まれるコマンドやレジスタ値は、レジスタ回路１９に格納される。
図４は、メモリ１２の構成を概略的に示す。本実施形態では、メモリ１２は、Ｎ個の記憶領域２０１～２０Ｎを備えている。各記憶領域２０は、各フレームに表示される画像の１ラインの画像データを格納する容量を有するラインメモリとして構成されており、よって、全体では、メモリ１２は、Ｎラインの画像データを格納する容量を有している。ただし、記憶領域２０の数Ｎは、各フレームに表示される画像の垂直解像度Ｍよりも小さい。メモリ１２は、各フレームに表示される画像の全てのラインに対応する画像データを格納するには満たない容量しか有していない。
ただし、後に詳細に説明するように、本実施形態では、Ｎ個の記憶領域２０１～２０Ｎの全てが画像データの格納に用いられるとは限られない。本実施形態では、各フレームに表示される画像の垂直解像度Ｍ（各フレームに表示される画像のライン数）に応じて、画像データの格納に用いられる記憶領域２０の数が変更される。以下では、画像データの格納に用いられる記憶領域２０の数を、Ｎ＿ｉｎｕｓｅと記載することにする。Ｎ＿ｉｎｕｓｅは、１以上Ｎ以下の整数である。
画像データの格納に用いられる記憶領域２０の数がＮ＿ｉｎｕｓｅである場合、Ｎ個の記憶領域２０のうち記憶領域２０１～２０Ｎ＿ｉｎｕｓｅが、各フレームに表示される画像の画像データの格納に用いられる。各フレームに表示される画像の各ラインの画像データは、システムインターフェース１１からメモリ１２に順次に転送され、記憶領域２０１～２０Ｎ＿ｉｎｕｓｅに循環的に、ラップアラウンドで格納される。
詳細には、各フレームに表示される画像の最初のライン＃１の画像データは、記憶領域２０１に格納される。更に、２番目のライン＃２の画像データは、記憶領域２０２に格納され、３番目のライン＃３の画像データは、記憶領域２０３に格納される。同様に、ライン＃４～ライン＃Ｎ＿ｉｎｕｓｅの画像データは、それぞれ、記憶領域２０４～２０Ｎ＿ｉｎｕｓｅに格納される。更に、ライン＃（Ｎ＿ｉｎｕｓｅ＋１）～＃（２×Ｎ＿ｉｎｕｓｅ）の画像データは、それぞれ、記憶領域２０１～２０Ｎ＿ｉｎｕｓｅに格納され、ライン＃（２×Ｎ＿ｉｎｕｓｅ＋１）～＃（３×Ｎ＿ｉｎｕｓｅ）の画像データは、それぞれ、記憶領域２０１～２０Ｎ＿ｉｎｕｓｅに格納される。残りのラインの画像データについても同様である。一般に、ｉ番目のライン＃ｉの画像データは、ｉがＮ＿ｉｎｕｓｅで割り切れる場合には記憶領域２０Ｎ＿ｉｎｕｓｅに格納され、割り切れない場合には、ｉをＮ＿ｉｎｕｓｅで割ったときの剰余をＲｉとして、記憶領域２０Ｒｉに格納される。
図５は、表示ドライバ２のうち、メモリ１２の制御に関連する回路部分の構成を示す。システムインターフェース１１は、ホスト３から受け取った画像データ４をメモリ１２に転送するデータ制御回路１１ａを有している。タイミングジェネレータ１８は、メモリ１２の書き込みアドレス及び読み出しアドレスを制御するアドレス制御回路１８ａを備えている。
アドレス制御回路１８ａは、メモリ１２の書き込みアドレスＡＤＲ＿ｗｒｉｔｅ及び読み出しアドレスＡＤＲ＿ｒｅａｄを生成する。書き込みアドレスＡＤＲ＿ｗｒｉｔｅは、ＸアドレスとＹアドレスを含んでいる。ここで、書き込みアドレスＡＤＲ＿ｗｒｉｔｅのＹアドレスは、メモリ１２に含まれるＮ個の記憶領域２０のうち画像データを書き込むべき記憶領域２０を選択するアドレスであり、Ｘアドレスは、選択された記憶領域２０のどのメモリセルに画像データのビットを書き込むかを指定するアドレスである。読み出しアドレスＡＤＲ＿ｒｅａｄも同様に、ＸアドレスとＹアドレスを含んでいる。読み出しアドレスＡＤＲ＿ｒｅａｄのＹアドレスは、メモリ１２に含まれるＮ個の記憶領域２０のうち画像データを読み出すべき記憶領域２０を選択するアドレスであり、Ｘアドレスは、選択された記憶領域２０のどのメモリセルから画像データのビットを読み出すかを指定するアドレスである。
本実施形態では、アドレス制御回路１８ａは、Ｘアドレス制御回路２１と、Ｙアドレス最大値生成回路２２と、Ｙアドレス制御回路２３と、アドレス供給回路２４とを備えている。
Ｘアドレス制御回路２１は、書き込みアドレスＡＤＲ＿ｗｒｉｔｅ及び読み出しアドレスＡＤＲ＿ｒｅａｄのＸアドレスを生成する。Ｘアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｘｍａｘがレジスタ回路１９に格納されており、Ｘアドレス制御回路２１は、パラメータ値ｓｅｔ＿ｘｍａｘ以下の範囲で、書き込みアドレスＡＤＲ＿ｗｒｉｔｅ及び読み出しアドレスＡＤＲ＿ｒｅａｄのＸアドレスを決定する。上述のように、Ｘアドレスは、選択された記憶領域２０のどのメモリセルに画像データのビットを書き込むかを指定する、又は、選択された記憶領域２０のどのメモリセルから画像データのビットを読み出すかを指定するアドレスなので、結局、Ｘアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｘｍａｘは、各記憶領域２０について、画像データの格納に用いられるメモリセルを指定するために用いられることになる。
Ｙアドレス最大値生成回路２２は、Ｙアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘを生成する。上述のように、Ｙアドレスは、Ｎ個の記憶領域２０のうち画像データを書き込むべき記憶領域２０を選択する、又は、画像データを読み出すべき記憶領域２０を選択するアドレスなので、結局、Ｙアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘは、Ｎ個の記憶領域２０のうち画像データの格納に用いられる記憶領域の数Ｎ＿ｉｎｕｓｅを設定するために用いられることになる。
Ｙアドレス制御回路２３は、書き込みアドレスＡＤＲ＿ｗｒｉｔｅ及び読み出しアドレスＡＤＲ＿ｒｅａｄのＹアドレスを生成する。Ｙアドレス制御回路２３は、Ｙアドレス最大値生成回路２２から受け取ったパラメータ値ｓｅｔ＿ｙｍａｘ以下の範囲で、書き込みアドレスＡＤＲ＿ｗｒｉｔｅ及び読み出しアドレスＡＤＲ＿ｒｅａｄのＹアドレスを決定する。
アドレス供給回路２４は、書き込みアドレスＡＤＲ＿ｗｒｉｔｅ及び読み出しアドレスＡＤＲ＿ｒｅａｄをメモリ１２に供給する。メモリ１２は、システムインターフェース１１から受け取った画像データを書き込みアドレスＡＤＲ＿ｗｒｉｔｅにより指定された書き込み先に書き込み、また、読み出しアドレスＡＤＲ＿ｒｅａｄにより指定された読み出し元から読み出した画像データをソースドライバ回路１３に供給する。
図６は、一実施形態におけるＹアドレス最大値生成回路２２の構成を示す。本実施形態では、レジスタ回路１９にレジスタ値ｓｅｔ＿ｖａｌｕｅが格納されており、Ｙアドレス最大値生成回路２２は、レジスタ値ｓｅｔ＿ｖａｌｕｅに応じてＹアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘを生成する。レジスタ値ｓｅｔ＿ｖａｌｕｅは、表示パネル１に各フレームに表示される画像の垂直解像度Ｍに対応づけられた値に設定されている。よって、Ｙアドレス最大値生成回路２２は、垂直解像度Ｍに応じてＹアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘを生成することになる。
ここで、パラメータ値ｓｅｔ＿ｙｍａｘは、Ｎ個の記憶領域２０のうち画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを指定しているので、本実施形態では、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅが、垂直解像度Ｍに応じて決定されることになる。後に詳細に議論するように、このような動作は、画像データの書き込みタイミングと読み出しタイミングの制約を緩和するために有効である。
図５の構成では、Ｙアドレス最大値生成回路２２は、レジスタ値ｓｅｔ＿ｖａｌｕｅに応じてＹアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘを選択するセレクタ３１を備えている。一実施形態では、レジスタ値ｓｅｔ＿ｖａｌｕｅが２ビットであり、セレクタ３１は、レジスタ値ｓｅｔ＿ｖａｌｕｅに応じてパラメータ値ｓｅｔ＿ｙｍａｘを、値Ｎ、Ｎ－１、Ｎ－２、Ｎ－３のうちから選択する。ここで、Ｎは、メモリ１２に含まれている記憶領域２０の数である。よって、Ｙアドレス最大値生成回路２２は、画像データの格納に用いられる記憶領域２０の数を、レジスタ値ｓｅｔ＿ｖａｌｕｅに応じてＮ、Ｎ－１、Ｎ－２、Ｎ－３のうちから選択することになる。
一実施形態では、レジスタ値ｓｅｔ＿ｖａｌｕｅが、それぞれ、値“０”、“１”、“２”、“３”である場合、セレクタ３１は、パラメータ値ｓｅｔ＿ｙｍａｘを、それぞれ、値Ｎ、Ｎ－１、Ｎ－２、Ｎ－３に設定する。Ｙアドレス最大値生成回路２２によって決定されたパラメータ値ｓｅｔ＿ｙｍａｘは、Ｙアドレス制御回路２３に供給され、Ｙアドレス制御回路２３における書き込みアドレスＡＤＲ＿ｗｒｉｔｅ及び読み出しアドレスＡＤＲ＿ｒｅａｄのＹアドレスの生成に用いられる。
Ｙアドレス最大値生成回路２２のセレクタ３１に入力される値Ｎ、Ｎ－１、Ｎ－２及びＮ－３は、画像データの格納に用いられる記憶領域２０の数の候補となる数であることに留意されたい。画像データの格納に用いられる記憶領域２０の数の候補となる数は、値Ｎ、Ｎ－１、Ｎ－２及びＮ－３に限定されない。しかしながら、タッチ検出期間を確保するために、基本的には、なるべく多い数の記憶領域２０が画像データの格納に用いられることを考慮すると、一実施形態では、画像データの格納に用いられる記憶領域２０の数の候補、即ち、セレクタ３１に入力される値は、Ｎ－ｍ以上Ｎ以下の整数である。ｍは、１以上の整数である。これにより、画像データの格納に用いられる記憶領域２０の数がＮ－ｍ以上Ｎ以下の整数から選択され、画像データの格納に用いられる記憶領域２０の数を可能な限り多くするという要求に対応することができる。
続いて、本実施形態の表示装置１０の動作について説明する。一例として、表示パネル１の各フレームに表示される画像の垂直解像度Ｍが１９２０ラインであり、メモリ１２に含まれる記憶領域２０の数Ｎが、５８である場合について説明する。この場合、Ｎは、５８であり、よって、セレクタ３１は、画像データの格納に用いられる記憶領域２０の数を、５８、５７、５６、５５のうちから選択することになる。
各フレームに表示される画像の垂直解像度Ｍを画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅで除算して得られる剰余を適切に設定することで、画像データの書き込みタイミングと読み出しタイミングの制約を緩和できる。
上記のように、各フレームに表示される画像の垂直解像度Ｍが１９２０であり、５８個の全ての記憶領域２０を画像データの格納に用いる場合（即ち、Ｎ＝Ｎ＿ｉｎｕｓｅ＝５８である場合）、垂直解像度Ｍを画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅで除算して得られる剰余は６である。この場合、各フレームに表示される画像の最後の６ラインの画像データ（ライン＃１９１５～＃１９２０の画像データ）が、各フレームに表示される画像の最初の６ラインの画像データ（ライン＃１～＃６の画像データ）が格納される記憶領域２０１～２０６に格納される。このような場合、各フレームに表示される画像の最初の６ラインの画像データを書き込む動作は、直前のフレームに表示された画像の最後の６ラインの画像データを読み出す動作よりも後に開始する必要がある。
一方、５８個の記憶領域２０のうち５７個の記憶領域２０１～２０５７を各フレームに表示される画像の画像データの格納に用いるように設定した場合、即ち、Ｎ＿ｉｎｕｓｅ＝５７である場合、各フレームに表示される画像の最初のラインの画像データを書き込む動作を早めることができる。このような設定は、レジスタ値ｓｅｔ＿ｖａｌｕｅを“１”に設定してセレクタ３１にパラメータ値ｓｅｔ＿ｙｍａｘとして値５７（＝Ｎ－１）を選択させることで可能である。
図７に図示されているように、各フレームに表示される画像の垂直解像度Ｍ（＝１９２０）を画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅ（＝５７）で除算して得られる剰余は３９である。よって、各フレームに表示される画像のライン＃１９２０の画像データは、記憶領域２０３９に書き込まれる。このような場合、各フレームに表示される画像の最初のラインの画像データを書き込む動作を、直前のフレームに表示された画像の最後のライン及びその近傍のラインの画像データを読み出す動作よりも早く開始することが許容される。
図８のタイミングチャートにおいて、“Ｅｘｔ＿Ｖｓｙｎｃ”は、ホスト３において生成される垂直同期信号を示しており、“Ｄｉｓｐ＿Ｖｓｙｎｃ”は、表示ドライバ２において生成される垂直同期信号を示している。垂直同期信号Ｅｘｔ＿Ｖｓｙｎｃは、ホスト３のフレーム（垂直同期期間）を規定する信号であり、垂直同期信号Ｄｉｓｐ＿Ｖｓｙｎｃは、表示ドライバ２のフレームを規定する信号である。ホスト３は、ホスト３の各フレームにおいて当該フレームに表示される画像の画像データを表示ドライバ２に転送する。表示ドライバ２は、表示ドライバ２の各フレームにおいて、ホスト３から受け取った画像データに応じて画像を表示する。表示ドライバ２において生成される垂直同期信号Ｄｉｓｐ＿Ｖｓｙｎｃは、ホスト３において生成される垂直同期信号Ｅｘｔ＿Ｖｓｙｎｃと同期しているが、垂直同期信号Ｄｉｓｐ＿Ｖｓｙｎｃがアサートされる（図８では、ローレベルになる）タイミングは、垂直同期信号Ｅｘｔ＿Ｖｓｙｎｃがアサートされるタイミングから遅れている。
ホスト３は、ホスト３の各フレームにおいて、表示パネル１に表示すべき画像に対応する画像データを表示ドライバ２に供給する。図８には、ホスト３が、第ｋフレーム及び第ｋ＋１フレームに表示すべき画像の画像データを供給する動作が図示されている。
一方、表示ドライバ２は、表示ドライバ２の各フレームにおいて、ホスト３から供給された画像データに応じて表示パネル１に画像を表示すると共に、表示パネル１に設けられたタッチ検出電極を用いてタッチ検出を行う。図８に図示されている動作では、表示ドライバ２の各フレームに、３つの表示期間と２つのタッチ検出期間が設けられる。表示期間とは、表示パネル１の表示領域５の画素回路がソースドライバ回路１３によって駆動される期間であり、タッチ検出期間とは、タッチコントローラ回路８によってタッチ検出が行われる期間である。各タッチ検出期間は、隣接する２つの表示期間の間に設けられる。
詳細には、ホスト３において垂直同期信号Ｅｘｔ＿Ｖｓｙｎｃがアサートされ、第ｋフレームの画像の画像データがホスト３から表示ドライバ２に供給されると、供給された第ｋフレームの画像の画像データがメモリ１２に順次に書き込まれる。ここで、図８の“書き込み画像データ”の欄の記号“＃１”～“＃１９２０”は、それぞれ、ライン＃１～＃１９２０の画像データを示している。また、“画像データ書き込みアドレス”の欄の記号“＃１”～“＃５７”は、画像データが書き込まれる記憶領域２０を示しており、それぞれ、画像データが記憶領域２０１～２０５７に書き込まれることを示している。
画像データの書き込み先は、書き込みアドレスＡＤＲ＿ｗｒｉｔｅにより、記憶領域２０１～２０５７が循環的に用いられるように選択される。詳細には、ライン＃１～＃５７の画像データは、それぞれ、記憶領域２０１～２０５７に書き込まれ、ライン＃５８～＃１１４の画像データは、それぞれ、記憶領域２０１～２０５７に書き込まれる。残りのラインの画像データも、同様に書き込まれる。一般に、ｉ番目のライン＃ｉの画像データは、ｉが５７で割り切れる場合には記憶領域２０５７に格納され、割り切れない場合には、ｉを５７で割ったときの剰余をＲｉとして、記憶領域２０Ｒｉに格納される。
ここで、１９２０を５７で割ったときの剰余が３９であることから理解されるように、各フレームに表示される画像の最後の３９ラインの画像データ（ライン＃１８８２～＃１９２０の画像データ）は、それぞれ、記憶領域２０１～２０３９に格納される。各フレームに表示される画像の最後のライン＃１９２０の画像データは、記憶領域２０３９に格納される（図７参照）。
画像データの書き込みに並行して、メモリ１２の記憶領域２０１～２０５７に格納された、第ｋフレームのライン＃１～＃１９２０の画像データが順次に読み出され、読み出された画像データに応じて表示パネル１が駆動される。画像データの読み出し元は、読み出しアドレスＡＤＲ＿ｒｅａｄによって指定される。ｉ番目のライン＃ｉの画像データは、ｉが５７で割り切れる場合には記憶領域２０５７から読み出され、割り切れない場合には、ｉを５７で割ったときの剰余をＲｉとして、記憶領域２０Ｒｉから読み出される。
ホスト３において垂直同期信号Ｅｘｔ＿Ｖｓｙｎｃが再度アサートされると、第ｋ＋１フレームの画像データが表示ドライバ２に供給される。供給された第ｋ＋１フレームの画像データは、メモリ１２に順次に書き込まれる。第ｋフレームと同様に、第ｋ＋１フレームのライン＃１～＃５７の画像データは、それぞれ、記憶領域２０１～２０５７に書き込まれる。
ここで、図８の動作では、記憶領域２０１に格納されている、第ｋフレームに表示される画像のライン＃１８８２の画像データの読み出しが、最後のライン＃１９２０の画像データの読み出しよりも相当に前に行われる。したがって、第ｋ＋１フレームに表示される画像の最初のライン＃１の画像データの記憶領域２０１への書き込みは、第ｋフレームに表示される画像の最後のライン＃１９２０の画像データの記憶領域２０３９からの読み出しよりも相当に早いタイミングで行うことが許容される。
上述されているように、本実施形態の表示ドライバ２は、レジスタ回路１９に格納されているレジスタ値ｓｅｔ＿ｖａｌｕｅにより、Ｙアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘを選択可能に、即ち、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを選択可能に構成されている。このような構成は、表示パネル１に表示される画像の垂直解像度の切り換えに応じて画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを適正に選択し、これにより、画像データの書き込みタイミングと読み出しタイミングの制約を緩和することを可能にしている。
例えば、垂直解像度を切り換える場合、ホスト３は、システムインターフェース１１を介して、レジスタ回路１９に格納されているレジスタ値ｓｅｔ＿ｖａｌｕｅを、所望の垂直解像度に合わせて書き換える。
画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅは、例えば、下記の手順で決定してもよい。
まず、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの候補が複数選択される。この候補を、以下では、Ｎ＃１～Ｎ＃ｐと記載する。ここで、ｐは、２以上の整数である。候補Ｎ＃１～Ｎ＃ｐは、互いに異なる整数であり、候補Ｎ＃１～Ｎ＃ｐのうちの１つは、メモリ１２に含まれる記憶領域２０の数Ｎに一致する。
画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの候補Ｎ＃１～Ｎ＃ｐは、どの候補が画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択されてもタッチ検出期間を確保することが可能であるように選択される。タッチ検出期間の確保の観点から、候補Ｎ＃１～Ｎ＃ｐは、なるべく大きい数に選択される。一実施形態では、候補Ｎ＃１～Ｎ＃ｐの値は、それぞれ、Ｎ－ｐ＋１～Ｎである。
候補Ｎ＃１～Ｎ＃ｐのそれぞれについて、垂直解像度Ｍを当該候補Ｎ＃ｉで除算したときの剰余が算出される。ここで、ｉは、１以上ｐ以下の整数である。ここで、垂直解像度ＭをＮ＃ｉで除算したときの剰余を、Ｒ＃ｉと記載する。
垂直解像度Ｍが、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅで割り切れる場合、即ち、ＭをＮ＿ｉｎｕｓｅで除算して得られる剰余が０である場合、各フレームに表示される画像の最後のライン＃Ｍの画像データが、使用される最後の記憶領域２０Ｎ＿ｉｎｕｓｅに格納されるので、各フレームにおいて、各フレームに表示される画像の画像データを書き込む動作を早く開始することができる。
よって、あるｉについて、垂直解像度ＭがＮ＃ｉで割り切れる場合、候補Ｎ＃ｉが画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択される。垂直解像度Ｍが複数の候補Ｎ＃ｉで割り切れる場合、当該複数の候補Ｎ＃ｉのうち最大のものが画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択されてもよい。
一方、垂直解像度Ｍが、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅで割り切れない場合には、剰余が大きいほど、各フレームにおける画像データの書き込みタイミングを早めることができる。そこで、垂直解像度ＭをＮ＃ｉで除算したときの剰余Ｒ＃ｉが最大であるような候補Ｎ＃ｉが画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択される。
第１の例として、垂直解像度Ｍが１９２０ラインであり、メモリ１２に含まれる記憶領域２０の数Ｎが５８であり、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの候補の数ｐが４である場合について考える。ここで、４つの候補Ｎ＃１、Ｎ＃２、Ｎ＃３、Ｎ＃４は、それぞれ、５８（＝Ｎ）、５７（＝Ｎ－１）、５６（＝Ｎ－２）、５５（＝Ｎ－３）であるとする。
垂直解像度Ｍをそれぞれ候補Ｎ＃１、Ｎ＃２、Ｎ＃３、Ｎ＃４で除算したときの剰余Ｒ＃１、Ｒ＃２、Ｒ＃３、Ｒ＃４は、それぞれ、６、３９、１６、５０であり、よって、剰余Ｒ＃４が最大である。この場合、候補Ｎ＃４（＝５５）が画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択される。レジスタ回路１９に格納されているレジスタ値ｓｅｔ＿ｖａｌｕｅは、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅが候補Ｎ＃４になるように設定される。図６に図示されているＹアドレス最大値生成回路２２が用いられる場合には、レジスタ値ｓｅｔ＿ｖａｌｕｅを“３”に設定することで、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを５５に設定することができる。レジスタ回路１９へのレジスタ値ｓｅｔ＿ｖａｌｕｅの設定は、例えば、ホスト３によって行われてもよい。
第２の例として、垂直解像度が２２８０ラインであり、メモリ１２に含まれる記憶領域２０の数Ｎが５８であり、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの候補の数ｐが４である場合について考える。この場合も、４つの候補Ｎ＃１、Ｎ＃２、Ｎ＃３、Ｎ＃４は、それぞれ、５８、５７、５６、５５であるとする。
第２の例では、垂直解像度Ｍをそれぞれ候補Ｎ＃１、Ｎ＃２、Ｎ＃３、Ｎ＃４で除算したときの剰余Ｒ＃１、Ｒ＃２、Ｒ＃３、Ｒ＃４は、それぞれ、１８、０、４０、２５である。垂直解像度Ｍ（＝２２８０）は、候補Ｎ＃２（＝５７）で割り切れる。この場合、候補Ｎ＃２が画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択される。レジスタ回路１９に格納されているレジスタ値ｓｅｔ＿ｖａｌｕｅは、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅがＮ＃２になるように設定される。図６に図示されているＹアドレス最大値生成回路２２が用いられる場合には、レジスタ値ｓｅｔ＿ｖａｌｕｅを“１”に設定することで、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを５７に設定することができる。レジスタ回路１９へのレジスタ値ｓｅｔ＿ｖａｌｕｅの設定は、例えば、ホスト３によって行われてもよい。
上記のような手順による画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの選択は、表示ドライバ２のハードウェア、例えば、Ｙアドレス最大値生成回路によって行われてもよい。
図９は、垂直解像度Ｍに基づいて画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの選択を行うように構成されたＹアドレス最大値生成回路２２Ａの構成の一例を示す。Ｙアドレス最大値生成回路２２Ａが用いられる場合、各フレームに表示される画像の垂直解像度Ｍを記述する垂直解像度パラメータがレジスタ回路１９に格納され、該垂直解像度パラメータが、Ｙアドレス最大値生成回路２２Ａに供給される。Ｙアドレス最大値生成回路２２Ａは、垂直解像度パラメータから、Ｙアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘを生成する。画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅは、パラメータ値ｓｅｔ＿ｙｍａｘにより決定されるので、結果として、Ｙアドレス最大値生成回路２２Ａは、垂直解像度Ｍから画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを選択する回路として動作することになる。
Ｙアドレス最大値生成回路２２Ａは、剰余計算回路３２１～３２４と、使用ライン数選択回路３３とを備えている。Ｙアドレス最大値生成回路２２Ａは、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの候補が、Ｎ、Ｎ－１、Ｎ－２、Ｎ－３である場合に対応している。
剰余計算回路３２１～３２４には、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの候補が設定されている。一実施形態では、剰余計算回路３２１～３２４に、Ｎ＿ｉｎｕｓｅの候補としてＮ、Ｎ－１、Ｎ－２、Ｎ－３がそれぞれ設定される。
剰余計算回路３２１～３２４のそれぞれは、垂直解像度パラメータに示されている垂直解像度Ｍを、それぞれに設定された候補の値で除算したときの剰余を算出する。詳細には、剰余計算回路３２１は、ＭをＮで除算したときの剰余を算出し、剰余計算回路３２２は、ＭをＮ－１で除算したときの剰余を算出する。同様に、剰余計算回路３２３は、ＭをＮ－２で除算したときの剰余を算出し、剰余計算回路３２４は、ＭをＮ－３で除算したときの剰余を算出する。
使用ライン数選択回路３３は、剰余計算回路３２１～３２４によって算出された剰余に基づいて、Ｙアドレスの最大値を指定するパラメータ値ｓｅｔ＿ｙｍａｘ、即ち、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを選択する。使用ライン数選択回路３３による画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅの選択の手順は、上述されているとおりである。垂直解像度Ｍが、Ｎ、Ｎ－１、Ｎ－２、Ｎ－３のいずれかの値で割り切れる場合、その値が、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択される。垂直解像度Ｍが、Ｎ、Ｎ－１、Ｎ－２、Ｎ－３のいずれかの値でも割り切れない場合、Ｎ、Ｎ－１、Ｎ－２、Ｎ－３のうち剰余を最大にする値が、画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅとして選択される。使用ライン数選択回路３３は、選択された画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅに対応するパラメータ値ｓｅｔ＿ｙｍａｘを生成する。
Ｙアドレス最大値生成回路２２Ａを用いることにより、表示ドライバ２自身に、垂直解像度Ｍに応じて画像データの格納に用いられる記憶領域２０の数Ｎ＿ｉｎｕｓｅを適正に選択する機能を与えることができる。
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。
１０ ：表示装置
１ ：表示パネル
２ ：タッチコントローラ内蔵表示ドライバ
３ ：ホスト
４ ：画像データ
５ ：表示領域
６ ：ＧＩＰ回路
７ ：ゲート制御信号
８ ：タッチコントローラ回路
９ ：表示ドライバ回路
１１ ：システムインターフェース
１１ａ ：データ制御回路
１２ ：メモリ
１３ ：ソースドライバ回路
１４ ：階調電圧生成回路
１５ ：パネルインターフェース回路
１６ ：電源回路
１７ ：発振回路
１８ ：タイミングジェネレータ
１８ａ ：アドレス制御回路
１９ ：レジスタ回路
２０１～２０Ｎ：記憶領域
２１ ：Ｘアドレス制御回路
２２、２２Ａ：Ｙアドレス最大値生成回路
２３ ：Ｙアドレス制御回路
２４ ：アドレス供給回路
３１ ：セレクタ
３２１～３２４：剰余計算回路
３３ ：使用ライン数選択回路
１００ ：メモリ
１０１ ：記憶領域

Claims (3)

  1. 表示パネルに表示される画像の垂直解像度よりも少ない複数の記憶領域を備え、前記複数の記憶領域のそれぞれが前記表示パネルに表示される前記画像の１ラインの画像データを格納するように構成されたメモリと、
    前記垂直解像度をＮ－ｐ＋１以上Ｎ以下の整数である複数の候補によって除算することで剰余を算出し（ただし、Ｎは、前記複数の記憶領域の数であり、ｐは、前記複数の候補の数である）、
    算出された前記剰余がいずれも０でない場合、前記複数の記憶領域のうち前記画像データの格納に用いられる使用記憶領域の数を、前記複数の候補のうちの最大の剰余に対応する候補として決定し、
    算出された前記剰余のうちの或る剰余が０である場合、前記使用記憶領域の数を、前記複数の候補のうちの前記或る剰余に対応する候補として決定し、
    前記画像の各ラインの画像データを、固定された順序で循環的に前記使用記憶領域に格納するように前記メモリを制御し、
    各フレームの開始時に前記画像の各ラインの画像データを書き込むべき使用記憶領域の選択に用いられる書き込みアドレスをリセットするように構成された制御回路部と、
    を備える
    表示ドライバ。
  2. 表示パネルと、
    表示ドライバ
    とを具備し、
    前記表示ドライバは、
    前記表示パネルに表示される画像の垂直解像度よりも少ない複数の記憶領域を備え、前記複数の記憶領域のそれぞれが前記表示パネルに表示される前記画像の１ラインの画像データを格納するように構成されたメモリと、
    前記垂直解像度をＮ－ｐ＋１以上Ｎ以下の整数である複数の候補によって除算することで剰余を算出し（ただし、Ｎは、前記複数の記憶領域の数であり、ｐは、前記複数の候補の数である）、
    算出された前記剰余がいずれも０でない場合、前記複数の記憶領域のうち前記画像データの格納に用いられる使用記憶領域の数を、前記複数の候補のうちの最大の剰余に対応する候補として決定し、
    算出された前記剰余のうちの或る剰余が０である場合、前記使用記憶領域の数を、前記複数の候補のうちの前記或る剰余に対応する候補として決定し、
    前記画像の各ラインの画像データを、固定された順序で循環的に前記使用記憶領域に格納するように前記メモリを制御し、
    各フレームの開始時に前記画像の各ラインの画像データを書き込むべき使用記憶領域の選択に用いられる書き込みアドレスをリセットするように構成された制御回路部と、
    前記メモリに格納された前記画像データを受け取り、前記メモリから受け取った前記画像データに応じて前記表示パネルを駆動するように構成された駆動回路部
    とを備える
    表示装置。
  3. 表示パネルに表示される画像の垂直解像度よりも少ない複数の記憶領域を備え、前記複数の記憶領域のそれぞれが前記表示パネルに表示される前記画像の１ラインの画像データを格納するように構成されたメモリを備える表示ドライバを動作する方法であって、
    前記垂直解像度をＮ－ｐ＋１以上Ｎ以下の整数である複数の候補によって除算することで剰余を算出することと（ただし、Ｎは、前記複数の記憶領域の数であり、ｐは、前記複数の候補の数である）、
    前記複数の候補のそれぞれについて算出された前記剰余がいずれも０でない場合、前記複数の記憶領域のうち前記画像データの格納に用いられる使用記憶領域の数を、前記複数の候補のうちの最大の剰余に対応する候補として決定することと、
    算出された前記剰余のうちの或る剰余が０である場合、前記使用記憶領域の数を、前記複数の候補のうちの前記或る剰余に対応する候補として決定することと、
    前記画像の各ラインの画像データを、固定された順序で循環的に前記使用記憶領域に格納するように前記メモリを制御することと、
    各フレームの開始時に前記画像の各ラインの画像データを書き込むべき使用記憶領域の選択に用いられる書き込みアドレスをリセットすることと、
    を含む
    方法。
JP2017182756A 2017-09-22 2017-09-22 表示ドライバ、表示装置及び表示ドライバの動作方法 Active JP7349234B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017182756A JP7349234B2 (ja) 2017-09-22 2017-09-22 表示ドライバ、表示装置及び表示ドライバの動作方法
US16/137,119 US10643515B2 (en) 2017-09-22 2018-09-20 Display driver, display device and method of operating display driver
CN201811113807.0A CN109545131B (zh) 2017-09-22 2018-09-25 显示驱动器、显示装置以及操作显示驱动器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017182756A JP7349234B2 (ja) 2017-09-22 2017-09-22 表示ドライバ、表示装置及び表示ドライバの動作方法

Publications (3)

Publication Number Publication Date
JP2019056888A JP2019056888A (ja) 2019-04-11
JP2019056888A5 JP2019056888A5 (ja) 2020-10-15
JP7349234B2 true JP7349234B2 (ja) 2023-09-22

Family

ID=65809018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017182756A Active JP7349234B2 (ja) 2017-09-22 2017-09-22 表示ドライバ、表示装置及び表示ドライバの動作方法

Country Status (3)

Country Link
US (1) US10643515B2 (ja)
JP (1) JP7349234B2 (ja)
CN (1) CN109545131B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203102A (ja) 2013-04-01 2014-10-27 株式会社ルネサスエスピードライバ ドライバｉｃ及び表示装置
JP2017102369A (ja) 2015-12-04 2017-06-08 シナプティクス・ジャパン合同会社 バッファメモリ装置及び表示駆動デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861081B2 (ja) * 2002-08-12 2006-12-20 松下電器産業株式会社 クロック変換装置
JP4225241B2 (ja) * 2004-05-13 2009-02-18 ソニー株式会社 画像表示装置
US7671924B2 (en) * 2005-01-31 2010-03-02 Sunplus Technology Co., Ltd. Method and device for scaling a two-dimensional image
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4469330B2 (ja) * 2005-12-07 2010-05-26 株式会社リコー 画像処理装置、画像処理方法、画像処理プログラム、記録媒体及び画像形成装置
JP5342747B2 (ja) * 2007-01-05 2013-11-13 株式会社ジャパンディスプレイ 平面表示装置及びその信号駆動方法
WO2012147703A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 表示モジュールおよびそれを備えた表示装置、並びに電子機器
JP2014059381A (ja) * 2012-09-14 2014-04-03 Casio Comput Co Ltd 画像処理装置、画像処理方法、及びプログラム
JP6066482B2 (ja) * 2013-03-05 2017-01-25 シナプティクス・ジャパン合同会社 ドライバｉｃ及び表示入力装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203102A (ja) 2013-04-01 2014-10-27 株式会社ルネサスエスピードライバ ドライバｉｃ及び表示装置
JP2017102369A (ja) 2015-12-04 2017-06-08 シナプティクス・ジャパン合同会社 バッファメモリ装置及び表示駆動デバイス

Also Published As

Publication number Publication date
JP2019056888A (ja) 2019-04-11
CN109545131A (zh) 2019-03-29
US20190096309A1 (en) 2019-03-28
CN109545131B (zh) 2022-03-29
US10643515B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN109584809B (zh) 栅极驱动器和包括其的平板显示装置
JP4414354B2 (ja) 発光表示装置及びその駆動方法
US10699645B2 (en) Simplified gate driver configuration and display device including the same
US11037499B2 (en) Display device and method of driving the same
US20180012533A1 (en) Display apparatus and a method of operating the same
US8350832B2 (en) Semiconductor integrated circuit device for display controller
WO2012053466A1 (ja) 表示装置およびその駆動方法
US20090021519A1 (en) Data distribution device and data distribution method
KR20160006360A (ko) 입체 영상을 표시하는 방법 및 표시 장치
CN108962137B (zh) 具有曲折连接结构的显示面板和显示设备
US20090289883A1 (en) Liquid crystal display and method of driving the same
JP7349234B2 (ja) 表示ドライバ、表示装置及び表示ドライバの動作方法
JP4511218B2 (ja) ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム
JP3882642B2 (ja) 表示装置及び表示用駆動回路
KR100809715B1 (ko) 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로
CN117769738A (zh) 用于脉冲宽度调制的背板和方法
KR102481862B1 (ko) 터치 파워 구동 회로 및 이를 포함하는 터치 스크린 일체형 디스플레이 장치
US11592859B2 (en) Gate clock generator and display device
TWI557703B (zh) 用於驅動電子紙顯示器的設備和方法
JP2011133680A (ja) アクティブマトリックス型表示装置、及びその駆動方法
JP2009517706A (ja) マトリクス・ディスプレイ装置用一時記憶回路
JP2008310112A (ja) 平面型パネル表示装置の駆動制御回路装置
JP2009217021A (ja) 画像表示装置
JP2008122751A (ja) 表示装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220615

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220615

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220623

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220629

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220715

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220720

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221207

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230405

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R150 Certificate of patent or registration of utility model

Ref document number: 7349234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150