JP2009517706A - マトリクス・ディスプレイ装置用一時記憶回路 - Google Patents
マトリクス・ディスプレイ装置用一時記憶回路 Download PDFInfo
- Publication number
- JP2009517706A JP2009517706A JP2008542828A JP2008542828A JP2009517706A JP 2009517706 A JP2009517706 A JP 2009517706A JP 2008542828 A JP2008542828 A JP 2008542828A JP 2008542828 A JP2008542828 A JP 2008542828A JP 2009517706 A JP2009517706 A JP 2009517706A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- bit
- temporary storage
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
タイムスロットに分割されたフレームで供給されるビデオデータをピクセルのアレイに供給する回路は、複数の1ビット一時記憶素子(M)を含み、その少なくともいくつかはフレーム内の異なるタイムスロットの間アレイの異なるピクセルのためのデータを格納するように構成されている。この回路は各ピクセル(P)が有機発光ダイオードを含むエレクトロルミネセント・ディスプレイ内で使用することができる。
Description
(発明の背景)
本発明は光電子ディスプレイ装置に関する。本発明はディスプレイする前のデータのフレームを一時記憶する回路を提供する。
本発明は光電子ディスプレイ装置に関する。本発明はディスプレイする前のデータのフレームを一時記憶する回路を提供する。
既知の電子ディスプレイ、特に、マイクロディスプレイは個別にアドレス指定可能な画素(ピクセル)のアレイ(配列)からなっている。ある応用では、これらのアレイは2進モードで機能し、個別の各ピクセルがオンまたはオフ信号を受信する。ピクセルにおける信号は上層電気光学材料を介して光を変調または発生するのに使用される。典型的には、オン信号を受信するアレイのピクセルは視聴者が直接またはあるオプティクスを介して拡大して与えられる画像を形成する。
有機発光装置(OLED)マイクロディスプレイの状況において、電流の大きさを変えてマイクロディスプレイ・ピクセル内のグレースケール(greyscale)をうまく制御することは極めて困難であるため、必要な小電流を制御するデジタル方法が有利である。デジタル方法を使用して、最大および最少間の連続体に対してではなく、必要な最大電流に対してピクセル・ドライバ電流源を設計し最適化することができる。
パルス幅変調は2進モード電子ディスプレイ上にグレースケールを発生するための既知の技術である。ピクセルアレイ上にディスプレイされるグレースケール・ビデオの各フレームはいくつかの時系列サブフレーム、すなわちビットプレーン(bitplane)に分割される。1組のグレーレベルを表現するのに必要なビット数を最小限に抑えるために、典型的にビットプレーンは互いに2進重み付けされる。ピクセルアレイへビットプレーンを迅速に取り込み、タイムスロットの2進重み付け数を各ビットプレーンに割当てることにより、人間の目はビットプレーンを有効に統合してグレースケール・イメージの錯覚を作り出す。パルス幅変調方式は典型的にビデオライン同期化信号を使用して、必ずしも必要ではないが、変調シーケンスのタイミングを制御する。
典型的な2進モード電子ディスプレイ実施例では、ピクセルアレイ内の各ピクセルは1ビットの情報を格納しディスプレイすることができる。情報源がストリーミング・ビデオソースであれば、一時記憶装置はピクセルアレイ上にロードされる前にデータを適切にビットマップへフォーマット化するのを助ける必要がある。一時記憶装置はマイクロディスプレイの内側または外側に実施することができる。典型的に、一時記憶装置はデータの少なくとも1つの完全なフレームを保持するのに十分な記憶素子を持たなければならず、各記憶素子はピクセルによりディスプレイされる所望数のグレースケール・レベルを表現するのに十分なビットを有する。たとえば、各ピクセルが1ビット記憶素子を有する、320×240ピクセルアレイ上にパルス幅変調を使用して256グレーレベル(8ビット)を達成するのに、614,400(320*240*8)個の1ビット記憶セルを有する一時記憶装置が必要である。
1フレームのデータが一時記憶装置内にロードされると、データは一時に1ビットプレーンずつピクセルアレイに転送することができる。やっかいな問題は、フレーム時間のできるだけ小さい割合を使いきるために、ビットプレーン・データは一時記憶装置からバースト方法で読み出されなければならないことである。そのため典型的には電子ディスプレイ・システムに対する動作周波数および電力損失が増加する。
もう1つのやっかいな問題は、一時記憶装置が典型的に2つの完全なフレームの間データを保持することである。それにより着信ビデオストリームは一時記憶装置の半分へ転送することができ、データは一時記憶装置の残りの半分からピクセルアレイへ転送される。代替策はデータを同時に読み書きできるデュアルポート一時記憶装置を使用することである。
一時記憶装置は完全な電子ディスプレイ・システムのコストの極めて重要な部分となることがある。オンチップで実装されると、それは全体チップサイズの極めて大きい割合を占めることがある。
一時記憶装置からビットプレーン・データを転送する際のバーストの多い性質は、各ピクセル内に2つの記憶素子を設けて、各ピクセル内の一方の記憶素子中に新しいビットプレーンをロードすることができ、各ピクセルの他方の記憶素子内の値はディスプレイされるようにして解消することができる。しかしながら、それによりピクセルの面積要求条件が増してディスプレイ・コンポーネントのコストが高くなる。
WO02/089534に開示されている代替方法は、特定数のグレーレベルを発生するのに必要な全ビットに対して各ピクセル内に十分な記憶素子を提供し、次に2進重み付けタイミング間隔を使用して順次各ビットを巡回的に選出してグレースケールを発生することである。その利点はデータが局所的に格納されて電力は浪費されずに外部一時記憶装置からデータを間断なく転送して、静止画像の低電力ディスプレイを可能にすることである。しかしながら、この方法の主要な欠点はピクセル内にビットを格納することによりピクセルの面積要求条件が増してディスプレイ・コンポーネントのコストが高くなることである。
米国特許第6,201,521号にはピクセルアレイをアドレス指定するための「分割リセット」方式が開示されている。分割リセット方法は単純な例を使用して最もよく説明される。ピクセルアレイは15行のピクセルを有し、各行は15ピクセルを含み、かつ各ピクセルは1ビットを格納しディスプレイできるものとする。また、4ビットグレースケール(16グレーレベル)が要求され、各フレーム時間は15の等しいタイムスロットに分割されるものとする。これらのタイムスロットが確立されると、フレーム内のゼロ・タイムスロットの間黒ピクセルはオンであり、1のグレーレベルを有するピクセルは1つのタイムスロットの間オンであり、2のグレーレベルを有するピクセルは2つのタイムスロットの間オンであり、15のグレーレベルを有するピクセルが15個のタイムスロットの間オンとなるまで以下同様である。分割リセット方法のこの例では、各行はリセット・グループと見なされる。また、各タイムスロットの初めに(または終りに)データを一時に1行ずつピクセルアレイに書き込んで、行ライト(write)機能がPWMタイムスロットと同期化されるようにすることも便利である。
図1はデータが各行に対してどのようにロードされ、時間と共にどのようにディスプレイされるかを例示している。各タイムスロットの始めに、4行を更新しなければならない。たとえば、FRAME1内のタイムスロット15の初めに、ビット0データがROW15に書き込まれ、ビット1データがROW14に書き込まれ、ビット2データがROW12に書き込まれ、ビット3データがROW8に書き込まれる。同様に、FRAME2内のタイムスロット1の初めに、ビット0データがROW1に書き込まれ、ビット1データがROW15に書き込まれ、ビット2データがROW13に書き込まれ、ビット3データがROW9に書き込まれる。
現在の技術状態において、この例の一時記憶装置はタイムスロット当たり4ライト(write)を達成できるように完全な1フレームのデータを保持しなければならない。前記した単純な例に対して、これは900ビットの情報、すなわち、ピクセルアレイ内の15×15ピクセルアレイの各々に対して4ビットの情報を有する一時記憶装置に対応する。
(発明の概要)
高い見掛けのビット深さグレースケールを維持しながら、メモリ要求条件が遥かに低減された一時記憶装置を有する電子ディスプレイ・ピクセルを駆動する回路および方法を提供することが本発明の目的である。
高い見掛けのビット深さグレースケールを維持しながら、メモリ要求条件が遥かに低減された一時記憶装置を有する電子ディスプレイ・ピクセルを駆動する回路および方法を提供することが本発明の目的である。
本発明は請求項1に従ったピクセルのアレイを駆動する回路、および請求項13に従った電子ディスプレイを提供する。本発明の好ましいまたはオプショナルな特徴が従属項に記載される。
(特定実施例の詳細な説明)
次に、単なる例として、添付図について本発明をより詳細に説明する。図2はピクセルアレイ1、一時記憶装置(temporary memory store)2、およびドライバ・ブロック3を含む電子ディスプレイを示す。ピクセルアレイはR行およびC列を有するピクセルPのアレイからなっている。各ピクセルPは1つ以上の記憶素子(memory storage element)および電極ドライバからなっている。ピクセルが2つ以上の記憶素子を有する場合、適切な記憶素子を選出して制御信号としてピクセル電極ドライバへ通せるように、ピクセルはマルチプレクサを必要とする。ピクセル電極ドライバは、順次、信号を与えて光を発生するまたは変調するようにピクセルの電極を制御する。
次に、単なる例として、添付図について本発明をより詳細に説明する。図2はピクセルアレイ1、一時記憶装置(temporary memory store)2、およびドライバ・ブロック3を含む電子ディスプレイを示す。ピクセルアレイはR行およびC列を有するピクセルPのアレイからなっている。各ピクセルPは1つ以上の記憶素子(memory storage element)および電極ドライバからなっている。ピクセルが2つ以上の記憶素子を有する場合、適切な記憶素子を選出して制御信号としてピクセル電極ドライバへ通せるように、ピクセルはマルチプレクサを必要とする。ピクセル電極ドライバは、順次、信号を与えて光を発生するまたは変調するようにピクセルの電極を制御する。
一時記憶装置2は複数の記憶素子からなっている。これらの記憶素子は行配置することができ、ADDR1からADDR Aに示す、各々がC記憶素子を有する。一時記憶装置内の行数Aは要求されるPWMグレーレベル・ビット深さ、およびピクセルアレイ内の行数によって決まる。要求されるビット深さがNであれば、一時記憶装置2を(N−1)グループに分割するのが便利であり、各グループは要求されるグレーレベル・ビット深さの特定のビット重みにして一時的にデータを格納することと関連付けられる。第1のグループは第2の最下位ビット(ビット1)に対して一時的にデータを格納することと関連付けられ、第2のグループは第3の最下位ビット(ビット2)に対して一時的にデータを格納することと関連付けられ、第(N−1)グループが最下位ビット(ビット(N−1))に対して一時的にデータを格納することと関連付けられるまで、以下同様である。あるいは、ピクセルがデータを格納しないパッシブ(passive)・ディスプレイにおいて、一時記憶装置は最下位ビット(ビット0)に対するグループを含むこのようなNグループを有することができる。
ドライバ・ブロック3は複数のドライバ・セルDを含んでいる。各ドライバ・セルDはピクセルアレイ内のピクセルの列および一時記憶装置内の記憶素子の列と関連付けることができる。さらに、各ドライバ・セルDはピクセルのその関連する列内の任意のピクセル内の記憶素子、および一時記憶装置内の記憶素子のその関連する列内の任意の記憶素子をアクセスすることができる。さらに、ドライバ・ブロックは、データビットが一時記憶装置および/またはピクセルアレイへ転送される前に着信Nビット・ビデオデータの1行までをアセンブルして格納することができる。
動作原理を説明するために、特定の例を使用するのが便利である。我々は分割リセット法を説明するのに使用された例に戻る。4ビットPWMグレースケールが要求されているため、各フレーム時間を15タイムスロットに分割するのが便利である。さらに、ピクセルアレイは15行のピクセルROW1からROW15からなり、各行が15ピクセルPを含むものとする。さらに、各ピクセルPは単一記憶素子および電極ドライバを含み、記憶素子は1ビットのデータを格納することができ、電極ドライバを制御するのに使用される。本発明に従ったディスプレイは通常15×15ピクセルよりも遥かに大きなピクセルアレイおよび4よりも大きいビット深さを有する。
本例の一時記憶装置に関して、N=4であるため、一時記憶装置は図3に示す3(すなわち、N−1)ブロックに分割される。第1のブロック、BLOCK1、はビット1重み付けデータのために一時的にデータを格納することと関連付けられる。第2のブロック、BLOCK2、はビット2重み付けデータのために一時的にデータを格納することと関連付けられる。第3のブロック、BLOCK3、はビット3重み付けデータのために一時的にデータを格納するここと関連付けられる。各ブロック内の行数は各ブロックが巡回バッファとして機能できるように選択される。本実施例に対して、巡回バッファ機能性はBLOCK1内の記憶素子の1行と、BLOCK2内の記憶素子の3行と、BLOCK3内の記憶素子の8行とを有して達成することができる。
より一般的に、R!=2N−1であれば、追加行が要求されることがある。
より一般的に、記憶素子が2ビット以上を格納することができれば、より複雑な方程式が必要となる。
FRAME1内のROW1に対する着信4ビット・ビデオデータ・シンボルは、完全な4ビット・データ・シンボルの1行が確立されるまで、ドライバ・ブロック内の適切なドライバ・セルDにおいて転送され格納されるものとする。確立されると、一時記憶装置およびピクセルアレイに対する転送を開始することができる。各ドライバDはその格納されたデータ・シンボルのビット0をピクセルアレイのROW1内の関連するピクセルへ転送し、そこでそのピクセル電極ドライバ回路に対する制御信号として作用することができる。さらに、各ドライバDはそのデータ・シンボルのビット1を一時記憶装置のADDR1(BLOCK1内の)の関連する記憶素子に転送する。さらに、各ドライバDはそのデータ・シンボルのビット2を一時記憶装置のADDR2(BLOCK2内の)の関連する記憶素子に転送する。さらに、各ドライバDはそのROW1データ・シンボルのビット3を一時記憶装置のADDR5(BLOCK3内の)の関連する記憶素子に転送する。データは次のタイムスロットの初めまでピクセルアレイおよび一時記憶装置内に保持され、ROW2ピクセルに対する4ビット・データ・シンボルはドライバ・ブロックへ転送されて格納される。
ドライバ・ブロック内でROW2のためのデータが確立されると、各ドライバDはそのデータ・シンボルのビット0をピクセルアレイのROW2内の関連するピクセルへ転送する。さらに、ROW1内のピクセルはPWMを使用してLSBをディスプレイするために割当てられた時間の量に応答する1つのタイムスロットの間それらのビット0をディスプレイしているため、各ドライバDはADDR1において関連する記憶素子内に格納されたビットをROW1へ転送し、ROW1のビット1が次の2つのタイムスロットの間ディスプレイされるようにする。ここで、一時記憶装置のADDR1は再利用することができ、各ドライバDはROW2データ・シンボルのビット1をADDR1の関連する記憶素子へ転送することができる。このように、ADDR1はビット1データに対する巡回バッファとして作用する。さらに、各ドライバDはそのデータ・シンボルのビット2を一時記憶装置のADDR3の関連する記憶素子へ転送する。さらに、各ドライバDはそのデータ・シンボルのビット2を一時記憶装置のADDR6の関連する記憶素子へ転送する。
同様に、ROW3のためのデータがドライバ・ブロック内に確立されると、各ドライバDはそのデータ・シンボルのビット0をピクセルアレイのROW3内の関連するピクセルへ転送する。さらに、ROW2内のピクセルはそれらのビット0を1つのタイムスロットの間ディスプレイしているため、各ドライバDはADDR1の関連する記憶素子内に格納されたビットをROW2へ転送し、ROW2のビット1が次の2つのタイムスロットの間ディスプレイされるようにする。ここでも、ADDR1は再利用することができ、各ドライバDはそのROW3データ・シンボルのビット1をADDR1の関連する記憶素子へ転送することができる。さらに、各ドライバDはそのデータ・シンボルのビット2およびビット3を一時記憶装置のそれぞれADDR4およびADDR7内の関連する記憶素子へ転送する。
さらに、ROW4のためのデータがドライバ・ブロック内に確立されると、各ドライバDはそのデータ・シンボルのビット0をピクセルアレイのROW4の関連するピクセルへ転送する。さらに、ROW3内のピクセルはそれらのビット0をディスプレイしているため、各ドライバDはADDR1の関連する記憶素子内に格納されたビットをROW3へ転送し、ROW1のビット1が次の2つのタイムスロットの間ディスプレイされるようにする。ここでも、ADDR1は再利用することができ、各ドライバDはそのデータ・シンボルのビット1をADDR1の関連する記憶素子へ転送することができる。さらに、ROW1のビット1は2つのタイムスロットの間ディスプレイされており、その長さはPWMシーケンス上の割当時間に対応するため、各ドライバDはADDR2の関連する記憶素子内に格納されたビットをROW1へ転送し、ROW1のビット2が次の4つのタイムスロットの間ディスプレイされるようにする。ここで、一時記憶装置のADDR2は再利用できるため、各ドライバDはそのデータ・シンボルのビット2をADDR2の関連する記憶素子へ転送することができる。このように、BLOCK2内のADDR2からADDR4はビット2データに対する巡回バッファとして作用する。さらに、各ドライバDはそのデータ・シンボルのビット3を一時記憶装置のADDR8の関連する記憶素子へ転送する。
フレームおよびさらなるフレームが進行するにつれて、一時記憶装置とピクセルアレイに対するタイムスロット当たりのアクセス数は増加して、ピクセルアレイへの4回のライトと、一時記憶装置に対する点在する4つのリードと4つのライトとなることは明らかである。
当業者ならば、この装置および方法に対する適切なアドレス指定およびタイミング制御信号を発生する装置を想定することができる。
一時記憶装置内の各ブロックは巡回バッファとして作用することも明らかである。前記した単純な例に対して、一時記憶装置は、必要なPWM4ビットグレースケールを維持しながら、全フレーム一時記憶装置に対して要求される900個に較べて180(すなわち、15の12行)個の1ビット記憶素子を使用して実施することができ、メモリ要求条件を実質的に節減する。
より一般的に、ここで説明する方法および装置はより高いピクセル・カウントおよびより高いビット深さディスプレイ応用に対する一時記憶装置要求条件の実質的な低減を実現するのにも使用できる。たとえば、8ビット・グレースケールを有する320×240ピクセル・マイクロディスプレイに対して、一時記憶装置は7ブロックに分割することができ、合計320(1ビット)記憶素子の247行、すなわち、79040ビットを有する。614,400(320×240×8)ブロックを有する従来技術一時記憶装置に較べて、本発明はメモリ要求条件が実質的に節減される。
もう1つの実施例では、DATAラインを2つ以上の個別のセクションに分割することができ、1つのセクションはピクセルの列(または行)用であり他は一時記憶装置用である。分割されたDATAラインにより、ピクセルアレイへのアクセスは一時記憶装置へのアクセスとは分離して実施することができ、一時記憶装置へのアクセスはピクセルアレイへのアクセスとは分離して実施することができる。これはアクセス回路に対する容量性装荷を低減することができ、それはより速いアクセス時間および/またはより低い電力浪費をもたらす。さらに、DATA信号はさらに2分割されてピクセルの行または列の2つのセクションをアドレス指定して、全行または列を経てデータを送る必要性を回避し、アクセス時間の改善および/または電力浪費の低減を行う。
さらにもう1つの代替実施例では、DATAラインを使用して一時記憶装置およびピクセルの列(または行)から/へアナログ値を転送することができる。アナログ・システム内で、本発明は従来技術よりも低品質の記憶素子(低または高漏洩)および/または低品質のアナログDATAライン・ドライバを使用することを可能にする。
ある実施例および方法を開示してきたが、当業者ならば特許請求の範囲に明記された本発明の範囲を逸脱することなくこのような実施例および方法を修正できることが前記した開示から自明であろう。たとえば、実施例は有機発光ダイオードディスプレイを考慮しているが、本発明の技術は液晶、または画素が記憶素子を含み個別にまたは列方向、または行方向にアドレス指定される他のディスプレイにも同等に応用できる。
さらに、ビット深さは最下位ビットに割当てられたタイムスロットをサブタイムスロットに分割して増加させることができる。たとえば、前記した4ビットのケースでは、このタイムスロットを3つのサブタイムスロットに分割すると追加ビットをディスプレイして、5ビット・グレースケールを可能にする。3つのタイムスロットの1つは新しい最下位ビットのために使用され、他の2つのサブタイムスロットは古い最下位ビットのために使用される。同様に、このタイムスロットを7つのサブタイムスロットに分割すると6ビット・グレースケールが許される。
Claims (15)
- タイムスロットに分割されたフレームで供給されたビデオデータをピクセルのアレイへ供給する回路であって、前記回路は複数の一時記憶素子を含み、前記素子の少なくともいくつかはフレーム内の異なるタイムスロットの間アレイの異なるピクセルのためにデータを格納するように構成されている回路。
- 請求項1に記載の回路であって、記憶素子は事実上デジタルでありピクセル・ドライバにデジタル値を与える回路。
- 請求項1または2に記載の回路であって、記憶素子は各々が1ビットを格納することができる回路。
- 請求項1または2に記載の回路であって、記憶素子は各々が2ビット以上を格納することができる回路。
- 請求項1に記載の方法であって、パルス振幅変調、パルス幅変調およびパルス符号化変調から選出されたグレースケール発生技術を使用してディスプレイするためにピクセルへデータが供給される回路。
- 前記いずれかの項に記載の回路であって、あるデータを一時記憶素子内に格納することなくピクセルアレイの行または列に直接供給するように構成されている回路。
- 前記いずれかの項に記載の回路であって、データのセグメントの各々がピクセルアレイの行または列の部分に関連しており、データのセグメントを関連する部分へ直接供給するように構成されている回路。
- 前記いずれかの項に記載の回路であって、一時記憶素子へデータを送り、一時記憶素子からピクセルアレイへデータを転送するドライバ回路を含む回路。
- 請求項8に記載の回路であって、請求項1に直接従属する場合、記憶素子は事実上アナログでありドライバ回路にアナログ値を提供することができる回路。
- 前記いずれかの項に記載の回路であって、データを1行ずつ処理するように構成されている回路。
- 前記いずれかの項に記載の回路であって、データを1列ずつ処理するようにされている回路。
- 前記いずれかの項に記載の回路であって、ピクセルのアレイをも含む集積回路である回路。
- ピクセルのアレイおよび請求項1から11のいずれか1項に記載の回路を含むエレクトロルミネセント・ディスプレイ。
- 請求項13に記載のエレクトロルミネセント・ディスプレイであって、各ピクセルは有機発光ダイオードを含むエレクトロルミネセント・ディスプレイ。
- 請求項13に記載のエレクトロルミネセント・ディスプレイであって、シリコン上の液晶(liquid−crystal−over−silicon)またはデジタルライトプロジェクタ(Digital Light Projector)アレイを含むエレクトロルミネセント・ディスプレイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0524400.9A GB0524400D0 (en) | 2005-11-30 | 2005-11-30 | Temporary memory circuits |
PCT/GB2006/004470 WO2007063307A1 (en) | 2005-11-30 | 2006-11-30 | Temporary memory circuits for matrix display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009517706A true JP2009517706A (ja) | 2009-04-30 |
Family
ID=35601521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008542828A Pending JP2009517706A (ja) | 2005-11-30 | 2006-11-30 | マトリクス・ディスプレイ装置用一時記憶回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20110096239A1 (ja) |
EP (1) | EP1955315A1 (ja) |
JP (1) | JP2009517706A (ja) |
KR (1) | KR20080108218A (ja) |
CN (1) | CN101379542A (ja) |
GB (1) | GB0524400D0 (ja) |
WO (1) | WO2007063307A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11100840B2 (en) | 2019-03-29 | 2021-08-24 | Samsung Electronics Co., Ltd. | Display panel and driving method of the display panel |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573283U (ja) * | 1980-06-06 | 1982-01-08 | ||
JPS59177663A (ja) * | 1983-03-29 | 1984-10-08 | Fujitsu Ltd | メモリアクセス方式 |
JPH10143131A (ja) * | 1996-11-06 | 1998-05-29 | Toshiba Corp | 復号画像表示装置とその表示メモリ制御方法 |
JP2002323881A (ja) * | 2001-02-22 | 2002-11-08 | Seiko Epson Corp | 表示ドライバ、表示ユニット及び電子機器 |
JP2005031183A (ja) * | 2003-07-08 | 2005-02-03 | Sony Corp | 画像処理装置および画像処理方法、並びに画像表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300924B1 (en) * | 1994-01-03 | 2001-10-09 | Texas Instruments Incorporated | Displaying video data on a spatial light modulator |
US6201521B1 (en) * | 1995-09-29 | 2001-03-13 | Texas Instruments Incorporated | Divided reset for addressing spatial light modulator |
US6157356A (en) * | 1996-04-12 | 2000-12-05 | International Business Machines Company | Digitally driven gray scale operation of active matrix OLED displays |
GB9907931D0 (en) * | 1999-04-07 | 1999-06-02 | Univ Edinburgh | An optoelectronic display |
GB0024804D0 (en) * | 2000-10-10 | 2000-11-22 | Microemissive Displays Ltd | An optoelectronic device |
US6693385B2 (en) * | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
GB0110802D0 (en) * | 2001-05-02 | 2001-06-27 | Microemissive Displays Ltd | Pixel circuit and operating method |
US20070200803A1 (en) * | 2005-07-27 | 2007-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and driving method and electronic device thereof |
US7986287B2 (en) * | 2005-08-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
US20080095363A1 (en) * | 2006-10-23 | 2008-04-24 | Dicarto Jeffrey M | System and method for causing distortion in captured images |
-
2005
- 2005-11-30 GB GBGB0524400.9A patent/GB0524400D0/en not_active Ceased
-
2006
- 2006-11-30 WO PCT/GB2006/004470 patent/WO2007063307A1/en active Application Filing
- 2006-11-30 EP EP06820375A patent/EP1955315A1/en not_active Withdrawn
- 2006-11-30 US US12/095,354 patent/US20110096239A1/en not_active Abandoned
- 2006-11-30 KR KR1020087015642A patent/KR20080108218A/ko not_active Application Discontinuation
- 2006-11-30 JP JP2008542828A patent/JP2009517706A/ja active Pending
- 2006-11-30 CN CNA2006800504793A patent/CN101379542A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573283U (ja) * | 1980-06-06 | 1982-01-08 | ||
JPS59177663A (ja) * | 1983-03-29 | 1984-10-08 | Fujitsu Ltd | メモリアクセス方式 |
JPH10143131A (ja) * | 1996-11-06 | 1998-05-29 | Toshiba Corp | 復号画像表示装置とその表示メモリ制御方法 |
JP2002323881A (ja) * | 2001-02-22 | 2002-11-08 | Seiko Epson Corp | 表示ドライバ、表示ユニット及び電子機器 |
JP2005031183A (ja) * | 2003-07-08 | 2005-02-03 | Sony Corp | 画像処理装置および画像処理方法、並びに画像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101379542A (zh) | 2009-03-04 |
EP1955315A1 (en) | 2008-08-13 |
WO2007063307A1 (en) | 2007-06-07 |
KR20080108218A (ko) | 2008-12-12 |
GB0524400D0 (en) | 2006-01-04 |
US20110096239A1 (en) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109584809B (zh) | 栅极驱动器和包括其的平板显示装置 | |
US7903104B2 (en) | Spatial modulator display system using two memories and display time slices having differing times | |
US9905159B2 (en) | Digital driving of active matrix displays | |
US20100066720A1 (en) | Data driver and display device | |
US8054266B2 (en) | Display device, driving apparatus for display device, and driving method of display device | |
US8228595B2 (en) | Sequence and timing control of writing and rewriting pixel memories with substantially lower data rate | |
WO2005116971A1 (en) | Active matrix display device | |
WO2006026000A2 (en) | Segmenting a waveform that drives a display | |
WO2008018113A1 (fr) | Appareil de commande de pixel et procédé de commande de pixel | |
US20160300525A1 (en) | Method for displaying images on a matrix screen | |
US7042429B2 (en) | Display device and method of driving same | |
JP2010113050A (ja) | 有機elパネルの駆動回路および駆動方法、ならびにそれらを利用したディスプレイ装置 | |
US20170270888A1 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
US6864870B2 (en) | Liquid crystal display controller with improved dithering and frame rate control and method thereof | |
JP2009517706A (ja) | マトリクス・ディスプレイ装置用一時記憶回路 | |
CN116052598A (zh) | 显示装置及其驱动方法 | |
JP2008170978A (ja) | 表示装置及びその駆動方法 | |
JP7305905B2 (ja) | 画像表示システム | |
US11227561B2 (en) | Display driver circuit suitable for applications of variable refresh rate | |
JP2009053576A (ja) | アクティブマトリクス型表示装置 | |
US10984718B2 (en) | Display device and driving method thereof | |
US20090040214A1 (en) | Signal processor, liquid crystal display device including the same, and method of driving liquid crystal display device | |
JP2007521520A (ja) | ディスプレイ装置及び駆動方法 | |
US20120105468A1 (en) | Display Device And Display Device Driving Method | |
CN109545131B (zh) | 显示驱动器、显示装置以及操作显示驱动器的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120928 |