KR101834573B1 - 액정표시장치용 메모리 및 이를 포함하는 액정표시장치 - Google Patents

액정표시장치용 메모리 및 이를 포함하는 액정표시장치 Download PDF

Info

Publication number
KR101834573B1
KR101834573B1 KR1020110088687A KR20110088687A KR101834573B1 KR 101834573 B1 KR101834573 B1 KR 101834573B1 KR 1020110088687 A KR1020110088687 A KR 1020110088687A KR 20110088687 A KR20110088687 A KR 20110088687A KR 101834573 B1 KR101834573 B1 KR 101834573B1
Authority
KR
South Korea
Prior art keywords
pin
liquid crystal
block
crystal panel
pins
Prior art date
Application number
KR1020110088687A
Other languages
English (en)
Other versions
KR20130025271A (ko
Inventor
최동근
김성영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110088687A priority Critical patent/KR101834573B1/ko
Publication of KR20130025271A publication Critical patent/KR20130025271A/ko
Application granted granted Critical
Publication of KR101834573B1 publication Critical patent/KR101834573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

인쇄회로기판 상의 부품 개수 감소 및 부품 실장 영역을 줄여 제조 비용을 절감할 수 있는 액정표시장치용 메모리 및 이를 포함하는 액정표시장치가 제공된다. 액정표시장치용 메모리는 다수의 핀을 포함하며, 액정패널의 정보들을 저장하기 위한 제1 블록과 타이밍 제어부의 옵션 정보들을 저장하기 위한 제2 블록을 포함한다.

Description

액정표시장치용 메모리 및 이를 포함하는 액정표시장치{Memory for liquid crystal display and liquid crystal display device comprising the same}
본 발명은 액정표시장치용 메모리 및 이를 포함하는 액정표시장치에 관한 것으로, 보다 상세하게는 인쇄회로기판 상의 부품 개수 감소 및 부품 실장 영역을 줄여 제조 비용을 절감할 수 있는 액정표시장치용 메모리 및 이를 포함하는 액정표시장치에 관한 것이다.
최근 노트북 및 개인 휴대 통신 장치와 같은 휴대용 전자장치의 보급 증가와 더불어 디지털 가전기기 및 개인용 컴퓨터의 시장 증가는 꾸준히 지속되고 있다. 이러한 장치들과 사용자 사이의 최종 연결 매체인 디스플레이 장치들은 경량화 및 저전력화 기술을 요구하고, 이에 따라 기존의 음극선관(Cathode Ray Tube: CRT)가 아닌 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광소자(Organic Electro-Luminescence Display: OELD)와 같은 평판 디스플레이(FPD) 장치들이 일반화되는 추세이다.
액정표시장치는 액정패널, 액정패널에 빛을 조사하는 백라이트 유니트, 외부로부터 전달된 시스템 신호 중 일부를 구동신호와 게이트 신호 등으로 변환하여 출력하는 타이밍 제어부, 구동신호를 데이터전압으로 변환하여 액정패널의 데이터 라인들에 공급하는 데이터 구동부, 게이트 신호를 스캔전압으로 변환하여 액정패널의 게이트 라인들에 공급하는 게이트 구동부 등을 구비한다.
여기서, 외부로부터 전달된 시스템 신호 중 일부를 구동신호와 게이트 신호 등으로 변환하여 출력하는 타이밍 제어부와 액정패널의 정보들과 타이밍 제어부의 옵션 정보들을 저장하는 각각의 메모리들, 예를 들면, 이이피롬(Electrically Erasable and Programmable Read-Only Memory: EEPROM)들이 인쇄회로기판에 실장되어 있다.
도 1은 종래 인쇄회로기판 상에 실장된 액정패널의 정보들을 저장하는 메모리를 나타낸 도면이고, 도 2는 종래 액정패널의 정보들을 저장하는 메모리를 구동하기 위한 회로도이고, 도 3은 종래 타이밍 제어부의 옵션 정보들을 저장하는 메모리를 구동하기 위한 회로도이다.
도 1을 참조하면, 종래 액정패널의 정보들을 저장하는 메모리하는 다수의 핀을 포함한다. 여기서, 제1 내지 제3 핀(A0 내지 A2)은 메모리의 어드레스를 지정하기 위한 핀이며, 제4 핀은 접지전압(GND)이 인가되는 핀이고, 제5 핀은 구동전압(Vcc)인가되는 핀이며, 제6 핀(Write Prohibition: WP)은 데이터의 라이트를 금지하는 핀이고, 제7 핀(Serial Clock Line: SCL)으로 외부에서 제공되는 클럭이 인가되는 핀이고, 제8 핀(Serial Data Line: SDL)은 외부에서 제공되는 데이터가 인가되는 핀이다. 이때, 제7 내지 제8핀은 I2C(Inter Intergrated Circuit) 통신 방식을 사용한다.
도 2 내지 도 3을 참조하면, 메모리의 용도에 따라 어드레스를 구분해서 사용하고 있으며, 액정패널의 정보들을 저장하기 위한 메모리(10)의 어드레스는 예를 들면, “000”으로 설정할 수 있으며, 타이밍 제어부의 옵션 정보들을 저장하기 위한 메모리(20)의 어드레스는 예를 들면, “010”으로 설정할 수 있다.
상기와 같이, 액정패널의 정보들을 저장하는 메모리와 타이밍 제어부의 옵션 정보들을 저장하는 메모리로서, 동일한 이이피롬을 사용하는 경우, 액정패널의 정보들을 저장하는 메모리와 타이밍 제어부의 옵션 정보들을 저장하는 메모리가 동일한 버스 라인을 사용하여 데이터 통신을 수행하게 되므로 버스 충돌이 발생하게 된다. 이로 인해 데이터 통신 장애가 발생할 수 있다.
또한, 인쇄회로기판 상에 액정패널의 정보들을 저장하는 메모리와 타이밍 제어부의 옵션 정보들을 저장하는 메모리를 각각 실장하게 되므로, 인쇄회로기판 상에 실장되는 부품이 증가하게 되고, 이로 인해 인쇄회로기판의 부품 실장 영역이 증가하게 되며, 제조 비용이 증가하게 되는 단점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 액정패널의 정보들을 저장하는 메모리와 타이밍 제어부의 옵션 정보들을 저장하는 메모리를 하나의 칩으로 구현함으로써 인쇄회로기판 상의 부품 개수 감소 및 부품 실장 영역을 줄여 제조 비용을 절감할 수 있는 액정표시장치용 메모리 및 이를 포함하는 액정표시장치를 제공함에 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적들을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치용 메모리는 다수의 핀을 포함하며, 액정패널의 정보들을 저장하기 위한 제1 블록과 타이밍 제어부의 옵션 정보들을 저장하기 위한 제2 블록을 포함한다.
상기 다수의 핀은 제1 내지 제8 핀을 포함한다.
상기 제1 내지 제3 핀은 상기 제1 블록을 제어한다.
상기 제1 핀은 상기 제1 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제2 핀은 상기 액정패널의 정보들을 리드(read)와 라이트(write)하기 위한 클럭이 인가되는 핀이며, 상기 제3 핀은 상기 액정패널의 정보들이 리드 또는 라이트 되는 핀이다.
상기 제5 내지 제8 핀은 상기 제2 블록을 제어한다.
상기 제5 핀은 상기 제2 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제6 핀은 데이터의 라이트를 금지하는 핀이고, 상기 제7 핀은 타이밍 제어부의 옵션 정보들을 리드와 라이트 하기 위한 클럭이 인가되는 핀이며, 상기 제8 핀은 타이밍 제어부의 옵션 정보들이 리드 또는 라이트 되는 핀이다.
상기 제4 핀은 접지전압(GND)이 인가되는 핀이다.
상기 제2 및 제3 핀과 상기 제7 및 제8 핀은 각각 I2C(Inter Intergrated Circuit) 통신 방식을 사용한다.
상기 제1 및 제2 블록은 각각 내부적으로 어드레스가 고정된다.
상기 제1 및 제2 블록은 각각 이이피롬이다.
또한, 본 발명의 일 실시예에 따른 액정표시장치는 화상을 표시하는 액정패널, 상기 액정패널을 구동하기 위한 다수의 제어 신호를 생성하는 타이밍 제어부, 상기 액정패널의 정보들을 저장하기 위한 제1 블록과 상기 타이밍 제어부의 옵션 정보들을 저장하기 위한 제2 블록을 포함하는 액정표시장치용 메모리, 상기 타이밍 제어부로부터 제공되는 상기 제어 신호에 의해 상기 액정패널의 게이트 라인을 구동하는 게이트 구동부 및 상기 타이밍 제어부로부터 제공되는 상기 제어 신호에 의해 상기 액정패널의 데이터 라인을 구동하는 데이터 구동부를 포함한다.
상기 액정표시장치용 메모리는 제1 내지 제8 핀을 포함한다.
상기 제1 내지 제3 핀은 상기 제1 블록을 제어한다.
상기 제1 핀은 상기 제1 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제2 핀은 상기 액정패널의 정보들을 리드(read)와 라이트(write)하기 위한 클럭이 인가되는 핀이며, 상기 제3 핀은 상기 액정패널의 정보들이 리드 또는 라이트 되는 핀이다.
상기 제5 내지 제8 핀은 상기 제2 블록을 제어한다.
상기 제5 핀은 상기 제2 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제6 핀은 데이터의 라이트를 금지하는 핀이고, 상기 제7 핀은 타이밍 제어부의 옵션 정보들을 리드와 라이트 하기 위한 클럭이 인가되는 핀이며, 상기 제8 핀은 타이밍 제어부의 옵션 정보들이 리드 또는 라이트 되는 핀이다.
상기 제4 핀은 접지전압(GND)이 인가되는 핀이다.
상기 제2 및 제3 핀과 상기 제7 및 제8 핀은 각각 I2C(Inter Intergrated Circuit) 통신 방식을 사용한다.
상기 제1 및 제2 블록은 각각 내부적으로 어드레스가 고정된다.
상기 제1 및 제2 블록은 각각 이이피롬이다.
상술한 바와 같이, 본 발명에 따른 액정표시장치용 메모리 및 이를 포함하는 액정표시장치는 액정패널의 정보들을 저장하는 메모리와 타이밍 제어부의 옵션 정보들을 저장하는 메모리를 하나의 칩으로 구현함으로써 인쇄회로기판 상의 부품 개수 감소 및 부품 실장 영역을 줄여 제조 비용을 절감할 수 있는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치용 메모리 및 이를 포함하는 액정표시장치는 액정패널의 정보들을 저장하는 메모리의 어드레스와 타이밍 제어부의 옵션 정보들을 저장하는 메모리의 어드레스를 각각 내부적으로 고정하여 사용함으로써 제1 블록과 제2 블록에서 사용하는 데이터 및 클럭 버스 라인을 각각 사용할 수 있고, 이에 따라 통신 버스 라인의 충돌로 인한 데이터 통신의 장애를 방지할 수 있는 효과를 제공한다.
도 1은 종래 인쇄회로기판 상에 실장된 액정패널의 정보들을 저장하는 메모리를 나타낸 도면.
도 2는 종래 액정패널의 정보들을 저장하는 메모리를 구동하기 위한 회로도.
도 3은 종래 타이밍 제어부의 옵션 정보들을 저장하는 메모리를 구동하기 위한 회로도.
도 4는 본 발명의 일 실시예에 따른 액정표시장치를 나타내는 도면.
도 5는 본 발명의 일 실시예에 따른 메모리를 나타내는 도면.
도 6은 본 발명의 일 실시예에 따른 메모리의 내부 블록도를 나타내는 도면.
도 7은 본 발명의 일 실시예에 따른 어드레스 테이블을 나타내는 도면.
도 8은 본 발명의 일 실시예에 따른 제1 블록의 내부 블록도를 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치용 메모리 및 이를 포함하는 액정표시장치의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 4를 참조하면, 액정패널(110)은 등가 회로로 볼 때 다수의 표시 신호 라인(GL, DL)과 이에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)를 포함한다.
여기서, 표시 신호 라인(GL, DL)은 게이트 신호를 전달하는 다수의 게이트 라인(GL)과 데이터 신호를 전달하는 데이터 라인(DL)을 포함한다. 게이트 라인(GL)은 행방향으로 뻗어 있으며 서로가 거의 평행하고 데이터 라인(DL)은 열방향으로 뻗어 있으며 서로가 거의 평행하다.
각 단위 화소는 표시 신호 라인(GL, DL)에 연결된 스위칭 소자(TFT)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(TFT)는 TFT 기판에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 제공 단자는 각각 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되어 있다.
액정 커패시터(Clc)는 TFT 기판의 화소 전극과 컬러 필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 화소 전극은 스위칭 소자(TFT)에 연결되며 공통 전극은 컬러 필터 기판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 여기에서, 공통 전극이 TFT 기판에 구비되는 경우도 있으며 이때에는 두 전극이 모두 선형 또는 막대형으로 만들어진다.
유지 커패시터(Cst)는 TFT 기판에 구비된 별개의 신호 라인(도시하지 않음)과 화소 전극이 중첩되어 이루어지며 이 별개의 신호 라인에는 공통 전압(Vcom) 등의 정해진 전압이 인가된다. 그러나, 유지 커패시터(Cst)는 화소 전극이 절연체를 매개로 바로 위의 전단 게이트 라인과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극에 대응하는 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 기판의 해당 영역에 형성할 수 있으며, 또한, TFT 기판의 화소 전극 위 또는 아래에 형성할 수도 있다.
액정패널(110)의 TFT 기판 및 컬러 필터 기판 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착된다.
게이트 구동부(120)는 액정패널(110)의 게이트 라인(GL)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트 라인(GL)에 인가한다.
데이터 구동부(130)는 액정패널(110)의 데이터 라인(DL)에 연결되어 있으며, 감마 전압 발생부(미도시)로부터 제공된 다수의 감마 전압에 기초하여 다수의 계조 전압을 생성하고, 생성된 계조 전압을 선택하여 데이터 신호로서 단위 화소에 인가하며 통상 다수의 집적 회로로 이루어진다.
타이밍 제어부(140)는 게이트 구동부(120) 및 데이터 구동부(130) 등의 동작을 제어하는 제어 신호(CONT1, CONT2)를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(120) 및 데이터 구동부(130)에 제공한다.
메모리(150)은 내부에 액정패널(110)의 정보들을 저장하는 메모리와 타이밍 제어부(140)의 옵션 정보들을 저장하는 메모리를 각각 구비한다. 이에 대한 자세한 설명은 도 2 내지 도 5를 참조하여 설명하기로 한다.
도면에 도시하지 않았으나, 구동 전압 발생부 다수의 구동 전압을 생성한다. 예를 들어, 구동 전압 발생부는 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성한다.
이하에서 액정표시장치의 표시 동작에 대하여 좀더 상세하게 설명한다.
타이밍 제어부(140)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 타이밍 제어부(140)는 제공 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정패널(110)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(120)로 제공하고 데이터 제어 신호(CONT2)와 처리된 영상 신호(DAT)를 데이터 구동부(130)로 제공한다.
여기서, 게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다. 이 중, 출력 인에이블 신호(OE)와 게이트 클록 신호(CPV)는 구동 전압 발생부로 제공된다.
데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 제공 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터 라인(DL)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 '공통 전압에 대한 데이터 전압의 극성'을 줄여 '데이터 전압의 극성'이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
데이터 구동부(130)는 타이밍 제어부(140)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 단위 화소에 대응하는 영상 데이터(DAT)를 차례로 제공받고, 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환한다.
게이트 구동부(120)는 타이밍 제어부(140)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트 라인(GL)에 인가하여 이 게이트 라인(GL)에 연결된 스위칭 소자(TFT)를 턴온시킨다.
하나의 게이트 라인(GL)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(TFT)가 턴온되어 있는 동안[이 기간을 '1H' 또는 '1 수평 주기(horizontal period)'이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(130)는 각 데이터 전압을 해당 데이터 라인(DL)에 공급한다. 데이터 라인(DL)에 공급된 데이터 전압은 턴온된 스위칭 소자(TFT)를 통해 해당 단위 화소에 인가된다.
액정 분자들은 화소 전극과 공통 전극이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 TFT 기판 및 컬러 필터 기판에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
이러한 방식으로, 한 프레임(frame) 동안 모든 게이트 라인(GL)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 단위 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 단위 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(130)에 인가되는 반전 신호(RVS)의 상태가 제어된다('프레임 반전'). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터 라인을 통하여 흐르는 데이터 전압의 극성이 바뀌거나('라인 반전'), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다('도트 반전').
도 5는 본 발명의 일 실시예에 따른 메모리를 나타내는 도면이고, 도 6은 본 발명의 일 실시예에 따른 메모리의 내부 블록도를 나타내는 도면이고, 도 7은 본 발명의 일 실시예에 따른 어드레스 테이블을 나타내는 도면이고, 도 8은 본 발명의 일 실시예에 따른 제1 블록의 내부 블록도를 나타내는 도면이다.
도 2 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 메모리(150)는 다수의 핀(a, b)을 포함한다. 여기서, 제1 핀(V_EDID)은 제1 블록(152)을 구동하기 위한 구동전압이 인가되는 핀이고, 제2 핀(EDID_CLK)은 액정패널의 정보들을 리드(read)와 라이트(write)하기 위한 클럭이 인가되는 핀이며, 제3 핀(EDID_DATA)은 액정패널의 정보들이 리드 또는 라이트 되는 핀이고, 제4 핀(GND)은 접지전압이 인가되는 핀이다. 이때, 제2 및 제3 핀은 I2C(Inter Intergrated Circuit) 통신 방식을 사용한다.
또한, 제5 핀(DVCC)은 제2 블록(154)을 구동하기 위한 구동전압이 인가되는 핀이고, 제6 핀(WP)은 데이터의 라이트를 금지하는 핀이고, 제7 핀(TCON_CLK)은 타이밍 제어부의 옵션 정보들을 리드와 라이트하기 위한 클럭이 인가되는 핀이며, 제8 핀(TCON_DATA)은 타이밍 제어부의 옵션 정보들이 리드 또는 라이트 되는 핀이다. 이때, 제7 및 제8 핀은 I2C(Inter Intergrated Circuit) 통신을 사용한다.
본 발명의 일 실시예에서는 메모리(150)는 내부에 액정패널의 정보들을 저장하는 제1 블록(152)과 타이밍 제어부(140)의 옵션 정보들을 저장하는 제2 블록(154)을 포함한다.
여기서, 제1 및 제2 블록(152, 154)은 각각 이이피롬일 수 있으며, 제1 블록(152)에는 액정패널의 크기(inch)와 해상도 및 타이밍 정보 등이 저장될 수 있다. 제2 블록(154)에는 타이밍 제어부(54)의 옵션 정보들이 저장될 수 있다.
종래 기술에서는 메모리(150)의 제1 내지 제3 핀을 어드레스를 지정하는 어드레스 핀으로 사용하였으나, 본 발명의 일 실시예에 따른 메모리(150)의 제1 내지 제3 핀을 액정패널의 정보들을 저장하는 제1 블록(152)의 제어 핀으로 사용한다. 또한, 본 발명의 일 실시예에 따른 메모리(150)의 제5 내지 제8핀을 타이밍 제어부(140)의 옵션 정보들을 저장하는 제2 블록(53)의 제어 핀으로 사용한다. 이에 따라 액정패널의 정보들을 저장하는 제1 블록(152)은 어드레스가 내부적으로 고정되며, 타이밍 제어부(140)의 옵션 정보들을 저장하는 제2 블록(154)은 어드레스가 내부적으로 고정될 수도 있고, 고정되지 않을 수 도 있다.
즉, 본 발명의 메모리(150)는 하나의 IC 패키지내에 두 개의 정보를 별도로 저장하는 메모리 로직인 제1 및 제2 블록(152, 154)이 구비되는 것으로, 제2 블록(154)은 종래와 동일하게 지정된 I2C 통신 핀을 그대로 이용하며, 제2 블록(152)은 기존의 데이터어드레스 지정을 위한 핀을 I2C 통신 핀으로 이용하는 것을 특징으로 한다.
여기서, 액정패널의 정보들을 저장하는 제1 블록(152)은 도 4에서와 같이, 어드레스 테이블에 따라 내부적으로 어드레스가 고정된다. 어드레스 테이블의 최하위 비트(Least Significant Bit: LSB)는 제1 블록(152)의 리드 및 라이트 기능으로 예를 들면, 0 또는 1로 셋팅될 수 있다. 제1 내지 제 제3 비트(A0 내지 A2)는 제1 블록(152)을 액정패널의 정보들을 저장하기 위한 메모리로 사용하기 위해 지정하는 어드레스로 예를 들면, “000”로 셋팅될 수 있다. 본 발명의 일 실시예서는 내부적으로 제1 내지 제 제3 비트(A0 내지 A2)가 “000”로 고정될 수 있다. 제4 내지 제6 비트와 최상위 비트(Most Significant Bit: MSB)는 예를 들면, “1010”로 셋팅될 수 있다.
또한, 타이밍 제어부(140)의 옵션 정보들을 저장하는 제2 블록(154)은 도 4에서와 같이, 어드레스 테이블에 따라 내부적으로 어드레스가 고정되는 경우, 어드레스 테이블의 최하위 비트(Least Significant Bit: LSB)는 제2 블록(154)의 리드 및 라이트 기능으로 예를 들면, 0 또는 1로 셋팅될 수 있다. 제1 내지 제 제3 비트(A0 내지 A2)는 제2 블록(154)을 타이밍 제어부(140)의 옵션 정보들을 저장하기 위한 메모리로 사용하기 위해 지정하는 어드레스로 예를 들면, “010”로 셋팅될 수 있다. 본 발명의 일 실시예서는 내부적으로 제1 내지 제 제3 비트(A0 내지 A2)가 “010”로 고정될 수 있다. 제4 내지 제6 비트와 최상위 비트(Most Significant Bit: MSB)는 예를 들면, “1010”로 셋팅될 수 있다.
이러한 구조에 따라, 제1 및 제2 블록(152, 154)은 각각 별도의 메모리로서 독립적으로 동작하게 되며, 따라서 액정표시장치의 서로 다른 장치인 타이밍 제어부 및 외부시스템 간의 데이터의 리드 및 라이트가 동시에 진행될 수 있다.
즉, 제1 및 제 블록(152, 154)은 하나의 칩으로 구현되지만, 각각 별도의 어드레스를 할당받아 별도의 통신 핀을 이용하게 되며, 따라서 두 개의 메모리로 동작된다.
도 8를 참조하면, 본 발명의 일 실시예에 따른 제1 블록(152)은 내부에 메모리 어레이(251), 어드레스 디코더(252), 어드레스 레지스터(253), 데이터 레지스터(254), 컨트롤 로직(255), 전압 생성부(256) 및 전압 검출부(257)을 포함할 수 있다. 여기서, 제1 블록은 Rohm 사의 이이피롬 내부를 예를 들어 설명하기로 한다.
메모리 어레이(251)는 예를 들면, 2kbit의 용량을 갖으며, 입력 및 출력되는 데이터들이 저장되는 공간이다.
어드레스 디코더(252)는 전압 생성부(256)에서 생성된 리드 또는 라이트 신호와 어드레스 레지스터(253)로부터 신호를 제공 받아 메모리에서 사용되는 선택 신호 예를 들면, 칩셀렉트 신호를 생성한다.
어드레스 레지스터(253)는 외부에서 입력되는 액정패널의 정보들(EDID_DATA)과 클럭(EDID_CLK) 및 컨트롤 로직(255)으로부터 신호를 제공 받아 어드레스 디코더(252)로 전달한다. 또한, 어드레스 레지스터(253)는 메모리의 어드레스를 기억하는 레지스터로, 실행 중인 명령 어드레스 또는 다음에 실행할 명령의 위치를 저장하는 역할을 한다.
데이터 레지스터(254)는 컨트롤 로직(255), 전압 생성부(256) 및 외부에서 입력되는 액정패널의 정보들(EDID_DATA)을 입력 받으며, 각종 데이터를 처리하여 메모리 어레이(251)로 전달하거나 또는 메모리 어레이(251)로부터 데이터를 제공받는다.
컨트롤 로직(255)은 외부에서 입력되는 액정패널의 정보들(EDID_DATA)과 클럭(EDID_CLK) 및 전압 검출부(257)로부터 제공된 신호를 처리하여 어드레스 레지스터(253)로 신호를 전달한다.
전압 생성부(256)은 컨트롤 로직(255)과 전압 검출부(257)로부터 신호를 제공받아 메모리 내부에서 사용되는 리드 및 라이트 신호 등을 생성한다.
전압 검출부(257)는 데이터의 레벨을 검출하는 역할을 한다.
상기와 같이, 본 발명의 일 실시예에서는 액정패널의 정보들을 저장하는 메모리와 타이밍 제어부의 옵션 정보들을 저장하는 메모리를 하나의 칩으로 구현함으로써 인쇄회로기판 상의 부품 개수 감소 및 부품 실장 영역을 줄여 제조 비용을 절감할 수 있다.
또한, 본 발명의 일 실시예에서는 액정패널의 정보들을 저장하는 메모리의 어드레스와 타이밍 제어부의 옵션 정보들을 저장하는 메모리의 어드레스를 각각 내부적으로 고정하여 사용함으로써 제1 블록과 제2 블록에서 사용하는 데이터 및 클럭 버스 라인을 각각 사용할 수 있다. 이에 따라 통신 버스 라인의 충돌로 인한 데이터 통신의 장애를 방지할 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110: 액정패널 120: 게이트 구동부
130: 데이터 구동부 140: 타이밍 제어부
150: 메모리 152: 제1 블록
154: 제2 블록 251: 메모리 어레이
252: 어드레스 디코더 253: 어드레스 레지스터
254: 데이터 레지스터 255: 컨트롤 로직
256: 전압 생성부 257: 전압 검출부

Claims (20)

  1. 다수의 핀을 포함하며, 액정패널의 정보들을 저장하기 위한 제1 블록과 타이밍 제어부의 옵션 정보들을 저장하기 위한 제2 블록을 포함하고,
    상기 다수의 핀 중 제1 내지 제3핀은 상기 제1 블록을 제어하고,
    상기 다수의 핀 중 제5 내지 제8핀은 상기 제2 블록을 제어하고,
    상기 제1 핀은 상기 제1 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제2 핀은 상기 액정패널의 정보들을 리드(read)와 라이트(write)하기 위한 클럭이 인가되는 핀이며, 상기 제3 핀은 상기 액정패널의 정보들이 리드 또는 라이트 되는 핀이고, 상기 제5 핀은 상기 제2 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제6 핀은 데이터의 라이트를 금지하는 핀이고, 상기 제7 핀은 상기 타이밍 제어부의 옵션 정보들을 리드와 라이트 하기 위한 클럭이 인가되는 핀이며, 상기 제8 핀은 상기 타이밍 제어부의 옵션 정보들이 리드 또는 라이트 되는 핀인 액정표시장치용 메모리.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제4 핀은 접지전압(GND)이 인가되는 핀인 것을 특징으로 하는 액정표시장치용 메모리.
  8. 제1항에 있어서,
    상기 제2 및 제3 핀과 상기 제7 및 제8 핀은 각각 I2C(Inter Intergrated Circuit) 통신 방식을 사용하는 것을 특징으로 하는 액정표시장치용 메모리.
  9. 제1항에 있어서,
    상기 제1 및 제2 블록은 각각 내부적으로 어드레스가 고정된 것을 특징으로 하는 액정표시장치용 메모리.
  10. 제1항에 있어서,
    상기 제1 및 제2 블록은 각각 이이피롬인 것을 특징으로 하는 액정표시장치용 메모리.
  11. 화상을 표시하는 액정패널;
    상기 액정패널을 구동하기 위한 다수의 제어 신호를 생성하는 타이밍 제어부;
    상기 액정패널의 정보들을 저장하기 위한 제1 블록과 상기 타이밍 제어부의 옵션 정보들을 저장하기 위한 제2 블록을 포함하는 액정표시장치용 메모리;
    상기 타이밍 제어부로부터 제공되는 상기 제어 신호에 의해 상기 액정패널의 게이트 라인을 구동하는 게이트 구동부; 및
    상기 타이밍 제어부로부터 제공되는 상기 제어 신호에 의해 상기 액정패널의 데이터 라인을 구동하는 데이터 구동부를 포함하고,
    상기 액정표시장치용 메모리가 포함하는 제1 내지 8핀 중 상기 제1 내지 제3 핀은 상기 제1 블록을 제어하고, 상기 제1 내지 8핀 중 상기 제5 내지 제8 핀은 상기 제2 블록을 제어하고,
    상기 제1 핀은 상기 제1 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제2 핀은 상기 액정패널의 정보들을 리드(read)와 라이트(write)하기 위한 클럭이 인가되는 핀이며, 상기 제3 핀은 상기 액정패널의 정보들이 리드 또는 라이트 되는 핀이고, 상기 제5 핀은 상기 제2 블록을 구동하기 위한 구동전압이 인가되는 핀이고, 상기 제6 핀은 데이터의 라이트를 금지하는 핀이고, 상기 제7 핀은 상기 타이밍 제어부의 옵션 정보들을 리드와 라이트 하기 위한 클럭이 인가되는 핀이며, 상기 제8 핀은 상기 타이밍 제어부의 옵션 정보들이 리드 또는 라이트 되는 핀인 것을 특징으로 하는 액정표시장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제11항에 있어서,
    상기 제4 핀은 접지전압(GND)이 인가되는 핀인 것을 특징으로 하는 액정표시장치.
  18. 제11항에 있어서,
    상기 제2 및 제3 핀과 상기 제7 및 제8 핀은 각각 I2C(Inter Intergrated Circuit) 통신 방식을 사용하는 것을 특징으로 하는 액정표시장치.
  19. 제11항에 있어서,
    상기 제1 및 제2 블록은 각각 내부적으로 어드레스가 고정된 것을 특징으로 하는 액정표시장치.
  20. 제11항에 있어서,
    상기 제1 및 제2 블록은 각각 이이피롬인 것을 특징으로 하는 액정표시장치.
KR1020110088687A 2011-09-01 2011-09-01 액정표시장치용 메모리 및 이를 포함하는 액정표시장치 KR101834573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110088687A KR101834573B1 (ko) 2011-09-01 2011-09-01 액정표시장치용 메모리 및 이를 포함하는 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110088687A KR101834573B1 (ko) 2011-09-01 2011-09-01 액정표시장치용 메모리 및 이를 포함하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20130025271A KR20130025271A (ko) 2013-03-11
KR101834573B1 true KR101834573B1 (ko) 2018-03-06

Family

ID=48177016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088687A KR101834573B1 (ko) 2011-09-01 2011-09-01 액정표시장치용 메모리 및 이를 포함하는 액정표시장치

Country Status (1)

Country Link
KR (1) KR101834573B1 (ko)

Also Published As

Publication number Publication date
KR20130025271A (ko) 2013-03-11

Similar Documents

Publication Publication Date Title
TWI716757B (zh) 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置
US8115720B2 (en) Liquid crystal display device and method for driving the same
KR20190046420A (ko) Oled 표시패널 및 oled 표시장치
US8866799B2 (en) Method of driving display panel and display apparatus for performing the same
US20130249969A1 (en) Liquid crystal display device
US8847871B2 (en) Timing control apparatus and display device having the same
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
US9418612B2 (en) Liquid crystal display and method for driving the same
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
CN110428767B (zh) 显示面板的驱动电路及显示装置
US20090122034A1 (en) Display device, and driving apparatus and driving method thereof
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
US20080180452A1 (en) Display device and driving method thereof
US8471796B2 (en) Apparatus for providing grayscale voltages and display device using the same
US20080195841A1 (en) Driving apparatus of display device and driving method thereof
KR101206726B1 (ko) 표시 장치
KR101834573B1 (ko) 액정표시장치용 메모리 및 이를 포함하는 액정표시장치
KR101968178B1 (ko) 타이밍 제어부 및 이를 포함하는 액정표시장치
KR20130046680A (ko) 표시장치
KR102316559B1 (ko) 표시 모듈 및 표시 장치
KR20070079486A (ko) 구동 장치 및 이를 포함하는 표시 장치
KR100973808B1 (ko) 액정 표시 장치
KR20130031091A (ko) 액정표시장치
KR102278329B1 (ko) 표시장치
JP5220939B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant