DE112009000238B4 - Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung - Google Patents

Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung Download PDF

Info

Publication number
DE112009000238B4
DE112009000238B4 DE112009000238.2T DE112009000238T DE112009000238B4 DE 112009000238 B4 DE112009000238 B4 DE 112009000238B4 DE 112009000238 T DE112009000238 T DE 112009000238T DE 112009000238 B4 DE112009000238 B4 DE 112009000238B4
Authority
DE
Germany
Prior art keywords
source
field effect
effect transistor
region
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112009000238.2T
Other languages
English (en)
Other versions
DE112009000238T5 (de
Inventor
Robert Xu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of DE112009000238T5 publication Critical patent/DE112009000238T5/de
Application granted granted Critical
Publication of DE112009000238B4 publication Critical patent/DE112009000238B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine Vorrichtung umfassend:
eine Mehrzahl von Sourcekontakten (110) innerhalb eines Feldeffekttransistors,
eine Mehrzahl von Feldeffekttransistorzellen innerhalb des Feldeffekttransistors, wobei jede Zelle einen entsprechenden Sourcekontakt (110) aufweist,
eine Sourceverbindung (160) innerhalb des Feldeffekttransistors, und
eine Mehrzahl von Sourcesicherungsstreifen (155), die in einer korrespondierenden Ätzung durch eine kontinuierliche Einkapselungsschicht (150) angeordnet sind, wobei mindestens ein Bereich einer Gateregion (120) nicht durch die kontinuierliche Einkapselungsschicht (150) eingekapselt ist, wobei die kontinuierliche Einkapselungsschicht (150) zwischen der Sourceverbindung (160) und der Mehrzahl an Sourcekontakten (110) innerhalb des Feldeffekttransistors angeordnet ist, und wobei jeder Sourcekontakt (110) mit der Sourceverbindung (160) durch einen gegebenen der Mehrzahl an Sourcesicherungsstreifen (155) gekoppelt ist, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.

Description

  • Hintergrund
  • Da sich die Halbleiterherstellungstechnologie weiterentwickelt, werden Vorrichtungen wie beispielsweise Feldeffekttransistoren (FET) weiter kleiner und weniger teuer. Die Gestaltung und die Anordnung solcher Vorrichtungen sind beschränkt durch technologiespezifische Mindestgrößen, Abstände, Ausrichtungen und Überlappungen der verschiedenen Strukturen der Vorrichtung und der Herstellungsmittel. Während des Herstellens ist ein Prozentsatz der Vorrichtungen in Folge von Verarbeitungsvariationen defekt.
  • Eine typische Leistungs-MOSFET-Vorrichtung kann Tausende oder Millionen paralleler MOSFET-Zellen aufweisen. Die große Anzahl von parallel vernetzten Zellen gestattet es der Vorrichtung, einen hohen Strom zu handhaben und einen niedrigen Widerstandswert aufzuweisen. Im Allgemeinen ist die Anzahl der in der Vorrichtung vorhandenen Zellen größer, je höher die zulässige Stromstärke der Vorrichtung ist. Wenn eine einzelne Zelle in der Vorrichtung defekt ist, wie beispielsweise bei einem Gate zu Source- oder Source zu Drain-Kurzschluss, beschädigt der Defekt üblicherweise die gesamte Vorrichtung. Daher muss, wenn eine Zelle defekt ist, die ganze Vorrichtung verworfen werden, was den Herstellertrag mindert. Die massive parallele Zellenstruktur macht es ebenfalls schwierig, die Vorrichtung zu überprüfen. Insbesondere sind nicht-katastrophale Defekte zwischen Source zu Gate und Drain zu Gate nicht leicht erfassbar. Die nicht-katastrophale Vorrichtung kann daher eine Funktionssicherheit bewirken, die mit der Vorrichtung und/oder der Elektronik, in der sie verwendet wird, ausgegeben wird.
  • Aus der US 2006 / 0 285 414 A1 ist eine Sicherungsschaltung und eine elektronische Schaltung bekannt, die zur Ausgabe eines Signals in Abhängigkeit vom Bruch von Sicherungen dienen, auch wenn die Widerstände der defekten Sicherungen unterschiedlich sind, wodurch Leckströme reduziert und der Stromverbrauch gesenkt werden. Die Sicherungsschaltung beinhaltet eine Vielzahl von Sicherungsleitungen, die jeweils eine Sicherung beinhalten, die über einen MOS-Transistor und eine Konstantstromquelle mit einer niederpotenziellen Erdleitung und einer potenzialfreien Leitung verbunden ist. Die Sicherungsleitungen beinhalten auch jeweils einen Wechselrichter mit einer Eingangsklemme, die zwischen dem MOS-Transistor und der Konstantstromquelle geschaltet ist. Eine Referenzschaltung ist parallel zu den Sicherungsleitungen geschaltet und beinhaltet eine Stromquelle, einen Transistor und einen in Reihe geschalteten Widerstand. Der Transistor der Referenzschaltung hat einen Eingangsanschluss, der mit seinem Steueranschluss und dem Steueranschluss jedes MOS-Transistors verbunden ist.
  • Aus der US 4 742 425 A ist ein mehrzelliger Transistor bekannt, der spannungsgesteuerte Schalter umfasst, die zwischen einer Verbindungsleiste und dem Verbindungspunkt einer Sicherungsverbindung mit dem von der Basis entfernten Basisanschluss verbunden sind. Dieser Transistor zielt darauf ab, dass eine besonders sichere automatische Trennung einer defekten Transistorzelle erreicht wird. Dementsprechend ist es möglich, in der integrierten Technologie breitere Strukturen für den Basissicherungseinsatz zu verwenden und die Anforderungen an die Endgenauigkeit zu senken.
  • Aus der DE 199 26 107 C1 ist eine Fuse für eine Halbleiteranordnung bekannt, die vertikal in dieser zwischen einem Kontakt und vorzugsweise einem Buried-Layer in einem Hohlraum eingeführt ist.
  • Aus der DE 103 58 324 A1 ist eine Leistungstransistorzelle bekannt, die mit einem Gate-Zellenanschluss und einer mit dem Gate-Zellenanschluss verbundenen Gateleiterstruktur mit einem an ein Gatedielektrikum anschließenden Elektrodenabschnitt zur Steuerung der Leistungstransistorzelle ausgestaltet ist. Ferner offenbart das Dokument ein Leistungstransistorbauelement mit Schmelzsicherung.
  • Zusammenfassung
  • Hier dargestellte Ausführungsformen sind auf selbstreparierende Transistoren gerichtet. In einer Ausführungsform umfasst eine Vorrichtung , umfassend eine Mehrzahl von Sourcekontakten innerhalb eines Feldeffekttransistors, eine Mehrzahl von Feldeffekttransistorzellen innerhalb des Feldeffekttransistors, wobei jede Zelle einen entsprechenden Sourcekontakt aufweist, eine Sourceverbindung innerhalb des Feldeffekttransistors, und eine Mehrzahl von Sourcesicherungsstreifen, die in einer korrespondierenden Ätzung durch eine kontinuierliche Einkapselungsschicht angeordnet sind, wobei mindestens ein Bereich einer Gateregion nicht durch die kontinuierliche Einkapselungsschicht eingekapselt ist, wobei die kontinuierliche Einkapselungsschicht zwischen der Sourceverbindung und der Mehrzahl an Sourcekontakten innerhalb des Feldeffekttransistors angeordnet ist, und wobei jeder Sourcekontakt mit der Sourceverbindung durch einen gegebenen der Mehrzahl an Sourcesicherungsstreifen gekoppelt ist, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
  • In einer anderen Ausführungsform umfasst ein integrierter Schaltkreis (IC) eine kontinuierliche Drainregion, eine Gateregion, eine Mehrzahl von Sourceregionen, eine Mehrzahl von Körperregionen, die zwischen der kontinuierlichen Drainregion und der Mehrzahl von Sourceregionen sowie zwischen der ersten und der zweiten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen angeordnet ist, sowie eine Gate-Isolatorregion. Die Gateregion ist oberhalb der Drainregion angeordnet, während ein erster Bereich der Gateregion als eine erste Mehrzahl von im Wesentlichen parallelen länglichen Strukturen ausgebildet ist und ein zweiter Bereich der Gateregion ist als eine zweite Mehrzahl von im Wesentlichen parallelen länglichen Strukturen ausgebildet, die rechtwinklig zu der ersten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen ist. Die Mehrzahl von Sourceregionen ist benachbart einem Umfang der Gateregion zwischen der ersten und der zweiten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen angeordnet ist. Die Mehrzahl von Körperregionen ist zwischen der kontinuierlichen Drainregion und der Mehrzahl von Sourceregionen sowie zwischen der ersten und der zweiten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen angeordnet. Die Gate-Isolatorregion ist zwischen der Gateregion und der Mehrzahl von Sourceregionen, zwischen der Gateregion und der Mehrzahl von Körperregionen und zwischen der Gateregion und der kontinuierlichen Drainregion angeordnet. Der (IC) umfasst ebenso eine Mehrzahl von Sourcekontakten, wobei jeder Sourcekontakt an eine entsprechende Sourceregion und Körperregion gekoppelt ist, eine Sourceverbindung, eine kontinuierliche dielektrische Schicht, die zwischen der Mehrzahl von Sourcekontakten und der Sourceverbindung angeordnet ist, und eine Mehrzahl von Sourcesicherungsstreifen, die in korrespondierenden Gräben durch die kontinuierliche dielektrische Schicht angeordnet sind, wobei wenigstens ein Bereich der Gateregion nicht in der kontinuierlichen dielektrischen Schicht eingeschlossen ist, wobei jeder Sourcesicherungsstreifen einen gegebenen Sourcekontakt mit der Sourceverbindung koppelt, und was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
  • In noch einer anderen Ausführungsform umfasst ein Herstellverfahren einer Feldeffekttransistorvorrichtung das Ausbilden einer Mehrzahl von Feldeffekttransistorzellen, wobei jede Zelle eine Sourceregion umfasst. Das Verfahren umfasste ebenso das Ausbilden einer Mehrzahl von Sourcekontakten, einer Mehrzahl von Sourcesicherungsstreifen, das Ausbilden einer kontinuierlichen dielektrischen Schicht, die zwischen der Mehrzahl von Sourcekontakten und der Sourceverbindung angeordnet ist sowie einer Sourceverbindung. Jeder vorhandene Sourcekontakt wird mit einer entsprechenden Sourceregion gekoppelt. Die Mehrzahl von Sourcesicherungsstreifen sind in einer korrespondierenden Ätzung in der kontinuierlichen dielektrischen Schicht angeordnet, wobei wenigstens ein Bereich einer Gateregion nicht in der kontinuierlichen dielektrischen Schicht eingeschlossen ist. Jeder Sourcesicherungsstreifen ist an einen entsprechenden Sourcekontakt gekoppelt. Die Sourceverbindung ist an die Mehrzahl von Sourcesicherungsstreifen gekoppelt, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
  • Allgemein offenbart diese Schrift einen selbstreparierenden Feldeffekttransistor. Eine Vorrichtung eines selbstreparierende Feldeffekttransistors (FET) umfasst gemäß einer Ausführungsform eine Mehrzahl von FET-Zellen, die jeweils einen Sicherungsstreifen aufweisen. Die Sicherungsstreifen sind angepasst, um während eines Hochstromereignisses in einer entsprechenden Zelle durchzubrennen.
  • Figurenliste
  • Ausführungsformen der vorliegenden Technologie sind beispielhaft und nicht mittels Beschränkungen in den Figuren der begleitenden Zeichnungen dargestellt, in denen gleiche Bezugszeichen sich auf gleiche Elemente beziehen und in denen:
    • 1 eine Schnittansicht einer Vorrichtung eines beispielhaften Graben-Metall-Oxid-Halbleiter-Feldeffekttransistors (TMOSFET) gemäß einer Ausführungsform der vorliegenden Technologie zeigt.
    • 2 zeigt eine Schnittansicht der beispielhaften TMOSFET-Vorrichtung mit einem durchgebrannten Sourcesicherungsstreifen gemäß einer Ausführungsform der vorliegenden Technologie.
    • 3 zeigt eine Schnittansicht eines beispielhaften Sourcesicherungsstreifens gemäß einer Ausführungsform der vorliegenden Technologie.
    • 4 zeigt einen Graphen eines beispielhaften Chipwiderstands gemäß einer Ausführungsform der vorliegenden Technologie.
    • 5 zeigt einen Graphen von beispielhaften Zeiten, die erforderlich sind, um einen Sourcesicherungsstreifen zu schmelzen, gemäß einer Ausführungsform der vorliegenden Technologie.
    • 6A bis 6D zeigen ein Flussdiagramm eines Verfahrens zum Herstellen eines Graben-Metall-Oxid-Halbleiter-Feldeffekttransistors (TMOSFET) mit einer geschlossenen Zelle, gemäß einer Ausführungsform der vorliegenden Technologie.
    • 7A bis 7M zeigen ein Blockdiagramm, dass das Verfahren zum Herstellen eines Graben-Metall-Oxid-Halbleiter-Feldeffekttransistors (TMOSFET) mit einer geschlossenen Zelle gemäß einer Ausführungsform der vorliegenden Technologie darstellt.
    • 8 zeigt eine Schnittansicht einer Vorrichtung eines beispielhaften ebenen bzw. planaren Metall-Oxid-Halbleiter-Feldeffekttransistors (TMOSFET) gemäß einer anderen Ausführungsform der vorliegenden Technologie.
    • 9 zeigt eine Schnittansicht einer Vorrichtung eines beispielhaften vertikalen Sperrschicht-Feldeffekttransistors (JFET) gemäß einer anderen Ausführungsform der vorliegenden Technologie.
  • Detaillierte Beschreibung der Erfindung
  • Bezug genommen wird nun im Detail auf die Ausführungsformen der vorliegenden Technologie, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind. Während die vorliegende Technologie in Verbindung mit diesen Ausführungsformen beschrieben wird, versteht es sich, dass diese nicht dazu gedacht sind, die Erfindung auf diese Ausführungsform zu beschränken. Im Gegenteil ist die Erfindung dazu gedacht, Alternativen sowie Modifikationen und Äquivalente abzudecken, die innerhalb des Bereichs der Erfindung enthalten sind, wie er durch die beigefügten Ansprüche definiert ist. Weiterhin sind in der folgenden detaillierten Beschreibung der vorliegenden Technologie zahlreiche spezifische Details dargelegt, um ein vollständiges Verständnis der vorliegenden Technologie bereitzustellen. Allerdings versteht es sich, dass die vorliegende Technologie ohne diese spezifischen Details genutzt werden kann. In anderen Fällen sind wohlbekannte Verfahren, Abläufe, Komponenten und Schaltkreise nicht im Detail beschrieben worden, um nicht unnötig die Aspekte der vorliegenden Technologie zu verdecken.
  • Ausführungsformen der vorliegenden Erfindung umfassen selbstreparierende Feldeffekttransistoren (FET) sowie Verfahren zum Herstellen derselben. Insbesondere ist eine Sicherung zu jeder einzelnen Zelle der FET-Vorrichtungen mit massiven parallelen Zellenstrukturen hinzugefügt. Wenn eine Zelle defekt ist brennt übermäßiger Strom durch die Zelle die Zelle durch, was die defekte Zelle automatisch abschaltet. Die Zelle kann vertikal mit der Zelle ausgerichtet sein und muss daher nicht im Wesentlichen den Oberflächenbereich der Zelle vergrößern. Die FET-Vorrichtungen können MOSFETs, JFETs oder ähnliches sein. Weiterhin können die FET-Vorrichtungen eine vertikale oder ebene bzw. planare Topologie aufweisen.
  • Es ist bevorzugt, dass die FET-Vorrichtungen im Wesentlichen symmetrisch sind. Insbesondere können die Source bzw. die Quelle und Drains der FET-Vorrichtungen im Wesentlichen getauscht sein. Daher versteht es sich, dass hierin die Verwendung des Begriffs „Source“ bzw. „Quelle“ auch äquivalent zu „Drain“ ist, wenn Source und Drains gegeneinander ausgetauscht sind.
  • Bezug nehmend auf 1 ist eine Vorrichtung 100 eines beispielhaften Vertikal-Graben-Metall-Oxid-Halbleiter-Feldeffekttransistors (TMOSFET) gemäß einer Ausführungsform der vorliegenden Technologie gezeigt. Wie dargestellt kann der FET ein Graben-Metall-Oxid-Halbleiter-Feldeffekttransistor (TMOSFET) mit geschlossenen Zellen sein. Der geschlossene Zellen-TMOSFET 100 umfasst eine Mehrzahl von vertikalen MOSFET-Zellen, wobei jede Zelle eine Sourceregion, eine Körperregion, eine Gateregion sowie eine Drainregion aufweist. Die vertikalen MOSFET-Zellen sind miteinander parallel geschaltet.
  • Die MOSFET-Vorrichtung kann eine Mehrzahl von Source/Körperkontakten 110, eine Mehrzahl von Sourceregionen 115, eine Gateregion 120, eine Gate-Isolatorregion 125, eine Mehrzahl von Körperregionen 130, eine Drainregion 135, 140 sowie eine Drainverbindung 145 aufweisen. Die Drainregion 135, 140 kann optional einen ersten Drainbereich 140 umfassen, der üblicherweise als eine Driftregion bezeichnet wird, sowie einen zweiten Drainbereich 135, der üblicherweise als die Drainregion bezeichnet wird. Die MOSFET-Vorrichtung umfasst ebenso eine Einkapselschicht 150, eine Mehrzahl von Sourcesicherungsstreifen 155 sowie eine Sourceverbindung 160 .
  • Die Körperregionen 130, die Sourceregionen 115, die Gateregion 120 und die Gate-Isolatorregion 125 sind oberhalb der Drainregion 135, 140 angeordnet. Ein erster Bereich der Gateregion 120 und der Gate-Isolatorregion 125 ist im Wesentlichen als parallele längliche Struktur 121 ausgebildet. Ein zweiter Bereich der Gateregion 120 und der Gate-Isolatorregion 125 ist im Wesentlichen senkrecht zur parallelen länglichen Struktur 122 ausgebildet. Der erste und der zweite Bereich der Gateregion 120 sind alle miteinander verbunden und bilden die Mehrzahl der Zellen. Die Körperregionen 130 sind innerhalb der Mehrzahl der Zellen angeordnet, die durch die Gateregion 120 gebildet werden. Die Gate-Isolatorregion 125 umgibt die Gateregion 120 . Somit ist die Gateregion 120 elektrisch von den umgebenden Regionen durch die Gate-Isolatorregion 125 isoliert. Die Sourceregionen 115 sind in der Mehrzahl der Zellen entlang des Umfangs der Gate-Isolatorregion 125 ausgebildet.
  • In einer Ausführungsform sind die Sourceregionen 115 und die Drainregion 140 stark n-dotierte (+N) Halbleiter, wie beispielsweise mit Phosphor oder Arsen dotiertes Silizium. Die Körperregionen 130 sind p-dotierte (P) Halbleiter, wie beispielsweise mit Bor dotiertes Silizium. Die Gateregion 120 ist ein stark n-dotierter Halbleiter (N+), wie beispielsweise mit Phosphor dotiertes Polysilizium. Die Gate-Isolatorregion 150 kann ein Isolator wie beispielsweise ein Siliziumdioxid sein.
  • Ein Source/Körperkontakt 110 ist mit der Sourceregion 115 und der Körperregion 130 jeder Zelle gekoppelt. Somit koppelt der Körper/Sourcekontakt 110 die Sourceregion 115 an die Körperregion 130 jeder Zelle. Die Einkapselschicht ist zwischen der Gateregion 120, der Sourceregion 115, den Source/Körperkontakten 110, den Sourcesicherungsstreifen 155 und der Sourceverbindung 160 angeordnet. Die Sourcesicherungsstreifen 155 sind zwischen den Source/Körperkontakten 110 und der Sourceverbindung 160 angeordnet. Die Sourceverbindung 160 koppelt die Mehrzahl der Sourceregionen 115, um eine gemeinsame Source bzw. Quelle der Vorrichtung zu bilden. Die Sourcesicherungsstreifen 155 erstrecken sich vertikal von den Source/Körperkontakten 115 oben auf jeder einzelnen Zelle und verbrauchen daher keinen zusätzlichen lateralen bzw. seitlichen Oberflächenbereich in der Vorrichtung 100.
  • Wenn das Potenzial der Gateregion 120 in Bezug auf die Sourceregionen 115 über die Grenzwertspannung der Vorrichtung 100 erhöht ist wird ein leitender Kanal in der Körperregion 130 entlang des Umfangs der Gate-Isolatorregion 125 induziert. Die Vorrichtung 100 wird dann Strom zwischen der Drainregion 140 und den Sourceregionen 115 leiten. Dementsprechend befindet sich die Vorrichtung 100 in ihrem angeschalteten Zustand.
  • Wenn das Potenzial der Gateregion 120 unter die Grenzwertspannung abgesenkt ist, dann ist der Kanal nicht länger induziert. Als ein Ergebnis wird ein zwischen der Drainregion 140 und den Sourceregionen 115 angelegtes Spannungspotenzial es nicht bewirken, dass Strom dazwischen fließt. Dementsprechend befindet sich die Vorrichtung in ihrem abgeschalteten Zustand und die durch die Körperregion 130 und die Drainregion 140 gebildete Verbindung unterstützt die über Source und Drain angewandte Spannung.
  • Wenn die Drainregion 135, 140 einen zweiten Bereich 135 umfasst, der oberhalb des ersten Bereichs 140 angeordnet ist, dann ist der zweite Bereich der Drainregion 135 ein leicht n-dotierter (N-) Halbleiter, beispielsweise mit Phosphor oder Arsen dotiertes Silizium, und der erste Bereich der Drainregion 140 ist ein stark n-dotierter (N+) Halbleiter, beispielsweise mit Phosphor dotiertes Silizium. Der leicht n-dotierte (N-) zweite Bereich der Drainregion 135 resultiert in einer Verarmungsregion, die sich in beide, die Körperregionen 130 und den zweiten Bereich der Drainregion 135, erstreckt, wodurch der Durchgreifeffekt reduziert ist. Dementsprechend agiert der leicht n-dotierte (N-) zweite Bereich der Drainregion 135, um die Durchschlagsspannung des geschlossenen Zellen-TMOSFETs 200 zu erhöhen.
  • Die Kanalbreite des geschlossenen Zellen-TMOSFETs 100 ist eine Funktion der Summe der Breite der Sourceregionen 115. Dementsprechend hat der geschlossene Zellen-TMOSFET 100 einen relativ niedrigen Kanalwiderstand (beispielsweise Drain zu Source Durchlasswiderstand Rds-on). Der niedrige Kanalwiderstand reduziert Leistungsverluste indem geschlossenen Zellen-TMOSFET 100. Ähnlicherweise ist die Gate zu Drain-Kapazität des geschlossenen Zellen-TMOSFET 100 eine Funktion des Überlappungsbereichs zwischen dem Boden der Gateregion 120 und der Drainregion 140.
  • In einer Ausführungsform kann die Einkapselung 150 ein Dielektrikum wie beispielsweise, allerdings nicht beschränkt auf, BPSG sein. Die Source/Körperkontakte 110 können aus einem Metall mit einem hohen Schmelzpunkt hergestellt sein, beispielsweise, allerdings nicht beschränkt auf, Tantal, Titan, Wolfram, Titannitrit, Tantalnitrit und/oder Titansilicid. Der Sourcesicherungsstreifen 155 kann aus einem Metall mit einem niedrigen Schmelzpunkt hergestellt sein, beispielsweise, allerdings nicht beschränkt auf, Kupfer, Aluminium, Bismut, Indium und/oder Zinn. Die Sourceverbindung 160 kann aus einem Metall mit einem hohen oder niedrigen Schmelzpunkt oder einer Kombination davon hergestellt sein.
  • In einer Ausführungsform kann der Sourcesicherungsstreifen 155 im Wesentlichen fest sein. Wenn ein relativ hoher Strom durch die Source bzw. Quelle einer vorhandenen Zelle fließt, dann wird sich die Wärme in dem entsprechenden Sourcesicherungsstreifen konzentrieren. Die Wärme schmilzt das Metall des vorhandenen Sicherungsstreifens und bewirkt ein örtliches Schmelzen der umgebenden Einkapselung 150 . Das örtliche Schmelzen der umgebenden Einkapselung bildet einen Hohlraum, in den das Metall mit dem niedrigen Schmelzpunkt des Sourcesicherungsstreifens fließen wird, wodurch ein Bruch in dem Sourcesicherungsstreifen erzeugt wird. Wenn sich ein Bruch in dem Sourcesicherungsstreifen ausbildet, dann ist die Sicherung „durchgebrannt“ und der Hochstrompfad durch die Zelle ist unterbrochen.
  • In einer anderen Ausführungsform kann jeder Sourcesicherungsstreifen 155 einen Hohlraum aufweisen, wie in 1 dargestellt. Dieser Hohlraum kann sich im Wesentlichen über die Länge des Sourcesicherungsstreifens 155 erstrecken oder über lediglich einen Bereich der Länge des Sourcesicherungsstreifens 155 . Wenn ein relativ hoher Strom durch die Source bzw. Quelle einer vorhandenen Zelle fließt, dann wird sich die Wärme in dem Hohlraum konzentrieren. Die Wärme schmilzt das Metall des vorhandenen Sicherungsstreifens 255, was bewirkt, dass es in den Hohlraum fließt und einen Bruch in dem Sourcesicherungsstreifens 255 erzeugt, wie in 2 dargestellt. Wenn ein Bruch in dem Sourcesicherungsstreifen 255 ausgebildet wird, dann ist die Sicherung „durchgebrannt“ und der Hochstrompfad durch die Zelle ist unterbrochen. Darüber hinaus oder alternativ zu dem Metallschmelzen des Sourcesicherungsstreifens kann der hohe Strom eine Elektromigration des Metalls in dem Sourcesicherungsstreifen bewirken. Die Elektromigration alleine oder in Kombination mit dem thermischen Schmelzen des Sourcesicherungsstreifenmetalls kann ein Durchbrennen des Sicherungsstreifens bewirken.
  • Jeder Sicherungsstreifen 255 ist konstruiert, um durchzubrennen, bevor die entsprechende Zelle andere Zellen beschädigt. Eine typische MOSFET-Zelle überträgt ungefähr 0,1 mA in Gleichspannungsbetriebsart (DC-Betriebsart) und 0,5 mA in Impulsbetriebsart. Wenn eine vorhandene Zelle defekt ist und es ist ein Hochstrompfad (beispielsweise ein Kurzschluss) zwischen Gate zu Source, Gate zu Drain oder Source zu Drain vorhanden, dann wird der Einschalstromstoß in der vorhandenen Zelle stufenweise größer und erreicht üblicherweise 10 bis 100 mA. Die Sicherungsstreifen sind konstruiert, um durchzubrennen, bevor die entsprechende Zelle dieses Hochstromniveau erreicht, was ein Beschädigen des Rests der Zellen in der Vorrichtung verhindert. Dementsprechend ist die defekte Zelle abgeschaltet und der Rest der Zellen bleibt funktionsfähig. Die Vorrichtung ist daher mit wenig oder keinem Leistungsabbau selbstreparierend.
  • Bezug nehmend auf 3 ist ein beispielhafter Sourcesicherungsstreifen gemäß einer Ausführungsform der vorliegenden Technologie gezeigt. Der Sourcesicherungsstreifen 310 kann eine Höhe von L, einen inneren Durchmesser von d und einen äußeren Durchmesser von D aufweisen. Der Sourcesicherungsstreifen kann auf einem Source/Körperkontakt 320 ausgebildet sein, der x Mal y groß ist. In einer Ausführungsform kann der Source/Körperkontakt eine Abmessung von x = y = 2,5 um aufweisen. In einer Ausführungsform kann der Sourcesicherungsstreifen aus Aluminium sein. Aluminium ist charakterisiert durch die folgenden Parameter: Dichte (fest) 2698 kg/m<3>; Dichte (flüssig) 2400 kg/m<3>; Schmelzpunkt 933,5 K; Siedepunkt 2740 K; Schmelzenthalpie 10,67 KJ/mol; Verdampfungsenthalpie 293,72 KJ/mol; spezifischer Widerstand (fest) 2,66E-08 Ohm M; Wärmekapazität (fest) 24,35 JK/mol und molare Masse 26,98 g.
  • In einer beispielhaften Ausführungsform wird für eine FET-Vorrichtung mit einem Sourcesicherungsstreifen angenommen, dass keine Wärme an die Umgebung verloren wird und die Wärmekapazität zwischen der Raumtemperatur und dem Schmelzpunkt konstant ist. Das Raumvolumen des Hohlraums in dem Sourcesicherungsstreifen 300 ist im Wesentlichen gleich zu dem Aluminiumvolumen des Sourcesicherungsstreifens 310. Die Schmelzenergie wird als die Summe der Wärme, die zum Anheben der Temperatur erforderlich ist, und der Schmelzenthalpie angenommen. Die Anzahl von parallelen Zellen in der beispielhaften Vorrichtung kann ungefähr 1.000.000 Zellen betragen. Für den Chip wird angenommen, dass er bei einer Raumtemperatur von 295 K arbeitet.
  • Der individuelle Widerstand des Sourcesicherungsstreifenbereichs kann gemäß Gleichung 1 wie folgt errechnet werden: r = ρ * L * 4 / [ π * ( D 2 − d 2 ) ]
    Figure DE112009000238B4_0001
  • Der Chipwiderstand in Folge der hinzugefügten Aluminiumsicherung kann gemäß Gleichung 2 wie folgt errechnet werden: R = r / N
    Figure DE112009000238B4_0002
    wobei N die Anzahl von parallelen Zellen ist. Die zum Schmelzen einer Zellensicherung erforderliche Energie kann gemäß Gleichung 3 wie folgt errechnet werden: E = V o l u m e n * d _ * ( C p * Δ T + Δ H S c h m e l z e ) / A W
    Figure DE112009000238B4_0003
    wobei AW das Atomgewicht, d die Dichte, Cp die molare Wärmekapazität und ΔHSchmelze die Schmelzenthalpie ist. Dementsprechend kann die erforderliche Zeit zum Schmelzen des Sourcesicherungsstreifens für eine Zelle gemäß Gleichung 4 wie folgt errechnet werden: t = E R I 2 = { L ∗ [ π ∗ ( D 2 − d 2 ) ] 4 ∗ d ∗ ∗ C p ∗ Δ T + Δ H S c h m e l z e ) / A W { ρ ∗ L ∗ 4 / [ π ∗ ( D 2 − d 2 ) ]   } ∗ I 2 = { [ π ∗ ( D 2 − d 2 ) ] 4 } 2 ∗ d ∗ ∗ ( C p ∗ Δ T + Δ H S c h m e l z e ) A W ∗ ρ ∗ I 2
    Figure DE112009000238B4_0004
  • Nun Bezug nehmend auf 4 ist ein Graph eines beispielhaften Chipwiderstands gemäß einer Ausführungsform der vorliegenden Technologie gezeigt. Der Graph vergleicht von Sourcesicherungsstreifen mit unterschiedlichen Querschnittsbereichen gegenüber einer Vorrichtung ohne den Sourcesicherungsstreifen den Chipwiderstandsbeitrag gegen die Länge. Wie in einer ersten graphischen Darstellung abgebildet ist der Chipwiderstand für einen geschlossenen Zellen-TMOSFET ohne einen Sourcesicherungsstreifen im Wesentlichen konstant. Die zweite graphische Darstellung zeigt den Chipwiderstandbeitrag von Sourcesicherungsstreifen die einen inneren Durchmesser von 0,35 µm und einem äußeren Durchmesser von 0,5 µm aufweisen. Die dritte graphische Darstellung zeigt den Chipwiderstandbeitrag von Sourcesicherungsstreifen die einen inneren Durchmesser von 0,56 und einen äußeren Durchmesser von 0,8 µm aufweisen. Wie dargestellt nimmt der Chipwiderstandbeitrag ab, wenn der Querschnittsbereich des Sourcesicherungsstreifens zunimmt. Zusätzlich nimmt der Chipwiderstandbeitrag mit zunehmender Sicherungslänge zu. Allerdings liegt für die beispielhaften Sourcesicherungsstreifen der Chipwiderstandbeitrag im Bereich von ungefähr 0,1 µΩ bis 1 µΩ.
  • Nun Bezug nehmend auf 5 ist ein Graph von beispielhaften Zeiten gemäß einer Ausführungsform der vorliegenden Technologie dargestellt, die erforderlich sind, um einen Sourcesicherungsstreifen zu schmelzen. Der Graph vergleicht die Zeit zum Schmelzen der Sicherung gegen den Querschnittsbereich des Sourcesicherungsstreifens für eine Sicherung unter 1,0 mA Dauerstrom. Wie dargestellt nimmt die Zeit zum Schmelzen der Sicherung mit der Zunahme des Querschnittsbereichs der Sicherung zu.
  • Nun Bezug nehmend auf die 6A bis 6D ist ein Verfahren zum Herstellen eines Graben-Metall-Oxid-Halbleiter-Feldeffekttransistors (TMOSFET) mit einer geschlossenen Zelle gemäß einer Ausführungsform der vorliegenden Technologie dargestellt. Das Verfahren zum Herstellen des geschlossenen Zellen-TMOSFET gemäß einer Ausführungsform der vorliegenden Erfindung ist in den 7A bis 7M gezeigt. Wie in den 6A und 7A dargestellt beginnt der Prozess bei 602 mit verschiedenen Anfangsprozessen auf einem Substrat 702, wie beispielweise Reinigen, Abscheiden, Dotieren, Ätzen und/oder ähnlichem. Das Halbleitersubstrat 702 kann Silizium sein, das stark mit Phosphor (N+) dotiert ist. Bei 604 kann eine Halbleiterschicht 704 epitaxisch auf dem Substrat 702 abgeschieden werden. In einer Ausführungsform kann die Halbleiterschicht 704 Silizium sein, das mit Arsen oder Bor dotiert ist. Das epitaxisch aufgetragene Silizium 704 kann mittels Einführen der gewünschten Verunreinigung in die Reaktionskammer dotiert werden. Bei 606 ist ein Photolack abgeschieden und mittels irgendeines bekannten Lithographieprozesses gemustert, um eine Gate-Grabenmaske 706 auszubilden.
  • Nun Bezug nehmend auf 7B sind bei 608 die freiliegenden Bereiche der epitaxischen abgeschiedenen Halbleiterschicht 704 mittels irgendeines bekannten isotropen Ätzverfahrens geätzt. In einer Ausführungsform interagiert ein ionisches Ätzmittel mit der epitaxischen abgeschiedenen Halbleiterschicht, die durch die gemusterte Lackschicht 706 freiliegend ist. Eine Mehrzahl von Gräben 708 ist ausgebildet, so dass ein erster Satz von Gräben im Wesentlichen parallel zueinander und ein zweiter Satz von Gräben (nicht dargestellt) im Wesentlichen senkrecht zu parallel in Bezug auf den ersten Satz von Gräben verläuft.
  • Bei 610 wird die Gate-Grabenmaske 706 unter Verwendung eines geeigneten Photolackabscheiders oder eines Photolack-Veraschungsprozesses entfernt. Nun Bezug nehmend auf 7C ist bei 612 ein Dielektrikum 712 in der Mehrzahl der Gräben 708 ausgebildet. In einer Ausführungsform ist das Dielektrikum 712 mittels Oxidieren der Oberfläche des Siliziums gebildet, um eine Siliziumdioxidschicht auszubilden. Das in den Gräben entstandene Dielektrikum bildet einen ersten Bereich einer Gate-Isolatorregion.
  • Nun Bezug nehmend auf 7D ist bei 614 eine Polysiliziumschicht 714 in dem ersten und dem zweiten Satz von Gräben abgeschieden, um eine Gateregion zu bilden. In einer Ausführungsform ist das Polysilizium 714 in den Gräben durch ein Verfahren wie beispielsweise die Zerlegung von Silan (SiH4) abgeschieden. Das Polysilizium ist dotiert mit n-Typ-Verunreinigungen wie beispielsweise Phosphor oder Arsen. Das Polysilizium 714 kann dotiert werden mittels Einbringen der Verunreinigung während des Abscheidungsprozesses. Bei 616 wird ein Rückätzprozess durchgeführt, um überschüssiges Polysilizium auf der Oberfläche des Wafers zu entfernen. In einer Ausführungsform ist das überschüssige Polysilizium durch einen chemischen mechanischen Polierprozess (CMP-Prozess) entfernt.
  • Nun Bezug nehmend auf 7E ist bei 618 ein zweiter Photolack abgeschieden und gemustert, um eine Körperregionmaske zu bilden. Die Körperregionmaske entspricht der Mehrzahl der Zellen, die durch den Bereich innerhalb der Gateregion definiert sind. Bei 620 ist ein freiliegender Bereich der epitaxischen abgeschiedenen Halbleiterschicht dotiert 704, um die Dotierung der Körperregionen 704 in der Mehrzahl der Zellen einzustellen. In einer Ausführungsform setzt der Dotierprozess eine p-Typ-Verunreinigung wie beispielsweise Bor oder Arsen in die epitaxische abgeschiedene Halbleiterschicht 704 ein. Ein thermischer Hochtemperaturkreisprozess kann verwendet werden, um in der Körperregion ein Dotieren anzutreiben. Bei 622 ist die Körperregionmaske entfernt.
  • Nun Bezug nehmend auf 7F wird bei 624 ein dritter Photolack abgeschieden und gemustert, um eine Sourceregionmaske zu bilden. Die Sourceregionmaske definiert eine Sourceregion in jeder Zelle benachbart der Gateoxidregion. Bei 626 wird der Bereich der ersten Halbleiterschicht, der durch die Sourceregionmaske 724 freiliegend gelassen wurde, dotiert 725, um Sourceregionen 726 zu bilden. In einer Ausführungsform umfasst der Dotierprozess ein starkes Einsetzen einer n-Typ-Verunreinigung, wie beispielsweise Phosphor, in die Mehrzahl von Zellen benachbart der Gateoxidregion 712 . Ein thermischer Hochtemperaturkreisprozess kann verwendet werden, um in der Sourceregion ein Dotieren anzutreiben. Bei 628 wird die Sourceregionmaske entfernt.
  • Nun Bezug nehmend auf 7G ist bei 630 eine dielektrische Schicht 730 auf dem Wafer abgeschieden. In einer Ausführungsform ist die dielektrische Schicht 730 abgeschieden mittels Zerlegung von Tetraethylorthosilicat (TEOS) in einem chemischen Gasphasenabscheidungssystem (CVD-System). Bei 632 ist eine vierte Photolackschicht abgeschieden und gemustert, um eine Source/Körperkontatkmaske 732 oberhalb jeder Zelle zu definieren. Nun Bezug nehmend auf 7H wird bei 634 der Bereich der dielektrischen Schicht 730, der durch die Source/Körperkontaktmaske 732 freiliegend gelassen wurde, geätzt, um die Gate-Isolatorschicht 734 zu bilden. Die Source/Körperkontaktmaske ist bei 636 entfernt.
  • Nun Bezug nehmend auf 7I ist bei 634 eine Source/Körpermetallschicht 738 auf der Oberfläche des Wafers abgeschieden. In einer Ausführungsform ist die Source/Körpermetallschicht 738 durch irgendein bekanntes Verfahren wie beispielsweise Sputtern abgeschieden. Die Source/Körpermetallschicht 738 kann Tantal, Titan, Wolfram, Titannitrit, Tantalnitrit, Titansilicid und/oder ähnliches sein. Solche Metalle sind charakterisiert durch einen relativ hohen Schmelzpunkt im Vergleich zu Kupfer, Aluminium, Bismut, Indium und Zinn. Die Source/Körpermetallschicht 738 bildet einen Kontakt mit dem Körper 720 und den Sourceregionen 726, die durch das gemusterte Dielektrikum 734 freiliegend gelassen wurden. Die Source/Körpermetallschicht 738 ist von der Gateregion 714 durch die gemusterte dielektrische Schicht 734 isoliert. Ein fünfter Photolack ist bei 640 abgeschieden und gemustert, um eine Sourcekontaktmaske auszubilden. Die Sourcekontaktmaske definiert eine Sourcekontaktregion in jeder Zelle. Nun Bezug nehmend auf 7J ist bei 642 die Source/Körpermetallschicht unter Verwendung eines selektiven Atzverfahrens dann gemustert, um die Source/Körperkontakte 742 auszubilden.
  • Nun Bezug nehmend auf 7K ist bei 644 eine zweite dielektrische Schicht 744 auf dem Wafer abgeschieden. In einer Ausführungsform kann die zweite dielektrische Schicht 744 Aufschleuderglas (sein-on Glas) (BPSG) sein. Bei 646 ist eine sechste Photolackschicht 746 abgeschieden und gemustert, um eine Sourcesicherungsstreifenmaske 746 zu definieren. Bei 648 ist der Bereich der zweiten dielektrischen Schicht 744, der durch die Sourcesicherungsstreifenmaske 746 freiliegend gelassen ist, geätzt, um eine Mehrzahl von Gräben 748 zu definieren. Jeder Graben 748 erstreckt sich durch die zweite dielektrische Schicht 744 zu einem entsprechenden Source/Körperkontakt 742 . Die Sourcesicherungsstreifenmaske ist bei 650 entfernt.
  • Nun Bezug nehmend auf 7L ist eine Sourcesicherungsstreifenmetallschicht 752 auf der Oberfläche des Wafers bei 652 abgeschieden. In einer Ausführungsform ist die Sourcesicherungsstreifenmetallschicht 752 mittels irgendeines bekannten Verfahrens abgeschieden, wie beispielsweise chemischer Gasphasenabscheidung (CVD). Die Sourcesicherungsstreifenmetallschicht 752 bildet einen Metallfilm auf den Wänden der Sourcesicherungsstreifengräben 748 und dem freiliegenden Bereich des Source/Körperkontakts 742 . Die Source/Körpermetallschicht kann aus Kupfer, Aluminium, Bismut, Indium, Zinn und/oder ähnlichem sein. Solche Metalle sind charakterisiert durch einen relativ niedrigen Schmelzpunkt im Vergleich zu Tantal, Titan, Wolfram, Titannitrit, Tantalnitrit oder Titansilicid. Nun Bezug nehmend auf 7M ist bei 654 eine Sourceverbindungsmetallschicht 754 auf der Oberfläche des Wafers abgeschieden. Das Sourcekontaktmetall 742, das Sourcesicherungsstreifenmetall 752 und das Sourceverbindungsmetall 754 benachbart der Sourcesicherungsstreifengräben bilden einen Sourcesicherungsstreifen mit einem Hohlraum 755.
  • In einer anderen Ausführungsform können die Sourcesicherungsstreifengräben ein größeres Längenverhältnis aufweisen. Die Sourcesicherungsstreifengräben sind unter Verwendung eines Prozesses wie beispielsweise Sputtern mit einem Metall gefüllt. Eine Photolackschicht ist abgeschieden und gemustert, um einen Sourcesicherungsstreifenhohlraum in dem Metall zu definieren, das in den Sourcesicherungsstreifengräben abgeschieden ist. Ein selektiver Atzprozess wird verwendet, um die ausgesetzten Bereiche des Metalls in den Sourcesicherungsstreifengräben 748 zu entfernen. Die Sourceverbindungsmetallschicht ist dann auf der Oberfläche des Wafers abgeschieden.
  • Bei 656 ist die Sourceverbindungsmetallschicht 754 gemustert, um eine Sourceverbindung auszubilden, die elektrisch an die Sourcekontakte durch die Sourcesicherungsstreifen gekoppelt ist. Bei 658 setzt sich die Herstellung mit verschiedenen anderen Prozessen fort. Die verschiedenen Prozesse umfassen typischerweise Ätzen, Abscheiden, Dotieren, Reinigen, Glühen, Passivieren, Spalten und/oder ähnliches.
  • Nun Bezug nehmend auf 8 ist eine Vorrichtung eines beispielhafte planaren bzw. ebenen Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET) gemäß einer Ausführungsform der vorliegenden Technologie dargestellt. Die ebene MOSFET-Vorrichtung 800 umfasst eine Mehrzahl von Source/Körperkontakten 805, eine Mehrzahl von Sourceregionen 810, eine Gateregion 815, eine Gate-Isolatorregion 820, eine Mehrzahl von Körperregionen 825, eine Drainregion 830, 835 sowie eine Drainverbindung 840. Die ebene MOSFET-Vorrichtung 800 umfasst ebenso eine Einkapselschicht 845, eine Mehrzahl von Sourcesicherungsstreifen 850 sowie eine Sourceverbindung 855 . Die Körperregionen 825, die Sourceregionen 810, die Gateregion 815 sowie die Gate-Isolatorregion 820 sind oberhalb der Drainregion 830, 835 angeordnet. Die Körperregionen 825 sind als eine Mehrzahl von Polygonregionen angeordnet. In einer Ausführungsform sind die Körperregionen 825 Hexagonregionen. Die Drainregion 830, 835 erstreckt sich zwischen jeder Polygonkörperregion 825. Die Sourceregionen 810 sind in den Körperregionen 825 benachbart dem Umfang jeder Körperregion 825 angeordnet, so dass ein Bereich von jeder Körperregion 825 die entsprechende Sourceregion 810 von der Drainregion 830, 835 trennt. Die Sourceregionen 810 sind daher ein Polygonring, der in den Körperregionen 825 angeordnet ist. Die Polygonform der Körperregionen 825 und der Sourceregionen 810 sind angepasst, so dass der Abstand zwischen benachbarten Sources bzw. Quellen 810 relativ konstant über die Vorrichtung 800 ist. Die Gateregion 815 ist benachbart dem Bereich der Drainregion 830, 835, die sich zwischen den Körperregionen 825 nach oben erstreckt, benachbart dem Bereich der Körperregionen 825 zwischen den Sourceregionen 805 und der Drainregion 830, 835 sowie benachbart einem Bereich der Sourceregionen 810 angeordnet. Die Gate-Isolatorregion 820 umgibt die Gateregion 815, wodurch die Gateregion 815 von den Körperregionen 825, den Sourceregionen 810 und der Drainregion 830, 835 getrennt ist. Die Drainregion 830, 835 kann einen ersten Drainbereich 830 benachbart den Körperregionen 825 umfassen, der üblicherweise als eine Driftregion bezeichnet wird, sowie einen zweiten Drainbereich 835, der üblicherweise als die Drainregion bezeichnet wird und von den Körperregionen 825 durch die Driftregion getrennt ist.
  • Die Source/Körperkontakte 805 sind jeweils an entsprechende Regionen von den Körperregionen 825 und den Sourceregionen 810 gekoppelt. Somit koppelt der Source/Körperkontakt 805 die Sourceregion 810 und die Körperregion 825 jeder Zelle. Die Einkapselschicht 845 ist zwischen den Source/Körperkontakten 805 und der Sourceverbindung 855 angeordnet. Die Sourcesicherungsstreifen 850 erstrecken sich durch die Einkapselschicht 845 zwischen den Source/Körperkontakten 805 und der Sourceverbindung 855 . Die Sourcesicherungsstreifen 850 erstrecken sich von den Source/Körperkontakten 805 oben auf jeder einzelnen Zelle vertikal und verbrauchen daher keinen zusätzlichen seitlichen Oberflächenbereich in der Vorrichtung 800.
  • Wenn das Potenzial der Gateregion 815 über die Grenzwertspannung der Vorrichtung 800 erhöht ist, ist ein leitender Kanal in dem Bereich der Körperregion 825 zwischen den Sourceregionen 810 und der Drainregion 830, 835 induziert. Die Vorrichtung 800 wird dann den Strom zwischen der Drainregion 830, 835 und den Sourceregionen 810 leiten. Dementsprechend befindet sich die Vorrichtung 800 in ihrem angeschalteten Zustand. Wenn das Potenzial der Gateregion 815 unter die Grenzwertspannung erniedrigt wird, dann ist der Kanal nicht mehr induziert. Als ein Ergebnis wird ein Spannungspotenzial, das zwischen der Drainregion 830, 835 und den Sourceregionen 810 angelegt wird, keinen Stromfluss dazwischen bewirken. Dementsprechend befindet sich die Vorrichtung in ihrem ausgeschalteten Zustand und die Verbindung, die durch die Körperregion 825 und die Drainregion 830, 835 gebildet ist, unterstützt die Spannung, die über Source und Drain angelegt ist.
  • Jeder Sourcesicherungsstreifen 850 ist konstruiert, um bei einem Stromniveau einer Ausfallart durchzubrennen. Dementsprechend ist eine defekte Zelle ausgeschaltet und der Rest der Zellen bleibt funktionsfähig. Die Vorrichtung 800 ist daher mit wenig oder keinem Leistungsabfall selbstreparierend. In einer Ausführungsform können die Sourcesicherungsstreifen 850 im Wesentlichen fest sein. In einer anderen Ausführungsform können die Sourcesicherungsstreifen 850 jeweils einen Hohlraum umfassen, der sich mindestens über einen Bereich der Länge von jedem Sourcesicherungsstreifen erstreckt.
  • Nun Bezug nehmend auf 9 ist eine Vorrichtung eines beispielhaften vertikalen Sperrschichtfeldeffekttransistors (JFET) gemäß einer Ausführungsform der vorliegenden Technologie gezeigt. Die vertikale JFET-Vorrichtung 900 umfasst eine Mehrzahl von JFET-Zellen 905, 910, 915, wobei jede Zelle einen entsprechenden Sourcekontakt 920 umfasst. Die JFET-Vorrichtung 900 umfasst ebenso eine Sourceverbindung sowie eine Mehrzahl von Sicherungsstreifen 925 . Jeder Sourcesicherungsstreifen 925 koppelt einen vorhandenen Sourcekontakt 920 an die Sourceverbindung (nicht dargestellt). Die Sourcesicherungsstreifen 925 sind angepasst, um bei einem Stromniveau einer Ausfallart durchzubrennen.
  • Ausführungsformen der vorliegenden Erfindung können verwendet werden, um eine oder mehrere Zellen in einer FET-Vorrichtung mit Gate zu Source-, Gate zu Drain- und/oder Source zu Drain-Kurschluss abzuschalten. Der Sicherungsstreifen kann konstruiert sein für beide, ebene und vertikale FET-Vorrichtungen. Das Sicherungselement kann vertikal konstruiert sein, ohne zusätzlichen Siliziumbereich zu verbrauchen. Dementsprechend setzen Ausführungsformen vorteilhafter Weise eine Vorrichtung mit selbstreparierendem Feldeffekttransistor (FET) ein.
  • Konzepte
  • Als kurze Zusammenfassung hat die Schrift mindestens die folgenden breiten Konzepte offenbart.
    • Konzept 1 Eine Vorrichtung, umfassend:
      • eine Mehrzahl von Sourcekontakten innerhalb eines Feldeffekttransistors,
      • eine Mehrzahl von Feldeffekttransistorzellen innerhalb des Feldeffekttransistors, wobei jede Zelle einen entsprechenden Sourcekontakt aufweist,
      • eine Sourceverbindung innerhalb des Feldeffekttransistors, und
      • eine Mehrzahl von Sourcesicherungsstreifen, die in einer korrespondierenden Ätzung durch eine kontinuierliche Einkapselungsschicht angeordnet sind, wobei mindestens ein Bereich einer Gateregion nicht durch die kontinuierlichEinkapselungsschicht eingekapselt ist, wobei die kontinuierliche Einkapselungsschicht zwischen der Sourceverbindung und der Mehrzahl an Sourcekontakten innerhalb des Feldeffekttransistors angeordnet ist, und wobei jeder Sourcekontakt mit der Sourceverbindung durch einen gegebenen der Mehrzahl an Sourcesicherungsstreifen gekoppelt ist, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
    • Konzept 2 Die Vorrichtung gemäß Konzept 1, wobei jeder Sourcesicherungsstreifen einen Hohlraum umfasst.
    • Konzept 3 Die Vorrichtung gemäß Konzept 1, wobei ein entsprechender Sourcesicherungsstreifen während eines Hochstromereignisses in einer defekten Feldeffekttransistorzelle durchbrennt.
    • Konzept 4 Die Vorrichtung gemäß Konzept 1, wobei ein Sourcesicherungsstreifen eine entsprechende Feldeffekttransistorzelle abschaltet, wenn ein Source zu Drain-Kurzschluss in der jeweiligen Feldeffekttransistorzelle auftritt.
    • Konzept 5 Die Vorrichtung gemäß Konzept 1, wobei ein Sourcesicherungsstreifen eine entsprechende Feldeffekttransistorzelle abschaltet, wenn einGate zu Source-Kurzschluss in der jeweiligen Feldeffekttransistorzelle vorliegt.
    • Konzept 6 Die Vorrichtung gemäß Konzept 1, wobei:
      • die Mehrzahl von Sourcekontakten ein Metall umfasst, das einen relativ hohen Schmelzpunkt aufweist, und die Mehrzahl von Sourcesicherungsstreifenein Metall mit einem relativ niedrigen Schmelzpunkt umfasst.
    • Konzept 7 Die Vorrichtung gemäß Konzept 1, wobei die Mehrzahl von Feldeffekttransistorzellen ungefähr 500 bis 5 Milliarden Feldeffekttransistorzellen umfasst.
    • Konzept 8 Die Vorrichtung gemäß Konzept 1, wobei die Feldeffekttransistorzellen ebene Metall-Oxid-Feldeffekttransistorzellen umfassen.
    • Konzept 9 Die Vorrichtung gemäß Konzept 1, wobei die Feldeffekttransistorzellen vertikale Metalloxidhalbleiterfeldeffekttransistorzellen umfassen.
    • Konzept 10 Die Vorrichtung gemäß Konzept 1, wobei die Sourcekontakte, Sourcesicherungsstreifen und Sourceverbindung in einer Achse rechtwinklig zu einer Herstellungsoberfläche der Feldeffekttransistorvorrichtung ausgerichtet sind.
    • Konzept 11 Ein integrierter Schaltkreis, umfassend: eine kontinuierliche Drainregion, eine Gateregion, die oberhalb der kontinuierlichen Drainregion angeordnet ist, wobei ein erster Bereich der Gateregion ausgebildet ist als eine erste Mehrzahl von im Wesentlichen parallelen länglichen Strukturen und ein zweiter Bereich der Gateregion als eine zweite Mehrzahl von im Wesentlichen parallelen länglichen Strukturen ausgebildet ist, die rechtwinklig zu der ersten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen ist, eine Mehrzahl von Sourceregionen, die benachbart einem Umfang der Gateregion zwischen der ersten und der zweiten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen angeordnet ist, eine Mehrzahl von Körperregionen, die zwischen der kontinuierlichen Drainregion und der Mehrzahl von Sourceregionen sowie zwischen der ersten und der zweiten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen angeordnet ist, eine Gate-Isolatorregion, die zwischen der Gateregion und der Mehrzahl von Sourceregionen, zwischen der Gateregion und der Mehrzahl von Körperregionen sowie zwischen der Gateregion und der kontinuierlichen Drainregion angeordnet ist, eine Mehrzahl von Sourcekontakten, wobei jeder Sourcekontakt an eine entsprechende Sourceregion und Körperregion gekoppelt ist, eine Sourceverbindung, eine kontinuierliche dielektrische Schicht, die zwischen der Mehrzahl von Sourcekontakten und der Sourceverbindung angeordnet ist und eine Mehrzahl von Sourcesicherungsstreifen, die in korrespondierenden Gräben durch die kontinuierliche dielektrische Schicht angeordnet sind, wobei wenigstens ein Bereich der Gateregion nicht in der kontinuierlichen dielektrischen Schicht eingeschlossen ist, wobei jeder Sourcesicherungsstreifen einen gegebenen Sourcekontakt mit der Sourceverbindung koppelt, und was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
    • Konzept 12 Der integrierte Schaltkreis gemäß Konzept 11, wobei jeder Sourcesicherungsstreifen einen Hohlraum umfasst, der angepasst ist, um Wärme zu konzentrieren.
    • Konzept 13 Der integrierte Schaltkreis gemäß Konzept 11, wobei jeder Sourcesicherungstreifen Metall mit einem Hohlraum umfasst, der sich im Wesentlichen von dem entsprechenden Sourcekontakt zu der Sourceverbindung erstreckt.
    • Konzept 14 Der integrierte Schaltkreis gemäß Konzept 11, wobei jeder Sourcesicherungstreifen ein Metall mit einem Hohlraum umfasst, der im Wesentlichen in einer Mitte des Sourcesicherungsstreifens angeordnet ist.
    • Konzept 15 Der integrierte Schaltkreis-gemäß Konzept 11, wobei jeder Sourcesicherungsstreifen ein Metall umfasst und angepasst ist, um bei einem Stromniveau einer Ausfallart durchzubrennen.
    • Konzept 16 Ein Verfahren zum Herstellen einer Feldeffekttransistorvorrichtung, umfassend:
      • Ausbilden einer Mehrzahl von Feldeffekttransistorzellen, wobei jede Zelle eine Sourceregion umfasst,
      • Ausbilden einer Mehrzahl von Sourcekontakten, wobei jeder vorhandene Sourcekontakt an eine entsprechende Sourceregion gekoppelt ist,
      • Ausbilden einer Sourceverbindung,
      • Ausbilden einer kontinuierlichen dielektrischen Schicht, die zwischen der Mehrzahl von Sourcekontakten und der Sourceverbindung angeordnet ist, und
      Ausbilden einer Mehrzahl von Sourcesicherungsstreifen, die in einer korrespondierenden Ätzung in der kontinuierlichen dielektrischen Schicht angeordnet sind, wobei wenigstens ein Bereich einer Gateregion nicht in der kontinuierlichen dielektrischen Schicht eingeschlossen ist, wobei jeder Sourcesicherungsstreifen zwischen einem entsprechenden Sourcekontakt und der Sourceverbindung gekoppelt ist, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
    • Konzept 17 Das Verfahren gemäß Konzept 16, wobei die Mehrzahl von Sourcesicherungsstreifen ein oder mehrere Metalle aufweist, die ausgewählt sind aus der Gruppe bestehend aus Kupfer, Aluminium, Bismut, Indium und Zinn.
    • Konzept 18 Das Verfahren gemäß Konzept 17, wobei die Mehrzahl von Sourcekontakte ein oder mehrere Metalle umfasst, die ausgewählt sind aus der Gruppe bestehend aus Tantal, Titan, Wolfram, Titannitrid, Tantalnitrid und Titansilicid.
    • Konzept 19 Das Verfahren gemäß Konzept 17, wobei jeder Sourcesicherungsstreifen einen Hohlraum umfasst.
    • Konzept 20 Das Verfahren gemäß Konzept 16, wobei die Mehrzahl von Sourcekontakten ein oder mehrere Metalle umfasst, die ausgewählt sind aus der Gruppe beste hend aus Tantal, Titan, Wolfram, Titannitrid, Tantalnitrid sowie Titansilicid.

Claims (20)

  1. Eine Vorrichtung umfassend: eine Mehrzahl von Sourcekontakten (110) innerhalb eines Feldeffekttransistors, eine Mehrzahl von Feldeffekttransistorzellen innerhalb des Feldeffekttransistors, wobei jede Zelle einen entsprechenden Sourcekontakt (110) aufweist, eine Sourceverbindung (160) innerhalb des Feldeffekttransistors, und eine Mehrzahl von Sourcesicherungsstreifen (155), die in einer korrespondierenden Ätzung durch eine kontinuierliche Einkapselungsschicht (150) angeordnet sind, wobei mindestens ein Bereich einer Gateregion (120) nicht durch die kontinuierliche Einkapselungsschicht (150) eingekapselt ist, wobei die kontinuierliche Einkapselungsschicht (150) zwischen der Sourceverbindung (160) und der Mehrzahl an Sourcekontakten (110) innerhalb des Feldeffekttransistors angeordnet ist, und wobei jeder Sourcekontakt (110) mit der Sourceverbindung (160) durch einen gegebenen der Mehrzahl an Sourcesicherungsstreifen (155) gekoppelt ist, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
  2. Die Vorrichtung gemäß Anspruch 1, wobei jeder Sourcesicherungsstreifen (155) einen Hohlraum umfasst.
  3. Die Vorrichtung gemäß Anspruch 1, wobei ein entsprechender Sourcesicherungsstreifen (155) während eines Hochstromereignisses in einer defekten Feldeffekttransistorzelle durchbrennt.
  4. Die Vorrichtung gemäß Anspruch 1, wobei ein Sourcesicherungsstreifen (155) eine entsprechende Feldeffekttransistorzelle abschaltet, wenn ein Source-zu-Drain-Kurzschluss in der jeweiligen Feldeffekttransistorzelle auftritt.
  5. Die Vorrichtung gemäß Anspruch 1, wobei ein Sourcesicherungsstreifen (155) eine entsprechende Feldeffekttransistorzelle abschaltet, wenn ein Gate zu Source-Kurzschluss in der jeweiligen Feldeffekttransistorzelle vorliegt.
  6. Die Vorrichtung gemäß Anspruch 1, wobei: die Mehrzahl von Sourcekontakten (110) ein Metall umfasst, das einen relativ hohen Schmelzpunkt aufweist, und die Mehrzahl von Sourcesicherungsstreifen (155) ein Metall mit einem relativ niedrigen Schmelzpunkt umfasst.
  7. Die Vorrichtung gemäß Anspruch 1, wobei die Mehrzahl von Feldeffekttransistorzellen ungefähr 500 bis 5 Milliarden Feldeffekttransistorzellen umfasst.
  8. Die Vorrichtung gemäß Anspruch 1, wobei die Feldeffekttransistorzellen ebene Metall-Oxid-Feldeffekttransistorzellen umfassen.
  9. Die Vorrichtung gemäß Anspruch 1, wobei die Feldeffekttransistorzellen vertikale Metalloxidhalbleiterfeldeffekttransistorzellen umfassen.
  10. Die Vorrichtung gemäß Anspruch 1, wobei die Sourcekontakte (110), Sourcesicherungsstreifen (155) und Sourceverbindung (160) in einer Achse rechtwinklig zu einer Herstellungsoberfläche der Feldeffekttransistorvorrichtung ausgerichtet sind.
  11. Ein integrierter Schaltkreis, umfassend: eine kontinuierliche Drainregion (140), eine Gateregion (120), die oberhalb der kontinuierlichen Drainregion (140) angeordnet ist, wobei ein erster Bereich der Gateregion (120) ausgebildet ist als eine erste Mehrzahl von im Wesentlichen parallelen länglichen Strukturen und ein zweiter Bereich der Gateregion (120) als eine zweite Mehrzahl von im Wesentlichen parallelen länglichen Strukturen ausgebildet ist, die rechtwinklig zu der ersten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen ist, eine Mehrzahl von Sourceregionen (115), die benachbart einem Umfang der Gateregion (120) zwischen der ersten und der zweiten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen angeordnet ist, eine Mehrzahl von Körperregionen (130), die zwischen der kontinuierlichen Drainregion (140) und der Mehrzahl von Sourceregionen (115) sowie zwischen der ersten und der zweiten Mehrzahl von im Wesentlichen parallelen länglichen Strukturen angeordnet ist, eine Gate-Isolatorregion (125), die zwischen der Gateregion (120) und der Mehrzahl von Sourceregionen (115), zwischen der Gateregion (120) und der Mehrzahl von Körperregionen (130) sowie zwischen der Gateregion (120) und der kontinuierlichen Drainregion (140) angeordnet ist, eine Mehrzahl von Sourcekontakten (110), wobei jeder Sourcekontakt (110) an eine entsprechende Sourceregion (115) und Körperregion (130) gekoppelt ist, eine Sourceverbindung (160), eine kontinuierliche dielektrische Schicht (150), die zwischen der Mehrzahl von Sourcekontakten (110) und der Sourceverbindung (160) angeordnet ist, und eine Mehrzahl von Sourcesicherungsstreifen (155), die in korrespondierenden Gräben durch die kontinuierliche dielektrische Schicht (150) angeordnet sind, wobei wenigstens ein Bereich der Gateregion (120) nicht in der kontinuierlichen dielektrischen Schicht (150) eingeschlossen ist, wobei jeder Sourcesicherungsstreifen (155) einen gegebenen Sourcekontakt (110) mit der Sourceverbindung (160) koppelt, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
  12. Der integrierte Schaltkreis gemäß Anspruch 11, wobei jeder Sourcesicherungsstreifen (155) einen Hohlraum umfasst, der angepasst ist, um Wärme zu konzentrieren.
  13. Der integrierte Schaltkreis gemäß Anspruch 11, wobei jeder Sourcesicherungsstreifen (155) Metall mit einem Hohlraum umfasst, der sich im Wesentlichen von dem entsprechenden Sourcekontakt (110) zu der Sourceverbindung (160) erstreckt.
  14. Der integrierte Schaltkreis gemäß Anspruch 11, wobei jeder Sourcesicherungsstreifen (155) ein Metall mit einem Hohlraum umfasst, der im Wesentlichen in einer Mitte des Sourcesicherungsstreifens (155) angeordnet ist.
  15. Der integrierte Schaltkreis gemäß Anspruch 11, wobei jeder Sourcesicherungsstreifen ein Metall umfasst und angepasst ist, um bei einem Stromniveau einer Ausfallart durchzubrennen.
  16. Ein Verfahren zum Herstellen einer Feldeffekttransistorvorrichtung, umfassend: Ausbilden einer Mehrzahl von Feldeffekttransistorzellen, wobei jede Zelle eine Sourceregion (115) umfasst, Ausbilden einer Mehrzahl von Sourcekontakten (110), wobei jeder vorhandene Sourcekontakt (110) an eine entsprechende Sourceregion (115) gekoppelt ist, Ausbilden einer Sourceverbindung (160), Ausbilden einer kontinuierlichen dielektrischen Schicht (150), die zwischen der Mehrzahl von Sourcekontakten (110) und der Sourceverbindung (160) angeordnet ist; und Ausbilden einer Mehrzahl von Sourcesicherungsstreifen (155), die in einer korrespondierenden Ätzung in der kontinuierlichen dielektrischen Schicht (150) angeordnet sind, wobei wenigstens ein Bereich einer Gateregion (120) nicht in der kontinuierlichen dielektrischen Schicht (150) eingeschlossen ist, wobei jeder Sourcesicherungsstreifen (155) zwischen einem entsprechenden Sourcekontakt (110) und der Sourceverbindung (160) gekoppelt ist, was in einer Unterbrechung in einem Hochstrompfad beim Durchbrennen resultiert.
  17. Das Verfahren gemäß Anspruch 16, wobei die Mehrzahl von Sourcesicherungsstreifen (155) ein oder mehrere Metalle aufweist, die ausgewählt sind aus der Gruppe bestehend aus Kupfer, Aluminium, Bismut, Indium und Zinn.
  18. Das Verfahren gemäß Anspruch 17, wobei die Mehrzahl von Sourcekontakten (110) ein oder mehrere Metalle umfasst, die ausgewählt sind aus der Gruppe bestehend aus Tantal, Titan, Wolfram, Titannitrid, Tantalnitrid und Titansilicid.
  19. Das Verfahren gemäß Anspruch 17, wobei jeder Sourcesicherungsstreifen (155) einen Hohlraum umfasst.
  20. Das Verfahren gemäß Anspruch 16, wobei die Mehrzahl von Sourcekontakten (110) ein oder mehrere Metalle umfasst, die ausgewählt sind aus der Gruppe bestehend aus Tantal, Titan, Wolfram, Titannitrid, Tantalnitrid sowie Titansilicid.
DE112009000238.2T 2008-02-13 2009-02-13 Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung Expired - Fee Related DE112009000238B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/030,719 US10600902B2 (en) 2008-02-13 2008-02-13 Self-repairing field effect transisitor
US12/030,719 2008-02-13
PCT/US2009/034065 WO2009102963A2 (en) 2008-02-13 2009-02-13 Field effect transistor

Publications (2)

Publication Number Publication Date
DE112009000238T5 DE112009000238T5 (de) 2011-04-14
DE112009000238B4 true DE112009000238B4 (de) 2019-04-25

Family

ID=40938148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000238.2T Expired - Fee Related DE112009000238B4 (de) 2008-02-13 2009-02-13 Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung

Country Status (8)

Country Link
US (1) US10600902B2 (de)
JP (2) JP2011512043A (de)
KR (1) KR101204759B1 (de)
CN (1) CN101971305B (de)
DE (1) DE112009000238B4 (de)
GB (1) GB2469592B (de)
TW (1) TWI532171B (de)
WO (1) WO2009102963A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736394B2 (ja) 2010-03-02 2015-06-17 ヴィシェイ−シリコニックス 半導体装置の構造及びその製造方法
US11152300B2 (en) 2011-09-16 2021-10-19 International Business Machines Corporation Electrical fuse with metal line migration
JP6276905B2 (ja) * 2012-11-26 2018-02-07 ディー スリー セミコンダクター エルエルシー 縦型半導体装置の性能を精確に強化するための装置アーキテクチャおよび方法
WO2020039431A1 (en) * 2018-08-21 2020-02-27 Technion Research And Development Foundation Limited Multi-functional field effect transistor with intrinsic self-healing properties
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN114242790A (zh) * 2019-12-18 2022-03-25 电子科技大学 一种新型数字门集成电路的结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742425A (en) 1985-09-11 1988-05-03 Robert Bosch Gmbh Multiple-cell transistor with base and emitter fuse links
DE19926107C1 (de) 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
DE10358324A1 (de) 2003-12-12 2005-07-14 Infineon Technologies Ag Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
US20060285414A1 (en) * 2005-06-20 2006-12-21 Hiroyuki Kimura Fuse circuit and electronic circuit

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61268034A (ja) * 1985-05-22 1986-11-27 Mitsubishi Electric Corp 半導体装置
US4748103A (en) 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
JP2593471B2 (ja) * 1987-03-11 1997-03-26 株式会社東芝 半導体装置
JP2559801B2 (ja) 1988-03-30 1996-12-04 日産自動車株式会社 パワートランジスタ
US20020074585A1 (en) 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH0817039B2 (ja) * 1988-08-19 1996-02-21 株式会社東芝 半導体メモリセル
US4922371A (en) 1988-11-01 1990-05-01 Teledyne Semiconductor ESD protection circuit for MOS integrated circuits
US5055896A (en) 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
US5416351A (en) 1991-10-30 1995-05-16 Harris Corporation Electrostatic discharge protection
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3311070B2 (ja) 1993-03-15 2002-08-05 株式会社東芝 半導体装置
US5404041A (en) 1993-03-31 1995-04-04 Texas Instruments Incorporated Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430315A (en) 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
JP3256626B2 (ja) * 1994-05-15 2002-02-12 株式会社東芝 半導体装置
US5519242A (en) 1994-08-17 1996-05-21 David Sarnoff Research Center, Inc. Electrostatic discharge protection circuit for a NMOS or lateral NPN transistor
US5637900A (en) 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6140678A (en) 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
JP2988871B2 (ja) 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US5998837A (en) 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5661322A (en) 1995-06-02 1997-08-26 Siliconix Incorporated Bidirectional blocking accumulation-mode trench power MOSFET
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
KR0157345B1 (ko) * 1995-06-30 1998-12-01 김광호 반도체 메모리 소자의 전기 휴즈셀
EP0864178A4 (de) 1995-10-02 2001-10-10 Siliconix Inc Grabengate-mosfet mit integraler temperatur-erkennungsdiode
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5850095A (en) 1996-09-24 1998-12-15 Texas Instruments Incorporated ESD protection circuit using zener diode and interdigitated NPN transistor
JPH10294456A (ja) 1997-04-17 1998-11-04 Toshiba Corp 半導体装置
US5763914A (en) * 1997-07-16 1998-06-09 Megamos Corporation Cell topology for power transistors with increased packing density
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6268242B1 (en) 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3705919B2 (ja) 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
US6044018A (en) 1998-06-17 2000-03-28 Mosel Vitelic, Inc. Single-poly flash memory cell for embedded application and related methods
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
KR100505619B1 (ko) 1998-09-29 2005-09-26 삼성전자주식회사 반도체소자의정전하방전회로,그구조체및그구조체의제조방법
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6255683B1 (en) 1998-12-29 2001-07-03 Infineon Technologies Ag Dynamic random access memory
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6268639B1 (en) 1999-02-11 2001-07-31 Xilinx, Inc. Electrostatic-discharge protection circuit
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
US6277695B1 (en) 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6347026B1 (en) 1999-05-26 2002-02-12 Lsi Logic Corporation Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6252292B1 (en) 1999-06-09 2001-06-26 International Business Machines Corporation Vertical electrical cavity-fuse
US6211018B1 (en) 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
KR100340906B1 (ko) * 1999-08-23 2002-06-20 박종섭 반도체 장치의 퓨즈 구조
JP2001177093A (ja) 1999-12-20 2001-06-29 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
JP3573674B2 (ja) 1999-12-27 2004-10-06 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力保護装置とその保護方法
US6548860B1 (en) 2000-02-29 2003-04-15 General Semiconductor, Inc. DMOS transistor structure having improved performance
JP4352563B2 (ja) 2000-03-07 2009-10-28 ミツミ電機株式会社 小型ポンプ
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型ｍｏｓｆｅｔの製造方法
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
JP2002110978A (ja) 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6631060B2 (en) 2000-11-30 2003-10-07 Winbond Electronics Corporation Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications
JP4150496B2 (ja) * 2000-12-28 2008-09-17 株式会社日立製作所 半導体装置及びその製造方法
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP4608133B2 (ja) 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6514839B1 (en) 2001-10-05 2003-02-04 Taiwan Semiconductor Manufacturing Company ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations
US20030071310A1 (en) 2001-10-11 2003-04-17 Salling Craig T. Method to increase substrate potential in MOS transistors used in ESD protection circuits
KR100406180B1 (ko) 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4557507B2 (ja) 2002-06-13 2010-10-06 パナソニック株式会社 半導体デバイス及びその製造方法
US6855593B2 (en) 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US7190563B2 (en) 2002-10-18 2007-03-13 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
JP2004186590A (ja) 2002-12-05 2004-07-02 Yamaha Corp 半導体装置及びその製造方法
JP3931138B2 (ja) 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
TW200411897A (en) 2002-12-30 2004-07-01 Winbond Electronics Corp Robust ESD protection structures
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6809972B2 (en) * 2003-03-13 2004-10-26 Infineon Technologies Ag Circuit technique for column redundancy fuse latches
US6919603B2 (en) 2003-04-30 2005-07-19 Texas Instruments Incorporated Efficient protection structure for reverse pin-to-pin electrostatic discharge
US6867083B2 (en) * 2003-05-01 2005-03-15 Semiconductor Components Industries, Llc Method of forming a body contact of a transistor and structure therefor
US7019368B1 (en) 2003-07-11 2006-03-28 Actel Corporation Low-capacitance input/output and electrostatic discharge circuit for protecting an integrated circuit from electrostatic discharge
US20050036251A1 (en) 2003-08-12 2005-02-17 Micrel, Incorporated Electrostatic discharge protection for trim-diodes
JP2005136060A (ja) 2003-10-29 2005-05-26 Yamaha Corp 半導体装置及びその製造方法
US7279743B2 (en) * 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US7271988B2 (en) * 2004-08-04 2007-09-18 Taiwan Semiconductor Manufacturing Company Method and system to protect electrical fuses
JP4685388B2 (ja) 2004-09-06 2011-05-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2006120789A (ja) * 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
US7271643B2 (en) 2005-05-26 2007-09-18 International Business Machines Corporation Circuit for blowing an electrically blowable fuse in SOI technologies
US20060268479A1 (en) 2005-05-31 2006-11-30 Atmel Germany Gmbh ESD protection structure
JP4579063B2 (ja) * 2005-06-10 2010-11-10 太平洋セメント株式会社 礫岩状人工岩石の製造方法
JP2007019264A (ja) 2005-07-07 2007-01-25 Toshiba Corp 半導体集積回路装置
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
KR100653536B1 (ko) 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 핀 전계효과 트랜지스터 제조방법
JP5002967B2 (ja) * 2006-01-24 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100735529B1 (ko) * 2006-02-09 2007-07-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
JP2009129877A (ja) 2007-11-28 2009-06-11 S Ii R:Kk 電子部品用ソケット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742425A (en) 1985-09-11 1988-05-03 Robert Bosch Gmbh Multiple-cell transistor with base and emitter fuse links
DE19926107C1 (de) 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
DE10358324A1 (de) 2003-12-12 2005-07-14 Infineon Technologies Ag Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
US20060285414A1 (en) * 2005-06-20 2006-12-21 Hiroyuki Kimura Fuse circuit and electronic circuit

Also Published As

Publication number Publication date
WO2009102963A2 (en) 2009-08-20
US10600902B2 (en) 2020-03-24
GB2469592B (en) 2012-03-21
TW200950085A (en) 2009-12-01
JP6110341B2 (ja) 2017-04-05
KR20110004356A (ko) 2011-01-13
US20090200578A1 (en) 2009-08-13
CN101971305A (zh) 2011-02-09
DE112009000238T5 (de) 2011-04-14
JP2014222765A (ja) 2014-11-27
CN101971305B (zh) 2012-10-03
JP2011512043A (ja) 2011-04-14
GB201011868D0 (en) 2010-09-01
WO2009102963A3 (en) 2009-10-22
KR101204759B1 (ko) 2012-11-26
GB2469592A (en) 2010-10-20
TWI532171B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
DE112009000238B4 (de) Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung
DE112006003742B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013201035B4 (de) Ersatz-gate-finfet-struktur und -prozess
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102018202897A1 (de) Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE19758977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
KR101418398B1 (ko) 필드 형성층을 구비하는 고전압 반도체소자 및 그 제조방법
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112007001725T5 (de) Soi-Bauelement und Verfahren zu dessen Herstellung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005049593B4 (de) Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015106683A1 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102022100207A1 (de) Struktur, die einen Poly-Widerstand unter flacher Grabenisolation und über Polysiliziumschicht mit hohem Widerstand bereitstellt
DE69738058T2 (de) Halbleiteranordnung mit einem Leistungstransistor-Bauelement
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102016115684B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem vergrabenen leitfähigen Element, Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Transistor und Halbleitervorrichtung mit einem Transistor
DE102020126337B4 (de) Layoutstrukturen mit mehreren Fingern mehrerer Längen

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: BOEHMERT & BOEHMERT, DE

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0029780000

R012 Request for examination validly filed

Effective date: 20130903

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0029780000

Effective date: 20131009

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee