CN101971305A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN101971305A
CN101971305A CN2009801029305A CN200980102930A CN101971305A CN 101971305 A CN101971305 A CN 101971305A CN 2009801029305 A CN2009801029305 A CN 2009801029305A CN 200980102930 A CN200980102930 A CN 200980102930A CN 101971305 A CN101971305 A CN 101971305A
Authority
CN
China
Prior art keywords
source electrode
source
link
fuse
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801029305A
Other languages
English (en)
Other versions
CN101971305B (zh
Inventor
罗伯特·许
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of CN101971305A publication Critical patent/CN101971305A/zh
Application granted granted Critical
Publication of CN101971305B publication Critical patent/CN101971305B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种自修复场效应晶体管(FET)器件，根据一个实施例，其包括多个FET单元，每个FET单元都具有一个熔断体。在相应的单元中，这些熔断体适于在高电流事件期间熔断。

Description

场效应晶体管
背景技术
半导体制造技术不断发展，诸如场效应晶体管(FET)之类的器件越来越小并且越来越廉价。这种器件的设计和布局受工艺特定的该器件各结构的最小尺寸、间隔、对准和重叠以及制造方法的制约。在制造期间，部分器件由于加工变化而有缺陷。
典型的功率MOSFET器件可能具有成千上万并联的MOSFET单元。大量并联连接的单元使得所述器件能够处理高电流并具有低电阻。通常，所述器件的载流量越高，器件中的单元数量越多。当器件中的单个单元有缺陷(诸如栅极-源极或源极-漏极短路)时，该缺陷通常会毁坏整个器件。因此，当一个单元有缺陷时，不得不废弃整个器件，这减小了成品率。大规模的并联单元结构还使得很难筛选这些器件。具体地，不容易检测到源极-栅极和漏极-栅极之间的非灾难性的缺陷。因此，非灾难性的器件可能使得该器件和/或使用该器件的电子设备具有可靠性问题。
发明内容
在此给出的实施例是针对自修复晶体管。在一个实施例中，场效应晶体管(FET)器件包括多个FET单元。在所述多个单元与所述器件的源极互连之间布置介质层。每个单元的源极触点通过相应的源极熔断体耦接至源极互连。
在另一个实施例中，集成电路(IC)包括漏极区、栅极区、多个源极区、多个体区以及多个栅极绝缘区。所述栅极区布置在所述漏极区之上，其中所述栅极区的第一部分形成为第一多个实质上平行的细长结构，而所述栅极区的第二部分形成为垂直于所述第一多个实质上平行的细长结构的第二多个实质上平行的细长结构。所述多个源极区被布置为与由所述第一和第二多个实质上平行的细长结构限定的每个单元内的栅极区周边接近。所述多个体区被布置在每个单元内的漏极区和源极区之间。所述栅极绝缘区被布置在所述栅极区与所述多个源极区之间、所述栅极区与所述多个体区之间、以及所述栅极区和所述漏极区之间。集成电路(IC)还包括多个源极触点、源极互连、以及多个源极熔断体。所述多个源极触点中的每一个耦接至相应的源极区。所述源极熔断体将相应的源极触点耦接至源极互连。
在再一个实施例中，场效应晶体管的制造方法包括形成多个场效应晶体管单元，其中每个单元包括源极区。该方法还包括形成多个源极触点、多个源极熔断体、以及源极互连。每个给定的源极触点耦接至相应的源极区。每个源极熔断体耦接至相应的源极触点。源极互连耦接至多个源极熔断体。
概括地，本文公开了一种自修复场效应晶体管。根据一个实施例，自修复场效应晶体管(FET)器件包括多个FET单元，每个FET单元具有熔断体。在相应的单元中，所述熔断体适于在高电流事件期间熔断。
附图说明
通过示例的方式而非限制的方式来说明本工艺的实施例，在附图中，相同的附图标记表示相同的元件，并且其中：
根据本工艺的一个实施例，图1示出了示例性的沟槽金属氧化物半导体场效应晶体管(TMOSFET)器件的截面图；
根据本工艺的一个实施例，图2示出了具有源极熔断体熔断的示例性TMOSFET器件的截面图；
根据本工艺的一个实施例，图3示出了示例性的源极熔断体的截面图；
根据本工艺的一个实施例，图4示出了示例性的芯片电阻的曲线图；
根据本工艺的一个实施例，图5示出了熔断源极熔断体所需的示例性时间的曲线图；
根据本工艺的一个实施例，图6A至图6D示出了制造封闭单元沟槽金属氧化物半导体场效应晶体管(TMOSFET)的方法的流程图；
根据本工艺的一个实施例，图7A至图7M示出了说明制造封闭单元沟槽金属氧化物半导体场效应晶体管(TMOSFET)的方法的方框图；
根据本工艺的另一个实施例，图8示出了示例性的平面金属氧化物半导体场效应晶体管(MOSFET)器件的截面图；
根据本工艺的另一个实施例，图9示出了示例性的垂直结型场效应晶体管(JFET)器件的截面图。
具体实施方式
此处，对本工艺实施例进行详细说明，在附图中说明其具体示例。在结合这些实施例来描述本工艺的同时，应该理解的是，没有将本发明限制于这些实施例。相反，本发明旨在覆盖可以包含于由所附权利要求限定的本发明的范围内的可选方案、变型以及等效方案。此外，在以下的本工艺的详细描述中，对许多具体细节的描述是为了提供对本工艺的充分理解。但是，应该理解的是，没有这些具体细节也可以实践本工艺。在其他情况下，为了不使本工艺的各方面没有必要地变得模糊，没有对已知的方法、程序、部件、以及电路进行详细描述。
本发明的实施例包括自修复场效应晶体管(FET)及其制造方法。具体地，为具有大量并联单元结构的FET器件的每个单独的单元增加熔断体。当一个单元有缺陷时，通过该单元的过电流将熔断该单元的熔断体，从而自动地禁用该有缺陷的单元。该熔断体可以与该单元垂直地对准，从而基本上不增大该单元的表面积。所述FET器件可以是MOSFET、JFET等。此外，所述FET器件可以具有垂直或平面的拓扑结构。
应该认识到，FET器件是基本上对称的。具体地，所述FET器件的源极和漏极通常可以交换。因此，应该理解的是，当源极和漏极互换时，本文使用的术语“源极”也等效于“漏极”。
参考图1，根据本工艺的一个实施例，示出了示例性垂直沟槽金属氧化物半导体场效应晶体管(TMOSFET)器件100。如图所示，FET可以是封闭单元沟槽金属氧化物半导体场效应晶体管(TMOSFET)。所述封闭单元TMOSFET 100包括多个垂直的MOSFET单元，其中每个单元包括源极区、体区、栅极区、和漏极区。所述垂直MOSFET单元彼此并联连接。
所述MOSFET器件可以包括多个源极/体触点110、多个源极区115、栅极区120、栅极绝缘区125、多个体区130、漏极区135、140以及漏极互连145。可选地，漏极区135、140可以包括第一漏极部分140(通常被称为漂移区)和第二漏极部分135(通常被称为漏极区)。所述MOSFET器件还包括密封层150、多个源极熔断体155、以及源极互连160。
在漏极区135、140之上布置体区130、源极区115、栅极区120以及栅极绝缘区125。栅极区120的第一部分和栅极绝缘区125形成基本平行的细长结构。栅极区120的第二部分和栅极绝缘区125形成基本垂直于平行的细长结构。栅极区120的第一和第二部分互连并形成多个单元。体区130布置在由栅极区120形成的多个单元内。栅极绝缘区125包围栅极区120。因此，栅极区120通过栅极绝缘区125与周围区域电绝缘。源极区115沿栅极绝缘区125的外围形成于多个单元中。
在一种实现中，源极区115和漏极区140是重n掺杂(+N)半导体，诸如具有磷或砷的硅掺杂。体区130是p掺杂(P)半导体，诸如具有硼的硅掺杂。栅极区120是重n掺杂半导体(N+)，诸如具有磷的多晶硅掺杂。栅极绝缘区125可以是绝缘体，诸如二氧化硅。
源极/体触点110耦接至每个单元的源极区115和体区130。因此源极/体触点110耦接了每个单元的源极区115和体区130。在栅极区120、源极区115、源极/体触点110、源极熔断体155、与源极互连160之间布置密封层。源极熔断体155布置在源极/体触点110与源极互连160之间。源极互连160耦接多个源极区115以形成所述器件的公共源极。在每个单独的单元之上，源极熔断体155从源极/体触点115垂直地延伸，从而不占用器件100中额外的侧面面积。
当栅极区120相对于源极区115的电势增加到大于器件100的阈值电压时，沿栅极绝缘区125的外围在体区130中感生出导电沟道。从而，器件100将在漏极区140与源极区115之间传导电流。因此，器件100处于导通状态。
当栅极区120的电势减小到阈值电压以下时，则不再感生出所述导电沟道。因此，漏极区140与源极区115之间所施加的电压电势将不会引起电流在其间流动。从而，所述器件处于断开状态，并且由体区130和漏极区140形成的结点承受施加在源极和漏极两端的电压。
如果漏极区135、140包括布置在第一部分140之上的第二部分135，则漏极区的第二部分135为轻n掺杂(N-)半导体(诸如具有磷或砷的硅掺杂)，并且漏极区的第一部分140位重n掺杂(N+)半导体(诸如具有磷的硅掺杂)。漏极区的第二部分135的轻n掺杂(N-)导致耗尽区，该耗尽区延伸至体区130和漏极区的第二部分135中，从而减小击穿效应。因此，轻n掺杂(N-)的漏极区的第二部分135用作增大封闭单元TMOSFET 100的击穿电压。
封闭单元TMOSFET 100的沟道宽为源极区115的宽度之和的函数。因此，封闭单元TMOSFET 100具有相对较低的沟道电阻(例如，漏极-源极导通电阻Rds-on)。较低的沟道电阻减小了封闭单元TMOSFET100中耗散的功率。类似地，封闭单元TMOSFET 100的栅极-漏极电容为栅极区120的底部与漏极区140之间的重叠面积的函数。
在一种实现中，密封层150可以是电介质，诸如但不限于BPSG。源极/体触点110可以由高熔点金属(诸如但不限于钽、钛、钨、氮化钛、氮化钽、和/或硅化钛)制成。源极熔断体155可以由低熔点金属(诸如但不限于铜、铝、铋、铟和/或锡)制成。源极互连160可以由高熔点或低熔点金属或其组合制成。
在一种实现中，源极熔断体155本质上可以为固体。当相对较高的电流流过给定单元的源极时，热量将集中在相应的源极熔断体中。该热量熔化该给定熔断体的金属，并且使得周围的密封层150局部地熔化。周围的密封层的局部熔化形成空隙，使得源极熔断体的低熔点金属在该空隙中流动，从而使得源极熔断体断开。当源极熔断体中发生断开时，该熔断体“熔断”并且穿过该单元的高电流路径断开。
在另一种实现中，每个源极熔断体155可以包含一个空腔，如图1所示。该空腔可以基本上延伸源极熔断体155的长度或仅仅是源极熔断体155长度的一部分。当相对较高的电流流过给定单元的源极时，热量将集中在所述空腔中。如图2所示，该热量熔化给定熔断体255的金属，使其流入所述空腔并使得源极熔断体255断开。当源极熔断体255中发生断开时，该熔断体“熔断”并且贯穿单元的高电流路径断开。另外地或可选地，除源极熔断体的金属熔化之外，高电流可以造成源极熔断体中金属的电迁移。该电迁移单独地或与源极熔断体金属的热熔化相结合地可以使得熔断体熔断。
每个熔断体255被构造为在相应单元损坏其他单元之前熔断。典型的MOSFET单元在直流模式(DC模式)中承载约0.1mA的电流，而在脉冲模式中承载约0.5mA的电流。当一个给定单元有缺陷并且栅极-源极、栅极-漏极、或源极-漏极之间具有高电流路径(即，短路)时，给定单元中的冲击(in rush)电流将逐渐变大，典型地达到10-100mA。所述熔断体被构造为在相应单元达到该高电流电平之前熔断，从而防止损坏器件中的剩余单元。因此，有缺陷的单元将被禁用，而剩余单元保持其功能。因此，所述器件进行自修复，只有很小的或根本没有性能降低。
参考图3，根据本工艺的一个实施例，示出了示例性源极熔断体。源极熔断体310可以具有高度L、内径d和外径D。所述源极熔断体可以形成在x乘y的源极/体触点320之上。在一种实现中，源极/体触点可以具有x＝y＝2.5μm的尺寸。在一种实现中，源极熔断体可以为铝。铝的特征在于如下参数：密度(固体)2698kg/m3；密度(液体)2400kg/m3；熔点933.5K；沸点2740K；熔化焓10.67KJ/mole；蒸发焓293.72KJ/mole；电阻率(固体)2.66E-08m-ohm；热容(固体)24.35J/(mole·K)；以及摩尔质量26.98g。
在示例性实现中，对于具有源极熔断体的FET器件，假设没有热量损失到周围，则室温与熔点之间的热容恒定。源极熔断体310中空隙的容积基本等于源极熔断体310的铝的体积。假设熔化能量为升高温度所需热量与熔化焓之和。在示例性器件中，并联单元的数量可以为约1,000,000个。假设芯片在295K的室温下运行。
可以根据如下等式1来计算单独的单元的熔断体面积电阻：
r＝ρ*L*4/[π*(D2-d2)]    (1)
可以根据如下等式2来计算由于增加了铝熔断体而产生的芯片电阻：
R＝r/N    (2)
其中N为并联单元的数量。可以根据如下等式3来计算熔化一个单元熔断体所需的能量：
E＝体积*d*(Cp*ΔT+ΔHfusion)/AW    (3)
其中AW为原子量，d为密度，Cp为摩尔热容，以及ΔHfusion为熔化焓。因此，可以根据如下等式4来计算熔化单元的源极熔断体所需的时间：
t = E / ( R I 2 )
= { L * [ π * ( D 2 - d 2 ) ] / 4 * d * ( Cp * ΔT + ΔHfusion ) } / AW { ρ * L * 4 / [ π * ( D 2 - d 2 ) ] } * I 2 - - - ( 4 )
= { [ π * ( D 2 - d 2 ) ] / 4 } 2 * d * ( Cp * ΔT + ΔHfusion ) AW * ρ * I 2
现在参考图4，根据本工艺的一个实施例，示出了示例性芯片电阻的曲线图。该曲线对与长度相对的芯片电阻贡献进行比较，从具有不同横截面积的源极熔断体到没有源极熔断体的器件。如第一曲线所描述的那样，没有源极熔断体的封闭单元TMOSFET的芯片电阻基本恒定。第二曲线示出具有0.35μm内径和0.5μm外径的源极熔断体的芯片电阻贡献。第三曲线示出了具有0.56μm内径和0.8μm外径的源极熔断体的芯片电阻贡献。如图所示，芯片电阻贡献随着源极熔断体的横截面积的增大而减小。此外，芯片电阻贡献随着熔断体长度的增大而增大。但是，对于示例性源极熔断体来说，芯片电阻贡献约在0.1μohm-1ohm的范围。
现在参考图5，根据本工艺的一个实施例，示出了熔化源极熔断体所需的示例性时间的曲线图。该曲线图对1.0mA恒定电流下的熔断体与源极熔断体的横截面积相对的熔化熔断体的时间进行比较。如图所示，熔化该熔断体的时间随着熔断体横截面积的增大而增大。
现在参考图6A至6D，根据本工艺的一个实施例，示出了封闭单元沟槽金属氧化物半导体场效应晶体管(TMOSFET)的制造方法。在图7A至7M中，根据本发明的一个实施例，示出了所述封闭单元TMOSFET的制造方法。如图6A和7A所示，程序从步骤602开始，在衬底702上进行各种初始处理，诸如清洗、沉积、掺杂、蚀刻等。半导体衬底702可以是具有磷的重掺杂硅(N+)。在步骤604中，在衬底702上外延沉积半导体层704。在一种实现中，半导体层704可以是具有砷或硼的掺杂硅。可以通过将期望的杂质引入反应室来对外延的沉积硅704进行掺杂。在步骤606中，沉积光致抗蚀剂，并通过任何已知的光刻处理对其进行图案化以形成栅极沟槽掩膜706。
现在参考图7B，在步骤608中，通过任何已知的各向同性蚀刻方法来蚀刻外延沉积的半导体层704的暴露部分。在一种实现中，离子蚀刻剂与由图案化的抗蚀层706暴露的外延沉积的半导体层相互作用。形成多个沟槽708，以使得第一组沟槽基本相互平行，而第二组沟槽(未示出)基本垂直于平行的第一组沟槽。
在步骤610中，利用适当的抗蚀剂移除装置或抗蚀剂灰化处理来移除栅极沟槽掩膜706。现在参考图7C，在步骤612中，在多个沟槽708中形成电介质712。在一种实现中，通过对硅表面进行氧化形成二氧化硅层来形成电介质712。在沟槽中产生的电介质形成栅极绝缘区的第一部分。
现在参考图7D，在步骤614中，在第一和第二组沟槽中沉积多晶硅层714，以形成栅极区。在一种实现中，通过诸如对硅烷(SiH4)进行分解的方法来在沟槽中沉积多晶硅714。该多晶硅掺杂有诸如磷或砷之类的n型杂质。可以通过在沉积处理期间引入杂质来对多晶硅714进行掺杂。在步骤616中，执行回蚀处理以移除晶片表面上过量的多晶硅。在一种实现中，通过化学机械抛光(CMP)处理来移除过量的多晶硅。
现在参考图7E，在步骤618中，沉积第二光致抗蚀剂层并对其进行图案化以形成体区掩膜。该体区掩膜对应于由栅极区之内的面积限定的多个单元。在步骤620中，对外延沉积的半导体层704的暴露部分进行掺杂，以调节多个单元中体区704的掺杂。在一种实现中，掺杂处理在外延沉积的半导体层704中注入诸如硼或砷之类的p型杂质。可以利用高温热循环来进行体区掺杂。在步骤622中，移除体区掩膜。
现在参考图7F，在步骤624中，沉积第三光致抗蚀剂层并对其进行图案化以形成源极区掩膜。该源极区掩膜在每个单元中限定邻近栅极氧化区的源极区。在步骤626中，对由源极区掩膜724暴露的剩余第一半导体层的部分进行掺杂，以形成源极区726。在一种实现中，所述掺杂处理包括将磷之类的n型杂质邻近栅极氧化区712大量地注入多个单元。可以利用高温热循环来进行源极区掺杂。在步骤628中，移除源极区掩膜。
现在参考图7G，在步骤630中，在晶片上沉积电介质层730。在一种实现中，通过化学汽相沉积(CVD)系统中正硅酸乙酯的分解来沉积电介质层730。在步骤632中，沉积第四光致抗蚀剂层并对其进行图案化以在每个单元之上限定源极/体触点掩膜732。现在参考图7H，在步骤634中，对由源极/体触点掩膜732暴露的剩余电介质层730的部分进行蚀刻，以形成栅极绝缘层734。在步骤636中，移除源极/体触点掩膜。
现在参考图7I，在步骤634中，在晶片表面上沉积源极/体金属层738。在一种实现中，通过诸如喷溅之类的任何已知的方法来沉积源极/体金属层738。源极/体金属层738可以是钽、钛、钨、氮化钛、氮化钽、硅化钛等。这些金属的特征在于与铜、铝、铋、铟和锡相比具有相对较高的熔点。源极/体金属层738与由图案化的电介质层734暴露的剩余的体区704和源极区726接触。源极/体金属层738通过图案化的电介质层734与栅极区714绝缘。在步骤640中，沉积第五光之抗蚀剂层并对其进行图案化以形成源极触点掩膜。源极触点掩膜在每个单元中限定源极触点区。现在参考图7J，在步骤642中，利用选择的蚀刻方法来对源极/体金属层进行图案化，以形成源极/体触点742。
现在参考图7K，在步骤644中，在晶片上沉积第二电介质层744。在一种实现中，第二电介质层744可以是旋转玻璃(BPSG)。在步骤646中，沉积第六光致抗蚀剂层746并对其进行图案化以限定源极熔断体掩膜746。在步骤648中，蚀刻由源极熔断体掩膜746暴露的剩余第二电介质层744的部分，以限定多个沟槽748。每个沟槽748延伸通过第二电介质层744直到相应的源极/体触点742。在步骤650中，移除源极熔断体掩膜。
现在参考图7L，在步骤652中，在晶片表面上沉积源极熔断体金属层752。在一种实现中，通过诸如化学汽相沉积(CVD)之类的任何已知的方法来沉积源极熔断体金属层752。源极熔断体金属层752在源极熔断体沟槽748的壁上和源极/体触点742的暴露部分上形成金属膜。源极/体金属层可以是铜、铝、铋、铟、锡等。这些金属的特征在于与钽、钛、钨、氮化钛、氮化钽、或硅化钛相比具有相对较低的熔点。现在参考图7M，在步骤654中，在晶片表面上沉积源极互连金属层754。源极触点金属742、源极熔断体金属752以及与源极熔断体沟槽接近的源极互连金属754形成具有空腔755的源极熔断体。
在另一实施例中，源极熔断体沟槽可以具有较大的高宽比。通过使用诸如喷溅之类的处理来用金属填充所述源极熔断体沟槽。沉积光致抗蚀剂层并对其进行图案化，以在源极熔断体沟槽中沉积的金属中限定源极熔断体空腔。使用选择的蚀刻处理来移除源极熔断体沟槽748中金属的暴露部分。接着，在晶片表面上沉积源极互连金属层。
在步骤656中，对源极互连金属层754进行图案化，以形成通过源极熔断体电耦接至源极触点的源极互连。在步骤658中，制造继续各种其他处理。通常，所述各种处理包括蚀刻、沉积、掺杂、清洗、退火、钝化、劈分等。
现在参考图8，根据本工艺的一个实施例，示出了示例性平面金属氧化物半导体场效应晶体管(MOSFET)器件。该平面MOSFET器件800包括多个源极/体触点805、多个源极区810、栅极区815、栅极绝缘区820、多个体区825、漏极区830、835以及漏极互连840。该平面MOSFET器件800还包括密封层845、多个源极熔断体850、以及源极互连855。在漏极区830、835之上沉积体区825、源极区810、栅极区815以及栅极绝缘区820。体区825被布置为多个多边形区。在一种实现中，体区825是六边形区。漏极区830、835延伸到每个多边形体区825之间。源极区810被布置在体区825中，靠近每个体区825周边，以使得每个体区825的一部分将相应的源极区810与漏极区830、835分离。因此，源极区810是在体区825中布置的多边形环。调整体区825和源极区810多边形状使得相邻源极810之间的距离在整个器件800中相对恒定。
栅极区815被布置为与延伸到体区825之间的漏极区830、835的部分接近、与源极区810和漏极区830、835之间的体区825的部分接近、以及与源极区810的部分接近。栅极绝缘区820包围栅极区815，从而使栅极区815与体区825、源极区810以及漏极区830、835分离。漏极区830、835可以包括与体区825接近的第一漏极部分830(通常被称为漂移区)和由漂移区与体区825分离的第二漏极部分835(通常被称为漏极区)。
源极/体触点805每个均耦接至各个体区825和源极区810。因此，源极/体触点805将每个单元的源极区810耦接至体区825。在源极/体触点805与源极互连855之间沉积密封层845。源极熔断体850延伸穿过源极/体触点805与源极互连855之间的密封层845。源极熔断体850在每个单独的单元之上垂直地从源极/体触点805延伸，因此不占用器件800中额外的侧面面积。
当栅极区815的电势增加到大于器件800的阈值电压时，在源极区810与漏极区830、835之间的体区825的部分中感生出导电沟道。接着，器件800将会在漏极区830、835与源极区810之间传导电流。因此，器件800处于导通状态。当栅极区815的电势减小到小于所述阈值电压时，不再感生出导电沟道。因此，施加在漏极区830、835与源极区810之间的电压电势将不会引起电流在其间流动。从而，所述器件处于断开状态，并且由体区825和漏极区830、835形成的结点承受在源极和漏极两端施加的电压。
每个源极熔断体850被构造为通过失效模式的电流电平来熔断。从而，有缺陷的单元被禁用，而剩余单元保持功能。因此，器件800进行自修复，只有很小的或根本没有性能降低。在一种实现中，源极熔断体850可以基本为固体。在另一种实现中，每个源极熔断体850可以包含延伸每个源极熔断体长度的至少一部分的空腔。
现在参考图9，根据本工艺的一个实施例，示出了示例性垂直结型场效应晶体管(JFET)器件。该垂直JFET器件900包括多个JFET单元905、910、915，其中每个单元包括相应的源极触点920。该JFET器件900还包括源极互连和多个熔断体925。每个源极熔断体925将给定源极触点920耦接至源极互连(未示出)。源极熔断体925适于通过失效模式的电流电平来熔断。
本发明的实施例可以用于禁用具有栅极-源极、栅极-漏极、和/或源极-漏极短路的FET器件中的一个或多个单元。熔断体可以构造用于平面和垂直FET器件。在不消耗额外硅面积的情况下，可以垂直地构造熔断体。因此，实施例有利地实现了自修复场效应晶体管(FET)器件。
上述本工艺的具体实施例的描述仅用于说明和描述的目的。这些具体实施例不是旨在穷尽本发明或将本发明限制为所公开的确定形式，而根据上述教导显然可以获得许多变型和变体。所选择和描述的实施例仅为了更好地解释本工艺的原理及其实际应用，从而使得本领域其他技术人员可以根据特定的使用预期来更好地利用本工艺以及具有各种变型的各种实施例。本发明的范围将由所附权利要求及其等价物来限定。
总之，本文至少公开如下基本构思：
构思1.一种场效应晶体管器件，其包括：
多个场效应晶体管单元，其中每个单元都包括相应的源极触点；
源极互连；以及
多个源极熔断体，其中每个给定的源极熔断体将给定的源极触点耦接至源极互连。
构思2.根据构思1所述的场效应晶体管器件，其中每个源极熔断体包括空腔。
构思3.根据构思1所述的场效应晶体管器件，其中在有缺陷的场效应晶体管单元中，相应的源极熔断体在高电流事件期间熔断。
构思4.根据构思1所述的场效应晶体管器件，其中当一个特定场效应晶体管单元中的源极-漏极短路时，源极熔断体禁用该相应的场效应晶体管单元。
构思5.根据构思1所述的场效应晶体管器件，其中当一个特定场效应晶体管单元中的栅极-源极短路时，源极熔断体禁用该相应的场效应晶体管单元。
构思6.根据构思1所述的场效应晶体管器件，其中：
所述多个源极触点包括具有相对较高熔点的金属；以及
所述多个源极熔断体包括具有相对较低熔点的金属。
构思7.根据构思1所述的场效应晶体管器件，其中所述多个场效应晶体管单元包括500至50亿个场效应晶体管单元。
构思8.根据构思1所述的场效应晶体管器件，其中场效应晶体管单元包括平面金属氧化物半导体场效应晶体管单元。
构思9.根据构思1所述的场效应晶体管器件，其中场效应晶体管单元包括垂直金属氧化物半导体场效应晶体管单元。
构思10.根据构思1所述的场效应晶体管器件，其中源极触点、源极熔断体、以及源极互连在垂直于场效应晶体管器件的制造表面的轴线方向上对准。
构思11.一种集成电路，其包括：
漏极区；
栅极区，其被布置在所述漏极区之上，其中所述栅极区的第一部分形成为第一多个实质上平行的细长结构，并且所述栅极区的第二部分形成为与所述第一多个实质上平行的细长结构垂直的第二多个实质上平行的细长结构；
多个源极区，其被布置为靠近所述第一多个实质上平行的细长结构和第二多个实质上平行的细长结构之间的栅极区周边；
多个体区，其被布置在所述漏极区和所述多个源极区之间、以及所述第一多个实质上平行的细长结构和第二多个实质上平行的细长结构之间；
栅极绝缘区，其被布置在所述栅极区和所述多个源极区之间、所述栅极区和所述多个体区之间、以及所述栅极区和所述漏极区之间；
多个源极触点，其中每个源极触点耦接至相应的源极区和体区；
源极互连；
电介质层，其被布置在多个单元和所述源极互连之间；以及
多个源极熔断体，其中每个源极熔断体将给定的源极触点耦接至所述源极互连。
构思12.根据构思11所述的集成电路，其中每个源极熔断体包括适于集中热量的空腔。
构思13.根据构思11所述的集成电路，其中每个源极熔断体包括具有空腔的金属，所述空腔从相应的源极触点实质上延伸至所述源极互连。
构思14.根据构思11所述的集成电路，其中每个源极熔断体包括具有空腔的金属，所述空腔实质上处于该源极熔断体的中间。
构思15.根据构思11所述的集成电路，其中每个源极熔断体包括金属，并且适于通过失效模式的电流电平来熔断。
构思16.一种场效应晶体管器件的制造方法，其包括步骤：
形成多个场效应晶体管单元，其中每个单元均包括源极区；
形成多个源极触点，其中每个给定的源极触点耦接至相应的源极区；
形成源极互连；以及
形成多个源极熔断体，其中每个源极熔断体耦接在相应的源极触点和源极互连之间。
构思17.根据构思16所述的方法，其中所述多个源极熔断体包括从包含铜、铝、铋、铟和锡的组中选出的一种或多种金属。
构思18.根据构思17所述的方法，其中所述多个源极触点包括从包含钽、钛、钨、氮化钛、氮化钽、和硅化钛的组中选出的一种或多种金属。
构思19.根据构思17所述的方法，其中每个源极熔断体包括空腔。
构思20.根据构思16所述的方法，其中所述多个源极触点包括从包含钽、钛、钨、氮化钛、氮化钽、和硅化钛的组中选出的一种或多种金属。

Claims (20)

1.一种场效应晶体管器件，其包括：
多个场效应晶体管单元，其中每个单元都包括相应的源极触点；
源极互连；以及
多个源极熔断体，其中每个给定的源极熔断体将给定的源极触点耦接至源极互连。
2.根据权利要求1所述的场效应晶体管器件，其中每个源极熔断体包括空腔。
3.根据权利要求1所述的场效应晶体管器件，其中在有缺陷的场效应晶体管单元中，相应的源极熔断体在高电流事件期间熔断。
4.根据权利要求1所述的场效应晶体管器件，其中当一个特定场效应晶体管单元中的源极-漏极短路时，源极熔断体禁用该相应的场效应晶体管单元。
5.根据权利要求1所述的场效应晶体管器件，其中当一个特定场效应晶体管单元中的栅极-源极短路时，源极熔断体禁用该相应的场效应晶体管单元。
6.根据权利要求1所述的场效应晶体管器件，其中：
所述多个源极触点包括具有相对较高熔点的金属；以及
所述多个源极熔断体包括具有相对较低熔点的金属。
7.根据权利要求1所述的场效应晶体管器件，其中所述多个场效应晶体管单元包括500至50亿个场效应晶体管单元。
8.根据权利要求1所述的场效应晶体管器件，其中场效应晶体管单元包括平面金属氧化物半导体场效应晶体管单元。
9.根据权利要求1所述的场效应晶体管器件，其中场效应晶体管单元包括垂直金属氧化物半导体场效应晶体管单元。
10.根据权利要求1所述的场效应晶体管器件，其中源极触点、源极熔断体、以及源极互连在垂直于场效应晶体管器件的制造表面的轴线方向上对准。
11.一种集成电路，其包括：
漏极区；
栅极区，其被布置在所述漏极区之上，其中所述栅极区的第一部分形成为第一多个实质上平行的细长结构，并且所述栅极区的第二部分形成为与所述第一多个实质上平行的细长结构垂直的第二多个实质上平行的细长结构；
多个源极区，其被布置为靠近所述第一多个实质上平行的细长结构和第二多个实质上平行的细长结构之间的栅极区周边；
多个体区，其被布置在所述漏极区和所述多个源极区之间、以及所述第一多个实质上平行的细长结构和第二多个实质上平行的细长结构之间；
栅极绝缘区，其被布置在所述栅极区和所述多个源极区之间、所述栅极区和所述多个体区之间、以及所述栅极区和所述漏极区之间；
多个源极触点，其中每个源极触点耦接至相应的源极区和体区；
源极互连；
电介质层，其被布置在多个单元和所述源极互连之间；以及
多个源极熔断体，其中每个源极熔断体将给定的源极触点耦接至所述源极互连。
12.根据权利要求11所述的集成电路，其中每个源极熔断体包括适于集中热量的空腔。
13.根据权利要求11所述的集成电路，其中每个源极熔断体包括具有空腔的金属，所述空腔从相应的源极触点实质上延伸至所述源极互连。
14.根据权利要求11所述的集成电路，其中每个源极熔断体包括具有空腔的金属，所述空腔实质上处于该源极熔断体的中间。
15.根据权利要求11所述的集成电路，其中每个源极熔断体包括金属，并且适于通过失效模式的电流电平来熔断。
16.一种场效应晶体管器件的制造方法，其包括步骤：
形成多个场效应晶体管单元，其中每个单元均包括源极区；
形成多个源极触点，其中每个给定的源极触点耦接至相应的源极区；
形成源极互连；以及
形成多个源极熔断体，其中每个源极熔断体耦接在相应的源极触点和源极互连之间。
17.根据权利要求16所述的方法，其中所述多个源极熔断体包括从包含铜、铝、铋、铟和锡的组中选出的一种或多种金属。
18.根据权利要求17所述的方法，其中所述多个源极触点包括从包含钽、钛、钨、氮化钛、氮化钽、和硅化钛的组中选出的一种或多种金属。
19.根据权利要求17所述的方法，其中每个源极熔断体包括空腔。
20.根据权利要求16所述的方法，其中所述多个源极触点包括从包含钽、钛、钨、氮化钛、氮化钽、和硅化钛的组中选出的一种或多种金属。
CN2009801029305A 2008-02-13 2009-02-13 场效应晶体管 Expired - Fee Related CN101971305B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/030,719 2008-02-13
US12/030,719 US10600902B2 (en) 2008-02-13 2008-02-13 Self-repairing field effect transisitor
PCT/US2009/034065 WO2009102963A2 (en) 2008-02-13 2009-02-13 Field effect transistor

Publications (2)

Publication Number Publication Date
CN101971305A true CN101971305A (zh) 2011-02-09
CN101971305B CN101971305B (zh) 2012-10-03

Family

ID=40938148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801029305A Expired - Fee Related CN101971305B (zh) 2008-02-13 2009-02-13 场效应晶体管

Country Status (8)

Country Link
US (1) US10600902B2 (zh)
JP (2) JP2011512043A (zh)
KR (1) KR101204759B1 (zh)
CN (1) CN101971305B (zh)
DE (1) DE112009000238B4 (zh)
GB (1) GB2469592B (zh)
TW (1) TWI532171B (zh)
WO (1) WO2009102963A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585454A (zh) * 2018-08-21 2021-03-30 技术研究及发展基金有限公司 具有固有的自修复性质的多功能场效应晶体管

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736394B2 (ja) 2010-03-02 2015-06-17 ヴィシェイ−シリコニックス 半導体装置の構造及びその製造方法
US11152300B2 (en) 2011-09-16 2021-10-19 International Business Machines Corporation Electrical fuse with metal line migration
KR20150092212A (ko) 2012-11-26 2015-08-12 디3 세미컨덕터 엘엘씨 수직 반도체 디바이스의 정밀도 개선을 위한 디바이스 아키텍처 및 방법
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN114242790A (zh) * 2019-12-18 2022-03-25 电子科技大学 一种新型数字门集成电路的结构

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61268034A (ja) * 1985-05-22 1986-11-27 Mitsubishi Electric Corp 半導体装置
DE3532383A1 (de) 1985-09-11 1987-03-19 Bosch Gmbh Robert Multizellentransistor
US4748103A (en) 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
JP2593471B2 (ja) * 1987-03-11 1997-03-26 株式会社東芝 半導体装置
JP2559801B2 (ja) 1988-03-30 1996-12-04 日産自動車株式会社 パワートランジスタ
US20020074585A1 (en) 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH0817039B2 (ja) * 1988-08-19 1996-02-21 株式会社東芝 半導体メモリセル
US4922371A (en) 1988-11-01 1990-05-01 Teledyne Semiconductor ESD protection circuit for MOS integrated circuits
US5055896A (en) 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
US5416351A (en) 1991-10-30 1995-05-16 Harris Corporation Electrostatic discharge protection
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3311070B2 (ja) 1993-03-15 2002-08-05 株式会社東芝 半導体装置
US5404041A (en) 1993-03-31 1995-04-04 Texas Instruments Incorporated Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430315A (en) 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
JP3256626B2 (ja) * 1994-05-15 2002-02-12 株式会社東芝 半導体装置
US5519242A (en) 1994-08-17 1996-05-21 David Sarnoff Research Center, Inc. Electrostatic discharge protection circuit for a NMOS or lateral NPN transistor
US5637900A (en) 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6140678A (en) 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5998837A (en) 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US5661322A (en) 1995-06-02 1997-08-26 Siliconix Incorporated Bidirectional blocking accumulation-mode trench power MOSFET
JP2988871B2 (ja) 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
KR0157345B1 (ko) * 1995-06-30 1998-12-01 김광호 반도체 메모리 소자의 전기 휴즈셀
EP0864178A4 (en) 1995-10-02 2001-10-10 Siliconix Inc SLIDED GRID MOSFET HAVING AN INTEGRATED TEMPERATURE SENSING DIODE
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5850095A (en) 1996-09-24 1998-12-15 Texas Instruments Incorporated ESD protection circuit using zener diode and interdigitated NPN transistor
JPH10294456A (ja) 1997-04-17 1998-11-04 Toshiba Corp 半導体装置
US5763914A (en) * 1997-07-16 1998-06-09 Megamos Corporation Cell topology for power transistors with increased packing density
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6268242B1 (en) 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3705919B2 (ja) 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
US6044018A (en) 1998-06-17 2000-03-28 Mosel Vitelic, Inc. Single-poly flash memory cell for embedded application and related methods
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
KR100505619B1 (ko) 1998-09-29 2005-09-26 삼성전자주식회사 반도체소자의정전하방전회로,그구조체및그구조체의제조방법
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6255683B1 (en) 1998-12-29 2001-07-03 Infineon Technologies Ag Dynamic random access memory
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6268639B1 (en) 1999-02-11 2001-07-31 Xilinx, Inc. Electrostatic-discharge protection circuit
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
US6277695B1 (en) 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6347026B1 (en) 1999-05-26 2002-02-12 Lsi Logic Corporation Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
DE19926107C1 (de) 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
US6252292B1 (en) 1999-06-09 2001-06-26 International Business Machines Corporation Vertical electrical cavity-fuse
US6211018B1 (en) 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
KR100340906B1 (ko) * 1999-08-23 2002-06-20 박종섭 반도체 장치의 퓨즈 구조
JP2001177093A (ja) 1999-12-20 2001-06-29 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
JP3573674B2 (ja) 1999-12-27 2004-10-06 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力保護装置とその保護方法
US6548860B1 (en) 2000-02-29 2003-04-15 General Semiconductor, Inc. DMOS transistor structure having improved performance
JP4352563B2 (ja) 2000-03-07 2009-10-28 ミツミ電機株式会社 小型ポンプ
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型ｍｏｓｆｅｔの製造方法
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
JP2002110978A (ja) 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6631060B2 (en) 2000-11-30 2003-10-07 Winbond Electronics Corporation Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications
JP4150496B2 (ja) * 2000-12-28 2008-09-17 株式会社日立製作所 半導体装置及びその製造方法
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP4608133B2 (ja) 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6514839B1 (en) 2001-10-05 2003-02-04 Taiwan Semiconductor Manufacturing Company ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations
US20030071310A1 (en) 2001-10-11 2003-04-17 Salling Craig T. Method to increase substrate potential in MOS transistors used in ESD protection circuits
KR100406180B1 (ko) 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4557507B2 (ja) 2002-06-13 2010-10-06 パナソニック株式会社 半導体デバイス及びその製造方法
US6855593B2 (en) 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US7190563B2 (en) 2002-10-18 2007-03-13 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
JP2004186590A (ja) 2002-12-05 2004-07-02 Yamaha Corp 半導体装置及びその製造方法
JP3931138B2 (ja) 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
TW200411897A (en) 2002-12-30 2004-07-01 Winbond Electronics Corp Robust ESD protection structures
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6809972B2 (en) * 2003-03-13 2004-10-26 Infineon Technologies Ag Circuit technique for column redundancy fuse latches
US6919603B2 (en) 2003-04-30 2005-07-19 Texas Instruments Incorporated Efficient protection structure for reverse pin-to-pin electrostatic discharge
US6867083B2 (en) * 2003-05-01 2005-03-15 Semiconductor Components Industries, Llc Method of forming a body contact of a transistor and structure therefor
US7019368B1 (en) 2003-07-11 2006-03-28 Actel Corporation Low-capacitance input/output and electrostatic discharge circuit for protecting an integrated circuit from electrostatic discharge
US20050036251A1 (en) 2003-08-12 2005-02-17 Micrel, Incorporated Electrostatic discharge protection for trim-diodes
JP2005136060A (ja) 2003-10-29 2005-05-26 Yamaha Corp 半導体装置及びその製造方法
US7279743B2 (en) * 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
DE10358324A1 (de) 2003-12-12 2005-07-14 Infineon Technologies Ag Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
US8183629B2 (en) 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US7271988B2 (en) * 2004-08-04 2007-09-18 Taiwan Semiconductor Manufacturing Company Method and system to protect electrical fuses
JP4685388B2 (ja) 2004-09-06 2011-05-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2006120789A (ja) * 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
US7271643B2 (en) * 2005-05-26 2007-09-18 International Business Machines Corporation Circuit for blowing an electrically blowable fuse in SOI technologies
US20060268479A1 (en) 2005-05-31 2006-11-30 Atmel Germany Gmbh ESD protection structure
JP4579063B2 (ja) * 2005-06-10 2010-11-10 太平洋セメント株式会社 礫岩状人工岩石の製造方法
JP2006352034A (ja) * 2005-06-20 2006-12-28 Freescale Semiconductor Inc ヒューズ回路及び電子回路
JP2007019264A (ja) 2005-07-07 2007-01-25 Toshiba Corp 半導体集積回路装置
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
KR100653536B1 (ko) 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 핀 전계효과 트랜지스터 제조방법
JP5002967B2 (ja) * 2006-01-24 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100735529B1 (ko) * 2006-02-09 2007-07-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
JP2009129877A (ja) 2007-11-28 2009-06-11 S Ii R:Kk 電子部品用ソケット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585454A (zh) * 2018-08-21 2021-03-30 技术研究及发展基金有限公司 具有固有的自修复性质的多功能场效应晶体管
US11916148B2 (en) 2018-08-21 2024-02-27 Technion Research And Development Foundation Ltd. Multi-functional field effect transistor with intrinsic self-healing properties

Also Published As

Publication number Publication date
WO2009102963A2 (en) 2009-08-20
KR101204759B1 (ko) 2012-11-26
TWI532171B (zh) 2016-05-01
US20090200578A1 (en) 2009-08-13
JP6110341B2 (ja) 2017-04-05
GB2469592B (en) 2012-03-21
TW200950085A (en) 2009-12-01
JP2011512043A (ja) 2011-04-14
US10600902B2 (en) 2020-03-24
GB2469592A (en) 2010-10-20
DE112009000238B4 (de) 2019-04-25
DE112009000238T5 (de) 2011-04-14
GB201011868D0 (en) 2010-09-01
WO2009102963A3 (en) 2009-10-22
KR20110004356A (ko) 2011-01-13
JP2014222765A (ja) 2014-11-27
CN101971305B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN101971305B (zh) 场效应晶体管
US20060186466A1 (en) Vertical gate semiconductor device and method for fabricating the same
KR102370669B1 (ko) 절연체 아래에 상호접속부를 갖는 반도체―온―절연체 집적 회로
US7566931B2 (en) Monolithically-integrated buck converter
US8089122B2 (en) Vertical trench gate transistor semiconductor device and method for fabricating the same
US8035229B2 (en) Semiconductor device
US20070215920A1 (en) Semiconductor component arrangement comprising a trench transistor
US7821064B2 (en) Lateral MISFET and method for fabricating it
CN101512764A (zh) Soi装置及其制造方法
CN104517856A (zh) 具有横向fet单元和场板的半导体器件及其制造方法
US20160149034A1 (en) Power semiconductor device having low on-state resistance
CN102769029A (zh) 具有栅极叠层的器件
JP2010258153A (ja) 半導体装置の製造方法および半導体装置
US9064689B2 (en) Semiconductor device and manufacturing method thereof
CN102856363A (zh) 势垒肖特基与金氧半场效晶体管的整合结构及制造方法
CN111092075B (zh) 沟槽式晶体管结构及其制造方法
TWI813732B (zh) 利用用於減小節距之閘極屏蔽緩衝件之mosfet源極接觸件形成
CN104103623B (zh) 电熔丝结构及其形成方法
CN105702722B (zh) 低导通电阻功率半导体组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20220213

CF01 Termination of patent right due to non-payment of annual fee