JP5736394B2 - 半導体装置の構造及びその製造方法 - Google Patents

半導体装置の構造及びその製造方法 Download PDF

Info

Publication number
JP5736394B2
JP5736394B2 JP2012556225A JP2012556225A JP5736394B2 JP 5736394 B2 JP5736394 B2 JP 5736394B2 JP 2012556225 A JP2012556225 A JP 2012556225A JP 2012556225 A JP2012556225 A JP 2012556225A JP 5736394 B2 JP5736394 B2 JP 5736394B2
Authority
JP
Japan
Prior art keywords
polysilicon
trench
gate
source
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012556225A
Other languages
English (en)
Other versions
JP2013521660A (ja
Inventor
テリル，カイル
バイ，ユミン
エヌ． パッタナヤク，デヴァ
エヌ． パッタナヤク，デヴァ
ロウ，ツュェン
Original Assignee
ヴィシェイ−シリコニックス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィシェイ−シリコニックス filed Critical ヴィシェイ−シリコニックス
Publication of JP2013521660A publication Critical patent/JP2013521660A/ja
Application granted granted Critical
Publication of JP5736394B2 publication Critical patent/JP5736394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体装置の構造及びその製造方法に関し、特に独立したゲートトレンチとソーストレンチの内側とそれぞれ連結されたポリシリコン層が分離されているデュアルゲート構造を組み込んだトレンチゲート装置（例えばＭＩＳ装置）の構造及びその製造方法に関する。
電力を節約するためには、トランジスタの電力損失を低減させることが重要である。金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置において、電力損失は、ドレイン−ソース間のオン抵抗を低減することで減少させることができる。
ＭＯＳ装置において、高い降伏電圧を実現するために、エピタキシャル（ｅｐｉ）層及び／又は抵抗率を増加させることができるが、これによりオン抵抗に甚大な悪影響を与える可能性がある。その問題を解決するために、装置がオフの時に電流の方向に対して垂直な変調電界を導入することができる。ドリフト領域の変調電界は降伏電圧を増加させ、より一般的な従来のＭＯＳ装置と比較して、所定の降伏電圧としては、より高いドーピング濃度を可能にする。このような電界を発生させる一つの方法は、ドリフト領域と並行に“スプリットゲート”を含めることである。スプリットゲート構造において、ＭＯＳ構造（例えばトレンチ）は、ドリフト領域と並行して作成される。ソースに接続されたシールドポリシリコン（ポリ）領域は、トレンチ内のゲートポリ下に置かれ、ゲート構造はトレンチの頂部に構築される。スプリットゲート構造は、十分なスイッチングや降伏電圧、低オン抵抗を含む多くの利点を提供するが、その製造は容易ではない。
したがって、改良された製造方法、及びその改良方法に適する装置や、スプリットゲート装置に関連するような利点を提供する半導体装置が必要とされている。
本発明に係る一実施形態において、第１のポリシリコン（ポリ−１）を、基板に形成された深いトレンチに付着させる。表面が隣接面と同一平面となるように、ポリ−１の露出表面を平坦化する第１のポリシリコン研磨加工を実施する。さらに、浅いトレンチを、深いトレンチ間の基板に形成し、第２のポリシリコン（ポリ−２）を、浅いトレンチ内に付着させる。表面が隣接面と同一平面となるように、ポリ−２の露出表面を平坦化する第２のポリシリコン研磨加工を実施する。
具体的には、一実施形態において、第１の酸化物層を、深いトレンチ内と、深いトレンチ間のメサ上に形成し、さらに、ポリ−１を、深いトレンチに付着させる。平面を形成するために、第１のポリシリコン研磨加工を実施してポリ−１の少なくとも一部を除去し、同様に酸化物研磨加工を実施してメサ上から第１の酸化物層の少なくとも一部を除去する。第１のポリシリコン研磨加工及び酸化研磨加工の後、浅いトレンチを、深いトレンチ間のメサに形成する。第２の酸化物層を、浅いトレンチ内と、深いトレンチと浅いトレンチとの間のメサ上に形成する。さらに、ポリ−２を、浅いトレンチ内に付着させる。第２のポリシリコンの研磨加工を実施し、ポリ−２の少なくとも一部を除去する。
さらに、ポリ−１に対するソースコンタクト、及びポリ−２に対するゲートコンタクトを形成することができる。ソースコンタクトはポリ−１の真上にあり、かつ接触しており、ゲートコンタクトはポリ−２の真上にあり、かつ接触している。一実施形態において、ソースコンタクトは第１の金属層の一部であり、ゲートコンタクトは第２の金属層の一部である。第１及び第２の金属層は同じ平面内にあるが、物理的に互いに分離されている。
したがって、一実施形態において、例えばデュアルゲート構造の半導体装置が形成される。そのような装置は、ソーストレンチとゲートトレンチを含み、それらを互いに、基板に並行に交互に形成させる。ゲートトレンチはソーストレンチよりも浅い。ソースコンタクトはソーストレンチの一方の端部で、ソーストレンチ内のポリ−１に連結されている。ソースコンタクトはポリ−１の表面の真上にあり、かつ接触している。ゲートコンタクトは、ゲートトレンチの一方の端部でゲートトレンチ内のポリ−２に連結されている（ソースコンタクトとゲートコンタクトは、トレンチの両端に形成される）。ゲートコンタクトはポリ−２の表面の真上にあり、かつ接触している。第１及び第２のポリシリコン研磨加工の結果として、ポリ−１とポリ−２の表面は隣接面と同一平面になっている。ソースコンタクトは第１の金属層の一部であり、ゲートコンタクトは第２の金属層の一部である。第１及び第２の金属層は同一平面にあり、互いに物理的に分離されている。
一実施形態において、第１及び第２のポリシリコン研磨加工と酸化物研磨加工は、化学機械研磨（ＣＭＰ: Chemical Mechanical Polishing）加工である。ＣＭＰを使用することで、デュアルゲート構造などの装置の製造が容易になる。ＣＭＰの使用により、ソーストレンチとゲートトレンチ内のポリシリコンの平坦化、及び各ソーストレンチ上部の酸化物の平坦化が可能となり、結果として優れた構造の制御及び改善されたプロセスマージンが得られ、したがって性能を向上させることができる。例えば、平坦化はフォトリソグラフィ時の焦点深度を向上させる。結果として、材料をより正確かつ均一に付着させることができ、より浅いトレンチを形成することができる。それ故に、装置の形体をより小さいサイズに縮小することができる。
本発明のこれらの目的やその他の目的及び利点は、様々な図面で示された以下の詳細な説明によって、当業者に理解されるだろう。
本発明によれば、ソーストレンチ内及びゲートトレンチ内のポリシリコンと、各ソーストレンチの上部の酸化物を平坦化させることができ、これにより、構造をより適切に制御し、プロセスマージンを向上させることができる。すなわち、性能を向上させることができる。例えば、平坦化は、フォトリソグラフィ時の焦点深度を向上させる。その結果、装置の形体を、より小さいサイズに縮小することができる。
本明細書に組み込まれ、その一部を形成し、本発明の実施形態を例示する添付図面は、詳細な説明と共に、本発明の原理を説明するのに役立つ。同じ数字は、図面及び明細書全体を通じて同様の構成要素を示す。
本発明に係る半導体装置の一実施形態の平面図である。 本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。 本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。 本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。 本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。 本発明の実施形態に係る半導体装置の構成要素を示す，様々な軸に沿った断面図である。 本発明の実施形態に係る半導体装置を製造するために使用される工程（ソーストレンチ）のフローチャートである。 本発明の実施形態に係る半導体装置を製造するために使用される工程（ゲートトレンチ）のフローチャートである。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。 本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
本願は、２０１０年３月２日に米国に仮出願した出願番号第61/309,824号、発明の名称“Structures and Methods of Fabrication Dual Gate MIS Devices（デュアルゲート装置の構造及びその製造方法）”の優先権を主張する。これは、参照によりその全体が本明細書に組み込まれている。
本発明の以下の詳細な説明では、本発明の完全な理解を提供するために、多くの具体的な詳細が記載されている。しかし、本発明は、これらの具体的な詳細がなくても実施し得ること、又はそれらの均等物で実施し得ることが、当業者によって認識されるであろう。他の例では、周知の方法、手順、構成要素及び回路は、本発明のアスペクトを不必要に曖昧にしないように詳細に説明されていない。
以下の詳細な説明の一部は、半導体装置を製造する操作の手順、論理ブロック、処理、及びその他の記号表現の点から表されている。これらの説明や表現は、半導体装置の製造についての当業者によって使用される手段であって、他の当業者に、それらの作業の内容を最も効果的に伝えるものである。本願では、手順、論理ブロック、工程等は、所望の結果を導く首尾一貫した一連のステップ又は指示であると考えられる。これらのステップは、物理量の物理的操作を必要とするものである。しかし、これらの用語及び類似の用語の全ては、適切な物理量に関連付けられ、単にこれらの量に適用される便利な表示（ラベル）に過ぎないことについて留意しておくべきである。以下の記載から明らかなように、特に明記しない限り、本願を通して使用される“形成(forming)”、“実施(performing)”、“生成(producing)”、“付着(depositing)”、“成長（growing）”、“エッチング”などの用語を利用する記載は、半導体装置の製造の動作や処理に言及していることが理解される。
図面は縮尺に合わせて描かれておらず、構造の部分とそれらの構造を形成する様々な層のみが図面に示されている。さらに、製造工程やステップは、本明細書で記載した工程やステップに沿って実行されてもよい。つまり、本明細書に示され、記載されているステップ等の前、中間、及び／又は後に、複数の工程やステップがあってもよい。重要なことに、本発明に係る実施形態は、それらを著しく乱すことなく、これらの他の工程やステップ（おそらく従来の）と組み合わせて実装させることができる。一般に、本発明に係る実施形態は、周辺機器の工程やステップに著しい影響を与えることなく、従来の工程部分に置き換えることができる。
本明細書で使用されるように、“ｎ”の文字はｎ型ドーパントを意味し、“ｐ”の文字はｐ型ドーパントを意味している。プラス記号“＋”又はマイナス記号“−”は、それぞれドーパントの比較的高い濃度又は比較的低い濃度を表すのに使用されている。
図の一部は、１種類の装置との関連で記載されているが、本発明に係る実施形態はそれに限定されない。つまり、本明細書に記載の特徴は、ｎチャネル装置又はｐチャネル装置のいずれにも利用することができる。１種類の装置の記載は、ｐ型ドーパント及び材料を、対応するｎ型ドーパント及び材料の代わりに用いることによって、他のタイプの装置に容易にマッピングすることができ、その逆も同様である。
図１は、本発明に係る半導体装置１００の一実施形態の平面図である。半導体装置１００は、一般的にデュアルゲート構造と呼ばれることもある。半導体装置１００は、金属−絶縁体−半導体（ＭＩＳ）装置として実装されてもよい。
図１において、半導体装置１００の複数のレベル又は層が示されている。図１に示される構造は、ソーストレンチとして知られる第１のトレンチ１１１及び第２のトレンチ１１２によって例示された複数の並行トレンチを含んでいる。ゲートトレンチとして知られている第３のトレンチ１１３は、第１のトレンチ１１１と第２のトレンチ１１２の間にあり、並行している。いくつものソーストレンチがあってもよく、ソーストレンチの各ペア間に１つのゲートトレンチがあってもよい。後述するように、トレンチ１１１、１１２及び１１３は、酸化物で覆われた後、例えばポリシリコンで充填されてもよい。
図１に示すように、第１の金属層１２１は、トレンチの一方の端部の上方に形成され、第２の金属層１２２は、トレンチのもう一方の端部の上方に形成される。第１及び第２の金属層は同じ平面にあるが、互いに物理的に隔離されている。
第１の金属層１２１は、ソース金属層として知られている。ソース金属層１２１は、１３１と１３２として特定した位置で、ソーストレンチ１１１及び１１２のポリシリコンと接触している。ソース金属層１２１との接触は、ソーストレンチ内のポリシリコンの真上である。
第２の金属層１２２は、ゲート金属層として知られている。ゲート金属層１２２は、１３３として特定された位置で、ゲートトレンチ１１３のポリシリコンと接触している。ゲート金属層１２２との接触は、ゲートトレンチ内のポリシリコンの真上である。一実施形態では、ゲートトレンチの幅は、第２の金属層１２２の下方にあるトレンチの端部でより大きくなっている。つまり、ゲートトレンチは、ゲート金属層と接触する場所で、外側に広がっている。図１に示すように、ゲートトレンチは、ゲートコンタクトよりも幅が広い。
図２は、図１に示される切断線Ａ−Ａに沿った断面図である。図２に示される構造１００の部分は、ソーストレンチ１１１及び１１２と共に、追加のソーストレンチ（符号は付されていない）と、ゲートトレンチ１１３と共に、追加のゲートトレンチを（符号は付されていない）を含んでいる。
図２の実施形態において、ソーストレンチとゲートトレンチは、ｎ＋領域２１０とｎドープしたエピタキシャル領域２２０を含む積層板又は基板に形成されている。ソーストレンチはゲートトレンチよりも深く、エピタキシャル領域２２０を貫通し、ｎ＋領域２１０にまで及ぶが、ゲートトレンチはそうではない。
ソーストレンチとゲートトレンチは、酸化物層２３０で覆われていてもよい。ｐ型ボディ領域２４０のようなＰ型ボディ領域も、ソーストレンチとゲートトレンチ間の基板に形成されてもよい。ソース領域２５０のようなソース領域もまた、ソーストレンチとゲートトレンチとの間の基板に形成されてもよい。ドレイン領域（図示されていない）が、ｎ＋領域２１０の下層として実装されてもよい。
図２の実施例において、ソース領域は連続的なｎ＋領域である。しかし、一実施形態では、ｎ＋ソース領域は、図３に示すようにｐ＋領域３５０によって分離される。図３に示すように、ｎ＋ソース領域２５０とｐ＋領域３５０は、互いに交互に並んでいる。つまり、ｎ＋ソース領域２５０はｐ＋領域３５０間に位置し、ｐ＋領域はｎ＋ソース領域間に位置している。ｐ＋領域３５０は、ｐ型ボディ領域２４０に対する電気的コンタクトを供給するために使用される。したがって、同じソース金属層は、ｐ＋ボディ領域２４０（ｐ＋領域３５０を介して）とｎ＋ソース領域２５０の両方に電気的に接触することができる。
以下でより詳細に述べるように、ソーストレンチ及びゲートトレンチ内のポリシリコン２６０の上面（図２）と，ソーストレンチ上部の酸化物層２３０の露出面は、トレンチ間にあるメサと同一平面になっている。これは、以下に述べるように、多くの利点を提供する。
図２に示される構造（半導体装置）１００の端部（つまり、ゲート金属層１２２の下方にある領域、図１を参照）において、酸化膜領域２７０は、ソーストレンチの上方、及びソーストレンチとゲートトレンチの間のメサの上に形成されているが、ゲートトレンチの上方には形成されていないため、ゲートトレンチ内のポリシリコン２６０は、ゲート金属層１２２に接触している。したがって、ゲート金属層１２２は、１３３でのゲート金属コンタクトに例示されるように、ゲートトレンチ内のポリシリコンと物理的かつ電気的に接触することができる。
図４は、図１に示す切断線Ｂ−Ｂに沿った断面図である。図４に示される構造１００の部分は、ゲートトレンチ１１３、ソース金属層１２１、ゲート金属層１２２、エピタキシャル領域２２０及びｎ＋領域２１０を含んでいる。ソース金属層とゲート金属層は、同一平面内にある。
酸化物層４１０は、ゲート金属層１２２の下方にあるゲートトレンチの一部を除いて、ゲートトレンチを覆っており、ゲートトレンチ内の一部のポリシリコン２６０は、ゲート金属層に接触している。したがって、ゲート金属層１２２は、１３３でのゲート金属コンタクトで例示されるように、ゲートトレンチ内のポリシリコンと物理的かつ電気的に接触することができる。
図５は、図１に示される切断線Ｃ−Ｃに沿った断面図である。図５に示される構造１００の部分は、ソーストレンチ１１１及び１１２と共に追加のソーストレンチ（符号は付されていない）と、ゲートトレンチ１１３と共に追加のゲートトレンチを（符号は付されていない）を含んでいる。
以下でより詳細に述べるように、ソーストレンチ及びゲートトレンチ内のポリシリコン２６０の上面と、酸化物層２３０の露出面は、トレンチの間にあるメサと同一平面となっている。これは、以下に述べるように、多くの利点を提供する。
図５に示される構造１００の端部（つまり、ソース金属層１２１の下方にある領域内；図１を参照）において、酸化物領域５７０は、ゲートトレンチの上方に形成されているが，ソーストレンチ上には形成されていない。また、酸化物領域５７０は、終端領域のｎ＋ソース領域の上方に形成されているが，アクティブ領域のｎ＋ソース領域の上方には形成されていない。その結果、ソーストレンチ内のポリシリコン２６０と、アクティブ領域内のｎ＋ソース領域（例えばｎ＋ソース領域２５０）は、ソース金属層１２１に接触している。したがって、ソース金属層１２１は、１３１と１３２のソース金属コンタクトによって例示されるように、ソーストレンチ内のポリシリコン及びｎ＋ソース領域と物理的かつ電気的に接触することができる。
図６は、図１に示される切断線Ｄ−Ｄに沿った断面図である。図６に示される構造１００の部分は、ソーストレンチ１１１、ソース金属層１２１、ゲート金属層１２２及びｎ＋領域２１０を含んでいる。ソース金属層とゲート金属層は、同一平面内にある。
酸化物層６１０は、ソース金属層１２１の下方にあるトレンチの一部を除いてソーストレンチを覆っており、ソーストレンチ内の一部のポリシリコン２６０はソース金属層に接触している。したがって、ソース金属層１２１は、１３１のソース金属コンタクトによって例示されるように、ソーストレンチ内のポリシリコン２６０と物理的かつ電気的に接触することができる。
図７Ａ及び図７Ｂは、図１に部分的に示される装置のような半導体装置を製造するのに使用される工程の一実施形態のフローチャート７００を示している。具体的なステップがフローチャート７００に開示されているが、このようなステップは例示的なものである。つまり、本発明に係る実施形態は、様々な他のステップ又はフローチャート７００に記載のステップの変形を実施することに十分適している実施例である。フローチャート７００は、本発明の実施形態に係る半導体装置の製造において、選択された過程を示す断面図である図８〜図１７と併せて記載されている。特定の周知の過程は、以下の記載から除外されている。例えば、マスクの形成と除去に関連する工程は記載されていない。
図７Ａのブロック７０２において、図８を参照すると、トレンチ８０２は、ｎ＋領域２１０及びエピタキシャル領域２２０を含む基板／積層板に形成されている。トレンチ８０２を形成するのに、エッチング工程が使用されてもよい。トレンチ８０２はソーストレンチとして使用される。
ブロック７０４において、図９を参照すると、酸化物層９０４は、トレンチ８０２の側壁及び底部に沿って付着し、それらのトレンチの間のメサ９０６上にも付着している。
ブロック７０６において、図１０を参照すると、ポリシリコン１００８（ポリ−１）は、トレンチ８０２内に付着している。各トレンチはポリ−１で満たされていてもよい。一実施形態では、第１のポリシリコン研磨加工（例えばＣＭＰ）により、ポリ−１が研磨され、平坦な表面が形成される。さらに、隣接する酸化物層９０４に対して窪むように、ポリ−１が（例えばプラズマ中で）エッチバックされ得る。
ブロック７０８において、図１１を参照すると、酸化物研磨加工（例えばＣＭＰ）によって、平面（平らで滑らかな面）１１１０が形成される。具体的には、メサ上の酸化物層９０４が除去されるため、酸化物層の露出面（トレンチ８０２の側壁に沿った、酸化物層９０４の残りの端部）は、隣接する表面／メサと同一平面となる。また、トレンチ８０２から突出したポリ−１が、いずれの部分も除去されているため、ポリ−１の露出面は、隣接する表面／メサと同一表面となる。
酸化物研磨加工（例えばＣＭＰ）中に、さらなる酸化物が付着によって付加され、かつ除去されることで、平らでかつ滑らかな表面１１１０が実現されてもよい。欠陥（例えば窪み、凹み、傷など）がなく、実用的な表面１１１０は有益である。後工程の過程（ブロック７１２）において、ポリシリコン（ポリ−２）は、ゲートトレンチとして使用されるトレンチ内に付着している。表面１１１０が、実用的なように平らで滑らかでない場合、ポリ−２は、潜在的にストリンガを形成する不完全な形で取り込まれる（captured）可能性がある。
図７Ｂのブロック７１０において、図１２を参照すると、トレンチ１２０２は基板に形成されている。トレンチ１２０２を形成するために、エッチング工程が使用されてもよい。トレンチ１２０２はゲートトレンチとして使用され、ソーストレンチ（トレンチ８０２）よりも浅い。図１に示すように、ゲート金属コンタクトが形成されるトレンチの端部であるトレンチ１２０２の一方の端部で、トレンチ１２０２は広がっている。
ブロック７１２において、図１２を参照すると、薄いゲート酸化物層１２０４が、トレンチ１２０２の側壁及び底部に沿って成長し、また、トレンチ１２０２とトレンチ８０２の間のメサ１２０６上にも成長している。
ブロック７１４において、図１３を参照すると、ポリシリコン１３０８（ポリ−２）はトレンチ１２０２内に付着している。各トレンチは、ポリ−２で満たされていてもよく、その場合、さらに平面を形成するために、第２のポリシリコン研磨加工（例えばＣＭＰ）が使用される。さらに、隣接する酸化物層９０４に対して窪むように、ポリ−２が（例えばプラズマ中で）エッチバックされ得る。
図１３を参照すると、一実施形態において、ｐ型ボディ領域２４０は、トレンチ８０２と１２０２の間の領域に形成され得る。
ブロック７１６において、図１４を参照すると、領域１４５０は、トレンチ８０２と１２０２の間の領域に形成されている。図３に関連して上述したように、領域１４５０は、ｎ＋ソース領域２５０及びｐ＋領域３５０が交互であることを含んでいる。つまり、ｎ＋ソース領域２５０及びｐ＋領域３５０は、図３に示すように互いに交互に並んでいる。
ブロック７１８において、図１５を参照すると、酸化物５７０は、ソース金属領域の選択した位置に付着している。具体的には、酸化物層は、付着した後、ソース金属領域において、酸化物５７０が終端領域とゲートトレンチ１２０２上に残るように選択的に除去され、これによって領域１４５０（例えば、ｎ＋ソース領域２５０とｐ＋領域３５０の交互の領域）はアクティブ領域と接触し、ソーストレンチ８０２は終端領域及びアクティブ領域に接触している。
その結果、続いてソース金属層１２１が付着する時、図５に示すように、ソーストレンチ１１１、ソーストレンチ１１２及びｎ＋ソース領域２５０に対する物理的かつ電気的接触が生じる。また、その後、ソース金属層１２１が付着する時、図１６に示すように、ｐ＋領域３５０に物理的かつ電気的に接触し、それ故にｐ型ボディ領域２４０への電気的かつ物理的接触が生じる。したがって、同一のソース金属層は、ｎ＋ソース領域２５０及びｐ型ボディ領域２４０の両方に電気的に接触する。
また、図１７を参照すると、酸化物２７０は、ゲート金属領域の選択した位置に付着している。具体的には、酸化物層は、付着した後、ゲート金属領域において、酸化物２７０がソーストレンチ８０２と領域１４５０（ｎ＋ソース領域２５０及びｐ＋領域３５０）上に残るように選択的に除去され、これによってゲートトレンチは露出している。その結果、その後にゲートトレンチにゲート金属層２２０が付着する時、図２に示すように、ゲートトレンチへの物理的かつ電気的接触が生じる。ゲートトレンチの幅（Ｗ方向への測定）は、ゲート金属層１２２を持つゲートトレンチのコンタクト幅よりも大きい。
要約すると、本発明に係る実施形態は、デュアルゲート構造を組み込んだトレンチ−ゲート装置（例えばＭＩＳ装置）の構造及び製造方法に関する。デュアルゲート構造では、独立したゲートトレンチとソーストレンチ内のそれぞれに連結されたポリシリコン層が分離されている。デュアルゲート構造は、ゲートトレンチのゲートポリシリコン（ポリ−２）をゲート電極に接続するゲートコンタクトと、ソーストレンチのソースポリシリコン（ポリ−１）をソース電極に接続するソースコンタクトと共に実装される。ソースコンタクト及びゲートコンタクトは同一平面にある。
ＣＭＰにより、そのような装置の製造が容易になる。ＣＭＰの使用は、ソーストレンチ内及びゲートトレンチ内のポリシリコンと、各ソーストレンチの上部の酸化物を平坦化させることができ、これにより、構造をより適切に制御し、プロセスマージンを向上させることができる。すなわち、性能を向上させることができる。例えば平坦化は、フォトリソグラフィ時の焦点深度を向上させる。その結果、装置の形体を、より小さいサイズに縮小することができる。
本発明に係る実施形態は、中電圧定格（６０〜１５０ボルト）のトレンチパワーＭＯＳ装置と高電圧定格（１５０〜３００ボルト）のトレンチパワーＭＯＳ装置と共に使用することができる。
要約すれば、半導体装置の実施形態、及びそのような装置を製造する方法の実施形態が説明されている。本発明の特定の実施形態に関する上記説明は、例示及び説明の目的で提示されている。これらは包括的であること、又は開示された厳密な形態に本発明を限定することを意図するものではなく、上記の教示に照らして、多くの改変及び変形が可能である。実施形態は、本発明の本質的な応用及び実際的な応用を最もよく説明するために選択され、記載されており、当業者が本発明を様々な実施形態として、また想到される特定の用途に適するように、様々な改変を施して利用することを可能にしている。本発明の範囲は本明細書に添付される特許請求の範囲、及びその均等物によって定義されるものである。
好ましくは、本明細書中に記載されている全ての構成要素、部品及びステップが含まれる。当業者に明らかなように、これらの構成要素、部品及びステップのいずれかは、他の要素、部品及びステップに置き換えてもよく、或いは完全に削除してもよいことが理解されるだろう。
広義には、本明細書によって、第１のポリシリコン（ポリ−１）が、基板に形成された深いトレンチ内に付着することが開示されている。第１のポリシリコン研磨加工は、ポリ−１の露出面を平坦化するために実施され、それによって、その表面は隣接面と同一平面となる。その後、浅いトレンチが、深いトレンチ間の基板内に形成され、その浅いトレンチ内に第２のポリシリコン（ポリ−２）が付着する。第２ポリシリコン研磨加工は、ポリ−２の露出面を平坦化するために実施され、それによって、その表面は隣接面と同一平面となる。さらに、ポリ−１及びポリ−２に対する金属コンタクトが形成される。

コンセプト
本明細書には、少なくとも以下の概念が開示されている。

コンセプト１
基板に形成された第１のトレンチ内、及び第２のトレンチ内に第１のポリシリコンを付着させる工程と、前記第１のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第１のポリシリコン研磨加工を実施する工程と、前記第１のポリシリコン研磨加工後に、前記第１のトレンチと前記第２のトレンチとの間の前記基板に、前記第１のトレンチ及び前記第２のトレンチよりも浅い第３のトレンチを形成する工程と、前記第３のトレンチ内に第２のポリシリコンを付着させる工程と、前記第２のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第２のポリシリコン研磨加工を実施する工程と、前記第１のポリシリコンに対する第１の金属コンタクト、及び第２のポリシリコンに対する第２の金属コンタクトを形成する工程とを備えるデュアルゲート半導体装置を製造する方法。

コンセプト２
前記第１のポリシリコンを付着させる前に、前記第１及び前記第２のトレンチ内と、前記第１のトレンチと前記第２のトレンチとの間の前記基板上に酸化物を付着させる工程と、前記酸化物を平坦化するために、酸化物研磨加工を実施する工程とをさらに備えるコンセプト１に記載の方法。

コンセプト３
前記第１及び第２のポリシリコン研磨加工と前記酸化物研磨加工は、化学機械研磨加工から成るコンセプト２に記載の方法。

コンセプト４
前記第１の金属コンタクトは、前記第１のポリシリコンの真上にあり、かつ前記第１のポリシリコンと接触しており、前記第２の金属コンタクトは、前記第２のポリシリコンの真上にあり、かつ前記第２のポリシリコンと接触しているコンセプト１に記載の方法。

コンセプト５
前記第１の金属コンタクトは第１の金属層の一部であり、前記第２の金属コンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面内にあるが、互いに物理的に分離されているコンセプト１に記載の方法。

コンセプト６
前記第３のトレンチは、前記第２の金属コンタクトよりも幅広いコンセプト１に記載の方法。

コンセプト７
基板に形成されたソーストレンチと、前記基板に形成され、前記ソーストレンチと平行するゲートトレンチと、前記ソーストレンチの第１の端部で前記ソーストレンチ内の第１のポリシリコンに連結されたソースコンタクトであって、前記ソースコンタクトは、前記第１のポリシリコンの第１の表面の真上にあり、かつ前記第１のポリシリコンの第１の表面と接触するものと、前記第１の端部と向かい側の前記ゲートトレンチの第２の端部で前記ゲートトレンチ内の第２のポリシリコンに連結されたゲートコンタクトであって、前記ゲートコンタクトは、前記第２のポリシリコンの第２の表面の真上にあり、かつ前記第２のポリシリコンの第２の表面と接触するものとを備える半導体装置。

コンセプト８
前記ソースコンタクトは第１の金属層の一部であり、前記ゲートコンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面にあって、互いに物理的に分離されているコンセプト７に記載の半導体装置。

コンセプト９
前記第１及び第２の表面は、前記ゲートトレンチと前記ソーストレンチによって形成されるメサの表面と同一平面であるコンセプト７に記載の半導体装置。

コンセプト１０
前記ゲートトレンチは、前記第２の端部よりも幅広いコンセプト７に記載の半導体装置。

コンセプト１１
前記ゲートトレンチは、前記ゲートコンタクトよりも幅広いコンセプト７に記載の半導体装置。

コンセプト１２
第１のメサによって分離された第１のトレンチ及び第２のトレンチを基板に形成する工程と、前記第１及び第２のトレンチ内と前記第１のメサ上に第１の酸化物層を形成し、さらに第１及び第２のトレンチ内に第１のポリシリコンを堆積させる工程と、平面を形成するために、前記第１のポリシリコンの少なくとも一部を除去する第１のポリシリコン研磨加工、及び前記第１のメサ上から前記第１の酸化物層の少なくとも一部を除去する酸化物研磨加工を実施する工程と、前記第１のポリシリコン研磨加工及び前記酸化物研磨加工の後に、前記第１のトレンチと第２のトレンチとの間の前記第１のメサに第３のトレンチを形成する工程であって、前記第１及び第３のトレンチは第２のメサによって分離されており、前記第２及び第３のトレンチは第３のメサによって分離されており、前記第３のトレンチは前記第１及び第２のトレンチよりも浅いものである、第３のトレンチを形成する工程と、前記第３のトレンチ内と前記第２及び第３のメサ上に第２の酸化物層を形成し、さらに前記第３のトレンチ内に第２のポリシリコンを付着させる工程と、前記第２のポリシリコンの少なくとも一部を除去する第２のポリシリコン研磨加工を実施する工程とを備えるデュアルゲート半導体装置を製造する方法。

コンセプト１３
前記第１のポリシリコンに対する第１の金属コンタクト、及び前記第２のポリシリコンに対する第２の金属コンタクトを形成する工程であって、前記第１の金属コンタクトは、前記第１のポリシリコンの真上にあり、かつ前記第１のポリシリコンと接触しており、前記第２の金属コンタクトは前記第２のポリシリコンの真上にあり、かつ前記第２のポリシリコンと接触している工程をさらに備えるコンセプト１２に記載の方法。

コンセプト１４
前記第１の金属コンタクトは第１の金属層の一部であり、前記第２の金属コンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面内にあるが、物理的に分離されているコンセプト１３に記載の方法。

コンセプト１５
前記第１及び第２のポリシリコン研磨加工及び前記酸化物研磨加工は、化学機械研磨加工から成る、コンセプト１３に記載の方法。

Claims (12)

  1. 基板に並行に形成された第１のトレンチ内及び第２のトレンチ内に酸化物を付着させるとともに前記第１のトレンチと前記第２のトレンチとの間のメサの表面の上に酸化物を付着させて前記メサの表面の上に酸化物層の表面を形成する工程と、
    前記第１のトレンチ内及び前記第２のトレンチ内に第１のポリシリコンを付着させて前記第１のトレンチ内及び前記第２のトレンチ内の前記第１のポリシリコンを表面に露出させる工程と、
    前記第１のポリシリコンの表面を研磨して平坦化して、研磨後の前記第１のポリシリコンの表面を前記メサの上の前記酸化物層の表面と同一にする第１のポリシリコン研磨加工を実施する工程と、
    前記第１のポリシリコン研磨加工後に、前記メサの上の前記酸化物層を除去するとともに前記第１のポリシリコンの表面から前記第１のポリシリコンを除去して、除去後の前記第１のポリシリコンの表面を前記メサの表面と同一にする酸化物研磨加工を実施する工程と、
    前記酸化物研磨加工後に、前記第１のトレンチと前記第２のトレンチとの間の前記メサに、前記第１のトレンチ及び前記第２のトレンチよりも浅い第３のトレンチを並行に形成する工程と、
    前記第３のトレンチ内に第２のポリシリコンを付着させて前記第３のトレンチ内の第２のポリシリコンを表面に露出させる工程と、
    前記第２のポリシリコンの表面を研磨して平坦化して、研磨後の前記第２のポリシリコンの表面を前記メサの表面と同一にする第２のポリシリコン研磨加工を実施する工程と、
    平坦化された前記第１のポリシリコン、前記第２のポリシリコンおよび前記メサによる平坦化された表面の上で延在するように前記基板の上にソース金属層を形成して前記第１のポリシリコンの表面に接触するソースコンタクトを形成するとともに、平坦化された前記第１のポリシリコン、前記第２のポリシリコンおよび前記メサによる平坦化された表面の上で延在するように前記基板の上にゲート金属層を形成して第２のポリシリコンの表面に接触するゲートコンタクトを形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記第１及び第２のポリシリコン研磨加工と前記酸化物研磨加工は、化学機械研磨加工から成る請求項１に記載の半導体装置の製造方法。
  3. 前記ソースコンタクトは前記第１のポリシリコンの真上にあり、かつ前記第１のポリシリコンと接触しており、前記ゲートコンタクトは前記第２のポリシリコンの真上にあり、かつ前記第２のポリシリコンと接触している請求項１に記載の半導体装置の製造方法。
  4. 前記ソース金属層及び前記ゲート金属層は同一平面内にあるが、互いに物理的に分離されている請求項１に記載の半導体装置の製造方法。
  5. 前記第３のトレンチは、前記ゲートコンタクトよりも幅広に形成される請求項１に記載の半導体装置の製造方法。
  6. 基板に形成されたソーストレンチと、
    前記ソーストレンチと並行させて前記基板に形成され、前記ソーストレンチとの間が表面を有するメサにより分離されているゲートトレンチと、
    前記ソーストレンチ、前記メサおよび前記ゲートトレンチの上で延在するように前記基板の上にソース金属層を形成することで前記ソーストレンチの第１の端部で前記ソーストレンチ内の第１のポリシリコンの表面に接触して連結されるソースコンタクトであって、前記第１のポリシリコンの表面の真上にあり且つ前記第１のポリシリコンの表面と接触するソースコンタクトと、
    前記ソーストレンチ、前記メサおよび前記ゲートトレンチの上で延在するように前記基板の上にゲート金属層を形成することで前記第１の端部と向かい側の前記ゲートトレンチの第２の端部で前記ゲートトレンチ内の第２のポリシリコンの表面に接触して連結されるゲートコンタクトであって、前記第２のポリシリコンの表面の真上にあり且つ前記第２のポリシリコンの表面と接触するゲートコンタクトと、
    を備え、
    前記ソース金属層が上側に形成される前記第１のポリシリコンの表面と前記ゲート金属層が上側に形成される前記第２のポリシリコンの表面とは、前記メサの表面と同一である
    ことを特徴とする半導体装置。
  7. 前記ソース金属層及び前記ゲート金属層は同一平面にあって、互いに物理的に分離されている請求項６に記載の半導体装置。
  8. 前記ゲートトレンチは、前記第２の端部において幅広である請求項６に記載の半導体装置。
  9. 前記ゲートトレンチは、前記ゲートコンタクトよりも幅広である請求項６に記載の半導体装置。
  10. 表面を有する第１のメサによって分離された第１のトレンチ及び第２のトレンチを、基板に並行に形成する工程と、
    前記第１及び第２のトレンチ内と前記第１のメサの表面上に第１の酸化物層を形成して、前記第１のメサの表面の上に前記第１の酸化物層の表面を形成するとともに前記第１及び第２のトレンチ内に第１のポリシリコンを付着させて、前記第１のトレンチ内及び前記第２のトレンチ内の前記第１のポリシリコンを表面に露出させる工程と、
    前記第１のポリシリコンの少なくとも一部を表面から除去する第１のポリシリコン研磨加工を実施する工程と、
    前記第１のポリシリコン研磨加工の後に、前記第１のポリシリコンの表面をエッチバックして、前記第１のポリシリコンの表面を前記第１の酸化物層の表面と比べて窪ませる工程と、
    前記エッチバック加工の後に、前記第１のメサの上の前記酸化物層を除去するとともに前記第１のメサより上へ突出する前記第１のポリシリコンの表面側の部分を除去して、除去後の前記第１のポリシリコンの表面を前記第１のメサの表面と同一にする酸化物研磨加工を実施する工程と、
    前記第１のポリシリコン研磨加工から前記酸化物研磨加工までの加工の後に、前記第１のトレンチと第２のトレンチとの間の前記第１のメサに第３のトレンチを並行に形成して、前記第１及び第３のトレンチを第２のメサの表面によって分離するとともに前記第２及び第３のトレンチを第３のメサの表面によって分離し、前記第３のトレンチを前記第１及び第２のトレンチよりも浅く形成する、第３のトレンチを形成する工程と、
    前記第３のトレンチ内と前記第２及び第３のメサ上に第２の酸化物層を形成し、さらに前記第３のトレンチ内に第２のポリシリコンを付着させて、前記第３のトレンチ内の第２のポリシリコンを表面に露出させる工程と、
    前記第２のポリシリコンの表面を研磨して平坦化して、前記第２のポリシリコンの表面を前記第２のメサの表面および前記第３のメサの表面と同一にする第２のポリシリコン研磨加工を実施する工程と、
    平坦化された前記第１のポリシリコン、前記第２のポリシリコン、前記第２及び第３のメサの表面の上で延在するように前記基板の上にソース金属層を形成して前記第１のポリシリコンの表面に接触するソースコンタクトを形成するとともに、平坦化された前記第１のポリシリコン、前記第２のポリシリコン、前記第２及び第３のメサの表面の上で延在するように前記基板の上にゲート金属層を形成して第２のポリシリコンの表面に接触するゲートコンタクトを形成する工程と、
    を備えることを特徴とする半導体装置を製造する方法。
  11. 前記ソース金属層及び前記ゲート金属層は同一平面内にあるが、物理的に分離されている請求項１０に記載の半導体装置を製造する方法。
  12. 前記第１及び第２のポリシリコン研磨加工及び前記酸化物研磨加工は、化学機械研磨加工から成る請求項１０に記載の半導体装置を製造する方法。
JP2012556225A 2010-03-02 2011-03-02 半導体装置の構造及びその製造方法 Active JP5736394B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US30982410P 2010-03-02 2010-03-02
US61/309,824 2010-03-02
PCT/US2011/026925 WO2011109559A2 (en) 2010-03-02 2011-03-02 Structures and methods of fabricating dual gate devices

Publications (2)

Publication Number Publication Date
JP2013521660A JP2013521660A (ja) 2013-06-10
JP5736394B2 true JP5736394B2 (ja) 2015-06-17

Family

ID=44542829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012556225A Active JP5736394B2 (ja) 2010-03-02 2011-03-02 半導体装置の構造及びその製造方法

Country Status (6)

Country Link
US (2) US9577089B2 (ja)
EP (1) EP2543072B1 (ja)
JP (1) JP5736394B2 (ja)
KR (1) KR101728363B1 (ja)
CN (1) CN102859699B (ja)
WO (1) WO2011109559A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9722041B2 (en) * 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US10395970B2 (en) 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
JP2015176900A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
US9829806B2 (en) * 2014-03-14 2017-11-28 Taiwan Semiconductor Manufacturing Company Limited Lithography tool with backside polisher
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016006263A1 (ja) * 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
DE102014113375A1 (de) * 2014-09-17 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit feldeffektstruktur
JP2016174040A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP6233539B1 (ja) * 2016-12-21 2017-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6967907B2 (ja) * 2017-08-07 2021-11-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP7246287B2 (ja) * 2019-09-13 2023-03-27 株式会社東芝 半導体装置およびその製造方法
DE212021000195U1 (de) * 2020-07-31 2022-01-19 Rohm Co., Ltd. SIC-Halbleiterbauelement
CN117293172B (zh) * 2023-11-24 2024-03-08 华羿微电子股份有限公司 一种双沟槽高性能mosfet器件及制备方法
CN117374125A (zh) * 2023-12-06 2024-01-09 无锡锡产微芯半导体有限公司 一种沟槽mosfet器件及其制备工艺

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070766A (ja) 1983-09-26 1985-04-22 Mitsubishi Electric Corp 半導体装置の製造方法
JP2570742B2 (ja) 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
JPH0745817Y2 (ja) 1988-04-20 1995-10-18 富士通株式会社 入金口紙幣揃え機構
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US4881105A (en) 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
JPH03211885A (ja) 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体装置及びその製造方法
JP3322936B2 (ja) 1992-03-19 2002-09-09 株式会社東芝 半導体記憶装置
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3311070B2 (ja) 1993-03-15 2002-08-05 株式会社東芝 半導体装置
JP3082522B2 (ja) 1993-07-27 2000-08-28 日産自動車株式会社 絶縁電極およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
JP3307785B2 (ja) 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3141769B2 (ja) 1996-02-13 2001-03-05 富士電機株式会社 絶縁ゲート型サイリスタ及びその製造方法
US5763915A (en) 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US5668026A (en) 1996-03-06 1997-09-16 Megamos Corporation DMOS fabrication process implemented with reduced number of masks
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JPH10173175A (ja) 1996-12-09 1998-06-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6281547B1 (en) * 1997-05-08 2001-08-28 Megamos Corporation Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
JPH1168102A (ja) 1997-08-21 1999-03-09 Toshiba Corp 半導体装置の製造方法
JP3431467B2 (ja) 1997-09-17 2003-07-28 株式会社東芝 高耐圧半導体装置
US6031265A (en) 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
KR100295063B1 (ko) 1998-06-30 2001-08-07 김덕중 트렌치게이트구조의전력반도체장치및그제조방법
FR2785090B1 (fr) 1998-10-23 2001-01-19 St Microelectronics Sa Composant de puissance portant des interconnexions
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US6255683B1 (en) 1998-12-29 2001-07-03 Infineon Technologies Ag Dynamic random access memory
KR100415490B1 (ko) 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법
JP2000223705A (ja) 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6404007B1 (en) 1999-04-05 2002-06-11 Fairchild Semiconductor Corporation Trench transistor with superior gate dielectric
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6518621B1 (en) 1999-09-14 2003-02-11 General Semiconductor, Inc. Trench DMOS transistor having reduced punch-through
US6548860B1 (en) 2000-02-29 2003-04-15 General Semiconductor, Inc. DMOS transistor structure having improved performance
JP3949869B2 (ja) 2000-03-22 2007-07-25 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
JP4581179B2 (ja) 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
EP1170803A3 (en) 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6309929B1 (en) 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6870220B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
TW543146B (en) 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
TW484213B (en) 2001-04-24 2002-04-21 Ememory Technology Inc Forming method and operation method of trench type separation gate nonvolatile flash memory cell structure
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
JP2002373989A (ja) 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6489204B1 (en) 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6573142B1 (en) 2002-02-26 2003-06-03 Taiwan Semiconductor Manufacturing Company Method to fabricate self-aligned source and drain in split gate flash
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
JP3960091B2 (ja) 2002-03-20 2007-08-15 富士電機ホールディングス株式会社 半導体装置およびその製造方法
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6858494B2 (en) 2002-08-20 2005-02-22 Taiwan Semiconductor Manufacturing Company Structure and fabricating method with self-aligned bit line contact to word line in split gate flash
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
JP2004241413A (ja) 2003-02-03 2004-08-26 Toshiba Corp 半導体装置
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4626131B2 (ja) 2003-07-11 2011-02-02 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4945055B2 (ja) 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE10339455B3 (de) 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US7264813B2 (en) 2003-09-24 2007-09-04 Nikken Sohonsha Corporation Therapeutic uses of Dunaliella powder
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
GB0327791D0 (en) 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
GB0327793D0 (en) 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench mosfet
JP4398719B2 (ja) 2003-12-25 2010-01-13 株式会社東芝 半導体装置
CN103199017B (zh) 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US6906380B1 (en) 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
DE102004029435B4 (de) 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor
JP4913336B2 (ja) 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2006202931A (ja) 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US7494876B1 (en) 2005-04-21 2009-02-24 Vishay Siliconix Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
JP5350783B2 (ja) 2005-05-24 2013-11-27 ヴィシェイ−シリコニックス トレンチ型金属酸化物半導体電界効果トランジスタの製造方法
CN102738239A (zh) 2005-05-26 2012-10-17 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
US20070004116A1 (en) * 2005-06-06 2007-01-04 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET termination with tungsten plug structures
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
DE102005041322B4 (de) 2005-08-31 2017-03-16 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
WO2007129261A2 (en) 2006-05-05 2007-11-15 Nxp B.V. Trench field effect transistors
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7544571B2 (en) 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
DE102006045441B4 (de) 2006-09-26 2008-09-25 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
KR101375035B1 (ko) 2006-09-27 2014-03-14 맥스파워 세미컨덕터 인크. Ｍｏｓｆｅｔ 및 그 제조 방법
US7732842B2 (en) 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
EP2109879A4 (en) 2007-01-09 2011-05-18 Maxpower Semiconductor Inc SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US8035159B2 (en) 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US8686493B2 (en) 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP5604029B2 (ja) 2007-12-04 2014-10-08 ローム株式会社 半導体装置およびその製造方法
KR101396124B1 (ko) 2007-12-21 2014-05-19 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US7910439B2 (en) 2008-06-11 2011-03-22 Maxpower Semiconductor Inc. Super self-aligned trench MOSFET devices, methods, and systems
US7936009B2 (en) 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
WO2010120704A2 (en) 2009-04-13 2010-10-21 Maxpower Semiconductor Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8354711B2 (en) 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
JP5569162B2 (ja) 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5580150B2 (ja) 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US8587059B2 (en) 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same

Also Published As

Publication number Publication date
EP2543072B1 (en) 2021-10-06
EP2543072A2 (en) 2013-01-09
EP2543072A4 (en) 2016-03-02
US9577089B2 (en) 2017-02-21
KR20130026427A (ko) 2013-03-13
CN102859699B (zh) 2016-01-06
US10453953B2 (en) 2019-10-22
JP2013521660A (ja) 2013-06-10
CN102859699A (zh) 2013-01-02
US20170104096A1 (en) 2017-04-13
WO2011109559A2 (en) 2011-09-09
US20110254084A1 (en) 2011-10-20
KR101728363B1 (ko) 2017-05-02
WO2011109559A3 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5736394B2 (ja) 半導体装置の構造及びその製造方法
US11846871B2 (en) Device with a recessed gate electrode that has high thickness uniformity
US9935193B2 (en) MOSFET termination trench
US9508714B2 (en) Multi-gate FETs and methods for forming the same
CN107046061B (zh) 半导体结构和相关制造方法
US9680003B2 (en) Trench MOSFET shield poly contact
TWI495018B (zh) 藉由晚期鰭部蝕刻以在圖案化的淺溝槽隔離區域上形成鰭部電晶體
CN113632228B (zh) 整合型沟道分离式功率组件及其制造方法
TW201735264A (zh) 作為高壓器件之閘極介電質之凹陷淺溝渠隔離
TW201714301A (zh) 半導體元件及其製作方法
US8759910B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
EP1589585A1 (en) Semiconductor device and its manufacturing method
TWI491042B (zh) 半導體裝置及其製造方法
US11569389B2 (en) Semiconductor device
US20130069148A1 (en) Semiconductor device and manufacturing method thereof
US20230231057A1 (en) 2d materials with inverted gate electrode for high density 3d stacking
US9577055B2 (en) Semiconductor device having a minimized region of sheild electrode and gate electrode overlap
JP2019040960A (ja) 窒化物半導体装置
JP2006024859A (ja) 半導体装置およびその製造方法
CN103208426A (zh) 沟槽型功率晶体管及其制作方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R150 Certificate of patent or registration of utility model

Ref document number: 5736394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250