DE19926107C1 - Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren - Google Patents
Halbleiteranordnung mit einer Fuse und ihr HerstellungsverfahrenInfo
- Publication number
- DE19926107C1 DE19926107C1 DE19926107A DE19926107A DE19926107C1 DE 19926107 C1 DE19926107 C1 DE 19926107C1 DE 19926107 A DE19926107 A DE 19926107A DE 19926107 A DE19926107 A DE 19926107A DE 19926107 C1 DE19926107 C1 DE 19926107C1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- fuse
- arrangement according
- cavity
- insulator layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Die Erfindung betrifft eine Fuse (4) für eine Halbleiteranordnung, die vertikal in dieser zwischen einem Kontakt (5) und vorzugsweise einem Buried-Layer in einem Hohlraum (8) geführt ist. Außerdem wird ein Verfahren zum Herstellen einer solchen Fuse (4) durch anisotrope Strukturierung eines Isolators und eines Substrates, isotropes Überätzen und anisotropes Auffüllen mit einem Dielektrikum (9) angegeben.
Description
Die vorliegende Erfindung betrifft eine Halbleiteranordnung
mit einer Fuse und einem Halbleiterkörper mit zwei im wesent
lichen parallel zueinander verlaufenden Hauptoberflächen und
ihr Herstellungsverfahren.
Derartige Halbleiteranordnungen und Herstellungsverfahren
sind z. B. aus der US 5 663 590 und der US 5 731 624 bekannt.
Fuses werden bekanntlich in Halbleiteranordnungen und insbe
sondere in Halbleiterspeichern mit zunehmender Bedeutung ein
gesetzt: sie dienen dazu, bei Ausfall einzelner Elemente, wie
beispielsweise Speicherzellen oder Wortleitungen, entspre
chende Ersatz- bzw. Redundanzelemente zuzuschalten. Wird bei
spielsweise bei einem Test eines Halbleiterspeichers eine
Wortleitungen als fehlerhaft festgestellt, so wird durch
Trennen oder Zünden von Fuses anstelle der fehlerhaften Wort
leitung eine redundante Wortleitung aktiviert. Auch können
beispielsweise Chipoptionen über Fuses geschaltet werden.
Es gibt nun zwei verschiedene Arten, Fuses zu trennen: bei
einer ersten Art erfolgt die Trennung durch Einwirkung eines
Laserstrahles, so daß eine sogenannte Laserfuse vorliegt. Bei
der zweiten Art wird die Trennung durch elektrische Zerstö
rung infolge Wärmeentwicklung vorgenommen; hier wird von ei
ner elektrischen bzw. E-Fuse gesprochen.
Beiden Fusearten ist gemeinsam, daß sie nur planar herge
stellt werden (vgl. beispielsweise US 5 663 590 und US
5 731 624). Das heißt, Kontakte einer Fuse liegen in einer
Ebene, die im wesentlichen parallel zu einer Hauptoberfläche
des Halbleiterkörpers einer Halbleiteranordnung, also bei
spielsweise eines Halbleiterspeichers, verläuft. Eine derar
tige Struktur ist schematisch in Fig. 6 dargestellt, die ers
te Kontakte 1 und zweite Kontakte 2 zeigt, welche jeweils auf
leitenden Bereichen 3, die beispielsweise aus hochdotiertem
Silizium bestehen, angeordnet sind. Diese Bereiche 3 sind ü
ber eine Fuse 4 elektrisch miteinander verbunden, die zwi
schen den Bereichen 3 eine leitende Verbindung darstellt.
Diese Fuse 4 kann beispielsweise aus dotiertem polykristalli
nem Silizium oder auch aus Metall bestehen. Die Fuse 4 selbst
ist fein gestaltet und hat eine Breite in der Größenordnung
von einigem µm bis weniger als 1 µm.
Fließt nun ein Strom zwischen den Kontakten 1 und 2, der ei
nen gewissen Grenzwert überschreitet, so wird die Fuse 4
durch die durch den Stromfluß erzeugte Joulsche Wärme zer
stört. Das heißt, die Fuse wird durchtrennt. Die Programmier
spannung ist dabei größer als die Betriebsspannung des Chips.
Die Höhe der Programmierspannung ist unter anderem abhängig
von der Breite der Fuses.
Selbstverständlich kann dieses Durchtrennen einer Fuse 4 auch
durch Einwirkung eines Laserstrahles vorgenommen werden, was
insbesondere dann zweckmäßig ist, wenn die Fuse 4 sich auf
der Oberfläche einer Halbleiteranordnung befindet.
Wie nun sofort aus der Fig. 6 zu ersehen ist, benötigt eine
Fuse zusammen mit den zugeordneten Kontakten 1, 2 eine nicht
zu vernachlässigende Fläche auf einem Halbleiterchip. Bei der
ständig angestrebten Miniaturisierung von Halbleiteranordnun
gen ist dieser Flächenbedarf für Fuses störend. Dies gilt
insbesondere für Halbleiterspeicher, da in solchen eine Viel
zahl von Fuses benötigt wird.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Fuse
für eine Halbleiteranordnung anzugeben, die sich durch einen
minimalen Flächenbedarf auszeichnet; außerdem soll ein Ver
fahren zum Herstellen einer solchen Fuse geschaffen werden;
um die Programmierspannung niedrig halten zu können, soll
sich der Durchmesser der Fuse auf Werte einstellen lassen
können, die sehr viel kleiner als 1 µm sind.
Diese Aufgabe wird bei einer Halbleiteranordnung mit einer
Fuse und einem Halbleiterkörper mit zwei im wesentlichen pa
rallel zueinander verlaufenden Hauptoberflächen erfindungsge
mäß dadurch gelöst, daß die Fuse sich in der Richtung von ei
ner der beiden Hauptoberflächen zur anderen erstreckt und in
einen Hohlraum des Halbleiterkörpers eingebettet ist.
Die erfindungsgemäße Fuse ist also nicht wie sämtliche beste
henden Fuses in einer planaren Struktur entsprechend der Fig.
6 angeordnet. Sie ist vielmehr in "vertikaler" Richtung zwi
schen den beiden Hauptoberflächen der Halbleiteranordnung
vorgesehen. Allein dadurch wird eine erhebliche Flächenein
sparung erzielt, so daß eine wesentlich verbesserte Packungs
dichte für Halbleiteranordnungen mit Fuses zu erreichen ist.
Auch läßt sich der Durchmesser der Fuses ohne weiteres auf
Werte erheblich unterhalb 1 µm einstellen, was niedrige Pro
grammierspannungen zur Folge hat.
Das Einschließen der Fuses in einen Hohlraum hat einen weite
ren vorteilhaften Effekt, der mit den bisherigen planaren Fu
ses nur unter hohem Aufwand und Platzbedarf zu erzielen ist:
beim Zerstören der Fuses durch deren Schmelzen können keine
unerwünschten Kurzschlüsse durch abgedampftes Material ent
stehen, da diese Dämpfe zuverlässig in dem Hohlraum einge
schlossen werden. Es sind also keine besonderen Maßnahmen er
forderlich, um Kurzschlüsse zu vermeiden, die beim Zerstören
von planaren Fuses auftreten können. Solche Maßnahmen liegen
bei den bestehenden Fuses darin, bestimmte Mindestabstände zu
benachbarten Elementen oder anderen Fuses einzuhalten oder
Schutzringstrukturen um die Fuses vorzusehen.
Ein Verfahren zum Herstellen der erfindungsgemäßen Halblei
teranordnung zeichnet sich speziell durch die folgenden Ver
fahrensschritte aus:
- - Auf ein Halbleitersubstrat aus beispielsweise Silizium wird eine selektiv zu diesem ätzbare Isolatorschicht aus bei spielsweise Siliziumnitrid aufgebracht,
- - diese Isolatorschicht und das Halbleitersubstrat werden so dann anisotrop strukturiert, so daß unter der nach der Strukturierung verbleibenden Isolatorschicht eine säulenar tige Halbleiterschicht entsteht,
- - die säulenartige Halbleiterschicht wird sodann isotrop überätzt, wobei in diesem Schritt Breite und elektrische Eigenschaften der Fuse problemlos einzustellen sind, und
- - auf die verbleibende Struktur wird ein Dielektrikum aus beispielsweise Siliziumdioxid anisotrop aufgetragen, was durch Aufdampfen geschehen kann, wodurch ein Hohlraum ge bildet wird.
Anschließend erfolgen noch in üblicher Weise eine Kontaktie
rung der so hergestellten Fuse, sowie deren Metallisierung
mit anschließender Passivierung. Bei der Kontaktierung kann
gegebenenfalls ein Buried-Layer-Kontakt eingesetzt werden,
was zu einer weiteren Verbesserung der Packungsdichte bei
trägt.
Die Fuse selbst besteht in vorteilhafter Weise aus dotiertem
oder undotiertem Silizium. Sie kann dabei eine Länge bis zu
einigen µm und einen Durchmesser von etwa 0,1 bis 0,5 µm auf
weisen.
An ihrem dem Halbleiterkörper zugewandten Ende ist die Fuse
beispielsweise mit einem Buried-Layer kontaktiert, wie dies
bereits oben erwähnt wurde, während an ihrem gegenüberliegen
den Ende, das sich in der Nähe einer Hauptoberfläche des
Halbleiterkörpers befindet, ein metallischer Kontakt aus bei
spielsweise Wolfram mit entsprechender Kontaktdiffusion vor
gesehen werden kann. Ein solcher Wolframkontakt kann dann an
eine Leiterbahn aus beispielsweise Aluminium, Wolfram oder
polykristallinem Silizium angeschlossen werden.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er
läutert. Es zeigen:
Fig. 1 eine Schnittdarstellung durch die erfindungs
gemäße Fuse,
Fig. 2 bis 4 schematische Schnittdarstellungen zur Erläu
terung eines Verfahrens zum Herstellen der
erfindungsgemäßen Fuse,
Fig. 5 ein Schaltbild einer Fuse mit einem MOS-Tran
sistor und
Fig. 6 eine Draufsicht auf eine bestehende planare
Fuse.
Die Fig. 6 ist bereits eingangs erläutert worden. In den Fi
guren werden für einander entsprechende Bauteile jeweils die
gleichen Bezugszeichen verwendet.
Fig. 1 zeigt eine Fuse 4 aus Silizium, die eine Länge von et
wa 1 bis 2 µm und an ihrer schmalsten Stelle einen Durchmes
ser von etwa 0,1 bis 0,2 µm aufweist und sich zwischen einem
Kontakt 5 aus beispielsweise Wolfram und einem Buried-Layer 6
in einem Halbleiterkörper 7 erstreckt. Die Fuse 4 ist dabei
in einem Hohlraum 8 angeordnet, der von einer Isolatorschicht
9 aus beispielsweise Siliziumdioxid umgeben ist, in der eine
Leiterbahn 10 aus Aluminium, Wolfram oder polykristallinem
Silizium zu dem Wolframkontakt 5 verläuft.
Selbstverständlich können anstelle der angegebenen Materiali
en auch andere geeignete Materialien oder Kombinationen von
diesen eingesetzt werden. So kann beispielsweise die Isola
torschicht 9 auch aus Siliziumnitrid oder aus einzelnen Fil
men aus Siliziumdioxid und Siliziumnitrid bestehen.
Bei der Herstellung der in Fig. 1 gezeigten Fuse wird von ei
nem beispielsweise aus Silizium bestehenden Halbleitersub
strat ausgegangen, auf das eine selektiv zu diesem Substrat
ätzbare Schicht aus beispielsweise Siliziumnitrid aufgetragen
wird. Diese Siliziumnitridschicht wird so strukturiert, daß
lediglich an den Teilen des Siliziumsubstrates eine Silizium
nitridschicht 11 zurückbleibt, an denen später eine Fuse er
zeugt werden soll. Es schließt sich sodann ein Ätzschritt an,
bei dem das Siliziumsubstrat, das nicht von der Siliziumni
tridschicht 11 bedeckt ist, bis zu einer bestimmten Tiefe ab
getragen wird. Es entsteht damit die in Fig. 2 gezeigte
Struktur, bei der die beispielsweise in Draufsicht runde Si
liziumnitridschicht 11 das hier säulenförmig gestaltete Halb
leitersubstrat bedeckt, das mit der Bezeichnung der Fig. 1
aus dem eigentlichen Halbleiterkörper 7 und einem säulenför
migen Halbleiterbereich 12 besteht. Dieser säulenförmige
Halbleiterbereich 12 bildet die Grundstruktur für die spätere
Fuse.
Die Gestaltung der Halbleiteranordnung von Fig. 2 erfolgt
vorzugsweise durch anisotrope Strukturierung der Siliziumni
tridschicht 11 und des Halbleitersubstrates. Die Siliziumni
tridschicht kann hierbei zur Markierung verwendet werden.
Es schließt sich sodann ein isotropes Überätzen an, bei dem
der Halbleiterbereich 12 selektiv "dünner" gestaltet wird.
Das heißt, in diesem Schritt wird die Querschnittsfläche ei
nes verbleibenden Halbleiterbereiches 13 eingestellt. Mit an
deren Worten, das isotrope Überätzen ermöglicht ein einfaches
Festlegen der gewünschten elektrischen Eigenschaften der
schließlich auf diese Weise entstehenden Fuse 4.
Es schließt sich sodann ein anisotropes Auffüllen mit einem
Dielektrikum aus beispielsweise einer Siliziumdioxidschicht 9
an. Durch dieses anisotrope Auffüllen des Dielektrikums wird
um die Fuse 4 herum ein Hohlraum 8 erzeugt.
Es folgen dann in üblicher Weise eine Planarisierung durch
chemisch-mechanisches Polieren und eine Präparation des Wolf
ramkontaktes 5 und der Leiterbahn 10, die ebenfalls in die
Isolatorschicht 9 aus Siliziumdioxid eingebettet sind. Dabei
kann der Halbleiterkörper 7 mit einem weiteren Kontakt 15 und
einer weiteren Leiterbahn 14 versehen werden, die aus ent
sprechenden Materialien wie der Kontakt 5 bzw. die Leiterbahn
10 bestehen. Der Kontakt 15 mit der Leiterbahn 14 kann dabei
niederohmig über eine Diffusionszone 19 mit einem Vorsprung
18 des Buried-Layers 6 verbunden werden, so daß die Fuse 4
beidseitig kontaktiert ist.
Auf eine solche beidseitige Kontaktierung kann gegebenenfalls
verzichtet werden, wenn die Fuse 4, wie schematisch in Fig. 5
gezeigt ist, direkt an eine Elektrode beispielsweise eines
Transistors 16 angeschlossen ist.
Die Erfindung ermöglicht durch die vertikale Strukturierung
der Fuse eine erhebliche Platzeinsparung bei Halbleiteranord
nungen. Dies ist insbesondere bei Halbleiterspeichern von Be
deutung, da hier hohe Packungsdichten besonders angestrebt
werden. Dabei weicht die Erfindung vollkommen von den bishe
rigen Strukturen ab, die alle planare Gestaltungen von Fuses
vorsehen. Durch die Erfindung wird eine Möglichkeit geschaf
fen, mit geringem Aufwand Fuses in vertikaler Anordnung her
zustellen.
Die erfindungsgemäße Fuse wird in bevorzugter Weise "elek
risch" gezündet. Gegebenenfalls ist aber auch eine Zündung
durch Einwirkung eines Laserstrahles möglich. Dies gilt ins
besondere dann, wenn die Fuse 4 etwas "schräg" zu einer
Hauptoberfläche 17 der Halbleiteranordnung vorgesehen wird.
Diese Hauptoberfläche 17 verläuft im wesentlichen parallel zu
einer gegenüberliegenden, nicht gezeigten Hauptoberfläche des
Halbleiterkörpers 7.
1
erste Kontakte
2
zweite Kontakte
3
leitende Bereiche
4
Fuse
5
Wolframkontakt
6
Buried-Layer
7
Halbleiterkörper
8
Hohlraum
9
Isolatorschicht
10
Leiterbahn
11
Siliziumnitridschicht
12
Halbleiterbereich
13
Halbleiterbereich
14
Leiterbahn
15
Kontakt
16
Transistor
17
Hauptoberfläche
18
Vorsprung
19
Diffusionszone
Claims (9)
1. Halbleiteranordnung mit einer Fuse und einem Halbleiter
körper (7) mit zwei im wesentlichen parallel zueinander
verlaufenden Hauptoberflächen (17),
dadurch gekennzeichnet, daß
die Fuse (4) sich in der Richtung von einer der beiden
Hauptoberflächen (17) zur anderen erstreckt und in einen
Hohlraum (8) des Halbleiterkörpers (7) eingebettet ist.
2. Halbleiteranordnung nach Anspruch 1,
dadurch gekennzeichnet, daß
die Fuse aus dotiertem oder undotiertem Silizium besteht.
3. Halbleiteranordnung nach Anspruch 2,
dadurch gekennzeichnet, daß
die Länge der Fuse (4) bis einige µm und ihr Durchmesser
etwa 0,1 bis 0,5 µm betragen.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß
die Fuse an ihrem dem Halbleiterkörper (7) zugewandten
Ende mit einer vergrabenen leitenden Schicht (6) und an
ihrem gegenüberliegenden Ende mit einem metallischen Kon
takt (5) versehen ist.
5. Halbleiteranordnung nach Anspruch 4,
dadurch gekennzeichnet, daß
der metallische Kontakt (5) aus Wolfram besteht.
6. Halbleiteranordnung nach Anspruch 4 oder 5,
dadurch gekennzeichnet, daß
der metallische Kontakt (5) mit einer Leiterbahn (10)
verbunden ist.
7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß
der Hohlraum (8) in eine auf dem Halbleiterkörper (7)
vorgesehene Isolatorschicht (9) eingebettet ist.
8. Halbleiteranordnung nach Anspruch 7,
dadurch gekennzeichnet, daß
die Isolatorschicht (9) aus Siliziumdioxid besteht.
9. Verfahren zum Herstellen einer Halbleiteranordnung nach
einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß
- - auf ein Halbleitersubstrat eine selektiv zu diesem ätz bare Isolatorschicht (11) aufgebracht wird,
- - die Isolatorschicht (11) und das Halbleitersubstrat a nisotrop strukturiert werden, so daß unter der verblei benden Isolatorschicht (11) ein säulenförmiger Halblei terbereich (12) zurückbleibt,
- - der Halbleiterbereich (12) isotrop überätzt wird, so daß ein verdünnter Halbleiterbereich (13) zurückbleibt und
- - ein Dielektrikum (9) anisotrop auf die verbleibende I solatorschicht (11) und das Halbleitersubstrat aufge tragen wird, so dass um den verdünnten Halbleiterbe reich (13) ein Hohlraum (8) verbleibt.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19926107A DE19926107C1 (de) | 1999-06-08 | 1999-06-08 | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren |
EP00945612A EP1198836B1 (de) | 1999-06-08 | 2000-06-06 | Fuse für halbleiteranordnung |
KR10-2001-7015748A KR100501215B1 (ko) | 1999-06-08 | 2000-06-06 | 반도체 디바이스용 퓨즈 |
JP2001502164A JP3774405B2 (ja) | 1999-06-08 | 2000-06-06 | 半導体構造のためのヒューズ |
DE50011761T DE50011761D1 (de) | 1999-06-08 | 2000-06-06 | Fuse für halbleiteranordnung |
PCT/DE2000/001867 WO2000075987A1 (de) | 1999-06-08 | 2000-06-06 | Fuse für halbleiteranordnung |
TW089111166A TW447108B (en) | 1999-06-08 | 2000-06-09 | Fuse for semiconductor arrangement |
US10/013,298 US6756655B2 (en) | 1999-06-08 | 2001-12-10 | Fuse for a semiconductor configuration and method for its production |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19926107A DE19926107C1 (de) | 1999-06-08 | 1999-06-08 | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19926107C1 true DE19926107C1 (de) | 2000-11-16 |
Family
ID=7910558
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19926107A Expired - Fee Related DE19926107C1 (de) | 1999-06-08 | 1999-06-08 | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren |
DE50011761T Expired - Fee Related DE50011761D1 (de) | 1999-06-08 | 2000-06-06 | Fuse für halbleiteranordnung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE50011761T Expired - Fee Related DE50011761D1 (de) | 1999-06-08 | 2000-06-06 | Fuse für halbleiteranordnung |
Country Status (7)
Country | Link |
---|---|
US (1) | US6756655B2 (de) |
EP (1) | EP1198836B1 (de) |
JP (1) | JP3774405B2 (de) |
KR (1) | KR100501215B1 (de) |
DE (2) | DE19926107C1 (de) |
TW (1) | TW447108B (de) |
WO (1) | WO2000075987A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10135775A1 (de) * | 2001-07-23 | 2003-02-13 | Infineon Technologies Ag | Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse |
DE10358324A1 (de) * | 2003-12-12 | 2005-07-14 | Infineon Technologies Ag | Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung |
US6960829B2 (en) | 2002-03-28 | 2005-11-01 | Infineon Technologies Ag | Method for producing a semiconductor wafer, semiconductor chip, and intermediate semiconductor product |
DE112009000238B4 (de) | 2008-02-13 | 2019-04-25 | Vishay-Siliconix | Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
US7110313B2 (en) * | 2005-01-04 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-time electrical fuse programming circuit |
US20070075822A1 (en) * | 2005-10-03 | 2007-04-05 | Littlefuse, Inc. | Fuse with cavity forming enclosure |
JP4964472B2 (ja) * | 2006-01-31 | 2012-06-27 | 半導体特許株式会社 | 半導体装置 |
JP4861060B2 (ja) * | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
JP2008186846A (ja) | 2007-01-26 | 2008-08-14 | Elpida Memory Inc | 半導体装置及びヒューズ素子の切断方法 |
KR101037452B1 (ko) * | 2008-10-22 | 2011-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그 형성 방법 |
US8609534B2 (en) | 2010-09-27 | 2013-12-17 | International Business Machines Corporation | Electrical fuse structure and method of fabricating same |
US8633707B2 (en) | 2011-03-29 | 2014-01-21 | International Business Machines Corporation | Stacked via structure for metal fuse applications |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663590A (en) * | 1994-12-02 | 1997-09-02 | Lsi Logic Corporation | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3863231A (en) * | 1973-07-23 | 1975-01-28 | Nat Res Dev | Read only memory with annular fuse links |
JPS5833865A (ja) * | 1981-08-24 | 1983-02-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
KR900006354B1 (ko) * | 1986-08-29 | 1990-08-28 | 페어차일드 세미콘덕터 코퍼레이션 | 수직형 퓨즈 |
US5059555A (en) * | 1990-08-20 | 1991-10-22 | National Semiconductor Corporation | Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer |
US5899736A (en) * | 1997-09-19 | 1999-05-04 | Siemens Aktiengesellschaft | Techniques for forming electrically blowable fuses on an integrated circuit |
US6242789B1 (en) * | 1999-02-23 | 2001-06-05 | Infineon Technologies North America Corp. | Vertical fuse and method of fabrication |
-
1999
- 1999-06-08 DE DE19926107A patent/DE19926107C1/de not_active Expired - Fee Related
-
2000
- 2000-06-06 WO PCT/DE2000/001867 patent/WO2000075987A1/de active IP Right Grant
- 2000-06-06 EP EP00945612A patent/EP1198836B1/de not_active Expired - Lifetime
- 2000-06-06 KR KR10-2001-7015748A patent/KR100501215B1/ko not_active IP Right Cessation
- 2000-06-06 DE DE50011761T patent/DE50011761D1/de not_active Expired - Fee Related
- 2000-06-06 JP JP2001502164A patent/JP3774405B2/ja not_active Expired - Fee Related
- 2000-06-09 TW TW089111166A patent/TW447108B/zh not_active IP Right Cessation
-
2001
- 2001-12-10 US US10/013,298 patent/US6756655B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663590A (en) * | 1994-12-02 | 1997-09-02 | Lsi Logic Corporation | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10135775A1 (de) * | 2001-07-23 | 2003-02-13 | Infineon Technologies Ag | Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse |
DE10135775B4 (de) * | 2001-07-23 | 2004-02-19 | Infineon Technologies Ag | Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse |
US6960829B2 (en) | 2002-03-28 | 2005-11-01 | Infineon Technologies Ag | Method for producing a semiconductor wafer, semiconductor chip, and intermediate semiconductor product |
DE10358324A1 (de) * | 2003-12-12 | 2005-07-14 | Infineon Technologies Ag | Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung |
US7253475B2 (en) | 2003-12-12 | 2007-08-07 | Infineon Technologies Ag | Power transistor cell and power transistor component with fusible link |
DE112009000238B4 (de) | 2008-02-13 | 2019-04-25 | Vishay-Siliconix | Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung |
US10600902B2 (en) | 2008-02-13 | 2020-03-24 | Vishay SIliconix, LLC | Self-repairing field effect transisitor |
Also Published As
Publication number | Publication date |
---|---|
JP2003501835A (ja) | 2003-01-14 |
US20020084508A1 (en) | 2002-07-04 |
WO2000075987A1 (de) | 2000-12-14 |
US6756655B2 (en) | 2004-06-29 |
KR20020035487A (ko) | 2002-05-11 |
EP1198836A1 (de) | 2002-04-24 |
JP3774405B2 (ja) | 2006-05-17 |
EP1198836B1 (de) | 2005-11-30 |
KR100501215B1 (ko) | 2005-07-18 |
TW447108B (en) | 2001-07-21 |
DE50011761D1 (de) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10125407B4 (de) | Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung | |
DE19926107C1 (de) | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren | |
DE102006043484B4 (de) | Fuse-Struktur und Verfahren zum Herstellen derselben | |
DE3876655T2 (de) | Verbindungssystem hoher geschwindigkeit mit feuerfesten kontakten vom "non-dogbone-typ" und ein aktiver elektromigrationsunterdrueckender mechanismus. | |
DE3127826C2 (de) | Halbleiterspeicher | |
EP0002185B1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
DE10337569B4 (de) | Integrierte Anschlussanordnung und Herstellungsverfahren | |
DE19531691A1 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
WO2005096378A1 (de) | Elektronische schaltkreisanordnung | |
DE3634167C2 (de) | ||
DE10226571A1 (de) | Prozess zur Ausbildung von Schmelzsicherungen | |
DE69226223T2 (de) | Kontaktausrichtung für Festwertspeicher | |
DE69434162T2 (de) | Verfahren zur Herstellung einer Gate-Elektrode aus schwerschmelzendem Metall | |
DE3223619C2 (de) | Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen | |
DE4437761B4 (de) | Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung | |
DE69030946T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung | |
DE10039185B4 (de) | Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung | |
DE10314595A1 (de) | Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat | |
EP1168443B1 (de) | Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur | |
DE10140468B4 (de) | Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur | |
EP0353719A2 (de) | Metallkontakt mit überhängenden Kanten und Herstellungsverfahren | |
DE69421738T2 (de) | Halbleiter-Schmelzsicherungstrukturen | |
DE10104265A1 (de) | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung | |
DE10043215C1 (de) | Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |