CN105810742B - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN105810742B
CN105810742B CN201610356770.9A CN201610356770A CN105810742B CN 105810742 B CN105810742 B CN 105810742B CN 201610356770 A CN201610356770 A CN 201610356770A CN 105810742 B CN105810742 B CN 105810742B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
oxide
oxide semiconductor
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610356770.9A
Other languages
English (en)
Other versions
CN105810742A (zh
Inventor
竹村保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105810742A publication Critical patent/CN105810742A/zh
Application granted granted Critical
Publication of CN105810742B publication Critical patent/CN105810742B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

场效应晶体管。将绝缘膜设置在包含含有铟作为主要组分的第一氧化物半导体的第一半导体层的一个表面上，并且将包含i型第二氧化物半导体的第二半导体层以与第一半导体层的另一个表面接触的方式设置在上述另一个表面上。第二氧化物半导体的真空能级和费米能级之间的能量差大于第一氧化物半导体的该能量差。在第一半导体层中，与满足上述条件的第二氧化物半导体的结合表面近旁的区域为具有极低载流子浓度的区域(准i型区域)。通过利用该区域作为沟道，能够降低截止电流。另外，FET的漏极电流穿过具有高迁移率的上述第一氧化物半导体；因此，能够取出大量的电流。

Description

场效应晶体管
本申请是申请日为2011年6月9日、申请号为“201180028198.9”、发明名称为“场效应晶体管”的发明专利申请的分案申请。
技术领域
本发明涉及一种包含氧化物半导体的场效应晶体管(FET)。
背景技术
场效应晶体管(FET)是一种元件，其中被称为源区及漏区的区域设置在半导体中，每个区域都设置有电极，对该电极施加电位，并通过绝缘膜或肖特基势垒使用被称为栅极的电极对半导体施加电场而控制半导体的状态，以便控制流过在源区和漏区之间的电流。作为半导体，可以举出诸如硅和锗等的Ⅳ族元素(也称为第十四族元素)；诸如镓砷、铟磷和氮化镓等的Ⅲ-Ⅴ族化合物；诸如硫化锌和镉碲等的Ⅱ-Ⅵ族化合物；等等。
近年，有关于使用氧化铟(专利文献1)、氧化锌(专利文献2和4)和铟镓锌氧化物系化合物(专利文献3)等的氧化物作为半导体的FET的报告。在包含这些氧化物半导体的FET中，能够得到较高的迁移率。这些材料具有大于或等于3eV的较宽的带隙，所以将包含氧化物半导体的FET应用于显示器和功率器件等的研讨在进行中。
尤其，有如下报告，即，虽然包含氧化锌或铟镓锌氧化物系化合物的FET的场效应迁移率最大为20cm2/Vs，但是包含氧化铟作为主要组分的FET的场效应迁移率为50cm2/Vs以上。根据经验可知：随着氧化物中的铟的比例增加，能够获得更高的场效应迁移率。
一般来说，至今为止没有关于包含锌或铟作为主要组分的(在此，“主要组分”是指在氧化物半导体中具有原子序数11以上的在全元素中占据50原子％以上的元素)并且呈现p型导电性的氧化物半导体的报告。因此，没有关于如包含硅的FET那样的利用PN接合的FET的报告。如专利文献1至4所示，为了形成源区和漏区，通常利用金属–半导体接合，其中导电电极与n型或i型氧化物半导体接触(在本说明书中，“i型半导体”是指具有低于或等于1×1014/cm3的载流子浓度的半导体)。
图7A示出包含氧化物半导体的常规的FET的例子。在此，栅绝缘膜14设置为与包含氧化物半导体的半导体层11的一个表面接触，并且栅极15设置在所述栅绝缘膜14上。源电极13a和漏电极13b设置在该半导体层11的另一个表面上。
在很多情况下，从来没有特别考虑过半导体层11的厚度。另外，作为栅绝缘膜14的材料，通常使用氧化硅、氮化硅等等，对该栅绝缘膜14的厚度也没有给予特别的关心。源电极13a和漏电极13b的材料也没有引起特别的关心，仅有使用钛和钼等作为其材料的报告。
在实际上，如图7B所示，保护绝缘膜16设置为接触到半导体层11。作为保护绝缘膜16的材料，可以使用能够用于栅绝缘膜14的材料。
一般来说，在FET中，优选在源电极和半导体层之间的接合部分或者在漏电极和半导体层之间的接合部分形成欧姆接合。为此，源电极13a和漏电极13b的材料优选为具有低于用于半导体层11的氧化物半导体的电子亲和力的功函数的材料。例如，钛和钼都具有低于氧化铟的电子亲和力(大约为4.8eV)的功函数，因此，从形成欧姆接合的方面来看，是优选的。
另外，在金属与半导体层11接触的部分中，电子从金属注入到半导体层11而引起半导体层11中的电子浓度的增加，尤其对具备0.3μm以下的沟道长度(源电极13a和漏电极13b之间的距离)的短沟道FET而言，这导致具有高电子浓度的区域的连接，而且成为FET特性降低的原因(例如，阈值电压的负漂移、S值的增加以及当截止状态时电流也流过在源区和漏区之间的现象(截止状态电流))。
在源区和漏区由金属-半导体接合形成的FET中，半导体的载流子浓度越高，截止状态电流越大。换句话说，即使将栅源电压(下面，称为栅极电压)设定为0V，相当大的电流(下面，称为漏极电流)也流过在源区和漏区之间(这样FET特性被称为“常导通”)。因此，优选通过减少半导体中的载流子浓度以将半导体形成为i型半导体，来降低截止状态电流，并优选将当栅极电压为0V时的漏极电流为1×10-9A以下，更优选为1×10-12以下，进一步优选为1×10-15A以下。
但是，在氧化铟或者包含铟作为主要组分的氧化物半导体中，容易产生氧缺陷，通常难以将载流子浓度设定为1×1018cm/3以下。所以，虽然包括包含铟作为主要组分的氧化物半导体的FET具有较高的迁移率，但是其是常导通，而且随着铟浓度的增大，这种趋势会更显著。例如，当使用氧化铟时，除非将栅极电压设定为-10V以下，不能将漏极电流成为1×10-9A以下。
[参考文献]
[权利文献]
[权利文献1]日本专利申请公开平5-251705号公报
[权利文献2]美国专利申请公开2005/0199879号公报
[权利文献3]美国专利申请公开2007/0194379号公报
[权利文献4]美国专利申请公开2009/0283763号公报
发明内容
本发明至少实现如下记载的目的之一。本发明的目的之一是提供一种FET，其包括包含铟作为主要组分的氧化物半导体，且具有高迁移率和常截止特性(阈值电压为0V以上)或近于常截止特性的特性。另一个目的是提供包含氧化物半导体的FET，其中在氧元素之外的全元素中铟所占的比例为50％以上，优选为75％以上，并且该FET具有常截止特性或近于常截止特性的特性。另一个目的是提供如下记载中的任何一个：具有金属-半导体接合，并且包含铟作为主要组分的新颖FET；具有金属-半导体接合，并且包含铟作为主要组分的新颖半导体装置；上述新颖FET的制造方法；以及上述新颖半导体装置的制造方法。
注意，这些目的的每个并不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有的上述目的。再者，从说明书、附图、权利要求书等的记载这些目的以外的目的是显然的，而可以从说明书、附图、权利要求书等的记载中抽出上述以外的目的。
以下对本发明进行说明；对在本说明书中使用的用词进行简单的说明。在本说明书中没有定义的词语(包括用于科学和技术的词语，例如技术术语或学术术语)可以作为具有与本领域技术人员所理解的一般含义同样的含义的词语而使用。优选的是，由词典等所定义的词语被解释为与相关技术的背景含义一致。本发明的一个方式不应被解释为受限于术语的解释。
关于在本说明书中的FET的源区及漏区，在n沟道型FET中将被施加高电位的一个端子称为漏区而将另一个端子称为源区，且在p沟道型FET中将被施加低电位的一个端子称为漏区而将另一个端子称为源区。当相同电位施加于两个端子时，将其中的一个称为源区而将另一个称为漏区。另外，有时使用用词“第一电极、第二电极”代替用词“源电极、漏电极”。在此情况下，不根据电位的高低改变名称。
另外，在本说明书中，“主要组分”是指在对象的具有原子序数11以上的全元素中占50原子％以上的元素。例如，在形式上的组成式由Ga3Al2In5O12N2表示的情况下，氧(O)是占据该化合物中的最大组分的元素；但是，氧仅有原子序数8，因此不可视为主要组分。同样，氮元素(N)也不成为主要组分。镓(Ga)、铝(Al)或铟(In)能够成为主要组分，它们的比例如下：Ga:Al:In＝3:2:5。换句话说，在能够成为主要组分的整个元素中，镓、铝和铟的百分比分别为30原子％、20原子％和50原子％。所以，根据上述定义，铟为主要组分，而镓和铝都不是主要组分。
形式上的组分比例、具有该形式上的组分比例的化合物以及形式上的化学式(或者，形式上的组分式)分别是指在某个领域中存在的元素的比例、具有该元素比例的化合物以及根据该元素比例的化学式，而都不是通过考虑到微观性或局部性的比例、化学上的意义或化学稳定性等来定义的词语。在上述例子中，这些元素可以形成上述比例的固溶体，或者Ga2O的一个分子、AlN的两个分子、In2O3的两个分子以及InGaO3的一个分子可以形成混晶或混合物。
注意，在本说明书等中，第一、第二、第三等词句是用来区分描述各种元素、构件、区域、层、领域的词句。因此，第一、第二、第三等这些词不限定元素、构件、区域、层、领域等的个数或顺序。
本发明的一个方式是一种FET，该FET包含：包含含有铟作为主要组分的第一氧化物半导体的第一半导体层；包含具有宽于所述第一氧化物半导体的带隙的i型第二氧化物半导体，并且与所述第一半导体层的一个表面接触的第二半导体层；用作栅电极，并且与所述第一半导体层的另一个表面相邻的导电层；以及可以用作栅绝缘膜，并且设置在所述导电层和第一半导体层之间的绝缘层。所述第二氧化物半导体的真空能级和第二氧化物半导体的费米能级之间的能量差大于所述第一氧化物半导体的真空能级和第一氧化物半导体的费米能级之间的能量差。
本发明的另一个方式是一种FET，该FET包含：包含含有铟作为主要组分的第一氧化物半导体的第一半导体层；包含含有镓作为主要组分，并且具有宽于所述第一氧化物半导体的带隙的i型第二氧化物半导体且与所述第一半导体层的一个表面接触的第二半导体层；可以用作栅电极，并且与所述第一半导体层的另一个表面相邻的导电层；以及用作栅绝缘膜，并且设置在所述导电层和第一半导体层之间的绝缘层。
本发明的另一个方式是一种FET，该FET包含：包含含有铟作为主要组分的第一氧化物半导体的第一半导体层；包含在氧之外的整个元素中镓的百分比为80％以上的i型第二氧化物半导体，并且与所述第一半导体层的一个表面接触的第二半导体层；以及用作栅电极，并且与所述第一半导体层的另一个表面相邻的导电层。可以用作栅绝缘膜的绝缘层设置在所述导电层和第一半导体层之间。
在每个方式中，所述第一半导体层的厚度因为如下所述的理由优选为大于或等于0.1nm且小于或等于100nm。所述第二半导体层的厚度优选为大于或等于10nm且小于或等于100nm。
此外，可以将包含含有铝作为主要组分且具有8eV以上的带隙的氧化物的绝缘膜设置为与所述第二半导体层的表面接触，其中该第二半导体层的该表面与接触于所述第一半导体层的表面彼此相反。
再者，可以将包含含有铝作为主要组分且具有8eV以上的带隙的氧化物的绝缘膜设置为与所述第一半导体层的表面接触，其中该第一半导体层的该表面与接触于所述第二半导体层的表面彼此相反。
第一氧化物半导体可以使用含有铟作为主要组分的氧化物。例如，可以使用以整个元素中90原子％以上，优选95原子％以上的浓度含有选自铟、镓、铝、锌和氧中的元素，并且形式上的组成式由InaGabAlcZndOe(在此，a+b+c+d＝2，a≥1,2.5<e<3.5)表示的材料。注意，为了提高迁移率，铟的浓度优选为高，a优选为大于1.6。由于同样的目的，镓的浓度优选为高于铝的浓度，b优选为大于c，进一步优选为大于10c。
第一氧化物半导体还可以使用含有铟作为主要组分，并且包含1×1018/cm3以上的氧缺陷的氧化物半导体。
第二氧化物半导体可以使用各种氧化物。例如，可以使用以整个元素中90原子％以上，优选95原子％以上的浓度含有选自铟、镓、铝、锌和氧中的元素，并且形式上的组成式由InaGabAlcZndOe(在此，a+b+c+d＝2，b≥1,2.5<e<3.5)表示的材料。为了形成i型第二氧化物半导体，铟或锌的浓度优选低于铝的浓度；c优选大于a，更优选大于10a，c优选大于d，更优选大于10d。另外，第二氧化物半导体的带隙优选为6eV以下。
当所述第一氧化物半导体和第二氧化物半导体是具有上述组成的材料时，第二氧化物半导体的带隙宽于第一氧化物半导体的带隙。
此外，由于具有上述组成的第一氧化物半导体为n型，因此其费米能级实际上位于与传导带的下端相同的能级上。所以，真空能级和费米能级之间的能量差几乎相同于第一氧化物半导体的电子亲和力。
另一方面，由于所述第二氧化物半导体为i型，因此其费米能级实际上位于传导带和价电子带的中间。当第一氧化物半导体和第二氧化物半导体是具有上述组成的材料时，满足如下关系：第二氧化物半导体的功函数高于第一氧化物半导体的电子亲和力。
如图1A所示，在本发明的一个方式中，包含第一氧化物半导体的第一半导体层1夹在包含第二氧化物半导体的第二半导体层2和可以用作栅绝缘膜的绝缘膜4之间。在此，第一半导体层1必须接触于第二半导体层2。第一半导体层1不一定需要与绝缘膜4接触，但是，当第一半导体层1与绝缘膜4接触时，能够获得后述的效应。
另外，绝缘膜4夹在用作栅极的导电层5和第一半导体层1之间，而且可用作栅绝缘膜。再者，用作源电极和漏电极的第一电极3a和第二电极3b设置为与第一半导体层1接触。
关于第一氧化物半导体和第二氧化物半导体，可以使用上述材料。第一半导体层1的厚度可以设定为大于或等于0.1nm且小于或等于100nm，第二半导体层2的厚度可以设定为大于或等于10nm且小于或等于100nm。对绝缘膜4而言，可以使用以整个元素中90原子％以上，优选98原子％以上的浓度含有选自铝、硼、氮以及氧中的元素，并且形式上的组成式由SiaAlbBcNdOe(在此，优选满足如下关系：0.9<(4a+3b+3c)/(3d+2e)<1.1,b>a)表示的材料；例如，可以使用氧化硅、氧氮化硅、氧化铝、氧氮化铝或氮化铝等。当第一半导体层1与绝缘膜4接触时，优选满足如下关系：b>5a。
如图1B所示，第二半导体层2可以夹在第一半导体层1和绝缘膜6之间。在此，绝缘膜6优选接触于第二半导体层2。关于绝缘膜6，可以使用以整个元素中90原子％以上，优选98原子％以上的浓度含有选自铝、硼、氮以及氧中的元素，并且其形式上的组成式由SiaAlbBcNdOe(在此，优选满足如下关系：0.9<(4a+3b+3c)/(3d+2e)<1.1,b>10a，d<5e)表示的材料；例如，可以使用氧化硅、氧氮化硅、氧化铝、氧氮化铝或氮化铝等。通过使用满足上述条件的材料，可以使带隙为8eV以上。
如图1C所示，第一半导体层1可以夹在第二半导体层2a和包含第三氧化物半导体的第三半导体层2b之间。图1C与图1A不同之处在于如下一点：第三半导体层2b夹在第一半导体层1和绝缘膜4之间。在此，第三半导体层2b不一定需要与绝缘膜4接触，但是需要接触到第一半导体层1。对第三氧化物半导体而言，可以使用合适于第二氧化物半导体的材料，也可以使用与第二氧化物半导体的材料相同的材料。另外，第三半导体层2b的厚度可以为大于或等于0.1nm且小于或等于100nm，优选为大于或等于0.1nm且小于或等于20nm。
如图2A所示，在本发明的一个方式中，包含第一氧化物半导体的第一半导体层1夹在包含第二氧化物半导体的第二半导体层2和可以用作栅绝缘膜的绝缘膜4之间。在此，第一半导体层1不一定需要与绝缘膜4接触，但是需要接触到第二半导体层2。
绝缘膜4夹在用作栅极的导电层5和第一半导体层1之间，且可以用作栅绝缘膜。另外，第一半导体层1接触到具有导电性的区域，其导电性通过对第一氧化物半导体进行掺杂处理而增大(掺杂区域8a和8b)。掺杂区域8a和8b设置有可以用作源电极和漏电极的第一电极3a和第二电极3b。
通过对第二氧化物半导体进行掺杂而形成的区域7a和7b接触到第二半导体层2。作为第一氧化物半导体、第二氧化物半导体以及绝缘膜4的材料，可以使用上述材料。另外，第一半导体层1和第二半导体层2的厚度可以分别为上述的范围内。
如图2B所示，第一电极3a和第二电极3b可以设置在与设置有绝缘膜4的表面相反的掺杂区域8a和8b的表面上。如果掺杂区域7a和7b具有足够的导电性，第一电极3a和第二电极3b则可以设置为接触于掺杂区域7a和7b。另外，还可以采用其他结构，其中第一半导体层1夹在第二半导体层2和包含第三氧化物半导体的第三半导体层(未图示)之间。
此外，如图2C所示，第二半导体层2可以夹在第一半导体层1和绝缘膜6之间。在此，绝缘膜6优选与第二半导体层2接触。上述材料可以用于绝缘膜6。
在图2A到2C中，如果满足特定的条件，则不需要设置掺杂区域7a、7b、8a以及8b。例如，如图2D所示，如果第一电极3a和导电层5之间的距离(或者，第二电极3b和导电层5之间的距离)x为50nm以下，则不需要设置掺杂区域7a、7b、8a以及8b。
参照图3A到3C，对通过采用上述结构能够形成具备常截止特性或近于常截止特性的特性的FET的理由进行说明。首先，对满足上述条件的第一氧化物半导体和第二氧化物半导体之间的接合进行考虑。图3A示出未彼此接合的第一氧化物半导体的状态(能带图)和第二氧化物半导体的状态(能带图)。
在图3A中，左边的图为第一氧化物半导体的能带图，右边的图为第二氧化物半导体的能带图。第一氧化物半导体是如氧化铟那样的一种典型的n型半导体，其中用作载流子的电子被供给到传导带，以便将费米能级位置于传导带的正下。在图中，夸大表示传导带和费米能级之间的能量差，但是它们之间的能量差在实际上只有几毫伏特。根据分析可知：在有些情况下费米能级可能位置在传导带的下端之上。氧化铟的带隙大约为3.7eV。
第二氧化物半导体是如氧化镓那样的具有大带隙的典型的i型半导体，其中几乎不存在载流子，因此费米能级实际上位置于价电子带和传导带的中间。可观察：单晶氧化镓的带隙为4.8eV，而非晶氧化镓的薄膜的带隙为4.2eV。
在此，第一氧化物半导体的电子亲和力(真空能级和传导带的下端之间的能量差)需要高于第二氧化物半导体的电子亲和力。优选的是，前者的电子亲和力和后者的电子亲和力之间的差异为0.3eV以上。例如，氧化铟的电子亲和力为4.8eV，而单晶氧化镓的电子亲和力为3.5eV，非晶氧化镓的电子亲和力为4.3eV至4.5eV。所以，氧化铟的电子亲和力高于氧化镓的电子亲和力，并两者之间的差异为0.3eV以上。
另外，第二氧化物半导体的功函数优选高于第一氧化物半导体的电子亲和力。优选的是，前者的功函数和后者的电子亲和力之间的差异为0.5eV以上。例如，单晶氧化镓的功函数为5.5eV，非晶氧化镓的功函数为6.4eV至6.6eV；两者都高于氧化铟的电子亲和力，并两者之间的差异为0.7eV以上。
当将如上述那样具备不同性质的第一氧化物半导体和第二氧化物半导体彼此接合时，载流子转移使得第一氧化物半导体和第二氧化物半导体的费米能级位置在同一能级上，因而，如图3B示出那样，能带在接合的近旁会转弯。换句话说，在接合的近旁第一化合物半导体的传导带远离费米能级，相反，第一化合物半导体的价电子带靠近费米能级。如上述那样的与原来的状态不同的区域被称为过渡区。离接合表面越远，能带状态越靠近第一氧化物半导体或第二氧化物半导体的原来特性的状态。
在图3B中，尽管能带的转弯仅在过渡区中由直线表示，但是载流子的转移的影响实际上会涉及到相当远的地方，而且能带的转弯也不是线性的。然而，其性质在接合表面附近的区域中会显著地受到影响。因此，过渡区之外的区域的半导体性质可以视为其原来的性质。
过渡区的宽度取决于第一氧化物半导体和第二氧化物半导体的电子亲和力、带隙和相对介电常数以及第一氧化物半导体的电子浓度等。例如，当假设第一氧化物半导体为具有1×1018/cm3的电子浓度的氧化铟，并且第二氧化物半导体为i型氧化镓时，视为过渡区的区域是第一氧化物半导体中的从接合表面起大约50nm以内的部分。
该过渡区通过如下过程而形成：第一氧化物半导体的接合表面附近的电子转移，其中的电子浓度减少，由此这个区域接受耗尽化。因此，过渡区中的接合表面附近的部分具有较低电子浓度且为准i型。此外，由于任何载流子电子几乎不存在于第二氧化物半导体中，因而这个区域内的电子转移可以忽视。能带的转弯主要会发生在第一氧化物半导体中。
例如，在图3B的例子中，第一氧化物半导体的传导带的下端和接合表面上的费米能级之间的能量差大约为1.3eV。这个能量差足够大，因此可以忽视在室温下热激发的电子。即，在接合表面的附近，电子浓度极小。
上述能带的转弯取决于第二半导体层2的功函数和第一半导体层1的电子亲和力。优选的是，通过从前者的功函数减去后者的电子亲和力所得到的差异为0.5eV以上，更有选的是，前者的功函数和后者的电子亲和力之间的差异为1eV以上。
当第一氧化物半导体的电子亲和力高于第二氧化物半导体的电子亲和力时，如图3B所示，不连续点(间隙或台阶)产生在第一氧化物半导体和第二氧化物半导体之间的接合表面的传导带中。当使用第一氧化物半导体作为FET的沟道时，由于这个不连续点，第一氧化物半导体中的电子难以转移到第二氧化物半导体。所以，当使用过渡区中的接合表面的附近作为沟道时，不需要对转移到第二氧化物的电子的流过进行考虑。
假定在这个过渡区的接合表面上不发生化学反应，则可以认为除了低电子浓度的性质之外，第一氧化物半导体会维持包括场效应迁移率的主要性质。所以，当使用具有高场效应迁移率的材料作为第一氧化物半导体时，能够获得电子浓度低且场效应迁移率高的过渡区的特征。
在图3B中示出一个例子，其中第一氧化物半导体具有足够的厚度。即使将第一氧化物半导体减薄到等于或小于过渡区的厚度，如何变化也不发生，而准i型区域形成在接合表面的附近。
换句话说，通过使第一氧化物半导体的厚度为等于或小于过渡区的厚度，能够减小第一氧化物半导体中的电子浓度。此外，能够获得起源于第一氧化物半导体的高场效应迁移率。因此，利用以上述结构而制造的FET能够实现高场效应迁移率以及常截止特性或近于常截止特性的特性。
图3C为图1B的FET中的从点A到点B的截面的能带的略图。这里所图示的是一种情况，其中作为形成第一半导体层1的第一氧化物半导体使用氧化铟，作为形成第二半导体层2的第二氧化物半导体使用氧化镓，作为绝缘膜4和绝缘膜6使用氧化铝，以及作为导电层5使用钨。
如图3C所示，即便使用如氧化铟那样n型氧化物半导体而形成第一半导体层1，第一半导体层1中的几乎所有的部分也能够成为准i型区域。准i型区域中的电子浓度难以直接观察，但是在计算上是1×1015/cm3以下。所以，具有这种结构的FET能够实现相当高的阈值电压。换句话说，能够得到具有常截止特性或近于常截止特性的特性的FET。
根据对图3C的详细的观察，第一半导体层1中的能带的转弯也可以看到在与绝缘膜4的界面的附近。这起因于跟过渡区域如何形成在氧化镓和氧化铟之间的接合表面附近相同的原因。在具有这种能带的转弯的TFT中，载流子流过在传导带的下端的附近。因此，载流子流过在离第一半导体层1和绝缘膜4之间的界面有一些距离的部分内(典型的距离为大于或等于1nm且小于或等于10nm)。
在常规的MISFET中，陷阱能级等会产生在栅绝缘膜和半导体之间的界面而导致FET特征的降低；但是，通过采用使载流子流过仅在离开栅绝缘膜的部分内的结构(埋入沟道结构)，能够减小界面的影响。由于同样的理由,在具有图3C所示的能带图的结构的FET中，能够减小绝缘膜4和第一半导体层1之间的界面的影响。
上述能带的转弯取决于绝缘膜4的功函数(因为绝缘膜4可视为i型，所以其功函数相当于真空能级和费米能级之间的差异)和第一半导体层1的电子亲和力之间的差异。为了形成如图3C所示出那样的转弯，前者的功函数优选高于后者的电子亲和力，更优选的是，前者的功函数和后者的电子亲和力之间的差异为1eV以上。
n型氧化铟的电子亲和力大约为4.8eV，氧化铝的功函数为5.7eV，氧化硅的功函数为5.1eV。因此，氧化铝更合适于上述的条件。另外，非晶氧化镓的功函数为6.4eV至6.6eV，其比氧化铟的电子亲和力高1.6eV到1.8eV，所以是很优选的。因而，如图1C所示，可以将氧化铟等的第一半导体层1夹在氧化镓等的第二半导体层2a和第三半导体层2b之间。
附图说明
在附带的图中：
图1A到1C示出本发明的FET的例子；
图2A到2D示出本发明的FET的例子；
图3A到3C示出本发明的FET的原理；
图4A到4F示出实施方式1的FET的制造工序；
图5A到5E示出实施方式2的FET的制造工序；
图6A到6D示出实施方式3的FET的制造工序；以及
图7A和7B示出常规的FET的例子。
具体实施方式
以下，将参考附图来描述实施方式。但是，以下所记载的实施方式可以以各种模式来实现。对本领域技术人员而言易于理解的是在不脱离本发明的精神和范围的情况下可以以各种方式来改变模式及细节。因此，本发明不应当被解释成仅限于实施方式的描述。注意，在以下说明的本发明的结构中，在不同的附图之间使用共同的附图标记来显示相同的部分或具有相似功能的部分，并且，省略这些部分的详细说明。
(实施方式1)
在本实施方式中，参照图4A至图4F对FET的制造方法进行说明。首先，如图4A所示，在衬底101上形成导电层102。作为衬底101的例子，可以举出各种衬底，但是衬底101需要具有能够承受之后的处理的物性。另外，衬底101的表面优选具有绝缘性。就是说，衬底101优选是单一的绝缘体；或其表面设置有绝缘层的绝缘体、金属、半导体；等等。
作为绝缘体，可以使用各种玻璃、蓝宝石、石英、陶瓷、塑料等。作为金属，可以使用铝、铜、不锈钢、银等。作为半导体，可以使用硅、锗、碳化硅、氮化镓等。在本实施方式中，作为衬底101使用钡硼硅酸盐玻璃。
导电层102的一部分用作栅极，导电层102的材料可以为如铂、金、钨等的具有高功函数的金属。导电层102既可以含有上述材料之一的单体，又可以具有多层结构，在该多层结构中与之后设置的半导体层的表面接触的部分含有上述材料的任何一种。在本实施方式中，通过溅射法在100nm的厚度的钛膜上形成100nm的厚度的钨膜，并进行蚀刻，来形成导体层102。
接着，如图4B所示，形成绝缘膜103和第一氧化物半导体膜104。该绝缘膜103也可以作为栅绝缘膜起作用。例如，可以使用氧化硅、氧化铝、氧氮化硅、氮化铝、氧氮化铝、氧化铪、氧化镧、氧化钇等。绝缘膜103的厚度主要通过考虑工序的情况和用于FET的电压而决定，但是优选尽量为小，以便获得常截止的FET特性或近于常截止特性的特性。例如，其厚度可以为大于或等于10nm且小于或等于200nm。作为绝缘膜103的成膜方法，使用CVD法或溅射法；优选尽量减少混入到该膜中的氢。
作为第一氧化物半导体膜104的材料，使用氧化铟。当然也可以使用含有铟作为主要组分的其他种类的氧化物半导体。第一氧化物半导体膜104的成膜方法可以为溅射法。另外，优选尽量减少混入到该膜中的氢。其厚度可以为大于或等于10nm且小于或等于50nm。注意，从改善绝缘膜103和第一氧化物半导体膜104之间的界面的清洁度的方面来看，优选的是，以不将绝缘膜103的表面暴露于大气的方式形成第一氧化物半导体膜104。
在所述第一氧化物半导体膜104上形成第二氧化物半导体膜。作为第二氧化物半导体膜的材料，使用氧化镓。当然也可以使用含有镓作为主要组分的其他种类的氧化物半导体。第二氧化物半导体膜的成膜方法可以为溅射法。另外，优选尽量减少混入到该膜中的氢。使用卢瑟福背散射法对由溅射法形成的氧化镓膜进行组成分析而得到的结果显示称过剩的氧存在于形式上的组成中。即，在Ga2O3+x的组成中，x大于或等于0.01且小于或等于0.15。
第二氧化物半导体膜的厚度可以为大于或等于10nm且小于或等于100nm。作为蚀刻终止层起作用的材料的膜可以形成在第二氧化物半导体膜上。或者，用作层间绝缘物的绝缘膜也可以形成在第二氧化物半导体膜上。
注意，从改善第一氧化物半导体膜104和第二氧化物半导体膜之间的界面的清洁度的方面来看，优选的是，以不将第一氧化物半导体膜104的表面暴露于大气的方式形成第二氧化物半导体膜。另外,优选连续地形成绝缘膜103、第一氧化物半导体膜104以及第二氧化物半导体膜，以便改善它们之间的界面的清洁度。
接着，对第二氧化物半导体膜选择性地进行蚀刻而形成岛状的第二半导体层105。如图4C所示，第二半导体层105的一部分优选形成在导电层102上。虽然未图示，第二半导体层105的另一部分可以以与导电层102不重叠的方式而设置。此外，如果第二半导体层105形成在导电层102与上层布线交叉的区域中，则第二半导体层105也能够用作层间绝缘物。
或者，当将较厚的绝缘膜另行形成在第二氧化物半导体膜上，并且将其还留在第二半导体层105上时，该较厚的绝缘膜在导电层102与上层布线交叉的区域中可以用作层间绝缘物。
第二半导体层105还用作蚀刻终止层。注意，当蚀刻第二氧化物半导体膜时，可以使用碱溶液(例如，氨和过氧化氢的混合物等)。由于碱溶液中的氧化铟的溶解度极小，所以当使用氧化铟作为第一氧化物半导体膜104的材料时，能够选择性地蚀刻第二氧化物半导体膜。
接着，将导电膜106形成在第一氧化物半导体膜104和第二半导体层105上(参照图4D)。由于导电膜106以后需要被用作FET的源电极和漏电极，所以以适应于这个目的的方式选择导电膜106的材料。例如，可以举出钛、钼、氮化钛、氮化钼以及钨。导电膜106既可以含有上述材料之中的单一的材料，又可以具有多层结构，在该多层结构中与第一半导体层接触的部分含有上述材料中的任何一种。
接着，通过选择性地蚀刻导电膜106，形成导电层106a和导电层106b。该蚀刻工程可为湿蚀刻或干蚀刻。在任何情况下都需要不过剩地蚀刻第二半导体层105。由此，蚀刻终止层优选设置在第二半导体层105上。在该蚀刻过程当中，还可以蚀刻第一氧化物半导体膜104。
当在上述蚀刻过程中第一氧化物半导体膜104不被蚀刻时，使用不同的蚀刻方法等连续地进行蚀刻。在此，采用第一氧化物半导体膜104的蚀刻速率大于第二半导体层105的蚀刻速率的条件进行蚀刻。例如，如果采用湿法蚀刻作为该蚀刻过程，可以使用含有草酸或磷酸的蚀刻剂。这样，如图4E示出，形成具有岛形状的第一半导体层104a。
接着，如图4F示出，将氧化物绝缘膜107形成在整个表面上。作为氧化物绝缘膜107的材料，可以使用氧化硅、氧化铝、氧氮化硅、氮化铝、氧氮化铝、氧化铪、氧化镧、氧化钇等。其厚度可以为大于或等于10nm且小于或等于1μm。当氧化物绝缘膜107必要用作保护膜时，优选以较大的厚度而形成氧化物绝缘膜107。
(实施方式2)
在这个实施方式中，参照图5A至5E说明FET的制造方法。如图5A示出，导电膜202、绝缘膜203、第一氧化物半导体膜204、第二氧化物半导体膜205以及氧化物绝缘膜206都叠在衬底201上。为了使上述膜之间的界面保持为清洁，优选以途中不暴露于大气的方式连续形成上述膜。另外，为了使多层膜中的氢浓度成为小于或等于1×1018原子/cm3，优选小于或等于1×1016原子/cm3，连续地形成上述膜也是很有效的。
衬底201、导电膜202、绝缘膜203、第一氧化物半导体膜204、第二氧化物半导体膜205以及氧化物绝缘膜206分别可以以合适于实施方式1中表示的衬底101、导电层102、绝缘膜103、第一氧化物半导体膜104、第二氧化物半导体膜以及氧化物绝缘膜107的材料、厚度以及成膜方法而形成。
接着，如图5A示出，在氧化物绝缘膜206上涂敷抗蚀剂，然后，利用半色调掩模而形成具有两个厚度水平的抗蚀剂掩模207。
利用该抗蚀剂掩模207对导电膜202、绝缘膜203、第一氧化物半导体膜204、第二氧化物半导体膜205以及氧化物绝缘膜206进行蚀刻而形成导电层202a、绝缘层203a、第一半导体层204a、第二半导体层205a以及氧化物绝缘层206a(参照图5B)。作为上述蚀刻工序，各向异性干蚀刻方法是优选的，但是，也可以使用湿蚀刻方法或各向同性干蚀刻方法。
接着，使抗蚀剂掩模207灰化而变薄，以便形成抗蚀剂掩模207a(参照图5C)。
然后，利用抗蚀剂掩模207a对绝缘层203a、第一半导体层204a、第二半导体层205a以及氧化物绝缘层206a进行蚀刻而形成具有几乎相同的形状且形成为岛形状的绝缘层203b、第一半导体层204b、第二半导体层205b以及氧化物绝缘层206b(参照图5D)。作为该蚀刻工序，使用各向异性干蚀刻方法是优选的，但是，也可以使用湿蚀刻方法或各向同性干蚀刻方法。
不一定需要蚀刻导电层202a；但是，在上述蚀刻工序中难以找到完全不使导电层202a蚀刻的条件。所以，即使蚀刻量有些偏差，导电层202a也会被蚀刻而形成为其表面的一部分被蚀刻的导电层202b。尤其，当不能获得十分高的蚀刻选择性时，导电膜202优选形成为足够厚。例如，导电膜202的厚度可以为大于或等于200nm且小于或等于1μm。
导电膜202的厚度可以设定为大于或等于绝缘膜203、第一氧化物半导体膜204、第二氧化物半导体膜205以及氧化物绝缘膜206的总厚度的50％且小于或等于该总厚度的500％。当导电膜202具有这样足够大的厚度时，即使在某些程度上发生过蚀刻的现象，还能够确保必要的厚度。
在这个实施方式中，即使导电膜202为厚，对之后层叠的薄膜的形状的影响也很小，而相反，却带来降低导电层202b的电阻的优点。
接着，去除掉抗蚀剂掩模207a。为了去除掉抗蚀剂掩模，可以使用剥离剂；选择出的剥离剂的氢浓度必须合适地控制，因为氧化镓具有对碱溶液的可溶性。
或者，抗蚀剂掩模207a也可以通过灰化方法而去除。在采用灰化的方法时，其残渣有时会产生问题。但是，在这个实施方式中，即使发生残渣，其还存在于氧化物绝缘层206b上。所以，通过将氧化物绝缘层206b形成为足够厚，可以减少对FET特性的影响。由于在这个实施方式中氧化物绝缘层206b也具有作为层间绝缘物的功能，所以以足够的厚度形成氧化物绝缘层206b，是特别优选的。
然后，形成具有平坦表面的层间绝缘物208，对层间绝缘物208、氧化物绝缘层206b以及第二半导体层205b进行蚀刻而形成到达第一半导体层204b的开口部。该开口部以与绝缘层203b重叠的方式而形成。该开口部优选以其外围部分和绝缘层203b的外围部分离开200nm以上，更优选离开1μm以上的方式而形成。
该开口部可以由湿法蚀刻方法或干法蚀刻方式来形成。注意，在上述任何蚀刻方式中，第一半导体层204b有时因蚀刻受到化学性的影响。
接着，形成导电膜，对该导电膜进行蚀刻而加工为所希望的形状，以便形成导电层209a和导电层209b。上述导电膜可以以合适于实施方式1的导电膜106的材料、厚度以及成膜方式而形成。
导电层209a和209b中的与第一半导体层204b接触的部分用作FET的源电极和漏电极。这个制造阶段显示在图5E中。导电层209a和209b中的与第一半导体层204b接触的部分之间的距离为FET的沟道长度。
注意，当在形成导电层209a和209b之后进行400℃或更高温度处理时，包含在导电层209a和209b中的元素有可能扩散到第一半导体层204b，对第一半导体层204b的特性带来有害的影响。所以，优选的是，在形成导电层209a和209b之后避免进行这样的高温处理。注意，由于导电层209a和209b在FET的制造工序的最后阶段中形成，因此在形成导电层209a和209b之后几乎不需要进行这样高温处理。
此外，在很多情况下，第一半导体层204b的末端区域(外围区域)的特性是不优选的。该区域通常具有高于其他部分的导电性，会成为在具有如图4F所示那样的形状的FET中发生泄漏电流的原因之一。这是因为在具有如图4F所示那样的形状的FET中，第一半导体层104a的末端区域接触到用作源电极和漏电极的导电层106a和导电层106b。
但是，在图5E所示的FET中，用作源电极和漏电极的导电层209a和209b如上述那样不与第一半导体层204b的末端区域重叠。所以，即使第一半导体层204b的末端区域具有高导电性，泄漏电流也不会流过在导电层209a和209b之间。因此，能够得到具有足够小的截止电流的FET。
从图5E可以明显看出，第一半导体层204b在平坦的表面上形成。例如，如图4F所示的第一半导体层104a那样，半导体层的台阶会影响到FET的特性。均匀地形成多个具有上述台阶的元件是很难的，这就会引起FET特性的偏差。
例如，在图4E中，导电层106a和106b都对第一半导体层104a和导电层102左右对称地设置；但是，难以以所有的元件都具有上述形状的方式而形成。仅仅导电层106a和106b因安排掩模时的错误向图中的右侧(或左侧)平行地稍微移动，导电层106a和106b以及第一半导体层104a的弯曲部分之间的位置关系就会成为彼此不同，并有时导致FET特性的变化。即，有可能产生FET特性的偏差。
尤其，当第一半导体层含有一种晶体组分时，有该偏差增大的趋势。这是因为晶体方位、晶体尺寸等的大差异存在于第一半导体层的平坦部分和弯曲部分之间。对氧化铟而言，即使在较低温度下对氧化铟进行退火，也生产上述晶体组分。
与此相反，在平坦表面上均匀地形成平坦的半导体层是很容易的。即使图5E中的导电层209a和209b因安排掩模时的错误向图中的右侧(或左侧)平行地仅稍微移动，第一半导体层204b以及导电层209a和209b之间的位置关系也没有变化。即，FET特性的偏差很少。
所以，这个实施方式中所记载的FET的特性偏差小于包含大台阶的半导体层的FET。这样的FET合适于其阈值电压的偏差必须小的电路。
例如，在有源矩阵型有机电致发光显示装置中，为了防止显示的不均匀，驱动晶体管的阈值电压的偏差优选小。再者，为了减少电阻损失，呈现高场效应迁移率的FET是作为驱动晶体管很优选的。为了达到这些目的，优选采用具有图5E所示的结构且以将含有铟作为主要组分的氧化物半导体包含在氧化物半导体层内的方式制造的FET。这样的FET可以呈现诸如50cm2/V以上，更优选70cm2/V以上的场效应迁移率。
另外，在这个实施方式中，第一半导体层204b和绝缘层203b设置在平坦的表面上；所以，不需要考虑这些膜的台阶覆盖性等。因此，第一半导体层204b和绝缘层203b可以以尽可能小的厚度而形成。
为了防止FET的阈值电压的负漂移以及降低截止电流，减少第一半导体层204b和绝缘层203b的厚度是很有效的。尤其，在具有0.3μm以下的沟道长度的FET中，第一半导体层204b和绝缘层203b的厚度要求很薄。
为了防止FET的阈值电压的负漂移，如下所示的关系必须满足：(沟道长度)>5×(第一半导体层204b的厚度+(绝缘层203b的厚度)×(相对介电常数的比例))。在此，相对介电常数的比例是指通过将第一半导体层204b的相对介电常数除以绝缘层203b的相对介电常数而得到的值。
例如，当沟道长度为0.3μm、第一半导体层204b以30nm的厚度由氧化铟(相对介电常数：18)形成、绝缘层203b由氧化硅(相对介电常数：4)形成时，绝缘层203b的厚度必须为10nm以下。
将这样的薄膜以优良的覆盖性形成在不平坦的表面上是很难的，也会导致收率的降低。与此相反，这样薄膜可以容易地形成在平坦的表面上。从这个观点来看，具有这个实施方式中所示的结构的FET是很有利的。
注意，根据这个实施方式中所示的制造工序，安排掩模的次数为2，其少于图4A至4F所示的方法(安排掩模的次数为3)。因此，为了减少因安排失措而产生的缺陷的概率和改善收率，这个实施方式所示的制造工序是很有效的。
(实施方式3)
在这个实施方式中，参照图6A至6D说明FET的制造方法。如图6A所示，氧化物绝缘膜302、第二氧化物半导体膜303、第一氧化物半导体膜304以及绝缘膜305叠在衬底301上。为了保持这些膜之间的界面为清洁，优选的是以途中不暴露于大气的方式进行这些膜的形成。
例如，可以使用硅片作为衬底301，使用200nm厚的氧化硅膜作为氧化物绝缘膜302，使用50nm厚的氧化镓膜作为第二氧化物半导体膜303，使用1nm厚的氧化铟膜作为第一氧化物半导体膜304，使用2nm厚的氧化硅膜作为绝缘膜305。氧化物绝缘膜302可以通过对衬底301进行热氧化处理而形成。第二氧化物半导体膜303、第一氧化物半导体膜304以及绝缘膜305可以由原子层沉积(atomic layer ceposition:ALD)法而形成。这些膜也可以在成膜装置内连续地形成。
然后，对第二氧化物半导体膜303、第一氧化物半导体膜304以及绝缘膜305选择性地进行蚀刻而形成为第二半导体层303a、第一半导体层304a以及绝缘层305a。
再者，形成具有大于或等于100nm且小于或等于500nm的厚度的氧化硅等的膜作为绝缘物306，以便覆盖绝缘层305a的外围区域。然后，形成导电层307(参照图6B)。导电层307的材料和形成方法可以参考实施方式1中的导电层102的记载而决定。导电层307的厚度优选为大于或等于第一半导体层304a的厚度和绝缘层305a的厚度的总和的两倍。
虽然未图示，导电层307在绝缘层305a的外围区域上越过绝缘物306。所以，导电层307不直接接触于第一半导体层304a。
由于导电层307用作FET的栅极，因此导电层307的宽度决定FET的沟道长度。在此，当导电层307的宽度为第一半导体层304a的厚度以及绝缘层305a的厚度乘以第一半导体层304a和绝缘层305a之间的相对介电常数的比例(第一半导体层304a的相对介电常数/绝缘层305a的相对介电常数)的数值的总和的五倍以上，优选为该总和的十倍以上时，能够防止阈值电压的负漂移，而且还能够降低截止电流。
例如，由于氧化铟的相对介电常数大约为18，氧化硅的相对介电常数大约为4(这些数值根据成膜方法会灵敏地变化)，因此相对介电常数的比例大约为4.5。通过将上述的厚度适用于计算，能够获得导电层307的宽度，其优选为由如下通式得到的数值的五倍以上，更优选为十倍以上：(第一半导体层304a的厚度(1nm))+(绝缘层305a的厚度(2nm))×(相对介电常数的比例(4.5))。即，导电层307的宽度优选为大于或等于50nm，更优选为大于或等于100nm。
根据上述计算明显地可知，当将高相对介电常数的材料用于绝缘层305a时，导电层307的宽度可以较小。例如，如果使用如氧化铪那样的具有大约30的相对介电常数的材料作为绝缘层305a的材料，导电层307的宽度可以设定为10nm以上，优选设定为20nm以上。
与使用硅半导体的常规的MOSFET不相同，即便将如氧化铪那样的不同种类的材料形成为与含有铟作为主要组分的氧化物半导体接触，第一半导体层304a和绝缘层305a之间的界面的缺陷能级也几乎不会影响FET的特性。尤其，当使用氧化铪时，由于其功函数(5.7eV)高于氧化铟的电子亲和力(4.8eV)，因此氧化铟的能带转弯，能够得到如埋入沟道那样的形状。所以，第一半导体层304a和绝缘层305a之间的界面的影响变为小。
接着，执行具有高还原性的离子的照射(参照图6C)。此时，离子的能量的峰值可以设定为位于第一半导体层304a和第二半导体层303a之间的界面以及第二半导体层303a和氧化物绝缘膜302之间的界面之间。在这个条件下，离子不穿过导电层307；从而，通过使用导电层307作为掩模，能够将离子以自对准的方式输入第一半导体层304a和第二半导体层303a。
如果将具有高还原性的离子输入到含有氧化铟作为主要组分的氧化物半导体，该离子就和氧结合，以便氧化物半导体被还原。其结果是，输入离子的部分的电子浓度增加，因此导电性增高。输入的离子量可以根据所希望的导电性而决定。离子可以以2×1020/cm3以上的浓度包含在第一半导体层304a中。
作为具有高还原性的离子，可以使用如硼、碳、磷、硅、铝或镓那样的其氧化物带有强于氧化铟的结合力的元素的离子。其中，磷和硼较容易地使用，因为这些元素在通常的半导体工序中使用。
注意，在输入上述离子的同时，不应该输入氢。因而，不优选使用氢化物(诸如，乙硼烷(B2H6)或磷化氢(PH3))作为离子源。如果对氧化物半导体输入氢，电子浓度就上升；但是，氢会移动在氧化物半导体内，而且会发生FET特性的变化，导致更低的可靠性。氢浓度优选为1原子％以下。
在输入离子时，离子也输入到第二半导体层303a，以便氧化镓也被该离子还原。因此，具有高导电性的区域303b和303c形成在第二半导体层303a内。
在此，当第二半导体层303a的厚度(即，第二氧化物半导体膜303的厚度)极小时，即使第二半导体层303a的导电性高，电阻也无法足够地减少。所以，第二半导体层303a的厚度优选设定为合适的厚度。为了形成退化(degenerated)半导体，输入到第二半导体层303a的离子的浓度优选为高于输入到第一半导体层304a的离子的浓度。例如，离子可以以5×1020/cm3的浓度包含在第二半导体层303a中。
接着，通过等离子体CVD法等，使用氮化硅等，以大于或等于200nm且小于或等于1μm的厚度形成保护绝缘膜308。在此，保护绝缘膜308可以是对第一半导体层304a能够予以压缩应力的膜。第一半导体层被这种应力所压缩，而且氧化铟中的铟原子之间的距离也变短。其结果是，能够改善第一半导体层的传输性质(典型的是场效应迁移率)。
再者，以大于或等于200nm且小于或等于2μm的厚度沉积氧化硅等，并且通过化学机械抛光(CMP)进行平坦化，以便得到具有平坦表面的层间绝缘物309。另外，对层间绝缘物309、保护绝缘膜308以及绝缘层305a进行蚀刻而形成到达第一半导体层304a或第二半导体层303a的开口部。然后，形成导电层310a和导电层310b，以便埋入该开口部(参照图6D)。
如上所记载那样，由于第一半导体层304a的厚度为1nm，因此该开口部因过蚀刻可能会穿过第一半导体层304a。但是，在此情况下第二半导体层303a的导电性足够，所以，导电层310a和310b都能够用作FET的电极。换句话说，电流由如下渠道流过：导电层310a、第二半导体层中的具有高导电性的区域303b、第一半导体层304a、第二半导体层中的具有高导电性的区域303c以及导电层310b。
另外，为了达成防止过蚀刻第二半导体层303a的目的，第二半导体层303a优选形成为具有合适的厚度。尽管这个实施方式中的第二半导体层303a具有50nm的厚度，但是只要30nm以上，便是优选的。
(实施方式4)
上述实施方式1至3所示的半导体装置可以用于各种各样的电子设备。例如，可以用于：液晶显示器、EL显示器以及FE(场致发射)显示器等的显示器；上述显示器等的驱动电路；图像传感器的驱动电路；半导体存储器；微处理器；等等。此外，上述实施方式1至3所示的半导体装置也可以用于各种各样的电子设备，其包含如下显示器中的任何一种，诸如电视、个人计算机、手机等通讯设备、电子笔记本、携带音乐播放器等。
附图标记说明
1：第一半导体层；2：第二半导体层；2a：第二半导体层；2b：第三半导体层；3a：第一电极；3b：第二电极；4：绝缘膜；5：导电层；6：绝缘膜；7a：掺杂区域；7b：掺杂区域；8a：掺杂区域；8b：掺杂区域；11：半导体层，13a：源电极，13b：漏电极，14：栅绝缘膜，15：栅极，16：保护绝缘膜，101：衬底，102：导电层，103：绝缘膜，104：第一氧化物半导体膜，104a：第一半导体层，105：第二半导体层，106：导电膜，106a：导电层，106b：导电层，107：氧化物绝缘膜，201：衬底，202：导电膜，202a：导电层，202b：导电层，203：绝缘膜，203a：绝缘层，203b：绝缘层，204：第一氧化物半导体膜，204a：第一半导体层，204b：第一半导体层，205：第二氧化物半导体膜，205a：第二半导体层，205b：第二半导体层，206：氧化物绝缘膜，206a：氧化物绝缘层，206b：氧化物绝缘层，207：抗蚀剂掩模，207a：抗蚀剂掩模，208：层间绝缘物，209a：导电层，209b：导电层，301：衬底，302：氧化物绝缘膜，303：第二氧化物半导体膜，303a：第二半导体层，303b：具有高导电性的区域，303c：具有高导电性的区域，304：第一氧化物半导体膜，304a：第一半导体层，305：绝缘膜，305a：绝缘层，306：绝缘物，307：导电层，308：保护绝缘膜，309：层间绝缘物，310a：导电层，310b：导电层。
本申请基于2010年6月16日提交到日本专利局的日本专利申请No.2010-136705，通过引用将其完整内容并入在此。

Claims (6)

1.一种场效应晶体管，包括：
包含第一氧化物半导体的第一半导体层，其中，该第一氧化物半导体含有铟作为主要组分；
与上述第一半导体层的一个表面接触的第二半导体层，其中，该第二半导体层包含第二氧化物半导体，该第二氧化物半导体包含镓和铟，该第二氧化物半导体为i型氧化物半导体，以及该第二氧化物半导体的带隙宽于上述第一氧化物半导体的带隙；
与所述第一半导体层的另一个表面接触的第三半导体层，其中，该第三半导体层包括第三氧化物半导体，该第三氧化物半导体包含镓和铟，该第三氧化物半导体的带隙宽于上述第一氧化物半导体的带隙，且该第三半导体层具有大于或等于0.1nm且小于或等于20nm的厚度；
与上述第一半导体层的另一个表面相邻的导电层；以及
在上述导电层和上述第三半导体层之间的绝缘层，
其中，上述第一氧化物半导体的真空能级和上述第一氧化物半导体的费米能级之间的能量差大于上述第二氧化物半导体的真空能级和上述第二氧化物半导体的费米能级之间的能量差，且
其中，上述第一氧化物半导体的真空能级和上述第一氧化物半导体的费米能级之间的能量差大于上述第三氧化物半导体的真空能级和上述第三氧化物半导体的费米能级之间的能量差。
2.根据权利要求1的场效应晶体管，
其中，上述第一半导体层具有大于或等于0.1nm且小于或等于100nm的厚度。
3.根据权利要求1的场效应晶体管，
其中，上述第二半导体层具有大于或等于10nm且小于或等于100nm的厚度。
4.根据权利要求1的场效应晶体管，
其中，上述第二半导体层夹在上述第一半导体层和包含含有铝作为主要组分的氧化物的绝缘膜之间，并且接触于上述第一半导体层和上述绝缘膜，以及
其中，上述氧化物具有8eV以上的带隙。
5.根据权利要求1的场效应晶体管，
其中，上述第一半导体层夹在上述第二半导体层和包含含有铝作为主要组分的氧化物的绝缘膜之间，并且接触于上述第二半导体层和上述绝缘膜，以及
其中，上述氧化物具有8eV以上的带隙。
6.根据权利要求1的场效应晶体管，
其中，上述导电层用作栅电极，以及
其中，上述绝缘层用作栅绝缘膜。
CN201610356770.9A 2010-06-16 2011-06-09 场效应晶体管 Expired - Fee Related CN105810742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-136705 2010-06-16
JP2010136705 2010-06-16
CN201180028198.9A CN102934232B (zh) 2010-06-16 2011-06-09 场效应晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180028198.9A Division CN102934232B (zh) 2010-06-16 2011-06-09 场效应晶体管

Publications (2)

Publication Number Publication Date
CN105810742A CN105810742A (zh) 2016-07-27
CN105810742B true CN105810742B (zh) 2019-04-09

Family

ID=45327883

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610356770.9A Expired - Fee Related CN105810742B (zh) 2010-06-16 2011-06-09 场效应晶体管
CN201180028198.9A Expired - Fee Related CN102934232B (zh) 2010-06-16 2011-06-09 场效应晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180028198.9A Expired - Fee Related CN102934232B (zh) 2010-06-16 2011-06-09 场效应晶体管

Country Status (5)

Country Link
US (4) US9209314B2 (zh)
JP (3) JP5830274B2 (zh)
KR (1) KR101809091B1 (zh)
CN (2) CN105810742B (zh)
WO (1) WO2011158888A1 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI613824B (zh) 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6285424B2 (ja) * 2012-06-21 2018-02-28 モナッシュ ユニバーシティＭｏｎａｓｈ Ｕｎｉｖｅｒｓｉｔｙ 絶縁材料の導電部
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046222A1 (en) * 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
WO2014103323A1 (ja) * 2012-12-28 2014-07-03 出光興産株式会社 薄膜電界効果型トランジスタ
WO2014125820A1 (ja) * 2013-02-13 2014-08-21 出光興産株式会社 薄膜トランジスタ
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6190228B2 (ja) 2013-09-24 2017-08-30 株式会社東芝 半導体装置及び撮像装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6235325B2 (ja) 2013-12-10 2017-11-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9647129B2 (en) * 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
TWI669819B (zh) 2014-11-28 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、模組以及電子裝置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR20170126398A (ko) 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
WO2017199128A1 (en) 2016-05-20 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US20170365605A1 (en) * 2016-06-16 2017-12-21 HGST Netherlands B.V. Non-volatile schottky barrier field effect transistor
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
WO2018002757A1 (ja) * 2016-07-01 2018-01-04 株式会社半導体エネルギー研究所 トランジスタ
CN108022975B (zh) * 2016-10-31 2021-02-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
WO2018175981A1 (en) * 2017-03-23 2018-09-27 Georgia Tech Research Corporation A method of manufacture using complementary conductivity-selective wet-etching techniques for iii-nitride materials and devices
CN112005383A (zh) 2018-03-12 2020-11-27 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
TWI820861B (zh) * 2018-08-01 2023-11-01 日本商出光興產股份有限公司 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
JP7445411B2 (ja) * 2018-11-14 2024-03-07 三星電子株式会社 光電変換素子及びこれを含む有機センサ並びに電子装置
CN109888019B (zh) * 2019-01-29 2021-04-02 中山大学 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
WO2020183645A1 (ja) * 2019-03-13 2020-09-17 三菱電機株式会社 半導体装置
CN110034178B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN110112074A (zh) * 2019-05-08 2019-08-09 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管器件及其制造方法
US20220376113A1 (en) * 2019-11-08 2022-11-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US11686798B2 (en) * 2021-09-29 2023-06-27 Wisconsin Alumni Research Foundation System and method for controlling concomitant gradient phase errors in chemical-shift encoded imaging
KR102704866B1 (ko) * 2023-07-07 2024-09-06 한양대학교 산학협력단 전도체로부터 반도체화된 영역을 갖는 트랜지스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000124456A (ja) * 1998-10-12 2000-04-28 Shoka Kagi Kofun Yugenkoshi 高エネルギーギャップオフセット層構造を有するｔｆｔ素子
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7253469B2 (en) * 2005-04-26 2007-08-07 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP5274165B2 (ja) 2008-09-08 2013-08-28 富士フイルム株式会社 薄膜電界効果型トランジスタ及びその製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101513717B1 (ko) * 2008-09-18 2015-04-20 삼성디스플레이 주식회사 기판 및 이를 갖는 표시장치
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010087223A (ja) 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101638978B1 (ko) 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
WO2011096286A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
WO2011099342A1 (en) * 2010-02-10 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011102217A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法

Also Published As

Publication number Publication date
US20110309411A1 (en) 2011-12-22
JP2012023352A (ja) 2012-02-02
US9209314B2 (en) 2015-12-08
US20160181433A1 (en) 2016-06-23
US9911866B2 (en) 2018-03-06
KR101809091B1 (ko) 2017-12-14
JP6043855B2 (ja) 2016-12-14
US9281412B2 (en) 2016-03-08
CN105810742A (zh) 2016-07-27
JP5830274B2 (ja) 2015-12-09
WO2011158888A1 (en) 2011-12-22
JP2016028449A (ja) 2016-02-25
JP6298139B2 (ja) 2018-03-20
CN102934232A (zh) 2013-02-13
US20150303312A1 (en) 2015-10-22
KR20130051468A (ko) 2013-05-20
CN102934232B (zh) 2016-07-06
US20170018656A1 (en) 2017-01-19
JP2017050559A (ja) 2017-03-09
US9472683B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
CN105810742B (zh) 场效应晶体管
JP5705559B2 (ja) 半導体装置、及び、半導体装置の製造方法
CN106356405B (zh) 异质结碳纳米管场效应晶体管及其制备方法
TWI489632B (zh) 半導體裝置及其製造方法
CN101506958B (zh) 场效应晶体管
KR101810261B1 (ko) 전계 효과 트랜지스터
CN108242469B (zh) 直立2d fet器件
WO2009119103A1 (ja) 半導体基板、半導体装置、および半導体装置の製造方法
CN207149559U (zh) 电子器件
US10600900B2 (en) Semiconductor device and electric apparatus
JP2005026671A (ja) 半導体装置およびその製造方法
TW202220058A (zh) 半導體裝置
KR101904383B1 (ko) 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
KR102634054B1 (ko) 일렉트라이드 전극을 포함하는 트랜지스터
CN101842903A (zh) 半导体装置及其制造方法
CN117203742A (zh) 一种场效应晶体管、其制作方法及集成电路
TW200418128A (en) High density trench power MOSFET structure and method thereof
JP2012009841A (ja) 半導体素子、及び半導体装置
US20240297233A1 (en) Barrier Layers in Semiconductor Devices
CN115050761A (zh) 半导体装置及其制造方法
CN118743028A (zh) 用于可靠低接触电阻的导电氧化物硅化物
CN114188412A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190409

Termination date: 20210609

CF01 Termination of patent right due to non-payment of annual fee