JP5830274B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP5830274B2
JP5830274B2 JP2011132842A JP2011132842A JP5830274B2 JP 5830274 B2 JP5830274 B2 JP 5830274B2 JP 2011132842 A JP2011132842 A JP 2011132842A JP 2011132842 A JP2011132842 A JP 2011132842A JP 5830274 B2 JP5830274 B2 JP 5830274B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
oxide
semiconductor
oxide semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011132842A
Other languages
English (en)
Other versions
JP2012023352A (ja
JP2012023352A5 (ja
Inventor
竹村　保彦
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011132842A priority Critical patent/JP5830274B2/ja
Publication of JP2012023352A publication Critical patent/JP2012023352A/ja
Publication of JP2012023352A5 publication Critical patent/JP2012023352A5/ja
Application granted granted Critical
Publication of JP5830274B2 publication Critical patent/JP5830274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物半導体を用いた電界効果トランジスタ（ＦＥＴ）に関する。
電界効果トランジスタ（ＦＥＴ）とは、半導体にソース、ドレインという領域を設け、それぞれに電極を設けて、電位を与え、絶縁膜あるいはショットキーバリヤを介してゲートとよばれる電極より半導体に電界をかけ、半導体の状態を制御することにより、ソースとドレイン間に流れる電流を制御するものである。用いられる半導体としては、珪素やゲルマニウム等のＩＶ族元素（１４族元素とも言う）やガリウムヒ素、インジウムリン、窒化ガリウム等のＩＩＩ−Ｖ族化合物、硫化亜鉛、カドミウムテルル等のＩＩ−ＶＩ族化合物等が挙げられる。
近年、酸化インジウム（特許文献１）、酸化亜鉛（特許文献２、４）や酸化インジウムガリウム亜鉛系化合物（特許文献３）等の酸化物を半導体として用いたＦＥＴが報告された。これらの酸化物半導体を用いたＦＥＴでは、比較的大きな移動度が得られると共に、それらの材料が３電子ボルト以上の大きなバンドギャップを有するが故に、酸化物半導体を用いたＦＥＴをディスプレーやパワーデバイス等に応用することが検討されている。
特に、酸化亜鉛や酸化インジウムガリウム亜鉛系化合物を用いたＦＥＴの電界効果移動度が最大でも２０ｃｍ２／Ｖｓであるのに対し、酸化インジウムを主成分に用いたＦＥＴでは５０ｃｍ２／Ｖｓ以上もの電界効果移動度が報告されている。経験的に酸化物におけるインジウムの比率の高いもので、より高い電界効果移動度が得られることが明らかとなっている。
一般に、亜鉛もしくはインジウムを主要成分（含まれる元素のうち原子番号が１１以上の元素の比率を比較し、その比率が５０原子％以上を占める元素を主要成分という）とする酸化物半導体においては、これまで、Ｐ型の導電性を示すものはほとんど報告されていない。そのため、珪素のＦＥＴのようなＰＮ接合を用いたものは報告されておらず、特許文献１乃至特許文献４にあるように、Ｎ型あるいはＩ型（本明細書では、キャリア濃度が１×１０１４／ｃｍ３以下の半導体をＩ型という）の酸化物半導体に導電性電極を接触させた金属半導体接合によって、ソース、ドレインを形成していた。
図７（Ａ）には従来の酸化物半導体を用いたＦＥＴの例を示す。ここで、酸化物半導体よりなる半導体層１１の一方の面に接してゲート絶縁膜１４と、さらにその上にゲート１５が設けられる。また、半導体層１１の他方の面には、ソース電極１３ａ、ドレイン電極１３ｂが設けられる。
半導体層１１の厚さについては、多くの場合、特別に考慮されることはなかった。また、ゲート絶縁膜１４の材料としては、酸化珪素、窒化珪素等が用いられ、また、その厚さも特別に考慮されることはなかった。ソース電極１３ａ、ドレイン電極１３ｂの材料としても、特別に考慮されることはなく、チタン、モリブデン等が報告されている。
実際には、半導体層１１に接して、図７（Ｂ）に示すような保護絶縁膜１６が設けられる。その材料としては、ゲート絶縁膜１４に用いられているような材料が用いられる。
一般に、ＦＥＴにおいては、ソース電極と半導体層、あるいはドレイン電極と半導体層の接合部ではオーミック接合であることが好まれる。その目的のためには、ソース電極１３ａ、ドレイン電極１３ｂの材料としては、半導体層１１に用いる酸化物半導体の電子親和力よりも仕事関数が小さな材料が好ましい。例えば、チタンやモリブデンの仕事関数は、酸化インジウムの電子親和力（４．８電子ボルト程度）より小さいのでオーミックコンタクトを形成する上では好ましい。
また、これらの金属が半導体層１１と接する部分では、金属から半導体層１１への電子の注入がおこなわれるため、半導体層１１の電子濃度が高くなる。このことは、特にチャネル長（ソース電極１３ａとドレイン電極１３ｂの間の距離）が０．３μｍ以下の短チャネルＦＥＴでは、電子濃度が高い領域がつながってしまうためＦＥＴの特性の低下（例えば、しきい値のマイナスシフトやＳ値の上昇、オフ状態でもソースとドレインの間に電流が流れてしまう現象（オフ電流））の要因となる。
また、金属半導体接合によって、ソース、ドレインを形成したＦＥＴでは、用いる半導体のキャリア濃度が大きいとオフ電流が大きくなる。すなわち、ソースゲート間の電圧（以下、ゲート電圧、という）を０Ｖとしても、ソースドレイン間に相当量の電流（以下、ドレイン電流、という）が流れる（このようなＦＥＴ特性をノーマリーオンという）。そこで、半導体中のキャリア濃度を低減させて、Ｉ型とすることにより、オフ電流を低減し、ゲート電圧を０Ｖとしたときのドレイン電流を１×１０―９Ａ以下、好ましくは、１×１０―１２Ａ以下、さらに好ましくは１×１０―１５Ａ以下とすることが望まれる。
しかしながら、酸化インジウム、あるいはインジウムを主要成分とする酸化物半導体は、酸素欠損が生じやすく、キャリア濃度を１×１０１８／ｃｍ３以下とすることは困難であった。そのため、インジウムを主要成分とする酸化物半導体を用いたＦＥＴは、高移動度であるもののノーマリーオンであり、その傾向はインジウムの濃度が高ければ高いほど顕著であり、例えば、酸化インジウムでは、ゲート電圧を−１０Ｖ以下としなければ、ドレイン電流を１×１０―９Ａ以下にできない。
特開平５−２５１７０５ 米国特許公開２００５／０１９９８７９号公報 米国特許公開２００７／０１９４３７９号公報 米国特許公開２００９／０２８３７６３号公報
本発明は、以下の課題のうち少なくとも一つを解決する。課題の一はインジウムを主要成分とする酸化物半導体を用いた高移動度かつノーマリーオフ（しきい値が０Ｖ以上）あるいはそれに近い特性が得られるＦＥＴを提供することである。また、課題の一は酸素以外の元素におけるインジウムの比率が５０％以上、好ましくは７５％以上の酸化物半導体を用い、ノーマリーオフあるいはそれに近い特性が得られるＦＥＴを提供することである。また、課題の一はインジウムを主要成分とし、金属半導体接合を有する新規のＦＥＴ、新規の半導体装置、新規のＦＥＴの製造方法、あるいは新規の半導体装置の製造方法のいずれかひとつを提供することである。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はない。さらに、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されることが好ましい。また、発明の一態様は、専門用語によって、限定して解釈されるものではない。
ＦＥＴのソースとドレインについては、本明細書においては、Ｎチャネル型ＦＥＴにおいては、高い電位を与えられる方をドレイン、他方をソースとし、Ｐチャネル型ＦＥＴにおいては、低い電位を与えられる方をドレイン、他方をソースとする。いずれの電位もおなじであれば、いずれか一方をソース、他方をドレインとする。また、ソース電極、ドレイン電極という用語のかわりに第１の電極、第２の電極とも表現することがある。その場合は、電位の高低によって呼び名を変えない。
また、本明細書で、主要成分とは、対象となる物体に含まれる元素のうち原子番号が１１以上の元素の比率を比較し、その比率が５０原子％以上を占める元素をいう。例えば、見かけの組成式が、Ｇａ３Ａｌ２Ｉｎ５Ｏ１２Ｎ２で表示される化合物があるとすると、この化合物でもっとも多い元素は酸素（Ｏ）であるが、酸素の原子番号は８なので主要成分の対象とはならない。同様に窒素（Ｎ）も対象とはならない。主要成分の対象となるのはガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）であり、その比率は、Ｇａ：Ａｌ：Ｉｎ＝３：２：５である。すなわち、主要成分の対象となる元素に対するガリウムの比率は３０原子％、アルミニウムの比率は２０原子％、インジウムの比率は５０原子％である。したがって、上記の定義では、インジウムは主要成分であるが、ガリウムとアルミニウムは主要成分ではない。
また、見かけの組成比、見かけの組成を有する化合物、見かけの化学式（あるいは見かけの組成式）とは、ある領域に存在する元素の比率、そのような元素の比率を有する物体、あるいは、そのような元素の比率に基づく化学式のことであり、その微視的なあるいは局所的な比率や物体の化学的な意味や安定性等は考慮されない。上記の例では、それらの元素が上記の比率を有する固溶体のこともあるし、１分子のＧａ２Ｏ３と２分子のＡｌＮと２分子のＩｎ２Ｏ３と１分子のＩｎＧａＯ３の混晶あるいは混合物の可能性もある。
なお、本明細書等において、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部材、領域、層、区域などの数を限定するものではなく、また、順序を限定するものでもない。
本発明の一態様は、インジウムを主要成分とする第１の酸化物半導体よりなる第１の半導体層と、前記第１の半導体層の一方の面に接して設けられ、前記第１の酸化物半導体よりもバンドギャップが大きく、Ｉ型である第２の酸化物半導体よりなる第２の半導体層と、前記第１の半導体層の他の面に設けられたゲート電極としても機能する導電層とを有し、前記導電層と前記第１の半導体層の間には、ゲート絶縁膜としても機能する絶縁層を有し、前記第２の酸化物半導体の真空準位とフェルミ準位とのエネルギー差が、前記第１の酸化物半導体の真空準位とフェルミ準位とのエネルギー差よりも大きいことを特徴とするＦＥＴである。
また、本発明の一態様は、インジウムを主要成分とする第１の酸化物半導体よりなる第１の半導体層と、前記第１の半導体層の一方の面に接して設けられ、前記第１の酸化物半導体よりもバンドギャップが大きく、ガリウムを主要成分とするＩ型の第２の酸化物半導体よりなる第２の半導体層と、前記第１の半導体層の他の面に設けられたゲート電極としても機能する導電層とを有し、前記導電層と前記第１の半導体層の間には、ゲート絶縁膜としても機能する絶縁層を有することを特徴とするＦＥＴである。
また、本発明の一態様は、インジウムを主要成分とする第１の酸化物半導体よりなる第１の半導体層と、前記第１の半導体層の一方の面に接して設けられ、酸素以外の元素におけるガリウムの比率が８０％以上であるＩ型の第２の酸化物半導体よりなる第２の半導体層と、前記第１の半導体層の他の面に設けられたゲート電極としても機能する導電層とを有し、前記導電層と前記第１の半導体層の間には、ゲート絶縁膜としても機能する絶縁層を有することを特徴とするＦＥＴである。
上記の各態様において、第１の半導体層の厚さは、後で説明する理由から０．１ｎｍ以上１００ｎｍ以下であることが好ましい。また、第２の半導体層の厚さは、１０ｎｍ以上１００ｎｍ以下であることが好ましい。
さらに、第２の半導体層は、第１の半導体層と接している面と反対の面に、アルミニウムを主要成分とするバンドギャップが８電子ボルト以上の酸化物よりなる絶縁膜が接して設けられていてもよい。
また、第１の半導体層は、第２の半導体層と接している面と反対の面に、アルミニウムを主要成分とするバンドギャップが８電子ボルト以上の酸化物よりなる絶縁膜が接して設けられていてもよい。
第１の酸化物半導体としては、インジウムを主要成分とする酸化物を適用できるが、例えば、構成する元素の９０原子％以上、好ましくは９５原子％以上が、インジウム、ガリウム、アルミニウム、亜鉛、酸素のいずれかであり、それらの見かけの組成式がＩｎａＧａｂＡｌｃＺｎｄＯｅと表現できる材料を用いればよい。ここで、ａ＋ｂ＋ｃ＋ｄ＝２、ａ≧１、２．５＜ｅ＜３．５、である。なお、移動度を高める目的では、インジウムの濃度が高い方が好ましく、ａ＞１．６とするとよい。同じ目的で、ガリウムの濃度はアルミニウムよりも高いことが好ましく、ｂ＞ｃ、より好ましくは、ｂ＞１０ｃとするとよい。
また、第１の酸化物半導体としては、インジウムを主要成分とし、酸素欠損が１×１０１８／ｃｍ３以上である酸化物半導体を用いることもできる。
第２の酸化物半導体としては、各種の酸化物を適用できるが、例えば、構成する元素の９０原子％以上、好ましくは９５原子％以上が、インジウム、ガリウム、アルミニウム、亜鉛、酸素のいずれかであり、それらの見かけの組成式がＩｎａＧａｂＡｌｃＺｎｄＯｅと表現できる材料を用いればよい。ここで、ａ＋ｂ＋ｃ＋ｄ＝２、ｂ≧１、２．５＜ｅ＜３．５、である。なお、第２の酸化物半導体をＩ型とする目的では、インジウムや亜鉛の濃度がアルミニウムよりも低いことが好ましく、ａ＜ｃ、ｄ＜ｃ、より好ましくは、１０ａ＜ｃ、１０ｄ＜ｃとするとよい。また、第２の酸化物半導体のバンドギャップは６電子ボルト以下であることが好ましい。
第１の酸化物半導体および第２の酸化物半導体を上記のような組成の材料とすると、第２の酸化物半導体のバンドギャップは、第１の酸化物半導体のバンドギャップよりも大きくなる。
また、第１の酸化物半導体は、上記の組成においてはＮ型となり、フェルミ準位は伝導帯の下端とほとんど同じであるので、真空準位とフェルミ準位とのエネルギー差は、第１の酸化物半導体の電子親和力とほとんど同じである。
一方、第２の酸化物半導体はＩ型であるので、フェルミ準位は伝導帯と価電子帯のほぼ中央に位置する。そして、第１の酸化物半導体および第２の酸化物半導体を上記のような組成の材料とすると第２の酸化物半導体の仕事関数は第１の酸化物半導体の電子親和力より大きいという関係を満足する。
本発明の一態様は、図１（Ａ）に示されるように、第１の酸化物半導体よりなる第１の半導体層１が、第２の酸化物半導体よりなる第２の半導体層２とゲート絶縁膜としても機能する絶縁膜４に挟まれた構造を有する。ここで、第１の半導体層１は第２の半導体層２に接していることが求められる。一方、第１の半導体層１と絶縁膜４とは、必ずしも接している必要はないが、接することによって後述するような効果が得られることがある。
また、絶縁膜４は、ゲートとして機能する導電層５と第１の半導体層１に挟まれており、ゲート絶縁膜としても機能する。さらに、第１の半導体層１に接して、ソース電極やドレイン電極として機能する第１の電極３ａと第２の電極３ｂが設けられる。
第１の酸化物半導体および第２の酸化物半導体としては、上記に示した材料を用いればよい。また、第１の半導体層１の厚さは０．１ｎｍ以上１００ｎｍ以下、第２の半導体層２の厚さは１０ｎｍ以上１００ｎｍ以下とすればよい。また、絶縁膜４としては、酸化珪素、酸化窒化珪素、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム等を用いればよいが、構成する元素の９０原子％以上、好ましくは９８原子％以上が珪素、アルミニウム、硼素、窒素、酸素のいずれかであり、それらの見かけの組成式が、ＳｉａＡｌｂＢｃＮｄＯｅと表現できる材料を用いればよい。ここで、０．９＜（４ａ＋３ｂ＋３ｃ）／（３ｄ＋２ｅ）＜１．１であることが好ましく、ｂ＞ａであることが好ましい。特に、第１の半導体層１と絶縁膜４が接している場合には、ｂ＞５ａであることが好ましい。
なお、図１（Ｂ）に示されるように、第２の半導体層２が、第１の半導体層１と絶縁膜６で挟まれる構造としてもよい。ここで、絶縁膜６と第２の半導体層２は接していることが好ましい。絶縁膜６としては、酸化珪素、酸化窒化珪素、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム等を用いればよいが、構成する元素の９０原子％以上、好ましくは９８原子％以上が珪素、アルミニウム、硼素、窒素、酸素のいずれかであり、それらの見かけの組成式が、ＳｉａＡｌｂＢｃＮｄＯｅと表現できる材料を用いればよい。ここで、０．９＜（４ａ＋３ｂ＋３ｃ）／（３ｄ＋２ｅ）＜１．１であることが好ましく、ｂ＞１０ａ、ｄ＜５ｅであることが好ましい。このような条件の材料では、バンドギャップを８電子ボルト以上とできる。
また、図１（Ｃ）に示されるように、第１の半導体層１を第２の半導体層２ａと、第３の酸化物半導体よりなる第３の半導体層２ｂで挟まれる構成としてもよい。図１（Ｃ）が図１（Ａ）と異なる点は、第３の半導体層２ｂが第１の半導体層１と絶縁膜４の間に挿入されている点である。ここで、第３の半導体層２ｂと絶縁膜４が接している必要はないが、第３の半導体層２ｂは第１の半導体層１と接していることが求められる。第３の酸化物半導体は、第２の酸化物半導体に適している材料を用いればよいし、第２の酸化物半導体と同じ材料を用いてもよい。また、第３の半導体層２ｂの厚さは０．１ｎｍ以上１００ｎｍ以下、好ましくは、０．１ｎｍ以上２０ｎｍ以下とするとよい。
また、本発明の一態様は、図２（Ａ）に示されるように、第１の酸化物半導体よりなる第１の半導体層１が、第２の酸化物半導体よりなる第２の半導体層２とゲート絶縁膜としても機能する絶縁膜４に挟まれた構造を有する。ここで、第１の半導体層１と絶縁膜４とは、必ずしも接している必要はないが、第１の半導体層１は第２の半導体層２に接していることが求められる。
また、絶縁膜４は、ゲートとして機能する導電層５と第１の半導体層１に挟まれており、ゲート絶縁膜としても機能する。さらに、第１の半導体層１は、第１の酸化物半導体にドーピング処理を施すことにより導電性の高められた領域（ドーピングされた領域８ａ、８ｂ）に接しており、また、ソース電極やドレイン電極として機能する第１の電極３ａと第２の電極３ｂがドーピングされた領域８ａ、８ｂに設けられる。
なお、第２の半導体層２に接して、第２の酸化物半導体にドーピングされた領域７ａ、７ｂが設けられる。第１の酸化物半導体および第２の酸化物半導体、絶縁膜４の材料としては、上記に示した材料を用いればよい。また、第１の半導体層１の厚さ、第２の半導体層２の厚さも上記に示したものを用いればよい。
また、第１の電極３ａと第２の電極３ｂは、図２（Ｂ）に示されるように、ドーピングされた領域８ａ、８ｂの、絶縁膜４が設けられる面と逆の面に設けられてもよい。また、ドーピングされた領域７ａ、７ｂの導電性が十分であれば、第１の電極３ａと第２の電極３ｂはドーピングされた領域７ａ、７ｂに接するように設けられてもよい。また、第１の半導体層１を第２の半導体層２と第３の酸化物半導体よりなる第３の半導体層（図示せず）で挟まれる構成としてもよい。
さらに、図２（Ｃ）に示されるように、第２の半導体層２が、第１の半導体層１と絶縁膜６で挟まれる構造としてもよい。ここで、絶縁膜６と第２の半導体層２は接していることが好ましい。絶縁膜６としては上記に示した材料を用いればよい。
なお、図２（Ａ）乃至図２（Ｃ）において、ドーピングされた領域７ａ、７ｂ、８ａ、８ｂは特定の条件が満たされる場合には設けなくてもよい。例えば、図２（Ｄ）に示すように、第１の電極３ａと導電層５との間の間隔ｘ（あるいは第２の電極３ｂと導電層５との間の間隔）が５０ｎｍ以下であれば、ドーピングされた領域７ａ、７ｂ、８ａ、８ｂ等を設けなくてもよい。
上記の構成により、ノーマリーオフ特性あるいはそれに近い特性を示すＦＥＴが得られる理由について、図３を用いて説明する。最初に、上記のような条件を満たす第１の酸化物半導体と第２の酸化物半導体の接合を考える。図３（Ａ）には接合する前の第１の酸化物半導体と第２の酸化物半導体の状態（バンド図）を示す。
図３（Ａ）の左側は、第１の酸化物半導体の、右側は第２の酸化物半導体の、それぞれバンド図を示す。第１の酸化物半導体は、典型的には、酸化インジウムのようなＮ型半導体であり、キャリアである電子が伝導帯に供給されるため、フェルミ準位は、伝導帯の直下に存在する。図では、伝導帯とフェルミ準位とのエネルギー差を誇張して書いてあるが、実際には数ｍＶほどしか変わらない。場合によっては、フェルミ準位の方が伝導帯の下端よりも上にあると分析されている。酸化インジウムのバンドギャップは３．７電子ボルト程度である。
第２の酸化物半導体は、典型的には、酸化ガリウムのようなバンドギャップの広いＩ型半導体であり、キャリアはほとんど存在せず、フェルミ準位は、価電子帯と伝導帯のほぼ中央に存在する。単結晶の酸化ガリウムはバンドギャップが４．８電子ボルトであるが、非晶質の薄膜では４．２電子ボルトという数値が観測される。
ここで、第１の酸化物半導体の電子親和力（真空準位と伝導帯の下端のエネルギー差）が第２の酸化物半導体の電子親和力より大きいことが求められる。好ましくは、前者と後者の差は０．３電子ボルト以上であるとよい。例えば、酸化インジウムの電子親和力４．８電子ボルトに対して、単結晶酸化ガリウムでは、電子親和力は３．５電子ボルト、非晶質酸化ガリウムでは４．３〜４．５電子ボルトである。よって、酸化インジウムの電子親和力は酸化ガリウムよりも大きく、その差は０．３電子ボルト以上である。
また、第２の酸化物半導体の仕事関数は第１の酸化物半導体の電子親和力よりも大きいことが好ましい。好ましくは、前者と後者の差は０．５電子ボルト以上であるとよい。例えば、仕事関数は、単結晶酸化ガリウムでは、５．５電子ボルト、非晶質酸化ガリウムでは６．４〜６．６電子ボルトであり、いずれも酸化インジウムの電子親和力よりも大きく、その差は０．７電子ボルト以上である。
このような物性の異なる第１の酸化物半導体と第２の酸化物半導体を接合すると、フェルミ準位を同じレベルに揃えようとキャリアの移動が起こり、図３（Ｂ）に示すように、接合部近傍のバンドがゆがめられる。すなわち、接合部近傍では、第１の酸化物半導体の伝導帯はフェルミ準位より離れ、価電子帯はフェルミ準位に近づく。このように、本来の状態とは異なる状態を呈する部分を遷移領域と呼ぶ。接合面から離れれば、離れるほど、バンドの状態は、本来の第１の酸化物半導体および第２の酸化物半導体の特性に近づく。
図３（Ｂ）では遷移領域でのみバンドのゆがみが直線的に生じているように描かれているが、実際には、かなりの距離にまでその影響が及び、バンドのゆがみも直線的なものではない。しかし、顕著に物性面で影響が現れるのは、接合面近傍の領域であるので、図３（Ｂ）で遷移領域以外の部分の半導体の物性は、それぞれの本来のものとみなして差し支えない。
遷移領域の幅は、第１の酸化物半導体と第２の酸化物半導体の電子親和力、バンドギャップおよび誘電率、第１の酸化物半導体の電子濃度等に依存するが、例えば、第１の酸化物半導体として、電子濃度１×１０１８／ｃｍ３の酸化インジウム、第２の酸化物半導体としてＩ型の酸化ガリウムを考えると、遷移領域として考えられる部分は、接合面から第１の酸化物半導体側に５０ｎｍ程度の部分である。
このような遷移領域は、第１の酸化物半導体の接合面近傍の電子が移動して、電子濃度が低下し、空乏化することによって形成される。したがって、特に遷移領域のうち、接合面に近い部分は電子濃度が低く、準Ｉ型という状態である。また、第２の酸化物半導体は、キャリア（電子）がほとんど存在しないため、その部分での電子の移動は無視でき、主として第１の酸化物半導体でバンドのゆがみが生じる。
例えば、図３（Ｂ）の例では、接合面における第１の酸化物半導体の伝導帯下端とフェルミ準位の間のエネルギー差は１．３電子ボルト程度である。これだけのエネルギー差があれば室温で熱励起する電子は無視できる。すなわち、接合面近傍では極めて電子濃度が低い状態となる。
このようなバンドのゆがみは第２の半導体層２の仕事関数と第１の半導体層１の電子親和力の差に依存し、前者から後者を差し引いた差が０．５電子ボルト以上であることが好ましく、前者と後者の差が１電子ボルト以上であるとさらに好ましい。
また、第１の酸化物半導体の電子親和力が第２の酸化物半導体の電子親和力より大きいと、図３（Ｂ）に示すように、第１の酸化物半導体と第２の酸化物半導体との接合面において、伝導帯に不連続点（ギャップ、ステップ）が発生する。このような不連続点があると、第１の酸化物半導体がＦＥＴのチャネルとして使用されている際に、第１の酸化物半導体にある電子が第２の酸化物半導体に移ることが困難となる。すなわち、遷移領域の特に接合面近傍をチャネルとして用いる場合には、第２の酸化物半導体に電子が流れることを考慮する必要がない。
ところで、このような遷移領域は、接合面における化学反応が無いと仮定すると、電子濃度が低いということ以外は、電界効果移動度を含む第１の酸化物半導体の物性のほとんどを維持していると考えられる。したがって、第１の酸化物半導体として、電界効果移動度の高い材料を用いれば、遷移領域では電子濃度が低く電界効果移動度が高いという特性が得られる。
図３（Ｂ）では、第１の酸化物半導体の厚さが十分にある例を示したが、第１の酸化物半導体を薄膜化して、その厚さを遷移領域と同じあるいはそれ以下としても事情は変わらず、接合面近傍では、準Ｉ型領域が形成される。
すなわち、第１の酸化物半導体の厚さを遷移領域と同じあるいはそれ以下とすることにより、第１の酸化物半導体の電子濃度を低減できる。かつ、電界効果移動度は、第１の酸化物半導体本来のものである。そのため、このような構造を用いてＦＥＴを作製すると、ノーマリーオフあるいはそれに近い特性の高電界効果移動度を達成できる。
図３（Ｃ）は、図１（Ｂ）に示すＦＥＴの点Ａから点Ｂに到る断面でのバンド図を模式的に描いたものである。ここで、第１の半導体層１を構成する第１の酸化物半導体として酸化インジウムを、第２の半導体層２を構成する第２の酸化物半導体としては酸化ガリウムを、絶縁膜４および絶縁膜６としては酸化アルミニウムを、導電層５としてタングステンを用いた場合を示す。
図３（Ｃ）に示されるように、第１の半導体層１は、Ｎ型の酸化インジウム等の酸化物半導体を用いても、そのほとんどの部分を準Ｉ型領域とすることができる。準Ｉ型領域における電子濃度を直接、観察することは困難であるが、１×１０１５／ｃｍ３以下とすることが可能と算出される。したがって、このような構造のＦＥＴのしきい値を十分に大きな値とすることができる。すなわち、ノーマリーオフあるいはそれに近い特性を呈するＦＥＴが得られる。
また、図３（Ｃ）を注意深く観察すると、第１の半導体層１は、絶縁膜４との界面近傍でもバンドがゆがんでいる。これは、上記に示した酸化ガリウムと酸化インジウムの接合面で遷移領域が生じるのと同じ理由により生じている。このようなバンドのゆがみを有するＦＥＴでは、キャリアは伝導帯の下端近傍を流れるので、キャリアは第１の半導体層１と絶縁膜４の界面からやや離れた（典型的には１ｎｍ以上１０ｎｍ以下）部分を流れることとなる。
通常のＭＩＳＦＥＴでも、ゲート絶縁膜と半導体との界面にはトラップ準位等が発生し、ＦＥＴの特性を劣化させるが、キャリアがゲート絶縁膜から離れた部分を流れる構造（埋め込みチャネル）とすることにより、上記界面による影響を低減できる。同じ理由で、図３（Ｃ）にバンド図が示される構造のＦＥＴでは、絶縁膜４と第１の半導体層１との界面の影響を低減できる。
なお、このようなバンドのゆがみは絶縁膜４の仕事関数（絶縁膜４は通常、Ｉ型と見なせるので、仕事関数とは、真空準位とフェルミ準位の差に相当する）と第１の半導体層１の電子親和力の差に依存し、図３（Ｃ）のようなゆがみとするには、前者が後者より大きいことが好ましく、前者と後者の差が１電子ボルト以上であることがさらに好ましい。
Ｎ型の酸化インジウムの電子親和力は４．８電子ボルト程度であるのに対し、酸化アルミニウムの仕事関数は、５．７電子ボルトであり、酸化珪素の仕事関数は５．１電子ボルトである。したがって、酸化アルミニウムの方が上記の目的に適している。さらに、非晶質酸化ガリウムの仕事関数は、６．４〜６．６電子ボルトであるので、酸化インジウムの電子親和力より１．６〜１．８電子ボルト大きく、より好ましい。そのため、図１（Ｃ）に示すように、酸化インジウム等の第１の半導体層１を酸化ガリウム等の第２の半導体層２ａおよび第３の半導体層２ｂで挟んでもよい。
本発明のＦＥＴの例を示す図である。 本発明のＦＥＴの例を示す図である。 本発明のＦＥＴの原理を示す図である。 実施の形態１のＦＥＴの作製工程を示す図である。 実施の形態２のＦＥＴの作製工程を示す図である。 実施の形態３のＦＥＴの作製工程を示す図である。 従来のＦＥＴの例を示す図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
（実施の形態１）
本実施の形態では、ＦＥＴの作製方法について図４（Ａ）乃至図４（Ｆ）を用いて説明する。まず、図４（Ａ）に示すように、基板１０１上に、導電層１０２を形成する。基板１０１としては、様々なものが用いられるが、その後の処理に耐えられる物性を有していることが必要である。また、その表面は絶縁性であることが好ましい。すなわち、基板１０１は絶縁体単独、あるいは絶縁体や金属や半導体の表面に絶縁層を形成したもの等であることが好ましい。
絶縁体としては、各種ガラスやサファイヤ、石英、セラミックス、プラスチック等を用いることができる。金属としては、アルミニウム、銅、ステンレス鋼、銀等を用いることができる。半導体としては、珪素、ゲルマニウム、炭化珪素、窒化ガリウム等を用いることができる。本実施の形態では、基板１０１としてバリウム硼珪酸ガラスを用いる。
導電層１０２は、その一部がゲートとして機能するので、その材料としては、白金、金、タングステン等の仕事関数の大きな金属を用いるとよい。導電層１０２はそのような材料単独で構成してもよいし、多層構造とし、後に設けられる半導体層に面する部分を、上記の材料で構成してもよい。本実施の形態では、厚さ１００ｎｍのチタン膜上に厚さ１００ｎｍのタングステン膜をスパッタリング法で形成し、これをエッチングして、導電層１０２を形成する。
次に、図４（Ｂ）に示すように、絶縁膜１０３と第１の酸化物半導体膜１０４を形成する。絶縁膜１０３はゲート絶縁膜としても機能する。例えば、酸化珪素、酸化アルミニウム、酸化窒化珪素、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化イットリウム等を用いればよい。また、その厚さは主として、プロセス上の事情やＦＥＴで使用される電圧を考慮して決定されるが、可能な限り薄い方がＦＥＴの特性をノーマリーオフあるいはそれに近い特性とする上で好ましい。例えば、１０ｎｍ乃至２００ｎｍとするとよい。成膜方法としては、ＣＶＤ法あるいはスパッタリング法が用いられるが、膜中の水素の混入を可能な限り低減することが好ましい。
第１の酸化物半導体膜１０４の材料としては、酸化インジウムを用いる。もちろん、その他のインジウムを主要成分とする酸化物半導体を用いてもよい。また、その成膜方法はスパッタリング法を用いればよい。さらに、膜中の水素の混入を可能な限り低減することが好ましい。その厚さは１０ｎｍ乃至５０ｎｍとするとよい。なお、絶縁膜１０３の表面を大気に曝すことなく、第１の酸化物半導体膜１０４を形成すると、両者の界面の清浄度を向上させる上で好ましい。
第１の酸化物半導体膜１０４上に、第２の酸化物半導体膜を形成する。第２の酸化物半導体膜としては、酸化ガリウムを用いる。もちろん、その他のガリウムを主要成分とする酸化物半導体を用いてもよい。また、その成膜方法はスパッタリング法を用いればよい。さらに、膜中の水素の混入を可能な限り低減することが好ましい。スパッタリング法によって形成された酸化ガリウム膜の組成をラザフォード後方散乱法により分析すると、見かけの組成は酸素が過剰に存在するような結果が得られる。すなわち、Ｇａ２Ｏ３＋ｘにおいて、ｘが０．０１以上０．１５以下の値を取る。
第２の酸化物半導体膜の厚さは１０ｎｍ乃至１００ｎｍとするとよい。また、第２の酸化物半導体膜上に、エッチングストッパとなるような材料の膜を設けてもよい。あるいは、第２の酸化物半導体膜上に、層間絶縁物となるような絶縁膜を設けてもよい。
なお、第１の酸化物半導体膜１０４の表面を大気に曝すことなく、第２の酸化物半導体膜を形成すると、両者の界面の清浄度を向上させる上で好ましい。さらには、絶縁膜１０３、第１の酸化物半導体膜１０４および第２の酸化物半導体膜を連続的に形成すると、これらの界面の清浄度を向上させる上で好ましい。
その後、第２の酸化物半導体膜を選択的にエッチングして、第２の半導体層１０５を島状に形成する。第２の半導体層１０５の一部は、図４（Ｃ）に示すように、導電層１０２上に形成されるようにするとよい。また、図示していないが、第２の半導体層１０５の他の部分は導電層１０２と重ならないように設けてもよい。また、第２の半導体層１０５が、導電層１０２が上層の配線と交差する部分に設けられていると、層間絶縁物としての機能も有する。
また、第２の酸化物半導体膜上に、別途、厚い絶縁膜を設け、第２の半導体層１０５上に残しておくと、それを、導電層１０２が上層の配線と交差する部分で層間絶縁物としての使用することもできる。
第２の半導体層１０５はエッチングストッパとしても機能する。なお、第２の酸化物半導体膜をエッチングするに際しては、アルカリ性の溶液（例えば、アンモニア過水等）を用いればよい。第１の酸化物半導体膜１０４として酸化インジウムを用いた場合には、酸化インジウムのアルカリ性溶液への溶解度は著しく低いので、選択的に第２の酸化物半導体膜をエッチングできる。
その後、第１の酸化物半導体膜１０４および第２の半導体層１０５上に、導電膜１０６を形成する（図４（Ｄ）参照）。導電膜１０６は、後にＦＥＴのソース電極あるいはドレイン電極としての機能も必要とされるので、その目的に適した材料を用いて構成する。例えば、チタン、モリブデン、窒化チタン、窒化モリブデン、タングステン等である。導電膜１０６はそのような材料単独で構成してもよいし、多層構造とし、第１の半導体層に接する部分を、上記の材料で構成してもよい。
その後、導電膜１０６を選択的にエッチングして、導電層１０６ａ、導電層１０６ｂを形成する。このエッチングは、ウェットエッチングでもドライエッチングでもよい。いずれにしても、このエッチングに際して、第２の半導体層１０５を過剰にエッチングしないことが必要である。そのため、第２の半導体層１０５上にエッチングストッパを設けておくとよい。また、このエッチングで、第１の酸化物半導体膜１０４をエッチングしてもよい。
上記のエッチングで、第１の酸化物半導体膜１０４がエッチングできなかった場合には、引き続いて、エッチング方法等を変えてエッチングをおこなう。この際には、第２の半導体層１０５のエッチングレートに比べて、第１の酸化物半導体膜１０４のエッチングレートが大きくなるような条件を採用する。例えば、このエッチングをウェットエッチングでおこなうのであれば、シュウ酸やリン酸を含むエッチャントを用いればよい。かくして、図４（Ｅ）に示すように、第１の半導体層１０４ａを島状に形成する。
その後、図４（Ｆ）に示すように、全面に酸化物絶縁膜１０７を形成する。酸化物絶縁膜１０７の材料としては、酸化珪素、酸化アルミニウム、酸化窒化珪素、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ランタン、酸化イットリウム等を用いればよい。また、その厚さは１０ｎｍ以上１μｍ以下とすることができる。酸化物絶縁膜１０７に保護膜としての機能も要求するのであれば、厚い方が好ましい。
（実施の形態２）
本実施の形態では、ＦＥＴの作製方法について図５（Ａ）乃至図５（Ｅ）を用いて説明する。まず、図５（Ａ）に示すように、基板２０１上に、導電膜２０２と絶縁膜２０３，第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０５、酸化物絶縁膜２０６を積層する。これらの成膜は、膜の界面を清浄に保つため、途中で大気に曝すことなく連続的におこなうとよい。また、これらの多層膜中の水素濃度を１×１０１８原子／ｃｍ３以下、好ましくは１×１０１６原子／ｃｍ３以下とするためにも、連続的に成膜することは効果的である。
基板２０１、導電膜２０２、絶縁膜２０３、第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０５、酸化物絶縁膜２０６としては、実施の形態１において、それぞれ、基板１０１、導電層１０２、絶縁膜１０３、第１の酸化物半導体膜１０４、第２の酸化物半導体膜、酸化物絶縁膜１０７に用いるのに適しているとして示された材料、厚さおよび成膜方法で形成すればよい。
そして、酸化物絶縁膜２０６上にレジストを塗布し、図５（Ａ）に示すように、多階調マスクを用いて、２段階の厚さを有するレジストマスク２０７を形成する。
レジストマスク２０７を用いて、導電膜２０２、絶縁膜２０３、第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０５、酸化物絶縁膜２０６をエッチングして、導電層２０２ａ、絶縁層２０３ａ、第１の半導体層２０４ａ、第２の半導体層２０５ａ、酸化物絶縁層２０６ａを形成する（図５（Ｂ）参照）。これらのエッチングには異方性ドライエッチング法を用いることが好ましいが、ウェットエッチング法でも、等方的なドライエッチング法でもよい。
次にレジストマスク２０７をアッシングして、その厚さを減らし、レジストマスク２０７ａとする（図５（Ｃ）参照）。
そして、このレジストマスク２０７ａを用いて、絶縁層２０３ａ、第１の半導体層２０４ａ、第２の半導体層２０５ａ、酸化物絶縁層２０６ａをエッチングして、絶縁層２０３ｂ、第１の半導体層２０４ｂ、第２の半導体層２０５ｂ、酸化物絶縁層２０６ｂを、概略同形状かつ島状に形成する（図５（Ｄ）参照）。これらのエッチングには異方性ドライエッチング法を用いることが好ましいが、ウェットエッチング法でも、等方的なドライエッチング法でもよい。
導電層２０２ａは必ずしもエッチングする必要はないが、上記のエッチングの際に全くエッチングされない条件を見いだすことは難しいので、多少の差はあれエッチングされ、表面の一部がエッチングされた導電層２０２ｂとなる。特に、エッチングの選択比を十分に大きくできない場合には、導電膜２０２を十分に厚くしておくとよい。例えば、導電膜２０２の厚さを２００ｎｍ以上１μｍ以下とするとよい。
あるいは、導電膜２０２の厚さを、絶縁膜２０３の厚さと第１の酸化物半導体膜２０４の厚さと第２の酸化物半導体膜２０５の厚さと酸化物絶縁膜２０６の厚さの和の５０％以上５００％以下としてもよい。このように導電膜２０２が十分に厚ければ、多少のオーバーエッチングがあったとしても、必要な厚さを確保できる。
本実施の形態では、導電膜２０２が厚くても、その後に積層される薄膜の形状に影響を与えることは少なく、むしろ、導電膜２０２を厚くすると、導電層２０２ｂの抵抗が低く抑制されるというメリットがある。
その後、レジストマスク２０７ａを除去する。この方法は剥離液を用いてもよいが、酸化ガリウムはアルカリ性の溶液に溶解する性質もあるため、剥離液の水素イオン濃度は適切なものを選択する必要がある。
あるいは、レジストマスク２０７ａをアッシング法によって除去してもよい。アッシング法を使用する場合には、残渣が問題となることがあるが、本実施の形態では、残渣があったとしても、酸化物絶縁層２０６ｂ上であり、酸化物絶縁層２０６ｂを十分に厚くすれば、ＦＥＴ特性への影響は低減できる。特に、本実施の形態では、酸化物絶縁層２０６ｂは層間絶縁物としての機能もあるので、厚く形成する方が好ましい。
その後、平坦な表面を有する層間絶縁物２０８を形成して、層間絶縁物２０８、酸化物絶縁層２０６ｂ、第２の半導体層２０５ｂをエッチングして、第１の半導体層２０４ｂに達する開口部を設ける。開口部は、絶縁層２０３ｂと重なるように設ける。好ましくは、開口部は、その外周が絶縁層２０３ｂの外周から、２００ｎｍ以上、より好ましくは、１μｍ以上離れるように設ける。
開口部の形成にはウェットエッチング法、ドライエッチング法いずれをも用いることができる。なお、いずれの場合においても、エッチングに際して、第１の半導体層２０４ｂに化学的な影響を与えることがある。
次に、導電膜を形成し、これを所望の形状にエッチングして導電層２０９ａ、２０９ｂを形成する。導電膜は、実施の形態１の導電膜１０６に用いるのに適した材料、厚さおよび成膜方法を用いて形成すればよい。
導電層２０９ａ、２０９ｂは、第１の半導体層２０４ｂと接する部分においてＦＥＴのソース電極、ドレイン電極として機能する。この段階を図５（Ｅ）に示す。導電層２０９ａと導電層２０９ｂが、それぞれ第１の半導体層２０４ｂと接する部分の間隔がＦＥＴのチャネル長となる。
なお、導電層２０９ａ、２０９ｂを形成した後、４００℃以上の高温の処理をおこなう場合には、導電層２０９ａ、２０９ｂを構成する元素が、第１の半導体層２０４ｂに拡散し、その特性に悪影響を及ぼすことがある。したがって、導電層２０９ａ、２０９ｂを形成した後は、そのような高温での処理を避けることが好ましい。一方で、導電層２０９ａ、２０９ｂはＦＥＴの最終段階で形成されるので、その後に高温での処理が必要となることはほとんど無い。
また、第１の半導体層２０４ｂの端部（外周部）の特性は好ましいものでないことが多い。これらの領域は、しばしば導電性が他の部分よりも高く、例えば、図４（Ｆ）に示すような形状のＦＥＴにおいては、これらの領域はリーク電流の要因となり得た。それは、図４（Ｆ）に示すような形状のＦＥＴにおいては、第１の半導体層１０４ａの端部とソース電極およびドレイン電極として機能する導電層１０６ａ、導電層１０６ｂが接しているためである。
しかしながら、図５（Ｅ）に示されるＦＥＴにおいては、ソース電極やドレイン電極として機能する導電層２０９ａと２０９ｂは上述の通り、第１の半導体層２０４ｂの端部と重ならないので、仮に、第１の半導体層２０４ｂの端部の導電性が高くとも、導電層２０９ａと２０９ｂの間にリーク電流は流れない。そのため、オフ電流の十分に低いＦＥＴを得ることができる。
また、図５（Ｅ）から明らかなように、第１の半導体層２０４ｂは平坦面に形成される。例えば、図４（Ｆ）の第１の半導体層１０４ａのように、半導体層に凹凸があるとＦＥＴの特性は凹凸の影響を受ける。そのような凹凸を有する素子を均一に形成することは困難なため、ＦＥＴ特性のばらつきの原因となる。
例えば、図４（Ｅ）においては、導電層１０６ａ、１０６ｂは第１の半導体層１０４ａおよび導電層１０２に対して左右対称に設けられているが、全ての素子をこのような形状に形成することは困難である。マスクあわせの際の誤差のため、導電層１０６ａ、１０６ｂが、図の右側（あるいは左側）に少しだけ平行移動しても、導電層１０６ａ、１０６ｂと第１の半導体層１０４ａの湾曲している部分との位置関係が異なり、ＦＥＴとしての特性が変動することがある。すなわち、ＦＥＴの特性のばらつきが生じる。
特に第１の半導体層が何らかの結晶成分を含んでいる場合にはばらつきが大きくなる傾向がある。それは、第１の半導体層の平面部分と局面部分とで結晶の方位や大きさ等に大きな差違があるためである。そのような結晶成分は、酸化インジウムでは比較的低温でアニールした場合でも生じる。
これに対し、平坦な面上に、均一に平面状の半導体層を形成することは容易である。そして、マスクあわせの際の誤差のため、図５（Ｅ）の導電層２０９ａ、２０９ｂが、図の右側（あるいは左側）に少しだけ平行移動しても、第１の半導体層２０４ｂに対する位置関係は変わらない。すなわち、ＦＥＴの特性のばらつきは限定的となる。
したがって、本実施の形態で示したＦＥＴは半導体層の凹凸が大きなＦＥＴに比べて特性のばらつきが少ない。このようなＦＥＴは、しきい値ばらつきの小さいことが要求される回路に用いるのに好適である。
例えば、アクティブマトリクス型有機エレクトロルミネッセンス表示装置では、表示のむらをなくすために、駆動トランジスタのしきい値のばらつきが小さいことが望まれる。また、抵抗損失を減らすため、駆動トランジスタの電界効果移動度の高いＦＥＴが望まれる。そのような目的には、図５（Ｅ）に示す構成を有し、インジウムを主要成分とする酸化物半導体を半導体層に用いて作製したＦＥＴが好適である。そのようなＦＥＴは、例えば、５０ｃｍ２／Ｖｓ以上、好ましくは、７０ｃｍ２／Ｖｓ以上の電界効果移動度が得られる。
さらに、本実施の形態では、第１の半導体層２０４ｂ、絶縁層２０３ｂは平坦面に設けられるのであるから、これらの薄膜の段差被覆性等を考慮する必要がない。このため第１の半導体層２０４ｂ、絶縁層２０３ｂを可能な限り薄くできる。
第１の半導体層２０４ｂ、絶縁層２０３ｂを薄くすることは、ＦＥＴのしきい値のマイナスシフトを抑制し、オフ電流を低減する上で効果がある。特にチャネル長が０．３μｍ以下のＦＥＴでは、第１の半導体層２０４ｂ、絶縁層２０３ｂを薄くすることが求められる。
ＦＥＴのしきい値のマイナスシフトを抑制するには、（チャネル長）＞５×（第１の半導体層２０４ｂの厚さ＋（絶縁層２０３ｂの厚さ）×（誘電率比））、という関係を満たすことが求められる。ここで、誘電率比は、第１の半導体層２０４ｂの誘電率を、絶縁層２０３ｂの誘電率で除した数値である。
例えば、チャネル長０．３μｍで、第１の半導体層２０４ｂの厚さを３０ｎｍ、第１の半導体層２０４ｂとして酸化インジウム（比誘電率１８）、絶縁層２０３ｂとして酸化珪素（比誘電率４）を用いた場合、絶縁層２０３ｂの厚さを１０ｎｍ以下とすることが必要である。
凹凸のある面にそのような薄膜を被覆性よく形成することは困難であり、歩留まりの低下の要因となる。一方、平坦面であれば比較的容易に形成できる。その点で、本実施の形態に示される構造のＦＥＴは有利である。
なお、本実施の形態で示した作製工程では、必要なマスク合わせの回数は２回であり、図４に示す方法（３回のマスクあわせが必要）よりも少ない。そのため、ミスアライメントによる不良の確率を低減でき、歩留まりを向上させる上で効果がある。
（実施の形態３）
本実施の形態では、ＦＥＴの作製方法について図６（Ａ）乃至図６（Ｄ）を用いて説明する。まず、図６（Ａ）に示すように、基板３０１上に、酸化物絶縁膜３０２と第２の酸化物半導体膜３０３と第１の酸化物半導体膜３０４と絶縁膜３０５を積層する。これらの成膜は、それぞれの膜と膜の間の界面を清浄に保つため、途中で大気に曝すことなく連続的におこなうとよい。
例えば、基板３０１として珪素ウェハ、酸化物絶縁膜３０２として厚さ２００ｎｍの酸化珪素、第２の酸化物半導体膜３０３として厚さ５０ｎｍの酸化ガリウム、第１の酸化物半導体膜３０４として厚さ１ｎｍの酸化インジウム、絶縁膜３０５として厚さ２ｎｍの酸化珪素を用いればよい。また、酸化物絶縁膜３０２は基板３０１を熱酸化して形成し、第２の酸化物半導体膜３０３、第１の酸化物半導体膜３０４、絶縁膜３０５は、原子積層法（ＡＬＤ）により形成すればよい。これらの膜は成膜装置内で連続的に形成するとよい。
そして、第２の酸化物半導体膜３０３、第１の酸化物半導体膜３０４、絶縁膜３０５を選択的にエッチングして、第２の半導体層３０３ａ、第１の半導体層３０４ａ、絶縁層３０５ａを形成する。
さらに、絶縁層３０５ａの外周部を覆うように厚さ１００ｎｍ以上５００ｎｍ以下の酸化珪素等を用いて絶縁体３０６を形成する。そして、導電層３０７を形成する（図５（Ｂ）参照）。導電層３０７は、実施の形態１の導電層１０２を参考にその材料と作製方法を決定すればよい。なお、厚さは、第１の半導体層３０４ａの厚さと絶縁層３０５ａの厚さの和の２倍以上とするとよい。
図示されていないが、導電層３０７が絶縁層３０５ａの外周部において、絶縁体３０６を乗り越えるような形状となっている。そのため、導電層３０７は、第１の半導体層３０４ａと直接、接触することはない。
また、導電層３０７はＦＥＴのゲートとなるので、その幅はＦＥＴのチャネル長を決定する。ここでは、第１の半導体層３０４ａの厚さと絶縁層３０５ａの厚さに第１の半導体層３０４ａと絶縁層３０５ａの誘電率比（第１の半導体層３０４ａの誘電率／絶縁層３０５ａの誘電率）を乗じたものの和の５倍以上、好ましくは１０倍以上とすると、しきい値のマイナスシフトを抑制し、オフ電流を低減できる。
例えば、酸化インジウムの比誘電率は１８程度であり、酸化珪素の比誘電率は４程度である（これらの値は成膜方法によって微妙に異なる）ので、誘電率比は４．５程度である。上記の膜厚から、導電層３０７の幅は、（第１の半導体層３０４ａの厚さ１ｎｍ）＋（絶縁層３０５ａの厚さ２ｎｍ）×（誘電率比４．５）の５倍以上、好ましくは１０倍以上であるとよい。すなわち、５０ｎｍ以上、好ましくは、１００ｎｍ以上とするとよい。
上記の計算から明らかなように、絶縁層３０５ａに高誘電率材料を用いれば、導電層３０７の幅をより狭くできる。例えば、酸化ハフニウムのように比誘電率が３０程度のものであれば、導電層３０７の幅は１０ｎｍ以上、好ましくは２０ｎｍ以上とできる。
通常の珪素半導体を使用したＭＯＳＦＥＴと異なり、インジウムを主要成分とする酸化物半導体に接して酸化ハフニウムのような異種材料を形成しても、第１の半導体層３０４ａと絶縁層３０５ａとの界面の欠陥準位がＦＥＴ特性にほとんど問題を及ぼさない。特に酸化ハフニウムの場合、その仕事関数（５．７電子ボルト）が、酸化インジウムの電子親和力（４．８電子ボルト）より大きいため、酸化インジウムのバンドがゆがめられ、埋め込みチャネルのような形状になり、より一層、絶縁層３０５ａと第１の半導体層３０４ａの界面の影響が小さくなる。
次に、還元性のイオンを照射する（図６（Ｃ）参照）。この際のイオンのエネルギーは、第１の半導体層３０４ａと第２の半導体層３０３ａの界面から第２の半導体層３０３ａと酸化物絶縁膜３０２の界面の間にピークを有するように設定すればよい。この条件では、導電層３０７をイオンが透過することはないので、第１の半導体層３０４ａおよび第２の半導体層３０３ａに、導電層３０７をマスクとして、自己整合的にイオンが注入されることとなる。
酸化インジウムを主要成分とする酸化物半導体に還元性のイオンを注入すると、イオンが酸素と化合して酸化物半導体を還元する。その結果、イオンが注入された部分の電子濃度が高くなり導電性が向上する。注入するイオンの量は、目的とする導電率に応じて設定すればよいが、第１の半導体層３０４ａ中に、２×１０２０／ｃｍ３以上含まれるようにすればよい。
還元性のイオンとしては硼素、炭素、リン、珪素、アルミニウム、ガリウムのように酸化物の結合力が酸化インジウムよりも強いものを用いればよい。なかでも、リンや硼素は、通常の半導体プロセスでも用いられているので使用しやすい。
イオンの注入の際に注意すべきことは、同時に水素が注入されないことである。したがって、イオン源として水素化物（ジボランＢ２Ｈ６やホスフィンＰＨ３等）を用いることは好ましくない。酸化物半導体中に導入された水素は、電子濃度を高めるが、同時に酸化物半導体中を移動して、ＦＥＴの特性の変動をもたらすため、信頼性を低下させる。イオン中の水素の濃度は１原子％以下とすることが望まれる。
なお、このイオン注入の際に、第２の半導体層３０３ａにもイオンが注入され、やはり、イオンによって酸化ガリウムが還元され、第２の半導体層３０３ａに導電率の高い領域３０３ｂ、３０３ｃが形成される。
ここで、第２の半導体層３０３ａの厚さ（すなわち、第２の酸化物半導体膜３０３の厚さ）が薄すぎると、導電率が高くとも電気抵抗が十分に低減できないので、適切な厚さとしておくとよい。また、第２の半導体層３０３ａに注入されるイオンの濃度は、第１の半導体層３０４ａに注入されるイオンの濃度よりも大きくして、縮退半導体とすることが好ましい。例えば、第２の半導体層３０３ａ中に、５×１０２０／ｃｍ３以上含まれるようにすればよい。
次に、例えば、２００ｎｍ以上１μｍ以下の窒化珪素等で保護絶縁膜３０８をプラズマＣＶＤ法等で形成する。ここで、保護絶縁膜３０８は第１の半導体層３０４ａに圧縮するような応力を与えるような膜質であってもよい。このような応力があると第１の半導体層は圧縮され、酸化インジウム中のインジウム原子間の距離が縮められる。その結果、第１の半導体層の輸送特性（典型的には、電界効果移動度）が向上する
さらに、厚さ２００ｎｍ以上２μｍ以下の酸化珪素等を堆積し、これを化学的機械的研磨法により平坦化して、平坦な表面を有する層間絶縁物３０９を得る。さらに、層間絶縁物３０９、保護絶縁膜３０８、絶縁層３０５ａをエッチングして、第１の半導体層３０４ａあるいは第２の半導体層３０３ａに達する開口部を形成する。そして、開口部を埋めるように導電層３１０ａ、３１０ｂを形成する（図６（Ｄ）参照）。
上述の通り、第１の半導体層３０４ａは厚さが１ｎｍであるので、オーバーエッチングの結果、開口部が第１の半導体層３０４ａを貫通することもある。しかし、そのような場合であっても、第２の半導体層３０３ａの導電性が十分であるので、導電層３１０ａ、３１０ｂはＦＥＴの電極として機能する。すなわち、導電層３１０ａ−第２の半導体層の導電率の高い領域３０３ｂ−第１の半導体層３０４ａ−第２の半導体層の導電率の高い領域３０３ｃ−導電層３１０ｂ、という経路で電流が流れる。
なお、第２の半導体層３０３ａのオーバーエッチングを防止する上でも、第２の半導体層３０３ａは適切な厚さを有することが好ましい。本実施の形態では厚さを５０ｎｍとしたが、３０ｎｍ以上であることが好ましい。
（実施の形態４）
上記実施の形態１乃至実施の形態３で示した半導体装置は、さまざまな電子機器に用いることができる。例えば、液晶ディスプレー、ＥＬディスプレー、ＦＥ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ）ディスプレー等の表示装置およびその駆動回路、イメージセンサの駆動回路、半導体メモリ、マイクロプロセッサ等である。また、それらを用いた各種電子機器、例えば、テレビジョン、パーソナルコンピュータ、携帯電話等の通信機器、電子手帳、携帯音楽プレーヤ等である。
１ 第１の半導体層
２ 第２の半導体層
２ａ 第２の半導体層
２ｂ 第３の半導体層
３ａ 第１の電極
３ｂ 第２の電極
４ 絶縁膜
５ 導電層
６ 絶縁膜
７ａ ドーピングされた領域
７ｂ ドーピングされた領域
８ａ ドーピングされた領域
８ｂ ドーピングされた領域
１１ 半導体層
１３ａ ソース電極
１３ｂ ドレイン電極
１４ ゲート絶縁膜
１５ ゲート
１６ 保護絶縁膜
１０１ 基板
１０２ 導電層
１０３ 絶縁膜
１０４ 第１の酸化物半導体膜
１０４ａ 第１の半導体層
１０５ 第２の半導体層
１０６ 導電膜
１０６ａ 導電層
１０６ｂ 導電層
１０７ 酸化物絶縁膜
２０１ 基板
２０２ 導電膜
２０２ａ 導電層
２０２ｂ 導電層
２０３ 絶縁膜
２０３ａ 絶縁層
２０３ｂ 絶縁層
２０４ 第１の酸化物半導体膜
２０４ａ 第１の半導体層
２０４ｂ 第１の半導体層
２０５ 第２の酸化物半導体膜
２０５ａ 第２の半導体層
２０５ｂ 第２の半導体層
２０６ 酸化物絶縁膜
２０６ａ 酸化物絶縁層
２０６ｂ 酸化物絶縁層
２０７ レジストマスク
２０７ａ レジストマスク
２０８ 層間絶縁物
２０９ａ 導電層
２０９ｂ 導電層
３０１ 基板
３０２ 酸化物絶縁膜
３０３ 第２の酸化物半導体膜
３０３ａ 第２の半導体層
３０３ｂ 導電率の高い領域
３０３ｃ 導電率の高い領域
３０４ 第１の酸化物半導体膜
３０４ａ 第１の半導体層
３０５ 絶縁膜
３０５ａ 絶縁層
３０６ 絶縁体
３０７ 導電層
３０８ 保護絶縁膜
３０９ 層間絶縁物
３１０ａ 導電層
３１０ｂ 導電層

Claims (2)

  1. インジウムを主要成分とする第１の酸化物半導体よりなる第１の半導体層と、
    前記第１の半導体層の一方の面に接して設けられ、前記第１の酸化物半導体よりもバンドギャップが大きく、酸素以外の元素におけるガリウムの比率が８０％以上でありＩ型である第２の酸化物半導体よりなる第２の半導体層と、
    前記第１の半導体層の他方の面に接して設けられ、前記第１の酸化物半導体よりもバンドギャップが大きく、酸素以外の元素におけるガリウムの比率が８０％以上でありＩ型である第３の酸化物半導体よりなる第３の半導体層と、
    前記第１の半導体層の他方の面側に設けられたゲート電極として機能する導電層と、
    前記導電層と前記第３の半導体層の間に、ゲート絶縁膜として機能する絶縁層と、
    ソース電極と、ドレイン電極と、を有し、
    前記ソース電極及び前記ドレイン電極は、前記第１の半導体層の一方の面に接して設けられ、
    前記第２の酸化物半導体の真空準位とフェルミ準位とのエネルギー差が、前記第１の酸化物半導体の真空準位とフェルミ準位とのエネルギー差よりも大きく、
    前記第３の酸化物半導体の真空準位とフェルミ準位とのエネルギー差が、前記第１の酸化物半導体の真空準位とフェルミ準位とのエネルギー差よりも大きいことを特徴とする電界効果トランジスタ。
  2. インジウムを主要成分とする第１の酸化物半導体よりなる第１の半導体層と、
    前記第１の半導体層の一方の面に接して設けられ、前記第１の酸化物半導体よりもバンドギャップが大きく、Ｉ型である第２の酸化物半導体よりなる第２の半導体層と、
    前記第１の半導体層の他方の面に接して設けられ、前記第１の酸化物半導体よりもバンドギャップが大きく、Ｉ型である第３の酸化物半導体よりなる第３の半導体層と、
    前記第１の半導体層の他方の面側に設けられたゲート電極として機能する導電層と、
    前記導電層と前記第３の半導体層の間に、ゲート絶縁膜として機能する絶縁層と、
    ソース電極と、ドレイン電極と、を有し、
    前記ソース電極及び前記ドレイン電極は、前記第１の半導体層の一方の面に接して設けられ、
    前記第２の酸化物半導体の真空準位とフェルミ準位とのエネルギー差が、前記第１の酸化物半導体の真空準位とフェルミ準位とのエネルギー差よりも大きく、
    前記第３の酸化物半導体の真空準位とフェルミ準位とのエネルギー差が、前記第１の酸化物半導体の真空準位とフェルミ準位とのエネルギー差よりも大きいことを特徴とする電界効果トランジスタ。
JP2011132842A 2010-06-16 2011-06-15 電界効果トランジスタ Active JP5830274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011132842A JP5830274B2 (ja) 2010-06-16 2011-06-15 電界効果トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010136705 2010-06-16
JP2010136705 2010-06-16
JP2011132842A JP5830274B2 (ja) 2010-06-16 2011-06-15 電界効果トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015208225A Division JP6043855B2 (ja) 2010-06-16 2015-10-22 電界効果トランジスタ

Publications (3)

Publication Number Publication Date
JP2012023352A JP2012023352A (ja) 2012-02-02
JP2012023352A5 JP2012023352A5 (ja) 2014-05-22
JP5830274B2 true JP5830274B2 (ja) 2015-12-09

Family

ID=45327883

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011132842A Active JP5830274B2 (ja) 2010-06-16 2011-06-15 電界効果トランジスタ
JP2015208225A Active JP6043855B2 (ja) 2010-06-16 2015-10-22 電界効果トランジスタ
JP2016221208A Expired - Fee Related JP6298139B2 (ja) 2010-06-16 2016-11-14 電界効果トランジスタ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015208225A Active JP6043855B2 (ja) 2010-06-16 2015-10-22 電界効果トランジスタ
JP2016221208A Expired - Fee Related JP6298139B2 (ja) 2010-06-16 2016-11-14 電界効果トランジスタ

Country Status (5)

Country Link
US (4) US9209314B2 (ja)
JP (3) JP5830274B2 (ja)
KR (1) KR101809091B1 (ja)
CN (2) CN105810742B (ja)
WO (1) WO2011158888A1 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI613824B (zh) 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6285424B2 (ja) * 2012-06-21 2018-02-28 モナッシュ ユニバーシティＭｏｎａｓｈ Ｕｎｉｖｅｒｓｉｔｙ 絶縁材料の導電部
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046222A1 (en) * 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
WO2014103323A1 (ja) * 2012-12-28 2014-07-03 出光興産株式会社 薄膜電界効果型トランジスタ
WO2014125820A1 (ja) * 2013-02-13 2014-08-21 出光興産株式会社 薄膜トランジスタ
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6190228B2 (ja) 2013-09-24 2017-08-30 株式会社東芝 半導体装置及び撮像装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6235325B2 (ja) 2013-12-10 2017-11-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9647129B2 (en) * 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
TWI669819B (zh) 2014-11-28 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、模組以及電子裝置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR20170126398A (ko) 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
WO2017199128A1 (en) 2016-05-20 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US20170365605A1 (en) * 2016-06-16 2017-12-21 HGST Netherlands B.V. Non-volatile schottky barrier field effect transistor
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
WO2018002757A1 (ja) * 2016-07-01 2018-01-04 株式会社半導体エネルギー研究所 トランジスタ
CN108022975B (zh) * 2016-10-31 2021-02-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
WO2018175981A1 (en) * 2017-03-23 2018-09-27 Georgia Tech Research Corporation A method of manufacture using complementary conductivity-selective wet-etching techniques for iii-nitride materials and devices
CN112005383A (zh) 2018-03-12 2020-11-27 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
TWI820861B (zh) * 2018-08-01 2023-11-01 日本商出光興產股份有限公司 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
JP7445411B2 (ja) * 2018-11-14 2024-03-07 三星電子株式会社 光電変換素子及びこれを含む有機センサ並びに電子装置
CN109888019B (zh) * 2019-01-29 2021-04-02 中山大学 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
WO2020183645A1 (ja) * 2019-03-13 2020-09-17 三菱電機株式会社 半導体装置
CN110034178B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN110112074A (zh) * 2019-05-08 2019-08-09 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管器件及其制造方法
US20220376113A1 (en) * 2019-11-08 2022-11-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US11686798B2 (en) * 2021-09-29 2023-06-27 Wisconsin Alumni Research Foundation System and method for controlling concomitant gradient phase errors in chemical-shift encoded imaging
KR102704866B1 (ko) * 2023-07-07 2024-09-06 한양대학교 산학협력단 전도체로부터 반도체화된 영역을 갖는 트랜지스터

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000124456A (ja) * 1998-10-12 2000-04-28 Shoka Kagi Kofun Yugenkoshi 高エネルギーギャップオフセット層構造を有するｔｆｔ素子
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7253469B2 (en) * 2005-04-26 2007-08-07 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP5274165B2 (ja) 2008-09-08 2013-08-28 富士フイルム株式会社 薄膜電界効果型トランジスタ及びその製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101513717B1 (ko) * 2008-09-18 2015-04-20 삼성디스플레이 주식회사 기판 및 이를 갖는 표시장치
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010087223A (ja) 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101638978B1 (ko) 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
WO2011096286A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
WO2011099342A1 (en) * 2010-02-10 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011102217A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method

Also Published As

Publication number Publication date
US20110309411A1 (en) 2011-12-22
JP2012023352A (ja) 2012-02-02
US9209314B2 (en) 2015-12-08
US20160181433A1 (en) 2016-06-23
US9911866B2 (en) 2018-03-06
KR101809091B1 (ko) 2017-12-14
CN105810742B (zh) 2019-04-09
JP6043855B2 (ja) 2016-12-14
US9281412B2 (en) 2016-03-08
CN105810742A (zh) 2016-07-27
WO2011158888A1 (en) 2011-12-22
JP2016028449A (ja) 2016-02-25
JP6298139B2 (ja) 2018-03-20
CN102934232A (zh) 2013-02-13
US20150303312A1 (en) 2015-10-22
KR20130051468A (ko) 2013-05-20
CN102934232B (zh) 2016-07-06
US20170018656A1 (en) 2017-01-19
JP2017050559A (ja) 2017-03-09
US9472683B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
JP6298139B2 (ja) 電界効果トランジスタ
US9812560B2 (en) Field effect transistor and method for manufacturing the same
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20170141190A1 (en) Gan-on-si switch devices
US20170373195A1 (en) Transistor and semiconductor device
JP2005026671A (ja) 半導体装置およびその製造方法
KR20140056210A (ko) 반도체 장치
WO2023045046A1 (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
US11799010B2 (en) Transistor including electride electrode
US20170373194A1 (en) Transistor
US20210359130A1 (en) High-voltage devices integrated on semiconductor-on-insulator substrate
US8729639B2 (en) Semiconductor device and method for producing the same
US11545570B2 (en) High-voltage devices integrated on semiconductor-on-insulator substrate
US8421182B2 (en) Field effect transistor having MOS structure made of nitride compound semiconductor
JP2008098674A (ja) 半導体装置
JP2008117854A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151026

R150 Certificate of patent or registration of utility model

Ref document number: 5830274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250