TWI495310B - 固態成像裝置，其驅動方法，及電子裝備 - Google Patents

固態成像裝置，其驅動方法，及電子裝備 Download PDF

Info

Publication number
TWI495310B
TWI495310B TW101140831A TW101140831A TWI495310B TW I495310 B TWI495310 B TW I495310B TW 101140831 A TW101140831 A TW 101140831A TW 101140831 A TW101140831 A TW 101140831A TW I495310 B TWI495310 B TW I495310B
Authority
TW
Taiwan
Prior art keywords
charge
transfer gate
unit
transfer
signal
Prior art date
Application number
TW101140831A
Other languages
English (en)
Other versions
TW201309005A (zh
Inventor
Yusuke Oike
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201309005A publication Critical patent/TW201309005A/zh
Application granted granted Critical
Publication of TWI495310B publication Critical patent/TWI495310B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固態成像裝置，其驅動方法，及電子裝備
本發明係關於一固態成像裝置、該固態成像裝置之一驅動方法及電子裝備。
一固態成像裝置之一實例係一CMOS影像感測器，其依靠MOS電晶體讀出累積在光電二極體(其係光電轉換裝置)之p-n接面電容中之光產生電荷。對於此一CMOS影像感測器，針對每一像素、每一線等執行讀出累積在光電二極體中之光產生電荷之動作。因此，用於累積光產生電荷之曝光週期並非對所有像素皆係匹配，且當被攝物正移動等時影像中發生失真。
圖38圖解說明一單元像素(後文中可將其簡單地稱作「像素」)之一結構實例。如圖38中所示，單元像素100係一除一光電二極體101之外還包含一轉移閘極102、一n型浮動擴散(FD)103、一重設電晶體104、一放大電晶體105及一選擇電晶體106之組態。
對於此單元像素100，光電二極體101係一嵌入光電二極體，其中一p型層113形成在一形成在一n型基板111上之p型井層112及一所嵌入之n型嵌入層114上。轉移閘極102將累積於光電二極體101之p-n接面處之電荷轉移至浮動擴散103。
機械快門方法
一種廣泛使用之用具有上述單元像素100之固態裝置實 現全局曝光(其係其中藉由所有像素在同一曝光週期曝光執行成像之一配置)之方法係使用機械光屏蔽之機械快門方法。針對所有像素同時開始曝光，且針對所有像素同時結束曝光，藉此實現全局曝光。
對於該機械快門方法，由於機械地控制曝光時間，因此光輸入至光電二極體101且產生光產生電荷之持續週期對所有像素係相同的。對於此系統，機械快門閉合，因此大致不再產生光產生電荷，且在此狀態中，依序讀出信號。然而，由於使用了一機械屏蔽機構，因此減小大小係困難的，且關於同時性，由於機械驅動速度之限制，該機械快門方法亦次於電方法。
根據相關技術之全局曝光
將參照圖39中之作業解釋圖及圖40中之定時圖表闡述用於使用圖38中所示之單元像素100實現曝光週期對所有像素皆係匹配且沒有失真之成像之作業。
首先，執行用於同時清空所有像素之嵌入光電二極體101中之所累積電荷之一放電作業，並開始曝光(1)。因此，在光電二極體101之p-n接面處累積一光產生電荷(2)。在曝光週期結束時，針對所有像素同時導通轉移閘極102，因此將所有所累積電荷皆轉移至浮動擴散(電容)103(3)。閉合轉移閘極102使針對所有像素在相同曝光週期中所累積之光產生電荷保持在相應浮動擴散103中。隨後，依序將信號位準讀出至一垂直信號線200(4)，之後，重設浮動擴散103(5)，且在此之後，將該重設位準讀 出至該垂直信號線200(6)。
在已將信號位準及重設位準讀出至垂直信號線200之後，在下游信號處理中，使用重設位準對信號位準執行雜訊去除處理。對於此雜訊去除處理，讀出在讀出信號位準之後所執行之重設作業之重設位準，因此未去除發生在重設作業中之kTC雜訊，此可產生影像劣化。
發生在重設作業中之kTC雜訊係在重設作業時由重設電晶體104之切換作業所產生之隨機雜訊，因此將不會精確地去除信號位準雜訊，除非使用在將電荷轉移至浮動擴散103之前之位準。針對所有像素同時將電荷轉移至浮動擴散103，因此在讀出信號位準之後再執行重設作業，且執行雜訊去除。因此，可去除例如偏移誤差等雜訊，但kTC雜訊並非此情況。
現在，我們將信號位準之讀出週期稱作「D週期」，且將重設位準之讀出週期稱作「P週期」。在Si-SiO2 介面處存在眾多晶體瑕疵，且易於發生暗電流。若將該電荷保持在浮動擴散103處，端視讀出次序，存在發生在施加至信號位準之暗電流中之差別。此亦係不可藉由使用重設位準之雜訊去除而消除。
具有記憶體單元之像素結構
已提出之作為一種處理上述kTC雜訊不可去除之問題之方法之一個提議係一單元像素300，其具有一與像素內之浮動擴散103分離之記憶體單元(MEM)107(例如，參見日本未經審查專利申請案公開案(PCT申請案之譯文)第2007- 502722號及日本未經審查專利申請案公開案第2006-311515號)，如圖41中所示。記憶體單元107暫時地保持累積在嵌入光電二極體101處之光產生電荷。單元像素300進一步具有一用於將累積在光電二極體101處之光產生電荷傳輸至記憶體單元107之轉移閘極。
將參照圖42中之作業解釋圖闡述用於在具有記憶體單元107之單元像素300處執行全局曝光之作業。
首先，針對所有像素同時執行一放電作業，且開始曝光(1)。在光電二極體101處累積一光產生電荷(2)。在結束曝光時，針對所有像素同時驅動轉移閘極108以將光產生電荷轉移至該電荷被保持在其處之記憶體單元107(3)。曝光之後，在順序作業中讀出重設位準及信號位準。
首先，重設浮動擴散103(4)，且接下來讀出重設位準(5)。隨後，將保持在記憶體單元107處之電荷轉移至浮動擴散103，且讀出信號位準(7)。此時，信號位準中所包含之重設雜訊與在重設位準讀出中所讀出之重設雜訊匹配，因此可執行亦包含kTC雜訊之雜訊減少處理。
如可自以上說明中理解，一具有用於暫時保持累積在嵌入光電二極體101處之光產生電荷之記憶體單元107之像素結構可實現亦包含kTC雜訊之雜訊減少處理。
然而，在揭示於日本未經審查專利申請案公開案第2007-502722號中之像素結構之情況下，當與不具有記憶體單元107之一光接收器(光電二極體)相比，若像素大小相 同，則光接收器之面積減少一等效於記憶體單元107之面積之量，因此飽和電荷Qs_pd變低。一較低飽和電荷Qs_pd意指一較低動態範圍。即使實現全局曝光，動態範圍(其係一相機之一重要特性)之減少亦將導致所拍影像品質之顯著劣化。
另一方面，日本未經審查專利申請案公開案第2006-311515號中所述之像素結構透過藉由光度位準進行加寬來防止動態範圍下降，此可藉由對數回應來進行處置。其細節如下。
在圖41中所示之像素結構中，假定穿過電晶體之一電壓值為一第一電壓值，一非導電電壓值為一第二電壓值，且一中間電壓值為一第三電壓值。在光電轉換器處執行一成像作業時，轉移閘極102處於一導電狀態中，且將第三電壓值施加至轉移閘極108。因此，轉移閘極108以一關於至嵌入光電二極體101之入射光之至少一部分光度範圍之亞臨限區域運作。
圖43圖解說明上述對數回應作業之運作狀態。如以上所述，為具有一對數回應作業，轉移閘極102必須處於一導電狀態中，且此外重設電晶體104亦必須處於一導電狀態中，以自重設電壓VDB形成一用於光電流Iph之路徑。圖44顯示對數回應作業時一等效電路。
與入射光光度E成比例之光電流Iph流動至已將中間電壓(第三電壓值)施加至其之轉移閘極108，因此轉移閘極108以一亞臨限區域運作。因此，源極/汲極電壓Vdrop關於光 電流Iph為 Vdroplog(Iph)。
因此，光電二極體101之電位為VDB-Vdrop。若假定當不存在光電電荷累積時光電二極體101之電位為VPD，可藉由以下獲得所累積電荷Q Q=Cpd．{VPD-(VDB-Vdrop)}=Cpd．{VPD-(VDB-α．log(Iph)+β)}其中Cpd表示光電二極體101之寄生電容，且α及β係由轉移閘極108之臨限等確定之常數。
亦即，所累積電荷Q不與入射光光度E成比例地累積；而係，一等效於具有一對數關係之一電壓值之電荷保留在光電二極體101中。圖45顯示入射光光度E與像素輸出之間的關係。如可自圖45清晰理解，直至轉變至對數回應之點，回應係線性的且在超過某一光度位準E0之後跟隨一對數函數。
現在，E0係由中間電壓(第三電壓值)及轉移閘極108之臨限值確定。因此，若轉移閘極108之臨限值存在不規則性，則如圖46中所示，一個像素之轉變點E0不同於另一像素，從而致使像素之輸入/輸出特性之顯著不規則性。此致使影像品質劣化而成為定型雜訊。同樣，光電二極體101之電位係在施加電流之狀態中確定，從而產生例如熱雜訊之雜訊。
已發現需要提供一種能夠在抑制飽和電荷量減少之情況下減少由於像素之間像素電晶體(轉移閘極)之臨限不規則 性所致之雜訊之固態成像裝置，及提供該固態成像裝置之一驅動方法及併入該固態成像裝置之電子裝備。
根據本發明一實施例，一種固態成像裝置包含：複數個單元像素，其包含：一經組態以根據入射光數量產生電荷並將該電荷累積於其中之光電轉換器、一經組態以轉移累積於該光電轉換器中之該電荷之第一轉移閘極、一經組態以保持藉由該第一轉移閘極自該光電轉換器轉移之該電荷之電荷保持區域、一經組態以轉移保持於該電荷保持區域中之該電荷之第二轉移閘極、及一經組態以保持藉由該第二轉移閘極自該電荷保持區域轉移之電荷以供被讀出為一信號(轉換成電壓)之浮動擴散區域；一中間電荷轉移單元，其經組態以將在其中所有該複數個單元像素同時執行成像作業之一曝光週期中在該光電轉換器處產生之超過一預定電荷量之一電荷轉移至該電荷保持區域，作為一第一信號電荷；及一像素驅動單元，其經組態以在其中所有該複數個單元像素同時執行成像作業之該曝光週期中，將該第一轉移閘極設定為一非導電狀態，將該第二轉移閘極設定為一導電狀態，將該第一信號電荷自該電荷保持區域轉移至該浮動擴散區域，將該第二轉移閘極設定為一非導電狀態，將該第一轉移閘極設定為一導電狀態，及將累積於該光電轉換器中之該電荷轉移至該電荷保持區域，作為一第二信號電荷；其中該像素驅動單元在該曝光週期結束之後以單個像素之增量或複數個像素之增量讀出該第一信號電荷，作為一第一輸出信號，然後重設該浮動擴散區域且 讀出該浮動擴散區域之重設位準作為一重設信號，然後將該第二轉移閘極設定為一導電狀態且將該第二信號電荷轉移至該浮動擴散區域，且隨後讀出該第二信號電荷，作為一第二輸出信號。
當照度低且電荷處於或低於一預定電荷時，光電轉換器處藉由光電轉換所產生之光產生電荷保持在光電轉換器中。若照度高且電荷超過預定電荷量，則其超過該預定電荷量之部分被轉移至該電荷保持區域作為一第一信號電荷。因此，藉由光電轉換所產生之光產生電荷被劃分且累積為電荷保持區域中之一第一信號電荷及光電轉換器中之一第二信號電荷。現在，儘管係一像素電晶體之第一轉移閘極之臨限值之不規則性確實影響累積於電荷保持區域中之電荷，但對最後單元像素輸入/輸出特性沒有影響。舉例而言，假定某一像素處之全部電荷量被劃分且累積為第一信號電荷及第二信號電荷，而在另一像素處，由於臨限值之不規則性，不存在至第一信號電荷之△Qth之轉移。然而，即使在此情況下，光電轉換器處之累積為第二信號電荷+△Qth，而電荷保持區域處之累積為第一信號電荷-△Qth。此處，單元像素之輸出為第一信號電荷及第二信號電荷之和，因此由於第一轉移閘極之臨限值之不規則性所致之所累積電荷之偏差(增加/降低)△Qth最終被抵消。因此，可減少由於像素之間像素電晶體之臨限值之不規則性所致之雜訊。
根據以上組態，可減少由於像素之間像素電晶體之臨限 值之不規則性所致之雜訊，因此可改良所成像影像之影像品質。
以下係參照圖式對一根據本發明之實施例之詳細說明。
系統組態
圖1係一示意性圖解說明應用本發明一實施例之一固態成像裝置(舉例而言，例如一CMOS影像感測器)之組態之系統組態圖。如圖1中所示，CMOS影像感測器10係一具有一形成在一未顯示半導體基板(晶片)上之像素陣列單元11及整合在與像素陣列單元11相同之半導體基板上之外圍電路部分之組態。舉例而言，該等外圍電路部分包含一垂直驅動單元12、一行處理單元13、一水平驅動單元14及一系統控制單元15。
CMOS影像感測器10進一步具有一信號處理單元18及一資料儲存單元19。信號處理單元18及資料儲存單元19可藉由一提供於一與CMOS影像感測器10分離之基板上之外部信號處理單元(例如，一DSP(數位信號處理器))或藉由軟體處理來實現且不必安裝在與CMOS影像感測器10相同之基板上。
像素陣列單元11具有經兩維排列成矩陣形之若干單元像素。該等單元像素具有光電轉換器，其產生具有一對應於入射光量之電荷量之光產生電荷(後文，可簡單地將其稱作「電荷」)且將該光產生電荷累積於其內部。以後將闡述單元像素之具體組態。
像素陣列單元11進一步具有針對矩陣形像素陣列之每一列水平形成於圖式中(沿像素陣列列之方向)之像素驅動線16及針對每一行垂直形成於圖式中(沿像素陣列行方向)之垂直信號線17。儘管在圖1中顯示一個像素驅動線16用於每一列，但配置並不限於一個。像素驅動線16之另一端連接至垂直驅動單元12之對應於每一列之輸出端子。
垂直驅動單元12組態有一移位暫存器或位址解碼器等，且係一用於同時針對所有像素或以列之增量驅動像素陣列單元11之像素之像素驅動單元。此處，將不闡述垂直驅動單元12之具體組態，但一般而言其係一具有一讀出掃描系統及一掃除掃描系統之兩個系統之組態。
該讀出掃描系統按列次序選擇並掃描像素陣列單元11之單元像素以自該等單元像素讀出信號。掃除掃描系統在早於讀出掃描一等效於快門速度之時間量之定時之前對欲經受讀出掃描系統之讀出掃描之讀出列執行掃除掃描。
由於掃除掃描系統所執行之掃除掃描，因此自讀出列之單元像素之光電轉換器掃除不必要電荷(亦即，重設)。掃除掃描系統所執行之掃除不必要電荷(重設)實現一所謂電子快門作業。注意，此處所使用之術語「電子快門作業」係指廢除光電轉換器中之光產生電荷且開始一新的曝光(開始光產生電荷之累積)之作業。
藉由讀出掃描系統執行之讀出作業所讀出之信號對應於緊接的先前讀出作業或電子快門作業之後輸入光之量。執行緊接的先前讀出作業之讀出定時或執行電子快門作業之 掃除定時至此次執行讀出作業之讀出定時之間的週期係光產生電荷在單元像素處之累積時間(曝光時間)。
將自垂直驅動單元12所選擇及掃描之像素列中之單元像素中之每一者輸出之信號經由垂直信號線17供應至行處理單元13。針對像素陣列單元11之像素列中之每一者，行處理單元13對經由垂直信號線17自選定列之單元像素中之每一者輸出之信號執行預定信號處理且在該信號處理之後暫時地保持該等像素信號。
具體而言，行處理單元13至少執行(舉例而言)雜訊去除處理、CDS(相關二重取樣)處理作為信號處理。像素特有之固定型雜訊(例如，重設雜訊、放大電晶體之臨限值之不規則性等)係藉由行處理單元13所執行之CDS處理去除。亦可作出一配置，其中在行處理單元13中除雜訊去除處理之外進一步具有一AD(類比/數位)轉換功能以輸出數位信號形式之信號位準。
水平驅動單元14組態有一移位暫存器或位址解碼器等，且按次序選擇對應於行處理單元13之像素行之單元像素。由於藉由水平驅動單元14所執行之選擇及掃描所致，按次序輸出在行處理單元13處經受信號處理之像素信號。
系統控制單元15組態有一用於產生各種類型之定時信號之定時產生器等且基於定時產生器處所產生之各種類型定時信號對垂直驅動單元12、行處理單元13、水平驅動單元14等執行驅動控制。
信號處理單元18至少具有一相加處理功能，且對自行處 理單元13輸出之像素信號執行各種類型之信號處理，例如相加處理等。資料儲存單元19暫時地儲存由信號處理單元18執行之信號處理中所使用之資料。
單元像素之結構
接下來，將就一單元像素20之一具體結構進行說明。單元像素20係一具有一用於保持自光電轉換器轉移之光產生電荷之與浮動擴散(電容)分離之電荷保持區域(此後，將其闡述為「記憶體單元」)之結構。現在將參照圖2至圖7闡述單元像素20之第一至第三具體結構實例。
第一結構實例
圖2係一圖解說明根據第一結構實例之一單元像素20A之組態之圖。舉例而言，根據第一結構實例之單元像素20A具有一作為一光電轉換器之光電二極體(PD)21。舉例而言，光電二極體21係一嵌入光電二極體，其係藉由在形成於一n型基板31上之一p型井層32上形成一p型層33且嵌入一n型嵌入層34而形成。
單元像素20A係一除嵌入光電二極體21外亦具有一第一轉移閘極22、記憶體單元(MEM)23、第二轉移閘極24及浮動擴散(FD)區域25之組態。注意，保護記憶體單元23及浮動擴散區域25不受光照射。
第一轉移閘極22藉由向一閘電極22A施加一轉移脈衝TRX來轉移在嵌入光電二極體21處經受光電轉換並累積於其處之電荷。記憶體單元23由一形成於閘電極22A下方之n型嵌入通道35形成，且累積藉由第一轉移閘極22自嵌入光 電二極體21轉移之電荷。藉由嵌入通道35形成記憶體單元23有利於改良影像品質，此乃因可抑制Si-SiO2 介面處暗電流之發生。
可藉由將閘電極22A安置於上方且向閘電極22A施加轉移脈衝TRX來調變記憶體單元23。亦即，向閘電極22A施加轉移脈衝TRX給記憶體單元23造成一更深電位。因此，記憶體單元23之飽和電荷量對不具有調變之情況可增加。
由於施加至一閘電極24A之一轉移脈衝TRG所致，第二轉移閘極24轉移累積於記憶體單元23處之電荷。浮動擴散區域25係一n型電荷-電壓轉換器，其將藉由第二轉移閘極24自記憶體單元23轉移之電荷轉換成電壓。
單元像素20A進一步具有一重設電晶體26、一放大電晶體27及一選擇電晶體28。舉例而言，此處使用N通道MOS電晶體作為電晶體26至28，但應注意，此處所圖解說明之重設電晶體26、放大電晶體27及選擇電晶體28之傳導性類型之組合僅係一個實例，且本發明並不限於其組合。
重設電晶體26連接在電源VDB與浮動擴散區域25之間，且藉由將一重設脈衝RST施加至其閘電極重設浮動擴散區域25。放大電晶體27使其汲電極連接至電源VDO且使閘電極連接至浮動擴散區域25，以讀出浮動擴散區域25之電壓。
選擇電晶體28使其汲電極連接至放大電晶體27之源電極且使其源電極連接至(舉例而言)垂直信號線17以在向其閘電極施加一選擇脈衝SEL之後選擇其信號準備好之一單元 像素20。注意，可作出一配置，其中選擇電晶體28連接在電源VDO與第二轉移閘極24之汲電極之間。
應注意，電晶體26至電晶體28中之一部分或全部可端視信號讀出方法而省略或可在多個像素之間共享。
單元像素20A進一步具有一放電部分29，其用於使嵌入光電二極體21中之所累積電荷放電。放電部分29在開始曝光時將一控制脈衝ABG施加至一閘電極29A之後使嵌入光電二極體21之電荷放電至一汲極部分36。放電部分29進一步用於防止嵌入光電二極體21在曝光之後之讀出週期期間由於飽和而溢流。將一預定電壓VDA施加至汲極部分36。
注意，對於根據第一結構實例1之單元像素20A，採用一結構，其中第一轉移閘極22及記憶體單元23之閘電極22A不與第二轉移閘極24之閘電極24A重疊。另一方面，可如圖3中所示作出一配置作為係第一結構實例之一修改之一單元像素20A'，其中一閘電極22A'部分地與閘電極24A重疊。
同樣，第一結構實例採用一組態，其中採用放電部分29來使嵌入光電二極體21之所累積電荷放電及防止嵌入光電二極體21處之電荷溢流，但可如圖4中所示作出一配置，其中轉移脈衝TRX及TRS及重設脈衝RST全部處於一活動(在本實施例中為「H」位準)狀態中，藉此獲得等效於放電部分29之優點。
亦即，使第一轉移閘極22、第二轉移閘極24及重設電晶體26全部處於一導通(導電)狀態中能夠使嵌入光電二極體 21之電荷放電且亦能夠使讀出週期期間嵌入光電二極體21之溢流電荷被分路至基板側。此配置允許省略放電部分29，從而可有利於減小單元像素20A之大小。
記憶體單元23之閘電極之電位
現在將就記憶體單元23之閘電極之電位(其係具有此第一結構實例之第一轉移閘極22之閘電極22A之電位)進行說明。
對於本實施例，將充當一電荷保持區域的記憶體單元23之閘電極之電位設定為一電位，在處於一非導電狀態中時藉此電位將第一轉移閘極22及第二轉移閘極24中之至少一者(舉例而言，第一轉移閘極22)置於一釘紮狀態(pining state)中。更具體而言，在將第一轉移閘極22及第二轉移閘極24中之一者或兩者置於一非導電狀態中時，將施加至閘電極22A及22B之電壓設定為一電壓以使得實現可在緊接著閘電極下方之Si面處累積載流子之一釘紮狀態。
若對於此實例，形成轉移閘極之電晶體係一n型電晶體，則在將第一轉移閘極22置於一非導電狀態中時，設定電壓以使得施加至閘電極22A之電壓關於p型井層32係一比接地GND負之電位。儘管在圖式中未顯示，但若形成轉移閘極之電晶體為一p型電晶體，則p型井層變為一n型井層，且關於此n型井層設定一高於電源電壓VDD之電壓。
在將第一轉移閘極22置於一非導電狀態中時，將施加至閘電極22A之電壓設定為一電壓以使得實現一釘紮狀態(其中可在緊接著閘電極下方之Si面處累積載流子)之原因如 下。
在第一結構實例中，若將第一轉移閘極22之閘電極22A之電位設定為與p型井層32相同之電位(例如，0 V)，則存在可於記憶體單元23處累積在Si表面處自晶體瑕疵產生之載流子(此可變為暗電流且劣化影像品質)之可能性。
因此，對於本實施例，關於p型井層32將形成於記憶體單元23上之閘電極22A之OFF電位設定為一負電位，例如，-2.0 V。因此，對於本實施例，在保持一電荷週期期間在記憶體單元之Si表面處產生電洞，其可與Si表面處產生之電子重新組合，因而允許減少暗電流。
注意，對於圖2中所示之第一結構實例，在記憶體單元23之邊緣處存在第二轉移閘極24之閘電極24A，因此亦將此閘電極24A設定為一負電位能夠以相同方式使在記憶體單元23之邊緣處發生之暗電流得到抑制。
圖5係一沿圖5中所圖解說明之Z-Z'方向之電位圖。如圖5中所示，若關於閘電極22A之轉移脈衝TRX為Vg_a(舉例而言，為0 V)，則Si表面電位Φs為一正值且被消耗。
因此，在Si表面處由於晶體消耗所產生之電子朝向較低電位向前流動，且累積在係一n型雜質擴散區域之記憶體單元23處。若至閘電極22A之轉移脈衝TRX為Vg_b(舉例而言，充分負電位)，則表面電位Φs_b為一負值，且電洞累積在Si表面處。因此，在Si表面處之晶體瑕疵處產生之電子與所累積之電洞重新組合，且不累積在記憶體單元23處。
圖6係一圖解說明閘極電壓Vg與表面電位Φs之間的關係之一實例之圖。在圖6中，水平軸表示閘極電壓Vg，且垂直軸表示表面電位Φs。
如圖6中所示，向閘電極22A(或24A)施加負電位致使表面電位Φs沿負方向移位，且自某一值，累積電洞且表面電位對閘極電壓之相依性幾乎消失。亦即，實現一釘紮狀態允許在Si表面處累積電洞，從而產生暗電流減小效應。注意，以上所使用之「充分負電位」指示此釘紮狀態。
第二結構實例
圖7係一圖解說明與第二結構實例相關之一單元像素20B之組態之圖，且用相同參考編號標記圖7中等效於圖2中之彼等組件之組件。
根據第一結構實例之單元像素20A具有一其中第一轉移閘極22之閘電極22A共享記憶體單元23上方之電極之結構。另一方面，根據第二結構實例之單元像素20B具有一其中第一轉移閘極22之閘電極22A與記憶體單元23上方之電極分離、在記憶體單元23上方提供一專門電極23A且用一不同於轉移脈衝TRX之轉移脈衝TRZ驅動電極23A之組態。
因此，可藉由分離第一轉移閘極22之閘電極22A及記憶體單元23之電極23A且用不同轉移脈衝TRX及TRZ驅動電極22A及23A來獲得與根據第一結構實例之單元像素20A之情況相同之像素作業。特定而言，分離記憶體單元23上之電極23A與閘電極22A允許調節藉由轉移脈衝TRZ之對記憶 體單元23之調變之程度。因此，可自由地設定記憶體單元23之飽和電荷量。
亦在第二結構實例之情況下，可如同第一結構實例作出一組態，其中省略放電部分29且轉移脈衝TRX、TRZ及TRS及重設脈衝RST皆處於一活動狀態中。由於此組態，可獲得等效於放電部分29之彼等優點之優點，亦即，能夠使嵌入光電二極體21之電荷放電且亦能夠使讀出週期期間嵌入光電二極體21之溢流電荷被分路至基板側。
對於第二結構實例，在第一轉移閘極22及第二轉移閘極24處於一非導電狀態之週期期間，將充當一電荷保持區域之記憶體單元23之閘電極23A之電位設定為一實現一釘紮狀態之電位。
注意，對於圖7中所示之第二結構實例，在記憶體單元23之邊緣處存在第一轉移閘極22之閘電極22A及第二轉移閘極24之閘電極24A，因此與上述第一結構實例一樣，將該等閘電極22A及24A設定為負電位能夠使在記憶體單元23之邊緣處發生之暗電流得到抑制。
第三結構實例
圖8係一圖解說明與第三結構實例相關之一單元像素20C之組態之圖，且用相同參考編號標記圖6中等效於圖2中之彼等組件之組件。
第一結構實例中所示之單元像素20A具有一其中記憶體單元23由嵌入通道35形成之組態。另一方面，根據第三結構實例之單元像素20C具有不由嵌入通道35形成而由一嵌 入擴散區域37形成之記憶體單元23。
記憶體單元23係由嵌入擴散區域37形成之一情況可產生與記憶體單元23係由嵌入通道35形成之一情況相同之優點。具體而言，一n型擴散區域37形成在p型井層32內，且一p型層38形成在基板正面上，藉此可防止在Si-SiO2 介面處發生之暗電流累積在記憶體單元23之嵌入擴散區域37中，此有利於改良影像品質。
在採用第三結構實例之情況下，記憶體單元23之擴散區域37之雜質濃度較佳地低於浮動擴散區域25之擴散區域之雜質濃度。設定雜質濃度由此提高電荷藉由第二轉移閘極24自記憶體單元23至浮動擴散區域25之轉移效率。
注意，對於第三結構實例，記憶體單元23由嵌入擴散區域37形成，但可採用一其中不對記憶體單元23進行嵌入之結構，即使可增加在記憶體單元23處發生之暗電流。
亦在第三結構實例之情況下，可如第一結構實例一樣作出一組態，其中省略放電部分29且轉移脈衝TRX、TRZ及TRS以及重設脈衝RST皆處於一活動狀態中。由於此組態，可獲得等效於放電部分29之彼等優點之優點，亦即，能夠使嵌入光電二極體21之電荷放電且亦能夠使讀出週期期間嵌入光電二極體21之溢流電荷被分路至基板側。
圖9圖解說明根據第一至第三結構實例之單元像素20A至20C中之每一者之電位。如可自圖9之電位圖清晰理解，對於第一結構實例及第二結構實例之情況，電位針對每一部分係相同，且特定而言，光電二極體(PD)21之電位與記憶 體單元(MEM)23之電位相同。另一方面，對於第三結構實例之情況，記憶體單元23之電位深於光電二極體21之電位。
應注意，在根據第一至第三結構實例之單元像素20A至20C中之裝置結構之傳導性類型僅係一實例，且可顛倒n型及p型。此外，基板31之傳導性類型亦可係n型或者p型。
如以上所述，根據本實施例之單元像素20(20A至20C)具有一用於保持(累積)自光電二極體21轉移之光產生電荷、與浮動擴散區域25分離之記憶體單元23，且此外，具有第一轉移閘極22及第二轉移閘極24。第一轉移閘極22將電荷自光電二極體21轉移至記憶體單元23。第二轉移閘極24將電荷自記憶體單元23轉移至浮動擴散區域25。
以下將參照一使用根據第一結構實例之單元像素20A作為根據本實施例之單元像素20之情況之實例進行說明。為簡化，在以下說明中，將單元像素20A簡單地稱作「單元像素20」。
實施例之特徵部分
對於根據本實施例之CMOS影像感測器10，所有像素同時開始曝光，所有像素同時結束曝光，且將累積在光電二極體21處之電荷轉移至被屏蔽記憶體單元23及浮動擴散區域25，藉此實現全局曝光。此全局曝光自一對所有像素皆係匹配之曝光週期實現無失真之成像。
為實現此全局曝光，對於根據本實施例之單元像素20，藉由一達成一導電(導通)狀態之第一電壓值、一達成一非 導電(關斷)狀態之第二電壓值及一在該第一電壓值與該第二電壓值之間的第三電壓值(亦即，該等三個值)適當地驅動第一轉移閘極22。在以下說明中，第三電壓值將被稱作「中間電壓Vmid」。
特徵1
對於本實施例，在其中第二轉移閘極24關斷之一狀態中，在自針對所有像素同時開始曝光至結束其曝光之成像週期(全局曝光週期)期間，以中間電壓Vmid驅動第一轉移閘極22一次或多次，如圖10A中所示。此用中間電壓Vmid驅動第一轉移閘極22一次或多次係第一特徵(特徵1)。
在像素內提供記憶體單元23意指光電二極體21之面積降低且因此光電二極體21之飽和電荷Qs_pd變小，但飽和電荷Qs_pd之減少可藉由根據特徵1進行驅動得到補償。具體而言，藉由在光電二極體21飽和之前用中間電壓Vmid驅動第一轉移閘極22，將已發生之超過某一位準(預定之電荷)之光產生電荷轉移至記憶體單元23作為一信號電荷1，且保持在記憶體單元23中。光電二極體21之飽和度係處於一其中將第二電壓值施加至第二轉移閘極24且第二轉移閘極24處於一關斷狀態中之狀態中之位準。
施加中間電壓Vmid意指將已產生之超過某一位準之光產生電荷轉移至記憶體單元23作為信號電荷1之第一轉移閘極22用作一中間電荷轉移單元。亦即，充當中間電荷轉移單元之第一轉移閘極22將在光電二極體21處藉由光電轉換產生且超過中間電壓Vmid之電壓值所確定之預定電荷之 電荷轉移至記憶體單元23作為信號電荷1。
特徵2
作為特徵1之驅動之結果，在曝光週期期間藉由光電轉換所產生之光產生電荷Q僅累積在光電二極體21中，或累積在光電二極體21及記憶體單元23兩者中。具體而言，對於其中入射光光度係一預定之光度或大於一預定光度之光度之一像素，亦即光為強之一像素，電荷累積在光電二極體21及記憶體單元23兩者中，如圖8B中所示。同樣，對於其中入射光光度小於預定光度之一像素，亦即，光為弱之一像素，電荷僅累積在光電二極體21中，如圖8C中所示。此累積光產生電荷Q僅於光電二極體21中或於光電二極體21及記憶體單元23中係第二特徵(特徵2)。
現在，我們將把光電二極體21處之所累積電荷稱作Qpd，且把記憶體單元23處之所累積電荷(信號電荷1)稱作Qmem。對於光為強之一像素，光產生電荷Q累積並保持於光電二極體21及記憶體單元23兩者中，因此可將飽和電荷擴展至Qpd+Qmem。同樣，對於光為弱之一像素，所累積電荷小且由於以中間電壓Vmid驅動第一轉移閘極22所致不存在電荷轉移，因此所產生電荷被全部保持在光電二極體21中作為所累積電荷Qpd。
特徵3
在結束曝光時，第二轉移閘極24導通，且將記憶體單元23中之電荷轉移至浮動擴散區域25(圖8D)。隨後，第一轉移閘極22導通，且將光電二極體21之電荷(信號電荷2)轉移 至記憶體單元23(圖8E)。作為針對所有像素同時執行此作業之結果，在讀出週期期間光電二極體21及記憶體單元23兩者保持所累積電荷。此在讀出週期期間藉由光電二極體21及記憶體單元23兩者保持所累積電荷係第三特徵(特徵3)。
特徵4
在讀出作業中，首先，讀出信號位準Vmem，其係根據保持在浮動擴散區域25中之所累積電荷Qmem之電荷量之輸出信號1。此信號位準Vmem之讀出週期將被稱為一第一D週期。接下來，重設電晶體26執行重設作業且讀出浮動擴散區域25之重設位準Vrst。此重設位準Vrst之讀出週期將被稱為一P週期。
接下來，將電荷Qpd自記憶體單元23轉移至浮動擴散區域25，且將信號位準Vpd讀出作為對應於電荷Qpd之電荷量之輸出信號2。此信號位準Vpd之讀出週期將被稱為一第二D週期。此讀出係兩個輸出信號1及2之信號位準Vmem及Vpd以及重設位準Vrst係第四特徵(特徵4)。
特徵5
兩次讀出之信號Vmem及信號Vpd各自在行處理單元13(參見圖1)處經受(舉例而言)使用重設位準Vrst進行之雜訊減少處理。隨後，若信號位準Vpd超過預定之臨限值，則在下游信號處理單元18(參見圖1)處執行用於相加信號位準Vmem及信號位準Vpd之處理。雜訊去除後信號位準Vmem及信號位準Vpd之此相加係第五特徵(特徵5)。
如可自特徵3至5看到，在讀出週期期間一電荷保持在光電二極體21及記憶體單元23兩者處，且讀取兩個信號Vmem及Vpd以及重設位準Vrst並相加，藉此可確保一寬廣動態範圍。同樣，信號位準Vpd及信號位準Vmem之和等效於所累積電荷Qpd及所累積電荷Qmem之和，且由於Qpd+Qmem係與入射光強度E成比例地產生之電荷量，因此可獲得線性輸入/輸出特性。
使用重設位準Vrst進行雜訊去除係其中不針對在第一D週期中讀出之信號位準Vmem去除kTC雜訊之處理，而且是其中針對在第二D週期中讀出之信號位準Vpd去除kTC雜訊之處理。
對於具有一小信號位準且受kTC雜訊影響之像素(亦即，光為弱之像素)，將所有所產生電荷累積至光電二極體21，且在由嵌入通道形成之記憶體單元23處執行保持，藉此由於去除kTC雜訊可實現高S/N比。由於僅在其中信號位準Vpd已超過預定臨限值之情況下在雜訊去除處理之後執行相加處理，因此在較低輸出時不相加信號位準Vmem之雜訊分量亦有利於此高S/N比。
同樣，第一轉移閘極22之臨限值之不規則性影響用於在記憶體單元23處進行累積之光度位準，但不影響最後輸入/輸出特性。舉例而言，假定某一像素之總電荷量Qall被劃分為電荷Qpd及電荷Qmem並被累積，而在另一像素處，由於臨限值不規則性，轉移至電荷Qmem之量變小△Qth。然而，即時在此一情況下，在光電二極體21處之累積為 Qpd+△Qth，同時在記憶體單元23處之累積為Qmem-△Qth。因此，執行特徵5之相加處理允許最終獲得總電荷Qall，此乃因抵消了光電二極體21之所累積電荷偏差△Qth。
電路作業
接下來，將闡述具有根據本實施例之單元像素20之CMOS影像感測器10之具體電路作業。
正常全局曝光
為便利理解，首先，將參照圖11及12闡述根據相關技術(後文中稱作「正常全局曝光作業」)之全局曝光作業。注意，如早期所闡述，對於正常全局曝光作業，在像素大小相同之情況下，與一不具有一記憶體單元(MEM)之像素相比，飽和電荷Qs_pd大約為其一半。
在圖11中之定時圖表及圖12中之作業解釋圖中，(1)至(7)對應於以下作業說明中之(1)至(7)。
累積階段
藉由(1)至(3)之驅動同時曝光所有像素。
(1)所有像素之放電部分29同時運作，且使光電二極體21中之電荷放電，藉此開始曝光。
(2)在光電二極體21處累積在光電二極體21處根據入射光光度產生之光產生電荷。
(3)針對所有像素同時運作第一轉移閘極22，將累積在光電二極體21中之光產生電荷Qpd轉移至記憶體單元23，並保持在其處。
讀出階段
藉由(4)至(7)之驅動執行個別像素或多個像素增量之一信號讀出作業。在此實例之情況下，以列之增量驅動像素。
(4)運作重設電晶體26，且使浮動擴散區域25之電荷放電。
(5)經由放大電晶體27讀出浮動擴散區域25之重設位準Vrst(P週期)。
(6)運作第二轉移閘極24，且將保持在記憶體單元23中之電荷Qpd轉移至浮動擴散區域25。
(7)經由放大電晶體27讀出對應於浮動擴散區域25之電荷Qpd之信號位準Vpd(D週期)。
此處，信號位準Vpd係藉由計算表達式Vpd=Qpd/Cfd自寄生電容Cfd獲得之電荷至電壓轉換之結果。
同樣，包含在信號位準Vpd中之雜訊可藉由獲得重設位準Vrst與信號位準Vpd之間的差之相關雙重取樣(CDS)來去除。然而，應注意，在像素大小相同之條件下，與不具有一記憶體單元23之像素相比，可處置之最大電荷Qpd_sat大約為一半或甚至更少。
根據本實施例之全局曝光
接下來，將闡述根據本實施例之CMOS影像感測器10之電路作業。應理解，在藉由充當一像素驅動單元之垂直驅動單元12執行之驅動下執行接下來闡述之電路作業。圖13顯示本實施例之驅動定時。
一第一點係在第二轉移閘極24關斷之一狀態中在針對所 有像素之同一成像週期期間以中間電壓Vmid驅動第一轉移閘極22一次或多次。注意，中間電壓Vmid為一在第一轉移閘極22導通所處之電壓與第一轉移閘極22關斷所處之電壓之間的電壓。
一第二點係在結束曝光時導通第二轉移閘極24將記憶體單元23中之所累積電荷Qmem轉移至浮動擴散區域25，且導通第一轉移閘極22將光電二極體21之所累積電荷Qpd轉移至記憶體單元23。
一第三點係在讀出週期期間，執行保持在浮動擴散區域25處之電荷Qmem之信號讀出及保持在記憶體單元23處之電荷Qpd之信號讀出及重設位準Vrst之讀出，其中兩次讀出所累積電荷。
在圖13中之定時圖表中，DH週期係電荷Qmem之信號讀出週期，DL週期係電荷Qpd之信號讀出週期，且P週期係重設位準Vrst之讀出週期。
累積週期
圖14及15圖解說明自曝光開始(累積之開始)至曝光結束(累積之結束)之作業。圖14圖解說明在其中入射光光度具有一等於或大於一預定光度之光度(亦即，入射光為強)之情況下轉移一光產生電荷之方式。圖15圖解說明在其中入射光光度小於一預定光度(亦即，入射光為弱)之情況下轉移一光產生電荷之方式。
在圖13中之定時圖表及圖14及15中之作業解釋圖中，(1)至(10)對應於以下作業說明中之(1)至(10)。針對所有像 素同時執行(1)至(10)之驅動，但可允許像素之間之驅動時間差在成像失真係可容忍之一範圍內。舉例而言，可構想一配置，其中針對每一者故意地稍微移位驅動定時，以抑制峰值電流及避免電壓降及類似物等。
(1)運作放電部分29，且使光電二極體21中之電荷放電，藉此開始曝光。
(2)在光電二極體21處累積於光電二極體21處根據入射光光度產生之光產生電荷。
(3)以中間電壓Vmid驅動第一轉移閘極22，藉此將光電二極體21處超過某一累積量之電荷轉移至記憶體單元23。亦即，在圖15中之累積量為小之一情況下，全部電荷仍保留在光電二極體21中且不發生電荷轉移。
對於(4)-(5)及(6)-(7)可重複(2)-(3)之驅動。
(4)、(6)繼續進行曝光及累積。
(5)、(7)以中間電壓Vmid驅動第一轉移閘極22，且將光電二極體21處超過某一累積量之一電荷轉移至記憶體單元23。
當曝光結束時執行以下作業。
(8)運作重設電晶體26，且使浮動擴散區域25中之電荷放電(重設作業)。
(9)運作第二轉移閘極24，且將記憶體單元23中之所累積電荷Qmem轉移至浮動擴散區域25。此時，對於暗像素在記憶體單元23處不存在累積，因此對於此等像素Qmem=0。
(10)運作第一轉移閘極22，且將在光電二極體21處之所累 積電荷Qpd轉移至記憶體單元23。
圖16中顯示讀出週期之作業。在圖13中之定時圖表及圖16中之作業解釋圖中，(11)至(15)對應於以下作業說明中之(11)至(15)。
(11)在結束曝光時之轉移作業致使電荷Qmem被保持在浮動擴散區域25處，且電荷Qpd被保持在記憶體單元23處。如以上所闡述，對於暗像素Qmem=0。
經由放大電晶體27讀出累積於浮動擴散區域25處之電荷Qmem作為信號位準Vmem。藉由浮動擴散區域25處之寄生電容Cfd執行根據Vpd=Qpd/Cfd之電荷至電壓轉換(DH週期)。
(12)運作重設電晶體26，且使浮動擴散區域25處之電荷放電。
(13)讀出浮動擴散區域25之重設位準Vrst(P週期)。
(14)運作第二轉移閘極24，且將記憶體單元23之電荷Qpd轉移至浮動擴散區域25。
(15)讀出浮動擴散區域25處之電荷Qpd作為信號位準Vpd。Vpd=Qpd/Cfd成立(DL週期)。
與圖17A中所示之正常全局曝光定時相比，根據本實施例之全局曝光在DH週期及DL週期對某一像素之信號Vpd執行兩次讀出，如圖17B中所示。同樣，在DH週期與DL週期之間存在重設位準Vrst讀出週期(P週期)。
驅動次序之實例
一般而言，與由一嵌入通道35(結構實例1及2)或嵌入擴 散區域37(結構實例3)形成之一記憶體單元23相比，浮動擴散區域25具有一較大暗電流。在讀出週期期間，將係所累積電荷之一部分之電荷Qmem保持在浮動擴散區域25中，且因此比在保持週期中更受暗電流影響。
如圖17B中所示，自累積週期結束直至DH週期係電荷保持在浮動擴散區域25處之週期，因此在最後讀出列處，DH週期、P週期及DL週期必須保持適用於每一列。
另一方面，如圖18中所示，可作出一配置，其中首先完全執行在DH週期中對信號位準Vmem之讀出，以後讀出信號位準Vpd。根據此方法，可縮短在浮動擴散區域25處之電荷保持週期，且減輕暗電流之效應。然而，應注意，對於此情況，必須使用資料儲存區域(記憶體)之一個訊框值來保持DH週期中讀出之信號，以相加兩次讀出之結果並獲得一最後影像。
因此，對於另一驅動實例，在結束曝光週期之後，以單個像素之增量或多個像素之增量來讀出所累積電荷(信號電荷1)Qmem作為信號位準(輸出信號1)Vmem。隨後，重設浮動擴散區域25並讀出浮動擴散區域25之重設位準作為一重設信號1。依序對所有單元像素20執行此作業。
隨後，以單個像素之增量或多個像素之增量，重設浮動擴散區域25並讀出浮動擴散區域25之重設位準作為一重設信號2。接下來，將第二轉移閘極24置於一導通狀態中且將所累積電荷(信號電荷2)Qpd轉移至浮動擴散區域25，之後執行一作業以讀出所累積電荷Qpd作為信號位準(輸出信 號2)Vpd。
在使用此驅動實例之情況下在行處理單元13處之雜訊去除處理如下。亦即，行處理單元13使用重設信號1對係輸出信號1之信號位準Vmem執行雜訊去除處理。接下來，行處理單元13使用重設信號2對係輸出信號2之信號位準Vpd執行雜訊去除處理。
單元像素之其他結構
接下來，將闡述單元像素20之另一組態實例作為一第四結構實例。
第四結構實例4
圖19係一圖解說明根據第四結構實例之一單元像素20D之組態之圖，其中用相同參考編號標記圖17中之與圖2中之彼等組件相同之組件。
根據結構實例4之單元像素20D具有一結構，其中藉由提供一n型雜質擴散區域39形成一溢流路徑30，該n型雜質擴散區域39提供於閘電極22A下方之光電二極體21與記憶體單元23之間的邊界部分處。
為降低雜質擴散區域39之電位以形成一溢流路徑30，用一n型雜質稍微摻雜雜質擴散區域39以降低p型雜質濃度，藉此形成一p雜質擴散區域39。另一選擇為，在形成電位障壁時用一p型雜質摻雜雜質擴散區域39之情況下，可藉由降低摻雜濃度形成一p雜質擴散區域39。
此處，根據第一結構實例之單元像素20A用作一基礎，但根據其一修改之單元像素20A可代替用作一基礎。
如以上所述，對於根據第一結構實例(或同樣地其修改)之單元像素20A，一特徵係以中間電壓Vmid驅動第一轉移閘極22。具體而言，在低照度下產生之電荷優先累積在光電二極體21處，藉由用中間電壓Vmid驅動第一轉移閘極22，將發生飽和之一電荷累積在記憶體單元23中。在結束曝光時，針對所有像素同時執行自記憶體單元23至浮動擴散區域25及自光電二極體21至記憶體單元23之轉移並保持以使得經由兩次執行讀出。
另一方面，對於根據第四結構實例之單元像素20D，已形成於光電二極體21與記憶體單元23之間的邊界部分處之溢流路徑30用作將一在低照度下產生之電荷優先累積在光電二極體21處之通道。圖20A圖解說明圖19中之X方向電位，且圖20B圖解說明圖19中之Z方向電位。
如可自圖20A之X方向電位圖清晰看到，假設在光電二極體21與記憶體單元23之間的邊界部分處之n型雜質擴散區域39降低此邊界部分處之電位。電位已降低之部分變為溢流路徑30。光電二極體21處產生的且超過溢流路徑30之電位之電荷自動地洩漏至記憶體單元23且累積於記憶體單元23處。換言之，產生之在溢流路徑30之電位內之任何電荷皆累積在光電二極體21處。
現在，必須低於基板側處之溢流路徑之電位設定溢流路徑30之電位，如圖20B之Z方向電位圖中所示。此時溢流路徑30之電位係確定在將上述中間電壓Vmid施加至閘電極22A之後，自光電二極體21轉移至記憶體單元23作為信號 電荷1之電荷量之電位。
現在，溢流路徑30用作一中間電荷轉移單元。亦即，充當中間電荷轉移單元之溢流路徑30將一在其中所有多個單元像素皆執行成像作業之曝光週期中在光電二極體21處藉由光電轉換產生且超過溢流路徑30之電位所確定之預定電荷量之電荷轉移至記憶體單元23作為信號電荷1。
注意，在圖19中所示之實例中，採取其中溢流路徑30係藉由提供p雜質擴散區域39來形成之一結構。然而，應注意，如圖21中所示，可使用其中溢流路徑30係藉由提供一n雜質擴散區域39代替p雜質擴散區域39來形成之一結構。
如可自圖19及21看到，對於以下一結構：其中調節充當一光接收器之光電二極體(PD)21與記憶體之間的邊界處之雜質濃度且在光電二極體(PD)21與記憶體單元23之間提供溢流路徑30，除由於釘紮所致而發生暗電流之外，亦可獲得以下優點。
圖22係一詳細圖解說明圖19中之溢流路徑部分之圖。一p-n接面所致之一空乏層40形成於光電二極體(PD)21及記憶體單元23附近，其中空乏層40在第一轉移閘極22之閘電極22A及記憶體單元23下方形成於光電二極體(PD)21之邊界處，以到達Si表面。
一般而言，若空乏層40經形成而到達Si表面，則Si表面處之晶體瑕疵所致之暗電流累積在光電二極體(PD)21或記憶體單元處，因此，為避免此現象，將閘電極22A設定為一負電位以實現一釘紮狀態，且一電洞累積層形成在Si表 面處。
在圖19中，具有低電位之溢流路徑30係用一p雜質擴散區域形成於空乏層40內光電二極體(PD)21與記憶體單元23之間。在一非釘紮狀態中，溢流路徑30亦接觸Si表面，因此在電荷溢流且被轉移至記憶體單元23時，發生以下現象：載流子由於在Si表面處之瑕疵處被陷獲且重新組合而消失。
向閘電極22A施加充分負電位在溢流路徑30之Si表面側處形成一提高電位之電洞累積層，因此具有低電位之溢流路徑30移位至Si內一更深位置。因此，在使用溢流將電荷轉移至記憶體23中，可防止由於晶體瑕疵所致之載流子重新組合。
圖23A至23C係圖解說明一單元像素之平面結構之平面圖。圖23A係一根據第一結構實例之單元像素20A之平面圖，且圖23B係一根據第四結構實例之單元像素20D之平面圖。此處，溢流路徑30形成於光電二極體21與記憶體單元23之間的邊界部分之整個區域上方。然而，應注意，此僅係一個實例且可作出一配置，其中一溢流路徑30'在光電二極體21與記憶體單元23之間的邊界部分之一部分處，如圖23C中所示。
圖24係一圖解說明在使用根據第四結構實例之單元像素20D之情況下之驅動定時之定時圖表，其對應於圖13。如可藉由比較圖24與圖13清晰理解，在使用根據第四結構實例之單元像素20D之情況下，免除在累積週期中用中間電 壓Vmid之驅動(3)、(5)及(7)。如在圖13中，在結束曝光之後執行相同之兩次讀出。
注意，如以上所述，在以負電位(釘紮電壓)驅動記憶體單元23之閘電極之定時處，可執行以一瞬時方式透過一不同電壓(例如，0 V)來驅動。
圖25係一圖解說明在以負電位(釘紮電壓)驅動時，以一瞬時方式透過一不同電壓(例如，0 V)來驅動之一實例之定時圖表，其不同於圖24中之圖表。
在將一閘電極(欲將其置於一非導電狀態中)設定為一實現一釘紮狀態(例如，負電位)之電壓之情況下，在自處於導電狀態中之電壓Von至處於非導電狀態中之電壓Voff進行驅動之過程中，可瞬時地通過一在Von與Voff之間的電壓Vtr。
舉例而言，在將第一轉移閘極22及第二轉移閘極24之閘電極22A及24A設定為一當處於一非導電狀態中時實現一釘紮狀態之電壓之情況下，執行例如圖25中所示之驅動。在自處於導電狀態中之電壓Von至處於非導電狀態中之電壓Voff進行驅動時以Vtr暫時地驅動轉移脈衝TRX及TRG，且然後以Voff驅動。
在眾多情況下，實現一釘紮狀態之例如負電位之電壓一般而言係藉由升壓電路或降壓電路產生，且與正常電源及接地相比經常具有較高阻抗且因此往往具有次等電流供應能力。因此，自電壓Von直接至電壓Voff進行驅動將一大的負載置於升壓電路或降壓電路上，且電壓收斂可滯後。
為解決此問題，使中間電壓Vtr通過而以電壓Voff驅動，藉此減輕負載。若一電壓在電壓Von與Voff之間，則藉由使用(舉例而言)接地電壓(0 V)可有效地獲得電壓Vtr。
注意，儘管在圖25中已例示性圖解說明轉移脈衝TRX及TRG，但此可應用於欲將非導電狀態設定為一釘紮電壓之任何信號。
圖26及27係在使用根據第四結構實例之單元像素20D之情況下曝光期間之作業解釋圖且對應於圖14及15。圖26係在入射光為強之情況下曝光期間之一作業解釋圖，且圖27係在入射光為弱之情況下曝光期間之一作業解釋圖。如可自圖26及27清晰看到，在使用根據第四結構實例之單元像素20D之情況下，免除用中間電壓Vmid驅動第一轉移閘極22。而若光電二極體21處所產生之電荷超過溢流路徑30之電位，則將此轉移至記憶體單元23。
圖28A及28B係圖解說明在使用根據第四結構實例之單元像素20D之情況下全局曝光之其他驅動定時之圖且對應於圖17B及18。如可藉由比較圖28A及28B與圖17B及18清晰理解，在使用根據第四結構實例之單元像素20D之情況下，免除在累積週期中用中間電壓Vmid進行驅動。P階段/D階段之讀出週期與圖17B及18中相同。
現在，儘管此處已闡述在使用根據第四結構實例之單元像素20D之情況下，未應用用中間電壓Vmid進行驅動且超過溢流路徑30之電位(預定電荷量)之電荷被轉移至記憶體 單元23作為信號電荷1，但並非限於此配置。亦即，可作出一配置，其中聯合使用用中間電壓Vmid進行驅動，以使得將一超過藉由中間電壓Vmid及溢流路徑30之電位所確定之預定電荷量之電荷轉移至記憶體單元23作為信號電荷1。
電荷累積
接下來，將藉由正常全局曝光之一情況與根據本實施例之全局曝光之一情況之間的比較來闡述光電二極體21及記憶體單元23處之電荷累積。
正常全局曝光
圖29A至29C圖解說明正常全局曝光下之電荷累積。水平軸表示自開始曝光至結束曝光之時間量，且垂直軸為所累積電荷。
圖29A圖解說明光電二極體21處之電荷累積。L1表示入射光為弱之一情況，且在曝光週期期間產生一電荷Qch_all1。L2表示入射光為強之一情況，且在曝光週期期間在光電二極體21處產生一超過飽和電荷量Qpd_sat之電荷Qch_all2。
圖29B圖解說明針對係入射光為弱之情況之L1記憶體單元23處之所累積電荷。在結束曝光時光電二極體21之所累積電荷Qpd為Qch_all1，因此藉由第一轉移閘極22之電荷轉移轉移總電荷Qch_all1。另一方面，光電二極體21處之累積電荷為Qch_all1=0。
圖29C圖解說明針對係入射光為強之情況之L2記憶體單 元23處之所累積電荷。所累積電荷在曝光期間達到光電二極體21之最大電荷量(飽和電荷量)Qpd_sat且飽和。因此，在結束曝光時電荷Qpd_sat累積在光電二極體21處，因此藉由第一轉移閘極22將此電荷Qpd_sat轉移至記憶體單元23。由於飽和所致，不可獲得所產生電荷Qch_all2。
如可自對正常全局曝光下之電荷累積之說明清晰理解，在正常作業下，在單元像素20處可藉由光電轉換獲得之最大電荷量為係光電二極體21之飽和電荷量之Qpd_sat。
根據本實施例之全局曝光
圖30A至30C圖解說明在根據本實施例之全局曝光下之電荷累積。水平軸表示自開始曝光至結束曝光之時間量，且垂直軸為所累積電荷。
圖30A圖解說明針對表示入射光為弱之情況之L1及表示入射光為強之情況之L2在光電二極體21處之電荷累積。圖30B及30C分別圖解說明針對L1及L2在記憶體單元23處之所累積電荷。同樣，(1)至(10)對應於圖13中之定時圖表中所示之驅動定時(1)至(10)。
在驅動定時(3)、(5)及(7)處用中間電壓Vmid驅動第一轉移閘極22之後，將超過對應於中間電壓Vmid之電荷Qmid之電荷轉移至記憶體單元23。若光電二極體21處之所累積電荷不超過電荷Qmid，則電荷仍保留在光電二極體21中。
對於L1之實例，入射光為弱且所累積電荷小，因此在驅動定時(3)、(5)及(7)處未超過電荷Qmid且不存在藉由第一轉移閘極22之轉移。總電荷Qch_all1累積在光電二極體21 處、在曝光結束時被轉移至記憶體單元23，且如下。
Qpd=Qch_all1………(1)
Qmem=0………(2)
對於L2之實例，入射光為強且所累積電荷大，因此在驅動定時(3)、(5)及(7)處超過電荷Qmid。此處，給出一實例，其中在驅動定時(3)處未超過電荷Qmid，但在驅動定時(5)及(7)處超過電荷Qmid。
若假定Qch_all2表示在曝光週期期間根據入射光產生之總電荷，且用Qch1、Qch2、Qch3及Qch4表示由驅動定時(3)、(5)及(7)所劃分之四個曝光週期中之每一者中所產生之電荷，則Qch_all2=Qch1+Qch2+Qch3+Qch4………(3)成立。
在驅動定時(3)處，光電二極體21處之所累積電荷Qpd2_1為Qpd2_1=Qch1………(4)且若低於電荷Qmid，則不存在至記憶體單元23之電荷轉移。若超過電荷Qmid，則電荷Qtx1為零。此時，Qpd2_1+Qtx1=Qch1………(5)成立。
在驅動定時(5)處，光電二極體21處之所累積電荷Qpd2_2為Qpd2_2=(Qpd2_1-Qtx1)+Qch2………(6)且在超過電荷Qmid之情況下，發生至記憶體單元23之電荷 轉移。此時欲轉移至記憶體單元23之電荷Qtx2為Qtx2=Qpd2_2-Qmid………(7)
在驅動定時(7)處，光電二極體21處之所累積電荷Qpd2_3為Qpd2_3=(Qpd2_2-Qtx2)+Qch3………(8)且在超過電荷Qmid之情況下，發生至記憶體單元23之電荷轉移。此時欲轉移至記憶體單元23之電荷Qtx3為Qtx3=Qpd2_3-Qmid………(9)
曝光進一步繼續，且在曝光結束時在光電二極體21處所累積電荷Qpd2_4為Qpd2_4=(Qpd2_3-Qtx3)+Qch4………(10).同樣，在中間電壓Vmid驅動下藉由電荷轉移在記憶體單元23處所累積之電荷Qmem為Qmem=Qtx1+Qtx2+Qtx3………(11)且係在曝光即將結束前轉移至浮動擴散區域25，並被保持。
對於在結束曝光時光電二極體21處之作為Qpd之所累積電荷，Qpd=Qpd2_4………(12)成立。藉由第一轉移閘極22將光電二極體21處之所累積電荷Qpd(Qpd2_4)轉移至記憶體單元23且保持在記憶體單元23處。
由於曝光結束及執行之電荷轉移所致保持在浮動擴散區域25中之電荷Qmem及保持在記憶體單元23中之Qpd各自 被讀出且在下游信號處理單元18(參見圖1)處經受相加處理，藉此獲得一對應於總的所產生電荷Qch_all2之信號位準。
表達式(11)及(12)產生Qpd+Qmem=Qpd2_4+(Qtx1+Qtx2+Qtx3)表達式(10)產生=Qpd2_3+Qch4+Qtx1+Qtx2表達式(8)產生=Qpd2_2+Qch3+Qch4+Qtx1表達式(6)產生=Qpd2_1+Qch2+Qch3+Qch4表達式(4)產生=Qch1+Qch2+Qch3+Qch4且表達式(3)產生=Qch_all2………(13)。
可自以上理解，可保持單元像素20處藉由光電轉換所產生之總的所產生電荷Qch_all2並藉由讀出及相加電荷Qmem及Qpd中之每一者來讀出該電荷。總的所產生電荷Qch_all2之電荷量與入射光強度成線性比例，因此可理解，可藉由線性回應特性執行影像獲取。
在圖1中所示之信號處理單元18處執行此時的相加處理。亦即，信號處理單元18對對應於在DH週期及DL週期中劃分之電荷Qmem及Qpd讀出之信號位準Vmem及Vpd執行相加處理。在進行此相加處理時，圖1中所示之資料儲 存單元19暫時地儲存對應於在DH週期中之電荷Qmem讀出之信號位準Vmem。
注意，在行處理單元13處進行雜訊去除之後，信號處理單元18處之相加處理並非限於對信號位準Vmem及Vpd進行相加處理。亦即，在其中信號位準Vmem及Vpd並不經受雜訊去除處理之一組態之情況下，對自單元像素20輸出之信號位準Vmem及Vpd執行相加處理。
表達式(14)中值得注意之一點係在直至自電荷Qmem及Qpd獲得總的所產生電荷Qch_all2之整個過程期間當以中間電壓Vmid驅動時光電二極體21之保持電荷Qmid沒有影響。此意指，即使由於像素之間電晶體臨限值之不規則性而使光電二極體21之保持電荷為Qmid+△Qmid，亦可自Qmem+Qpd獲得Qch_all2。
舉例而言，讓我們考量以下情況：在表達式(9)及(10)中光電二極體21之保持電荷Qmid為Qmid+△Qmid。此處，表達式(9)中之電荷Qtx3為Qtx3=Qpd2_3-(Qmid+△Qmid)………(14)且轉移至記憶體單元23之值減少△Qmid。
另一方面，表達式(10)中之所累積電荷Qpd2_4為Qpd2_4=(Qpd2_3-Qtx3)+Qch4 =(Qmid+△Qmid)+Qch4………(15)因此，光電二極體21處之所累積電荷增加△Qmid。
將光電二極體21之所累積電荷及記憶體單元23之所累積電荷相加以獲得總的所產生電荷Qch_all2。
因此，光電二極體21處之所累積電荷之增加/降低被偏移，此意指由於臨限值不規則性所致之Qmid不規則性不會影響總的光產生電荷Qch_all2。同樣，換言之，Qmid之不規則性不具有影響意指多次供應至第一轉移閘極22之中間電壓Vmid每次可具有不同電壓。
圖31A至31D圖解說明單元像素20之輸入/輸出特性。圖31A圖解說明入射光光度與來自在DH週期讀出所累積電荷Qmem之輸出之間的關係。由於用中間電壓Vmid進行驅動所致之自光電二極體21至記憶體單元23之電荷轉移直至某一光度位準E0才輸出，此乃因由於光度位準E0被超過且光電二極體21中之所累積電荷超過Qmid而發生此電荷轉移。
圖31B圖解說明入射光光度與來自在DH週期讀出所累積電荷Qpd之輸出之間的關係。光度位準E0係一開始發生由於以中間電壓Vmid進行轉移所致之電荷轉移且在光度位準E0下所產生光產生電荷為Qpd_lin之光度位準。
圖31C圖解說明圖31A及31B之相加特性之輸出，亦即，Qpd+Qmem之輸入/輸出特性。可累積並保持多至光電二極體21及記憶體單元23之最大電荷量Qpd_sat及Qmem_sat之和之電荷。可執行大至等效於Qpd_sat+Qmem_sat之入射光度Emax之成像。
圖31D圖解說明在不使用藉由中間電壓Vmid進行驅動之正常全局曝光之情況下之輸入/輸出特性。光電二極體21之最大電荷量Qpd_sat係累積及保持之最大值，因此動態範圍低。
以下一配置係較佳，其中所累積電荷Qpd及所累積電荷Qmem之相加並非單純地相加，而係僅在所累積電荷Qpd超過預定臨限值Qpd_th之情況下進行相加，且否則僅輸出所累積電荷Qpd。
Qout=Qpd (QpdQpd_th)
Qout=Qpd+Qmem (Qpd<Qpd_th)
現在，臨限值Qpd_th係一小於在入射光光度E0下所產生光產生電荷Qpd_lin之值，此顯示於圖31B及31C中。亦即，用於執行相加處理之臨限值Qpd_th係一低於充當輸出信號2之信號位準Vpd等效於充當輸出信號1之信號位準Vmem產生一相當大的輸出位準所處之最小入射光光度E0之值。
若所累積電荷Qpd小於在入射光光度E0下之所產生光產生電荷Qpd_lin，則所累積電荷Qmem為信號輸出0，因此相加係不必要的。此避免在讀出時相加不需要的雜訊分量，且因此可在一低照度範圍獲得一高S/N比。
重設雜訊之去除
在浮動擴散區域25處，使所累積電荷Qpd及所累積電荷Qmem經受電荷至電壓轉換至信號位準Vpd及信號位準Vmem，且經由放大電晶體27讀出。此時，實際上讀出之信號係已將信號位準Vpd及信號位準Vmem相加作為重設位準Vrst之偏移之一位準。
在結束曝光時在使光電二極體21之電荷放電時，DH週期中讀出之信號位準Vsig_dh係重設位準Vrst1及信號位準 Vmem。
Vsig_dh=Vmem+Vrst1
此處，重設位準Vrst1包含一固定分量Vrst_fpn(例如，偏移值)及一隨機分量Vrst1_rn。固定分量Vrst_fpn係放大電晶體27及負載電晶體(未顯示)等處之臨限不規則性。隨機分量Vrst1_rn係重設作業等時之kTC雜訊。
Vrst1=Vrst_fpn+Vrst1_rn
在P週期中，在DH週期之後執行浮動擴散區域25之一重設作業，因此重設位準Vrst變為Vrst2，且讀出此重設位準Vrst2。此Vrst2亦包含一固定分量及一隨機分量。固定分量係Vrst_fpn，與重設位準Vrst1相同，且隨機分量係Vrst2_rn。
Vrst2=Vrst_fpn+Vrst2_rn
在DL週期讀出之信號位準Vsig_dl為Vsig_dl=Vpd+Vrst2。
舉例而言，去除在P週期在行處理單元13(參見圖1)處藉由雜訊去除處理讀出之重設位準Vrst2，因此DH週期輸出Vout_dh及DL週期輸出Vout_dl如下。
Vout_dh=Vout_dh-Vrst2=Vmem+(Vrst1_rn-Vrst2_rn) Vout_dl=Vsig_dl-Vrst2=Vpd
可藉由以一精確方式去除重設雜訊讀出光電二極體21中所累積之電荷Qpd。記憶體單元23處所累積之電荷Qmem 具有所去除重設雜訊之固定分量，但隨機分量(kTC雜訊等)仍保留。
然而，若入射光光度高且產生大量電荷，則隨機雜訊一般而言受光散粒雜訊支配，且重設雜訊等之影響極小。此係由於發生與所產生電荷之平方根成比例之隨機雜訊之一物理現象所致。舉例而言，若已產生10,000 e電荷，則100 e-rms之隨機雜訊將作為光散粒雜訊加入。另一方面，起源於電路之隨機雜訊經常為大約數個e-rms，且幾乎不影響影像品質。
另一方面，若入射光光度低且幾乎不產生電荷，則光散粒雜訊自身係小，因此重設雜訊等之影響起支配作用，從而產生影像品質劣化。
對於本實施例，若入射光光度低於一預定光度且幾乎不產生電荷，則電荷僅累積於光電二極體21中，因此可以一精確方式執行去除重設雜訊，且不會發生影像品質之劣化。僅在入射光光度為預定光度或更高且產生大量電荷時，才在記憶體單元23處發生電荷累積，將其讀出作為所累積電荷Qmem，因此由於以上原因幾乎不存在影像劣化且可執行極佳成像。
本實施例之優點
對於以上所述根據本實施例之CMOS影像感測器10，即使在被攝物正在移動等情況下，亦可藉由配置所有像素以具有相同曝光週期(全局曝光)來實現無失真之成像。另外，採用一結構，其中單元像素20A除具有浮動擴散區域 25之外，亦具有能夠累積並保持信號電荷之一記憶體單元23，藉此可獲得以下優點。
若入射光光度為低於一預定光度之低照度，則幾乎不存在來自光電轉換之電荷，因此電荷僅儲存在光電二極體21中，且可在對自電荷讀出之信號位準執行之雜訊去除處理中去除kTC雜訊。因此，可確保一高S/N比，此乃因可實現亦包含kTC雜訊之雜訊減少處理。
若入射光光度為處於或高於預定光度之高照度，則藉由光電轉換所產生之電荷累積並保持在光電二極體21及記憶體單元23兩者中，因此可提高飽和電荷。讀出保持在光電二極體21及記憶體單元23中之電荷且相加對應於其電荷量之信號位準Vpd及Vmem，藉此可確保一寬廣動態範圍。
儘管係像素電晶體中之一者之第一轉移閘極22之臨限值之不規則性使用記憶體單元23處之累積影響光度位準，但此不會影響最後輸入/輸出特性，如以上所述。因此，可減少由於像素之間像素電晶體之臨限值不規則性所致之雜訊，藉此可改良所拍影像之影像品質。
對應於光電二極體21及記憶體單元23之所累積電荷Qpd及Qmem之兩個信號位準Vpd及Vmem之和等效於所累積電荷Qpd及所累積電荷Qmem，且和Qpd+Qmem係與入射光強度E成比例產生之一電荷。因此，展現線性回應輸入/輸出特性，因此不存在關於信號處理(例如，關於彩色影像)之問題。
順便提及，若輸入/輸出特性不係線性回應，(舉例而 言，例如對數回應)，則此不適合信號處理(例如，關於彩色影像)。舉例而言，若照明之RGB比為1：2：1，則藉由獲取RGB比或全部或部分成像面調節白平衡且加倍R及B。然而，對於對數回應，儘管照明之RGB比為恆定，亦端視光度充電RGB比，因此難以獲取RGB比。此外，即使此可獲取，亦必須採用非線性調節。由於臨限不規則性所致之每一像素之不同輸入/輸出特性使信號處理更加困難。
更高動態範圍
對於目前為止之作業說明，最大電荷量擴大至Qpd_sat+Qmem_sat，藉此獲取所有所產生電荷作為信號，且確保大至等效於Qpd_sat+Qmem_sat之一入射光光度之一動態範圍。
下文所述係一驅動實例，其中廢除所產生電荷之一部分，且輸出藉由兩種類型之曝光時間所獲得之信號以進一步擴展動態範圍。此處所述之動態範圍加寬之基本原理係將闡述於由本受讓人提出申請之日本專利申請案第2006-280959及2006-124699號中之原理應用於用於實現全局曝光之本發明一實施例之結構。
圖32圖解說明用於動態範圍加寬之一驅動實例。此處所示之配置係圖13中所示之根據依據本實施例之一早期闡述驅動實例之配置，但添加記憶體單元23之放電驅動(16)。
對於此驅動實例，在對所有像素係共有之曝光週期期間，對第一轉移閘極22兩次或多次地執行用中間電壓Vmid進行驅動。在最後中間電壓驅動(第一中間電壓驅動)與在 該中間電壓驅動前面之中間電壓驅動(第二中間電壓驅動)之間的一週期，導通第二轉移閘極24。同時，可運作或可不運作重設電晶體26。同樣，在兩次或多次執行的中間電壓驅動中之每一中間電壓Vmid較佳地具有相同電壓值。
圖33圖解說明動態範圍加寬之作業。添加記憶體單元23之放電驅動(16)使到目前為止累積在記憶體單元23中之電荷放電，且因此僅在最後中間電壓驅動(第一中間電壓驅動)處所轉移之電荷變成所累積電荷Qmem。此所累積電荷Qmem係如此以使得若驅動第一轉移閘極22之中間電壓相等，則在第一中間電壓驅動(7)及先前第二中間電壓驅動(5)處仍保留在光電二極體21處之電荷量各自等於Qmid。即使由於像素之間臨限不規則性所致Qmid值可不同，則驅動(5)及驅動(7)之殘餘電荷量仍將等於Qmid。
在緊接第一中間電壓驅動(7)之前累積於光電二極體21處之電荷係一可藉由添加自第二中間電壓驅動(5)至第一中間電壓驅動(7)(其係一第二曝光週期)所累積之電荷Qshort獲得之一值，將其添加至第二中間電壓驅動(5)之殘餘電荷Qmid。亦即，由於第一中間電壓驅動(7)，電荷Qmid仍保留在光電二極體21中，因此所累積電荷Qmem為Qmem=(Qmid+Qshort)-Qmid。
對於在總曝光週期Tlong(其係一第一曝光週期)中所產生之作為Qlong之總電荷，電荷Qshort為Qshort=(Tshort/Tlong)×Qlong。
亦即，將因在中間電壓驅動週期Tshort與總曝光週期 Tlong之間的比之曝光比而為小的值輸出作為電荷Qshort。
因此，即使對於入射光光度超過最大電荷量Qmem_sat，電荷Qshort亦可獲取信號，因此可實現曝光比之一倍數之動態範圍加寬。亦即，可針對高至等效於(Tlong/Tshort)×Qmem_sat之入射光光度執行成像。
圖34A至34C圖解說明動態範圍加寬作業之輸入/輸出特性。在圖34A至34C中，E0係一開始以第一中間電壓驅動而轉移之光度等級，亦即直至第一中間電壓驅動之總的所產生電荷為Qmid之光度。E1係開始在第二中間電壓驅動處之轉移之一光度等級，亦即一直至第二中間電壓驅動之總產生電荷為Qmid之光度。
在E0或更低之一光度等級處，所產生電荷全部累積在光電二極體21處，且作為所累積電荷Qpd輸出。此時，Qmem=0。
Qout=Qpd (E<E0)=Qlong
在自E0至E1之光度等級處，在第二中間電壓驅動處不存在轉移，且在第一中間電壓驅動處，添加在第二曝光週期Tshort中之累積，且轉移已超過Qmid之部分以變成Qmem。在此情況下，在記憶體單元23之放電作業(16)時，Qmem=0，因此累積所產生電荷之全部作為電荷Qpd及Qmem，且可獲得作為來自Qpd+Qmem之輸出Qout之總產生電荷。
Qout=Qpd+Qmem (E0E<E1) =Qlong
在超過E1之一光度等級處，在第二中間電壓驅動中發生轉移，且在放電驅動(16)中廢除轉移至其之電荷。因此，藉由Qpd+Qmem不會獲得總產生電荷。然而，如以上所述，由於在第二中間電壓驅動處發生轉移，因此光電二極體21中之殘餘電荷為Qmid。此外，由於殘餘電荷為Qmid(與第一中間電壓驅動相同)，因此將在第二曝光週期Tshort中所累積之電荷Qshort轉移至記憶體單元23並保持在其中。
在此情況下，曝光比Tlong/Tshort之增益針對輸出Qout而倍增，可獲得一等效於總電荷Qlong之信號。
亦即，Qout=(Tlong/Tshort)×Qmem (EE1)=(Tlong/Tshort)×Qshort=Qlong亦即Qout=Qpd (E<E0)=Qpd+Qmem (E0E<E1)=(Tlong/Tshort)×Qmem………(16)藉此，可獲得如圖34C中所示之線性特性。此時可將動態範圍擴展至一等效於(Tlong/Tshort)×Qmem_sat之入射光光度Emax。
同樣，藉由實際中如下執行以上處理可獲得相同優點。
Qout=Qpd (Qpd<Qpd_th)
Qout=MAX(Qpd+Qmem(Tlong/Tshort)×Qmem)
(QpdQpd_th)
現在，Qpd_th係一等效於一小於E0之入射光光度之所累積電荷量。在E<E0中，Qmem=0成立，且可進行相加，但在信號特別小之區域中，包含在電荷Qmem中之雜訊可添加至輸出，且為此，提供Qpd_th。
MAX(A,B)係一選擇A及B中之較大者之函數。在E0E<E1中，所獲得電荷Qmem小於在第二曝光週期中所累積之電荷Qshort，因此選擇Qpd+Qmem。同樣，在EE1中，藉由第二轉移驅動放電電荷，因此Qpd+Qmem小於Qlong。因此，選擇(Tlong/Tshort)×Qmem，且其等效於表達式(16)。
以上計算表達式不必具有在每一像素處精確轉變之點E0及E1，以將等效於充分小於E0之光度位準之臨限值Qpd_th設定為充足，且因此，可執行實務處理。
修改
儘管在以上實施例中已闡述其中自平行於信號處理單元18之行處理單元13向下游提供資料儲存單元19之一組態，但本實施例並不限於此配置。舉例而言，可作出一例如圖35中所示之配置，其中與行處理單元13並行地提供資料儲存單元19，且藉由水平驅動單元14進行之水平掃描同時讀出DH週期之資料Ddh及DL週期之資料Ddl，其中在下游之信號處理單元18處執行信號處理。
此外，可作出一例如圖36中所示之配置，其中行處理單 元13具有一用於針對像素陣列單元11之每一行或其多個行增量進行AD轉換之AD轉換功能，且同樣並行於行處理單元13提供資料儲存單元19及信號處理單元18，以使得在信號處理單元18處進行類比或數位雜訊去除處理之後，針對每一行或多個行之增量執行資料儲存單元19及信號處理單元18之處理。
同樣，儘管在以上實施例中給出一實例，其中應用於偵測對應於可見光之發光數量之信號電荷作為物理量之單元像素排列成一矩陣形之CMOS影像感測器，但本發明並不限於應用於一CMOS影像感測器，且可應用於一般而言針對像素陣列單元之每一像素行提供一行處理單元之行類型固態成像裝置。
同樣，本發明不僅可應用於偵測可見光之入射光品質之分佈且對其執行成像成為一影像之固態成像裝置，亦可應用於偵測紅外線、X射線、粒子等之輸入數量之分佈之固態成像裝置，且進一步，亦可應用於一般而言廣義上之固態成像裝置(物理數量偵測裝置)，例如偵測壓力、電容或其他物理數量之分佈且對其執行成像成為一影像之指紋偵測感測器等。
注意，固態成像裝置可被組態為一單晶片裝置，或可成一模組化形式，其中一成像單元、信號處理單元、光學系統等封裝在一起以具有成像功能。
此外，注意，本發明並不限於應用於固態成像裝置，且亦可應用於一般而言使用一固態成像裝置用於一影像獲取 單元(光電轉換器)之電子裝備，例如成像設備(例如數碼照相機及攝像機等)、具有與蜂巢式電話相同之成像功能之可攜式端子裝置、使用固態成像裝置用於影像攝像單元之影印機等。本發明可進一步應用於向電子裝備提供以上模組化狀態(亦即，一相機模組)之成像設備。
應用實例
圖37係一圖解說明根據本發明一實施例之電子裝備(舉例而言，例如一成像設備)之一組態之一實例之方塊圖。如圖37中所示，根據本發明一實施例之一成像設備包含一具有一透鏡群組51等之光學系統、一成像裝置52、一係一相機信號處理電路之DSP電路53、訊框記憶體54、一顯示裝置55、一記錄裝置56、一作業系統57、一電源系統58等，其中DSP電路53、訊框記憶體54、顯示裝置55、記錄裝置56、作業系統57及電源系統58藉由一匯流排線59互相連接。
透鏡群組51輸入來自一被攝物之入射光(影像光)且將此成像在成像裝置52之成像面上。成像裝置52將藉由透鏡群組51對準在成像面上之入射光之發光數量以像素遞增方式轉換成電信號，且作為像素信號輸出。一根據上述實施例之固態成像裝置(例如，CMOS影像感測器10)，亦即，一可藉由執行全局曝光實現無失真成像之固態成像裝置，可用於成像裝置52。
顯示裝置55組態有一面板類型顯示裝置(例如，一液晶顯示裝置、有機EL(電致發光)顯示裝置等)且顯示在成像 裝置52處成像之移動或靜止影像。記錄裝置56將在成像裝置52處成像之移動或靜止影像記錄在記錄媒體上，例如，一錄影帶、DVD(數位多樣化光碟)等。
作業系統57在使用者所執行之作業下發出關於成像設備具有之各種功能之運作命令。電源系統58為DSP電路53、訊框記憶體54、顯示裝置55、記錄裝置56及作業系統57供應充當其運作電源之適合每一者之電力。
如以上所述，在一成像設備(例如，一攝像機、數碼照相機、用於行動裝置(例如蜂巢式電話等)之相機模組等)中使用上述實施例中之CMOS影像感測器10作為成像裝置52能夠實現針對所成像影像獲得高影像品質，此乃因對於CMOS影像感測器10可減少由於像素電晶體之臨限不規則性所致之雜訊且可確保一高S/N比。
本申請案含有揭示於2008年4月3日在日本專利局提出申請之日本優先專利申請案第JP 2008-096884號中之相關標的物，該申請案之全部內容以引用方式併入本文中。
熟習此項技術者應理解，可端視設計要求及其他因素而作出各種修改、組合、子組合及變更，只要其歸屬於隨附申請專利範圍或其等效物之範疇內即可。
10‧‧‧CMOS影像感測器
11‧‧‧像素陣列單元
12‧‧‧垂直驅動單元
13‧‧‧行處理單元
14‧‧‧水平驅動單元
15‧‧‧系統控制單元
16‧‧‧像素驅動線
17‧‧‧垂直信號線
18‧‧‧信號處理單元
19‧‧‧資料儲存單元
20A‧‧‧單元像素
20B‧‧‧單元像素
20C‧‧‧單元像素
20D‧‧‧單元像素
21‧‧‧光電二極體
22‧‧‧第一轉移閘極
22A‧‧‧閘電極
22A'‧‧‧閘電極
23‧‧‧記憶體單元
23A‧‧‧專門電極
24‧‧‧第二轉移閘極
24A‧‧‧閘電極
25‧‧‧浮動擴散(FD)區域
26‧‧‧重設電晶體
27‧‧‧放大電晶體
28‧‧‧選擇電晶體
29‧‧‧放電部分
29A‧‧‧閘電極
30‧‧‧溢流路徑
30'‧‧‧溢流路徑
31‧‧‧n型基板
32‧‧‧p型井層
33‧‧‧p型層
34‧‧‧n型嵌入層
35‧‧‧n型嵌入通道
36‧‧‧汲極部分
37‧‧‧嵌入擴散區域
38‧‧‧p型層
39‧‧‧n型雜質擴散區域(P型雜質擴散區域)
40‧‧‧空乏層
51‧‧‧透鏡群組
52‧‧‧固態成像裝置
53‧‧‧DSP
54‧‧‧訊框記憶體
55‧‧‧顯示裝置
56‧‧‧記錄裝置
57‧‧‧作業系統
58‧‧‧電源系統
59‧‧‧匯流排線
100‧‧‧單元像素
101‧‧‧光電二極體
102‧‧‧轉移閘極
103‧‧‧n型浮動擴散(FD)
104‧‧‧重設電晶體
105‧‧‧放大電晶體
106‧‧‧選擇電晶體
107‧‧‧記憶體單元
108‧‧‧轉移閘極
111‧‧‧n型基板
112‧‧‧p型井層
113‧‧‧p型層
114‧‧‧n型嵌入層
200‧‧‧垂直信號線
圖1係一示意性圖解說明應用本發明一實施例之一CMOS影像感測器之組態之系統組態圖；圖2係一圖解說明根據一第一結構實例之一單元像素之組態之圖； 圖3係一圖解說明根據第一結構實例之修改之一單元像素之組態之圖；圖4係一不使用一放電單元之情況之作業解釋圖；圖5係一在圖2中所示之Z-Z'方向上之電位圖；圖6係一例示性圖解說明閘極電壓與表面電位之間的關係之圖；圖7係一圖解說明根據一第二結構實例之一單元像素之組態之圖；圖8係一圖解說明根據一第三結構實例之一單元像素之組態之圖；圖9係一圖解說明根據第一至第三結構實例之單元像素之每一部分處之電位之電位圖；圖10A至10E係實施例之第一至第五特徵之作業解釋圖；圖11係一用於解釋在正常全局曝光作業中所執行之作業之定時圖表；圖12係正常全局曝光作業之一作業解釋圖；圖13係一圖解說明在使用根據第一結構實例之單元像素之一情況下之驅動定時之定時圖表；圖14係一圖解說明在累積週期中之入射光為強之情況下光產生電荷之轉移之作業解釋圖；圖15係一圖解說明在累積週期中之入射光為弱之情況下光產生電荷之轉移之作業解釋圖；圖16係一圖解說明讀出週期中之作業之作業解釋圖； 圖17A及17B係圖解說明用於全局曝光之驅動定時之圖，其中圖15A圖解說明一正常全局曝光之情況，且圖15B圖解說明一根據實施例之全局曝光之情況；圖18係一圖解說明根據實施例之全局曝光之另一驅動定時之圖；圖19係一圖解說明根據第四結構實例之單元像素之組態之圖；圖20A係一圖解說明圖19中之X方向電位之電位圖；圖20B係一圖解說明圖19中之Z方向電位之電位圖；圖21係一圖解說明根據第四結構實例之一單元像素之另一組態之圖；圖22係一圖解說明圖19中所示之一溢流路徑部分之圖；圖23A至23C係圖解說明一單元像素之平面結構之平面圖；圖24係一圖解說明在一使用根據第四結構實例之單元像素之情況下之驅動定時之定時圖表；圖25係一圖解說明在以負電位(釘紮電壓)驅動時，以一瞬時方式透過一不同電壓(例如，0 V)進行驅動之一實例之定時圖表；圖26係一當入射光為強時在使用根據第四結構實例之單元像素之情況下，曝光之作業解釋圖；圖27係一當入射光為弱時在使用根據第四結構實例之單元像素之情況下，曝光之作業解釋圖；圖28A及28B係圖解說明在使用根據第四結構實例之單 元像素之一情況下，全局曝光之其他驅動定時之圖；圖29A至29C係圖解說明正常全局曝光作業中之電荷累積之圖；圖30A至30C係圖解說明在根據實施例之全局曝光作業中之電荷累積之圖；圖31A至31D係圖解說明一單元像素之輸入/輸出特性之圖；圖32係一圖解說明具有一經擴展動態範圍之驅動實例之定時圖表；圖33係一用於一經擴展動態範圍之作業之作業解釋圖；圖34A至34C係圖解說明當在一經擴展動態範圍下作業時輸入/輸出特性之圖；圖35係一示意性圖解說明根據實施例之一修改之一CMOS影像感測器之組態之系統組態圖；圖36係一示意性圖解說明根據實施例之另一修改之一CMOS影像感測器之組態之系統組態圖；圖37係一圖解說明根據本發明一實施例之一成像設備之組態之一實例之方塊圖；圖38係一圖解說明根據相關技術之一單元像素之一結構實例之圖；圖39係一藉由根據相關技術之一單元像素之全局曝光之作業解釋圖；圖40係一在藉由一根據相關技術之單元像素執行全局曝光時之定時圖表； 圖41係一圖解說明根據一相關技術具有一記憶體單元之一單元像素之組態之圖；圖42係一藉由根據相關技術具有一記憶體單元之一單元像素之全局曝光之作業解釋圖；圖43係一圖解說明對數回應作業之一作業狀態之作業解釋圖；圖44係一圖解說明對數回應作業之一等效電路之電路圖；圖45係一圖解說明入射光光度E與像素輸出之間的關係之圖；及圖46係一圖解說明由於像素之間電晶體之臨限值之不規則性所致像素之間輸入/輸出特性如何不同之圖。
17‧‧‧垂直信號線
20A‧‧‧單元像素
21‧‧‧光電二極體
22‧‧‧第一轉移閘極
22A‧‧‧閘電極
23‧‧‧記憶體單元
24‧‧‧第二轉移閘極
24A‧‧‧閘電極
25‧‧‧浮動擴散(FD)區域
26‧‧‧重設電晶體
27‧‧‧放大電晶體
28‧‧‧選擇電晶體
29‧‧‧放電部分
29A‧‧‧閘電極
31‧‧‧n型基板
32‧‧‧p型井層
33‧‧‧p型層
34‧‧‧n型嵌入層
35‧‧‧n型嵌入通道
36‧‧‧汲極部分

Claims (5)

  1. 一種固態成像裝置，其包括：複數個單元像素，其等包含一光電轉換器，其經組態以根據入射光數量產生電荷並將該電荷累積於其中，一第一轉移閘極，其經組態以轉移累積於該光電轉換器中之該電荷，一電荷保持區域，其經組態以保持藉由該第一轉移閘極自該光電轉換器轉移之該電荷，一第二轉移閘極，其經組態以轉移保持於該電荷保持區域中之該電荷，及一浮動擴散區域，其經組態以保持藉由該第二轉移閘極自該電荷保持區域轉移之該電荷，以供被讀出為一信號；一中間電荷轉移單元，其經組態以在其中所有該複數個單元像素同時執行成像作業之一曝光週期中將該光電轉換器處產生之超過一預定電荷量之一電荷轉移至該電荷保持區域，作為一第一信號電荷；及一像素驅動單元，其經組態以在其中所有該複數個單元像素同時執行成像作業之該曝光週期中，將該第一轉移閘極設定為一非導電狀態，將該第二轉移閘極設定為一導電狀態，將該第一信號電荷自該電荷保持區域轉移至該浮動擴散區域， 將該第二轉移閘極設定為一非導電狀態，將該第一轉移閘極設定為一導電狀態，及將累積於該光電轉換器中之該電荷轉移至該電荷保持區域作為一第二信號電荷。
  2. 如請求項1之固態成像裝置，其中以其中該第一轉移閘極處於一導電狀態中之一電壓值作為一第一電壓值，其中該第一轉移閘極處於一非導電狀態中之一電壓值作為一第二電壓值，及該第一電壓值與該第二電壓值之間的一第三電壓值作為一中間電壓；該中間電荷轉移單元將該第二轉移閘極設定為一非導電狀態，及以該中間電壓驅動該第一轉移閘極一次或多次，以將超過對應於該第三電壓值之該預定電荷量之一電荷自該光電轉換器轉移至該電荷保持單元，作為該第一信號電荷。
  3. 如請求項1之固態成像裝置，其中以其中該第一轉移閘極處於一導電狀態中之一電壓值作為一第一電壓值，其中該第一轉移閘極處於一非導電狀態中之一電壓值作為一第二電壓值，及該第一電壓值與該第二電壓值之間的一第三電壓值作為一中間電壓； 該中間電荷轉移單元首先將該第二轉移閘極設定為一非導電狀態，及以該中間電壓驅動該第一轉移閘極兩次或兩次以上，其中，在以下驅動之間的一週期中一係以該中間電壓之最後驅動之以該中間電壓之第一驅動與一係在以中間電壓之該第一驅動前面之以該中間電壓之驅動的以該中間電壓之第二驅動，將該第二轉移閘極設定為一導電狀態且使該電荷保持區域中之該所累積電荷放電；且然後在以該中間電壓之該第一驅動時驅動該第一轉移閘極，以將超過對應於該第三電壓值之該預定電荷量之一電荷自該光電轉換器轉移至該電荷保持單元，作為該第一信號電荷。
  4. 如請求項1之固態成像裝置，其中該中間電荷轉移單元係一形成於該光電轉換器與該電荷保持區域之間的一邊界部分處之溢流路徑，其處於一確定該預定電荷量之電位，以將超過該預定電荷量之一電荷自該光電轉換器轉移至該電荷保持單元，作為該第一信號電荷。
  5. 一種一因態成像裝置之驅動方法，其中被驅動者係複數個單元像素，其等包含一光電轉換器，其經組態以根據入射光數量產生電荷且將該電荷累積於其中，一第一轉移閘極，其經組態以轉移累積於該光電轉 換器中之該電荷，一電荷保持區域，其經組態以保持藉由該第一轉移閘極自該光電轉換器轉移之該電荷，一第二轉移閘極，其經組態以轉移保持於該電荷保持區域中之該電荷，及一浮動擴散區域，其經組態以保持藉由該第二轉移閘極自該電荷保持區域轉移之該電荷，以供被讀出為一信號，該方法包括以下步驟：在其中所有該複數個單元像素同時執行成像作業之一曝光週期中，將該光電轉換器處產生之超過一預定電荷量之一電荷轉移至該電荷保持區域，作為一第一信號電荷；將該第一轉移閘極設定為一非導電狀態；將該第二轉移閘極設定為一導電狀態；將該第一信號電荷自該電荷保持區域轉移至該浮動擴散區域；且然後將該第二轉移閘極設定為一非導電狀態；將該第一轉移閘極設定為一導電狀態；及將累積於該光電轉換器中之該電荷轉移至該電荷保持區域作為一第二信號電荷。
TW101140831A 2008-04-03 2009-04-03 固態成像裝置，其驅動方法，及電子裝備 TWI495310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008096884 2008-04-03
JP2009075169A JP5568880B2 (ja) 2008-04-03 2009-03-25 固体撮像装置、固体撮像装置の駆動方法および電子機器

Publications (2)

Publication Number Publication Date
TW201309005A TW201309005A (zh) 2013-02-16
TWI495310B true TWI495310B (zh) 2015-08-01

Family

ID=40852580

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101140831A TWI495310B (zh) 2008-04-03 2009-04-03 固態成像裝置，其驅動方法，及電子裝備
TW098111292A TWI444039B (zh) 2008-04-03 2009-04-03 固態成像裝置，其驅動方法，及電子裝備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098111292A TWI444039B (zh) 2008-04-03 2009-04-03 固態成像裝置，其驅動方法，及電子裝備

Country Status (6)

Country Link
US (3) US8284282B2 (zh)
EP (2) EP2654081B1 (zh)
JP (1) JP5568880B2 (zh)
KR (1) KR101531657B1 (zh)
CN (2) CN101562707B (zh)
TW (2) TWI495310B (zh)

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4494492B2 (ja) * 2008-04-09 2010-06-30 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
WO2009133967A2 (en) 2008-05-02 2009-11-05 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5283965B2 (ja) * 2008-05-09 2013-09-04 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5332314B2 (ja) * 2008-05-29 2013-11-06 ソニー株式会社 固体撮像素子およびカメラシステム
JP5377142B2 (ja) 2009-07-28 2013-12-25 ソニー株式会社 ターゲットの製造方法、メモリの製造方法
JP4785963B2 (ja) 2009-10-09 2011-10-05 キヤノン株式会社 固体撮像装置
CN102549748B (zh) * 2009-10-09 2016-08-24 佳能株式会社 固态图像拾取器件及其制造方法
JP5717329B2 (ja) * 2009-10-09 2015-05-13 キヤノン株式会社 固体撮像装置及びその製造方法
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP5441651B2 (ja) * 2009-12-07 2014-03-12 キヤノン株式会社 光電変換装置
JP5538876B2 (ja) * 2009-12-25 2014-07-02 キヤノン株式会社 固体撮像装置
JP5614993B2 (ja) * 2010-01-19 2014-10-29 キヤノン株式会社 撮像装置及び固体撮像素子の駆動方法
JP5713266B2 (ja) * 2010-02-05 2015-05-07 国立大学法人静岡大学 固体撮像装置、画素信号を読み出す方法、画素
JP5521682B2 (ja) 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5535685B2 (ja) * 2010-02-26 2014-07-02 パナソニック株式会社 固体撮像装置及び駆動方法
JP5499789B2 (ja) * 2010-03-11 2014-05-21 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2011204878A (ja) 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
JP5601001B2 (ja) 2010-03-31 2014-10-08 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2011216673A (ja) 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5641287B2 (ja) 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP5671830B2 (ja) 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5505709B2 (ja) * 2010-03-31 2014-05-28 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2011222708A (ja) 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5585232B2 (ja) 2010-06-18 2014-09-10 ソニー株式会社 固体撮像装置、電子機器
FR2961631B1 (fr) * 2010-06-18 2012-07-27 E2V Semiconductors Capteur d'image a pixel a six transistors
JP2012010293A (ja) * 2010-06-28 2012-01-12 Panasonic Corp 固体撮像素子
JP2012060076A (ja) * 2010-09-13 2012-03-22 Panasonic Corp 固体撮像装置およびその製造方法
US8605181B2 (en) * 2010-11-29 2013-12-10 Teledyne Dalsa B.V. Pixel for correlated double sampling with global shutter
JP5673063B2 (ja) 2010-12-15 2015-02-18 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP5744543B2 (ja) * 2011-01-31 2015-07-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
GB2487740A (en) * 2011-02-01 2012-08-08 Cmosis Nv High Dynamic Range Pixel Structure
US8946795B2 (en) * 2011-03-17 2015-02-03 Omnivision Technologies, Inc. Backside-illuminated (BSI) image sensor with reduced blooming and electrical shutter
FR2973160B1 (fr) 2011-03-23 2013-03-29 E2V Semiconductors Capteur d'image a multiplication d'electrons
JP2012199489A (ja) * 2011-03-23 2012-10-18 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5657456B2 (ja) * 2011-03-31 2015-01-21 本田技研工業株式会社 固体撮像装置
JP5635937B2 (ja) 2011-03-31 2014-12-03 本田技研工業株式会社 固体撮像装置
JP5635938B2 (ja) 2011-03-31 2014-12-03 本田技研工業株式会社 固体撮像装置
JP5660959B2 (ja) 2011-03-31 2015-01-28 本田技研工業株式会社 受光装置
JP5829036B2 (ja) 2011-03-31 2015-12-09 本田技研工業株式会社 単位画素の信号加算方法
JP5821315B2 (ja) 2011-06-21 2015-11-24 ソニー株式会社 電子機器、電子機器の駆動方法
JP2013005396A (ja) 2011-06-21 2013-01-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5780025B2 (ja) * 2011-07-11 2015-09-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
TWI505453B (zh) 2011-07-12 2015-10-21 Sony Corp 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
JP5508355B2 (ja) * 2011-07-26 2014-05-28 シャープ株式会社 固体撮像装置およびその製造方法、並びに電子情報機器
US20130027596A1 (en) * 2011-07-27 2013-01-31 Chung Chun Wan Color imaging using time-multiplexed light sources and monochrome image sensors with multi-storage-node pixels
CN102394239A (zh) * 2011-11-24 2012-03-28 上海宏力半导体制造有限公司 Cmos图像传感器
JP5657516B2 (ja) * 2011-12-27 2015-01-21 本田技研工業株式会社 画素駆動装置及び画素駆動方法
JP2013143729A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像素子、撮像装置、電子機器および撮像方法
US9490373B2 (en) 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
JP6012197B2 (ja) * 2012-02-17 2016-10-25 キヤノン株式会社 撮像装置及び撮像装置の駆動方法
JP2013211615A (ja) 2012-03-30 2013-10-10 Sony Corp 固体撮像素子、固体撮像素子の駆動方法、および電子機器
JP2013225734A (ja) * 2012-04-20 2013-10-31 Sony Corp 固体撮像装置および電子機器
WO2013176007A1 (ja) 2012-05-25 2013-11-28 ソニー株式会社 撮像素子、駆動方法、および電子装置
JP2014209696A (ja) * 2012-07-23 2014-11-06 ソニー株式会社 固体撮像装置、信号読み出し方法、および電子機器
JP2014039159A (ja) 2012-08-16 2014-02-27 Sony Corp 固体撮像装置および駆動方法、並びに電子機器
JP2014060519A (ja) 2012-09-14 2014-04-03 Sony Corp 固体撮像素子及びその制御方法、並びに電子機器
JP2014063889A (ja) * 2012-09-21 2014-04-10 Sony Corp 固体撮像素子および方法、並びに、電子機器
KR101352436B1 (ko) * 2012-10-31 2014-01-20 주식회사 동부하이텍 이미지 센서
KR20140092712A (ko) * 2013-01-16 2014-07-24 삼성전자주식회사 센싱 픽셀 및 이를 포함하는 이미지 센서
KR102333239B1 (ko) * 2013-01-16 2021-12-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
FR3002691B1 (fr) * 2013-02-28 2016-10-28 E2V Semiconductors Capteur d'image avec grille d'anti-eblouissement
US9293500B2 (en) 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9041837B2 (en) 2013-03-05 2015-05-26 Apple Inc. Image sensor with reduced blooming
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9549099B2 (en) 2013-03-12 2017-01-17 Apple Inc. Hybrid image sensor
US9319611B2 (en) 2013-03-14 2016-04-19 Apple Inc. Image sensor with flexible pixel summing
US11322533B2 (en) 2013-03-14 2022-05-03 Sony Semiconductor Solutions Corporation Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency
JP2014183206A (ja) 2013-03-19 2014-09-29 Sony Corp 固体撮像装置および固体撮像装置の駆動方法ならびに電子機器
CN103311260A (zh) * 2013-06-08 2013-09-18 上海集成电路研发中心有限公司 Cmos图像传感器、其像素单元及像素单元制备方法
JP2015023250A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
US9224768B2 (en) 2013-08-05 2015-12-29 Raytheon Company Pin diode structure having surface charge suppression
JP2015053411A (ja) 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6304738B2 (ja) * 2013-09-18 2018-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器
JP6138661B2 (ja) 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9596420B2 (en) 2013-12-05 2017-03-14 Apple Inc. Image sensor having pixels with different integration periods
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
TWI539816B (zh) 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
JP2015149672A (ja) * 2014-02-07 2015-08-20 キヤノン株式会社 光電変換装置及び光電変換システム
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
JP6094511B2 (ja) * 2014-02-25 2017-03-15 ソニー株式会社 撮像素子および撮像装置
FR3018653B1 (fr) * 2014-03-11 2016-03-04 E2V Semiconductors Procede de capture d'image avec reduction de courant d'obscurite et faible consommation
US9232150B2 (en) 2014-03-12 2016-01-05 Apple Inc. System and method for estimating an ambient light condition using an image sensor
US9277144B2 (en) 2014-03-12 2016-03-01 Apple Inc. System and method for estimating an ambient light condition using an image sensor and field-of-view compensation
US9584743B1 (en) 2014-03-13 2017-02-28 Apple Inc. Image sensor with auto-focus and pixel cross-talk compensation
JP5968350B2 (ja) * 2014-03-14 2016-08-10 キヤノン株式会社 撮像装置、および、撮像システム
CN104934491B (zh) * 2014-03-19 2017-06-06 中芯国际集成电路制造(上海)有限公司 光电二极管、其制作方法及图像传感器件
US9497397B1 (en) 2014-04-08 2016-11-15 Apple Inc. Image sensor with auto-focus and color ratio cross-talk comparison
US9538106B2 (en) 2014-04-25 2017-01-03 Apple Inc. Image sensor having a uniform digital power signature
JP2015213274A (ja) * 2014-05-07 2015-11-26 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
KR102191245B1 (ko) 2014-06-20 2020-12-15 삼성전자주식회사 이미지 센서 구동 방법, 이를 채용한 이미지 센서 및 이를 포함하는 휴대용 전자 기기
KR102253003B1 (ko) * 2014-07-11 2021-05-17 삼성전자주식회사 이미지 센서의 픽셀 어레이 및 이미지 센서
WO2016017305A1 (ja) * 2014-07-31 2016-02-04 ソニー株式会社 画素回路、半導体光検出装置および放射線計数装置
JP2016066766A (ja) * 2014-09-26 2016-04-28 ソニー株式会社 固体撮像装置、および電子装置
US9780138B2 (en) 2014-11-26 2017-10-03 Caeleste Cvba Three level transfer gate
BE1023468B1 (nl) * 2014-11-26 2017-03-29 Caeleste Cvba Overdrachtsstuurelektrode met drie niveaus
US9560296B2 (en) * 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
JP6547158B2 (ja) * 2014-12-08 2019-07-24 株式会社ブルックマンテクノロジ 光検出素子及び固体撮像装置
JP6700723B2 (ja) * 2014-12-17 2020-05-27 キヤノン株式会社 撮像装置及び撮像素子の駆動方法
US9912886B2 (en) * 2014-12-17 2018-03-06 Canon Kabushiki Kaisha Image capturing apparatus and driving method of image sensor
FR3031237B1 (fr) * 2014-12-29 2016-12-23 E2V Semiconductors Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons
JP6749592B2 (ja) * 2015-01-14 2020-09-02 国立大学法人豊橋技術科学大学 化学・物理現象検出装置
JP2016181532A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 固体撮像装置、及び、電子機器
JP6593435B2 (ja) * 2015-03-25 2019-10-23 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US9819882B2 (en) 2015-06-05 2017-11-14 Caeleste Cvba Global shutter high dynamic range sensor
US9578265B2 (en) * 2015-06-11 2017-02-21 Stmicroelectronics (Grenoble 2) Sas Double charge storage area image capture device pixel structure
FR3039928B1 (fr) * 2015-08-03 2019-06-07 Teledyne E2V Semiconductors Sas Procede de commande d'un capteur d'image a pixels actifs
JP6664175B2 (ja) * 2015-09-11 2020-03-13 キヤノン株式会社 撮像装置及び撮像装置の製造方法
FR3046897B1 (fr) * 2016-01-19 2018-01-19 Teledyne E2V Semiconductors Sas Procede de commande d'un capteur d'image a pixels actifs
JP2017143189A (ja) * 2016-02-10 2017-08-17 ルネサスエレクトロニクス株式会社 固体撮像素子
JP2017163010A (ja) 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
JPWO2017203839A1 (ja) 2016-05-24 2019-03-22 ソニー株式会社 固体撮像素子および撮像装置
JP6289554B2 (ja) * 2016-07-06 2018-03-07 キヤノン株式会社 撮像装置、および、撮像システム
US10438987B2 (en) 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
JP7083608B2 (ja) * 2016-09-29 2022-06-13 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6750876B2 (ja) * 2016-10-07 2020-09-02 キヤノン株式会社 固体撮像装置及びその駆動方法
CN109923857B (zh) * 2016-11-14 2021-05-11 富士胶片株式会社 摄像装置、摄像方法及记录介质
JP7002893B2 (ja) * 2016-12-13 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
CN110235024B (zh) 2017-01-25 2022-10-28 苹果公司 具有调制灵敏度的spad检测器
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
KR101867345B1 (ko) * 2017-02-20 2018-06-18 (주)픽셀플러스 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
CN107018341B (zh) * 2017-04-14 2020-04-03 中国科学院长春光学精密机械与物理研究所 一种tdi ccd图像传感器以及驱动方法
WO2018198691A1 (ja) 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
WO2019127577A1 (zh) * 2017-12-30 2019-07-04 深圳信炜科技有限公司 感光装置的光感测方法
JP2019169501A (ja) * 2018-03-22 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
JP7150469B2 (ja) * 2018-05-17 2022-10-11 キヤノン株式会社 撮像装置及び撮像システム
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
JP2020043413A (ja) * 2018-09-07 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
CN109904183B (zh) * 2019-02-25 2021-08-31 德淮半导体有限公司 图像传感器及其形成方法
JP2020181932A (ja) * 2019-04-26 2020-11-05 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining
JP2021010075A (ja) * 2019-06-28 2021-01-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
TWI730868B (zh) * 2020-08-06 2021-06-11 力晶積成電子製造股份有限公司 互補式金氧半導體影像感測器
WO2022030588A1 (ja) * 2020-08-07 2022-02-10 株式会社 Rosnes 撮像装置
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
WO2023184265A1 (zh) * 2022-03-30 2023-10-05 北京小米移动软件有限公司 固体拍摄装置、以及具备固体拍摄装置的拍摄装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0809303A1 (en) * 1996-05-22 1997-11-26 Eastman Kodak Company A color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk
US20050110093A1 (en) * 2003-11-26 2005-05-26 Altice Peter P.Jr. Anti-blooming storage pixel
US20060102938A1 (en) * 2004-11-18 2006-05-18 Park Young-Hoon CMOS image sensor providing uniform pixel exposure and method of fabricating same
TWI287294B (en) * 2005-01-05 2007-09-21 Sony Corp Solid-state imaging device and method for fabricating same
WO2007142171A1 (ja) * 2006-06-03 2007-12-13 Nikon Corporation 固体撮像素子及びこれを用いた撮像装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268764A (ja) * 1991-02-25 1992-09-24 Sony Corp 固体撮像装置
JPH0661465A (ja) 1992-08-11 1994-03-04 Mitsubishi Electric Corp 赤外線撮像素子
US5867212A (en) * 1994-09-30 1999-02-02 Fuji Photo Film Co., Ltd. Solid-state image pickup device using charge coupled devices with vacant packet transfer
EP1662773B1 (en) * 1997-08-15 2014-01-22 Sony Corporation Solid-state image sensor and method of driving same
JP3927696B2 (ja) * 1998-08-05 2007-06-13 キヤノン株式会社 撮像装置
JP3592106B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
US20060020281A1 (en) 2000-10-13 2006-01-26 Smith Robert C Valve assembly including diameter reduction structure for trocar
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
CN1330172C (zh) * 2002-11-12 2007-08-01 松下电器产业株式会社 固态图像传感器件及使用该固态图像传感器件的照相机
JP4281375B2 (ja) * 2003-02-19 2009-06-17 ソニー株式会社 Ｃｍｏｓ固体撮像装置およびその駆動方法
JP4300872B2 (ja) 2003-05-09 2009-07-22 株式会社ニコン 増幅型固体撮像素子
US7115923B2 (en) * 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
US7045754B2 (en) 2004-03-30 2006-05-16 Omnivision Technologies, Inc. Hybrid charge coupled CMOS image sensor having an amplification transistor controlled by a sense node
US7800675B2 (en) * 2004-08-25 2010-09-21 Aptina Imaging Corporation Method of operating a storage gate pixel
DE102004050955A1 (de) 2004-10-20 2006-04-27 Byk-Chemie Gmbh Alkoxylierte Epoxyd-Amin-Addukte und deren Verwendung
JP2006217421A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4459064B2 (ja) * 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
US7399951B2 (en) * 2005-03-29 2008-07-15 Konica Minolta Holdings, Inc. Solid-state image-sensing device
JP2006311515A (ja) * 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
US7361877B2 (en) * 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter
KR100660866B1 (ko) * 2005-06-20 2006-12-26 삼성전자주식회사 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
JP4862473B2 (ja) * 2005-10-28 2012-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7605440B2 (en) * 2006-04-07 2009-10-20 Aptina Imaging Corporation Pixel cell isolation of charge storage and floating diffusion regions using doped wells
JP4793110B2 (ja) * 2006-06-12 2011-10-12 株式会社ニコン 固体撮像装置
US7763913B2 (en) 2006-12-12 2010-07-27 Aptina Imaging Corporation Imaging method, apparatus, and system providing improved imager quantum efficiency
US7920193B2 (en) * 2007-10-23 2011-04-05 Aptina Imaging Corporation Methods, systems and apparatuses using barrier self-calibration for high dynamic range imagers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0809303A1 (en) * 1996-05-22 1997-11-26 Eastman Kodak Company A color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk
US20050110093A1 (en) * 2003-11-26 2005-05-26 Altice Peter P.Jr. Anti-blooming storage pixel
US20060102938A1 (en) * 2004-11-18 2006-05-18 Park Young-Hoon CMOS image sensor providing uniform pixel exposure and method of fabricating same
TWI287294B (en) * 2005-01-05 2007-09-21 Sony Corp Solid-state imaging device and method for fabricating same
WO2007142171A1 (ja) * 2006-06-03 2007-12-13 Nikon Corporation 固体撮像素子及びこれを用いた撮像装置

Also Published As

Publication number Publication date
US20140015012A1 (en) 2014-01-16
JP2009268083A (ja) 2009-11-12
EP2654081A2 (en) 2013-10-23
KR101531657B1 (ko) 2015-06-25
US20120327278A1 (en) 2012-12-27
EP2654081A3 (en) 2014-01-29
US8284282B2 (en) 2012-10-09
EP2107610A3 (en) 2011-06-08
TW201309005A (zh) 2013-02-16
KR20090105871A (ko) 2009-10-07
US20090251582A1 (en) 2009-10-08
CN101562707B (zh) 2013-07-24
JP5568880B2 (ja) 2014-08-13
EP2654081B1 (en) 2017-05-17
TW201002057A (en) 2010-01-01
US8934036B2 (en) 2015-01-13
CN102209206A (zh) 2011-10-05
TWI444039B (zh) 2014-07-01
CN101562707A (zh) 2009-10-21
EP2107610B1 (en) 2017-03-15
US8570410B2 (en) 2013-10-29
EP2107610A2 (en) 2009-10-07

Similar Documents

Publication Publication Date Title
TWI495310B (zh) 固態成像裝置，其驅動方法，及電子裝備
US10567691B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10694121B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9479715B2 (en) Solid-state imaging device, method of driving the same, and electronic system including the device
US10313613B2 (en) High dynamic range image sensors with flicker and fixed pattern noise mitigation
US8890982B2 (en) Solid-state imaging device and driving method as well as electronic apparatus
JP2014060519A (ja) 固体撮像素子及びその制御方法、並びに電子機器
US9985060B2 (en) Image pickup apparatus, image pickup system, and image pickup apparatus driving method
JP2011216969A (ja) 固体撮像素子および駆動方法、並びに電子機器
US8854506B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus using the same
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2011216961A (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
CN112291490B (zh) 成像系统及使用图像像素生成具有降低的暗电流噪声的图像信号的方法
JP2014042343A (ja) 固体撮像素子および駆動方法、並びに電子機器