WO2022030588A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2022030588A1
WO2022030588A1 PCT/JP2021/029148 JP2021029148W WO2022030588A1 WO 2022030588 A1 WO2022030588 A1 WO 2022030588A1 JP 2021029148 W JP2021029148 W JP 2021029148W WO 2022030588 A1 WO2022030588 A1 WO 2022030588A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
pixel
signal holding
light receiving
image pickup
Prior art date
Application number
PCT/JP2021/029148
Other languages
English (en)
French (fr)
Inventor
琢己 山口
研一 下邨
史朗 出口
Original Assignee
株式会社 Rosnes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 Rosnes filed Critical 株式会社 Rosnes
Priority to US18/040,757 priority Critical patent/US20230290791A1/en
Priority to JP2022541731A priority patent/JPWO2022030588A1/ja
Publication of WO2022030588A1 publication Critical patent/WO2022030588A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present invention relates to an image pickup device, and more particularly to an image pickup device in which a plurality of pixels having a plurality of signal holding units are arranged, or an electronic device provided with the image pickup device.
  • the conventional CCD can realize a surface-sequential reading method that can simultaneously read the charge of the light receiving part to the vertical CCD in the pixel in all the pixels, and has the feature that image distortion does not occur when imaging a high-speed subject. be.
  • CMOS image sensors for mobile phones and the like are required to have a high pixel count, so pixels with a simple configuration that can be miniaturized are adopted, and a line-sequential reading method that reads out the charge of the light receiving part line by line is used. It has become mainstream.
  • the line-sequential reading method has a drawback that image distortion occurs when a high-speed subject is imaged.
  • FIG. 13 is a diagram of pixels of a conventional general CMOS image sensor.
  • the pixel 1 has a simple structure composed of only the light receiving unit 2 and the output unit 3 of the photodiode (PD).
  • the shape indicating the boundary region of the pixel 1 is generally a square, and in the case of FIG. 13, the vertical pixel dimension and the horizontal pixel dimension are the same.
  • FIG. 14 is a layout diagram of a CMOS image sensor in which conventional rectangular pixels are arranged vertically and horizontally.
  • the pixels 1 are arranged in a matrix in the vertical axis (V) direction and the horizontal axis (H) direction, respectively, with the pitch of the vertical dimension of the pixel and the pitch of the horizontal dimension of the pixel.
  • the signal due to the charge of the light receiving unit 2 of the pixel 1 of each column (Y, Y + 1, Y + 2, Y + 3) in the X row is read out from the output unit 3 of each pixel to the outside of the CMOS sensor through the vertical signal line 4.
  • the pixel signals for each row are read out in the order of X + 1, X + 2, X + 3.
  • the method of reading in the order of the rows of X, X + 1, X + 2, and X + 3 is called a line-sequential reading method.
  • FIG. 14 shows the case where the pixel boundary area is a square pixel, but even if the pixel boundary area is rectangular, rhombic, trapezoidal, or curved, the vertical axis (V) direction and the horizontal axis ( The same applies to the case where the pitches of the vertical dimensions of the pixels and the pitches of the horizontal dimensions of the pixels are arranged in a rectangular pattern in the H) direction, respectively.
  • FIG. 15 is a circuit diagram of pixels of a line-sequential reading method.
  • the transfer transistor wiring 6 in the pixel is common to each row shown in FIG. 14, and the charge Q1 of the light receiving unit 2 corresponding to each pixel in each row is simultaneously read out to the FD 7 by the reading operation.
  • the reset transistor 8 is turned on and the voltage V of the FD 7 is reset.
  • the pixel reading operation is completed.
  • the vertical signal line 4 in FIG. 15 is common to the pixels in the rows X, X + 1, X + 2, and X + 3 in the Y column of FIG.
  • the row selection transistor wiring 13 in FIG. 15 is common to the pixels in the columns Y, Y + 1, Y + 2, and Y + 3 in the X column of FIG.
  • FIG. 16 is a cross-sectional structure of a semiconductor of a pixel of a CMOS image sensor.
  • the electric charge Q1 generated in the light receiving unit 2 is held by the N-type semiconductor of the light receiving unit 2 formed in the semiconductor substrate 14.
  • the reason why the light receiving unit 2 is an N-type semiconductor is that when a positive voltage is applied to the transfer transistor wiring 6 and the transfer transistor of the transfer unit 5 is turned on, the N-type semiconductor region of the light receiving unit 2 is exposed. This is to completely deplete and completely transfer all of the charge Q1 of the light receiving unit 2 to the FD7. As a result, the remaining charge Q1 is not generated in the light receiving unit 2, so that the charge that becomes the afterimage of the light receiving unit 2 can be eliminated.
  • the P-type semiconductor portion on the semiconductor surface of the light receiving unit 2 plays a role of suppressing the leak charge generated from the defect on the semiconductor surface, and the P-type semiconductor is placed on the semiconductor surface of the upper layer of the N-type semiconductor of the light receiving unit 2.
  • the generated structure is called an embedded photodiode, which is the structure used in most products in general-purpose CMOS image sensors.
  • the line-sequential reading method of reading the electric charge of the light receiving portion line by line is mainly performed by using the structures of FIGS. 14, 15, and 16.
  • the electric charge in the FD7 of the output unit 3 in the pixel of the X row is converted into a voltage via the output transistor 11. Then, it is read out as a signal from the vertical signal line 4. Similar to row X, the signal voltage can be read from the CMOS image sensor in the order of rows X + 1, X + 2, and X + 3.
  • the electric charge of each pixel 1 of the CMOS image sensor is read out to the output unit 3 at the same time, so that the same operation as when the electric charge of each pixel of the CCD is read out to the vertical CCD can be realized, and the image distortion can be realized. Does not occur.
  • the time Z3 when the charge of the FD7 of the output unit 3 of the X + 3 row is converted into a voltage and read out is a late time.
  • the time during which the electric charge of the light receiving unit 2 is held in the FD7 in the X row is (Z0-Z).
  • the time during which the charge of the light receiving unit 2 is held in the FD7 is (Z3-Z)
  • the time during which the charge of the light receiving unit 2 is held in the FD7 is (Z3-Z)
  • the rows of X and X + 3 the time during which the charge of the light receiving unit 2 is held in the FD7. Will be different.
  • the FD7 is an N + type semiconductor semiconductor having a high N-type impurity concentration, because the ohmic contact for connecting the semiconductor of the FD7 and the metal wiring toward the output transistor 11 without any obstacle is performed. This is to realize it.
  • This is an N + type semiconductor because the source and drain of a general N-type MOS transistor are connected to metal wiring, and has the same structure.
  • N + type semiconductors since silicon (Si) semiconductors contain many N-type impurities such as arsenic (As) whose atomic radius is different from that of Si, the difference in atomic radius between Si and As is inside the Si semiconductor. Distortion occurs due to the above, and many defects are generated in the Si semiconductor.
  • the leak charge generated from the defective portion is mixed in the signal charge read from the light receiving unit 2. The amount of the leak charge mixed in increases proportionally as the signal charge read from the light receiving unit 2 is held in the FD 7 for a longer period of time.
  • the time in the X + 3 row (Z3-Z) in which the charge of the light receiving unit 2 is held in the FD7 is considerably longer than that in the X row (Z0-Z), and the time in the X + 3 row is considerably longer.
  • the noise charge due to the leak charge of is extremely large. For example, if the read time of one frame of the CMOS image sensor in FIG. 14 is 1/30 second, the time in the first X line is (Z0-Z) and the time in the last X + 3 line (Z3-Z). The difference from is a long time excluding the vertical blanking period from 1/30 second of one frame time.
  • the leak charge is proportional to the time, in the FD7 of the pixel in the row of X + 3, a considerably large amount of leak charge is mixed in the charge Q1 of the light receiving unit 2, so that the signal charge S (Signal) of the light receiving unit 2 and the signal charge S (Signal) of the light receiving unit 2 are generated.
  • the SN (Signal to Noise), which indicates the ratio to the noise charge N (Noise) due to the leak charge, becomes considerably worse.
  • the SN of the pixels is poor in the order of the rows of X, X + 1, X + 2, and X + 3, and the image quality is strongly deteriorated in the lower region of the image.
  • the SN is poor due to the influence of noise, and it has not been put into practical use.
  • CMOS image sensor that realizes a surface-sequential reading method that replaces a CCD has been commercialized.
  • the charge holding type In the case of the charge holding type, an area of capacitance for holding the charge is required, and in the case of the voltage holding type, a circuit using a large number of transistors is required to convert the charge into a voltage.
  • a charge holding type in which a region for holding a signal from the light receiving unit 2 is relatively small is often adopted.
  • FIG. 17 is a diagram of pixels of a conventional charge-holding type global shutter type CMOS image sensor.
  • a signal holding unit 15 is provided between the light receiving unit 2 and the output unit 3.
  • FIG. 18 is an arrangement diagram of a CMOS image sensor in which charge-holding type global shutter type pixels are arranged vertically and horizontally.
  • the electric charge Q1 of the light receiving unit 2 is simultaneously transferred to the signal holding unit 15 at the same time in all the pixels.
  • the electric charge of the signal holding unit 15 in each line of X, X + 1, X + 2, X + 3 is a CMOS image for each line in the order of X, X + 1, X + 2, X + 3 via the output unit 3 and the vertical signal line 4. Read from the sensor.
  • FIG. 19 is a circuit diagram of pixels of a charge retention type global shutter type CMOS image sensor.
  • a capacitance C2 serving as a signal holding unit 15 is arranged between the light receiving unit 2 and the output unit 3.
  • a positive voltage is applied to the transfer transistor wiring 6 and the transfer transistor of the transfer unit 5 is turned on, so that the charge Q1 of the light receiving unit 2 is transferred to the capacitance C2 of the signal holding unit 15 at the same time. ..
  • CMOS image sensor having a plurality of signal holding units 15 has been proposed by utilizing the principle of the global shutter method. With this structure, it is possible to realize a global shutter type CMOS image sensor capable of reading signals for a plurality of frames from the signal holding unit 15 in the pixel at high speed. This structure is also used as a CMOS image sensor for ToF (Time of Structure) that measures a distance.
  • ToF Time of Structure
  • FIG. 20 is a cross-sectional structural diagram of a pixel having a signal holding portion structure using an N + type semiconductor.
  • the capacity C2 of the signal holding unit 15 is increased in capacity by using an N + type semiconductor so that the charge Q1 of the light receiving unit 2 can be sufficiently held, and is larger than the capacity C1 of the FD7.
  • the transistor of the transfer unit 5 is turned on, the charge Q1 of the light receiving unit 2 is transferred to the signal holding unit 15 of the N + type semiconductor.
  • FIG. 21 is a cross-sectional structural diagram of a pixel having a signal holding portion structure using a MIM capacity (Metal-Insulator-Metal). It is a MIM capacity in which an insulating layer Insulator (I) is formed between a metal Metal (M-1) and a metal Metal (M-2).
  • MIM capacity Metal-Insulator-Metal
  • the M-1 side is an electrode for holding the charge of the light receiving unit 2
  • the M-2 side is a zero voltage (GND).
  • the transistor of the transfer unit 5 When the transistor of the transfer unit 5 is turned on, the charge Q1 of the light receiving unit 2 is transferred to the N + type semiconductor having a MIM capacity in contact with the transfer unit 5, and then held by M-1 via wiring.
  • V1 C2 ⁇ (C1 + C2)
  • V2 C2 ⁇ (C1 + C2)
  • Q1 ⁇ C2) Q1 ⁇ (C1 + C2)
  • the structure of the signal holding unit 15 using the N + type semiconductor shown in FIG. 20 and the structure of the signal holding unit 15 using the MIM capacity of FIG. 21 are both N + inside the signal holding unit 15 as in the case of the FD7. Since there is a type semiconductor region, there is a problem that the leak charge generated in the N + type semiconductor region of the signal holding unit 15 is mixed in the charge Q1 of the light receiving unit 2, resulting in poor SN.
  • FIG. 22 is a cross-sectional structure diagram of a pixel having a signal holding portion structure using a MOS type capacitance.
  • the structure of FIG. 22 is designed to completely transfer all the charges Q1 of the light receiving unit 2 from the signal holding unit 15 to the FD7 after all the charges Q1 of the light receiving unit 2 are held by the signal holding unit 15.
  • the MOS type capacitance of the signal holding unit 15 has a configuration in which an N-type semiconductor is arranged under the electrode 18 of the MOS type capacitance.
  • FIG. 22 since the N-type semiconductor is used for the signal holding unit 15 and the number of N-type impurities is small, the leak charge caused by the N-type impurities can be reduced. Therefore, as shown in FIGS. 20 and 21, the SN of the signal holding unit 15 can be improved as compared with the case of the N + type semiconductor.
  • the charge Q1 of the light receiving unit 2 is transferred to the N-type semiconductor region of the signal holding unit 15. After that, a zero or negative voltage is applied to the transfer transistor wiring 6 of the transfer unit 5 and the electrode 18 of the MOS type capacitance, and the charge Q1 of the light receiving section 2 becomes the N-type semiconductor region under the electrode 18 of the MOS type capacitance. Is held in.
  • the leak charge generated on the surface of the N-type semiconductor of the signal holding unit 15 can be suppressed, so that the signal holding unit 15 can be suppressed. It is possible to prevent the leakage charge from being mixed in the charge Q1 accumulated in the battery, and it is possible to realize a good SN.
  • a positive voltage is applied to the readout transistor wiring 17 of the readout unit 16 all the charges Q1 held in the N-type semiconductor region are read out to the FD7.
  • the V1 voltage is the same as that of the CMOS image sensor of the line sequential reading method shown in FIG. Therefore, compared to both the structure of the signal holding unit 15 using the N + type semiconductor of FIG. 20 and the structure of the signal holding unit 15 using the MIM capacity of FIG. 21.
  • the structure of the signal holding unit 15 using the MOS type capacitance of FIG. 22 there is no decrease in the conversion voltage.
  • the efficiency of being transferred from the light receiving unit 2 to the FD 7 and converted into the voltage V1 is advantageous, and a large signal can be taken out.
  • the signal holding using the MOS type capacitance of FIG. 22 has an advantage that the efficiency of being transferred from the light receiving unit 2 to the FD7 and converted into the voltage V1 is good, and the leakage charge is small, so that the SN is high.
  • FIG. 23-1 is a pixel in which the light receiving unit, the signal holding unit, and the output unit are linearly arranged on the four sides of the light receiving unit.
  • the light receiving unit 2 has a quadrangular shape having four sides parallel to each of the sides of the square pixel 1.
  • the signal holding unit 15 (15-1, 15-2, 15-3, 15-4) and the output unit 3 (3-1, 3-2, 3-3, 4-4) are rectangular light receiving units.
  • the light receiving unit, the signal holding unit, and the output unit are arranged linearly in this order in the direction perpendicular to each of the four sides of 2.
  • the signal holding unit 15 can move from the light receiving unit 2 to the signal holding unit 15.
  • the transfer of the electric charge to be transferred to -1 and the transfer of the electric charge from the signal holding unit 15-1 to the output unit 3-1 are easy, and both transfer efficiencies can be improved. Therefore, afterimages can be eliminated on the image.
  • this configuration has a drawback that the invalid area 19 in which nothing is arranged at the four corners of the pixel 1 becomes wide, and it is difficult to reduce the size, increase the SN, increase the sensitivity, and increase the resolution of the pixel 1. There is.
  • FIG. 23-2 is a pixel in which the light receiving unit and the signal holding unit are arranged in the direction perpendicular to each side of the four sides of the rectangular light receiving unit 2, and the output unit is further arranged at a position rotated by 90 degrees.
  • the electric charge of the light receiving unit 2 is linearly transferred to the signal holding unit 15-1, and then bent in the direction of 90 degrees perpendicular to the linear shape from the signal holding unit 15-1. It is transferred to the output unit 3-1.
  • This structure has an advantage that the invalid regions 19 at the four corners can be narrowed to some extent, and is the configuration shown in Patent Document 1.
  • the electric charge of the light receiving unit 2 needs to be transferred from the light receiving unit 2 to the signal holding unit 15-1, it needs to be bent in a direction perpendicular to the output unit 3-1 from the signal holding unit 15-1 and transferred.
  • the charge transfer efficiency is deteriorated, a charge residue is generated in the signal holding unit 15-1, and an afterimage is generated on the image.
  • the signal holding unit using the MOS type capacitance shown in FIG. 22 since it is necessary to transfer all the charges of the light receiving unit 2, if the transfer efficiency deteriorates, a particularly large afterimage problem arises.
  • the pixel structure of FIG. 23-1 has a big problem in the invalid region 19, and the problem is to make the pixel 1 smaller, have a higher SN, have a higher sensitivity, and have a higher resolution.
  • the pixel structure of FIG. 23-2 has a problem of charge transfer efficiency and a problem of afterimage. Therefore, the pixel structures of FIGS. 23-1 and 23-2 have a drawback that both the problem of the invalid area 19 and the problem of transfer efficiency cannot be solved at the same time.
  • Patent Document 2 and Patent Document 3 propose means for solving the problems of sensitivity and resolution. These documents relate to a CMOS image sensor in which a plurality of rectangular pixels are arranged vertically and horizontally, and the pixels are arranged in a honeycomb arrangement or a clear bit arrangement in which the pixels are rotated by 45 degrees. This structure is a method of simply rotating the pixel by 45 degrees, which is a well-known method for CCD pixels, and some ingenuity is required for further high sensitivity and high resolution. be.
  • the drive voltage is as low as 3.3 V as compared with the transfer voltage of the CCD of 12 V, so that the charge of the light receiving unit is signaled from the light receiving unit. It was difficult to eliminate the afterimage by setting the transfer efficiency of the charge to be transferred to the holding unit and the transfer efficiency of the charge from the signal holding unit to the output unit to 100%. Further, in a CMOS image sensor having a plurality of sets of signal holding units and output units in one pixel, miniaturization, high SN, high sensitivity, high resolution, and low afterimage have been further problems.
  • An object of the present invention is to reduce the afterimage of a pixel having a signal holding unit and an output unit adjacent to the light receiving unit, and to transfer the charge of the light receiving unit to the output unit via the signal holding unit with good transfer efficiency. It is an object of the present invention to provide an image pickup device capable of realizing miniaturization, high SN, high sensitivity, and high resolution, or an electronic device provided with the image pickup device.
  • the pixels are a light receiving unit that photoelectrically converts incident light to generate a signal charge and the signal charge transferred from the light receiving unit.
  • the output unit has a signal holding unit for holding the signal and an output unit for detecting the signal charge read from the signal holding unit, and the output unit is located at any of the vertices of the pixel and the signal.
  • the holding portion is characterized in that it is located between the light receiving portion and the output portion.
  • the transfer unit and the reading unit One of them and the signal holding unit are characterized in that they are linearly arranged between the light receiving unit and the output unit.
  • the transfer unit is characterized in that it is arranged linearly between the light receiving unit and the output unit.
  • the electrode of the signal holding unit and the electrode of the transfer unit are integrated, or the electrode of the signal holding unit and the electrode of the transfer unit are common. It is characterized in that the configuration is such that a voltage is applied.
  • the signal holding portion has a configuration in which an N-type semiconductor layer is used for signal holding in a MOS type structure composed of an electrode, an oxide film, and a semiconductor, and during a period in which the signal charge is held in the signal holding portion.
  • the voltage of the electrode portion is characterized by being a zero or a negative voltage.
  • the shape of the boundary region between the signal holding portion and the light receiving portion is characterized by having an inclination of less than 90 degrees with respect to the shape of the boundary region between the pixel and the adjacent pixel.
  • the pixels are characterized in that they are arranged in a matrix with respect to two axes intersecting at 90 degrees on the arranged plane.
  • the inclination is ⁇ 45 degrees.
  • the shape of the pixel having a plurality of vertices is a rectangle, a square, a rhombus, or a trapezoid.
  • the shape of the boundary region between the signal holding portion and the light receiving portion is a part of a polygon having an even number of sides, or a polygon having an even number of sides [180 degrees / (the even number)]. It is characterized in that it is a part of a side of a polygon rotated by the angle of, or a part of an arc.
  • the shape of the boundary region between the signal holding portion and the light receiving portion is characterized in that a concave-convex portion is provided on a part of the side of the polygon or a concave-convex portion is provided on the arc.
  • the signal holding unit is characterized by being a polygon having more sides than a quadrangle.
  • the n-th row pixel of the staggered arrangement and the n + 1st row pixel of the staggered arrangement are characterized in that they are adjacent to each other in an oblique direction with respect to the row direction.
  • the pixel is characterized by having at least two or more signal holding units.
  • the output unit is shared by two or more adjacent pixels.
  • the image pickup apparatus of the present invention has good transfer efficiency of transferring the electric charge of the light receiving unit to the output unit via the signal holding unit, and has smaller pixels, higher SN, higher sensitivity, higher resolution, and lower afterimage. It is intended to provide an image pickup apparatus capable of realizing the above.
  • a pixel in which a signal holding part and an output part are arranged in a straight line in the direction perpendicular to the four sides of the light receiving part, and a plurality of horizontally and vertically In the light receiving unit of quadrangular pixels that can be arranged, the signal holding unit is arranged in the vertical direction on the four sides of the light receiving unit, and the output unit is arranged at a position rotated by 90 degrees.
  • the transfer efficiency of transferring to the output unit is good, and it is possible to realize miniaturization, high SN, high sensitivity, high resolution, and low afterimage of the pixel.
  • An image pickup device is provided.
  • FIG. 1-1 is a diagram showing a pixel configuration of the first square of the present invention.
  • the output unit 3 is arranged in one of the four corners of the square pixel 1, and the light receiving unit 2, the signal holding unit 15, and the output unit 3 are arranged linearly. It has a structure that is similar to the above.
  • the invalid region 19 as shown in FIG. 23 can be minimized in the pixel 1.
  • the side of the light receiving unit 2 in contact with the signal holding unit 15 is formed with an inclination ⁇ of less than 90 degrees with respect to the side perpendicular to the pixel 1.
  • the electric charge Q1 of the light receiving unit 2 that becomes a signal can be linearly transferred from the light receiving unit 2 to the output unit 3 via the signal holding unit 15.
  • the charge transfer efficiency of transferring the charge Q1 of the light receiving unit 2 from the light receiving unit 2 to the signal holding unit 15 and the signal holding unit It is possible to make the transfer efficiency of both the charge Q1 of the light receiving unit 2 held by 15 from the signal holding unit 15 to the output unit 3 100%.
  • the output unit 3 at the corner of the pixel and setting the inclination ⁇ of the boundary region of the light receiving unit 2 in contact with the signal holding unit 15 with respect to the vertical side of the pixel 1 to 45 degrees, the light receiving unit 2 Since the direction in which the charge Q1 in the center linearly travels to the output unit 3 via the signal holding unit 15 and the side of the boundary region between the signal holding unit 15 and the light receiving unit 2 are at right angles of 90 degrees, the most. The transfer efficiency of the charge Q1 can be improved.
  • FIG. 1-2 is a diagram showing a pixel configuration of the first rhombus of the present invention.
  • the shape of the pixel 1 is different, but the light receiving unit 2, the signal holding unit 15, and the output unit 3 are exactly the same, only the periphery of the pixel is different from a square and a rhombus.
  • the direction parallel to the vertical side of the square pixel 1 in FIG. 1-1 is the vertical axis (V) direction
  • the direction parallel to the horizontal side of the square pixel 1 in FIG. 1-1 is defined as the vertical axis (V) direction. It is in the horizontal axis (H) direction.
  • the vertical side of the pixel 1 and the side of the light receiving unit 2 are parallel, and in the diamond-shaped pixel 1 of FIG. 1-2, the vertical axis (V) and the light receiving unit 2 The sides are parallel to each other, and the light receiving unit 2, the signal holding unit 15, and the output unit 3 have exactly the same configuration.
  • the electric charge Q1 at the center of the light receiving unit 2 is formed by inclining the side of the boundary region of the light receiving unit 2 in contact with the signal holding unit 15 by 45 degrees with respect to the vertical axis (V). Is 90 degrees perpendicular to the direction in which the electric charge linearly travels to the output unit 3 via the signal holding unit 15 and the side of the boundary region between the signal holding unit 15 and the light receiving unit 2, so that the same as in FIG. 1-1.
  • the transfer efficiency of the charge Q1 can be improved most.
  • the electric charge of the light receiving unit 2 is set by setting the inclination ⁇ formed by the side of the boundary region between the signal holding unit 15 of the pixel 1 and the light receiving unit 2 and the vertical side of the pixel 1 to 45 degrees.
  • the transfer efficiency of Q1 can be maximized.
  • the light receiving unit is formed by setting the inclination ⁇ formed by the side of the boundary region between the signal holding unit 15 and the light receiving unit 2 of the diamond-shaped pixel 1 and the vertical axis (V) to 45 degrees.
  • the transfer efficiency of the charge Q1 of 2 can be maximized.
  • the transfer efficiency can be improved regardless of the shape of the pixel 1.
  • the configuration to be improved is the same.
  • the light receiving unit 2 and the signal holding unit are in the entire pixel area.
  • the 15 and the output unit 3 can be arranged in exactly the same manner.
  • FIG. 1-1 Pixel regions can have substantially the same shape when periodically arranged horizontally and vertically in a matrix with a pitch of similar vertical dimensions and a pitch of horizontal dimensions.
  • FIG. 1 Similar to -1, the transfer efficiency of the charge Q1 of the light receiving unit 2 can be improved. When ⁇ is 45 degrees, the transfer efficiency can be further improved.
  • the invalid region 19 is the smallest and the signal is generated. It is possible to improve the transfer efficiency of transferring the electric charge Q1 of the light receiving unit 2 to the output unit 3.
  • CMOS image sensor having a signal holding unit 15 using a MOS type capacitance can achieve 100% transfer efficiency, so that afterimages on the image are eliminated and the effect is enormous.
  • the output voltage converted from the charge Q1 of the pixel 1 can be increased.
  • FIGS. 2 and 3-1 and 3-2 are diagrams showing the configuration of a pixel 1 having a plurality of sets of signal holding units 15 and an output unit 3.
  • FIG. 2 is a diagram showing a pixel configuration having three sets of signal holding units and output units.
  • FIG. 3-1 is a diagram showing a pixel configuration having four sets of signal holding units and output units.
  • FIG. 3-2 is a diagram showing a pixel configuration having four sets of a signal holding unit having a large area and an output unit.
  • the signal holding unit 15 and the output unit 3 are arranged toward the three corners of the four corners of the quadrangular pixel 1, and unnecessary charges are applied to one corner. It is a pixel 1 in which the drain 20 to be discharged is arranged.
  • the boundary side between the signal holding unit 15 and the output unit 3 arranged toward the three corners is formed with an inclination ⁇ with respect to the vertical side of the pixel 1 as in FIG. There is.
  • the side of the boundary between the drain 20 without the signal holding unit 15 and the output unit 3 and the light receiving unit 2 need not have the same inclination ⁇ with respect to the vertical side of the square pixel 1.
  • the angle between the side of the boundary between the drain 20 and the light receiving unit 2 and the vertical side of the square pixel 1 is also set to 45 °, which is the same as the above ⁇ .
  • the drain may have an angle of 90 ° or zero, which is different from ⁇ , and there is no problem as long as it has a structure capable of discharging unnecessary charges.
  • the signal holding unit 15 and the output unit 3 are arranged from the light receiving unit 2 in the rectangular pixel 1 toward the four corners of the pixel 1. ing.
  • FIG. 3-1 shows a configuration in which the area of the signal holding unit 15 is reduced to give priority to the size of the light receiving unit 2, and the structure is focused on increasing the sensitivity.
  • the signal holding unit 15 is a quadrangle close to a trapezoid. It has the structure of.
  • FIG. 3-2 shows a configuration in which the area of the signal holding unit 15 is increased, the amount of charge that can be held by the signal holding unit 15 is increased, and the dynamic range is emphasized. It has a structure with many hexagonal sides.
  • the light receiving portion 2 of the pixel 1 of FIGS. 2 and 3-1 and 3-2 has a shape obtained by rotating a quadrangle having horizontal and vertical sides by 45 degrees, and is shown in FIGS. 23-1 and 23-2.
  • the area of the light receiving unit 2 is larger than that of the conventional light receiving unit 2 having a shape in which the quadrangle having horizontal and vertical sides is not rotated by 45 degrees. Therefore, the pixel 1 of FIGS. 2 and 3-1 and 3-2 can realize higher sensitivity than the conventional pixel 1 shown in FIGS. 23-1 and 23-2.
  • FIG. 4 is a diagram showing a pixel configuration having four sets of signal holding units, output units, transfer units, and reading units.
  • the charge Q1 of the light receiving unit 2 is retained after being transferred to the signal holding unit 15-1 when the electrode of the transfer electrode 22-1 is turned on.
  • the charge Q2 of the light receiving unit 2 is retained after being transferred to the signal holding unit 15-2 when the electrode of the transfer electrode 22-2 is turned on.
  • the charge Q3 of the light receiving unit 2 is retained after being transferred to the signal holding unit 15-3 when the electrode of the transfer electrode 22-3 is turned on.
  • the charge Q4 of the light receiving unit 2 is retained after being transferred to the signal holding unit 15-4 when the electrode of the transfer electrode 22-4 is turned on.
  • the charge Q1 held by the signal holding unit 15-1 is read out to the output unit 3-1 when the reading unit 21-1 is turned on.
  • the charge Q2 held by the signal holding unit 15-2 is read out to the output unit 3-2 when the reading unit 21-2 is turned on.
  • the charge Q3 held by the signal holding unit 15-3 is read out to the output unit 3-3 when the reading unit 21-3 is turned on.
  • the charge Q4 held by the signal holding unit 15-4 is read out to the output unit 3-4 when the reading unit 21-4 is turned on.
  • the light receiving unit operates in the same manner as in FIG. 4 with respect to the four locations of the signal holding unit 15-1, the signal holding unit 15-2, the signal holding unit 15-3, and the signal holding unit 15-4. Since the charge of the above is transferred, the signals for four frames can be read out to the four signal holding units 15 of all the pixels at high speed.
  • CMOS image sensor for 4 frames. Further, by using this structure, a CMOS image sensor for ToF (Time of Flight) that measures a distance can also be realized.
  • ToF Time of Flight
  • the transfer electrode 22-1, the signal holding unit 15-1, the read electrode 21-1, and the output unit 3-1 can all be arranged linearly in the direction in which the charge Q1 of the light receiving unit 2 moves. ing.
  • FIG. 4 of the present invention has a pixel structure advantageous for charge transfer.
  • both the charge transfer efficiency of transferring the charge Q1 of the light receiving unit 2 from the light receiving unit 2 to the signal holding unit 15 and the charge transfer efficiency of the charge transferred from the signal holding unit 15 to the output unit 3 are set to 100%. Is required.
  • FIG. 5 is a diagram showing a pixel configuration having four sets of signal holding units, output units, and reading units.
  • FIG. 5 is a configuration in which the transfer electrode 22 is omitted from the configuration of FIG. It is an effective means to reduce the number of electrodes in order to realize the miniaturization of the pixel 1 by expanding the area of the signal holding unit 15 and the area of the light receiving unit 2.
  • FIG. 6 is a diagram showing a cross-sectional structure of a semiconductor of the pixels of the CMOS image sensor of the present invention.
  • FIG. 6 is a CMOS image sensor having a signal holding unit 15 using a MOS type capacitance.
  • An electrode 23 that doubles as a transfer electrode and a MOS-type capacitance electrode is formed on the transfer unit 5 and the signal holding unit 15, and the number of electrodes and the number of wires to the electrodes are reduced by one as compared with FIG. 22. Can be done.
  • the leak charge can be suppressed by applying a zero or negative voltage to the electrodes.
  • all the signal holding units (15-1, 15-2, 15-3, 15-4) can reduce the number of electrodes and the number of wires to the electrodes by one, respectively, and thus the present invention.
  • the pixel 1 of it is possible to realize miniaturization, high SN, high sensitivity, and high pixel count.
  • FIG. 7-1 is a diagram showing a pixel configuration having a hexagonal light receiving portion.
  • FIG. 7-2 is a diagram showing a pixel configuration having an octagonal light receiving portion.
  • the light receiving unit 2 in FIG. 3-1 has a shape obtained by rotating a quadrangle having a horizontal base by 45 degrees, but when the light receiving unit 2 is a quadrangle, there is a drawback that the area of the light receiving unit 2 becomes small.
  • the pixel 1 in FIG. 7-1 has a hexagonal light receiving unit 24.
  • the boundary region between the hexagonal light receiving unit 24 and the signal holding unit 15 is a long side of the hexagonal side and has an inclination with respect to the horizontal axis of the pixel.
  • the light receiving unit 2 is an octagonal light receiving unit 25 in order to balance the areas of the light receiving unit 2 and the signal holding unit 15 while enlarging the light receiving unit 2.
  • the octagonal light receiving part 25 has an even polygon with a large number of sides, and the effect of increasing the light receiving part 2 to improve the sensitivity is big.
  • the boundary region between the octagonal light receiving unit 25 and the signal holding unit 15 is a long side of the octagonal side and has an inclination of 45 degrees with respect to the horizontal axis of the pixel. .. Thereby, when the charge of the octagonal light receiving unit 25 is read out from the signal holding unit 15, a structure with good transfer efficiency can be realized.
  • FIG. 8 is a diagram showing a pixel configuration in which an uneven portion is provided on the side of a light receiving portion obtained by rotating a quadrangle having horizontal and vertical sides by 45 degrees.
  • FIG. 8 shows a shape in which the uneven portion 26 is provided in the boundary region between the light receiving portion 2 and the signal holding portion 15 in FIG. 3-1.
  • FIG. 8 by attaching the uneven portion 26 to the boundary region, there is an effect of expanding the light receiving portion 2 and improving the sensitivity.
  • the charge transfer distance 27 in the signal holding section between the uneven portion 26-1 of the light receiving section 2 and the output section 3-1 the charge of the light receiving section 2 is transferred to the signal holding section 15-1. Since the distance passing through the signal holding unit 15-1 is shortened, there is an effect that the transfer efficiency of the electric charge in the signal holding unit 15-1 can be improved.
  • FIGS. 7-1 and 9-1 have different octagonal shapes, but in FIG. 9-1, the light receiving portion 28 is obtained by rotating the octagon by 22.5 degrees.
  • the charge transfer distance 27 in the signal holding unit can be shortened, and the charge can be reduced. It has the effect of improving transfer efficiency.
  • the charge transfer distance 27 in the signal holding unit can be shortened, and the charge transfer efficiency is improved as in the case of the light receiving unit 28 that is rotated by 22.5 degrees in the octagon. There is an effect that can be done.
  • FIG. 9-2 is a diagram showing a pixel configuration having a circular light receiving portion.
  • the circular light receiving portion 29 has a shape in which a part of the arc is in contact with the signal holding portion 15.
  • the area of the light receiving unit can be increased and the charge transfer distance 27 in the signal holding unit can be shortened at the same time in a well-balanced manner. be.
  • the boundary region between the circular light receiving portion 29 and the signal holding portion 15 is a part of a circle, but the same effect can be obtained even if the boundary region is a part of an ellipse.
  • the transfer efficiency of transferring the charge of the light receiving unit to the output unit via the signal holding unit is low, and the afterimage is reduced and the pixel size is small. It is possible to provide an image pickup apparatus capable of further improving the improvement, high SN, high sensitivity, and high resolution.
  • the pixels 1 are periodically arranged in a matrix. Since the output unit 3 is adjacent to the adjacent pixels 1, the output unit 3 can be shared. In this case, by sharing the output unit 3 with the adjacent pixels, it is possible to reduce the size of the pixel 1 and enlarge the light receiving unit 2, so that the pixel 1 can be further reduced in size, SN, and sensitivity. Higher resolution can be achieved.
  • FIG. 10 is a diagram showing a configuration of a second pixel of the present invention obtained by rotating the first pixel of the present invention by 45 degrees.
  • the light receiving portion 2 of the pixel of the conventional charge-holding type global shutter type CMOS image sensor shown in FIG. 17 is a quadrangle parallel to the horizontal and vertical sides of the quadrangular pixel 1.
  • a means for providing a microlens formed of an organic material or the like formed on the pixel is common.
  • a conventional microlens that is optimal for achieving high sensitivity has been formed for the quadrangular light receiving portion 2 having horizontal and vertical sides.
  • the rectangular light receiving portion 2 also has a shape rotated by 45 degrees at the same time, so that it is placed on the rectangular light receiving portion 2 rotated by 45 degrees.
  • the problem of reduced sensitivity arises. Therefore, when the conventional pixel 1 is rotated by 45 degrees, it is necessary to develop a dedicated microlens again for the light receiving unit 2 having a rectangular shape rotated by 45 degrees. In particular, when the light receiving unit 2 is a rectangle different from a square, it is essential to develop a dedicated microlens.
  • FIG. 10 is a pixel obtained by rotating the first pixel 1 of the present invention described with reference to FIG. 3-1 by 45 degrees.
  • the second pixel structure of the present invention will be referred to as a diamond pixel 30.
  • the shape of the light receiving portion 2 in FIG. 10 is a quadrangle having horizontal and vertical sides even though the pixel 1 is rotated by 45 degrees. Therefore, the conventional microlens used in the conventional technique of FIG. 17 can be applied to the pixel of FIG. 10 as it is, and there is no need to develop a new microlens. Therefore, it is possible to realize highly sensitive pixels without newly developing a microlens.
  • the effect of increasing the sensitivity by using the principle of the conventional microlens is that the first pixel of the present invention can be rotated by 45 degrees, and the second pixel arrangement of the present invention is the present invention. It can be said that this is a pixel arrangement that further enhances the superiority of increasing the sensitivity of the first pixel configuration of the present invention.
  • FIG. 11 is an arrangement diagram in which a plurality of second pixels of the present invention are arranged in a staggered pattern.
  • a structure in which multiple staggered arrangements are arranged is called a honeycomb arrangement or a clear bit arrangement.
  • a configuration in which a plurality of diamond pixels 30, which are the second pixels of the present invention, are arranged in a staggered pattern is referred to as a diamond arrangement.
  • the resolution pitch 32 is half of the pixel pitch 31 with respect to the pixel pitch 31.
  • the horizontal and vertical resolutions can each achieve twice the pixel pitch. Therefore, the plurality of staggered CMOS image sensors shown in FIG. 11 can realize high resolution while maintaining high sensitivity as described in FIG. 10.
  • FIG. 12 is an arrangement diagram in which a plurality of second pixels of the present invention are arranged in a staggered pattern, and the output unit is shared by four adjacent pixels.
  • the output units 3 are located at the four corners of each diamond pixel 30, but in FIG. 12, the four adjacent diamond pixels 30 can share the four locations of the output units 3 closest to each other, and the shared output can be achieved. It is possible to form the unit 33.
  • the factor that made this structure possible is that, as in the configuration of the first pixel of the present invention shown in FIG. 3-1 in the rectangular pixel 1, the output units 3 are effectively placed at the four corners of the pixel. Due to being able to place it.
  • the four adjacent diamond pixels 30 share the four output units 3 closest to each other. By doing so, it is possible to realize miniaturization, high SN, high sensitivity, high resolution, and low afterimage of the diamond pixel 30.
  • FIG. 10 is a rotated shape of FIG. 3-1.
  • FIG. 3-2, FIG. 4, FIG. 5, FIG. 7-1, FIG. 7-2, FIG. 8, FIG. 9-1, and FIG. 9-of the present invention Even when 2 is rotated 45 degrees and diamonds are arranged, the same effect as in FIGS. 11 and 12 is obtained, and the CMOS image sensor using the pixel 1 is miniaturized, has high sensitivity, has high resolution, and has low resolution. Afterimage can be realized.
  • the output unit 3 is located at the four corners of the diamond pixel 30 is shown, but when the output unit is located at two or more of the four corners, the shared output unit 33 can be provided. Therefore, when the output units are located at two or more of the four corners, it is possible to realize miniaturization, high SN, high sensitivity, high resolution, and low afterimage of the diamond pixel 30.
  • the output unit In the pixels of FIGS. 3-1, 3-2, 4, 5, 7, 7-1, 7-2, 8, 9-1, 9-2, and 10 of the present invention, the output unit.
  • the configuration in which the four sets of 3 and the signal holding unit 15 are arranged in the four corner regions of the quadrangular pixel 1 is shown.
  • the first aspect of the present invention such as the pixel 1 of a set of output units 3 and a signal holding unit 15 as shown in FIG. 1-1, and the pixel 1 of three sets of output units 3 and a signal holding unit 15 as shown in FIG. 1-1, and the pixel 1 of three sets of output units 3 and a signal holding unit 15 as shown in FIG.
  • the CMOS image sensor can be made smaller, have higher SN, have higher sensitivity, have higher resolution, and have lower afterimages, as in FIG. The effect of conversion is great.
  • the CMOS image sensor can be made smaller, have higher SN, have higher sensitivity, have higher resolution, and have lower resolution, as in FIG. The effect of afterimage is great.
  • FIG. 2 shows a structure having three sets of an output unit 3 and a signal holding unit 15 and a drain 20. As shown in FIGS. 3-1 and 3-2, 4 and 5, 7-1, 7-2, 8, 9-1, 9-2, 10, 11, and 12. Even when one of the four sets of the output unit 3 and the signal holding unit 15 becomes a drain, the output unit 3 and the signal have the structure shown by the first pixel of the present invention shown in FIG. Since the effects of the holding unit 15 are the same, the effects of downsizing, increasing the SN, increasing the sensitivity, increasing the resolution, and reducing the afterimage of the CMOS image sensor are the same.
  • the output unit 3 and the signal holding unit 15 are four sets, but when one of the four sets of the output unit 3 and the signal holding unit 15 becomes a drain, The boundary region between the drain 20 and the light receiving unit 2, the boundary region between the drain 20 and the light receiving unit 24, the boundary region between the drain 20 and the light receiving unit 25, or the boundary region between the drain 20 and the light receiving unit 28, or the drain 20.
  • the side of the boundary region between the drain 20 and the respective light receiving portions (2, 24, 25, 28, 29) is tilted ⁇ with respect to the vertical side of the square pixel 1. It is not necessary to have the shape of a part of the arc.
  • the electronic device equipped with the image pickup device according to the present invention is used in many fields such as mobile phones, cameras for industrial devices, medical cameras, and in-vehicle cameras.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】画素の内部の無効領域を最小限にして、小型化、高ＳＮ化、高感度化、高解像度化、低残像化を実現する撮像装置および電子機器を提供する。 【解決手段】平面上に周期的に配置された複数の頂点を持つ画素１の中の１か所の隅に、出力部３を配置し、受光部２と信号保持部１５と出力部３を直線状に配置した構成となっている。この構成を用いると、画素１の中に無効領域が最小限に抑えることができる。この時、信号保持部１５に接する受光部２の辺が、画素１の垂直な辺に対して傾きθ＝４５度を持って形成されている。これにより、信号となる受光部２の電荷Ｑ１は、受光部２から信号保持部１５を経由して出力部３に直線的に転送することができる。これにより、受光部２の電荷Ｑ１を受光部２から信号保持部１５へ転送する電荷の転送効率、および、信号保持部１５に保持された受光部２の電荷Ｑ１を信号保持部１５から出力部３への電荷の転送効率が良好となる。

Description

[規則37.2に基づきISAが決定した発明の名称]　撮像装置
本発明は、撮像装置に係わり、特に、複数の信号保持部を有する画素を複数配列した撮像装置、または前記撮像装置を備えた電子機器に関する。
近年、カメラに使われる撮像装置の主流はＣＣＤからＣＭＯＳイメージセンサへと移りつつある。従来のＣＣＤには、全ての画素において、受光部の電荷を画素内にある垂直ＣＣＤに同時に読み出すことができる面順次の読出し方式が実現でき、高速の被写体の撮像時に画像歪が発生しない特徴がある。
一方で、携帯電話用などのＣＭＯＳイメージセンサでは、高画素化が求められるため、小型化が実現できる構成が簡単な画素が採用され、受光部の電荷を行毎に読み出す線順次の読出し方式が主流となっている。線順次の読出し方式では、高速の被写体の撮像時に画像歪が発生する欠点がある。
図１３は、従来の一般的なＣＭＯＳイメージセンサの画素の図である。画素１の小型化を実現するために、画素１は、フォトダイオード（ＰＤ）の受光部２と出力部３だけで構成された簡単な構造である。図１３に示すように、画素１の境界領域を示す形状は、正方形が一般的であり、図１３の場合は、垂直画素寸法と水平画素寸法は同じである。
図１４は、従来の四角形の画素を縦横に並べたＣＭＯＳイメージセンサの配置図である。
画素１は、垂直軸（Ｖ）方向と水平軸（Ｈ）方向に、それぞれ、画素の垂直寸法のピッチと、画素の水平寸法のピッチとで、行列状に配置されている。
Ｘ行の中にある各列（Ｙ、Ｙ＋１、Ｙ＋２、Ｙ＋３）の画素１の受光部２の電荷による信号は、各画素の出力部３から垂直信号線４を通してＣＭＯＳセンサの外部に読み出される。同様に、Ｘ＋１、Ｘ＋２、Ｘ＋３、の順番に各行ごとの画素の信号が読み出される。
Ｘ、Ｘ＋１、Ｘ＋２、Ｘ＋３の行の順番に読み出す方式は、線順次の読出し方式と呼ばれる。
図１４は、画素の境界領域が正方形の画素の場合を示したが、画素の境界領域が、長方形、または菱形、または台形、または曲線であっても、垂直軸（Ｖ）方向と水平軸（Ｈ）方向に、それぞれ、画素の垂直寸法のピッチと画素の水平寸法のピッチとで行列状に配置した場合でも同様である。
図１５は、線順次の読出し方式の画素の回路図である。転送部５の転送トランジスタ配線６に正電圧を印加することで転送トランジスタがオンし、受光部２の電荷Ｑ１は出力部３のフローティングディフュジョン部７（ＦＤ７）へ読み出される。
画素内の転送トランジスタ配線６は、図１４に示した各行ごとで共通であり、各行のそれぞれの画素に対応した受光部２の電荷Ｑ１は、前記読み出し動作によって同時にＦＤ７に読み出される。ＦＤ７に移された受光部２の電荷Ｑ１は、ＦＤ７の容量Ｃ１により、電圧Ｖ＝（Ｑ１÷Ｃ１）に変換される。
その後、画素電源１０が正電圧の状態において、行選択電極配線１３に正電圧が印加されることで行選択トランジスタ１２がオンして、ＦＤ７の電圧Ｖ＝（Ｑ１÷Ｃ１）が、出力トランジスタ１１を通して、垂直信号線４から信号電圧として読み出される。
さらに、リセットトランジスタ配線９に正電圧を加えることで、リセットトランジスタ８がオンして、ＦＤ７の電圧Ｖはリセットされる。このような一連の駆動により、画素の読出し動作は終了する。
ここで、図１５の垂直信号線４は、図１４のＹ列にあるＸ、Ｘ＋１、Ｘ＋２、Ｘ＋３の行の画素で共通である。また図１５の行選択トランジスタ配線１３は、図１４のＸ列にあるＹ、Ｙ＋１、Ｙ＋２、Ｙ＋３の列の画素で共通である。
線順次の読出し方式では、画面の上の行を先に読みだし、順次に下の行を読み出す方式の場合には、図１４のＸ行とＸ＋３行とでは読み出す時間の差が発生する。そのため、高速な被写体を撮影するときに、画像が歪む欠点があることは広く知られている。
図１６は、ＣＭＯＳイメージセンサの画素の半導体の断面構造である。受光部２で発生した電荷Ｑ１は、半導体基板１４の中に形成されている受光部２のＮ－型半導体で保持される。受光部２がＮ－型半導体になっている理由は、転送トランジスタ配線６に正電圧が印加することで転送部５の転送トランジスタがオンになった時に、受光部２のＮ－型半導体領域を完全空乏化させて、受光部２の電荷Ｑ１の全てをＦＤ７へ完全転送するためである。
これにより、受光部２に電荷Ｑ１の残りが発生しなくなるため、受光部２の残像となる電荷を無くすことができる。　
受光部２の半導体表面のＰ型半導体の部分は、半導体表面の欠陥から発生するリーク電荷を抑える役割をしており、受光部２のＮ－型半導体の上層部の半導体表面にＰ型半導体が生成された構造は埋め込み型フォトダイオードと呼ばれ、汎用的なＣＭＯＳイメージセンサでは最も多くの製品で採用されている構造である。
以上のように、従来のＣＭＯＳイメージセンサでは、図１４、図１５、図１６の構造を用いて、受光部の電荷を行毎に読み出す線順次の読出し方式を主に行っている。
一方、図１４、図１５、図１６の構造を用いて、駆動方法を変更することで、ＣＣＤと同様な面順次の読出し方式を実現する方法がある。その方式は、フローティングディフージョン（ＦＤ）保持型グローバルシャッター方式と呼ばれている。この方式では、高速の被写体の撮像時に画像歪が発生しない特徴があるものの、ＦＤのリーク電荷が受光部２の電荷Ｑ１に加わり、ノイズとなるため実用化が難しいという欠点がある。
この方式を用いると、図１４の全ての画素１において、図１５の転送部５の転送トランジスタ配線６に同時に正電圧を印加することで、全ての受光部２の電荷Ｑ１は、各画素の出力部３内にあるＦＤ７に、同時刻に読み出すことができる。したがって、高速被写体に対しては、同時刻に全ての画素の受光部２の電荷が出力部３に移すことができる。
その後、図１４に示すように、Ｘ行の各画素の行選択トランジスタ１２をオンすることで、Ｘ行の画素内の出力部３のＦＤ７にある電荷は、出力トランジスタ１１を介して電圧に変換されて、垂直信号線４から信号として読み出される。Ｘ行と同様に、Ｘ＋１、Ｘ＋２、Ｘ＋３の行の順番に、ＣＭＯＳイメージセンサから信号電圧を読み出すことができる。
この駆動方法を用いれば、ＣＭＯＳイメージセンサの各画素１の電荷は、同時に出力部３に読み出されるため、ＣＣＤの各画素の電荷が垂直ＣＣＤに読み出される場合と同様な動作が実現でき、画像歪が発生しない。
しかしながらＸ行の出力部３のＦＤ７の電荷が電圧に変換されて読み出される時刻をＺ０とすると、Ｘ＋３の行の出力部３のＦＤ７の電荷が電圧に変換されて読み出される時刻Ｚ３は遅い時刻となる。
全ての画素の受光部２の電荷が各画素の出力部３内にあるＦＤ７に読み出された瞬間の時刻をＺとすると、Ｘ行ではＦＤ７に受光部２の電荷が保持されている時間は（Ｚ０－Ｚ）である。
また、Ｘ＋３の行では、ＦＤ７に受光部２の電荷が保持されている時間は（Ｚ３－Ｚ）であり、Ｘ行とＸ＋３の行では、ＦＤ７に受光部２の電荷が保持されている時間は異なることとなる。
図１６において、ＦＤ７はＮ型不純物濃度が高いＮ＋型半導体の半導体となっているが、その理由は、ＦＤ７の半導体と出力トランジスタ１１に向かう金属配線とを、障害なく接続するためのオーミック接触を実現するためである。これは、一般的なＮ型ＭＯＳトランジスタのソースとドレインは金属配線と接続されるためＮ＋型半導体となっており、同様の構造である。
Ｎ＋型半導体の領域では、シリコン（Ｓｉ）半導体に、Ｓｉとは原子半径が異なるヒ素（Ａｓ）などのＮ型不純物が多く入っているため、Ｓｉ半導体の内部にＳｉとＡｓの原子半径の差による歪みが発生して、Ｓｉ半導体の中に欠陥が多く発生している。この時、ＦＤ７のＮ＋型半導体の領域では、受光部２から読み出された信号電荷の中に、欠陥部分から発生するリーク電荷が混入することとなる。リーク電荷が混入する量は、受光部２から読み出された信号電荷がＦＤ７に保持される時間が長くなれば、比例して増加する。
したがって、ＦＤ７に受光部２の電荷が保持されているＸ＋３の行の時間（Ｚ３－Ｚ）は、Ｘ行での時間は（Ｚ０－Ｚ）に比較して、かなり長い時間となり、Ｘ＋３の行のリーク電荷によるノイズ電荷は極端に多くなる。例えば、図１４のＣＭＯＳイメージセンサの１フレームの読出し時間が１／３０秒であれば、最初のＸ行での時間は（Ｚ０－Ｚ）と、最後のＸ＋３の行の時間（Ｚ３－Ｚ）との差は、１フレーム時間の１／３０秒から垂直ブランキング期間を除いた長時間となる。
したがって、リーク電荷は時間に比例するため、Ｘ＋３の行の画素のＦＤ７では、受光部２の電荷Ｑ１に相当多くのリーク電荷が混入することで、受光部２の信号電荷Ｓ（Ｓｉｇｎａｌ）と、リーク電荷によるノイズ電荷Ｎ（Ｎｏｉｓｅ）との比率を示すＳＮ（Ｓｉｇｎａｌ　ｔｏ　Ｎｏｉｓｅ）は、かなり悪くなる。
このため、ＣＭＯＳイメージセンサの画像では、Ｘ、Ｘ＋１、Ｘ＋２、Ｘ＋３の行の順番に画素のＳＮが悪く、画像の下方領域での画質劣化が強く発生することとなる。
以上のように、線順次の読出し方式のＣＭＯＳイメージセンサを用いて、ＣＣＤと同様の面順次の読出し方式と利用する場合は、ノイズの影響でＳＮが悪く、実用化されていない。
近年、ＣＣＤに置き換わる面順次の読出し方式を実現するグローバルシャッター方式のＣＭＯＳイメージセンサが商品化されている。
グローバルシャッター方式の画素には、受光部２から転送された電荷Ｑ１を保持する電荷保持型と、受光部２から転送された電荷Ｑ１を画素内で電圧に変換して保持する電圧保持型の２つの方式がある。　
電荷保持型の場合は電荷を保持するための容量の面積が必要で、電圧保持型の場合は電荷を電圧に変換するために多数のトランジスタを用いた回路が必要である。一般的に画素１の小型化を実現するためには、受光部２からの信号を保持する領域が相対的に小さい電荷保持型が採用される場合が多い。
図１７は、従来の電荷保持型のグローバルシャッター方式のＣＭＯＳイメージセンサの画素の図である。グローバルシャッター方式の画素１では、受光部２と出力部３の間に信号保持部１５が設けられている。
図１８は、電荷保持型のグローバルシャッター方式の画素を縦横に並べたＣＭＯＳイメージセンサの配置図である。グローバルシャッター方式では、全ての画素において、同時刻に受光部２の電荷Ｑ１は信号保持部１５に同時に転送される。その後に、Ｘ、Ｘ＋１、Ｘ＋２、Ｘ＋３の各行の信号保持部１５の電荷は、出力部３と垂直信号線４を介して、Ｘ、Ｘ＋１、Ｘ＋２、Ｘ＋３の行の順番に行毎にＣＭＯＳイメージセンサから読み出される。
図１９は、電荷保持型のグローバルシャッター方式のＣＭＯＳイメージセンサの画素の回路図である。画素には、受光部２と出力部３の間に信号保持部１５となる容量Ｃ２が配置されている。全ての画素において、転送トランジスタ配線６に正電圧が印加されて、転送部５の転送トランジスタがオンすることで、受光部２の電荷Ｑ１は信号保持部１５の容量Ｃ２へ同時刻に転送される。
その後、読出し部１６の読出しトランジスタ配線１７に正電圧が印加されて、読出し部１６の読出しトランジスタがオンになった時に、信号保持部１５に保持された電荷Ｑ１は、ＦＤ７に移されて、電圧Ｖ＝Ｑ１÷Ｃ１として出力トランジスタ１１へ伝えられる。
近年、グローバルシャッター方式の原理を利用して、複数の信号保持部１５を有するＣＭＯＳイメージセンサが提案されている。この構造では、複数フレーム分の信号を高速で画素内の信号保持部１５から読み出すことのできるグローバルシャッター方式のＣＭＯＳイメージセンサを実現できる。また、この構造は、距離を測定するＴｏＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）用のＣＭＯＳイメージセンサとしても利用されている。
図２０は、Ｎ＋型半導体を用いた信号保持部の構造を持つ画素の断面構造図である。信号保持部１５の容量Ｃ２は、受光部２の電荷Ｑ１を十分に保持できるように、Ｎ＋型半導体を用いて容量を大きくしてあり、ＦＤ７の容量Ｃ１よりも大きくなっている。転送部５のトランジスタがオンになると、受光部２の電荷Ｑ１は、Ｎ＋型半導体の信号保持部１５に
図２１は、ＭＩＭ容量（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）を用いた信号保持部の構造を持つ画素の断面構造図である。
金属Ｍｅｔａｌ(Ｍ－１)と金属Ｍｅｔａｌ(Ｍ－２)の間に、絶縁層Ｉｎｓｕｌａｔｏｒ（Ｉ）を形成したＭＩＭ容量である。
ＭＩＭ容量では、Ｍ－１側は受光部２の電荷を保持するための電極で、Ｍ－２側はゼロ電圧（ＧＮＤ）である。転送部５のトランジスタがオンになると、受光部２の電荷Ｑ１は、転送部５に接するＭＩＭ容量のＮ＋型半導体に移された後に、配線を介してＭ－１で保持される。
図２０および図２１では、受光部２の電荷Ｑ１は、転送部５の転送トランジスタがオンすることで信号保持部１５に移された時は、信号保持部１５の電圧[Ｖ２＝Ｑ１÷Ｃ２]に変換される。
次に読出し部１６の読出しトランジスタがオンすると、信号保持部１５とＦＤ７は接続され、全体の容量はＣ１＋Ｃ２となるため、ＦＤ７の電圧Ｖ１は、
Ｖ１＝Ｃ２÷（Ｃ１＋Ｃ２）×Ｖ２
　＝Ｃ２÷（Ｃ１＋Ｃ２）×（Ｑ１÷Ｃ２）
　＝Ｑ１÷（Ｃ１＋Ｃ２）
となる。
一方、図１６に示すような一般的な線順次の読出し方式のＣＭＯＳイメージセンサでは、ＦＤ７の電圧 は[Ｖ１＝Ｑ１／Ｃ１]となり、受光部２の電荷Ｑ１を全てＦＤ７で直接検出することができる。したがって、図２０のＮ＋型半導体を用いた信号保持部１５の構造と、図２１のＭＩＭ容量を用いた信号保持部１５の構造とは、受光部２の電荷Ｑ１を信号保持部１５経由で出力部３へ伝える電圧の変換効率が悪いという課題が発生する。
また、図２０のＮ＋型半導体を用いた信号保持部１５の構造と、図２１のＭＩＭ容量を用いた信号保持部１５の構造とは、両者ともに信号保持部１５内部にＦＤ７と同様に、Ｎ＋型半導体領域があるため、信号保持部１５のＮ＋型半導体領域で発生するリーク電荷が受光部２の電荷Ｑ１の中に混入する事となりＳＮが悪いという課題がある。
図２２は、ＭＯＳ型容量を用いた信号保持部の構造を持つ画素の断面構造図である。
図２２の構造は、受光部２の電荷Ｑ１を信号保持部１５に全て保持した後に、受光部２の電荷Ｑ１全てを信号保持部１５からＦＤ７に完全転送する設計となっている。
信号保持部１５のＭＯＳ型容量は、ＭＯＳ型容量の電極１８の下にＮ－型半導体が配置された構成である。図２２では、信号保持部１５にＮ－型半導体を用い、Ｎ型不純物が少ないため、Ｎ型不純物に起因するリーク電荷が少なくできる。そのため、図２０、図２１のように信号保持部１５にＮ＋型半導体の場合に比べてＳＮを良くすることができる。
受光部２の電荷Ｑ１は、転送部５の転送トランジスタ配線６およびＭＯＳ型容量の電極１８に正電圧が加えられると、信号保持部１５のＮ－型半導体領域に転送される。その後、転送部５の転送トランジスタ配線６およびＭＯＳ型容量の電極１８に零または負の電圧が加えられて、受光部２の電荷Ｑ１は、ＭＯＳ型容量の電極１８の下のＮ－型半導体領域に保持される。
特に、ＭＯＳ型容量の電極１８に負の電圧が印加された状態にすることで、信号保持部１５のＮ－型半導体の表面で発生するリーク電荷を抑制することができるため、信号保持部１５に蓄積された電荷Ｑ１にリーク電荷の混入を防ぐことができ、良好なＳＮを実現することができる。
次に、読出し部１６の読出しトランジスタ配線１７に正電圧が加わるとＮ－型半導体領域に保持された電荷Ｑ１は、全てＦＤ７に読み出される。
この時、ＦＤ７の電圧Ｖ１＝Ｑ÷Ｃ１となり、図１６の線順次の読出し方式のＣＭＯＳイメージセンサと同じＶ１電圧となる。したがって、図２０のＮ＋型半導体を用いた信号保持部１５の構造と、図２１のＭＩＭ容量を用いた信号保持部１５の構造の両方に比べて、
図２２のＭＯＳ型容量を用いた信号保持部１５の構造では、変換電圧の低下がなく、
受光部２からＦＤ７へ転送されて電圧Ｖ１に変換される効率が有利であり、信号を大きく取り出せる。
以上のことから、図２０のＮ＋型半導体を用いた信号保持部１５の構造や図２１のＭＩＭ容量を用いた信号保持部１５の構造に比べて、図２２のＭＯＳ型容量を用いた信号保持部１５の構造は、受光部２からＦＤ７へ転送されて電圧Ｖ１に変換される効率が良好で、且つ、リーク電荷が少ないため高ＳＮであるという優位性がある。
図２３－１は、受光部の４辺に受光部と信号保持部と出力部とが直線状に配列された画素である。この受光部２は、正方形の画素１の辺のそれぞれに平行な４辺を持った四角形の形状である。信号保持部１５（１５－１、１５－２、１５－３、１５－４）と、出力部３（３－１、３－２、３－３、４－４）とは、四角形の受光部２の４辺の各辺に対して垂直方向に受光部、信号保持部、出力部の順に直線状に配置されている。
そのため、例えば、受光部２の電荷を、信号保持部１５－１と出力部３－１へ直線的に転送する場合には、電荷が直線的に移動できるため、受光部２から信号保持部１５－１へ転送する電荷の転送、および、信号保持部１５－１から出力部３－１への電荷の転送が容易であり、両方の転送効率を良好にすることができる。そのため、画像上で残像を無くすことができる。
しかしながら、この構成では、画素１の４隅には何も配置されていない無効領域１９が広くなる欠点があり、画素１の小型化、高ＳＮ化、高感度化、高解像度化が難しいという課題がある。
図２３－２は、四角形の受光部２の４辺の各辺に対して垂直方向に受光部、信号保持部が配置され、さらに９０度回転した位置に出力部が配置された画素である。
図２３－２では、受光部２の電荷は、信号保持部１５－１に直線状に転送された後、前記直線状に対して直角な９０度方向に曲げられて信号保持部１５－１から出力部３－１へ転送される。この構造の場合は、４隅にある無効領域１９を多少狭くできる利点があり、特許文献１に示された構成である。
しかしながら、受光部２の電荷は、受光部２から信号保持部１５－１に転送された後に、信号保持部１５－１から出力部３－１に直角方向に曲げて転送する必要があるため、電荷の転送効率が悪化する欠点があり、信号保持部１５－１に電荷残りが発生して、画像上で残像が発生する。特に図２２に示したＭＯＳ型容量を用いた信号保持部の場合は、受光部２の電荷を全て転送することが必要なため、転送効率が悪化すると特に大きな残像の課題が発生する。
以上のように、図２３－１の画素構造は無効領域１９の課題が大きく、画素１の小型化、高ＳＮ化、高感度化、高解像度化が課題である。図２３－２の画素構造は電荷の転送効率の課題があり、残像の課題がある。したがって、図２３－１と図２３－２の画素構造では、無効領域１９の課題と転送効率の課題の両方を同時に解決できないという欠点がある。
比較のために、図１４に示した従来のＣＭＯＳイメージセンサを用いたＦＤ保持型グローバルシャッター方式の場合と図２３－１および図２３－２を対比してみる。図１４の場合は、画素１は、受光部２と出力部３の２種類だけで構成された簡単な構造であるため、出力部３は、受光部２の上下左右や斜め方向の何処にでも容易に配置できるため、無効領域１９は小さく、転送効率の大きな課題は発生しない構造であり有利である。しかしながら図２３－１、図２３－２に比べて、ＦＤ７のＮ＋型半導体で発生するリーク電荷ノイズによるＳＮの大きな課題がある。
以上、グローバルシャッター方式のＣＭＯＳイメージセンサの課題を説明してきたが、
感度と解像度の課題を解決する手段が特許文献２および特許文献３に提案されている。
これらの文献は、四角形の画素を縦横に複数個の配列するときに、画素を４５度回転したハニカム配列やクリアビット配列したＣＭＯＳイメージセンサに関するものである。
この構造は、単純に画素を４５度回転する方法であって、ＣＣＤの画素においては、従来から良く知られた方法であり、更なる高感度化、高解像度化には、何らかの工夫が必要である。
特開２０２０－１３９０９ 特開２００９－２９６２７６ 特開２０１４－２２４１５
しかしながら、上記で説明したように、画素の受光部に隣接して信号保持部および出力部を持つＣＭＯＳイメージセンサの場合に、信号保持部経由で出力部へ伝える受光部の信号電荷を伝える効率が悪い課題と、画素内に受光部と信号保持部と出力部とが配置されていない無効領域が多い課題とがある。過去には、この２つの課題を両立して解決することは難しかったため、画素の小型化、高ＳＮ化、高感度化、高解像度化、低残像化が困難であった。
特に、ＭＯＳ型容量を用いた信号保持部を持つＣＭＯＳイメージセンサの場合には、駆動電圧が、ＣＣＤの転送電圧１２Ｖに比べて３．３Ｖと低いため、受光部の電荷を、受光部から信号保持部へ転送する電荷の転送効率および、信号保持部から出力部への電荷の転送効率を１００％にして、残像を無くすことが難しかった。
更に、１つの画素に複数組の信号保持部と出力部とを持つＣＭＯＳイメージセンサでは、小型化、高ＳＮ化、高感度化、高解像度化、低残像化が更に大きな課題であった。
本発明の目的は、受光部に隣接して信号保持部および出力部を持つ画素において、受光部の電荷を信号保持部経由で出力部へ転送する転送効率が良好な低残像化、且つ、画素の小型化、高ＳＮ化、高感度化、高解像度化を実現できる撮像装置または前記撮像装置を備えた電子機器を提供することである。
平面上に周期的に配置された複数の頂点を持つ画素を持つ撮像装置において、前記画素は入射光を光電変換して信号電荷を発生させる受光部と、前記受光部から転送された前記信号電荷を保持する信号保持部と、前記信号保持部から読み出された前記信号電荷を検出する出力部とを有する構成であって、前記出力部は前記画素の頂点のいずれかに位置し、前記信号保持部は前記受光部と前記出力部との間に位置することを特徴とする。
前記画素において、前記受光部と前記信号保持部の間に転送部、前記信号保持部と前記出力部の間に読み出し部、のいずれか一方を有する、場合において、前記転送部と前記読み出し部のいずれか一方と前記信号保持部とは、前記受光部と前記出力部の間で直線状に配置されることを特徴とする。
前記画素において、前記受光部と前記信号保持部の間に転送部、前記信号保持部と前記出力部の間に読み出し部、の両方を有する
場合において、前記転送部、前記信号保持部及び前記読み出し部は、前記受光部と前記出力部の間で直線状に配置されることを特徴とする。
前記画素が前記転送部を有する場合において、前記信号保持部が有する電極と前記転送部が有する電極とが一体化した構成、または、前記信号保持部が有する電極と前記転送部の電極に共通の電圧が印加される構成であることを特徴とする。
前記画素において、前記信号保持部は、電極と酸化膜と半導体からなるＭＯＳ型構造にてＮ型半導体層を信号保持に用いる構成であり、前記信号保持部に前記信号電荷を保持する期間において、前記電極部の電圧は、零または負の電圧であることを特徴とする。
前記画素において、前記信号保持部と前記受光部との境界領域の形状は、前記画素と隣接する前記画素との境界領域の形状に対して90度未満の傾きを持つことを特徴とする。
前記画素は、配置された平面上において、90度で交差する２つの軸に対して行列状に配置されていることを特徴とする。
前記傾きが、±４５度であることを特徴とする。
前記複数の頂点を持つ画素の形状が、長方形、または正方形、または菱形、または台形であることを特徴とする。
前記信号保持部と前記受光部との境界領域の形状が、偶数個の辺を持つ多角形の一部の辺、または、偶数個の辺を持つ多角形を[１８０度／（前記偶数）]の角度だけ回転させた多角形の一部の辺、または、円弧の一部、であることを特徴とする。
前記信号保持部と前記受光部の境界領域の形状が、前記多角形の一部の辺に凹凸部を設けた形状、または、前記円弧に凹凸部を設けた形状であることを特徴とする。
前記信号保持部は、四角形よりも多い辺を持つ多角形であることを特徴とする。
前記画素を千鳥状に複数配列したことを特徴とする。
前記千鳥状の複数配列した前記画素において、千鳥配列のｎ行目の画素と千鳥配列のｎ＋1行目の画素とが行方向に対して斜め方向に互いに隣接していることを特徴とする。
前記画素において、前記信号保持部は、少なくとも２か所以上あることを特徴とする。
前記画素において前記出力部は、隣接する２つ以上の前記画素で共有されることを特徴とする。
本発明の撮像装置は、受光部の電荷を信号保持部経由で出力部へ転送する転送効率が良好で、且つ、画素の小型化、高ＳＮ化、高感度化、高解像度化、低残像化を実現できる撮像装置を提供するものである。
本発明の第１の正方形・菱形の画素構成を示す図である。 ３組の信号保持部と出力部とを有する画素構成を示す図である。 ４組の信号保持部と出力部とを有する画素構成を示す図、及び４組の面積の大きい信号保持部と出力部とを有する画素構成を示す図である。 ４組の信号保持部と出力部と転送部と読出し部とを有する画素構成を示す図である。 ４組の信号保持部と出力部と読出し部とを有する画素構成を示す図である。 本発明のＣＭＯＳイメージセンサの画素の半導体の断面構造を示す図である。 六角形及び八角形の受光部を持つ画素構成を示す図である。 四角形を４５度回転した受光部の辺に凹凸部を設けた画素構成を示す図である。 八角形の受光部を１８０度÷（八角形の辺数８）＝２２．５度だけ回転して画素に組込んだ画素構成を示す図、及び円形の受光部を持つ画素構成を示す図である。 本発明の第１の画素を４５度回転した本発明の第２の画素構成で示す図である。 本発明の第２の画素を千鳥状に複数配列した配置図である。 本発明の第２の画素を千鳥状に複数配列し、隣接する４つの画素で出力部を共有した配置図である。 従来の一般的なＣＭＯＳイメージセンサの画素の図である。 従来の四角形の画素を縦横に並べたＣＭＯＳイメージセンサの配置図である。 線順次の読出し方式の画素の回路図である。 ＣＭＯＳイメージセンサの画素の半導体の断面構造である。 従来の電荷保持型のグローバルシャッター方式のＣＭＯＳイメージセンサの画素の図である。 電荷保持型のグローバルシャッター方式の画素を縦横に並べたＣＭＯＳイメージセンサの配置図である。 電荷保持型のグローバルシャッター方式のＣＭＯＳイメージセンサの画素の回路図である。 Ｓｉ半導体のＮ＋型半導体を用いた信号保持部の構造を持つ画素の断面構造図である。 ＭＩＭ容量（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）を用いた信号保持部の構造を持つ画素の断面構造図である。 ＭＯＳ型容量を用いた信号保持部の構造を持つ画素の断面構造図である。 水平および垂直に複数個を配列できる四角形画素の受光部において、受光部の４辺に対して垂直方向の直線状に信号保持部と出力部が配列された画素、及び水平および垂直に複数個を配列できる四角形画素の受光部において、受光部の４辺に垂直方向に信号保持部配置し、さらに９０度回転した位置に出力部が配列された画素である。
受光部と信号保持部と出力部を有する画素において、出力部へ転送する転送効率が良好で、且つ、画素の小型化、高ＳＮ化、高感度化、高解像度化、低残像化を実現できる撮像装置を提供する。以下に本発明の実施の形態を添付図面に基づいて説明する。
図１－１は、本発明の第１の正方形の画素構成を示す図である。
本発明の第１の画素では、正方形の画素１の４つある隅の中の１つの隅に、出力部３を配置し、受光部２と信号保持部１５と出力部３を直線状に配置した構成となっている。この構成を用いると、画素１の中に図２３で示したような無効領域１９を最小限にすることができる。この時、信号保持部１５に接する受光部２の辺が、画素１の垂直な辺に対して９０度未満の傾きθを持って形成されている。これにより、信号となる受光部２の電荷Ｑ１は、受光部２から信号保持部１５を経由して出力部３に直線的に転送することができる。
特に、ＭＯＳ型容量を用いた信号保持部１５を持つＣＭＯＳイメージセンサの場合には、受光部２の電荷Ｑ１を受光部２から信号保持部１５へ転送する電荷の転送効率、および、信号保持部１５に保持された受光部２の電荷Ｑ１を信号保持部１５から出力部３への電荷の転送効率の両方の転送効率を１００％にすることができる。
また、画素の隅に出力部３を形成し、信号保持部１５に接する受光部２の境界領域の辺を、画素１の垂直な辺に対する傾きθを４５度にすることで、受光部２の中心にある電荷Ｑ１が信号保持部１５を経由して出力部３へと直線状に進む方向と、信号保持部１５と受光部２の境界領域の辺とが９０度の直角になるため、最も電荷Ｑ１の転送効率を良くすることができる。
図１－２は、本発明の第１の菱形の画素構成を示す図である。
図１－１と図１－２では、画素１の形状は異なるが、受光部２および信号保持部１５および出力部３は、全く同じで、画素の周辺が正方形と菱形が異なるだけである。
図１－２では、図１－１の正方形の画素１の垂直な辺と並行する方向を垂直軸（Ｖ）方向とし、図１－１の正方形の画素１の水平な辺と並行する方向を水平軸（Ｈ）方向としている。
図１－１の正方形の画素１では、画素１の垂直な辺と受光部２の辺とが平行であり、図１－２の菱形の画素１では、垂直軸（Ｖ）と受光部２の辺とが平行となっており、受光部２と信号保持部１５と出力部３は、全く同じ構成としている。
したがって、図１－２において、信号保持部１５に接する受光部２の境界領域の辺を垂直軸（Ｖ）に対して４５度の傾きを持たせることで、受光部２の中心にある電荷Ｑ１が信号保持部１５を経由して出力部３へと直線状に進む方向と、信号保持部１５と受光部２の境界領域の辺とが９０度の直角になるため、図１－１と同様に、最も電荷Ｑ１の転送効率を良くすることができる。
また、図１－１では、画素１の信号保持部１５と受光部２の境界領域の辺と、画素１の垂直な辺とでなされる傾きθを４５度にすることで受光部２の電荷Ｑ１の転送効率を最もよくすることができている。それと同様に、図１－２では、菱形の画素１の信号保持部１５と受光部２の境界領域の辺と、垂直軸（Ｖ）とでなされる傾きθを４５度にすることで受光部２の電荷Ｑ１の転送効率を最もよくすることができる。
したがって、画素１の形状が、正方形であっても菱形であっても、受光部２と信号保持部１５と出力部３が全く同じ構成であれば、画素１の形状に関係なく、転送効率を改善する構成は同じである。
図１－１の正方形の画素を、画素１の垂直寸法のピッチと水平寸法のピッチで水平と垂直に行列状に周期的に配置された場合の画素領域と、図１－２の菱形の画素１を図１－１と同様の垂直寸法のピッチと水平寸法のピッチで水平と垂直に行列状に周期的に配置された場合の画素領域とでは、画素領域全体において受光部２および信号保持部１５および出力部３は、全く同じ配置にすることができる。
そのため、画素１の周囲の形状は、正方形、菱形以外の台形や曲線であったとしても、受光部２と信号保持部１５と出力部３とが全く同じ構成であれば、図１－１と同様の垂直寸法のピッチと水平寸法のピッチで水平と垂直に行列状に周期的に配置された場合の画素領域は、ほぼ同じ形状にすることができる。
よって、画素１の信号保持部１５と受光部２の境界領域の辺と、垂直軸（Ｖ）とで作られる傾きθを９０度未満とすることで、画素の周辺形状に関係なく、図１－１と同様に受光部２の電荷Ｑ１の転送効率を改善することができる。θが４５度の場合が、転送効率を改善効果が更に大きくすることができる。
以上のように、受光部２と、信号保持部１５と、四角形の画素１の隅に配置された出力部３とを直線的に配置することで、無効領域１９が最も少なく、且つ、信号となる受光部２の電荷Ｑ１を出力部３に転送する転送効率を改善することができる。
結果的に、転送効率が悪い場合に信号保持部１５に残る電荷を減らすことができるため、信号保持部１５に残る電荷に起因する画像の残像現象を極力小さくすることができる。特にＭＯＳ型容量を用いた信号保持部１５を持つＣＭＯＳイメージセンサでは、１００％の転送効率を実現できるため、画像上の残像が無くなり、効果は絶大である。
また、信号となる受光部２の電荷Ｑ１を出力部３に最も効率よく転送できることで、画素１の電荷Ｑ１から変換される出力電圧を大きくとることができる。
以上のことから、画素１の無効領域１９を最小にする効果として、画素の小型化、高ＳＮ化、高感度化、が可能となる。また画素の小型化が実現できると撮像装置の画素数を増やせるため高解像度化が実現できる。また、電荷の転送効率が良好になる効果として、低残像化が実現できる。
図２および図３－１、図３－２は、複数組の信号保持部１５と出力部３とを有する画素１の構成を示す図である。
図２は、３組の信号保持部と出力部とを有する画素構成を示す図である。
図３－１は、４組の信号保持部と出力部とを有する画素構成を示す図である。
図３－２は、４組の面積の大きい信号保持部と出力部とを有する画素構成を示す図である。
図２では、四角形の画素１の４か所の隅のうち、３か所の隅に向かって信号保持部１５と出力部３とを配置し、１か所の隅には、不要な電荷を排出するドレイン(Drain)２０を配置した画素１となっている。
３か所の隅に向かって配置された信号保持部１５と出力部３との境界の辺は、画素１の垂直な辺に対して、図１と同様に、傾きθを持って形成されている。
一方、信号保持部１５と出力部３が無いドレイン２０と受光部２との境界の辺は、四角な画素１の垂直な辺に対して、同一の傾きθを持つ必要はない。
たとえば、上記のθ＝４５°がある場合に、図２では、ドレイン２０と受光部２との境界の辺と四角な画素１の垂直な辺との角度も上記のθと同じ４５°としているが、実際に、ドレインでは、θとは異なる角度の９０°や零度であっても良く、不要な電荷を排出することができる構造であれば何ら問題ない。
図３－１、図３－２では、四角形の画素１の中にある受光部２から、画素１の４か所の隅に向かって信号保持部１５と出力部３とを配置した構成となっている。
図３－１は、信号保持部１５の面積を小さくして受光部２の大きさを優先した構成であり、高感度化に重点を置いた構造であり、信号保持部１５は台形に近い四角形の構造となっている。
図３－２は、信号保持部１５の面積を大きくした構成であり、信号保持部１５に保持できる電荷量を増やして、ダイナミックレンジに重点を置いた構造であり、信号保持部１５は四角形よりも多い六角形の辺を持つ構造となっている。
図２３－１および図２３－２に示したように、画素１の受光部２の周辺に複数組の信号保持部１５と出力部３を持つ従来のグローバルシャッター方式のＣＭＯＳイメージセンサでは、無効領域１９が大きい課題があったが、図２および図３－１および図３－２では、無効領域１９が極端に小さいため、画素１の小型化および受光部２の高感度化を実現することができる。
また、図２および図３－１および図３－２の画素１の受光部２は、水平・垂直な辺を持つ四角形を４５度回転した形状であり、図２３－１および図２３－２に示した従来の水平・垂直な辺を持つ四角形を４５度回転させていない形状の受光部２よりも、受光部２の面積を大きい。
したがって、図２および図３－１および図３－２の画素１は、図２３－１および図２３－２に示した従来の画素１よりも高感度化を実現することができる。
図４は、４組の信号保持部と出力部と転送部と読出し部とを有する画素構成を示す図である。受光部２の電荷Ｑ１は、転送電極２２－１の電極がオンになると、信号保持部１５－１へと転送された後に保持される。次の異なる時間に、受光部２の電荷Ｑ２は、転送電極２２－２の電極がオンになると、信号保持部１５－２へと転送された後に保持される。同様に、異なる時間に、受光部２の電荷Ｑ３は、転送電極２２－３の電極がオンになると、信号保持部１５－３へと転送された後に保持される。同様に、異なる時間に、受光部２の電荷Ｑ４は、転送電極２２－４の電極がオンになると、信号保持部１５－４へと転送された後に保持される。
以上の動作で、信号保持部１５－１、信号保持部１５－２、信号保持部１５－３、信号保持部１５－４の全てに、それぞれの電荷が、画素内部で高速に転送され保持される。
その後、信号保持部１５－１で保持されている電荷Ｑ１は、読出し部２１－１がオンになると、出力部３－１へ読み出される。次に信号保持部１５－２で保持されている電荷Ｑ２は、読出し部２１－２がオンになると、出力部３－２へ読み出される。次に信号保持部１５－３で保持されている電荷Ｑ３は、読出し部２１－３がオンになると、出力部３－３へ読み出される。次に信号保持部１５－４で保持されている電荷Ｑ４は、読出し部２１－４がオンになると、出力部３－４へ読み出される。
本発明の各画素では、信号保持部１５－１、信号保持部１５－２、信号保持部１５－３、信号保持部１５－４の４か所に対して、図４と同じ動作で受光部の電荷が転送されるため、４フレーム分の信号を高速で全画素の４つの信号保持部１５に読み出すことができる。
したがって、４フレーム分のグローバルシャッター方式のＣＭＯＳイメージセンサを実現できる。
また、この構造を用いると、距離を測定するＴｏＦ（Time of Flight）用のＣＭＯＳイメージセンサも実現することができる。　
図４では、受光部２の電荷Ｑ１が移動する方向において、転送電極２２－１、信号保持部１５－１、読出し電極２１－１、出力部３－１は全て直線状に配置することができている。
そのため電荷Ｑ１を受光部２から出力部３－１へ転送する転送効率の劣化を無くすことができ、本発明の図４は、電荷転送に有利な画素構造である。
特に、ＭＯＳ型容量を用いた信号保持部１５を持つＣＭＯＳイメージセンサの場合には、画像上で発生する残像現象を無くすためには、転送効率不良によって信号保持部１５に残る電荷を無くす必要がある。そのため、受光部２の電荷Ｑ１を、受光部２から信号保持部１５へ転送する電荷の転送効率と、信号保持部１５から出力部３への電荷の転送効率との両方ともに１００％にすることが求められる。
したがって、ＭＯＳ型容量を用いた信号保持部１５を持つＣＭＯＳイメージセンサでは、
受光部２と、転送電極２２－１と、信号保持部１５－１と、読出し部２１－１と、
出力部３－１とは、全て直線状に配置することで、転送効率を改善するためには最も有効であり、残像の少ない画像を実現することができる。
図５は、４組の信号保持部と出力部と読出し部とを有する画素構成を示す図である。
図５は、図４の構成から転送電極２２を省略した構成である。信号保持部１５の面積拡大や受光部２の面積拡大により、画素１の小型化を実現するためには、電極の数を削減することは有効な手段である。　
図６は、本発明のＣＭＯＳイメージセンサの画素の半導体の断面構造を示す図である。
図６は、ＭＯＳ型容量を用いた信号保持部１５を持つＣＭＯＳイメージセンサであり、
転送部５と信号保持部１５上には、転送電極とＭＯＳ型容量の電極を兼ねる電極２３が形成されており、図２２に比べて、電極数と電極への配線数を、それぞれ１つ削減することができている。信号保持部に信号を保持する期間には、電極に零または負の電圧を印加することでリーク電荷を抑制することができる。
図５においては、全ての信号保持部（１５－１、１５－２、１５－３、１５－４）で、電極数と電極への配線数を、それぞれ１つ削減できているため、本発明の画素１では、小型化、高ＳＮ化、高感度化、高画素化を実現することができる。
図７－１は、六角形の受光部を持つ画素構成を示す図である。
図７－２は、八角形の受光部を持つ画素構成を示す図である。
図３－１の受光部２は、水平に底辺を持つ四角形を４５度回転した形状であるが、受光部２が四角形の場合は、受光部２の面積が小さくなるという欠点がある。受光部２を大きくしながら、受光部２と信号保持部１５の面積のバランスを取るために、図７－１の画素１では、六角形の受光部２４となっている。
六角形の受光部２４と信号保持部１５との境界領域は、六角形の辺の中で、長い辺であり、且つ、画素の水平軸に対して傾きを持つ辺となっている。これにより、六角形の受光部２４の電荷を信号保持部１５読み出す場合に、転送効率の良い構造を実現することができる。
図７－２の画素１では、受光部２を大きくしながら、受光部２と信号保持部１５の面積のバランスを取るために、八角形の受光部２５となっている。図７－１の六角形の受光部２４に対して、八角形の受光部２５へと、辺数の大きい偶数の多角形になっており、受光部２を大きくして感度を向上する効果は大きい。
八角形の受光部２５と信号保持部１５との境界領域は、八角形の辺の中で、長い辺であり、且つ、画素の水平軸に対して４５度の傾きを持つ辺となっている。これにより、八角形の受光部２５の電荷を信号保持部１５読み出す場合に、転送効率の良い構造を実現することができる。
図８は、水平・垂直な辺を持つ四角形を４５度回転した受光部の辺に凹凸部を設けた画素構成を示す図である。
図８は、図３－１の受光部２と信号保持部１５との境界領域に凹凸部２６を設けた形状である。図８の場合は、境界領域に凹凸部２６を付けることで、受光部２を広げて感度を向上させる効果がある。
また、受光部２の凹凸部２６－１と、出力部３－１との間にある信号保持部内の電荷転送距離２７を短くすることで、受光部２の電荷が、信号保持部１５－１の中を通過する距離が短くなるため、信号保持部１５－１の中の電荷の転送効率を改善できる効果がある。
図９－１は、八角形の受光部を１８０度÷（八角形の辺数８）＝２２．５度だけ回転して画素に組込んだ画素構成を示す図である。図７－１と図９－１は、八角形の形状は異なるが、図９－１では八角形を２２．５度回転した受光部２８である。このとき、八角形を２２．５度回転した受光部２８の頂点の一つが、信号保持部１５－１に接しているため、信号保持部内の電荷転送距離２７を短くすることができ、電荷の転送効率を改善できる効果がある。
この図は、八角形の受光部を示しているが、
１２角形の受光部の場合は、１８０度÷（十二角形の辺数１２）＝１５度、
１６角形の受光部の場合は、１８０度÷（十六角形の辺数１６）＝１１．２５度、
を回転した受光部を採用することで、信号保持部内の電荷転送距離２７を短くすることができ、八角形を２２．５度回転した受光部２８の場合と同様に、電荷の転送効率を改善できる効果がある。
図９－２は、円形の受光部を持つ画素構成を示す図である。
図９－２では、円形の受光部２９が弧の一部が信号保持部１５に接する形状となっている。円形の受光部２９の場合、受光部の面積を大きくできることと、信号保持部内の電荷転送距離２７を短くすることとを、同時にバランス良く実現することができるため、最適な受光部２の構造である。
結果的に、円形の受光部２９の感度の向上と、信号保持部１５－１の中の電荷の転送効率を改善とを、同時に実現することができる。
図９－２では、円形の受光部２９と信号保持部１５の境界領域が円形の一部であるが、楕円形の一部であっても同様の効果がある。
以上のように、図４から図９－２までの構造を採用することで、受光部の電荷を信号保持部経由で出力部へ転送する転送効率が良好な低残像化、且つ、画素の小型化、高ＳＮ化、高感度化、高解像度化を、更に改善できる撮像装置を提供することができる。
また、図２から図９－１、９－２までの画素では、出力部３が画素１の４隅の内の２か所以上にあるため、画素１を行列状に周期的に配置した場合には、出力部３は、隣接する画素１同士で隣接するため、出力部３が共有化することができる。
この場合、隣接する画素で出力部３を共有することで、画素１の小型化や、受光部２の拡大などを実現できるため、更なる画素１の小型化、高ＳＮ化、高感度化、高解像度化を実現することができる。
図１０は、本発明の第１の画素を４５度回転した本発明の第２の画素の構成を示す図である。図１７に示した従来の電荷保持型のグローバルシャッター方式のＣＭＯＳイメージセンサの画素の受光部２は、四角形の画素１の水平および垂直な辺に並行した四角形である。画素の高感度化の手段の一つとして、半導体の画素の改善に加えて、画素上に形成する有機材料などで形成されるマイクロレンズを設ける手段が一般的である。
この場合、水平および垂直な辺を有する四角形の受光部２に対して、高感度化を実現するために最適な従来のマイクロレンズが形成されてきた。
もしも、図１７の画素１を単純に４５度回転した画素の場合には、四角形の受光部２も同時に４５度回転した形状となるため、四角形の４５度回転した形状の受光部２の上に、従来のマイクロレンズを使うと、感度低下の課題が発生する。
そのため、従来の画素１を４５度回転する場合には、四角形の４５度回転した形状の受光部２のために再度、専用のマイクロレンズを開発する必要がある。
特に、受光部２が正方形とは異なる長方形などの場合には、特に専用のマイクロレンズの開発が必須となる。
一方で、図１０は、図３－１で説明した本発明の第１の画素１を４５度回転した画素である。本発明の第２の画素構造をダイヤモンド画素３０と称することとする。
この場合、図１０の受光部２の形状は、画素１が４５度回転しているにもかかわらず、水平および垂直な辺を有する四角形となっている。したがって、従来の図１７の技術で用いられた従来のマイクロレンズを、そのまま図１０の画素に適用することができて、新たなマイクロレンズを開発する必要が無い。したがって、マイクロレンズの新規開発をしないで、高感度な画素を実現することができる。
図１０の受光部２が、水平および垂直な辺を有する四角形の受光部２となっている理由は、本発明の第１の画素である図３－１において、既に受光部２が四角形を４５度回転した形状の受光部２となっているためである。
このように従来のマイクロレンズの原理を用いて、高感度化できる効果は、本発明の第１の画素を４５度回転することができたためであり、本発明の第２の画素配置は、本発明の第１の画素構成の高感度化の優位性を更に高める画素配置であると言える。
図１１は、本発明の第２の画素を千鳥状に複数配列した配置図である。
千鳥状に複数配列した構造は、従来ではハニカム配列やクリアビット配列と呼ばれるが、
本発明の第２の画素であるダイヤモンド画素３０を千鳥状に複数配列した構成をダイヤモンド配列と称することとする。
ダイヤモンド画素３０を千鳥状に並べることで、画素ピッチ３１に対して、解像度ピッチ３２は画素ピッチ３１の半分となるため、
水平と垂直の解像度は、それぞれ画素ピッチの２倍の解像度を実現することができる。
したがって、図１１に示した千鳥状に複数配列したＣＭＯＳイメージセンサは、図１０で説明したような高感度を保ちながら、且つ、高解像度を実現することができる。
図１２は、本発明の第２の画素を千鳥状に複数配列し、隣接する４つの画素で出力部を共有した配置図である。図１１では各ダイヤモンド画素３０内に、出力部３が４隅にあるが、図１２では隣接する４つのダイヤモンド画素３０で互いに最も近い出力部３の４か所を共有することができ、共有出力部３３を構成することが可能である。
この構造を可能にした要因は、図３－１に示した本発明の第１の画素の構成のように、四角形の画素１において、画素の４か所の隅に出力部３を効果的に配置することができたことによる。
結果的に、本発明の第２の画素である前記ダイヤモンド画素３０を千鳥状に複数配列した前記ダイヤモンド配列に対して、隣接する４つのダイヤモンド画素３０で互いに最も近い出力部３の四つを共有することで、ダイヤモンド画素３０の小型化、高ＳＮ化、高感度化、高解像度化、低残像化を実現することができる。
図１１、図１２のいずれの場合でも、ＣＭＯＳイメージセンサの低残像化、小型化、高ＳＮ化に加えて、更なる高感度化、高解像度化を実現できるため、その効果は絶大である。
図１０は図３－１を回転した形状であるが、本発明の図３－２、図４、図５、図７－１、図７－２、図８、図９－１、図９－２を４５度回転して、ダイヤモンド配置した場合であっても、図１１、図１２と同様の効果があり、画素１を用いたＣＭＯＳイメージセンサの小型化、高感度化、高解像度化、低残像化を実現することができる。
図１２では、出力部３がダイヤモンド画素３０の４隅にある場合を示したが、出力部が４隅の内の２か所以上にある場合には、共有出力部３３を設けることができる。
そのため、出力部が４隅の内の２か所以上にある場合には、ダイヤモンド画素３０の小型化、高ＳＮ化、高感度化、高解像度化、低残像化を実現することができる。
本発明の図３－１、図３－２、図４、図５、図７－１、図７－２、図８、図９－１、図９－２、図１０の画素では、出力部３と信号保持部１５の４組を、四角形の画素１の４隅の領域に配置した構成を示した。
図１－１のような１組の出力部３と信号保持部１５の画素１や、図２のような３組の出力部３と信号保持部１５の画素１のような本発明の第１の画素であっても、画素１を４５度回転した後に、ダイヤモンド配列をすることで、図１１と同様に、ＣＭＯＳイメージセンサの小型化、高ＳＮ化、高感度化、高解像度化、低残像化の効果が大きい。
また、図１－１、図１－２の画素は、ダイヤモンド配列をした場合に、隣接する画素の出力部３が近くにないため、図１２のような共有出力部３３を作ることができないが、出力部３と信号保持部１５が２組以上であれば図１２と同様な効果がある。
したがって、図２、図３－１、図３－２、図４、図５、図７－１、図７－２、図８、図９－１、図９－２、の画素の場合では、ダイヤモンド配列を行い、隣接する画素と出力部３を共有する共有出力部３３を設けることで、図１２と同様に、ＣＭＯＳイメージセンサの小型化、高ＳＮ化、高感度化、高解像度化、低残像化の効果が大きい。
図２は、出力部３と信号保持部１５の３組とドレイン２０を持つ構造の場合であるが、
図３－１、図３－２、図４、図５、図７－１、図７－２、図８、図９－１、図９－２、図１０、図１１、図１２までのように、出力部３と信号保持部１５の４組の内の一つがドレインになった場合であっても、図１に示した本発明の第１の画素で示した構造による出力部３と信号保持部１５の効果は同様であるため、ＣＭＯＳイメージセンサの小型化、高ＳＮ化、高感度化、高解像度化、低残像化の効果は同様にある。
また、図３－１、図３－２、図４、図５、図７－１、図７－２、図８、図９－１、図９－２、図１０、図１１、図１２では、出力部３と信号保持部１５の４組であるが、出力部３と信号保持部１５の４組の内の一つがドレインになった場合には、
ドレイン２０と受光部２の境界領域、または、ドレイン２０と受光部２４の境界領域、または、ドレイン２０と受光部２５の境界領域、または、ドレイン２０と受光部２８の境界領域、または、ドレイン２０と受光部２９の境界領域では、ドレイン２０とそれぞれの受光部（２、２４、２５、２８、２９）との境界領域の辺は、四角な画素１の垂直な辺に対して傾きθや、円弧の一部の形状を持つ必要はない。
本発明の実施形態は、上記で説明した実施形態に限定されるものでなく、本発明の内容を含んだ様々な形態で実施できる。
本発明による撮像装置を搭載した電子機器は、携帯電話や産業機器用カメラや医療用カメラや車載用カメラなどの多くの分野で利用される。
１　画素
２　受光部
３　出力部
４　垂直信号線
５　転送部
６　転送トランジスタ配線
７　フローティングディフュジョン部
８　リセットトランジスタ
９　リセットトランジスタ配線
１０　画素電源
１１　出力トランジスタ
１２　行選択トランジスタ
１３　行選択トランジスタ配線
１４　半導体基板
１５　信号保持部
１６　読出し部
１７　読出しトランジスタ配線
１８　ＭＯＳ型容量の電極
１９　無効領域
２０　ドレイン
２１　読出し電極
２２　転送電極
２３　転送電極を兼ねるＭＯＳ型容量電極
２４　六角形の受光部
２５　八角形の受光部
２６　凹凸部
２７　信号保持部内の電荷転送距離
２８　八角形を２２．５度回転した受光部、
２９　円形の受光部
３０　ダイヤモンド画素
３１　画素ピッチ
３２　解像度ピッチ
３３　共有出力部

Claims (24)

  1. 　平面上に周期的に配置された複数の頂点を持つ画素を持つ撮像装置において、
    前記画素は
    　　　入射光を光電変換して信号電荷を発生させる受光部と、
    　　　前記受光部から転送された前記信号電荷を保持する信号保持部と、
    　　　前記信号保持部から読み出された前記信号電荷を検出する出力部と
    を有する構成であって、
    　　　前記出力部は前記画素の頂点のいずれかに位置し、
    　　　前記信号保持部は前記受光部と前記出力部との間に位置する
    ことを特徴とする撮像装置。
  2. 前記画素において、
    　　　前記受光部と前記信号保持部の間に転送部、
    　　　前記信号保持部と前記出力部の間に読み出し部、
    の
    　　　いずれか一方を有する、
    場合において、
    　　　前記転送部と前記読み出し部のいずれか一方と前記信号保持部とは、前記受光部と前記出力部の間で直線状に配置される
    ことを特徴とする請求項１記載の撮像装置。
  3. 前記画素において、
    　　　前記受光部と前記信号保持部の間に転送部、
    　　　前記信号保持部と前記出力部の間に読み出し部、
    の
    　　　両方を有する
    場合において、
    　　　前記転送部、前記信号保持部及び前記読み出し部は、前記受光部と前記出力部の間で直線状に配置される
    ことを特徴とする請求項１記載の撮像装置。
  4. 前記画素が前記転送部を有する場合において、
    　　　前記信号保持部が有する電極と前記転送部が有する電極とが一体化した構成、
    または、
    　　　前記信号保持部が有する電極と前記転送部の電極に共通の電圧が印加される構成
    であることを特徴とする請求項２記載の撮像装置
  5. 前記画素が前記転送部を有する場合において、
    　　　前記信号保持部が有する電極と前記転送部が有する電極とが一体化した構成、
    または、
    　　　前記信号保持部が有する電極と前記転送部の電極に共通の電圧が印加される構成
    であることを特徴とする請求項３記載の撮像装置。
  6. 前記画素において、
    　　　前記信号保持部は、電極と酸化膜と半導体からなるＭＯＳ型構造にてＮ型半導体層を信号保持に用いる構成であり、
    　　　前記信号保持部に前記信号電荷を保持する期間において、前記電極部の電圧は、零または負の電圧であること
    を特徴とする請求項１記載の撮像装置。
  7. 前記画素において、
    前記信号保持部と前記受光部との境界領域の形状は、前記画素と隣接する前記画素との
    境界領域の形状に対して
    　　　90度未満の傾きを持つこと
    を特徴とする請求項１記載の撮像装置。
  8. 前記画素は、配置された平面上において、
    　　　90度で交差する２つの軸に対して行列状に配置されていること
    を特徴とする請求項７記載の撮像装置。
  9. 前記傾きが、±４５度であることを特徴とする請求項７記載の撮像装置。
  10. 前記複数の頂点を持つ画素の形状が、
    　　　長方形、または正方形、または菱形、または台形、または曲線である
    ことを特徴とする請求項１記載の撮像装置。
  11. 前記信号保持部と前記受光部との境界領域の形状が、
    　　　偶数個の辺を持つ多角形の一部の辺、
    または、
    　　　偶数個の辺を持つ多角形を[１８０度／（前記偶数）]の角度だけ回転させた多角形の一部の辺、
    または、
    　　　円弧の一部、
    であることを特徴とする請求項１記載の撮像装置。
  12. 前記信号保持部と前記受光部の境界領域の形状が、
    　　　前記多角形の一部の辺に凹凸部を設けた形状、
    または、
    　　　前記円弧に凹凸部を設けた形状
    であることを特徴とする請求項１１記載の撮像装置。
  13. 前記信号保持部は、四角形よりも多い辺を持つ多角形であることを特徴とする請求項１記載の撮像装置。
  14. 前記画素を
    　　　千鳥状に複数配列したこと
    を特徴とする請求項１記載の撮像装置。
  15. 前記千鳥状の複数配列した前記画素において、
    　　　千鳥配列のｎ行目の画素と
    　　　千鳥配列のｎ＋1行目の画素とが
    　　　行方向に対して斜め方向に互いに隣接していること
    を特徴とする請求項１記載の撮像装置。
  16. 前記画素を
    　　　千鳥状に複数配列したこと
    を特徴とする請求項２記載の撮像装置。
  17. 前記千鳥状の複数配列した前記画素では、
    　　　千鳥配列のｎ行目の画素と
    　　　千鳥配列のｎ＋1行目の画素とが
    　　　行方向に対して斜め方向に互いに隣接していること
    を特徴とする請求項２記載の撮像装置。
  18. 前記画素を
    　　　千鳥状に複数配列したこと
    を特徴とする請求項３記載の撮像装置。
  19. 前記千鳥状の複数配列した前記画素では、
    　　　千鳥配列のｎ行目の画素と
    　　　千鳥配列のｎ＋1行目の画素とが
    　　　行方向に対して斜め方向に互いに隣接していること
    を特徴とする請求項３記載の撮像装置。
  20. 前記画素において、
    　　　前記信号保持部は、少なくとも２か所以上あること
    を特徴とする請求項１記載の撮像装置。
  21. 前記画素において
    　　　前記出力部は、隣接する２つ以上の前記画素で共有されること
    を特徴とする請求項１記載の撮像装置。
  22. 前記画素において
    　　　前記出力部は、隣接する２つ以上の前記画素で共有されること
    を特徴とする請求項１４記載の撮像装置。
  23. 前記画素において
    　　　前記出力部は、隣接する２つ以上の前記画素で共有されること
    を特徴とする請求項１６記載の撮像装置。
  24. 前記画素において
    　　　前記出力部は、隣接する２つ以上の前記画素で共有されること
    を特徴とする請求項１８記載の撮像装置。
PCT/JP2021/029148 2020-08-07 2021-08-05 撮像装置 WO2022030588A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/040,757 US20230290791A1 (en) 2020-08-07 2021-08-05 Imaging device
JP2022541731A JPWO2022030588A1 (ja) 2020-08-07 2021-08-05

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020135078 2020-08-07
JP2020-135078 2020-08-07

Publications (1)

Publication Number Publication Date
WO2022030588A1 true WO2022030588A1 (ja) 2022-02-10

Family

ID=80118092

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/029148 WO2022030588A1 (ja) 2020-08-07 2021-08-05 撮像装置

Country Status (3)

Country Link
US (1) US20230290791A1 (ja)
JP (1) JPWO2022030588A1 (ja)
WO (1) WO2022030588A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009268083A (ja) * 2008-04-03 2009-11-12 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2010063120A (ja) * 2007-04-18 2010-03-18 Rosnes:Kk 固体撮像装置
JP2012204449A (ja) * 2011-03-24 2012-10-22 Sony Corp 固体撮像装置および電子機器
JP2013175951A (ja) * 2012-02-27 2013-09-05 Honda Motor Co Ltd 画素駆動装置及び画素駆動方法
WO2017056347A1 (ja) * 2015-09-29 2017-04-06 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
JP2018032749A (ja) * 2016-08-24 2018-03-01 国立大学法人静岡大学 電荷蓄積素子
JP2020047826A (ja) * 2018-09-20 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010063120A (ja) * 2007-04-18 2010-03-18 Rosnes:Kk 固体撮像装置
JP2009268083A (ja) * 2008-04-03 2009-11-12 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2012204449A (ja) * 2011-03-24 2012-10-22 Sony Corp 固体撮像装置および電子機器
JP2013175951A (ja) * 2012-02-27 2013-09-05 Honda Motor Co Ltd 画素駆動装置及び画素駆動方法
WO2017056347A1 (ja) * 2015-09-29 2017-04-06 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
JP2018032749A (ja) * 2016-08-24 2018-03-01 国立大学法人静岡大学 電荷蓄積素子
JP2020047826A (ja) * 2018-09-20 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Also Published As

Publication number Publication date
JPWO2022030588A1 (ja) 2022-02-10
US20230290791A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US10586818B2 (en) Solid-state imaging device, camera module and electronic apparatus
JP5537172B2 (ja) 固体撮像装置及び電子機器
JP5241454B2 (ja) 固体撮像装置及びそれを用いた撮像システム
JP4050906B2 (ja) 固体撮像装置
US20060240631A1 (en) Method for manufacturing a solid-state image capturing device and electric information device
JP2016152374A (ja) 光電変換装置
WO2006018968A1 (ja) 増幅型固体撮像装置
JP2008153370A (ja) 固体撮像装置及びその製造方法
JP2013038312A (ja) Ｍｏｓ型固体撮像素子及び撮像装置
US10068940B2 (en) Imaging apparatus with focus-ranging precision in one direction due to saturated photoelectric conversion elements located adjacent to each other
JP5547150B2 (ja) 固体撮像素子
WO2022030588A1 (ja) 撮像装置
JP6178975B2 (ja) 固体撮像装置
JPH04192561A (ja) 固体撮像装置
JP6536627B2 (ja) 固体撮像装置及び電子機器
JP5725232B2 (ja) 固体撮像装置及びカメラ
JP2005243946A (ja) 固体撮像素子及びその駆動方法
JP2009110999A (ja) 固体撮像素子
JP2004253740A (ja) 固体撮像素子
JP2005252350A (ja) 固体撮像装置
JP2024076355A (ja) イメージセンサ
JP2019195183A (ja) 固体撮像装置及び電子機器
JP2011146608A (ja) 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
JP2008010879A (ja) 固体撮像装置
JP2001111028A (ja) 固体撮像素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21852848

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022541731

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21852848

Country of ref document: EP

Kind code of ref document: A1