TW293124B - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit Download PDF

Info

Publication number
TW293124B
TW293124B TW085107407A TW85107407A TW293124B TW 293124 B TW293124 B TW 293124B TW 085107407 A TW085107407 A TW 085107407A TW 85107407 A TW85107407 A TW 85107407A TW 293124 B TW293124 B TW 293124B
Authority
TW
Taiwan
Prior art keywords
potential
node
power
connection node
power supply
Prior art date
Application number
TW085107407A
Other languages
English (en)
Inventor
Yoichi Tobida
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW293124B publication Critical patent/TW293124B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 ---------— B7五、發明説明（1 ) 本發明係有關於一種半導體積體電路，特別是有關於 —種利用二極體連接（diode-connected)金氧半（MOS)電晶 體的臨界電屢來設計電源啓動重置電珞的半導體積體電路。 近來’由於可攜式裝備如筆記型個人電腦、蜂巢式行 動電話和個人手機等快速成長，低功率損耗型積體電路的 需求亦随之劇増。而達成低功率損耗最普遍的方法即是讓 半導體積體電路在低電壓的電源下工作，然而以低電壓來 驅動半導體積體電路會造成M〇s電晶體之臨界電壓對電 源電位的比例增大，而使得利用M〇s電晶體臨界電壓來做 電位調整變得困難，這將嚴重地影響電路設計。 第8圖顯示習知的產生一電源啓動重置信號(下文中 以POR信號表示）的電源啓動重置電路（下文中以p〇R電路 表示），在電源啓動時用來控制和初使化内部電路，詳細例 子如美國專利編號5,073 874所描述。在第8圖中，數字b 表示一電源電位節點在其上電位爲Vcc;數字化表示一地 電位節點電位爲Vss ;數字2a和2b表示二個卩通道M〇s 電晶體而其各別之閘極均和本身的汲極相連接，也就是二 極體連接，而二個P通道M〇s電晶體串連後再連接於電源 電位節點1a和連接節點2之間。數字2c表示一電容器連 接在速接節點2和地電位節點ib之間；數字3是—反相器 由P通道MOS電晶體3a和N通道MOS電晶體3b所構成， 其輪入端接收連接節點2的電位而從輪出端輪出p〇R信 號。 4 本紙張尺度適用中國國家標準（CNS ) A<4規格（2丨〇 χ 29?公釐) (請先閱讀背面之注意事項再填寫本頁) •裝. 訂---------
-II
- - ; i I 經濟部中央橾準局員工消費合作社印装 Α7 1 ' I _ β 7 五、發明説明（2 ) 一~一~- 其次，前述習知的p〇R電路動作方式將在下文中描 述。第9圖是一時序圖，表示習知的p〇R電路（如第8圖所 示）在電源啓動和斷路時的動作。在第9圖中，數字“)表示 在電源電位節點13上電位Vcc的變動，數字（b)表示在連接 知點2上電位NN2的變動，數字（c)表示第8圖所示p〇R 電路的輪出POR信號電位（p〇R)的變動情形。此外|匕丨表示 MOS電晶體臨界電壓的絕對値，而％表示反相器的臨界 電壓。首先，當外部電跦啓動時，電源電位節點la的電位 Vcc從時間t〇開始上升。當電源電位節點la的電位達 到P通道MOS電晶體3a的臨界電壓（Id)時，卩通道M〇s 電晶體開始要導通而p〇R信號的電位p〇R從時間q開始 上升。再來，當電源電位節點la的電位Vcc再上升達到二 個P通道MOS電晶體2a和2b臨界電壓之和2II時，二極 體連接之P通道MOS電晶體2a和2b開始導通，藉著電容 器2c的充電在時間ts時連接節點2的電位開始以較 電源電位節點la電位平緩的逹度上升。當連接節點2的電 位NN2已超出反相器3的臨界電壓時，反相器3被反轉而 POR從時間ts開始下降。如前述的動作結果，產生一 p〇R 信號在電源電壓啓動時用以控制和初使化内部電路。 其次，當電源關閉時，也就是當改變電源電位節點1 a 的電位使成爲地電位節點Vss時，累積在電容器2c的電荷 將經由繞線電容（Wiring Capacitance)而逐漸放電，因此連 接節點2的電位NN2從時間t4開始降低。然而，在第8圖 中所不的POR電路中由於在連接節點2上並未配置任何 本紙張尺度·中關雜-- (請先閱讀背面之注意事項再填慈本頁) -裝· ΑΊ Β7 五、發明説明（3 ) 電珞徑而僅能由繞線電容放電，故而 閉後，要使連接節點2的電位_2降低至地 位vss需要很長的時間。當累積在電容器2c和二的電 上繞線電容的電荷未充分放電之前（即連接^點2 :N2尚未充分下降如時間16時)即再次啓動電源2 = 電:節點1a的電位V-上升至高於V.輕;：:: 升。在：體二開始導通’而P0R信號在時間卜時開始上 、况下’ V«表示連接節點2在時間t6時的電 位。接著，當電_節點13的電位已上升至_通道 電晶體23和孔臨界電履之和2，ν“即物。 B ’2個二極體連接的p通道M〇s電晶體開始導通從“ 時間開始對電容器2c充電而連接節點2的電位則也開 始上升。當速接節點2的電位_2在（9時間超出反相器3 的臨界電壓ντ時，反相器3被反轉而p〇R信號電位開始 降低。但是，在上述的電路動作過程中，因爲電源再一次 f動前在連接節點2上仍殘留、的電位所以用來決定p〇R 尨號脈波寬度的時段⑴至~的時間），相對比較於將累積在 電容器2c和連接節點2繞線電容上的電荷充分放電使連接 節點2的電位NN2成爲地電位節點Vss的條件下所決定之 P〇R信號脈波寬度⑴到t3時段）而言是極度地縮短了。
以上所描述的習知POR電路中，在電源關閉後再啓動 時因爲累積在電容器2c和連接節點2繞線電容上的電荷放 電速度慢且不完全，致使當電源啓動時用以控制和初使化 内部電路的任何POR信號將無法產生，即或可產生p〇R ; 抽衣-- (請先閱讀背面之注意事項再填寫本頁)
訂------L 經濟部中央#準局員工消費合作.社印製 iK--------------
(〇叫八4規格（210'乂297公釐） 經濟部中央操準局員工消費合作社印製 A7 ______B7 五、發明説明（4 ) ' ' 信號亦非是正常的脈波在此將引起誤動作。 又當工作在低電壓電源時，因爲電源關閉時在連接節 點2上電容器2c和繞線電容所累積的電荷放電不完全，連 接節點2上所產生之電位Va* MOS電晶體的臨界電壓|匕丨 將佔去電壓電源Vcc的絕大比例，因此產生另外一個問題 就是在電源關閉後很難利用傳統的MOS電晶體使連接節 點2的電位和地電位節點vss相等。 有鑑於此，本發明之目的係爲解決上述的問題，亦提 供一半導體積體電路能夠在電源關閉後再迅速啓動時將内 部電路的充電電荷放電並將其電位拉低至接近地電位。 本發明的另一個目的是提供—包含p〇R電路的半導 體積體電路即使在電源關閉後到電源重新啓動的時間週期 縮短的情形下’在電源啓動時正常的p〇R信號仍然能產生 用以控制和初使化内部電路。 根據本發明的第一特徵，一半導體積體電路包含一放 電二極體連接MOS電晶體在電源電位節點和連接節點之 間，從連接節點至電源電位節點的方向配置成順向偏壓方 向，這一 MOS電晶體的背閘極和本身的閘極相連。 根據本發明的第二特徵，一半導體積體電路包含一電 源電壓反應電路，該反應電路包含一提升電路在電源電位 節點和連接節點間連接以及一電容器連接連接節點和地電 位節點；一放電二極體連MOS電晶體在電源電位節點和連 接節點之間，從連接節點至電源電位節點的方向配置成順 向偏壓方向，這一 M0S電晶體的背閘極和本身的閘極相 7 本雜尺公餐)一 ~~
• HH ---.-----私衣—— (請先閱讀背面之注意事項再填寫本頁) 訂 線 2,
發明説明（ 塊圖 愈保持電路’其接收前述連接節㈣電位以及輪出一 棵啓動重置信號’而從電源電位開始上升經—預定時間 =接節㈣電位將超出預設位準使得該電源啓動重置信 ’姑第位準變化至第二位準，藉以保持該電源啓動重 信號的第二位準。 ，爲讓本發明之上述目的、特徵、和優點能更明顯易懂 下文特舉一較佳實施例，並配合所附圖式，作詳細説明 如下： 圖式之簡單説明： 第1圖係顯不應用本發明之動態隨機存取記憶體的方 不 . ; 奸衣-- (請先閱讀背面之注意事項再填寫本頁) 圖； 第2圖係顯示根據本發明之p〇R產生電路一實施例； 第3圖係顯示根據本發明之p〇R產生電路的動作時序 訂-- 經濟部中央標準局員工消費合作社印製 第4圖係顯示根據本發明之M〇s電晶體臨界電壓對背 閘極和源極間電壓差的特性圖； 第5圖係顯示根據本發明之p〇Ri生電路另一實施例； 第6圖係顯示根據本發明之p〇R產生電路又一方塊圖 示例； 第7圖係顯示根據本發明之POR產生電路更進一步方 塊圖示例； 第8圖係顯示根據習知技藝之POR產生電路的方塊圖 不1 ;以及 第9圖係顯示根據習知技藝之POR產生電路的電路動 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 泳 II ~~I II u HI ίI-n I I___ I I 111 -1 n 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（6 ) 作序圖； 在所有的圖示中，相同的單元均給予相同的數字。 實施例： 根據本發明之一較佳實施例將在下文中詳細描述。 第1圖係表示應用本發明之Dram(動態隨機存取記 憶體）100的方塊圖包含一個内部電位產生電路群組2〇〇， 一 POR電路210和一記憶單元陣列u 〇由多數以行列方式 排列的5己憶單元所組成。一 ϋ(列位址觸發）緩衝器110 接收一由外部施加的信號RAS和輪出RAS信號至位址緩 衝器130 ;以及一 CAS(行位址觸發）緩衝器12〇接收一由 外部施加的信號CAS和輸出一 CAS信號至緩衝器13〇。位 &㈣器Π〇接收一外部位址信號ext八丨(户0,1,2..·)和該 RAS信t鎖存該外部位址信號extAi，輪出列位址信號 RAl和給内^路，以及接收外部位址信號ext 八1(1=0，1，2...)和該〇八5信號，鎖存外部位址信號如八丨和 輸出行位址信號CAl*·^給内部電路。 _二列解碼器接收從位址緩衝器130來的信號RAi 和RAi後選擇一相對映的字元線；一行解碼器丨5〇接收從 位址緩衝器130來的信號CAl和&後選擇—相對映的感 ，放大器以及1/0(輸入）電路170，該放大器用以放大記憶 單元101在位元線上被讀出的電位而1/〇電路則用以傳送 記憶單元ιοί在位元線上被讀出的資枓。數字16〇表示一 字元驅動器用以提高列解碼器14〇所選擇之字元線的電 位，180表示一讀取和寫入的控制電路，從外部接收一寫 (#先閱讀背面之注意事項再填寫本頁) -裝- 、1Τ
經濟部中央橾準局員工消费合作社印製 A7 _______ _____ B7 五、發明説明（7 ) 入致能信號ext/WE和一輪出致能信號ext/〇E，且輸出一 W0信號來控制内部電路的讀取和寫人：以及19G表示一 I/O緩衝器接收從讀取和寫入控制電路⑽冑出的信號 WO ’在寫人的情形下經—資料線傳送外部施加的資料ext Dm至I/O接腳和感測放大器17〇，在讀取的情形下輸出記 憶單元中的讀取資料由感測放大器17〇放大後經1/()電路 資料線傳送至1/0接腳成爲資料extD〇ut信號。 在第1圖中，P〇R電路21〇用以當電源啓動時產生 POR信號制和初使化内部電路如内部電位產生電路群 組200和瓦^緩衝器n〇以及其它部分電路。 第2圖是表示根據本發明的p〇R電路2i〇 一較佳實施 例方塊圖，而第3圖係一動作時序圖。在第2圖中，2Ua 表=一電源電位節點其電位爲Vcc ;數字2Ub表示一地電 位節點其電位爲Vss ;以及數字212a和212b表示2個N 通道MOS電晶體其個別的閘極和汲極均相連在一起，也就 是二極體連接，在電源電位節點和連接節點間連接以便從 電源'電位節點211a至連接節點212的方形成順向偏屢配 置，藉此以形成一提升電路212f。數字212c表示一電容 器連接連接節點212和地電位節點21 lb，且和提升電路共 同形成一電源電位反應電路212g。數字214表示—反相器 由P通道MOS電晶體214a和N通道MOS電晶體214b 構成，其輸入端接收連接節點212的電位而輪出端輸出 POR信號POR ;數字215也是一反相器由—
曰 r逋運MOS 電晶體2Ba和一 N通道MOS電晶體21北構成，其輸入端 一 ^-- (請先閲讀背面之注意事項再填寫本頁)
、1T -----線
本紙張尺度適^國國家iTcNS ) (210 X 297公釐） 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（8 ) ---- 接收POR信號POR而輸出端則連接至連接節點2丨2 ;數字 216表示一保持電路由兩個反相器2M和215構成；數字 213表示一 N通道M0S電晶體連接在電源電位節點 和連接節點212間，且從連接節點212至電源電位節點 211a的方向配置成順向偏壓方向，其背閘極2〗3bg和亦連 接到自身的閘極213g。因此，該M0S電晶體213的作用 爲一放電電晶體，也就是説在電源未關閉時213爲開路狀 態而當斷電後電源電位節點211a的電位Vcc降至比連接節 點212的電位低於一個]^通道M〇s電晶體213的臨界電壓 時，MOS電晶體213導通開始將累積在電容器212e和連 接節點212繞線電容上的電荷放電。 本身閘極和背閘極相連接之M0S電晶體的臨界電壓 將在下文中參照第4圖來描述。 第4圖顯示MOS電晶體的臨界電壓V,h相對於M〇s 電晶體其背閘極電壓和源極間電位差Vbs的變動圖示，而 其電位差如下列運算式所表示： νι1ι=ν0+Κ[(2φΡ+νΒ8)'Λ-(2φΡ)'Λ] 其中：Vbs表示背閘極電壓（以源極電壓爲基準），κ表示 基材效應常數，Φρ·表示基材表面電位，以及V()表示當 vBS=ov時之臨界電壓。 在第4圖中，d表示MOS電晶體背閘極與源極間的電 位差VBS和MOS電晶體的臨界電壓Vth在此相等之點。從 第4圖很明顯地看出，因爲VBS=Vth的結果使得將傳統上 VBS=1.5V時MOS電晶體的臨界電磬爲0.7V降低至〇 25v 11 本紙張尺度適用中國國家榡隼（CNS ) Α4規格（210Χ 297公釐） ΐ衣1Τ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印裝 A7 ~—------------B7 五、發明説明（9 ) ~~-- 成爲可能，且尚比vBS=ov時之臨界電壓％(〇 35v)小 ο.ιν 。將M0S電晶體的背閘極連接在—起即可使 VBS=Vth。在下又的描述中，爲區別起見匕丨將表示當M〇s 電晶體背閘極和閘極連接時臨界電壓的絕對値，而丨匕丨則表 示當VBS=-1.5 V時傳統M0S電晶體的臨界電壓。 接著，上文提及的P〇R電路動作方式將在下文中描 述。在第3圖中，（a)表示電源電位節點2na電位να的變 動，（b)表示在連接節點2丨2上電位Ν2ι2變動，以及（^表 示POR電路210之輪出信號p〇R的電位變動。 首先，當由外部電源啓動時，電源電位節點2Ua的電 位Vcc在T()時開始上升如圖3(a)所示。當電源電位節點 211a的電位Vcc在L時（參照圖3(a))達到p通道m〇S電晶 體214a的臨界電壓値|匕J時，p通道M〇s電晶體2丨4a開始 導通而POR信號的電位P〇R也開始如圖3(幻所示上升。當 電源電位節點21 la的電位vcc在丁2時（參照圖3(a))再上升 到達2個N通道MOS電晶體212a和212b之臨界電壓的相 加値2|Frt|時，2個N通道MOS電晶體212a和212b開始導 通而電容器212c也開始充電，藉由電容器的充電連接節點 212的電位N212開始以較電源電位節點2 12a電位上升斜 度平緩的速度上升如圖3(b)所示。當連接節點212的位能 N212在如圖3(b)所示T;時超出反相器214的臨界電壓vT 時，反相器214被反轉，也就是説MOS電晶體214a成開 路截止狀態’結果POR信號的電位P〇r開始下降如圖3(c) 所示。藉由上述的動作，在電源啓動時用以控制和初使化 12 本紙張尺度適用中國國家標準（CNS〉A4規格（210X 297公釐） (諳先閱讀背面之注意事項再填寫本頁) -裝 、-0 -線 A7 A7 經濟部中央標準局員工消費合作社印裝 五、發明説明（10) ' ~ 内部電路的POR信號於是產生。在這動作期間，二極連接 放電N通道MOS電晶體213 一直處在反相偏壓的狀態且沒 有任何電流流通。反相器犯的功能爲提高連接節點212 的電位，並和反相器214 一起形成鎖存電路來保留p〇R信 號。 當電源關閉時，電源電位節點2Ua的電位開始下降如 圖3(a)所示L時，隨著電位繼續下降，累積在電容器η。 和連接節點2i2繞線電容上的電荷也經由p通道M〇s電晶 體215a以及順向偏壓之二極體連接放電N通道m〇s電晶 體213逐漸地放電，而連接節點212的電位Ν2ι2也就如圖 3(b)所示往下降。當電源電位節點電位Vcc降至與地電位 知點電位vss相等時，連接節點212的電位N2i2將更進一 步下降至放電N-MOS電晶體213臨界電壓|pg的位準如圖 3(b)所示丁3時。但是，如果放電N通道M〇s電晶體的背 閘極没有與其閘極相連接，也就是説當背閘極是連接到基 材電位vBB或地電位Vss時，連接節點2〗2的電位N212僅 能下降至比高的位準|匕j。 隨後，當在丁6時重新啓動電源時，電源電位節點211& 的電位vcc將在如圖3(b)所示τ?時超出，在此同時 Ρ通道MOS電晶體214a開始導通而使POR信號的電位 POR開始上升如圖3(c)所示。當電源電位節點2Ua的電位 Vcc再上升達到|rj+2|rj比丨匕j高出2個n通道M〇s電晶體 212a和212b的臨界電壓和2|匕|時（時間το , 2個二極體連 接的N通道MOS電晶體212a和212b都導通，開始對電容 扣衣-- (請先閱讀背面之注意事項再填艿本頁) --訂 •—级 .1--1 i - -- -I · 13
A7 五、發明説明（11) ~~ ' ~~--—- ----；-----t-- (請先閲讀背面之注意事項再填寫本頁) 器212c充電，因此連接節點212的電位mi2開始上升如 圖3⑻所示。此外，當連接節點m的電位已達到反 相器的臨界電壓VT時（如圖3⑻時間丁9)，反相器214的輪 出反轉而POR信號的電位POR開始下降如圖3(c)所示。另〗 -方面，如果連接節.點212❸電位只能降至N的位 準而不能再多時，則POR信號的電位p〇R不是—正常脈 波信號如圖3(c)虛線所示。 如上所述，在POR電路中累積在電器212(；和連接節 點212繞線電容上的電荷在電源關閉後都很快璉地降至充 分的位準，如此即使縮短電源關閉後到電源重新開啓的時 間所產生的POR信號依然是一正常的脈波信號，最終使保 濩半導體積體電路免於受在電源啓動時的影響而導至誤動 作成爲可能。 雖然在上述實施例中以二個反相器214和215來構成 保持電路216，但是在反相器214輸出端連接多極反相器 218和219(如圖5所示）做爲驅動器亦是另一較佳實施例。 經濟部中央標準局員工消費合作社印裝 此外’雖然N通道MOS電晶體213是做爲放電電晶 體，其亦可以P通道MOS電晶體2丨7來取代（如圖6)。再 者’如圖7所示利用p通道m〇S電晶體212d和212e來取 代N通道MOS電晶體2 1 2a和2 1 2b也是另一較佳實施例。 根據前述的實施例，即能獲至一個優點，即一半導體 積體電路包含一放電單元能在電源關閉時將電位快速地放 電至近乎地電位的位準。 此外’根據本發明之另一優點是，一半導體積體電路 14 本紙張尺度適用中國國家^^71^7710=97公着） A7 B7 五、發明説明（12) ~~" 包含一 POR產生電路用以產生一正常脈波信號能夠控制 以及初使化内部電路’即使當電源關閉後立即再啓動電 源。 雖然本發明已以一些較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此項技藝者，在不脱離本發明 之精神和範圍内，當可作些許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者爲準。 (請先聞讀背面之注意事項再填寫本頁} 裝- 訂 」 經濟部中央標準局員工消费合作社印製 5 隼 標 ί家 -囷 國 中 用 適 度 尺 紙 |本 I釐 公 7 9 2

Claims (1)

  1. 六 '中請專利範If i一半導體積體電路包含： —電源電位反應電路包含一提升電路連接一電綠電位 知點和一連接節點，以及一電容器連接該連接節點和一地 電位節點； 一放電MOS電晶體在該電源電位節點和連接節點間 形成二極體連接（diode_connected)以便從該連接節點至該 電源電位節點配置成順向偏愿的方向，該M〇s電晶體的背 間極與其自身的一閘極相連接；以及 一保持電路接數該連接節點的電位以及輪出一電源啓 動重置信號，該連接節點的電位在電源啓動後一預定期間 將會超出一預定位準，而該電源啓動重置信號即根據該連 接節點的電位從一第一位準改變爲一第二位準，因此將該 電源啓動重置信號的該第二位準保持住。 2如申請專利範圍第1項所述之該半導體積體電路， 該提升電路包含2個m〇S電晶體，該2個MOS電晶體皆 爲二極體連接以便從電源電位節點至連接節點配置成順向 偏壓方向D . 3. 如申請專利範圍第2項所述之該半導體積體電路， 經濟部中央標率局員工消費合作社印製 (請弁閲讀背面之注意事項再填寫本買) 該2個MOS電晶體的背閘極分別與其本身的一閘極相連 接。 4. 如申請專利範圍第丨項所逑之該半導體積體電路’ 該保持電路包含一對MOS反相器電路，以正反器的方式連 接。 16 本紙張尺度適用中國國家橾準（ CNS ) A4規格（210X297公釐）
TW085107407A 1995-12-11 1996-06-19 Semiconductor integrated circuit TW293124B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7321760A JPH09162713A (ja) 1995-12-11 1995-12-11 半導体集積回路

Publications (1)

Publication Number Publication Date
TW293124B true TW293124B (en) 1996-12-11

Family

ID=18136144

Family Applications (4)

Application Number Title Priority Date Filing Date
TW085107407A TW293124B (en) 1995-12-11 1996-06-19 Semiconductor integrated circuit
TW085110768A TW409395B (en) 1995-12-11 1996-09-03 Potential generation circuit
TW085110769A TW381206B (en) 1995-12-11 1996-09-03 Intermediate potential generating circuit
TW085111317A TW321805B (zh) 1995-12-11 1996-09-16

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW085110768A TW409395B (en) 1995-12-11 1996-09-03 Potential generation circuit
TW085110769A TW381206B (en) 1995-12-11 1996-09-03 Intermediate potential generating circuit
TW085111317A TW321805B (zh) 1995-12-11 1996-09-16

Country Status (5)

Country Link
US (4) US5815446A (zh)
JP (1) JPH09162713A (zh)
KR (4) KR100270001B1 (zh)
CN (4) CN1091974C (zh)
TW (4) TW293124B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
US6300819B1 (en) * 1997-06-20 2001-10-09 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6593799B2 (en) 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
JP3022815B2 (ja) * 1997-07-24 2000-03-21 日本電気アイシーマイコンシステム株式会社 中間電位生成回路
US5939928A (en) * 1997-08-19 1999-08-17 Advanced Micro Devices, Inc. Fast high voltage NMOS pass gate for integrated circuit with high voltage generator
US5942925A (en) * 1997-09-30 1999-08-24 Siemens Aktiengesellschaft Power-on detection and enabling circuit with very fast detection of power-off
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
JP3385960B2 (ja) * 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP3935266B2 (ja) * 1998-05-08 2007-06-20 松下電器産業株式会社 電圧検知回路
IT1301936B1 (it) * 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
JP2000149582A (ja) * 1998-09-08 2000-05-30 Toshiba Corp 昇圧回路，電圧発生回路及び半導体メモリ
US6473852B1 (en) 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
JP3799869B2 (ja) * 1999-03-30 2006-07-19 セイコーエプソン株式会社 電源回路を搭載した半導体装置並びにそれを用いた液晶装置及び電子機器
US6191643B1 (en) * 1999-03-31 2001-02-20 Sony Corporation Voltage boost circuitry for hard drive write preamplifiers
JP4960544B2 (ja) * 2000-07-06 2012-06-27 エルピーダメモリ株式会社 半導体記憶装置及びその制御方法
US6636103B2 (en) * 2001-04-18 2003-10-21 Analog Devices, Inc. Amplifier system with on-demand power supply boost
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
JP2003168290A (ja) * 2001-11-29 2003-06-13 Fujitsu Ltd 電源回路及び半導体装置
CN1503931A (zh) * 2002-02-22 2004-06-09 ������������ʽ���� 电压发生电路
US6670845B1 (en) * 2002-07-16 2003-12-30 Silicon Storage Technology, Inc. High D.C. voltage to low D.C. voltage circuit converter
US6784722B2 (en) * 2002-10-09 2004-08-31 Intel Corporation Wide-range local bias generator for body bias grid
AU2003292487A1 (en) * 2003-01-17 2004-08-13 Koninklijke Philips Electronics N.V. A charge pump circuit
EP1642370B1 (en) * 2003-06-30 2009-09-23 Nxp B.V. Protection circuit for an integrated circuit device
KR100691485B1 (ko) * 2003-07-29 2007-03-09 주식회사 하이닉스반도체 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
WO2006034658A1 (fr) * 2004-09-30 2006-04-06 Huawei Technologies Co., Ltd. Procede et systeme de realisation de communication
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
US7362084B2 (en) 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
JP4712519B2 (ja) * 2005-05-27 2011-06-29 フリースケール セミコンダクター インコーポレイテッド ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP2007043661A (ja) * 2005-06-30 2007-02-15 Oki Electric Ind Co Ltd 遅延回路
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP4940797B2 (ja) * 2005-10-03 2012-05-30 セイコーエプソン株式会社 半導体装置の製造方法
US7605618B2 (en) * 2006-01-12 2009-10-20 Qualcomm, Incorporated Digital output driver and input buffer using thin-oxide field effect transistors
WO2008001255A1 (en) * 2006-06-26 2008-01-03 Nxp B.V. A constant voltage generating device
KR100928932B1 (ko) 2007-08-08 2009-11-30 엘에스산전 주식회사 무선 주파수 식별 태그 칩용 전압 증배기 및 이를 이용한무선 주파수 식별 태그
TW200919959A (en) * 2007-10-31 2009-05-01 Au Optronics Corp Charge pump system and method of operating the same
KR100902060B1 (ko) 2008-05-08 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로 및 방법
TWI410185B (zh) * 2009-01-05 2013-09-21 Himax Tech Ltd 參考電壓／電流產生系統之佈局
CN102148614B (zh) * 2010-02-10 2015-11-11 上海华虹宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103092245B (zh) * 2013-01-09 2014-08-20 卓捷创芯科技（深圳）有限公司 一种超低功耗的低压差稳压电源电路与射频识别标签
TWI643435B (zh) 2013-08-21 2018-12-01 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2016021638A (ja) * 2014-07-14 2016-02-04 株式会社ソシオネクスト 半導体装置
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI551044B (zh) * 2015-05-15 2016-09-21 華邦電子股份有限公司 電源閘電路及其電源閘開關控制方法
JP6811084B2 (ja) * 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
CN109427309A (zh) * 2017-08-22 2019-03-05 京东方科技集团股份有限公司 源极驱动增强电路、源极驱动增强方法、源极驱动电路和显示设备
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
CN110667334B (zh) * 2019-10-11 2021-03-19 广东美的制冷设备有限公司 车载空调器及其低功耗待机方法和电路
KR102520454B1 (ko) * 2021-11-25 2023-04-11 재단법인대구경북과학기술원 차동 바이폴라 구조에 기반하는 펄스 부스트 장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823332A (en) * 1970-01-30 1974-07-09 Rca Corp Mos fet reference voltage supply
US3805095A (en) * 1972-12-29 1974-04-16 Ibm Fet threshold compensating bias circuit
JPS57157315A (en) * 1981-03-24 1982-09-28 Nec Corp Intermediate voltage generating circuit
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
US4422163A (en) * 1981-09-03 1983-12-20 Vend-A-Copy, Inc. Power down circuit for data protection in a microprocessor-based system
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPS60122416A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd 基板バイアス電圧発生回路
US4698789A (en) * 1984-11-30 1987-10-06 Kabushiki Kaisha Toshiba MOS semiconductor device
JPS61221812A (ja) * 1985-03-27 1986-10-02 Mitsubishi Electric Corp 電圧発生回路
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
JPH0612797B2 (ja) * 1985-09-09 1994-02-16 オムロン株式会社 半導体装置
JPH072005B2 (ja) * 1985-10-08 1995-01-11 ソニー株式会社 昇圧回路
JPS62188255A (ja) * 1986-02-13 1987-08-17 Toshiba Corp 基準電圧発生回路
JPH073947B2 (ja) * 1986-07-09 1995-01-18 株式会社東芝 昇圧回路
JP2509596B2 (ja) * 1987-01-14 1996-06-19 株式会社東芝 中間電位生成回路
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JPS6432715A (en) * 1987-07-29 1989-02-02 Seiko Instr & Electronics Semiconductor integrated circuit device
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
JPH0673092B2 (ja) * 1988-04-12 1994-09-14 日本電気株式会社 定電圧発生回路
JPH0355613A (ja) * 1989-07-25 1991-03-11 Toshiba Corp 中間電位生成回路
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
US5160860A (en) * 1991-09-16 1992-11-03 Advanced Micro Devices, Inc. Input transition responsive CMOS self-boost circuit
JP2771729B2 (ja) * 1992-04-16 1998-07-02 三菱電機株式会社 チャージポンプ回路
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路
KR0135735B1 (ko) * 1992-11-04 1998-05-15 기다오까 다까시 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치
JPH06223568A (ja) * 1993-01-29 1994-08-12 Mitsubishi Electric Corp 中間電位発生装置
JP3307453B2 (ja) * 1993-03-18 2002-07-24 ソニー株式会社 昇圧回路
JP3311133B2 (ja) * 1994-02-16 2002-08-05 株式会社東芝 出力回路
JP3148070B2 (ja) * 1994-03-29 2001-03-19 株式会社東芝 電圧変換回路
US5644266A (en) * 1995-11-13 1997-07-01 Chen; Ming-Jer Dynamic threshold voltage scheme for low voltage CMOS inverter

Also Published As

Publication number Publication date
US5726941A (en) 1998-03-10
CN1090819C (zh) 2002-09-11
US5812015A (en) 1998-09-22
KR100270000B1 (ko) 2000-10-16
US5815446A (en) 1998-09-29
KR970051145A (ko) 1997-07-29
TW409395B (en) 2000-10-21
TW381206B (en) 2000-02-01
CN1079981C (zh) 2002-02-27
CN1096118C (zh) 2002-12-11
JPH09162713A (ja) 1997-06-20
KR100231951B1 (ko) 1999-12-01
CN1159656A (zh) 1997-09-17
KR100270002B1 (ko) 2000-10-16
KR970051173A (ko) 1997-07-29
TW321805B (zh) 1997-12-01
KR100270001B1 (ko) 2000-10-16
CN1158500A (zh) 1997-09-03
CN1091974C (zh) 2002-10-02
US5717324A (en) 1998-02-10
CN1158501A (zh) 1997-09-03
KR970051294A (ko) 1997-07-29
CN1158516A (zh) 1997-09-03

Similar Documents

Publication Publication Date Title
TW293124B (en) Semiconductor integrated circuit
TW594788B (en) Word line driver for a semiconductor memory device
JP4353621B2 (ja) 半導体装置
JP2604526B2 (ja) 半導体メモリ装置
US7042276B2 (en) Charge pump with improved regulation
JP2597764B2 (ja) ワード線へのブースト電圧供給用の充電ポンプ及びｄｒａｍレギュレータ
TW456034B (en) Dynamic random access memory
KR100539496B1 (ko) 전원전압의큰변화에대해유연성을갖는메모리레귤레이터제어방법
US5258950A (en) Semiconductor memory device
TW319837B (zh)
TW578155B (en) A circuit of boosting a voltage for use in a flash memory device
JP2786572B2 (ja) ビット線の電圧スイングが制限された半導体メモリ用センス回路
TW312016B (zh)
TWI295468B (en) Semiconductor memory device
TW307043B (en) A semiconductor memory device with on-chip boosted power supply voltage generator
TW393762B (en) Improved signal line driving circuits with active body pull-up capability for reducing boost delay
TW422991B (en) A power supply voltage boosting circuit in a semiconductor memory device
KR100818710B1 (ko) 전압펌핑장치
US7692948B2 (en) Semiconductor memory device
US6483357B2 (en) Semiconductor device reduced in through current
US5703814A (en) Semiconductor memory device having dual boosting circuits to reduce energy required to supply boosting voltages
US6522569B2 (en) Semiconductor memory device
US20060087365A1 (en) Voltage charge pump and method of operating the same
KR20000062994A (ko) 메모리 장치
JP2003132679A (ja) 半導体装置