TW319837B - - Google Patents

Description

經濟部中央標準扃員工消費合作社印製 319837 Α7 Β7 五、發明説明（1 ) 發明宣.量 本發明偽有關於一種用以産生供半導體元件用之電壓 的方法與構造。詳言之*本發明係有闊用以操作一記憶體 陣列之晶Η上的生成。 習知技藝描述 第1圖傺一傳統式動態隨機存取記億體（DRAM)之記 憶體單元101的示意圖。記憶體單元101包括一旁路電晶體 102及一儲存電容器103。電晶體102之閘極與字元線110連 接，源極與與儲存電容器103連接且汲極與位元線111連接 。於一寫入工作期間，字元線驅動器電路120施加一高電 壓至字元線Π0，藉以導通旁路電晶體102。一地電源電壓 加諸於位元線Π1以儲存一邏輯低電位值於記億體單元101 内：或者，一 V CC電源電壓（亦卽5伏待）加於位元線 111上俾儲存一邏輯高電位於記億體單元10]内。 當寫入一邏輯高電位於記億體單元101内時，施於電 容器103之電壓大小直接影響一讀取操作期間供應在位元 線1 U上之電壓的大小。為確使一儲存於記憶體單元101内 之邏輯高電位值提供一於一讀取操作期間以位元線111上 的充分的邊差感測到之電壓•當將一邏輯高電位值寫入記 憶體單元ίΟΙ時，加至字元線Π0上的電壓被提升高於V CC 電源電壓。被升高的V CC電源電壓（此處指升高的字元線 電壓V CCB)應超過V CC電源電壓至少旁電晶體102的臨界 電壓（V Τ)。當將一邏輯高電位值寫入記憶體單元101時 ，藉施加升高字元電壓VCCB至字元線110上，全額VCC電 太紙張尺麿该用中國國宏檍進（CNS ) Α4设格（2]0乂297公婊） — ^-------1 裝-- (请先聞讀背面之注意事項再填寫本頁)

、1T 淼 319837 經濟部中央標準局員工消費合作社印装 Α7 Β7 五、發明説明（2 ) 源電壓乃於此寫入蓮算期間被加諸於電容器1〇3上。 典型上作為改善DRAM陣列操作的額外電壓係基體偏壓 電源電壓（V BB)。基體偏壓電源電壓V BB之電位典型上 比地電源電壓更負，為-1至- 2.5伏特。基體偏壓電壓 電源電壓V BB加在電晶體]02之體上（典型上DRAM陣列製 造於晶圓的基體上），俾將旁電晶體102的次臨界漏洩減 至最小。 複合電路係典型地設於與DRAM陣列相同的晶片上，俾 同時産生升高字元線電壓V CCB及基體偏壓電源電壓V BB 。此種習知技術己載於諸如·‘ IEEEM JSSC Vol. 23 第 Π28 至 Π32 頁 Horiguchi 等人、1989 年的 Digest of ISCC第248至249頁S. Fujn等人，及美國專利第4,5δ5,9 54號核發給Hash i mo to等人的專利等參考資料中。 字元線升高電壓V CCB乃依一需求而産生，亦即，升 高電壓V CCB僅在字元線110被導通時産生。升高電壓 V CCB當DRAM陣列不被存取時隨即放電。 在習知技術的示意圖中•字元線驅動電路120典型地 與升壓電容器或一開關靴帶電容器電路ί未顯示）連接。 字元線導通，字元線110初始充電至V CC電源電壓減旁路 電晶體臨界電壓V Τ的電壓值。升壓電容器或開關靴帶電 容器電路於是被致動而提并宇元線110上的電壓至一大於 VCC電源電壓加旁路電晶髏臨界電壓VT的一升高電壓 V CCB。此升高電壓V CCB典型具有约V CC電源電壓的1. 5 至1. 7倍的大小值。此升高電壓V CCB並朱被調整且典型以 本紙張尺度適用中國國家標準（CNS > Α4規格（210Χ297公釐） ---„-------ί I裝-- ; - (請先閲讀背面之注意事項再填寫本頁) 訂 【線 經濟部中央標準局貝工消費合作社印製 3ΐδ837 Α7 _ Β7 五、發明説明（3 ) 一约為二倍V CC電源電壓變量的因數變動。此外，升高電 壓V CCB與字元線Π0的佈線電容值成度比地變化。此相當 高的升高電壓VCCB值補償此等變量。然而，字元線11〇被 導通，耦合雜訊被引入位元線111，成為電晶體102的閘極 對汲極重璺電容量。V CCB的電源電壓愈高，耦合雜訊則 愈大。增加的耦合雜訊不利地影饗記憶體單元丨01的感測 邊差。因此將字元線升高電壓V CCB減至最小乃較為理想 ，使得其不致於遠超過V CC電源電壓加旁路電晶體102的 臨界電壓V T。 CMOS RAM中•基體徧壓VBB産生器與字元線升高電 壓V CCB産生器共存於相同的晶片上，可能會導致通電狀 態期間發生鎖定情形。 此外_當基體偏壓V BB産生器及升高電壓V CCB産生 器佈設於相同晶片上時，一或更多瑗形振1器被用來驅動 與各電壓産生器聯合的充電激勵電容器。如果一具有一電 壓控制式振盪器之晶Η上的相鎖迴路ί PLL)電路被供與 •一外部時鐘信號同步化之用，頻率差泊能存往於該等環形 振盪器與該PLL電壓控制式振盪器之間，藉以將時鐘信號 跳動引入。 V CCB及V βΒ電壓産生器中之充電激勵電路的輸出電 流能力與諸環形振盪器的振盪頻率成正比。然而，對於其 内部操作與一外部時鐘信號同步的記憶體（如，同步DRAM )而言，在V CCB及V BB電壓産生器中之充電，激勵電路的 輸出電流能力需求乃與外部時鐘信號的振盪頻率成正比。 ~ 6 - 本紙張尺度適用中國國家標準（CNS > Μ規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 丨裝 訂 Α7 Β7 五、發明説明（4 ) 因為各個環形振盪器電路的頻率均設成固定的，必須將 V CCB及V BB電壓産生器的充電激勵電路設計成一直供應 最大要求輸出電流之用*而不考慮外部時鐘信號的頻率。 因此，此等充電激勵電路需要相當大的電容器*藉以不合 宜地增加記憶體条統的配置區域。 因此吾人期望具有能夠克服前述缺陷的電壓産生電路 〇 發明概述 根據本發明，一升壓産生電路傜作為産生一實際恆定 、諷整的字元線升高電壓V CCB _=_此升壓産生器電路與字 元線驅動器電路耦合，其1擇性地施加升高電壓V CCB至 記億體陣列的諸字元線上。升高電壓V CCB係被選定，使 得字元線驅動器電路加在字元線的電壓值約等於V CC電壓 源電壓加記億體陣列之旁路電晶體的臨界電壓V T。 經濟部中央標準局員工消費合作社印製 I-J-------^ i-- - ; (請先閲讀背面之注意事項再填寫本頁) 線 在一特定實施例中，升壓産生器電路包括一充電激勵 電路及一電壓調整器電路。該充電激勵電路産生一響應於 一主時鐘信號的輸出電壓。當該輸出電壓小於所需之升高 電壓時，該電壓調整器致能該充電激勵電路，且當輸出電 壓大於所需之升高電壓時，禁止充電激勵電路。，於通電期 間一鎖定防止電路將充電激勵電路的輸出端連接至V CC電 壓源，葙以防止鎖定發生。 亦能設置一偏壓電壓産生器俾産生加諸在上面製造有 記憶體陣列之基體上的負偏壓電壓V BB。此偏壓電壓産生 器的操作傜響應於一個由.▲環形振盪器於通電期間所産生 -7 - 本ϋ尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 319837 A7 ___B7__ 五、發明説明（5 ) 的時鐘信號，使得基體於無主時鐘信號的通電期間能適當 地偏壓。於正常工作狀態期間*該偏壓電壓産生器的操作 傺響應於主時鐘信號。 記憶體陣列能更進一步包括一饗應於一外部時鐘信號 而産生主時鐘信號的時鐘同步電路。該主時鐘信號於是被 用來控制升高電壓産生器、偏壓電壓産生器及記億體陣列 。因為所有的元件皆依相同的時鐘信號操作，頻率的干擾 於是被減至最小， 本發明將由以下連同圖示的詳細說明獲致完全瞭解。 圖式簡述 第1圖偽一傳統式DRAM陣列的示意圖； 第2圖骼根擄本發明之一實施例之一 DRAM陣列的一字 元線解碼器電路及一字元線驅動器電路的示意圖； 第3圖偽根攄本發明之一實施例之一字元線升壓産生 器的示意圖；及 第4圖骼根攄本發明之一實施例之基體偏壓産生器的 示意圖。 發明詳述 第2圔偽根攄本發明之一實施例之一字元線控制電路 2CH的示意圖。字元線控制電路201包括位址解碼器電路 210及字元線驅動器電路220。位址解碼器電路210包括分 別耦合至輸入端211a — 2〗lc的η通道場效電晶體（FET) 212a- 212C、及ρ通道FET 214— 215。字元線驅動器電路 220包括p通道FET 221及η通道FET 222 各個p通道電 本紙張尺度適用中國國家標準（CNS > Α4規格（2ΙΟX 297公釐） ---；-------1 ·裝-- (請先閱讀背面之注意事項再填寫本瓦) 訂 線 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（6 ) 晶體214、215及221之源極與N并煤連接至字元線升高電 壓（VCCB)産生器電路330。字元線驅動器電路220之輸 出傜連接至DR AM陣列200之字元線212。 於一特定實施例中，包括有DRAM陣列200 、字元線控 制電路201及V CCB電壓産生器300的記億體条統偽使用一 單一或雙井程序及一 P型單晶矽基體所製成。記憶體条統 之各NM0S電晶體的體傜與基體連接。該基體被一晶片上基 體偏壓電壓V BB産生器偏壓至一大約-1.5伏持的負電位， 如第4圖所詳述者。記億體系統之各PM0S電晶體傺在於一 η型井區域（N井）内。各PM0S電晶體之體偽與該PM0S電 晶體所在之Ν井連接。 Ν并可連接至不同電位。然而一 PM0S電晶體之源極（ 或汲極）形成之寄生雙極電晶體、PM0S電晶體的Ν井及ρ 型基體則不應該被導通。為此，各Ν井應假設有一等於或 高於駐内PM0S電晶體的源極（或汲極）的電位。假如源極 (或汲極）的電位超過Ν井電位，該寄生雙極電晶體能 被導通，可能會造成鎖定發生。將寄生雙極電晶體導通一 個長的時間週期可能會由於基體偏壓電壓産生器之有限的 電流源作用量（如2 mA)而過載基體偏壓電壓産生器。 字元線控制電路201中，鎖定為於通電狀態，在V CCB 電壓産生器300産生一全V CCB輸出電壓前之期間的特殊考 量。然而，如第4圖所詳述者，於通電期間，晶Η上的 V CCB電壓産生器300提供一值約等於V CC電壓源電壓的電 壓紿Ρ通道PET 214、215及221的Ν井，藉以防止對應的 -9 - 本紙&尺度適用中國國家標芈（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) —裝 訂 319837 A7 B7 五、發明説明（7 )

寄生雙極電晶體的導通及鎖定C 現參考字元線控制電路201的操作，當施加於輸入端 211a — 211c的位址信號是邏輯高電壓時，電晶體212a—21 2c則導通。結果，字元線驅動器電路220之電晶體221及 222的閘極連接到地電源端，藉以導通p通道電晶體221及 斷開η通道電晶體222 ◊因此，字元線212被拉高達到電源 線307上之由VCCB電壓産生器300所提供之字元線升高電 壓VCCB。因為ρ通道FET 214、215及221的Ν并偽耦合於 V CCB産生器300，此等FET所形成的寄生雙極電晶體不被 導通。 如以下所詳述者，VCCB電壓産生器300産生一實際上 恆定、調整的值約等於VCC電壓源電壓加DRAM陣列200中 之旁路電晶體的臨界電壓V T的電壓。於一恃定實施例中 ，V CC電源電壓為5伏待，且字元線升高電壓V CCB值約 為6.5伏待。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第3圖偽字元線升高電壓V CCB産生器300的一示意圖 。VCCB電壓産生器300包括充電激勵電路301.、鎖定防止 電路302及電壓調整器電路3ί)3 。充電激勵電路301包括 NAND閘 311 - 313、N0R閘 314 — 315、反相器 321 — 323及 η 通道FET 331 - 336。鎖定防止電路302包括反相器324、η 通道FET 337 - 342及Ρ通道FET 351- 354。電壓調整器電 路303包括p通道FET 355、電阻器356及反相器325 - 328 。一主時鐘（MCLK)信號偽由引線305提供給充電激勵電 路，而一 INHIBIT信號傜由引線306提供給充電激勵電301 -10 - 本紙張尺度適用中國國家標隼（CNS ) A4规格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（S ) 及鎖定防止電路302。於一特定實施例中，MCLK信號及IKH IB IT信號二者皆由一外部裝置所提供。升高電壓V CCB傷 由電壓調整器電路303透過引線307提供給字元線驅動器電 路220第2圖）。電壓調整器電路303透過引線308自電壓 調整器電路303提供一升高電壓控制信號（VCCBUP)給充 電激勵電路301。 充電激勵電路301像一値二相充電激勵電路，其交替 地使一對電容充電及放電。充電激勵電路301的二相特性 降低在電源線307處的電壓漣波。充電激勵電路303之電容 器由η通道FET 331及332所構成。 於VCCB産生器300的一般操作期間，INHIBIT信號及 電壓調整器控制信號V CCBUP二者皆在一邏輯高準位。於 此等狀態下，充電激勵電路301的操作偽由MCLK信號所控 制。於一特定實施例中* MCLK信號的使用偽由其它晶Η上 的電路使DKAM陣列200内部之數據值的謓取及寫入同步化 C當《〔1^信號在一邏輯高準位時，HAND閘31 1 - 333、N0R 閘314- 31 5及度相器321— 323工作而在反相器323之輸出 端提供一邏輯低準位信號，且在反相器322的輸出端提供 一邏輯高準位信號。電容器331將來自反相器322的邏輯高 準位輸出信號耦合至η通道FET 334的閘極’藉以導通FET 334。當導通時，FET 344耦合V CC電壓源至電容器332。 結果，電容器332莅一等於V CC的電位情況下被充電。 當MCU信號為低準位時* (即於MCU信號的下半週期 期間），反相器322提供一邏輯低準位的輸出信號’且反 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 丨^-------f -裝------訂-----/線 > (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策 A7 B7 五、發明説明（9 ) 相器332提供一邏輯高準位的輸出信號。結果，電容器332 提供一等於二倍V CC電源電壓的輸出電壓。電容器332所 提供的電壓導通η通道電晶體333，藉以使電容器331耦合 至V CC電壓源，而在一等於V CC電源電壓的電壓下充電。 由電容器332所提供之電壓亦使二極體連接電晶體336導通 。因此，儲存於電容器332的電量透過電晶體336放電至電 源線307，藉以使升高電壓VCCB提升。 當MCU信號轉回至一邏輯高準位時，電容器331透過 二極體連接電容器335以前述電容器332的方式放電至 V CCB電壓源線307。同樣地，於此期間，電容器332再度 充電。以此方式> V CCB電壓同時在MCLK信號的負及正相 位期間被激勵。 現參見電壓調整器電路303，ρ通道FET 335的閛極傜 耦合的，俾接受V CC電源電壓。當電源線307上的V CCB電 壓超過V CC電壓約電晶體335之臨界電壓（V ΤΡ)，電晶 體335導通，因而産生一電壓跨電晶體356。當VCCB繼續 升高，橫跨電晶體35S的電壓將提升到超過電晶體325的邏 輯臨界點為止。此時，反相器325提供一邏輯低準位輸出 信號。結果，反相器328的輸出（卽調整器信號V CCBUP ) 亦變低，藉以禁止充電激勵電路301。反相器326及327形 成史密持觸發器閘，其抑制反相器325輸出端的信號環繞 。反饋反相器327將遲滯現像引進反相器326的輸入臨界， 藉以使電壓調整器電路303的雜訊免除獲得改善。 電晶體335及電阻器356的尺寸使得當電源線307上的 -12 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 乂297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝

、1T 線 31S837 A7 B7 五、發明説明（1G ) 電壓超過需求的VCCB電壓（如6.5伏特）時，充電激勵電 路301被禁止。當充電激勵電路301被禁止，V CCB電壓停 止上升，字元線212第2圖）的致動將電流自充電激勵電 路301扱出而使電源線307的VCCB電壓下降。當電源線307 上電壓降至需要的V CCB電源電壓以下時，電晶體355被關 閉，藉以使一邏輯低準位輸入信號加諸於反相器325的輸 入端。因此，反相器328的輸出轉至一邏輯高準位狀態俾 致能充電激勵電路301 。VCCB電壓因而被調整至約高於 VCCB電源電壓〗.5伏待。 鎖定防止電路302於通電期間耦合電源線307至V CC電 源電壓至電源線307 ，藉以於記億體系統導通期間施加 V CC電源電壓至電源線307上。鎖定防止電路302允許在通 電之後電源線307上的V CCB電壓上升至高於V CC電源電壓 。藉將電源線307上的電壓於通電期間保持接近V CC電源 電壓，與P通道FET 214、215及221聯結的寄生雙極電晶 體（第2圖）被防止導通。此係因為電源線307上的電壓 被供給FET 214、215及221的N井。因此，於通電期間鎖 定被加以防止。 經濟>郅中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 鎖定防止電路302由INHIBIT信號所控制。於通電期間 ，INH IB IT信號狀態被定為低準位，藉以致能鎖定防止電 路302而禁止充電激勵電路301。低準位INHIBIT信號使反 相器324的輸出信號轉成一邏輯高準位而導通n通道電晶 體339。被導通的電晶體339将ρ通道電晶體351及352的閘 極耦合至地電源，藉以將此等電晶體351 — 352導通。反相 -13 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐> 319837 Α7 Β7 經濟部中央樣準局員工消費合作社印製 五、發明説明（11 ) 器324的邏輯高準位輸出信號同時亦會導通η通道電晶體 341及342 »接箸，會使η通道電晶體337及338關閉。 結果，電晶體351及352的Ν井與電源線30?隔離。導 通的電晶體352使VCC電壓源與電源線307連接。電晶體 352的通道製得足夠寛，允許於通電期間對於V CC電源電 壓的一般斜率而言，電源線307上的電壓保持近於V CC電 源電壓。 電晶體351及352共用相同的Ν井。於通電期間*導通 的電晶體351將此一共用Ν井的電壓雒持接近於V CC源電 壓。因為該共用的Ν井的接面電容相較於電源線307而言 相當小，故其共用的Ν并電位被電晶體3S1保持接近於 V CC電源電壓。結果，由此共用之Ν并所形成的寄生雙極 電晶體於是被防止導通。 通電之後* INHIBIT信號被反定為高準位，藉以關閉 電晶體351及352而致能充電激勵電路301。當充電激勵電 路301的電容器331放電時，加在鎖定防止電路302之η通 道電晶體337閘極的電壓大於V CC電源電壓加電晶體337的 臨界電壓V ΤΝ，藉以使電晶體337操作於三極體（或線性 )區。同樣地，當充電激勵電路301的電容器332放電，施 加於η通道電晶體338閘極的電壓則大於V CC電源電壓加 電晶體33δ的臨界電壓V ΤΝ，藉以使電晶體338操作於三極 體區。結果，電晶體351及352的共用Ν井於一般操作期間 被電晶體337及338耦合至VCCB電壓電源線307。因此，電 晶體35 1及352的共用Ν井保持在一接近於電源線307上的 -14 - 本紙張尺度適用中國國家標準ΐ CNS) Α4規格（210Χ297公釐） I "I~ n 1^—裝^~ 11 訂 I II (請先閱讀背面之注意事項再填寫本頁) 319837 A7 B7 五、發明説明（12 ) V CCB電壓，防止了藉箸導通此共用N井所可能造成的鎖 定現象。 第4圖係根據东發明一實施例中基體徧壓産生器400 的示意圖。基體偏壓産生器400産生一偏壓電壓（V BB) ，被施於上述記億體条統之η通道電晶髏的體上，該基體 偏壓産生器400包括充電激勵電路401 、電壓調整器電路 402、璟形振盪器電路403及時鐘源選擇器電路404。 充電激勵電路401包括ρ通道FET 441— 416、反相器 421 — 425及NAND閘441- 442。電壓諏整器電路402包括反 相器433- 437、電阻器450及η通道FET 451 - 452。環形 振盪器電路403包括反相器428 — 432及NAND閘445。時鐘源 選擇器電路404包括ρ通道旁路電晶體417- 418、η通道 旁路電晶體457- 45δ、反相器426 — 427及NAND閘443 — 444 。此等元件的連接方式如第4圖所示。 充電激勵電路401礬應於接收自時鐘選擇器電路404之 時鐘信號在電源線464産生一負的基體偏壓V BB。如以下 詳述者，於一般正常操作狀態，時鐘選擇器電路404提供 MCLK信號給充電激勵電路401 ，正當通電期間，時鐘選擇 經濟部中央標準局員工消費合作杜印t (請先閱讀背面之注意事項再填窍本頁) 器電路404自璟形振盪器電路403提供一 BCLK信號至充電激 勵電路4 01。 充電激勵電路401所接收的時鐘信號傜加諸於由反相 器421 _ 425及交叉耦合的HAND閘441 — 442所構成之電路* 藉以交替地對P通道電晶體41.5 - 4】6所構成的電容器充電 。P通道電晶體411-414交替地將儲存於電容器415及416 -15 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） 經濟部中央標準局員工消費合作杜印家 A7 B?_ 五、發明説明（13 ) 内的電量轉換至電源線464上以産生V BB電壓。因為開關 電晶體41 3及414連接至地電壓源，負電量於是自電容器 415及416被激勵至電源線4M上。結果，在電源線464上形 成之VBB偏壓電壓懍一負電壓。 環形振盪器403産生一供於通電期間驅動充電激勵電 路401之用的時鐘信號（BCLK)。為致動璟形振盪器電路 403 ，在輸入引線463上定一邏輯低準位fUFT信號。該

FflfT信號可由一晶Η上或一外部通電重置電路所産生。 璟形振盪器電路403産生之BCLK信號的頻率由設計反相器 428 — 432及HAND間445的恃性而加以選定。於一實施例中 ，此等元件被設計成能産生一頻率約為5 Mhz的BCLK信號 〇 時鐘選擇器電路404的目的在於連接接收MMCLK及BCU 二種信號。時鐘選擇器電路404決定要提供此二種信號的 嘟一個時鐘信號給充電激勵産生器電路401。當ίΙΓΠ信號 於通電期間定為低準位時，旁路電晶體417及457被導通， 藉以自環形振盪器電路403傳送BCLK信號傳至充電激勵産 生器電路401 。於通電週期的初始階段期間，V BB偏壓電 壓尚未達到其目標電壓值。如以下所述者，於此等狀態期 間，調整器電路402的反相器436提供一邏輯高準位信號使 ΝΑΝΙ)閘444的輸出（卽INHIBIT信號）成為一邏輯低準位狀 態。如前述，邐輯低準位ΙΗΗΙΒίΤ信號禁止VCCB電壓產生 器300 (第3圖）的充電激勵電路301而致能鎖定防止電 路 302 〇 -16 - 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） --_-------f -裝------訂-------^ ^ -J 《 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7_ 五、發明説明（14 ) 在預定的通電週期滿之後（約1至4徼秒之後）， ^17信號被反定為高準位。此高準位ίΜΤΤ信號致使旁路 電晶體417及457關閉而旁路電晶體418及458導通。於此等 狀態下，MCL1(信號能夠通過旁路電晶體418及45δ被傳送至 充電激勵電路401 。注意，當自諷整器電路402的反相器 436供應一邏輯高準位信號給NAHD閘443，MCLK信號將只以 此方式被傳送。諏整器電路402的操作情形詳述如下。 邏輯高準位信號的另一結果為，璟形振盪器電 路403被禁止，藉以防止璟形振盪器電路403産生一於記億 體条統正常操作期間會與另--晶Μ上的電路形成干擾的畤 鐘信號。於一持定實施例中，MCL!(信號傜一痼利用一傳統 式具一電壓控制式振盪器的相鎖迴路與一外部時鐘信號同 步的信號。於此一實施例中，在通電之後禁止璟彤振盪器 電路403可防止BCLK信號於記億體条統的正常操作期間與 該電壓控制振盪器形成干擾。 該邏輯高準位ΙΙ^ΪΓ的又另一結果為，當v ΒΒ偏壓電 壓於通電重置週期期間到達其所需要的準位時* ΙΝΗ ΙΒ ίΤ 信號自動地反定為高準位。 現在描述電壓調整器電路402的操作。電壓諏整器電 路402包括二個η通道電晶體451 _ 452，其等耦合的目的 在於接收電源線464上的V ΒΒ偏壓電壓。各該電晶體451 -452之負臨界電壓V ΤΝ約為.075伏待。當電源線464上之 V ΒΒ偏壓變成比一2 X V ΤΝ (或约為—5伏特）還低時 ，電晶體451及452於是被導通。結果，一邏輯低準位信號 -17 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐〉 (請先聞讀背面之注意事項再填寫本頁) —裝 線 經濟.邓中央標準局&貝工消費合作社印製 A7 B7_____ 五、發明説明（) 被加諸於反相器433。此邏輯低準位信號傳過反相器433 — 436俾在反相器436的輸出端提供一邏輯低準位信號。反相 器434及437構成一史密恃觸發器俾抑制在反相器436的輸 出端信號環繞現象。反相器436提供之邏輯低準位信號被 加在時鐘選擇器電路404中的NAND閘443的一輸人端。ΝΑΝΕ) 閘響應地傅達一邏輯高準位信號，以有效地禁止一 MCLK信 號而防止充電激勵電路301被激勵。 當V ΒΒ偏壓電壓變得比一 2 X V ΪΝ值更正的值時，電 晶體451及452被關閉*導致反相器436的輸出信號變高。 結果，充電激勵電路401被致能。藉致能及禁示充電激勵 電路401 ，電壓調整器電路402在電源線464上維持約為 —2 X V ΤΝ的V ΒΒ偏壓電壓| 充電激勵電路301及401與MCLK信號的同步化有利地提 供充電激勵電路301及401—可正比地隨充電激勵電路301 及401的輸出電流要件而改變的輸出電流能力。充電激勵 電路301及401的輸出電流要件係直接與晶片上電路之工作 頻率成正比。因此，當晶片上電路之工作頻率增加，必須 由充電激勵電路301及401提供之電流亦增加。然而，充電 激勵電路301及401的輸出電流能力亦同樣直接與晶片上電 路的工作頻率成正比。亦即，當晶片上電路的工作頻率增 加，能被充電激勵電路301及401提供之電流亦增加。充電 激勵電路301及401在高頻率之增加的電流輸出能力防止電 壓産生器電路300及400在記億體系統的高頻率工作期間的 過載。 -18 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐〉 I IMH 人 '裝 ^ n , n ^ ^ > (請先聞讀背面之注意事項再填寫本頁) Α7 Β7 五、發明説明（16) 因為V CCB充電激勵電路301、V BB充電激勵電路401 及任何晶片上的PU電路間之頻率干擾有利地減至最小。 雖然本發明已連同一些實施例被描述·吾人明瞭本發 明並不侷限於所掲露的實施例，但對於熟悉此技藝人士而 言可顯見本發明可有不同的修飾。舉例言之，雖然上述之 實施例包括一形成於一 P型基體且具有M0S旁路電晶體之 記億體單元的記憶體条統，本發明可被修飾以供構成於一 η型基體上且含有具PM0S旁路電晶體之記億體單元的記億 體条統内操作之用。於此種修飾中* V CCB字元線升高電 壓相對地電源電壓為負的（例如，約-1 · 5伏待），而V ΒΒ 基體偏壓電壓可較V CC電源電壓值更正（例如，約6.5伏 特）。因此，本發明並不侷限於下述的申請專利範圍。 I^^—裝 訂 ,- (請先閱讀背面之注意事項再填寫本頁) 線 經濟部中央標準局員工消費合作社印製 9 11 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 經濟部中央標率局買工消費合作社印家 319837 A7 B7 五、發明説明（17 ) 5L性J1號置遐至 101 記憶體單元 102 旁路電晶體 103 儲存電容器 1 10 予兀線 111 位元線 120 字元線驅動器電路 200 DRAM陣列 201 字元線控制電路 210 位址解碼器電路 211a 、211 b、211 c 輸入端 212 字元線 212a 、212b、212c 電晶體 214、 215、221 p 通道 FET 220 字元線驅動器電路 222 η通道FET 300 字元線升高電壓産生器電路 301 充電激勵電路 302 鎖定防止電路 303 電壓調整器電路 305 引線 306 引線 307 電源線 308 引線 (請先閱讀背面之注意事項再填寫本頁) 丨裝 訂 線 本紙張尺度遥用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局負工消費合作杜印裝 A7 B7 五、發明説明（18 ) 311、 312 ^ 313 HAND閛 314- 315 N0R閘 321 - 323 反相器 33]— 336 η通道FET 325 - 328 反相器 355 P通道FET 356 電阻器 351- 354 f>通道FET 324 反相器 337 - 342 η通道FET 400 基體偏壓産生器 401 充電激勵電路 402 電壓調整器電路 403 環形振盪器 404 時鐘源選擇器電路 411 - 416 Ρ通道FET 417 — 418 Ρ通道旁路電晶體 421 - 425 反相器 426- 427 反相器 428 - 432 反相器 433- 437 反相器 441 - 442 NAND 閘 443 - 444 編D閘 445 NAND 閘 (請先閲讀背面之注意事項再填寫本頁) 丨裝 線 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐） 319837 五、發明説明（19 ) 450 電阻 器 451 - -452 η通 道 FET 457 - -458 η通 道 旁路電晶體 463 輸入 引線 464 電源 線 (請先閲讀背面之注意事項再填寫本頁) 丨裝 訂 線 經濟部中央標準局員工消費合作社印象 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 經濟部中央梂準局—工消费合作社印ft 319837 六、申請專利範圍 1 ‘ 一種半導體記億體，具有一字元線、一甩以提供一第 一電源電壓的第一電壓源、及一提供一第二電源電壓 之第二電壓源，該第一電源電壓大於該第二電源電壓 ’該記億體包含： 一耦合至該第一及第二電壓源之電壓産生電路， 該電壓産生電路産生一超過該第一電源電壓之實質恆 定的升高電壓；及 . 一耦合至該電壓産生電路及該字元線的驅動器電 路’該驅動器電路傜適於選擇性地對該字元線施加該 升高電壓於。 2 ·如申請專利範圍第1項所述之記億體，其中該記億體 更包含一耦合至該字元線之記億體單元，該記億體單 元包含一具一臨界電壓之電晶體，其中該升高電壓超 過該第一電源電壓該電晶體的臨界電壓。 3 .如申請專利範圍第1項所述之記億體，其中該記億體 單元铬一動態隨機存取記憶體（ DRAM)單元。 4.如申請專利範圍第1項所述之記憶體，其中該電壓産 生電路包含： 一充電激勵電路，其響應於一主時鐘信號而産生 —輸出電壓；及 一耦合至該充電激勵電路之調整器電路，其中當 該輸出電壓小於該升高電壓時，該調整器電路致能該 充電激勵電路，且其中當該輸出電壓大於該升高電壓 時，該詾Μ器電路致能該充電激勵電路。 -23 - 本紙張Α度逍用t國國家揉準（CNS ) Α4规格（210Χ297公釐) ---------— (請先閱讀背面之注意事項再填寫本頁) 訂— 3^837 as Β8 C8

   '申請專利範圍 ΜΏ申請專利範圍第4項所述之記億體，其中該充電激 •勸電路包含一對電容器，響應於該主時鐘信號交替地 充電及放電，俾産生該輸出電壓： 6 ·如申請專利範圍第4項所述之記億體，其更包含一時 _同步電路·用以接收一外部的時鐘信號，且響應地 ’産生該主時鐘信號，該主時鐘信號與該外部時鐘信 號同步·- 7.如申請專利範圍第6項所述之記億體，其中該記億體 的操作偽鎏應於該主時鐘信號。 S .如申請專利範圍第1項所述之記億體，其中該時鐘同 步電路及該電壓産生電路偽設於相同的晶片上。 9 .如申請專利範圍第丨項所述之記億體，其中該電壓産 生電路包含： 一鎖定防止電路，其於記憶髏通電期間捋驅動器 電路耦合至該第一電壓源，且於記憶體之正常操作期 間将該驅動器電路耦合俾接收該升高電壓： 10.如申請專利範圍第‘1項所述之記億體，其更包含： 經濟部令央樣準局只工消费合作杜印策 (請先《讀背面之注意事項再填寫本頁 訂—I 一耦合至該第一及第二電壓源之第二電壓産生電 路，該第二電壓産生電路産生一小於該第二電源電壓 之實質恆定的艏壓電壓：| Π .如申請專利範圍第10項所述之記億體，其中該記億體 偽製造於一基體上，該第二電壓産生電路锅合至該基 體，藉以施加該偏壓電壓至該基體上。 12 ·如申請專利範圍第1〇項所述之記億體，其中該第二電 -24 - 本紙張纽逍用中883家標率（〔阳）八4胁（2丨0><297公釐) 經濟部中央橾準局員工消费合作社印装 A3 B3 C8 D8 六、申請專利範圍 壓産生電路包含： 一響於時鐘信號産生一輸出電壓之充電激勵電路 * 一鎌合至該充電激勵電路的調整器電路，其中該 調整器電路當該輸出電壓大於該偏壓電壓時*致能該 充電激勵電路，且其中該調整器電路當該輸出電壓小 於該偏壓電壓時，禁止該充電激勵電路； • 一産生一啓動時鐘信號之環形振盪器電路；及 一時鐘選擇器電路，於該記億體通電期間提供啓 動時鐘信號至該充電激勵電路，且於記億體正常工作 期間提供主時鐘信號至該充電激勵電路。 13. 如申請專利範圍第12項所述之記億體，其更包含： 用於於該記億體通電期間致能該環形振盪器電路 且於該記億體正常工作期間禁止該環形振盪器電路的 裝置。 14. 一種防止驅動器電路鎖定的電路，該電路包含： 用於於一通電週期期間施加一第一電壓源電壓至 該驅動器電路的装置；及 用於於通電週期之後施加一升高電壓至該驅動器 電路之装置，該升高電壓超過該電源電壓一實質恆定 的電壓。 15. —種半導體記億體，其具有一字元線、一用以提供一 第一電源電壓的第一電壓源、及一用以提供一第二電 源電壓的第二電壓源，該第·一電源電壓大於該第二電 -25 - 表纸張尺度逍用中國國家#準（CNS ) A4说格（210X297公釐） ^^1 ^^1 ^^1 1-^ =-=i 1 本 —^1« ^^1 ^^1 1--1 ,- I (請先閲讀背面之注意事項再填寫本頁) 申請專利範圍 AS B$ C8 D8 經濟部中央榡準局貝工消费合作社印裝 源電壓，該記億體包含： 一耦合至該第一及第二電壓源之電壓産生電路， 該電壓産生電路産生一小於該第二電源電壓之實質恆 定的升高電壓；及 一耦合至該電壓産生電路及該字元線的驅動器電 路’該驅動器電路偽適於選擇性地對該字元線拖加該 升高電壓。 16 .如申請專利範圍第15項所述之記億體，其中該記億體 係製造於一基體上，該記億體更包含： 一耦接至該第一及第二電壓源之第二電壓産生電 路’該第二電壓産生電路産生一大於該第一電源電壓 之實質恆定的偏壓電壓，該第二電壓産生電路傜耦合 至該基體，藉以對該基體施加該偏壓電壓 ·—種電壓産生器，其産生一供偏壓一半導體電路之基 體之用的偏壓電壓，該電壓産生電路包含： 一響應於一時鐘信號而産生一婦壓電壓的電壓産 生電路； 一供於一通電週期期間選擇性地施加該啓動時鐘 信號至該電壓産生電路及於該通電週期之後施加一主 時鐘信號至該電壓産生電路之用的時鐘選擇器電路。 18, 如申請專利範圍第項所述之電壓産生器，其更包含 供禁止該環形振盪器電路在該通電週期之後産生該啓 動時鐘信號之甩的裝置。 19. 一種操作半導體記億體的方法，該半導體記億體具有 -26 - 衣紙張尺度逍用中國國家梂率（CNS ) A4规格（210 X 297公;t ) (請先《讀背面之注意事項再4寫本頁) * 經濟部申央梂準局*c工消費合作社印製 318837 A8 BS C8 - D8 、申請專利範圍 一字元線、一用以提供一第一電源電壓的第一電壓源 、及一用以提供一第二電壓源電壓的第二電壓源，該 第一電源電壓大於該第二電源電壓，該方法包倉^有下 ·、 一 列步驟； 産生一超過該第一電源電壓之實質恆定的升高電 壓；及 施加該升高電壓至一耦合至該字元線的驅動器電 • 路0 20.如申請專利範圍第19項所述之方法，其中産生該升高 電壓之步驟包含下列步驟： 施加一主時鐘信號至一電産生電路，其中該電壓 産生電路響應於該主時鐘信號而産生一升高電壓；及 Μ控制該施加至該電壓産生電路的主時鐘信號而 調整該升高電壓。 21如申請專利範圍第19項所述之方法，其中産生該升高 電壓之步驟包含有下列步驟： 交替地響應於該主時鐘信號對一電容器充電；及 交替地響應於該主時鐘信號對一電容器放電。 22 .如申請專利範圍第20項所述之方法，其更包含有下列 步驟： 接收一外部時鐘信號；及 響應於該外部時鐘信號而産生該主時鐘信號，該 主時鐘信號與該外部時鐘信號同步化： 23 .如申請專利範圍第22項所述之方法，其更包含饗應於 衣紙張从逍用中國國家揉準（CNS ) Α4驗（21GX297公釐） (請先闉讀背*之注意事項再填寫本頁) -衣 訂 經濟部中央標準局員工消f合作杜印策 A8 B8 C8 D8 六、申請專利範圍 該主時鐘信號而操作該記憶體電路的步驟。 24·如申請專利範圍第2〇項所述之方法，其更包含産生一 小於響應於該主時鐘信號之該第二電源電壓之實質恆 定的偏壓電壓的步驟。 25.如申請專利範圍第24項所述之方法，其中該記億體電 路製造於一基體上，該方法更包含對該基體施加該偏 壓電壓之步驟。 26 ·如申請專利範圍第24項所述之方法，其中該産生該偏 壓電壓的步驟包含有下列步驟： 由一電壓産生電路饗應於該主時鐘信號而産生一 輸出電壓；及 藉控制該主時鐘信號施加至該電壓産生電路而 將該輸出電壓調整至約為偏壓電壓。 27·如申請專利範圍第26項所述之方法，其更包含有下列 步驟： 産生一啓動時鐘信號；及 於該記億體電路的通電期間施加該啓動時鐘信號 至該電壓産生電路；及 於該記億體電路的正常工作狀態期間施加該主時 鐘信號至該電壓産生電路。 28.—種操作半導體記億體的方法，該半導體記億體具有 一字元線、一用以提供一第一電源電壓的一第一電壓 源、及用以提供一第二電源電壓的第二電壓源，該第 一電源電壓大於該第二電源電壓*該方法包含有下列 -28 - 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注^'項再填寫本頁) ,tT 1 31S837 經濟部中央梯準局—工消費合作社印製 A8 Β8 C8 D8____'申請專利範圍 步驟： 産生一小於該第二電源電壓之實質恒定的升高電 壓；及 施加該升高電壓至一耦合至該字元線上的驅動器 電路。 29,如申請專利範圍第28項所述之方法，其中該記憶體製 造於一基體上，該方法更包含有下列步驟： 産生一大於該第一電源電壓之實質恆定的偏壓電 壓；及 對該基體施加該偏壓電壓。 3〇.—種觴壓半導體電路之基體的方法，該方法包含有下 列步驟： 由一環形振盪器電路産生一啓動時鐘信號； 響應於該啓動時鐘信號而産生一偏壓電壓； 於一通電週期期間施加該響應於該啓動時鐘信號 而産生的偏壓電壓至該基體上； 響應於一主時鐘信號而産生一偏壓電壓；及 於該通電週期之後施加該繼應於該主時鐘信號而 産生之櫨壓電壓至該基體。 31.如申請專利範圍第30項所述之方法，其更包含防止該 環形振盪器電路於該通電週期之後産生該啓動時鐘信 號。 本紙張尺度適用中國國家揉準（CNS ) M規格（210X297公釐） (请先閱讀背面之注意事項再填寫本頁 -JI. 訂 K -^1 Ί— _