KR100203136B1 - 래치-업을 방지하는 상승전압발생기 - Google Patents

래치-업을 방지하는 상승전압발생기 Download PDF

Info

Publication number
KR100203136B1
KR100203136B1 KR1019960024280A KR19960024280A KR100203136B1 KR 100203136 B1 KR100203136 B1 KR 100203136B1 KR 1019960024280 A KR1019960024280 A KR 1019960024280A KR 19960024280 A KR19960024280 A KR 19960024280A KR 100203136 B1 KR100203136 B1 KR 100203136B1
Authority
KR
South Korea
Prior art keywords
voltage
terminal
vpp
mos transistor
rising
Prior art date
Application number
KR1019960024280A
Other languages
English (en)
Other versions
KR980004991A (ko
Inventor
권정태
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024280A priority Critical patent/KR100203136B1/ko
Priority to US08/866,236 priority patent/US5852552A/en
Priority to GB9711661A priority patent/GB2314698B/en
Priority to TW086108162A priority patent/TW358241B/zh
Publication of KR980004991A publication Critical patent/KR980004991A/ko
Application granted granted Critical
Publication of KR100203136B1 publication Critical patent/KR100203136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Abstract

본 발명은 내부전압강하회로와, 전압상승 발생기를 사용하는 디-램 소자 및 모든 반도체 소자에 적용 가능한 래치-업을 방지하는 상승전압 발생기에 관한 것으로, 상승전압 발생기 내의 차지 펌핑 회로의 N-웰(N-WELL)의 전압이 외부전원전압 'Vcc'와 상승전압 'Vpp'의 상대적인 차이의 변화에 따라 변하도록 하므로서, 상승전압 발생기에서 발생할 수 있는 P-N 정션의 순방향 바이어스에 의한 래치-업 문제를 효과적으로 방지함과 동시에, 차지 펌핑 동작이 'Vpp' 전압의 크기에 영향을 받지 않으므로 낮은 외부동작전압이 초기에 인가되었을 경우에도 불안정한 과도 특성에 의해 차지 펌핑 회로가 오동작 하는 것을 방지하는 잇점이 있는 래치-업을 방지하는 상승전압 발생기에 관한 것이다.

Description

래치-업을 방지하는 상승전압발생기
제1도는 일반적인 내부전압강하회로와 전압상승회로를 나타내는 블럭도.
제2도 (a)와 (b)는 제1도에 대한 입/출력 전압의 관계를 나타내는 전압특성곡선 그래프.
제3도는 일반적인 차지 펌핑부를 나타내는 회로도.
제4도는 본 발명에 의한 전압상승회로의 차지 펌핑부를 나타내는 회로도.
제5도는 본 발명에 의한 전압상승회로의 다른 실시예인 차지 펌핑부를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명
231 : 클램프 트랜지터부 232,233 : 프리차지부
234,235 : 전압 제어부 235-1 : 플로팅 구간 제거부
PC1 ∼ PC4 : 펌핑 캐패시터 R1, R2 : 저항부
본 발명은 내부전압강하회로(Internal-Voltage-Down-Converter)와, 전압상승 발생기를 사용하는 디-램 소자 및 모든 반도체 소자에 적용 가능한 래치-업을 방지하는 상승전압 발생기에 관한 것으로, 상승전압 발생기 내의 차지 펌핑 회로의 N-웰(N-WELL)의 전압이 외부전원전압 'Vcc'와 상승전압 'Vpp'의 상대적인 차이의 변화에 따라 변하도록 하므로서, 상승전압 발생기(Boosted-Voltage Generator)에서 발생할 수 있는 P-N 정션의 순방향 바이어스(Forward-Bias)에 의한 래치-업(Latch-Up) 문제를 효과적으로 방지한 래치-업을 방지하는 상승전압 발생기에 관한 것이다.
일반적으로 상승전압 발생기를 사용하다 보면 전압상승회로의 차지 펌핑 회로내에서 P-N 정션이 턴-온되어 래치-업을 일으키게 되는 경우가 종종 발생하게 되는데, 종래 이런 문제점을 제거하기 위해 개선된 회로를 보면, 제1도와 같이 도시할 수 있는 바, 이는 내부전압강화회로와 전압상승회로를 나타내는 블록도로, Vcc 전압을 인가받아 다운된 내부전원을 생성하여 상승전압 발생부로 출력하는 내부전압강하부(100)와; 상기 내부전압강하부(100)에서 출력되는 전압(Vint)을 인가받아 동작되며, 최종 출력된 상승 전압(Vpp)의 피드-백된 전압의 레벨을 검출하는 상승전압 레벨 검출기(210)와, 외부전원(Vcc)을 인가받아 동작하여 클럭을 생성하는 오실레이터(220), 및 상기 오실레이터(220)에서 생성된 클럭에 맞추어 전압을 펌핑하는 차지 펌핑부(230)로 이루어진 전압상승부(200)를 포함한다.
상기 차지 펌핑부(230)는 복수개의 N 모스 트랜지스터(N1 ∼ N5)로 이루어져, 초기에 인가되는 전압을 일정 레벨까지 프리차지 시키는 클램프 트랜지스터부(231)와; 상기 오실레이터(220)로부터 출력되는 오실레이터 기준 클럭(OSC)과, 클럭1(CLK1) 및 클럭2(CLK2)를 조합하여 일정 레벨의 프리차지를 유지토록 하는 제1, 제2 프리차지부(232,233)와; 상기 클럭1(CLK1)에 맞추어 상기 프리차지부(232)에 차지된 전압보다 높은 전압을 차지하는 제1, 제2 펌핑 캐패시터(PC3, PC4)와; 상기 펌핑된 전압을 최종 출력할 수 있도록 전달 역할을 하는 전달 트랜지스터(P1, P2); 및 초기 외부전압(Vcc)을 인가하였을 경우 차지 펌핑 동작에 의해 정상전압(Vpp)이 정상 레벨에 도달할때 까지 전압을 제공하는 N 모스 트랜지스터(N6)를 포함한다.
상기 제1 프리차지부(232)는 오실레이터 기본 클럭(OSC)을 반전시키는 인버터(ONV1)와; 상기 인버터(INV1)의 출력과, 오실레이터(220)에서 출력되는 클럭1(CLK1)을 조합하는 노아-게이트(NOR1); 및 상기 노아-게이트(NOR1)를 통해 출력되는 전압을 차지하는 펌핑 캐패시터(PC1)를 포함한다.
상기 제2 프리차지부(233)는 오실레이터의 기본 클럭(OSC)과, 오실레이터(220)에서 출력되는 클럭2(CLK2)를 조합하는 노아-게이트(NOR2); 및 상기 노아-게이트(NOR2)를 통해 출력되는 전압을 차지하는 펌핑 캐패시터(PC2)를 포함한다.
상기와 같이 구성된 일반적인 내부전압강회로와 전압상승회로의 동작을 설명하기에 앞서 각 전압(외부공급전압(Vcc), 내부전압강하부의 출력전압(Vint), 전압상승부의 출력전압(Vpp)의 특성을 나타낸 전압 관계 그래프를 보면 제2도(a), (b)와 같이 도시할 수 있는 바, 제2도 (a)는 전압 'Vcc'가 일정하게 유지되는 상태에서 전압 'Vint'와 전압 'Vpp'가 일정하게 유지되는 경우의 특성을 나타내고, 제2도 (b)는 전압 'Vcc'의 일정구간에서만 전압 'Vint'와 전압 'Vpp'가 일정하게 유지되다가 상기 이외의 구간에서는 전압 'Vcc'가 변함에 따라 전압 'Vint'와 전압 'Vpp'도 변화하는 특성을 나타낸다.
상기 각 그래프에서 나타나는 바와 같이 전압 'Vcc'가 증가함에 따라 전압 'Vcc'의 크기가 전압 'Vpp'의 크기보다 더 큰 구간(Vcc Vpp)이 존재하게 되는데 이 경우 전압상승회로의 차지 펌핑부에서는 P-N 정션이 턴-온되어 래치-업을 일으키게 되는 문제가 발생한다.
따라서 종래에는 상기 문제를 방지하기 위해 최종 상승전압(Vpp)을 출력하는 전달 트랜지스터에 인가되는 전압이 항상 'Vpp'보다 낮은 전압을 갖도록 하였는 바, 이 회로가 상기 구성 설명된 회로이다.
상기 회로의 동작 과정을 살펴보면, 클램프 트랜지스터부(231)내에 포함되는 N 모스 트랜지스터(N1)는 게이트가 'Vpp' 전압에 의해 구동되며, 드레인은 외부전압 'Vcc'에 연결되어 노드 1의 전압이 상기에서도 언급한 바와 같이 항상 'Vpp' 전압보다 낮은 값을 갖도록 하는 역할을 한다.
따라서 어떠한 경우일지라도 노드 2와, 노드 3의 전압 크기가 'Vpp'보다 낮으므로, 전달 트랜지스터(P1, P2)의 소스 및 드레인과 N-웰 사이에 형성된 P-N 정션이 'Vcc'를 처음 인가하였을때에는 아직 'Vpp'가 정상 레벨에 도달하기 못한 상태이기 때문에 차지 펌핑 동작에 의해 'Vpp'가 정상 레벨에 도달할 때까지는 N 모스 트랜지스터(N6)에 의해 'Vpp = Vcc - Vth'의 전압 값을 갖게된다.
이때 상기 'Vth'는 N 모스 트랜지스터의 임계 전압(threshold voltage)를 의미하는 것으로, 실제의 경우에서는 바디-이펙트(Body-Effect)에 의해 각 트랜지스터들의 임계전압이 서로 다를 수도 있으나 본 발명에서는 회로 동작의 설명을 간단하게 하기 위해 모든 N 모스 트랜지스터들의 임계 전압은 동일하다라고 가정한 상태에서 설명한다.
전압 'Vpp'가 초기에 인가되었을 때 노드 1 의 전압은 'Vpp - Vth'가 되며, 상기에서 'Vpp'의 크기가 'Vcc - Vth'이였으므로 노드1의 전압은 결과적으로 'Vcc - 2Vth'가 된다.
그리고 이실레이터(220)에 입력되는 기준 클럭(OSC)과, 클럭1(CLK1) 및 클럭2(CLK2)를 조합하여 펌핑 캐패시터(PC1)에 전류를 차지하는 각 프리차지부(232,233)에서는 상호 회로를 대칭적으로 설계하였기 때문에 제1 프리 차지부(232)에서는 기본클럭(OSC)이 '하이'값(이는 인버터(INV1)를 통과하기 때문에 노아 -게이트(NOR1)에는 '로우'값으로 입력됨)과 클럭1(CLK1)이 '로우'값을 가질 때 차지가 일어나고, 제2 프리 차지부(233)에서는 기본클럭(OSC)이 '로우' 값일때와 클럭2(CLK2)가 '로우'값일 때 프리차지가 일어나며, 결과적으로 연속적인 프리차지가 일어나게 된다.
이때 펌핑 캐패시터(PC1,PC2)에 차지되는 전압량은 약 'Vcc'정도이며, 동시에 차지되는 펌핑 캐패시터(PC3,PC4)에는 상기 전압보다 약간 높은 전압이 차지된다.
이상과 같은 상태에서 전달 트랜지스터(P1,P2)가 턴-온되어 있는 시점이면, 상기 전압이 펌핑되어 상승전압 'Vpp'로 출력되는 것이다.
그러나 상기처럼 동작하는 종래 회로는 차지 펌핑부에 인가되는 외부 전압 'Vpp'가 'Vcc'가 충분히 큰 값을 갖는 경우에는 아무런 문제가 없으나, 'Vcc'가 낮은 전압을 갖는 경우에는 노드 1의 전압이 매우 낮은 전압을 갖는 경우에는 노드 1의 전압이 매우 낮은 값을 갖게 되어 차지 펌핑이 제대로 일어나지 못해 오동작을 하게되는 문제가 발생한다.
이에 따라 본 발명에서는 상술한 바와 같은 종래 문제점을 해결하기 위해, 전압상승회로 내의 차지 펌핑부에서 전달 트랜지스터들의 N-웰 전압이 'Vpp'와 'Vcc'의 상대적인 크기의 변화에 의해 가변적으로 변화하도록 하므로서, 높은 'Vpp'에서의 래치-업을 방지하면서 낮은 'Vcc'에서의 차지 펌핑이 안정적으로 일어날 수 있도록 하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명에서는 상승전압 발생기 내의 차지 펌핑부에서 전압 'Vpp'가 전압 'Vcc'보다 큰 경우 전달 트랜지스터들의 N-웰의 전압은 'Vpp'와 같은 값을 가지도록 하고, 반대로 전압 'Vpp'가 전압 'Vcc'보다 낮은 경우에는 전달 트랜지스터들의 N-웰 전압을 'Vcc'와 같은 값을 가지도록 한다.
이와 같은 방식으로 차지 펌핑 회로를 설계하게 되면 회로의 내부 동작 전압을 'Vpp - Vth'로 제한할 필요가 없게되므로 차지 펌핑 회로의 동작 범위가 증가하게 되고, 낮은 'Vcc'전압 값에서도 차지 펌핑 회로가 안정적으로 동작하게 된다.
상기와 같은 동작되도록 하는 본 발명의 상승전압 발생기에서의 차지 펌핑부의 구성은 상승전압(Vpp)을 생성하기 위한 프리차지부와, 상기 프리차지부에 연결되어 차징된 전압을 전달하는 복수개의 전달 트랜지스터를 가지는 차지 펌핑부를 포함하는 상승전압 발생기에 있어서, 상기 차지 펌핑부는 상기 복수개의 전달 트랜지스터의 일측에 연결되어, 외부전압(Vcc) 및 상승전압(Vpp) 상호간의 상대적인 크기변화에 따라 상기 복수개의 전달 트랜지스터에 제공되는 전압을 가변적으로 변화시키는 전압 제어부를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 특징, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 같은 구성은 동일부호를 부여하여 설명한다.
제4도는 본 발명에 의해 구현된 전압 상승 발생기 내의 차지 펌핑부를 나타내는 회로도로, 복수개의 N 모스 트랜지스터(N2 ∼ N5)로 이루어져, 초기에 인가되는 전압을 일정레벨까지 프리차지 시키는 클램프 트랜지스터부(231)와; 상기 오실레이터(220)로부터 출력되는 오실레이터 기준 클럭(OSC)과, 클럭1(CLK1) 및 클럭2(CLK2)를 조합하여 일정레벨의 프리차지를 유지토록 하는 제1, 제2 프리차지부(232,233)와; 상기 클럭1(CLK1)에 맞추어 상기 프리차지부(232)에 차지된 전압보다 높은 전압을 차지하는 제1, 제2 펌핑 캐패시터(PC3,PC4)와; 상기 펌핑된 전압을 최종 출력할 수 있도록 전달 역할을 하는 전달 트랜지스터(P3, P4); 및 외부전압 및 전압상승부의 출력전압의 상대적인 크기 변화에 따라 상기 전달 트랜지스터(P3,P4)의 N-웰에 제공되는 전압을 가변적으로 변화시켜 제공하는 전압 제어부(234)를 포함한다.
상기 제1 프리차지부(232)와, 제2 프리차지부(233)는 종래와 동일하므로 설명을 생략한다.
상기 전압 제어부(234)는, 게이트 단자는 외부전압을 입력으로 하고, 소스단자는 상승전압(Vpp)는 출력단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터(P3, P4)들의 N-웰에 공동 연결된 P 모스 트랜지스터(P5)와; 게이트 단자는 전압상승부의 출력전압을 입력으로 하고, 소스단자는 외부전압 단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터(P3,P4)의 N-웰에 공통연결된 P 모스 트랜지스터(P6)를 포함한다.
상기 P 모스 트랜지스터(P5)와, P 모스 트랜지스터(P6)는 전달 트랜지스터 역할을 한다.
상기와 같이 구현된 본 발명 전압상승발생부 내의 차지 펌핑부 동작과정을 설명하며, 회로의 동작설명을 간단히 하기 위해 모든 P 모스 트랜지스터들의 임계 전압(threhold voltage)은 동일하다고 가정하고 설명하고, 또한 종래와 같은 부분은 동일한 동작을 하므로 설명을 생략한다.
드레인 단자가 상기 각각의 P 모스 트랜지스터(P3,P4)의 N-웰인 노드 4에 연결된 상기 전압 제어부(234) 내의 각 P 모스 트랜지스터(P5,P6)의 턴-온 상태를 보면, 전압이 'Vcc Vpp - |Vt|'인 동작구간에서는 P 모스 트랜지스터(P6)의 소스와 게이트 간의 전압차가 |Vt|이상이 되므로 상기 P 모스 트랜지스터(P6)는 턴-온 되고, 반대로 P 모스 트랜지스터(P5)의 소스와 게이트 간의 전압차는 |Vt|이하가 되므로 턴-오프된다.
이에 따라 각각의 P 모스 트랜지스터(P3,P4)의 N-웰인 노드 4는 턴-온 상태의 상기 P 모스 트랜지스터(P6)를 통해 외부전압 'Vcc'와 연결된다.
그리고 전압이 'Vcc Vpp + |Vt|'인 동작구간에서는 P 모스 트랜지스터(P5)의 소스와 게이트 간의 전압차가 |Vt|이상이 되어, 상기 P 모스 트랜지스터(P5)가 턴-온되고, 반대로 P 모스 트랜지스터(P6)의 소스와 게이트 간의 전압차는 |Vt|이하가 되어 턴-오프된다.
이에 따라 각각의 P 모스 트랜지스터(P3,P4)의 N-웰인 노드 4은 턴-온 상태의 상기 P 모스 트랜지스터(P5)를 통해 상승전압 'Vpp'와 연결된다.
또한 전압이 'Vpp - |Vt | Vcc Vpp + |Vt|' 인 동작구간에서는 상기 각각의 P 모스 트랜지스터(P5,P6)의 소스와 게이트간의 전압차가 모두 |Vt|이하가 되어, 모두 턴-오프 되며, 이에따라 이 구간에서 각각의 P 모스 트랜지스터(P3, P4)의 N-웰인 노드 4의 상태는 플로팅(floating) 상태가 된다.
이상에서 설명한 바와 같이 본 발명은 외부전압 'Vcc'와, 상승전압 'Vpp'의 전압 크기의 상대적인 차이에 따라 상기 전달 트랜지스터(P3,P4)의 N-웰 전압이 전압 'Vcc' 또는 'Vpp' 또는 플로팅 상태로 변화되므로서, 전압 'Vcc'의 모든 구간에서 N-웰 내에 형성된 P-N 정션이 순방향 바이어스 되는 것을 방지할 수 있게되며, 더불어 차지 펌핑 동작이 전압 'Vpp'의 크기에 영향을 받지 않으므로 낮은 외부동작 전압이 초기에 인가되었을 경우에도 불안정한 과도특성에 의해 차지 펌핑 회로가 오동작 하는 문제도 방지된다.
제5도는 본 발명에 따른 다른 실시예인 상승전압 발생기 회로내의 차지 펌핑부에 관한 도면으로, 상기 본 발명에 따른 플로팅 구간을 제거한 실시예에 관한 것이다.
본 발명의 실시예에 따른 차지 펌핑부는 복수개의 N 모스 트랜지스터(N2 ∼ N5)로 이루어져, 초기에 인가되는 전압을 일정레벨까지 프리차지 시키는 클램프 트랜지스터부(231)와; 상기 오실레이터(220)로부터 출력되는 출력되는 오실레이터 기준 클럭(OSC)과, 클럭1(CLK1)을 조합하여 일정 레벨의 프리차지를 유지토록 하는 제1, 제2 프리차지부(232,233)와; 상기 클럭1(CLK1)에 맞추어 상기 프리차지부(232)에 차지된 전압보다 높은 전압을 차지하는 제1, 제2 펌핑 캐패시터(PC3, PC4)와; 상기 펌핑된 전압을 최종 출력할 수 있도록 전달 역할을 하는 전달 트랜지스터(P1, P2); 및 외부전압(Vcc) 및 상승전압(Vpp) 상호간의 상대적인 크기 변화에 따라 상기 전달 트래지스터(P3,P4)의 N-웰에 제공되는 전압을 가변적으로 변화시키는 전압 제어부(235)를 포함한다.
상기 제1 프리차지부(232)와, 제2프리차지부(233)는 종래와 동일하므로 설명을 생략한다.
상기 전압 제어부(235)는 게이트와 드레인 단자는 노드 5에 연결되고, 소스 단자는 외부전압(Vcc) 단자에 연결된 P 모스 트랜지스터(P11)와, 일측은 상기 P 모스 트랜지스터(P11)에 연결되고, 타측은 접지단에 연결된 저항부(R1)와, 게이트와 소스 단자는 노드에 연결되고, 드레인 단자는 상승 전압(Vpp) 단자에 연결된 P 모스 트랜지스터(P12), 및 일측은 상기 P 모스 트랜지스터(P12)에 연결되고, 타측은 접지단에 연결된 저항부(R2)로 이루어진 플로팅 구간 제거부(235-1)와; 게이트 단자는 상기 P 모스 트랜지스터(P11)의 드레인 단자인 노드 5에 연결되고, 소스 단자는 상승 전압(Vpp) 단자에 연결되며, 드레인 단자는 상기 각각의 P 모스 트랜지스터(P7,P8)의 N-웰인 노드 7에 연결된 P 모스 트랜지스터(P9); 및 게이트 단자는 상기 P 모스 트랜지스터(P12)의 소스 단자인 노드 6에 연결되고, 소스 단자는 외부 전압(Vcc) 단자에 연결되며, 드레인 단자는 상기 각각의 P 모스 트랜지스터(P7,P8)의 N-웰인 노드 7에 연결된 P 모스 트랜지스터(P10)를 포함한다.
상기 저항부(R1)는 직렬 접속된 복수개의 트랜지스터로 상기 노드 5에 일측이 연결된 N 모스 트랜지스터(N7,N8)를 포함하고, 상기 저항부(R2)는 직렬 접속된 복수개의 트랜지스터로 상기 노드7에 일측이 연결된 N 모스 트랜지스터(N9,N10)를 포함한다.
그리고 상기 각각의 N 모스 트랜지스터(N8,N10)의 소스 단자는 접지단(Vss)에 연결되며, 각 N 모스 트랜지스터(N7,N8)의 채널 폭은 상기 P 모스 트랜지스터(P11)의 채널 폭에 비해 충분히 크고, 마찬가지로 각 N 모스 트랜지스터(N9,N10)의 채널 폭도 상기 P 모스 트랜지스터(P12)의 채널 폭 보다 충분히 크다.
상기와 같이 구현된 본 발명의 다른 실시에인 차지 펌핑부의 동작은 다음과 같이 실행되며, 동작 설명을 간단히 하기 위해 회로 설계에 사용된 모든 N 모스 트랜지스터들과, P 모스 트랜지스터들의 임계 전압은 절대값으로써 동일한 것을 간주한다.
회로가 동작하게 되면 외부 전압(Vcc)을 인가받는 P 모스 트랜지스터(P11)에서의 출력인 노드 5의 전압은 'Vcc - Vt'의 전압 크기를 가지고, 상승 전압(Vpp)을 인가받는 P 모스 트랜지스터(P12)에서의 출력인 노드 7의 전압은 'Vpp - Vt'의 전압 크기를 가진다.
상기 각 노드에 걸린 전압을 게이트로 입력받는 각각의 P 모스 트랜지스터(P9,P10)는 전달 트랜지스터(P7,P8)인 P 모스 트랜지스터의 N-웰을 각각 'Vpp' 및 'Vcc'로 교체 연결시키는 스위칭 역할을 한다.
이러한 상태에서 각 전압 구간에 따른 연결 상태를 보면, 전압이 'Vcc Vpp'인 동작구간에서는 P 모스 트랜지스터(P10)의 소스와 게이트 간의 전압차가 |Vt | 이상이므로 상기 P 모스 트랜지스터(P10)가 턴-온되고, 반대로 P모스 트랜지스터(P9)의 게이트와 소스 간의 전압차는 |Vt |이하이므로 상기 P 모스 트랜지스터(P9)는 턴-오프된다.
따라서 전달 트랜지스터(P7)와 전달 트랜지스터(P8)의 N-웰은 상기 턴-온 상태인 P 모스 트랜지스터(P10)를 통해 외부전압 'Vcc'와 연결된다.
그리고 전압이 'Vcc Vpp'인 동작구간에서는 P 모스 트랜지스터(P9)의 소스와 게이트 간의 전압차가 |Vt |이상이 되어, 상기 P 모스 트랜지스터(P9)가 턴-온 되고, 반대로 P 모스 트랜지스터(P10)의 소스와 게이트 간의 전압차는 |Vt |이하가 되어 턴-오프된다.
따라서 전달 트랜지스터(P7)과 전달 트랜지스터(P8)의 N-웰인은 상기 턴-온 상태인 P 모스 트랜지스터(P9)를 통해 상승전압 'Vpp'와 연결된다.
이상에서 설명한 바와 같이 본 발명의 다른 실시예에 따른 차지 펌핑부를 사용하게 되면 전압 'Vcc와, 전압 'Vpp'의 모든 동작 구간에서 전달 트랜지스터(P7,P8)의 N-웰은 'Vcc'와 'Vpp'중 보다 높은 쪽의 전압을 인가받게 되므로, 상기, N-웰 내에 형성되는 모든 P-N 정션들이 순방향 바이어스 되는 것을 방지하여 'Vcc'의 어떠한 동작 구간에서도 래치-업을 일으키지 않고, 또한 차지 펌핑동작이 'Vpp'전압의 크기에 영향을 받지 않으므로 낮은 외부동작전압이 초기에 인가되었을 경우에도 불안정한 과도 특성에 의해 차지 펌핑 회로가 오동작 하는 것을 방지하는 잇점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 상승전압(Vpp)을 생성하기 위한 프리차지부와, 상기 프리차지부에 연결되어 차징된 전압을 전달하는 복수개의 전달 트랜지스터를 가지는 차지 펌핑부를 포함하는 상승전압 발생기에 있어서, 상기 차지 펌핑부는 상기 복수개의 전달 트랜지스터의 일측에 연결되어, 외부전압(Vcc) 및 상승전압(Vpp) 상호간의 상대적인 크기변화에 따라 상기 복수개의 전달 트랜지스터에 제공되는 전압을 가변적으로 변화시키는 전압 제어부를 포함하는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
  2. 제1항에 있어서, 상기 전압 제어부는, 게이트 단자는 외부전압(Vcc)을 입력으로 하고, 소스단자는 상승전압(Vpp)는 출력단자에 연결되며, 드레인 단자는 상기 복수개의 전달 트랜지스터에 공통 연결된 P 모스 트랜지스터와; 게이트 단자는 전압상승부의 출력전압(Vpp)을 입력으로 하고, 소스단자는 외부전압(Vcc) 단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터에 공통 연결된 P 모스 트랜지스터를 포함하는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
  3. 제1항에 있어서, 상기 전압 제어부는 상기 복수개의 전달 트랜지스터에 일측에 연결되며, 복수개의 모스 트랜지스터로 이루어져 전압 특성에 따른 전달 트랜지스터의 플로팅 구간을 제거하는 플로팅 구간 제거부와; 게이트 단자는상기 플로팅 구간 제거부에 연결되고, 소스 단자는 상승전압(Vpp) 출력단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터에 연결된 제1 P 모스 트랜지스터와; 게이트 단자는 상기 플로팅 구간 제거부에 연결되고, 소스 단자는 외부 전압(Vcc) 단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터에 연결된 제2 P 모스 트랜지스터를 포함하는 것으로 하는 래치-업을 방지하는 상승전압발생기.
  4. 제3항에 있어서, 상기 플로팅 구간 제거부는 게이트와 드레인 단자는 상기 제1 P 모스 트랜지스터의 게이트단에 연결되고, 소스 단자는 외부전압(Vcc) 단자에 연결된 제3 P 모스 트랜지스터와; 일측은 상기 제3 P 모스 트랜지스터에 연결되고, 타측은 접지단에 연결된 제1 저항부와; 게이트와 소스 단자는 제2 P 모스 트랜지스터의 게이트단에 연결되고, 드레인 단자는 상승전압(Vpp) 출력 단자에 연결된 제4 P 모스 트랜지스터; 및 일측은 상기 제4 P 모스 트랜지스터에 연결되고, 타측은 접지단에 연결된 제2 저항부를 포함하는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
  5. 제4항에 있어서, 상기 제1, 제2 저항부는 복수개의 N 모스 트랜지스터들로 이루어지며, 상기 N 모스 트랜지스터들의 채널 폭은 상기 제3 , 제4 P 모스 트랜지스터의 채널 폭 보다 큰 폭을 가지는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
KR1019960024280A 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기 KR100203136B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960024280A KR100203136B1 (ko) 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기
US08/866,236 US5852552A (en) 1996-06-27 1997-05-30 High voltage generator with a latch-up prevention function
GB9711661A GB2314698B (en) 1996-06-27 1997-06-05 High voltage generator with charge pumping means
TW086108162A TW358241B (en) 1996-06-27 1997-06-13 High voltage generator with a latch-up prevention function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024280A KR100203136B1 (ko) 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기

Publications (2)

Publication Number Publication Date
KR980004991A KR980004991A (ko) 1998-03-30
KR100203136B1 true KR100203136B1 (ko) 1999-06-15

Family

ID=19463740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024280A KR100203136B1 (ko) 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기

Country Status (4)

Country Link
US (1) US5852552A (ko)
KR (1) KR100203136B1 (ko)
GB (1) GB2314698B (ko)
TW (1) TW358241B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120094815A (ko) * 2011-02-17 2012-08-27 삼성전자주식회사 차지펌프의 래치업을 방지하기 위한 전원공급장치 및 그 방법
KR101610825B1 (ko) 2009-02-19 2016-04-11 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023259B1 (en) * 2001-02-26 2006-04-04 Cypress Semiconductor Corp. High voltage switch with no latch-up hazards
KR100804948B1 (ko) * 2001-12-27 2008-02-20 주식회사 포스코 미분탄의 수송시 고체/기체비 증대방법 및 수송성 평가방법
US7348827B2 (en) * 2004-05-19 2008-03-25 Altera Corporation Apparatus and methods for adjusting performance of programmable logic devices
US20060119382A1 (en) * 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
KR100605591B1 (ko) * 2005-01-31 2006-07-31 주식회사 하이닉스반도체 반도체 소자의 승압전압 발생기
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
JP4808995B2 (ja) * 2005-05-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体回路装置
US7355437B2 (en) * 2006-03-06 2008-04-08 Altera Corporation Latch-up prevention circuitry for integrated circuits with transistor body biasing
US7330049B2 (en) * 2006-03-06 2008-02-12 Altera Corporation Adjustable transistor body bias generation circuitry with latch-up prevention
US7495471B2 (en) * 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
US7936023B1 (en) 2006-09-26 2011-05-03 Cypress Semiconductor Corporation High voltage diode
JP2011205797A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 昇圧回路
US8416010B2 (en) * 2011-04-27 2013-04-09 Intersil Americas Inc. Adaptive charge pump
DE102019123539A1 (de) * 2019-09-03 2021-03-04 Infineon Technologies Ag Halbleiterchip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
US4670668A (en) * 1985-05-09 1987-06-02 Advanced Micro Devices, Inc. Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
US4670861A (en) * 1985-06-21 1987-06-02 Advanced Micro Devices, Inc. CMOS N-well bias generator and gating system
US5038325A (en) * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
US5703827A (en) * 1996-02-29 1997-12-30 Monolithic System Technology, Inc. Method and structure for generating a boosted word line voltage and a back bias voltage for a memory array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610825B1 (ko) 2009-02-19 2016-04-11 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프
KR20120094815A (ko) * 2011-02-17 2012-08-27 삼성전자주식회사 차지펌프의 래치업을 방지하기 위한 전원공급장치 및 그 방법
KR101852065B1 (ko) 2011-02-17 2018-06-07 삼성전자주식회사 차지펌프의 래치업을 방지하기 위한 전원공급장치 및 그 방법

Also Published As

Publication number Publication date
GB9711661D0 (en) 1997-08-06
US5852552A (en) 1998-12-22
GB2314698A (en) 1998-01-07
KR980004991A (ko) 1998-03-30
TW358241B (en) 1999-05-11
GB2314698B (en) 2000-11-01

Similar Documents

Publication Publication Date Title
KR100203136B1 (ko) 래치-업을 방지하는 상승전압발생기
KR100285184B1 (ko) 승압 회로 및 반도체 기억 장치
US7098725B2 (en) Multi stage voltage pump circuit
US6137335A (en) Oscillator receiving variable supply voltage depending on substrate voltage detection
EP0195525B1 (en) Low power cmos reference generator with low impedance driver
US5808505A (en) Substrate biasing circuit having controllable ring oscillator
US7099223B2 (en) Semiconductor memory device
US7545203B2 (en) Internal voltage generation circuit
JPS60107857A (ja) 集積回路チツプにおける電圧発生回路
US5757714A (en) Semiconductor memory device with on-chip boosted power supply voltage generator
KR100309236B1 (ko) 차지 펌프 회로 및 이를 구비한 승압 회로
EP0594230A1 (en) High efficiency n-channel charge pump
US7616032B2 (en) Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof
US5278798A (en) Semiconductor memory device
US7002399B2 (en) Basic stage for a charge pump circuit
EP1026689B1 (en) Voltage down converter with switched hysteresis
US20110221411A1 (en) Semiconductor memory device and method for operating the same
JPH07154964A (ja) 低電圧チャージポンプ
KR100299816B1 (ko) 전압발생회로
KR19990003681A (ko) 반도체장치의 백 바이어스 발생기 및 그 발생방법
US6661218B2 (en) High voltage detector
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
US6885232B2 (en) Semiconductor integrated circuit having a function determination circuit
US6736474B1 (en) Charge pump circuit
KR100548557B1 (ko) 반도체 장치의 내부 전원발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee