CN1158500A - 电势生成电路 - Google Patents

电势生成电路 Download PDF

Info

Publication number
CN1158500A
CN1158500A CN96119754A CN96119754A CN1158500A CN 1158500 A CN1158500 A CN 1158500A CN 96119754 A CN96119754 A CN 96119754A CN 96119754 A CN96119754 A CN 96119754A CN 1158500 A CN1158500 A CN 1158500A
Authority
CN
China
Prior art keywords
node
mos transistor
channel mos
circuit
output node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96119754A
Other languages
English (en)
Other versions
CN1079981C (zh
Inventor
飞田洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1158500A publication Critical patent/CN1158500A/zh
Application granted granted Critical
Publication of CN1079981C publication Critical patent/CN1079981C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一个电势生成电路，包括至少一对MOS晶体管，每个晶体管都是连成二极管的且串联连接于一个输出节点与一给定电势节点间，以便按同一正方向排列，此两晶体管的各自的背栅极与栅极相连。一个电容连接在所说一对MOS晶体管的连接节点与一输入接点间，交流信号由此输入节点输入。

Description

电势生成电路
发明背景
1.发明领域
本发明涉及到一个半导体集成电路，更具体而言，涉及利用连成二极管的MOS晶体管的阈电压来设计电势生成电路的半导体集成电路。
2.现有技术描述
近来，随着便携式设备，如，笔记本个人计算机、蜂窝电话、个人手提电话等的迅速发展和应用，对于低功耗类型半导体集成电路的需求正在增加。为实现低功耗最普遍采用的方法是用低压电源驱动半导体集成电路。然而，当使用低压电源驱动半导体集成电路时，会产生这样一个缺点：由MOS晶体管的阈电压导致的电压降与电源电势的比率较大，而且，使用MOS晶体管的阈电压带来的电压降使得实现电势调整变得尤为困难，这严重影响了电路的设计。
图14是常规的基片电势生成电路的电路图(这里称为VBB生成电路)，例如它在USP4,559,548中有对应的描述。图14中，参考电势节点“a”与地电位VSS相连；输出节点“b”是产生基片电压VBB的一端子，这里VBB低于地电势VSS。在输出节点“b”和参考电压节点“a”之间，连成二极管的P沟道MOS晶体管“P1”和“P2”被串联连接，以使它们按同一正方向排列，“ P1”和“P2”的背栅极(back gate)连至电源电压VCC。数字“ q”表示两个连成二极管的P沟道MOS晶体管“P1”和“P2”之间的连接节点，同时该节点通过电容“C”连到输入节点“d”。交流输入信号φ加至输入节点“d”。
具有上述构造的该常规VBB生成电路的运行下面将作描述。当输入信号“φ”到达VCC电平时，由于电容“c”的容性耦合，两个连成二极管的P沟道MOS晶体管的连接点“q”的电压将上升。这时候，正向偏置只加到P沟道MOS晶体管“P1”上，而“P1”是两个P沟道MOS晶体管中连至地节点“a”的那一个晶体管，由此，只有P沟道MOS晶体管“P1”是导通的，结果连接节点“q”的电势会降低。接着，当输入信号φ降至VSS时，由于电容“c”的容性耦合，连接节点“q”的电势将进一步降低。结果，正向偏置就只加至P沟道MOS晶体管“P2”上，而“P2”是两个晶体管“ P1”和“P2”中连至输出节点“b”的那一个晶体管，因此，只有P沟道MOS晶体管“P2”是导通的，电荷从输出节点“b”获得，输出节点“b”的电势就会相应降低。通过重复以上所述的过程，低于地电势VSS的基片电势VBB就可从输出节点“b”获得。一般地，执行这种操作的电路称为充电泵电路。设两个连成二极管的P沟道MOS晶体管“P1”和“P2”有相同的阈值电压Vth，计算由图14中的VBB生成电路产生的电势的表达式为：-(VCC-2|Vth|)。因为VCC＝3.3v MOS晶体管的阈电压|Vth|通常为0.7v左右，对于低压电源来说，VBB生成电路中VBB的值是-1.9V，此值只有电源电压绝对值的58％。在这种使用由低压电源驱动的MOS晶体管的阈电压|Vth|的电路中，MOS晶体管的电压降占了电源电压很大的比例。
在以基本上与VBB生成电路相同的功能运作的VPP生成电路230中，也存在着同样的问题，但VPP生成电路是产生一个高于电源电势VCC的升高电势VPP。此电路示于图15，在USP3,805,095有描述。
发明概要
在常规的电势生成电路中，如上描述的VBB生成电路和VPP生成电路，存在着这样的问题：MOS晶体管的阈电压|Vth|占电源电压VCC的百分比尤其在以低电压电源运行时较高，因此充电泵电路的性能就非常差。
本发明解决了以上所述的问题。其中一个目标是：考虑电源电压，尤其是低压电源驱动时，提供高性能的电势生成电路。
此发明的另一目标是提供能快速产生预定电势的基片电势生成电路。
根据此发明的总体设想，一个电势生成电路包括：两个MOS晶体管，每个都是连成二极管的，为了能使它们按同一正方向排列，此两晶体管串联连接于输出节点与电源电势节点之间，它们各自的背栅极连接到MOS晶体管自身的栅极上；以及一个电容，它连接在所说两个晶体管连接节点与输入交流信号的输入节点之间。
附图简述
图1是本发明应用的DRAM的方框图。
图2是一方框图，表示图1所示的一个内部电势生成电路组的一个例子。
图3所示是根据本发明MOS晶体管阈电压关于源极和背栅极之间电压的关系特性。
图4所示是本发明的一个实施方案中VBB生成电路的电路图。
图5所示是本发明另一个实施方案中VBB生成电路的电路图。
图6所示是本发明中VBB生成电路又一个经修改后的例子的电路图。
图7所示是本发明中又另一例VBB生成电路。
图8所示是本发明中VBB生成电路运行的时序图。
图9是根据本发明的一个实施方案的VPP生成电路的电路图。
图10是根据本发明的另一个实施方案的VPP生成电路的电路图。
图11是根据本发明VPP生成电路又一例修改后的电路图。
图12是根据本发明VBB生成电路的又另一个例子的电路图。
图13是本发明VPP生成电路运行的时序图。
图14是现有技术下VBB生成电路的电路图。
图15是现有技术下VPP生成电路的电路图。
在所有的图中，相同的元件被赋于了相同的标号。
优选实施方案详述
图1是本发明所应用的DRAM(动态随机存取存储器)的方框图，包括一个内电势生成电路组200，一个POR电路210和一个存储器单元阵列101，此阵列包括排成多行多列的多个存储器单元。一个/RAS(行地址选通)缓冲器110接收一个外加的外部/RAS信号，并把此/RAS信号输出到一个地址缓冲器130中；一个/CAS(列地址选通)缓冲器120接收外加的/CAS信号并输出/CAS信号到地址缓冲器130中。地址缓冲器130接收一个外部地址信号ext Ai(i＝0，1，2……)和/RAS信号，锁定外部地址信号ext Ai，为内部电路输出一个行地址信号RAi和/RAi，并且接收外部地址信号ext Ai(i＝0，1，2，……)和/CAS信号，锁定外部地址信号ext Ai，为内部电路输出列地址信号CAi和/CAi。
标号为140的行解码器从地址缓冲器130中接收到行地址信号RAi和/RAi，并选择相应的字线；一个标号为150的列解码器从地址缓冲器130中接收到CAi和/CAi信号并选择相应的读出放大器和I/O电路170，放大由比特线上读出的存储器单元101的电势并传送由比特线上读出的存储器101的数据。标号160是一个字驱动器，用于提升由行解码器140选择的字线电压；180是一个读、写控制电路，它接收一个写使能信号pxt/WE和一个来自外部的输出使能信号ext/oE，并输出一个信号wo用于控制内部电路的读和写；190是一个I/O缓冲器，它从读写控制电路180接收信号WO，并在写的情况下把来自外部的信号extDin通过数据线传送到读出放大器和I/O电路170，而在读出的情况下，通过读出放大器和I/O电路170和数据线把从存储器单元中读出的数据作为数据ext Dout输出到I/O脚。
图2是图1中内部电势生成电路组200的方框图，它包括一个VBB生成电路220，用于产生低于地电势VSS的基片电压VBB；一个VPP生成电路230，用于产生高于VCC的升高电势VPP；一个中间电势生成电路，用于生成一中间电势1/2VCC，作为单元板(plate)电势VCP和比特线预充电电势VBL；和一个参考电压生成电路250，用于产生参考电压Vref。
图4是本发明优选实施方案VBB生成电路220的电路图，图8是其运行的时序图。在图4中，参考标号221a指定了一参考电势节点，此例中，该参考电势节点与地电势VSS相连。标号221b指定了用于输出基片电势VBB的一个输出节点；221n1和221n2为N沟道MOS晶体管，每个晶体管都是连成二极管，且此两晶体管连接于输出节点221b和地电势节点221a之间，以便按相同的正方向从输出节点221b到地电势节点221a排列，另外，此两晶体管的背栅极与各自的栅极相连；标号221q1是两连成二极管的N沟道MOS晶体管221n1和221n2的连接节点；221d是用于接收交流输入信号φ的输入节点；最后，221c1是一连接于输入节点221d和节点221q1之间的电容。
当MOS晶体管的背栅极与栅极相连时，其阈电压由图3所示。图3是MOS晶体管阈电压Vth随MOS晶体管背栅板和源极之间的电势差VBS的波动曲线，阈电压的表达式如下
Vth＝V0+K[(2φF+VBS)1/2-(2φF)1/2]    (1)这里：VBS为背栅极电压(基于源极电压)，K为体效应常数，φF为表面电势，V0为VBS＝0v时的阈电压。
在图3中，(d)表示MOS晶体管的背栅和源极之间的电势差VBS等于MOS晶体管的阈值电压Vth的交点。从图3中很容易看出，由于VBS＝Vth，在常规情况VBS＝-1.5V下有可能使阈电压从0.7v降至0.25v，此电压比MOS晶体管在VBB＝0v时的阈电压0.35还小0.1v。因此VBS变得与Vth相等。要使VBS＝Vth，可以通过把MOS晶体管的背栅极与栅极相连实现。在以下描述中，为了清楚起见，|Vth0|表示背栅极与栅极相连时MOS晶体管阈电压的绝对值，而|Vth|表示VBS0＝-1.5V时的常规阈电压。
图4中VBB成电路的运行参考图8的时序图来描述。在图8中，(a)表示输入信号φ的电势改变，(b)表示连接节点221q1的电势N221q1的变化，(c)表示图4中VBB生成电路输出节点221b的电势VBB的变化。
首先，当输入信号φ从VSS上升至VCC时，由于电容221c1的容性耦合，连接节点221q1的电势N221q1从VSS上升到VCC。这时候，在两个连成二极管的N沟道MOS晶体管221n1和221n2中，只有连接到地电位节点221a的N沟道MOS晶体管221n1在正向加偏压，而且也只有此N沟道MOS晶体管221n1是导通的。因此连接节点221q1的电势N221q1将从VCC向下降落。然后，当输入信号φ从VCC下降至VSS水平时，一旦由于电容221c1的容性耦合电势降低，连接节点221q1的电势N221q1从该降落处进一步下降。结果，现在，在两个连成二极管的N沟道MOS晶体管221n1和221n2中，只有与输出节点221b相连的N沟道MOS晶体管受正向偏压，且只有此N沟道MOS晶体管221n2是导通的，因此，电荷可从输出节点221b获得，并且输出节点221b的电势VBB下降。通过重复这些过程，就可产生低于地电势VSS的基片电势VBB。
当两个连成二极管的N沟道MOS晶体管221n1和221n2的阈电压绝对值均为|Vth|时，图4中VBB生成电路中产生的电势的计算值为：-(VCC-2|Vth0|)。同时输出节点221b的电势VBB稳定在-(VCC-2|Vth0|)，如图8所示。在低压电源情况下，VCC＝3.3V且图3中MOS晶体管的阈电压为0.25V左右，因此图4所示VBB生成电路中的VBB为-2.8v，此值在绝对值上占电源电势的85％。
图5是另一个VBB生成电路，包括P沟道MOS晶体管221P1和221P2，而不是构成如图4所示VBB生成电路的N沟道MOS晶体管221n1和221n2。假设N沟道MOS晶体管221n1和221n2和P沟道MOS晶体管221P1和221P2的阈电压的绝对值都是|Vth0|，图5所示VBB生成电路产生的电势按同图4中的VBB生成电路一样的方式计算所得值为-(VCC-2|Vth0|)＝-2.8V。
图6是又一个VBB生成电路，它包含多级图4中的N沟道MOS管和电容。更详细地说，这个VBB生成电路由5个N沟道MOS管和4个电容组成。在图6中，参考标号223n1，223n2、223n3、223n4和223n5分别为连成二极管的N沟道MOS晶体管，且它们各自的栅极与背栅极相连；标号223c1、223c2，223c3和223c4为电容；标号223q1，223q2，223q3，223q4为各个N沟道MOS晶体管的连结节点；标号223d1为第一个输入节点，用于接收第一交流输入信号；标号223d2为第二节点，用于接收第二输入信号/φ，此信号为第一输入信号φ的反。图14中VBB生成电路所产生的电势的计算值为：-(4VCC-5|Vth0|)＝-12.05v
图7是又一个VBB生成电路，它包括P沟道MOS晶体管224P1、223P2、224P3、224P4和224P5，而不是构成图6所示VBB生成电路的N沟道MOS晶体管224n1、223n2、224n3、224n4和224n5。假设N沟道MOS晶体管224n1、224n2、224n3、224n4和224n5和P沟道MOS晶体管224P1，224P2，224P3，224P4和224P5的阈电压的绝对值均等于|Vth0|，图7中VBB生成电路所产生的电势同图6的VBB生成电路的计算方式一样计算出：
-(4VCC-|Vth0|)＝-12.05v。
接着，根据本发明的第二种模式，图9至12示出了VPP生成电路230。在图9中，参考标号231a为电源电势节点，施加了电源电势VCC，标号231b是用于输出升高电势VPP的输出节点。标号231n1和231n2为N沟道MOS晶体管，每个都是连成二极管的且连接于输出节点231b和电源电势节点231a之间，以便能从电源电势节点231a至输出节点231b按同一正向下排列，另外，这两个晶体管的栅极与背栅极是相连的。标号231q1是两连成二极管的N沟道MOS晶体管231n1和231n2的连接节点。标号231d是接收输入交流信号的输入节点；标号231c1为连接于输入节点231d和连接节点231q1之间的一个电容；数字标号231t为充电电路，用于预先对输出节点231b充电以到达VCC-|Vth0|，由此很快地提升输出节点231b的电势，并且具有连成二极管的N沟道MOS晶体管，其各自的背栅极与栅极是相连的，并且连接在电源电势节点231a和输出节点231b之间，以便按从电源电势节点231a至输出节点231b的正方向排列。
图9中所示VPP生成电路的运行由图13的时序图来描述。在图13中，(a)为输入信号φ的变化，(b)为节点231q1的节点电势N231q1的变化，(c)为输出节点231b的电势VPP的变化。
首先，当输入信号φ从VCC降至VSS时，由于电容231c1的容性耦合，连接节点231q1的电势N231q1从VCC-|Vth0|下降。这时候，两连成二极管的N沟道MOS晶体管231n1和231n2中，只有连于地电势节点231a的N沟道MOS晶体管231n1受正向偏压，也只有这个N沟道MOS晶体管231n1是导通的，因此连接节点231q1的电势就会上升。然后，当输入信号φ从VSS上升到VCC时，连整节点231q1的电势N231q1将从一旦由于电容231c1的容性耦合已升至的电势点继续上升。结果，现在，两个连成二极管的N沟道MOS晶体管231n1和231n2中，只有连于输出节点231b的N沟道MOS晶体管231n2受正向偏压，且也只有此N沟道MOS晶体管231n2是导通的，因此，输出节点的电势继续从充电电路231t所施加电势VCC-|Vth0|处上升。通过重复这些过程，就能获得高于电源电势VCC的升高电势VPP。
当连成二极管的N沟道MOS晶体管的阈电压均等于|Vth0|时，图9中所示VPP生成电路中生成的电势的计算值是2(VCC-|Vth0|)，并且输出节点231b的电势VPP稳定在该值2(VCC-|Vth0|)处，如图13的时序图所示。在低压电源情况下，VCC＝3.3V及MOS晶体管的阈电压如图3所示大约为0.25v，因而图9NPP生成电路中VPP的值为6.5v。
图10是另一个VPP生成电路，由P沟道MOS晶体管231P1和231P2组成，而不是图9中由N沟道MOS管231n1和231n2构成的VPP生成电路。假设N沟道MOS晶体管231n1和231n2和P沟道MOS晶体管231P1和231P2的阈电压均为|Vth0|，图10中VPP生成电路所产生的电势的一个计算值为：2(VCC-|Vth0|)＝6.1v，这同图9的VPP生成电路的计算方式相同。
图11是进一步发展的VPP生成电路，由多级图9所示N沟道MOS晶体管和电容组成。更详细地说，此VPP生成电路包括5个N沟道MOS晶体管，4个电容和4个充电电路。在图11中，参考标号233n1、233n2、233n3、233n4、233n5分别为连成二极管的N沟道MOS晶体管，它们各自的背栅极与栅极相连；标号233c1、233c2、233c3、233c4为电容；标号233q1、233q2、233q3、233q4是各个N沟道MOS晶体管的连接节点；标号233d1是第一个输入节点，接收交流信号作为第一输入信号；标号233d2为第二输入节点，接收第二输入信号/φ，此信号为交流输入信号φ的反相信号；标号233t1、233t2、233t3和233t4为充电电路，用于预先对连接节点233q2、233q3和233q4及输出节点233b充电以达到VCC-|Vth0|，因此很快提升输出节点233b的电势；并且具有连成二极管的N沟道MOS晶体管233e1、233e2、233e3和233e4，它们的背栅极与各自的栅极相连、且这些晶体管连接于电源电势节点233a、各自的连接节点233q2、233q3、233q4和输出节点233b中，以便可按同一正方向从电源电势节点233a至各自的连接节点233q2，233q3，233q4和输出节点233b排列。图11所示VPP生成电路所产生的电势的计算值为：5(VCC-|Vth0|)＝15.25v。
图12为另一个VPP生成电路，包括P沟道MOS晶体管234P1、234P2、234P3、234P4、234P5、234e1、234e2、234e3、234e4，而不是组成图11中VPP生成电路的N沟道MOS晶体管233n1、233n2、233n3、233n4、233n5、233e1、233e2、233e3、233e4。假设N沟道MOS晶体管233n1、233n2、233n3、233n4、233n5和P沟道MOS晶体管234P1、234P2、234P3、234P4、234P5的阈电压均等于|Vth0|，图12所示VPP生成电路所产生的电势的计算值为：5(VCC-|Vth0|)＝15.25v，这同图11所示的VPP生成电路计算方式一样。
在以上结构的电势生成电路中，因为MOS晶体管的阈电压很小，因此MOS晶体管阈电压的降落所导致的生成电势的损失也较小。这就有可能获得考虑电源电压后的高性能的电势生成电路。
上文参考了某些实施方案对本发明作了描述。在本发明范围内的各种修改和增加也可由本领域中的那些技术人员作出。因此，本发明的范围仅受限于下列的权利要求。

Claims (3)

1.电势生成电路，包括：
至少一对MOS晶体管，其中每一个晶体管都是连成二极管的且串联连接在输出节点与一个给定电势节点间，以便可以按同一正方向排列，另外，每个晶体管的背栅极与其自身的栅极相连；
一个电容，连接于所说一对MOS晶体管的连接节点和一个输入节点间，所说输入节点可输入交流信号。
2.根据在权利要求1中的一个电势生成电路，所说两个MOS晶体管都是连成二极管的，且串联连接于一个输出节点和一个地电势节点间，以便能按同一正方向从输出节点至地电势节点排列。
3.根据权利要求1中的一个电势生成电路，所说两个MOS晶体管都是连成二极管的且串联连接在输出节点与一个电源电势节点间，以便此两个晶体管能按同一正方向从电源电势节点到输出节点排列；另外还包括一个充电MOS晶体管，它也是连成二极管的且连接在电源电势节点和输出节点间，以便按正方向从电源电势节点至输出节点排列，此晶体管的背栅极同其栅极是相连的。
CN96119754A 1995-12-11 1996-12-11 电势生成电路 Expired - Fee Related CN1079981C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7321760A JPH09162713A (ja) 1995-12-11 1995-12-11 半導体集積回路
JP321760/95 1995-12-11

Publications (2)

Publication Number Publication Date
CN1158500A true CN1158500A (zh) 1997-09-03
CN1079981C CN1079981C (zh) 2002-02-27

Family

ID=18136144

Family Applications (4)

Application Number Title Priority Date Filing Date
CN96119754A Expired - Fee Related CN1079981C (zh) 1995-12-11 1996-12-11 电势生成电路
CN96119756A Expired - Fee Related CN1096118C (zh) 1995-12-11 1996-12-11 中间电位产生电路
CN96119753A Expired - Fee Related CN1091974C (zh) 1995-12-11 1996-12-11 升压脉冲产生电路
CN96123112A Expired - Fee Related CN1090819C (zh) 1995-12-11 1996-12-11 半导体集成电路

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN96119756A Expired - Fee Related CN1096118C (zh) 1995-12-11 1996-12-11 中间电位产生电路
CN96119753A Expired - Fee Related CN1091974C (zh) 1995-12-11 1996-12-11 升压脉冲产生电路
CN96123112A Expired - Fee Related CN1090819C (zh) 1995-12-11 1996-12-11 半导体集成电路

Country Status (5)

Country Link
US (4) US5726941A (zh)
JP (1) JPH09162713A (zh)
KR (4) KR100270002B1 (zh)
CN (4) CN1079981C (zh)
TW (4) TW293124B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3378457B2 (ja) 1997-02-26 2003-02-17 株式会社東芝 半導体装置
US6593799B2 (en) 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6300819B1 (en) * 1997-06-20 2001-10-09 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
JP3022815B2 (ja) * 1997-07-24 2000-03-21 日本電気アイシーマイコンシステム株式会社 中間電位生成回路
US5939928A (en) * 1997-08-19 1999-08-17 Advanced Micro Devices, Inc. Fast high voltage NMOS pass gate for integrated circuit with high voltage generator
US5942925A (en) * 1997-09-30 1999-08-24 Siemens Aktiengesellschaft Power-on detection and enabling circuit with very fast detection of power-off
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
JP3385960B2 (ja) * 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP3935266B2 (ja) * 1998-05-08 2007-06-20 松下電器産業株式会社 電圧検知回路
IT1301936B1 (it) * 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
JP2000149582A (ja) * 1998-09-08 2000-05-30 Toshiba Corp 昇圧回路，電圧発生回路及び半導体メモリ
US6473852B1 (en) 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
JP3799869B2 (ja) * 1999-03-30 2006-07-19 セイコーエプソン株式会社 電源回路を搭載した半導体装置並びにそれを用いた液晶装置及び電子機器
US6191643B1 (en) * 1999-03-31 2001-02-20 Sony Corporation Voltage boost circuitry for hard drive write preamplifiers
JP4960544B2 (ja) * 2000-07-06 2012-06-27 エルピーダメモリ株式会社 半導体記憶装置及びその制御方法
US6636103B2 (en) * 2001-04-18 2003-10-21 Analog Devices, Inc. Amplifier system with on-demand power supply boost
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
JP2003168290A (ja) * 2001-11-29 2003-06-13 Fujitsu Ltd 電源回路及び半導体装置
KR20040030569A (ko) * 2002-02-22 2004-04-09 미쓰비시덴키 가부시키가이샤 전압발생회로
US6670845B1 (en) * 2002-07-16 2003-12-30 Silicon Storage Technology, Inc. High D.C. voltage to low D.C. voltage circuit converter
US6784722B2 (en) * 2002-10-09 2004-08-31 Intel Corporation Wide-range local bias generator for body bias grid
WO2004066478A1 (en) * 2003-01-17 2004-08-05 Koninklijke Philips Electronics N.V. A charge pump circuit
WO2005002019A1 (en) * 2003-06-30 2005-01-06 Koninklijke Philips Electronics N. V. Protection circuit for an integrated circuit device
KR100691485B1 (ko) * 2003-07-29 2007-03-09 주식회사 하이닉스반도체 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
DE602005012817D1 (de) * 2004-09-30 2009-04-02 Huawei Tech Co Ltd Verfahren system zur realisierung von kommunikation
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
JP4712519B2 (ja) * 2005-05-27 2011-06-29 フリースケール セミコンダクター インコーポレイテッド ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP2007043661A (ja) * 2005-06-30 2007-02-15 Oki Electric Ind Co Ltd 遅延回路
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP4940797B2 (ja) * 2005-10-03 2012-05-30 セイコーエプソン株式会社 半導体装置の製造方法
US7605618B2 (en) * 2006-01-12 2009-10-20 Qualcomm, Incorporated Digital output driver and input buffer using thin-oxide field effect transistors
WO2008001255A1 (en) * 2006-06-26 2008-01-03 Nxp B.V. A constant voltage generating device
KR100928932B1 (ko) 2007-08-08 2009-11-30 엘에스산전 주식회사 무선 주파수 식별 태그 칩용 전압 증배기 및 이를 이용한무선 주파수 식별 태그
TW200919959A (en) * 2007-10-31 2009-05-01 Au Optronics Corp Charge pump system and method of operating the same
KR100902060B1 (ko) * 2008-05-08 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로 및 방법
TWI410185B (zh) * 2009-01-05 2013-09-21 Himax Tech Ltd 參考電壓／電流產生系統之佈局
CN102148614B (zh) * 2010-02-10 2015-11-11 上海华虹宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103092245B (zh) * 2013-01-09 2014-08-20 卓捷创芯科技（深圳）有限公司 一种超低功耗的低压差稳压电源电路与射频识别标签
TWI643435B (zh) 2013-08-21 2018-12-01 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2016021638A (ja) * 2014-07-14 2016-02-04 株式会社ソシオネクスト 半導体装置
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI551044B (zh) * 2015-05-15 2016-09-21 華邦電子股份有限公司 電源閘電路及其電源閘開關控制方法
JP6811084B2 (ja) * 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
CN109427309A (zh) * 2017-08-22 2019-03-05 京东方科技集团股份有限公司 源极驱动增强电路、源极驱动增强方法、源极驱动电路和显示设备
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
CN110667334B (zh) * 2019-10-11 2021-03-19 广东美的制冷设备有限公司 车载空调器及其低功耗待机方法和电路
KR102520454B1 (ko) * 2021-11-25 2023-04-11 재단법인대구경북과학기술원 차동 바이폴라 구조에 기반하는 펄스 부스트 장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823332A (en) * 1970-01-30 1974-07-09 Rca Corp Mos fet reference voltage supply
US3805095A (en) * 1972-12-29 1974-04-16 Ibm Fet threshold compensating bias circuit
JPS57157315A (en) * 1981-03-24 1982-09-28 Nec Corp Intermediate voltage generating circuit
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
US4422163A (en) * 1981-09-03 1983-12-20 Vend-A-Copy, Inc. Power down circuit for data protection in a microprocessor-based system
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPS60122416A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd 基板バイアス電圧発生回路
US4698789A (en) * 1984-11-30 1987-10-06 Kabushiki Kaisha Toshiba MOS semiconductor device
JPS61221812A (ja) * 1985-03-27 1986-10-02 Mitsubishi Electric Corp 電圧発生回路
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
JPH0612797B2 (ja) * 1985-09-09 1994-02-16 オムロン株式会社 半導体装置
JPH072005B2 (ja) * 1985-10-08 1995-01-11 ソニー株式会社 昇圧回路
JPS62188255A (ja) * 1986-02-13 1987-08-17 Toshiba Corp 基準電圧発生回路
JPH073947B2 (ja) * 1986-07-09 1995-01-18 株式会社東芝 昇圧回路
JP2509596B2 (ja) * 1987-01-14 1996-06-19 株式会社東芝 中間電位生成回路
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JPS6432715A (en) * 1987-07-29 1989-02-02 Seiko Instr & Electronics Semiconductor integrated circuit device
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
JPH0673092B2 (ja) * 1988-04-12 1994-09-14 日本電気株式会社 定電圧発生回路
JPH0355613A (ja) * 1989-07-25 1991-03-11 Toshiba Corp 中間電位生成回路
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
US5160860A (en) * 1991-09-16 1992-11-03 Advanced Micro Devices, Inc. Input transition responsive CMOS self-boost circuit
JP2771729B2 (ja) * 1992-04-16 1998-07-02 三菱電機株式会社 チャージポンプ回路
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路
KR0135735B1 (ko) * 1992-11-04 1998-05-15 기다오까 다까시 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치
JPH06223568A (ja) * 1993-01-29 1994-08-12 Mitsubishi Electric Corp 中間電位発生装置
JP3307453B2 (ja) * 1993-03-18 2002-07-24 ソニー株式会社 昇圧回路
JP3311133B2 (ja) * 1994-02-16 2002-08-05 株式会社東芝 出力回路
JP3148070B2 (ja) * 1994-03-29 2001-03-19 株式会社東芝 電圧変換回路
US5644266A (en) * 1995-11-13 1997-07-01 Chen; Ming-Jer Dynamic threshold voltage scheme for low voltage CMOS inverter

Also Published As

Publication number Publication date
CN1079981C (zh) 2002-02-27
KR100231951B1 (ko) 1999-12-01
CN1096118C (zh) 2002-12-11
CN1091974C (zh) 2002-10-02
US5717324A (en) 1998-02-10
TW381206B (en) 2000-02-01
KR970051173A (ko) 1997-07-29
CN1158501A (zh) 1997-09-03
JPH09162713A (ja) 1997-06-20
KR100270000B1 (ko) 2000-10-16
CN1158516A (zh) 1997-09-03
KR100270002B1 (ko) 2000-10-16
US5812015A (en) 1998-09-22
TW321805B (zh) 1997-12-01
US5815446A (en) 1998-09-29
TW293124B (en) 1996-12-11
KR970051145A (ko) 1997-07-29
CN1159656A (zh) 1997-09-17
KR100270001B1 (ko) 2000-10-16
US5726941A (en) 1998-03-10
KR970051294A (ko) 1997-07-29
TW409395B (en) 2000-10-21
CN1090819C (zh) 2002-09-11

Similar Documents

Publication Publication Date Title
CN1079981C (zh) 电势生成电路
EP0914707B1 (en) Charge pump circuit architecture
US6906575B2 (en) Semiconductor integrated circuit device
US8451678B2 (en) Semiconductor device including internal voltage generation circuit
CN100490011C (zh) 用于动态随机存取内存(dram)局部字符线驱动器的电路
CN1677572A (zh) 非易失性半导体存储器
CN1392568A (zh) 半导体存储器件的字线驱动器
JP4242006B2 (ja) チャージポンプ回路およびそれを用いた不揮発性半導体記憶装置
CN1106550A (zh) 半导体存储器件的字线驱动电路
CN110134169B (zh) 位线电源供应装置
CN1758379A (zh) 闪存装置中的区块开关
CN1140955C (zh) 使用低压电源的电荷泵、设备和提供泵浦输出电压的方法
US5886942A (en) Word line driver and semiconductor device
US20030111682A1 (en) Nonvolatile memory and processing system
US6249477B1 (en) Semiconductor memory device
CN1941168B (zh) 快速预先充电电路及提供存储器元件快速预先充电的方法
US6181611B1 (en) Techniques of isolating and enabling higher speed access of memory cells
CN1132396A (zh) 半导体存储装置
CN1622435A (zh) 含有稳定操作的调压器的供电电路
US6191963B1 (en) Charge pump with no diode drop at output stage
CN1518005A (zh) 降低老化试验时的功耗的半导体存储器
CN104091613A (zh) 电荷泵系统及存储器
US20190385659A1 (en) Voltage generating circuit, semiconductor memory device, and voltage generating method
CN1197088C (zh) 具有钳位电路的半导体集成电路装置
JPH023161A (ja) メモリ回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee