TW381206B - Intermediate potential generating circuit - Google Patents

Intermediate potential generating circuit Download PDF

Info

Publication number
TW381206B
TW381206B TW085110769A TW85110769A TW381206B TW 381206 B TW381206 B TW 381206B TW 085110769 A TW085110769 A TW 085110769A TW 85110769 A TW85110769 A TW 85110769A TW 381206 B TW381206 B TW 381206B
Authority
TW
Taiwan
Prior art keywords
potential
node
gate
mos transistor
generating circuit
Prior art date
Application number
TW085110769A
Other languages
English (en)
Inventor
Youichi Tobita
Original Assignee
Mitsubishi Electric Corp Jp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp Jp filed Critical Mitsubishi Electric Corp Jp
Application granted granted Critical
Publication of TW381206B publication Critical patent/TW381206B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Description

五 Μ Β7 經濟部中央操準局員工消費合作社印製 發明説明（2) 相同電阻値，第—節點QN之電位爲咖 面因爲雷阳cc vth D另 方 、、R 彼此具有㈣電阻値，第1點0P 《電位爲1/2VCC+Vth。 第一節點QP 晶體：輸出節點之電位經常變動，開啓輪出級電晶體之電 Q6以維持輸出節點的電位在1/)% 。祕!二如:"述之習知中間電位產生電路:：在-問題， 1出電位很難良好的控制，因爲 |Λ/ ,, 包句日體 <臨限電壓 電左右，而使用低電壓電源，M〇S電晶體之 ==_極大百分比。再者，習知中間電位產生 一缺點，因爲各電晶體料Q6之源閑電壓具有 =’。一貫通電流經輪出級電晶體㈣-流動產 =發明係爲了解決上述問題而產生，且本發明之目的 扼供':種高精準之中間電位產生電路，即使任何雜訊混 入屋生之電位，其能快速地回到預定電位。 本發明之另-目的係提供—種中間電位產生電路，其 不具有貫通電流，因此功率消耗很少。 ’、 “本發明之再—目的係提供—種中間電位產生電路，其 能防止輸出在中間電位四周振遙。 根據本發明之特徵，中間電位產生電路包括·定電壓 產生電路包括在電源電& ^點和接地電位節點間連接之 電屢分配電路，且產生第一和第二電位，其彼此和中間電 位稍微不同；N通道聰電晶體，在電源電位節點和中 間電位節點間連接且接收對應第—電位之電位至其閘極； 本纸張尺度剌t ® ϋ準（ (請先閱讀背面之注意事項再填寫本頁) -裝· ----訂---- —I I I . 五 圖 圖 圖 圖 經濟部中央標準局員工消費合作社印製 A7 B7 發明説明（2 ) ~~'" —----*- 二通道MOS電晶體，在中間電位節點和接地電位節點間連 接且接收對㈣二電以電似其_，·騎徵在於任一 該一 MOS電晶體之背閘係連接至其閘極。 圖式之簡單説明： 第1圖係本發明應用之DRAM的方塊圖。 第 2圖係第1圖緣示之内部電位產生電路群的 方塊圖。 a第3圖係繪示本發明之M〇s電晶體之臨限電壓相關于 背閘和源極間之電壓的特性圖表。 第4圖係本發明之令間電位產生電路的電路圖。 第5圖係本發明之另一例之中間電位產生電路的電路 第6圖係本發明之再—例之中間產生電路的電路圖。 第7圖係本發明之更—例的中間電位產生電路的電路 第8圖係本發明之尚一例的中間電位產生電路的電路 第9圖係本發明之再__例之中間電位產生電路的電路 第1〇圖係習知之中間電位產生電路的電路圖。 所有圖中相似之元件給予相同的數字。 較佳實施例之詳細敘述 第1圖係繪示本發明應用之dram(動態隨機存取言 U體）10 0的方塊圖’包括内部電位產生電路群2 〇 〇、 本紙張尺度適用中國
210X297 公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（3 ) POR(Power On Reset電源啓動重置）電路210及包括複數記 憶體儲存單元配置在複數列之記憶體儲存單元陣列 (memory cell array)l01 。/RAS(列位址閃控 Row Address Strobe)緩衝器lio接收自外部施加之外部/RAs信號及輸出 /RAS信號至位址緩衝器丨3〇 ;和/CAS(行位址閃控）緩衝器 120接收自外部施加之外部/Cas信號及輸出/Cas信號至 位址緩衝器130。位址緩衝器13〇接收外部位址信號ext 八^卜0，1，2,........）及/RAS信號，閂鎖外部位址信號extAi， 輸出内部電路用之列位址信號RAi和/RAi，且接收外部位 址信號ext Ai(i=〇,l，2,)及/CAS信號，閂鎖外部位址信 號extAi，及輸出内部電路用之行位址信號CAi*/CAi。 列解碼器數字140自位址緩衝器13〇接收列位址信號 RAi和/RAi且挑選對應的字元線；行解碼器15〇自位址緩 衝态130接收CAi和/CAi信號且挑選對應的感測放大器及 uo電路17Q，其放大數^線上讀出之記憶體儲存單元101 ^電位，且轉移數元線上讀出之記憶體儲存單元101之資 數字I60 ‘示字元驅動器，其用來升壓列解碼器 挑C之字7C線的電位；18〇標示讀寫控制電路，其接收自 卜部族加之寫人致能信號ext/WE及輸出致能信號 加/OE，且輸出用來控制内部電路之讀寫的信號衝；及 ⑽H/〇緩衝器，其自讀寫控制電路刚接收信號 :時自外部施加之資料ext⑽經過資料線轉移至 心別放大器及l/0電路17〇， 楮摊抑々--、 且°買出貝枓ext Dout時自記 U體_存早元讀出資料經 欲大器及^/o電路17〇和 尺度適用中5 (請先閱讀背面之注意事項再填寫本頁) .裝 ο 訂 五 A7 B7 經濟部中央標準局員工消費合作社印製 、發明説明（4) " 資料線輸出至I/O接腳。 第2圖係第1圖緣示之内部電位產生電路群的方 塊圖，及包括用來產生較接地電位Vss低之基板電位、 疋vBB產生電路220，用來產生較Vcc高之升壓電位 < νΡΡ產生電路230，用來產生#作電妹電位㈣細 P〇tentiai)Vcp及數元線預充電位（bit ㈣—哪 P〇temiai)vBL之中間電位i/2Vcc之中間電位產生電路 240，和用來產生參考電壓I之參考電位產生電路㈣。 第2圖繪示之本發明之中間電位產生電路係參照第4 至9圖描述。第4圖中，參考數字2仏標示施加電源電位 VCC之電源電位節點；數字㈣標示接地電位節點，此處 爲施加接地電位Vss ;數字241標示控制電位產生電路， 用來產生一電位(第—及第二輸出電位)對應電晶體之臨限 電壓；數字241_標示中間電位輸出節點；數字MW栌 示N通道MOS電晶體，其在電源電位節點24ia和中間； 位輸出節點241_間連接，且其中間極連接至控制電位產 生電路24!之第-輪出節點24_且背閘連接至其開極； 及數字241P標示p通道細電晶體，其在接地電位節點 24lb和中間電位輸出節點川。m間連接，且其中間極連接 至控制電位產生電路⑷之第二輸出節點24吵且背 接至其閘極。 然後，以下描Μ 4圖之控制電位產生電路如之配 置。爹考數字24U1和24.卜2標示相同電阻値之電阻元件， 且其在電源電位節點241a和電晶冑24hu間串聯連接，以 本纸張尺度適用中國國家標準（ (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 Μ Μ 經濟部中央標準局員工消費合作社印製 五、發明説明（5) 下將有描述；數字241nl和241n2標示相同電晶體尺寸之 N通道MOS電晶體，其各爲二極體連接，且其背閘連接至 閱極 N通道MOS電晶體241nl和24ln2在電阻元件 241r2和接地電位節點241b間串聯連接，俾自電阻元件 24U2至接地電位節點241b順向配置。數字24U3和24ir4 標示相同電阻値之電阻元件·，數字241pl和24】p2標示相 同電晶體尺寸之P通道MOS電晶體，其各爲二極體連接， 且其背閘連接至閘極，P通道M〇s電晶體241pl和24ip2 在電源電位節點241a和電阻元件241r3間串聯連接，俾自 電源電位節點241a至電阻元件241r3順向配置。 背閘連接至閘極的M〇s電晶體之臨限電壓將在下文 參照第3圖描述。第3圖概略地繪示M〇s電晶體之臨限電 壓vth的升降相關于背閘和M〇s電晶體之源間之電位差 VBS的圖表。且電位差示于下列表示式（1)。 异宁：Vbs代表背閘電壓（在源電壓的基礎上），κ代表基 板效應常數，及抑代表基板表面電位，及ν()代表當ν沾=〇ν 時之臨限電壓。 ‘ 在第3圖之圖表中，（幻代表一點，該點背閘和m〇s 電晶體之源極間之電位差Vbs和M〇s電晶體之臨限電壓 vth相等。如第3圖所明示者，在習知Vbs= i 5v有可能減 少其臨限電壓自〇.7v至〇 25V，在Vbs=gv因爲^和I 相等其較MOS電晶體之臨限電壓〇 35V少〇 lv。由連接 背閘和MOS電晶體之閘極可得到％尸Vth。下列之敘述 (請先閱讀背面之注意事項再填寫本頁) r .裝. 、-° + K [( 2φΡ + VBS )1/2 — ( 2φκ)
V th \η. (匸奶）八4規格（21〇\ 297公釐） A7 五、發明説明（6) 中，爲了區別，|Vth0|指在連接背開和閘極時，M〇s電θ 體之臨限電壓的絕對値，而丨Vth丨指5V的習知臨^ 電壓。 請 先 閱 讀 背 之 注 意 事 項 再 填 I 馬 裝 本个 頁 然後，以下描述上述配置之中間電位產生電路之操 作。背閛連接至其閘極之N通道M 〇 s電晶體2 4丨n丨和2 41 η 2 的臨限電壓的絕對値爲|Vthnd，且ρ通道M〇s電晶體的臨 限電壓的絕對値爲丨Vthp〇|。由於電阻元件24m、24^2和 N通道M0S電晶體241nl、241n2<阻性分配，控制電位 產生電路241 <第一輸出節點241QN產生i/2n“ 之電位。另—方面，由於電阻元件2彻、MW和p通道 MOS電晶體241Ρ1、24ιρ2之阻性分配，控制電位產生電 路24!之第二輸出節點241Qp產生1/2V—之電位。 訂 經濟部中央標準局員工消費合作社印製 注意N通道M0S電晶體241N之操作，首先，當中間 輸出節點:4lout爲1/2Vcc時，電晶體24m之閘極和源極 間《電壓馬|Vthn0卜且背間和源極間之電壓爲^%_卜由是電 晶體241N之臨限電壓的絕對値爲丨νηΜ丨，使其至開路狀態 和閉路狀態間之邊界狀態。若中間電位輸出節點Μ⑽低 於1/2 VCC，閘極和源極間之電壓變成高於|v_丨，且背閘和 '原極間之電壓髮成高於|ν·()|，因此臨限電壓之絕對値小於 L由是形成較強開路狀態。因此，電荷供應至中間電 位節點241out，且中間電位輸出節點24l〇m之電位上升。 另方面，N通道MOS電晶體241N内，若中間電位輸出 節點241 out鬲於i/2Vcc，閘極和源極間之電壓變成低於 |Vthn()|，且背閘極和源極間之電壓變成低於丨乂^)丨，因此臨限 10 (210X 297公釐） 本紙張尺度適用中 經濟部中央標準局員工消費合作社印製 A7 —---------- B7 1五、發明湖（7) — — ' ~ '—電恩之絕對値大於|Vthn。卜由是形成較強閉路狀態。因此， 停止供應電荷至中間電位節點241〇ut。 其次，關於P通道MOS電晶體241P之操作，當中間 輪出節·點241_爲1/2Vcc時，電晶體241p《開極和源極 間〈電壓爲-|Vthp()| ’且背閘和其源極間之電壓爲_丨乂—，由 是電晶體24iP之臨限電壓的絕對値爲π—，使其至開路 狀態和閉路狀態間之邊界狀態。 ^再者，P通道MOS電晶體2411>内，若中間電位輸出 節點241〇ut之電位高於1/2Vcc，間接和源極間之電壓降至 低於-丨vthp0|，且背閘和源極間之電壓降至低於—|v_()丨，因此 臨限電愿之絕對値小$Vthp〇|，由是形成較強開路狀賤。因 此，此電荷流出中間電位節點241〇m，且此中間電位輸出 節點241_之電位下降。又，另—方面，若中間電位輸出 知點241〇ut低於1/2Vcc，間奸源極間之電壓變成高於_ lvthp山且背間和源極間之電屢變成高於_丨^，因此臨 限電壓之絕對値大於|Vthp()丨，由是形成較強閉路狀態。因 此，停止自中間電位節點241〇ut流出電荷。 〃如上所述’藉由自電源電位節點2仏至中間電位輸出 知點241_供應電荷或藉由自中間電位輪出節點 至接地電位節點241b流出電荷，中間電位輸出節點2偏 之電位自動變成1/2VCC，且此電位不改變。 第5圖係緣示另一中間電位產生電路。第5圖中，參 考數字242a標示施加電源電位Vcc之電原電位節點；數字 鳩標示接地電位節點，此處爲旅加接地電位Vss ;數字11 本紙張尺錢财關家標準（CNS ) Λ4規格（ (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 1Θ線 242 ‘不控制電位產主電路，用 ，则電晶體⑽電壓;數字 電位輪出節點；數字24脚亍N、…0加W中間 電源電位節點24ΛΓ 通 電晶體，其在 ^點242a和中間電位輸出節點242⑽間連接， 242〇νΓΪ達接至控制電位產生電路242之第一輸出節點 電日體接至其間極；及數字242Ρ標示ρ通道m〇s 叫體’其在接地電位節點242b和中間電 242Γ間連接，且其中閘極連接至控制電位產生電路242 <第-輸出節點242QP且背間連接至其開極。 第5圖所示之中間電位產生電路和第々圖所示之 電位產生電路之不同處位在於㈣電位產生電路242之配 置，因此以下描述控制電位產生電路242之配置。參考數 字242rl和242Γ2標示相同電阻値之電阻元件，電阻元件 242f 1在電源電位節點242a和控制電位產生電路⑷之第 -輸出節點242QN間連接，而電阻元件24μ在接地電位 節點242b和控制電位產生電路242之第二輸出節點2 間連接。數字242nl標示二極體連接之N通道職電晶 體’且其背㈣接至祕；數字242ρΐ標示二極體連接之 P通道MOS電晶體，且其背間連#至間極。n通道μ〇§ 電晶體242ΓΠ和P通道MOS電晶體242pl在第—輪出節點 242QN和第二輸出節點242QP間串聯連接，俾自第一輸出 節點242QN至第二輸出節點242QP順向配置。 接著以下描述上述配置之第5圖之中間電位產生電路 之動作。13: N通€ MOS電晶體之臨限電壓的絕對値爲 12 A7 A7 經濟部中央標準局員工消費合作社印製
I I ___________B7 五、發明説明（9 ) 丨Vthn〇|，而P通道MOS電晶體之臨限電壓之絕對値爲丨Vthp〇h 由於電阻元件242rl、242r2和N通道MOS電晶體242nl 及P通道MOS電晶體242p 1之阻性分配，控制電位產生電 路 242 之第一輸出節點 242QN 產生 l/2Vcc+l/2(|Vtlip0|+ 丨Vthnol)之電位。另一方面，由於阻性分配，第二輸出節點 242QP 產生 1/2乂(^一1/2(丨乂〇113。丨+丨¥_〇丨)之電位。 注意N通道MOS電晶體242N之操作，首先，當中間 輪出節點242_之電位爲i/2vcc+1/2(丨Vthp〇HVthn〇丨)時，閑 極和源極間之電壓爲|Vthn〇|，且背閘和源極間之電壓亦爲 ivthn0|，由是臨限電壓的絕對値爲丨Vthn〇丨，使其至開路狀態和 閉路狀態間之邊界狀態。若中間電位輪出節點242〇如之電 位降土低於1/2\^(：+1/2(丨\^1_丨-丨\/\1111〇丨）時，閘極和源極間之 電壓變成高於|Vthn()|，且背極和源極間之電壓變成高於 jvthn0|，因此臨限電壓之絕對値小於丨Vthn〇丨，由是形成較=開 路狀態。因此，電荷供應至中間電位節點242〇加，且中間 電位輸出節點242〇ut之電位上升。另一方面，N通道m〇Bs 電晶體242N内，若中間電位輸出節點242〇m之電位升至 π於l/2Vcc+l/2(|Vthp〇|-|VthnQ|)，閘柩和源極間之電壓變成 低於丨Vthnd，且背閘和源極間之電壓變成低於丨％丨_丨，因此臨 限電壓之絕對値大於丨V,hll()l，由是形成較強閉路狀態。因 此，停止供應電荷至中間電位節點242mlt。 〜 ' 其次，關於P通道MOS電晶體242P之操作，當中ρ 242out^€^4 l/2Vcc+l/2(,Vthp(HVth^ , ^ 極和源極間之電壓爲_|Vthp〇|，且背鬧和其源極間之電壓爲 13
m^n ^ϋκ (請先閲讀背面之注意事項再填寫本頁) 裝----- .I 1 HVthp0|，由是臨限電壓的筚 態和閉路狀態収邊界^㈣爲〜丨’使其至開路狀 再者，P通道MOS電晶體242p内，若中間電位輪出 杯 m β 升阿於 1/2Vcc+i/2(lv【hP〇HV(ilI1〇l)，閘 =源招間之電壓降至低於―Vthpf)|，且背間極源極間之電 於Η%丨，因此臨限電壓<絕對値小於Ή 疋形成較強開路狀態。因此，此電荷流出中間電位節點 242_，且此中間電位輸出節點.242。以電位下降。又: 方面’右電仫輸出節點2420ut <電位降至低於 l/2Vcc+l/2(|Vthp〇Hvthn〇1) ，間極和源極間之電壓變成*於 且背閘和源極間之電壓變成高於n因二 限電壓之絕對値大於iv_l，由是形成較強閉路狀態。因 此，停止自中間電位節點242out流出電荷。 *如上所述，藉由自電源電位節點灿至中間電位輪出 節點242_供應電荷或藉由中間電位輸出節點⑷⑽至 地電位節點流出電荷，中間電位輸出節點川_之 =i:2Vr+1/2GVth 鳥携 H電位輸出知點242〇ut恒輸出，且此電位不改變。 經濟部中央標準局員工消費合作社印製 第6圖係繪示本發明另一實施例之中間電位產生電 路。第6圖中，參考數字243a標示施加電源電位〜之電 源電位節點；數字243b標示接地電位節點，此處爲施加接 電位Vss，數字243標示控制電位產生電路，用來產生 一電位(第一及第二輸出電位)對應電晶體之臨限電壓；數 字243_標示中間電位輸出節·點；數字2彻標示N通道 14
本纸張尺度賴巾_家轉（CNS 五 A7 B7 、發明説明（11 ) --~- 则電晶體’其在電源電位節點243a和中間 點243〇ut間連接，且其中閑極連接至控制電位產生電^ 243疋第—輸出節點24_且背間連接至其間極；及數字 243P爲標示P通道M〇s電晶體，其在接地電位節點 和中間電位輸出節點243〇ut間連接，且其中間極連接至抄 =電位屋生電路243之第二輸出節點24_且背閘連接至 其間極。 第6圖所示之中間電位產生電路和第*圖或第$圖所 示之中間電位產生電以不㈣錢㈣妹產生電路 243之配置，因此以下描述㈣電位產生轉243之配置。 電阻兀件243rl和243r2係相同電阻植之電阻元件，其自 電源電位節點243a串聯連接。複數N通道m〇s電晶體 243η1、243η2、243Π3及243n4，其各爲二極體連接，且 其背閘連接至閘極，在電阻元件2伽和接地電位節點 243b間串聯連接，俾自電阻元件24μ至接地電位節點 243b順向配置，由是電阻元件2伽、通道應 電晶體243nl、243n2、24m 243n4形成電壓分配電 路243c’用來自節點243(}1產生電位i/2Vcc+2“ 第-電壓分配電路243d中，複數？通道M〇s電晶體 243pl、243P2、243P3和243P4,各爲二極體連接且各背 閘連接至閘極’其係在電源電位節點灿和電阻元件 渐3間串聯連接，俾自電源電位節點243a至電阻元件 243r3間順向置。相同電阻値之電阻元件2咖和⑷r4 自MOS電晶體243P4和接地電位節點㈣串聯連接，由 15 (請先閲讀背面之注意事項再填寫本頁) 裝 訂---- 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) 公釐） 經濟部中央標準局員工消費合作社印製 A 7 , , B7 五、發明説明（12) 是電阻元件243r3、243r4和P通道MOS電晶體243pl、 243p2、243p3及243p4形成電壓分配電路243d，用來自 節點 243q2 產生電位 l/2Vcc-2|Vthp0|。 參考數字243r5和243r6標示相同電阻値之電阻元 件，和數字243p5及243p6分別標示二極體連接之P通道 MOS電晶體，其各背閘連接至閘極，且在電源電位節點 243a和電阻元件243r5間串聯連接俾自電源電位節點243a 至電阻元件243r5順向配置。數字243n5和243n6分別標 示二極體連接之N通道MOS電晶體，其各背閘極接至閘 極且在電阻元件243r6和接地電位節點243b間串聯連接俾 自電阻元件243r6和接地電位節點243b順向配置。此P通 道 MOS 電晶體 243p5、243p6、電阻元件 243r5、243r6 及N通道MOS電晶體243n5、243n6形成電壓分配電路 243e，用來自電阻元件243r5和243r6之連接節點243q3 產生電位 l/2Vcc+(|Vthn〇HVthp0|)。 參考數字243n7標示N通道MOS電晶體，其在電源電 位節點243a和控制電位電路243之第一輸出節點243QN 間連接，且閘極連接至出現電位l/2Vcc-2|Vthll()|之節點 243ql，且背閘連接至閘極，且數字243p7標示P通道MOS 電晶體，其在接地電位節點243b和控制電位電路243之第 一輸出節點243QN間連接，且閘極連接至出現電位 1/2乂^+(|¥_。卜|乂_。丨）之節點243q3，且背閘連接至閘極。 此N通道MOS電晶體243n7和P通道MOS電晶體243p7 形成電位產生電路243f，用來輸出電位l/2Vcc+|Vthn0丨至節 16 (請先閱讀背面之注意事項再填寫本頁)
C 裝· -5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 , , B7 五、發明説明（13) 點 243QN。 再者，參考數字243n8標示N通道MOS電晶體，其在 電源電位節點243a和控制電位電路243之第二輸出節點 243QP間連接，且閘極連接至出現電位l/2Vcc+(|Vthn0|-|Vthp〇|)之節點243q3 ，且背閘連接至閘極，且數字243p8 標示P通道MOS電晶體，其在接地電位節點243b和控制 電位電路243之第二輸出節點243QP間連接。且閘極連接 至出現電位l/2Vcc-2|Vthp〇|之節點243q2，且背閘連接至閘 極。此N通道MOS電晶體243n8和P通道MOS電晶體243p8 形成電位產生電路243g，用來輸出電位l/2Vcc-|Vthp〇|至節 點243QP。且電壓分配電路243c、243d和234e形成電位 產生電路243h ，用來分別輸出三電位l/2Vcc+2|Vthn〇h l/2Vcc+(iVthn〇HVthp0|)及 l/2Vcc-2|Vthp0| 至節點 243ql 、 243q3 及 243q2 〇 然後，以下描述上述配置之第6圖之中間電位產生電 路。因爲電位產生電路243f之Ν通道MOS電晶體243η7 在閘極接收自電壓分配電路243c之電位l/2Vcc+2|Vthn0|， 當控制電位產生電路243之第一輸出節點243QN之電位爲 l/2Vcc+|Vthn()|時，閘極和源極間之電壓爲|Vthll〇|，且背閘和 源極間之電壓爲|Vthll()|，由是臨限電壓之絕對値爲丨Vthn0|，其 在開路狀態和閉路狀態間之邊界狀態。再者，當第一輸出 節點243QN之電位低於l/2Vcc+|Vthll()|時，N通道MOS電 晶體243n7之閘極和源極間之電壓變成高於|Vth„()|，且背極 和源極間之電壓也變成高於|VthllC)|，因此臨限電壓之絕對値 17 (請先閲讀背面之注意事項再填寫本頁) -裝_ 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標隼局負工消費合作社印製 A7 , , B7 五、發明説明（14 ) 小於丨Vthn〇丨，由是形成較強開路狀態。另一方面，當第一輸 .出節點243QN之電位高於l/2Vcc+|Vthn0|時，N通道MOS 電晶體243n7之產生和源極間之電壓變成低於|Vthn〇卜且背 閘極和源極間之電壓變成低於|Vthn〇|，因此N通道MOS電 晶體243n7之臨限電壓之絕對値大於|Vthn()|，由是N通道 MOS電晶體243n7内形成較強閉路狀態。 關於P通道MOS電晶體243p7，當控制電位產生電路 243之第一輸出節點243QN爲l/2Vcc+|Vthn0|時，閘極和源 極間之電壓爲-|Vthp0|，且背閘和其源極間之電壓爲-|Vthp0卜由是臨限電壓的絕對値爲|Vthpo卜其爲開路狀態和閉 路狀態間之邊界狀態。再者，另一方面，當第一輸出節點 243QN之電位高於l/2Vcc+|Vthn〇|時，閘極和源極間之電壓 降至低於-|Vthp〇|，且背閘和源極間之電壓降至低於-|Vthp0|，因此臨限電壓之絕對値小於|Vthp()|，由是形成較強開 路狀態。另一方面，當第一輸出節點243QN之電位低於 l/2Vcc+|Vthn。丨時，閘極和源極間之電壓變成高於-|Vthp0|，且 背閘極源極間之電壓變成高於-|Vthp()|，而臨限電壓之絕對 値大於|Vthp()|，由是形成較強閉路狀態。 如上所述，藉由電位產生電路243f内之N通道MOS 電晶體243n7和P通道MOS電晶體243p7至控制電位產生 電路243之第一輸出節點243QN供應電荷或藉由自控制電 位產生電路243之第一輸出節點243QN流出電荷，控制電 位產生電路243之第一輸出節點243QN之電位變成 l/2Vcc+!Vthn〇! ° 18 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（15) ~~~~~一'' —--- 因爲電位產生電路243g之N通道则電晶體池8 自電壓分配電路243e在閘極接收電位1/2Vc^Vth^_ |Vthp0丨），當控制電位產生電路243之第二輸出節點243Qp 之電位爲l/2Vcc-|Vthp〇|時，閛極和源極間之電壓爲丨， 且背閉和源極間之電壓爲|Vthn()| ’由是臨限電壓之絕對値爲 ivthn0丨，其在開路狀態和閉路狀態間之邊界狀態。再者，當 第二輸出節點243QP之電位低於l/2VccHVthp〇i時，N通道 MOS電晶體243n8之閘極和源極間之電壓變成高於 |Vthn〇1，且背閘和源極間之電壓也變成高於丨Vthn()丨，而臨限電 壓之絕對値小於丨Vthn〇|，由是形成較強開路狀態。另一方 面，當第二輸出節點24SQP之電位高於1/2Vcc一丨Vt_丨時， 閘極和源極間之電壓變成低於丨Vthn〇|，且背鬧和源極^之電 壓變成低於|VthnG|，而臨限電壓之絕對値大於丨VthnQ|，由是形 成較強閉路狀態。 關於P通道MOS電晶體243p8，因爲電位產生電路 243g内之p通道m〇s電晶體243p8自電壓分配電路243d 在閘極接收電位1/2Vcc—2|VthpQ丨，當控制電位產生電路243 疋第二輸出節點243QP之電位爲i/2Vcc—丨Vthp〇丨時，間極和 源極間之電壓爲HVthp0|，且背閘和源極間之電壓爲_丨％叶。丨 ’由是臨限電壓之絕對値爲丨Vthp〇丨，其在開路狀態和閉路狀 態間之邊界狀態。P通道MOS電晶體243p8内，當第二輪 出節點243QP之電位高於1/2 VccHVtl_丨時，閘極和源極間 之電壓降至低於HVthp〇丨，且背閘和源極間之電壓降至低於 HVthp„h而臨限電壓之絕對値小於丨Vthp〇1，由是形成較強開 本紙張尺度適用中關家縣（CNS ) M規格（21Q>< 297公 (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 經濟部中央標準局員工消費合作社印製 Μ , , Β7 五、發明説明（16) 路狀態。再者，當第二輸出節點243QP之電位低於 1/2 Vcc-|Vthp〇丨時，閘極和源極間之電壓變成高於-|Vthp〇|，且 背閘和源極間之電壓變成高於-|Vthp〇丨，而臨限電壓之絕對 値大於|Vthp〇|，由是此P通道MOS電晶體243p8内形成較 強閉路狀態。 以此方式，藉由由電位產生電路243g内之N通道MOS 電晶體243n8和P通道MOS電晶體243p8至控制電位產生 電路243之第二輸出節點243QP供應電荷或藉由自控制電 位產生電路243之第二輸出節點243QP流出電荷，控制電 位產生電路243之第二輸出節點243QP之電位變成 l/2Vcc-|Vthp0|。 當中間電位輸出節點243out低於1/2VCC時，其閘極連 接至控制電位產生電路243之第一輸出節點243QN之N遒 道MOS電晶體243N藉由自電源電位節點243a供應電荷至 中間電位輸出節點操作上升中間電位輸出節點243out之電 位。另一方面，當中間電位輸出節點243out高於1/2VCC 時，其閘極連接至控制電位產生電路243之第二輸出節點 243QP之P通道MOS電晶體243P藉由自中間電位輸出節 點243out流出電荷至接地電位節點243b操作降低中間電 位輸出節點243out之電位。以此方式，藉由供應中間電位 輸出節點243out電荷或藉由自中間電位輸出節點243out 流出電荷，產生中間電位1/2 Vcc且維持不變。 第7圖係繪示本發明再一實施例之中間電位產生電 路。第7圖中，參考數字244a標示施加電源電位Vcc之電 20 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ο 裝- 經濟部中央標準局員工消費合作社印製 A 7 ( B7五、發明説明（17) 源電位節點；數字244b標示接地電位節點，此處爲施加接 地電位Vss ;數字244標示控制電位產生電路，用來產生 二電位（第一及第二輸出電位）對應電晶體之臨限電壓；數 字244 out標示中間電位輸出節點；數字244N標示N通道 MOS電晶體，其在電源電位節點244a和中間電位輸出節 點244out間連接，且其·中閘極連接至第一輸出節點244QN 且背閘連接至閘極；及數字244P爲標示P通道MOS電晶 體，其在接地電位節點244b和中間電位輸出節點244out 間連接，且其中閘極速接至第二輸出節點241QP且背閘連 接至閘極。 第7圖所示之中間電位產生電路和第4至6圖所示之 中間電位產生電路之不同處在於控制電位產生電路244之 配置，因此以下描述控制電位產生電路244之配置。參考 數字244rl和244r2標示相同電阻値之電阻元件；數字 244nl和244n2分別標示二極體連接之N通道MOS電晶 體，其各背閘連接至閘極；及數字244pl和244p2分別標 示二極體連接之P通道MOS電晶體，且其各背閘連接至閘 極。N通道MOS電晶體244nl和P通道MOS電晶體244pl 在節點244ql和節點244q3間串聯連接，俾自節點244ql 至節點244q3順向配置，且N通道MOS電晶體244n2和P 通道MOS電晶體244p2在節點244q3和節點244q2間串聯 連接，俾自節點244q3至節點244q2順向配置，藉以形成 電位產生電路244h，用來分別輸出三電位1/2Vcc+|Vthn0|+ |Vthp0丨、l/2Vcc及l/2Vcc-丨Vthn。HVthp0丨至節點 243ql、 21 (請先閲讀背面之注意事項再填寫本頁)
C •裝' 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
、發明説明（18) 243q3 及 244q2 〇 經濟部中央標準局員工消費合作社印製 數字244n3標示N通道MOS電晶體，其在電源電位節 點244a和控制電壓產生電路244之第一輸出節點244qn 之間連接，且其中閘極連接至節點，且背閘連接至 間極；數字244p3標示P通道M〇s電晶體，其在接地電位 節點244b和控制電壓產生電路244之第一輪出節點244qn 間連接，且其中閘極連接至節點244q3，且背閘連接至閘 桎。N通道MOS電晶體244n3和P通道MOS電晶體244p3 形成電位產生電路244f。數字244114標示N通道M0S電 w體，其在電源電位節點244a和控制電壓產生電路244之 第二輸出節點243QP之間連接，且其中閘極連接至節點 244q3，且背閘連接至閘極;且數字244p4標示p通道m〇s 電曰日體，其在接地電位節點244b和控制電壓產生電路244 之第二輸出節點244QP間連接；且其中閘極連接至節點 244q2，且背閘速接至閘極。N通道M〇s電晶體和 P通道MOS電晶體244p4形成電位產生電路244g。 然後’以下描述上述配置之第7圖之中間電位產生電 路。在此設N通道MOS電晶體之臨限電壓之絕對値爲 丨Vthnol，且P通道MOS電晶體之臨限電壓之絕對値爲丨〇丨。 因爲電位產生電路244f内之N通道MOS電晶體244n3自 電位產生電路244h在閘極接收電位1/2Vee+丨， 當控制電壓產生電路244之第一輸出節點244QN之電位爲 1/2Vcc+|Vthp0丨時，N通道MOS電晶體24如3内之閘極和源 極間之電壓爲ivthn0|，且背閘和源極間之電壓爲丨Vthn〇|，由是 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） I— I mr (請先閲讀背面之注意事項再填寫本頁) ο -—"、1T- .— J·..-- 經濟部中央標準局員工消費合作社印製 A7 B7 ' 五、發明説明（19) ^ -- N通道MOS電晶體244n3之臨限電壓之絕對値爲丨， 其在開路狀態和閉路狀態間之邊界狀態。若第一輸出節點 244QN之電位變成低於iQVcc+IVthpol，N通道M〇s電晶 體243n3内之閘極和源極間之電壓變成高於丨丨，且背閘 和源極間之電壓變成高於丨Vthn〇丨，而控制電壓產生電路244 之臨限電壓之絕對値小於丨Vthn〇卜由是形成較強開路狀態。 另一方面，若第一輸出節點244QN之電位變成高於 AVcc+IVthpol，閘極和源極間之電壓變成低於丨乂化⑽丨，且背閘 和源極間之電壓變成低於丨Vthn()|，而N通道電晶體 244n3之臨限電壓之絕對値大於丨Vthn〇|，由是形成較強閉路 狀態。 關於P通道MOS電晶體24知3因爲p通道M〇s電晶 體自電位產生電路244h在閛極接收電位1/2¥沈，當控钿 電壓產生電路244之第一輸出節點244qN之電位爲 l/2Vcc+|Vthp。丨時，1>通道1^〇3電晶體244p3之閘極和源極 間之電壓爲—丨VthpQ丨，且背閘和源極間之電壓爲-丨Vthp()|，由 疋此P通道MOS電晶體244p3之臨限電壓之絕對値爲 |Vthp0|’其在開路狀態和閉路狀態間之邊界狀態。若控制電 壓產生電路之第一輸出節點244qN之電位變成高於 lUVcc+IVthpoi，244p3之閘極和源極間之電壓降至低於_ |Vthp〇|，且背閘和源極間之電壓降至低於—丨丨，而p通道 MOS電晶體244p3臨限電壓之絕對値小於|Vthp。丨，由是形成 較強開路狀態。另一方面，若控制電壓產生電路244之第 一輸出節點244QN之電位變成低於i/2Vcc+|Vthp〇|時，閘極 23 本紙張尺度適用中國國篆^ ( CNS )八4规格（21〇^^公釐） (請先閲讀背面之注意事項再填寫本頁) -·. . -------1J------ -裝--1---1 ί 訂 I.--- Φ---1----------- 經濟部中央標準局員工消費合作社印製 A7 ___________B7 , 五、發明説明_( 20 ) ' 一 '—~〜--- 和源極間之電壓變成高於-|Vthp0|，且背閘和源拯間 风巧於—丨Vthp〇1，而P通道MOS電晶體244P3之臨限 之絕對値大於丨Vthpol，由是形成較強閉路狀態。 以此方式，藉由經電位產生電路244f内之N通道M〇s 電晶體244n3和p通道M〇s電晶體244p3控制電鏖產生電 路244之第一輪出節點244QN供應電荷或藉由自控制電壓 產生電路244之第—輸出節點244QN流出電荷，控制電壓 產生電路244之第—輸出節點244QN之電位變成ι/2ν |Vthp0| 〇 再者’因爲電位產生電路244g之N通道MOS電晶體 244n4自電位產生電路244h在閘極接收電位1/2VCC，當第 一輸出知點244Qp之電位爲l/2Vcc-|Vthn。丨時，閘極和源極 之電壓爲|Vthn0|，且背閘和源極間之電壓爲丨ν_。丨，由是n 通道M〇S電晶體244n4之臨限電壓之絕對値爲|Vthn〇|，其 在開路狀態和閉路狀態間之邊界狀態。若第二輸出節點 244QP之電位變成低於1/2 Vcc-|Vthn()|，N通道MOS電晶體 244n4内之間極和綠極間之電壓變成高於丨Vthn0|，且背閘和 源極間之電壓變成高於|Vthn〇|，而N通道MOS電晶體244n4 <臨限電壓之絕對値小於丨Vthn〇卜由是形成較強開路狀態。 若第二輸出節點244qp之電位變成高Kl/iVcc-|Vthn。丨，閘極 和源極間之電壓變成低於丨Vthn〇丨，且背閘和源極間之電壓變 成低於|Vthn0卜而臨限電壓之絕對値大於|VthnQ|，由是形成較 強閉路狀態。 再者，因爲電位產生電路244g内之P通遒MOS電晶 本紙張尺度適用中國國家標率（CNSi ) M规格（210X297公釐） (，.請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 ____B7 ' 五、發明説明-(21 ) ~' 體244P4自電位產生電路244h在閘極接收電位1/2Vcc_ 丨Vthn〇HVthp〇卜當控制電壓產生電路244之第二輪出節點 244QP之電位爲l/2VccHVthn〇|時，閘極和源極間之電壓爲 -ivthp0|，且背間和源極間之電壓爲—丨ν_〇|，由是p通道m〇s 電晶體244P4之臨限電壓之絕對値爲丨VthpQ|，其在開路狀態 和閉路狀態間之邊界狀態。第二輸出節點244QP之電位高 於l/2Vcc-|Vthn〇|，閘極和源極間之電屢降至低於一丨％。丨， 且背閘和源極間之電壓降至低於-|VthpG|，而P通趲M〇S電 晶體244p4之臨限電壓之絕對値小於丨Vthp(^，由是形成較強 開路狀態。另一方面，第二輪出節點電位變成低於 l/2Vcc-|Vthn()|，閘極和源極間之電壓變成高於_%_丨，且背 閘和源極間之電磨變成高於-|Vthp〇卜而p通道m〇S電晶體 244p4之臨限電壓之絕對値大於丨vthp()|，由是形成較強閉卷 狀態。 以此方式，藉由經電位產生電路244g内之N通道MOS 電晶體244n4和P通道MOS電晶體244p4至控制電屢產生 電路244之第二輸出節點244QP供應電荷或藉由自控制電 壓產生電路244之第二輸出節點244QP流出電荷，控制電 壓產生電路244之第二輸出節點244QP之電位變成 1/2 VccHVthn。丨，且此電位不改變。 當中間電位輸出節點244out低於l/2Vcc+|Vthp〇HVthll〇l 時，其閘極連接至控制電位產生電路244之第一輸出節點 244QN之N通道MOS電晶體244N藉由自電源電位節點 244a供應電荷至中間電位輸出節點244out操作上升中間 .25 本紙張尺度適用中國國家標準（CNS > A4規格（2丨0X297公釐） (請先閲讀背面之.注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 , , B7 五、發明説明（22 ) 電位輸出節點244out之電位。另一方面，當中間電位輸出 節點244out高於l/2Vcc+|Vthp〇HVthn〇丨時，其閘極連接至控 制電位產生電路244之第二輸出節點244QP之P通道MOS 電晶體244P藉由自中間電位輸出節點244out流出電荷至 接地電位節點244b操作降低中間電位輸出節點244out之 電位。 以此方式，藉由供應電荷至中間電位輸出節點244out 或藉由自中間電位輸出節點244out流出電荷，產生中間電 位i/:Vcc且維持不變。 上述配置之中間電位產生電路内，因爲各MOS電晶體 之臨限電壓|Vthn〇丨和丨Vthp〇|很小，能做高精準產生之電壓之良 好控制。 又，以下描述第8圖本發明另一實施例之中間電位差 生電路。第8圖中，控制電壓產生電路245以方塊圖繪示， 因爲其和第4至第7圖繪示之中間電位產生電路的控制電 壓產生電路相同配置。N通道MOS電晶體245N，其在電 源電位節點245a和中間電位輸出節點245out間連接，且 其中閘極連接至參考電位節點245QN且背閘連接至其閘 極，控制電位產生電路245輸出三種參考電位Vrefl， l/2Vcc+|Vthn〇i、1/2¥。。+1/2(|¥邮。|+|¥—。|)或 l/2Vcc+|Vthp0| 至參考電位節點245QN。P通道MOS電晶體2MP，其在 中間電位輸出節點245out和接地電位節點245b間連接， 且其中閘極連接至參考電位節點245QP且背閘連接至中間 電位輸出節點245out，控制電位產生電路245輸出三種參 26 (請先閱讀背面之·江意事項再填寫本頁) -裝· -\β 本紙張尽度適用中國國家標準（CNS ) Α4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明丨23). 考電位 Vref2，l/2Vcc-|Vth—、1/2Vcc_1/2(丨Vthp〇|+|Vthn〇|)或 l/2VccHVthn〇l 0 此中間電位產生電路和第4至第7圖所示之中間電位 產生電路之不同處在於P通道MOS電晶體245P之背閘連 接至中間電位輸出貞P點245out而非閘極。因此P通道MOS 電晶體245P之臨限電壓之絕對値爲|Vthp|，其較丨VthpQ丨大。 然後’以下描述中間電位產生電路之操作。當中間電 位輸出節點245〇ut之電位比vref2+|Vthp丨高時，因爲Ρ通道 MOS電晶體245P之間極和源極間之電位比_|vthp丨低，p通 道MOS電晶體245P在開路狀態，由是自中間電位輸出節 點245out流出電荷，且中間電位輸出節點245out之電位下 降。當電位比Vref2+|Vthp丨低時，因爲p通道MOS電晶體245P 之閘極和源極間之電位比-|Vthp丨高，P通道MOS電晶鈕 245P在閉路狀態，由是停止自中間電位輸出節點245out 流出電荷。 以此方式，中間電位輸出節點245out之電位變成 Vrefl+|Vthn0|及Vref2+|Vthp|間之中間電位。更具體地説，當如 第4或第5圖所繪示配置控制電位產生電路245時，電位 變成 l/2Vcc+|Vthn〇HVthn0|和 l/2VccHVthp0|+|Vthp丨間之中間電 位；當如第6圖所示配置時，電位變成l/2Vcc+l/2(|Vtiip0|+ |Vthn〇l)HVthn〇l和 l/2Vcc_l/2(丨Vthp〇HVthn〇丨) + |Vthp丨間之中間電 位；且當如第7圖所示配置時，電位變成l/2Vcc+|Vthp0|-|Vihn0丨和l/2Vcc-|Vthn〇MVthp丨間之中間電位。 當中間電位輸出節點245out之電位如上所述爲Vrefl- (請先閲讀背面之注意事項再填寫本頁)
本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 _____B7__ 【 五、發明説明丨24). |Vthn0|和Vref2+|Vthp|間之中間電位時，因爲N通道M〇s電晶 體245N和P通道MOS電晶體245P皆在閉路狀態，貫通電 流自電源電位節點245a經N通道MOS電晶體245N至接 地電位節點245b，能抑制中間電位輸出節點245〇加和p 通道MOS電晶體245P，達到小功率消耗之中間電位產生 電路。 再，當中間電位輸出節點245mit之電位爲VrefHVthn〇丨 和Vref2+|Vthp丨間之中間電位時’因爲N_通道MOS電晶體 245N和P通道MOS電晶體245P皆在閉路狀態，能防止在 中間電位四周振盪之輸出。 第9圖係繪示本發明另一實施例之中間電位產生電 路。第9圖中，控制電壓產生電路246和第4至第6圖繪 示之中間電位產生電路之配置相同。1ST通道]VIOS電晶II 246N，其在電源電位節點246a和中間電位輸出節點246out 間連接’且其中閘極連接至參考電位節點246QN且背閛連 接至其閛極，控制電位產生電路246輸出三種參考電位
Vrefl，l/2Vcc+|Vthnd、l/2Vcc+l/2(|Vthp〇|+|Vthn〇[)或 1/2VCC+ 經濟部中央標準局員工消費合作社印製 |Vthp〇|。P通道MOS電晶體246P，其在中間電位輸出節點 246out和接地電位節點：246b間連接，且其中閘極連至參考 電位節點246QP且背閘連接至電源電位節點246a，控制 電位產生電路246輸出三種參考電位义必，；^、“-IVthpol、1/2VCC—l/2(|VthP〇|+|Vtim〇l)或.1/2VCC—lVthn0|。
此中間電位產生電路和第4至第7圖及第8圖所示之 中間電位產生電路之不同處在於卩通道M〇S電晶體246P 28 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）'-- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（25). 之背閘連接至電源電位輸出節點246a而非閘極。因此P通 道MOS電晶體246P之臨限電壓之絕對値爲|VthpPl，其較 |Vthp〇丨和|Vthp丨大。因此，中間電位輸出節點246out之電位變 成VrefHVthn〇^ Vref2+|Vthpp|間之中間電位。更具體地説， 當如第4或第5圖所繪示配置控制電位產生電路246時， 電位變成丨/|乂(^+丨¥—0|-丨¥〇111〇丨和1/2乂。(：-丨乂〇11)0丨+丨¥~1)丨間之中間 電位；當如第6圖所示配置時，電位變成l/2Vcc+l/2(|Vthp〇| +|Vthn0|)-|Vthn0|和 l/2Vcc-l/2(|Vthp0|+|Vthn0|)+|Vthpp|間之中間 電位；且當如第.7圖所示配置時，電位變成 1/2\^。+丨\^1^0丨-丨\^1111〇丨和1/2\^-丨'\^1111〇丨+丨\^11即丨間之中間電位。 當中間電位輸出節點246out之電位如上所述爲vrefl_ IVthno丨和Vref2+|Vthpp丨間之中間電位時，因爲N通道MOS電 晶體246N和P通道MOS電晶體246P皆在閉路狀態，貫遍 電流自電源電位節點246a經N通道MOS電晶體246N至 接地電位節點246b，能抑制中間電位輪出節點246〇ut和p 通道MOS電晶體.246P ’達.到小功率消耗之中間電位產生 電路。 再，當中間電位輸出節點246〇ut之電位爲Vi_efl_|Vthn。丨 和vref2+ivthpp丨間之中間電位時，因爲N通道M〇s電晶體 246N和P通道MOS電晶體246P皆在閉路狀態，能防止在 中間電位四周振盪之輸出。且N通道Mos電晶體246N和 P通道MOS電晶體246P皆在閉略狀態，中間電位輸出節 點之電位寬度和第8圖之中間電位產生電路相較加長，產 生較有效之小功率消耗。 29 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂™---

Claims (1)

  1. 、申請專利範圍 1.一種中間電位產生電路，包括： —㈣電位產生電路，其包括—連接在1 點和-接地電位節顧連接之電壓分配電路，及產生二 及第二輸出電位，其彼此稍不同於-中間電位之位準；一 一 N通道MOS電晶體，在電源電位節 :出節點間連接，其開極接收對應該第一锋出電 - P通道MOS電晶體，在中間電位輪出節點和接 位知點間連接，其間極接收對應該第二輪出電位之電位； 及 ， 二Μ Ο S電晶體之任-之背閘係連接至其間極。 2·如申請專利範圍第丨销料中間電位產生電路， - MOS電晶體之另一之背閘係連接至其閘極。 3」如申請專縣㈣】項所述 <中間電位產生電路， 一 MOS電晶體之另一之背間俗读拉^；、、丄 出節點。 連接至琢中間電位輪. -裝—1 (聲先閱讀背面之注意事項再填寫本頁.} • V11 經濟部中央標準局員工消費合作社印製 4.如申請專利範圍第η所述之中間電位產生電路， -MOS電晶體之另一之背間連接至該電源電位節 •點0 、，如申請專利鶴卜頁所述之中間電位產生電路， 該控制電位產生電路包括一串聯連接體，其包括： 二具有相同電阻値之電阻；及 ^少二MOS電晶體’其在相同順向各爲二極體連接且 其閘連接至其閘極。 30
    b .--1- I HI ----- - —I · 經濟部中央標準局員工消費合作社印製
    A8 B8 C8 D8 、申請專利範圍 6.如㈣專職圍第5項所逑切間電位產生電路， 孩控制電位產生電路包括： -第-串聯連接體’在該電綠電位節點和 點《間連接，具有相同電阻値之第―及第二電阻和至^ N通道MQS電晶體，其在相_向各爲二極體連接且立 閘連接至其閘極； ’、a -第二串聯連接體，在該電線電位節點,和接地電位節 連接，具有至少二p通道⑽電晶體，其在相同順 極體Γ且其背閘連接至其間極，及具有相同電 阻値<第三及第四電阻；和 ，該第一電位產生節點連接至該第—及第二電逮 接節點，且該第二電位產生節點連接至該第三及 間之連接節點。 电r 、、7·如申料職®第5简述之中間電位產 該定電壓產生電路包括： 一串聯連接體具有-第-電阻、N通道 體、P通道娜電晶體，及一第二電阻，在該電 點和接地電位節點間連接；和 該第-電位產生節點連接至該第一電阻和 MOS電晶體間之連接節點，及該第二電位產生節點 該第二電阻和P通道M〇s電晶體間之連接節點。 土 31 本紙張尺度適用中國國象標準（CNS )从祕公釐) c請先閱讀背面之注意事項再填寫本頁：)
TW085110769A 1995-12-11 1996-09-03 Intermediate potential generating circuit TW381206B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7321760A JPH09162713A (ja) 1995-12-11 1995-12-11 半導体集積回路

Publications (1)

Publication Number Publication Date
TW381206B true TW381206B (en) 2000-02-01

Family

ID=18136144

Family Applications (4)

Application Number Title Priority Date Filing Date
TW085107407A TW293124B (en) 1995-12-11 1996-06-19 Semiconductor integrated circuit
TW085110768A TW409395B (en) 1995-12-11 1996-09-03 Potential generation circuit
TW085110769A TW381206B (en) 1995-12-11 1996-09-03 Intermediate potential generating circuit
TW085111317A TW321805B (zh) 1995-12-11 1996-09-16

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW085107407A TW293124B (en) 1995-12-11 1996-06-19 Semiconductor integrated circuit
TW085110768A TW409395B (en) 1995-12-11 1996-09-03 Potential generation circuit

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW085111317A TW321805B (zh) 1995-12-11 1996-09-16

Country Status (5)

Country Link
US (4) US5815446A (zh)
JP (1) JPH09162713A (zh)
KR (4) KR100231951B1 (zh)
CN (4) CN1096118C (zh)
TW (4) TW293124B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI410185B (zh) * 2009-01-05 2013-09-21 Himax Tech Ltd 參考電壓／電流產生系統之佈局

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
US6300819B1 (en) * 1997-06-20 2001-10-09 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6593799B2 (en) 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
JP3022815B2 (ja) * 1997-07-24 2000-03-21 日本電気アイシーマイコンシステム株式会社 中間電位生成回路
US5939928A (en) * 1997-08-19 1999-08-17 Advanced Micro Devices, Inc. Fast high voltage NMOS pass gate for integrated circuit with high voltage generator
US5942925A (en) * 1997-09-30 1999-08-24 Siemens Aktiengesellschaft Power-on detection and enabling circuit with very fast detection of power-off
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
JP3385960B2 (ja) * 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP3935266B2 (ja) * 1998-05-08 2007-06-20 松下電器産業株式会社 電圧検知回路
IT1301936B1 (it) * 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
JP2000149582A (ja) * 1998-09-08 2000-05-30 Toshiba Corp 昇圧回路，電圧発生回路及び半導体メモリ
US6473852B1 (en) 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
JP3799869B2 (ja) * 1999-03-30 2006-07-19 セイコーエプソン株式会社 電源回路を搭載した半導体装置並びにそれを用いた液晶装置及び電子機器
US6191643B1 (en) * 1999-03-31 2001-02-20 Sony Corporation Voltage boost circuitry for hard drive write preamplifiers
JP4960544B2 (ja) * 2000-07-06 2012-06-27 エルピーダメモリ株式会社 半導体記憶装置及びその制御方法
US6636103B2 (en) * 2001-04-18 2003-10-21 Analog Devices, Inc. Amplifier system with on-demand power supply boost
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
JP2003168290A (ja) * 2001-11-29 2003-06-13 Fujitsu Ltd 電源回路及び半導体装置
KR20040030569A (ko) * 2002-02-22 2004-04-09 미쓰비시덴키 가부시키가이샤 전압발생회로
US6670845B1 (en) * 2002-07-16 2003-12-30 Silicon Storage Technology, Inc. High D.C. voltage to low D.C. voltage circuit converter
US6784722B2 (en) * 2002-10-09 2004-08-31 Intel Corporation Wide-range local bias generator for body bias grid
EP1588475A1 (en) * 2003-01-17 2005-10-26 Koninklijke Philips Electronics N.V. A charge pump circuit
JP2007527188A (ja) * 2003-06-30 2007-09-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路装置の保護回路
KR100691485B1 (ko) * 2003-07-29 2007-03-09 주식회사 하이닉스반도체 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
DE602005012817D1 (de) * 2004-09-30 2009-04-02 Huawei Tech Co Ltd Verfahren system zur realisierung von kommunikation
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
JP4712519B2 (ja) * 2005-05-27 2011-06-29 フリースケール セミコンダクター インコーポレイテッド ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP2007043661A (ja) * 2005-06-30 2007-02-15 Oki Electric Ind Co Ltd 遅延回路
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP4940797B2 (ja) * 2005-10-03 2012-05-30 セイコーエプソン株式会社 半導体装置の製造方法
US7605618B2 (en) * 2006-01-12 2009-10-20 Qualcomm, Incorporated Digital output driver and input buffer using thin-oxide field effect transistors
WO2008001255A1 (en) * 2006-06-26 2008-01-03 Nxp B.V. A constant voltage generating device
KR100928932B1 (ko) 2007-08-08 2009-11-30 엘에스산전 주식회사 무선 주파수 식별 태그 칩용 전압 증배기 및 이를 이용한무선 주파수 식별 태그
TW200919959A (en) * 2007-10-31 2009-05-01 Au Optronics Corp Charge pump system and method of operating the same
KR100902060B1 (ko) 2008-05-08 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로 및 방법
CN102148614B (zh) * 2010-02-10 2015-11-11 上海华虹宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103092245B (zh) * 2013-01-09 2014-08-20 卓捷创芯科技（深圳）有限公司 一种超低功耗的低压差稳压电源电路与射频识别标签
US9385592B2 (en) 2013-08-21 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2016021638A (ja) * 2014-07-14 2016-02-04 株式会社ソシオネクスト 半導体装置
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI551044B (zh) * 2015-05-15 2016-09-21 華邦電子股份有限公司 電源閘電路及其電源閘開關控制方法
JP6811084B2 (ja) * 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
CN109427309A (zh) * 2017-08-22 2019-03-05 京东方科技集团股份有限公司 源极驱动增强电路、源极驱动增强方法、源极驱动电路和显示设备
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
CN110667334B (zh) * 2019-10-11 2021-03-19 广东美的制冷设备有限公司 车载空调器及其低功耗待机方法和电路
KR102520454B1 (ko) * 2021-11-25 2023-04-11 재단법인대구경북과학기술원 차동 바이폴라 구조에 기반하는 펄스 부스트 장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823332A (en) * 1970-01-30 1974-07-09 Rca Corp Mos fet reference voltage supply
US3805095A (en) * 1972-12-29 1974-04-16 Ibm Fet threshold compensating bias circuit
JPS57157315A (en) * 1981-03-24 1982-09-28 Nec Corp Intermediate voltage generating circuit
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
US4422163A (en) * 1981-09-03 1983-12-20 Vend-A-Copy, Inc. Power down circuit for data protection in a microprocessor-based system
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPS60122416A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd 基板バイアス電圧発生回路
US4698789A (en) * 1984-11-30 1987-10-06 Kabushiki Kaisha Toshiba MOS semiconductor device
JPS61221812A (ja) * 1985-03-27 1986-10-02 Mitsubishi Electric Corp 電圧発生回路
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
JPH0612797B2 (ja) * 1985-09-09 1994-02-16 オムロン株式会社 半導体装置
JPH072005B2 (ja) * 1985-10-08 1995-01-11 ソニー株式会社 昇圧回路
JPS62188255A (ja) * 1986-02-13 1987-08-17 Toshiba Corp 基準電圧発生回路
JPH073947B2 (ja) * 1986-07-09 1995-01-18 株式会社東芝 昇圧回路
JP2509596B2 (ja) * 1987-01-14 1996-06-19 株式会社東芝 中間電位生成回路
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JPS6432715A (en) * 1987-07-29 1989-02-02 Seiko Instr & Electronics Semiconductor integrated circuit device
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
JPH0673092B2 (ja) * 1988-04-12 1994-09-14 日本電気株式会社 定電圧発生回路
JPH0355613A (ja) * 1989-07-25 1991-03-11 Toshiba Corp 中間電位生成回路
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
US5160860A (en) * 1991-09-16 1992-11-03 Advanced Micro Devices, Inc. Input transition responsive CMOS self-boost circuit
JP2771729B2 (ja) * 1992-04-16 1998-07-02 三菱電機株式会社 チャージポンプ回路
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路
KR0135735B1 (ko) * 1992-11-04 1998-05-15 기다오까 다까시 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치
JPH06223568A (ja) * 1993-01-29 1994-08-12 Mitsubishi Electric Corp 中間電位発生装置
JP3307453B2 (ja) * 1993-03-18 2002-07-24 ソニー株式会社 昇圧回路
JP3311133B2 (ja) * 1994-02-16 2002-08-05 株式会社東芝 出力回路
JP3148070B2 (ja) * 1994-03-29 2001-03-19 株式会社東芝 電圧変換回路
US5644266A (en) * 1995-11-13 1997-07-01 Chen; Ming-Jer Dynamic threshold voltage scheme for low voltage CMOS inverter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI410185B (zh) * 2009-01-05 2013-09-21 Himax Tech Ltd 參考電壓／電流產生系統之佈局

Also Published As

Publication number Publication date
CN1158516A (zh) 1997-09-03
CN1091974C (zh) 2002-10-02
KR970051294A (ko) 1997-07-29
CN1159656A (zh) 1997-09-17
CN1158501A (zh) 1997-09-03
KR100270002B1 (ko) 2000-10-16
TW321805B (zh) 1997-12-01
KR100270001B1 (ko) 2000-10-16
US5726941A (en) 1998-03-10
KR100231951B1 (ko) 1999-12-01
TW293124B (en) 1996-12-11
CN1079981C (zh) 2002-02-27
US5717324A (en) 1998-02-10
CN1096118C (zh) 2002-12-11
US5812015A (en) 1998-09-22
KR970051173A (ko) 1997-07-29
JPH09162713A (ja) 1997-06-20
KR100270000B1 (ko) 2000-10-16
TW409395B (en) 2000-10-21
US5815446A (en) 1998-09-29
KR970051145A (ko) 1997-07-29
CN1158500A (zh) 1997-09-03
CN1090819C (zh) 2002-09-11

Similar Documents

Publication Publication Date Title
TW381206B (en) Intermediate potential generating circuit
TW419828B (en) Semiconductor integrated circuit
TW392161B (en) Internal voltage generating circuit
TW591663B (en) Semiconductor device, microcomputer and flash memory
US6781443B2 (en) Potential generating circuit capable of correctly controlling output potential
TW494569B (en) Semiconductor device
US6856532B2 (en) Offset compensated sensing for magnetic random access memory
TW408477B (en) Voltage boost circuit and semiconductor memory
TW502143B (en) Semiconductor device
TW449899B (en) Semiconductor memory device generating accurate internal reference voltage
TWI392076B (zh) 具差動感測方式之低電壓可程式電子熔絲
TW392165B (en) Multi-level nonvolatile semiconductor memory device with circuit for adjusting data sensing time
TWI343576B (zh)
JPH10268000A (ja) 半導体集積回路装置
TW305045B (zh)
US10985753B2 (en) Apparatuses and methods for providing bias signals in a semiconductor device
JPH0667740A (ja) 半導体装置
TW394952B (en) Non-volatile semiconductor memory and constant voltage generator in the same
US6927590B2 (en) Method and circuit for testing a regulated power supply in an integrated circuit
TW200522083A (en) Power-up circuit in semiconductor memory device
JPH07272500A (ja) 不揮発性メモリ・セル中の閾値電圧の分布を測定するための回路デバイス
US20130321068A1 (en) Circuit for generation of an electric current with a configurable value
TW516031B (en) Voltage boost level clamping circuit for a flash memory
JPH08203269A (ja) 内部電圧発生回路、半導体記憶装置および消費電流測定方法
TW421719B (en) Arrangement to recognize the contact-fault at the test of the integrated circuits

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees