CN109411004B - 用于控制非易失性存储器中的读电流的装置和过程 - Google Patents

用于控制非易失性存储器中的读电流的装置和过程 Download PDF

Info

Publication number
CN109411004B
CN109411004B CN201810792305.9A CN201810792305A CN109411004B CN 109411004 B CN109411004 B CN 109411004B CN 201810792305 A CN201810792305 A CN 201810792305A CN 109411004 B CN109411004 B CN 109411004B
Authority
CN
China
Prior art keywords
current
model
voltage
value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810792305.9A
Other languages
English (en)
Other versions
CN109411004A (zh
Inventor
F·塔耶特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN109411004A publication Critical patent/CN109411004A/zh
Application granted granted Critical
Publication of CN109411004B publication Critical patent/CN109411004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及用于控制非易失性存储器中的感测电流的装置和过程。在一个实施例中，提供了一种用于控制由电源电压供电的非易失性存储器中的读电流的水平的方法。基于电源电压的值来确定模型电流，模型电流表示能够在读出期间流过存储器的读取路径的实际电流。模型电流与具有参考值的参考电流进行比较。生成控制信号。控制信号用于控制读电流的生成，读电流具有等于模型电流的值的分数与参考值之间的最低值的水平。

Description

用于控制非易失性存储器中的读电流的装置和过程
相关申请的交叉引用
本申请要求2017年8月17日提交的法国专利申请No.1757718的优先权，该申请通过引用并入本文。
技术领域
本发明总体上涉及电子电路，并且在特定实施例中涉及用于控制非易失性存储器中的读电流的装置和过程。
背景技术
先进的非易失性存储器技术，特别是电可擦除和可编程的非易失性存储器(EEPROM)，可能需要能够在宽范围的电源电压的情况下操作。
具体地，例如通过串行外设接口总线(SPI)或内部集成电路(I2C)型串行数据总线进行通信的EEPROM存储器可能需要与从1.6V至5.5V变化的电源电压兼容。
这种总线上的数据传送频率与电源电压的值有关。通常地，对于1.6V的电压，该频率为5MHz，并且对于4.5V或更高的电压，该频率为20MHz。
然而，存储在EEPROM存储器的存储器单元中的数据常规地由读出放大器并且使用特别是受电源电压值影响的方法来读取。
读出放大器一般地在基于电压的读模式中或在基于电流的读模式中将对存储器单元的电荷的测量转换为数字信号。
在基于电压的读模式中，恒定的读电流被注入到位线中，并且所得到的位线上的电压与参考电压进行比较。
读电流受到良好的控制，因为它是由读出放大器注入的。
然而，由于相邻位线之间的大量的寄生电容性耦合，所以当需要快速存取时，不推荐这种基于电压的读模式。
在基于电流的读模式中，位线被置于预充电电压，并且所得到的流过位线的电流与参考读电流进行比较。
这种读模式允许快速的读出，而没有位线之间的电容性耦合的缺点。
然而，流过位线的电流受到的控制较差——如果电源电压处于高水平并且存储器单元被高度编程，则电流可能较高。
因此，对于在高电源电压水平下的快速存取时间，参考读电流必须足够高。
一般地，这是例如关于电源电压和温度而稳定以及源自专用电流源的电流的问题。
在低电源电压水平(例如1.6V)，将存储器单元读取连接到读出放大器的读取路径的金属氧化物半导体(MOS)晶体管具有更高的电阻性并且传递更少的电流。
例如，这些MOS晶体管属于读取多路复用和存储位置解码器件，并且一般地被用作非常电阻性的、低控制电压的开关。
因此，存在由与编程的单元串联的读取路径传递的电流将低于所注入的读电流(在基于电压的读模式中)或低于所比较的读电流(在基于电流的读模式中)的风险。
编程的单元可能因此在低电源电压水平被读取为擦除的。
在于降低读电流的常规解决方案在处于高电源电压水平的存取时间方面受到限制。在低电源电压水平，将读电流调整得更低具有可能导致(为了预防)不必要的低电流的缺点，从而造成较高的存取时间。
发明内容
一个或多个实施例涉及在宽范围的电源电压的情况下控制非易失性存储器读出放大器。
一个或多个实施例改进了可靠性和存取时间。
在一个或多个实施例中，提供了一种用于控制被配置为由电源电压供电的非易失性存储器的读电流的水平的设备。该设备包括控制电路，该控制电路被配置为：根据电源电压的值，确定表示能够在读出期间流过存储器的读取路径的实际电流的模型电流的值；将模型电流与具有参考值的参考电流进行比较；以及生成旨在控制至少一个读电流生成电路的控制信号，至少一个读电流生成电路被配置为在存在控制信号的情况下生成读电流，该读电流的值等于模型电流的值的分数与参考电流的值之间的最低值。
换而言之，提出了遵循根据电源电压而变化的模型电流的实际限制并且生成取决于该限制并具有裕度的读电流。
例如，控制电路包括模型电路和调节电路，模型电路被配置为以由第一电压(例如被称为计量电压)控制的方式来传递模型电流，调节电路被配置为基于模型电流和参考电流的比较来生成第一电压。
根据一个实施例，调节电路被配置为：如果电源电压高于或等于电压底限(floor)，则生成等于电压底限的第一电压，以及如果电源电压低于电压底限，则生成等于电源电压的第一电压，电压底限的值由控制模型电流流向参考值而得到。
在低电源电压，读电流被限制为相对于由模型电路实际传递的电流而言尽可能高的水平，从而优化了读取存取时间。在高电源电压，读电流受限于电压底限(即所谓的参考值)的水平。
有利地，调节电路包括至少一个电流镜和参考电流生成器，至少一个电流镜被配置为从输出节点提取模型电流的副本，参考电流生成器被配置为将具有参考值的电流注入到输出节点中，第一电压是输出节点上的所产生的电压。
旨在控制至少一个读电流生成电路的控制信号可以是存在于至少一个电流镜中的一个电流镜的共用栅极上的镜控制电压。
根据其中存储器具有各自包括存取晶体管和具有阈值电压的状态晶体管的存储器单元的一个实施例，模型电路包括至少一个模型存储器单元，至少一个模型存储器单元具有与存储器的存储器单元的架构同源(homologous)的架构，模型存取晶体管被配置为由第一电压经由其栅极控制，并且模型状态晶体管被配置为由接近其阈值电压的专用控制电压接通。
例如，专用控制电压接近模型状态晶体管的阈值电压，在于它与其相差不多于0.2V。
例如，模型状态晶体管可以包括彼此电连接的浮置栅极和控制栅极，专用控制电压因此经由控制栅极连接而被施加到浮置栅极。
根据一个实施例，模型电路包括至少一个模型解码电路，至少一个模型解码电路包括至少一个模型解码开关，至少一个模型解码开关具有与存储器的、允许位线被电连接到读出放大器的读取输入的解码开关的架构同源的架构，至少一个模型解码开关被配置为由第一电压控制。
有利地，至少一个模型解码电路和至少一个模型存储器单元分别串联连接，每个串联形成模型读取路径，所有模型读取路并联连接。
例如，在一些实施例中，模型电流的值的分数被包括在模型电流的1/4与1/1之间。
根据一个实施例，读电流旨在被注入到存储器的位线中，以用于基于电压的读出。
根据一个实施例，读电流旨在与流过存储器的位线的电流进行比较，以用于基于电流的读出。
还提出了电可擦除和可编程非易失性存储器类型的存储器。该存储器包括诸如上文所描述的读电流生成设备和包括读电流生成电路的至少一个读出放大器，读电流生成设备被配置为向至少一个读出放大器递送控制信号。
根据另一方面，提出了一种用于控制非易失性存储器中的读电流的水平的方法，该非易失性存储器由电源电压供电，该方法包括：根据电源电压的值，确定模型电流，模型电流表示能够在读出期间流过存储器的读取路径的实际电流；将模型电流和具有参考值的参考电流进行比较；以及生成控制读电流的生成的控制信号，读电流具有等于模型电流的值的分数与参考电流的值之间的最低值的水平。
根据一个实现，确定模型电流的值的步骤包括传递模型电流通过由第一电压控制的模型电路，第一电压是基于模型电流和参考电流的比较而生成的。
根据一个实现，如果电源电压高于或等于电压底限，则第一电压等于电压底限，并且如果电源电压低于电压底限，则第一电压等于电源电压，电压底限的值由对模型电流流向参考值的控制而产生。
有利地，第一电压的生成包括复制模型电流以便从输出节点提取所复制的模型电流以及将参考电流注入到输出节点中，其中第一电压是输出节点上的产生的电压。
根据一个实现，模型电流表示能够在读出期间流过存储器的读取路径的实际电流，存储器包括存储器单元，存储器单元配备有由电源电压控制的存取晶体管和具有阈值电压的状态晶体管，状态晶体管由接近其阈值电压的专用控制电压接通。
例如，在一些实施例中，专用控制电压接近状态晶体管的阈值电压，在于它与其相差不多于0.2V。
例如，在一些实施例中，专用控制电压可以被施加到状态晶体管的浮置栅极。
根据一个实现，模型电流表示能够在读出期间流过存储器的读取路径的实际电流，存储器包括由电源电压控制的至少一个解码开关。
例如，在一些实施例中，模型电流的值的分数被包括在模型电流的1/4与1/1之间。
在读出期间，读电流可以被注入到存储器的位线中，以用于基于电压的读出。
在读出期间，读电流可以与流过存储器的位线的电流进行比较，以用于基于电流的读出。
这些各种实施例和实现允许在低电源电压的正确读操作，而不需要折中存取时间，同时优化在高电压的功耗。
具体地，在低电源电压的操作模式将读电流减少到由不良编程的复制物(replica)存储器单元传递的读电流的分数。因此，存储器的编程的存储器单元将被正确读取而没有风险。
在高电源电压水平的操作模式递送不随电源电压增加的稳定读电流，从而允许快速存取时间和良好控制的读功耗。
因此，读出能够应对宽范围的电源电压，在高电源电压水平具有快速存取时间和低功耗(例如，适合于通过处于20MHz的SPI总线的通信)，并且此外可以具有非常好的可靠性，并且可以在低电源电压水平具有最佳功耗。
附图说明
在细阅了完全非限制性实施例和实现以及附图的详细描述后，本发明的其他优点和特征将变得显而易见，其中：
图1至图3示意性地图示了本发明的各种实现和实施例。
具体实施方式
图1是示出了根据对存储器供电的电源电压Vdd的水平而变化的流过电可擦除可编程非易失性存储器(EEPROM)的读取路径的电流I的曲线图。
曲线Ityp示出了在其读出期间通常由编程的存储器单元汲取通过读取路径的电流。
曲线Imin示出了该电流的最小值。曲线Imax示出了该电流的最大值。这些最小值与最大值之间的差异与从一个晶体管到另一晶体管的随机变化有关，特别是由于用于制造它们的工艺而造成的随机变化。
曲线Ilect示出了由读出放大器生成的读电流的值，该电流在基于电压的读模式中旨在被注入读取路径中，或者在基于电流的读模式中旨在与由读取路径传递的电流进行比较。
为了起作用，读出要求Ilect<Imin。
读电流Ilect使用如下的方法生成，在该方法中，读电流的值等于相对于电源电压Vdd的水平的模型电流的值的分数Ityp/k与具有参考值的参考电流Iref之间的最低值，模型电流表示能够在编程的存储单元的读出期间流动的实际电流(Ityp、Imin、Imax)。
换而言之，如果电源电压Vdd高于值底限Vpl，则读电流Ilect被控制以便被设置为参考值Iref，以及如果电源电压低于值底限Vpl，则读电流Ilect被控制以便等于由普通地编程的并且以该电源电压Vdd读取的存储器单元的读取路径传递的模型电流的分数Ityp/k。
该方法的实现可以包括确定模型电流的值的步骤，该步骤包括使模型电流流过由第一电压控制的模型电路，该第一电压也称为计量电压，该电压是基于模型电流和参考电流Iref的比较而生成的。
用于生成读电流的该方法的实现可以包括：生成处于第一值(也被称为值底限或电压底限)的计量电压，控制等于参考值Iref的模型电流的流动，并且如果电源电压Vdd低于第一值，则生成等于电源电压的计量电压。模型电流是流过由计量电压控制的模型电路的电流，并且读电流Ilect等于模型电流的分数。
读电流Ilect因此等于参考电流Iref与典型电流的分数Ityp/k(相对于电源电压Vdd的水平)之间的最低值，典型电流Ityp的幅度与电源电压Vdd的水平相关。分母k必须足够高，使得Ityp/k<Imin，并且必须足够低以防止可能影响存取时间的对电流的过度限制，例如1≤k≤4，并且优选地k＝2或k＝3。
因此，从图1可以看出，该方法允许在1.5V的低电源电压正确读出遵循曲线Imin的包络的不太导电(例如由于制造公差或由于其不良编程)的存储单元，而常规方法在低于1.7V时将产生错误读出。
图2示出了作为电可擦除和可编程非易失性存储器(即，EEPROM)的存储器MEM的一个示例。
存储器MEM被配置为接收源自外部电源ALM的电源电压Vdd，电源电压Vdd被重新分配给其包括的元件。
如常规的那样，存储器MEM包括配备有旨在存储数字数据的存储器单元CEL的存储器板PM。
也如常规的那样，存储器MEM包括至少一个读出放大器AMPL，其例如能够实现存储在存储器板PM中的数据的基于电压或电流的读出。读出分别通过注入或比较由读电流生成电路CGEN生成的读电流来实现，读电流生成电路CGEN由专用控制电压(VgIsenseP)控制。
存储器单元CEL包括存取晶体管TA0和浮置栅极状态晶体管TE0，存取晶体管TA0允许单元在存储器板中被选择，浮栅状态晶体管TE0允许数字数据被物理地存储。
存储器单元CEL一方面属于将存储器单元CEL经由解码电路DEC连接到读出放大器AMPL的读取输入BUSR的位线，而另一方面属于通常在读出期间耦合到接地GND的源线。
解码电路DEC在该示例中包括称为解码开关MNa、MNb的两个晶体管，允许待读取的存储器单元CEL的位线被连接到读出放大器AMPL的读取输入BUSR。
由读取输入BUSR与接地GND之间的解码电路DEC和存储器单元CEL形成的元件形成存储器MEM的读取路径CHLEC。
解码开关MNa、MNb和存取晶体管TA0是nMOS器件，并且当低电压被施加到它们的栅极时它们是非常抵抗的-它们行为像开关那样。
在正常的存储器操作中，通过将电源电压Vdd施加到它们的栅极来接通这些晶体管MNa、MNb、TA0。
然而，对于给定的存储器MEM，电源电压可以例如取决于操作条件(诸如由电池组成的电源ALM的电荷状态或温度)或取决于存储器旨在的用途(诸如存储器所连接到的数据总线的时钟频率)而变化。因此，在低电压水平供应条件下，解码晶体管MNa、MNb和存取晶体管TA0的控制可能导致存储在编程的存储器单元中的数据的错误读出。
为此，存储器MEM有利地包括用于控制读电流的水平的设备/电路DIS，从而允许减轻该问题。
设备DIS被配置为：根据电源电压Vdd的值，确定模型电流It的值，模型电流表示能够在读出期间流过存储器MEM的读取路径CHLEC的实际电流；将模型电流It与具有参考值的参考电流Iref进行比较；以及生成旨在控制至少一个读电流生成电路CGEN的控制信号VgIsenseP，读电流生成电路CGEN被配置为在存在控制信号VgIsenseP的情况下生成读电流Ilect，读电流Ilect的值等于模型电流(It)的值的分数与参考电流Iref的值之间的最低值。
设备DIS包括：模型电路Ctem，其被配置为以由第一电压Vout控制的方式传递模型电流It；以及调节电路CREG，其被配置为基于模型电流It和参考电流Iref的比较来生成第一电压Vout。
模型电路Ctem包括模型解码电路DECt和模型存储器单元CELt，其被串联连接并且被配置为重现存储器MEM的读取路径CHLEC在读出条件下、并且经由第一电压Vout相对于电源电压Vdd的水平的行为。
设备DIS允许表示相对于电源电压Vdd的水平的、待被检测或待被注入到待被测量的位线中的最小读电流Ilect的模型电流It。
模型电路Ctem被配置为传递由计量电压Vout控制的模型电流It，并且调节电路CREG被配置为根据相关于参考电流Iref的模型电流It以及根据电源电压Vdd的水平来生成计量电压Vout。
在该示例中，模型解码电路DECt包括与存储器MEM的解码开关MNa、MNb的架构同源的架构的两个nMOS晶体管，其被称为模型解码开关MN1、MN2。
表达“同源的架构”在这里和下文被理解为意指所讨论的元件是在相同的制作工艺中并且使用相同的参数而制作的，相同的参数诸如它们的尺寸、它们的掺杂浓度、制成它们的材料等。
模型解码开关MN1、MN2由计量电压Vout经由它们的栅极控制。
模型存储器单元CELt包括模型存取晶体管TA和模型状态晶体管TE，模型存取晶体管TA和模型状态晶体管TE具有与存储器板PM的存储器单元CEL的存取晶体管TA0和状态晶体管TE0的相应架构同源的架构。
模型存取晶体管TA被配置为由计量电压Vout控制。
模型状态晶体管TE包括浮置栅极，由外部电压源生成的专用控制电压Vref(即，参考电压Vref)被施加到浮置栅极。参考电压Vref的值等于在普通编程的状态晶体管TE0的浮置栅极上存在的并且在存储器的正常读出条件下的电压。
参考电压Vref的值可以通过模型状态晶体管TE的控制栅极、漏极和浮置栅极电势之间的电容性耦合的基础计算来获得。在一些实施例中，例如，参考电压可以基本上为1.2V。
更一般地，模型状态晶体管TE被配置为由接近其阈值电压的电压接通。在一些实施例中，通过“接近”意味着至多0.2V的差异。
模型态晶体管TE可以包括被彼此电连接的浮置栅极和控制栅极。参考电压Vref因此可以经由常规的控制栅极连接而被施加。
因此，模型状态晶体管TE被配置为具有普通编程的状态晶体管的行为，并且通过读取路径的电流的流动表示在其读出期间通过存储器板的不良编程的存储器单元的电流的流动。
此外，读出放大器AMPL包括调节电路CREG，其被配置为根据模型电流It和根据电源电压Vdd的水平来生成计量电压Vout。
调节电路CREG包括至少一个电流镜，其被配置为从输出节点Nout提取模型电流It的副本。
例如，调节电路CREG包括第一电流镜MIR1和第二电流镜MIR2。
在该示例中，第一电流镜MIR1具有常规设计并且包括pMOS第一晶体管MP1和pMOS第二晶体管MP2，pMOS第一晶体管MP1的源极被连接到电源电压端子Vdd，并且pMOS第一晶体管MP1的漏极被连接到模型读取路径CHLECt，第一晶体管MP1的漏极被连接到它的栅极，pMOS第二晶体管MP2的栅极被连接到第一晶体管MP1的栅极，并且pMOS第二晶体管MP2的源极被连接到电源电压端子Vdd。
因此，在该示例中，第一电流镜MIR1被配置以使得第二晶体管MP2的漏极电流It1等于第一晶体管MP1的漏极电流It。
存在于第一晶体管MP1和第二晶体管MP2的共用栅极上的镜控制电压VgIsenseP的值因此可以控制与第一晶体管MP1同源的pMOS晶体管，以便使等于模型电流It的电流流动。
在该示例中，调节电路CREG包括第二常规电流镜MIR2，该第二常规电流镜MIR2包括nMOS第三晶体管MN3和nMOS第四晶体管MN4，nMOS第三晶体管MN3的源极被连接到接地端子GND并且nMOS第三晶体管MN3的漏极被连接到第二漏极晶体管MP2的漏极，第三晶体管MN3的漏极被连接到其栅极，nMOS第四晶体管MN4的栅极被连接到第三晶体管MN3的栅极，并且nMOS第四晶体管MN4的源极被连接到接地端子GND。
因此，第二电流镜MIR2被配置以使得第四晶体管MN4的漏极电流It2等于第三晶体管MN3的漏极电流It1。
此外，第四晶体管MN4的漏极被连接到输出节点Nout，由参考电流生成器生成的恒定值的参考电流Iref被注入输出节点Nout中。
例如，pMOS第五晶体管MP3允许这样的参考电流生成器被形成，pMOS第五晶体管MP3的源极被连接到电源电压端子Vdd，pMOS第五晶体管MP3的漏极被连接到输出节点Nout，并且pMOS第五晶体管MP3由参考电流生成控制电压VgIrefP经由它的栅极控制。
换而言之，第一电流镜MIR1和第二电流镜MIR2允许电流It2(这里等于模型电流It)从输出节点Nout被提取，而参考电流生成器被配置为将参考电流Iref注入到输出节点Nout中。
计量电压Vout是存在于输出节点Nout上的电压。注入和从输出节点提取的电流流动的集合达到平衡，并且由此生成被称为值底限或电压底限(参照图1的Vpl)的稳定值的计量电压Vout。
具体地，流过模型电路Ctem的模型电流It特别地由施加到模型存取晶体管TA和模型解码开关MN1、MN2的栅极的计量电压Vout控制。因此，模型电流It的值随着计量电压Vout的值而增加。计量电压Vout可以具有包括在接地电压GND与电源电压Vdd之间的值。计量电压Vout的最小值实践上等于栅极接收计量电压Vout的晶体管的阈值电压中的最大阈值电压，这些晶体管在当前情况下为存取晶体管TA和模型解码晶体管MN1、MN2。
在电源电压Vdd高于值底限的情况下：
如果计量电压Vout等于电源电压Vdd，则模型电流It是最大的，并且由第四晶体管MN4从输出节点Nout提取的电流高于参考电流Iref，这倾向于使电压Vout朝向接地GND降低。
如果计量电压Vout等于接地GND，则模型电流It为零，因为没有电流流过MN4，并且将参考电流Iref注入到输出节点Nout中将倾向于使计量电压Vout朝向电源电压Vdd增加。
达到平衡时，计量电压Vout稳定到位于电源电压Vdd与模型存取晶体管TA和模型解码开关MN1、MN2的阈值电压之间的值底限。
计量电压Vout的值底限使得流过模型电路Ctem的模型电流It等于参考电流Iref。
因此，镜控制电压VgIsenseP的值这里对应于控制等于参考电流Iref的电流流过与第一晶体管MP1同源的pMOS晶体管的电压。
在电源电压Vdd低于值底限的情况下：
当Vdd下落到低于值底限时，计量电压Vout不能再达到平衡。计量电压Vout变得基本上等于电源电压Vdd，并且由模型电路Ctem传递的模型电流It变为取决于电源电压Vdd，而不是等于参考电流Iref。
因此，镜控制电压VgIsenseP的值这里对应于如下的电压，该电压控制与流过不良编程的存储器单元的位线和流过与第一晶体管MP1同源的pMOS晶体管的电流相等的电流的流动。
在两种情况下，在读出放大器AMPL中使用镜控制电压VgIsenseP以生成读电流Ilect。
如此生成的读电流Ilect旨在被注入到以基于电压的读模式读取的存储器单元的位线中，或者旨在与流过以基于电流的读模式读取的存储器单元的位线的电流进行比较。
由用于控制读电流的水平的单个设备DIS生成的镜控制电压VgIsenseP可以被分配给存储器MEM的多个读出放大器AMPL，每个读出放大器AMPL具有读电流生成电路CGEN。例如，由用于控制读电流的水平的单个设备DIS生成的控制信号VgIsenseP可以被分配给四到十六个且优选为八个的读出放大器AMPL。
在该示例中，读电流生成电路CGEN包括与第一晶体管MP1同源且源极被连接到电源电压端子Vdd的pMOS晶体管MP4。
读电流生成器MP4由镜控制电压VgIsenseP控制，并且因此允许读电流Ilect在它的漏极上被生成。
读出放大器AMPL此外还包括允许将对输入BUSR执行的测量转换为数字信号的电路，输入BUSR表示在存储器板PM中读取的存储器单元的编程或擦除状态。该电路未在此示出，并且可以以常规和已知的配置来配置，以用于执行基于电压和/或电流的读出。
图3示出了模型电路Ctem和调节电路CREG的一个优选实施例。
为了抵消与晶体管之间的制作工艺有关的随机变化，并联地产生数目为n的模型读取路径，每个模型读取路径包括与模型存储器单元CELt串联的模型解码电路DECt。
因此，对于给定的电源电压Vout，第一电流镜MIR1的第一晶体管MP1的漏极电流将等于n×It(其中It是通过模型读取路径DECt、CELt传递的电流)。
为了确定镜控制电压VgIsenseP的正确值，第一电流镜MIR1还包括并联的n个第一晶体管MP1。
此外，为了获得诸如上文参照图1所介绍的、等于模型电流It的分母为k的分数的读电流，然后并联地产生k×n个第一晶体管MP1。
镜控制电压VgIsenseP因此表示平均流过n个模型读取路径中的一个模型读取路径的模型电流It的第1/k。
这样做是为了防止当电源电压高于值底限(计量电压Vout然后经由上文参照图2所描述的平衡来获得)时镜控制电压VgIsenseP由(1/k)×Iref表示，在第二电流镜MIR2中产生k个第四晶体管MN4，以便从输出节点Nout提取k倍的从第一电流镜MIR1发出的电流It1＝Iref/k，即电流It2＝It。
数目n越高，模型电流It的生成相关于存储器板PM的存储器单元CEL在统计上越可靠。
例如，n＝10且1≤k≤4，并且优选地k＝2或k＝3。
一些实施例的优点包括允许在较低电源电压下的正确读操作，而在高电压下不需要使存取时间和功耗折中。
此外，本发明不限于这些实施例并且涵盖其任何变体。

Claims (22)

1.一种用于控制非易失性存储器的读电流的水平的电路，所述非易失性存储器被配置为由电源电压供电，所述电路包括：
模型电路，被配置为根据所述电源电压的值来确定模型电流的值，所述模型电流表示能够在读出期间流过所述非易失性存储器的读取路径的实际电流；以及
调节电路，被配置为：
将所述模型电流与具有参考值的参考电流进行比较，以及
生成被配置为控制读电流生成电路的控制信号，所述读电流生成电路被配置为在存在所述控制信号的情况下生成所述读电流，所述读电流的值等于所述模型电流的值的分数与所述参考值之间的最低值；
其中所述模型电路被配置为以由第一电压控制的方式传递所述模型电流；并且所述调节电路被配置为基于将所述模型电流与所述参考电流进行比较来生成所述第一电压，并且其中所述调节电路被配置为当所述电源电压高于或等于电压底限时生成等于所述电压底限的所述第一电压，并且当所述电源电压低于所述电压底限时生成等于所述电源电压的所述第一电压，所述电压底限具有通过基于所述参考值来控制所述模型电流而产生的值。
2.根据权利要求1所述的电路，其中所述调节电路包括：
电流镜，所述电流镜被配置为从输出节点提取所述模型电流的副本；以及
参考电流生成器，所述参考电流生成器被配置为将所述参考电流注入到所述输出节点中，所述第一电压是在所述输出节点上的所产生的电压。
3.根据权利要求2所述的电路，其中所述控制信号是存在于所述电流镜的两个晶体管的共用栅极上的镜控制电压。
4.根据权利要求1所述的电路，其中所述模型电流的值的分数在所述模型电流的1/4与1/1之间。
5.根据权利要求1所述的电路，其中所述读电流被配置为被注入到所述非易失性存储器的位线中，以用于基于电压的读出。
6.根据权利要求1所述的电路，其中所述读电流被配置为与流过所述非易失性存储器的位线的电流进行比较，以用于基于电流的读出。
7.一种用于控制非易失性存储器的读电流的水平的电路，所述非易失性存储器被配置为由电源电压供电，所述电路包括：
模型电路，被配置为根据所述电源电压的值来确定模型电流的值，所述模型电流表示能够在读出期间流过所述非易失性存储器的读取路径的实际电流；以及
调节电路，被配置为：
将所述模型电流与具有参考值的参考电流进行比较，以及
生成被配置为控制读电流生成电路的控制信号，所述读电流生成电路被配置为在存在所述控制信号的情况下生成所述读电流，所述读电流的值等于所述模型电流的值的分数与所述参考值之间的最低值；
其中所述模型电路被配置为以由第一电压控制的方式传递所述模型电流；并且所述调节电路被配置为基于将所述模型电流与所述参考电流进行比较来生成所述第一电压，并且其中所述非易失性存储器包括存储器单元，所述非易失性存储器的每个存储器单元包括存取晶体管和具有阈值电压的状态晶体管，其中所述模型电路包括模型存储器单元，所述模型存储器单元具有与所述非易失性存储器的存储器单元的架构同源的架构，所述模型存储器单元的模型存取晶体管被配置为由所述第一电压经由所述模型存取晶体管的栅极控制，并且所述模型存储器单元的模型状态晶体管被配置为由专用控制电压接通。
8.根据权利要求7所述的电路，其中所述专用控制电压在所述模型状态晶体管的阈值电压的0.2V内。
9.根据权利要求7所述的电路，其中所述模型状态晶体管包括彼此电连接的浮置栅极和控制栅极。
10.一种用于控制非易失性存储器的读电流的水平的电路，所述非易失性存储器被配置为由电源电压供电，所述电路包括：
模型电路，被配置为根据所述电源电压的值来确定模型电流的值，所述模型电流表示能够在读出期间流过所述非易失性存储器的读取路径的实际电流；以及
调节电路，被配置为：
将所述模型电流与具有参考值的参考电流进行比较，以及
生成被配置为控制读电流生成电路的控制信号，所述读电流生成电路被配置为在存在所述控制信号的情况下生成所述读电流，所述读电流的值等于所述模型电流的值的分数与所述参考值之间的最低值；
其中所述模型电路被配置为以由第一电压控制的方式传递所述模型电流；并且所述调节电路被配置为基于将所述模型电流与所述参考电流进行比较来生成所述第一电压，并且其中所述模型电路包括模型解码电路，所述模型解码电路包括模型解码开关，所述模型解码开关具有与所述非易失性存储器的、允许位线被电连接到读出放大器的读取输入的解码开关的架构同源的架构，所述模型解码开关被配置为由所述第一电压控制。
11.根据权利要求10所述的电路，其中所述模型电路包括模型存储器单元，所述模型存储器单元具有与所述非易失性存储器的存储器单元的架构同源的架构，并且其中所述模型解码电路和所述模型存储器单元分别串联连接。
12.一种电可擦除和可编程非易失性存储器类型的非易失性存储器，所述非易失性存储器包括：
存储器单元；以及
电路，所述电路被配置为：
根据电源电压的值确定模型电流的值，所述模型电流表示能够在读出期间流过所述非易失性存储器的读取路径的实际电流，其中所述读取路径耦合到所述存储器单元，
将所述模型电流与具有参考值的参考电流进行比较，以及
生成被配置为控制读电流生成电路的控制信号，所述读电流生成电路被配置为在存在所述控制信号的情况下生成所述读电流，所述读电流的值等于所述模型电流的值的分数与所述参考值之间的最低值；以及
读出放大器，所述读出放大器包括可控读电流生成电路，所述读电流生成电路被配置为向所述读电流生成电路递送所述控制信号；
其中确定所述模型电流包括：传递所述模型电流通过由第一电压控制的模型电路，所述第一电压是基于将所述模型电流和所述参考电流进行比较而生成的；并且其中如果所述电源电压高于或等于电压底限，则所述第一电压等于所述电压底限，并且如果所述电源电压低于所述电压底限，则所述第一电压等于所述电源电压，所述电压底限具有通过基于所述参考值来控制所述模型电流而产生的值。
13.一种用于控制非易失性存储器中的读电流的水平的方法，所述非易失性存储器由电源电压供电，所述方法包括：
基于所述电源电压的值，确定模型电流，所述模型电流表示能够在读出期间流过所述非易失性存储器的读取路径的实际电流；
将所述模型电流和具有参考值的参考电流进行比较；以及
生成控制所述读电流的生成的控制信号，所述读电流具有等于所述模型电流的值的分数与所述参考电流的值之间的最低值的水平；
其中所述非易失性存储器包括配备有存取晶体管和具有阈值电压的状态晶体管的存储器单元，所述存取晶体管由所述电源电压控制，所述状态晶体管由接近所述阈值电压的专用控制电压接通。
14.根据权利要求13所述的方法，其中确定所述模型电流包括：传递所述模型电流通过由第一电压控制的模型电路，所述第一电压是基于将所述模型电流和所述参考电流进行比较而生成的。
15.根据权利要求14所述的方法，其中如果所述电源电压高于或等于电压底限，则所述第一电压等于所述电压底限，并且如果所述电源电压低于所述电压底限，则所述第一电压等于所述电源电压，所述电压底限具有通过基于所述参考值来控制所述模型电流而产生的值。
16.根据权利要求14所述的方法，还包括：通过复制所述模型电流以便从输出节点提取所复制的模型电流以及将所述参考电流注入到所述输出节点中来生成所述第一电压，所述第一电压是在所述输出节点上的产生的电压。
17.根据权利要求13所述的方法，其中所述专用控制电压在所述阈值电压的0.2V内。
18.根据权利要求17所述的方法，还包括：将所述专用控制电压施加到所述状态晶体管的浮置栅极。
19.根据权利要求13所述的方法，其中所述非易失性存储器包括由所述电源电压控制的解码开关。
20.根据权利要求13所述的方法，其中所述模型电流的值的分数在所述模型电流的1/4与1/1之间。
21.根据权利要求13所述的方法，其中在读出期间，所述读电流被注入到所述非易失性存储器的位线中，以用于基于电压的读出。
22.根据权利要求13所述的方法，其中在读出期间，所述读电流与流过所述非易失性存储器的位线的电流进行比较，以用于基于电流的读出。
CN201810792305.9A 2017-08-17 2018-07-18 用于控制非易失性存储器中的读电流的装置和过程 Active CN109411004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1757718 2017-08-17
FR1757718A FR3070217B1 (fr) 2017-08-17 2017-08-17 Dispositif et procede de commande du niveau d'un courant de lecture d'une memoire non-volatile

Publications (2)

Publication Number Publication Date
CN109411004A CN109411004A (zh) 2019-03-01
CN109411004B true CN109411004B (zh) 2023-03-10

Family

ID=60955126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810792305.9A Active CN109411004B (zh) 2017-08-17 2018-07-18 用于控制非易失性存储器中的读电流的装置和过程

Country Status (3)

Country Link
US (1) US10497449B2 (zh)
CN (1) CN109411004B (zh)
FR (1) FR3070217B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097914A (zh) * 2019-04-30 2019-08-06 上海华力微电子有限公司 电流比较读电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326495A (ja) * 1997-05-26 1998-12-08 Toshiba Corp 不揮発性半導体記憶装置
US5986940A (en) * 1997-02-27 1999-11-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with a constant current source
CN105406824A (zh) * 2014-09-09 2016-03-16 意法半导体股份有限公司 共模反馈电路、对应信号处理电路和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507523B2 (en) * 2000-12-20 2003-01-14 Micron Technology, Inc. Non-volatile memory with power standby
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
US8351239B2 (en) * 2009-10-23 2013-01-08 Nantero Inc. Dynamic sense current supply circuit and associated method for reading and characterizing a resistive memory array
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9384850B2 (en) 2014-07-02 2016-07-05 Texas Instruments Incorporated OTP read sensor architecture with improved reliability
FR3044460B1 (fr) 2015-12-01 2018-03-30 Stmicroelectronics (Rousset) Sas Amplificateur de lecture pour memoire, en particulier une memoire eeprom

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986940A (en) * 1997-02-27 1999-11-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with a constant current source
JPH10326495A (ja) * 1997-05-26 1998-12-08 Toshiba Corp 不揮発性半導体記憶装置
CN105406824A (zh) * 2014-09-09 2016-03-16 意法半导体股份有限公司 共模反馈电路、对应信号处理电路和方法

Also Published As

Publication number Publication date
FR3070217B1 (fr) 2019-08-30
CN109411004A (zh) 2019-03-01
US20190057748A1 (en) 2019-02-21
FR3070217A1 (fr) 2019-02-22
US10497449B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
US7405988B2 (en) Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
US8509008B2 (en) Internal voltage generator of semiconductor memory device
EP1297535B1 (en) Reference cell for high speed sensing in non-volatile memories
CN210052530U (zh) 一种感测结构和非易失性存储器
JP3512332B2 (ja) 内部電圧発生回路
US8773934B2 (en) Power line compensation for flash memory sense amplifiers
JP2011053957A (ja) 参照電流生成回路
US7529135B2 (en) Apparatus for controlling bitline bias voltage
CN112596596B (zh) 集成电路、存储器装置及管理一位线电压产生电路的方法
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
CN109411004B (zh) 用于控制非易失性存储器中的读电流的装置和过程
KR20050090911A (ko) 가변형 기준레벨 발생 기능을 가진 센스 앰프 및 그 방법
US7885118B2 (en) Flash memory device and voltage generating circuit for the same
JP2001014879A (ja) 不揮発性メモリの読み出し回路
JPH0855486A (ja) 不揮発性メモリセルの内容の差分評価の為の基準信号発生方法およびその発生回路
US6704233B2 (en) Sensing circuitry for reading and verifying the contents of electrically programmable and erasable non-volatile memory cells, useful in low supply-voltage technologies
CN107958688B (zh) 非易失性存储装置的感测电路及方法
WO2008039624A2 (en) Sense amplifier circuit for low voltage applications
US20080158972A1 (en) Method of controlling bitline bias voltage
CN107665718B (zh) 电荷转移型灵敏放大器
TWI615851B (zh) 非揮發性記憶裝置的感測電路及方法
KR0132272B1 (ko) Prom 내장 마이크로 컴퓨터
JP2012203931A (ja) 半導体記憶装置
CN110797057A (zh) 参考电流产生器及使用其的存储器装置
KR20070071584A (ko) 센스 증폭기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant