CN110797057A - 参考电流产生器及使用其的存储器装置 - Google Patents
参考电流产生器及使用其的存储器装置 Download PDFInfo
- Publication number
- CN110797057A CN110797057A CN201811181119.8A CN201811181119A CN110797057A CN 110797057 A CN110797057 A CN 110797057A CN 201811181119 A CN201811181119 A CN 201811181119A CN 110797057 A CN110797057 A CN 110797057A
- Authority
- CN
- China
- Prior art keywords
- voltage
- output
- current
- resistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明揭露一种可用于存储器电路中的参考电流产生电路,包含:一输入走线,此输入走线包含一电流槽与一第一电阻,电流槽包含一输出节点,第一电阻连接在电流槽和电压供电节点之间;一输出走线,连接在电压供电节点与一负载之间,输出走线包含一第二电阻以及一控制晶体管,其中负载连接至控制晶体管的沟通电流;以及一放大器,其包含连接于输入走线上电流槽的输出节点的一第一输入端、连接到第二电阻的一第二输入端、以及连接于输出走线上控制晶体管的栅极的一输出端。
Description
技术领域
本发明涉及一种参考电流产生器,特别涉及一种用于集成电路存储器装置的参考电流产生器。
背景技术
参考电流产生器(reference current generator)常用于各种电路。参考电流产生器中常用的电路技术包含将电流镜(current mirror)的参考走线(reference leg)连接到电流槽(current sink),并通过电流镜(current mirror)的输出走线(output leg)产生一个参考电流作为电流槽的特性函数。例如,在存储器装置中,设计了感测放大器,感测放大器比较参考电流、或通过参考电流所产生的电压,以从存储器单元产生输出,来感知存储器数据。在这个例子中,参考电流产生器中的电流槽可包含单独模仿在存储器装置中位线、或仅存储器装置中的存储器单元。
电流槽和电流镜的参考走线都包含最低工作电压(minimum operating voltage)的要求。因此,当商用电路使用的电压源低于这些最低工作电压的所需总和,具有这种结构要求的参考电流产生器将无法工作。特别是当电压源低于约1.2V、甚至低至1V、或更低时,会出现这个难题。
因此,一种可在低供应电压下工作的参考电流产生器是十分需要的。
发明内容
本发明提供一种可在低供应电压下工作的参考电流产生器。
根据本发明的一实施例,一种参考电流产生电路,包含一输入走线(Input leg),输入走线连接于一电压供电节点(supply voltage node)和一参考电压节点(referencevoltage node)之间,输入走线包含一电流槽与一第一电阻,电流槽包含一输出节点(output node),第一电阻连接在该电流槽的输出节点和电压供电节点(supply voltagenode)之间。电流槽在电流槽输出节点与参考电压节点之间,具有一最低工作电压。一实施例中,参考电流产生电路又包含一输出走线,输出走线连接在电压供电节点与一负载之间,其中负载接受参考电流输出。输出走线包含一第二电阻以及一控制晶体管,控制晶体管包含连接于第二电阻的一第一载流端、一第二载流端、以及一栅极。负载连接至控制晶体管的第二载流端的沟通电流。参考电流产生电路又包含一放大器,例如一运算放大器。放大器包含连接于输入走线上电流槽的输出节点的一第一输入端、连接到输出走线上控制晶体管的第一载流端与第二电阻间的一第二个节点的一第二输入端、以及连接于输出走线上控制晶体管的栅极的一输出端。如此,放大器可驱动控制晶体管的栅极,使电流槽的输出节点的电压,与输出走线的第二节点的电压匹配。这使得输出走线上的电流达到输出走线上的第二电阻两端的电压降的值,可与输入走线上通过第一电阻两端的电压降匹配。结果,输出走线上的电流与输入走线的电流槽的电流成比例关系。
电阻的规格,可依据使得电流槽的输出节点具有电压VA,并且施加到电压供电节点的供应电压与电压VA之间的电压差值,小于二极管连接MOS晶体管(diode-connectedMOS transistor)的栅极-源极电压VGS,以进行选择设定。电阻的跨压降通常约为0.6V,此外,前述电压差值可小于0.5V。
使用者可以选择第一和第二电阻的尺寸,如此电阻两端的电压降相对较小,例如包含毫伏(millivolt)范围或更小的电压。通过这种方式,即使供电电压值较低,电压VA可以保持在电流槽的最低工作电压以上。
又一些实施例中,参考电流产生器的输出走线上的负载,包含在电流镜中的参考晶体管。这样,参考电流产生器的输出走线上提供的参考电流,可以在多个其他电路上进行镜像。在这些实施例中,参考电流产生器的输出走线提供的参考电流,可在电流镜的多个输出走线上镜像,其中多个输出走线为耦接于存储器装置的感测电路。另外,电流槽可以在位线或存储器装置的存储器单元上,产生模仿电流。
本发明的其他方面和优点,可通过以下附图,具体实施方式进行了解。
附图说明
为了描述可以获得本揭露的上述和其它优点和特征的方式,将通过参考其具体实施例对上述简要描述的原理进行更具体的描述,具体实施例被展现在附图中。这些附图仅描述了本揭露的示例性方面,因此不被认为是对其范围的限制。通过使用附图,本揭露的原理被解释,且附加的特征和细节被描述,其中:
图1绘示一存储器装置的示意图,其包含现有技术中一典型的参考电流产生器的示意图。
图2绘示一存储器装置的示意图,其包含如本文所述的低压参考电流产生器的一实施例。
图3绘示一集成电路存储器装置的的简化方框图,其包含本文所述的低压参考电流产生器。
【符号说明】
参考电流产生器 10、100、280
放大器 120
偏压产生电路 51
比较器 52、53
存储器装置 200
外部参考节点 249
外部供电节点 250
电源开启检测电路 251
平面译码器 258
非易失性存储器阵列 260
行译码器 261
电路 262
列译码器 263
位线 265
页面缓冲器/感测放大器 266
控制逻辑(状态机) 269
其他电路 274
电阻 RA、RB、R10、R1127、R20、R2127
晶体管 MN0、MN1、MN20、MN2127、MN30、MN3127、MN40、MN4127、MP0、MP1
存储器单元 MR、MC0,MC127
电流 IR
输出电流 IRM
参考电流 IR-SA
供应电压 VDD
栅极-源极电压 VGS
电压 VREF
偏压 VBLR
字线 WL、RWL
以上已针对较佳实施例来说明本发明,但以上所述,仅为使本领域技术人员易于了解本发明的内容而已。并非用来限定本发明的权利范围。在本发明相同精神下,本领域技术人员可以想到各种等效变化,凡此种种,都可根据本发明的教示类推而得,因此,本发明的范围应涵盖上述及其他所有等效变化。
具体实施方式
本发明实施例的详细描述,请参考图1-3以及其相关说明。
图1绘示一存储器装置的示意图,包含一典型的参考电流产生器。图式显示了参考电流产生器10以及耦接的多个感测电路,其包含感测放大器SA0到感测放大器SA127。在这例子,这些感测放大器中每一个都包含一比较器(例如52、53),比较器具有连接到参考电流走线的第一输入端、和连接到位线的第二输入端。负载电阻R10、R1127、R20、和R2127连接此些输入端以及电压供电节点间,电压供电节点上施加一供应电压VDD。
一实施例中,位线包含调节晶体管MN40,MN4127(例如位线箝位晶体管)和选定的存储器单元MC0,MC127。调节晶体管MN40,MN4127的栅极连接到偏压VBLR,偏压VBLR可由偏压产生电路51所产生。偏压VBLR可以接近或高于供电电位,例如使用电荷泵(PUMP)为偏压产生电路51进行供电。所选存储器单元的栅极连接到字线WL。存储器单元的译码电路和存储器单元的的阵列结构未详述于此,因此类结构可采用本领域已知的多种设计。
用于感测放大器的参考电流走线包含调节晶体管MN30、MN3127、以及用于电流镜的输出走线晶体管MN20,MN2127,其中输入晶体管MN1可通过连接以作为参考电流产生器10的一负载。本实施例中,调节晶体管的栅极MN30、MN3127,连接到偏压VBLR。如此,参考电流产生器10的输出电流IRM被镜像,为多个感测放大器提供参考电流IR-SA。
本实施例中,参考电流产生器10包含连接在电压供电节点(接收供应电压VDD)和连接到直流接地的参考节点之间的输入走线。在其他实施例中,参考节点可以连接到交流接地或其他直流参考电压。
一实施例中,输入走线包含二极管连接的P型通道MOS晶体管(diode-connected,p-channel MOS transistor)MP0和电流槽,电流槽包含晶体管MN0和参考存储器单元MR。晶体管MP0的源极耦合到电压供电节点VDD,并且栅极源极彼此连接为二极管配置。在典型电路中,晶体管MP0的栅极-源极电压VGS的范围大约为0.6V。晶体管MP0是用于电流镜的参考晶体管,在参考电流产生器10的输出走线中有一个输出晶体管MP1。根据典型电流镜中晶体管MP0和MP1的相对尺寸配置,参考电压电流镜中输出晶体管MP1输出的电流IRM,电流槽中的电流IR成比例关系。
晶体管MN0的栅极连接到偏压VBLR。参考存储器单元MR的栅极连接到字线RWL。电流槽因此可模仿存储器阵列中的位线,或者在存储器阵列中模仿存储器单元。因此,电流槽中的电流IR可以在一工作条件范围下,匹配通过存储器单元的电流。
然而,电流槽的电流槽具有最低工作电压,在某些例子中可以是0.8V的程度。这样,当供电电压VDD降至1.4V以下,电流槽的最低工作电压和晶体管MP0的电压降的总和,可能超过供电电压VDD。
当供应电压下降到1.2V、1.0V或更低时,参考电流产生器10失效。
图2是与图1类似的存储器装置的示意图,其具有低压参考电流产生器,以克服了相关于图1所述的问题。图2的元件中与图1中的那些相同的标号或标号的部分,在下面的说明中不再赘述。
在本实施例中,参考电流产生器100在电流槽,基于电流槽中电流IR,产生一输出参考电流IRM,以模仿类似图1中位线。但是,参考电流产生器的输入和输出走线的输入和输出走线已有相当的修改。
输入走线连接在电压供电节点和参考电压节点之间,并包含连接在接收VDD的电源供电节点与节点“A”之间的第一电阻RA,节点“A”连接了电流槽的输出节点,并且被称为电流槽的“第一节点。电流槽是一个参考位电路,其包含一个晶体管MN0,其栅极可用于接收偏压VBLR。一个参考存储器单元MR在其栅极接受字线的电压RWL。如图2所示,节点“A”的最低工作电压在参考位电路的一些实施例中,可以是大约0.8V。
参考电流产生器100的输出走线,连接在电源供电节点与负载之间,负载包含电流镜的参考晶体管MN1,以产生电压VREF。输出走线包含一第二电阻RB和一P型通道控制晶体管(p-channel control transistor)MP。控制晶体管具有连接在节点“B”的第一载流节点,其也连接到第二电阻RB。节点“B”也称为“第二节点”。第二电阻RB的另一端连接到电压供电节点。控制晶体管MP有第二个载流端,其中产生输出参考电流IRM。
参考电流产生器100包含放大器120,其可为高增益运算放大器(high gainoperational amplifier)。放大器120的非反相输入端连接到节点“A”,放大器120的反相输入端连接到节点“B”。放大器120的输出连接到控制晶体管MP的栅极。
在操作中,当节点“A”处的电压超过用于电流槽的最低工作电压时,电流槽的晶体管MN0和参考存储器单元MR,产生可用的参考电流IR。电流槽的最低工作电压,在代表性电路中约为0.8V。电阻RA的电阻根据电压容许空间以进行设定。例如,供应电压为1.0V时,电阻RA可依据使从电源供电节点到节点“A”的电压降低约为200mV,以进行设置。在一些例子中,还可为50mV至100mV。通常,电阻RA两端的电压降可以小于图1电路中二极管连接MOS晶体管的VGS。如此,一实施例中,电阻RA两端的电压降可以是0.5V或更低。
输出走线产生与参考电流IR成比例的参考电流IRM,其中比例取决于电阻RA和电阻RB的电阻的相对值。一些实施例中,其比例性可以表示为电阻RA和RB的倒数的比率,例如(1/RA∝1/RB)。
放大器120的输出端连接到控制晶体管MP的栅极端,用于控制电流IRM,使节点“B”的电压等于节点“A”的电压。
如此,参考电流产生器100能够以1.2V或更低的供应电压进行工作。在一些实施例中,此电压可为1V或更低。
一实施例中,参考电流产生器100为集成电路存储器装置(integrated circuitmemory device)中一元件,其中电流槽包含模仿位线的电路、并包含参考存储器单元。
参考电流产生器100特别适用于集成电路存储器装置,此集成电路存储器装置专为低供应电压操作而设计。参考电流产生器100,也非常适用于输出走线上的负载是电流镜中的参考晶体管(例如MN1)的电路。
参考电流产生器100也可用于各种电路、具有不同类型的电流槽、以及通过输出参考电流以处理不同类型负载。
这里描述的例子是基于MOS晶体管的实施状况,并且被用于供应电压VDD相对于参考电压(例如接地)为正电压的实施例。
在其他实施例中,供电电压可以相对于参考电压为负,并且所使用的晶体管类型可以从n通道改变为p通道。若实施需要,其亦可相反。
其他实施例中,晶体管也可通过具有相同配置的双极性晶体管(bipolarjunction transistor)来实现。
图3绘示集成电路存储器装置200的简化方框示意图,其包含参考图2所讨论的低VDD参考电流产生器280。在本实施例中,集成电路存储器装置200其中包含:包含非易失性存储器阵列(non-volatile memory array)260的存储器装置,例如3D闪存(3D flashmemory)。还可以使用其他类型的非易失性和易失性存储器技术,包含SRAM,DRAM,相变存储器,交叉点存储器(cross-point memory),金属氧化物存储器等。
其他实施例中,集成电路存储器装置200可包含任何类型的电路,其可不包含存储器阵列的形式,但其所用的参考电流产生器,可包含微处理器(microprocessor)、图形处理器单元(graphics processor unit)、应用-专用集成电路(application-specificintegrated circuit)、现场可编程门阵列(field programmable gate array)、或无线电接收器或发射器等模拟设备,或其他类型的数字、模拟或混合信号的集成电路。
此实施例中,存储器阵列260可耦合到包含行译码器(row decoder)261的外围电路,行译码器261通过电路262耦合到存储器阵列260,平面译码器(planedecoder)258通过电路259耦合到存储器阵列260,以及列译码器(column decoder)263通过位线265耦合到存储器阵列260。地址可在位线265上提供,其可包含地址产生器(未示出),例如,感测放大器和数据输入结构(sense amplifiers and data-in structures)(方框266),通过列译码器(column decoder)263以及位线267,提供数据输入和输出路径到存储器阵列。线272上提供的输出数据向芯片外传送。此实施例中的输入数据271来自电路上的其他电路274,其可包含输入电路、处理器或其他类型的电路。
控制逻辑269提供包含状态机(state machine),以产生存储器操作所需的控制与时间信号。方框268内偏置供应电压与电荷泵(biasing arrangement supply voltage andcharge pump),在存储器操作期间产生各种所需电压,其在控制逻辑269的控制下进行操作
在本实施例中,图2中低VDD参考电流产生器280耦合到页面缓冲器/感测放大器(page buffer/sense amplifier)的方框266。在一些实施例中,感应放大器方框可包含多个如上所述的感测电路。在其他实施例中,也可使用其他类型的感测电路。进一步,参考电流产生器280可以向设备200的其他组件提供参考电流。
一实施例中,集成电路存储器装置200具有耦合到小于1.2V的电压VDD的外部供电节点250,其在一些实施方式中可以是大约1V或更小。此外,集成电路存储器装置200具有耦合到DC接地的外部参考节点249。在其他实施例中,参考节点可以连接到AC地或其他DC电压参考。在集成电路上提供电源开启检测电路251以检测电源接通事件,并产生在控制逻辑269中提供给状态机的信号,给芯片其上的其它电路274。
参考电流产生器的相关说明中,参考电流产生器可用于集成电路存储器装置,并使用电流槽以模仿存储器装置中位线。这种电流槽的最低工作电压,可接近0.8V或更高。如此,电流槽于供电电压与最低工作电压电之间的电压容许空间,小于电流镜中参考晶体管的最低工作电压。如此,如本文所述,使用基于电阻和运算放大器的参考电流产生器来克服在低供应电压中出现的这个问题。通过这种方式,电路能够在0.2V或更低的电压容许空间下操作,在某些实施例中更可低至50mV至100mV,高于电流槽的最低工作电压。
虽然本发明通过上面详述的优选实施方案和实施例公开,这些实施例仅用于说明而非限制本发明的实施。本领域技术人员可将实施例进行修改和组合,这些修改和组合都属于本发明的精神和要求的权利范围内。
尽管通过一个或多个实施方式说明和描述了本发明,但是在阅读和理解本说明书和附图之后,本领域技术人员将想到或者已知等同的改变和修改。另外,本发明若干实施方式中的特定特征,可根据需求或效果,而与一个或多个其他公开的特征可组合,然此结合依然属于本发明所揭露的范围内。
Claims (10)
1.一种参考电流产生器,包含:
一输入走线,连接于一电压供电节点和一参考电压节点之间,该输入走线包含一电流槽与一第一电阻,该电流槽包含一输出节点,该第一电阻连接在该输出节点和该电压供电节点之间;
一输出走线,连接在该电压供电节点与一负载之间,该输出走线包含一第二电阻以及一控制晶体管,其中该控制晶体管包含连接于该第二电阻的一第一载流端、一第二载流端、以及一栅极;以及
一放大器,包含连接于该输入走线上该电流槽的该输出节点的一第一输入端、连接到该输出走线上该控制晶体管的该第一载流端与该第二电阻间的一第二个节点的一第二输入端、以及连接于该输出走线上该控制晶体管的该栅极的一输出端。
2.如权利要求1项所述的电路,其中该电流槽的输出节点包含一电压VA,其中施加于该供电节点的供应电压以及该电压VA包含一差值,该差值小于一二极管连接MOS晶体管的一栅极-源极电压。
3.如权利要求1项所述的电路,其中通过该第一电阻的电阻值,该第一电阻两端的电压降低于0.5V。
4.如权利要求1项所述的电路,其中通过该第一电阻的电阻值,使该第一电阻两端的电压降介于50mV与100mV之间。
5.如权利要求1项所述的电路,还包含一电流镜,其中在该输入走线的该电流槽包含一参考位电路以及用于存储器的一参考单元,该输出走线的负载包含该电流镜的一参考晶体管,该流镜电路又包含耦接于一存储器装置中多个存储器单元的感测电路的一参考晶体管,其中该输出走线中该控制晶体管包含一P型晶体管,以及该放大器包含一运算放大器。
6.一种存储器装置,包含:
耦接于多个位线的多个存储器单元;
耦接于该些位线的多个感测放大器;
多个调节晶体管,位于该些感测放大器与该些存储器单元间的该些位线上;以及
一参考电流产生器,包含:
一输入走线,连接于一电压供电节点和一参考电压节点之间,该输入走线包括一电流槽,和连接在该输出节点和该电压供电节点之间的一第一电阻,该电流槽包含一输出节点、一参考位电路、以及一参考存储器单元;
一输出走线,连接在该电压供电节点与一负载之间,该输出走线包括一第二电阻以及一控制晶体管,其中该控制晶体管包含连接于该第二电阻的一第一载流端、一第二载流端、以及一栅极,其中该负载包含一电流镜的一参考走线;以及
一放大器,包含连接于该输入走线上该电流槽的该输出节点的一第一输入端、连接到该输出走线上该控制晶体管的该第一载流端与该第二电阻间的一第二个节点的一第二输入端、以及连接于该输出走线上该控制晶体管的该栅极的一输出端;
其中,该电流镜包括多个输出走线,该些感应放大器中至少一部分感应放大器分别具有该电流镜中该些输出走线中至少一部分输出走线。
7.如权利要求6项所述的装置,其中该电流槽的输出节点包含一电压VA,其中施加于该供电节点的供应电压以及该电压VA包含一差值,该差值小于一二极管连接MOS晶体管的一栅极-源极电压。
8.如权利要求6项所述的装置,其中通过该第一电阻的电阻值,该第一电阻两端的电压降低于0.5V。
9.如权利要求6项所述的装置,其中通过该第一电阻的电阻值,使该第一电阻两端的电压降介于50mV与100mV之间。
10.如权利要求6项所述的装置,其中施加于该供电节点的一供应电压,其电压值低于1.2V,该输出走线中该控制晶体管包含一P型晶体管,以及该些存储器单元包含多个非易失性存储器单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/054,586 | 2018-08-03 | ||
US16/054,586 US10515686B1 (en) | 2018-08-03 | 2018-08-03 | Low voltage reference current generator and memory device using same |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110797057A true CN110797057A (zh) | 2020-02-14 |
Family
ID=63556140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811181119.8A Pending CN110797057A (zh) | 2018-08-03 | 2018-10-10 | 参考电流产生器及使用其的存储器装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10515686B1 (zh) |
EP (1) | EP3605539A1 (zh) |
JP (1) | JP6703058B2 (zh) |
CN (1) | CN110797057A (zh) |
TW (1) | TWI666539B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1071094A1 (en) * | 1999-06-25 | 2001-01-24 | STMicroelectronics S.r.l. | A circuit for reading a semiconductor memory |
US20020191447A1 (en) * | 2000-03-06 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
CN1700354A (zh) * | 2004-03-10 | 2005-11-23 | 三星电子株式会社 | 用于产生可变参考电平的读出放大器及方法 |
US20090146685A1 (en) * | 2007-12-11 | 2009-06-11 | Hynix Semiconductor, Inc. | Calibration circuit of on-die termination device |
CN101739055A (zh) * | 2008-11-25 | 2010-06-16 | 联咏科技股份有限公司 | 产生参考电压与参考电流的产生器与产生方法 |
CN103794252A (zh) * | 2012-10-29 | 2014-05-14 | 硅存储技术公司 | 用于读出放大器的低电压电流参考产生器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007104337A1 (en) * | 2006-03-16 | 2007-09-20 | Freescale Semiconductor, Inc. | Bitline current generator for a non-volatile memory array and a non-volatile memory array |
US7724595B2 (en) | 2008-01-08 | 2010-05-25 | Macronix International Co., Ltd. | Current-mode sense amplifier and sense amplifying method |
US8213234B2 (en) | 2009-10-09 | 2012-07-03 | Macronix International Co., Ltd. | Current sink system for source-side sensing |
US8149627B2 (en) | 2010-03-02 | 2012-04-03 | Macronix International Co., Ltd. | Current sink system based on sample and hold for source side sensing |
TWI594656B (zh) | 2012-06-27 | 2017-08-01 | 登豐微電子股份有限公司 | 線性電流調整器 |
US9590504B2 (en) * | 2014-09-30 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate current reference and method of using |
TWI592786B (zh) * | 2016-07-20 | 2017-07-21 | 晶豪科技股份有限公司 | 能隙參考電路 |
GB2557275A (en) * | 2016-12-02 | 2018-06-20 | Nordic Semiconductor Asa | Reference voltages |
-
2018
- 2018-08-03 US US16/054,586 patent/US10515686B1/en active Active
- 2018-09-05 JP JP2018166015A patent/JP6703058B2/ja active Active
- 2018-09-05 EP EP18192695.7A patent/EP3605539A1/en not_active Withdrawn
- 2018-10-02 TW TW107134856A patent/TWI666539B/zh active
- 2018-10-10 CN CN201811181119.8A patent/CN110797057A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1071094A1 (en) * | 1999-06-25 | 2001-01-24 | STMicroelectronics S.r.l. | A circuit for reading a semiconductor memory |
US20020191447A1 (en) * | 2000-03-06 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
CN1700354A (zh) * | 2004-03-10 | 2005-11-23 | 三星电子株式会社 | 用于产生可变参考电平的读出放大器及方法 |
US20090146685A1 (en) * | 2007-12-11 | 2009-06-11 | Hynix Semiconductor, Inc. | Calibration circuit of on-die termination device |
CN101739055A (zh) * | 2008-11-25 | 2010-06-16 | 联咏科技股份有限公司 | 产生参考电压与参考电流的产生器与产生方法 |
CN103794252A (zh) * | 2012-10-29 | 2014-05-14 | 硅存储技术公司 | 用于读出放大器的低电压电流参考产生器 |
Also Published As
Publication number | Publication date |
---|---|
TW202008099A (zh) | 2020-02-16 |
TWI666539B (zh) | 2019-07-21 |
JP2020021529A (ja) | 2020-02-06 |
EP3605539A1 (en) | 2020-02-05 |
JP6703058B2 (ja) | 2020-06-03 |
US10515686B1 (en) | 2019-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4509532B2 (ja) | 少なくとも2つの異なった抵抗状態を有するメモリ用センス増幅器バイアス回路 | |
TWI809327B (zh) | 電壓產生電路以及使用該電壓產生電路之半導體裝置 | |
US9548131B1 (en) | Reduced power read sensing for one-time programmable memories | |
JP3512332B2 (ja) | 内部電圧発生回路 | |
US7236409B2 (en) | Semiconductor memory device provided with constant-current circuit having current trimming function | |
JPWO2007017926A1 (ja) | 半導体装置およびその制御方法 | |
JP2007279949A (ja) | 基準電圧発生回路 | |
KR101549979B1 (ko) | 양방향 저항성 메모리 장치, 이를 포함하는 메모리 시스템,및 그것의 데이터 입력 방법 | |
CN112596596B (zh) | 集成电路、存储器装置及管理一位线电压产生电路的方法 | |
JP5882397B2 (ja) | 負基準電圧発生回路及び負基準電圧発生システム | |
US7483306B2 (en) | Fast and accurate sensing amplifier for low voltage semiconductor memory | |
US8217684B2 (en) | Fast and accurate current driver with zero standby current and features for boost and temperature compensation for MRAM write circuit | |
JP4476323B2 (ja) | 基準電圧発生回路 | |
JP2012048349A (ja) | 半導体装置 | |
US7499333B2 (en) | Boost voltage generating circuit and method thereof | |
US8879338B2 (en) | Semiconductor integrated circuit and nonvolatile semiconductor storage device | |
EP1563507B1 (en) | Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage | |
US9054654B2 (en) | Differential amplifier circuit having plural current mirror circuits | |
JP6703058B2 (ja) | 低電圧基準電流発生器、及びそれを用いたメモリ装置 | |
CN109411004B (zh) | 用于控制非易失性存储器中的读电流的装置和过程 | |
JP5950647B2 (ja) | 基準電圧回路 | |
CN117519386A (zh) | 低压差线性稳压电路 | |
KR20110047802A (ko) | 내부전압발생회로 | |
JP2013117837A (ja) | 半導体集積回路、および、半導体記憶装置 | |
KR20090000386A (ko) | 기준전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200214 |
|
WD01 | Invention patent application deemed withdrawn after publication |