CN117519386A - 低压差线性稳压电路 - Google Patents

Abstract

本发明公开了一种低压差线性稳压电路。该电路包括：误差放大模块、输出模块、反馈模块、温度特性调整模块和参考电压产生模块。反馈模块包括电阻单元和消除工艺偏差单元；温度特性调整模块包括第一调整单元和第二调整单元；参考电压产生模块包括第一电流源、第二电流源、第一电压产生单元和第二电压产生单元。本发明解决了低功耗要求下的高电源电压抑制比的需求，同时兼顾输出电压的温度特性可调功能。

Description

低压差线性稳压电路

技术领域

本发明涉及电路技术领域，尤其涉及一种低压差线性稳压电路。

背景技术

低压差线性稳压电路简称LDO，现有的LDO已经能够实现超低功耗、低成本设计。为了实现高电源电压抑制比，现有技术多采用三种方法：

方法一、将参考电流加载到两个二极管接法的NMOS管上，产生的参考电压为2Vth；其优点是电路结构简单、消耗面积小；其缺点是，两个阈值叠加使得参考电压受工艺角及温度影响极大。

方法二、将参考电流加载到电阻上，得到参考电压；其优点是，参考电压受温度及工艺角影响甚微；其缺点是，在10nA小电流情况下，实现0.72V需要72M得电阻，面积非常大。

方法三、参考电压采用饱和接法的NMOS管，采用反馈支路，支路用电阻设计；其优点是，输出电压受nmos阈值变化而变化，输出电压随温度变化为1个Vth，输出通过反馈支路的电阻比例提升至所需电压；其缺点是，对于低功耗要求，nA级的电流，需要M级别的电阻，面积较大。

发明内容

本发明提供了一种低压差线性稳压电路，以在提升电源电压抑制比的同时，解决现有技术存在的技术问题。

该低压差线性稳压电路包括：

误差放大模块，所述误差放大模块包括电流镜、第一对管和第二对管；所述电流镜的第一输入端和第二输入端均接入第一电源电压；所述电流镜的第一输出端与所述第一对管的输入端电连接，所述第一对管的输出端接入第二电源电压，所述第一对管的控制端接入参考电压；所述电流镜的第二输出端与所述第二对管的输入端电连接，所述第二对管的输出端接入所述第二电源电压，所述第二对管的控制端的电压为所述参考电压的等效电压；

输出模块，所述输出模块的控制端与所述电流镜的第一输出端电连接，所述输出模块的输入端接入所述第一电源电压，所述输出模块的输出端作为所述低压差线性稳压电路的输出端；

反馈模块，所述反馈模块包括电阻单元和消除工艺偏差单元，所述电阻单元的第一端与所述第二对管的控制端电连接，所述电阻单元的第二端与所述消除工艺偏差单元的第二端电连接，所述消除工艺偏差单元的第一端接入所述第二电源电压；

温度特性调整模块，所述温度特性调整模块包括第一调整单元和第二调整单元，所述第一调整单元的控制端接入第一调整电压，所述第一调整单元的输入端与所述输出模块的输出端电连接，所述第一调整单元的输出端与所述第二调整单元的输入端电连接；所述第二调整单元的控制端接入第二调整电压，所述第二调整单元的输出端与所述电阻单元的第一端电连接；

参考电压产生模块，所述参考电压产生模块包括第一电流源、第二电流源、第一电压产生单元和第二电压产生单元；所述第一电流源的输出端与所述第一电压产生单元的第一端电连接，所述第一电压产生单元的第二端接入所述第二电源电压，所述第一电压产生单元用于产生所述参考电压和所述第一调整电压；所述第二电流源的输出端与所述第二电压产生单元的第一端电连接，所述第二电压产生单元的第二端接入所述第二电源电压，所述第二电压产生单元用于产生所述第二调整电压。

可选地，所述电流镜包括：

第一P型晶体管，所述第一P型晶体管源极接入所述第一电源电压，所述第一P型晶体管的漏极与所述第二对管的输入端电连接，所述第一P型晶体管的漏极与所述第一P型晶体管的栅极电连接；所述第一P型晶体管的衬底和源极电连接；

第二P型晶体管，所述第二P型晶体管的源极接入所述第一电源电压，所述第二P型晶体管的漏极与所述第一对管的输入端电连接；所述第二P型晶体管的栅极和所述第一P型晶体管的栅极均接入所述第一电源电压；所述第二P型晶体管的衬底和源极电连接。

可选地，低压差线性稳压电路还包括：

第三P型晶体管，所述第三P型晶体管的栅极接入第一复位电压，所述第三P型晶体管串联于所述电流镜的控制端和所述第一电源电压之间，所述第三P型晶体管的衬底和源极电连接。

可选地，所述第一对管包括：第一N型晶体管和第二N型晶体管；

所述第一N型晶体管的栅极和所述第二N型晶体管的栅极均接入所述参考电压，所述第一N型晶体管的漏极与所述电流镜的第一输出端电连接，所述第一N型晶体管的源极与所述第二N型晶体管的漏极电连接，所述第二N型晶体管的源极与所述第二电源电压电连接；所述第一N型晶体管的衬底和所述第二N型晶体管的衬底均接地；

和/或，所述第二对管包括：第三N型晶体管和第四N型晶体管；

所述第三N型晶体管的栅极和所述第四N型晶体管的栅极均与所述电阻单元的第一端电连接，所述第三N型晶体管的漏极与所述电流镜的第二输出端电连接，所述第三N型晶体管的源极与所述第四N型晶体管的漏极电连接，所述第四N型晶体管的源极与所述第二电源电压电连接，所述第三N型晶体管的衬底和所述第四N型晶体管的衬底均接地。

可选地，低压差线性稳压电路还包括：

第五N型晶体管，所述第五N型晶体管的栅极接入输出控制电压，所述第五N型晶体管串联于所述第二N型晶体管的源极和所述第二电源电压之间，且所述第五N型晶体管串联于所述第四N型晶体管的源极和所述第二电源电压之间，所述第五N型晶体管的衬底与源极电连接。

可选地，所述电阻单元包括：第一电阻，所述第一电阻的第一端与所述第二对管的控制端电连接；

所述消除工艺偏差单元包括：第六N型晶体管，所述第六N型晶体管的栅极与漏极电连接，所述第六N型晶体管的漏极与所述第一电阻的第二端电连接，所述第六N型晶体管的源极接入所述第二电源电压，所述第六N型晶体管的衬底和源极电连接。

可选地，低压差线性稳压电路还包括：

第七N型晶体管，所述第七N型晶体管的栅极接入第二复位电压，所述第二复位电压与所述第一复位电压相反，所述第七N型晶体管的漏极与输出模块的控制端电连接，所述第七N型晶体管的漏极作为所述低压差线性稳压电路的输出端；

第八N型晶体管，所述第八N型晶体管的栅极接入输出控制电压，所述第八N型晶体管的漏极与所述第七N型晶体管的源极电连接，所述第八N型晶体管的源极接入所述第二电源电压，所述第七N型晶体管的衬底和所述第八N型晶体管的衬底接入所述第二电源电压。

可选地，所述输出模块包括：

第四P型晶体管，所述第四P型晶体管的栅极与所述电流镜的第一输出端电连接，所述第四P型晶体管的源极接入所述第一电源电压，所述第四P型晶体管的漏极作为所述低压差线性稳压电路的输出端；所述第四P型晶体管的衬底和源极电连接。

可选地，所述第一调整单元包括：串联连接的至少一个P型晶体管，所述至少一个P型晶体管的栅极均接入所述第一调整电压，所述至少一个P型晶体管的衬底均与所述低压差线性稳压电路的输出端电连接；

和/或，所述第二调整单元包括：串联连接的至少一个P型晶体管，所述至少一个P型晶体管的栅极均接入所述第二调整电压，所述至少一个P型晶体管的衬底均与所述低压差线性稳压电路的输出端电连接。

可选地，所述第二电压产生单元包括：第九N型晶体管，所述第九N型晶体管的漏极和所述第二电流源的输出端电连接，所述第九N型晶体管的栅极和漏极晶体管，所述第九N型晶体管的源极接入所述第二电源电压，所述第九N型晶体管的衬底和源极电连接；所述第九N型晶体管的漏极输出所述第二调整电压；

和/或，所述第一电压产生单元包括：第十N型晶体管、第十一N型晶体管和第十二N型晶体管，所述第十N型晶体管、所述第十一N型晶体管和所述第十二N型晶体管的栅极均与所述第一电流源的输出端电连接，所述第十N型晶体管的漏极与所述第一电流源的输出端电连接，所述第十N型晶体管的源极与所述第十一N型晶体管的漏极电连接，所述第十一N型晶体管的源极与所述第十二N型晶体管的漏极电连接，所述第十二N型晶体管的源极接地；所述第十N型晶体管、所述第十一N型晶体管和所述第十二N型晶体管的衬底均接入所述第二电源电压；

其中，所述第十N型晶体管的源极或者所述第十一N型晶体管的源极输出所述第一调整电压。

本发明实施例设置低压差线性稳压电路包括误差放大模块、输出模块、反馈模块、温度特性调整模块和参考电压产生模块。其中，通过增设反馈模块，在反馈模块中会增加少量功耗，但反馈模块的设置使得参考电压的工艺偏差得以消除，使得输出电压受工艺的偏差的影响更小。本发明实施例通过增加少量功耗来换取更高的电源电压抑制比，可以适用于更复杂的应用环境。同时本发明实施例采用温度特性调整模块，实现随电压可变的电阻，获得温度特性可调节的输出电压，可以根据需求输出正温度系数电压，零温度系数电压以及负温度系数电压。综上所述，本发明实施例解决了低功耗要求下的高电源电压抑制比的需求，同时兼顾输出电压的温度特性可调功能。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种低压差线性稳压电路的示意图；

图2为本发明实施例提供的另一种低压差线性稳压电路的示意图；

图3为本发明实施例提供的又一种低压差线性稳压电路的示意图；

图4为本发明实施例提供的又一种低压差线性稳压电路的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1为本发明实施例提供的一种低压差线性稳压电路的示意图。参见图1，该低压差线性稳压电路，包括：

误差放大模块100，误差放大模块100包括电流镜110、第一对管120和第二对管130；电流镜110的第一输入端和第二输入端均接入第一电源电压VDD；电流镜110的第一输出端与第一对管120的输入端电连接；示例性地，电流镜110的第一输出端输出信号VOP；第一对管120的输出端接入第二电源电压GND，第一对管120的控制端接入参考电压VREF；电流镜110的第二输出端与第二对管130的输入端电连接，第二对管130的输出端接入第二电源电压GND，第二对管130的控制端的电压为参考电压VREF的等效电压VB；

输出模块200，输出模块200的控制端与电流镜110的第一输出端电连接，即输出模块200的控制端接入信号VOP；输出模块200的输入端接入第一电源电压VDD，输出模块200的输出端作为低压差线性稳压电路的输出端；输出模块200输出电压VOUT；

反馈模块300，反馈模块300包括电阻单元310和消除工艺偏差单元320，电阻单元310的第一端与第二对管130的控制端电连接，电阻单元310的第一端接入参考电压VREF的等效电压VB；电阻单元310的第二端与消除工艺偏差单元320的第二端电连接，消除工艺偏差单元320的第一端接入第二电源电压GND；

温度特性调整模块400，温度特性调整模块400包括第一调整单元410和第二调整单元420，第一调整单元410的控制端接入第一调整电压VP，第一调整单元410的输入端与输出模块200的输出端电连接，接入电压VOUT；第一调整单元410的输出端与第二调整单元420的输入端电连接；第二调整单元420的控制端接入第二调整电压VN，第二调整单元420的输出端与电阻单元310的第一端电连接；

参考电压产生模块500，参考电压产生模块500包括第一电流源IREF1、第二电流源IREF2、第一电压产生单元510和第二电压产生单元520；第一电流源IREF1的输出端与第一电压产生单元510的第一端电连接，第一电压产生单元510的第二端接入第二电源电压GND，第一电压产生单元510用于产生参考电压VREF和第一调整电压VP；第二电流源IREF2的输出端与第二电压产生单元520的第一端电连接，第二电压产生单元520的第二端接入第二电源电压GND，第二电压产生单元520用于产生第二调整电压VN。

示例性地，误差放大模块100、输出模块200、反馈模块300中的消除工艺偏差单元320、温度特性调整模块400、参考电压产生模块500中的第一电压产生单元510和第二电压产生单元520均由MOS管构成。该低压差线性稳压电路的工作原理为：参考电压VREF通过第一电流源IREF1和第一电压产生单元510产生，以参考电压VREF为MOS管的一个阈值电压Vth为例，该参考电压VREF通过误差放大模块100等效至第二对管130的控制端，等效电压VB；该等效电压VB作用于电阻单元310的第一端，同时消除工艺偏差单元320上也会产生一个阈值电压Vth，该阈值电压Vth作用于电阻单元320的第二端；即电阻单元310上产生两个MOS管的阈值电压之差，从而消除工艺偏差的影响。在电阻单元310上能够产生正温度系数的电流，输出模块200的电阻呈负温度系数变化的情况下，随着温度的升高，电阻单元310上的电流增大(即输出模块200的电流增大)，同时输出模块200的电阻减小，因此，该低压差线性稳压器能够缓解电压VOUT随温度升高而减小的趋势。进一步地，在此基础之上，本发明实施例还设置了能够进行温度特性调整的第一调整单元410和第二调整单元420，以此来调节输出模块200的电阻的温度特性。如需要使得输出电压VOUT呈正温度系数，那么可以采用第一调整电压VP进行控制；如需要使得输出电压VOUT呈负温度系数，那么可以采用第二调整电压VN进行控制。

综上所述，本发明实施例增设了反馈模块300，在反馈模块300会增加少量功耗，但反馈模块300的设置使得参考电压VREF的工艺偏差得以消除，使得输出电压VOUT受工艺的偏差的影响更小。本发明实施例通过增加少量功耗来换取更高的电源电压抑制比，可以适用于更复杂的应用环境。同时本发明实施例采用温度特性调整模块400，实现随电压可变的电阻，获得温度特性可调节的输出电压VOUT，可以根据需求输出正温度系数电压，零温度系数电压以及负温度系数电压。本发明实施例解决了低功耗要求下的高电源电压抑制比的需求，同时兼顾输出电压VOUT的温度特性可调功能。

在上述各实施例中，各模块、单元的设置方式有多种，下面进行具体说明，但不作为对本发明的限定。

图2为本发明实施例提供的另一种低压差线性稳压电路的示意图。参见图2，在上述各实施例的基础上，可选地，电流镜110包括：

第一P型晶体管MP1，第一P型晶体管MP1源极接入第一电源电压VDD，第一P型晶体管MP1的漏极与第二对管130的输入端电连接，第一P型晶体管MP1的漏极与第一P型晶体管MP1的栅极电连接；第一P型晶体管MP1的衬底和源极电连接；

第二P型晶体管MP2，第二P型晶体管MP2的源极接入第一电源电压VDD，第二P型晶体管MP2的漏极与第一对管120的输入端电连接；第二P型晶体管MP2的栅极和第一P型晶体管MP1的栅极均接入第一电源电压VDD；第二P型晶体管MP2的衬底和源极电连接。

继续参见图2，在上述各实施例的基础上，可选地，第一对管120包括：第一N型晶体管MN1和第二N型晶体管MN2。

其中，第一N型晶体管MN1的栅极和第二N型晶体管MN2的栅极均接入参考电压VREF，第一N型晶体管MN1的漏极与电流镜110的第一输出端电连接，即第一N型晶体管MN1的漏极与第二P型晶体管的漏极电连接；第一N型晶体管MN1的源极与第二N型晶体管MN2的漏极电连接，第二N型晶体管MN2的源极与第二电源电压GND电连接；第一N型晶体管MN1的衬底和第二N型晶体管MN2的衬底均接地。

继续参见图2，在上述各实施例的基础上，可选地，第二对管130包括：第三N型晶体管MN3和第四N型晶体管MN4。

其中，第三N型晶体管MN3的栅极和第四N型晶体管MN4的栅极均与电阻单元310的第一端电连接，即第三N型晶体管MN3的栅极和第四N型晶体管MN4的栅极的电压均为参考电压VREF的等效电压VB；第三N型晶体管MN3的漏极与电流镜110的第二输出端电连接，即第三N型晶体管MN3的漏极与第一P型晶体管MP1的漏极电连接；第三N型晶体管MN3的源极与第四N型晶体管MN4的漏极电连接，第四N型晶体管MN4的源极与第二电源电压GND电连接，第三N型晶体管MN3的衬底和第四N型晶体管MN4的衬底均接地。

图3为本发明实施例提供的又一种低压差线性稳压电路的示意图。参见图3，在上述各实施例的基础上，可选地，低压差线性稳压电路还包括：

第三P型晶体管MP3，第三P型晶体管MP3的栅极接入第一复位电压POR，第三P型晶体管MP3串联于电流镜110的控制端和第一电源电压VDD之间，第三P型晶体管MP3的衬底和源极电连接。

继续参见图3，在上述各实施例的基础上，可选地，低压差线性稳压电路还包括：

第五N型晶体管MN5，第五N型晶体管MN5的栅极接入输出控制电压VG，第五N型晶体管MN5串联于第二N型晶体管MN2的源极和第二电源电压GND之间，且第五N型晶体管MN5串联于第四N型晶体管MN4的源极和第二电源电压GND之间，第五N型晶体管MN5的衬底与源极电连接。

继续参见图3，在上述各实施例的基础上，可选地，低压差线性稳压电路还包括：

第七N型晶体管MN7，第七N型晶体管MN7的栅极接入第二复位电压PORB，第二复位电压PORB与第一复位电压POR相反，第七N型晶体管MN7的漏极与输出模块200的控制端电连接，即第七N型晶体管MN7的漏极接入信号VOP；

第八N型晶体管MN8，第八N型晶体管MN8的栅极接入输出控制电压VG，第八N型晶体管MN8的漏极与第七N型晶体管MN7的源极电连接，第八N型晶体管MN8的源极接入第二电源电压GND，第七N型晶体管MN7的衬底和第八N型晶体管MN8的衬底接入第二电源电压GND。

继续参见图3，在上述各实施例的基础上，可选地，低压差线性稳压电路还包括：电容C0，电容C0连接于低压差线性稳压电路的输出端和第一N型晶体管MN1的源极之间。

该低压差线性稳压电路还能够根据第一电源电压VDD的大小确定是否正常工作。具体地，第一复位电压POR是上电复位信号，当上电时第一电源电压VDD较低时，第一复位电压POR控制第三P型晶体管MP3导通，电流镜110不工作；同时，第二复位电压PORB控制第七N型晶体管MN7导通，输出控制电压VG控制第八N型晶体管MN8导通，输出模块200的控制端接入第二电源电压GND而导通，输出电压VOUT为第一电源电压VDD。

当上电时第一电源电压VDD达到正常电压时，第一复位电压POR的电压翻转，控制第三P型晶体管MP3关断，电流镜110正常工作，使得低压差线性稳压电路正常工作。

图4为本发明实施例提供的又一种低压差线性稳压电路的示意图。参见图4，在上述各实施例的基础上，可选地，电阻单元310包括：第一电阻R0，第一电阻R0的第一端与第二对管130的控制端电连接。

消除工艺偏差单元320包括：第六N型晶体管MN6，第六N型晶体管MN6的栅极与漏极电连接，第六N型晶体管MN6的漏极与第一电阻R0的第二端电连接，第六N型晶体管MN6的源极接入第二电源电压GND，第六N型晶体管MN6的衬底和源极电连接。

继续参见图4，在上述各实施例的基础上，可选地，输出模块200包括：第四P型晶体管MP4，第四P型晶体管MP4的栅极与电流镜110的第一输出端电连接，第四P型晶体管MP4的源极接入第一电源电压VDD，第四P型晶体管MP4的漏极作为低压差线性稳压电路的输出端；第四P型晶体管MP4的衬底和源极电连接。

继续参见图4，在上述各实施例的基础上，可选地，第一调整单元410包括：串联连接的至少一个P型晶体管，至少一个P型晶体管的栅极均接入第一调整电压VP，至少一个P型晶体管的衬底均与低压差线性稳压电路的输出端电连接。示例性地，第一调整单元410包括串联连接的第五P型晶体管MP5、第六P型晶体管MP6和第七P型晶体管MP7。

继续参见图4，在上述各实施例的基础上，可选地，第二调整单元420包括：串联连接的至少一个P型晶体管，至少一个P型晶体管的栅极均接入第二调整电压VN，至少一个P型晶体管的衬底均与低压差线性稳压电路的输出端电连接。示例性地，第二调整单元420包括第八P型晶体管MP8。

继续参见图4，在上述各实施例的基础上，可选地，第二电压产生单元520包括：第九N型晶体管MN9，第九N型晶体管MN9的漏极和第二电流源IREF2的输出端电连接，第九N型晶体管MN9的栅极和漏极晶体管，第九N型晶体管MN9的源极接入第二电源电压GND，第九N型晶体管MN9的衬底和源极电连接；第九N型晶体管MN9的漏极输出第二调整电压VN；

继续参见图4，在上述各实施例的基础上，可选地，第一电压产生单元510包括：第十N型晶体管MN10、第十一N型晶体管MN11和第十二N型晶体管MN12，第十N型晶体管MN10、第十一N型晶体管MN11和第十二N型晶体管MN12的栅极均与第一电流源IREF1的输出端电连接，第十N型晶体管MN10的漏极与第一电流源IREF1的输出端电连接，第十N型晶体管MN10的源极与第十一N型晶体管MN11的漏极电连接，第十一N型晶体管MN11的源极与第十二N型晶体管MN12的漏极电连接，第十二N型晶体管MN12的源极接地；第十N型晶体管MN10、第十一N型晶体管MN11和第十二N型晶体管MN12的衬底均接入第二电源电压GND；

其中，第十N型晶体管MN10的源极或者第十一N型晶体管MN11的源极输出第一调整电压VP。

该低压差线性稳压电路将参考电压VREF输入端的NMOS拆分成两个串联的NMOS(包括第一N型晶体管MN1和第二N型晶体管MN2)，版图上采用四方交叉结构进行匹配，米勒补偿电容(即电容C0)接至两个串联NMOS的串联点(即第一N型晶体管MN1和第二N型晶体管MN2的串联点)，通过极小面积的消耗，就能使得次级点远离主极点，保证低压差线性稳压电路的相位裕度防止使用时电路产生震荡。

另外，参考电压VREF的产生与反馈模块300对于参考电压工艺偏差的消除方法为，参考电压VREF通过BIAS电路产生的电流在三个串联在一起的饱和解法NMOS管实现(具体为，第一电流源IREF1和第十N型晶体管MN10、第十一N型晶体管MN11、第十二N型晶体管MN12)，参考电压VREF为NMOS管的一个阈值电压Vth，该参考电压VREF通过误差放大模块100等效至第二对管130的控制端(即第三N型晶体管MN3和第四N型晶体管MN4的栅极)，等效电压VB；该等效电压VB作用于第一电阻R0上，同时第六N型晶体管MN6上也会产生一个阈值电压Vth，该阈值电压Vth也作用于第一电阻R0上；即第一电阻R0上产生两个MOS管的阈值电压之差，从而消除工艺偏差的影响。在第一电阻R0上能够产生正温度系数的电流，第四P型晶体管MP4的电阻呈负温度系数变化的情况下，随着温度的升高，第一电阻R0上的电流增大，同时第四P型晶体管MP4的电阻减小，因此，该低压差线性稳压器能够缓解电压VOUT随温度升高而减小的趋势。

进一步地，在此基础之上，第一调整电压VP为第十一N型MN11和第十二N型晶体管MN12的串联点的电压，第一调整电压VP为正温度系数电压；第二调整电压VN为第九N型晶体管MN9的漏极电压，第二调整电压VN为负温度系数电压。通过第一调整电压VP(正温度系数)和第二调整电压VN(负温度系数)，以此来调节第四P型晶体管MP4的电阻的温度特性。如需要使得输出电压VOUT呈正温度系数，那么可以采用第一调整电压VP进行控制；如需要使得输出电压VOUT呈负温度系数，那么可以采用第二调整电压VN进行控制。若需要更大的正温度系数，可以将第一调整电压VP调整至第十N型晶体管MN10和第十一N型晶体管MN11的串联点。

需要说明的是，第一调整电压VP由整条支路的栅源电压差VGS0(即参考电压VREF)与第十N型晶体管NM10和第十一N型晶体管NM11的串联后的栅源电压差VGS1相减得到，能够消除工艺偏差的影响，同时也是正温度特性。

经实验验证，本发明实施例实现了一致较小负温(-40℃与85℃情况下电压相差在50mV左右)的连接方案。由于参考电压VREF仅为一个阈值电压Vth，输出电压在720mV左右，当第一电源电压VDD降低至800mV时，该低压差线性稳压电路依旧可以稳定工作，加之相位裕度补偿的方案，可使电路在超低功耗的条件下还可以保持较快的响应速度，大大提高了电路的电源电压抑制比。

综上所述，本发明实施例在解决低功耗要求下的高电源电压抑制比的需求，同时兼顾输出电压的温度特性可调功能。参考电压产生模块500同时可用于输出的温度特性，参考电压产生模块500随温度的变化，可由反馈模块300的尾端NMOS(即第六N型晶体管MN6)配合反馈模块300的电阻(即第一电阻R0)来抵消，在不用额外的电压控制下，通过调节PMOS(包括第五P型晶体管MP5、第六P型晶体管MP6、第七P型晶体管MP7和第八P型晶体管MP8)电阻可以实现零温系数。

需要说明的是，在上述各实施例中以外加条件最多的负温度系数为例进行说明，并不作为对本发明的限定。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种低压差线性稳压电路，其特征在于，包括：

误差放大模块，所述误差放大模块包括电流镜、第一对管和第二对管；所述电流镜的第一输入端和第二输入端均接入第一电源电压；所述电流镜的第一输出端与所述第一对管的输入端电连接，所述第一对管的输出端接入第二电源电压，所述第一对管的控制端接入参考电压；所述电流镜的第二输出端与所述第二对管的输入端电连接，所述第二对管的输出端接入所述第二电源电压，所述第二对管的控制端的电压为所述参考电压的等效电压；

输出模块，所述输出模块的控制端与所述电流镜的第一输出端电连接，所述输出模块的输入端接入所述第一电源电压，所述输出模块的输出端作为所述低压差线性稳压电路的输出端；

反馈模块，所述反馈模块包括电阻单元和消除工艺偏差单元，所述电阻单元的第一端与所述第二对管的控制端电连接，所述电阻单元的第二端与所述消除工艺偏差单元的第二端电连接，所述消除工艺偏差单元的第一端接入所述第二电源电压；

温度特性调整模块，所述温度特性调整模块包括第一调整单元和第二调整单元，所述第一调整单元的控制端接入第一调整电压，所述第一调整单元的输入端与所述输出模块的输出端电连接，所述第一调整单元的输出端与所述第二调整单元的输入端电连接；所述第二调整单元的控制端接入第二调整电压，所述第二调整单元的输出端与所述电阻单元的第一端电连接；

参考电压产生模块，所述参考电压产生模块包括第一电流源、第二电流源、第一电压产生单元和第二电压产生单元；所述第一电流源的输出端与所述第一电压产生单元的第一端电连接，所述第一电压产生单元的第二端接入所述第二电源电压，所述第一电压产生单元用于产生所述参考电压和所述第一调整电压；所述第二电流源的输出端与所述第二电压产生单元的第一端电连接，所述第二电压产生单元的第二端接入所述第二电源电压，所述第二电压产生单元用于产生所述第二调整电压。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述电流镜包括：

第一P型晶体管，所述第一P型晶体管源极接入所述第一电源电压，所述第一P型晶体管的漏极与所述第二对管的输入端电连接，所述第一P型晶体管的漏极与所述第一P型晶体管的栅极电连接；所述第一P型晶体管的衬底和源极电连接；

第二P型晶体管，所述第二P型晶体管的源极接入所述第一电源电压，所述第二P型晶体管的漏极与所述第一对管的输入端电连接；所述第二P型晶体管的栅极和所述第一P型晶体管的栅极均接入所述第一电源电压；所述第二P型晶体管的衬底和源极电连接。

3.根据权利要求2所述的低压差线性稳压电路，其特征在于，还包括：

第三P型晶体管，所述第三P型晶体管的栅极接入第一复位电压，所述第三P型晶体管串联于所述电流镜的控制端和所述第一电源电压之间，所述第三P型晶体管的衬底和源极电连接。

4.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述第一对管包括：第一N型晶体管和第二N型晶体管；

所述第一N型晶体管的栅极和所述第二N型晶体管的栅极均接入所述参考电压，所述第一N型晶体管的漏极与所述电流镜的第一输出端电连接，所述第一N型晶体管的源极与所述第二N型晶体管的漏极电连接，所述第二N型晶体管的源极与所述第二电源电压电连接；所述第一N型晶体管的衬底和所述第二N型晶体管的衬底均接地；

和/或，所述第二对管包括：第三N型晶体管和第四N型晶体管；

所述第三N型晶体管的栅极和所述第四N型晶体管的栅极均与所述电阻单元的第一端电连接，所述第三N型晶体管的漏极与所述电流镜的第二输出端电连接，所述第三N型晶体管的源极与所述第四N型晶体管的漏极电连接，所述第四N型晶体管的源极与所述第二电源电压电连接，所述第三N型晶体管的衬底和所述第四N型晶体管的衬底均接地。

5.根据权利要求4所述的低压差线性稳压电路，其特征在于，还包括：

第五N型晶体管，所述第五N型晶体管的栅极接入输出控制电压，所述第五N型晶体管串联于所述第二N型晶体管的源极和所述第二电源电压之间，且所述第五N型晶体管串联于所述第四N型晶体管的源极和所述第二电源电压之间，所述第五N型晶体管的衬底与源极电连接。

6.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述电阻单元包括：第一电阻，所述第一电阻的第一端与所述第二对管的控制端电连接；

所述消除工艺偏差单元包括：第六N型晶体管，所述第六N型晶体管的栅极与漏极电连接，所述第六N型晶体管的漏极与所述第一电阻的第二端电连接，所述第六N型晶体管的源极接入所述第二电源电压，所述第六N型晶体管的衬底和源极电连接。

7.根据权利要求4所述的低压差线性稳压电路，其特征在于，还包括：

第七N型晶体管，所述第七N型晶体管的栅极接入第二复位电压，所述第二复位电压与第一复位电压相反，所述第七N型晶体管的漏极与输出模块的控制端电连接，所述第七N型晶体管的漏极作为所述低压差线性稳压电路的输出端；

第八N型晶体管，所述第八N型晶体管的栅极接入输出控制电压，所述第八N型晶体管的漏极与所述第七N型晶体管的源极电连接，所述第八N型晶体管的源极接入所述第二电源电压，所述第七N型晶体管的衬底和所述第八N型晶体管的衬底接入所述第二电源电压。

8.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述输出模块包括：

第四P型晶体管，所述第四P型晶体管的栅极与所述电流镜的第一输出端电连接，所述第四P型晶体管的源极接入所述第一电源电压，所述第四P型晶体管的漏极作为所述低压差线性稳压电路的输出端；所述第四P型晶体管的衬底和源极电连接。

9.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述第一调整单元包括：串联连接的至少一个P型晶体管，所述至少一个P型晶体管的栅极均接入所述第一调整电压，所述至少一个P型晶体管的衬底均与所述低压差线性稳压电路的输出端电连接；

和/或，所述第二调整单元包括：串联连接的至少一个P型晶体管，所述至少一个P型晶体管的栅极均接入所述第二调整电压，所述至少一个P型晶体管的衬底均与所述低压差线性稳压电路的输出端电连接。

10.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述第二电压产生单元包括：第九N型晶体管，所述第九N型晶体管的漏极和所述第二电流源的输出端电连接，所述第九N型晶体管的栅极和漏极晶体管，所述第九N型晶体管的源极接入所述第二电源电压，所述第九N型晶体管的衬底和源极电连接；所述第九N型晶体管的漏极输出所述第二调整电压；

和/或，所述第一电压产生单元包括：第十N型晶体管、第十一N型晶体管和第十二N型晶体管，所述第十N型晶体管、所述第十一N型晶体管和所述第十二N型晶体管的栅极均与所述第一电流源的输出端电连接，所述第十N型晶体管的漏极与所述第一电流源的输出端电连接，所述第十N型晶体管的源极与所述第十一N型晶体管的漏极电连接，所述第十一N型晶体管的源极与所述第十二N型晶体管的漏极电连接，所述第十二N型晶体管的源极接地；所述第十N型晶体管、所述第十一N型晶体管和所述第十二N型晶体管的衬底均接入所述第二电源电压；

其中，所述第十N型晶体管的源极或者所述第十一N型晶体管的源极输出所述第一调整电压。