TW302479B - - Google Patents
Download PDFInfo
- Publication number
- TW302479B TW302479B TW083102080A TW83102080A TW302479B TW 302479 B TW302479 B TW 302479B TW 083102080 A TW083102080 A TW 083102080A TW 83102080 A TW83102080 A TW 83102080A TW 302479 B TW302479 B TW 302479B
- Authority
- TW
- Taiwan
- Prior art keywords
- array
- unit
- voltage
- test
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
Description
經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明(3 ) 發明;> 背畳 發明之領域 本發明係大體有關用於記憶陣列的參考電路設計,並 待別有關於一種用來決定瞬間電子可抹可程式設定唯讀記 億體(electrically erasable programmable read only menory; EEPROM)單元之臨界電壓值的參考電路設計,該 電子可抹可程式設定唯讀記億體單元是用在低電壓供應及 多密度記憶陣列中。 先前抟術描沭 用於決定記億單元之臨界電壓的傳統參考電路設計包 括一網合感測比的非程式設定參考單元。圖顯示此種锚合 感測比的參考單元100提供陣列102 —參考值。該感測比由 連接Vcc和陣列單元100之汲棰的同為R值之二平行電阻元 件112及114,以及另外一連接Vcc及陣列元件102之汲極且 其值為R的電阻元件116所提供。參考單元100的汲極提供 一參考输出至比較器(comparator)104的一輸入端。陣列 單元102的汲極提供一陣列單元輸出至比較器1〇4的另一輸 入端。比較器104的輸出表示出陣列單元102之臨界電壓狀 態。 圖中,為讀取陣列單元102的狀態,Vcc應用在參考單 元100及陣列單元102的閛槿。當應用Vcc時,該感测比將 改變和陣列單元102汲極比較的參考單元1〇〇汲極之電壓, 該電壓見於比較器104。因此,該見於比較器之參考單元 100汲極的電壓為Vcc-1/2RId,然而見於比較器之陣列單 裝………-訂……線( {請先閲讀背面之注意事項再填窝本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) 3〇^479 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明(4 ) 元102汲棰的電壓為Vcc-IdR。Id由參考單元100及陣列單 元102的醮界電壓Vt控制,如M0S電晶醱的飽和方程式Id = K(VGs-Vt)2所示,其中Vgs在此等於Vcc。笛參考單元100 及陣列單元102均為非程式設定,或具備相間的臨界電壓 值Vt,該感測比在至比較器104的參考输出提供一較陣列 單元輪出值高的電懕,使比較器104輸出第一狀態。當程 式設定陣列單元具備一提升至某個位準的臨界電壓,該陣 列單元的Id將下降且該陣列單元的輸出電壓將上升至高於 參考單元的輸出電壓,使得比較器1〇 4輪出第二狀態。 因為該感測比方法是利用將不同的電阻比連接至參考 單元和陣列單元的汲掻,該感測比方法提供了一铕會隨陣 列單元輪出改變的參考輸出,而此陣列單元輸出之改變是 由於電阻元件之溫度和過程的改變和Vcc的改變。 圖3的電路顯示另一傳統參考電路設計,叫偏壓閘極 方法。該偏壓閘極方法提供一比感测比方法更精確的參考 值,因為相對於感澜比方法,該方法之過程、溫度及Vcc 改變的效應更為減低。圖3的電路包括一非程式設定參考 單元100, —陣列單元102,及一和圖1之感測比電路類似 的比較器104。為方便起見,圖3及接下來的圖式中,用 來表示先前圖式中元件的參考數字將同樣纳入採用。 舆圖1中直接提供一電阻比連接至參考單元及陣 列單元102之汲極的感測比方法不同,圖3的電路具有一 連接至參考單元1〇〇之閘極的電阻比來改變卩^。該電阻比 是由一連接Vcc及參考單元1〇〇之閘極之間的電阻元件302 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) Ά 裝……………:…訂 : ! :% (請先閱讀背面之注意事項再填寫本頁) A6 B6 經濟部t央標準局員工消费合作社印製 五、發明説明(5 ) 和一連接參考單元100之閘掻並接地的電阻元件304所提供 。參考單元100的汲極提供一參考輪出電壓至比較器104的 一輸入。陣列單元102的汲極提供一陣列單元輸出電壓至 比較器104的第二輪人。相同的電阻元件306及308連接Vcc 至參考及陣列單元的輸出以將其Id輸出轉換為比較器104 輸入端的電壓。相對於感測比方法,藉由改變Vgs而非直 接改變Id,過程及溫度對電阻元件的效應以及Vcc的變化, 會在參考單元及陣列單元的輸出之間引起較少的改變。 為讀出圖3中陣列單元102的狀態,一電SVcc直接用 在陣列單元102之閘極,同時並經過電阻元件302及304用 在參考單元100之閘極。當參考單元1〇〇及陣列單元102均 未程式設定,或具有相同的臨界電壓值Vt,電阻元件302 及3 0 4將提供一較低的Vgs,於是參考單元輪出至比較器 104的Id比陣列單元的輸出電流低,使比較器104顯示第一 狀態。當程式設定陣列單元具有一提升至某値位準的臨界 電壓值,該陣列單元的輸出電壓將上升至高於參考單元的 輸出電壓,造成比較器10 4輸出第二狀態。 在如感測比及偏壓閘棰設計的該等參考電路設計中, 由於遇程、溫度及Vcc變化之陣列單元輪出有蘭的參考輸 出之變化,會引起讀取錯誤發生的可能性,在如多密度或 低電壓供應記億體之此種在陣列單元臨界狀態間具有低工 作餘裕(working nargin)的記憶體中更為顯著。圓2顯7F 一排列成單密度、3/2密度及雙密度之典型的多密度記億 體其參考位準及陣列單元臨界電壓狀態。如所示,當密度 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) ? ^......................•玎.............................線( (請先閲讀背面之注意事項再填窝本頁) 經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明(6 ) 增加,參考位準及陣列單元狀態之間的工作餘裕便降低 以單密度為例,〇狀態及參考狀態之間的餘裕為(4.00-2.9 V=1.10V)。 3/2密度之餘裕降低了 50¥(4.00V-3.45V=0.55 V),而雙密度之餘裕則降為0.33V。在低電壓供應記憶體 中的工作餘裕受限,因為Vcc的降低限制了可供陣列單元 臨界狀態使用的範圍。在低工作餘裕下,需要一參考電路 來追踪陣列單元其霉氣特性的變化,以減少可能發生的錯 誤。 發^槪沭 本發明提供一參考追踪陣列單元之電氣特性改變的參 考電路。 本發明為一包括一或多値參考犟元的可程式設定參考 電路,各參考單元具備有一浮動閘極,在受控環境下程式 設定該浮動閘極而定出其臨界電壓值。為讀取陣列單元之 狀態,相同的Vcc電壓值用在陣列單元及參考單元的閘極 。此外,在相同的偏壓狀況下雒持陣列單元及參考單元的 輸出。讀取期間,該參考單元汲棰提供一輪出與陣列單元 汲極的輸出相比較,以決定和參考單元臨界電壓有關的陣 列單元臨界電壓。 本發明進一步包括一種利用偏壓閘極方法來程式設定 參考單元之電路,用來偏壓相關之非程式設定單元。製造 者最好在測試時將參考單元程式設定,以確保Vcc和溫度 在用偏壓閛極方法來程式設定該等參考臨界電壓時,維持 在黻格的容許度内而消除變動。之後,在利用參考單兀之 ......... .....................................................................¥..................-玎.....................線{ (請先閲讀背面之注意事項再填寫本頁j 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 6 302479 A6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明(7 ) 較鬆之Vcc和溫度容許度下,來程式設定並讀取陣列單元 〇 釀取陣列單元期間,與其使用感測比或僱壓閘極方法 ,不如將參考單元及陣列單元維持在相同的偏壓狀況下, 如此降低了過程改變對參考及陣列單元輸出的效應。因為 Vcc如所讀取的電壓般被相同地用在參考單元及陣列單元 的閘極,在參考單元及陣列單元輸出之間的工作餘裕大體 上不隨Vcc改變而改變。為確保臨界電壓值的改變不隨溫 度改變,陣列單元及參考單元亦最好如核心單元一般被包 括在同一積體電路中。 圖式簡菫說明 本發明將藉助所附圖式作進一步之詳細說明,所附圖 示有: 圖1顯示一種使用感測比方法之記憶體陣列電路以為 參考; 圖2顯示單密度、3/2密度及雙密度記億體所霈之參 考位準; 圖3顯示一使用餳壓閘極方法之記憶體電路以為參考 圖4顯示一陣列單元,配合着本發明之用來讀取該陣 列單元之可程式設定參考單元; 圖5顯示用以程式設定陣列單元和參考單元之電路方 塊圖,該參考單元用於程式設定及讀取陣列單元之過程中 ^.......................玎................…線' (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) Ί A6 B6 Z示制顯 明 6 發圖、 五 之 34-B 設 所 列 il St 體 億 記 度 密 2 / 3 於 用 明 發 本 元 單 考 參 金 黃 及 元 單 考 參 之 ; 列 例陣 施考 實參 的中 路 ¢0 電圖 考示 參顯 定 7 設圖 式 程 圖 路 li 之 路 電 數 計 考 參 中 6 圖 示 ; 顯 圖 0〇 路圖 的 圖圖 示 示 顯顯 ο 11 圔匾 8 6 圖 ; 路 路電 電之 器路 存電 暫考 位參 移衝 之缓 用料 所資 中中 (請先閲讀背面之注意事項再填寫本頁) 圖圖 示 示 顯顯 1 2 11 1Χ 圖圖 6 6 圖圖 路路 霞 tVaj 之之 路路 I Be 壓壓 儸偏 測考 感參 中中 圖圖 示 示 顯顯 3 4 11 11 圖圖 6 6 -*?爾 的1 之 中 ; 其 圖器 路大 電放 之置 路前 I 霄 择 測« 感的 考用 參所 中中 路 霞 {3Γ 的 1 之 中 其 器 大 放 測 感 的 用 所 中 6 圔 示 顯 及15 以 圖 路 it 2ST 取 讀 來 用 中 明 發 本 著 接 I 遘 ο ο 4 元 單 列 陣 示 顯 4 圖 至 11 I 2 ο 4 元 單 考 參 定 設 式 程 可 的 ο ο 4 元 單 列 藉 擇 選 字 在 址 位 字 該 ο ο 4 元 單 列 BP 网 取 讀 而 址 位 字1 用 應 由
路 tpBT 元 單 列 陣 至 L E S V 壓 擇 選1 供 提 以 « 编 經 中 -裝 •訂 -線( 經濟部中央標準局員工消费合作社印製 該 ο 極 閘 極 閘 可” 選EL為 S I * 題 〇 檩 ο 4 至 案 誚 申 2-利 40專 元國 單美 考是 參或 於DD 用V 樣 J 同VC 壓是 電以 擇 的的
U η a V ο 壓 ο ο e e t g r ο η θ s 極 閘 壓 升 的 示 掲 中 S e a 於 人 明 發 之 明 發 本 由 案 該 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐) 8 A6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明(9 ) 1993年12月1日提出申請,在此作為參考。陣列單元400 的輸出和本發明中的參考單元402-1至402U-1)之一或多 値輸出連接,並至比較電路406。比較電路40 6输出一信號 指示出陣列單元400的狀態。 雖然陣列單元400被表示為一具有可程式設定臨界電 壓之浮動閘棰的電晶體,陣列單元400亦可為一具固定臨 界電壓之唯讀記億(ROM)電晶體。陣列單元40 0儲存η傾表 示狀態之晦界電壓值的其中之一,如圖2中3/2密度單元 的0 0狀態,0 0.5狀態或1 1狀態。 參考單元402-1至402-U-1)各有一儲存電荷之浮動閘 棰,可程式設定而定出一參考臨界電壓值。η-1個參考單 元全被使用,其中各參考單元被程式設定至一連鑛的饞界 電壓位準,如圃2中3/2密度單元的狀態Α和Β。藉由將參 考單元402-1至402(n-l)及陣列單元400作同樣瘺壓,並應 用相同的電壓Vsel至其閘極,使參考單元402-1至402-(n-1)之臨界電壓可與陣列單元400之臨界電壓相較。 應用遴擇電1873£1^時,比較電路406藉由將陣列單元 400之输出和參考單元402-1至402-U-1)之輸出相較比較 該等臨界電壓。比較電路406之典型電路可見於Barks所申 請之美國專利Ho.5,218,569標題為”Electrically Alterable Nonvolatile Memory With N-Bits Per Memory Cell",及 Sheppard 所申請之美國專利 No.4 ,495, 602標題為"Multi-bit Read Only Memory Circnit",該 二案皆被納入參考。比較電路40 6輸出之比較結果為一具 (請先閱讀背面之注意事項再填寫本頁} 裝 .訂 本紙張尺度適用中國國家標準(CNS)甲4规格(210x297公釐) 9 五、發明説明(j 〇 A6 B6 儲 單 列 40陣 元 將 單以 列用 陣接 由連 可路 被電 能 該 元 , 位圖 等 。塊 該認方 , 確的 號所路 倍態電 位狀一 數壓示 之電顯 元界 5 位臨圖 個之 數存 元 單 考 參 之 明 發 本 和 ο ο 4 元 至 1Χ I 2 ο 5 及 \—/ IX i η /ι\ I 2 ο 4 至 至 IX- 2 ο 4 元 單 考 參 之 明 發 本 而 定 設 式 程 η 至 元 單 列 it 释 將 於 5 用路 1 電 02證 驗 定 2 設 50式 及程 元 單 列 i 释 ο 定 設 式 程 ο ο 參 而 定 設 式 程 ο ο 4 元 單 列 it 將 以 用 定 設 式 程 元 單 考 參 將 以 用 6 ο 值 壓 電 界 臨 之 定 設 式 程 可 路具 電-η 證02 驗 定 設 2 式50 程元 元單 單考 考參 5 至 式 程 (請先閲讀背面之注意事項再填寫本頁> 為態 3 值狀如 各 ο , 定 〇 態 設的狀 η 中 1 其或 之態 中狀 態 5 狀ο 個 ο 態 狀 的 中 計 設 度 密 元 單 度 密 2 / 3 中 2 圖 如 種 態 Β 狀和 的 間 之 態 狀 等 該 在 元 單 考 參 由 可 .裝 2 ο 4 至 存 儲 4 ο 5 路 證 驗 定 設 式 程 元 單 列 辜—1 定 設 式 程 ο ο 4 元 單 列 I 释 將 以 極 汲 和 極 閘 的 Ο 設 40式 元程 單元 列單 陣列 至陣 接 ο .1 18 ,、ΤΓ 元 單 考 參 至 接 wwii 遘 亦 出 輸 的 元 單 考 50參 路及 電列 證陣 驗 較 BOQ 定比 以 極 汲 的 Π- 2 ο 5 至 元 單 列 Μ 將 否 是 定 決 而 列 il 阔 的 法 方 元 單 度 密 多 定 設 式 程 合 結 ο 了 定 經濟部中央標準局員工消費合作社印製 由 述 前 在 路 BE 型 典 的 路 i !pBT 證 驗 設定 式設 程式 地程 當元 適單 利 專 國 之 2 中 9 6 證 驗 定 設 式 程 元 單 考 參 2 ο 4 至 T- I 2 ο 4 元 單 考 參 i / 以 極
I 0 申 所 S 汲 和 極 蘭 等 該 ίο至 "妾 描接 J4I .ii 及 6 示50 顯路 已電 元 單 考 參 和 至 路 »1 證 驗 定 設 式 程 元 單 考 參 該 ο 定 設 式 程 能 使 以 壓 證 驗 並 定 設 式 程 應 供 來 法 方 統 傳 用以 使 得 06元 13 單 考 參 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) ^02479 A6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明(11 ) 程式設定。該參考單元程式設定驗證電路50 6更使用一種 利用偏壓閘極方法之電路來偏壓有關非程式設定單元之各 値參考單元,以驗證適當的程式設定。電路更提供依序通 過各參考位元以致能被程式設定之參考單元之一適當的位 元線及字線。 製造者最好是在測試時利用參考程式設定-驗證電路 506將參考單元程式設定,如此Vcc和溫度維持在嚴格的容 許度内,以消除在利用鴒壓閘楠方法設定參考臨界電壓時 的改變。稍後在較鬆之Vcc和溫度容許度内,利用陣列程 式設定驗證電路504將陣列單元程式設定。 圖6顯示本發明之程式設定參考電路的一實施例,此 是為圖2中之3/2密度記慷陣列所設計。圖6包括組成圖 5中之參考單元程式驗證電路,結合包含欲被程式設定之 參考單元的參考陣列600的各組件。為了減少需用於將參 考單元程式設定之電路的數量及複雜性,圖6中的電路設 計為一次行一個參考單元程式設定。 _6的電路中包括程式設定驗證信號電路602,該電 路在收到一 PRREF信號之際指出該等參考單元將被程式設 定,其交替産生程式設定及驗證信號,將各參考單元程式 設定。在程式設定供應如信號VPR0G期間,一程式設定電 壓用至參考單元的汲極。一信號VPX交替承載一程式設定 電壓及一驗證電壓至一參考單元的閘極以使該參考單元程 式設定。在讀取或驗證陣列單元之程式設定期間,VPX承 載一讀取電壓。在驗證期間,宣稱一信號VERIFY。在程式 ^........-..........…-可..............................^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標準(CNS)甲4規格(210x297公釐) 經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明(12 ) 設定期間,宣稱一信號PGM。用於將一單一浮動閘極記億 單元程式設定之傳統電路可用來提供程式設定驗證信號電 路602。如此之傳統電路在先前討論過,由Banks所申請之 美國專利No.5,218,569中有所描述。 為順序通過所有的參考單元並引導程式設定及驗證電 壓至一選出的單元,提供一控制邏輯,使能有適當的參考 位元線及參考字線。該控制邐輯由一參考計數電路604結 合一些混合邏輯所組成。參考計數電路604在收到PRREP信 號之際,便開始順序排列,並提供一行倍號(C 〇 L 〇 - C 0 L 3 ) 及一列信號(R0W0-R0W5)以指出那一個參考單元應接收程 式設定及驗證電壓。當一信號RDS0-RDS03及VERIFY被提供 而指出前一單元己適當地程式設定,參考計數電路604顒 序排列至下一値參考單元位元。 資料级衡參考電路606及感測锔應電路608將參考計數 電路604以解碼行及列信號输出,以提供程式設定及驗證 電壓至一選定之參考單元。該資料緩衝參考電路606在收 到PRREF及PGM之際,便將行信號(C0L0-C0L3)解碼以將參 考位元線(REPBL0-REFBL3)其中之一上的程式設定電壓信 號VPR0G引導至參考陣列其中一行參考單元的汲極°該 感測偏颸電路608,在收到PRREF後,便將列信號(R0W0-R0W3)解碼,以將參考宇線(REFWL0-REFWL5)其中之一上的 程式設定及驗證電壓信號VPX引導至參考陣列其中一列 參考單元的閘極。在一陣列單元之讀取或驗證期間,感濟1 偏壓霣路608亦接收一鑛取信號以供應至所有的字線。 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐) 1 ϋ " f...............................................................裝;....................ΤΓ.....................象 (請先閲讀背面之注意事項再璜窝本頁) 經濟部t央標準局貝工消费合作社印製 A6 B6五、發明説明(13 ) 在陣列單元之程式設定期間,該感測禳壓電路6〇8接收PGM 而停止作用。 參考陣列600之其中一個位元提供作為将該等參考位 元程式設定的參考單元。該位元稱作黃金參考單元。為了 要利用《壓閘極方法偏壓黃金參考單元的閘極,參考 霉路610所提供的多個電阻比其中之一可連接在通至黃金 參考單元之蘭槿的主宇線(easter word line; MSTRWL)。 參考鴒鑒電路610其電阻比之挑選由參考計數電路604送出 的行倍號(C0L0-C0L3)所控制。 為驗證一參考信號是否已適當地程式設定好,該程式 設定參考電路包括參考感澜電路612,叠接前置放大器 δ 1 4 ,及感測放大器6 1 6。當V E R I F Y及P R ϋ E F被宣稱,該參 考慼測電路612將行信號(C0L0-C0L3)解碼,以提供一驅動 (enable)信號(REFSEN0-REFSEN4)來驅動電路614之適當盤 接前置放大器及電路616之感測放大器。連接霄路614中被 驅動之叠接前置放大器以接收被程式設定之參考單元的位 元線(REFBL0-REFBL3)的電流,而提供一受驅動的參考單 元输出電壓(SAREF0-SAREF3)。連接另外一電路6 14的畳接 前置放大器,以在收到了驅動信號UEFSEH0-REFSEN4)時, 接收黃金參考單元之位元線(G0LBL)的電流,以提供一黃 金參考單元輸出電壓(S A R E F 4 )。電路6 1 6中受驅動的感測 放大器將受驅動之參考單元輪出霉懕(SAREF0-SAREF3)與 黃金參考單元输出電壓(SAREF4)相比較,然後输出一信號 (RDS00-RES03)指出該受驅動之參考單元輪出電壓及黃金 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) Γ3~ ' ............................................................ ............裝......................訂.....................C f請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明(14 ) 參考單元輸出電壓是否大體相等。 圖6中組件的詳細電路顯示在其後的圖式中,後面将 作描述。 兹者陲别600 _7顯示圖6之參考陣列600中的參考單元及黃金參 考單元的電路。字線(REFWL0-REFWL5)連接至參考單元的 閘極,而位元線(REFBL0-REFBL3)連接至參考單元的汲極 。該等參考單元具有可程式設定一預定臨界電壓值的浮動 閘極。 如八位元輸出之3/2密度設計所需,圖6的電路包括 總共二十四個參考單元。如見圖2中3/2密度設計值,需 要四個參考單元提供四値參考單元位元線輸出至一陣列單 元。二參考單元提供在讀取以決定一陣列單元之臨界電壓 狀態期間所需的參考狀態A和B值。另外二個參考單元提供 驗證一陣列單元適當的程式設定所需的0 0狀態及0 〇.5 將態等值,而1 1狀態為未程式設定狀態。至六値相異陣 列單元的四锢位元線輸出之六種不同組合,需由四個參考 單元之六種組合提供,以提供一八位元輸出。3/2密度設 計使用六個陣列單元以提供一八位元输出,因為每個陣列 單元儲存三種可能狀態之其一,而非如單密度中的二種可 能狀態,只裔六掴單元來餘存用來表示八位元的可能值。 圖7的電路更包括有一字線(MSTRWL)連接及一位元線 (G0LBL)連接的黃金參考單元。該黃金位元具有一 uv消除 浮動閘極維持非程式設定。圖7的參考單元最好如使用該 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) ΓΤ ........—....................................................................裝....................訂...........i-c (請先閲讀背面之注意事項再填寫本頁> 30^479 A6 B6 經濟部中央橾準局貝工消费合作社印製 五、發明説明(15 ) 等參考單元以程式設定及讀取的陣列軍元,作為同一積醱 電路上的核心單元,以使參考單元及陣列單元之間的變異 不随溫度及遇程改變。 珐老計黻當路B04 圜8顯示圏6中之參考計數電路604的電路圆。為提 供一計數器,圖8的窜路包括多偏移位暫存器801-806。 為使計數同步,將VERIFY信號用於移位器801的CLK輸入, 及經過一反相器810用於移位器801的CLKB输人。RDS00_ RDS03信號由NOR閘812及反相器814接收並作OR番擇,以提 供移位器801的DATA输人。當驗證了 一位元已程式設定, RDS00-RDS03信號的其中之一將被宣稱,使得移位器801的 Q及QB在VERIFY倍號的下降邊線交換狀態。 移位器801的0及QB输出分別接至移位器802的CLKB及 CLK输人。此外,移位器802及803的Q及QB输出分別接至移 位器803及804的CLK及CLKB輸人,同時移位器802,803及 804的QB输出反餓至各自的DATA輸人。移位器802,803及 804的Q及QB输出各自造出QB〇, «Π, 〇10,Q2RQ20输 出。該01及Q2输出逋接至接到移位器805之CLK輸入的 HAND閘816,同時該NAND閘816的輸出經過反相器818連接 至移位器805的CLKB輪人。該移位器805的Q及0B輸出連接 至移位器806的CLK及CLKB輪人,同時移位器805及806的 QB输出反饋至其各自的DATA输人。移位器804及805的Q及 QB输出各自形成Q3,QB3,Q4及QB4輪出。 為提供R0W0-R0W5及C0L0-C0L3等輸出信號,提供了如 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐) 1 5 裝......................訂.....................象 (請先閲讀背面之注意事項再填寫本頁) A6 B6 經濟部中央標準局貝工消費合作社印製 五、發明説明(16 ) 連接至移位器802-806之Q1-Q4及QB1-QB4輸出的邏輯電路 。如所示,邏輯霉路820連接至數艏Q0-Q2及QB0-QB2輸出 的組合以順序排列通過列位元U0W0-R0W5),同時連接至 邏輯電路82 2的Q3, QB3, Q4及QB4輸出之組合控制被驅動 的行(C0L0-L0L3)進行資料更新。 為了在進入程式設定參考模式之際重設該等移位暫存 器,移位暫存器801, 805和806之重設端建接以接收經過 反相器810的PRREP信號補充。此外,在進入程式設定參考 模式之際,移位暫存器802-804接收經過NAND閘824的 PRREF信號補充。當被驅動之行進行資料更新時,《AND閑 8 16的输出更經過NAND閘824而連接以重設移位暫存器80 2-804 〇 匾9顙示圖8中的移位暫存器80 1 -806的霉路。圓9 的移位皙存器包括二個閂(latch)902及904。電晶體906具 一電流路徑,將DATA輸入信號網合至閂902的輪人。霉晶 體906具有連接至CLK信號的閘極。閂902之输人更經遇電 晶體908而接地,該S晶體90 8具有連接至RESET輸入的閑 棰。電晶艨910具有一電流路徑,將閂902的输出網合至由 CLKB輸入連接其闞極而加以控制的閂904。問9 0 4的输入更 經過由RESET輸人控制的電晶體912而連接至Vcc。R 904的 输出提供了該移位器的Q輪出,同時QB輪出是由問904的输 出經過一反相器914而提供。 咨料锞衝兹者鬣路6立止 圖10顯示圖6中的賫料緩衡參考電路606的電路圖。 本紙張尺度適用中國國家樣準(CNS)甲4規格(210X297公釐) 1~6 裝...................可.....................泰 {請先閱讀背面之注意事項再填寫本頁} 經濟部中央標準局貝工消费合作社印製 A6 B6 五、發明説明(17 ) 圖10的m路在進入程式設定參考棋式時接收PRREF信號, 來自程式設定驗證信號電路602而指出一程式設定信號被 匾用的PGM信號,以及來自圓6所示之參考計數電路604输 出的C0L0-C0L3信號。該PRREF及PGM信號和各C0L0-C0L3信 號一起連接至各個HAND閘1001-1004,以在PRREF, PGM及 一鋇別的C0L0-C0L3输人動作時,驅動缓衝器1011-1014其 中之一。當其値別的缓衝器被驅動時,缓衡器1011-1014 自圖6中的程式設定-驗證信號電路602接收高《壓VPR0G 信號,並把VPR0G提供給一健別的參考單元位元線( R E F B L 0 - R E F B L 3 )。當無 V P R 0 G 供應時,該 R E F B L 0 - R E F B L 3 输 出呈現一高阻抗。 缓衝器1011-1014具有相同的電路,故将只描述緩衝 器1011的電路。緩衝器1011在P -型通道電晶體〗022的閛棰 接收一來自NAND閘1001之输出的選擇輪入信號,該電晶髏 1022具有一電流路徑將VPR0G耦合至REFBL1。因此,當未 遘揮該缓衝器時,電晶體1022在線REPBL1上提供一高阻抗 输出。一 η-型通道電晶醭1 024連接在電晶體1022的閘棰和 NAHD閘1001的輸出之間,而該電晶體的閘極連接至VPR0G, 以在萬一 VPR0G降至低於Vcc時,提供保護。由於VPR0G具 一明顯高於Vcc的值,為防止VPR0G的反饋,一其闞極連接 至Vcc的η-型通道電晶體1026連接在電晶體1022的閘極和 NAND閘1001的输出之間。另一 Ρ -型通道電晶體1028將 VPR0GSJ合至電晶體1022的输入,以確保緩衝電路在 未被選擇時,電晶體1022維持斷路。電晶醱1〇28具有一由 ................................................................一......................^.......................玎.....................I (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CHS)甲4规格(210x297公釐) 經濟部中央樣準局貝工消费合作社印製 A6 B6 五、發明説明(1 8 ) 反相器1030所控制的閘極,反相器1〇3〇具有一輸入連接至 電晶體1 0 22的輪入,並由vpR〇f^窿電源。如國1〇及其後 圖式所顯示,有~祈線連接電晶體的汲極與源極如同電 極《11022,此指〜p型通道電晶鱧,但n型通道電晶體則無 析線。 感潮福壓 圖110顯示圖16中之感澜鴒壓霉路608的電路園。當進 入程式設定參考棋式,國110的電路接收pRREMg號以及 接收由鼸6中之參考計數電路604输出的R0W0-R0W5倍號。 該PRREF信號連同各摘R0W0-R0W5信號連接至各^NANDfc() 110卜1106的输入,以在當PRREp信號及一倨別的R〇w〇_ R0V5输人動作時,驅動緩衝器nil-1116的其中一個。缕 衝器1111-1116_流自圖6中之程式設定驗證信號電路602 接收在VRX之上的程式設定及驗證電壓,並將νρχ繙合至一 餹別的參考單元字線(REFWL0-REFWL5),在其缓衝器被驅 動時。典型上未被選擇的字線是接地的。 在進入讀取或驗證模式時,圖110的電路更接收一 READ信號以決定一陣列單元的狀態。PGM信號亦經過反相 器1108而被接收,用來指出VPX信號未被應用以將一陣列 單元程式設定或消除。更有通過反相器1109的PRREF信號 之接收,以指出參考單元的驗證未發生。該READ信號及反 向器1108和1109的输出供至HAND閘1110的輸入。在讀取一 陣列單元期間,缓衝器1U1-1116接收一 ®VPX之上的讀取 或驗證電壓,並將VPX信號供至所有的參考單元字線( …. .................................................................裝......................訂...................:泰 {請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐) 18 A6 B6 經濟部中央標準局貝工消费合作社印製 五、發明説明(19 ) REFWL0-REFWL5)〇 缓衝器111卜1116具有相同的電路,故將只描述缓街 器1111之11路。级衝器1111在NAHD閘1118之输入接收一來 自HAND閘1101及1110之輸出的選擇输入信號。NAND閛 1118的輸出經遇反相器1120供至由電晶醱1122及1124組成 的反相器之輪入。反相器1122, 1124提供REFWL0倍號。上 拉電晶體1122在反相器1120输出為低時,將VPX信號級合 至REPWL0输出。下拉電晶醱1124在反相器1120輪出為高時 ,將REFWL0輸出網合至地。電晶體1126具有一連接在VPX 及反相器1122, 1124输入之間的電流路徑,並具有一連接 至REFWL0输出的閘極,以確保在缓衝器1111未被遘擇時, 電晶體1122為斷路。由於在程式設定期間,vpx具有一明 顯高於Vcc的值,為防止反鑲,一 η-通道霉晶體1128連接 在反相器1122, 1124的输入及反相器1120的输出之間,該 霄晶體並具有一建接至Vcc的閘極。 金者雷路610 圖12顯示圖6中之參考槭壓路610的電路圓。W12的電 路接收由團6中之參考計數電路604所输出的C0L0-C0L3信號 。C0L0-C0L3經過反相器121 1-1214連接至P-型通道電晶醱 1201-1204的閘極,以按照C0L0-C0L3信號之蘧擇,將一罨 阻比網合至黄金參考單元之閘棰MSTRWL。該電阻比是由分 別在一傾接一僱的電阻1221-1225和MSTRWL之間的電晶體 1201-1204之電流路徑所造成。 如先前討論的,圖12的電路利用锚壓閘棟方法來驗證 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐) _ …::.....................................................^ 裝......................訂.....................良 (請先閲讀背面之注意事項再填窝本頁) 經濟部t央標準局員工消费合作社印製 A6 B6 五、發明説明(2〇 ) 參考單元有杏被適當地程式設定。該镰壓閘極方法將一電 阻比網合至黃金參考單元的閘極,並將黃金參考單元之輸 出比較一程式設定之參考單元的輪出,以決定該參考單元 的浮動閘極是否被充電至一適當的臨界電壓位準。該方法 利用根據M0S電晶體飽和公式ID = K(VGS-Vt)2,該黃金單元 將會飽和的事實,因此利用一電阻比將閘極電壓Vgis降低 至一固定數值,將提供一與被程式設定之參考單元相等的 電流至一所要求的臨界電壓值Vt。 例如,利用偏壓閘極方法,如果在可程式設定臨界電 壓值之一艏最大範圍4.0V至1.8V中,要求臨界電壓之間要 有一 .55V的差值,圖2所示的3/2密度陣列中,四値參考臨 界電壓值將被程式設定在3.45V, 2.90V, 2.35V及1.80V。 為將第一個參考單元程式設定至3.45V,選擇一電阻比以 在VCC— . 55V偏壓黃金參考單元閘極。不同的電阻比被陸 鑛選擇來鵂壓黃金參考單元的閘極,以將其餘的參考單元 程式設定。泣意,如先前所討論的,因為使用偏壓閘極方 法,程式設定的臨界電壓會随著Vcc改變而彼此改變,故 製造者最好在測試時作程式設定,以維持Vcc在嚴格的容 許度内。同樣地,為確保臨界電壓彼此保持不變,製造者 較願把溫度控制在駸格的容許度内。 兹老威瀨當路612 圖13顯示圖6中之參考感測電路612的電路園。圖13的 電路提供一驅動信號UEPSEN0-REPSEN4)以驅動電路614的 #接前置放大器及電路616的一感測放大器,以驗證現在 一 :: 裝:—訂 —:良 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐) 20 A6 B6 302479 五、發明説明(21 ) S擇的參考單元是否有適酋地程式設定好。該R E F S Ε Ιί 0-REFSEN4信號在VERIFY被宣稱並收到PRREP信號時被提供。 為保存電力,來自參考計數電路604的行信號(C0L0-C0L3) 被用來選出只有必要的REFSEN0-REFSEK4輸出,以驅動用 來驗證所選擇之參考單元是否被適當地程式設定的鲞接前 置放大器及感澜放大器。 圓13的電路在NAND閛1 302的输人接收VERIFY及 PRREF信號。該NAND閘1302的輸出,連同各镧經遇反相器 1321-1 324的(:010-(:01^3信號,分別連接至《01{閘1311-1314的输人。該等1<01?蘭1311-1314的输出提供1^「5£«0-REFSEN3输出倍號。N0R閘1311-1314的输出更經由N0R閘 1 3 2 6及反相器1 3 2 8作0R選擇,以提供一 REFSEN4信號,該 信號用來在REFSEN0-REFSEN3信號其中之一動作時•堪動 連接至黃金參考單元的纒接前置放大器。 叠接前譽放大器614 圖14顯示在圖6中叠接前置放大器614所用之該等β接 前置放大器其中一個的電路圖。圖6之II接前置放大器 614包括五個如圖14所示的疊接前置放大器。四個叠接前 置放大器用來接收各個位元線輸出REFBL0-liEFBL3,並且 另一叠接前置放大器接收G0LBL輸出。該等《接前置放大 器在驗證過程期間,將一接收自位元線的電流轉換成輸出 霣壓SAREF1-SAREF4。各疊接前置放大器分別自參考感测 電路612接收一驅動信號REFSEN0-REFSEN4以如前述般驅動 驗證過程。
本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐) 2T .......................................... .........ί.…袭.......................TrIt (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作杜印製 經濟部中央標準局員工消費合作杜印製 A6 B6 五、發明説明(22 ) 如所示,圓14的電路接收代表一特定的位元線信號( REFBL0-REFBL3或 GOLBL)的一储 REFBLi信號,及代表一 REFSEN0-REFSEN4驅動信號的一個REFSENi信號。输出 SAREFi是代表特定的SAREF0-SAREF4倍號输出。圖14中之 β接前置放大器由具有一連接、SAREFi输出之汲極的叠接 電晶體1 402所提供。 該前置放大器是由REPSENi之互補所驅動,此 REFSEIU是經遇反相器1408而供至一驅動霣晶體1404的閛 極所提供的。該醍動電晶體1404是在Vcc和SAREFi输出之 間,和一 η -型通道位準移位電晶體1418及一 P -型通道負載 電晶體1406串接在一起。為叠接電晶體1 402提供镉 REFSENi的互補信號更經過反相器1408而供至切換霣晶體 1410的閘極。電晶體1410是在Vcc和疊接電晶體1402的閘 棰之間,和一反餾負載電晶體1 42 0串接在一起。為使前置 放大器在不提供REFSENi的互補信號時不動作,提供一其 閘極連接至反相器1408之輪出的η -型通道切換霉晶體 1412,以將叠接電晶體1 402的閘極縝合至地。 該REFBLi信號經過一電晶體1414而供至曼接電晶體 1402的源極,以在SAREFi輸出被放大。當前置放大器動作 .............................................................(.....................^.......................ΤΓ.....................4 (請先閲讀背面之注意事項再填寫本頁) 時 艤 瞪 MB 晶 i QiSr R 受 極 閘 的 晶 i 由 0 而 進 ο 動 0 理 所 體 晶 電 接« 該 自 來 由 壓 偏 之 2 ο 4 11 體 晶 電 接« 具體 6 ! 1 晶 14電 體至 晶接 電連 〇 極 供汲 提一 所 , 饋極 反源 的的 極02 源1.4 之體 2 1 ο 晶 4 i 1 霉 棰 源 的 地 接 一 有 ο 4 至及 接以 連極 極閘 閘的 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) 22 ^0^479 A6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明(23 ) 威消I协女戡filfi 園15顯示用於園6中之感澜放大器616的其中一餹感測 放大器電路。_ 6的感澜放大器616包括四倨如圖15所示的 感測放大器。該等四僱感測放大器是用來比較一受_動之 參考單元輸出電壓(SAREF0-SAREP3)與黃金參考單元輸出 電壓(SAREF4)。感測放大器输出信號(RDS00-RDS03)指出 一被程式設定之單元是否被完全程式設定好。 如所示,圖15的電路接收來自一被遘定之參考單元, 而代表一特定叠接前置放大器輸出(SAREF0_SAREP3)的一 個SAREFi信號,及一來自連接至黃金參霣路之畳接前置放 大器的一侮SAREF4倍號。該_15的電路更接收代表一 REFSEN0-REFSEH3驅動信號的REFSEHi信號,並輪出一 RDSOi信號代表一特定的RDS01-RDS03输出。 圈15中的感測放大器是一個由REPSENi信號_動的撤 分放大器1500。該感澍放大器比較SAREPI&SAREF4信號, 並當SAREFi之信超過SAREF4時,輸出RDSOi信號。 儘管本發明已在在上述詳細描述,此純為指導一在該 領域中具一般技術之人如何製造及使用本發明。許多修正 將歸入本發明的範疇之内,而此範疇由後述之申請專利範 園所界定。 {請先閲讀背面之注意事項再填寫本頁) .裝 本紙張尺度逋用中國國家標準(CNS)甲4规格(210X297公釐)
Claims (1)
- 7 7 7 7 A B c D 經濟部中央標準局貝工消費合作社印製 六、申請專利範® 1. 一種參考電路,用以決定在記憶陣列中之一陣列單元 所儲存之多锢可能狀態中之一狀態,該參考電路包括: 一可程式設定參考單元,該參考單元具有一浮動 閘極儲存一程式設定至預定位準之電荷。 2. 如申請專利範圍第1項之參考電路,其中該參考單元及 陣列單元大體上有相同之偏壓。 3. 如申請專利範圍第1項之參考電路,其中供應至陣列單 元之閘極以決定該陣列單元所儲存之狀態的選擇電壓, 亦供應至參考單元之閘極。 4. 如申請專利範圍第3項之參考電路,其中當該選擇電壓 改變時,在多個可能的陣列單元狀態之間的工作餘裕 大體上並不改變。 5. 如申請範圍第1項之參考電路,其中參考單元及陣列單 元如核心單元般被包在單一積體電路上,以致參考單 元及陣列單元大體上具有相等的熱擴散速率。 6 . —種記憶體,包括: 一陣列單元,具有一閘極,一輸出,及一設定至 η個陣列臨界電壓值之其中之一的陣列臨界電壓值; η-1個可程式設定參考單元,每舾參考單元具有一 閘極,一輸出1,及一浮動閘極儲存有電荷以允許一參 考臨界電壓值可被程式設定,各個參考單元具有其參 考臨界電壓值,該值被程式設定在η個陣列臨界電壓值 之其中相鄰二個不同值之間; 一選擇器,用以供應一選擇電壓至陣列單元的閘 24 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁) •裝. 訂. •綠· D7 六、申請專利範® 考 參 及 出 輸 的 元 單 列 il 收 及接 以以 合 極鍋 閑’ 的置 元裝 單較 考比 參 一 及 極 出 指 以 。 號留 信保 一趴體 双一兀億 提單 β 置列>8 之 裝陣 i 項 較為 6 比者第 該何圍 > . 範 出中利 輸值專 的壓請 元電申 單界如 個 η 臨考 列參 陣 定 設 式 程 可 中 其 壓 槭 之 同 相 有 上 體 大第 元圍 單範 列利 陣專 及請 元申 單如 8 體 億 記 之 項 之 元 單 列 I 於 用 中 其 極 閘 之 元 單 考 參 定 設 〇 式值 程之 可同 於相 用有 和具 , 上 壓體 電大 擇壓 選電 的擇 極選 閘的 豔 憶 記 之 項 6 考 參 定 設 式 程 可 中 其 路有 電具 體上 積體 之大 一 元 單單 在列 包陣 被及 般元 元單 單 考 心參 核定 第如設 圍元式 範單程 利列可 專陣致 請及以 申元 , 如單上 9 — 輸 項 〇 6 元 率第單 速圍列 散範陣 擴利在 熱專 , 的請時 同申變 相如改 值 之 壓 f -Ip? 擇 選 當 中 其 體 億 記 之 作Η 的 間 之 出 輸 元 單 考 參 及 {請先閑讀背面之注意事項再填寫本I·) 經濟部中央標準局員工消費合作社印製 有 存 儲 棰 閘 動 ., 浮值 1 壓 及電 極界 閘臨 一 列 有陣 : 具 一 括 ,.定 C 包元設 變 ,單式 不體列程 持億陣許 維記一允 裕種 以 餘一 荷 有 具 元 單 考 參 定 設 式 程 各 元 單 考 參 定 設 式 程 個 η 參 定 設 式 程一 許 允 以 荷 有 存 辯 極 蘭 M3 浮 及 極 閘 定 設 式 程 被 值 壓 a— 界 臨 考 極 閘1 有 具 元 單 考 參 取 讀 各 元 單 考 參 取 讀 個 11 - η 考 參 取 讀一 定 設 式 程 許 允 以 荷 Be ipc 有 存 儲 極 閘 肋 浮1 及 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 25 D7 六、申請專利範面 經濟部中央標準局貝工消費合作社印製 設is#式考g相 及界 及自 等來定 壓 式參 式^程參£^二 定臨π 極來 該用1電 程定 程I:,的及g在 設列 閘及 及出彼 證 或設 用Iπ同定 U 定 式陣 #.,的出 出指中 驗 取式 使Η不設 W設 程到。止元輸及輸號 考。讀程。 替考種式將式 用直 為單元以元信 參者當等壓 交^¾η程以程 使,㈣等列單.,單一厂 中少中該偏 來定成用Τ3,值;替極 相陣列出列供 其為其,之 用設定使 1 壓間交閘 Μ 壓至陣輸陣提定 ,動,元同 ,式設替單電之,動式電壓一元該置 體變體單相 置程式交考界值置浮 _ 界電到單收裝 憶壓億考有 裝frcg及U臨壓裝的η臨擇得考接較程 記電記參上 證等元以取考電證元由考選以參以bb阔 之證之取體 驗該單,讀參界驗單和參一,取合該n1¾驗1¾讀大 定於考值1®取臨定列至定應極讀繙,的11列11等元 設壓參壓1Ί-讀考設陣定設供閘的,出元第陣第該單 式電定電等之參式於設式-的元置輸單 圍較圍,列 ;程證設界該元定程壓式程器元單裝元列 範顯範元陣 值考驗式臨於單設列電程之擇單考較單陣 利明利單該 壓參考程考壓考式陣證被個選考參比考定 專值專列及 電一參ηβ參電參程一驗值一 一參取一參設。請一請陣元 界 及等定證取的 列壓的 取讀 取式個申有申定單 臨 定該設驗讀鄰 陣電定 讀各 讀程 一 如具如設考I ♦ · ! (請先閑讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 26 _ D7_ 六、申請專利範® 14.如申請專利範圍第11項之記憶體,其中用至陣列單元 經濟部中央標準局員工消費合作社印製 L 在 極 考在取。改輸 元元極 選 0¾.,證設式用驗 間 參包讀率壓元 單單汲 序-C、 元驗式程以一 之定被 ,速電單 考考其 順出7C,單定程全壓應 元 設般元散擇考。參參在 中輸#~考設替完電供 單式元單擴選參變的個接 元由^參式交被定間 考程單考熱當取不壓各連 單藉 & 的程之否設期 L 參- 參中心參的中讀持電之 B 考路 序一使是式證 取其核定同其,維界中EF參電 Ϊ 順應,元程驗 R 持 讀,如設相,出裕臨元 個數 一供極單一在 至 體元式有體輸餘之單 I 多計 — 下 ,閘考供及 及 用 億單程具憶的作元考 等考 i 至路的參提以 , 選 和。記列等上記元工單參 i 該參纟列電元該間 , 上值之陣該體之單的列個 W 在該*排號單證期極 體的項及致大項考間陣多 Ϊ , ,1 序信考驗定汲 大同 1 元以元 1 參之取等 ε 硌元丨順證參及設的 在" 壓相第單 ,單第定出讀該 電單 時驗定元式元 電有圍考上列圍設輸來 ,自 數考纟號定特單程單 0 信 擇具範參路陣範式元用置L':計參 W 信設該考在考 選壓利取電及利程單個裝FW括考的Roso式至參並參 的電專讀醱元專在列多定RE包參定 一RD程供定,定 ., 極擇請 、積單誚 ,陣將設一置一特及一 一以特好特壓 閑選申元一考申時及種式有裝 一號到 壓該定該電 之的如單單參如變出一程具該 出信收 電定設於證 (請先閲讀背面之注意事項再填寫本页) 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 27 經濟部中央標準局貝工消費合作社印製 ^0^479 B7 C7 ____D7_ 六、申請專利範面 一感測偏壓電路,接收ROW信號及程式設定驗證電 壓,並由ROW信號控制而將程式設定驗證電壓繙合至該 特定參考單元的REFWL連接; 一資料缓衝參考電路,接收C0L信號及程式設定電 壓,並由C0L信號控制而將程定設定電壓網合至該特定 參考單元的REFBL連接; 一黃金位元單元,具有一 MSTRWL連接在其閘極及 一 GO LBL連接在其汲極; 一參考槭壓電路,具有多個電阻比,各電阻比縝 合在一讀取電壓及MSTRWL連接之間,而由C0L信號所控 制;以及 一比較電路,接收C0L信號,驗證信號及該特定參 考單元之來自G0LBL連接的G0LBL信號和來自REFBL連接 的REFBL信號,並在驗證信號曦用時將G0LBL信號比較 REFBL信號,而當G0LBL信號大體上等於REFBL信號的電 釅時輸出RDS0信號。 18. 如申請專利範圍第17項之裝置,其中該等多锢參考單 元亦用於程式設定一陣列單元之臨界電壓值。 19. 如申請專利範圍第17項之裝置,其中該比較電路包含: 一參考感测電路,接收C0L倍號及驗證信號,並當 驗證倍號應用時輸出一 REFSEN信號表示該C0L信號; 一第一前置放大器,接收REFSEM言號及REFBL信號 ,並當REFSEN信號應用時,輸出一 SAREF電壓表示該 REFBL信號; (請先閲讀背面之注意事項再填寫本頁) *装· •訂· •綠· 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 2 8 經濟部中央標準局貝工消費合作社印製 A7 B7 C7 D7 六、申請專利範® 一第二前置放大器,接收REFSEN信號及GOLBL信號 ,並當REFSEN信號應用時輸出一 SAREPGB電壓表示 GOLBL信號; 一感測放大器,接收SAREF電壓及SAREFGB電壓, 並在該SAREF電壓及該SAREFGB電壓大體相等時,輸出 RDSO信號。 20.—種程式設定η値參考單元之方法,包括之依次步驟為 (a) 選擇η個參考單元中的第一個作為選定之參考單元, 及η個電阻比中的第一個作為選定之電阻比; (b) 锶合該選定之電阻比至黃金位元單元的閘極; (c) 使用一程式設定電壓,以增加儲存在該選定之參考 單元的浮動閘極的電荷; (d) 使用一參考驗證電壓至該選定之參考單元的閘極, 及經該選定之電阻比至該黃金位元的閘極,以製造 一選定參考單元輸出及一黃金位元單元輸出; (e) 比較該選定參考單元輸出及該黃金位元單元輸出, 並且如果該選定參考單元輸出沒有大致和該黃金位 元單元輸出相等,則進行到步驟(c ); (f) 選擇該等η個參考單元中之下一個建績的參考單元 作為選定之參考單元,及該等η個電阻比中之下一 個連鑛的電阻比作為選定之電阻比,而如果在該等 η値參考單元中的第η個參考單元尚未在前被選定, 則進行到步驟(b )。 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐)2 9 (請先閲讀背面之注意事項再填寫本頁) .装· •訂· •線· 六、申請專利範面 21. —種程式設定一陣列單元之方法,包括步驟有: (a) 在多個參考單元中選擇一參考單元,該參考單元具 有一浮動閘極儲存一電荷值代表陣列單元將被程式 設定; (b) 應用一程式設定電壓以增加儲存在該陣列單元之浮 動閘極上的電荷; (c) 應用一陣列驗證電壓至一參考單元之閘極及該陣列 單元之閘極,以造出一參考單元輸出及一陣列單元 輸出;以及 (d) 比較該參考單元輸出及該陣列單元輸出,而如果該 陣列單元輸出沒有大體等於該參考單元輸出,則進 行至步驟(b )。 22. 如申請專利範圍第21項之方法,其中是根據申請專利 範圍第20項之方法而程式設定該參考單元。 23. 如申請專利範圍第22項之方法,其中該參考驗證電壓 具一值,該值改變明顯少於該陣列驗證電壓。 24. —種讀取儲存η個陣列臨界電壓值其中之一的一陣列單 元之方法,包括步驟有: 經濟部中央標準局貝工消費合作社印製 (請先閑讀背面之注意事項再填窝本頁} 應用一謓取電壓至一陣列單元的閘極以産生一陣 列單元輸出; 應用該讀取電壓至多個參考單元閘極以産生各個 參考單元輸出,每値參考單元具有一浮動閘極儲存不 同的電荷,以允許一參考臨界電壓可被程式設定,每 連缠的參考單元具有其參考臨界電壓值,該值被程式設 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公菠)30 302479 A7 B7 C7 D7 六、申請專利範面 定在η個陣列臨界電壓值其中二個連缠不同的值之間; 及 以 提中 並值 、壓 出 r 界 輸臨 車陣 考個 參 η 等留 該保 及 一兀 出 單 輸列 元陣 單該 列出 陣指 該以 較號 比 信 1 供 範元考 。和 單參 個專列等 一 請陣該 那申該於 的如於用用 中 其 和 上 農 a·: (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 31
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/160,582 US5828601A (en) | 1993-12-01 | 1993-12-01 | Programmed reference |
Publications (1)
Publication Number | Publication Date |
---|---|
TW302479B true TW302479B (zh) | 1997-04-11 |
Family
ID=22577486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW083102080A TW302479B (zh) | 1993-12-01 | 1994-03-10 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5828601A (zh) |
EP (1) | EP0656628B1 (zh) |
JP (2) | JP3813640B2 (zh) |
KR (1) | KR100357444B1 (zh) |
DE (1) | DE69432452T2 (zh) |
TW (1) | TW302479B (zh) |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0675502B1 (en) * | 1989-04-13 | 2005-05-25 | SanDisk Corporation | Multiple sector erase flash EEPROM system |
US7071060B1 (en) | 1996-02-28 | 2006-07-04 | Sandisk Corporation | EEPROM with split gate source side infection with sidewall spacers |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
JP3336813B2 (ja) * | 1995-02-01 | 2002-10-21 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
FR2745114B1 (fr) * | 1996-02-20 | 1998-04-17 | Sgs Thomson Microelectronics | Memoire non volatile multiniveau modifiable electriquement avec rafraichissement autonome |
IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
KR100339023B1 (ko) | 1998-03-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 문턱전압을조절할수있는플래쉬메모리장치의센싱회로 |
FR2786910B1 (fr) * | 1998-12-04 | 2002-11-29 | St Microelectronics Sa | Memoire a grille flottante multiniveau |
KR100295361B1 (ko) * | 1998-12-30 | 2001-07-12 | 윤종용 | 불 휘발성 반도체 메모리 장치 |
FR2794277B1 (fr) * | 1999-05-25 | 2001-08-10 | St Microelectronics Sa | Memoire morte a faible consommation |
US6215702B1 (en) | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
JP3776307B2 (ja) * | 2000-04-26 | 2006-05-17 | 沖電気工業株式会社 | 不揮発性メモリアナログ電圧書き込み回路 |
US6490204B2 (en) * | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
US6396741B1 (en) | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
US6538922B1 (en) | 2000-09-27 | 2003-03-25 | Sandisk Corporation | Writable tracking cells |
US6449190B1 (en) * | 2001-01-17 | 2002-09-10 | Advanced Micro Devices, Inc. | Adaptive reference cells for a memory device |
US6538923B1 (en) * | 2001-02-26 | 2003-03-25 | Advanced Micro Devices, Inc. | Staircase program verify for multi-level cell flash memory designs |
US6466480B2 (en) * | 2001-03-27 | 2002-10-15 | Micron Technology, Inc. | Method and apparatus for trimming non-volatile memory cells |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
IL148960A (en) * | 2001-04-05 | 2005-09-25 | Saifun Semiconductors Ltd | Method for programming a reference cell |
TW504702B (en) * | 2001-04-13 | 2002-10-01 | Amic Technology Corp | Circuit and method for correcting overerased flash memory cells |
US6643169B2 (en) * | 2001-09-18 | 2003-11-04 | Intel Corporation | Variable level memory |
US6678192B2 (en) | 2001-11-02 | 2004-01-13 | Sandisk Corporation | Error management for writable tracking storage units |
EP1324342B1 (en) * | 2001-12-28 | 2008-07-16 | STMicroelectronics S.r.l. | Programming method for a multilevel memory cell |
US6975536B2 (en) * | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US6826107B2 (en) | 2002-08-01 | 2004-11-30 | Saifun Semiconductors Ltd. | High voltage insertion in flash memory cards |
US6963505B2 (en) * | 2002-10-29 | 2005-11-08 | Aifun Semiconductors Ltd. | Method circuit and system for determining a reference voltage |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US6992932B2 (en) | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
US6967896B2 (en) | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
US7142464B2 (en) * | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
US7237074B2 (en) * | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
US6954393B2 (en) * | 2003-09-16 | 2005-10-11 | Saifun Semiconductors Ltd. | Reading array cell with matched reference cell |
US7123532B2 (en) | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
US7301807B2 (en) | 2003-10-23 | 2007-11-27 | Sandisk Corporation | Writable tracking cells |
WO2005094178A2 (en) | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
US7755938B2 (en) * | 2004-04-19 | 2010-07-13 | Saifun Semiconductors Ltd. | Method for reading a memory array with neighbor effect cancellation |
US7095655B2 (en) | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
ITMI20041927A1 (it) * | 2004-10-12 | 2005-01-12 | Atmel Corp | Sistema e metodo pee evitare l'offset e ridurre il footprint di una memoria non volatile |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US7257025B2 (en) * | 2004-12-09 | 2007-08-14 | Saifun Semiconductors Ltd | Method for reading non-volatile memory cells |
EP1831892A4 (en) * | 2004-12-23 | 2009-06-10 | Atmel Corp | SYSTEM FOR IMPLEMENTING QUICK TEST DURING THE ADJUSTMENT OF FLASH REFERENCE CELLS |
US8053812B2 (en) * | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
US7184313B2 (en) | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
US7804126B2 (en) | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US7221138B2 (en) * | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
JP2007164934A (ja) * | 2005-12-16 | 2007-06-28 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
KR100772389B1 (ko) * | 2006-01-12 | 2007-11-01 | 삼성전자주식회사 | 메모리 인식 장치 |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US7638835B2 (en) * | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
US7388781B2 (en) | 2006-03-06 | 2008-06-17 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
US8848442B2 (en) | 2006-03-06 | 2014-09-30 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
ITMI20062211A1 (it) * | 2006-11-17 | 2008-05-18 | St Microelectronics Srl | Circuito e metodo per generare una tensione di riferimento in dispositivi di memoria a matrice di celle non volatili |
US7590001B2 (en) | 2007-12-18 | 2009-09-15 | Saifun Semiconductors Ltd. | Flash memory with optimized write sector spares |
US7778098B2 (en) * | 2007-12-31 | 2010-08-17 | Cypress Semiconductor Corporation | Dummy cell for memory circuits |
US20090219776A1 (en) * | 2008-02-29 | 2009-09-03 | Xian Liu | Non-volatile memory device with plural reference cells, and method of setting the reference cells |
KR101055568B1 (ko) | 2009-06-17 | 2011-08-08 | 한양대학교 산학협력단 | 플래시 메모리 장치의 센싱 회로 및 플래시 메모리 장치의 센싱 방법 |
US9424946B2 (en) * | 2013-02-08 | 2016-08-23 | Seagate Technology Llc | Non-volatile buffering to enable sloppy writes and fast write verification |
KR102111510B1 (ko) * | 2014-04-10 | 2020-05-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
US11822358B2 (en) * | 2018-08-27 | 2023-11-21 | Sigmasense, Llc. | Drive-sense circuit to determine effects of different electrical characteristics on load |
US11823739B2 (en) * | 2020-04-06 | 2023-11-21 | Crossbar, Inc. | Physically unclonable function (PUF) generation involving high side programming of bits |
US12087397B1 (en) | 2020-04-06 | 2024-09-10 | Crossbar, Inc. | Dynamic host allocation of physical unclonable feature operation for resistive switching memory |
US11727986B2 (en) * | 2020-04-06 | 2023-08-15 | Crossbar, Inc. | Physically unclonable function (PUF) generation involving programming of marginal bits |
CN115273934A (zh) | 2020-04-06 | 2022-11-01 | 昕原半导体(上海)有限公司 | 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4449203A (en) * | 1981-02-25 | 1984-05-15 | Motorola, Inc. | Memory with reference voltage generator |
US4495602A (en) * | 1981-12-28 | 1985-01-22 | Mostek Corporation | Multi-bit read only memory circuit |
FR2599176A1 (fr) * | 1986-05-23 | 1987-11-27 | Eurotechnique Sa | Memoire morte programmable electriquement |
JPH02260298A (ja) * | 1989-03-31 | 1990-10-23 | Oki Electric Ind Co Ltd | 不揮発性多値メモリ装置 |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
EP0477369B1 (en) * | 1989-06-12 | 1997-08-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JPH0346197A (ja) * | 1989-07-13 | 1991-02-27 | Fujitsu Ltd | 半導体記憶装置 |
FR2650109B1 (fr) * | 1989-07-20 | 1993-04-02 | Gemplus Card Int | Circuit integre mos a tension de seuil ajustable |
JP2853217B2 (ja) * | 1989-11-21 | 1999-02-03 | 日本電気株式会社 | 半導体メモリ |
JP3454520B2 (ja) * | 1990-11-30 | 2003-10-06 | インテル・コーポレーション | フラッシュ記憶装置の書込み状態を確認する回路及びその方法 |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
-
1993
- 1993-12-01 US US08/160,582 patent/US5828601A/en not_active Expired - Lifetime
-
1994
- 1994-03-10 TW TW083102080A patent/TW302479B/zh not_active IP Right Cessation
- 1994-11-10 EP EP94308288A patent/EP0656628B1/en not_active Expired - Lifetime
- 1994-11-10 DE DE69432452T patent/DE69432452T2/de not_active Expired - Fee Related
- 1994-11-25 KR KR1019940031281A patent/KR100357444B1/ko not_active IP Right Cessation
- 1994-11-29 JP JP29465394A patent/JP3813640B2/ja not_active Expired - Lifetime
-
2006
- 2006-04-18 JP JP2006114736A patent/JP2006196184A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH07192478A (ja) | 1995-07-28 |
US5828601A (en) | 1998-10-27 |
JP3813640B2 (ja) | 2006-08-23 |
DE69432452T2 (de) | 2004-03-11 |
JP2006196184A (ja) | 2006-07-27 |
EP0656628A2 (en) | 1995-06-07 |
DE69432452D1 (de) | 2003-05-15 |
KR100357444B1 (ko) | 2003-01-24 |
EP0656628A3 (en) | 1995-08-09 |
KR950020743A (ko) | 1995-07-24 |
EP0656628B1 (en) | 2003-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW302479B (zh) | ||
TW303466B (zh) | ||
TW218935B (zh) | ||
TW459228B (en) | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system | |
TW298631B (en) | Program algorithm for low voltage single power supply flash memories | |
TWI581370B (zh) | 具有高能源效率讀取架構之記憶體陣列 | |
TW530301B (en) | Memory device | |
TWI322432B (en) | Efficient verification for coarse/fine programming of non-volatile memory | |
TWI493550B (zh) | 半導體記憶裝置及半導體裝置 | |
EP0566306A2 (en) | Semiconductor memory device | |
TW567490B (en) | Thin-film magnetic memory device | |
TW200534280A (en) | Electronic memory with tri-level cell pair | |
TW200305878A (en) | Resistive cross point memory arrays having a charge injection differential sense amplifier | |
TW382706B (en) | High speed and low power signal line driver and semiconductor memory device using the same | |
TW201205579A (en) | Static Random Access Memory and methods for Static Random Access Memory | |
JP3746970B2 (ja) | 磁気抵抗メモリおよびその読み出し方法 | |
TW565845B (en) | Write-in method for nonvolatile semiconductor memory device | |
TW569217B (en) | Semiconductor integrated circuit device with internal potential generating circuit allowing external tuning of internal power supply potential | |
CN103971725B (zh) | 基于电阻的随机存取存储器 | |
TW536815B (en) | Ferroelectric random access memory | |
TW378328B (en) | Wordline voltage generation circuit capable of storing multibit data in semiconductor memory device | |
CN107818806A (zh) | 半导体存储装置 | |
JP2011108349A (ja) | 半導体記憶装置 | |
TW582034B (en) | Thin film magnetic memory device for selectively supplying a desired data write current to a plurality of memory blocks | |
TW434553B (en) | Nonvolatile memory semiconductor devices having alternative programming operations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |