JPH0673092B2 - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPH0673092B2 JPH0673092B2 JP63090518A JP9051888A JPH0673092B2 JP H0673092 B2 JPH0673092 B2 JP H0673092B2 JP 63090518 A JP63090518 A JP 63090518A JP 9051888 A JP9051888 A JP 9051888A JP H0673092 B2 JPH0673092 B2 JP H0673092B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- voltage
- type
- drain
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電圧発生回路に関し、特に出力電圧の設定範
囲が広く、安定した特性の定電圧発生回路に関する。
囲が広く、安定した特性の定電圧発生回路に関する。
従来、半導体装置において、外部から供給される電圧と
は異なる電圧が必要な場合には、定電圧発生回路が用い
られる。第５図に従来の定電圧発生回路の回路図を示
す。Ｐ型のMOS型電界効果トランジスター（以下MOSFET
という）M41のゲートとドレインと、Ｐ型MOSFETM42のソ
ースと基板電位を接続し、Ｐ型MOSFETM41のソースと基
板電位は第１の電圧源V41に接続し、Ｐ型MOSFETM42のゲ
ートとドレインは第２の前圧源V42に接続し、Ｐ型MOSFE
TM41のゲートとドレインとＰ型MOSFET M42のソースと
基板電位との接続点を出力端子VOUT4としている。次に
この回路の動作について説明する。第５図は第４図に示
した従来例の特性図であり、横軸に、出力VOUT4の電圧
を、縦軸にＰ型MOSFET M41,M42に流れる電流を示して
いる。Ｐ型MOSFETM41は、第５図実線41に示すように、
Ｐ型MOSFET M41のしきい値電圧をVTP41とすると、V
OUT4の電圧がV41−|VTP41|からV41の範囲では、電流は
流れず、VOUT4の電圧がV41−|VTP41|より低い場合に電
流が流れる。Ｐ型MOSFET M42は、第５図実線42に示す
ように、Ｐ型MOSFETM42のしきい値電圧をVTP42とする
と、VOUT4の電圧がV42からV42＋|VTP42|の範囲では電流
は流れず、VOUT4の電圧がV42＋|VTP42|よりも高い場合
に電流が流れる。すると、安定状態での出力VOUT4の電
圧は第５図の実線41と42の交点で示される電圧V5とな
る。また、この電圧V5の値は、次式（１）によって決定
される。
は異なる電圧が必要な場合には、定電圧発生回路が用い
られる。第５図に従来の定電圧発生回路の回路図を示
す。Ｐ型のMOS型電界効果トランジスター（以下MOSFET
という）M41のゲートとドレインと、Ｐ型MOSFETM42のソ
ースと基板電位を接続し、Ｐ型MOSFETM41のソースと基
板電位は第１の電圧源V41に接続し、Ｐ型MOSFETM42のゲ
ートとドレインは第２の前圧源V42に接続し、Ｐ型MOSFE
TM41のゲートとドレインとＰ型MOSFET M42のソースと
基板電位との接続点を出力端子VOUT4としている。次に
この回路の動作について説明する。第５図は第４図に示
した従来例の特性図であり、横軸に、出力VOUT4の電圧
を、縦軸にＰ型MOSFET M41,M42に流れる電流を示して
いる。Ｐ型MOSFETM41は、第５図実線41に示すように、
Ｐ型MOSFET M41のしきい値電圧をVTP41とすると、V
OUT4の電圧がV41−|VTP41|からV41の範囲では、電流は
流れず、VOUT4の電圧がV41−|VTP41|より低い場合に電
流が流れる。Ｐ型MOSFET M42は、第５図実線42に示す
ように、Ｐ型MOSFETM42のしきい値電圧をVTP42とする
と、VOUT4の電圧がV42からV42＋|VTP42|の範囲では電流
は流れず、VOUT4の電圧がV42＋|VTP42|よりも高い場合
に電流が流れる。すると、安定状態での出力VOUT4の電
圧は第５図の実線41と42の交点で示される電圧V5とな
る。また、この電圧V5の値は、次式（１）によって決定
される。
ここでgm41:P型MOSFET M41の相互伝達コンダクタンス gm:42:P型MOSFET M42の相互伝達コンダクタンス 〔発明が解決しようとする課題〕 上述した従来の定電圧発生回路は、第５図からわかるよ
うに、出力VOUT4の電圧は、V42＋|VTP42|からV41−|V
TP41|の範囲でしか設定できないという欠点がある。さ
らに、第４図で、V41＝10V,V42＝5V,VTP41＝VTP42＝−1
V,gm41/gm42＝2/1 とするこのによって、第６図に示すように、Ｐ型MOSFET
M41に流れる電流は実線61に、Ｐ型MOSFET M42に流れ
る電流は実線62となり、出力VOUT4の電圧は8Vが得られ
る。しかし、半導体装置の製造過程で、Ｐ型MOSFETM41,
M42のしきい値電圧VTP41,VTP42が変化し、VTP41＝VTP42
＝−0.5Vになると、第６図の特性は、第７図に示すよう
に、Ｐ型MOSFET M41に流れる電流は実線71に、Ｐ型MOS
FET M42に流れる電流は実線72にそれぞれ変化し、出力
VOUT4の電圧も約8.17Vと変化してしまう欠点がある。
うに、出力VOUT4の電圧は、V42＋|VTP42|からV41−|V
TP41|の範囲でしか設定できないという欠点がある。さ
らに、第４図で、V41＝10V,V42＝5V,VTP41＝VTP42＝−1
V,gm41/gm42＝2/1 とするこのによって、第６図に示すように、Ｐ型MOSFET
M41に流れる電流は実線61に、Ｐ型MOSFET M42に流れ
る電流は実線62となり、出力VOUT4の電圧は8Vが得られ
る。しかし、半導体装置の製造過程で、Ｐ型MOSFETM41,
M42のしきい値電圧VTP41,VTP42が変化し、VTP41＝VTP42
＝−0.5Vになると、第６図の特性は、第７図に示すよう
に、Ｐ型MOSFET M41に流れる電流は実線71に、Ｐ型MOS
FET M42に流れる電流は実線72にそれぞれ変化し、出力
VOUT4の電圧も約8.17Vと変化してしまう欠点がある。
本発明の定電圧発生回路は、第１の導電型を有する第１
のMOSFETと、第１の導電型を有する第２のMOSFETを直列
に接続し、第１と第２のMOSFETの基板電位は、各々のMO
SFETのソースと同電位とし、第１の導電型を有する第３
のMOSFETのソースと基板電位を第１のMOSFETのドレイン
に接続し、第３のMOSFETのドレインとゲートを第１のMO
SFETのゲートに接続し、第１の導電型を有する第４のMO
SFETのソースと基板電位を第２のMOSFETのドレインに接
続し、第４のMOSFETのドレインとゲートを第２のMOSFET
のゲートに接続し、第１のMOSFETのソースと基板電位に
第１の電圧源を接続し、第２のMOSFETのドレインと第４
のMOSFETのソースと基板電位に第２の電圧源を接続し、
第１と第２のMOSFETとの接続点を出力端子としている。
のMOSFETと、第１の導電型を有する第２のMOSFETを直列
に接続し、第１と第２のMOSFETの基板電位は、各々のMO
SFETのソースと同電位とし、第１の導電型を有する第３
のMOSFETのソースと基板電位を第１のMOSFETのドレイン
に接続し、第３のMOSFETのドレインとゲートを第１のMO
SFETのゲートに接続し、第１の導電型を有する第４のMO
SFETのソースと基板電位を第２のMOSFETのドレインに接
続し、第４のMOSFETのドレインとゲートを第２のMOSFET
のゲートに接続し、第１のMOSFETのソースと基板電位に
第１の電圧源を接続し、第２のMOSFETのドレインと第４
のMOSFETのソースと基板電位に第２の電圧源を接続し、
第１と第２のMOSFETとの接続点を出力端子としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。第１の電圧
源V11と第２の電圧源V12の間に、Ｐ型MOSFET M11とM12
を直列に接続し、Ｐ型MOSFET M13のソースと基板電位
をＰ型MOSFET M11のドレインに接続し、ゲートとドレ
インは、Ｐ型MOSFET M11のゲートに接続し、Ｐ型MOSFE
T M14のソースと基板電位をＰ型MOSFET M12のドレイ
ンに接続し、ゲートとドレインはＰ型MOSFET M12のゲ
ートに接続し、Ｐ型MOSFET M11とM12の接続点を出力端
子VOUT1としている。次にこの実施例の回路動作を説明
する。第２図は第１図に示した回路の特性図であり、横
軸に出力VOUT1の電圧を、縦軸にＰ型MOSFET M11,M12に
流れる電流を示している。Ｐ型MOSFET M11,M12,M13,M
14のしきい値電圧が全てVTP1で等しいとすると、Ｐ型MO
SFET M11のゲート電圧VG11は、Ｐ型MOSFET M11のドレ
イン電圧をVD11とすると、Ｐ型MOSFET M13によりVG11
＝VD11−|VTP1|となる。しかるにＰ型MOSFET M11に流
れる電流は第５図実線21に示すように、Ｐ型MOSFET M
11のドレイン、すなわち出力VOUT1の電圧がV11より低い
領域で電流が流れる。次にＰ型MOSFETM12のゲート電圧V
G12は、Ｐ型MOSFET M12のドレイン電圧をVD12とする
と、Ｐ型MOSFETM14によりVG12＝VD12−|VTP1|となる。
しかるにＰ型MOSFET M12に流れる電流は、第５図実線2
2に示すように、Ｐ型MOSFET M12のソースすなわち出力
VOUT1の電圧がV12よりも高い領域で電流が流れる。する
と安定状態での出力VOUT1の電圧は、第２図の実線21と
実線22の交点で示される電圧V2となる。また、この電圧
V2の値は、Ｐ型MOSFET M11,M12,M13,M14のしきい値電
圧が全て等しいとすると、次式（２）によって決定され
る。
源V11と第２の電圧源V12の間に、Ｐ型MOSFET M11とM12
を直列に接続し、Ｐ型MOSFET M13のソースと基板電位
をＰ型MOSFET M11のドレインに接続し、ゲートとドレ
インは、Ｐ型MOSFET M11のゲートに接続し、Ｐ型MOSFE
T M14のソースと基板電位をＰ型MOSFET M12のドレイ
ンに接続し、ゲートとドレインはＰ型MOSFET M12のゲ
ートに接続し、Ｐ型MOSFET M11とM12の接続点を出力端
子VOUT1としている。次にこの実施例の回路動作を説明
する。第２図は第１図に示した回路の特性図であり、横
軸に出力VOUT1の電圧を、縦軸にＰ型MOSFET M11,M12に
流れる電流を示している。Ｐ型MOSFET M11,M12,M13,M
14のしきい値電圧が全てVTP1で等しいとすると、Ｐ型MO
SFET M11のゲート電圧VG11は、Ｐ型MOSFET M11のドレ
イン電圧をVD11とすると、Ｐ型MOSFET M13によりVG11
＝VD11−|VTP1|となる。しかるにＰ型MOSFET M11に流
れる電流は第５図実線21に示すように、Ｐ型MOSFET M
11のドレイン、すなわち出力VOUT1の電圧がV11より低い
領域で電流が流れる。次にＰ型MOSFETM12のゲート電圧V
G12は、Ｐ型MOSFET M12のドレイン電圧をVD12とする
と、Ｐ型MOSFETM14によりVG12＝VD12−|VTP1|となる。
しかるにＰ型MOSFET M12に流れる電流は、第５図実線2
2に示すように、Ｐ型MOSFET M12のソースすなわち出力
VOUT1の電圧がV12よりも高い領域で電流が流れる。する
と安定状態での出力VOUT1の電圧は、第２図の実線21と
実線22の交点で示される電圧V2となる。また、この電圧
V2の値は、Ｐ型MOSFET M11,M12,M13,M14のしきい値電
圧が全て等しいとすると、次式（２）によって決定され
る。
ここで、gm11:P型MOSFET M11の相互伝達コンダクタン
ス gm12:P型MOSFET M12の相互伝達コンダクタンス この式（２）からもわかるように、本実施例では、gm11
とgm12を設定することにより、出力端子VOUT1の電圧
は、電圧源V11とV12の間の任意の電圧に設定でき、また
Ｐ型MOSFET M11,M12,M13,M14のしきい値電圧が等しけ
れば、そのしきい値電圧の値が変化したとしても、出力
端子VOUT1の電圧は変化しない。
ス gm12:P型MOSFET M12の相互伝達コンダクタンス この式（２）からもわかるように、本実施例では、gm11
とgm12を設定することにより、出力端子VOUT1の電圧
は、電圧源V11とV12の間の任意の電圧に設定でき、また
Ｐ型MOSFET M11,M12,M13,M14のしきい値電圧が等しけ
れば、そのしきい値電圧の値が変化したとしても、出力
端子VOUT1の電圧は変化しない。
第３図は本発明の実施例２の回路図である。第１と電圧
源V31と第２の電圧源V32の間にＰ型MOSFET M31とM32を
直列に接続し、Ｐ型MOSFET M33のソースと基板電位を
Ｐ型MOSFET M31のドレインに接続し、ゲートとドレイ
ンはＰ型MOSFET M31のゲートに接続し、Ｐ型MOSFET M
34のソースと基板電位をＰ型MOSFET M32のドレインに
接続し、ゲートとドレインはＰ型MOSFET M32のゲート
に接続し、Ｎ型ディプリーションMOSFET M35のドレイ
ンをＰ型MOSFET M31のゲートとＰ型MOSFET M33のゲー
トとドレインとの接続点に接続し、ゲートとソースは接
地電位VSSに接続し、Ｎ型ディプリーションMOSFET M36
のドレインをＰ型MOSFETM32のゲートとＰ型MOSFET M34
のゲートとドレインとの接続点に接続し、ゲートとソー
スは接地電位VSSに接続し、Ｐ型MOSFET M31とM32の接
続点を出力端子VOUT3としている。この実施例では、出
力VOUT3の特性は、第１図に示した実施例と同様の特性
が得られるが、Ｎ型ディプリーションMOSFET M35,M36
を設け、Ｐ型MOSFET M31のゲートとＰ型MOSFET M33の
ゲートとドレインとの接続点およびＰ型MOSFET M32の
ゲートとＰ型MOSFET M34のゲートとドレインとの接続
点から接地電位に微笑電流を流すことにより、電圧源V
31,V32の電圧が変動した時Ｐ型MOSFET M31またはM32の
ゲートがフローティング状態となり、回路動作が不安定
になることを防上している。
源V31と第２の電圧源V32の間にＰ型MOSFET M31とM32を
直列に接続し、Ｐ型MOSFET M33のソースと基板電位を
Ｐ型MOSFET M31のドレインに接続し、ゲートとドレイ
ンはＰ型MOSFET M31のゲートに接続し、Ｐ型MOSFET M
34のソースと基板電位をＰ型MOSFET M32のドレインに
接続し、ゲートとドレインはＰ型MOSFET M32のゲート
に接続し、Ｎ型ディプリーションMOSFET M35のドレイ
ンをＰ型MOSFET M31のゲートとＰ型MOSFET M33のゲー
トとドレインとの接続点に接続し、ゲートとソースは接
地電位VSSに接続し、Ｎ型ディプリーションMOSFET M36
のドレインをＰ型MOSFETM32のゲートとＰ型MOSFET M34
のゲートとドレインとの接続点に接続し、ゲートとソー
スは接地電位VSSに接続し、Ｐ型MOSFET M31とM32の接
続点を出力端子VOUT3としている。この実施例では、出
力VOUT3の特性は、第１図に示した実施例と同様の特性
が得られるが、Ｎ型ディプリーションMOSFET M35,M36
を設け、Ｐ型MOSFET M31のゲートとＰ型MOSFET M33の
ゲートとドレインとの接続点およびＰ型MOSFET M32の
ゲートとＰ型MOSFET M34のゲートとドレインとの接続
点から接地電位に微笑電流を流すことにより、電圧源V
31,V32の電圧が変動した時Ｐ型MOSFET M31またはM32の
ゲートがフローティング状態となり、回路動作が不安定
になることを防上している。
以上説明したよに本発明は、２つの電圧源の間に直列に
接続されたMOSFETのゲートとドレインとの間に、このMO
SFETのしきい値電圧と等しい電位差を発生させるバイア
ス手段を設けることにより、出力電圧の設定範囲が広
く、また半導体装置の製造過程において、しきい値電圧
が変化したとしても出力電圧の特性が変化しないという
効果がある。
接続されたMOSFETのゲートとドレインとの間に、このMO
SFETのしきい値電圧と等しい電位差を発生させるバイア
ス手段を設けることにより、出力電圧の設定範囲が広
く、また半導体装置の製造過程において、しきい値電圧
が変化したとしても出力電圧の特性が変化しないという
効果がある。
第１図は本発明の一実施例を示す定電圧発生回路の回路
図、第２図は第１図に示した本発明の定電圧発生回路の
特性図、第３図は本発明の一実施例を示す定電圧発生回
路の回路図、第４図は従来の定電圧発生回路の回路図、
第５図は第４図に示した従来の定電圧発生回路の特性
図、第６図は第４図に示した従来の定電圧発生回路の特
性図、第７図は第４図に示した従来の定電圧発生回路の
特性図、 V11,V12〜V42……電圧源、M11,M12〜M42……MOSFET、V
SS……接地電位、VOUT1,VOUT3,VOUT4……出力端子。
図、第２図は第１図に示した本発明の定電圧発生回路の
特性図、第３図は本発明の一実施例を示す定電圧発生回
路の回路図、第４図は従来の定電圧発生回路の回路図、
第５図は第４図に示した従来の定電圧発生回路の特性
図、第６図は第４図に示した従来の定電圧発生回路の特
性図、第７図は第４図に示した従来の定電圧発生回路の
特性図、 V11,V12〜V42……電圧源、M11,M12〜M42……MOSFET、V
SS……接地電位、VOUT1,VOUT3,VOUT4……出力端子。
Claims (1)
- 【請求項１】第１の導電型を有する第１のMOS型電界効
果トランジスターと、第１の導電型を有する第２のMOS
型電界効果トランジスターを直列に接続し、前記第１と
第２のMOS型電界効果トランジスターの基板電位は、該
第１と第２のMOS型電界効果トランジスターのソースと
同電位とし、第１の導電型を有する第３のMOS型電界効
果トランジスターのソースと基板電位を前記第１のMOS
型電界効果トランジスターのドレインに接続し、第３の
MOS型電界効果トランジスターのドレイとゲートを前記
第１のMOS型電解効果トランジスターのゲートに接続
し、第１の導電型を有する第４のMOS型電界効果トラン
ジスターのソースと基板電位を前記第２のMOS型電界効
果トランジスターのドレインに接続し、第４のMOS型電
界効果トランジスターのドレインとゲートを前記第２の
MOS型電界効果トランジスターのゲートに接続し、前記
第１のMOS型電界効果トランジスターのソースと基板電
位に第１の電圧源を接続し、前記第２のMOSFETのドレイ
ンと前記第４のMOSFETのソースと基板電位に第２の電圧
源を接続し、前記第１と第２のMOS型電界効果トランジ
スターとの接続点を出力端子とする定電圧発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090518A JPH0673092B2 (ja) | 1988-04-12 | 1988-04-12 | 定電圧発生回路 |
| US07/335,933 US4947056A (en) | 1988-04-12 | 1989-04-10 | MOSFET for producing a constant voltage |
| EP89303593A EP0337747B1 (en) | 1988-04-12 | 1989-04-12 | Circuit for producing a constant voltage |
| DE89303593T DE68907371T2 (de) | 1988-04-12 | 1989-04-12 | Schaltung für die Erzeugung einer Konstantspannung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090518A JPH0673092B2 (ja) | 1988-04-12 | 1988-04-12 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01260512A JPH01260512A (ja) | 1989-10-17 |
| JPH0673092B2 true JPH0673092B2 (ja) | 1994-09-14 |
Family
ID=14000672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63090518A Expired - Lifetime JPH0673092B2 (ja) | 1988-04-12 | 1988-04-12 | 定電圧発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4947056A (ja) |
| EP (1) | EP0337747B1 (ja) |
| JP (1) | JPH0673092B2 (ja) |
| DE (1) | DE68907371T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029283A (en) * | 1990-03-28 | 1991-07-02 | Ncr Corporation | Low current driver for gate array |
| DE69328623T2 (de) * | 1993-11-30 | 2001-02-08 | St Microelectronics Srl | Stabile Referenzspannungsgeneratorschaltung |
| EP0741390A3 (en) * | 1995-05-01 | 1997-07-23 | Ibm | Reference voltage generator for correcting the threshold voltage |
| US5644266A (en) * | 1995-11-13 | 1997-07-01 | Chen; Ming-Jer | Dynamic threshold voltage scheme for low voltage CMOS inverter |
| JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU520674A1 (ru) * | 1975-01-06 | 1976-07-05 | Предприятие П/Я Х-5737 | Источник напр жени смещени |
| US4323846A (en) * | 1979-06-21 | 1982-04-06 | Rockwell International Corporation | Radiation hardened MOS voltage generator circuit |
| GB2073519B (en) * | 1980-04-03 | 1984-04-18 | Nat Semiconductor Corp | Complementary metal oxide semiconductor integrated circuit including a voltage regulator for a section operated at low voltage |
| DE3108726A1 (de) * | 1981-03-07 | 1982-09-16 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte referenzspannungsquelle |
| DE3138558A1 (de) * | 1981-09-28 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels |
| JPS60103827A (ja) * | 1983-11-11 | 1985-06-08 | Fujitsu Ltd | 電圧変換回路 |
| US4663584B1 (en) * | 1985-06-10 | 1996-05-21 | Toshiba Kk | Intermediate potential generation circuit |
| US4788455A (en) * | 1985-08-09 | 1988-11-29 | Mitsubishi Denki Kabushiki Kaisha | CMOS reference voltage generator employing separate reference circuits for each output transistor |
| JPS62188255A (ja) * | 1986-02-13 | 1987-08-17 | Toshiba Corp | 基準電圧発生回路 |
| US4686451A (en) * | 1986-10-15 | 1987-08-11 | Triquint Semiconductor, Inc. | GaAs voltage reference generator |
| US4752699A (en) * | 1986-12-19 | 1988-06-21 | International Business Machines Corp. | On chip multiple voltage generation using a charge pump and plural feedback sense circuits |
| JPH0679263B2 (ja) * | 1987-05-15 | 1994-10-05 | 株式会社東芝 | 基準電位発生回路 |
-
1988
- 1988-04-12 JP JP63090518A patent/JPH0673092B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-10 US US07/335,933 patent/US4947056A/en not_active Expired - Lifetime
- 1989-04-12 DE DE89303593T patent/DE68907371T2/de not_active Expired - Fee Related
- 1989-04-12 EP EP89303593A patent/EP0337747B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68907371D1 (de) | 1993-08-05 |
| DE68907371T2 (de) | 1993-10-14 |
| EP0337747A1 (en) | 1989-10-18 |
| JPH01260512A (ja) | 1989-10-17 |
| EP0337747B1 (en) | 1993-06-30 |
| US4947056A (en) | 1990-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0327934B2 (ja) | ||
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| US20020113642A1 (en) | Reference voltage circuit | |
| JPH0679262B2 (ja) | 参照電圧回路 | |
| JPH0658614B2 (ja) | Ｃｍｏｓ分圧回路 | |
| JPH0673092B2 (ja) | 定電圧発生回路 | |
| JPH05191170A (ja) | ソースフォロワ回路 | |
| JP2872058B2 (ja) | 出力バッファ回路 | |
| JPH0794988A (ja) | Ｍｏｓ型半導体クランプ回路 | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| JPH0624319B2 (ja) | 入力回路 | |
| JPH0226816B2 (ja) | ||
| JPS602681Y2 (ja) | レベル・シフト回路 | |
| JPH0119303B2 (ja) | ||
| JP2904962B2 (ja) | 昇圧装置 | |
| JP2711030B2 (ja) | 基準電圧発生回路 | |
| JPH0225526B2 (ja) | ||
| JP2586011B2 (ja) | 電圧発生回路 | |
| JP2551148B2 (ja) | 半導体集積回路用入力バッファ回路 | |
| JP2748475B2 (ja) | 定電圧発生回路 | |
| JP2763531B2 (ja) | Ｍｏｓ定電圧回路 | |
| JPS58103232A (ja) | インバ−タ回路 | |
| JP2971666B2 (ja) | 半導体回路 | |
| JP2748478B2 (ja) | 定電圧発生回路 | |
| JP2671304B2 (ja) | 論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 14 |