JPS602681Y2 - レベル・シフト回路 - Google Patents
レベル・シフト回路Info
- Publication number
- JPS602681Y2 JPS602681Y2 JP17115283U JP17115283U JPS602681Y2 JP S602681 Y2 JPS602681 Y2 JP S602681Y2 JP 17115283 U JP17115283 U JP 17115283U JP 17115283 U JP17115283 U JP 17115283U JP S602681 Y2 JPS602681 Y2 JP S602681Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- transistor
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
考案の技術分野
本考案は、論理回路の段間に挿入して入力レベルと出力
レベルを合せるのに用いて好適なレベル・シフト回路に
関する。
レベルを合せるのに用いて好適なレベル・シフト回路に
関する。
従来技術と問題点
例えば、ディプレッション形電界効果トランジスタを用
いた論理回路では入力及び出力の電圧レベルがそれぞれ
相違する。
いた論理回路では入力及び出力の電圧レベルがそれぞれ
相違する。
即ち、第1図は通常のインバータであって、Qlは駆動
用トランジスタ、Rは負荷抵抗、Aは入力端、Xは出力
端、■DDは正の電源電圧を示し、今、入力端Aに図示
のような負電圧が入力されると、出力端Xには正電圧が
表われる。
用トランジスタ、Rは負荷抵抗、Aは入力端、Xは出力
端、■DDは正の電源電圧を示し、今、入力端Aに図示
のような負電圧が入力されると、出力端Xには正電圧が
表われる。
従って、この後に次段論理回路を接続するにはレベル・
シフト回路を介在させなければならない。
シフト回路を介在させなければならない。
従来、このような場合、第2図に見られるようなソース
・ホロワ形のレベル乍シフト回路が用いられている。
・ホロワ形のレベル乍シフト回路が用いられている。
図に於いて、qは定電流源用トランジスタ、Diはダイ
オード、 VBBは負の電源電圧をそれぞれ示している
。
オード、 VBBは負の電源電圧をそれぞれ示している
。
この回路では、ダイオードDiの順方向電圧降下を利用
してレベル・シフトを行なっている。
してレベル・シフトを行なっている。
尚、この場合、トランジスタQ□に流れる電流は1os
s、即ち、ゲート・ソース間電圧が零のときのドレイン
電流かまたはこれ以下である。
s、即ち、ゲート・ソース間電圧が零のときのドレイン
電流かまたはこれ以下である。
ところで、第2図に見られる回路を集積回路装置として
形成した場合の要部平面図が第3図そして示されている
。
形成した場合の要部平面図が第3図そして示されている
。
この例は、GaAsを基材とする装置を示したもので各
素子はメサ状に形成されて空気絶縁で分離されている。
素子はメサ状に形成されて空気絶縁で分離されている。
第3図では第2図に関して説明した部分と同部分を同記
号で指示しであるので対照すると理解できる。
号で指示しであるので対照すると理解できる。
尚、Dはドレイン、Gはゲート、Sはソースである。
第3図からも明らかなように、この回路は、トランジス
タQ□? Q2とダイオードDiとを電気的に分離する
為に大きなスペースを必要とし、集積回路装置を高密度
化することが妨げられている。
タQ□? Q2とダイオードDiとを電気的に分離する
為に大きなスペースを必要とし、集積回路装置を高密度
化することが妨げられている。
考案の目的
本考案は、ダイオードを用いることなくレベル・シフト
機能を発揮できる回路を提供し、回路に必要とされる面
積の節減をはかり、集積回路装置を高密度化し得るよう
にするものであり、以下これを詳細に説明する。
機能を発揮できる回路を提供し、回路に必要とされる面
積の節減をはかり、集積回路装置を高密度化し得るよう
にするものであり、以下これを詳細に説明する。
考案の実施例
次なる説明では、nチャネル形を対象としているがnチ
ャネル形であっても、電圧、電流の極性が逆になるだけ
であって、その他は全く変りない。
ャネル形であっても、電圧、電流の極性が逆になるだけ
であって、その他は全く変りない。
さて、一般に、ディプレッション形電界効果トランジス
タでは、ゲートに負電圧を印加して動作させるが、第4
図に見られるように、ゲートに正電圧を印加するとドレ
イン電流がゲート・ソース間の電圧が0のときの飽和ド
レイン電流Iossより大きくなる領域がある。
タでは、ゲートに負電圧を印加して動作させるが、第4
図に見られるように、ゲートに正電圧を印加するとドレ
イン電流がゲート・ソース間の電圧が0のときの飽和ド
レイン電流Iossより大きくなる領域がある。
尚、第4図では縦軸にドレイン電流、横軸にドレイン・
ソース電圧を採ってあり、ゲート電圧Vcに対応する特
性を示しである。
ソース電圧を採ってあり、ゲート電圧Vcに対応する特
性を示しである。
本考案では、第5図に見られるソース・ホロワ回路に於
いて、トランジスタQ□の静特性が第4図に見られるも
のであるとした場合に、トランジスタQ□を流れる電流
がIol となるように定電流源用トランジスタQ2の
飽和ドレイン電流を設定しておくもので、この設定は周
知の如くゲート幅、能動層厚み或いは不純物濃度の調整
に依り自在になし得る。
いて、トランジスタQ□の静特性が第4図に見られるも
のであるとした場合に、トランジスタQ□を流れる電流
がIol となるように定電流源用トランジスタQ2の
飽和ドレイン電流を設定しておくもので、この設定は周
知の如くゲート幅、能動層厚み或いは不純物濃度の調整
に依り自在になし得る。
ここで電流ID□は第4図から判るように、トランジス
タQ1のドレイン飽和電流1ossより大である。
タQ1のドレイン飽和電流1ossより大である。
これに依り、トランジスタQ1のソース電位はそのゲー
ト電位よりVclだけ常に低くなることから、出力端X
からの出力はVa工だけレベル・シフトするこてができ
る。
ト電位よりVclだけ常に低くなることから、出力端X
からの出力はVa工だけレベル・シフトするこてができ
る。
In□> I Dssとなるように印加されるゲート電
圧Vcは、MO8電界効果トランジスタでは、ゲートが
絶縁されているのでそれに印加される電圧は特に制限さ
れることはないが、接合形成いはショットキ障壁ゲート
形電界効果トランジスタではゲート・ダイオードが導通
してしまうのでゲートかに印加できる電圧としては、通
常、0.8(V)程度である。
圧Vcは、MO8電界効果トランジスタでは、ゲートが
絶縁されているのでそれに印加される電圧は特に制限さ
れることはないが、接合形成いはショットキ障壁ゲート
形電界効果トランジスタではゲート・ダイオードが導通
してしまうのでゲートかに印加できる電圧としては、通
常、0.8(V)程度である。
前記したところから理解できるように、本考案に依れば
、駆動用トランジスタQ□のゲートに正電圧を印加して
、その飽和ドレイン電流I DBBより大なる電流ID
Iを定電流源用トランジスタQ2に流すことに依って、
レベル・シフトを容易に行なうことができ、しかも、ダ
イオードは全く必要としない。
、駆動用トランジスタQ□のゲートに正電圧を印加して
、その飽和ドレイン電流I DBBより大なる電流ID
Iを定電流源用トランジスタQ2に流すことに依って、
レベル・シフトを容易に行なうことができ、しかも、ダ
イオードは全く必要としない。
尚、定電流用トランジスタQ2は抵抗に代えても良い。
ところで、レベル・シフトにダイオードを全く必要とし
ないことから、回路を集積回路装置として構成した場合
に占有する面積は著しく少なくなる。
ないことから、回路を集積回路装置として構成した場合
に占有する面積は著しく少なくなる。
第6図はその要部平面図であり、既出の記号と同記号は
同部分を指示している。
同部分を指示している。
第6図に示された装置を第3図に示された装置と比較す
ると小型であることが良く判る。
ると小型であることが良く判る。
即ち、本考案では、ダイオードが不要であること、各素
子を電気的に分離する必要がないことから、第6図に見
られるように、レベル・シフトを行なう駆動用トランジ
スタQ工のソースと定電流源用トランジスタQ2のドレ
インとは共通にすることができ、従ってその場合は集積
度は更に向上する。
子を電気的に分離する必要がないことから、第6図に見
られるように、レベル・シフトを行なう駆動用トランジ
スタQ工のソースと定電流源用トランジスタQ2のドレ
インとは共通にすることができ、従ってその場合は集積
度は更に向上する。
考案の効果
以上の説明で判るように、本考案に依れば、電界効果ト
ランジスタと定電流源とを直列接続し、その接続点から
出力端を導出し、前記電界効果トランジスタに飽和ドレ
イン電流より大なる電流が流れるように前記定電流源の
電流値を設定し、前記電界効果トランジスタのゲート・
ソース間でレベル・シフトが生じるようにしたことに依
り、ダイオード等を用いることなくレベル・シフトでき
るので、回路を集積回路装置として構成した場合に非常
に小型となり、集積度を向上するのに有効であって、特
に論理回路に於ける段間結合用として好適である。
ランジスタと定電流源とを直列接続し、その接続点から
出力端を導出し、前記電界効果トランジスタに飽和ドレ
イン電流より大なる電流が流れるように前記定電流源の
電流値を設定し、前記電界効果トランジスタのゲート・
ソース間でレベル・シフトが生じるようにしたことに依
り、ダイオード等を用いることなくレベル・シフトでき
るので、回路を集積回路装置として構成した場合に非常
に小型となり、集積度を向上するのに有効であって、特
に論理回路に於ける段間結合用として好適である。
第1図及び第2図は従来例の回路図、第3図は第2図従
来例を集積回路装置として構成した場合の要部平面図、
第4図は本考案−実施例に於けるドレイン電流を説明す
る為の線図、第5図は本考案−実施例の回路図、第6図
は第5図実施例を集積回路装置として構成した場合の要
部平面図である。 図に於いて、Q工は駆動用トランジスタ、Q2は定電流
源用トランジスタ1.Aは入力端、Xは出力端、Dはド
レイン、Gはゲート、Sはソースである。
来例を集積回路装置として構成した場合の要部平面図、
第4図は本考案−実施例に於けるドレイン電流を説明す
る為の線図、第5図は本考案−実施例の回路図、第6図
は第5図実施例を集積回路装置として構成した場合の要
部平面図である。 図に於いて、Q工は駆動用トランジスタ、Q2は定電流
源用トランジスタ1.Aは入力端、Xは出力端、Dはド
レイン、Gはゲート、Sはソースである。
Claims (1)
- 高電位側の電源と出力端との間に接続され且つ入力がゲ
ートに加えられるディプレッション形電界効果トランジ
スタと、該出力端と低電位側の電源との間に接続された
定電流源とを備え、前記ディプレッション形電界効果ト
ランジスタにその飽和ドレイン電流より大なる電流を流
すような値に前記定電流源の電流値を設定したことを特
徴とするレベル・シフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17115283U JPS602681Y2 (ja) | 1983-11-04 | 1983-11-04 | レベル・シフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17115283U JPS602681Y2 (ja) | 1983-11-04 | 1983-11-04 | レベル・シフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5984933U JPS5984933U (ja) | 1984-06-08 |
JPS602681Y2 true JPS602681Y2 (ja) | 1985-01-25 |
Family
ID=30373427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17115283U Expired JPS602681Y2 (ja) | 1983-11-04 | 1983-11-04 | レベル・シフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS602681Y2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043175A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and display device having the same |
US9654112B2 (en) * | 2015-01-21 | 2017-05-16 | Panasonic Corporation | Signal inverting device, power transmission device, and negative-voltage generating circuit |
-
1983
- 1983-11-04 JP JP17115283U patent/JPS602681Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5984933U (ja) | 1984-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0132822B1 (en) | Composite circuit of bipolar transistors and field effect transistors | |
US4663584A (en) | Intermediate potential generation circuit | |
JPS62120121A (ja) | Cmos出力ドライブ回路 | |
US4412139A (en) | Integrated MOS driver stage with a large output signal ratio | |
EP0134731A1 (en) | Complementary logic integrated circuit | |
US4743862A (en) | JFET current mirror and voltage level shifting apparatus | |
EP0075915A2 (en) | Logic circuit operable by a single power voltage | |
US4717847A (en) | TTL compatible CMOS input buffer | |
US5045716A (en) | Integrated circuit in complementary circuit technology comprising a substrate bias voltage generator | |
JP2559032B2 (ja) | 差動増幅回路 | |
EP0317222A2 (en) | Voltage divider circuits | |
US4825018A (en) | Voltage detection circuit | |
EP0606766A1 (en) | Logic amplifier | |
US4767950A (en) | MOS inverter circuit having two different supply voltages | |
EP0320582B1 (en) | Bicmos driver circuit including submicron on-chip voltage source | |
JPS602681Y2 (ja) | レベル・シフト回路 | |
JP2544808B2 (ja) | 差動増幅回路 | |
US4837458A (en) | Flip-flop circuit | |
US4857984A (en) | Three-terminal MOS integrated circuit switch | |
JP3052433B2 (ja) | レベルシフト回路 | |
JP2579517B2 (ja) | 基準電圧発生回路 | |
JPS6232722A (ja) | プツシユプル出力回路 | |
JPH0673092B2 (ja) | 定電圧発生回路 | |
JPS6233752B2 (ja) | ||
JP2544157B2 (ja) | 半導体集積回路装置 |