KR20040030569A - 전압발생회로 - Google Patents

전압발생회로 Download PDF

Info

Publication number
KR20040030569A
KR20040030569A KR10-2003-7013135A KR20037013135A KR20040030569A KR 20040030569 A KR20040030569 A KR 20040030569A KR 20037013135 A KR20037013135 A KR 20037013135A KR 20040030569 A KR20040030569 A KR 20040030569A
Authority
KR
South Korea
Prior art keywords
voltage
node
switching element
output
input
Prior art date
Application number
KR10-2003-7013135A
Other languages
English (en)
Inventor
도비타유이치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040030569A publication Critical patent/KR20040030569A/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

입력노드에 교류전압이 입력되어, 출력노드에 일정한 전압을 출력하는 전압발생회로에 있어서, 입력노드와 출력노드 사이에 설치된 전하전송수단이, 입력노드로부터 출력노드로 흐르는 전하량과 출력노드로부터 입력노드로 흐르는 전하량이 다르도록, 입력노드의 교류전압에 의해 제어된다. 즉, 입력노드로부터 출력노드로의 전하의 이동을 허용하고, 출력노드로부터 입력노드로의 전하의 역류를 방지한다. 교류전압이 입력되는 제 1 입력노드와, 일정한 기준전압이 입력되는 제 2 입력노드와, 제 1 입력노드와 출력노드 사이에 접속된 제 1 스위칭소자와, 제 2 입력노드와 제 1 스위칭소자의 제어단자 사이에 접속된 제 2 스위칭소자와, 제 1 스위칭소자의 제어단자와 출력노드 사이에 접속된 제 3 스위칭소자로 이루어진다. 제 2 및 제 3 스위칭소자의 제어단자는, 제 1 입력노드에 접속되어 있다.

Description

전압발생회로{VOLTAGE GENERATION CIRCUIT}
전원전압보다도 높은 전압을 발생하기 위한 회로로서, 도 10과 같은 승압전위 발생회로가 종래부터 알려져 있다. 이 회로는, 전원전압보다도 높은 전압이 필요하게 되는 회로, 예를 들면 DRAM이나 플래시 메모리 등의 메모리 디바이스의 워드선 구동회로의 전원에 사용되고 있다.
도 10에 있어서, 1은 전압값이 VDD인 전원 VDD가 공급되는 단자이고, 2 및 3은 각각, 서로 역위상의 반복신호 ψ, /ψ(/ψ는 신호 ψ의 위상반전신호를 나타낸다)가 입력되는 단자이다. 여기서, VDD는 메모리 디바이스의 내부회로에서 생성하여도 되고, 또는 외부에서 공급하여도 된다. 마찬가지로, ψ 및 /ψ에 관해서도, 메모리 디바이스의, 내부회로에서 생성하여도 되고, 또는 외부에서 공급하여도 된다.
4는 전원단자(1)와 노드 6 사이에 접속되고, 게이트전극이 노드 7에 접속된 N형의 전계효과 트랜지스터이다. 5는 전원단자(1)와 노드 7 사이에 접속되고, 게이트전극이 노드 6에 접속된 N형의 전계효과 트랜지스터이다. 8은 노드 6과 입력단자 2 사이에 접속된 승압용량이고, 9는 노드 7과 입력단자 3 사이에 접속된 승압용량이다.
10은 노드 6과 접지 사이에 나타나는 기생용량이며, 12는 이 승압전위 발생회로의 출력전압 VPP가 출력되는 노드이다. 11은 P형의 전계효과 트랜지스터로서, 드레인전극과 게이트전극이 단락된 소위 다이오드 접속으로, 노드 6과 노드 12 사이에 설치되어 있다. 13은 출력전압을 안정화하기 위한 용량으로, 한쪽의 단자가 출력노드 12에, 다른쪽의 단자가 접지단자에 접속되어 있다. 여기서, 용량 13의 다른쪽의 단자는 항상 일정한 전위에 있으면 되며, 반드시 접지전위일 필요는 없다.
이 승압전위 발생회로의 동작을, 도 11을 참조하여 설명한다. Vψ의 진폭을 갖는 서로 거의 역위상의 반복신호 ψ와 /ψ가 수회 공급되는 것에 의해, 노드 7의 전위가 서서히 상승해간다. 지금, 반복신호 /ψ가 상승하여, 노드 7, 즉 트랜지스터 4의 게이트전압이 전원전압 VDD와 트랜지스터 4의 임계전압 VTN의 합(VDD+VTN)보다도 높아지면, 트랜지스터 4가 도통한다. 도통된 트랜지스터 4를 거쳐, 단자 1의 전원 VDD에 의해 노드 6이 VDD레벨로 충전된다. 다음에, /ψ가 하강하여 노드 7의 레벨이 VDD가 되고, 트랜지스터 4가 비도통이 된다. 그후, 반복신호 ψ가 상승하면,노드 6은 ψ에 의해 이하의 전압 V6로 승압된다.
V6= VDD+ Vψ·C8(C8+C10)…(1)
여기서, C8은 승압용량 8의 용량값, C10은 기생용량 10의 용량값이다. 통상, 용량값 C8은 용량값 C10에 대해 충분히 크고, 즉 C8≫C10으로 설정되어 있기 때문에, 식 (1)은 아래와 같이 된다.
V6≒VDD+ Vψ…(2)
따라서, 도 11에도 나타낸 것과 같이, 노드 6은 VDD레벨을 기준으로 하는 진폭 Vψ의 신호(VDD에 진폭 Vψ의 구형파가 가산된 신호)를 출력한다. 요컨대, 전계효과 트랜지스터(4, 5) 및 승압용량(8, 9)으로 이루어지는 회로는, 반복신호 ψ의 기준레벨을 0에서 VDD로 변환시키는 동작을 행하고 있다.
노드 6에 충전된 전하는 트랜지스터 11을 통해 노드 12로 이동하여, 노드 12의 레벨이 상승하는 동시에 노드 6의 전위도 저하한다.
이상의 동작을 반복하는 것에 의해, 최종적으로 노드 12의 레벨 V12, 즉 승압전위 발생회로의 출력전압 VPP는 아래와 같이 된다.
V12= VPP= VDD+Vψ-｜VTP｜…(3)
여기서, VTP는 트랜지스터 11의 임계전압이다. 통상, 반복신호 ψ, /ψ를 생성하는 회로도 동일한 전원, 즉 전원 VDD의 공급에 의해 동작하기 때문에, 반복신호ψ, /ψ의 진폭 Vψ도 통상, 전원전압 VDD로 된다. 이 경우, 식 (3)은 아래와 같아진다.
VPP= 2VDD-｜VTP｜…(4)
식 (4)로부터, 전원전압 VDD가 비교적 높은 경우에는, 출력전압 VPP에 대한 제 2항, 즉 트랜지스터의 임계전압 VTP의 영향은 작다. 한편, 전원전압 VDD가 비교적 낮은 경우에는, 출력전압 VPP가 트랜지스터의 임계전압에 크게 영향을 받는다.
최근의 메모리 디바이스의 가공치수의 미세화에 맞추어, 전원전압의 저전압화가 꾀해지고 있지만, 트랜지스터의 임계전압을 전원전압의 저하에 비례하도록 하여 저하시키는 것은 곤란하기 때문에, 식 (4)에 있어서의 제 2항의 영향이 커진다. 즉, 출력전압 VPP가 트랜지스터의 임계전압에 크게 영향을 받는다. 그 결과, 제조조건의 변동에 의해 임계전압이 변동한 경우, 충분한 출력전압이 얻어지지 않게 되어, 메모리 디바이스의 동작마진의 저하를 초래한다.
또한, 최근에는, 액정표시장치 등에 있어서, 스위칭소자로서 저온 폴리실리콘 TFT가 사용되는 경우가 증가하고 있다. 이러한 경우, 승압전위 발생회로의 전계효과 트랜지스터도 저온 폴리실리콘 TFT로 하여, 스위칭소자와 동시에 형성하는 것이 좋다. 그런데, 저온 폴리실리콘 TFT는 임계전압의 변동이 크고, 게다가 서브쓰레시홀드 특성이 나쁘기 때문에 임계전압을 크게 할 필요가 있다. 따라서, 임계전압과 전원전압의 비는, 메모리 디바이스보다도 커져, 식 (4)에 있어서의 제 2항의영향은 더욱 현저해진다.
(발명의 개시)
본 발명은 이상의 과제를 해결하기 위해 이루어진 것으로, 출력전압이 전계효과 트랜지스터의 임계전압에 영향을 받는 일이 없는 전압발생회로를 실현하는 것에 의해, 제조조건의 변동 등으로 전계효과 트랜지스터의 임계전압이 변동한 경우에도, 출력전압에 변동이 생기는 일이 없는 전압발생회로를 실현한다.
본 발명의 전압발생회로는, 입력노드에 교류전압이 입력되고, 출력노드에 일정한 전압을 출력하는 전압발생회로에 있어서, 입력노드와 출력노드 사이에 설치된 전하전송수단이, 입력노드로부터 출력노드로 흐르는 전하량과 출력노드로부터 입력노드로 흐르는 전하량이 다르도록, 입력노드의 교류전압에 의해 제어되고, 순방향 전압강하가 없는 정류기가 형성되는 것을 특징으로 한다. 즉, 입력노드로부터 출력노드로의 전하의 이동을 허용하고, 출력노드로부터 입력노드로의 전하의 역류를 방지한다. 또는, 입력노드로부터 출력노드로의 음전하의 이동을 허용하고, 출력노드로부터 입력노드로의 음전하의 역류를 방지한다. 따라서, 입력노드의 교류전압의 피크값이 출력노드의 전압이 된다.
더욱 구체적으로는, 본 발명의 전압발생회로는, 교류전압이 입력되는 제 1 입력노드와, 일정한 기준전압이 입력되는 제 2 입력노드와, 제 1 입력노드와 출력노드 사이에 접속된 제 1 스위칭소자와, 제 2 입력노드와 제 1 스위칭소자의 제어단자 사이에 접속된 제 2 스위칭소자와, 제 1 스위칭소자의 제어단자와 출력노드사이에 접속된 제 3 스위칭소자로 이루어진다. 제 2 및 제 3 스위칭소자의 제어단자는, 제 1 입력노드로 접속되어 있다.
또한, 본 발명에 의한 또 다른 전압발생회로는, 입력단자에 일정전압 및 교류전압신호가 공급되고, 출력단자에 일정전압을 출력하는 전압발생회로에 있어서, 교류전압신호의 기준레벨을 변환하여 중간노드에 출력하는 전압레벨 변환수단과, 중간노드와 출력단자 사이에 접속되고, 중간노드로부터 출력단자로 흐르는 전하량과 출력단자로부터 중간노드로 흐르는 전하량이 다르도록, 상기 중간노드의 전압신호에 의해 제어되어, 순방향 전압강하가 없는 정류기를 형성하는 전하전송수단으로 이루어진다.
이미 서술한 것과 같이, 전하전송수단은 예를 들면, 중간노드와 출력단자 사이에 접속된 제 1 스위칭소자와, 일정전압의 입력단자와 제 1 스위칭소자의 제어단자 사이에 접속된 제 2 스위칭소자와, 제 1 스위칭소자의 제어단자와 출력단자 사이에 접속된 제 3 스위칭소자로 이루어진다. 제 2 및 제 3 스위칭소자의 제어단자는, 중간노드에 접속되어 있다.
또한, 전압레벨 변환수단은 예를 들면, 일정전압의 입력단자와 중간노드 사이에 설치된 제 4 스위칭소자와, 중간노드와 교류전압신호의 입력단자 사이에 설치된 제 1 용량과, 제 4 스위칭소자의 제어단자에 상기 교류전압신호와는 역위상의 신호를 공급하는 역위상신호 공급수단으로 이루어진다.
역위상신호 공급수단은 예를 들면, 상기한 교류전압신호에 대해 역위상의 교류신호가 공급되는 역위상신호 입력단자와, 이 역위상신호 입력단자와 상기 제 4스위칭소자의 제어단자 사이에 설치된 제 2 용량과, 상기 일정전압의 입력단자와 상기 제 4 스위칭소자의 제어단자 사이에 설치되고, 상기 중간노드의 전압신호로 제어되는 제 5 스위칭소자로 이루어진다.
이러한 전하전송수단과 전압레벨 변환수단을 갖는 전압발생회로에 있어서, 전압레벨 변환수단은, 입력된 교류전압신호의 레벨을 변환하여, 중간노드로 출력한다. 예를 들면, 입력단자에 일정전압으로서 양의 전압이 공급되고 있는 경우, 전압레벨 변환수단은, 교류전압신호에 이 양의 전압을 더하여 중간노드로 출력한다. 따라서, 일정한 전압 VDD와, 0에서 VDD사이에서 변화하는 교류전압이 공급된 경우, 중간노드에는 VDD와 2VDD사이에서 변화하는 교류전압이 생성된다. 이미 서술한 것과 같이, 전하전송수단은, 중간노드의 교류전압의 피크값을 출력단자의 전압으로서 출력한다. 따라서, 전압발생회로는 일정한 전압 2VDD를 출력한다.
한편, 입력단자가 접지되어 있는 경우, 즉 일정전압으로서 접지전위가 공급되고 있는 경우, 중간노드에 나타나는 교류전압신호의 피크값이 접지전위가 된다. 따라서, O에서 VDD의 사이에서 변화하는 교류전압이 공급된 경우, 중간노드에는 -VDD와 0 전위 사이에서 변화하는 교류전압이 생성된다. 이미 서술한 것과 같이, 전하전송수단은, 중간노드의 교류전압의 피크값을 출력단자의 전압으로서 출력한다. 따라서, 전압발생회로는 일정한 전압 -VDD를 출력한다.
이때, 스위칭소자로서는 전계효과 트랜지스터를 사용하면 되고, 양의 전압을 출력하는 경우, 즉 일정전압으로서 양의 전압을 공급하는 경우에는, 제 1 스위칭소자는 P형의 전계효과 트랜지스터, 제 2 스위칭소자는 N형의 전계효과 트랜지스터, 제 3 스위칭소자는 P형의 전계효과 트랜지스터로 한다. 또한, 제 4 및 제 5 스위칭소자는 N형의 전계효과 트랜지스터로 한다.
한편, 음의 전압을 출력하는 경우, 즉 일정전압으로서 접지전압을 공급하는 경우에는, 제 1 스위칭소자는 N형의 전계효과 트랜지스터, 제 2 스위칭소자는 P형의 전계효과 트랜지스터, 제 3 스위칭소자는 N형의 전계효과 트랜지스터로 한다. 또한, 제 4 및 제 5 스위칭소자는 P형의 전계효과 트랜지스터로 한다.
이때, 전하전송수단의 제 1 스위칭소자의 제어단자와, 상기 역위상신호 입력단자를, 제 3 용량을 통해 접속하면 된다. 제 1 스위칭소자의 동작을 빠르게 하여, 더욱 확실하게 전하(또는 음전하)의 역류를 방지할 수 있다.
또한, 전압발생회로의 출력단자(또는 출력노드)에는, 전압 안정화 용량을 설치하면 된다. 전압 안정화 용량의 타단은 전압이 일정한 전압원에 접속한다. 이 전압이 일정한 전압원은, 접지전위이어도 되고, 또한 다른 전위이어도 된다.
본 발명에 따른 또 다른 전압발생회로는, 전술한 전압발생회로에 있어서, 전하전송수단을 복수단 직렬로 접속하여 이루어진다. 전단의 전하전송수단의 출력 및 이 출력에 교류전압신호를 더한 전압신호가 다음단의 전하전송수단으로 공급되고, 다음 단의 전하전송수단은, 전단의 전하전송수단보다도, 교류전압신호의 피크·투·피크의 전압진폭분 만큼 높은(또는 낮은) 전압을 출력한다. 따라서, 전하전송수단의 단수를 늘리는 것에 의해, 더욱 높은 전압을 출력할 수 있다.
더욱 자세히 설명하면, 전하전송수단은, 교류전압신호가 입력되는 입력노드와, 기준전압이 입력되는 입력단자와, 일정전압을 출력하는 제 1 및 제 2 출력노드와, 입력노드와 제 1 출력노드 사이에 접속된 제 1 스위칭소자와, 입력노드와 제 2 출력노드 사이에 접속된 추가의 스위칭소자와, 제 1 스위칭소자의 제어단자와 추가의 스위칭소자의 제어단자가 접속되는 접속노드와, 기준전압 입력단자와 해당 접속노드 사이에 접속된 제 2 스위칭소자와, 해당 접속노드와 제 1 출력노드 사이에 접속된 제 3 스위칭소자로 이루어진다.
제 1 스위칭소자와 추가의 스위칭소자는 완전히 동일하게 동작하여, 제 1 및 제 2 출력노드에는 같은 전압이 출력된다. 제 2 출력노드의 출력은, 그대로 다음 단의 기준전압으로서 사용되고, 제 1 출력노드에는 교류전압신호가 더해져 다음 단의 입력노드로 공급된다.
이 전압검출회로에서는, 최종단의 전하전송수단으로부터 일정전압의 출력을 추출할 수 있는 것을 물론이고, 중간단의 전하전송수단의 제 2 출력노드로부터도 일정전압의 중간전압을 추출할 수 있다. 또한, 이 경우, 제 2 출력노드의 전압이 변동하여, 다음 단의 스위칭소자의 동작에 영향을 미치지 않도록 주의가 필요하다. 제 1 스위칭소자 및 추가의 스위칭소자와 완전히 동일하게, 다시 추가의 스위칭소자를 접속하여, 중간전압을 추출하도록 하면 된다.
본 발명은, 절연게이트형 전계효과 트랜지스터를 사용한 전압발생회로에 관한 것으로, 특히, 전원전압을 승압한 전압이나 전원전압에 대해 역극성의 전압을 발생하는 전압발생회로에 관한 것이다.
도 1은, 본 발명의 일 실시예에 있어서의 전압발생회로이다.
도 2는, 본 발명의 별도의 실시예에 있어서의 전압발생회로이다.
도 3은, 본 발명의 또 다른 실시예에 있어서의 전압발생회로이다.
도 4는, 도 3에 나타낸 전압발생회로의 동작을 설명하기 위한 도면이다.
도 5는, 본 발명의 또 다른 실시예에 있어서의 전압발생회로이다.
도 6은, 본 발명의 또 다른 실시예에 있어서의 전압발생회로이다.
도 7은, 본 발명의 또 다른 실시예에 있어서의 전압발생회로이다.
도 8은, 본 발명의 또 다른 실시예에 있어서의 전압발생회로이다.
도 9는, 본 발명의 또 다른 실시예에 있어서의 전압발생회로이다.
도 10은, 종래의 기술에 있어서의 전압발생회로이다.
도 11은, 도 10에 나타낸 종래의 기술에 있어서의 전압발생회로의 동작을 설명하기 위한 도면이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 이때, 이하의 실시예에 있어서는, 설명의 편의상, 전원전압 VDD와 반복신호 ψ, /ψ의 진폭 Vψ가 같은(Vψ=VDD) 경우를 예로 들어 설명을 행하지만, Vψ과 VDD가 같을 필요는 없다.
실시예 1
도 1에, 본 발명의 일 실시예에 있어서의 전압발생회로를 나타낸다.
도 1에 있어서, 1은 전압값이 VDD인 전원 VDD가 공급되는 단자이고, 2 및 3은각각, 서로 역위상의 반복신호 ψ, /ψ(/ψ는 신호 ψ의 위상반전신호를 나타낸다)가 입력되는 단자이다.
4는 전원단자(1)와 노드 6 사이에 접속되고, 게이트전극이 노드 7에 접속된 N형의 전계효과 트랜지스터이다. 5는 전원단자(1)와 노드 7 사이에 접속되고, 게이트전극이 노드 6에 접속된 N형의 전계효과 트랜지스터이다. 8은 노드 6과 입력단자 2 사이에 접속된 승압용량이고, 9는 노드 7과 입력단자 3 사이에 접속된 승압용량이다.
10은 노드 6과 접지 사이에 나타나는 기생용량이며, 12는, 이 승압전위 발생회로의 출력전압 VPP가 출력되는 노드이다. 또한, 13은 출력전압을 안정화하기 위한 용량으로, 한쪽의 단자가 출력노드(12)에, 다른쪽의 단자가 접지단자에 접속되어 있다. 여기서, 용량 13의 다른쪽의 단자는 항상 일정한 전위에 있으면 되고, 반드시 접지전위일 필요는 없다.
더구나, 도 1에 있어서, 11은 노드 6과 노드12 사이에 설치된 P형의 전계효과 트랜지스터이다. 또한, 14는 전원단자(1)와 노드 16 사이에 설치된 N형의 전계효과 트랜지스터이며, 15는 출력노드(12)와 노드 16 사이에 설치된 P형의 전계효과 트랜지스터이다. 트랜지스터 11의 게이트전극은 노드16에 접속되어 있다. 또한, 트랜지스터 14, 15의 게이트전극은 노드 6에 접속되어 있다.
도 1의 회로는 아래와 같이 동작한다.
이미 도 11에서 설명한 대로, 노드 6의 전위는 VDD레벨과 2VDD레벨 사이에서변화한다. 지금, 노드 6이 VDD레벨로부터 2VDD레벨로 상승하면, 트랜지스터 15가 비도통, 트랜지스터 14가 도통이 되어, 단자 1의 전압 VDD가 트랜지스터 11의 게이트전극에 인가된다. 트랜지스터 11의 소스전극, 즉 노드 6의 전압레벨은 2VDD로 되어 있기 때문에 트랜지스터 11은 도통하고, 노드 6으로부터 노드 12로 전하가 이동하여, 노드 12의 레벨이 상승한다.
다음에, 노드 6이 2VDD레벨로부터 VDD레벨로 하강하면, 트랜지스터 14는 소스전극, 즉 단자 1의 전압레벨이 VDD이기 때문에 비도통으로 된다(게이트전극과 소스전극 사이, 즉 노드 6과 단자 1 사이의 전위차가, 트랜지스터 14의 임계전압 VTN보다도 작기 때문에 비도통이 된다).
이때, 아직 노드 12의 레벨이 VDD+｜VTP｜에 이르지 않은 경우에는, 트랜지스터 15, 11 모두 비도통으로, 노드 12로부터 노드 6으로의 전하의 이동은 발생하지 않는다(트랜지스터 15, 11 모두 게이트전극, 즉 노드 6, 16의 전위가 VDD로서, 소스전극, 즉 노드 12와의 사이의 전위차가 임계전압 ｜VTP｜보다도 작기 때문에 비도통).
한편, 노드 12의 레벨이 VDD+ ｜VTP｜ 이상으로 상승하고 있는 경우에는, 트랜지스터 15가 도통하고, 그 결과, 트랜지스터 11의 드레인전극(노드 12)과 게이트전극(노드 16)이 동전위가 되어, 트랜지스터 11은 비도통이 된다. 따라서, 역시 노드12로부터 노드 6으로의 전하의 이동은 발생하지 않는다.
이와 같이, 노드 6의 전위가 2VDD레벨로 상승하면, 트랜지스터 14의 동작에 의해 트랜지스터 11이 도통하여, 노드 6의 전하가 노드 12로 이동하여 노드 12의 전위가 상승한다. 한편, 노드 6의 전위가 VDD레벨로 저하하면, 트랜지스터 15의 동작에 의해 트랜지스터 11이 비도통이 되어, 노드 12로부터 노드 6으로의 전하의 이동을 방지한다. 따라서, 이들을 반복하는 것에 의해 노드 12의 전압은 상승하여, 최종적으로 2VDD레벨에 도달한다.
이상 서술한 것과 같이, 본 실시예에 따르면, 노드 12에 출력전압 VPP로서, 트랜지스터의 임계전압의 영향을 받지 않는(순방향 전압강하가 없는) 전압 2VDD를 얻을 수 있다. 따라서, 제조조건의 변동 등에 의해 트랜지스터의 임계값이 변동되었더라도, 출력전압 VPP에는 전혀 영향이 없다. 이 때문에, 예를 들면 본 실시예의 전압발생회로를 메모리 디바이스나 액정표시장치에 사용한 경우에는, 데이터 기록용 트랜지스터의 동작에 필요한 전압에 대해, 항상 일정한 마진을 확보한 전압을 공급할 수 있어, 디바이스나 장치의 동작신뢰성을 높일 수 있다.
이때, 이상의 설명에서는, 트랜지스터 14의 소스전극을 단자 1, 즉 VDD레벨에 접속하였지만, 노드 6의 레벨이 상승하였을 때에 트랜지스터 11이 도통하고, 노드 6의 레벨이 저하하였을 때에 트랜지스터 11이 비도통으로 되도록 하는 전압이면, 반드시 VDD일 필요는 없다. 요컨대, 트랜지스터 14의 소스전극의 레벨은, 노드6의 레벨이 VDD로 저하하였을 때에 트랜지스터 11이 비도통이 되도록, VDD-｜VTP｜보다도 높은 전압이고, 노드 6의 레벨이 2VDD가 되었을 때에 트랜지스터 11이 도통으로 되도록, 2VDD-｜VTP｜(및 2VDD-VTN)보다도 낮은 전압이면 된다.
실시예 2
도 2에, 본 발명의 또 다른 실시예에 있어서의 전압발생회로를 나타낸다. 도 2에 있어서, 도 1의 회로와 동일한 구성요소에 관해서는 동일한 참조부호를 붙이고, 설명은 생략한다.
도 2에 나타낸 본 실시예의 전압발생회로에서는, 노드 16과 반복신호 /ψ의 입력단자 3이, 결합용량(17)을 통해 접속되어 있다.
도 2의 회로는 아래와 같이 동작한다.
이미 설명한 바와 같이, 상기 실시예 1에서는, 노드 6의 레벨이 2VDD에서 VDD레벨로 저하하면, 트랜지스터 15가 도통하고, 트랜지스터 11의 게이트전극이 노드 12와 동전위(즉, 게이트전극과 드레인전극이 동전위)로 되어, 트랜지스터 11이 비도통이 되어, 노드 12로부터 노드 6으로의 전하의 역류를 방지한다.
그러나, 트랜지스터 15가 도통하여 트랜지스터 11의 게이트전극과 노드 12가 동전위가 될 때까지는 일정한 시간이 필요하며, 그 사이에, 노드 12의 전하가 트랜지스터 11을 통해 노드 6측으로 역류하는 경우가 있다.
그래서, 본 실시예에서는, 노드 6과는 역위상으로 변화하는 신호를 노드 16에 입력한다. 이미 도 11에서 설명한 바와 같이, 노드 6의 레벨은 신호 ψ와 동위상으로 변화하기 때문에, 이것과 역위상의 신호로서, 예를 들면 /ψ을 노드 16에 입력한다. 신호 ψ의 하강, 즉 노드 6의 2VDD레벨로부터 VDD레벨로의 변화에 맞추어, 신호 /ψ가 상승하고, 노드 16의 레벨을 상승시켜, 트랜지스터 11의 게이트전극의 전압의 상승을 돕는다. 트랜지스터 11이 더욱 빨리 비도통이 되어, 더욱 확실하게 전하의 역류를 방지하는 것이 가능하다.
여기서, 반복신호 ψ, /ψ의 위상관계는 실질적으로는 역위상이지만, 승압전위 발생회로의 승압동작을 위해서는 고전위(H) 기간이 저전위(L) 기간보다 짧고, 한쪽의 H 기간이 다른 쪽의 L 기간 내에 포함되는 것이 바람직하다. 한편, 본 실시예에 있어서는, 결합용량(17)에 의한 노드 16의 전위상승을 돕기 위해, /ψ의 전위상승이 ψ의 전위하강에 대해 지연되지 않는 것이 바람직하다.
실시예 3
도 3에, 본 발명의 또 다른 실시예에 있어서의 전압발생회로를 나타낸다. 도 3의 전압발생회로는, 전원전압에 대해 역극성의 전압을 발생하는 챠지펌프회로이다. 전원전압과 역극성의 전압은, 예를 들면 DRAM의 기판 바이어스용, 플래시 메모리의 워드선 구동회로용의 전원, 저온 폴리실리콘 TFT를 사용한 액정표시장치의 게이트선의 구동회로의 전원 등에 사용된다.
도 3에 있어서, 22 및 23은, 서로 역위상의 반복신호 ψ, /ψ가 각각 공급되는 단자이다. 24는, 기준전위(여기서는 접지전위)와 노드 26 사이에 접속되고, 게이트전극이 노드 27에 접속된 P형의 전계효과 트랜지스터이다. 25는, 기준전위(접지전위)와 노드 27 사이에 접속되고, 게이트전극이 노드 26에 접속된 P형의 전계효과 트랜지스터이다. 28은, 노드 26과 단자 22 사이에 접속된 챠지펌프용량이고, 29는, 노드 27과 단자 23 사이에 접속된 강압용량이다.
30은, 노드 26과 접지 사이의 기생용량이고, 32는 이 전압발생회로의 출력인 부전압 VBB가 출력되는 노드이다. 31은, 노드 26과 노드 32 사이에 설치된 N형의 전계효과 트랜지스터이다. 또한, 33은 출력전압을 안정화하기 위한 용량으로, 출력노드(32)와 접지 사이에 설치되어 있다.
34는, 접지단자와 노드 36 사이에 설치된 P형의 전계효과 트랜지스터, 35는 출력노드(32)와 노드 36 사이에 설치된 N형의 전계효과 트랜지스터이며, 노드 36은 트랜지스터 31의 게이트전극에 접속되어 있다. 트랜지스터 34, 35의 게이트전극은, 노드 26에 접속되어 있다.
이 도 3의 전압발생회로의 동작을, 도 4를 참조하여 설명한다.
VDD의 진폭을 갖는 서로 거의 역위상의 반복신호 ψ, /ψ가 수회 공급되는 것에 의해, 노드 27의 전위가 서서히 강하하여 간다. 지금, 반복신호 /ψ가 하강하여, 트랜지스터 24의 게이트전압이 접지레벨에 대해 트랜지스터 24의 임계전압 이상 낮아지면, 트랜지스터 24가 도통하여, 노드 26이 트랜지스터 24를 통해 접지레벨로 방전된다. 다음에, 신호 /ψ가 상승하여 노드 27의 레벨이 VDD가 되고 트랜지스터 24가 비도통으로 된 후, ψ가 하강하면, 노드 26은 ψ에 의해 이하의 전압 V26으로 강압된다.
V26= -VDD·C28/(C28+C30)…(5)
여기서, C28은 챠지펌프 용량(28)의 용량값, C30은 기생용량(30)의 용량이다. 통상, 용량값 C28은 용량값 C30에 대해 충분히 커서, 즉 C28≫C30으로 설정되어 있기 때문에, 식 (5)는 이하와 같아진다.
V26≒-VDD…(6)
따라서, 도 4에도 나타낸 것과 같이, 노드 26의 전위는 접지레벨과 -VDD레벨 사이에서 변화한다. 지금, 노드 26의 전위가 접지레벨로부터 -VDD레벨로 하강하면, 트랜지스터 35가 비도통, 트랜지스터 34가 도통으로 되어, 트랜지스터 31의 게이트전압은 접지전위가 된다. 트랜지스터 31의 소스전극(즉, 노드 26)의 전압레벨은 -VDD로 되어 있기 때문에 트랜지스터 31은 도통하고, 노드 26으로부터 노드 32로 음전하가 이동하여, 노드 32의 레벨이 저하한다.
다음에, 노드 26이 -VDD레벨로부터 접지레벨로 상승하면, 트랜지스터 34는 소스전극이 접지전위이기 때문에 비도통이 된다(게이트전극, 즉 노드 26의 레벨이, 트랜지스터 34의 임계전압 VTP(VTP는 음의 값)보다도 높기 때문에 비도통이 된다).
이때, 노드 32의 레벨이 -VTN(VTN은 트랜지스터 35의 임계전압)보다도 높은 경우에는, 트랜지스터 35도 비도통으로, 트랜지스터 31의 게이트전극은 접지전위인상태이다. 따라서, 트랜지스터 31은 비도통으로, 노드 32로부터 노드 26으로의 음전하의 이동은 발생하지 않는다.
한편, 노드 32의 레벨이 -VTN보다도 낮은 경우, 트랜지스터 35가 도통하고, 그 결과, 트랜지스터 31의 드레인전극(노드 32)과 게이트전극(노드 36)이 동전위가 된다. 따라서, 역시 트랜지스터 31은 비도통으로, 노드 32로부터 노드 26으로의 음전하의 이동은 발생하지 않는다.
이와 같이, 노드 26의 전위가 -VDD레벨로 저하하였을 때, 트랜지스터 34의 동작에 의해 트랜지스터 31이 도통하고, 노드 26의 음전하가 노드 32로 이동하여 노드 32의 전위가 저하한다. 한편, 노드 26의 전위가 접지레벨이 되었을 때에는, 트랜지스터 35의 동작에 의해 트랜지스터 31이 비도통이 되어, 노드 32로부터 노드 26으로의 음전하의 이동을 방지한다. 따라서, 이들을 반복하는 것에 의해 노드 32의 전압은 하강하여, 최종적으로 -VDD레벨에 도달한다.
이상 서술한 것과 같이, 본 실시예에 따르면, 노드 32에 출력전압 VBB로서, 트랜지스터의 임계전압의 영향을 받지 않는 전압 -VDD를 얻을 수 있다. 따라서, 가령 트랜지스터의 임계값이 변동되었다고 하더라도, 출력전압 VBB에는 전혀 영향이 없다.
이때, 이상의 설명에 있어서는, 트랜지스터 34의 소스전극을 접지전위로 하고 있지만, 노드 26의 레벨이 저하하였을 때에 트랜지스터 31이 도통하고, 노드 26의 레벨이 상승하였을 때에 트랜지스터 31이 비도통으로 되도록 하는 전압이면, 반드시 접지전위일 필요는 없다. 요컨대, 트랜지스터 34의 소스전극의 레벨은, 노드 6의 레벨이 -VDD가 되었을 때에 트랜지스터 31이 도통으로 되도록, -VDD+VTN보다도 높은 전압이며, 노드 6의 레벨이 접지전위로 상승하였을 때에 트랜지스터 11이 비도통이 되도록, VTN보다도 낮은 전압이면 된다.
실시예 4
도 5에, 본 발명의 또 다른 실시예에 있어서의 전압발생회로를 나타낸다. 도 5에 있어서, 도 3의 회로와 동일한 구성요소에 관해서는 동일한 참조부호를 붙이고, 설명은 생략한다.
도 5에 나타낸 본 실시예의 전압발생회로에서는, 노드 36과 반복신호 /ψ의 입력단자 23이, 결합용량 37을 통해 접속되어 있다.
도 5의 회로는 아래와 같이 동작한다.
이미 설명한 바와 같이, 상기 실시예 3에서는, 노드 36의 레벨이, -VDD레벨로부터 접지레벨로 상승하면, 트랜지스터 35가 도통하여, 트랜지스터 31의 게이트전극이 노드 32와 동전위가 되고, 트랜지스터 31이 비도통으로 되어, 노드 32로부터 노드 26으로의 음전하의 역류를 방지한다.
그러나, 트랜지스터 35가 도통하여 트랜지스터 31의 게이트전극과 노드 32가 동전위가 될 때까지는 일정한 시간이 필요하고, 그 사이에, 노드 32의 음전하가 트랜지스터 31을 통해 노드 26측으로 역류하는 경우가 있다.
그래서, 본 실시예에서는, 노드 26과는 역위상으로 변화하는 신호를 노드 36으로 입력한다. 이미 도 4에서 설명한 바와 같이, 노드 26의 레벨은 신호 ψ와 동위상으로 변화하기 때문에, 이것과 역위상의 신호로서, 예를 들면 /ψ을 노드 36에 입력한다. 신호 ψ의 상승, 즉 노드 29의 -VDD레벨로부터 접지레벨로의 변화를 맞추어, 신호 /ψ가 하강하여, 노드 36의 레벨을 하강시켜, 트랜지스터 31의 게이트전극의 전압의 저하를 돕는다. 트랜지스터 31이 더욱 일찍 비도통이 되어, 더욱 확실하게 음전하의 역류를 방지하는 것이 가능하다.
그런데, 반복신호 ψ, /ψ의 위상관계는 실질적으로는 역위상이지만, 승압전위 발생회로의 승압동작을 위해서는 저전위(L) 기간이 고전위(H) 기간보다 짧아, 한쪽의 L 기간이 다른쪽의 H 기간 내에 포함되는 것이 바람직하다. 한편, 본 실시예에 있어서는, 결합용량 37에 의한 노드 36의 전위의 하강을 돕기 위해, /ψ의 전위하강이 ψ의 전위상승에 대해 지연되지 않는 것이 바람직하다.
실시예 5
도 6에, 본 발명의 또 다른 실시예에 있어서의 전압발생회로를 나타낸다. 도 6에 나타낸 전압발생회로는, 전원전압 VDD의 n배(n은 정수)의 양전압을 발생하는 회로이다. 도 6에 있어서, 도 1의 회로와 동일한 구성요소에 관해서는 동일한 참조부호를 붙이고, 설명은 생략한다.
도 1에 나타낸 실시예 1의 전압발생회로는, 트랜지스터 4, 5 및 용량 8, 9로 이루어져 입력신호 ψ의 기준레벨을 변환하는 승압회로와, 트랜지스터 11, 14, 15로 이루어지고, 노드 6으로부터 노드 12로 전하를 이동시키며, 노드 12로부터 노드 6으로의 전하의 역류를 저지하는 전하전송회로로 구성되어 있다고 할 수 있다. 이 도 1의 전압발생회로에서, 전하전송회로를 n개 직렬 접속하는 것에 의해, VDD의 n배의 양전압을 발생할 수 있다.
도 6에 나타낸 본 실시예의 전압발생회로에서는, 도 1에 나타낸 전압발생회로에 대해, 트랜지스터 11a, 14a, 15a로 이루어지는 2단째의 전하전송회로가 추가되어 있다. 또한, 1단째의 출력인 노드 12에는, 반복신호 /ψ(ψ라도 좋다)가 인가되고 있다. 더구나, 1단째의 전하전송회로에는, 트랜지스터 17 및 전압안정화 용량 18이 추가되어 있다. 트랜지스터 17 및 용량 18은, 트랜지스터 11 및 용량 13과 마찬가지로 동작하여, 노드 19에 전압 2VDD를 생성하고 있다. 따라서, 노드 12의 전압은 2VDD레벨과 3VDD(=2VDD+Vψ) 레벨 사이에서 변화하고, 노드 19의 전압은 2VDD레벨로 거의 일정하다.
이미 서술한 것과 같이, 1단째의 전하전송회로에서는, VDD레벨과 2VDD레벨 사이에서 변화하는 전압이, 트랜지스터 11의 소스전극 및 트랜지스터 14, 15의 게이트전극에 공급되고, 거의 일정한 전압 VDD가 트랜지스터 14의 소스전극으로 공급되고 있다. 그리고, 노드 12에 전압 2VDD가 출력된다.
이것과 마찬가지로, 2VDD레벨과 3VDD레벨 사이에서 변화하는 전압을, 트랜지스터 11a의 소스전극 및 트랜지스터 14a, 15a의 게이트전극에 공급하고, 거의 일정한 전압 2VDD를 트랜지스터 14a의 소스전극으로 공급함으로써, 2단째의 전하전송회로의 출력으로서 노드 12a에서 전압 3VDD를 얻을 수 있다.
이와 같이 본 실시예에 따르면, 도 1의 전압발생회로에서 전하전송회로를 복수단 직렬접속하는 것에 의해, 전단의 전하전송회로의 각 입력에 대해 VDD만큼 높은 전압을, 다음 단의 전하전송회로에 입력할 수 있다. 따라서, 3VDD, 4VDD, …, (n+1)VDD라는 전원전압의 정수배의 출력전압을 용이하게 얻는 것이 가능하다.
실시예 6
도 6에 나타낸 전압발생회로에서는, 노드 12, 12a, …, 12n 중 최종단의 노드 12n이 출력이 되지만, 노드 19, 19a, …를 출력으로서 사용할 수도 있다. 예를 들면, 노드 19로부터는 전압 2VDD를 추출할 수 있고, 노드 19a에서는 전압 3VDD를 추출할 수 있다.
이와 같이 본 실시예에 따르면, 최종단의 출력전압 이외에, 중간의 전압도 출력하는 것이 가능하다. 따라서, 다양한 전압이 필요한 경우에도, 복수의 전압발생회로를 설치할 필요가 없어, 비용이나 공간, 신뢰성이라는 면에서 유리하다.
실시예 7
노드 19, 19a, …로부터 중간의 전압을 출력하는 상기 실시예 6의 전압발생회로에서, 부하에 대전휴가 흘러 출력전압, 즉 노드 19, 19a, …의 전압이 저하하는 경우도 생각할 수 있다.
이와 같은 경우에는, 도 7에 나타낸 바와 같이, 트랜지스터 17 및 전압안정화 용량 18과 병렬로, 다시 트랜지스터 17' 및 전압안정화 용량 18'을 추가하고, 노드 19'에 부하 40을 접속하도록 하면 된다.
부하전류 i에 의해 노드 19', 19a', …의 출력전압이 저하하는 경우에도, 노드 19, 19a, …의 출력전압에는 거의 영향이 없다. 따라서, 다음단의 트랜지스터 14a, 14b, …에의 공급전압이 변동해 버리는 일이 없어, 전압전송회로(트랜지스터 11a, 11b, …)의 확실한 동작이 보증된다.
실시예 8
도 8에, 본 발명의 또 다른 실시예에 있어서의 전압발생회로를 나타낸다. 도 8에 나타낸 전압발생회로는, 전원전압 VDD의 n배(n은 정수)의 부전압을 발생하는 회로이다. 도 8에 있어서, 도 3의 회로와 동일한 구성요소에 관해서는 동일한 참조부호를 붙이고 있으며, 설명은 생략한다.
도 3에 나타낸 실시예 3의 전압발생회로는, 트랜지스터 24, 25 및 용량 28, 29로 이루어지고 입력신호 ψ의 기준레벨을 변환하는 회로와, 트랜지스터 31, 34, 35로 이루어지고, 노드 26으로부터 노드 32로 음전하를 이동시키며, 노드 32로부터노드 26으로의 음전하의 역류를 저지하는 전하전송회로로 구성되어 있다고 할 수 있다. 이 도 3의 전압발생회로에서, 전하전송회로를 n개 직렬접속하고, 전단의 전하전송회로보다도 VDD만큼 낮은 전압이 다음단의 전하전송회로에 공급되도록 하는 것에 의해, VDD의 n배의 부전압을 발생할 수 있다.
도 8에 나타낸 본 실시예의 전압발생회로에서, 1단째의 전하전송회로에는, -VDD와 접지전위 사이에서 변화하는 전압이 입력(노드 26)되고, 전압 -VDD가 출력(노드 32)된다. 더구나, 노드 32에는, 용량 33을 거쳐, 반복신호 /ψ(ψ라도 된다)가 인가되고 있고, 결과로서 노드 32의 전압은 -2VDD와 -VDD사이에서 변화한다. 이 노드 32의 전압이 2단째의 전하전송회로에 입력되고, 2단째의 전하전송회로는 노드 32a에 전압 -2VDD를 출력한다.
이때, 1단째의 전하전송회로에서, 트랜지스터 34의 소스전극은 접지되어 있다. 이것에 대해, 2단째의 전하전송회로의 트랜지스터 34a에는, -VDD의 전압을 공급할 필요가 있다. 이 때문에, 1단째의 전하전송회로에, 트랜지스터 37 및 전압안정화 용량 38이 추가되어 있다. 트랜지스터 37 및 용량38은, 도 3(실시예 3)에 있어서 트랜지스터 31 및 용량 33과 마찬가지로 동작하여, 노드 39, 즉 트랜지스터 34a의 소스전극에 전압 -VDD를 생성하고 있다.
이와 같이 본 실시예에 따르면, 도 3의 전압발생회로에서 전하전송회로를 복수단 직렬접속하는 것에 의해, 간결한 회로구성인 상태에서, 전단의 전하전송회로의 각 입력에 대해 VDD만큼 낮은 전압을, 다음단의 전하전송회로에 입력할 수 있다. 따라서, -2VDD, -3VDD, …,-n·VDD라는 전원전압의 정수배의 부전압을 용이하게 얻는 것이 가능하다.
실시예 9
도 8에 나타낸 전압발생회로에서는, 노드 32, 32a, …, 32n 중 최종단의 노드 32n이 출력이 되지만, 노드 39, 39a, …를 출력으로서 사용할 수도 있다. 예를 들면, 노드 39로부터는 전압 -VDD를 추출할 수 있고, 노드 39a에서는 전압 -2VDD를 추출할 수 있다.
이와 같이 본 실시예에 따르면, 최종단의 출력전압 이외에, 중간의 전압도 출력하는 것이 가능하다. 따라서, 다양한 전압이 필요한 경우에도, 복수의 전압발생회로를 설치할 필요가 없어, 비용이나 공간, 신뢰성이라고 하는 면에서 유리하다.
실시예 10
노드 39, 39a, …로부터 중간의 전압을 출력하는 상기 실시예 9의 전압발생회로에서, 부하에 대전류가 흘러 출력전압, 즉 노드 39, 39a, …의 전압이 크게 변동하는 경우도 생각할 수 있다.
이와 같은 경우에는, 도 19에 나타낸 바와 같이, 트랜지스터 37 및 전압안정화 용량 38과 병렬로, 다시 트랜지스터 37' 및 전압안정화 용량 38'을 추가하고, 노드 39'에 부하 40을 접속하도록 하면 된다.
부하전류 i에 의해 노드 39', 39a', …의 출력전압이 저하하는 경우에도, 노드 39, 39a, …의 출력전압에는 거의 영향이 없다. 따라서, 다음단의 트랜지스터 34a, 34b, …에의 공급전압이 변동하여 버리는 일이 없어, 전압전송회로(트랜지스터 31a, 31b, …)의 확실한 동작이 보증된다.
본 발명의 전압발생회로에 따르면, 트랜지스터의 임계전압의 영향이 없는 출력전압을 얻을 수 있다. 따라서, 트랜지스터의 임계전압에 변동이 생긴 경우라도, 필요한 전압을 확실히 출력할 수 있어, 본 발명의 전압발생회로를 이용하는 장치의 동작신뢰성을 높이는 것이 가능하다.
또한, 본 발명의 전압발생회로에 따르면, 출력노드(단자)부터 입력노드(단자)로의 전하(음전하)의 역류를 방지하여, 효율적으로 출력전압을 얻을 수 있다.
또한, 본 발명의 전압발생회로에서는, 최저한 필요한 전압신호는, 챠지펌프 동작용의 반복신호와, 기준전위를 제공하는 정전압신호 만으로, 제어용의 신호 등을 준비할 필요가 없다.
더구나, 본 발명의 전압발생회로에 따르면, 전하전송수단을 복수단 직렬접속함으로써, 용이하게 고전압을 출력할 수 있다. 더욱이, 중간단의 전하전송수단으로부터, 중간의 전압을 얻을 수 있다.

Claims (23)

  1. 입력노드에 교류전압이 입력되고, 출력노드에 일정한 전압을 출력하는 전압발생회로에 있어서,
    입력노드와 출력노드 사이에 설치된 전하전송수단이, 입력노드로부터 출력노드로 흐르는 전하량과 출력노드로부터 입력노드로 흐르는 전하량이 다르도록, 상기 교류전압에 의해 제어되고, 순방향 전압강하가 없는 정류기가 형성된 것을 특징으로 하는 전압발생회로.
  2. 출력노드에 일정한 전압을 출력하는 전압발생회로에 있어서,
    교류전압이 입력되는 제 1 입력노드와, 일정한 기준전압이 입력되는 제 2 입력노드와, 제 1 입력노드와 출력노드 사이에 접속된 제 1 스위칭소자와, 제 2 입력노드와 제 1 스위칭소자의 제어단자 사이에 접속된 제 2 스위칭소자와, 제 1 스위칭소자의 제어단자와 출력노드 사이에 접속된 제 3 스위칭소자로 이루어진 것을 특징으로 하는 전압발생회로.
  3. 입력단자에 일정전압 및 교류전압신호가 공급되어, 출력단자에 일정전압을 출력하는 전압발생회로에 있어서,
    상기 교류전압신호의 기준레벨을 변환하여 중간노드에 출력하는 전압레벨 변환수단과,
    이 중간노드와 출력단자 사이에 접속되고, 중간노드로부터 출력단자로 흐르는 전하량과 출력단자로부터 중간노드로 흐르는 전하량이 다르도록, 상기 중간노드의 전압신호에 의해 제어되어, 순방향 전압하강이 없는 정류기를 형성하는 전하전송수단으로 이루어진 것을 특징으로 하는 전압발생회로.
  4. 제 3항에 있어서,
    상기 전하전송수단이, 중간노드와 출력단자 사이에 접속된 제 1 스위칭소자와, 일정전압의 입력단자와 제 1 스위칭소자의 제어단자 사이에 접속된 제 2 스위칭소자와, 제 1 스위칭소자의 제어단자와 출력단자 사이에 접속된 제 3 스위칭소자로 이루어진 것을 특징으로 하는 전압발생회로.
  5. 제 3항에 있어서,
    상기 전압레벨 변환수단이, 일정전압의 입력단자와 중간노드 사이에 설치된 제 4 스위칭소자와, 중간노드와 교류전압신호의 입력단자 사이에 설치된 제 1 용량과, 제 4 스위칭소자의 제어단자에 상기 교류전압신호와는 실질적으로 역위상의 신호를 공급하는 역위상신호 공급수단으로 이루어진 것을 특징으로 하는 전압발생회로.
  6. 제 5항에 있어서,
    상기 역위상신호 공급수단이, 상기 교류전압신호와는 실질적으로 역위상의 교류신호가 공급되는 역위상신호 입력단자와, 이 역위상신호 입력단자와 상기 제 4 스위칭소자의 제어단자 사이에 설치된 제 2 용량과, 상기 일정전압의 입력단자와 상기 제 4 스위칭소자의 제어단자 사이에 설치되고, 상기 중간노드의 전압신호로 제어되는 제 5 스위칭소자로 이루어진 것을 특징으로 하는 전압발생회로.
  7. 제 2항 또는 제 4항에 있어서,
    상기 제 1 스위칭소자가 P형의 전계효과 트랜지스터이고, 상기 제 2 스위칭소자가 N형의 전계효과 트랜지스터이며, 상기 제 3 스위칭소자가 P형의 전계효과 트랜지스터인 것을 특징으로 하는 전압발생회로.
  8. 제 2항 또는 제 4항에 있어서,
    상기 제 1 스위칭소자가 N형의 전계효과 트랜지스터이고, 상기 제 2 스위칭소자가 P형의 전계효과 트랜지스터이며, 상기 제 3 스위칭소자가 N형의 전계효과트랜지스터인 것을 특징으로 하는 전압발생회로.
  9. 제 5항 또는 제 6항에 있어서,
    상기 제 4 스위칭소자가 N형의 전계효과 트랜지스터인 것을 특징으로 하는 전압발생회로.
  10. 제 5항 또는 제 6항에 있어서,
    상기 제 4 스위칭소자가 P형의 전계효과 트랜지스터인 것을 특징으로 하는 전압발생회로.
  11. 제 9항에 있어서,
    상기 제 5 스위칭소자가, N형의 전계효과 트랜지스터인 것을 특징으로 하는 전압발생회로.
  12. 제 10항에 있어서,
    상기 제 5 스위칭소자가 P형의 전계효과 트랜지스터인 것을 특징으로 하는전압발생회로.
  13. 제 6항에 있어서,
    상기 제 1 스위칭소자의 제어단자와, 상기 역위상신호 입력단자가, 제 3 용량을 통해 접속되어 이루어진 것을 특징으로 하는 전압발생회로.
  14. 제 3항에 있어서,
    상기 공급되는 일정전압이 양의 전압인 것을 특징으로 하는 전압발생회로.
  15. 제 14항에 있어서,
    상기 출력단자의 출력전압이, 상기 양의 전압과 상기 교류전압신호의 피크·투·피크전압 진폭의 합인 것을 특징으로 하는 전압발생회로.
  16. 제 3항에 있어서,
    상기 공급되는 일정전압이, 접지전위인 것을 특징으로 하는 전압발생회로.
  17. 제 16항에 있어서,
    상기 출력단자의 출력전압이, 상기 접지전위와 상기 교류전압신호의 피크·투·피크전압 진폭의 차인 것을 특징으로 하는 전압발생회로.
  18. 제 3항에 있어서,
    상기 출력단자와 전압일정의 전압원 사이에, 전압안정화 용량을 설치한 것을 특징으로 하는 전압발생회로.
  19. 교류전압신호가 입력되는 입력노드와, 기준전압이 입력되는 입력단자와, 일정전압을 출력하는 제 1 및 제 2 출력노드와, 입력노드와 제 1 출력노드 사이에 접속된 제 1 스위칭소자와, 입력노드와 제 2 출력노드 사이에 접속된 추가의 스위칭소자와, 제 1 스위칭소자의 제어단자와 추가의 스위칭소자의 제어단자가 접속되는 접속노드와, 기준전압 입력단자와 상기 접속노드 사이에 접속된 제 2 스위칭소자와, 상기 접속노드와 제 1 출력노드 사이에 접속된 제 3 스위칭소자로 이루어진 전하전송수단이 복수단 직렬접속되고,
    전단의 전하전송수단의 제 1 출력노드에, 용량을 통해 교류전압신호가 접속되는 동시에, 다음단의 전하전송수단의 입력노드가 접속되고, 전단의 전하전송수단의 제 2 출력노드에, 다음단의 전하전송수단의 기준전압 입력단자가 접속된 것을 특징으로 하는 전압발생회로.
  20. 제 19항에 있어서,
    최종단의 전하전송수단으로부터 출력전압이 출력되는 동시에, 중간단의 전하전송수단의 제 2 출력노드로부터 중간전압이 추출되는 것을 특징으로 하는 전압발생회로.
  21. 제 19항에 있어서,
    상기 전하전송수단이, 제 3 출력노드와, 상기 입력노드와 제 3 출력노드 사이에 접속되고, 제어전극이 상기 접속노드에 접속된 추가의 스위칭소자를 갖고,
    최종단의 전하전송수단으로부터 출력전압이 출력되는 동시에, 중간단의 전하전송수단의 제 3 출력노드로부터 중간전압이 추출되는 것을 특징으로 하는 전압발생회로.
  22. 제 19항에 있어서,
    1단째의 전하전송수단의 기준전압 입력단자에 양의 전압이 입력되고, 다음단의 전하전송수단이 전단의 전하전송수단의 출력보다도, 교류전압신호의 피크·투·피크전압 진폭 만큼 높은 전압을 출력하는 것을 특징으로 하는 전압발생회로.
  23. 제 19항에 있어서,
    1단째의 전하전송수단의 기준전압 입력단자가 접지전위에 접속되고, 다음단의 전하전송수단이 전단의 전하전송수단의 출력보다도, 교류전압신호의 피크·투·피크전압 진폭 만큼 낮은 전압을 출력하는 것을 특징으로 하는 전압발생회로.
KR10-2003-7013135A 2002-02-22 2002-02-22 전압발생회로 KR20040030569A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/001590 WO2003071373A1 (fr) 2002-02-22 2002-02-22 Circuit generateur de tension

Publications (1)

Publication Number Publication Date
KR20040030569A true KR20040030569A (ko) 2004-04-09

Family

ID=27742300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7013135A KR20040030569A (ko) 2002-02-22 2002-02-22 전압발생회로

Country Status (5)

Country Link
US (1) US20040100242A1 (ko)
JP (1) JPWO2003071373A1 (ko)
KR (1) KR20040030569A (ko)
CN (1) CN1503931A (ko)
WO (1) WO2003071373A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449637Y1 (ko) * 2008-05-07 2010-07-26 이재흥 농작물 지지용 말뚝박기 타격봉

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969322B2 (ja) * 2007-06-01 2012-07-04 三菱電機株式会社 電圧発生回路およびそれを備える画像表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008876B1 (ko) * 1990-08-17 1993-09-16 현대전자산업 주식회사 반도체소자의 고전압 발생회로
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
JPH08213850A (ja) * 1995-02-06 1996-08-20 Fujitsu Ltd 演算増幅回路
JPH08305453A (ja) * 1995-05-11 1996-11-22 Toshiba Microelectron Corp 基準電圧発生回路
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
JP3543509B2 (ja) * 1996-10-04 2004-07-14 セイコーエプソン株式会社 電圧安定化回路
KR100243004B1 (ko) * 1997-02-27 2000-03-02 김영환 부트스트랩 챠지 펌프회로
US6271715B1 (en) * 1998-02-27 2001-08-07 Maxim Integrated Products, Inc. Boosting circuit with supply-dependent gain
JP2000056846A (ja) * 1998-08-06 2000-02-25 Hitachi Ltd 基準電圧発生回路および半導体集積回路
JP4026947B2 (ja) * 1998-08-24 2007-12-26 株式会社ルネサステクノロジ 昇圧回路
US6198340B1 (en) * 1999-02-08 2001-03-06 Etron Technology, Inc. High efficiency CMOS pump circuit
JP3425118B2 (ja) * 1999-06-02 2003-07-07 松下電器産業株式会社 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法
JP3102428B2 (ja) * 1999-07-12 2000-10-23 株式会社日立製作所 半導体装置
KR100347140B1 (ko) * 1999-12-31 2002-08-03 주식회사 하이닉스반도체 전압 변환 회로
US6501325B1 (en) * 2001-01-18 2002-12-31 Cypress Semiconductor Corp. Low voltage supply higher efficiency cross-coupled high voltage charge pumps
KR100404001B1 (ko) * 2001-12-29 2003-11-05 주식회사 하이닉스반도체 차지 펌프 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449637Y1 (ko) * 2008-05-07 2010-07-26 이재흥 농작물 지지용 말뚝박기 타격봉

Also Published As

Publication number Publication date
WO2003071373A1 (fr) 2003-08-28
JPWO2003071373A1 (ja) 2005-06-16
US20040100242A1 (en) 2004-05-27
CN1503931A (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
JP2528196B2 (ja) 電圧逓倍回路
US6617832B1 (en) Low ripple scalable DC-to-DC converter circuit
JP4557577B2 (ja) チャージポンプ回路
JP3183672B2 (ja) チャージポンプ装置
US7365591B2 (en) Voltage generating circuit
US6002599A (en) Voltage regulation circuit with adaptive swing clock scheme
US6912159B2 (en) Boosting circuit and non-volatile semiconductor storage device containing the same
US6762640B2 (en) Bias voltage generating circuit and semiconductor integrated circuit device
US6980194B2 (en) Amplitude conversion circuit for converting signal amplitude
KR20070032927A (ko) 차지 펌프식 승압 회로를 갖는 반도체 장치
US6861889B2 (en) Amplitude converting circuit
US8421522B2 (en) High voltage generator and method of generating high voltage
US6437637B2 (en) Charge-pump circuit and control method thereof
US7315196B2 (en) Voltage generating circuit that produces internal supply voltage from external supply voltage
KR100516093B1 (ko) 신호의 진폭을 변환하기 위한 진폭 변환 회로
KR20040030569A (ko) 전압발생회로
US20070008028A1 (en) Over boosting prevention circuit
US20030169224A1 (en) Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit
KR100206183B1 (ko) 반도체 메모리 장치의 고전압 발생 회로
KR100349349B1 (ko) 승압 전압 발생기
KR940003405B1 (ko) 기판전압 발생장치
JP3300317B2 (ja) 半導体昇圧回路
US20060186943A1 (en) Ultra-low-power voltage transform circuit
US7902911B2 (en) Booster circuit
KR20020021551A (ko) 다단계 고전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application