JPWO2003071373A1 - 電圧発生回路 - Google Patents
電圧発生回路 Download PDFInfo
- Publication number
- JPWO2003071373A1 JPWO2003071373A1 JP2003570203A JP2003570203A JPWO2003071373A1 JP WO2003071373 A1 JPWO2003071373 A1 JP WO2003071373A1 JP 2003570203 A JP2003570203 A JP 2003570203A JP 2003570203 A JP2003570203 A JP 2003570203A JP WO2003071373 A1 JPWO2003071373 A1 JP WO2003071373A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- switching element
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
Abstract
交流電圧が入力される第１の入力ノードと、一定の基準電圧が入力される第２の入力ノードと、第１の入力ノードと出力ノードとのあいだに接続された第１のスイッチング素子と、第２の入力ノードと第１のスイッチング素子の制御端子とのあいだに接続された第２のスイッチング素子と、第１のスイッチング素子の制御端子と出力ノードとのあいだに接続された第３のスイッチング素子とからなり、第２および第３のスイッチング素子の制御端子は、第１の入力ノードへと接続されている電圧発生回路。入力ノードから出力ノードへの電荷の移動を許容し、出力ノードから入力ノードへの電荷の逆流を防止する。
Description
技術分野
本発明は、絶縁ゲート型電界効果トランジスタを用いた電圧発生回路に関し、とくに、電源電圧を昇圧した電圧や、電源電圧に対し逆極性の電圧を発生する電圧発生回路に関する。
背景技術
電源電圧よりも高い電圧を発生するための回路として、図１０のような昇圧電位発生回路が従来から知られている。この回路は、電源電圧よりも高い電圧が必要となる回路、たとえばＤＲＡＭやフラッシュメモリなどのメモリデバイスのワード線駆動回路の電源に用いられている。
図１０において、１は電圧値がＶＤＤである電源ＶＤＤが供給される端子であり、２および３はそれぞれ、互いに逆位相の繰り返し信号φ，／φ（／φは信号φの位相反転信号をあらわす）が入力される端子である。ここで、ＶＤＤはメモリデバイスの内部回路にて生成してもよく、あるいは外部から供給してもよい。同様に、φおよび／φについても、メモリデバイスの内部回路にて生成してもよく、あるいは外部から供給してもよい。
４は電源端子１とノード６とのあいだに接続され、ゲート電極がノード７に接続されたＮ型の電界効果トランジスタである。５は電源端子１とノード７とのあいだに接続され、ゲート電極がノード６に接続されたＮ型の電界効果トランジスタである。８はノード６と入力端子２とのあいだに接続された昇圧容量であり、９はノード７と入力端子３とのあいだに接続された昇圧容量である。
１０はノード６と接地とのあいだにあらわれる寄生容量であり、１２はこの昇圧電位発生回路の出力電圧ＶＰＰが出力されるノードである。１１はＰ型の電界効果トランジスタであり、ドレイン電極とゲート電極とが短絡されたいわゆるダイオード接続であって、ノード６とノード１２とのあいだに設けられている。１３は出力電圧を安定化するための容量であり、一方の端子が出力ノード１２に、他方の端子が接地端子に接続されている。ここで、容量１３の他方の端子は常に一定の電位にあればよく、必ずしも接地電位である必要はない。
この昇圧電位発生回路の動作を、図１１を参照して説明する。Ｖφの振幅をもつ互いにほぼ逆位相の繰り返し信号φと／φが数回供給されることにより、ノード７の電位が除々に上昇していく。今、繰り返し信号／φが立ち上がって、ノード７すなわちトランジスタ４のゲート電圧が電源電圧ＶＤＤとトランジスタ４のしきい値電圧ＶＴＮとの和（ＶＤＤ＋ＶＴＮ）よりも高くなると、トランジスタ４が導通する。導通したトランジスタ４を介し、端子１の電源ＶＤＤによってノード６がＶＤＤレベルに充電される。つぎに、／φが立ち下がってノード７のレベルがＶＤＤになり、トランジスタ４が非導通となる。その後、繰り返し信号φが立ち上がると、ノード６はφによって以下の電圧Ｖ６に昇圧される。
Ｖ６＝ＶＤＤ＋Ｖφ・Ｃ８／（Ｃ８＋Ｃ１０）・・・（１）
ここでＣ８は昇圧容量８の容量値、Ｃ１０は寄生容量１０の容量値である。通常、容量値Ｃ８は容量値Ｃ１０に対して充分に大きく、すなわちＣ８≫Ｃ１０に設定されているので、式（１）は以下のようになる。
Ｖ６≒ＶＤＤ＋Ｖφ・・・（２）
したがって、図１１にも示したように、ノード６はＶＤＤレベルを基準とする振幅Ｖφの信号（ＶＤＤに振幅Ｖφの矩形波が加算された信号）を出力する。つまり、電界効果トランジスタ４，５および昇圧容量８，９からなる回路は、繰り返し信号φの基準レベルを０からＶＤＤへと変換する動作を行なっている。
ノード６に充電された電荷はトランジスタ１１を介してノード１２に移動し、ノード１２のレベルが上昇すると共にノード６の電位も低下する。
以上の動作を繰り返すことにより、最終的にノード１２のレベルＶ１２、すなわち昇圧電位発生回路の出力電圧ＶＰＰは以下のようになる。
Ｖ１２＝ＶＰＰ＝ＶＤＤ＋Ｖφ−┃ＶＴＰ┃・・・（３）
ここで、ＶＴＰはトランジスタ１１のしきい値電圧である。通常、繰り返し信号φ，／φを生成する回路も同一の電源、すなわち電源ＶＤＤの供給によって動作するため、繰り返し信号φ，／φの振幅Ｖφも通常、電源電圧ＶＤＤとなる。この場合、式（３）は以下のようになる。
ＶＰＰ＝２ＶＤＤ┃ＶＴＰ┃・・・（４）
式（４）から、電源電圧ＶＤＤが比較的高い場合には、出力電圧ＶＰＰに対する第２項、すなわちトランジスタのしきい値電圧ＶＴＰの影響は小さい。一方、電源電圧ＶＤＤが比較的低い場合には、出力電圧ＶＰＰがトランジスタのしきい値電圧に大きく影響される。
近年のメモリデバイスの加工寸法の微細化にあわせ、電源電圧の低電圧化がはかられているが、トランジスタのしきい値電圧を電源電圧の低下に比例させて低下させることは困難なため、式（４）における第２項の影響が大きくなる。すなわち、出力電圧ＶＰＰがトランジスタのしきい値電圧に大きく影響される。その結果、製造条件の変動によってしきい値電圧が変動した場合、充分な出力電圧が得られなくなり、メモリデバイスの動作マージンの低下を招く。
また最近では、液晶表示装置などにおいて、スイッチング素子として低温ポリシリコンＴＦＴが用いられる場合が増えている。このような場合、昇圧電位発生回路の電界効果トランジスタも低温ポリシリコンＴＦＴとし、スイッチング素子と同時に形成するのが都合がよい。ところが、低温ポリシリコンＴＦＴはしきい値電圧のバラつきが大きく、そのうえサブスレッシュホールド特性が悪いためしきい値電圧を大きくする必要がある。したがって、しきい値電圧と電源電圧の比は、メモリデバイスよりも大きくなり、式（４）における第２項の影響はより顕著となる。
発明の開示
本発明は以上の課題を解決するためになされたものであり、出力電圧が電界効果トランジスタのしきい値電圧に影響されることのない電圧発生回路を実現することにより、製造条件の変動などで電界効果トランジスタのしきい値電圧がばらついた場合でも、出力電圧に変動が生じることのない電圧発生回路を実現する。
本発明の電圧発生回路は、入力ノードに交流電圧が入力され、出力ノードに一定の電圧を出力する電圧発生回路であって、入力ノードと出力ノードとのあいだに設けられた電荷転送手段が、入力ノードから出力ノードへと流れる電荷量と出力ノードから入力ノードへと流れる電荷量とが異なるよう、入力ノードの交流電圧によって制御され、順方向電圧降下のない整流器が形成されることを特徴とする。すなわち、入力ノードから出力ノードへの電荷の移動を許容し、出力ノードから入力ノードへの電荷の逆流を防止する。あるいは、入力ノードから出力ノードへの負電荷の移動を許容し、出力ノードから入力ノードへの負電荷の逆流を防止する。したがって、入力ノードの交流電圧のピーク値が出力ノードの電圧となる。
さらに具体的には、本発明の電圧発生回路は、交流電圧が入力される第１の入力ノードと、一定の基準電圧が入力される第２の入力ノードと、第１の入力ノードと出力ノードとのあいだに接続された第１のスイッチング素子と、第２の入力ノードと第１のスイッチング素子の制御端子とのあいだに接続された第２のスイッチング素子と、第１のスイッチング素子の制御端子と出力ノードとのあいだに接続された第３のスイッチング素子とからなる。第２および第３のスイッチング素子の制御端子は、第１の入力ノードへと接続されている。
また、本発明によるほかの電圧発生回路は、入力端子に一定電圧および交流電圧信号が供給され、出力端子に一定電圧を出力する電圧発生回路であって、交流電圧信号の基準レベルを変換して中間ノードに出力する電圧レベル変換手段と、中間ノードと出力端子とのあいだに接続され、中間ノードから出力端子へと流れる電荷量と出力端子から中間ノードへと流れる電荷量とが異なるよう、前記中間ノードの電圧信号によって制御され、順方向電圧降下のない整流器を形成する電荷転送手段とからなる。
すでに述べたように、電荷転送手段はたとえば、中間ノードと出力端子とのあいだに接続された第１のスイッチング素子と、一定電圧の入力端子と第１のスイッチング素子の制御端子とのあいだに接続された第２のスイッチング素子と、第１のスイッチング素子の制御端子と出力端子とのあいだに接続された第３のスイッチング素子とからなる。第２および第３のスイッチング素子の制御端子は、中間ノードへと接続されている。
また、電圧レベル変換手段はたとえば、一定電圧の入力端子と中間ノードとのあいだに設けられた第４のスイッチング素子と、中間ノードと交流電圧信号の入力端子とのあいだに設けられた第１の容量と、第４のスイッチング素子の制御端子に前記交流電圧信号とは逆位相の信号を供給する逆位相信号供給手段とからなる。
逆位相信号供給手段はたとえば、前記の交流電圧信号に対し逆位相の交流信号が供給される逆位相信号入力端子と、この逆位相信号入力端子と前記第４のスイッチング素子の制御端子とのあいだに設けられた第２の容量と、前記一定電圧の入力端子と前記第４のスイッチング素子の制御端子とのあいだに設けられ、前記中間ノードの電圧信号で制御される第５のスイッチング素子とからなる。
このような電荷転送手段と電圧レベル変換手段とを有する電圧発生回路において、電圧レベル変換手段は、入力された交流電圧信号のレベルを変換し、中間ノードに出力する。たとえば、入力端子に一定電圧として正の電圧が供給されている場合、電圧レベル変換手段は、交流電圧信号にこの正の電圧を加えて中間ノードに出力する。したがって、一定の電圧ＶＤＤと、０からＶＤＤあいだで変化する交流電圧とが供給された場合、中間ノードにはＶＤＤと２ＶＤＤとのあいだで変化する交流電圧が生成される。すでに述べたように、電荷転送手段は、中間ノードの交流電圧のピーク値を出力端子の電圧として出力する。したがって、電圧発生回路は一定の電圧２ＶＤＤを出力する。
一方、入力端子が接地されている場合、すなわち一定電圧として接地電位が供給されている場合、中間ノードにあらわれる交流電圧信号のピーク値が接地電位となる。したがって、０からＶＤＤのあいだで変化する交流電圧が供給された場合、中間ノードには−ＶＤＤと０電位とのあいだで変化する交流電圧が生成される。すでに述べたように、電荷転送手段は、中間ノードの交流電圧のピーク値を出力端子の電圧として出力する。したがって、電圧発生回路は一定の電圧−ＶＤＤを出力する。
なお、スイッチング素子としては電界効果トランジスタを用いるとよく、正の電圧を出力する場合、すなわち一定電圧として正の電圧を供給する場合には、第１のスイッチング素子はＰ型の電界効果トランジスタ、第２のスイッチング素子はＮ型の電界効果トランジスタ、第３のスイッチング素子はＰ型の電界効果トランジスタとする。また、第４および第５のスイッチング素子はＮ型の電界効果トランジスタとする。
一方、負の電圧を出力する場合、すなわち一定電圧として接地電圧を供給する場合には、第１のスイッチング素子はＮ型の電界効果トランジスタ、第２のスイッチング素子はＰ型の電界効果トランジスタ、第３のスイッチング素子はＮ型の電界効果トランジスタとする。また、第４および第５のスイッチング素子はＰ型の電界効果トランジスタとする。
なお、電荷転送手段の第１のスイッチング素子の制御端子と、前記逆位相信号入力端子とを、第３の容量を介して接続するとよい。第１のスイッチング素子の動作を早め、より確実に電荷（あるいは負電荷）の逆流を防止することができる。
また、電圧発生回路の出力端子（あるいは出力ノード）には、電圧安定化容量を設けるとよい。電圧安定化容量の他端は電圧一定の電圧源へと接続する。この電圧一定の電圧源は、接地電位であってもよく、またほかの電位であってもよい。
本発明によるまた別の電圧発生回路は、前述の電圧発生回路において、電荷転送手段を複数段直列に接続してなる。前段の電荷転送手段の出力およびこの出力に交流電圧信号を加えた電圧信号が次段の電荷転送手段へと供給され、次段の電荷転送手段は、前段の電荷転送手段よりも、交流電圧信号のピーク・トゥ・ピークの電圧振幅分だけ高い（あるいは低い）電圧を出力する。したがって、電荷転送手段の段数を増やすことにより、より高い電圧を出力することができる。
さらに詳しく説明すると、電荷転送手段は、交流電圧信号が入力される入力ノードと、基準電圧が入力される入力端子と、一定電圧を出力する第１および第２の出力ノードと、入力ノードと第１の出力ノードとのあいだに接続された第１のスイッチング素子と、入力ノードと第２の出力ノードとのあいだに接続された追加のスイッチング素子と、第１のスイッチング素子の制御端子と追加のスイッチング素子の制御端子とが接続される接続ノードと、基準電圧入力端子と該接続ノードとのあいだに接続された第２のスイッチング素子と、該接続ノードと第１の出力ノードとのあいだに接続された第３のスイッチング素子とからなる。
第１のスイッチング素子と追加のスイッチング素子は全く同一に動作し、第１および第２の出力ノードには同じ電圧が出力される。第２の出力ノードの出力は、そのまま次段の基準電圧として使用され、第１の出力ノードには交流電圧信号が加えられて次段の入力ノードへと供給される。
この電圧検出回路では、最終段の電荷転送手段から一定電圧の出力を取り出すことができるのはもちろんのこと、中間段の電荷転送手段の第２の出力ノードからも一定電圧の中間電圧を取り出すことができる。なおこの場合、第２の出力ノードの電圧が変動し、次段のスイッチング素子の動作に影響を与えないよう注意が必要である。第１のスイッチング素子および追加のスイッチング素子と全く同様に、さらに追加のスイッチング素子を接続し、中間電圧を取り出すようにするとよい。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の実施の形態においては、説明の便宜上、電源電圧ＶＤＤと繰り返し信号φ，／φの振幅Ｖφとが等しい（Ｖφ＝ＶＤＤ）場合を例にして説明を行なうが、ＶφとＶＤＤが等しい必要はない。
実施の形態１
図１に、本発明の一実施の形態における電圧発生回路を示す。
図１において、１は電圧値がＶＤＤである電源ＶＤＤが供給される端子であり、２および３はそれぞれ、互いに逆位相の繰り返し信号φ，／φ（／φは信号φの位相反転信号をあらわす）が入力される端子である。
４は電源端子１とノード６とのあいだに接続され、ゲート電極がノード７に接続されたＮ型の電界効果トランジスタである。５は電源端子１とノード７とのあいだに接続され、ゲート電極がノード６に接続されたＮ型の電界効果トランジスタである。８はノード６と入力端子２とのあいだに接続された昇圧容量であり、９はノード７と入力端子３とのあいだに接続された昇圧容量である。
１０はノード６と接地とのあいだにあらわれる寄生容量であり、１２はこの昇圧電位発生回路の出力電圧ＶＰＰが出力されるノードである。また、１３は出力電圧を安定化するための容量であり、一方の端子が出力ノード１２に、他方の端子が接地端子に接続されている。ここで、容量１３の他方の端子は常に一定の電位にあればよく、必ずしも接地電位である必要はない。
さらに図１において、１１はノード６とノード１２とのあいだに設けられたＰ型の電界効果トランジスタである。また、１４は電源端子１とノード１６とのあいだに設けられたＮ型の電界効果トランジスタであり、１５は出力ノード１２とノード１６とのあいだに設けられたＰ型の電界効果トランジスタである。トランジスタ１１のゲート電極はノード１６へ接続されている。また、トランジスタ１４，１５のゲート電極はノード６へ接続されている。
図１の回路は以下のように動作する。
すでに図１１にて説明したとおり、ノード６の電位はＶＤＤレベルと２ＶＤＤレベルのあいだで変化する。今、ノード６がＶＤＤレベルから２ＶＤＤレベルに上昇すると、トランジスタ１５が非導通、トランジスタ１４が導通となり、端子１の電圧ＶＤＤがトランジスタ１１のゲート電極に印加される。トランジスタ１１のソース電極、すなわちノード６の電圧レベルは２ＶＤＤになっているのでトランジスタ１１は導通し、ノード６からノード１２へと電荷が移動して、ノード１２のレベルが上昇する。
つぎに、ノード６が２ＶＤＤレベルからＶＤＤレベルに降下すると、トランジスタ１４はソース電極、すなわち端子１の電圧レベルがＶＤＤなので非導通となる（ゲート電極とソース電極とのあいだ、すなわちノード６と端子１とのあいだの電位差が、トランジスタ１４のしきい値電圧ＶＴＮ、よりも小さいため非導通となる）。
このとき、まだノード１２のレベルがＶＤＤ＋┃ＶＴＰ┃に達していない場合には、トランジスタ１５，１１とも非導通であり、ノード１２からノード６への電荷の移動は起こらない（トランジスタ１５，１１ともゲート電極、すなわちノード６，１６の電位がＶＤＤであり、ソース電極、すなわちノード１２とのあいだの電位差がしきい値電圧┃ＶＴＰ┃よりも小さいため非導通）。
一方、ノード１２のレベルがＶＤＤ＋┃ＶＴＰ┃以上に上昇している場合には、トランジスタ１５が導通し、その結果、トランジスタ１１のドレイン電極（ノード１２）とゲート電極（ノード１６）とが同電位となり、トランジスタ１１は非導通となる。したがって、やはりノード１２からノード６への電荷の移動は起こらない。
このように、ノード６の電位が２ＶＤＤレベルに上昇すると、トランジスタ１４の働きによってトランジスタ１１が導通し、ノード６の電荷がノード１２へと移動しノード１２の電位が上昇する。一方、ノード６の電位がＶＤＤレベルへと低下すると、トランジスタ１５の働きによってトランジスタ１１が非導通となり、ノード１２からノード６への電荷の移動を防止する。したがって、これらを繰り返すことによりノード１２の電圧は上昇し、最終的に２ＶＤＤレベルへと到達する。
以上述べたように、本実施の形態によれば、ノード１２に出力電圧ＶＰＰとして、トランジスタのしきい値電圧の影響を受けない（順方向電圧降下のない）電圧２ＶＤＤを得ることができる。したがって、製造条件の変動などによってトランジスタのしきい値がバラついたとしても、出力電圧ＶＰＰには全く影響がない。このため、たとえば本実施の形態の電圧発生回路をメモリデバイスや液晶表示装置に用いた場合には、データ書き込み用トランジスタの動作に必要な電圧に対し、常に一定のマージンを確保した電圧を供給することができ、デバイスや装置の動作信頼性を高めることができる。
なお、以上の説明においては、トランジスタ１４のソース電極を端子１、すなわちＶＤＤレベルに接続したが、ノード６のレベルが上昇したときにトランジスタ１１が導通し、ノード６のレベルが低下したときにトランジスタ１１が非導通となるような電圧であれば、必ずしもＶＤＤである必要はない。つまり、トランジスタ１４のソース電極のレベルは、ノード６のレベルがＶＤＤへと低下したときにトランジスタ１１が非導通となるよう、ＶＤＤ−┃ＶＴＰ┃よりも高い電圧であり、ノード６のレベルが２ＶＤＤとなったときにトランジスタ１１が導通となるよう、２ＶＤＤ−┃ＶＴＰ┃（および２ＶＤＤ−ＶＴＮ）よりも低い電圧であればよい。
実施の形態２
図２に、本発明の別の実施の形態における電圧発生回路を示す。図２において、図１の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図２に示した本実施の形態の電圧発生回路においては、ノード１６と繰り返し信号／φの入力端子３とが、結合容量１７を介して接続されている。
図２の回路は以下のように動作する。
すでに説明したように、前記実施の形態１では、ノード６のレベルが２ＶＤＤからＶＤＤレベルへと低下すると、トランジスタ１５が導通し、トランジスタ１１のゲート電極がノード１２と同電位（すなわちゲート電極とドレイン電極とが同電位）になって、トランジスタ１１が非導通となり、ノード１２からノード６への電荷の逆流を防止する。
しかし、トランジスタ１５が導通してトランジスタ１１のゲート電極とノード１２とが同電位になるまでには一定の時間が必要であり、そのあいだに、ノード１２の電荷がトランジスタ１１を介してノード６側へと逆流する場合がある。
そこで本実施の形態では、ノード６とは逆位相で変化する信号をノード１６へと入力する。すでに図１１にて説明したように、ノード６のレベルは信号φと同位相で変化するから、これと逆位相の信号として、たとえば／φをノード１６へと入力する。信号φの立ち下がり、すなわちノード６の２ＶＤＤレベルからＶＤＤレベルへの変化にあわせて、信号／φが立ち上がり、ノード１６のレベルを上昇させて、トランジスタ１１のゲート電極の電圧の上昇を助ける。トランジスタ１１がより早く非導通となり、より確実に電荷の逆流を防止することが可能である。
ここで、繰り返し信号φ、／φの位相関係は実質的には逆位相であるが、昇圧電位発生回路の昇圧動作のためには高電位（Ｈ）期間が低電位（Ｌ）期間より短く、一方のＨ期間が他方のＬ期間内に含まれることが望ましい。一方、本実施の形態においては、結合容量１７によるノード１６の電位上昇を助けるために、／φの電位上昇がφの電位下降に対して遅延しないことが望ましい。
実施の形態３
図３に、本発明のまた別の実施の形態における電圧発生回路を示す。図３の電圧発生回路は、電源電圧に対し逆極性の電圧を発生するチャージポンプ回路である。電源電圧と逆極性の電圧は、たとえばＤＲＡＭの基板バイアス用、フラッシュメモリのワード線駆動回路用の電源、低温ポリシリコンＴＦＴを使用した液晶表示装置のゲート線の駆動回路の電源などに用いられる。
図３において、２２および２３は、互いに逆位相の繰り返し信号φ，／φがそれぞれ供給される端子である。２４は、基準電位（ここでは接地電位）とノード２６とのあいだに接続され、ゲート電極がノード２７に接続されたＰ型の電界効果トランジスタである。２５は、基準電位（接地電位）とノード２７とのあいだに接続され、ゲート電極がノード２６に接続されたＰ型の電界効果トランジスタである。２８は、ノード２６と端子２２とのあいだに接続されたチャージポンプ容量であり、２９は、ノード２７と端子２３とのあいだに接続された降圧容量である。
３０は、ノード２６と接地とのあいだの寄生容量であり、３２はこの電圧発生回路の出力である負電圧ＶＢＢが出力されるノードである。３１は、ノード２６とノード３２とのあいだに設けられたＮ型の電界効果トランジスタである。また、３３は出力電圧を安定化するための容量であり、出力ノード３２と接地とのあいだに設けられている。
３４は、接地端子とノード３６とのあいだに設けられたＰ型の電界効果トランジスタ、３５は出力ノード３２とノード３６とのあいだに設けられたＮ型の電界効果トランジスタであり、ノード３６はトランジスタ３１のゲート電極に接続されている。トランジスタ３４，３５のゲート電極は、ノード２６に接続されている。
この図３の電圧発生回路の動作を、図４を参照して説明する。
ＶＤＤの振幅をもつ互いにほぼ逆位相の繰り返し信号φ，／φが数回供給されることにより、ノード２７の電位が除々に降下していく。今、繰り返し信号／φが立ち下がって、トランジスタ２４のゲート電圧が接地レベルに対してトランジスタ２４のしきい値電圧以上低くなると、トランジスタ２４が導通し、ノード２６がトランジスタ２４を介して接地レベルに放電される。つぎに、信号／φが立ち上がってノード２７のレベルがＶＤＤになりトランジスタ２４が非導通となった後、φが立ち下がると、ノード２６はφによって以下の電圧Ｖ２６に降圧される。
Ｖ２６＝−ＶＤＤ・Ｃ２８／（Ｃ２８＋Ｃ３０）・・・（５）
ここでＣ２８はチャージポンプ容量２８の容量値、Ｃ３０は寄生容量３０の容量である。通常、容量値Ｃ２８は容量値Ｃ３０に対して充分に大きく、すなわちＣ２８≫Ｃ３０に設定されているので、式（５）は以下のようになる。
Ｖ２６≒−ＶＤＤ・・・（６）
したがって、図４にも示したように、ノード２６の電位は接地レベルと−ＶＤＤレベルとのあいだで変化する。今、ノード２６の電位が接地レベルから−ＶＤＤレベルへと降下すると、トランジスタ３５が非導通、トランジスタ３４が導通となって、トランジスタ３１のゲート電圧は接地電位になる。トランジスタ３１のソース電極（すなわちノード２６）の電圧レベルは−ＶＤＤになっているのでトランジスタ３１は導通し、ノード２６からノード３２へと負電荷が移動して、ノード３２のレベルが低下する。
つぎに、ノード２６が−ＶＤＤレベルから接地レベルに上昇すると、トランジスタ３４はソース電極が接地電位であるため非導通となる（ゲート電極、すなわちノード２６のレベルが、トランジスタ３４のしきい値電圧ＶＴＰ（ＶＴＰは負の値）よりも高いので非導通となる）。
このとき、ノード３２のレベルが−ＶＴＮ（ＶＴＮはトランジスタ３５のしきい値電圧）よりも高い場合には、トランジスタ３５も非導通であり、トランジスタ３１のゲート電極は接地電位のままである。したがって、トランジスタ３１は非導通であり、ノード３２からノード２６への負電荷の移動は起こらない。
一方、ノード３２のレベルが−ＶＴＮよりも低い場合、トランジスタ３５が導通し、その結果、トランジスタ３１のドレイン電極（ノード３２）とゲート電極（ノード３６）とが同電位となる。したがって、やはりトランジスタ３１は非導通であり、ノード３２からノード２６への負電荷の移動は起こらない。
このように、ノード２６の電位が−ＶＤＤレベルへと低下したとき、トランジスタ３４の働きによってトランジスタ３１が導通し、ノード２６の負電荷がノード３２へと移動しノード３２の電位が低下する。一方、ノード２６の電位が接地レベルになったときには、トランジスタ３５の働きによってトランジスタ３１が非導通となり、ノード３２からノード２６への負電荷の移動を防止する。したがって、これらを繰り返すことによりノード３２の電圧は降下し、最終的に−ＶＤＤレベルへと到達する。
以上述べたように、本実施の形態によれば、ノード３２に出力電圧ＶＢＢとして、トランジスタのしきい値電圧の影響を受けない電圧−ＶＤＤを得ることができる。したがって、たとえトランジスタのしきい値がバラついたとしても、出力電圧ＶＢＢには全く影響がない。
なお、以上の説明においては、トランジスタ３４のソース電極を接地電位としているが、ノード２６のレベルが低下したときにトランジスタ３１が導通し、ノード２６のレベルが上昇したときにトランジスタ３１が非導通となるような電圧であれば、必ずしも接地電位である必要はない。つまり、トランジスタ３４のソース電極のレベルは、ノード６のレベルが−ＶＤＤとなったときにトランジスタ３１が導通となるよう、−ＶＤＤ＋ＶＴＮよりも高い電圧であり、ノード６のレベルが接地電位へと上昇したときにトランジスタ１１が非導通となるよう、ＶＴＮよりも低い電圧であればよい。
実施の形態４
図５に、本発明のさらに別の実施の形態における電圧発生回路を示す。図５において、図３の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図５に示した本実施の形態の電圧発生回路においては、ノード３６と繰り返し信号／φの入力端子２３とが、結合容量３７を介して接続されている。
図５の回路は以下のように動作する。
すでに説明したように、前記実施の形態３では、ノード３６のレベルが−ＶＤ Ｄレベルから接地レベルへと上昇すると、トランジスタ３５が導通して、トランジスタ３１のゲート電極がノード３２と同電位になり、トランジスタ３１が非導通となって、ノード３２からノード２６への負電荷の逆流を防止する。
しかし、トランジスタ３５が導通してトランジスタ３１のゲート電極とノード３２とが同電位になるまでには一定の時間が必要であり、そのあいだに、ノード３２の負電荷がトランジスタ３１を介してノード２６側へと逆流する場合がある。
そこで本実施の形態では、ノード２６とは逆位相で変化する信号をノード３６へと入力する。すでに図４にて説明したように、ノード２６のレベルは信号φと同位相で変化するから、これと逆位相の信号として、たとえば／φをノード３６へと入力する。信号φの立ち上がり、すなわちノード２６の−ＶＤＤレベルから接地レベルへの変化にあわせて、信号／φが立ち下がり、ノード３６のレベルを降下させて、トランジスタ３１のゲート電極の電圧の低下を助ける。トランジスタ３１がより早く非導通となり、より確実に負電荷の逆流を防止することが可能である。
ところで、繰り返し信号φ、／φの位相関係は実質的には逆位相であるが、昇圧電位発生回路の昇圧動作のためには低電位（Ｌ）期間が高電位（Ｈ）期間より短く、一方のＬ期間が他方のＨ期間内に含まれることが望ましい。一方、本実施の形態においては、結合容量３７によるノード３６の電位の降下を助けるために、／φの電位降下がφの電位上昇に対して遅延しないことが望ましい。
実施の形態５
図６に、本発明のさらに別の実施の形態における電圧発生回路を示す。図６に示した電圧発生回路は、電源電圧ＶＤＤのｎ倍（ｎは整数）の正電圧を発生する回路である。図６において、図１の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図１に示した実施の形態１の電圧発生回路は、トランジスタ４，５および容量８，９からなり入力信号φの基準レベルを変換する昇圧回路と、トランジスタ１１，１４，１５からなり、ノード６からノード１２へと電荷を移動させ、ノード１２からノード６への電荷の逆流を阻止する電荷転送回路とから構成されているといえる。この図１の電圧発生回路において、電荷転送回路をｎ個直列接続することにより、ＶＤＤのｎ倍の正電圧を発生することができる。
図６に示した本実施の形態の電圧発生回路では、図１に示した電圧発生回路に対し、トランジスタ１１ａ，１４ａ，１５ａからなる２段目の電荷転送回路が追加されている。また、１段目の出力であるノード１２には、繰り返し信号／φ（φでもよい）が印加されている。さらに、１段目の電荷転送回路には、トランジスタ１７および電圧安定化容量１８が追加されている。トランジスタ１７および容量１８は、トランジスタ１１および容量１３と同様に働き、ノード１９に電圧２ＶＤＤを生成している。したがって、ノード１２の電圧は２ＶＤＤレベルと３ＶＤＤ（＝２ＶＤＤ＋Ｖφ）レベルとのあいだで変化し、ノード１９の電圧は２ＶＤＤレベルでほぼ一定である。
すでに述べたように、１段目の電荷転送回路においては、ＶＤＤレベルと２ＶＤＤレベルとのあいだで変化する電圧が、トランジスタ１１のソース電極およびトランジスタ１４，１５のゲート電極に供給され、ほぼ一定の電圧ＶＤＤがトランジスタ１４のソース電極へと供給されている。そして、ノード１２に電圧２ＶＤＤが出力される。
これと同様に、２ＶＤＤレベルと３ＶＤＤレベルとのあいだで変化する電圧を、トランジスタ１１ａのソース電極およびトランジスタ１４ａ，１５ａのゲート電極に供給し、ほぼ一定の電圧２ＶＤＤをトランジスタ１４ａのソース電極へと供給することにより、２段目の電荷転送回路の出力としてノード１２ａに電圧３ＶＤＤを得ることができる。
このように本実施の形態によれば、図１の電圧発生回路において電荷転送回路を複数段直列接続することにより、前段の電荷転送回路の各入力に対しＶＤＤだけ高い電圧を、次段の電荷転送回路に入力することができる。したがって、３ＶＤＤ，４ＶＤＤ，・・・，（ｎ＋１）ＶＤＤといった電源電圧の整数倍の出力電圧を容易に得ることが可能である。
実施の形態６
図６に示した電圧発生回路においては、ノード１２，１２ａ，・・・，１２ｎのうち最終段のノード１２ｎが出力になるが、ノード１９，１９ａ，・・・を出力として用いることもできる。たとえば、ノード１９からは電圧２ＶＤＤを取り出すことができ、ノード１９ａからは電圧３ＶＤＤを取り出すことができる。
このように本実施の形態によれば、最終段の出力電圧のほかに、中間の電圧も出力することが可能である。したがって、多様な電圧が必要な場合でも、複数の電圧発生回路を設ける必要がなく、コストやスペース、信頼性といった面で有利である。
実施の形態７
ノード１９，１９ａ，・・・から中間の電圧を出力する前記実施の形態６の電圧発生回路において、負荷に大電流が流れて出力電圧、すなわちノード１９，１９ａ，・・・の電圧が低下する場合も考えられる。
このような場合には、図７に示すように、トランジスタ１７および電圧安定化容量１８と並列に、さらにトランジスタ１７’および電圧安定化容量１８’を追加し、ノード１９’に負荷４０を接続するようにするとよい。
負荷電流ｉによってノード１９’，１９ａ’，・・・の出力電圧が低下する場合でも、ノード１９，１９ａ，・・・の出力電圧にはほとんど影響がない。したがって、次段のトランジスタ１４ａ，１４ｂ，・・・への供給電圧が変動してしまうことはなく、電圧転送回路（トランジスタ１１ａ，１１ｂ，・・・）の確実な動作が保証される。
実施の形態８
図８に、本発明のまた別の実施の形態における電圧発生回路を示す。図８に示した電圧発生回路は、電源電圧ＶＤＤのｎ倍（ｎは整数）の負電圧を発生する回路である。図８において、図３の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図３に示した実施の形態３の電圧発生回路は、トランジスタ２４，２５および容量２８，２９からなり入力信号φの基準レベルを変換する回路と、トランジスタ３１，３４，３５からなり、ノード２６からノード３２へと負電荷を移動させ、ノード３２からノード２６への負電荷の逆流を阻止する電荷転送回路とから構成されているといえる。この図３の電圧発生回路において、電荷転送回路をｎ個直列接続し、前段の電荷転送回路よりもＶＤＤだけ低い電圧が次段の電荷転送回路に供給されるようにすることにより、ＶＤＤのｎ倍の負電圧を発生することができる。
図８に示した本実施の形態の電圧発生回路において、１段目の電荷転送回路には、−ＶＤＤと接地電位とのあいだで変化する電圧が入力（ノード２６）され、電圧−ＶＤＤが出力（ノード３２）される。さらに、ノード３２には、容量３３を介して、繰り返し信号／φ（φでもよい）が印加されており、結果としてノード３２の電圧は−２ＶＤＤと−ＶＤＤとのあいだで変化する。このノード３２の電圧が２段目の電荷転送回路に入力され、２段目の電荷転送回路はノード３２ａに電圧−２ＶＤＤを出力する。
なお、１段目の電荷転送回路において、トランジスタ３４のソース電極は接地されている。これに対し、２段目の電荷転送回路のトランジスタ３４ａには、−ＶＤＤの電圧を供給する必要がある。このため、１段目の電荷転送回路に、トランジスタ３７および電圧安定化容量３８が追加されている。トランジスタ３７および容量３８は、図３（実施の形態３）におけるトランジスタ３１および容量３３と同様に働き、ノード３９すなわちトランジスタ３４ａのソース電極に電圧−ＶＤＤを生成している。
このように本実施の形態によれば、図３の電圧発生回路において電荷転送回路を複数段直列接続することにより、簡潔な回路構成のままで、前段の電荷転送回路の各入力に対しＶＤＤだけ低い電圧を、次段の電荷転送回路に入力することができる。したがって、−２ＶＤＤ，−３ＶＤＤ，・・・，−ｎ・ＶＤＤといった電源電圧の整数倍の負電圧を容易に得ることが可能である。
実施の形態９
図８に示した電圧発生回路においては、ノード３２，３２ａ，・・・，３２ｎのうち最終段のノード３２ｎが出力になるが、ノード３９，３９ａ，・・・を出力として用いることもできる。たとえば、ノード３９からは電圧−ＶＤＤを取り出すことができ、ノード３９ａからは電圧−２ＶＤＤを取り出すことができる。
このように本実施の形態によれば、最終段の出力電圧のほかに、中間の電圧も出力することが可能である。したがって、多様な電圧が必要な場合でも、複数の電圧発生回路を設ける必要がなく、コストやスペース、信頼性といった面で有利である。
実施の形態１０
ノード３９，３９ａ，・・・から中間の電圧を出力する前記実施の形態９の電圧発生回路において、負荷に大電流が流れて出力電圧、すなわちノード３９，３９ａ，・・・の電圧が大きく変動する場合も考えられる。
このような場合には、図１９に示すように、トランジスタ３７および電圧安定化容量３８と並列に、さらにトランジスタ３７’および電圧安定化容量３８’を追加し、ノード３９’に負荷４０を接続するようにするとよい。
負荷電流ｉによってノード３９’，３９ａ’，・・・の出力電圧が低下する場合でも、ノード３９，３９ａ，・・・の出力電圧にはほとんど影響がない。したがって、次段のトランジスタ３４ａ，３４ｂ，・・・への供給電圧が変動してしまうことがなく、電圧転送回路（トランジスタ３１ａ，３１ｂ，・・・）の確実な動作が保証される。
産業上の利用可能性
本発明の電圧発生回路によれば、トランジスタのしきい値電圧の影響のない出力電圧を得ることができる。したがって、トランジスタのしきい値電圧にばらつきが生じた場合でも、必要な電圧を確実に出力することができ、本発明の電圧発生回路を利用する装置の動作信頼性を高めることが可能である。
また、本発明の電圧発生回路によれば、出力ノード（端子）から入力ノード（端子）への電荷（負電荷）の逆流を防止し、効率よく出力電圧を得ることができる。
また、本発明の電圧発生回路においては、最低限必要な電圧信号は、チャージポンプ動作用の繰り返し信号と、基準電位を与える定電圧信号だけであり、制御用の信号などを用意する必要がない。
さらに、本発明の電圧発生回路によれば、電荷転送手段を複数段直列接続することによって、容易に高電圧を出力することができる。さらに、中間段の電荷転送手段から、中間の電圧を得ることができる。
【図面の簡単な説明】
図１は、本発明の一実施の形態における電圧発生回路である。
図２は、本発明の別の実施の形態における電圧発生回路である。
図３は、本発明のまた別の実施の形態における電圧発生回路である。
図４は、図３に示した電圧発生回路の動作を説明するための図である。
図５は、本発明のさらに別の実施の形態における電圧発生回路である。
図６は、本発明のまた別の実施の形態における電圧発生回路である。
図７は、本発明のさらに別の実施の形態における電圧発生回路である。
図８は、本発明のまた別の実施の形態における電圧発生回路である。
図９は、本発明のさらに別の実施の形態における電圧発生回路である。
図１０は、従来の技術における電圧発生回路である。
図１１は、図１０に示した従来の技術における電圧発生回路の動作を説明するための図である。
本発明は、絶縁ゲート型電界効果トランジスタを用いた電圧発生回路に関し、とくに、電源電圧を昇圧した電圧や、電源電圧に対し逆極性の電圧を発生する電圧発生回路に関する。
背景技術
電源電圧よりも高い電圧を発生するための回路として、図１０のような昇圧電位発生回路が従来から知られている。この回路は、電源電圧よりも高い電圧が必要となる回路、たとえばＤＲＡＭやフラッシュメモリなどのメモリデバイスのワード線駆動回路の電源に用いられている。
図１０において、１は電圧値がＶＤＤである電源ＶＤＤが供給される端子であり、２および３はそれぞれ、互いに逆位相の繰り返し信号φ，／φ（／φは信号φの位相反転信号をあらわす）が入力される端子である。ここで、ＶＤＤはメモリデバイスの内部回路にて生成してもよく、あるいは外部から供給してもよい。同様に、φおよび／φについても、メモリデバイスの内部回路にて生成してもよく、あるいは外部から供給してもよい。
４は電源端子１とノード６とのあいだに接続され、ゲート電極がノード７に接続されたＮ型の電界効果トランジスタである。５は電源端子１とノード７とのあいだに接続され、ゲート電極がノード６に接続されたＮ型の電界効果トランジスタである。８はノード６と入力端子２とのあいだに接続された昇圧容量であり、９はノード７と入力端子３とのあいだに接続された昇圧容量である。
１０はノード６と接地とのあいだにあらわれる寄生容量であり、１２はこの昇圧電位発生回路の出力電圧ＶＰＰが出力されるノードである。１１はＰ型の電界効果トランジスタであり、ドレイン電極とゲート電極とが短絡されたいわゆるダイオード接続であって、ノード６とノード１２とのあいだに設けられている。１３は出力電圧を安定化するための容量であり、一方の端子が出力ノード１２に、他方の端子が接地端子に接続されている。ここで、容量１３の他方の端子は常に一定の電位にあればよく、必ずしも接地電位である必要はない。
この昇圧電位発生回路の動作を、図１１を参照して説明する。Ｖφの振幅をもつ互いにほぼ逆位相の繰り返し信号φと／φが数回供給されることにより、ノード７の電位が除々に上昇していく。今、繰り返し信号／φが立ち上がって、ノード７すなわちトランジスタ４のゲート電圧が電源電圧ＶＤＤとトランジスタ４のしきい値電圧ＶＴＮとの和（ＶＤＤ＋ＶＴＮ）よりも高くなると、トランジスタ４が導通する。導通したトランジスタ４を介し、端子１の電源ＶＤＤによってノード６がＶＤＤレベルに充電される。つぎに、／φが立ち下がってノード７のレベルがＶＤＤになり、トランジスタ４が非導通となる。その後、繰り返し信号φが立ち上がると、ノード６はφによって以下の電圧Ｖ６に昇圧される。
Ｖ６＝ＶＤＤ＋Ｖφ・Ｃ８／（Ｃ８＋Ｃ１０）・・・（１）
ここでＣ８は昇圧容量８の容量値、Ｃ１０は寄生容量１０の容量値である。通常、容量値Ｃ８は容量値Ｃ１０に対して充分に大きく、すなわちＣ８≫Ｃ１０に設定されているので、式（１）は以下のようになる。
Ｖ６≒ＶＤＤ＋Ｖφ・・・（２）
したがって、図１１にも示したように、ノード６はＶＤＤレベルを基準とする振幅Ｖφの信号（ＶＤＤに振幅Ｖφの矩形波が加算された信号）を出力する。つまり、電界効果トランジスタ４，５および昇圧容量８，９からなる回路は、繰り返し信号φの基準レベルを０からＶＤＤへと変換する動作を行なっている。
ノード６に充電された電荷はトランジスタ１１を介してノード１２に移動し、ノード１２のレベルが上昇すると共にノード６の電位も低下する。
以上の動作を繰り返すことにより、最終的にノード１２のレベルＶ１２、すなわち昇圧電位発生回路の出力電圧ＶＰＰは以下のようになる。
Ｖ１２＝ＶＰＰ＝ＶＤＤ＋Ｖφ−┃ＶＴＰ┃・・・（３）
ここで、ＶＴＰはトランジスタ１１のしきい値電圧である。通常、繰り返し信号φ，／φを生成する回路も同一の電源、すなわち電源ＶＤＤの供給によって動作するため、繰り返し信号φ，／φの振幅Ｖφも通常、電源電圧ＶＤＤとなる。この場合、式（３）は以下のようになる。
ＶＰＰ＝２ＶＤＤ┃ＶＴＰ┃・・・（４）
式（４）から、電源電圧ＶＤＤが比較的高い場合には、出力電圧ＶＰＰに対する第２項、すなわちトランジスタのしきい値電圧ＶＴＰの影響は小さい。一方、電源電圧ＶＤＤが比較的低い場合には、出力電圧ＶＰＰがトランジスタのしきい値電圧に大きく影響される。
近年のメモリデバイスの加工寸法の微細化にあわせ、電源電圧の低電圧化がはかられているが、トランジスタのしきい値電圧を電源電圧の低下に比例させて低下させることは困難なため、式（４）における第２項の影響が大きくなる。すなわち、出力電圧ＶＰＰがトランジスタのしきい値電圧に大きく影響される。その結果、製造条件の変動によってしきい値電圧が変動した場合、充分な出力電圧が得られなくなり、メモリデバイスの動作マージンの低下を招く。
また最近では、液晶表示装置などにおいて、スイッチング素子として低温ポリシリコンＴＦＴが用いられる場合が増えている。このような場合、昇圧電位発生回路の電界効果トランジスタも低温ポリシリコンＴＦＴとし、スイッチング素子と同時に形成するのが都合がよい。ところが、低温ポリシリコンＴＦＴはしきい値電圧のバラつきが大きく、そのうえサブスレッシュホールド特性が悪いためしきい値電圧を大きくする必要がある。したがって、しきい値電圧と電源電圧の比は、メモリデバイスよりも大きくなり、式（４）における第２項の影響はより顕著となる。
発明の開示
本発明は以上の課題を解決するためになされたものであり、出力電圧が電界効果トランジスタのしきい値電圧に影響されることのない電圧発生回路を実現することにより、製造条件の変動などで電界効果トランジスタのしきい値電圧がばらついた場合でも、出力電圧に変動が生じることのない電圧発生回路を実現する。
本発明の電圧発生回路は、入力ノードに交流電圧が入力され、出力ノードに一定の電圧を出力する電圧発生回路であって、入力ノードと出力ノードとのあいだに設けられた電荷転送手段が、入力ノードから出力ノードへと流れる電荷量と出力ノードから入力ノードへと流れる電荷量とが異なるよう、入力ノードの交流電圧によって制御され、順方向電圧降下のない整流器が形成されることを特徴とする。すなわち、入力ノードから出力ノードへの電荷の移動を許容し、出力ノードから入力ノードへの電荷の逆流を防止する。あるいは、入力ノードから出力ノードへの負電荷の移動を許容し、出力ノードから入力ノードへの負電荷の逆流を防止する。したがって、入力ノードの交流電圧のピーク値が出力ノードの電圧となる。
さらに具体的には、本発明の電圧発生回路は、交流電圧が入力される第１の入力ノードと、一定の基準電圧が入力される第２の入力ノードと、第１の入力ノードと出力ノードとのあいだに接続された第１のスイッチング素子と、第２の入力ノードと第１のスイッチング素子の制御端子とのあいだに接続された第２のスイッチング素子と、第１のスイッチング素子の制御端子と出力ノードとのあいだに接続された第３のスイッチング素子とからなる。第２および第３のスイッチング素子の制御端子は、第１の入力ノードへと接続されている。
また、本発明によるほかの電圧発生回路は、入力端子に一定電圧および交流電圧信号が供給され、出力端子に一定電圧を出力する電圧発生回路であって、交流電圧信号の基準レベルを変換して中間ノードに出力する電圧レベル変換手段と、中間ノードと出力端子とのあいだに接続され、中間ノードから出力端子へと流れる電荷量と出力端子から中間ノードへと流れる電荷量とが異なるよう、前記中間ノードの電圧信号によって制御され、順方向電圧降下のない整流器を形成する電荷転送手段とからなる。
すでに述べたように、電荷転送手段はたとえば、中間ノードと出力端子とのあいだに接続された第１のスイッチング素子と、一定電圧の入力端子と第１のスイッチング素子の制御端子とのあいだに接続された第２のスイッチング素子と、第１のスイッチング素子の制御端子と出力端子とのあいだに接続された第３のスイッチング素子とからなる。第２および第３のスイッチング素子の制御端子は、中間ノードへと接続されている。
また、電圧レベル変換手段はたとえば、一定電圧の入力端子と中間ノードとのあいだに設けられた第４のスイッチング素子と、中間ノードと交流電圧信号の入力端子とのあいだに設けられた第１の容量と、第４のスイッチング素子の制御端子に前記交流電圧信号とは逆位相の信号を供給する逆位相信号供給手段とからなる。
逆位相信号供給手段はたとえば、前記の交流電圧信号に対し逆位相の交流信号が供給される逆位相信号入力端子と、この逆位相信号入力端子と前記第４のスイッチング素子の制御端子とのあいだに設けられた第２の容量と、前記一定電圧の入力端子と前記第４のスイッチング素子の制御端子とのあいだに設けられ、前記中間ノードの電圧信号で制御される第５のスイッチング素子とからなる。
このような電荷転送手段と電圧レベル変換手段とを有する電圧発生回路において、電圧レベル変換手段は、入力された交流電圧信号のレベルを変換し、中間ノードに出力する。たとえば、入力端子に一定電圧として正の電圧が供給されている場合、電圧レベル変換手段は、交流電圧信号にこの正の電圧を加えて中間ノードに出力する。したがって、一定の電圧ＶＤＤと、０からＶＤＤあいだで変化する交流電圧とが供給された場合、中間ノードにはＶＤＤと２ＶＤＤとのあいだで変化する交流電圧が生成される。すでに述べたように、電荷転送手段は、中間ノードの交流電圧のピーク値を出力端子の電圧として出力する。したがって、電圧発生回路は一定の電圧２ＶＤＤを出力する。
一方、入力端子が接地されている場合、すなわち一定電圧として接地電位が供給されている場合、中間ノードにあらわれる交流電圧信号のピーク値が接地電位となる。したがって、０からＶＤＤのあいだで変化する交流電圧が供給された場合、中間ノードには−ＶＤＤと０電位とのあいだで変化する交流電圧が生成される。すでに述べたように、電荷転送手段は、中間ノードの交流電圧のピーク値を出力端子の電圧として出力する。したがって、電圧発生回路は一定の電圧−ＶＤＤを出力する。
なお、スイッチング素子としては電界効果トランジスタを用いるとよく、正の電圧を出力する場合、すなわち一定電圧として正の電圧を供給する場合には、第１のスイッチング素子はＰ型の電界効果トランジスタ、第２のスイッチング素子はＮ型の電界効果トランジスタ、第３のスイッチング素子はＰ型の電界効果トランジスタとする。また、第４および第５のスイッチング素子はＮ型の電界効果トランジスタとする。
一方、負の電圧を出力する場合、すなわち一定電圧として接地電圧を供給する場合には、第１のスイッチング素子はＮ型の電界効果トランジスタ、第２のスイッチング素子はＰ型の電界効果トランジスタ、第３のスイッチング素子はＮ型の電界効果トランジスタとする。また、第４および第５のスイッチング素子はＰ型の電界効果トランジスタとする。
なお、電荷転送手段の第１のスイッチング素子の制御端子と、前記逆位相信号入力端子とを、第３の容量を介して接続するとよい。第１のスイッチング素子の動作を早め、より確実に電荷（あるいは負電荷）の逆流を防止することができる。
また、電圧発生回路の出力端子（あるいは出力ノード）には、電圧安定化容量を設けるとよい。電圧安定化容量の他端は電圧一定の電圧源へと接続する。この電圧一定の電圧源は、接地電位であってもよく、またほかの電位であってもよい。
本発明によるまた別の電圧発生回路は、前述の電圧発生回路において、電荷転送手段を複数段直列に接続してなる。前段の電荷転送手段の出力およびこの出力に交流電圧信号を加えた電圧信号が次段の電荷転送手段へと供給され、次段の電荷転送手段は、前段の電荷転送手段よりも、交流電圧信号のピーク・トゥ・ピークの電圧振幅分だけ高い（あるいは低い）電圧を出力する。したがって、電荷転送手段の段数を増やすことにより、より高い電圧を出力することができる。
さらに詳しく説明すると、電荷転送手段は、交流電圧信号が入力される入力ノードと、基準電圧が入力される入力端子と、一定電圧を出力する第１および第２の出力ノードと、入力ノードと第１の出力ノードとのあいだに接続された第１のスイッチング素子と、入力ノードと第２の出力ノードとのあいだに接続された追加のスイッチング素子と、第１のスイッチング素子の制御端子と追加のスイッチング素子の制御端子とが接続される接続ノードと、基準電圧入力端子と該接続ノードとのあいだに接続された第２のスイッチング素子と、該接続ノードと第１の出力ノードとのあいだに接続された第３のスイッチング素子とからなる。
第１のスイッチング素子と追加のスイッチング素子は全く同一に動作し、第１および第２の出力ノードには同じ電圧が出力される。第２の出力ノードの出力は、そのまま次段の基準電圧として使用され、第１の出力ノードには交流電圧信号が加えられて次段の入力ノードへと供給される。
この電圧検出回路では、最終段の電荷転送手段から一定電圧の出力を取り出すことができるのはもちろんのこと、中間段の電荷転送手段の第２の出力ノードからも一定電圧の中間電圧を取り出すことができる。なおこの場合、第２の出力ノードの電圧が変動し、次段のスイッチング素子の動作に影響を与えないよう注意が必要である。第１のスイッチング素子および追加のスイッチング素子と全く同様に、さらに追加のスイッチング素子を接続し、中間電圧を取り出すようにするとよい。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の実施の形態においては、説明の便宜上、電源電圧ＶＤＤと繰り返し信号φ，／φの振幅Ｖφとが等しい（Ｖφ＝ＶＤＤ）場合を例にして説明を行なうが、ＶφとＶＤＤが等しい必要はない。
実施の形態１
図１に、本発明の一実施の形態における電圧発生回路を示す。
図１において、１は電圧値がＶＤＤである電源ＶＤＤが供給される端子であり、２および３はそれぞれ、互いに逆位相の繰り返し信号φ，／φ（／φは信号φの位相反転信号をあらわす）が入力される端子である。
４は電源端子１とノード６とのあいだに接続され、ゲート電極がノード７に接続されたＮ型の電界効果トランジスタである。５は電源端子１とノード７とのあいだに接続され、ゲート電極がノード６に接続されたＮ型の電界効果トランジスタである。８はノード６と入力端子２とのあいだに接続された昇圧容量であり、９はノード７と入力端子３とのあいだに接続された昇圧容量である。
１０はノード６と接地とのあいだにあらわれる寄生容量であり、１２はこの昇圧電位発生回路の出力電圧ＶＰＰが出力されるノードである。また、１３は出力電圧を安定化するための容量であり、一方の端子が出力ノード１２に、他方の端子が接地端子に接続されている。ここで、容量１３の他方の端子は常に一定の電位にあればよく、必ずしも接地電位である必要はない。
さらに図１において、１１はノード６とノード１２とのあいだに設けられたＰ型の電界効果トランジスタである。また、１４は電源端子１とノード１６とのあいだに設けられたＮ型の電界効果トランジスタであり、１５は出力ノード１２とノード１６とのあいだに設けられたＰ型の電界効果トランジスタである。トランジスタ１１のゲート電極はノード１６へ接続されている。また、トランジスタ１４，１５のゲート電極はノード６へ接続されている。
図１の回路は以下のように動作する。
すでに図１１にて説明したとおり、ノード６の電位はＶＤＤレベルと２ＶＤＤレベルのあいだで変化する。今、ノード６がＶＤＤレベルから２ＶＤＤレベルに上昇すると、トランジスタ１５が非導通、トランジスタ１４が導通となり、端子１の電圧ＶＤＤがトランジスタ１１のゲート電極に印加される。トランジスタ１１のソース電極、すなわちノード６の電圧レベルは２ＶＤＤになっているのでトランジスタ１１は導通し、ノード６からノード１２へと電荷が移動して、ノード１２のレベルが上昇する。
つぎに、ノード６が２ＶＤＤレベルからＶＤＤレベルに降下すると、トランジスタ１４はソース電極、すなわち端子１の電圧レベルがＶＤＤなので非導通となる（ゲート電極とソース電極とのあいだ、すなわちノード６と端子１とのあいだの電位差が、トランジスタ１４のしきい値電圧ＶＴＮ、よりも小さいため非導通となる）。
このとき、まだノード１２のレベルがＶＤＤ＋┃ＶＴＰ┃に達していない場合には、トランジスタ１５，１１とも非導通であり、ノード１２からノード６への電荷の移動は起こらない（トランジスタ１５，１１ともゲート電極、すなわちノード６，１６の電位がＶＤＤであり、ソース電極、すなわちノード１２とのあいだの電位差がしきい値電圧┃ＶＴＰ┃よりも小さいため非導通）。
一方、ノード１２のレベルがＶＤＤ＋┃ＶＴＰ┃以上に上昇している場合には、トランジスタ１５が導通し、その結果、トランジスタ１１のドレイン電極（ノード１２）とゲート電極（ノード１６）とが同電位となり、トランジスタ１１は非導通となる。したがって、やはりノード１２からノード６への電荷の移動は起こらない。
このように、ノード６の電位が２ＶＤＤレベルに上昇すると、トランジスタ１４の働きによってトランジスタ１１が導通し、ノード６の電荷がノード１２へと移動しノード１２の電位が上昇する。一方、ノード６の電位がＶＤＤレベルへと低下すると、トランジスタ１５の働きによってトランジスタ１１が非導通となり、ノード１２からノード６への電荷の移動を防止する。したがって、これらを繰り返すことによりノード１２の電圧は上昇し、最終的に２ＶＤＤレベルへと到達する。
以上述べたように、本実施の形態によれば、ノード１２に出力電圧ＶＰＰとして、トランジスタのしきい値電圧の影響を受けない（順方向電圧降下のない）電圧２ＶＤＤを得ることができる。したがって、製造条件の変動などによってトランジスタのしきい値がバラついたとしても、出力電圧ＶＰＰには全く影響がない。このため、たとえば本実施の形態の電圧発生回路をメモリデバイスや液晶表示装置に用いた場合には、データ書き込み用トランジスタの動作に必要な電圧に対し、常に一定のマージンを確保した電圧を供給することができ、デバイスや装置の動作信頼性を高めることができる。
なお、以上の説明においては、トランジスタ１４のソース電極を端子１、すなわちＶＤＤレベルに接続したが、ノード６のレベルが上昇したときにトランジスタ１１が導通し、ノード６のレベルが低下したときにトランジスタ１１が非導通となるような電圧であれば、必ずしもＶＤＤである必要はない。つまり、トランジスタ１４のソース電極のレベルは、ノード６のレベルがＶＤＤへと低下したときにトランジスタ１１が非導通となるよう、ＶＤＤ−┃ＶＴＰ┃よりも高い電圧であり、ノード６のレベルが２ＶＤＤとなったときにトランジスタ１１が導通となるよう、２ＶＤＤ−┃ＶＴＰ┃（および２ＶＤＤ−ＶＴＮ）よりも低い電圧であればよい。
実施の形態２
図２に、本発明の別の実施の形態における電圧発生回路を示す。図２において、図１の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図２に示した本実施の形態の電圧発生回路においては、ノード１６と繰り返し信号／φの入力端子３とが、結合容量１７を介して接続されている。
図２の回路は以下のように動作する。
すでに説明したように、前記実施の形態１では、ノード６のレベルが２ＶＤＤからＶＤＤレベルへと低下すると、トランジスタ１５が導通し、トランジスタ１１のゲート電極がノード１２と同電位（すなわちゲート電極とドレイン電極とが同電位）になって、トランジスタ１１が非導通となり、ノード１２からノード６への電荷の逆流を防止する。
しかし、トランジスタ１５が導通してトランジスタ１１のゲート電極とノード１２とが同電位になるまでには一定の時間が必要であり、そのあいだに、ノード１２の電荷がトランジスタ１１を介してノード６側へと逆流する場合がある。
そこで本実施の形態では、ノード６とは逆位相で変化する信号をノード１６へと入力する。すでに図１１にて説明したように、ノード６のレベルは信号φと同位相で変化するから、これと逆位相の信号として、たとえば／φをノード１６へと入力する。信号φの立ち下がり、すなわちノード６の２ＶＤＤレベルからＶＤＤレベルへの変化にあわせて、信号／φが立ち上がり、ノード１６のレベルを上昇させて、トランジスタ１１のゲート電極の電圧の上昇を助ける。トランジスタ１１がより早く非導通となり、より確実に電荷の逆流を防止することが可能である。
ここで、繰り返し信号φ、／φの位相関係は実質的には逆位相であるが、昇圧電位発生回路の昇圧動作のためには高電位（Ｈ）期間が低電位（Ｌ）期間より短く、一方のＨ期間が他方のＬ期間内に含まれることが望ましい。一方、本実施の形態においては、結合容量１７によるノード１６の電位上昇を助けるために、／φの電位上昇がφの電位下降に対して遅延しないことが望ましい。
実施の形態３
図３に、本発明のまた別の実施の形態における電圧発生回路を示す。図３の電圧発生回路は、電源電圧に対し逆極性の電圧を発生するチャージポンプ回路である。電源電圧と逆極性の電圧は、たとえばＤＲＡＭの基板バイアス用、フラッシュメモリのワード線駆動回路用の電源、低温ポリシリコンＴＦＴを使用した液晶表示装置のゲート線の駆動回路の電源などに用いられる。
図３において、２２および２３は、互いに逆位相の繰り返し信号φ，／φがそれぞれ供給される端子である。２４は、基準電位（ここでは接地電位）とノード２６とのあいだに接続され、ゲート電極がノード２７に接続されたＰ型の電界効果トランジスタである。２５は、基準電位（接地電位）とノード２７とのあいだに接続され、ゲート電極がノード２６に接続されたＰ型の電界効果トランジスタである。２８は、ノード２６と端子２２とのあいだに接続されたチャージポンプ容量であり、２９は、ノード２７と端子２３とのあいだに接続された降圧容量である。
３０は、ノード２６と接地とのあいだの寄生容量であり、３２はこの電圧発生回路の出力である負電圧ＶＢＢが出力されるノードである。３１は、ノード２６とノード３２とのあいだに設けられたＮ型の電界効果トランジスタである。また、３３は出力電圧を安定化するための容量であり、出力ノード３２と接地とのあいだに設けられている。
３４は、接地端子とノード３６とのあいだに設けられたＰ型の電界効果トランジスタ、３５は出力ノード３２とノード３６とのあいだに設けられたＮ型の電界効果トランジスタであり、ノード３６はトランジスタ３１のゲート電極に接続されている。トランジスタ３４，３５のゲート電極は、ノード２６に接続されている。
この図３の電圧発生回路の動作を、図４を参照して説明する。
ＶＤＤの振幅をもつ互いにほぼ逆位相の繰り返し信号φ，／φが数回供給されることにより、ノード２７の電位が除々に降下していく。今、繰り返し信号／φが立ち下がって、トランジスタ２４のゲート電圧が接地レベルに対してトランジスタ２４のしきい値電圧以上低くなると、トランジスタ２４が導通し、ノード２６がトランジスタ２４を介して接地レベルに放電される。つぎに、信号／φが立ち上がってノード２７のレベルがＶＤＤになりトランジスタ２４が非導通となった後、φが立ち下がると、ノード２６はφによって以下の電圧Ｖ２６に降圧される。
Ｖ２６＝−ＶＤＤ・Ｃ２８／（Ｃ２８＋Ｃ３０）・・・（５）
ここでＣ２８はチャージポンプ容量２８の容量値、Ｃ３０は寄生容量３０の容量である。通常、容量値Ｃ２８は容量値Ｃ３０に対して充分に大きく、すなわちＣ２８≫Ｃ３０に設定されているので、式（５）は以下のようになる。
Ｖ２６≒−ＶＤＤ・・・（６）
したがって、図４にも示したように、ノード２６の電位は接地レベルと−ＶＤＤレベルとのあいだで変化する。今、ノード２６の電位が接地レベルから−ＶＤＤレベルへと降下すると、トランジスタ３５が非導通、トランジスタ３４が導通となって、トランジスタ３１のゲート電圧は接地電位になる。トランジスタ３１のソース電極（すなわちノード２６）の電圧レベルは−ＶＤＤになっているのでトランジスタ３１は導通し、ノード２６からノード３２へと負電荷が移動して、ノード３２のレベルが低下する。
つぎに、ノード２６が−ＶＤＤレベルから接地レベルに上昇すると、トランジスタ３４はソース電極が接地電位であるため非導通となる（ゲート電極、すなわちノード２６のレベルが、トランジスタ３４のしきい値電圧ＶＴＰ（ＶＴＰは負の値）よりも高いので非導通となる）。
このとき、ノード３２のレベルが−ＶＴＮ（ＶＴＮはトランジスタ３５のしきい値電圧）よりも高い場合には、トランジスタ３５も非導通であり、トランジスタ３１のゲート電極は接地電位のままである。したがって、トランジスタ３１は非導通であり、ノード３２からノード２６への負電荷の移動は起こらない。
一方、ノード３２のレベルが−ＶＴＮよりも低い場合、トランジスタ３５が導通し、その結果、トランジスタ３１のドレイン電極（ノード３２）とゲート電極（ノード３６）とが同電位となる。したがって、やはりトランジスタ３１は非導通であり、ノード３２からノード２６への負電荷の移動は起こらない。
このように、ノード２６の電位が−ＶＤＤレベルへと低下したとき、トランジスタ３４の働きによってトランジスタ３１が導通し、ノード２６の負電荷がノード３２へと移動しノード３２の電位が低下する。一方、ノード２６の電位が接地レベルになったときには、トランジスタ３５の働きによってトランジスタ３１が非導通となり、ノード３２からノード２６への負電荷の移動を防止する。したがって、これらを繰り返すことによりノード３２の電圧は降下し、最終的に−ＶＤＤレベルへと到達する。
以上述べたように、本実施の形態によれば、ノード３２に出力電圧ＶＢＢとして、トランジスタのしきい値電圧の影響を受けない電圧−ＶＤＤを得ることができる。したがって、たとえトランジスタのしきい値がバラついたとしても、出力電圧ＶＢＢには全く影響がない。
なお、以上の説明においては、トランジスタ３４のソース電極を接地電位としているが、ノード２６のレベルが低下したときにトランジスタ３１が導通し、ノード２６のレベルが上昇したときにトランジスタ３１が非導通となるような電圧であれば、必ずしも接地電位である必要はない。つまり、トランジスタ３４のソース電極のレベルは、ノード６のレベルが−ＶＤＤとなったときにトランジスタ３１が導通となるよう、−ＶＤＤ＋ＶＴＮよりも高い電圧であり、ノード６のレベルが接地電位へと上昇したときにトランジスタ１１が非導通となるよう、ＶＴＮよりも低い電圧であればよい。
実施の形態４
図５に、本発明のさらに別の実施の形態における電圧発生回路を示す。図５において、図３の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図５に示した本実施の形態の電圧発生回路においては、ノード３６と繰り返し信号／φの入力端子２３とが、結合容量３７を介して接続されている。
図５の回路は以下のように動作する。
すでに説明したように、前記実施の形態３では、ノード３６のレベルが−ＶＤ Ｄレベルから接地レベルへと上昇すると、トランジスタ３５が導通して、トランジスタ３１のゲート電極がノード３２と同電位になり、トランジスタ３１が非導通となって、ノード３２からノード２６への負電荷の逆流を防止する。
しかし、トランジスタ３５が導通してトランジスタ３１のゲート電極とノード３２とが同電位になるまでには一定の時間が必要であり、そのあいだに、ノード３２の負電荷がトランジスタ３１を介してノード２６側へと逆流する場合がある。
そこで本実施の形態では、ノード２６とは逆位相で変化する信号をノード３６へと入力する。すでに図４にて説明したように、ノード２６のレベルは信号φと同位相で変化するから、これと逆位相の信号として、たとえば／φをノード３６へと入力する。信号φの立ち上がり、すなわちノード２６の−ＶＤＤレベルから接地レベルへの変化にあわせて、信号／φが立ち下がり、ノード３６のレベルを降下させて、トランジスタ３１のゲート電極の電圧の低下を助ける。トランジスタ３１がより早く非導通となり、より確実に負電荷の逆流を防止することが可能である。
ところで、繰り返し信号φ、／φの位相関係は実質的には逆位相であるが、昇圧電位発生回路の昇圧動作のためには低電位（Ｌ）期間が高電位（Ｈ）期間より短く、一方のＬ期間が他方のＨ期間内に含まれることが望ましい。一方、本実施の形態においては、結合容量３７によるノード３６の電位の降下を助けるために、／φの電位降下がφの電位上昇に対して遅延しないことが望ましい。
実施の形態５
図６に、本発明のさらに別の実施の形態における電圧発生回路を示す。図６に示した電圧発生回路は、電源電圧ＶＤＤのｎ倍（ｎは整数）の正電圧を発生する回路である。図６において、図１の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図１に示した実施の形態１の電圧発生回路は、トランジスタ４，５および容量８，９からなり入力信号φの基準レベルを変換する昇圧回路と、トランジスタ１１，１４，１５からなり、ノード６からノード１２へと電荷を移動させ、ノード１２からノード６への電荷の逆流を阻止する電荷転送回路とから構成されているといえる。この図１の電圧発生回路において、電荷転送回路をｎ個直列接続することにより、ＶＤＤのｎ倍の正電圧を発生することができる。
図６に示した本実施の形態の電圧発生回路では、図１に示した電圧発生回路に対し、トランジスタ１１ａ，１４ａ，１５ａからなる２段目の電荷転送回路が追加されている。また、１段目の出力であるノード１２には、繰り返し信号／φ（φでもよい）が印加されている。さらに、１段目の電荷転送回路には、トランジスタ１７および電圧安定化容量１８が追加されている。トランジスタ１７および容量１８は、トランジスタ１１および容量１３と同様に働き、ノード１９に電圧２ＶＤＤを生成している。したがって、ノード１２の電圧は２ＶＤＤレベルと３ＶＤＤ（＝２ＶＤＤ＋Ｖφ）レベルとのあいだで変化し、ノード１９の電圧は２ＶＤＤレベルでほぼ一定である。
すでに述べたように、１段目の電荷転送回路においては、ＶＤＤレベルと２ＶＤＤレベルとのあいだで変化する電圧が、トランジスタ１１のソース電極およびトランジスタ１４，１５のゲート電極に供給され、ほぼ一定の電圧ＶＤＤがトランジスタ１４のソース電極へと供給されている。そして、ノード１２に電圧２ＶＤＤが出力される。
これと同様に、２ＶＤＤレベルと３ＶＤＤレベルとのあいだで変化する電圧を、トランジスタ１１ａのソース電極およびトランジスタ１４ａ，１５ａのゲート電極に供給し、ほぼ一定の電圧２ＶＤＤをトランジスタ１４ａのソース電極へと供給することにより、２段目の電荷転送回路の出力としてノード１２ａに電圧３ＶＤＤを得ることができる。
このように本実施の形態によれば、図１の電圧発生回路において電荷転送回路を複数段直列接続することにより、前段の電荷転送回路の各入力に対しＶＤＤだけ高い電圧を、次段の電荷転送回路に入力することができる。したがって、３ＶＤＤ，４ＶＤＤ，・・・，（ｎ＋１）ＶＤＤといった電源電圧の整数倍の出力電圧を容易に得ることが可能である。
実施の形態６
図６に示した電圧発生回路においては、ノード１２，１２ａ，・・・，１２ｎのうち最終段のノード１２ｎが出力になるが、ノード１９，１９ａ，・・・を出力として用いることもできる。たとえば、ノード１９からは電圧２ＶＤＤを取り出すことができ、ノード１９ａからは電圧３ＶＤＤを取り出すことができる。
このように本実施の形態によれば、最終段の出力電圧のほかに、中間の電圧も出力することが可能である。したがって、多様な電圧が必要な場合でも、複数の電圧発生回路を設ける必要がなく、コストやスペース、信頼性といった面で有利である。
実施の形態７
ノード１９，１９ａ，・・・から中間の電圧を出力する前記実施の形態６の電圧発生回路において、負荷に大電流が流れて出力電圧、すなわちノード１９，１９ａ，・・・の電圧が低下する場合も考えられる。
このような場合には、図７に示すように、トランジスタ１７および電圧安定化容量１８と並列に、さらにトランジスタ１７’および電圧安定化容量１８’を追加し、ノード１９’に負荷４０を接続するようにするとよい。
負荷電流ｉによってノード１９’，１９ａ’，・・・の出力電圧が低下する場合でも、ノード１９，１９ａ，・・・の出力電圧にはほとんど影響がない。したがって、次段のトランジスタ１４ａ，１４ｂ，・・・への供給電圧が変動してしまうことはなく、電圧転送回路（トランジスタ１１ａ，１１ｂ，・・・）の確実な動作が保証される。
実施の形態８
図８に、本発明のまた別の実施の形態における電圧発生回路を示す。図８に示した電圧発生回路は、電源電圧ＶＤＤのｎ倍（ｎは整数）の負電圧を発生する回路である。図８において、図３の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図３に示した実施の形態３の電圧発生回路は、トランジスタ２４，２５および容量２８，２９からなり入力信号φの基準レベルを変換する回路と、トランジスタ３１，３４，３５からなり、ノード２６からノード３２へと負電荷を移動させ、ノード３２からノード２６への負電荷の逆流を阻止する電荷転送回路とから構成されているといえる。この図３の電圧発生回路において、電荷転送回路をｎ個直列接続し、前段の電荷転送回路よりもＶＤＤだけ低い電圧が次段の電荷転送回路に供給されるようにすることにより、ＶＤＤのｎ倍の負電圧を発生することができる。
図８に示した本実施の形態の電圧発生回路において、１段目の電荷転送回路には、−ＶＤＤと接地電位とのあいだで変化する電圧が入力（ノード２６）され、電圧−ＶＤＤが出力（ノード３２）される。さらに、ノード３２には、容量３３を介して、繰り返し信号／φ（φでもよい）が印加されており、結果としてノード３２の電圧は−２ＶＤＤと−ＶＤＤとのあいだで変化する。このノード３２の電圧が２段目の電荷転送回路に入力され、２段目の電荷転送回路はノード３２ａに電圧−２ＶＤＤを出力する。
なお、１段目の電荷転送回路において、トランジスタ３４のソース電極は接地されている。これに対し、２段目の電荷転送回路のトランジスタ３４ａには、−ＶＤＤの電圧を供給する必要がある。このため、１段目の電荷転送回路に、トランジスタ３７および電圧安定化容量３８が追加されている。トランジスタ３７および容量３８は、図３（実施の形態３）におけるトランジスタ３１および容量３３と同様に働き、ノード３９すなわちトランジスタ３４ａのソース電極に電圧−ＶＤＤを生成している。
このように本実施の形態によれば、図３の電圧発生回路において電荷転送回路を複数段直列接続することにより、簡潔な回路構成のままで、前段の電荷転送回路の各入力に対しＶＤＤだけ低い電圧を、次段の電荷転送回路に入力することができる。したがって、−２ＶＤＤ，−３ＶＤＤ，・・・，−ｎ・ＶＤＤといった電源電圧の整数倍の負電圧を容易に得ることが可能である。
実施の形態９
図８に示した電圧発生回路においては、ノード３２，３２ａ，・・・，３２ｎのうち最終段のノード３２ｎが出力になるが、ノード３９，３９ａ，・・・を出力として用いることもできる。たとえば、ノード３９からは電圧−ＶＤＤを取り出すことができ、ノード３９ａからは電圧−２ＶＤＤを取り出すことができる。
このように本実施の形態によれば、最終段の出力電圧のほかに、中間の電圧も出力することが可能である。したがって、多様な電圧が必要な場合でも、複数の電圧発生回路を設ける必要がなく、コストやスペース、信頼性といった面で有利である。
実施の形態１０
ノード３９，３９ａ，・・・から中間の電圧を出力する前記実施の形態９の電圧発生回路において、負荷に大電流が流れて出力電圧、すなわちノード３９，３９ａ，・・・の電圧が大きく変動する場合も考えられる。
このような場合には、図１９に示すように、トランジスタ３７および電圧安定化容量３８と並列に、さらにトランジスタ３７’および電圧安定化容量３８’を追加し、ノード３９’に負荷４０を接続するようにするとよい。
負荷電流ｉによってノード３９’，３９ａ’，・・・の出力電圧が低下する場合でも、ノード３９，３９ａ，・・・の出力電圧にはほとんど影響がない。したがって、次段のトランジスタ３４ａ，３４ｂ，・・・への供給電圧が変動してしまうことがなく、電圧転送回路（トランジスタ３１ａ，３１ｂ，・・・）の確実な動作が保証される。
産業上の利用可能性
本発明の電圧発生回路によれば、トランジスタのしきい値電圧の影響のない出力電圧を得ることができる。したがって、トランジスタのしきい値電圧にばらつきが生じた場合でも、必要な電圧を確実に出力することができ、本発明の電圧発生回路を利用する装置の動作信頼性を高めることが可能である。
また、本発明の電圧発生回路によれば、出力ノード（端子）から入力ノード（端子）への電荷（負電荷）の逆流を防止し、効率よく出力電圧を得ることができる。
また、本発明の電圧発生回路においては、最低限必要な電圧信号は、チャージポンプ動作用の繰り返し信号と、基準電位を与える定電圧信号だけであり、制御用の信号などを用意する必要がない。
さらに、本発明の電圧発生回路によれば、電荷転送手段を複数段直列接続することによって、容易に高電圧を出力することができる。さらに、中間段の電荷転送手段から、中間の電圧を得ることができる。
【図面の簡単な説明】
図１は、本発明の一実施の形態における電圧発生回路である。
図２は、本発明の別の実施の形態における電圧発生回路である。
図３は、本発明のまた別の実施の形態における電圧発生回路である。
図４は、図３に示した電圧発生回路の動作を説明するための図である。
図５は、本発明のさらに別の実施の形態における電圧発生回路である。
図６は、本発明のまた別の実施の形態における電圧発生回路である。
図７は、本発明のさらに別の実施の形態における電圧発生回路である。
図８は、本発明のまた別の実施の形態における電圧発生回路である。
図９は、本発明のさらに別の実施の形態における電圧発生回路である。
図１０は、従来の技術における電圧発生回路である。
図１１は、図１０に示した従来の技術における電圧発生回路の動作を説明するための図である。
Claims (23)
- 入力ノードに交流電圧が入力され、出力ノードに一定の電圧を出力する電圧発生回路であって、
入力ノードと出力ノードとのあいだに設けられた電荷転送手段が、入力ノードから出力ノードへと流れる電荷量と出力ノードから入力ノードへと流れる電荷量とが異なるよう、前記交流電圧によって制御され、順方向電圧降下のない整流器が形成された電圧発生回路。 - 出力ノードに一定の電圧を出力する電圧発生回路であって、
交流電圧が入力される第１の入力ノードと、一定の基準電圧が入力される第２の入力ノードと、第１の入力ノードと出力ノードとのあいだに接続された第１のスイッチング素子と、第２の入力ノードと第１のスイッチング素子の制御端子とのあいだに接続された第２のスイッチング素子と、第１のスイッチング素子の制御端子と出力ノードとのあいだに接続された第３のスイッチング素子とからなる電圧発生回路。 - 入力端子に一定電圧および交流電圧信号が供給され、出力端子に一定電圧を出力する電圧発生回路であって、
前記交流電圧信号の基準レベルを変換して中間ノードに出力する電圧レベル変換手段と、
該中間ノードと出力端子とのあいだに接続され、中間ノードから出力端子へと流れる電荷量と出力端子から中間ノードへと流れる電荷量とが異なるよう、前記中間ノードの電圧信号によって制御され、順方向電圧降下のない整流器を形成する電荷転送手段とからなる電圧発生回路。 - 前記電荷転送手段が、中間ノードと出力端子とのあいだに接続された第１のスイッチング素子と、一定電圧の入力端子と第１のスイッチング素子の制御端子とのあいだに接続された第２のスイッチング素子と、第１のスイッチング素子の制御端子と出力端子とのあいだに接続された第３のスイッチング素子とからなる請求の範囲第３項記載の電圧発生回路。
- 前記電圧レベル変換手段が、一定電圧の入力端子と中間ノードとのあいだに設けられた第４のスイッチング素子と、中間ノードと交流電圧信号の入力端子とのあいだに設けられた第１の容量と、第４のスイッチング素子の制御端子に前記交流電圧信号とは実質的に逆位相の信号を供給する逆位相信号供給手段とからなる請求の範囲第３項記載の電圧発生回路。
- 前記逆位相信号供給手段が、前記交流電圧信号とは実質的に逆位相の交流信号が供給される逆位相信号入力端子と、該逆位相信号入力端子と前記第４のスイッチング素子の制御端子とのあいだに設けられた第２の容量と、前記一定電圧の入力端子と前記第４のスイッチング素子の制御端子とのあいだに設けられ、前記中間ノードの電圧信号で制御される第５のスイッチング素子とからなる請求の範囲第５項記載の電圧発生回路。
- 前記第１のスイッチング素子がＰ型の電界効果トランジスタであり、前記第２のスイッチング素子がＮ型の電界効果トランジスタであり、前記第３のスイッチング素子がＰ型の電界効果トランジスタである請求の範囲第２項または第４項記載の電圧発生回路。
- 前記第１のスイッチング素子がＮ型の電界効果トランジスタであり、前記第２のスイッチング素子がＰ型の電界効果トランジスタであり、前記第３のスイッチング素子がＮ型の電界効果トランジスタである請求の範囲第２項または第４項記載の電圧発生回路。
- 前記第４のスイッチング素子が、Ｎ型の電界効果トランジスタである請求の範囲第５項または第６項記載の電圧発生回路。
- 前記第４のスイッチング素子が、Ｐ型の電界効果トランジスタである請求の範囲第５項または第６項記載の電圧発生回路。
- 前記第５のスイッチング素子が、Ｎ型の電界効果トランジスタである請求の範囲第９項記載の電圧発生回路。
- 前記第５のスイッチング素子が、Ｐ型の電界効果トランジスタである請求の範囲第１０項記載の電圧発生回路。
- 前記第１のスイッチング素子の制御端子と、前記逆位相信号入力端子とが、第３の容量を介して接続されてなる請求の範囲第６項記載の電圧発生回路。
- 前記供給される一定電圧が、正の電圧である請求の範囲第３項記載の電圧発生回路。
- 前記出力端子の出力電圧が、前記正の電圧と前記交流電圧信号のピーク・トゥ・ピーク電圧振幅との和である請求の範囲第１４項記載の電圧発生回路。
- 前記供給される一定電圧が、接地電位である請求の範囲第３項記載の電圧発生回路。
- 前記出力端子の出力電圧が、前記接地電位と前記交流電圧信号のピーク・トウ・ピーク電圧振幅との差である請求の範囲第１６項記載の電圧発生回路。
- 前記出力端子と電圧一定の電圧源とのあいだに、電圧安定化容量を設けた請求の範囲第３項記載の電圧発生回路。
- 交流電圧信号が入力される入力ノードと、基準電圧が入力される入力端子と、一定電圧を出力する第１および第２の出力ノードと、入力ノードと第１の出力ノードとのあいだに接続された第１のスイッチング素子と、入力ノードと第２の出力ノードとのあいだに接続された追加のスイッチング素子と、第１のスイッチング素子の制御端子と追加のスイッチング素子の制御端子とが接続される接続ノードと、基準電圧入力端子と該接続ノードとのあいだに接続された第２のスイッチング素子と、該接続ノードと第１の出力ノードとのあいだに接続された第３のスイッチング素子とからなる電荷転送手段が複数段直列接続され、
前段の電荷転送手段の第１の出力ノードに、容量を介して交流電圧信号が接続されるとともに、次段の電荷転送手段の入力ノードが接続され、前段の電荷転送手段の第２の出力ノードに、次段の電荷転送手段の基準電圧入力端子が接続される電圧発生回路。 - 最終段の電荷転送手段から出力電圧が出力されるとともに、中間段の電荷転送手段の第２の出力ノードから中間電圧が取り出される請求の範囲第１９項記載の電圧発生回路。
- 前記電荷転送手段が、第３の出力ノードと、前記入力ノードと第３の出力ノードとのあいだに接続され、制御電極が前記接続ノードへと接続された追加のスイッチング素子を有し、
最終段の電荷転送手段から出力電圧が出力されるとともに、中間段の電荷転送手段の第３の出力ノードから中間電圧が取り出される請求の範囲第１９項記載の電圧発生回路。 - １段目の電荷転送手段の基準電圧入力端子に正の電圧が入力され、次段の電荷転送手段が前段の電荷転送手段の出力よりも、交流電圧信号のピーク・トゥ・ピーク電圧振幅だけ高い電圧を出力する請求の範囲第１９項記載の電圧発生回路。
- １段目の電荷転送手段の基準電圧入力端子が接地電位に接続され、次段の電荷転送手段が前段の電荷転送手段の出力よりも、交流電圧信号のピーク・トゥ・ピーク電圧振幅だけ低い電圧を出力する請求の範囲第１９項記載の電圧発生回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2002/001590 WO2003071373A1 (fr) | 2002-02-22 | 2002-02-22 | Circuit generateur de tension |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2003071373A1 true JPWO2003071373A1 (ja) | 2005-06-16 |
Family
ID=27742300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003570203A Pending JPWO2003071373A1 (ja) | 2002-02-22 | 2002-02-22 | 電圧発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040100242A1 (ja) |
| JP (1) | JPWO2003071373A1 (ja) |
| KR (1) | KR20040030569A (ja) |
| CN (1) | CN1503931A (ja) |
| WO (1) | WO2003071373A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4969322B2 (ja) * | 2007-06-01 | 2012-07-04 | 三菱電機株式会社 | 電圧発生回路およびそれを備える画像表示装置 |
| KR200449637Y1 (ko) * | 2008-05-07 | 2010-07-26 | 이재흥 | 농작물 지지용 말뚝박기 타격봉 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008876B1 (ko) * | 1990-08-17 | 1993-09-16 | 현대전자산업 주식회사 | 반도체소자의 고전압 발생회로 |
| JP2755047B2 (ja) * | 1992-06-24 | 1998-05-20 | 日本電気株式会社 | 昇圧電位発生回路 |
| JPH0620471A (ja) * | 1992-06-30 | 1994-01-28 | Hitachi Ltd | ダイナミック型ｒａｍ |
| JPH08213850A (ja) * | 1995-02-06 | 1996-08-20 | Fujitsu Ltd | 演算増幅回路 |
| JPH08305453A (ja) * | 1995-05-11 | 1996-11-22 | Toshiba Microelectron Corp | 基準電圧発生回路 |
| JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP3543509B2 (ja) * | 1996-10-04 | 2004-07-14 | セイコーエプソン株式会社 | 電圧安定化回路 |
| KR100243004B1 (ko) * | 1997-02-27 | 2000-03-02 | 김영환 | 부트스트랩 챠지 펌프회로 |
| US6271715B1 (en) * | 1998-02-27 | 2001-08-07 | Maxim Integrated Products, Inc. | Boosting circuit with supply-dependent gain |
| JP2000056846A (ja) * | 1998-08-06 | 2000-02-25 | Hitachi Ltd | 基準電圧発生回路および半導体集積回路 |
| JP4026947B2 (ja) * | 1998-08-24 | 2007-12-26 | 株式会社ルネサステクノロジ | 昇圧回路 |
| US6198340B1 (en) * | 1999-02-08 | 2001-03-06 | Etron Technology, Inc. | High efficiency CMOS pump circuit |
| JP3425118B2 (ja) * | 1999-06-02 | 2003-07-07 | 松下電器産業株式会社 | 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法 |
| JP3102428B2 (ja) * | 1999-07-12 | 2000-10-23 | 株式会社日立製作所 | 半導体装置 |
| KR100347140B1 (ko) * | 1999-12-31 | 2002-08-03 | 주식회사 하이닉스반도체 | 전압 변환 회로 |
| US6501325B1 (en) * | 2001-01-18 | 2002-12-31 | Cypress Semiconductor Corp. | Low voltage supply higher efficiency cross-coupled high voltage charge pumps |
| KR100404001B1 (ko) * | 2001-12-29 | 2003-11-05 | 주식회사 하이닉스반도체 | 차지 펌프 회로 |
-
2002
- 2002-02-22 KR KR10-2003-7013135A patent/KR20040030569A/ko not_active Application Discontinuation
- 2002-02-22 JP JP2003570203A patent/JPWO2003071373A1/ja active Pending
- 2002-02-22 WO PCT/JP2002/001590 patent/WO2003071373A1/ja active Application Filing
- 2002-02-22 US US10/473,356 patent/US20040100242A1/en not_active Abandoned
- 2002-02-22 CN CNA028085620A patent/CN1503931A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003071373A1 (fr) | 2003-08-28 |
| US20040100242A1 (en) | 2004-05-27 |
| CN1503931A (zh) | 2004-06-09 |
| KR20040030569A (ko) | 2004-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4557577B2 (ja) | チャージポンプ回路 | |
| US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
| US8665255B2 (en) | Power supply circuit and display device including the same | |
| US7920018B2 (en) | Booster circuit | |
| US7514984B2 (en) | Charge pumping circuit and direct current converting apparatus using the same | |
| US7932770B2 (en) | Charge pump circuit | |
| US20050024126A1 (en) | Booster circuit | |
| US20070273431A1 (en) | Charge pump-type booster circuit | |
| US7564297B2 (en) | Power supply circuit and electronic device equipped with same | |
| JP2006191781A (ja) | チャージポンプ回路 | |
| US20070063762A1 (en) | Semiconductor device with charge pump booster circuit | |
| JP4462844B2 (ja) | 電源回路 | |
| JP2008301647A (ja) | 電圧発生回路およびそれを備える画像表示装置 | |
| US20050200622A1 (en) | Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument | |
| US8421522B2 (en) | High voltage generator and method of generating high voltage | |
| JPWO2003071373A1 (ja) | 電圧発生回路 | |
| JP4773746B2 (ja) | 昇圧回路 | |
| JP3374830B2 (ja) | 昇圧回路 | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| US7772919B2 (en) | Double stage compact charge pump circuit | |
| JP2005117830A (ja) | チャージポンプ回路 | |
| KR100629520B1 (ko) | 초저전력 전압 변환 회로 | |
| JP4281360B2 (ja) | チャージポンプ回路 | |
| JP6637695B2 (ja) | チャージポンプ回路 | |
| KR20020016320A (ko) | 승압 전압 발생기 |