JPWO2003071373A1 - 電圧発生回路 - Google Patents

電圧発生回路 Download PDF

Info

Publication number
JPWO2003071373A1
JPWO2003071373A1 JP2003570203A JP2003570203A JPWO2003071373A1 JP WO2003071373 A1 JPWO2003071373 A1 JP WO2003071373A1 JP 2003570203 A JP2003570203 A JP 2003570203A JP 2003570203 A JP2003570203 A JP 2003570203A JP WO2003071373 A1 JPWO2003071373 A1 JP WO2003071373A1
Authority
JP
Japan
Prior art keywords
voltage
node
switching element
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003570203A
Other languages
English (en)
Inventor
飛田 洋一
洋一 飛田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2002/001590 priority Critical patent/WO2003071373A1/ja
Publication of JPWO2003071373A1 publication Critical patent/JPWO2003071373A1/ja
Application status is Granted legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the SCHENKEL type
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M2003/071Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Abstract

交流電圧が入力される第1の入力ノードと、一定の基準電圧が入力される第2の入力ノードと、第1の入力ノードと出力ノードとのあいだに接続された第1のスイッチング素子と、第2の入力ノードと第1のスイッチング素子の制御端子とのあいだに接続された第2のスイッチング素子と、第1のスイッチング素子の制御端子と出力ノードとのあいだに接続された第3のスイッチング素子とからなり、第2および第3のスイッチング素子の制御端子は、第1の入力ノードへと接続されている電圧発生回路。入力ノードから出力ノードへの電荷の移動を許容し、出力ノードから入力ノードへの電荷の逆流を防止する。

Description

技術分野
本発明は、絶縁ゲート型電界効果トランジスタを用いた電圧発生回路に関し、とくに、電源電圧を昇圧した電圧や、電源電圧に対し逆極性の電圧を発生する電圧発生回路に関する。
背景技術
電源電圧よりも高い電圧を発生するための回路として、図10のような昇圧電位発生回路が従来から知られている。この回路は、電源電圧よりも高い電圧が必要となる回路、たとえばDRAMやフラッシュメモリなどのメモリデバイスのワード線駆動回路の電源に用いられている。
図10において、1は電圧値がVDDである電源VDDが供給される端子であり、2および3はそれぞれ、互いに逆位相の繰り返し信号φ,/φ(/φは信号φの位相反転信号をあらわす)が入力される端子である。ここで、VDDはメモリデバイスの内部回路にて生成してもよく、あるいは外部から供給してもよい。同様に、φおよび/φについても、メモリデバイスの内部回路にて生成してもよく、あるいは外部から供給してもよい。
4は電源端子1とノード6とのあいだに接続され、ゲート電極がノード7に接続されたN型の電界効果トランジスタである。5は電源端子1とノード7とのあいだに接続され、ゲート電極がノード6に接続されたN型の電界効果トランジスタである。8はノード6と入力端子2とのあいだに接続された昇圧容量であり、9はノード7と入力端子3とのあいだに接続された昇圧容量である。
10はノード6と接地とのあいだにあらわれる寄生容量であり、12はこの昇圧電位発生回路の出力電圧VPPが出力されるノードである。11はP型の電界効果トランジスタであり、ドレイン電極とゲート電極とが短絡されたいわゆるダイオード接続であって、ノード6とノード12とのあいだに設けられている。13は出力電圧を安定化するための容量であり、一方の端子が出力ノード12に、他方の端子が接地端子に接続されている。ここで、容量13の他方の端子は常に一定の電位にあればよく、必ずしも接地電位である必要はない。
この昇圧電位発生回路の動作を、図11を参照して説明する。Vφの振幅をもつ互いにほぼ逆位相の繰り返し信号φと/φが数回供給されることにより、ノード7の電位が除々に上昇していく。今、繰り返し信号/φが立ち上がって、ノード7すなわちトランジスタ4のゲート電圧が電源電圧VDDとトランジスタ4のしきい値電圧VTNとの和(VDD+VTN)よりも高くなると、トランジスタ4が導通する。導通したトランジスタ4を介し、端子1の電源VDDによってノード6がVDDレベルに充電される。つぎに、/φが立ち下がってノード7のレベルがVDDになり、トランジスタ4が非導通となる。その後、繰り返し信号φが立ち上がると、ノード6はφによって以下の電圧Vに昇圧される。
=VDD+Vφ・C/(C+C10)・・・(1)
ここでCは昇圧容量8の容量値、C10は寄生容量10の容量値である。通常、容量値Cは容量値C10に対して充分に大きく、すなわちC≫C10に設定されているので、式(1)は以下のようになる。
≒VDD+Vφ・・・(2)
したがって、図11にも示したように、ノード6はVDDレベルを基準とする振幅Vφの信号(VDDに振幅Vφの矩形波が加算された信号)を出力する。つまり、電界効果トランジスタ4,5および昇圧容量8,9からなる回路は、繰り返し信号φの基準レベルを0からVDDへと変換する動作を行なっている。
ノード6に充電された電荷はトランジスタ11を介してノード12に移動し、ノード12のレベルが上昇すると共にノード6の電位も低下する。
以上の動作を繰り返すことにより、最終的にノード12のレベルV12、すなわち昇圧電位発生回路の出力電圧VPPは以下のようになる。
12=VPP=VDD+Vφ−┃VTP┃・・・(3)
ここで、VTPはトランジスタ11のしきい値電圧である。通常、繰り返し信号φ,/φを生成する回路も同一の電源、すなわち電源VDDの供給によって動作するため、繰り返し信号φ,/φの振幅Vφも通常、電源電圧VDDとなる。この場合、式(3)は以下のようになる。
PP=2VDD┃VTP┃・・・(4)
式(4)から、電源電圧VDDが比較的高い場合には、出力電圧VPPに対する第2項、すなわちトランジスタのしきい値電圧VTPの影響は小さい。一方、電源電圧VDDが比較的低い場合には、出力電圧VPPがトランジスタのしきい値電圧に大きく影響される。
近年のメモリデバイスの加工寸法の微細化にあわせ、電源電圧の低電圧化がはかられているが、トランジスタのしきい値電圧を電源電圧の低下に比例させて低下させることは困難なため、式(4)における第2項の影響が大きくなる。すなわち、出力電圧VPPがトランジスタのしきい値電圧に大きく影響される。その結果、製造条件の変動によってしきい値電圧が変動した場合、充分な出力電圧が得られなくなり、メモリデバイスの動作マージンの低下を招く。
また最近では、液晶表示装置などにおいて、スイッチング素子として低温ポリシリコンTFTが用いられる場合が増えている。このような場合、昇圧電位発生回路の電界効果トランジスタも低温ポリシリコンTFTとし、スイッチング素子と同時に形成するのが都合がよい。ところが、低温ポリシリコンTFTはしきい値電圧のバラつきが大きく、そのうえサブスレッシュホールド特性が悪いためしきい値電圧を大きくする必要がある。したがって、しきい値電圧と電源電圧の比は、メモリデバイスよりも大きくなり、式(4)における第2項の影響はより顕著となる。
発明の開示
本発明は以上の課題を解決するためになされたものであり、出力電圧が電界効果トランジスタのしきい値電圧に影響されることのない電圧発生回路を実現することにより、製造条件の変動などで電界効果トランジスタのしきい値電圧がばらついた場合でも、出力電圧に変動が生じることのない電圧発生回路を実現する。
本発明の電圧発生回路は、入力ノードに交流電圧が入力され、出力ノードに一定の電圧を出力する電圧発生回路であって、入力ノードと出力ノードとのあいだに設けられた電荷転送手段が、入力ノードから出力ノードへと流れる電荷量と出力ノードから入力ノードへと流れる電荷量とが異なるよう、入力ノードの交流電圧によって制御され、順方向電圧降下のない整流器が形成されることを特徴とする。すなわち、入力ノードから出力ノードへの電荷の移動を許容し、出力ノードから入力ノードへの電荷の逆流を防止する。あるいは、入力ノードから出力ノードへの負電荷の移動を許容し、出力ノードから入力ノードへの負電荷の逆流を防止する。したがって、入力ノードの交流電圧のピーク値が出力ノードの電圧となる。
さらに具体的には、本発明の電圧発生回路は、交流電圧が入力される第1の入力ノードと、一定の基準電圧が入力される第2の入力ノードと、第1の入力ノードと出力ノードとのあいだに接続された第1のスイッチング素子と、第2の入力ノードと第1のスイッチング素子の制御端子とのあいだに接続された第2のスイッチング素子と、第1のスイッチング素子の制御端子と出力ノードとのあいだに接続された第3のスイッチング素子とからなる。第2および第3のスイッチング素子の制御端子は、第1の入力ノードへと接続されている。
また、本発明によるほかの電圧発生回路は、入力端子に一定電圧および交流電圧信号が供給され、出力端子に一定電圧を出力する電圧発生回路であって、交流電圧信号の基準レベルを変換して中間ノードに出力する電圧レベル変換手段と、中間ノードと出力端子とのあいだに接続され、中間ノードから出力端子へと流れる電荷量と出力端子から中間ノードへと流れる電荷量とが異なるよう、前記中間ノードの電圧信号によって制御され、順方向電圧降下のない整流器を形成する電荷転送手段とからなる。
すでに述べたように、電荷転送手段はたとえば、中間ノードと出力端子とのあいだに接続された第1のスイッチング素子と、一定電圧の入力端子と第1のスイッチング素子の制御端子とのあいだに接続された第2のスイッチング素子と、第1のスイッチング素子の制御端子と出力端子とのあいだに接続された第3のスイッチング素子とからなる。第2および第3のスイッチング素子の制御端子は、中間ノードへと接続されている。
また、電圧レベル変換手段はたとえば、一定電圧の入力端子と中間ノードとのあいだに設けられた第4のスイッチング素子と、中間ノードと交流電圧信号の入力端子とのあいだに設けられた第1の容量と、第4のスイッチング素子の制御端子に前記交流電圧信号とは逆位相の信号を供給する逆位相信号供給手段とからなる。
逆位相信号供給手段はたとえば、前記の交流電圧信号に対し逆位相の交流信号が供給される逆位相信号入力端子と、この逆位相信号入力端子と前記第4のスイッチング素子の制御端子とのあいだに設けられた第2の容量と、前記一定電圧の入力端子と前記第4のスイッチング素子の制御端子とのあいだに設けられ、前記中間ノードの電圧信号で制御される第5のスイッチング素子とからなる。
このような電荷転送手段と電圧レベル変換手段とを有する電圧発生回路において、電圧レベル変換手段は、入力された交流電圧信号のレベルを変換し、中間ノードに出力する。たとえば、入力端子に一定電圧として正の電圧が供給されている場合、電圧レベル変換手段は、交流電圧信号にこの正の電圧を加えて中間ノードに出力する。したがって、一定の電圧VDDと、0からVDDあいだで変化する交流電圧とが供給された場合、中間ノードにはVDDと2VDDとのあいだで変化する交流電圧が生成される。すでに述べたように、電荷転送手段は、中間ノードの交流電圧のピーク値を出力端子の電圧として出力する。したがって、電圧発生回路は一定の電圧2VDDを出力する。
一方、入力端子が接地されている場合、すなわち一定電圧として接地電位が供給されている場合、中間ノードにあらわれる交流電圧信号のピーク値が接地電位となる。したがって、0からVDDのあいだで変化する交流電圧が供給された場合、中間ノードには−VDDと0電位とのあいだで変化する交流電圧が生成される。すでに述べたように、電荷転送手段は、中間ノードの交流電圧のピーク値を出力端子の電圧として出力する。したがって、電圧発生回路は一定の電圧−VDDを出力する。
なお、スイッチング素子としては電界効果トランジスタを用いるとよく、正の電圧を出力する場合、すなわち一定電圧として正の電圧を供給する場合には、第1のスイッチング素子はP型の電界効果トランジスタ、第2のスイッチング素子はN型の電界効果トランジスタ、第3のスイッチング素子はP型の電界効果トランジスタとする。また、第4および第5のスイッチング素子はN型の電界効果トランジスタとする。
一方、負の電圧を出力する場合、すなわち一定電圧として接地電圧を供給する場合には、第1のスイッチング素子はN型の電界効果トランジスタ、第2のスイッチング素子はP型の電界効果トランジスタ、第3のスイッチング素子はN型の電界効果トランジスタとする。また、第4および第5のスイッチング素子はP型の電界効果トランジスタとする。
なお、電荷転送手段の第1のスイッチング素子の制御端子と、前記逆位相信号入力端子とを、第3の容量を介して接続するとよい。第1のスイッチング素子の動作を早め、より確実に電荷(あるいは負電荷)の逆流を防止することができる。
また、電圧発生回路の出力端子(あるいは出力ノード)には、電圧安定化容量を設けるとよい。電圧安定化容量の他端は電圧一定の電圧源へと接続する。この電圧一定の電圧源は、接地電位であってもよく、またほかの電位であってもよい。
本発明によるまた別の電圧発生回路は、前述の電圧発生回路において、電荷転送手段を複数段直列に接続してなる。前段の電荷転送手段の出力およびこの出力に交流電圧信号を加えた電圧信号が次段の電荷転送手段へと供給され、次段の電荷転送手段は、前段の電荷転送手段よりも、交流電圧信号のピーク・トゥ・ピークの電圧振幅分だけ高い(あるいは低い)電圧を出力する。したがって、電荷転送手段の段数を増やすことにより、より高い電圧を出力することができる。
さらに詳しく説明すると、電荷転送手段は、交流電圧信号が入力される入力ノードと、基準電圧が入力される入力端子と、一定電圧を出力する第1および第2の出力ノードと、入力ノードと第1の出力ノードとのあいだに接続された第1のスイッチング素子と、入力ノードと第2の出力ノードとのあいだに接続された追加のスイッチング素子と、第1のスイッチング素子の制御端子と追加のスイッチング素子の制御端子とが接続される接続ノードと、基準電圧入力端子と該接続ノードとのあいだに接続された第2のスイッチング素子と、該接続ノードと第1の出力ノードとのあいだに接続された第3のスイッチング素子とからなる。
第1のスイッチング素子と追加のスイッチング素子は全く同一に動作し、第1および第2の出力ノードには同じ電圧が出力される。第2の出力ノードの出力は、そのまま次段の基準電圧として使用され、第1の出力ノードには交流電圧信号が加えられて次段の入力ノードへと供給される。
この電圧検出回路では、最終段の電荷転送手段から一定電圧の出力を取り出すことができるのはもちろんのこと、中間段の電荷転送手段の第2の出力ノードからも一定電圧の中間電圧を取り出すことができる。なおこの場合、第2の出力ノードの電圧が変動し、次段のスイッチング素子の動作に影響を与えないよう注意が必要である。第1のスイッチング素子および追加のスイッチング素子と全く同様に、さらに追加のスイッチング素子を接続し、中間電圧を取り出すようにするとよい。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の実施の形態においては、説明の便宜上、電源電圧VDDと繰り返し信号φ,/φの振幅Vφとが等しい(Vφ=VDD)場合を例にして説明を行なうが、VφとVDDが等しい必要はない。
実施の形態1
図1に、本発明の一実施の形態における電圧発生回路を示す。
図1において、1は電圧値がVDDである電源VDDが供給される端子であり、2および3はそれぞれ、互いに逆位相の繰り返し信号φ,/φ(/φは信号φの位相反転信号をあらわす)が入力される端子である。
4は電源端子1とノード6とのあいだに接続され、ゲート電極がノード7に接続されたN型の電界効果トランジスタである。5は電源端子1とノード7とのあいだに接続され、ゲート電極がノード6に接続されたN型の電界効果トランジスタである。8はノード6と入力端子2とのあいだに接続された昇圧容量であり、9はノード7と入力端子3とのあいだに接続された昇圧容量である。
10はノード6と接地とのあいだにあらわれる寄生容量であり、12はこの昇圧電位発生回路の出力電圧VPPが出力されるノードである。また、13は出力電圧を安定化するための容量であり、一方の端子が出力ノード12に、他方の端子が接地端子に接続されている。ここで、容量13の他方の端子は常に一定の電位にあればよく、必ずしも接地電位である必要はない。
さらに図1において、11はノード6とノード12とのあいだに設けられたP型の電界効果トランジスタである。また、14は電源端子1とノード16とのあいだに設けられたN型の電界効果トランジスタであり、15は出力ノード12とノード16とのあいだに設けられたP型の電界効果トランジスタである。トランジスタ11のゲート電極はノード16へ接続されている。また、トランジスタ14,15のゲート電極はノード6へ接続されている。
図1の回路は以下のように動作する。
すでに図11にて説明したとおり、ノード6の電位はVDDレベルと2VDDレベルのあいだで変化する。今、ノード6がVDDレベルから2VDDレベルに上昇すると、トランジスタ15が非導通、トランジスタ14が導通となり、端子1の電圧VDDがトランジスタ11のゲート電極に印加される。トランジスタ11のソース電極、すなわちノード6の電圧レベルは2VDDになっているのでトランジスタ11は導通し、ノード6からノード12へと電荷が移動して、ノード12のレベルが上昇する。
つぎに、ノード6が2VDDレベルからVDDレベルに降下すると、トランジスタ14はソース電極、すなわち端子1の電圧レベルがVDDなので非導通となる(ゲート電極とソース電極とのあいだ、すなわちノード6と端子1とのあいだの電位差が、トランジスタ14のしきい値電圧VTN、よりも小さいため非導通となる)。
このとき、まだノード12のレベルがVDD+┃VTP┃に達していない場合には、トランジスタ15,11とも非導通であり、ノード12からノード6への電荷の移動は起こらない(トランジスタ15,11ともゲート電極、すなわちノード6,16の電位がVDDであり、ソース電極、すなわちノード12とのあいだの電位差がしきい値電圧┃VTP┃よりも小さいため非導通)。
一方、ノード12のレベルがVDD+┃VTP┃以上に上昇している場合には、トランジスタ15が導通し、その結果、トランジスタ11のドレイン電極(ノード12)とゲート電極(ノード16)とが同電位となり、トランジスタ11は非導通となる。したがって、やはりノード12からノード6への電荷の移動は起こらない。
このように、ノード6の電位が2VDDレベルに上昇すると、トランジスタ14の働きによってトランジスタ11が導通し、ノード6の電荷がノード12へと移動しノード12の電位が上昇する。一方、ノード6の電位がVDDレベルへと低下すると、トランジスタ15の働きによってトランジスタ11が非導通となり、ノード12からノード6への電荷の移動を防止する。したがって、これらを繰り返すことによりノード12の電圧は上昇し、最終的に2VDDレベルへと到達する。
以上述べたように、本実施の形態によれば、ノード12に出力電圧VPPとして、トランジスタのしきい値電圧の影響を受けない(順方向電圧降下のない)電圧2VDDを得ることができる。したがって、製造条件の変動などによってトランジスタのしきい値がバラついたとしても、出力電圧VPPには全く影響がない。このため、たとえば本実施の形態の電圧発生回路をメモリデバイスや液晶表示装置に用いた場合には、データ書き込み用トランジスタの動作に必要な電圧に対し、常に一定のマージンを確保した電圧を供給することができ、デバイスや装置の動作信頼性を高めることができる。
なお、以上の説明においては、トランジスタ14のソース電極を端子1、すなわちVDDレベルに接続したが、ノード6のレベルが上昇したときにトランジスタ11が導通し、ノード6のレベルが低下したときにトランジスタ11が非導通となるような電圧であれば、必ずしもVDDである必要はない。つまり、トランジスタ14のソース電極のレベルは、ノード6のレベルがVDDへと低下したときにトランジスタ11が非導通となるよう、VDD−┃VTP┃よりも高い電圧であり、ノード6のレベルが2VDDとなったときにトランジスタ11が導通となるよう、2VDD−┃VTP┃(および2VDD−VTN)よりも低い電圧であればよい。
実施の形態2
図2に、本発明の別の実施の形態における電圧発生回路を示す。図2において、図1の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図2に示した本実施の形態の電圧発生回路においては、ノード16と繰り返し信号/φの入力端子3とが、結合容量17を介して接続されている。
図2の回路は以下のように動作する。
すでに説明したように、前記実施の形態1では、ノード6のレベルが2VDDからVDDレベルへと低下すると、トランジスタ15が導通し、トランジスタ11のゲート電極がノード12と同電位(すなわちゲート電極とドレイン電極とが同電位)になって、トランジスタ11が非導通となり、ノード12からノード6への電荷の逆流を防止する。
しかし、トランジスタ15が導通してトランジスタ11のゲート電極とノード12とが同電位になるまでには一定の時間が必要であり、そのあいだに、ノード12の電荷がトランジスタ11を介してノード6側へと逆流する場合がある。
そこで本実施の形態では、ノード6とは逆位相で変化する信号をノード16へと入力する。すでに図11にて説明したように、ノード6のレベルは信号φと同位相で変化するから、これと逆位相の信号として、たとえば/φをノード16へと入力する。信号φの立ち下がり、すなわちノード6の2VDDレベルからVDDレベルへの変化にあわせて、信号/φが立ち上がり、ノード16のレベルを上昇させて、トランジスタ11のゲート電極の電圧の上昇を助ける。トランジスタ11がより早く非導通となり、より確実に電荷の逆流を防止することが可能である。
ここで、繰り返し信号φ、/φの位相関係は実質的には逆位相であるが、昇圧電位発生回路の昇圧動作のためには高電位(H)期間が低電位(L)期間より短く、一方のH期間が他方のL期間内に含まれることが望ましい。一方、本実施の形態においては、結合容量17によるノード16の電位上昇を助けるために、/φの電位上昇がφの電位下降に対して遅延しないことが望ましい。
実施の形態3
図3に、本発明のまた別の実施の形態における電圧発生回路を示す。図3の電圧発生回路は、電源電圧に対し逆極性の電圧を発生するチャージポンプ回路である。電源電圧と逆極性の電圧は、たとえばDRAMの基板バイアス用、フラッシュメモリのワード線駆動回路用の電源、低温ポリシリコンTFTを使用した液晶表示装置のゲート線の駆動回路の電源などに用いられる。
図3において、22および23は、互いに逆位相の繰り返し信号φ,/φがそれぞれ供給される端子である。24は、基準電位(ここでは接地電位)とノード26とのあいだに接続され、ゲート電極がノード27に接続されたP型の電界効果トランジスタである。25は、基準電位(接地電位)とノード27とのあいだに接続され、ゲート電極がノード26に接続されたP型の電界効果トランジスタである。28は、ノード26と端子22とのあいだに接続されたチャージポンプ容量であり、29は、ノード27と端子23とのあいだに接続された降圧容量である。
30は、ノード26と接地とのあいだの寄生容量であり、32はこの電圧発生回路の出力である負電圧VBBが出力されるノードである。31は、ノード26とノード32とのあいだに設けられたN型の電界効果トランジスタである。また、33は出力電圧を安定化するための容量であり、出力ノード32と接地とのあいだに設けられている。
34は、接地端子とノード36とのあいだに設けられたP型の電界効果トランジスタ、35は出力ノード32とノード36とのあいだに設けられたN型の電界効果トランジスタであり、ノード36はトランジスタ31のゲート電極に接続されている。トランジスタ34,35のゲート電極は、ノード26に接続されている。
この図3の電圧発生回路の動作を、図4を参照して説明する。
DDの振幅をもつ互いにほぼ逆位相の繰り返し信号φ,/φが数回供給されることにより、ノード27の電位が除々に降下していく。今、繰り返し信号/φが立ち下がって、トランジスタ24のゲート電圧が接地レベルに対してトランジスタ24のしきい値電圧以上低くなると、トランジスタ24が導通し、ノード26がトランジスタ24を介して接地レベルに放電される。つぎに、信号/φが立ち上がってノード27のレベルがVDDになりトランジスタ24が非導通となった後、φが立ち下がると、ノード26はφによって以下の電圧V26に降圧される。
26=−VDD・C28/(C28+C30)・・・(5)
ここでC28はチャージポンプ容量28の容量値、C30は寄生容量30の容量である。通常、容量値C28は容量値C30に対して充分に大きく、すなわちC28≫C30に設定されているので、式(5)は以下のようになる。
26≒−VDD・・・(6)
したがって、図4にも示したように、ノード26の電位は接地レベルと−VDDレベルとのあいだで変化する。今、ノード26の電位が接地レベルから−VDDレベルへと降下すると、トランジスタ35が非導通、トランジスタ34が導通となって、トランジスタ31のゲート電圧は接地電位になる。トランジスタ31のソース電極(すなわちノード26)の電圧レベルは−VDDになっているのでトランジスタ31は導通し、ノード26からノード32へと負電荷が移動して、ノード32のレベルが低下する。
つぎに、ノード26が−VDDレベルから接地レベルに上昇すると、トランジスタ34はソース電極が接地電位であるため非導通となる(ゲート電極、すなわちノード26のレベルが、トランジスタ34のしきい値電圧VTP(VTPは負の値)よりも高いので非導通となる)。
このとき、ノード32のレベルが−VTN(VTNはトランジスタ35のしきい値電圧)よりも高い場合には、トランジスタ35も非導通であり、トランジスタ31のゲート電極は接地電位のままである。したがって、トランジスタ31は非導通であり、ノード32からノード26への負電荷の移動は起こらない。
一方、ノード32のレベルが−VTNよりも低い場合、トランジスタ35が導通し、その結果、トランジスタ31のドレイン電極(ノード32)とゲート電極(ノード36)とが同電位となる。したがって、やはりトランジスタ31は非導通であり、ノード32からノード26への負電荷の移動は起こらない。
このように、ノード26の電位が−VDDレベルへと低下したとき、トランジスタ34の働きによってトランジスタ31が導通し、ノード26の負電荷がノード32へと移動しノード32の電位が低下する。一方、ノード26の電位が接地レベルになったときには、トランジスタ35の働きによってトランジスタ31が非導通となり、ノード32からノード26への負電荷の移動を防止する。したがって、これらを繰り返すことによりノード32の電圧は降下し、最終的に−VDDレベルへと到達する。
以上述べたように、本実施の形態によれば、ノード32に出力電圧VBBとして、トランジスタのしきい値電圧の影響を受けない電圧−VDDを得ることができる。したがって、たとえトランジスタのしきい値がバラついたとしても、出力電圧VBBには全く影響がない。
なお、以上の説明においては、トランジスタ34のソース電極を接地電位としているが、ノード26のレベルが低下したときにトランジスタ31が導通し、ノード26のレベルが上昇したときにトランジスタ31が非導通となるような電圧であれば、必ずしも接地電位である必要はない。つまり、トランジスタ34のソース電極のレベルは、ノード6のレベルが−VDDとなったときにトランジスタ31が導通となるよう、−VDD+VTNよりも高い電圧であり、ノード6のレベルが接地電位へと上昇したときにトランジスタ11が非導通となるよう、VTNよりも低い電圧であればよい。
実施の形態4
図5に、本発明のさらに別の実施の形態における電圧発生回路を示す。図5において、図3の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図5に示した本実施の形態の電圧発生回路においては、ノード36と繰り返し信号/φの入力端子23とが、結合容量37を介して接続されている。
図5の回路は以下のように動作する。
すでに説明したように、前記実施の形態3では、ノード36のレベルが−V レベルから接地レベルへと上昇すると、トランジスタ35が導通して、トランジスタ31のゲート電極がノード32と同電位になり、トランジスタ31が非導通となって、ノード32からノード26への負電荷の逆流を防止する。
しかし、トランジスタ35が導通してトランジスタ31のゲート電極とノード32とが同電位になるまでには一定の時間が必要であり、そのあいだに、ノード32の負電荷がトランジスタ31を介してノード26側へと逆流する場合がある。
そこで本実施の形態では、ノード26とは逆位相で変化する信号をノード36へと入力する。すでに図4にて説明したように、ノード26のレベルは信号φと同位相で変化するから、これと逆位相の信号として、たとえば/φをノード36へと入力する。信号φの立ち上がり、すなわちノード26の−VDDレベルから接地レベルへの変化にあわせて、信号/φが立ち下がり、ノード36のレベルを降下させて、トランジスタ31のゲート電極の電圧の低下を助ける。トランジスタ31がより早く非導通となり、より確実に負電荷の逆流を防止することが可能である。
ところで、繰り返し信号φ、/φの位相関係は実質的には逆位相であるが、昇圧電位発生回路の昇圧動作のためには低電位(L)期間が高電位(H)期間より短く、一方のL期間が他方のH期間内に含まれることが望ましい。一方、本実施の形態においては、結合容量37によるノード36の電位の降下を助けるために、/φの電位降下がφの電位上昇に対して遅延しないことが望ましい。
実施の形態5
図6に、本発明のさらに別の実施の形態における電圧発生回路を示す。図6に示した電圧発生回路は、電源電圧VDDのn倍(nは整数)の正電圧を発生する回路である。図6において、図1の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図1に示した実施の形態1の電圧発生回路は、トランジスタ4,5および容量8,9からなり入力信号φの基準レベルを変換する昇圧回路と、トランジスタ11,14,15からなり、ノード6からノード12へと電荷を移動させ、ノード12からノード6への電荷の逆流を阻止する電荷転送回路とから構成されているといえる。この図1の電圧発生回路において、電荷転送回路をn個直列接続することにより、VDDのn倍の正電圧を発生することができる。
図6に示した本実施の形態の電圧発生回路では、図1に示した電圧発生回路に対し、トランジスタ11a,14a,15aからなる2段目の電荷転送回路が追加されている。また、1段目の出力であるノード12には、繰り返し信号/φ(φでもよい)が印加されている。さらに、1段目の電荷転送回路には、トランジスタ17および電圧安定化容量18が追加されている。トランジスタ17および容量18は、トランジスタ11および容量13と同様に働き、ノード19に電圧2VDDを生成している。したがって、ノード12の電圧は2VDDレベルと3VDD(=2VDD+Vφ)レベルとのあいだで変化し、ノード19の電圧は2VDDレベルでほぼ一定である。
すでに述べたように、1段目の電荷転送回路においては、VDDレベルと2VDDレベルとのあいだで変化する電圧が、トランジスタ11のソース電極およびトランジスタ14,15のゲート電極に供給され、ほぼ一定の電圧VDDがトランジスタ14のソース電極へと供給されている。そして、ノード12に電圧2VDDが出力される。
これと同様に、2VDDレベルと3VDDレベルとのあいだで変化する電圧を、トランジスタ11aのソース電極およびトランジスタ14a,15aのゲート電極に供給し、ほぼ一定の電圧2VDDをトランジスタ14aのソース電極へと供給することにより、2段目の電荷転送回路の出力としてノード12aに電圧3VDDを得ることができる。
このように本実施の形態によれば、図1の電圧発生回路において電荷転送回路を複数段直列接続することにより、前段の電荷転送回路の各入力に対しVDDだけ高い電圧を、次段の電荷転送回路に入力することができる。したがって、3VDD,4VDD,・・・,(n+1)VDDといった電源電圧の整数倍の出力電圧を容易に得ることが可能である。
実施の形態6
図6に示した電圧発生回路においては、ノード12,12a,・・・,12nのうち最終段のノード12nが出力になるが、ノード19,19a,・・・を出力として用いることもできる。たとえば、ノード19からは電圧2VDDを取り出すことができ、ノード19aからは電圧3VDDを取り出すことができる。
このように本実施の形態によれば、最終段の出力電圧のほかに、中間の電圧も出力することが可能である。したがって、多様な電圧が必要な場合でも、複数の電圧発生回路を設ける必要がなく、コストやスペース、信頼性といった面で有利である。
実施の形態7
ノード19,19a,・・・から中間の電圧を出力する前記実施の形態6の電圧発生回路において、負荷に大電流が流れて出力電圧、すなわちノード19,19a,・・・の電圧が低下する場合も考えられる。
このような場合には、図7に示すように、トランジスタ17および電圧安定化容量18と並列に、さらにトランジスタ17’および電圧安定化容量18’を追加し、ノード19’に負荷40を接続するようにするとよい。
負荷電流iによってノード19’,19a’,・・・の出力電圧が低下する場合でも、ノード19,19a,・・・の出力電圧にはほとんど影響がない。したがって、次段のトランジスタ14a,14b,・・・への供給電圧が変動してしまうことはなく、電圧転送回路(トランジスタ11a,11b,・・・)の確実な動作が保証される。
実施の形態8
図8に、本発明のまた別の実施の形態における電圧発生回路を示す。図8に示した電圧発生回路は、電源電圧VDDのn倍(nは整数)の負電圧を発生する回路である。図8において、図3の回路と同一の構成要素については同一の参照符号を付しており、説明は省略する。
図3に示した実施の形態3の電圧発生回路は、トランジスタ24,25および容量28,29からなり入力信号φの基準レベルを変換する回路と、トランジスタ31,34,35からなり、ノード26からノード32へと負電荷を移動させ、ノード32からノード26への負電荷の逆流を阻止する電荷転送回路とから構成されているといえる。この図3の電圧発生回路において、電荷転送回路をn個直列接続し、前段の電荷転送回路よりもVDDだけ低い電圧が次段の電荷転送回路に供給されるようにすることにより、VDDのn倍の負電圧を発生することができる。
図8に示した本実施の形態の電圧発生回路において、1段目の電荷転送回路には、−VDDと接地電位とのあいだで変化する電圧が入力(ノード26)され、電圧−VDDが出力(ノード32)される。さらに、ノード32には、容量33を介して、繰り返し信号/φ(φでもよい)が印加されており、結果としてノード32の電圧は−2VDDと−VDDとのあいだで変化する。このノード32の電圧が2段目の電荷転送回路に入力され、2段目の電荷転送回路はノード32aに電圧−2VDDを出力する。
なお、1段目の電荷転送回路において、トランジスタ34のソース電極は接地されている。これに対し、2段目の電荷転送回路のトランジスタ34aには、−VDDの電圧を供給する必要がある。このため、1段目の電荷転送回路に、トランジスタ37および電圧安定化容量38が追加されている。トランジスタ37および容量38は、図3(実施の形態3)におけるトランジスタ31および容量33と同様に働き、ノード39すなわちトランジスタ34aのソース電極に電圧−VDDを生成している。
このように本実施の形態によれば、図3の電圧発生回路において電荷転送回路を複数段直列接続することにより、簡潔な回路構成のままで、前段の電荷転送回路の各入力に対しVDDだけ低い電圧を、次段の電荷転送回路に入力することができる。したがって、−2VDD,−3VDD,・・・,−n・VDDといった電源電圧の整数倍の負電圧を容易に得ることが可能である。
実施の形態9
図8に示した電圧発生回路においては、ノード32,32a,・・・,32nのうち最終段のノード32nが出力になるが、ノード39,39a,・・・を出力として用いることもできる。たとえば、ノード39からは電圧−VDDを取り出すことができ、ノード39aからは電圧−2VDDを取り出すことができる。
このように本実施の形態によれば、最終段の出力電圧のほかに、中間の電圧も出力することが可能である。したがって、多様な電圧が必要な場合でも、複数の電圧発生回路を設ける必要がなく、コストやスペース、信頼性といった面で有利である。
実施の形態10
ノード39,39a,・・・から中間の電圧を出力する前記実施の形態9の電圧発生回路において、負荷に大電流が流れて出力電圧、すなわちノード39,39a,・・・の電圧が大きく変動する場合も考えられる。
このような場合には、図19に示すように、トランジスタ37および電圧安定化容量38と並列に、さらにトランジスタ37’および電圧安定化容量38’を追加し、ノード39’に負荷40を接続するようにするとよい。
負荷電流iによってノード39’,39a’,・・・の出力電圧が低下する場合でも、ノード39,39a,・・・の出力電圧にはほとんど影響がない。したがって、次段のトランジスタ34a,34b,・・・への供給電圧が変動してしまうことがなく、電圧転送回路(トランジスタ31a,31b,・・・)の確実な動作が保証される。
産業上の利用可能性
本発明の電圧発生回路によれば、トランジスタのしきい値電圧の影響のない出力電圧を得ることができる。したがって、トランジスタのしきい値電圧にばらつきが生じた場合でも、必要な電圧を確実に出力することができ、本発明の電圧発生回路を利用する装置の動作信頼性を高めることが可能である。
また、本発明の電圧発生回路によれば、出力ノード(端子)から入力ノード(端子)への電荷(負電荷)の逆流を防止し、効率よく出力電圧を得ることができる。
また、本発明の電圧発生回路においては、最低限必要な電圧信号は、チャージポンプ動作用の繰り返し信号と、基準電位を与える定電圧信号だけであり、制御用の信号などを用意する必要がない。
さらに、本発明の電圧発生回路によれば、電荷転送手段を複数段直列接続することによって、容易に高電圧を出力することができる。さらに、中間段の電荷転送手段から、中間の電圧を得ることができる。
【図面の簡単な説明】
図1は、本発明の一実施の形態における電圧発生回路である。
図2は、本発明の別の実施の形態における電圧発生回路である。
図3は、本発明のまた別の実施の形態における電圧発生回路である。
図4は、図3に示した電圧発生回路の動作を説明するための図である。
図5は、本発明のさらに別の実施の形態における電圧発生回路である。
図6は、本発明のまた別の実施の形態における電圧発生回路である。
図7は、本発明のさらに別の実施の形態における電圧発生回路である。
図8は、本発明のまた別の実施の形態における電圧発生回路である。
図9は、本発明のさらに別の実施の形態における電圧発生回路である。
図10は、従来の技術における電圧発生回路である。
図11は、図10に示した従来の技術における電圧発生回路の動作を説明するための図である。

Claims (23)

  1. 入力ノードに交流電圧が入力され、出力ノードに一定の電圧を出力する電圧発生回路であって、
    入力ノードと出力ノードとのあいだに設けられた電荷転送手段が、入力ノードから出力ノードへと流れる電荷量と出力ノードから入力ノードへと流れる電荷量とが異なるよう、前記交流電圧によって制御され、順方向電圧降下のない整流器が形成された電圧発生回路。
  2. 出力ノードに一定の電圧を出力する電圧発生回路であって、
    交流電圧が入力される第1の入力ノードと、一定の基準電圧が入力される第2の入力ノードと、第1の入力ノードと出力ノードとのあいだに接続された第1のスイッチング素子と、第2の入力ノードと第1のスイッチング素子の制御端子とのあいだに接続された第2のスイッチング素子と、第1のスイッチング素子の制御端子と出力ノードとのあいだに接続された第3のスイッチング素子とからなる電圧発生回路。
  3. 入力端子に一定電圧および交流電圧信号が供給され、出力端子に一定電圧を出力する電圧発生回路であって、
    前記交流電圧信号の基準レベルを変換して中間ノードに出力する電圧レベル変換手段と、
    該中間ノードと出力端子とのあいだに接続され、中間ノードから出力端子へと流れる電荷量と出力端子から中間ノードへと流れる電荷量とが異なるよう、前記中間ノードの電圧信号によって制御され、順方向電圧降下のない整流器を形成する電荷転送手段とからなる電圧発生回路。
  4. 前記電荷転送手段が、中間ノードと出力端子とのあいだに接続された第1のスイッチング素子と、一定電圧の入力端子と第1のスイッチング素子の制御端子とのあいだに接続された第2のスイッチング素子と、第1のスイッチング素子の制御端子と出力端子とのあいだに接続された第3のスイッチング素子とからなる請求の範囲第3項記載の電圧発生回路。
  5. 前記電圧レベル変換手段が、一定電圧の入力端子と中間ノードとのあいだに設けられた第4のスイッチング素子と、中間ノードと交流電圧信号の入力端子とのあいだに設けられた第1の容量と、第4のスイッチング素子の制御端子に前記交流電圧信号とは実質的に逆位相の信号を供給する逆位相信号供給手段とからなる請求の範囲第3項記載の電圧発生回路。
  6. 前記逆位相信号供給手段が、前記交流電圧信号とは実質的に逆位相の交流信号が供給される逆位相信号入力端子と、該逆位相信号入力端子と前記第4のスイッチング素子の制御端子とのあいだに設けられた第2の容量と、前記一定電圧の入力端子と前記第4のスイッチング素子の制御端子とのあいだに設けられ、前記中間ノードの電圧信号で制御される第5のスイッチング素子とからなる請求の範囲第5項記載の電圧発生回路。
  7. 前記第1のスイッチング素子がP型の電界効果トランジスタであり、前記第2のスイッチング素子がN型の電界効果トランジスタであり、前記第3のスイッチング素子がP型の電界効果トランジスタである請求の範囲第2項または第4項記載の電圧発生回路。
  8. 前記第1のスイッチング素子がN型の電界効果トランジスタであり、前記第2のスイッチング素子がP型の電界効果トランジスタであり、前記第3のスイッチング素子がN型の電界効果トランジスタである請求の範囲第2項または第4項記載の電圧発生回路。
  9. 前記第4のスイッチング素子が、N型の電界効果トランジスタである請求の範囲第5項または第6項記載の電圧発生回路。
  10. 前記第4のスイッチング素子が、P型の電界効果トランジスタである請求の範囲第5項または第6項記載の電圧発生回路。
  11. 前記第5のスイッチング素子が、N型の電界効果トランジスタである請求の範囲第9項記載の電圧発生回路。
  12. 前記第5のスイッチング素子が、P型の電界効果トランジスタである請求の範囲第10項記載の電圧発生回路。
  13. 前記第1のスイッチング素子の制御端子と、前記逆位相信号入力端子とが、第3の容量を介して接続されてなる請求の範囲第6項記載の電圧発生回路。
  14. 前記供給される一定電圧が、正の電圧である請求の範囲第3項記載の電圧発生回路。
  15. 前記出力端子の出力電圧が、前記正の電圧と前記交流電圧信号のピーク・トゥ・ピーク電圧振幅との和である請求の範囲第14項記載の電圧発生回路。
  16. 前記供給される一定電圧が、接地電位である請求の範囲第3項記載の電圧発生回路。
  17. 前記出力端子の出力電圧が、前記接地電位と前記交流電圧信号のピーク・トウ・ピーク電圧振幅との差である請求の範囲第16項記載の電圧発生回路。
  18. 前記出力端子と電圧一定の電圧源とのあいだに、電圧安定化容量を設けた請求の範囲第3項記載の電圧発生回路。
  19. 交流電圧信号が入力される入力ノードと、基準電圧が入力される入力端子と、一定電圧を出力する第1および第2の出力ノードと、入力ノードと第1の出力ノードとのあいだに接続された第1のスイッチング素子と、入力ノードと第2の出力ノードとのあいだに接続された追加のスイッチング素子と、第1のスイッチング素子の制御端子と追加のスイッチング素子の制御端子とが接続される接続ノードと、基準電圧入力端子と該接続ノードとのあいだに接続された第2のスイッチング素子と、該接続ノードと第1の出力ノードとのあいだに接続された第3のスイッチング素子とからなる電荷転送手段が複数段直列接続され、
    前段の電荷転送手段の第1の出力ノードに、容量を介して交流電圧信号が接続されるとともに、次段の電荷転送手段の入力ノードが接続され、前段の電荷転送手段の第2の出力ノードに、次段の電荷転送手段の基準電圧入力端子が接続される電圧発生回路。
  20. 最終段の電荷転送手段から出力電圧が出力されるとともに、中間段の電荷転送手段の第2の出力ノードから中間電圧が取り出される請求の範囲第19項記載の電圧発生回路。
  21. 前記電荷転送手段が、第3の出力ノードと、前記入力ノードと第3の出力ノードとのあいだに接続され、制御電極が前記接続ノードへと接続された追加のスイッチング素子を有し、
    最終段の電荷転送手段から出力電圧が出力されるとともに、中間段の電荷転送手段の第3の出力ノードから中間電圧が取り出される請求の範囲第19項記載の電圧発生回路。
  22. 1段目の電荷転送手段の基準電圧入力端子に正の電圧が入力され、次段の電荷転送手段が前段の電荷転送手段の出力よりも、交流電圧信号のピーク・トゥ・ピーク電圧振幅だけ高い電圧を出力する請求の範囲第19項記載の電圧発生回路。
  23. 1段目の電荷転送手段の基準電圧入力端子が接地電位に接続され、次段の電荷転送手段が前段の電荷転送手段の出力よりも、交流電圧信号のピーク・トゥ・ピーク電圧振幅だけ低い電圧を出力する請求の範囲第19項記載の電圧発生回路。
JP2003570203A 2002-02-22 2002-02-22 電圧発生回路 Granted JPWO2003071373A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/001590 WO2003071373A1 (fr) 2002-02-22 2002-02-22 Circuit generateur de tension

Publications (1)

Publication Number Publication Date
JPWO2003071373A1 true JPWO2003071373A1 (ja) 2005-06-16

Family

ID=27742300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003570203A Granted JPWO2003071373A1 (ja) 2002-02-22 2002-02-22 電圧発生回路

Country Status (5)

Country Link
US (1) US20040100242A1 (ja)
JP (1) JPWO2003071373A1 (ja)
KR (1) KR20040030569A (ja)
CN (1) CN1503931A (ja)
WO (1) WO2003071373A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969322B2 (ja) * 2007-06-01 2012-07-04 三菱電機株式会社 電圧発生回路およびそれを備える画像表示装置
KR200449637Y1 (ko) * 2008-05-07 2010-07-26 이재흥 농작물 지지용 말뚝박기 타격봉

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008876B1 (ko) * 1990-08-17 1993-09-16 정몽헌 반도체소자의 고전압 발생회로
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ram
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
KR100243004B1 (ko) * 1997-02-27 2000-03-02 김영환 부트스트랩 챠지 펌프회로
US6271715B1 (en) * 1998-02-27 2001-08-07 Maxim Integrated Products, Inc. Boosting circuit with supply-dependent gain
JP2000056846A (ja) * 1998-08-06 2000-02-25 Hitachi Ltd 基準電圧発生回路および半導体集積回路
JP4026947B2 (ja) * 1998-08-24 2007-12-26 株式会社ルネサステクノロジ 昇圧回路
US6198340B1 (en) * 1999-02-08 2001-03-06 Etron Technology, Inc. High efficiency CMOS pump circuit
JP3425118B2 (ja) * 1999-06-02 2003-07-07 松下電器産業株式会社 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法
JP3102428B2 (ja) * 1999-07-12 2000-10-23 株式会社日立製作所 半導体装置
KR100347140B1 (ko) * 1999-12-31 2002-08-03 주식회사 하이닉스반도체 전압 변환 회로
US6501325B1 (en) * 2001-01-18 2002-12-31 Cypress Semiconductor Corp. Low voltage supply higher efficiency cross-coupled high voltage charge pumps
KR100404001B1 (ko) * 2001-12-29 2003-11-05 주식회사 하이닉스반도체 차지 펌프 회로

Also Published As

Publication number Publication date
WO2003071373A1 (fr) 2003-08-28
KR20040030569A (ko) 2004-04-09
CN1503931A (zh) 2004-06-09
US20040100242A1 (en) 2004-05-27

Similar Documents

Publication Publication Date Title
TWI517541B (zh) 四相電荷泵電路
US6954101B2 (en) Potential detector and semiconductor integrated circuit
US5461557A (en) Voltage converting circuit and multiphase clock generating circuit used for driving the same
US9361845B2 (en) Display device compensating clock signal with temperature
JP5090008B2 (ja) 半導体装置およびシフトレジスタ回路
JP4502210B2 (ja) スイッチング電源と半導体集積回路及び半導体集積回路装置
JP2718375B2 (ja) チャージポンプ回路
CN1674444B (zh) 电荷泵电路
US6819162B2 (en) Charge pump for negative voltages
JP2703706B2 (ja) 電荷ポンプ回路
US6356137B1 (en) Voltage boost circuit with low power supply voltage
KR100514024B1 (ko) 반도체기판용전하펌프
US7728652B2 (en) Semiconductor integrated circuit
EP0349495B1 (en) CMOS voltage multiplier
US7099167B2 (en) Step-down circuit, power supply circuit, and semiconductor integrated circuit
KR100429337B1 (ko) 차지 펌프 회로
JP3488587B2 (ja) 昇圧回路及びこれを備えたicカード
EP1237266B1 (en) Semiconductor booster circuit
JP3475162B2 (ja) チャージポンプ回路
US6707335B2 (en) Control method of charge-pump circuit
JP4223270B2 (ja) 昇圧回路およびそれを内蔵した不揮発性半導体記憶装置
US6208200B1 (en) Level shift circuit with low voltage operation
KR20090023671A (ko) 저전압 트랜지스터를 이용한 전압 업변환 회로
US7808302B2 (en) Type of charge pump apparatus and power source circuit
JP3832575B2 (ja) 負電圧出力チャージポンプ回路