TW201727872A - 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置 - Google Patents

半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置 Download PDF

Info

Publication number
TW201727872A
TW201727872A TW106103316A TW106103316A TW201727872A TW 201727872 A TW201727872 A TW 201727872A TW 106103316 A TW106103316 A TW 106103316A TW 106103316 A TW106103316 A TW 106103316A TW 201727872 A TW201727872 A TW 201727872A
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
oxide semiconductor
oxide
thin film
Prior art date
Application number
TW106103316A
Other languages
English (en)
Other versions
TWI604594B (zh
Inventor
山崎舜平
坂田淳一郎
細羽美雪
高橋辰也
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201727872A publication Critical patent/TW201727872A/zh
Application granted granted Critical
Publication of TWI604594B publication Critical patent/TWI604594B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本發明係有關半導體裝置及半導體裝置的製造方法。半導體裝置包括在一個基板之上的驅動電路和像素，該驅動電路包含第一薄膜電晶體，該像素包含第二薄膜電晶體。第一薄膜電晶體包括第一閘極電極層、閘極絕緣層、第一氧化物半導體層、第一氧化物導電層、第二氧化物導電層、與第一氧化物半導體層的部分相接觸並且與第一氧化物導電層和第二氧化物導電層的週邊和側表面相接觸的氧化物絕緣層、第一源極電極層以及第一汲極電極層。第二薄膜電晶體包括第二閘極電極層、第二氧化物半導體層、以及都使用透光材料所形成的第二源極電極層和第二汲極電極層。

Description

半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
本發明係有關包括氧化物半導體的半導體裝置及其製造方法。
注意，在本說明書中，半導體裝置指的是能夠利用半導體特性作用的所有裝置，並且諸如顯示裝置的電光裝置、半導體電路和電子裝置都是半導體裝置。
近年來，使用半導體薄膜(具有約幾奈米到幾百奈米的厚度)製造薄膜電晶體(TFT)的技術已經引起注意，其中，該半導體薄膜形成於具有絕緣表面的基板上。薄膜電晶體已經被應用於範圍很廣之諸如IC的電子裝置或電光裝置，並且特別是作為影像顯示裝置中的切換元件快速發展。各種金屬氧化物被用於各種應用。例如，氧化銦是公知的材料，並已經被用作為液晶顯示裝置等所需的透明電極材料。
一些金屬氧化物呈現半導體特性。這些具有半導體特 性的金屬氧化物的例子是氧化鎢、氧化錫、氧化銦、氧化鋅等。已知一種薄膜電晶體，其中，使用這些具有半導體特性的金屬氧化物來形成通道形成區(專利文獻1和專利文獻2)。
參考文獻
專利文獻
[專利文獻1]日本專利申請公開No.2007-123861
[專利文獻2]日本專利申請公開No.2007-096055
例如，當在絕緣表面上製造多個薄膜電晶體時，存在有其中之閘極佈線與源極佈線彼此交叉的一部分。在該交叉中，在閘極佈線與源極佈線之間設置絕緣層，其具有不同於閘極佈線的電位的電位，並且由於用作為電媒體的該絕緣層而產生電容。該電容也稱為佈線間的寄生電容，並且會產生信號波形的失真。此外，當寄生電容大時，信號傳輸會被延遲。
並且，寄生電容的增加導致串擾現象以及功耗增加，在該串擾現象中在佈線之間洩露電信號。
在主動矩陣顯示裝置中，特別是當在供應影像信號的信號佈線與另一佈線或電極之間產生大的寄生電容時，顯示品質會劣化。
並且，當實現電路的小型化時，佈線間的距離短，佈 線間的寄生電容會增加。
本發明的一個實施例之目的在於提供能夠有效地減小佈線間的寄生電容的半導體裝置。
此外，當驅動電路被形成於絕緣表面之上時，用於該驅動電路的薄膜電晶體的操作速度較佳為高。
例如，當薄膜電晶體的通道長度(也稱為L)短時，或者當通道寬度(也稱為W)寬時，操作速度增加。但是，當通道長度短時，存在切換特性的問題，例如，導通/截止比(on/off ratio)變小。當通道寬度W寬時，存在薄膜電晶體自身的電容負載增加的問題。
一個目的在於提供設置有薄膜電晶體的半導體裝置，該薄膜電晶體在通道長度短時具有穩定的電特性。
當多個不同電路形成於絕緣表面上時，例如當像素部和驅動電路係形成於一個基板上時，用於像素部的薄膜電晶體需要具有優異的切換特性，例如高的導通/截止比，而用於驅動電路的薄膜電晶體需要具有高的操作速度。特別是，當顯示裝置具有高清晰度時，需要寫入顯示影像的時間變短；因此，用於驅動電路的薄膜電晶體較佳具有高的操作速度。
本發明的一個實施例之目的在於提供設置有多種薄膜電晶體的半導體裝置，每種薄膜電晶體根據多種電路的特性而形成，其中，不執行複雜的步驟，並且所述多種電路在不增加製造成本的情況下形成於一個基板之上。
本發明的一個實施例包括一個基板之上的驅動電路和 像素部，以及驅動電路中和像素部中的薄膜電晶體。透過在一個基板之上形成驅動電路和像素部，能夠降低製造成本。
根據本發明的一個實施例，驅動電路中的薄膜電晶體(也稱為第一薄膜電晶體)和像素部中的薄膜電晶體(也稱為第二薄膜電晶體)都是具有底閘極部閘極結構的薄膜電晶體。每個薄膜電晶體包括閘極電極(也稱為閘極電極層)、源極電極(也稱為源極電極層)、汲極電極(也稱為汲極電極層)和具有通道形成區的半導體層。
根據本發明的一個實施例，像素部中的薄膜電晶體的閘極電極、源極電極和汲極電極係使用透光導電層所形成，並且半導體層係使用透光半導體層所形成。換言之，像素部中的薄膜電晶體係使用透光材料所形成。因此，實現像素部的孔徑比的提高。
根據本發明的一個實施例，驅動電路中的薄膜電晶體的閘極電極係使用與像素部中的薄膜電晶體的閘極電極的材料相同的材料所形成，或者使用電阻值低於用於像素部中的薄膜電晶體的閘極電極的材料的材料所形成。驅動電路中的薄膜電晶體的源極電極和汲極電極係使用電阻值低於用於像素部中的薄膜電晶體的源極電極和閘極電極的材料的材料所形成。因此，像素部中的薄膜電晶體的源極電極和閘極電極的材料的電阻值高於驅動電路中的薄膜電晶體的源極電極和汲極電極的電阻值。
根據本發明的一個實施例，驅動電路中的薄膜電晶體 包括半導體層與源極電極之間以及該半導體層與汲極電極之間的導電層。較佳地，所述導電層的電阻值低於所述半導體層的電阻值，且高於源極電極層和汲極電極層的電阻值。因此，提高了驅動電路的操作速度。
根據本發明的一個實施例，驅動電路中的薄膜電晶體包括氧化物絕緣層，該氧化物絕緣層與半導體層的一部分相接觸，並且該氧化物絕緣層與導電層的週邊和側表面相接觸。所述導電層係設置在所述半導體層與源極電極之間以及在所述半導體層與汲極電極之間。在包括氧化物絕緣層的結構中，閘極電極層與形成於閘極電極層的上方或附近的佈線層(例如，源極佈線層或電容器佈線層)之間的距離大；因此，寄生電容減小。寄生電容的減小可以導致信號波形的失真的抑制。在驅動電路中的薄膜電晶體中，源極電極與設置在半導體層與源極電極之間的導電層相接觸，而汲極電極與設置在半導體層與汲極電極之間導電層相接觸。
本發明的一個實施例是半導體裝置，其包括一個基板之上方的驅動電路和像素，該驅動電路包括第一薄膜電晶體，該像素包括第二薄膜電晶體。第一薄膜電晶體包括：第一閘極電極層；設置於第一閘極電極層之上方的閘極絕緣層；設置於第一閘極電極層之上方的第一氧化物半導體層，在第一閘極電極層與第一氧化物半導體層之間具有閘極絕緣層，並且第一氧化物半導體層包括第一通道形成區；設置於第一氧化物半導體層之上方的第一氧化物導電 層和第二氧化物導電層；氧化物絕緣層，與氧化物半導體層的一部分相接觸，並且與第一氧化物導電層和第二氧化物導電層的週邊和側表面相接觸；第一源極電極層，與第一氧化物導電層相接觸；以及第一汲極電極層，與第二氧化物導電層相接觸。第二薄膜電晶體包括：使用透光材料所形成的第二閘極電極層；設置於第二閘極電極層之上方的第二氧化物半導體層，在第二閘極電極層與第二氧化物半導體層之間具有閘極絕緣層，第二氧化物半導體層包括第二通道形成區；以及設置於第二氧化物半導體層之上方並且使用透光材料所形成的第二源極電極層和第二汲極電極層。
本發明的另一實施例可以是半導體裝置，其中，第一薄膜電晶體的源極電極層和汲極電極層都是使用選自Al、Cr、Cu、Ta、Ti、Mo和W中的一種元素作為主要成分的導電層所形成，或這些元素中的任意元素組合的疊層所形成。
本發明的另一實施例可以是半導體裝置，其中，第二薄膜電晶體的源極電極層和汲極電極層都是使用氧化銦、氧化銦-氧化錫合金、氧化銦-氧化鋅合金或氧化鋅所形成。
本發明的另一實施例可以是半導體裝置，包括其上設置有第一薄膜電晶體和第二薄膜電晶體的相同基板之上方的電容器部。電容器部可以包括電容器佈線和與電容器佈線相重疊的電容器電極。電容器佈線和電容器電極都可以 具有透光性。
本發明的另一實施例可以是半導體裝置，包括導電層，該導電層位於第一薄膜電晶體的氧化物絕緣層之上並且與第一氧化物半導體層的通道形成區相重疊。
本發明的另一實施例可以是半導體裝置，其中，第一氧化物導電層和第二氧化物導電層係使用與第二薄膜電晶體的源極電極層和汲極電極層的材料相同的材料所形成。
本發明的一個實施例可以是半導體裝置的製造方法，該半導體裝置包括位於一個基板之上方的驅動電路和像素部，該驅動電路包括第一薄膜電晶體，該像素部包括第二薄膜電晶體。該方法包括以下步驟：形成第一閘極電極層和第二閘極電極層；在第一閘極電極層和第二閘極電極層之上方形成閘極絕緣層；在第一閘極電極層之上方形成第一氧化物半導體層，在第一閘極電極層與第一氧化物半導體層之間具有閘極絕緣層，並在第二閘極電極層之上方形成第二氧化物半導體層，在第二閘極電極層與第二氧化物半導體層之間具有閘極絕緣層；對第一氧化物半導體層和第二氧化物半導體層進行脫水或脫氫；在第一氧化物半導體層和第二氧化物半導體層之上方形成氧化物導電膜；透過去除氧化物導電膜的一部分在第一氧化物半導體層之上方形成第一氧化物導電層和第二氧化物導電層，並在第二氧化物半導體層之上方形成第二源極電極層和第二汲極電極層；在第一氧化物導電層、第二氧化物導電層、第二源極電極層和第二汲極電極層之上方形成氧化物絕緣層；透 過去除氧化物絕緣層的一部分，暴露第一氧化物導電層的一部分和第二氧化物導電層的一部分；以及形成與暴露的第一氧化物導電層相接觸的第一源極電極層，並形成與暴露的第二氧化物導電層相接觸的第一汲極電極層。
本發明的另一實施例可以是半導體裝置的製造方法，其中，使用多色調遮罩來形成抗蝕劑遮罩，從而透過使用該抗蝕劑遮罩來進行蝕刻，以形成第一氧化物半導體層、第二氧化物半導體層、第一氧化物導電層、第二氧化物導電層、第二源極電極層和第二汲極電極層。
本說明書中所使用的氧化物半導體是例如由InMO3(ZnO)m(m>0)所表示的金屬氧化物。形成包括該金屬氧化物的薄膜，並製造使用該薄膜作為氧化物半導體層所形成的薄膜電晶體。請注意，M表示選自Ga、Fe、Ni、Mn和Co的一種金屬元素或多種金屬元素。例如，在一些情況下，M表示Ga；同時，在其他情況下，M表示除Ga之外的諸如Ni或Fe的上述金屬元素(Ga和Ni或Ga和Fe)。並且，上述金屬半導體可以包括Fe或Ni、另一過渡金屬元素或者該過渡金屬元素的氧化物作為除了被包括作為M的金屬元素之外的雜質元素。在本說明書中，其化學式表示為InMO3(ZnO)m(m>0，m為非整數)(其中，至少包括Ga作為M)的氧化物半導體層被稱為基於In-Ga-Zn-O的氧化物半導體，並且其薄膜也被稱為基於In-Ga-Zn-O的半導體膜。
作為用於氧化物半導體層的金屬氧化物，除了上述之 外，可以使用以下任何一種金屬氧化物：基於In-Sn-Zn-O的金屬氧化物；基於In-Al-Zn-O的金屬氧化物；基於Sn-Ga-Zn-O的金屬氧化物；基於Al-Ga-Zn-O的金屬氧化物；基於Sn-Al-Zn-O的金屬氧化物；基於In-Zn-O的金屬氧化物；基於Sn-Zn-O的金屬氧化物；基於Al-Zn-O的金屬氧化物；基於In-O的金屬氧化物；基於Sn-O的金屬氧化物；和基於Zn-O的金屬氧化物。並且，在使用上述金屬氧化物所形成的氧化物半導體層中可以包括氧化矽。
氧化物半導體較佳為含In的氧化物半導體，更較佳為含In和Ga的氧化物半導體。為了獲得i型(本徵)氧化物半導體層，脫水或脫氫是有效的。
在半導體裝置的製造程序中，在諸如氮或稀有氣體(例如，氬或氦)的惰性氣體的氛圍下進行熱處理的情況下，氧化物半導體層透過熱處理而被變為氧缺乏(oxygen-deficient)氧化物半導體層，成為低電阻氧化物半導體層，即n型(例如，n-型)氧化物半導體層。然後，透過形成與氧化物半導體層相接觸的氧化物絕緣層，使得氧化物半導體層處於氧過量(oxygen-excess)態。因而，氧化物半導體層的一部分變為高電阻氧化物半導體層，亦即，i型氧化物半導體層。因此，可以製造並提供具有理想電特性的包括高可靠性薄膜電晶體的半導體裝置。
在半導體裝置的製造程序中，對於脫水或脫氫，在含氮或稀有氣體(氬、氦等)的惰性氣體氛圍下，在大於等 於350℃下進行熱處理，較佳大於等於400℃且小於基板的應變點，例如大於等於400℃且小於等於700℃，更較佳大於等於420℃且小於等於570℃，以減少包含在氧化物半導體層中的諸如水分的雜質。
即使在達到450℃下對受到了脫水或脫氫的氧化物半導體層進行熱脫附譜(也稱為TDS)時，也檢測不到在約300℃下的水的兩個峰或者水的至少一個峰。因此，即使在達到450℃下對包括受到了脫水或脫氫的氧化物半導體層的薄膜電晶體進行TDS時，也至少檢測不到在約300℃下的水的峰。
此外，在半導體裝置的製造程序中，重要的是防止水或氫混入氧化物半導體層，其中，氧化物半導體不暴露於空氣。當使用i型氧化物半導體層形成薄膜電晶體時，薄膜電晶體的閾值電壓可以是正的，據此可以實現所謂的常關型切換元件，其中，該i型氧化物半導體層透過如下處理獲得：透過脫水或脫氫將氧化物半導體層變為低電阻氧化物半導體層，即n型(例如，n-型)氧化物半導體層；然後透過供應氧將該低電阻氧化物半導體層變為高電阻氧化物半導體層，稱為i型半導體層。對於半導體裝置較佳地是在薄膜電晶體中形成具有盡可能接近0V的正閾值電壓的通道。注意，如果薄膜電晶體的閾值電壓為負，則薄膜電晶體趨於常開；換言之，即使當閘極電壓為0V時，電流也在源極電極和汲極電極之間流動。在主動矩陣顯示裝置中，電路中包括的薄膜電晶體的電特性是重要的，並 影響顯示裝置的性能。在薄膜電晶體的電特性中，閾值電壓(Vth)特別重要。例如，當閾值電壓高或為負時，即使薄膜電晶體具有高的場效應遷移特性，也難以控制電路。在薄膜電晶體具有高閾值電壓的情況下，薄膜電晶體不能執行作為TFT的切換功能，並且在TFT被在低電壓下驅動時可能成為負載。例如，在n通道薄膜電晶體的情況下，較佳僅在向閘極電極施加正電壓之後就形成通道並流動汲極電流。除非提高驅動電壓才形成通道的電晶體和即使施加負電壓也形成通道且流動汲極電流的電晶體，不適於用作為電路中使用的薄膜電晶體。
此外，溫度從加熱溫度T降低的氣體氛圍可以被轉換到不同於溫度上升到加熱溫度T的氣體氛圍的氣體氛圍。例如，在爐中進行脫水或脫氫之後，用高純氧氣或高純N2O氣體進行冷卻，而不暴露至空氣。
使用在透過用於脫水或脫氫的熱處理減少膜中包含的水分之後在不包含水分的氛圍(露點小於等於-40℃，較佳小於等於-60℃)下緩冷(或冷卻)的氧化物半導體膜，改進了薄膜電晶體的電特性，並且實現了可以量產的高性能薄膜電晶體。
在本說明書中，在諸如氮或稀有氣體(氬或氦)的惰性氣體氛圍下進行的熱處理被稱為“用於脫水或脫氫的熱處理”。在本說明書中，“脫氫”並不表示透過熱處理僅去除H2。為了便於說明，將H、OH等的去除稱為“脫水或脫氫”。
在半導體裝置的製造程序中，在諸如氮或稀有氣體(氬或氦)的惰性氣體氛圍下進行熱處理的情況下，氧化物半導體層透過熱處理而被變為氧缺乏氧化物半導體層，成為低電阻氧化物半導體層，即n型(例如，n-型)氧化物半導體層。結果，與源極電極層重疊的氧化物半導體層的區域形成為作為氧缺乏區域的高電阻源極區(也稱為HRS區)，與汲極電極層重疊的氧化物半導體層的區域形成為作為氧缺乏區域的高電阻汲極區(也稱為HRD區)。
具體上，高電阻汲極區的載流子濃度大於等於1×1018/cm3且至少大於通道形成區的載流子濃度(小於1×1018/cm3)。注意，本說明書中的載流子濃度是在室溫下透過霍爾效應(Hall effect)測量獲得的載流子濃度。
可以在使用金屬材料形成的汲極電極層與氧化物半導體層之間形成低電阻源極區(也稱為LRS區)和低電阻汲極區(也稱為LRD區)。具體地，低電阻汲極區的載流子濃度大於高電阻汲極區(HRD區)的載流子濃度，例如，在大於等於1×1020/cm3且小於等於1×1021/cm3的範圍內。
然後，透過使氧化物半導體層的至少一部分經受脫水或脫氫處於氧過剩的狀態下以獲得高電阻的氧化物半導體層，即i型氧化物半導體層，形成通道形成區。注意，可以給出用於製作經受脫水或脫氫處於氧過剩狀態下的氧化物半導體層的方法，用於形成與經受脫水或脫氫的氧化物 半導體層接觸的氧化物絕緣層的方法。用於形成氧化物絕緣層的方法的實例包括濺射法。此外，在形成氧化物絕緣層之後，可以進行熱處理(例如在含氧氛圍下的熱處理)、在氧氣氛圍下的冷卻處理或在超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)下的冷卻處理等。
此外，為了使經受脫水或脫氫的氧化物半導體層的至少一部分(與閘極電極層重疊的部分)用作為通道形成區，選擇性地使氧化物半導體層處於氧過剩狀態從而成為高電阻氧化物半導體層，即i型氧化物半導體層。通道形成區可以如下方式形成：在經受脫水或脫氫的氧化物半導體層上形成與其接觸的使用Ti等的金屬電極形成的源極電極層和汲極電極層，並選擇性地使不與源極電極層和汲極電極層重疊的暴露區域處於氧過剩狀態。在選擇性地使氧化物半導體層處於氧過剩狀態的情況下，形成與源極電極層重疊的高電阻源極區和與汲極電極層重疊的高電阻汲極區，並在高電阻源極區和高電阻汲極區之間形成通道形成區。換言之，通道形成區以自對準的方式而被形成於源極電極層與汲極電極層之間。
根據本發明的一個實施例，可以製造並提供具有理想電特性的包括高可靠的薄膜電晶體的半導體裝置。
注意，透過在與汲極電極層(和源極電極層)相重疊的氧化物半導體層的一部分中形成高電阻汲極區(和高電阻源極區)，可以提高驅動電路的可靠性。具體地說，當形成高電阻汲極區時，電晶體可以具有電導率從汲極電極 層到高電阻汲極區和通道形成區逐漸改變的結構。因此，在汲極電極層電連接至用於供應高電源電位VDD的佈線的狀態下進行操作的情況下，高電阻汲極區用作為緩衝區，因此即使在閘極電極層與汲極電極層之間施加高電場也不會發生電場的局部集中，這導致電晶體的耐受電壓的增加。
此外，透過形成高電阻汲極區(和高電阻源極區)，可以減少驅動電路中的洩漏電流的量。具體地說，透過高電阻汲極區和高電阻源極區的形成，在汲極電極層和源極電極層之間流動的電晶體的洩漏電流，從汲極電極層流經高電阻汲極區、通道形成區和高電阻源極區到達源極電極層。在這種情況下，在通道形成區中，從高電阻汲極區流向通道形成區的洩漏電流可以集中在通道形成區與閘極絕緣層之間的介面附近，其中當電晶體處於截止狀態時該閘極絕緣層具有高電阻。因此，可以減少後通道部分(與閘極電極層分開的通道形成區的表面的一部分)中的洩漏電流的量。
此外，取決於閘極電極層的寬度，與源極電極層重疊的高電阻源極區和與汲極電極層重疊的高電阻汲極區中間隔著閘極絕緣層與閘極電極層的一部分重疊，並且可以更有效地減少在汲極電極層的端部附近的電場強度。
注意，在本說明書中的諸如“第一”和“第二”的序數是為了便利而使用的，並不代表步驟的次序和層的堆疊次序。此外，本說明書中的序數不代表指定本發明的特定 名稱。
作為包括驅動電路的顯示裝置，除了液晶顯示裝置之外，給出使用發光元件的發光顯示裝置和使用電泳顯示元件的顯示裝置(其也稱為“電子紙張”)。
在使用發光元件的發光顯示裝置中，像素部包括多個薄膜電晶體。該像素部包括一個薄膜電晶體的閘極電極連接至另一薄膜電晶體的源極佈線(也稱為源極佈線層)或汲極佈線(也稱為汲極佈線層)的區域。此外，在使用發光元件的發光顯示裝置的驅動電路中，存在薄膜電晶體的閘極電極連接至該薄膜電晶體的源極佈線或汲極佈線的區域。
在液晶顯示裝置中，當像素部和驅動電路形成於一個基板上時，在驅動電路中，在薄膜電晶體的源極電極和汲極電極之間僅施加正極性和負極性中的任一種，所述薄膜電晶體用以構成諸如倒相器電路、NAND電路、NOR電路或鎖存電路的邏輯門，或者所述薄膜電晶體用以構成諸如讀出放大器、恒壓發生電路或VCO的類比電路。因此，要求高耐受電壓的高電阻汲極區可以被設計成比高電阻源極區寬。此外，可以增加與閘極電極層重疊的高電阻源極區和高電阻汲極區中的每一個的一部分的寬度。
具有單閘極結構的薄膜電晶體被作為為驅動電路設置的薄膜電晶體描述；但是，必要時，也可以使用具有其中包括多個通道形成區的多閘極結構的薄膜電晶體。
在液晶顯示裝置中進行交流(AC)驅動以防止液晶 的劣化。透過交流驅動，按規則的時間間隔將施加到像素電極層的信號電位的極性反轉為負或正。在電連接至像素電極層的TFT中，一對電極交替地用作為源極電極層和汲極電極層。在本說明書中，像素中的薄膜電晶體的一對電極中的一個被稱為源極電極層，另一個被稱為汲極電極層；實際上，在交流驅動中，一個電極交替地用作為源極電極層和汲極電極層。為了減少洩漏電流，為像素設置的薄膜電晶體的閘極電極層的寬度可以比為驅動電路設置的薄膜電晶體的閘極電極層的寬度窄。為了減少洩漏電流，為像素設置的薄膜電晶體的閘極電極層可以被設計成不與源極電極層或汲極電極層重疊。
根據本發明的一個實施例，可以製造並提供具有穩定電特性的薄膜電晶體。因此，可以提供具有理想電特性的包括高可靠薄膜電晶體的半導體裝置。
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
402‧‧‧閘極絕緣層
412‧‧‧氧化物半導體
413‧‧‧通道形成區
414a‧‧‧高電阻源極區
414b‧‧‧高電阻汲極區
408a‧‧‧低電阻源極區
408b‧‧‧低電阻汲極區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
400‧‧‧基板
416‧‧‧氧化物絕緣層
417‧‧‧導電層
420‧‧‧薄膜電晶體
404‧‧‧平坦化絕緣層
422‧‧‧氧化物半導體層
423‧‧‧通道形成區
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
409a‧‧‧源極電極層
409b‧‧‧汲極電極層
421‧‧‧閘極電極層
427‧‧‧像素電極層
430‧‧‧氧化物半導體層
431‧‧‧氧化物半導體層
432‧‧‧氧化物半導體層
433a‧‧‧抗蝕劑遮罩
433b‧‧‧抗蝕劑遮罩
406‧‧‧氧化物導電層
407‧‧‧氧化物導電層
418‧‧‧區域
419‧‧‧區域
426‧‧‧接觸孔
438a‧‧‧抗蝕劑遮罩
438b‧‧‧抗蝕劑遮罩
480‧‧‧氧化物半導體膜
441‧‧‧接觸孔
443‧‧‧氧化物半導體層
445‧‧‧氧化物半導體層
449‧‧‧薄膜電晶體
451‧‧‧薄膜電晶體
445a‧‧‧抗蝕劑遮罩
445b‧‧‧抗蝕劑遮罩
460‧‧‧薄膜電晶體
461‧‧‧閘極電極層
452，452a，452b‧‧‧閘極絕緣層
462‧‧‧氧化物半導體層
463‧‧‧氧化物半導體層
464a‧‧‧高電阻源極區
464b‧‧‧高電阻汲極區
446a‧‧‧低電阻源極區
446b‧‧‧低電阻汲極區
465a‧‧‧源極電極層
465b‧‧‧汲極電極層
450‧‧‧基板
466‧‧‧氧化物絕緣層
467‧‧‧導電層
470‧‧‧薄膜電晶體
471‧‧‧閘極電極層
472‧‧‧氧化物半導體層
473‧‧‧通道形成區
474a‧‧‧高電阻源極區
474b‧‧‧高電阻汲極區
447a‧‧‧源極電極層
447b‧‧‧汲極電極層
477‧‧‧像素電極層
453‧‧‧保護絕緣層
480‧‧‧氧化物半導體膜
482a‧‧‧抗蝕劑遮罩
482b‧‧‧抗蝕劑遮罩
442‧‧‧氧化物半導體層
444‧‧‧氧化物導電層
487a‧‧‧抗蝕劑遮罩
487b‧‧‧抗蝕劑遮罩
428‧‧‧區域
429‧‧‧區域
437‧‧‧接觸孔
491a‧‧‧抗蝕劑遮罩
491b‧‧‧抗蝕劑遮罩
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
454‧‧‧平坦化絕緣層
494‧‧‧接觸孔
496‧‧‧氧化物半導體膜
497‧‧‧氧化物半導體膜
498‧‧‧氧化物半導體膜
492‧‧‧薄膜電晶體
493‧‧‧薄膜電晶體
440‧‧‧薄膜電晶體
405c‧‧‧導電層
448a‧‧‧抗蝕劑遮罩
448b‧‧‧抗蝕劑遮罩
490‧‧‧薄膜電晶體
495a‧‧‧源極電極層
495b‧‧‧汲極電極層
495c‧‧‧導電層
455a‧‧‧抗蝕劑遮罩
455b‧‧‧抗蝕劑遮罩
455c‧‧‧抗蝕劑遮罩
200‧‧‧基板
202‧‧‧閘極絕緣層
203‧‧‧保護絕緣層
204‧‧‧平坦化絕緣層
210‧‧‧薄膜電晶體
220‧‧‧薄膜電晶體
227‧‧‧像素電晶體
230‧‧‧電容器佈線層
231‧‧‧電容器電極層
232‧‧‧閘極佈線層
234‧‧‧端子電極層
235‧‧‧端子電極層
236‧‧‧第一金屬佈線層
237‧‧‧第二金屬佈線層
238‧‧‧閘極佈線層
240‧‧‧薄膜電晶體
241‧‧‧金屬佈線層
242‧‧‧金屬佈線層
251‧‧‧氧化物半導體層
266‧‧‧氧化物絕緣膜
271‧‧‧電極
272‧‧‧電極
281‧‧‧金屬佈線層
282‧‧‧金屬佈線層
283‧‧‧閘極佈線層
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧第一掃描線驅動電路
5303‧‧‧第二掃描線驅動電路
5304‧‧‧信號線驅動電路
5305‧‧‧定時控制電路
5601‧‧‧移位暫存器
5602，5602_1至5602_N‧‧‧切換電路
5603_1至5603_k‧‧‧薄膜電晶體
5604_1至5604_k‧‧‧佈線
5605_1至5605_N‧‧‧佈線
S1至Sk‧‧‧信號線
21‧‧‧第一輸入端子
22‧‧‧第二輸入端子
23‧‧‧第三輸入端子
11‧‧‧第一佈線
12‧‧‧第二佈線
13‧‧‧第三佈線
14‧‧‧第四佈線
10_1至10_N‧‧‧第一至第N脈衝輸出電路
24‧‧‧第四輸入端子
25‧‧‧第五輸入端子
26‧‧‧第一輸出端子
27‧‧‧第二輸出端子
31至43‧‧‧第一至第十三電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封劑
4006‧‧‧第二基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧可撓性印刷電路(FPC)
4019‧‧‧各向異性導電膜
4020‧‧‧保護絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧氧化物絕緣層
4033‧‧‧氧化物絕緣層
4035‧‧‧間隔物
4040‧‧‧導電層
4041‧‧‧氧化物絕緣層
403‧‧‧保護絕緣層
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封劑
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏振片
2607‧‧‧偏振片
2608‧‧‧佈線電路部
2609‧‧‧可撓性佈線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路部
2613‧‧‧漫射板
581‧‧‧薄膜電晶體
580‧‧‧基板
583‧‧‧絕緣層
584‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球狀粒子
590a‧‧‧黑色區域
590b‧‧‧白色區域
594‧‧‧腔
595‧‧‧填充劑
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共用電極
7001‧‧‧驅動TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7009‧‧‧分隔壁
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7017‧‧‧透光導電膜
7019‧‧‧分隔壁
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧透光導電膜
7029‧‧‧分隔壁
7031‧‧‧氧化物絕緣層
7032‧‧‧絕緣層
7033‧‧‧著色層
7034‧‧‧外塗層
7035‧‧‧保護絕緣層
7041‧‧‧氧化物絕緣層
7042‧‧‧絕緣層
7043‧‧‧著色層
7044‧‧‧外塗層
7045‧‧‧保護絕緣層
7051‧‧‧氧化物絕緣層
7053‧‧‧平坦化絕緣層
7061‧‧‧氧化物絕緣層
7062‧‧‧保護絕緣層
7063‧‧‧濾色器層
7064‧‧‧外塗層
7065‧‧‧保護絕緣層
7067‧‧‧透光導電膜
7071‧‧‧薄膜電晶體(TFT)
4501‧‧‧第一基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4505‧‧‧密封劑
4506‧‧‧第二基板
4507‧‧‧填充劑
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧第二電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧第一電極層
4518a‧‧‧可撓性印刷電路(FPC)
4518b‧‧‧可撓性印刷電路(FPC)
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
4540‧‧‧導電層
4541‧‧‧氧化物絕緣層
4543‧‧‧保護絕緣層
4544‧‧‧絕緣層
2700‧‧‧電子書閱讀器
2701‧‧‧殼體
2703‧‧‧殼體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
9600‧‧‧電視機
9601‧‧‧殼體
9603‧‧‧顯示部
9605‧‧‧台座
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧殼體
9703‧‧‧顯示部
9881‧‧‧殼體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧微音器
9890‧‧‧LED燈
9891‧‧‧殼體
9893‧‧‧連接部
9900‧‧‧投幣機
9903‧‧‧顯示部
9301‧‧‧頂部殼體
9302‧‧‧底部殼體
9303‧‧‧顯示部
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧指向裝置
9307‧‧‧顯示部
9201‧‧‧顯示部
9202‧‧‧被顯示按鈕
9203‧‧‧操作開關
9204‧‧‧帶部
9205‧‧‧調整部
9206‧‧‧相機部
9207‧‧‧揚聲器
9208‧‧‧微音器
600‧‧‧基板
601‧‧‧對置基板
602‧‧‧閘極佈線
603‧‧‧閘極佈線
604‧‧‧第一電容器佈線
605‧‧‧電容器佈線
606‧‧‧閘極絕緣膜
606a‧‧‧第一閘極絕緣膜
606b‧‧‧第二閘極絕緣膜
607‧‧‧電極層
609‧‧‧共用電位線
615‧‧‧電容器電極
616‧‧‧佈線
617a‧‧‧第一電容器佈線
617b‧‧‧第二電容器佈線
618‧‧‧佈線
618a‧‧‧佈線
618b‧‧‧佈線
620‧‧‧絕緣膜
621‧‧‧絕緣膜
622‧‧‧絕緣膜
623‧‧‧接觸孔
624‧‧‧像素電極層
625‧‧‧狹縫
626‧‧‧像素電極層
627‧‧‧接觸孔
628‧‧‧薄膜電晶體(TFT)
629‧‧‧薄膜電晶體(TFT)
630‧‧‧儲存電容器部
631‧‧‧儲存電容器部
633‧‧‧接觸孔
636‧‧‧著色膜
637‧‧‧平坦化膜
640‧‧‧對置電極層
641‧‧‧狹縫
644‧‧‧突出部
646‧‧‧對準膜
648‧‧‧對準膜
650‧‧‧液晶層
651‧‧‧液晶元件
652‧‧‧液晶元件
690‧‧‧電容器佈線
696‧‧‧絕緣膜
在附圖中：圖1A1、圖1A2、圖1B、和圖1C是例示半導體裝置的視圖；圖2A至圖2E是例示製造半導體裝置的方法的視圖；圖3A至圖3D是例示製造半導體裝置的方法的視圖；圖4A至圖4C是例示製造半導體裝置的方法的視 圖；圖5A至圖5C是例示製造半導體裝置的方法的視圖；圖6是例示半導體裝置的視圖；圖7A和圖7B都是是例示半導體裝置的視圖；圖8A和圖8B都是例示半導體裝置的視圖；圖9A和圖9B都是例示半導體裝置的視圖；圖10A1、圖10A2和圖10B都是例示半導體裝置的視圖；圖11A和圖11B都是例示半導體裝置的視圖；圖12是例示半導體裝置中的像素的等效電路的視圖；圖13A至圖13C都是例示半導體裝置的視圖；圖14A和圖14B都是例示半導體裝置的框圖；圖15A和圖15B分別是信號線驅動電路的構造和操作；圖16A至圖16C都是例示移位暫存器的構造的視圖；圖17A和圖17B分別是移位暫存器的構造和操作；圖18是例示半導體裝置的視圖；圖19是例示半導體裝置的視圖；圖20是例示電子書閱讀器的實例的外部視圖；圖21A和圖21B分別是例示電視裝置和數位相框的實例的外部視圖； 圖22A和圖22B都是例示遊戲機的實例的外部視圖；圖23A和圖23B分別是例示攜帶型電腦和移動式電話的實例的外部視圖；圖24是例示半導體裝置的視圖；圖25是例示半導體裝置的視圖；圖26是例示半導體裝置的視圖；圖27是例示半導體裝置的視圖；圖28是例示半導體裝置的視圖；圖29是例示半導體裝置的視圖；圖30是例示半導體裝置的視圖；圖31是例示半導體裝置的視圖；圖32是例示半導體裝置的視圖；圖33是例示半導體裝置的視圖；圖34是例示半導體裝置的視圖；圖35是例示半導體裝置的視圖；圖36是例示半導體裝置的視圖；圖37是例示半導體裝置的視圖；圖38A1、圖38A2、圖38B和圖38C是例示半導體裝置的視圖；圖39A至圖39E是例示製造半導體裝置的方法的視圖；圖40A至圖40D是例示製造半導體裝置的方法的視圖； 圖41A至圖41C是例示製造半導體裝置的方法的視圖；圖42是例示半導體裝置的視圖；圖43A1、圖43A2、圖43B和圖43C例示半導體裝置的視圖；圖44A至44C是例示製造半導體裝置的方法的視圖；圖45A1、圖45A2、圖45B和圖45C是例示半導體裝置的視圖；圖46A至圖46C是例示製造半導體裝置的方法的視圖；以及圖47是例示半導體裝置的視圖。
將參照附圖詳細描述實施例。但是，本發明不被限制到以下的說明，並且其方式和細節的各種改變對於本領域技術人員會是明顯的，除非這種改變偏離了本發明的精神和範圍。因此，本發明不應該被解釋為被限制到在以下實施例中所描述的內容。在以下給出的結構中，在不同的附圖中用相同的附圖標記代表具有相似功能的相同部分，並且將不重復其解釋。
注意，在以下的各個實施例中描述的內容可以適當地彼此組合或者替換。
(第一實施例)
將參照圖1A1、圖1A2、圖1B、圖1C、圖2A至圖2E以及圖3A至圖3D描述半導體裝置以及製造該半導體裝置的方法。圖1A1、圖1A2、圖1B和圖1C例示形成於一個基板上兩個薄膜電晶體的剖面結構的實例。圖1A1、圖1A2、圖1B和圖1C例示的薄膜電晶體410和420是具有底閘極部閘極結構的薄膜電晶體。
圖1A1是設置於驅動電路中的薄膜電晶體410的平面圖。圖1A2是設置於像素中的薄膜電晶體420的平面圖。圖1B是例示沿圖1A1的線C1-C2所取的剖面結構和沿圖1A2的線D1-D2所取出的剖面結構的剖面圖。圖1C是例示沿圖1A1的線C3-C4所取出的剖面結構和沿圖1A2的線D3-D4所取出的剖面結構的剖面圖。
設置於驅動電路中的薄膜電晶體410在具有絕緣表面的基板400上包括：閘極電極層411；閘極絕緣層402；氧化物半導體層412，其至少包括通道形成區413、高電阻源極區414a和高電阻汲極區414b；低電阻源極區408a；低電阻汲極區408b；源極電極層415a；和汲極電極層415b。此外，薄膜電晶體410包括氧化物絕緣層416，氧化物絕緣層416與氧化物半導體層412以及低電阻源極區408a和低電阻汲極區408b的週邊和側表面接觸。
高電阻源極區414a以自對準的方式與低電阻源極區408a的下表面接觸地形成。並且，高電阻汲極區414b以 自對準的方式與低電阻汲極區408b的下表面接觸地形成。此外，通道形成區413與氧化物絕緣層416接觸，並且與高電阻源極區414a和高電阻汲極區414b相比是高電阻區域(i型區域)。
源極電極層415a與低電阻源極區408a接觸，且汲極電極層415b與低電阻汲極區408b相接觸。
對於源極電極層415a和汲極電極層415b，較佳使用金屬材料以減小佈線的電阻。
此外，透過設置低電阻源極區408a和低電阻汲極區408b，與肖特基結相比可以在熱量方面實現穩定操作。有意地設置載流子濃度高於氧化物半導體層的載流子濃度的低電阻汲極區，因而形成歐姆接觸。
在通道形成區413上形成與通道形成區413相重疊的導電層417。導電層417電連接至閘極電極層411以具有相同電位，由此可以從設置在閘極電極層411與導電層417之間的氧化物半導體層412的上方和下方施加閘極電壓。當閘極電極層411和導電層417具有不同電位時，例如，預定電位、GND電位或0V，可以控制TFT的電特性，例如閾值電壓。換言之，閘極電極層411和導電層417中的一個用作為第一閘極電極層，並且閘極電極層411和導電層417中的另一個用作為第二閘極電極層，從而薄膜電晶體410可以用作為具有四個端子的薄膜電晶體。
在導電層417、源極電極層415a和汲極電極層 415b、以及氧化物絕緣層416之間設置平坦化絕緣層404。
設置於像素中的薄膜電晶體420在具有絕緣表面的基板400上包括：閘極電極層421；閘極絕緣層402；氧化物半導體層422，其至少包括通道形成區423、高電阻源極區424a和高電阻汲極區424b；源極電極層409a；和汲極電極層409b。此外，薄膜電晶體420包括氧化物絕緣層416，氧化物絕緣層416與氧化物半導體層422接觸。
高電阻源極區424a以自對準的方式與源極電極層409a的下表面接觸地形成。並且，高電阻汲極區424b以自對準的方式與汲極電極層409b的下表面接觸地形成。此外，通道形成區423與氧化物絕緣層416相接觸，並且與高電阻源極區424a和高電阻汲極區424b相比是高電阻區域(i型區域)。
氧化物半導體層412與源極電極層415a和汲極電極層415b部分地重疊。氧化物半導體層412中間隔著閘極絕緣層402與閘極電極層411重疊。換言之，閘極電極層411設置在氧化物半導體層412的下方，其中閘極絕緣層402置於閘極電極層411與氧化物半導體層412之間。此外，氧化物半導體層422與源極電極層409a和汲極電極層409b部分地重疊。並且，氧化物半導體層422中間隔著閘極絕緣層402與閘極電極層421重疊。換言之，閘極電極層421設置在氧化物半導體層422的下方，其中閘極絕緣層402置於閘極電極層421與氧化物半導體層422之 間。
將透光材料用於源極電極層409a和汲極電極層409b以實現使用透光薄膜電晶體的具有高孔徑比的顯示裝置。注意，較佳將電阻低於源極電極層409a和汲極電極層409b的材料用於源極電極層415a和汲極電極層415b。
還將透光材料用於閘極電極層421。
在其中設置薄膜電晶體420的像素中，將具有對可見光的透光性的導電層用作為像素電極層427、另一電極層(例如，電容器電極層)或佈線層(例如電容器佈線層)，由此實現具有高孔徑比的顯示裝置。不言而喻，閘極絕緣層402、氧化物絕緣層416和平坦化絕緣層404較佳使用具有對可見光的透光性的膜形成。
平坦化絕緣層404設置於像素電極層427與源極電極層409a和汲極電極層409b、以及氧化物絕緣層416之間。
像素電極層427透過設置於氧化物絕緣層416中的開口(也稱為接觸孔)和設置於平坦化絕緣層404中的開口而與汲極電極層409b相接觸。
注意，在形成用於形成氧化物半導體層412和氧化物半導體層422的氧化物半導體膜之後，進行減少諸如水分的雜質的熱處理(用於脫水或脫氫的熱處理)。在用於脫水和脫氫的熱處理以及緩冷之後，透過形成與氧化物半導體層412和422等接觸的氧化物絕緣層，降低了氧化物半導體層的載流子濃度，這導致薄膜電晶體410和420的電 特性和可靠性的提高。
在本說明書中，具有對可見光的透光性的膜指的是具有75%至100%的可見光透光率的膜，並且具有導電性的膜也稱為透明導電膜。此外，可以使用具有對可見光的半透光性(semi-light-transmitting property)的導電膜形成閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層和佈線層。對可見光的半透光性指的是具有50%至75%的可見光透光率。
注意，在圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置中，作為一個例子，薄膜電晶體410和420的通道長度是相同的；但是，本發明不限於此。例如，由於用於驅動電路的薄膜電晶體要求比用於像素的薄膜電晶體的更高操作速度，因此薄膜電晶體410的通道長度可以比薄膜電晶體420的通道長度更窄。此時，薄膜電晶體410的通道長度較佳為約1μm至5μm，而薄膜電晶體420的通道長度較佳為約5μm至20μm。
如上所述，圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置包括位於一個基板上的具有第一薄膜電晶體的驅動電路和具有第二薄膜電晶體的像素。第二薄膜電晶體使用透光材料形成，且第一薄膜電晶體使用電阻比該透光材料低的材料形成。因此，可以提高像素的孔徑比，並且可以提高驅動電路的操作速度。透過在一個基板上設置驅動電路和像素，可以減少將驅動電路和像素彼此電連接的佈線的數目，並且可以縮短將驅動電路和像素彼此電連接的 佈線的總長度，由此實現半導體裝置的尺寸的減小和成本的減少。
圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置在用於驅動電路的薄膜電晶體中包括低電阻源極區和低電阻汲極區，所述低電阻源極區和低電阻汲極區位於源極電極層和汲極電極層與形成通道形成區的氧化物半導體層之間。設置低電阻源極區和低電阻汲極區，由此可以提高週邊電路(驅動電路)的頻率特性。這是因為與透過金屬電極層和氧化物半導體層的直接接觸相比，透過金屬電極層與低電阻源極區和低電阻汲極區的接觸可以進一步降低接觸電阻。使用鉬的電極層(例如鉬層、鋁層和鉬層的疊層)具有與氧化物半導體層的高接觸電阻，因為與例如鈦相比，鉬難以被氧化。這是因為氧從氧化物半導體層的提取弱，由此鉬層與氧化物半導體層之間的接觸介面不變為n型。而低電阻源極區和低電阻汲極區被置於氧化物半導體層與源極電極層和汲極電極層之間，由此可以降低接觸電阻，這可以導致週邊電路(驅動電路)的頻率特性的改進。透過設置低電阻源極區和低電阻汲極區，在蝕刻要成為低電阻源極區和低電阻汲極區的層時確定薄膜電晶體的通道長度；因此，可以進一步縮短通道長度。
圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置具有如下結構：氧化物絕緣層與氧化物半導體層的部分和氧化物導電層的週邊和側表面接觸，其中該氧化物導電層與源極電極層和汲極電極層接觸。在這種結構下，當在薄膜 電晶體的週邊具有由與閘極電極層相同的層形成的佈線中間隔著絕緣層與由與源極電極層和汲極電極層相同的層形成的佈線交叉的部分時，由與閘極電極層相同的層形成的佈線與由與源極電極層和汲極電極層相同的層形成的佈線之間的間距可以被增大，因此可以減小寄生電容。
圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置在驅動電路的薄膜電晶體中可以具有：中間隔著氧化物絕緣層和平坦化絕緣層與通道形成區相重疊的導電層，該導電層使用透光材料形成；因此，可以控制薄膜電晶體的閾值電壓。
此外，本實施例的電晶體可以具有圖6例示的結構。圖6例示的半導體裝置與圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置的不同點如下：閘極絕緣層使用多個絕緣層的疊層形成；以及保護絕緣層形成於與半導體層接觸的氧化物絕緣層上方。換言之，圖6例示的半導體裝置具有閘極絕緣層402a和閘極絕緣層402b的疊層，而不是圖1A1、圖1A2、圖1B和圖1C例示的閘極絕緣層402，以及具有位於圖1A1、圖1A2、圖1B和圖1C例示的氧化物絕緣層416上方的保護絕緣層403。與圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置的相應元件的描述相同的圖6例示的半導體裝置的其他元件的描述適當地使用圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置的描述做出，並在此省略。
作為閘極絕緣層402a和402b，例如，可以使用可 應用於圖1A1、圖1A2、圖1B和圖1C例示的閘極絕緣層402的材料。例如，可以將氮化物絕緣層用於閘極絕緣層402a，以及可以將氧化物絕緣層用於閘極絕緣層402b。
以下參照圖2A至圖2E以及圖3A至圖3D描述薄膜電晶體410和420的製造程序的實例。
在具有絕緣表面的基板400上形成透光導電膜之後，透過第一光刻製程在該導電膜的一部分上形成抗蝕劑遮罩，然後使用該抗蝕劑遮罩蝕刻該導電膜；因此，形成閘極電極層411和421。在像素部中，透過相同的第一光刻製程，使用與閘極電極層411和421相同的材料形成電容器佈線(也稱為電容器佈線層)。當不僅像素而且驅動電路要求電容器時，在驅動電路中也形成電容器佈線。注意，抗蝕劑遮罩可以透過噴墨法來予以形成。當透過噴墨法來形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
儘管對可用於具有絕緣表面的基板400的基板沒有特別限制，但必要的是該基板至少具有對隨後進行的熱處理的足夠耐熱性。例如，玻璃基板等可以用作為具有絕緣表面的基板400。
作為玻璃基板，在隨後進行的熱處理的溫度高的情況下，較佳使用應變點為730℃或更高的玻璃基板。此外，作為玻璃基板的材料，例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃的玻璃材料。注意，透過包含比硼酸更大量的氧化鋇(BaO)，可以獲得更實用的 耐熱玻璃。因此，較佳地，使用包含多於B2O3的BaO的玻璃基板。
注意，可以將由諸如陶瓷基板、石英基板或藍寶石基板的絕緣體形成的基板用於基板400，代替玻璃基板。或者，可以將微晶玻璃(crystallized glass)等用於基板400。
可以在基板400與閘極電極層411和421之間設置用作為基底膜的絕緣膜。該基底膜具有防止雜質元素從基板400擴散的功能，並且可以使用氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或更多種被形成為具有單層膜或疊層膜。
作為閘極電極層411和421的材料，可以採用具有對可見光的透光性的導電材料。例如，導電金屬氧化物，諸如基於In-Sn-Zn-O的導電金屬氧化物、基於In-Al-Zn-O的導電金屬氧化物、基於Sn-Ga-Zn-O的導電金屬氧化物、基於Al-Ga-Zn-O的導電金屬氧化物、基於Sn-Al-Zn-O的導電金屬氧化物、基於In-Zn-O的導電金屬氧化物、基於Sn-Zn-O的導電金屬氧化物、基於Al-Zn-O的導電金屬氧化物、基於In-Sn-O的導電金屬氧化物、基於In-O的導電金屬氧化物、基於Sn-O的導電金屬氧化物和基於Zn-O的導電金屬氧化物。閘極電極層411和421的厚度在50nm至300nm的範圍內。對於閘極電極層411和421所使用的金屬氧化物的形成方法，可以使用濺射法、汽相蒸發法(例如電子束蒸發法)、電弧放電離子鍍法或 噴射法。當使用濺射法時，使用包含2wt%(重量百分比)至10wt%的SiO2的靶材形成要成為閘極電極層411和421的導電膜，由此要形成的透光導電膜可以包括抑制結晶化的SiOx(x>0)。因而，在隨後要執行的用於脫水或脫氫的熱處理中可以抑制結晶化。
接著，去除抗蝕劑遮罩，並在閘極電極層411和421上形成閘極絕緣層402。
閘極絕緣層402可以利用電漿CVD法、濺射法等使用氧化矽層、氮化矽層、氮氧化矽層和/或氧氮化矽層的單層或疊層形成。例如，當形成氮氧化矽層時，其可以利用電漿CVD法使用SiH4、氧氣和氮氣作為沈積氣體形成。閘極絕緣層402的厚度被設定為100nm至500nm。在疊層結構的情況下，例如，具有厚度為50nm至200nm的第一閘極絕緣層和厚度為5nm至300nm的第二閘極絕緣層的疊層結構。
在本實施例中，閘極絕緣層402是利用電漿CVD法形成的厚度為200nm或更小的氮化矽層。
然後，在閘極絕緣層402形成厚度達2nm至200nm的氧化物半導體膜430(參見圖2A)。由於要在隨後形成的氧化物半導體層即使在形成氧化物半導體膜430之後進行用於脫水或脫氫的熱處理也處於非晶態，因此該厚度較佳為50nm或更薄。透過減小氧化物半導體膜430的厚度，可以防止隨後要形成的氧化物半導體層在形成氧化物半導體膜430之後進行熱處理時被結晶化。
注意，在透過濺射法形成氧化物半導體膜430之前，較佳地，透過其中引入氬氣並產生電漿的反向濺射，去除附著到閘極絕緣層的表面的灰塵。該反向濺射指的是不向靶材側施加電壓地在氬氣氛圍中使用射頻(RF)功率源來向基板側施加電壓以在基板附近產生電漿從而使表面改性的方法。注意，可以使用氮氣氛圍、氦氣氛圍、氧氣氛圍等代替氬氣氛圍。
作為氧化物半導體膜430，可以採用以下任何一種：基於In-Ga-Zn-O的非單晶膜，基於In-Sn-Zn-O的氧化物半導體膜，基於In-Al-Zn-O的氧化物半導體膜，基於Sn-Ga-Zn-O的氧化物半導體膜，基於Al-Ga-Zn-O的氧化物半導體膜，基於Sn-Al-Zn-O的氧化物半導體膜，基於In-Zn-O的氧化物半導體膜，基於Sn-Zn-O的氧化物半導體膜，基於Al-Zn-O氧化物半導體膜，基於In-Sn-O的氧化物半導體膜，基於In-O的氧化物半導體膜，基於Sn-O的氧化物半導體膜，和基於Zn-O的氧化物半導體膜。在本實施例中，透過濺射法使用基於In-Ga-Zn-O的氧化物半導體靶材形成氧化物半導體膜430。或者，可以在稀有氣體(典型地為氬氣)氛圍、氧氣氛圍或包括稀有氣體(典型地為氬氣)和氧的氛圍下透過濺射法形成氧化物半導體膜430。當採用濺射法時，使用包含2wt%(重量百分比)至10wt%的SiO2的靶材形成氧化物半導體膜430，由此氧化物半導體膜430可以包括抑制結晶化的SiOx(x>0)。因而，在隨後要執行的用於脫水或脫氫的熱處 理中可以抑制氧化物半導體層的結晶化。
接著，透過第二光刻製程在氧化物半導體膜430上形成抗蝕劑遮罩。使用該抗蝕劑遮罩進行選擇性蝕刻，由此將氧化物半導體膜430處理成島狀氧化物半導體層。或者，可以透過噴墨法而形成用以形成島狀氧化物半導體層的抗蝕劑遮罩。當透過噴墨法形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
去除抗蝕劑遮罩，並對氧化物半導體層進行脫水或脫氫。在大於等於400℃且小於基板的應變點，例如，大於等於400℃且小於等於700℃，較佳大於等於425℃且小於等於700℃的溫度下，進行用於脫水或脫氫的第一熱處理。注意，當該溫度大於等於425℃且小於等於700℃時，熱處理可以執行1小時或更短；而當該溫度小於425℃時，熱處理執行長於1小時。這裏，其上形成氧化物半導體層的基板400被引入電爐，該電爐是熱處理設備之一。在氮氣氛圍下對氧化物半導體層進行熱處理之後，氧化物半導體層不被暴露到空氣並且防止了水和氫重新混入氧化物半導體層；因此獲得電阻減小的氧化物半導體層431和氧化物半導體層432(參見圖2B)。在本實施例中，從進行氧化物半導體層的脫水或脫氫的加熱溫度T到足夠低以防止水或氫重新進入的溫度，使用同一爐；特別地，在氮氣氛圍下進行緩冷直至溫度變為比加熱溫度T低100℃或更多。對氮氣氛圍沒有限制，並且可以在諸如氦、氖或氬的稀有氣體氛圍下進行脫水或脫氫。
注意，較佳地，在第一熱處理中，在氮氣或稀有氣體(諸如氦、氖或氬)中不包含水、氫等。或者，較佳地，引入熱處理設備的氮氣或稀有氣體(諸如氦、氖或氬)的純度為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高；換言之，引入熱處理設備的氮氣或稀有氣體(諸如氦、氖或氬)的雜質濃度被設定為1ppm或更低，較佳為0.1ppm或更低。
取決於第一熱處理的條件或氧化物半導體層的材料，在某些情況下氧化物半導體層透過結晶化變為微晶層或多晶層。
可以對還沒有被處理成島狀氧化物半導體層的氧化物半導體膜進行第一熱處理。在這種情況下，在第一熱處理之後，從加熱設備取出基板。進行光刻製程，並去除抗蝕劑遮罩。使用該抗蝕劑遮罩進行選擇性蝕刻，由此處理氧化物半導體膜。
當於形成氧化物半導體膜之前在惰性氣體氛圍(氮或稀有氣體，諸如氦、氖或氬)或者在氧氣氛圍下(在大於等於400℃且小於基板的應變點的溫度下)進行熱處理時，可以去除閘極絕緣層中包含的諸如氫和水的雜質。
接著，在氧化物半導體層431和432以及閘極絕緣層402上形成氧化物導電膜。進行第三光刻製程以形成抗蝕劑遮罩433a和抗蝕劑遮罩433b。因而，進行選擇性蝕刻以形成氧化物導電層406和氧化物導電層407(參見圖2C)。作為氧化物導電膜的材料，可以採用具有對可見光 的透光性的導電材料。例如，導電金屬氧化物，諸如基於In-Sn-Zn-O的導電金屬氧化物，基於In-Al-Zn-O的導電金屬氧化物，基於Sn-Ga-Zn-O的導電金屬氧化物，基於Al-Ga-Zn-O的導電金屬氧化物，基於Sn-Al-Zn-O的導電金屬氧化物，基於In-Zn-O的導電金屬氧化物，基於Sn-Zn-O的導電金屬氧化物，基於Al-Zn-O的導電金屬氧化物，基於In-Sn-O的導電金屬氧化物，基於Al-Zn-O-N的導電金屬氧化物，基於In-O的導電金屬氧化物，基於Sn-O的導電金屬氧化物，和基於Zn-O的導電金屬氧化物。氧化物導電膜的厚度適當地選擇在50nm至300nm的範圍內。當採用濺射法作為氧化物導電膜的形成方法時，使用包含2wt%至10wt%的SiO2的靶材形成氧化物導電膜，由此透光導電膜可以包括抑制結晶化的SiOx(x>0)。因而，在隨後要執行的用於脫水或脫氫的熱處理中可以抑制要被隨後形成的氧化物導電層406和407的結晶化。
注意，在本實施例的製造半導體裝置的方法中，上述氧化物半導體層的脫水或脫氫(第一熱處理)可以在形成氧化物導電膜或氧化物導電層406和407之後進行。
使用包括In、Ga和Zn(In2O3：Ga2O3：ZnO1：1：1[按摩爾比]，In：Ga：Zn=1：1：0.5[按原子比])的氧化物半導體靶材。氧化物半導體膜430在以下條件下形成：基板與靶材之間的距離為100mm，壓力為0.2Pa，直流(DC)功率為0.5kW，以及氛圍為氬氣和氧氣的混合氛圍(氬氣： 氧氣=30sccm：20sccm，且氧氣流率為40%)。注意，脈衝直流(DC)電源是較佳的，因為灰塵可以減少並且膜厚可以均勻。基於In-Ga-Zn-O的非單晶膜被形成為具有5nm至200nm的厚度。在本實施例中，作為氧化物半導體膜，透過濺射法使用基於In-Ga-Zn-O的氧化物半導體靶材形成厚度為20nm的基於In-Ga-Zn-O的非單晶膜。包括諸如In：Ga：ZnO=1：1：1或In：Ga：ZnO=1：1：4的靶材材料可以用作為氧化物半導體靶材材料。
濺射法的實例包括：RF濺射法，其中使用高頻功率源作為濺射電源；DC濺射法；和脈衝DC濺射法，其中以脈衝的方式施加偏壓。RF濺射法主要用於形成絕緣膜的情況，而DC濺射法主要用於形成金屬膜的情況。
此外，存在多源濺射設備，其中可以設置不同材料的多個靶材。在多源濺射設備的情況下，在相同的室中可以將不同材料的膜沈積為堆疊，以及在相同的室中透過電放電可以同時沈積多種材料的膜。
此外，存在在室內設置有磁系統並用於磁控濺射法的濺射設備，以及用於ECR濺射法的濺射設備，在ECR濺射法中利用微波產生的電漿被不使用輝光放電地使用。
並且，作為透過濺射法的沈積方法，還存在：反應濺射法，其中在沈積期間靶材物質與濺射氣體成分彼此化學反應以形成其薄化合物膜；和偏壓濺射法，其中在沈積期間還將電壓施加到基板。
接著，去除抗蝕劑遮罩433a和433b，並進行第四光 刻製程以形成抗蝕劑遮罩436a和抗蝕劑遮罩436b。進行選擇性蝕刻，由此使用氧化物導電層形成低電阻源極區408a、低電阻汲極區408b以及源極電極層409a和汲極電極層409b(參見圖2D)。注意，用於形成低電阻源極區408a、低電阻汲極區408b以及源極電極層409a和汲極電極層409b的抗蝕劑遮罩可以透過噴墨法形成。當透過噴墨法形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
注意，在本蝕刻步驟中，較佳適當地確定蝕刻條件以不蝕刻作為下層的氧化物半導體層431和氧化物半導體層432。例如，可以控制蝕刻時間。
此外，對於氧化物半導體層431和432的材料以及氧化物導電層406和407的材料中的每一個，較佳使用具有高蝕刻選擇比的材料。例如，包含Sn的金屬氧化物材料(例如，SnZnOx(x>0)，SnGaZnOx(x>0)等)可以用作為氧化物半導體層431和432的材料，基於Al-Zn-O的材料、基於Al-Zn-O-N的材料、基於Zn-O的材料等可以用作為氧化物導電層406和407的材料。上述包含鋅氧化物作為其主要成分的材料可以使用例如鹼性溶液進行蝕刻。當使用諸如基於Al-Zn-O的材料或基於Al-Zn-O-N的材料的含鋁材料時，較佳使用在去除用於蝕刻的抗蝕劑遮罩時不去除氧化物導電層的方法去除抗蝕劑遮罩。例如，透過採用乾式蝕刻，可以去除抗蝕劑遮罩而不去除氧化物導電層。
接著，形成與氧化物半導體層431和432的暴露表面接觸的氧化物絕緣層416。
可以使用濺射法等適當地形成厚度為至少1nm或更多的氧化物絕緣層416，該方法是一種諸如水或氫的雜質不混入氧化物絕緣層416的方法。在本實施例中，使用濺射法形成厚度為300nm的氧化矽膜以形成氧化物絕緣層416。成膜中的基板溫度可以高於或等於室溫且小於等於300℃，在本實施例中設定為100℃。氧化矽膜可以在稀有氣體(典型地為氬氣)氛圍、氧氣氣氛或包括稀有氣體(典型地為氬氣)和氧的氛圍下使用濺射法形成。此外，氧化矽靶材或矽靶材可以被使用作為靶材。例如，可以在包含氧氣和氮氣的氛圍下透過濺射法使用矽靶材形成氧化矽膜。與氧化物半導體層431和432接觸的電阻減小的氧化物絕緣層416使用無機絕緣膜形成，該無機絕緣膜不包含諸如水分、氫離子和OH-的雜質，並且防止這些雜質從外部進入。具體地，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等。將使用摻雜有硼的矽靶材形成的氧化矽膜用於氧化物絕緣層416，由此可以抑制雜質(諸如水分、氫離子和OH-)的進入。
接著，在惰性氣體氛圍或氧氣氛圍下進行第二熱處理(較佳地在大於等於200℃且小於等於400℃的溫度下，例如大於等於250℃且小於等於350℃)。例如，第二熱處理在氮氣氛圍下在250℃的溫度下進行1小時。透過第二熱處理，在與氧化物絕緣層416接觸時加熱氧化物半導 體層431和432的一部分。
透過上述步驟，減小氧化物半導體層431和432的電阻，並且氧化物半導體層431和432的一部分選擇性地變為氧過量狀態。作為結果，與閘極電極層411相重疊的通道形成區413變為i型，並且與閘極電極層421重疊的通道形成區423變為i型。在與源極電極層415a相重疊的氧化物半導體層431的一部分中以自對準方式形成高電阻源極區414a。在與汲極電極層415b重疊的氧化物半導體層431的一部分中以自對準方式形成高電阻汲極區414b。在與源極電極層409a相重疊的氧化物半導體層432的一部分中以自對準方式形成高電阻源極區424a。在與汲極電極層409b重疊的氧化物半導體層432的一部分中以自對準方式形成高電阻汲極區424b(參見圖2E)。
高電阻汲極區414b(或高電阻源極區414a)形成在與低電阻汲極區408b(和低電阻源極區408a)重疊的氧化物半導體層431中，這導致驅動電路的可靠性的提高。具體地說，當形成高電阻汲極區414b時，電晶體可以具有電導率從汲極電極層415b到高電阻汲極區414b和通道形成區413逐漸改變的結構。因此，在汲極電極層電連接至用於供應高功率源電位VDD的佈線時使電晶體操作的情況下，高電阻汲極區414b(或高電阻源極區414a)用作為緩衝區，由此即使在閘極電極層411與汲極電極層415b之間施加高電場時也不施加局部高電場，這可以導致電晶體的耐受電壓的提高。
此外，透過在與低電阻汲極區408b(和低電阻源極區408a)相重疊的氧化物半導體層431中形成高電阻汲極區414b(或高電阻源極區414a)，可以減小驅動電路中的電晶體的洩漏電流。
高電阻汲極區424b(或高電阻源極區424a)形成在與汲極電極層409b(和源極電極層409a)重疊的氧化物半導體層432中，這導致像素的可靠性的提高。具體地說，當形成高電阻汲極區424b時，電晶體可以具有電導率從汲極電極層409b到高電阻汲極區424b和通道形成區423逐漸改變的結構。因此，在被電連接至用於為汲極電極層409b供應高功率源電位VDD的佈線時操作的電晶體中，高電阻汲極區424b用作為緩衝區，由此即使在閘極電極層421與汲極電極層409b之間施加高電場時也不施加局部高電場，這可以導致電晶體的耐受電壓的提高。
此外，透過在與汲極電極層409b(和源極電極層409a)相重疊的氧化物半導體層432中形成高電阻汲極區424b(或高電阻源極區424a)，可以減小像素中的電晶體的洩漏電流。
注意，在本實施例的半導體裝置中，可以在氧化物絕緣層416上設置保護絕緣層。當設置保護絕緣層時，在本實施例中較佳透過使用RF濺射法形成氮化矽膜來形成該保護絕緣層。RF濺射法因為高生產率而較佳地作為保護絕緣層的形成方法。該保護絕緣層使用無機絕緣膜形成，該無機絕緣膜不包含諸如水分、氫離子和OH-的雜質，並 且防止這些雜質從外部進入。使用氮化矽膜、氮化鋁膜、氧氮化矽膜、氮氧化鋁膜等。不言而喻，保護絕緣層是透光絕緣膜。
接著，進行第五光刻製程。形成抗蝕劑遮罩，並蝕刻氧化物絕緣層416以形成暴露低電阻源極區408a的一部分的區域418、暴露低電阻汲極區408b的一部分的區域419、和到達汲極電極層409b的接觸孔426。氧化物絕緣層416與氧化物半導體層431的上表面以及低電阻源極區408a和低電阻汲極區408b的週邊和側表面相接觸(參見圖3A)。注意，在這種情況下的抗蝕劑遮罩可以透過噴墨法來予以形成。當透過噴墨法來形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
接著，在去除抗蝕劑遮罩之後，至少在被暴露的低電阻源極區408a和低電阻汲極區408b以及在氧化物絕緣層416上形成導電膜。進行第六光刻製程以在該導電膜上形成抗蝕劑遮罩438a和438b。因而，選擇性地蝕刻導電膜以形成源極電極層415a和汲極電極層415b(參見圖3B)。
作為用於形成源極電極層415a和汲極電極層415b的導電膜的材料，可以給出選自Al、Cr、Cu、Ta、Ti、Mo和W中的元素，包含這些元素中的任一種作為其成分的合金，包含這些元素中的任何元素組合的合金等。
作為導電膜，較佳使用其中依序堆疊鈦膜、鋁膜和鈦膜的三層膜或者其中依序堆疊鉬膜、鋁膜和鉬膜的三層 膜。不言而喻，單層膜、雙層膜、四或更多層膜可以被用於金屬導電膜。當使用鈦膜、鋁膜和鈦膜的堆疊導電膜時，可以透過使用氯氣的乾式蝕刻方法進行蝕刻。
用於形成導電層的抗蝕劑遮罩可以透過噴墨法來予以形成。當透過噴墨法來形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
接著，在氧化物絕緣層416上形成平坦化絕緣層404。作為平坦化絕緣層404，可以使用具有耐熱性的有機材料，諸如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂。除了這些有機材料之外，低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等可以被用於平坦化絕緣層404。注意，平坦化絕緣層404可以透過堆疊由這些材料形成的多個絕緣膜來予以形成。
注意，矽氧烷基樹脂對應於使用矽氧烷基材料作為起始材料形成的包括Si-O-Si鍵的樹脂。矽氧烷基樹脂可以包括有機基團(例如烷基或芳基)或者氟基團作為取代基。有機基團可以包含氟基團。
對形成平坦化絕緣層404的方法沒有特別限制，並且取決於材料可以透過諸如濺射法、SOG法、旋塗、浸塗、噴塗或液滴排放法(例如，噴墨法、絲網印刷、膠版印刷等)的方法，或者諸如刮刀、輥塗機、幕塗機或刮刀塗布機的工具(裝置)，形成平坦化絕緣層404。
然後，進行第七光刻製程，並形成抗蝕劑遮罩。蝕刻 平坦化絕緣層404以形成到達汲極電極層409b的接觸孔441(參見圖3C)。注意，透過該蝕刻還形成到達閘極電極層411和421的接觸孔。用於形成到達汲極電極層409b的接觸孔441的抗蝕劑遮罩可以透過噴墨法形成。當透過噴墨法形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
在去除抗蝕劑遮罩之後，形成透光導電膜。例如，透過濺射法、真空蒸鍍法等，使用氧化銦(In2O3)膜、氧化銦-氧化錫合金(In2O3-SnO2，簡寫為ITO)膜等形成該透光導電膜。含氮的基於Al-Zn-O的非單晶膜，即，基於Al-Zn-O-N的非單晶膜、基於Zn-O-N的非單晶膜和基於Sn-Zn-O-N的非單晶膜，可以用作為該透光導電膜。注意，基於Al-Zn-O-N的非單晶膜中的鋅的相對比例(原子百分比)小於等於47%(原子百分比)且大於該非單晶膜中的鋁的相對比例(原子百分比)。基於Al-Zn-O-N的非單晶膜中的鋁的相對比例(原子百分比)大於基於Al-Zn-O-N的非單晶膜中的氮的相對比例(原子百分比)。利用基於鹽酸的溶液進行具有上述材料的膜的蝕刻處理。但是，由於ITO膜的蝕刻特別趨向於留下殘留物，因此可以使用氧化銦-氧化鋅合金(In2O3-ZnO)以改進蝕刻加工性。
注意，透光導電膜中的相對比例的單位是原子百分比，並且透過使用電子探針X射線微區分析儀(EPMA)的分析評估透光導電膜中的相對比例。
接著，進行第八光刻製程，並形成抗蝕劑遮罩。然後，透過蝕刻去除透光導電膜的多餘部分以形成像素電極層427和導電層417，並去除抗蝕劑遮罩(參見圖3D)。
透過上述步驟，可以利用八個遮罩在一個基板上分別在驅動電路和像素部中單獨地形成薄膜電晶體410和420，由此與在不同的步驟中形成像素部和驅動電路的情況相比可以減小製造成本。作為驅動電路的電晶體的薄膜電晶體410包括氧化物半導體層412，氧化物半導體層412具有高電阻源極區414a、高電阻汲極區414b和通道形成區413。作為像素的電晶體的薄膜電晶體420包括氧化物半導體層422，氧化物半導體層422具有高電阻源極區424a、高電阻汲極區424b和通道形成區423。即使將高電場施加到薄膜電晶體410和420時，高電阻源極區414a、高電阻汲極區414b、高電阻源極區424a和高電阻汲極區424b用作為緩衝區，因而不施加局部高電場，這可以導致電晶體的耐受電壓的提高。
在圖2A至圖2E以及圖3A至圖3D例示的製造半導體裝置的方法中，在與薄膜電晶體410和420相同的基板上可以形成儲存電容器，其具有使用閘極絕緣層402作為電媒體的電容器佈線和電容器電極(也稱為電容器電極層)。透過在與各自像素對應的矩陣中佈置薄膜電晶體420和儲存電容器以形成像素部，並且在該像素部的週邊處佈置具有薄膜電晶體410的驅動電路，可以獲得用於製造主動矩陣顯示裝置的基板之一。在本說明書中，處於說 明方便將這種基板稱為主動矩陣基板。
注意，像素電極層427透過形成於平坦化絕緣層404中的接觸孔441和形成於氧化物絕緣層416中的接觸孔426電連接至電容器電極層。透過經由多個接觸孔而將下電極層和上電極層彼此電連接，即使當絕緣層變得厚時也可以容易地形成接觸孔，由此可以抑制缺陷接觸。注意，可以使用與源極電極層409a和汲極電極層409b相同的材料並在相同的步驟中形成電容器電極層。
此外，透過在與氧化物半導體層的通道形成區413相重疊的部分中設置導電層417，在用於檢查薄膜電晶體的可靠性的偏壓-溫度應力測試(以下稱為BT測試)中，可以減少BT測試前後的薄膜電晶體410的閾值電壓的偏移量。導電層417可以具有與閘極電極層411相同或不同的電位，並且可以用作為閘極電極層。導電層417可以處於GND狀態、施加0V電位的狀態、或浮置狀態。
可以透過噴墨法來形成用以形成導電層417和像素電極層427的抗蝕劑遮罩。當透過噴墨法來形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
(第二實施例)
在本實施例中，圖4A至圖4C例示了第一熱處理不同於第一實施例的第一熱處理的實例。本實施例幾乎與第一實施例相同，除了製程與圖2A至圖2E以及圖3A至圖3D的製程部分地不同之外。因此，由相同的附圖標記表 示相同的部分，並省略其詳細描述。
圖4A至圖4C是例示兩個薄膜電晶體的製造程序的剖面圖。
首先，根據第一實施例中描述的製造程序，在具有絕緣表面的基板400上形成閘極電極層411和421。
在閘極電極層411和421上形成閘極絕緣層402。
接著，在閘極絕緣層402形成厚度大於等於2nm且小於等於200nm的氧化物半導體膜430(參見圖4A)。注意，一直到此的製程與第一實施例的製程相同，並且圖4A對應於圖2A。
接著，在惰性氣體氛圍下或在減小的壓力下使氧化物半導體膜430經受脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度大於等於350℃且小於等於基板應變點，較佳大於等於400℃。這裏，基板被引入電爐(該電爐是熱處理設備之一)，在氮氣氛圍下對氧化物半導體膜430進行熱處理，於是在氧化物半導體膜430不被暴露到空氣的情況下防止了水或氫進入氧化物半導體膜430。因而，氧化物半導體膜430被變為氧缺乏半導體膜。因此，氧化物半導體膜430的電阻減小，即，氧化物半導體膜430變為n型半導體膜(例如，n-型半導體膜)。之後，將高純氧氣、高純N2O氣體或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)引入相同的爐並進行冷卻。較佳地，氧氣或N2O氣體中不包含水分、氫等。或者，較佳地，引入熱處理設備的氧氣或N2O氣體的純度為6N(99.9999 %)或更高，更較佳為7N(99.99999%)或更高(即，氧氣或N2O氣體的雜質濃度較佳為1ppm或更低，更較佳為0.1ppm或更低)。
並且，在用於脫水或脫氫的第一熱處理之後，可以在氧氣氛圍、N2O氣體氛圍或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)氛圍下，在200℃至400℃(較佳200℃至300℃)下，進行熱處理。
透過上述製程，整個氧化物半導體膜430被置入氧過量狀態以具有較高電阻，即，變為i型，由此形成氧化物半導體膜434(參見圖4B)。作為結果，可以提高要在隨後形成的薄膜電晶體的可靠性。
注意，在本實施例中，示出在形成氧化物半導體膜之後進行脫水或脫氫的實例；但是，對此沒有限制。可以在將氧化物半導體膜處理成如第一實施例的島狀氧化物半導體層之後進行第一熱處理。
氧化物半導體膜可以在惰性氣體氛圍下被脫水或脫氫並在惰性氣體氛圍下冷卻，然後，可以透過光刻製程形成抗蝕劑遮罩。可以使用抗蝕劑遮罩選擇性蝕刻氧化物半導體膜434以形成氧化物半導體層，該氧化物半導體層是島狀氧化物半導體層。然後，可以在氧氣氛圍、N2O氣體氛圍或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)氛圍下，在大於等於200℃且小於等於400℃(較佳大於等於200℃且小於等於300℃)下，進行熱處理。
當於形成氧化物半導體膜434之前，在惰性氣體氛圍 (氮、氦、氖、氬等)、氧氣氛圍或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)氛圍下(在大於等於400℃且小於基板的應變點的溫度下)進行熱處理時，可以去除閘極絕緣層中包含的諸如氫和水的雜質。
接著，透過第二光刻製程在氧化物半導體膜434上形成抗蝕劑遮罩。使用該抗蝕劑遮罩對氧化物半導體膜434進行選擇性蝕刻，由此形成作為島狀氧化物半導體層的氧化物半導體層443和445。
去除抗蝕劑遮罩。如第一實施例的圖2C至圖2E以及圖3A至圖3C例示的，形成與氧化物半導體層443接觸的低電阻源極區408a和低電阻汲極區408b，並形成與氧化物半導體層443的上表面以及低電阻源極區408a和低電阻汲極區408b的週邊和側表面接觸的氧化物絕緣層416。另一方面，在像素部，將作為透光導電層的源極電極層409a和汲極電極層409b形成為與氧化物半導體層445接觸，並形成與氧化物半導體層445接觸的氧化物絕緣層416。
接著，在惰性氣體氛圍或氧氣氛圍下進行第二熱處理。第二熱處理的條件可以與第一實施例描述的製造半導體裝置的方法的第二熱處理的條件相同。例如，第二熱處理在氮氣氛圍下在250℃的溫度下進行1小時。
低電阻源極區408a和低電阻汲極區408b被部分暴露出，因而在氧化物絕緣層416中形成到達汲極電極層409b的接觸孔。並且，在氧化物絕緣層416上形成導電 膜。選擇性蝕刻該導電膜以形成與低電阻源極區408a接觸的源極電極層415a和與低電阻汲極區408b接觸的汲極電極層415b。接著，與氧化物絕緣層416接觸地形成平坦化絕緣層404，在平坦化絕緣層404中形成到達汲極電極層409b的接觸孔，並在該接觸孔和平坦化絕緣層404上形成透光導電膜。選擇性蝕刻該透光導電膜以形成導電層417和電連接至汲極電極層409b的像素電極層427(參見圖4C)。
透過上述步驟，可以利用八個遮罩在一個基板上分別在驅動電路和像素部中單獨地形成薄膜電晶體449和451，在薄膜電晶體449和451中的每一個中整個氧化物半導體層是i型的。驅動電路的薄膜電晶體449包括完全本徵的氧化物半導體層443，且像素的薄膜電晶體451包括完全本徵的氧化物半導體層445。
在與薄膜電晶體449和451相同的基板上可以形成儲存電容器，其具有使用閘極絕緣層402作為電媒體的電容器佈線和電容器電極。透過在與各自像素對應的矩陣中佈置薄膜電晶體451和儲存電容器以形成像素部，並且在該像素部的週邊處佈置具有薄膜電晶體449的驅動電路，可以獲得用於製造主動矩陣顯示裝置的基板之一。
此外，透過在與氧化物半導體層443的通道形成區相重疊的部分中設置導電層417，在BT測試中，可以減少BT測試前後的薄膜電晶體449的閾值電壓的偏移量。導電層417可以具有與閘極電極層411相同或不同的電位， 並且可以用作為閘極電極層。導電層417可以處於GND狀態、施加0V電位的狀態、或浮置狀態。
(第三實施例)
將參照圖5A至圖5C描述與第一實施例不同的製造半導體裝置的方法。可以按與第一實施例相似的方式形成與第一實施例相同的部分或具有與第一實施例的部分相似的功能的部分，並省略其相應描述。
圖5A至圖5C是例示兩個薄膜電晶體的製造程序的剖面圖。
首先，以與第一實施例的圖2A類似的方式，在具有絕緣表面的基板400上形成閘極電極層411和421，在閘極電極層411和421上形成閘極絕緣層402，並在閘極絕緣層402上形成氧化物半導體膜430(參見圖5A)。
接著，透過第二光刻製程在氧化物半導體膜430上形成抗蝕劑遮罩。使用該抗蝕劑遮罩對氧化物半導體膜430進行選擇性蝕刻，由此形成作為島狀氧化物半導體層的氧化物半導體層。
然後，去除抗蝕劑遮罩，並以與第一實施例的圖2B相似的方式進行第一熱處理，由此使氧化物半導體層脫水或脫氫。脫水或脫氫的第一熱處理的條件可以與第一實施例中描述的製造半導體裝置的第一熱處理的條件相同。這裏，其上形成氧化物半導體層的基板被引入電爐，該電爐是熱處理設備的其中之一。在氮氣氛圍下對氧化物半導體 層進行熱處理之後，氧化物半導體層不被暴露到空氣並且防止了水和氫重新混入氧化物半導體層；因此獲得氧化物半導體層431和氧化物半導體層432(參見圖5B)。
接著，在氧化物半導體層431和432以及閘極絕緣層402上形成氧化物導電膜。因而，透過第三光刻製程形成抗蝕劑遮罩445a和抗蝕劑遮罩445b。使用抗蝕劑遮罩445a和445b選擇性蝕刻該氧化物導電膜以形成低電阻源極區408a、低電阻汲極區408b以及源極電極層409a和汲極電極層409b(參見圖5C)。作為氧化物導電膜的材料，可以使用與第一實施例的氧化物導電膜的材料相似的材料。
注意，在本蝕刻步驟中，較佳適當地確定蝕刻條件以不蝕刻作為下層的氧化物半導體層431和氧化物半導體層432。例如，可以控制蝕刻時間。
此外，對於氧化物半導體層431和432的材料以及低電阻源極區408a、低電阻汲極區408b和源極電極層409a和汲極電極層409b的材料中的每一個，較佳使用具有高蝕刻選擇比的材料。例如，包含Sn的金屬氧化物材料(例如，SnZnOx(x>0)，SnGaZnOx(x>0)等)可以用作為氧化物半導體層的材料，基於Al-Zn-O的材料、基於Al-Zn-O-N的材料、基於Zn-O的材料等可以用作為氧化物導電層的材料。上述包含鋅氧化物作為其主要成分的材料可以使用例如鹼性溶液進行蝕刻。當使用諸如基於Al-Zn-O的材料或基於Al-Zn-O-N的材料的含鋁材料時，較 佳使用在去除用於蝕刻的抗蝕劑遮罩時不去除氧化物導電層的方法去除抗蝕劑遮罩。例如，透過採用乾式蝕刻，可以去除抗蝕劑遮罩而不去除氧化物導電層。
氧化物半導體層較佳具有小於等於50nm的厚度以保持在非晶態下。例如，所完成的薄膜電晶體的平均厚度較佳大於等於5nm且小於等於20nm。
以與第一實施例的圖2E相似的方式，與氧化物半導體層431和432接觸地形成氧化物絕緣層416；進行第二熱處理使得與閘極電極層411相重疊的通道形成區413變為i型，並且與閘極電極層421相重疊的通道形成區423變為i型；以自對準方式形成與低電阻源極區408a相重疊的高電阻源極區414a；以自對準方式形成與低電阻汲極區408b相重疊的高電阻汲極區414b；以自對準方式形成與源極電極層409a重疊的高電阻源極區424a；以及以自對準方式形成與汲極電極層409b重疊的高電阻汲極區424b。第二熱處理的條件可以與第一實施例中描述的製造半導體裝置的方法的第二熱處理的條件相同。
以與第一實施例的圖3A相似的方式，進行第四光刻製程，並形成抗蝕劑遮罩。因而，透過蝕刻氧化物絕緣層416，形成暴露低電阻源極區408的一部分的區域418、暴露低電阻汲極區408b的一部分的區域419、和位於汲極電極層409b上方的接觸孔426。氧化物絕緣層416被設置為與氧化物半導體層431的一部分以及低電阻源極區408a和低電阻汲極區408b的週邊和側表面接觸。
以與第一實施例的圖3B相似的方式，在去除抗蝕劑遮罩之後，至少在被暴露的低電阻源極區408a和低電阻汲極區408b、在接觸孔426上、以及在氧化物絕緣層416上形成導電膜。進行第五光刻製程以在該導電膜上形成抗蝕劑遮罩438a和438b。選擇性地進行蝕刻以形成源極電極層415a和汲極電極層415b。
以與第一實施例的圖3C相似的方式，在去除抗蝕劑遮罩438a和438b之後，在源極電極層415a和汲極電極層415b上以及在氧化物絕緣層416上形成平坦化絕緣層404。進行第六光刻製程，並形成抗蝕劑遮罩。蝕刻平坦化絕緣層404以形成到達汲極電極層409b的接觸孔441。
以與第一實施例的圖3D相似的方式，在形成接觸孔之後，形成透光導電膜。進行第七光刻製程，並形成抗蝕劑遮罩。因而，透過蝕刻來去除多餘部分以形成像素電極層427和導電層417。
透過上述步驟，可以利用七個遮罩在一個基板上分別在驅動電路和像素部中單獨地形成薄膜電晶體410和420。此外，與第一實施例的製造程序相比可以減少遮罩的數目。驅動電路中的薄膜電晶體410包括氧化物半導體層412，氧化物半導體層412具有高電阻源極區414a、高電阻汲極區414b和通道形成區413。像素中的薄膜電晶體420包括氧化物半導體層422，氧化物半導體層422具有高電阻源極區424a、高電阻汲極區424b和通道形成區 423。即使將高電場施加到薄膜電晶體410和420時，高電阻源極區414a、高電阻汲極區414b、高電阻源極區424a和高電阻汲極區424b用作為緩衝區，因而不施加局部高電場，這可以導致電晶體的耐受電壓的提高。
(第四實施例)
將參照圖38A1、圖38A2、圖38B和圖38C、圖39A至圖39E、以及圖40A至圖40D描述與第一實施例不同的半導體裝置及製造該半導體裝置的方法。圖38B和圖38C都是形成於一個基板上的具有彼此不同的結構的兩個薄膜電晶體的剖面結構的實例。圖38A1、圖38A2、圖38B和圖38C中例示的薄膜電晶體460和薄膜電晶體470是底閘極部閘極電晶體。
圖38A1是設置於驅動電路中的薄膜電晶體460的平面圖。圖38A2是設置於像素中的薄膜電晶體470的平面圖。圖38B是例示沿圖38A1的線G1-G2所取出的剖面結構和沿圖38A2的線H1-H2所取出的剖面結構的剖面圖。圖38C是例示沿圖38A1的線G3-G4所取出的剖面結構和沿圖38A2的線H3-H4所取出的剖面結構的剖面圖。
設置於驅動電路中的薄膜電晶體460在具有絕緣表面的基板450上包括：閘極電極層461；閘極絕緣層452；氧化物半導體層462，其至少包括通道形成區463、高電阻源極區464a和高電阻汲極區464b；低電阻源極區446a；低電阻汲極區446b；源極電極層465a；和汲極電 極層465b。此外，薄膜電晶體460設置有氧化物絕緣層466，氧化物絕緣層466與氧化物半導體層412以及低電阻源極區446a和低電阻汲極區446b的週邊和側表面接觸，並與氧化物半導體層462的一部分接觸。
注意，高電阻源極區464a以自對準的方式與低電阻源極區446a的下表面接觸地形成。高電阻汲極區464b以自對準的方式與低電阻汲極區446b的下表面接觸地形成。此外，通道形成區463與氧化物絕緣層466接觸，並且與高電阻源極區464a和高電阻汲極區464b相比用作為高電阻區域(i型區域)。
源極電極層465a與低電阻源極區446a相接觸，而汲極電極層465b與低電阻汲極區446b接觸。
當設置低電阻源極區446a和低電阻汲極區446b時，薄膜電晶體460與肖特基結相比在熱量方面具有較高的操作穩定性。有意地設置載流子濃度都高於氧化物半導體層的載流子濃度的低電阻源極區和低電阻汲極區，因而形成歐姆接觸。
較佳使用金屬材料作為源極電極層465a和汲極電極層465b，以減小薄膜電晶體460的佈線的電阻。
在通道形成區463上設置與通道形成區463相重疊的導電層467。導電層467電連接至閘極電極層461以具有相同電位，由此可以從設置在閘極電極層461與導電層467之間的氧化物半導體層462的上方和下方施加閘極電壓。當閘極電極層461和導電層467具有不同電位時，例 如，當閘極電極層461的電位或導電層467的電位是預定電位、GND電位或0V中的任一個時，可以控制TFT的電特性，例如閾值電壓。換言之，閘極電極層461和導電層467中的一個用作為第一閘極電極層，並且閘極電極層461和導電層467中的另一個用作為第二閘極電極層，從而薄膜電晶體460可以用作為具有四個端子的薄膜電晶體。
在導電層467、源極電極層465a和汲極電極層465b、以及氧化物絕緣層466之間設置平坦化絕緣層454。
設置於像素中的薄膜電晶體470在具有絕緣表面的基板450上包括：閘極電極層471；閘極絕緣層452；氧化物半導體層472，其至少包括通道形成區473、高電阻源極區474a和高電阻汲極區474b；源極電極層447a；和汲極電極層447b。此外，薄膜電晶體420包括氧化物絕緣層416，氧化物絕緣層416與氧化物半導體層422接觸。
注意，高電阻源極區474a以自對準的方式與源極電極層447a的下表面接觸地形成。高電阻汲極區474b以自對準的方式與汲極電極層447b的下表面接觸地形成。此外，通道形成區473與氧化物絕緣層466相接觸，並且與高電阻源極區474a和高電阻汲極區474b相比用作為高電阻區域(i型區域)。
注意，氧化物半導體層462形成在源極電極層465a和汲極電極層465b下方，並與源極電極層465a和汲極電 極層465b部分地重疊。此外，氧化物半導體層462中間隔著閘極絕緣層452與閘極電極層461重疊。換言之，氧化物半導體層462設置在閘極電極層461的上方，其中閘極絕緣層452置於半導體層462與閘極電極層461之間。此外，氧化物半導體層472係形成在源極電極層447a和汲極電極層447b下方，並與源極電極層447a和汲極電極層447b部分地重疊。氧化物半導體層472中間隔著閘極絕緣層452與閘極電極層471重疊。換言之，氧化物半導體層472設置在閘極電極層471的上方，其中閘極絕緣層452置於氧化物半導體層472與閘極電極層471之間。
為了實現具有高孔徑比的顯示裝置，使用透光導電膜形成薄膜電晶體470的源極電極層447a和汲極電極層447b中每一個。
還使用透光導電膜形成薄膜電晶體470的閘極電極層471。
在其中設置薄膜電晶體470的像素中，使用具有對可見光的透光性的導電膜形成像素電極層477、另一電極層(電容器電極層等)和佈線層(電容器佈線層等)，由此形成具有高孔徑比的顯示裝置。不言而喻，閘極絕緣層452和氧化物絕緣層466較佳使用具有對可見光的透光性的膜形成。
像素電極層477透過設置於氧化物絕緣層466中的開口和設置於平坦化絕緣層454中的開口與汲極電極層447b接觸。注意，設置於氧化物絕緣層466中的開口不 是必須設置的。
注意，至少在形成氧化物半導體膜之後對氧化物半導體層462和472進行減少諸如水分的雜質的熱處理(用於脫水或脫氫的熱處理)。在用於脫水和脫氫的熱處理以及緩冷之後，透過形成與氧化物半導體層等接觸的氧化物絕緣層，降低了氧化物半導體層的載流子濃度，這導致薄膜電晶體460和470的電特性和可靠性的提高。
注意，在圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置中，作為一個例子，薄膜電晶體460的通道長度與薄膜電晶體470的通道長度相同；但是，本發明不限於此。例如，由於驅動電路中的薄膜電晶體要求比像素中的薄膜電晶體的更高操作速度，因此薄膜電晶體460的通道長度可以比薄膜電晶體470的通道長度小。在這種情況下，例如，薄膜電晶體460的通道長度較佳為約1μm至5μm，而薄膜電晶體470的通道長度較佳為約5μm至20μm。
如上所述，圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置包括位於一個基板上的具有第一薄膜電晶體的驅動電路和具有第二薄膜電晶體的像素部。第二薄膜電晶體使用透光材料形成，且第一薄膜電晶體使用電阻比該透光材料低的材料形成。因此，可以提高像素部中的孔徑比，並且可以提高驅動電路的操作速度。當在一個基板上設置驅動電路和像素部時，可以減少將驅動電路和像素部彼此電連接的佈線的數目，並且可以縮短該佈線的總長 度；因此，可以減小半導體裝置的尺寸和成本。
對於圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置的驅動電路中的薄膜電晶體，低電阻源極區和低電阻汲極區被設置於源極電極層和汲極電極層與形成通道形成區的氧化物半導體層之間。當設置低電阻源極區和低電阻汲極區時，可以提高週邊電路(驅動電路)的頻率特性。與金屬電極層和氧化物半導體層之間的接觸相比，金屬電極層與低電阻源極區和低電阻汲極區之間的接觸可以降低接觸電阻。使用鉬的電極層(例如鉬層、鋁層和鉬層的疊層)具有與氧化物半導體層的高接觸電阻，因為與鈦相比，鉬難以被氧化，並且從氧化物半導體層的提取氧的操作弱，鉬層與氧化物半導體層之間的接觸介面不變為n型。而當低電阻源極區和低電阻汲極區被置於氧化物半導體層與源極電極層和汲極電極層之間時，可以降低接觸電阻，這可以改進週邊電路(驅動電路)的頻率特性。此外，當設置低電阻源極區和低電阻汲極區時，在蝕刻要用作為低電阻源極區和低電阻汲極區的層時確定薄膜電晶體的通道長度；因此，可以進一步縮短通道長度。
在圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置中，第一薄膜電晶體的氧化物半導體層的端部延伸超過低電阻源極區和低電阻汲極區的端部，並且第二薄膜電晶體的氧化物半導體層的端部也延伸超過源極電極層和汲極電極層的端部。
圖38A1、圖38A2、圖38B和圖38C例示的半導體裝 置具有如下結構：氧化物絕緣層與氧化物半導體層的部分和氧化物導電層的週邊和側表面接觸，其中該氧化物導電層與源極電極層和汲極電極層接觸。在這種結構下，當在薄膜電晶體的週邊具有由與閘極電極層相同的層形成的佈線中間隔著絕緣層與由與源極電極層和汲極電極層相同的層形成的佈線交叉的部分時，由與閘極電極層相同的層形成的佈線與由與源極電極層和汲極電極層相同的層形成的佈線之間的間距可以被增大，因此可以減小寄生電容。
本實施例的電晶體可以具有圖42例示的結構。圖42例示的半導體裝置與圖38B例示的半導體裝置的不同點如下：閘極絕緣層使用多個絕緣層的疊層形成；以及保護絕緣層設置於與半導體層接觸的氧化物絕緣層上方。換言之，圖42例示的半導體裝置具有閘極絕緣層452a和閘極絕緣層452b的疊層，而不是圖38B例示的閘極絕緣層452，以及具有位於圖38B例示的氧化物絕緣層466上方的保護絕緣層453。與圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置的相應元件的描述相同的圖42例示的半導體裝置的其他元件的描述適當地採用圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置的描述，並在此省略。
例如，可應用於圖38B和圖38C例示的閘極絕緣層452的材料可以被用於閘極絕緣層452a和閘極絕緣層452b。例如，可以將氮化物絕緣層用於閘極絕緣層452a，以及可以將氧化物絕緣層用於閘極絕緣層452b。
較佳地，保護絕緣層453與都設置在氧化物絕緣層466下方的閘極絕緣層452a或用作為基底膜的絕緣膜接觸，由此防止靠近基板側表面的諸如水分、氫離子和OH-的雜質進入。特別是，將氮化矽膜用於都與氧化物絕緣層466接觸的閘極絕緣層452a或用作為基底膜的絕緣膜是有效的。換言之，當將氮化矽層設置為圍繞氧化物半導體層的下表面、上表面和側表面時，提高了半導體裝置的可靠性。
以下參照圖39A至圖39E以及圖40A至圖40D描述在一個基板上製造薄膜電晶體460和470的製程。
首先，在具有絕緣表面的基板450上形成透光導電膜，然後透過第一光刻製程在該導電膜上形成抗蝕劑遮罩，以及使用該抗蝕劑遮罩進行選擇性蝕刻，由此形成閘極電極層461和471。此外，在像素部中，透過相同的第一光刻製程，使用與閘極電極層461和471相同的材料形成電容器佈線。在不僅像素部而且驅動電路要求電容時，為驅動電路也形成電容器佈線。注意，抗蝕劑遮罩可以透過噴墨法形成。當透過噴墨法形成抗蝕劑遮罩時，不使用光遮罩，這導致製造成本的減少。
儘管對可用於具有絕緣表面的基板450的基板沒有特別限制，但必要的是該基板至少具有對隨後進行的熱處理的足夠耐熱性。例如，玻璃基板等可以用作為具有絕緣表面的基板450。
作為玻璃基板，在隨後進行的熱處理的溫度高的情況 下，可以使用應變點為730℃或更高的玻璃基板。作為玻璃基板的材料，例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃的玻璃材料。注意，透過包含比硼酸更大量的氧化鋇(BaO)，玻璃基板耐熱且更實用。因此，較佳地，使用BaO的量大於B2O3的量的包含BaO和B2O3的玻璃基板。
注意，可以將由諸如陶瓷基板、石英基板或藍寶石基板的絕緣體形成的基板用於基板450，代替玻璃基板。或者，可以將微晶玻璃等用於基板450。
可以在基板450與閘極電極層461和471之間設置用作為基底膜的絕緣膜。該基底膜具有防止雜質元素從基板450擴散的功能，並且可以使用氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或更多種被形成為具有單層膜或疊層膜。
作為閘極電極層461和471的材料，可以採用作為實例的具有對可見光的透光性的以下導電材料：基於In-Sn-Zn-O的導電金屬氧化物、基於In-Al-Zn-O的導電金屬氧化物、基於Sn-Ga-Zn-O的導電金屬氧化物、基於Al-Ga-Zn-O的導電金屬氧化物、基於Sn-Al-Zn-O的導電金屬氧化物、基於In-Zn-O的導電金屬氧化物、基於Sn-Zn-O的導電金屬氧化物、基於Al-Zn-O的導電金屬氧化物、基於In-Sn-O的導電金屬氧化物、基於In-O的導電金屬氧化物、基於Sn-O的導電金屬氧化物或基於Zn-O的導電金屬氧化物。閘極電極層461和471的厚度都在大於等於 50nm且小於等於300nm的範圍內。對於閘極電極層461和471所使用的導電膜的成膜方法，可以使用濺射法、真空蒸鍍法(例如電子束蒸發法)、電弧放電離子鍍法或噴射法。當使用濺射法時，使用包含大於等於2wt%且小於等於10wt%的SiO2的靶材進行膜沈積，並且要形成的透光導電膜可以包括抑制結晶化的SiOx(x>0)。因而，在隨後的製程中要執行的用於脫水或脫氫的熱處理時可以抑制結晶化。
接著，去除抗蝕劑遮罩，並在閘極電極層461上形成閘極絕緣層452。
閘極絕緣層452可以利用電漿CVD法、濺射法等形成為具有氧化矽層、氮化矽層、氮氧化矽層或氧氮化矽層的單層或疊層。例如，在形成氮氧化矽層的情況下，氮氧化矽層可以利用電漿CVD法使用SiH4、氧氣和氮氣作為沈積氣體形成。
閘極絕緣層452的厚度大於等於100nm且小於等於500nm。在使用疊層的情況下，例如，厚度大於等於5nm且小於等於300nm的第二閘極絕緣層堆疊在厚度大於等於50nm且小於等於200nm的第一閘極絕緣層上方。
在本實施例中，透過電漿CVD法使用氮化矽層將閘極絕緣層452形成為厚度小於等於200nm。
然後，在閘極絕緣層452形成厚度大於等於2nm且小於等於200nm的氧化物半導體膜480(參見圖39A)。即使在形成氧化物半導體膜480之後進行用於脫 水或脫氫的熱處理，氧化物半導體膜480的厚度較佳為小於等於50nm，以保持隨後要形成的氧化物半導體層處於非晶態。當氧化物半導體膜480的厚度小時，在形成氧化物半導體膜480之後進行熱處理的情況下可以防止隨後要形成的氧化物半導體層的結晶化。
注意，在透過濺射法形成氧化物半導體膜480之前，較佳地，透過其中引入氬氣並產生電漿的反向濺射，去除附著到閘極絕緣層452的表面的灰塵。該反向濺射指的是不向靶材側施加電壓地在氬氣氛圍中使用射頻(RF)功率源來向基板側施加電壓以圍繞基板產生電漿從而使表面改性的方法。注意，可以使用氮氣氛圍、氦氣氛圍、氧氣氛圍等代替氬氣氛圍。
氧化物半導體膜480使用基於In-Ga-Zn-O的非單晶膜，基於In-Sn-Zn-O的氧化物半導體膜，基於In-Al-Zn-O的氧化物半導體膜，基於Sn-Ga-Zn-O的氧化物半導體膜，基於Al-Ga-Zn-O的氧化物半導體膜，基於Sn-Al-Zn-O的氧化物半導體膜，基於In-Zn-O的氧化物半導體膜，基於Sn-Zn-O的氧化物半導體膜，基於Al-Zn-O氧化物半導體膜，基於In-Sn-O的氧化物半導體膜，基於In-O的氧化物半導體膜，基於Sn-O的氧化物半導體膜，或基於Zn-O的氧化物半導體膜形成。在本實施例中，透過濺射法使用基於In-Ga-Zn-O的氧化物半導體靶材形成氧化物半導體膜480。或者，可以在稀有氣體(典型地為氬氣)氛圍、氧氣氣氛或包含稀有氣體(典型地為氬氣)和氧的 氛圍下透過濺射法形成氧化物半導體膜480。當採用濺射法時，使用包含大於等於2wt%且小於等於10wt%的SiO2的靶材形成氧化物半導體膜480，並且氧化物半導體膜480可以包括抑制結晶化的SiOx(x>0)。因而，在後續的製程中要執行的用於脫水或脫氫的熱處理時可以抑制氧化物半導體層的結晶化。
對氧化物半導體膜480進行脫水或脫氫。在大於等於400℃且小於基板的應變點，例如，大於等於400℃且小於等於700℃，較佳大於等於425℃且小於等於700℃的溫度下，進行用於脫水或脫氫的第一熱處理。注意，當該溫度大於等於425℃且小於等於700℃時，熱處理可以執行1小時或更短；而當該溫度小於425℃時，熱處理執行長於1小時。這裏，其上形成氧化物半導體膜的基板450被引入電爐，該電爐是熱處理設備之一。在氮氣氛圍下對氧化物半導體膜進行熱處理之後，氧化物半導體膜不被暴露到空氣並且防止了水和氫重新混入氧化物半導體層；因此獲得電阻減小的氧化物半導體層(參見圖39B)。在本實施例中，從進行氧化物半導體膜480的脫水或脫氫的加熱溫度T到足夠低以防止水或氫重新進入的溫度，使用同一爐；特別地，在氮氣氛圍下進行緩冷直至溫度變為比加熱溫度T低100℃或更多。對氮氣氛圍沒有限制，並且可以在諸如氦、氖或氬的稀有氣體氛圍下進行脫水或脫氫。
注意，較佳地，在第一熱處理中，在氮氣或稀有氣體(諸如氦、氖或氬)中不包含水、氫等。或者，較佳地， 引入熱處理設備的氮氣或稀有氣體(諸如氦、氖或氬)的純度為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高；換言之，雜質濃度被設定為1ppm或更低，較佳為0.1ppm或更低。
取決於第一熱處理的條件或氧化物半導體膜480的材料，在某些情況下進行結晶化以形成微晶膜或多晶膜。
在形成氧化物半導體膜480之前，可以在惰性氣體氛圍(氮、氦、氖、氬等)或者在氧氣氛圍下(在大於等於400℃且小於基板的應變點的溫度下)進行熱處理，由此可以去除閘極絕緣層452中包含的諸如氫和水的雜質。
接著，在氧化物半導體膜480上形成氧化物導電膜，並透過第二光刻製程形成抗蝕劑遮罩482a和抗蝕劑遮罩482b。然後，使用抗蝕劑遮罩482a和抗蝕劑遮罩482b同時選擇性蝕刻該氧化物導電膜和氧化物半導體膜480。形成作為島狀氧化物半導體層的氧化物半導體層462和472、以及氧化物導電層442和氧化物導電層444(參見圖39C)。注意，用於抗蝕劑遮罩482a和抗蝕劑遮罩482b可以透過噴墨法形成。當透過噴墨法形成抗蝕劑遮罩時，不使用光遮罩，因此可以減少製造成本。
對於氧化物導電膜的形成方法，採用濺射法、真空蒸鍍法(電子束蒸發法等)、電弧放電離子鍍法或噴射法。對於氧化物導電膜的材料，可以使用電阻高於氧化物半導體膜480且電阻低於源極電極層465a和汲極電極層465b的材料。例如，可以使用基於In-Sn-Zn-O的導電金屬氧 化物，基於In-Al-Zn-O的導電金屬氧化物，基於Sn-Ga-Zn-O的導電金屬氧化物，基於Al-Ga-Zn-O的導電金屬氧化物，基於Sn-Al-Zn-O的導電金屬氧化物，基於In-Zn-O的導電金屬氧化物，基於Sn-Zn-O的導電金屬氧化物，基於Al-Zn-O的導電金屬氧化物，基於In-Sn-O的導電金屬氧化物，基於In-O的導電金屬氧化物，基於Sn-O的導電金屬氧化物，或基於Zn-O的導電金屬氧化物。氧化物導電膜的厚度適當地選擇在大於等於50nm且小於等於300nm的範圍內。當採用濺射法時，使用包含大於等於2wt%且小於等於10wt%的SiO2的靶材進行膜沈積，並且透光導電膜可以包括抑制結晶化的SiOx(x>0)。因而，可以抑制氧化物導電膜的結晶化。
使用包括In、Ga和Zn(In2O3：Ga2O3：ZnO 1：1：1[按摩爾比]，In：Ga：Zn=1：1：0.5[按原子比])的氧化物半導體靶材。氧化物半導體膜在以下條件下形成：基板450與靶材之間的距離為100mm，壓力為0.2Pa，直流(DC)功率為0.5kW，以及氛圍為氬氣和氧氣的混合氛圍(氬氣：氧氣=30sccm：20sccm，且氧氣流率為40%)。注意，脈衝直流(DC)電源是較佳的，因為灰塵可以減少並且膜厚可以均勻。基於In-Ga-Zn-O的非單晶膜被形成為具有5nm至200nm的厚度。在本實施例中，作為氧化物半導體膜，透過濺射法使用基於In-Ga-Zn-O的氧化物半導體靶材形成厚度為20nm的基於In-Ga-Zn-O的非單晶膜。作為氧化物半導體靶材材料，可以使用諸如 In：Ga：ZnO=1：1：1或In：Ga：ZnO=1：1：4的靶材材料。
注意，本實施例中的抗蝕劑遮罩482a和482b都是具有凹部或凸部的抗蝕劑遮罩。換言之，每個抗蝕劑遮罩還可以被稱為包括厚度不同的多個區域(這裏是兩個區域)的抗蝕劑遮罩。對於抗蝕劑遮罩482a和482b，將厚區域稱為抗蝕劑遮罩482a和482b的凸部，而將薄區域稱為抗蝕劑遮罩482a和482b的凹部。
在抗蝕劑遮罩482a和482b中，凸部形成於其中源極電極層和汲極電極層在抗蝕劑遮罩482a和482b中的每一個的下方形成的部分中，且凹部形成於其中通道形成區隨後在抗蝕劑遮罩482a和482b中的每一個的下方形成的部分中。
抗蝕劑遮罩482a和482b中的每一個可以使用多色調遮罩形成。多色調遮罩是能夠利用多級光強曝光的遮罩，典型地利用三級光強進行曝光以提供曝光區域、半曝光區域和未曝光區域。當使用多色調遮罩時，一次曝光和顯影製程允許形成具有多種厚度(典型地，兩種厚度)的抗蝕劑遮罩。因此，利用多色調遮罩，可以減少光遮罩的數目。
透過使用多色調遮罩進行曝光並顯影，可以形成都包括具有不同厚度的區域的抗蝕劑遮罩482a和482b。注意，不限制於此，抗蝕劑遮罩482a和482b可以不使用多色調遮罩地形成。
接下來，使抗蝕劑遮罩482a和482b後退(縮小)以 形成抗蝕劑遮罩487a和抗蝕劑遮罩487b。為了使抗蝕劑遮罩後退(縮小)，可以進行使用氧電漿的灰化等。使得抗蝕劑遮罩後退(縮小)以部分地暴露氧化物半導體層462和472。
接著，使用抗蝕劑遮罩487a和487b進行選擇性蝕刻，由此形成低電阻源極區446a、低電阻汲極區446b以及源極電極層447a和汲極電極層447b(參見圖39D)。
注意，如圖39D所示，使用以使得抗蝕劑遮罩482a和482b後退(縮小)的方式形成的抗蝕劑遮罩487a和487b進行蝕刻，由此氧化物半導體層462的端部延伸超過低電阻源極區446a和低電阻汲極區446b的端部，而氧化物半導體層472的端部延伸超過源極電極層447a和汲極電極層447b的端部。
注意，可以適當地設置此時的蝕刻步驟的蝕刻條件以保留下氧化物半導體層462和下氧化物半導體層472。例如，可以控制蝕刻時間。
較佳地，氧化物半導體層462和472以及氧化物導電層442和444使用具有高蝕刻選擇比的材料形成。例如，包含Sn的金屬氧化物材料(例如，SnZnOx(x>0)，SnGaZnOx(x>0)等)用作為用於形成氧化物半導體層的材料，而基於Al-Zn-O的材料、基於Al-Zn-O-N的材料、基於Zn-O的材料等可以用作為用於氧化物導電層的材料。上述包含鋅氧化物作為其主要成分的材料可以使用例如鹼性溶液進行蝕刻。在使用諸如基於Al-Zn-O的材料或 基於Al-Zn-O-N的材料的含鋁材料的情況下，較佳使用在去除用於蝕刻的抗蝕劑遮罩時不一起去除氧化物導電層的方法去除抗蝕劑遮罩。例如，透過採用乾式蝕刻，可以去除抗蝕劑遮罩而不去除氧化物導電層。
接著，去除抗蝕劑遮罩487a和487b，然後形成與氧化物半導體層462和472部分地接觸的氧化物絕緣層466。
氧化物絕緣層466的厚度為至少1nm或更多，並且可以使用諸如濺射法的方法適當地形成氧化物絕緣層466，該方法是一種防止諸如水或氫的雜質進入氧化物絕緣層466的方法。在本實施例中，使用濺射法形成厚度為300nm的氧化矽膜作為氧化物絕緣層466。成膜中的基板溫度可以高於或等於室溫且小於等於300℃，在本實施例中設定為100℃。氧化矽膜可以在稀有氣體(典型地為氬氣)氛圍、氧氣氛圍或包括稀有氣體(典型地為氬氣)和氧的氛圍下透過濺射法形成。氧化矽靶材或矽靶材可以被使用作為靶材。例如，可以在包含氧氣和氮氣的氛圍下透過濺射法使用矽靶材形成氧化矽膜。與氧化物半導體層462和472部分地接觸的氧化物絕緣層466不包含諸如水分、氫離子和OH-的雜質，並且使用防止這些雜質從外部進入的無機絕緣膜形成。典型地，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等形成氧化物絕緣層466。使用摻雜有硼的矽靶材材料形成氧化矽膜，並使用該氧化矽膜形成氧化物絕緣層466，由此可以抑制雜質(諸如水 分、氫離子和OH-)的進入。
接著，在惰性氣體氛圍或氧氣氛圍下進行第二熱處理(較佳地在大於等於200℃且小於等於400℃的溫度下，例如大於等於250℃且小於等於350℃)。例如，第二熱處理在氮氣氛圍下在250℃的溫度下進行1小時。當進行第二熱處理時，加熱與氧化物絕緣層466部分地接觸的氧化物半導體層462和472。
透過上述製程，減小氧化物半導體層462和472的電阻，並且使氧化物半導體層462和472的一部分選擇性地處於氧過量狀態。作為結果，與閘極電極層461重疊的通道形成區463為i型。與閘極電極層471相重疊的通道形成區473為i型。在與低電阻源極區446a重疊的氧化物半導體層462的一部分中以自對準方式形成高電阻源極區464a。在低電阻汲極區446b重疊的氧化物半導體層462的一部分中以自對準方式形成高電阻汲極區464b。在與源極電極層447a相重疊的氧化物半導體層472的一部分中以自對準方式形成高電阻源極區474a。在與汲極電極層447b重疊的氧化物半導體層472的一部分中以自對準方式形成高電阻汲極區474b(參見圖39E)。
注意，透過在與低電阻源極區446a(和低電阻汲極區446b)重疊的氧化物半導體層462的部分中形成高電阻汲極區464b(或高電阻源極區464a)，可以提供驅動電路的可靠性。具體地，當形成高電阻汲極區464b時，電晶體可以具有電導率從汲極電極層465b到高電阻汲極 區464b和通道形成區463逐漸改變的結構。因此，在汲極電極層電連接至用於供應高功率源電位VDD的佈線時使電晶體操作的情況下，高電阻汲極區用作為緩衝區，由此即使在閘極電極層461與汲極電極層465b之間施加高電場時也不發生電場的局部集中，這導致電晶體的耐受電壓的提高。
在與低電阻源極區446a(和低電阻汲極區446b)相重疊的氧化物半導體層462中形成高電阻汲極區464b(或高電阻源極區464a)，由此可以減小驅動電路中的電晶體的洩漏電流。
注意，透過在與汲極電極層447b(和源極電極層447a)相重疊的氧化物半導體層472的部分中形成高電阻汲極區474b(或高電阻源極區474a)，可以提高像素的可靠性。具體地，當形成高電阻汲極區474b時，電晶體可以具有電導率從汲極電極層447b到高電阻汲極區474b和通道形成區473逐漸改變的結構。因此，在汲極電極層447b電連接至用於供應高功率源電位VDD的佈線時操作的情況下，高電阻汲極區474b用作為緩衝區，由此即使在閘極電極層471與汲極電極層447b之間施加高電場時也不發生電池的局部集中，這導致電晶體的耐受電壓的提高。
當在與汲極電極層447b(和源極電極層447a)重疊的氧化物半導體層472中形成高電阻汲極區474b(或高電阻源極區474a)，可以減小像素中的電晶體的洩漏電 流。
注意，在本實施例的半導體裝置中，可以在氧化物絕緣層466上設置保護絕緣層。在本實施例中，當設置保護絕緣層時，透過RF濺射法形成氮化矽膜。RF濺射法具有生產率的優勢；因而較佳該方法作為保護絕緣層的成膜方法。例如，使用無機絕緣膜形成不包含諸如水分、氫離子和OH-的雜質的該保護絕緣層，該無機絕緣膜防止這些雜質從外部進入。可以使用氮化矽膜、氮化鋁膜、氧氮化矽膜、氮氧化鋁膜等形成保護絕緣層。不言而喻，保護絕緣層是透光絕緣層。
接著，進行第三光刻製程，並形成抗蝕劑遮罩。當蝕刻氧化物絕緣層466時，形成暴露低電阻源極區446a的一部分的區域428、暴露低電阻汲極區446b的一部分的區域429、和到達汲極電極層447b的接觸孔437，由此氧化物絕緣層466與氧化物半導體層462的上表面以及低電阻源極區446a和低電阻汲極區446b的週邊和側表面相接觸(參見圖40A)。注意，這裏的抗蝕劑遮罩可以透過噴墨法來以形成。當透過噴墨法來形成抗蝕劑遮罩時，不使用光遮罩，因此可以減少製造成本。
接著，在去除抗蝕劑遮罩之後，至少在被暴露的低電阻源極區446a、被暴露的低電阻汲極區446b以及在氧化物絕緣層466上形成導電膜。進行第四光刻製程以在該導電膜上形成抗蝕劑遮罩491a和491b，並選擇性地蝕刻該導電膜，由此形成源極電極層405a和汲極電極層405b (參見圖40B)。
作為用於形成源極電極層405a和汲極電極層405b的導電膜的材料，可以給出選自Al、Cr、Cu、Ta、Ti、Mo和W中的元素，包含這些元素中的任一種作為其成分的合金，包含這些元素中的任何元素組合的合金等。
作為導電膜，較佳使用其中依序堆疊鈦膜、鋁膜和鈦膜的三層疊膜；或者其中依序堆疊鉬膜、鋁膜和鉬膜的三層疊膜。不言而喻，單層膜、雙層膜、四或更多層膜可以被用於導電膜。當使用鈦膜、鋁膜和鈦膜的堆疊導電膜作為導電膜時，可以透過使用氯氣的乾式蝕刻方法進行蝕刻。
接著，在氧化物絕緣層466上形成平坦化絕緣層454。作為平坦化絕緣層454，可以使用具有耐熱性的有機材料，諸如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂。除了這些有機材料之外，也可以使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等作為平坦化絕緣層454。注意，平坦化絕緣層454可以透過堆疊使用這些材料形成的多個絕緣膜來予以形成。
對形成平坦化絕緣層454的方法沒有特別限制，並且取決於材料可以透過諸如濺射法、SOG法、旋塗、浸塗、噴塗或液滴排放法(例如，噴墨法、絲網印刷、膠版印刷等)的方法，或者諸如刮刀、輥塗機、幕塗機或刮刀塗布機的工具(裝置)，形成平坦化絕緣層454。
然後，進行第五光刻製程。形成抗蝕劑遮罩，並蝕刻平坦化絕緣層454以形成到達汲極電極層447b的接觸孔494(參見圖40C)。此外，透過該蝕刻形成到達閘極電極層461和471的接觸孔。用於形成到達汲極電極層447b的接觸孔的抗蝕劑遮罩可以透過噴墨法形成。當透過噴墨法來形成抗蝕劑遮罩時，不使用光遮罩；因此可以減少製造成本。
接著，去除抗蝕劑遮罩，然後形成透光導電膜。例如，透過濺射法、真空蒸鍍法等沈積氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2，簡寫為ITO)等，由此形成該透光導電膜。作為該透光導電膜，可以使用含氮的基於Al-Zn-O的非單晶膜，即，基於Al-Zn-O-N的非單晶膜、基於Zn-O-N的非單晶膜和基於Sn-Zn-O-N的非單晶膜。注意，基於Al-Zn-O-N的非單晶膜中的鋅的相對比例(原子百分比)小於等於47%(原子百分比)且大於基於Al-Zn-O-N的非單晶膜中的鋁的相對比例(原子百分比)。基於Al-Zn-O-N的非單晶膜中的鋁的相對比例(原子百分比)大於基於Al-Zn-O-N的非單晶膜中的氮的相對比例(原子百分比)。利用基於鹽酸的溶液進行具有上述材料的膜的蝕刻處理。但是，由於在蝕刻ITO膜時特別趨向於產生殘留物，因此可以使用氧化銦-氧化鋅(In2O3-ZnO)合金以改進蝕刻加工性。
接著，進行第六光刻製程，並形成抗蝕劑遮罩。然後，透過蝕刻來去除透光導電膜的多餘部分並去除抗蝕劑 遮罩，由此形成像素電極層477和導電層467(參見圖40D)。
透過上述製程，可以利用六個遮罩在一個基板上分別在驅動電路和像素部中單獨地形成薄膜電晶體460和470。驅動電路中的薄膜電晶體460包括氧化物半導體層462，氧化物半導體層462具有高電阻源極區464a、高電阻汲極區464b和通道形成區463。像素中的薄膜電晶體470包括氧化物半導體層472，氧化物半導體層472具有高電阻源極區474a、高電阻汲極區474b和通道形成區473。即使將高電場施加到薄膜電晶體460和470時，高電阻源極區464a、高電阻汲極區464b、高電阻源極區474a和高電阻汲極區474b用作為緩衝區，由此不施加局部電場集中，並提高了電晶體的耐受電壓。
透過圖39A至圖39E以及圖40A至圖40D例示的製造半導體裝置的方法，閘極絕緣層452用作為電媒體，並且使用電容器佈線和電容器電極形成的儲存電容器也可以形成在與薄膜電晶體460和470相同的基板上。透過在與各自像素對應的矩陣中佈置薄膜電晶體470和儲存電容器以形成像素部，並且在該像素部的週邊處佈置具有薄膜電晶體460的驅動電路，由此可以獲得用於製造主動矩陣顯示裝置的基板之一。
注意，像素電極層477透過形成於平坦化絕緣層454中的接觸孔494和形成於氧化物絕緣層466中的接觸孔437電連接至電容器電極層。注意，可以使用與源極電極 層447a和汲極電極層447b相同的材料並在相同的步驟中形成電容器電極層。
此外，當在與氧化物半導體層462的通道形成區463相重疊的部分中設置導電層467時，在用以檢查薄膜電晶體的可靠性的偏壓-溫度應力測試(以下稱為BT測試)中，可以減少BT測試前後的薄膜電晶體460的閾值電壓的偏移量。導電層467可以具有與閘極電極層461相同或不同的電位，並且可以用作為閘極電極層。導電層467可以處於GND狀態、施加0V電位的狀態、或浮置狀態。
可以透過噴墨法來形成用以形成導電層467和像素電極層477的抗蝕劑遮罩。當透過噴墨法來形成抗蝕劑遮罩時，不使用光遮罩，可以減少製造成本。
(第五實施例)
在本實施例中，圖41A至圖41C例示了第一熱處理不同於第四實施例的第一熱處理的實例。由於本實施例中描述的製程僅部分與圖39A至圖39E以及圖40A至圖40C的製程不同，因此，在圖41A至圖41C中對與圖39A至圖39E以及圖40A至圖40C相同的部分使用相同的附圖標記，並將省略相同部分的詳細描述。
圖41A至圖41C是例示兩個薄膜電晶體的製造程序的剖面圖。
首先，根據第四實施例，在具有絕緣表面的基板450上形成閘極電極層461和471。
接著，在閘極電極層461和471上形成閘極絕緣層452。
然後，在閘極絕緣層452形成厚度大於等於2nm且小於等於200nm的氧化物半導體膜480(參見圖41A)。注意，一直到此階段的製程與第四實施例的製程相同，並且圖41A對應於圖39A。
接著，在惰性氣體氛圍下或在減小的壓力下使氧化物半導體膜480經受脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度大於等於350℃且小於等於基板應變點，較佳大於等於400℃。這裏，基板被引入電爐(該電爐是熱處理設備之一)，在氮氣氛圍下對氧化物半導體膜480進行熱處理，於是在氧化物半導體膜480不被暴露到空氣的情況下防止了水或氫進入氧化物半導體膜480。因而，氧化物半導體膜480被變為氧缺乏半導體膜。因此，氧化物半導體膜480的電阻減小，即，氧化物半導體膜480變為n型半導體膜(例如，n-型半導體膜)。之後，將高純氧氣、高純N2O氣體或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)引入相同的爐並進行冷卻。較佳地，氧氣或N2O氣體中不包含水分、氫等。或者，較佳地，引入熱處理設備的氧氣或N2O氣體的純度為6N(99.9999%)或更高，更較佳為7N(99.99999%)或更高(即，氧氣或N2O氣體的雜質濃度較佳為1ppm或更低，更較佳為0.1ppm或更低)。
並且，在用於脫水或脫氫的第一熱處理之後，可以在 氧氣氛圍、N2O氣體氛圍或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)氛圍下，在200℃至400℃(較佳200℃至300℃)下，進行熱處理。
透過上述製程，使得整個氧化物半導體層處於氧過量狀態並增大電阻，亦即，具有i型，由此形成氧化物半導體膜496(參見圖41B)。作為結果，可以提高要在隨後形成的薄膜電晶體的可靠性。
氧化物半導體膜可以在惰性氣體氛圍下被脫水或脫氫，然後可以在惰性氣體氛圍下冷卻。可以透過光刻製程形成抗蝕劑遮罩，並可以使用該抗蝕劑遮罩選擇性蝕刻氧化物半導體膜496。可以形成氧化物半導體層，該氧化物半導體層是島狀氧化物半導體層。然後，可以在氧氣氛圍、N2O氣體氛圍或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)氛圍下，在大於等於200℃且小於等於400℃(較佳大於等於200℃且小於等於300℃)下，進行熱處理。
或者，在形成氧化物半導體膜480之前，可以在惰性氣體氛圍(氮、氦、氖、氬等)、氧氣氛圍或超乾空氣(露點小於等於-40℃，較佳小於等於-60℃)氛圍下(在大於等於400℃且小於基板的應變點的溫度下)進行熱處理，並可以去除閘極絕緣層中包含的諸如氫和水的雜質。
以與第四實施例的圖39A至圖39E以及圖40A至圖40C相似的方式，形成氧化物半導體層497和氧化物半導體層498。形成與氧化物半導體層497接觸的低電阻源極 區446a和低電阻汲極區446b。形成與氧化物半導體層497的部分以及低電阻源極區446a和低電阻汲極區446b的週邊和側表面接觸的氧化物絕緣層466。另一方面，在像素部，將作為透光導電層的源極電極層447a和汲極電極層447b形成為與氧化物半導體層498接觸。形成與氧化物半導體層498的部分接觸的氧化物絕緣層466。
接著，在惰性氣體氛圍或氧氣氛圍下進行第二熱處理(較佳地在大於等於200℃且小於等於400℃的溫度下，例如大於等於250℃且小於等於350℃)。第二熱處理的條件可以與第四實施例描述的製造半導體裝置的方法的第二熱處理的條件相同。例如，第二熱處理在氮氣氛圍下在250℃的溫度下進行1小時。
接著，低電阻源極區446a和低電阻汲極區446b的部分被暴露出，並在氧化物絕緣層466中形成到達汲極電極層447b的接觸孔。在氧化物絕緣層466上形成導電膜，並選擇性蝕刻該導電膜以形成與低電阻源極區446a接觸的源極電極層465a和與低電阻汲極區446b接觸的汲極電極層465b。與氧化物絕緣層466接觸地形成平坦化絕緣層454，並在平坦化絕緣層454中形成到達汲極電極層447b的接觸孔。在該接觸孔和平坦化絕緣層454上形成透光導電膜。選擇性蝕刻該透光導電膜以形成導電層467和電連接至汲極電極層447b的像素電極層477(參見圖41C)。
透過上述步驟，可以利用六個遮罩在一個基板上分別 在驅動電路和像素部中單獨地形成薄膜電晶體492和493，在薄膜電晶體492和493中的每一個具有完全本徵的氧化物半導體層。驅動電路的薄膜電晶體492包括完全本徵的氧化物半導體層497。像素的薄膜電晶體493包括完全本徵的氧化物半導體層498。
閘極絕緣層452用作為電媒體，並且在與薄膜電晶體492和493相同的基板上還可以形成使用電容器佈線和電容器電極形成的儲存電容器。在與各自像素對應的矩陣中佈置薄膜電晶體493和儲存電容器以形成像素部，並且在該像素部的週邊處佈置具有薄膜電晶體492的驅動電路，由此可以獲得用於製造主動矩陣顯示裝置的基板之一。
此外，當在與氧化物半導體層497的通道形成區相重疊的部分中設置導電層467時，在BT測試中，可以減少BT測試前後的薄膜電晶體492的閾值電壓的偏移量。導電層467可以具有與閘極電極層461相同或不同的電位，並且可以用作為閘極電極層。導電層467可以處於GND狀態、施加0V電位的狀態、或浮置狀態。
(第六實施例)
將參照圖43A1、圖43A2、圖43B和圖43C以及圖44A至圖44C描述與第一實施例不同的半導體裝置及製造該半導體裝置的方法。
在圖43A1、圖43A2、圖43B和圖43C中例示的半導體裝置的驅動電路中，與薄膜電晶體的源極電極、汲極電 極和通道形成區相重疊的導電層的結構與圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置不同。因此，對於與圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置的相同部分，可以適當地採用圖1A1、圖1A2、圖1B和圖1C例示的半導體裝置的描述，並在此省略。
圖43A1是設置於驅動電路中的薄膜電晶體440的平面圖。圖43A2是設置於像素中的薄膜電晶體420的平面圖。圖43B是例示沿圖43A1的線C5-C6所取出的剖面結構和沿圖43A2的線D5-D6所取出的剖面結構的剖面圖。圖43C是例示沿圖43A1的線C7-C8所取出的剖面結構和沿圖43A2的線D7-D8所取出的剖面結構的剖面圖。
以與圖1A1、圖1A2、圖1B和圖1C相似的方式，設置於驅動電路中的薄膜電晶體440在具有絕緣表面的基板400上包括：閘極電極層411；閘極絕緣層402；氧化物半導體層412，其至少包括通道形成區413、高電阻源極區414a和高電阻汲極區414b；低電阻源極區408a；低電阻汲極區408b；以及源極電極層405a和汲極電極層405b。此外，薄膜電晶體440設置有氧化物絕緣層416，氧化物絕緣層416與低電阻源極區408a和低電阻汲極區408b的週邊和側表面相接觸，並與氧化物半導體層的一部分相接觸。
注意，高電阻源極區414a以自對準的方式與低電阻源極區408a的下表面接觸地形成。高電阻汲極區414b以自對準的方式與低電阻汲極區408b的下表面接觸地形 成。此外，通道形成區413與氧化物絕緣層416相接觸，並且與高電阻源極區414a和高電阻汲極區414b相比而被使用作為高電阻區域(i型區域)。
注意，圖43A1、圖43A2、圖43B和圖43C中例示的半導體裝置在薄膜電晶體的氧化物半導體層中具有高電阻源極區和高電阻汲極區；但是，結構並不限於此，並且整個氧化物半導體層可以是沒有高電阻源極區和高電阻汲極區的高電阻區域(i型區域)。
源極電極層405a與低電阻源極區408a接觸，而汲極電極層405b與低電阻汲極區408b接觸。
在圖43A1、圖43A2、圖43B和圖43C中例示的驅動電路中的通道形成區413上，設置與通道形成區413相重疊的導電層405c。導電層405c電連接至閘極電極層411以具有相同電位，由此可以從設置在閘極電極層411與導電層405c之間的氧化物半導體層412的上方和下方施加閘極電壓。當閘極電極層411和導電層405c具有不同電位時，例如，閘極電極層411的電位或導電層405c的電位是預定電位、GND電位或0V，可以控制TFT的電特性，例如閾值電壓。
源極電極層405a和汲極電極層405b以及導電層405c可以使用相同材料形成，例如，較佳使用金屬材料。
在導電層405c、源極電極層405a和汲極電極層405b、以及氧化物絕緣層416之上為驅動電路設置平坦化絕緣層404。
設置於像素中的薄膜電晶體420的結構與圖1A1、圖1A2、圖1B和圖1C中例示的半導體裝置的結構相同；因此，此處使用圖1A1、圖1A2、圖1B和圖1C中例示的半導體裝置的描述，並省略描述。
注意，在圖43A1、圖43A2、圖43B和圖43C例示的半導體裝置中，作為一個例子，薄膜電晶體440的通道長度與薄膜電晶體420的通道長度相同；但是，本發明不限於此。例如，由於驅動電路中的薄膜電晶體要求比像素部中的薄膜電晶體的更高操作速度，因此薄膜電晶體440的通道長度可以比薄膜電晶體420的通道長度小。此時，例如，薄膜電晶體440的通道長度較佳為約1μm至5μm，而薄膜電晶體420的通道長度較佳為約5μm至20μm。
如上所述，圖43A1、圖43A2、圖43B和圖43C例示的半導體裝置包括位於一個基板上的具有第一薄膜電晶體的驅動電路和具有第二薄膜電晶體的像素部。第二薄膜電晶體使用透光材料形成，且第一薄膜電晶體使用電阻比該透光材料低的材料形成。因此，可以提高像素部中的孔徑比，並且可以提高驅動電路的操作速度。當在一個基板上設置驅動電路和像素部時，可以減少將驅動電路和像素部彼此電連接的佈線的數目，並且可以縮短該佈線的總長度；因此，可以減小半導體裝置的尺寸和成本。
圖43A1、圖43A2、圖43B和圖43C例示的半導體裝置具有如下結構：氧化物絕緣層與氧化物半導體層的部分和氧化物導電層的週邊和側表面接觸，其中該氧化物導電 層與源極電極層和汲極電極層接觸。在這種結構下，當在薄膜電晶體的週邊具有由與閘極電極層相同的層形成的佈線中間隔著絕緣層與由與源極電極層和汲極電極層相同的層形成的佈線交叉的部分時，由與閘極電極層相同的層形成的佈線與由與源極電極層和汲極電極層相同的層形成的佈線之間的間距可以被增大，因此可以減小寄生電容。
對於圖43A1、圖43A2、圖43B和圖43C例示的半導體裝置的驅動電路中的薄膜電晶體，低電阻源極區和低電阻汲極區被設置於源極電極層和汲極電極層與形成通道形成區的氧化物半導體層之間。當設置低電阻源極區和低電阻汲極區時，可以提高週邊電路(驅動電路)的頻率特性。與金屬電極層和氧化物半導體層之間的接觸相比，金屬電極層與低電阻源極區和低電阻汲極區之間的接觸可以降低接觸電阻。使用鉬的電極層(例如鉬層、鋁層和鉬層的疊層)具有與氧化物半導體層的高接觸電阻，因為與鈦相比，鉬難以被氧化，並且從氧化物半導體層的提取氧的操作弱，鉬層與氧化物半導體層之間的接觸介面不變為n型。而當低電阻源極區和低電阻汲極區被置於氧化物半導體層與源極電極層和汲極電極層之間時，可以降低接觸電阻，這可以改進週邊電路(驅動電路)的頻率特性。此外，當設置低電阻源極區和低電阻汲極區時，在蝕刻要用作為低電阻源極區和低電阻汲極區的層時確定薄膜電晶體的通道長度(L)；因此，可以進一步縮短通道長度。
對於圖43A1、圖43A2、圖43B和圖43C例示的半導 體裝置的驅動電路中的薄膜電晶體，可以設置中間隔著氧化物絕緣層與通道形成區相重疊的導電層，且該導電層係使用與源極電極層和汲極電極層相同的材料所形成；因此，可以控制薄膜電晶體的閾值電壓。由於導電層使用與驅動電路中的薄膜電晶體的源極電極層和汲極電極層相同的材料形成，可以減小佈線電阻。注意，導電層是與源極電極層和汲極電極層相同的層，因此，較佳地，將導電層設置為不與源極電極層和汲極電極層接觸。例如，中間隔著絕緣層在導電層上方設置另一導電層，該另一導電層透過設置於絕緣層中的接觸孔電連接至該導電層，由此可以引導(lead)該導電層。
以與第一實施例相似的方式，本實施例的半導體裝置具有薄膜電晶體，在該薄膜電晶體中設置兩個閘極絕緣層，並在氧化物絕緣層上方設置保護絕緣層。
以下參照圖44A至圖44C描述在一個基板上製造薄膜電晶體440和420的方法的實例。
首先，類似於第一實施例中描述的圖2A至圖2E和圖3A，在基板400上形成閘極電極層411和421，並在閘極電極層411和421上形成閘極絕緣層402。中間隔著閘極絕緣層402在閘極電極層411上方形成氧化物半導體層412，並且中間隔著閘極絕緣層402在閘極電極層421上方形成氧化物半導體層422。進行第一熱處理，並進行氧化物半導體層412和氧化物半導體層422的脫水或脫氫。使用氧化物半導體層412上方的氧化物導電層形成低電阻 源極區408a和低電阻汲極區408b。使用氧化物半導體層422上方的氧化物導電層形成源極電極層409a和汲極電極層409b。氧化物絕緣層416被形成為與氧化物半導體層412的部分接觸，與低電阻源極區408a和低電阻汲極區408b的週邊和側表面接觸，並與源極電極層409a和汲極電極層409b接觸，以及進行第二熱處理。去除氧化物絕緣層416的一部分，暴露低電阻源極區408a和低電阻汲極區408b的部分，並在氧化物絕緣層416中形成到達汲極電極層409b的接觸孔426。
在氧化物絕緣層416上方形成導電膜，並透過光刻製程形成抗蝕劑遮罩448a、抗蝕劑遮罩448b和抗蝕劑遮罩448c。使用抗蝕劑遮罩448a、抗蝕劑遮罩448b和抗蝕劑遮罩448c進行蝕刻以形成源極電極層405a、汲極電極層405b和導電層405c(參見圖44A)。
注意，對於此時的蝕刻步驟，較佳地，不蝕刻低電阻源極區408a、低電阻汲極區408b、源極電極層409a和汲極電極層409b、氧化物半導體層412和氧化物半導體層422，並可以適當地設置蝕刻條件以不蝕刻低電阻源極區408a、低電阻汲極區408b、源極電極層409a和汲極電極層409b、氧化物半導體層412和氧化物半導體層422。例如，可以控制蝕刻時間。
較佳地，使用具有高蝕刻選擇比的材料作為用於形成氧化物半導體層412和422的材料以及作為用於形成低電阻源極區408a、低電阻汲極區408b以及源極電極層409a 和汲極電極層409b的材料。例如，包含Sn的金屬氧化物材料(例如，SnZnOx(x>0)，SnGaZnOx(x>0)等)可以用作為用於形成氧化物半導體層的材料，基於Al-Zn-O的材料、基於Al-Zn-O-N的材料、基於Zn-O的材料等可以用作為用於形成氧化物導電層的材料。上述包含鋅氧化物作為其主要成分的材料可以使用例如鹼性溶液進行蝕刻。在使用諸如基於Al-Zn-O的材料或基於Al-Zn-O-N的材料的含鋁材料的情況下，較佳使用在去除用於蝕刻的抗蝕劑遮罩時不一起去除氧化物導電層的方法去除抗蝕劑遮罩。例如，透過採用乾式蝕刻，由此可以去除抗蝕劑遮罩而不去除氧化物導電層。
接著，去除抗蝕劑遮罩448a至448c，然後在源極電極層405a和汲極電極層405b、導電層405c以及氧化物絕緣層416上方形成平坦化絕緣層404。進行光刻製程，並形成抗蝕劑遮罩。蝕刻平坦化絕緣層404以形成到達汲極電極層409b的接觸孔441(參見圖44B)。
接著，去除抗蝕劑遮罩，然後形成透光導電膜。進行光刻製程，並形成抗蝕劑遮罩。透過蝕刻去除多餘部分以形成像素電極層427(參見圖44C)。
在圖44A至圖44C例示的本實施例的製造半導體裝置的方法中，可以使用一個遮罩形成低電阻源極區408a、低電阻汲極區408b、源極電極層409a和汲極電極層409b。
透過上述步驟，可以利用七個或八個遮罩在一個基板 上分別在驅動電路和像素部中單獨地形成薄膜電晶體440和420。驅動電路中的薄膜電晶體440包括氧化物半導體層412，氧化物半導體層412具有高電阻源極區414a、高電阻汲極區414b和通道形成區413。像素中的薄膜電晶體420包括氧化物半導體層422，氧化物半導體層422具有高電阻源極區424a、高電阻汲極區424b和通道形成區423。即使將高電場施加到薄膜電晶體440和420時，高電阻源極區414a、高電阻汲極區414b、高電阻源極區424a和高電阻汲極區424b用作為緩衝區，由此不施加局部電場集中，並且提高電晶體的耐受電壓。
在本實施例的製造半導體裝置的方法中，在驅動電路的薄膜電晶體中，可以在與源極電極層和汲極電極層相同的步驟中形成與半導體層的通道形成區相重疊的導電層。因而，可以不增加製造步驟數目地形成半導體裝置。
(第七實施例)
將參照圖45A1、圖45A2、圖45B和圖45C以及圖46A至圖46C描述與第六實施例不同的半導體裝置及製造該半導體裝置的方法。
在圖45A1、圖45A2、圖45B和圖45C中例示的半導體裝置的驅動電路中，與薄膜電晶體的源極電極、汲極電極和通道形成區相重疊的導電層的結構與第四實施例的圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置不同。因此，對於與圖38A1、圖38A2、圖38B和圖38C例 示的半導體裝置的相同部分，可以適當地採用圖38A1、圖38A2、圖38B和圖38C例示的半導體裝置的描述，並在此省略。
圖45A1是設置於驅動電路中的薄膜電晶體490的平面圖。圖45A2是設置於像素中的薄膜電晶體470的平面圖。圖45B是例示沿圖45A1的線G5-G6所取出的剖面結構和沿圖45A2的線H5-H6所取出的剖面結構的剖面圖。圖45C是例示沿圖45A1的線G7-G8所取出的剖面結構和沿圖45A2的線H7-H8所取出的剖面結構的剖面圖。
如在圖38A1、圖38A2、圖38B和圖38C中例示的，設置於驅動電路中的薄膜電晶體490在具有絕緣表面的基板450上包括：閘極電極層461；閘極絕緣層452；氧化物半導體層462，其至少包括通道形成區463、高電阻源極區464a和高電阻汲極區464b；低電阻源極區446a；低電阻汲極區446b；源極電極層495a和汲極電極層495b。此外，薄膜電晶體490設置有保護絕緣層453，保護絕緣層453與低電阻源極區446a和低電阻汲極區446b的週邊和側表面接觸，並與氧化物半導體層462的一部分接觸。
高電阻源極區464a以自對準的方式與低電阻源極區446a的下表面接觸地形成。高電阻汲極區464b以自對準的方式與低電阻汲極區446b的下表面接觸地形成。此外，通道形成區463與保護絕緣層453相接觸，並且與高電阻源極區464a和高電阻汲極區464b相比而被使用作為高電阻區域(i型區域)。
注意，圖45A1、圖45A2、圖45B和圖45C中例示的半導體裝置在薄膜電晶體的氧化物半導體層中具有高電阻源極區和高電阻汲極區；但是，結構並不限於此，並且整個氧化物半導體層可以是沒有高電阻源極區和高電阻汲極區的高電阻區域(i型區域)。
源極電極層495a與低電阻源極區446a接觸，而汲極電極層495b與低電阻汲極區446b接觸。
在圖45A1、圖45A2、圖45B和圖45C中例示的驅動電路中的通道形成區463上，設置與通道形成區463相重疊的導電層495c。導電層495c電連接至閘極電極層461以具有相同電位，由此可以從設置在閘極電極層461與導電層495c之間的氧化物半導體層462的上方和下方施加閘極電壓。當閘極電極層461和導電層495c具有不同電位時，例如，閘極電極層461的電位或導電層495c的電位是預定電位、GND電位或0V，可以控制TFT的電特性，例如閾值電壓。
源極電極層495a和汲極電極層495b以及導電層495c可以使用相同材料形成，例如，較佳使用金屬材料。
在導電層495c、源極電極層495a和汲極電極層495b、以及氧化物絕緣層466之上為驅動電路設置平坦化絕緣層454。
圖45A2是設置有像素中的薄膜電晶體470的平面圖。薄膜電晶體470的結構與圖38A1、圖38A2、圖38B和圖38C中例示的半導體裝置的結構相同；因此，此處使 用圖38A1、圖38A2、圖38B和圖38C中例示的半導體裝置的描述，並省略描述。
注意，在圖45A1、圖45A2、圖45B和圖45C例示的半導體裝置中，作為一個例子，薄膜電晶體490的通道長度與薄膜電晶體470的通道長度相同；但是，本發明不限於此。例如，由於驅動電路中的薄膜電晶體要求比像素部中的薄膜電晶體的更高操作速度，因此薄膜電晶體490的通道長度可以比薄膜電晶體470的通道長度小。在這種情況下，例如，薄膜電晶體490的通道長度較佳為約1μm至5μm，而薄膜電晶體470的通道長度較佳為約5μm至20μm。
如上所述，圖45A1、圖45A2、圖45B和圖45C例示的半導體裝置包括位於一個基板上的具有第一薄膜電晶體的驅動電路和具有第二薄膜電晶體的像素部。第二薄膜電晶體使用透光材料形成，且第一薄膜電晶體使用電阻比該透光材料低的材料形成。因此，可以提高像素部中的孔徑比，並且可以提高驅動電路的操作速度。當在一個基板上設置驅動電路和像素部時，可以減少將驅動電路和像素部彼此電連接的佈線的數目，並且可以縮短該佈線的總長度；因此，可以減小半導體裝置的尺寸和成本。
在圖45A1、圖45A2、圖45B和圖45C例示的半導體裝置中，第一薄膜電晶體的氧化物半導體層的端部延伸超過低電阻源極區和低電阻汲極區的端部，並且第二薄膜電晶體的氧化物半導體層的端部延伸超過源極電極層和汲極 電極層的端部。
對於圖45A1、圖45A2、圖45B和圖45C例示的半導體裝置的驅動電路中的薄膜電晶體，低電阻源極區和低電阻汲極區被設置於源極電極層和汲極電極層與形成通道形成區的氧化物半導體層之間。當設置低電阻源極區和低電阻汲極區時，可以提高週邊電路(驅動電路)的頻率特性。與金屬電極層和氧化物半導體層之間的接觸相比，金屬電極層與低電阻源極區和低電阻汲極區之間的接觸可以降低接觸電阻。使用鉬的電極層(例如鉬層、鋁層和鉬層的疊層)具有與氧化物半導體層的高接觸電阻，因為與鈦相比，鉬難以被氧化，並且從氧化物半導體層的提取氧的操作弱，鉬層與氧化物半導體層之間的接觸介面不變為n型。而當低電阻源極區和低電阻汲極區被置於氧化物半導體層與源極電極層和汲極電極層之間時，可以降低接觸電阻，並可以改進週邊電路(驅動電路)的頻率特性。此外，當設置低電阻源極區和低電阻汲極區時，在蝕刻要被使用作為低電阻源極區和低電阻汲極區的層時確定薄膜電晶體的通道長度(L)；因此，可以進一步縮短通道長度。
圖45A1、圖45A2、圖45B和圖45C例示的半導體裝置具有如下結構：氧化物絕緣層與氧化物半導體層的部分和氧化物導電層的週邊和側表面接觸，其中該氧化物導電層與源極電極層和汲極電極層接觸。在這種結構下，當在薄膜電晶體的週邊具有由與閘極電極層相同的層形成的佈 線中間隔著絕緣層與由與源極電極層和汲極電極層相同的層形成的佈線交叉的部分時，由與閘極電極層相同的層形成的佈線與由與源極電極層和汲極電極層相同的層形成的佈線之間的間距可以被增大，因此可以減小寄生電容。
對於圖45A1、圖45A2、圖45B和圖45C例示的半導體裝置的驅動電路中的薄膜電晶體，可以設置中間隔著氧化物絕緣層與通道形成區重疊的導電層，且該導電層使用與源極電極層和汲極電極層相同的材料形成；因此，可以控制薄膜電晶體的閾值電壓。由於導電層使用與驅動電路中的薄膜電晶體的源極電極層和汲極電極層相同的材料形成，可以減小佈線電阻。
以與第四實施例相似的方式，本實施例的半導體裝置具有薄膜電晶體，在該薄膜電晶體中設置兩個閘極絕緣層，並在氧化物絕緣層上方設置保護絕緣層。
以下參照圖46A至圖46C描述在一個基板上製造薄膜電晶體490和470的方法的實例。
首先，類似於第四實施例的圖39A至圖39E和圖40A，在基板450上形成閘極電極層461和471，並在閘極電極層461和471上形成閘極絕緣層452。在閘極絕緣層452上方形成氧化物半導體膜480，並進行第一熱處理。進行氧化物半導體膜的脫水或脫氫，由此獲得氧化物半導體膜481。在氧化物半導體膜481上方形成氧化物導電膜，並使用多色調遮罩形成抗蝕劑遮罩482a和482b。使用抗蝕劑遮罩482a和482b蝕刻氧化物半導體膜481和 該氧化物導電膜，由此中間隔著閘極絕緣層452在閘極電極層461上方形成氧化物半導體層462，並且中間隔著閘極絕緣層452在閘極電極層471上方形成氧化物半導體層472。去除抗蝕劑遮罩482a和482b，並使用氧化物半導體層462上方的氧化物導電層形成低電阻源極區446a和低電阻汲極區446b，使用氧化物半導體層472上方的氧化物導電層形成源極電極層447a和汲極電極層447b。氧化物絕緣層466被形成為與氧化物半導體層的部分接觸，與低電阻源極區446a和低電阻汲極區446b的週邊和側表面接觸，並與源極電極層447a和汲極電極層447b接觸。進行第二熱處理，並去除氧化物絕緣層466的一部分。暴露低電阻源極區446a和低電阻汲極區446b的部分，並在氧化物絕緣層466中形成到達汲極電極層447b的接觸孔437。
在氧化物絕緣層466上方形成導電膜，並透過光刻製程以形成抗蝕劑遮罩455a、抗蝕劑遮罩455b和抗蝕劑遮罩455c。進行選擇性蝕刻以形成源極電極層495a、汲極電極層495b和導電層495c(參見圖46A)。
注意，對於此時的蝕刻步驟，較佳地，不蝕刻作為下層的低電阻源極區446a和低電阻汲極區446b、源極電極層447a和汲極電極層447b、以及氧化物半導體層462和氧化物半導體層472，並可以適當地設置蝕刻條件以不蝕刻低電阻源極區446a、低電阻汲極區446b、源極電極層447a和汲極電極層447b、以及氧化物半導體層462和氧 化物半導體層472。例如，可以控制蝕刻時間。
較佳地，使用具有高蝕刻選擇比的材料作為用於形成氧化物半導體層462和472的材料以及作為用於形成低電阻源極區446a、低電阻汲極區446b以及源極電極層447a和汲極電極層447b的材料。例如，包含Sn的金屬氧化物材料(例如，SnZnOx或SnGaZnOx)可以被使用作為用於形成氧化物半導體層的材料，基於Al-Zn-O的材料、基於Al-Zn-O-N的材料、基於Zn-O的材料等可以被使用作為用於形成氧化物導電層的材料。上述包含鋅氧化物作為其主要成分的材料可以使用例如鹼性溶液進行蝕刻。在使用諸如基於Al-Zn-O的材料或基於Al-Zn-O-N的材料的含鋁材料的情況下，較佳使用在去除用於蝕刻的抗蝕劑遮罩時不一起去除氧化物導電層的方法去除抗蝕劑遮罩。例如，透過採用乾式蝕刻，由此可以去除抗蝕劑遮罩而不去除氧化物導電層。
接著，去除抗蝕劑遮罩455a至455c，然後在源極電極層495a和汲極電極層495b、導電層495c以及氧化物絕緣層466上方形成平坦化絕緣層454。進行光刻製程，並形成抗蝕劑遮罩。蝕刻平坦化絕緣層454以形成到達汲極電極層447b的接觸孔494(參見圖46B)。
接著，去除抗蝕劑遮罩，然後形成透光導電膜。進行光刻製程，並形成抗蝕劑遮罩。透過蝕刻來去除多餘部分以形成像素電極層477。
透過上述製程，可以利用六個遮罩在一個基板上分別 在驅動電路和像素部中單獨地形成薄膜電晶體490和470，並且與第六實施例描述的製造程序相比可以減少遮罩的數目。驅動電路中的薄膜電晶體490包括氧化物半導體層462，氧化物半導體層462具有高電阻源極區464a、高電阻汲極區464b和通道形成區463。像素中的薄膜電晶體470包括氧化物半導體層472，氧化物半導體層472具有高電阻源極區474a、高電阻汲極區474b和通道形成區473。即使將高電場施加到薄膜電晶體490和470時，高電阻源極區464a、高電阻汲極區464b、高電阻源極區474a和高電阻汲極區474b用作為緩衝區，由此不施加局部電場集中，並且提高電晶體的耐受電壓。
透過本實施例的製造半導體裝置的方法，在驅動電路的薄膜電晶體中，可以在與源極電極層和汲極電極層相同的步驟中形成與半導體層的通道形成區重疊的導電層。因而，可以不增加製造步驟數目地形成半導體裝置。注意，本實施例可以與適當地與任意其他實施例組合。
(第八實施例)
在本實施例中，將描述使用第一實施例中描述的主動矩陣基板製造主動矩陣液晶顯示裝置的實例。注意，本實施例還可以適用於在第二實施例至第七實施例的任一個中描述的任何主動矩陣基板。
圖7A例示主動矩陣基板的剖面結構的實例。
在第一實施例至第七實施例中描述了位於一個基板上 的驅動電路中的薄膜電晶體和像素部中的薄膜電晶體；在本實施例中，除了這些薄膜電晶體之外，還例示儲存電容器的端子部和佈線交叉部、閘極佈線和源極佈線用於描述。電容器的端子部和佈線交叉部、閘極佈線和源極佈線可以在與第一實施例至第七實施例中任一個中的半導體裝置的相同製造程序中形成，並且可以不增加光遮罩數目且不增加步驟數目地製造。此外，在用作為像素部中的顯示區域的部分中，所有的閘極佈線、源極佈線和電容器佈線層使用透光導電膜形成，導致高的孔徑比。並且，在不被使用作為顯示區域的部分中，可以將金屬佈線用於源極佈線層，以降低佈線電阻。注意，在本實施例中，描述了如下情況：圖43A1、圖43A2、圖43B和圖43C例示的薄膜電晶體440用作為驅動電路中的薄膜電晶體的實例，並且：圖43A1、圖43A2、圖43B和圖43C例示的薄膜電晶體420用作為像素部中的薄膜電晶體的實例；但是，對此沒有特別限制。
在圖7A中，薄膜電晶體210是設置於驅動電路中的薄膜電晶體，而電連接至像素電極層227的薄膜電晶體220是設置於像素部中的薄膜電晶體。
在本實施例中，形成於基板200上的薄膜電晶體220具有與圖43A1、圖43A2、圖43B和圖43C的薄膜電晶體440相同的結構。
使用透光材料在與薄膜電晶體220的閘極電極層相同的步驟中形成的電容器佈線層230與電容器電極層231重 疊，其中，用作為電媒體的閘極絕緣層202位於電容器佈線層230與電容器電極層231之間。因此，形成儲存電容器。使用相同的透光材料在與薄膜電晶體220的源極電極層或汲極電極層相同的步驟中形成電容器電極層231。由於儲存電容器具有與薄膜電晶體220一樣好的透光性，因此可以增加孔徑比。
儲存電容器的透光性在增加孔徑比上是重要的。特別是對於10英寸或更小的小液晶顯示面板，例如，當透過增加閘極佈線的數目減小像素尺寸以實現更高的顯示影像的清晰度時，也可以實現高孔徑比。並且，對於薄膜電晶體220和儲存電容器的元件使用透光膜，使得即使在將一個像素分割成多個子像素以實現寬視角時，也可以實現高孔徑比。即，即使當佈置一組高密度薄膜電晶體時，也可以保持高的孔徑比，並且顯示區域可以具有足夠的面積。例如，當一個像素包括兩個至四個子像素和儲存電容器時，儲存電容器具有與薄膜電晶體一樣好的透光性，由此可以增加孔徑比。
注意，儲存電容器係設置於像素電極層227下方，且電容器電極層231係電連接至像素電極層227。
儘管在本實施例中描述了儲存電容器由電容器電極層231和電容器佈線層230構成的實例，但是對儲存電容器的結構沒有特別限制。例如，儲存電容器可以如下方式而被形成：沒有電容器佈線層；像素電極層與相鄰像素中的閘極佈線重疊，其中平坦化絕緣層、氧化物絕緣層和閘極 絕緣層位於其間。
在圖7A中，由於形成具有大的電容之儲存電容器，因此僅閘極絕緣層202係設置於電容器佈線與電容器電極之間。在閘極佈線層232與其上形成的佈線之間用閘極絕緣層202和氧化物絕緣層266設置佈線交叉部，以減小寄生電容。注意，較佳地閘極絕緣層的厚度為小以增加儲存電容；因此，在選擇性地蝕刻氧化物絕緣層266時可以使電容器佈線上方的閘極絕緣層減薄。
按照像素密度設置多個閘極佈線、源極佈線和電容器佈線層。在端子部中，設置多個具有與閘極佈線相同的電位的端子電極、多個具有與源極佈線相同的電位的端子電極、多個具有與電容器佈線相同的電位的端子電極等。對每個端子電極的數目沒有特別限制，可以由實踐者適當地確定端子的數目。
在端子部，具有與閘極佈線相同電位的端子電極可以使用與像素電極層227相同的透光材料形成。具有與閘極佈線相同電位的端子電極透過到達閘極佈線的接觸孔而被電連接至閘極佈線。使用與用於形成電連接薄膜電晶體220的汲極電極層和像素電極層227的接觸孔的相同光遮罩，透過選擇性地蝕刻平坦化絕緣層204、氧化物絕緣層266和閘極絕緣層202，形成到達閘極佈線的接觸孔。
驅動電路中的薄膜電晶體210的閘極電極層可以電連接至設置於氧化物半導體層上的導電層405c。在這種情況下，使用與用於形成電連接薄膜電晶體220的汲極電極 層和像素電極層227的接觸孔的相同光遮罩，透過選擇性蝕刻平坦化絕緣層204、氧化物絕緣層266和閘極絕緣層202，形成一個接觸孔。驅動電路中的薄膜電晶體210的導電層405c和閘極電極層透過該接觸孔而彼此電連接。
具有與驅動電路中的端子電極層234相同電位的端子電極層235可以使用與像素電極層227相同的透光材料形成。端子電極層235透過到達端子電極層234的接觸孔而被電連接至端子電極層234。端子電極層234是金屬佈線，在與薄膜電晶體210的源極電極層相同的步驟中使用相同材料形成，並且具有與薄膜電晶體210的源極電極層相同的電位。
具有與電容器佈線層230相同電位的第三端子電極可以使用與像素電極層227相同的透光材料形成。並且，可以使用與用於形成將電容器電極層231電連接至像素電極層227的接觸孔的光遮罩相同的光遮罩，在相同的步驟中，形成到達電容器佈線層230的接觸孔。
在製造主動矩陣液晶顯示裝置的情況下，在主動矩陣基板與設置有對置電極(counter electrode)(也稱為對置電極層)的對基板之間，設置液晶層，並將主動矩陣基板和對基板彼此固定。在主動矩陣基板上方設置電連接至設置於對基板上的對置電極的共用電極，並在端子部中設置電連接至該共用電極的第四端子電極。第四端子電極用於將共用電極設置成諸如GND或0V的固定電位。第四端子電極可以使用與像素電極層227相同的透光材料來予 以形成。
驅動電路中的薄膜電晶體210的閘極電極層，或具有與驅動電路中的薄膜電晶體210的閘極電極層和汲極電極層相同電位的端子電極，或具有與汲極電極層相同電位的端子電極，透過由蝕刻閘極絕緣層202設置的接觸孔彼此電連接。例如，如圖7A和圖7B所例示的，電極272可以透過設置於閘極絕緣層202中的接觸孔電連接至電極271。此時，可以去除氧化物絕緣層266的部分。因而，可以獲得理想的接觸，這導致接觸電阻的減小。因此，可以減少開口的數目，這導致由驅動電路佔據的面積減小。
在圖7A和圖7B中，描述了如下實例：驅動電路中的薄膜電晶體210的閘極電極層，或具有與驅動電路中的薄膜電晶體210的閘極電極層和汲極電極層相同電位的端子電極，或具有與汲極電極層相同電位的端子電極，透過設置於閘極絕緣層202中的接觸孔而彼此電連接；但是，對此沒有特別限制。像素部中的薄膜電晶體220的閘極電極層，或具有與該閘極電極層和汲極電極層相同電位的端子電極，或具有與汲極電極層相同電位的端子電極，可以透過設置於閘極絕緣層202中的接觸孔而彼此電連接。
對薄膜電晶體220的源極電極層和薄膜電晶體210的源極電極層彼此電連接的結構沒有特別限制；例如，在與像素電極層227相同的步驟中可以形成用於連接薄膜電晶體220的源極電極層和薄膜電晶體210的源極電極層的連接電極。並且，在不被使用作為顯示區域的部分中，薄膜 電晶體220的源極電極層和薄膜電晶體210的源極電極層可以彼此接觸且重疊。
注意，圖7A例示驅動電路中的閘極佈線層232的剖面結構。由於在本實施例中描述10英寸或更小的小液晶顯示面板，因此使用與薄膜電晶體220的閘極電極層相同的透光材料形成驅動電路中的閘極佈線層232。
當將相同的材料用於閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層、和另一佈線層時，可以使用共用濺射靶材和共用製造設備，因此可以減少材料成本和用於蝕刻的蝕刻劑(或蝕刻氣體)的成本。結果，可以減少製造成本。
當將感光樹脂材料用於圖7A的結構中的平坦化絕緣層204時，可以省略用於形成抗蝕劑遮罩的步驟。
圖7B例示與圖7A的結構部分地不同的剖面結構。圖7B除了不設置平坦化絕緣層204之外與圖7A相同；因此，用相同的附圖標記代表與圖7A相同的部分，並省略這些部分的詳細描述。在圖7B中，像素電極層227和導電層405c被形成為與氧化物絕緣層266接觸，並且端子電極層235被形成於端子電極層234上。
在圖7B的結構的情況下，可以省略用於形成平坦化絕緣層204的步驟。
(第九實施例)
在本實施例中，將描述閘極佈線的一部分由金屬佈線 製成以減小佈線電阻的實例，因為在液晶顯示面板的尺寸超過10英寸並達到60英寸甚至120英寸的情況下透光佈線的電阻有可能成為一個問題。
注意，在圖8A中，用相同的附圖標記代表與圖7A相同的部分，並省略這些部分的詳細描述。注意，本實施例也可以適用於在第一實施例至第七實施例的任一個中描述的任何主動矩陣基板。
圖8A例示驅動電路的閘極佈線的一部分由金屬佈線製成，並被形成為與透光佈線接觸的實例，該透光佈線與薄膜電晶體210的閘極電極層的材料相同。注意，由於形成金屬佈線，因此本實施例中的光遮罩的數目大於第八實施例中的光遮罩的數目。
首先，在基板200上形成能夠耐受用於脫水或脫氫的第一熱處理的耐熱導電材料膜(厚度為100nm至500nm)。
在本實施例中，形成370nm厚的鎢膜和50nm厚的氮化鉭膜。儘管這裏使用氮化鉭膜和鎢膜的疊層作為導電膜，但是沒有特別限制，並且導電膜可以使用以下材料形成：選自Ta、W、Ti、Mo、Al和Cu的元素；包含這些元素中的任一種作為其成分的合金，包含上述元素的組合的合金膜，或包含這些元素中的任一種作為其成分氮化物。耐熱導電膜不限於包含上述元素的單層，而可以是兩層或更多層的疊層。
在第一光刻製程中，形成金屬佈線以形成第一金屬佈 線層236和第二金屬佈線層237。較佳地，使用感應耦合電漿(ICP)蝕刻方法來蝕刻鎢膜和氮化鉭膜。透過適當地調整蝕刻條件(施加到線圈電極的電功率量、施加到基板側電極的電功率量、和基板側電極的溫度)，透過ICP蝕刻方法可以將上述膜蝕刻成期望的錐形。使得第一金屬佈線層236和第二金屬佈線層237為錐形；因此，可以減少其上形成的透光導電膜的缺陷。
然後，在形成透光導電膜之後，在第二光刻製程中形成閘極佈線層238、薄膜電晶體210的閘極電極層、和薄膜電晶體220的閘極電極層。透光導電膜使用第一實施例中描述的具有對可見光的透光性的導電材料中的任一種形成。
注意，例如，依據透光導電膜的材料，如果在閘極佈線層238與第一金屬佈線層236或第二金屬佈線層237之間具有介面，則可以使用隨後的熱處理等形成氧化物膜並可以增加接觸電阻。為此，第二金屬佈線層237較佳使用防止第一金屬佈線層236的氧化的金屬氮化物膜形成。
接著，在與第一實施例至第七實施例中任一個相同的步驟中形成閘極絕緣層、氧化物半導體層等。根據第一實施例進行隨後的步驟以形成主動矩陣基板。
此外，在本實施例中，描述了在形成平坦化絕緣層204之後使用光遮罩選擇性去除端子部中的平坦化絕緣層的實例。較佳地，平坦化絕緣層不被置於端子部中，使得端子部可以理想的方式連接至FPC。
在閘極佈線層238與其上形成的佈線之間用閘極絕緣層202和氧化物絕緣層266設置佈線交叉部，以減小寄生電容。注意，較佳地閘極絕緣層的厚度為小以增加儲存電容；因此，在選擇性蝕刻氧化物絕緣層266時可以使電容器佈線上方的閘極絕緣層減薄。
在圖8A中，端子電極層235形成於端子電極層234上方。圖8A例示了閘極佈線層238與第二金屬佈線層237的部分重疊；或者，閘極佈線層238可以完全覆蓋第一金屬佈線層236和第二金屬佈線層237。換言之，第一金屬佈線層236和第二金屬佈線層237可以被稱為用於減小閘極佈線層238的電阻的輔助佈線。
在端子部中，具有與閘極佈線相同電位的第一端子電極層234形成於保護絕緣層203上方，並電連接至第二金屬佈線層237。使用金屬佈線還形成從端子部引導的佈線。
此外，為了減少佈線電阻，金屬佈線(即，第一金屬佈線層236和第二金屬佈線層237)可以用作為在不作為顯示區域的部分中的閘極佈線層和電容器佈線層的輔助佈線。
驅動電路中的薄膜電晶體的閘極電極層，或具有與驅動電路中的薄膜電晶體的閘極電極層和汲極電極層相同電位的端子電極，或具有與汲極電極層相同電位的端子電極，透過由蝕刻閘極絕緣層202設置的接觸孔而彼此電連接。例如，如圖8A和圖8B所例示的，電極272可以透 過設置於閘極絕緣層202中的接觸孔而被電連接至金屬佈線層281和金屬佈線層282的疊層，金屬佈線層281和金屬佈線層282設置有閘極佈線層283。此時，可以預先去除氧化物絕緣層266的部分。因而，可以獲得理想的接觸，這導致接觸電阻的減小。因此，可以減少開口的數目，這導致由驅動電路佔據的面積減小。
在圖8A和圖8B中，描述了如下實例：驅動電路中的薄膜電晶體的閘極電極層，或具有與閘極電極層和汲極電極層相同電位的端子電極，或具有與汲極電極層相同電位的端子電極，透過設置於閘極絕緣層202中的接觸孔彼此電連接；但是，對此沒有特別限制。像素部中的薄膜電晶體的閘極電極層，或具有與該閘極電極層和汲極電極層相同電位的端子電極，或具有與汲極電極層相同電位的端子電極，可以透過設置於閘極絕緣層202中的接觸孔彼此電連接。
圖8B例示與圖8A的結構部分地不同的剖面結構。圖8B除了驅動電路中的薄膜電晶體的閘極電極層的材料之外與圖8A相同；因此，用相同的附圖標記代表相同的部分，並省略這些部分的詳細描述。
圖8B例示了驅動電路中的薄膜電晶體的閘極電極層由金屬佈線製成的實例。在驅動電路中，閘極電極層的材料不限於透光材料。
在圖8B中，驅動電路中薄膜電晶體240包括金屬佈線層242堆疊在金屬佈線層241上方的閘極電極層。注 意，金屬佈線層241可以使用與金屬佈線層236相同的材料在相同的步驟中形成。並且，金屬佈線層242可以使用與第二金屬佈線層237相同的材料在相同的步驟中形成。
在金屬佈線層241電連接至導電層405c的情況下，較佳地將金屬氮化物膜用於金屬佈線層242以防止第一金屬佈線層242的氧化。
在本實施例中，將金屬佈線用於一些佈線，使得佈線電阻減小；即使在液晶顯示面板的尺寸超過10英寸並達到60英寸甚至120英寸時，也能夠實現高清晰度的顯示影像，並能夠實現高孔徑比。
(第十實施例)
在本實施例中，圖9A和圖9B都例示儲存電容器的結構不同於第八實施例的實例。除了儲存電容器的結構與圖7A不同之外，圖9A與圖7A幾乎相同。因此，用相同的附圖標記代表相同部分，並省略詳細描述。注意，圖9A示出像素部中的薄膜電晶體220和儲存電容器的剖面結構。
圖9A示出如下實例：儲存電容器係由像素電極層227和與像素電極層227重疊的電容器電極層231所形成，使用氧化物絕緣層266、保護絕緣層203和平坦化絕緣層204作為電媒體。由於電容器電極層231使用與像素部中的薄膜電晶體220的源極電極層相似的透光材料和製程形成，因此將電容器電極層231設置為不與薄膜電晶體 220的源極佈線層重疊。
在圖9A例示的儲存電容器中，一對電極和電媒體具有透光性，因此儲存電容器整體上具有透光性。
圖9B是與圖9A不同的儲存電容器結構的實例。除了儲存電容器的結構與圖7A不同之外，圖9B與圖7A幾乎相同。因此，用相同的附圖標記代表相同部分，並省略詳細描述。
圖9B示出如下實例：儲存電容器係由電容器佈線層230、與電容器佈線層230相重疊的氧化物半導體層251、和電容器電極層231所形成。氧化物半導體層251被堆疊為在電容器電極層231下方與其接觸，並用作為儲存電容器的電極的其中一個。注意，在與薄膜電晶體220的源極電極層或汲極電極層相同的步驟中使用透光材料形成電容器電極層231。由於透過與薄膜電晶體220的閘極電極層相同的製程使用相同的透光材料來形成電容器佈線層230，因此電容器佈線層230被設置為不與薄膜電晶體220的閘極佈線層重疊。
此外，電容器電極層231係電連接至像素電極層227。
在圖9B例示的儲存電容器中，一對電極和電媒體具有透光性，因此儲存電容器整體上具有透光性。
在圖9A和圖9B例示的儲存電容器都具有透光性；因此即使在例如透過增加閘極佈線的數目減小像素尺寸以實現更高清晰度的顯示影像時，也可以獲得足夠的電容和 高孔徑比。
本實施例可以與適當地與任意其他實施例組合。
(第十一實施例)
在本實施例中，以下將描述在一個基板上形成要設置在像素部中的半導體裝置和驅動電路的至少一部分的實例。
根據第一實施例至第七實施例中的任一個形成要設置在像素部中的薄膜電晶體。並且，在第一實施例至第七實施例中的任一個中描述的薄膜電晶體是n通道TFT。因此，驅動電路中可以使用n通道TFT形成的驅動電路的部分被形成在與像素部中的薄膜電晶體相同的基板上。
圖14A例示主動矩陣顯示裝置的框圖實例。在顯示裝置的基板5300上方，設置像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303和信號線驅動電路5304。在像素部5301中，設置從信號線驅動電路5304延伸的多條信號線，並設置從第一掃描線驅動電路5302和第二掃描線驅動電路5303延伸的多條掃描線。注意，在掃描線和信號線彼此交叉的各個區域中，將包括顯示元件的像素設置在矩陣中。此外，顯示裝置中的基板5300透過諸如可撓性印刷電路(FPC)的連接部連接至定時控制電路5305(也稱為控制器或控制器IC)。
在圖14A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303和信號線驅動電路5304設置在與像素部 5301相同的基板5300上。因而，減少了設置在外部的驅動電路等的元件的數目，由此可以實現成本減少。此外，在基板5300的外部設置驅動電路的情況下，透過延伸佈線可以減少連接部中的連接數目，由此可以實現可靠性的提高或產率的增加。
注意，作為實例，定時控制電路5305將第一掃描線驅動電路起動信號(GSP1)和第一掃描線驅動電路時鐘信號(GCK1)供應到第一掃描線驅動電路5302。並且，作為實例，定時控制電路5305將第二掃描線驅動電路起動信號(GSP2)(也稱為起動脈衝)和第二掃描線驅動電路時鐘信號(GCK2)供應到第二掃描線驅動電路5303。作為實例，定時控制電路5305將信號線驅動電路起動信號(SSP)、信號線驅動電路時鐘信號(SCK)、視頻信號資料(DATA)(也簡稱為視頻信號)和鎖存信號(LAT)供應到信號線驅動電路5304。注意，每種時鐘信號可以是周期不同的多個時鐘信號，或者可以與反相時鐘信號(CKB)一起供應。注意，可以省略第一掃描線驅動電路5302和第二掃描線驅動電路5303中的一個。
圖14B示出如下結構：具有低驅動頻率的電路(例如，第一掃描線驅動電路5302和第二掃描線驅動電路5303)形成於與像素部5301相同的基板5300上，而信號線驅動電路5304形成於與像素部5301不同的基板上。在這種結構的情況下，形成於基板5300上的驅動電路可以使用與使用單晶半導體形成的電晶體相比場效應遷移率低 的薄膜電晶體構成。因而，可以實現顯示裝置的尺寸增加、步驟數目的減少、成本減少、產率提高等。
此外，在第一實施例至第七實施例的任一個中描述的薄膜電晶體是n通道TFT。在圖15A和圖15B中，作為實例，描述使用n通道TFT形成的信號線驅動電路的結構和操作實例。
信號線驅動電路包括移位暫存器5601和切換電路5602。切換電路5602包括多個切換電路。切換電路5602_1至5602_N(N是2或更大的自然數)中的每一個包括多個薄膜電晶體5603_1至5603_k(k是2或更大的自然數)。將描述薄膜電晶體5603_1至5603_k是n通道TFT的實例。
將使用切換電路5602_1作為實例來描述信號線驅動電路的連接關係。薄膜電晶體5603_1至5603_k的第一端子分別連接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別連接至信號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極連接至佈線5605_1。
移位暫存器5601具有將H位準信號(也稱為H信號或高電源電位位準)依序輸出到佈線5605_1至5605_N以及依序選擇切換電路5602_1至5602_N的功能。
切換電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk之間的傳導(第一端子與第二端子之間的傳導)的功能，即控制是否將佈線5604_1至5604_k的電位供應到信號線S1至Sk的功能。以這種方式，切換電路 5602_1用作為選擇器。此外，薄膜電晶體5603_1至5603_k中的每一個具有控制佈線5604_1至5604_k與信號線S1至Sk之間的傳導的功能，即控制是否將佈線5604_1至5604_k的電位供應到信號線S1至Sk的功能。以這種方式，薄膜電晶體5603_1至5603_k中的每一個用作為開關。
注意，視頻信號資料(DATA)被輸入到佈線5604_1至5604_k中的每一個。在許多情況下，視頻信號資料(DATA)是對應於影像資料或影像信號的類比信號。
接著，將參照圖15B的時序圖描述圖15A中的信號線驅動電路的操作。圖15B中示出信號Sout_1至Sout_N和信號Vdata_1至Vdata_k的實例。信號Sout_1至Sout_N是移位暫存器5601的輸出信號的實例，信號Vdata_1至Vdata_k是被輸入到佈線5604_1至5604_k的信號的實例。注意，信號線驅動電路的一個操作周期對應於顯示裝置中的一個閘極選擇周期。例如，一個閘極選擇周期被分割成周期T1至TN。周期T1至TN是用於將視頻信號資料(DATA)寫入到屬於選定的列的像素的周期。
注意，對於在本實施例的一些附圖等中示出的一些元件，為了清楚起見將信號波形失真等放大。因此，本實施例不受這些附圖中例示的這些比例的限制。
在周期T1至TN中，移位暫存器5601將H位準信號依序輸出到佈線5605_1至5605_N。例如，在周期T1， 移位暫存器5601將H位準信號輸出到佈線5605_1。於是，薄膜電晶體5603_1至5603_k被導通，由此使得佈線5604_1至5604_k與信號線S1至Sk進入傳導。在這種情況下，Data(S1)至Data(Sk)分別被輸入佈線5604_1至5604_k。Data(S1)至Data(Sk)分別透過薄膜電晶體5603_1至5603_k而被輸入到第一至第k行中的選定列中的像素。因此，在周期T1至TN，視頻信號資料(DATA)被依序寫入到每k行的選定列中。
透過將視頻信號資料(DATA)寫入到每多個行的像素，可以減少視頻信號資料(DATA)的數目或者佈線的數目。因此，可以減少到外部電路的連接。透過即那個視頻信號寫入到每多個行的像素，可以延長寫入時間，並可以防止視頻信號的不足寫入。
注意，作為移位暫存器5601和切換電路5602，可以使用包括在第一實施例至第七實施例的任一個中描述的薄膜電晶體的電路。在這種情況下，移位暫存器5601中包括的所有電晶體可以是n通道電晶體，或者移位暫存器5601中包括的所有電晶體可以是P通道電晶體。
將描述用作為掃描線驅動電路和/或信號線驅動電路的一部分的移位暫存器的實例。
掃描線驅動電路包括移位暫存器。在一些情況下，掃描線驅動電路也可以包括位準移位器(level shifter)、緩衝器等。在掃描線驅動電路中，當時鐘信號(CLK)和起動脈衝信號(SP)被輸入到移位暫存器時，產生選擇信 號。所產生的選擇信號由緩衝器緩衝並放大，並且結果導致的信號被供應到相應的掃描線。一條線的像素中的電晶體的閘極電極被連接至掃描線。由於一條線的像素中的電晶體必須同時被導通，因此使用可以供應大電流的緩衝器。
將參照圖16A至圖16C以及圖17A和圖17B描述用作為掃描線驅動電路和/或信號線驅動電路的一部分的移位暫存器的實例。
移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N是大於等於3的自然數)(參見圖16A)。來自第一佈線11的第一時鐘信號CK1、來自第二佈線12的第二時鐘信號CK2、來自第三佈線13的第三時鐘信號CK3和來自第四佈線14的第四時鐘信號CK4被供應到圖16A所示的移位暫存器的第一至第N脈衝輸出電路10_1至10_N。來自第五佈線15的起動脈衝SP1(第一起動脈衝)被輸入到第一脈衝輸出電路10_1。來自前級10_(n-1)的脈衝輸出電路的信號(稱為前級信號OUT(n-1)(n是大於等於2且小於等於N的自然數))被輸入到第二級或其後級10_n中的第n脈衝輸出電路。來自第一脈衝輸出電路10_1之後兩級的第三脈衝輸出電路10_3的信號被輸入到第一脈衝輸出電路10_1。以類似的方式，來自第n脈衝輸出電路10_n之後兩級的第(n+2)脈衝輸出電路10_(n+2)的信號(稱為下級信號OUT(n+2))被輸入到第二級或其後級中的第n脈衝輸出電路。因此，各 個級中的脈衝輸出電路輸出第一輸出信號(OUT(1)(SR)至OUT(N)(SR))和第二輸出信號(OUT(1)至OUT(N))，第一輸出信號(OUT(1)(SR)至OUT(N)(SR))要被輸入到後級的脈衝輸出電路和/或在前一級之前的級中的脈衝輸出電路，第二輸出信號(OUT(1)至OUT(N))要被輸入到另一電路等。注意，如圖16A所示，下級信號OUT(n+2)不被輸入到移位暫存器的最後兩級；因此，作為實例，將將第二起動脈衝SP2和第三起動脈衝SP3單獨地輸入到移位暫存器的最後兩級。
注意，時鐘信號(CK)是以規則間隔在H位準和L位準(稱為L信號或低電源電位位準)之間震盪的信號。第一到第四時鐘信號(CK1)至(CK4)被依序延遲1/4周期。在本實施例中，利用第一到第四時鐘信號(CK1)至(CK4)，進行脈衝輸出電路的驅動的控制等。注意，根據時鐘信號被輸入的驅動電路，時鐘信號也稱為GCK或SCK；但是，使用CK作為時鐘信號進行描述。
第一輸入端子21、第二輸入端子22和第三輸入端子23被電連接至第一至第四佈線11至14中的任一個。例如，在圖16A中，第一脈衝輸出電路10_1的第一輸入端子21電連接至第一佈線11，第一脈衝輸出電路10_1的第二輸入端子22電連接至第二佈線12，第一脈衝輸出電路10_1的第三輸入端子23電連接至第三佈線13。此外，第二脈衝輸出電路10_2的第一輸入端子21電連接至 第二佈線12，第二脈衝輸出電路10_2的第二輸入端子22電連接至第三佈線13，第二脈衝輸出電路10_2的第三輸入端子23電連接至第四佈線14。
第一至第N脈衝輸出電路10_1至10_N中的每一個包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26和第二輸出端子27(參見圖16B)。在第一脈衝輸出電路10_1中，第一時鐘信號CK1被輸入到第一輸入端子21；第二時鐘信號CK2被輸入到第二輸入端子22；第三時鐘信號CK3被輸入到第三輸入端子23；起動脈衝被輸入到第四輸入端子24；下級信號OUT(3)被輸入到第五輸入端子25；第一輸出信號OUT(1)(SR)被從第一輸出端子26輸出；第二輸出信號OUT(1)被從第二輸出端子27輸出。
在第一至第N脈衝輸出電路10_1至10_N中，除了具有三個端子的薄膜電晶體之外，可以使用上述實施例中描述的具有四個端子的薄膜電晶體(TFT)。注意，在本說明書中，當薄膜電晶體具有中間夾著半導體層的兩個閘極電極時，將半導體層下方的閘極電極稱為下閘極電極，並將半導體層上方的閘極電極稱為上閘極電極。
當將氧化物半導體用於薄膜電晶體中包括通道形成區的半導體層時，取決於製造程序閾值電壓有時在正向或負向偏移。因此，將氧化物半導體用作為包括通道形成區的半導體層的薄膜電晶體較佳地具有可以控制閾值電壓的結 構。透過在薄膜電晶體的通道形成區的上方和下方設置其間具有閘極絕緣膜的閘極電極，並控制上閘極電極和/或下閘極電極的電位，可以將具有四個端子的薄膜電晶體的閾值電壓控制到期望值。
接著，將參照圖16C描述脈衝輸出電路的具體電路構造的實例。
第一脈衝輸出電路10_1包括第一至第十三電晶體31至43。除了上述第一至第五輸入端子21至25以及第一和第二輸出端子26和27之外，從被供應第一高電源電位VDD的電源線51、被供應第二高電源電位VCC的電源線52、和被供應第三低電源電位VSS的電源線53，將信號或電源電位供應到第一至第十三電晶體31至43。這裏，圖16C中的各個電源線的電源電位的幅值關係如下：第一電源電位VDD大於等於第二電源電位VCC，且第二電源電位VCC大於等於第三電源電位VSS。儘管第一至第四時鐘信號(CK1)至(CK4)是以規則間隔在H位準信號和L位準信號之間交替的信號，但是當時鐘信號處於H位準時電位是VDD，而當時鐘信號處於L位準時電位是VSS。注意，當電源線51的電位VDD被設定為高於電源線52的電位VCC時，可以不對操作產生不利影響地減少施加到電晶體閘極電極的電位；因此，可以減少電晶體的閾值電壓的偏移並且可以抑制劣化。第一至第十三電晶體31至43中，較佳地將具有四個端子的電晶體用作為第一電晶體31和第六至第九電晶體36至39中的每一個。第 一電晶體31和第六至第九電晶體36至39中的每一個操作以使得利用控制信號切換電晶體33的閘極電極和電晶體40的閘極電極的電位，並且因為對輸入到閘極電極的控制信號的回應快(導通狀態電流的上升陡)，所以可以進一步減少脈衝輸出電路的誤操作。因此，使用具有四個端子的電晶體，可以控制閾值電壓，並可以進一步減少脈衝輸出電路的誤操作。
注意，薄膜電晶體是具有至少閘極、汲極和源極的三個端子的元件。薄膜電晶體具有半導體區(也稱為通道形成區)，包括在與閘極重疊的區域中形成的通道區。可以透過控制閘極的電位，以控制通過通道區在汲極和源極之間流動的電流。這裏，由於薄膜電晶體的源極和汲極根據薄膜電晶體的結構、操作條件等而改變，所以難以限定哪個是源極或汲極。因此，在一些情況下，用作為源極和汲極的區域不被稱為源極和汲極。在這種情況下，例如，上述區域可以被稱為第一端子和第二端子。
在圖16C中，第一電晶體31的第一端子電連接至電源線51，第一電晶體31的第二端子電連接至第九電晶體39的第一端子，並且第一電晶體31的閘極電極(第一閘極電極和第二閘極電極)電連接至第四輸入端子24。第二電晶體32的第一端子電連接至電源線53，第二電晶體32的第二端子電連接至第九電晶體39的第一端子，並且第二電晶體32的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子電連接至第一輸入端子 21，第三電晶體33的第二端子電連接至第一輸出端子26。第四電晶體34的第一端子電連接至電源線53，第四電晶體34的第二端子電連接至第一輸出端子26。第五電晶體35的第一端子電連接至電源線53，第五電晶體35的第二端子電連接至第二電晶體32的閘極電極以及第四電晶體34的閘極電極，並且第五電晶體35的閘極電極電連接至第四輸入端子24。第六電晶體36的第一端子電連接至電源線52，第六電晶體36的第二端子電連接至第二電晶體32的閘極電極以及第四電晶體34的閘極電極，並且第六電晶體36的閘極電極(第一閘極電極和第二閘極電極)電連接至第五輸入端子25。第七電晶體37的第一端子電連接至電源線52，第七電晶體37的第二端子電連接至第八電晶體38的第二端子，並且第七電晶體37的閘極電極(第一閘極電極和第二閘極電極)電連接至第三輸入端子23。第八電晶體38的第一端子電連接至第二電晶體32的閘極電極以及第四電晶體34的閘極電極，第八電晶體38的閘極電極(第一閘極電極和第二閘極電極)電連接至第二輸入端子22。第九電晶體39的第一端子電連接至第一電晶體31的第二端子以及第二電晶體32的第二端子，第九電晶體39的第二端子電連接至第三電晶體33的閘極電極以及第十電晶體40的閘極電極，並且第九電晶體39的閘極電極(第一閘極電極和第二閘極電極)電連接至電源線52。第十電晶體40的第一端子電連接至第一輸入端子21，第十電晶體40的第二端子電連接至第二 輸出端子27，並且第十電晶體40的閘極電極電連接至第九電晶體39的第二端子。第十一電晶體41的第一端子電連接至電源線53，第十一電晶體41的第二端子電連接至第二輸出端子27，並且第十一電晶體41的閘極電極電連接至第二電晶體32的閘極電極以及第四電晶體34的閘極電極。第十二電晶體42的第一端子電連接至電源線53，第十二電晶體42的第二端子電連接至第二輸出端子27，並且第十二電晶體42的閘極電極(第一閘極電極和第二閘極電極)電連接至第七電晶體37的閘極電極。第十三電晶體43的第一端子電連接至電源線53，第十三電晶體43的第二端子電連接至第一輸出端子26，並且第十三電晶體43的閘極電極(第一閘極電極和第二閘極電極)電連接至第七電晶體37的閘極電極。
在圖16C中，第三電晶體33的閘極電極、第十電晶體40的閘極電極和第九電晶體39的第二端子的連接點被稱為節點A。此外，第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子和第十一電晶體41的閘極電極的連接點被稱為節點B。
注意，在圖16C和圖17A中，可以附加地設置用以透過使節點A處於浮置態而進行自舉操作(bootstrap operation)的電容器。此外，可以附加地設置具有電連接至節點B的一個電極以保持節點B的電位的電容器。
這裏，圖17B示出包括圖17A所示的多個脈衝輸出 電路的移位暫存器的時序圖。注意，當移位暫存器是掃描線驅動電路時，在圖17B中，周期61是垂直回描周期，周期62是閘極選擇周期。
注意，如圖17A所示，透過設置閘極電極被供應第二電源電位VCC的第九電晶體39，可以在自舉操作前後獲得以下所述的優點。
在沒有閘極電極被供應第二電源電位VCC的第九電晶體39的情況下，如果節點A的電位透過自舉操作而上升，則第一電晶體31的作為第二端子的源極的電位增加到高於第一電源電位VDD的值。於是，第一電晶體的第一端子，即電源線51，開始用作為其源極。因此，在第一電晶體31中，在閘極和源極之間以及在閘極和汲極之間施加大的偏壓以及因此施加顯著的應力，這可以導致電晶體的劣化。透過設置閘極電極被供應第二電源電位VCC的第九電晶體39，節點A的電位透過自舉操作而上升，但同時，可以防止第一電晶體31的第二端子的電位增加。換言之，透過設置第九電晶體39，可以減少在第一電晶體31的閘極和源極之間施加的負偏壓。因而，利用本實施例的電路構造，可以減少在第一電晶體31的閘極和源極之間施加的負偏壓，由此可以進一步限制由於應力導致的第一電晶體31的劣化。
注意，第九電晶體39被設置為透過其第一端子和第二端子連接在第一電晶體31的第二端子和第三電晶體33的閘極之間。當使用本實施例中所示的包括多個脈衝輸出 電路的移位暫存器時，在具有比掃描線驅動電路更多級的信號線驅動電路中，可以省略第九電晶體39，因此可以減少電晶體的數目。
當氧化物半導體被使用作為第一至第十三電晶體31至43的半導體層時，可以減小薄膜電晶體的截止電流，可以增加導通電流和場效應遷移率，並且可以減小劣化程度；因此，可以減少電路中的誤操作。使用氧化物半導體形成的電晶體的劣化程度(其由將高電位施加至閘極電極而引起)與使用非晶矽形成的電晶體的劣化程度相比小。因此，即使當將第一電源電位VDD供應到被供應第二電源電位VCC的電源線時，也可以執行類似的操作，並且可以減少在電路中引導的電源線的數目，由此可以使得電路小型化。
注意，即使改變佈線連接而使得透過第三輸入端子23供應到第七電晶體37的閘極電極(第一閘極電極和第二閘極電極)的時鐘信號和透過第二輸入端子22供應到第八電晶體38的閘極電極(第一閘極電極和第二閘極電極)的時鐘信號分別是透過第二輸入端子22供應到第七電晶體37的閘極電極(第一閘極電極和第二閘極電極)的時鐘信號和透過第三輸入端子23供應到第八電晶體38的閘極電極(第一閘極電極和第二閘極電極)的時鐘信號時，也可以獲得類似的操作效果。注意，在圖17A所示的移位暫存器中，在第七電晶體37和第八電晶體38都處於導通狀態之後，第七電晶體37截止而第八電晶體38仍處 於導通狀態，然後第七電晶體仍截止而第八電晶體38截止。因此，由第二輸入端子22和第三輸入端子23的電位降低導致的節點B的電位的降低，因為第七電晶體37的閘極電極的電位降低和第八電晶體38的閘極電極的電位降低而發生兩次。另一方面，在圖17A所示的移位暫存器中，由第二輸入端子22和第三輸入端子23的電位降低導致的節點B的電位的降低，可以減少到一次，其在第八電晶體38的閘極電極的單位降低時發生。節點B的電位的降低的數目可以透過以下方式減少：在第七電晶體37和第八電晶體38都處於導通狀態之後，第七電晶體37仍處於導通狀態而第八電晶體38截止，然後第七電晶體37截止而第八電晶體38仍截止。因此，該連接關係，即，從第三輸入端子23到第七電晶體37的閘極電極(第一閘極電極和第二閘極電極)供應時鐘信號CK3並且從第二輸入端子22到第八電晶體38的閘極電極(第一閘極電極和第二閘極電極)供應時鐘信號CK2，是較佳的。這是因為可以減少節點B的電位的改變次數，由此可以降低雜訊。
以這種方式，在第一輸出端子26和第二輸出端子27的電位保持在L位準的周期中，將H位準信號規則地供應到節點B；因此，可以抑制脈衝輸出電路的誤操作。
(第十二實施例)
當製造薄膜電晶體並用於像素部進而用於驅動電路時，可以製造具有顯示功能的半導體裝置(也稱為顯示裝 置)。並且，當在與像素部相同的基板上形成使用薄膜電晶體的驅動電路的部分或全部時，可以獲得面板上系統(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件的種類包括由電流或電壓控制其亮度的元件，具體地包括無機電致發光(EL)元件、有機EL元件等。並且，可以使用其對比度由電效應改變的顯示媒體，例如電子墨水。
此外，顯示裝置包括其中密封顯示元件的面板，以及包括控制器的IC等安裝於面板上的模組。顯示裝置還涉及單元基板(element substrate)，其對應於在顯示裝置的製造程序中完成顯示元件之前的一個模式，並且單元基板設置有用於將電流供應到多個像素中的每一個中的顯示元件的裝置。具體地，單元基板可以處於僅形成顯示元件的像素電極(也稱為像素電極層)之後的狀態，形成要被使用作為像素電極的導電膜之後且在蝕刻該導電膜以形成像素電極之前的狀態，或者任何其他狀態。
注意，本說明書中的顯示裝置指的是影像顯示裝置、顯示裝置或光源(包括發光裝置)。此外，顯示裝置的種類還包括以下模組：附接連接器的模組，所述連接器諸如是可撓性印刷電路(FPC)、帶自動接合(TAB)帶或帶載體封裝(TCP)；在尖端處設置印刷線路板的具有TAB帶或TCP的模組；和透過玻璃上晶片(COG)方法將積 體電路(IC)直接安裝在顯示元件上的模組。
將參照圖10A1、圖10A2和圖10B描述作為半導體裝置的一個實施例的液晶顯示面板的外觀和剖面。圖10A1和圖10A2都是薄膜電晶體4010和4011以及液晶元件4013被用密封劑4005密封在第一基板4001和第二基板4006之間的面板的平面圖。圖10B是沿圖10A1和圖10A2的線M-N所取出的剖面圖。
密封劑4005被設置為圍繞設置於第一基板4001上方的像素部4002和掃描線驅動電路4004。第二基板4006被設置於像素部4002和掃描線驅動電路4004上方。因此，透過第一基板4001、密封劑4005和第二基板4006，像素部4002和掃描線驅動電路4004與液晶層4008密封在一起。使用單獨準備的基板上的單晶半導體膜或多晶半導體膜形成的信號線驅動電路4003被安裝於第一基板4001上的與由密封劑4005圍繞的區域不同的區域中。
注意，對單獨形成的驅動電路的連接方法沒有特別限制，可以使用COG方法、引線接合方法、TAB方法等。圖10A1例示透過COG方法安裝信號線驅動電路4003的實例，而圖10A2例示透過TAB方法安裝信號線驅動電路4003的實例。
設置於第一基板4001上的像素部4002和掃描線驅動電路4004中的每一個包括多個薄膜電晶體。圖10B例示包括在像素部4002中的薄膜電晶體4010和包括在掃描線驅動電路4004中的薄膜電晶體4011。氧化物絕緣層 4041、保護絕緣層4020和絕緣層4021係依序設置於薄膜電晶體4010和4011上。
作為薄膜電晶體4010和4011，可以採用在第一實施例至第七實施例的任一個中描述的包括氧化物半導體層的高可靠薄膜電晶體。作為用於驅動電路的薄膜電晶體4011的實例，可以給出在第一實施例至第七實施例中描述的薄膜電晶體410、440、449、460、490和492。作為用於像素的薄膜電晶體4010的實例，可以給出在第一實施例至第七實施例中描述的薄膜電晶體420、451、470和493。在本實施例中，薄膜電晶體4010和4011是n通道薄膜電晶體。
在絕緣層4021上，在與用於驅動電路的薄膜電晶體4011的氧化物半導體層的通道形成區重疊的部分中設置導電層4040。此外，透過在與氧化物半導體層的通道形成區重疊的部分中設置導電層4040，可以減小BT測試前後薄膜電晶體4011的閾值電壓的偏移量。導電層4040可以具有與薄膜電晶體4011的閘極電極層的電位相同或不同的電位，並且可以用作為第二閘極電極層。導電層4040可以處於GND狀態、施加0V電位的狀態、或浮置狀態。
包括在液晶元件4013中的像素電極層4030電連接至薄膜電晶體4010。在第二基板4006上形成液晶元件4013的對置電極層4031。像素電極層4030、對置電極層4031和液晶層4008彼此重疊的部分對應於液晶元件4013。注 意，像素電極層4030和對置電極層4031分別設置有氧化物絕緣層4032和氧化物絕緣層4033，氧化物絕緣層4032和氧化物絕緣層4033中的每一個用作為對準膜。液晶層4008夾在像素電極層4030和對置電極層4031之間，液晶層4008與像素電極層4030和對置電極層4031中間置有氧化物絕緣層4032和4033。
注意，由玻璃、陶瓷或塑膠所製成的透光基板可以用於第一基板4001和第二基板4006。作為塑膠，可以使用纖維玻璃增強塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸樹脂膜。
設置透過選擇性蝕刻絕緣膜獲得的柱狀間隔物4035，以控制像素電極層4030與對置電極層4031之間的距離(單元間隙)。注意，球形間隔物可以用於間隔物4035。對置電極層4031電連接至設置於與薄膜電晶體4010相同的基板上的共用電位線。利用共用連接部，對置電極層4031可以透過設置於這對基板之間的導電粒子電連接至共用電位線。注意，導電粒子包含在密封劑4005中。
或者，可以使用顯示藍相(blue phase)的液晶，對準膜對於該液晶是多餘的。藍相是液晶相之一，其在增加膽甾相液晶的溫度時在膽甾相就要變成各向同性相前產生。由於藍相僅在窄溫度範圍內產生，所以包含5wt%或更多的手性劑的液晶組分被用於液晶層4008以增大溫度範圍。包括顯示藍相的液晶和手性劑的液晶組分具有1毫 秒或更小的回應時間，具有光學各向同性，這使得不需要對準製程，並具有小的視角依賴性。
本實施例的液晶顯示裝置還可以應用於透射型液晶顯示裝置或透射反射型液晶顯示裝置。
在本實施例中，將描述液晶顯示裝置的實例，其中偏振片設置於基板的外表面上(觀看者側上)，並且用於顯示元件的著色層(也稱為濾色器)和電極層係依序設置於基板的內表面上；但是，偏振片可以設置於基板的內表面上。偏振片和著色層的堆疊結構不被限制到本實施例所述的結構，而可以根據偏振片和著色層的材料或製造步驟的條件適當地設置。
在薄膜電晶體4011中，氧化物絕緣層4041被形成為與包括通道形成區的半導體層接觸。例如，可以使用與第一實施例中描述的氧化物絕緣層416類似的材料和方法形成氧化物絕緣層4041。這裏，以類似於第一實施例的方式，使用濺射法形成氧化矽膜作為氧化物絕緣層4041。
此外，保護絕緣層4020形成於氧化物絕緣層4041上。保護絕緣層4020可以使用類似於在第一實施例中描述的保護絕緣層403的材料和方法形成。這裏，使用PCVD方法形成氮化矽膜作為保護絕緣層4020。
為了降低薄膜電晶體的表面粗糙度，在保護絕緣層4020上形成絕緣層4021，作為平坦化絕緣膜。絕緣層4021可以使用類似於在第一實施例中描述的平坦化絕緣層404的材料和方法形成，並且可以使用具有耐熱性的有 機材料，諸如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂。除了這些有機材料之外，還可以使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等。注意，絕緣層4021可以透過堆疊由這些材料形成的多個絕緣膜來形成。
對形成絕緣層4021的方法沒有特別限制，並且取決於材料可以透過諸如濺射法、SOG法、旋塗、浸塗、噴塗或液滴排放法(例如，噴墨法、絲網印刷、膠版印刷等)的方法，或者諸如刮刀、輥塗機、幕塗機或刮刀塗布機的工具(裝置)，形成絕緣層4021。絕緣層4021的烘焙步驟還用作為半導體層的退火步驟，由此可以有效地製造半導體裝置。
像素電極層4030和對置電極層4031可以由透光導電材料製成，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅或添加氧化矽的氧化銦錫。
包含導電高分子(也稱為導電聚合物)的導電組分可以用於像素電極層4030和對置電極層4031。由該導電組分製成的像素電極較佳地具有10000歐姆/立方或更小的薄層電阻以及在550nm的波長下的70%或更大的透光率。此外，該導電組分中包含的導電高分子的電阻率較佳為0.1Ω．cm或更小。
作為導電高分子，可以使用所謂的π電子共軛導電聚合物。例如，可以使用聚苯胺或其衍生物、聚吡咯或其衍 生物、聚噻吩或其衍生物、或者兩種以上的上述材料的共聚物。
此外，多種信號和電位被從FPC4018供應到單獨地形成的信號線驅動電路4003、以及掃描線驅動電路4004或像素部4002。
由與包括在液晶元件4013中的像素電極層4030相同的導電膜形成連接端子電極4015，並由與薄膜電晶體4011的源極電極層和汲極電極層相同的導電膜形成端子電極4016。
連接端子電極4015透過各向異性導電膜4019而被電連接至包括在FPC 4018中的端子。
注意，圖10A1、圖10A2和圖10B例示信號線驅動電路4003被單獨地形成並安裝在第一基板4001上的實例；但是，本實施例不被限制到該結構。掃描線驅動電路可以被單獨地形成然後安裝，或者僅信號線驅動電路的一部分或者掃描線驅動電路的一部分被單獨地形成然後安裝。
圖19例示使用根據本說明書中揭示的製造方法製造的TFT基板2600形成的作為半導體裝置的液晶顯示模組的實例。
圖19例示了液晶顯示模組的實例，其中TFT基板2600和對基板2601用密封劑2602彼此接合，並且包括TFT等的像素部2603、包括液晶層的顯示元件2604、和著色層2605設置於基板之間以形成顯示區域。著色層 2605對於進行彩色顯示是必要的。在RGB系統的情況下，為各個像素設置與紅色、綠色和藍色對應的相應著色層。在TFT基板2600和對基板2601外部設置偏振片2606和2607以及漫射板2613。光源包括冷陰極管2610和反射板2611。電路板2612透過可撓性佈線板2609連接至TFT基板2600的佈線電路部2608，並且包括諸如控制電路或電源電路的外部電路。偏振片和液晶層可以堆疊，它們之間置有延遲片。
對於液晶顯示模組，可以使用TN(扭轉向列)模式、IPS(平面內切換)模式、FFS(邊緣場切換)模式、MVA(多域垂直對準)模式、PVA(圖案化垂直對準)模式、ASM(軸對稱對準微單元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式等。
透過上述製程，可以製造作為半導體裝置的高可靠液晶顯示面板。
本實施例可以與其他實施例中描述的結構適當地組合。
(第十三實施例)
將描述電子紙張的實例作為本發明的實施例的半導體裝置。
第一實施例至第七實施例的任一個中描述的薄膜電晶體可以用作為電子紙張，在電子紙張中電子墨水由電連接 至切換元件的元件驅動。電子紙張還被稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與普通紙張相同水平的可讀性，比其他顯示裝置的功耗低，且可以被製作得輕薄。
電泳顯示器可以具有多種模式。電泳顯示器包含多個分散在溶劑或溶質中的微囊體，每個微囊體包含帶有正電荷的第一粒子和帶有負電荷的第二粒子。透過對微囊體施加電場，微囊體中的粒子沿彼此相反的方向移動，並且僅顯示聚集到一側上的粒子的顏色。注意，第一粒子和第二粒子分別包含色素，且在沒有電場的情況下不移動。並且，第一粒子和第二粒子具有不同的顏色(其可以是無色的)。
因此，電泳顯示器是一種利用所謂的介電泳效應的顯示器，透過該介電泳效應，具有高介電常數的物質向高電場區域移動。電泳顯示裝置不需要使用液晶顯示裝置中所需的偏振片和對基板，由此可以減小電泳顯示裝置的厚度和重量。
上述微囊體分散於溶劑中的溶液被稱為電子墨水。該電子墨水可以被印刷到玻璃、塑膠、布、紙張等的表面上。此外，利用濾色器或具有色素的粒子，也可以實現彩色顯示。
另外，如果將多個上述微囊體適當地排列在主動矩陣基板上以被置於兩個電極之間，則可以完成主動矩陣顯示裝置，並且可以透過向微囊體施加電場而進行顯示。例 如，可以使用透過在第一實施例至第七實施例的任一個中描述的薄膜電晶體所獲得的主動矩陣基板。
注意，微囊體中的第一粒子和第二粒子都可以由選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料和磁泳材料中的單種材料形成，或者由這些材料中的任何材料的複合材料形成。
圖18例示作為半導體裝置的一個實例的主動矩陣電子紙張。薄膜電晶體581可以類似於第一實施例中描述的薄膜電晶體的方式製造，其是包括氧化物半導體層的高可靠薄膜電晶體。在第二實施例至第七實施例的任一個中描述的薄膜電晶體也可以用作為薄膜電晶體581。
圖18中的電子紙張是使用扭轉球顯示系統的顯示裝置的實例。扭轉球顯示系統指的是如下方法：將顏色分別是黑和白的球狀粒子排列在作為用於顯示元件的電極層的第一電極層和第二電極層之間，並在第一電極層和第二電極層之間產生電位差以控制球狀粒子和取向，由此進行顯示。
形成於基板580上的薄膜電晶體581是具有底閘極部閘極結構的薄膜電晶體，並且覆蓋有絕緣層583和584，絕緣層583和584與半導體層接觸。薄膜電晶體581的源極電極層或汲極電極層透過形成於絕緣層583和584以及絕緣層585中的開口與第一電極層接觸，由此將薄膜電晶體581電連接至第一電極層587。在形成於基板596上的 第一電極層587和第二電極層588之間，設置球狀粒子589，每個球狀粒子589具有黑色區域509a、白色區域509b以及圍繞黑色區域和白色區域的腔594，該腔填充有液體。圍繞球狀粒子589的空間填充有諸如樹脂的填充劑595。第一電極層587對應於像素電極，第二電極層588對應於共用電極。第二電極層588電連接至設置於與薄膜電晶體581相同的基板上的共用電位線。利用共用連接部，第二電極層588可以透過設置於一對基板之間的導電粒子電連接至共用電位線。
替代扭轉球，也可以使用電泳元件。使用直徑約為10μm至200μm的微囊體，其中封裝透明液體、帶正電荷的白色微粒和帶負電荷的黑色微粒。在設置於第一電極層和第二電極層之間的微囊體中，當在第一電極層和第二電極層之間施加電場時，白色微粒和黑色微粒沿彼此相反的方向移動，由此可以顯示白色或黑色。使用這種原理的顯示元件是電泳顯示元件，通常稱為電子紙張。電泳顯示元件具有比液晶顯示元件高的反射率，因此無需輔助光，功耗低，且可以在昏暗的場所識別顯示部。此外，即使不將電力施加到顯示部，也可以保持已經顯示的影像。因而，即使具有顯示功能的半導體裝置(其可以簡稱為顯示裝置或設置有顯示裝置的半導體裝置)遠離電波源，也可以保存所顯示的影像。
透過上述製程，可以製造作為半導體裝置的高可靠電子紙張。
本實施例可以與其他實施例中描述的結構適當地組合而實施。
(第十四實施例)
將描述發光顯示裝置的實例作為半導體裝置。作為顯示裝置中包括的顯示元件，這裏描述利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物來分類。通常，將前者稱為有機EL元件，而將後者稱為無機EL元件。
在有機EL元件中，透過向發光元件施加電壓，將電子和電洞從一對置電極單獨地注入含發光有機化合物的層中，並流動電流。然後，載流子(電子和電洞)結合，由此激發發光有機化合物。發光有機化合物從激發態返回基態，由此發光。在這種機制的情況下，將這種發光元件稱為電流激發發光元件。
無機EL元件根據其元件結構被分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料的粒子分散到粘合劑中的發光層，並且其發光機制是利用施體能階和受體能階的施體-受體結合型發光。無機EL元件具有如下結構：發光層夾在電媒體層之間，電媒體層又被夾在電極之間；並且無機EL元件的發光機制是利用金屬離子的內殼電子躍遷的定域化型發光。注意，這裏使用有機EL元件作為發光元件進行描述。
圖12例示作為半導體裝置的實例的像素結構的實 例，其可以由數位時間灰度方法驅動。
將描述可以由數位時間灰度方法驅動的像素的結構和操作。這裏描述的實例中一個像素包括使用通道形成區中的氧化物半導體層的兩個n通道電晶體。
像素6400包括切換電晶體6401、驅動電晶體6402、發光元件6404和電容器6403。切換電晶體6401的閘極電極連接至掃描線6406，切換電晶體6401的第一電極(源極電極和汲極電極層中的一個)連接至信號線6405，切換電晶體6401的第二電極(源極電極和汲極電極層中的另一個)連接至驅動電晶體6402的閘極電極。驅動電晶體6402的閘極電極透過電容器6403而被連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，驅動電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共用電極6408。共用電極6408係電連接至形成於一個基板上的共用電位線。
注意，發光元件6404的第二電極(共用電極6408)被設定成低電源電位。當以被設定到電源線6407的高電源電位為基準時，該低電源電位小於被供應到電源線6407的高電源電位。例如，可以給出GND和0V作為低電源電位。高電源電位和低電源電位之間的電位差被施加到發光元件6404，使得電流流經發光元件6404，由此發光元件6404發光。因此，設定各個電位以使得高電源電位和低電源電位之間的電位差大於等於發光元件6404的 正向閾值電壓。
當使用驅動電晶體6402的閘極電容作為電容器6403的替代物時，可以省略電容器6403。驅動電晶體6402的閘極電容可以形成於通道形成區和閘極電極之間。
這裏，在使用電壓輸入電壓驅動方法的情況下，將視頻信號輸入到驅動電晶體6402的閘極電極，並使得驅動電晶體6402充分地導通或截止。也就是說，驅動電晶體6402在線性區域中操作，因此將高於電源線6407的電壓的電壓施加到驅動電晶體6402的閘極電極。注意，將大於等於(電源線電壓+驅動電晶體6402的Vth)的電壓施加到信號線6405。
在使用類比灰度方法替代數位時間灰度方法的情況下，透過以不同的方式輸入信號可以採用與圖12相同的像素結構。
在使用類比灰度方法的情況下，將大於等於(發光元件6404的正向電壓+驅動電晶體6402的Vth)的電壓施加到驅動電晶體6402的閘極電極。發光元件6404的正向電壓指的是獲得期望亮度的電壓，並至少包括正向閾值電壓。透過輸入視頻信號以使能驅動電晶體6402操作在飽和區域中，可以將電流供應到發光元件6404。為了使驅動電晶體6402可以操作在飽和區域中，電源線6407的電位高於驅動電晶體6402的電位。由於視頻信號是類比信號，所以按照視頻信號的電流在發光元件6404中流動，並且可以進行類比灰度方法。
注意，像素結構不限於圖12所示的結構。例如，圖12例示的像素可以進一步包括切換、電阻器、電容器、電晶體、邏輯電路等。
接著，將參照圖13A至圖13C描述發光元件的結構。這裏，將以n通道驅動TFT為例描述像素的剖面結構。用於圖13A至圖13C例示的半導體裝置的驅動TFT 7001、驅動TFT 7011和驅動TFT 7021可以類似於在第一實施例至第七實施例的任一個中描述的薄膜電晶體的方式製造，並且是分別包括氧化物半導體層的高可靠薄膜電晶體。
每個薄膜電晶體和每個發光元件形成於一個基板上。為了提取從發光元件發出的光，陽極和陰極中的至少一個可以透光。發光元件可以具有：頂發射結構，其中透過與基板相反的表面提取光；底發射結構，其中透過基板側上的表面提取光；或雙發射結構，其中透過與基板相反的表面和基板側上的表面提取光。圖12中例示的像素結構可以適用於具有這些發射結構中的任一種的發光元件。
將參照圖13A描述具有底發射結構的發光元件。
圖13A是在TFT 7011是n型且光從發光元件7012到陰極7013側發射的情況下的像素的剖面圖。在圖13A中，發光元件7012的陰極7013形成於電連接至TFT 7011的透光導電膜7017上方，並且發光層7014和陽極7015係依序堆疊在陰極7013上方。注意，透光導電膜7017透過形成於氧化物絕緣層7031、絕緣層7032和保護 絕緣層7035中的接觸孔電連接至TFT 7011的汲極電極層。
作為透光導電膜7017，可以使用透光導電膜，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅或添加氧化矽的氧化銦錫的膜。
陰極7013可以使用多種材料形成，並且較佳使用具有低功函數的材料，例如，諸如Li或Cs的鹼金屬，諸如Mg、Ca或Sr的鹼土金屬，包含任何這些元素的合金(Mg：Ag、Al：Li等)，諸如Yb或Er的稀土金屬等。在圖13A中，陰極7013的厚度大致是透光的厚度(較佳地，約5nm到30nm)。例如，厚度為20nm的鋁膜用作為陰極7013。
注意，透光導電膜和鋁膜可以被堆疊並選擇性蝕刻以形成透光導電膜7017和陰極7013；在這種情況下，透光導電膜7017和陰極7013可以使用相同的遮罩進行蝕刻。
陰極7013的週邊部分覆蓋有分隔壁7019。分隔壁7019係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷所形成，所述有機樹脂膜諸如是聚醯亞胺、丙烯酸樹脂、聚醯胺或環氧樹脂。特別較佳地，分隔壁7019使用感光樹脂材料形成以在陰極7013上方具有開口，由此將該開口的側壁形成為具有連續曲率的斜面。在將感光樹脂材料用於分隔壁7019的情況下，可以省略形成抗蝕劑遮罩的步驟。
形成於陰極7013和分隔壁7019上方的發光層7014可以被形成為單層或堆疊的多層。當發光層7014形成為多層時，透過在陰極7013上依序堆疊電子注入層、電子輸送層、發光層、電洞輸送層和電洞注入層形成發光層7014。注意，不是必須設置所有的這些層。
堆疊順序不限於上述堆疊順序，而可以在陰極7013上依序堆疊電洞注入層、電洞輸送層、發光層、電子輸送層和電子注入層。但是，當比較功耗時，由於功耗低，所以較佳在陰極7013上依序堆疊電子注入層、電子輸送層、發光層、電洞輸送層和電洞注入層。
作為形成於發光層7014上方的陽極7015，可以採用多種材料，並且較佳使用例如具有高功函數的材料，諸如氮化鈦、ZrN、Ti、W、Ni、Pt或Cr；或者透光導電材料，諸如ITO、IZO(氧化銦氧化鋅)或ZnO。作為陽極7015上方的遮光膜7016，使用例如遮光的金屬、反射光的金屬等。在本實施例中，將ITO膜用於陽極7015，將Ti膜用於遮光膜7016。
發光元件7012對應於發光層7014夾在陰極7013與陽極7015之間的區域。在圖13A例示的元件結構的情況下，從發光元件7012到陰極7013側發射光，如箭頭所示。
注意，圖13A中例示如下實例：將透光導電膜用作為閘極電極層，從發光元件7012發射的光透過濾色器層7033和TFT 7011的閘極電極層和源極電極層，並發射 光。將透光導電膜用作為TFT 7011的閘極電極層和源極電極層，可以提高孔徑比。
透過液滴排放法(例如，噴墨法、印刷法)、利用光刻技術的蝕刻法等，形成濾色器層7033。
濾色器層7033覆蓋有外塗層7034，並且還覆蓋有保護絕緣層7035。注意，圖13中例示厚度薄的的外塗層7034；但是，外塗層7034具有用於平坦化具有由於濾色器層7033導致的不均勻度的表面的功能。
在與分隔壁7019重疊的部分中設置接觸孔，該接觸孔形成於氧化物絕緣層7031、絕緣層7032和保護絕緣層7035中，並且該接觸孔到達汲極電極層。在圖13A中，到達汲極電極層的接觸孔與分隔壁7019彼此重疊，由此可以提高孔徑比。
接著，將參照圖13B描述具有雙發射結構的發光元件。
在圖13B中，發光元件7022的陰極7023形成於電連接至TFT 7021的透光導電膜7027上方，並且發光層7024和陽極7025係依序堆疊在陰極7023上方。注意，透光導電膜7027透過形成於氧化物絕緣層7041、絕緣層7042和保護絕緣層7045中的接觸孔電連接至TFT 7021的汲極電極層。
作為透光導電膜7027，可以使用含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅或添 加氧化矽的氧化銦錫的透光導電膜等。
陰極7023可以由多種材料形成，只要它們具有低功函數即可。例如，較佳諸如Li或Cs的鹼金屬；諸如Mg、Ca或Sr的鹼土金屬；包含任何這些元素的合金(Mg：Ag、Al：Li等)；諸如Yb或Er的稀土金屬等。在本實施例中，陰極7023的厚度被形成為可以透光的厚度(較佳地，約5nm到30nm)。例如，厚度為20nm的鋁膜用作為陰極7023。
注意，透光導電膜和鋁膜可以被堆疊然後選擇性蝕刻，由此可以形成透光導電膜7027和陰極7023；在這種情況下，較佳地，可以使用相同的遮罩進行蝕刻。
陰極7023的週邊覆蓋有分隔壁7029。分隔壁7029係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷所形成，所述有機樹脂膜諸如是聚醯亞胺、丙烯酸樹脂、聚醯胺或環氧樹脂。特別較佳地，分隔壁7029使用感光材料形成以在陰極7023上方具有開口，由此將該開口的側壁形成為具有連續曲率的斜面。在將感光樹脂材料用於分隔壁7029的情況下，可以省略形成抗蝕劑遮罩的步驟。
形成於陰極7023和分隔壁7029上方的發光層7024可以被形成為單層或堆疊的多層。當發光層7024形成為多層時，透過在陰極7023上係依序堆疊電子注入層、電子輸送層、發光層、電洞輸送層和電洞注入層形成發光層7024。注意，不是必須設置所有的這些層。
堆疊順序不限於上述堆疊順序，而可以在陰極7023 上依序堆疊電洞注入層、電洞輸送層、發光層、電子輸送層和電子注入層。但是，當比較功耗時，由於功耗低，所以較佳在陰極7023上依序堆疊電子注入層、電子輸送層、發光層、電洞輸送層和電洞注入層。
作為形成於發光層7024上方的陽極7025，可以採用多種材料，並且較佳使用例如具有高功函數的材料，例如ITO、IZO、ZnO等的透光導電材料。在本實施例中，將包含氧化矽的ITO膜用於陽極7025。
發光元件7022對應於發光層7024夾在陰極7023與陽極7025之間的區域。在圖13B例示的元件結構的情況下，從發光元件7022到陽極7025側和陰極7023側二者發射光，如箭頭所示。
注意，圖13B中例示如下實例：將透光導電膜用作為閘極電極層，從發光元件7022發射的光通過濾色器層7043和TFT 7021的閘極電極層和源極電極層，並發射光。當將透光導電膜用作為TFT 7021的閘極電極層和源極電極層時，陽極7025側的孔徑比可以與陰極7023側的孔徑比大致相同。
透過液滴排放法(例如，噴墨法、印刷法)、利用光刻技術的蝕刻法等，形成濾色器層7043。
濾色器層7043覆蓋有外塗層7044，並且還覆蓋有保護絕緣層7045。
在與分隔壁7029重疊的部分中設置接觸孔，該接觸孔形成於氧化物絕緣層7041、絕緣層7042和保護絕緣層 7045中，並且該接觸孔到達汲極電極層。到達汲極電極層的接觸孔與分隔壁7029彼此重疊，由此陽極7025側的孔徑比可以與陰極7023側的孔徑比大致相同。
在與分隔壁7029重疊的部分中設置接觸孔，該接觸孔形成於保護絕緣層7045和絕緣層7042中，並且該接觸孔到達透光導電膜7027。
注意，當使用具有雙發射結構的發光元件並在兩個顯示表面上進行全色顯示時，來自陽極7025的光不通過濾色器層7043；因此，較佳地在陽極7025上設置密封基板，該密封基板設置有另一濾色器層。
接著，參照圖13C描述具有頂發射結構的發光元件。
圖13C是在TFT 7001是n型且光從發光元件7002到陽極7005側發射的情況下的像素的剖面圖。在圖13C中，形成電連接至TFT 7001的發光元件7002的陰極7003，並且發光層7004和陽極7005係依序堆疊在陰極7003上方。
陰極7003可以使用多種導電材料形成，只要它們具有低功函數即可。例如，較佳諸如Li或Cs的鹼金屬；諸如Mg、Ca或Sr的鹼土金屬；包含任何這些元素的合金(Mg：Ag、Al：Li等)；諸如Yb或Er的稀土金屬等。
陰極7003的週邊部分覆蓋有分隔壁7009。分隔壁7009係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷所形成，所述有機樹脂膜諸如是聚醯亞胺、丙烯酸樹脂、聚醯胺或環氧樹脂。特別較佳地，分隔壁7009使用感光材 料形成以在陰極7003上方具有開口，由此將該開口的側壁形成為具有連續曲率的斜面。在將感光樹脂材料用於分隔壁7009的情況下，可以省略形成抗蝕劑遮罩的步驟。
形成於陰極7003和分隔壁7009上方的發光層7004可以被形成為單層或堆疊的多層。當發光層7004形成為多層時，透過在陰極7003上依序堆疊電子注入層、電子輸送層、發光層、電洞輸送層和電洞注入層形成發光層7004。注意，不是必須設置所有的這些層。
堆疊順序不限於上述堆疊順序，而可以在陰極7003上依序堆疊電洞注入層、電洞輸送層、發光層、電子輸送層和電子注入層。在依序堆疊這些層的情況下，陰極7003用作為陽極。
在圖13C中，在疊層膜上方依序堆疊電洞注入層、電洞輸送層、發光層、電子輸送層和電子注入層，在該疊層膜中依序堆疊Ti膜、Al膜和Ti膜，因此，形成Mg：Ag合金薄膜和ITO的疊層。
但是，當比較功耗時，由於功耗低，所以較佳在陰極7003上依序堆疊電子注入層、電子輸送層、發光層、電洞輸送層和電洞注入層。
陽極7005使用透光導電材料形成，例如，可以使用含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅或添加氧化矽的氧化銦錫等的透光導電膜。
發光元件7002對應於發光層7004夾在陰極7003與 陽極7005之間的區域。在圖13C例示的元件結構的情況下，從發光元件7002到陽極7005側發射光，如箭頭所示。
在圖13C中。例示將薄膜電晶體460用作為TFT 7001的實例；但是，沒有特別限制，而可以使用另一薄膜電晶體。當使用另一薄膜電晶體作為TFT 7001時，陰極7003與汲極電極層彼此電連接以彼此接觸。
在圖13C中，TFT 7001的汲極電極層電連接至陰極7003，在它們中間置有氧化物絕緣層7051。平坦化絕緣層7053使用諸如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂的樹脂材料形成。除了這些樹脂材料之外，也可以使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等。注意，平坦化絕緣層7053可以透過堆疊由這些材料形成的多個絕緣膜來形成。對形成平坦化絕緣層7053的方法沒有特別限制，並且取決於材料可以透過諸如濺射法、SOG法、旋塗、浸塗、噴塗或液滴排放法(例如，噴墨法、絲網印刷、膠版印刷等)的方法，或者諸如刮刀、輥塗機、幕塗機或刮刀塗布機的工具(裝置)，形成平坦化絕緣層7053。
設置分隔壁7009以將陰極7003和相鄰像素的陰極隔離。分隔壁7009係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷所形成，所述有機樹脂膜諸如是聚醯亞胺、丙烯酸樹脂、聚醯胺或環氧樹脂。特別較佳地，分隔壁7009 使用感光材料形成以在陰極7003上方具有開口，由此將該開口的側壁形成為具有連續曲率的斜面。在將感光樹脂材料用於分隔壁7009的情況下，可以省略形成抗蝕劑遮罩的步驟。
在圖13C的結構中，當進行全色顯示時，例如，將發光元件7002用作為綠色發光元件，將相鄰發光元件中的一個用作紅色發光元件，並且將相鄰發光元件中的另一個用作為藍色發光元件。或者，可以使用四種發光元件製造能夠全色顯示的發光顯示裝置，這四種發光元件包括白色發光元件以及上述三種發光元件。
在圖13C的結構中，可以如下方式製造製造能夠全色顯示的發光顯示裝置：佈置的全部多個發光元件是白色發光元件，並且在發光元件7002上佈置具有濾色器等的密封基板。呈現諸如白色的單色的材料被形成並與濾色器或色彩轉換層組合，由此可以進行全色顯示。
不言而喻，也可以進行單色光的顯示。例如，可以利用白光發射形成發光系統，或者可以利用單色光發射形成區域色(area-color)發光裝置。
必要時，可以設置諸如包括環形偏振片的偏振膜的光學膜。
儘管這裏描述了有機EL元件作為發光元件，但是，也可以設置無機EL元件作為發光元件。
注意，描述了控制發光元件的驅動的薄膜電晶體(驅動TFT)電連接至發光元件的實例；但是，可以採用用於 電流控制的TFT連接在驅動TFT和發光元件之間的結構。
當結構不設置發光元件和分隔壁時，本發明的一個實施例可以應用於液晶顯示裝置。將在圖47中描述液晶顯示裝置的情況。
描述n型TFT 7071的情況。在圖47中，設置電連接至TFT 7071的透光導電膜7067，並且透光導電膜7067透過形成於氧化物絕緣層7061、保護絕緣層7062、濾色器層7063、外塗層7064和保護絕緣層7065中的接觸孔電連接至TFT 7071的汲極電極層。
作為透光導電膜7067，例如，可以使用透光導電膜，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅或添加氧化矽的氧化銦錫的膜。
注意，圖47中例示使用透光導電膜作為閘極電極層的實例，並且從背光等發射的光通過濾色器層7063，並發射光。因而，使用透光導電膜作為TFT 7071的閘極和源極電極層，並且可以提高孔徑比。
透過液滴排放法(例如，噴墨法、印刷法)、利用光刻技術的蝕刻法等，形成濾色器層7063。
濾色器層7033覆蓋有外塗層7064，並且還覆蓋有保護絕緣層7065。注意，圖47中例示厚度薄的的外塗層7064；但是，外塗層7064具有用於平坦化具有由於濾色器層7063導致的不均勻度的表面的功能。
液晶層設置於透光導電膜7067上的結構可以應用於液晶顯示裝置。
接著，將參照圖11A和圖11B描述作為半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀和剖面。圖11A是面板的平面圖，在該面板中薄膜電晶體和發光元件被用密封劑密封在第一基板和第二基板之間。圖11B是沿圖11A的線H-I所取出的剖面。
密封劑4505被設置為圍繞設置於第一基板4501上的像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a和掃描線驅動電路4504b。此外，第二基板4506設置於像素部4502、信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b上。因而，透過第一基板4501、密封劑4505和第二基板4506，用填充劑4507將像素部4502、信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b密封在一起。較佳地，用保護膜(諸如接合膜或紫外可固化樹脂膜)或者具有高氣密性和小脫氣作用的覆蓋材料如此封裝(密封)顯示裝置，使得該顯示裝置不暴露於外部空氣。
形成於第一基板4501上的像素部4502、信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b中的每一個包括多個薄膜電晶體，並且在圖11B作為實例例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509和4510，可以採用在第一實施例至第七實施例的任一個中描述的包括氧化物半導體層的高可靠薄膜電晶體。作為用於驅動電路的薄膜電晶體4509，可以使用薄膜電晶體410、440、449、460、490或492。作為用於像素的薄膜電晶體4510，例如，可以使用在第一實施例至第七實施例的任一個中描述的薄膜電晶體420、451、470和493中的任一個。在本實施例中，薄膜電晶體4509和4510是n通道薄膜電晶體。
在絕緣層4544上，在與用於驅動電路的薄膜電晶體4509的氧化物半導體層的通道形成區重疊的部分中設置導電層4540。當在與氧化物半導體層的通道形成區重疊的部分中設置導電層4540時，可以減小BT測試前後薄膜電晶體4509的閾值電壓的偏移量。導電層4540可以具有與薄膜電晶體4509的閘極電極層的電位相同或不同的電位，並且可以用作為第二閘極電極層。導電層4540的電位可以是GND、0V或處於浮置狀態。
在薄膜電晶體4509中，將氧化物絕緣層4541形成為保護絕緣膜以與包括通道形成區的半導體層接觸。氧化物絕緣層4541可以使用類似於在第一實施例中描述的氧化物絕緣層416的材料和方法形成。此外，為了降低薄膜電晶體的表面粗糙度，薄膜電晶體覆蓋有用作為平坦化絕緣膜的絕緣層4544。這裏，利用第一實施例，透過濺射法形成氧化矽膜作為氧化物絕緣層4541。
保護絕緣層4543形成於氧化物絕緣層4541上。保護 絕緣層4543可以使用類似於在第一實施例中描述的保護絕緣層403的材料和方法形成。這裏，透過PCVD方法形成氮化矽膜作為保護絕緣層4543。
此外，形成絕緣層4544作為平坦化絕緣膜。絕緣層4544可以使用類似於在第一實施例中描述的平坦化絕緣層404的材料和方法形成。這裏，將丙烯酸樹脂用於絕緣層4544。
作為包括在發光元件4511中的像素電極的第一電極層4517電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，發光元件4511的結構不限於疊層結構，該疊層結構包括第一電極層4517、電致發光層4512和第二電極層4513。可以根據從發光元件4511提取光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳地，分隔壁4520係使用感光材料所形成以便在第一電極層4517上方具有開口，據此將該開口的側壁形成為具有連續曲率的斜面。
電致發光層4512可以形成為單層或堆疊的多層。
注意，保護膜可以形成於第二電極層4513和分隔壁4520上以防止氧、氫、水分、二氧化碳等進入發光元件4511。作為該保護膜，可以形成氮化矽膜、氧氮化矽膜、DLC膜等。
從FPC 4518a和FPC 4518b將多種信號和電位供應到信號線驅動電路4503a和4503b、掃描線驅動電路4504a 和4504b或像素部4502。
由與包括在發光元件4511中的第一電極層4517相同的導電膜形成連接端子電極4515，並由與包括在薄膜電晶體4510中的源極電極層和汲極電極層相同的導電膜形成端子電極4516。
連接端子電極4515透過各向異性導電膜4519而被電連接至FPC 4518a的端子。
位於從發光元件4511提取光的方向上的基板需要具有透光性。在這種情況下，使用諸如玻璃板、塑膠板、聚酯膜或丙烯酸樹脂膜的透光材料作為該基板。
作為填充劑4507，除了諸如氮氣或氬氣的惰性氣體之外，可以使用紫外可固化樹脂或熱固樹脂。例如，可以使用聚氯乙烯(PVC)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、聚乙烯醇縮丁醛(PVB)或乙烯-乙酸乙烯酯共聚物(EVA)。
必要時，可以在發光元件4511的發光表面上適當地設置光學膜，諸如偏振片、環形偏振片(包括橢圓形偏振片)、延遲片(四分之一波片或半波片)或濾色器。此外，可以為偏振片或環形偏振片設置抗反射膜。例如，可以進行抗眩光處理，由此可以透過表面上的凸部和凹部將反射光漫射，從而減少眩光。
信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b可以被安裝在單獨地準備的基板上，作為使用單晶半導體膜或多晶半導體膜形成的驅動電路。或 者，可以單獨地形成和安裝僅信號線驅動電路或其部分，或者僅掃描線驅動電路或其部分。本實施例不限於圖11A和圖11B例示的結構。
透過上述製程，可以製造作為半導體裝置的高可靠發光顯示裝置(顯示面板)。
本實施例可以與其他實施例中描述的結構適當組合地實施。
(第十五實施例)
本說明書揭示的半導體裝置可以應用於電子紙張。電子紙張可以用於多種領域中的電子裝置，只有它們可以顯示資料即可。例如，電子紙張可以應用於電子書閱讀器(電子書)、海報、諸如火車的車輛中的廣告或諸如信用卡的各種卡的顯示。電子裝置的實例在圖20中例示。
圖20例示電子書閱讀器的實例。例如，電子書閱讀器2700包括兩個殼體，殼體2701和殼體2703。用鉸鏈2711組合殼體2701和殼體2703，由此可以利用鉸鏈2711作為軸打開和閉合電子書閱讀器2700。利用這種結構，電子書閱讀器2700可以像紙質書一樣操作。
顯示部2705和顯示部2707分別被結合在殼體2701和殼體2703中。顯示部2705和顯示部2707可以顯示一個影像或不同的影像。在顯示部2705和顯示部2707顯示不同的影像的情況下，例如，文本可以顯示在右側的顯示部(圖20的顯示部2705)上，而圖形可以顯示在左側的 顯示部(圖20的顯示部2707)上。
圖20例示殼體2701設置有操作部等的實例。例如，殼體2701設置有電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，可以在與殼體的顯示部相同的表面上設置鍵盤、指向裝置等。此外，可以在殼體的背表面或側表面上設置外部連接端子(耳機端子、USB端子、可以連接至諸如交流適配器和USB線纜的各種線纜的端子等)、記錄媒體插入部分等。並且，電子書閱讀器2700可以具有電子辭典的功能。
電子書閱讀器2700可以具有能夠無線發送和接收資料的構造。透過無線通信，可以從電子書伺服器購買和下載期望的書籍資料等。
(第十六實施例)
本說明書揭示的半導體裝置可以應用於多種電子裝置(包括娛樂機)。電子裝置的實例包括電視機(也稱為電視或電視接收機)、電腦等的監視器、諸如數位照相機或數位攝像機的相機、數位相框、蜂巢式電話(也稱為移動式電話或移動式電話機)、攜帶型遊戲機、攜帶型資訊終端、音頻再現裝置、大尺寸遊戲機(例如，彈球機)等。
圖21A例示電視機的實例。在電視機9600中，顯示部9603被結合到殼體9601中。影像可以被顯示在顯示部9603上。這裏，殼體9601係由台座9605所支撐。
可以用殼體9601的操作開關或單獨的遙控器9610操 作電視機9600。可以用遙控器9610的操作鍵9609控制頻道和音量，從而可以控制在顯示部9603上顯示的影像。此外，遙控器9610可以設置有顯示部9607，用於顯示從遙控器9610輸出的資料。
注意，電視機9600係設置有接收器、數據機等。利用接收器，可以接收普通電視廣播。此外，當電視機9600經由數據機透過有線或無線連接被連接至通信網路時，可以進行單向(從發送器到接收器)或雙向(在發送器和接收器之間、在接收器之間等)資料通信。
圖21B例示數位相框的實例。例如，在數位相框9700中，顯示部9703結合到殼體9701中。各種影像可以顯示在顯示部9703上。例如，顯示部9703可以顯示由數位照相機等拍攝的影像的資料以用作為普通相框。
注意，數位相框9700係設置有操作部、外部連接部(USB埠、可以連接至諸如USB線纜的各種線路的埠等)、記錄媒體插入部等。它們可以設置在與顯示部相同的表面上，但是對於數位相框9700的設計，較佳將它們設置在側表面或背表面上。例如，將儲存由數位照相機所拍攝到的影像資料的記憶體插入數位相框9700的記錄媒體插入部中，由此可以下載影像資料並在顯示部9703上顯示。
數位相框9700可以具有能夠無線發送和接收資料的構造。透過無線通信，可以下載想要的影像資料來顯示。
圖22A例示攜帶型娛樂機，其包括兩個殼體：殼體 9881和殼體9891。殼體9881和9891與連接部9893連接以被打開和閉合。顯示部9882和顯示部9883分別結合到殼體9881和殼體9891中。此外，圖22A例示的攜帶型娛樂機包括揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入裝置(操作鍵9885、連接端子9887、感測器9888(具有測量力、位移、位置、速度、加速度、角速度、轉動頻率、距離、光、液體、磁、溫度、化學物質、聲、時間、硬度、電場、電流、電壓、電功率、輻射、流速、濕度、梯度、振盪、氣味或紅外線的功能的感測器)或微音器9889)等。不言而喻，攜帶型娛樂機的結構不限於上述結構，而可以採用至少設置有本說明書揭示的半導體裝置的其他結構。攜帶型娛樂機可以適當地包括其他附屬設備。圖22A例示的攜帶型娛樂機具有讀取儲存在記錄媒體中的程式或資料以將其顯示在顯示部上的功能，以及透過無線通信與另一攜帶型娛樂機共用資訊的功能。圖22A例示的攜帶型娛樂機可以具有多種功能，不限於上述功能。
圖22B例示作為大尺寸娛樂機的自動販賣機的實例。在投幣機9900中，顯示部9903被結合到殼體9901中。此外，投幣機9900包括諸如開始桿或停止開關的操作裝置、投幣槽、揚聲器等。不言而喻，投幣機9900的結構不限於上述結構，而可以採用至少設置有本說明書揭示的半導體裝置的其他結構。投幣機9900可以適當地包括其他附屬設備。
圖23A是例示攜帶型電腦的實例的透視圖。
在圖23A的攜帶型電腦中，透過將連接頂部殼體9301和底部殼體9302的鉸鏈單元閉合，可以使具有顯示部9303的頂部殼體9301與具有鍵盤9304的底部殼體9302彼此重疊。圖23A的攜帶型電腦可以便於攜帶，並在使用用於輸入的鍵盤的情況下，打開鉸鏈單元，並且用戶可以看著顯示部9303進行輸入。
除了鍵盤9304之外，底部殼體9302包括指向裝置9306，利用其可以進行輸入。此外，當顯示部9303是觸控輸入面板時，可以透過觸摸顯示部的一部分進行輸入。底部殼體9302包括諸如CPU或硬碟的演算法功能部。此外，底部殼體9302包括外部連接埠9305，在其中插入另一裝置，諸如符合USB通信標準的通信纜線。
包括顯示部9307的頂殼體9301可以具有大顯示幕，並且可以透過將顯示部9307向頂部殼體9301的內部滑動將顯示部9307保持在其中。此外，用戶可以調整可以被保持在頂部殼體9301中的顯示部9307的螢幕取向。當可以被保持在頂部殼體9301中的顯示部9307是觸控輸入面板時，可以透過觸摸可以被保持在頂部殼體9301中的顯示部9307的一部分進行輸入。
顯示部9303或可以被保持在頂部殼體9301中的顯示部9307使用液晶顯示面板、諸如有機發光元件或無機發光元件的發光顯示面板的影像顯示裝置等形成。
此外，圖23A的攜帶型電腦可以設置有接收器等並且 可以接收電視廣播以在顯示部9303或顯示部9307上顯示影像。在將連接頂部殼體9301和底部殼體9302的鉸鏈單元保持閉合時，當透過滑動顯示部9307暴露顯示部9307的整個螢幕時，用戶可以觀看電視廣播。在這種情況下，不打開鉸鏈單元，並且不在顯示部9303上進行顯示。此外，僅進行用於顯示電視廣播的電路的啟動。因此，可以消耗最少的電力，這對電池容量有限的攜帶型電腦而言是有用的。
圖23B是例示用戶可以像腕表一樣戴在腕上的蜂巢式電話的實例的透視圖。該蜂巢式電話形成有：包括通信裝置和電池的主體，該通信裝置至少包括電話功能；帶部9204，其使得主體能夠被戴在腕上；調整部9205，用於調整帶部對於腕固定的定置；顯示部9201；揚聲器9207；和微音器9208。
此外，主體包括操作開關9203。例如，除了用作為用於接通電源的開關、用於轉換顯示的開關、用於指示開始取影像的開關等之外，操作開關9203用作為用於當按下開關時啟動因特網程式的開關，並且可以被使用以對應於每個功能。
透過用手指或輸入筆觸摸顯示部9201，對操作開關9203進行操作，或將語音輸入到微音器9208中，操作對該蜂巢式電話的輸入。注意，圖23B中例示了在顯示部9201上顯示的被顯示按鈕9202。可以透過用手等觸摸被顯示按鈕9202進行輸入。
此外，主體包括相機部9206，相機部9206包括影像拾取裝置，該影像拾取裝置具有將透過相機鏡頭所形成的物體之影像轉變成電子影像信號的功能。注意，不是必須設置相機部。
圖23B例示的蜂巢式電話設置有電視廣播接收器等，並且可以透過接收電視廣播在顯示部9201上顯示影像。此外，圖23B例示的蜂巢式電話設置有諸如記憶體的記憶體裝置等，並且可以講電視廣播記錄在記憶體中。圖23B例示的蜂巢式電話可以具有諸如GPS的收集位置資訊的功能。
液晶顯示面板、諸如有機發光元件或無機發光元件的發光顯示面板等的影像顯示裝置用作為顯示部9201。圖23B例示的蜂巢式電話是小型和輕量的，並且圖23B例示的蜂巢式電話的電池容量有限。因此，較佳地使用可以用低功耗驅動的面板作為顯示部9201的顯示裝置。
注意，圖23B例示戴在腕上的電子裝置；但是，本實施例不限於此，只要採用便攜形狀皆可。
(第十七實施例)
本實施例將參照圖24、圖25、圖26、圖27、圖28、圖29、圖30、圖31、圖32、圖33、圖34、圖35、圖36和圖37，描述包括在第一實施例至第七實施例中描述的任何薄膜電晶體的顯示裝置的實例作為半導體裝置的一個實施例。在本實施例中，將參照圖24、圖25、圖 26、圖27、圖28、圖29、圖30、圖31、圖32、圖33、圖34、圖35、圖36和圖37，描述使用液晶元件作為顯示元件的液晶顯示裝置。第一實施例至第七實施例中描述的任何薄膜電晶體可以應用於圖24、圖25、圖26、圖27、圖28、圖29、圖30、圖31、圖32、圖33、圖34、圖35、圖36和圖37例示的液晶顯示裝置所用的TFT 628和TFT 629，TFT 628和TFT 629可以類似於第一實施例至第七實施例中描述的任何薄膜電晶體的方式製造，並且具有高電特性和高可靠性。TFT 628和TFT 629中的每一個包括氧化物半導體作為通道形成區。在圖24、圖25、圖26、圖27、圖28、圖29、圖30、圖31、圖32、圖33、圖34、圖35、圖36和圖37中解釋將圖4A例示的薄膜電晶體用作為薄膜電晶體的實例的情況，但是情況並不限於此。
首先，描述垂直對準(VA)液晶顯示裝置。VA顯示裝置具有一種形式，其中液晶顯示面板的液晶分子的對準受控。VA液晶顯示裝置具有當不施加電壓時液晶分子垂直於面板表面的形式。特別地，在本實施例中，設計成將像素分割成若干區域(子像素)，由此分子在相應區域中在不同方向對準。這被稱為域增(domain multiplication)或多域設計。在以下的說明中，描述具有多域設計的液晶顯示裝置。
圖25和圖26分別例示像素電極和對置電極。圖25是設置有像素電極的基板的一側的平面圖。圖24例示沿 途25的線E-F所取出的剖面結構。圖26是設置有對置電極的基板的一側的平面圖。以下，參照這些附圖進行描述。
圖24例示以下狀態：設置有TFT 628、電連接至TFT 628的像素電極層624和儲存電容器部630的基板600與設置有對置電極層640等的對基板601重疊，並且在基板600與對基板601之間注入液晶。
對基板601係設置有著色膜636和對置電極層640，並且對置電極層640係設置有突出部644。對準膜648形成於像素電極層624上。類似地，對置電極層640和突出部644也設置有對準膜646。液晶層650係形成於基板600與對基板601之間。
儘管這裏將柱狀間隔物用作為間隔物，但是可以分散珠形間隔物。此外，間隔物也可以在設置於基板600上的像素電極層624上方形成。
TFT 628、電連接至TFT 628的像素電極層624和儲存電容器部630係形成於基板600的上方。像素電極層624透過接觸孔623而被電連接至TFT 628以及佈線618a和佈線618b，接觸孔623穿過覆蓋儲存電容器部630的絕緣膜620，穿過覆蓋絕緣膜620的絕緣膜696，並且穿過覆蓋絕緣膜696的絕緣膜622。第一實施例到第七實施例中描述的任何薄膜電晶體可以適當地用作為TFT 628。儲存電容器部630包括：第一電容器佈線604，其在形成TFT 628的閘極佈線602的同時形成；閘極絕緣膜606； 以及在形成佈線616的同時形成的第二電容器佈線617a和第二電容器佈線617b。
透過重疊像素電極層624、液晶層650和對置電極層640，以形成液晶元件。
例如，使用在第一實施例至第七實施例中描述的任何材料形成像素電極層624。像素電極層624設置有狹縫625。狹縫625具有控制液晶的對準的功能。
圖25例示的TFT 629、電連接至TFT 629的像素電極層626和儲存電容器部631可分別以類似於TFT 628、像素電極層624和儲存電容器部630的方式形成。TFT 628和TFT 629都連接至佈線616。該液晶顯示面板的像素包括像素電極層624和626。像素電極層624和626中的每一個位於子像素中。
圖26例示對基板側上的平面結構。對置電極層640較佳使用類似於像素電極層624的材料形成。對置電極層640係設置有用以控制液晶的對準的突出部644。注意，在圖26中，像素電極層624和626由虛線指示，並且對置電極層640與像素電極層624和626彼此重疊。
圖27例示該像素結構的等效電路。TFT 628和TFT 629都連接至閘極佈線602和佈線616。在這種情況下，當電容器佈線604和電容器佈線605的電位彼此不同時，液晶元件651和液晶元件652的操作可以改變。也就是說，透過個別控制電容器佈線604和605的電位，精確控制液晶的對準，並增大視角。
當將電壓施加到設置有狹縫625的像素電極層624時，在狹縫625附近產生電場失真(傾斜電場)。狹縫625和對基板601側上的突出部644以接合的方式交替佈置，從而有效地產生傾斜電場以控制液晶的對準，由此液晶的對準方向根據位置而改變。也就是說，透過域增，增大了液晶顯示面板的視角。
接著，參照圖28、圖29、圖30和圖31描述與上述裝置不同的另一VA液晶顯示裝置。
圖28和圖29中的每一個例示VA液晶顯示面板的像素結構。圖29是基板600的平面圖。圖28例示沿圖29的線Y-Z所取出的剖面結構。以下參照這些附圖進行描述。
在本像素結構中，一個像素中包括多個像素電極，並且每個像素電極連接至相應的TFT。每個TFT由不同的閘極信號確定。也就是說，該結構是在多域像素中個別地控制供應到每個像素電極的信號的結構。
透過穿過絕緣膜620、絕緣膜621和絕緣膜622的接觸孔623，像素電極層624透過佈線618而被連接至TFT 628。透過穿過絕緣膜620、絕緣膜621和絕緣膜622的接觸孔627，像素電極層626透過佈線619而被連接至TFT 629。TFT 628的閘極佈線602與TFT 629的閘極佈線603分離，從而可以給予不同的閘極信號。相對照地，用作為資料線的佈線616為TFT 628和629所共用。作為TFT 628和629中的每一個，可以適當地使用第一實施例 至第七實施例中描述的薄膜電晶體中的任一個。注意，第一閘極絕緣膜606a和第二閘極絕緣膜606b形成於閘極佈線602、閘極佈線603和電容器佈線690上方。
像素電極層624和626具有不同的形狀並且由狹縫625分離。像素電極層626形成為圍繞擴展成V形的像素電極層624的外側。透過TFT 628和629使得施加在像素電極層624和626之間的電壓改變以控制液晶的對準。圖31例示該像素結構的等效電路。TFT 628連接至閘極佈線602。TFT 629連接至閘極佈線603。TFT 628和TFT 629都連接至佈線616。當將不同的閘極信號施加到閘極佈線602和603時，可以改變TFT 628和TFT 629的操作定時。液晶元件651和652的操作可以改變。也就是說，TFT 628和TFT 629的操作被個別地控制，由此精確控制液晶元件651和652的液晶的操作，並可以增大視角。
對基板601係設置有著色膜636和對置電極層640。並且，在著色膜636與對置電極層640之間形成平坦化膜637以防止液晶的對準無序。圖30例示對基板側上的平面結構。在對置電極層640中形成狹縫641，其在不同像素間共用。狹縫641與像素電極層624和626側上的狹縫625以接合的方式交替佈置；因此，有效地產生傾斜電場，並可以控制液晶的對準。因而，液晶的對準方向可以根據位置而改變，並且增大了視角。注意，在圖30中，形成於基板600上的像素電極層624和626由虛線指示，並且對置電極層640與像素電極層624和626彼此重疊。
第一液晶元件透過重疊像素電極層624、液晶層650和對置電極層640形成。第二液晶元件透過重疊像素電極層626、液晶層650和對置電極層640形成。圖28、圖29、圖30、圖31和圖32例示的顯示面板的像素結構是多域結構，其中第一液晶元件和第二液晶元件被包括在一個像素中。
接著，描述水平電場液晶顯示裝置。水平電場模式是一種將電場水平地施加到單元中的液晶分子以驅動液晶顯示灰度的模式。透過這種方法，可以將視角增加到約180度。以下，描述採用水平電場模式的液晶顯示裝置。
圖32例示了如下狀態：設置有電極層607、TFT 628和電連接至TFT 628的像素電極層624的基板600與對基板601重疊，並在基板600與對基板601之間注入液晶。對基板601設置有著色膜636、平坦化膜637等。注意，在對基板601側不設置對置電極層。液晶層650形成在基板600與對基板601之間，對準膜646和648置於它們中間。
在基板600上方形成電極層607、電連接至電極層607的電容器佈線604、和TFT 628，TFT 628是在第一實施例至第七實施例的任一個中描述的薄膜電晶體。電容器佈線604可以使用類似於TFT 628的閘極佈線602的材料形成。作為TFT 628，可以使用在第一實施例至第七實施例的任一個中描述的薄膜電晶體。電極層607可以使用類似於在第一實施例至第七實施例的任一個中描述的像素電 極層的材料形成。電極層607形成為大致分隔成像素形狀的形狀。注意，閘極絕緣膜606形成於電極層607和電容器佈線604上方。
TFT 628的佈線616和618形成於閘極絕緣膜606上方。佈線616用作為在一個方向延伸的資料線(透過其在液晶顯示面板中傳輸視頻信號)，並用作為TFT 628的源極電極和汲極電極的其中一個。佈線618用作為源極電極和汲極電極的另一個，並電連接至第二像素電極層624。
絕緣膜620形成於佈線616和618上方。絕緣膜696形成於絕緣膜620上方。在絕緣膜696上方，形成透過形成於絕緣膜620和696中的接觸孔623電連接至佈線618的像素電極層624。像素電極層624使用類似於在第一實施例至第七實施例的任一個中描述的像素電極層的材料形成。
以這種方式，在基板600上形成TFT 628和電連接至TFT 628的像素電極層624。注意，在電極層607和像素電極層624之間形成儲存電容器。
圖33是例示像素電極的結構的平面圖。圖32例示沿圖33的線O-P所取出的剖面結構。像素電極層624設置有狹縫625。狹縫625用於控制液晶的對準。在這種情況下，在電極層607和像素電極層624之間產生電場。形成於電極層607與像素電極層624之間的閘極絕緣膜606的厚度是50nm至200nm，這與厚度為2μm至10μm的液晶層相比足夠薄。因而，產生(在水平方向)基本平行 於基板600的電場。液晶的對準由電場控制。使用大致平行於基板的電場使得液晶分子水平地轉動。在這種情況下，由於在任何狀態下液晶分子平行於基板，因此對比度等受視角改變的影響較小，並且可以增大視角。此外，由於電極層607和像素電極層624是透光電極，可以增加孔徑比。
接著，描述水平電場液晶顯示裝置的另一實例。
圖34和圖35都例示IPS液晶顯示裝置的像素結構。圖35是平面圖。圖34例示沿圖35的線V-W所取出的剖面結構。以下，參照這些附圖進行描述。
圖34例示如下狀態：設置有TFT 628和電連接至TFT 628的像素電極層624的基板600與對基板601重疊，並在基板600與對基板601之間注入液晶。對基板601設置有著色膜636、平坦化膜637等。在對基板601側不設置對置電極層。液晶層650係形成在基板600與對基板601之間，且對準膜646和648係置於其間。
在基板600上方形成共用電位線609和在第一實施例至第七實施例的任一個中描述的TFT 628。共用電位線609可以在形成TFT 628的閘極佈線602的同時形成。作為第一像素電極的像素電極層624形成為大致分隔成像素形狀的形狀。作為TFT 628，可以使用在第一實施例至第七實施例的任一個中描述的薄膜電晶體。
TFT 628的佈線616和618形成於閘極絕緣膜606上方。佈線616用作為在一個方向延伸的資料線(透過其在 液晶顯示面板中傳輸視頻信號)，並用作為TFT 628的源極極和汲極電極中的一個。佈線618用作為源極電極和汲極電極中的另一個，並電連接至像素電極層624。
絕緣膜620係形成於佈線616和618的上方。絕緣膜696係形成於絕緣膜620的上方。在絕緣膜696的上方，形成透過形成於絕緣膜620和696中的接觸孔623電連接至佈線618的像素電極層624。像素電極層624使用類似於在第一實施例至第七實施例的任一個中描述的像素電極層的材料來予以形成。注意，如圖35所例示的，形成像素電極層624以用梳狀電極產生水平電場，該梳狀電極在形成共用電位線609的同時形成。並且，形成像素電極層624以使得像素電極層624的梳齒部與在形成共用電位線609的同時形成的梳狀電極交替地接合。
液晶的對準由在施加到像素電極層624的單位與共用電位線609的電位之間產生的電場所控制。使用大致平行於基板的電場使液晶分子水平地轉動。在這種情況下，由於在任何狀態下液晶分子平行於基板，因此對比度等受視角改變的影響較小，並且可以增大視角。
以這種方式，在基板600上形成TFT 628和電連接至TFT 628的像素電極層624。使用共用電位線609、電容器電極615和設置於它們之間的閘極絕緣膜606形成儲存電容器。電容器電極615和像素電極層624透過接觸孔633而相連接。
接下來，描述TN液晶顯示裝置的模式。
圖36和圖37都例示TN液晶顯示裝置的像素結構。圖37是平面圖。圖36例示沿圖37的線K-L所取出的剖面結構。以下，參照這些附圖進行描述。
像素電極層624透過佈線618和形成於絕緣膜620和696中的接觸孔623而被連接至TFT 628。用作為資料線的佈線616連接至TFT 628。作為TFT 628，可以使用在第一實施例至第七實施例中描述的任一個TFT。
像素電極層624使用類似於在第一實施例至第七實施例的任一個中描述的像素電極層的材料形成。電容器佈線604可以在形成TFT 628的閘極佈線602的同時形成。閘極絕緣膜606形成於閘極佈線602和電容器佈線604上方。使用電容器佈線604、電容器電極615和在電容器佈線604與電容器電極615之間的閘極絕緣膜606形成儲存電容器。電容器電極615透過接觸孔633而被連接至像素電極層624。
對基板601設置有著色膜636和對置電極層640。平坦化膜637形成於著色膜636和對置電極層640之間以防止液晶的對準無序。液晶層650係形成於像素電極層624與對置電極層640之間，對準膜648和646係置於其間。
透過重疊像素電極層624、液晶層650和對置電極層640形成液晶元件。
著色膜636可以設置於基板600側上。此外，偏振片附接到基板600的一個表面，該表面與其上形成薄膜電晶體的表面相反。並且，偏振片附接到對基板601的一個表 面，該表面與其上形成對置電極層640的表面相反。
透過上述製程，可以形成作為顯示裝置的液晶顯示裝置。本實施例的液晶顯示裝置具有高孔徑比。
本申請案係基於2009年8月7日向日本專利局提交的日本專利申請案第2009-185300號，這裏透過援引而加入該日本申請案的全部內容。
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
402‧‧‧閘極絕緣層
412‧‧‧氧化物半導體
413‧‧‧通道形成區
414a‧‧‧高電阻源極區
414b‧‧‧高電阻汲極區
408a‧‧‧低電阻源極區
408b‧‧‧低電阻汲極區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
400‧‧‧基板
416‧‧‧氧化物絕緣層
417‧‧‧導電層
420‧‧‧薄膜電晶體
404‧‧‧平坦化絕緣層
422‧‧‧氧化物半導體層
423‧‧‧通道形成區
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
409a‧‧‧源極電極層
409b‧‧‧汲極電極層
421‧‧‧閘極電極層
427‧‧‧像素電極層

Claims (8)

  1. 一種半導體裝置，包括：包括第一電晶體的驅動電路；以及包括第二電晶體和像素電極層的像素，其中，該第一電晶體包括：第一閘極電極層；在該第一閘極電極層之上的第一絕緣層；在該第一絕緣層之上的氧化物半導體層；在該氧化物半導體層之上並且與該氧化物半導體層相接觸的第二絕緣層，該第二絕緣層覆蓋該氧化物半導體層的側表面；在該第二絕緣層之上的源極電極層和汲極電極層，該源極電極層和該汲極電極層係電連接至該氧化物半導體層；以及在該第二絕緣層之上的第二閘極電極層，並且其中，該第二電晶體具有單閘極結構。
  2. 如申請專利範圍第1項所述的半導體裝置，還包括設置於該第二閘極電極層之上的第三絕緣層，其中，該像素電極層係設置於該第三絕緣層之上。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，該第一閘極電極層係電連接至該第二閘極電極層。
  4. 如申請專利範圍第1項所述的半導體裝置，其中，該氧化物半導體層包括銦、鎵、及鋅。
  5. 如申請專利範圍第1項所述的半導體裝置，其 中，該氧化物半導體層包括微晶。
  6. 如申請專利範圍第1項所述的半導體裝置，其中，該源極電極層和該汲極電極層都包括選自Al、Cr、Cu、Ta、Ti、Mo和W中之一元素。
  7. 如申請專利範圍第1項所述的半導體裝置，還包括電容器部，其中，該電容器部包括：電容器佈線層；以及在該電容器佈線層之上的電容器電極層，並且其中，該電容器佈線層和該電容器電極層都具有透光性。
  8. 一種顯示裝置，包括如申請專利範圍第1項所述的半導體裝置。
TW106103316A 2009-08-07 2010-07-26 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置 TWI604594B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185300 2009-08-07

Publications (2)

Publication Number Publication Date
TW201727872A true TW201727872A (zh) 2017-08-01
TWI604594B TWI604594B (zh) 2017-11-01

Family

ID=43534144

Family Applications (3)

Application Number Title Priority Date Filing Date
TW099124555A TWI528527B (zh) 2009-08-07 2010-07-26 半導體裝置及半導體裝置之製造方法
TW106103316A TWI604594B (zh) 2009-08-07 2010-07-26 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
TW105100939A TWI582951B (zh) 2009-08-07 2010-07-26 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099124555A TWI528527B (zh) 2009-08-07 2010-07-26 半導體裝置及半導體裝置之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105100939A TWI582951B (zh) 2009-08-07 2010-07-26 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置

Country Status (5)

Country Link
US (2) US8629441B2 (zh)
JP (10) JP2011054949A (zh)
KR (1) KR101770548B1 (zh)
CN (2) CN101997007B (zh)
TW (3) TWI528527B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN112242173A (zh) * 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP5687885B2 (ja) * 2010-11-25 2015-03-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103918025B (zh) * 2011-11-11 2016-12-21 株式会社半导体能源研究所 信号线驱动电路以及液晶显示装置
JP6142359B2 (ja) 2011-11-16 2017-06-07 株式会社Ｊｏｌｅｄ 表示パネルの製造方法および表示パネル
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
WO2013111725A1 (ja) * 2012-01-26 2013-08-01 シャープ株式会社 半導体装置およびその製造方法
KR101945237B1 (ko) * 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20150040873A (ko) * 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
CN104620390A (zh) 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI605593B (zh) 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP2014178559A (ja) * 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102522133B1 (ko) * 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015075985A1 (ja) * 2013-11-25 2015-05-28 シャープ株式会社 半導体装置およびその書き込み方法
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR102280777B1 (ko) * 2013-12-20 2021-07-23 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP2016029719A (ja) * 2014-07-17 2016-03-03 出光興産株式会社 薄膜トランジスタ
CN104201175B (zh) * 2014-09-03 2017-02-15 东南大学 一种基于薄膜晶体管的反相器
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104952887A (zh) * 2015-06-26 2015-09-30 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102583770B1 (ko) 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP2018124458A (ja) * 2017-02-01 2018-08-09 パナソニック液晶ディスプレイ株式会社 液晶バックライト装置及び表示装置
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
KR102402945B1 (ko) 2017-08-31 2022-05-30 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
CN111095567A (zh) 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
KR102443127B1 (ko) * 2017-12-20 2022-09-13 엘지디스플레이 주식회사 구동 박막트랜지스터 및 이를 포함하는 유기발광표시장치
WO2019139736A1 (en) * 2018-01-11 2019-07-18 Cymer, Llc Electrode for a discharge chamber
KR102523400B1 (ko) * 2018-08-07 2023-04-20 삼성디스플레이 주식회사 표시 장치
JP7346017B2 (ja) 2018-09-18 2023-09-19 キヤノンメディカルシステムズ株式会社 磁気共鳴イメージング装置及び静磁場磁石ユニット
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
TWI690747B (zh) * 2018-12-05 2020-04-11 友達光電股份有限公司 畫素陣列基板
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
CN111403425B (zh) * 2020-03-31 2023-04-14 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板
CN111725242B (zh) * 2020-06-30 2022-09-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2023282299A1 (ja) 2021-07-09 2023-01-12 Ａｇｃ株式会社 リフレクトアレイおよび無線通信用装置
CN115188831B (zh) 2022-09-09 2022-12-23 惠科股份有限公司 薄膜晶体管结构、显示面板以及显示装置

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04313729A (ja) * 1991-04-09 1992-11-05 Mitsubishi Electric Corp 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3716580B2 (ja) 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JPH11191626A (ja) * 1997-12-26 1999-07-13 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4083379B2 (ja) 2000-11-09 2008-04-30 シャープ株式会社 液晶表示装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3868735B2 (ja) 2000-11-30 2007-01-17 株式会社半導体エネルギー研究所 半導体装置
JP2002175053A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
US6780652B2 (en) * 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
KR100776768B1 (ko) 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
KR100796795B1 (ko) 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP3600229B2 (ja) * 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6433609B1 (en) * 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003258226A (ja) 2002-02-27 2003-09-12 Canon Inc 放射線検出装置及びその製造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4578826B2 (ja) 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006229081A (ja) * 2005-02-18 2006-08-31 Sony Corp 半導体装置およびその製造方法
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
EP1981085A4 (en) 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4948896B2 (ja) 2006-05-16 2012-06-06 株式会社 日立ディスプレイズ 液晶表示装置
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
EP2025004A1 (en) * 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2008112136A (ja) 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008145768A (ja) * 2006-12-11 2008-06-26 Sharp Corp アクティブマトリクス基板
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5138276B2 (ja) * 2007-05-31 2013-02-06 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5357493B2 (ja) 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009130180A (ja) 2007-11-26 2009-06-11 Sony Corp 電子機器の製造方法および電子機器
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100936874B1 (ko) 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
US20100289997A1 (en) 2008-01-21 2010-11-18 Nec Corporation Display device
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009211009A (ja) * 2008-03-06 2009-09-17 Hitachi Displays Ltd 液晶表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2009135530A (ja) 2009-03-13 2009-06-18 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5624955B2 (ja) * 2011-07-21 2014-11-12 オリンパスメディカルシステムズ株式会社 内視鏡装置

Also Published As

Publication number Publication date
TWI582951B (zh) 2017-05-11
JP2021114605A (ja) 2021-08-05
JP2011054949A (ja) 2011-03-17
JP7469402B2 (ja) 2024-04-16
JP6267748B2 (ja) 2018-01-24
JP2022078055A (ja) 2022-05-24
US9202851B2 (en) 2015-12-01
JP5965470B2 (ja) 2016-08-03
TWI528527B (zh) 2016-04-01
JP7297955B2 (ja) 2023-06-26
JP2020030426A (ja) 2020-02-27
CN104882473A (zh) 2015-09-02
TW201133789A (en) 2011-10-01
CN101997007A (zh) 2011-03-30
KR101770548B1 (ko) 2017-08-23
JP2015109451A (ja) 2015-06-11
US20110031492A1 (en) 2011-02-10
US8629441B2 (en) 2014-01-14
JP2022176980A (ja) 2022-11-30
TW201614804A (en) 2016-04-16
TWI604594B (zh) 2017-11-01
JP5750198B2 (ja) 2015-07-15
JP2013168659A (ja) 2013-08-29
JP2018098510A (ja) 2018-06-21
KR20110015373A (ko) 2011-02-15
US20140091303A1 (en) 2014-04-03
JP7023264B2 (ja) 2022-02-21
JP2015109476A (ja) 2015-06-11
JP7129510B2 (ja) 2022-09-01
CN101997007B (zh) 2015-07-29
JP2016184763A (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
JP7129510B2 (ja) 半導体装置
JP6600055B2 (ja) 半導体装置
JP5455825B2 (ja) 半導体装置及び液晶表示装置
TWI629769B (zh) 半導體裝置和其製造方法
TWI508184B (zh) 半導體裝置及其製造方法
TWI566377B (zh) 半導體裝置及其製造方法
TWI515872B (zh) 半導體裝置及其製造方法