TWI566377B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI566377B
TWI566377B TW099122674A TW99122674A TWI566377B TW I566377 B TWI566377 B TW I566377B TW 099122674 A TW099122674 A TW 099122674A TW 99122674 A TW99122674 A TW 99122674A TW I566377 B TWI566377 B TW I566377B
Authority
TW
Taiwan
Prior art keywords
layer
gate
oxidized
oxide
drain
Prior art date
Application number
TW099122674A
Other languages
English (en)
Other versions
TW201123421A (en
Inventor
山崎舜平
坂田淳一郎
三宅博之
桑原秀明
寺島真理
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201123421A publication Critical patent/TW201123421A/zh
Application granted granted Critical
Publication of TWI566377B publication Critical patent/TWI566377B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Shift Register Type Memory (AREA)

Description

半導體裝置及其製造方法
本發明關於一種包括一氧化半導體在內之半導體裝置及其製造方法。
應該注意的是本說明書中之一半導體裝置係指一可以藉由使用半導體特徵而發揮功能之一般裝置。電光裝置，例如顯示裝置、半導體電路、及電子裝置等，其皆為半導體裝置。
透光性金屬氧化物一直被使用在半導體裝置中。例如，導電性金屬氧化物(文後稱為氧化物導體)像是銦錫氧化物(ITO)即曾使用作為顯示裝置(例如液晶顯示裝置)中所需之透明電極材料。
此外，透光性金屬氧化物也引人矚目成為具半導體特徵之材料。例如，銦-鎵-鋅-氧基氧化物及類似者曾被期待使用作為顯示裝置(例如液晶顯示裝置)中所需之半導體材料。特別是，它們曾被期待使用作為薄膜電晶體(文後稱為TFT)之通道層。
包括具半導體性質之金屬氧化物(文後稱為氧化半導體)在內的TFT可以透過低溫製程形成。因此，增加了以氧化半導體作為材料來取代或超越顯示裝置及類似者中所用非晶矽的期待。
再者，使用透光性氧化導體及氧化半導體可供生產透光性TFT(例如，請參閱參考文件1)。
更有甚者，包括作為通道層用之氧化半導體在內的TFT具有高場效遷移率。因此，顯示裝置或類似者之驅動器電路可以使用TFT形成(例如，請參閱參考文件2)。
[參考文件]
參考文件1：T.Nozawa,"Transparent Circuitry",Nikkei Electronics,No.959,August 27,2007,pp.39-52.
參考文件2：T.Osada et al.,"Development of Driver-Integrated Panel using Amorphous In-Ga-Zn-Oxide TFT",Proc. SID’09 Digest,2009,pp.184-187.
本發明之一實施例之目的在減低一半導體裝置之製造成本。
本發明之一實施例之目的在改善一半導體裝置之長寬比。
本發明之一實施例之目的在增加一影像顯示於一半導體裝置之一顯示部分上的解析度。
本發明之一實施例之目的在提供一種可以高速驅動之半導體裝置。
本發明之一實施例係一半導體裝置，其包括設於一基板上之一驅動器電路部分及一顯示部分(亦稱為一像素部分)。驅動器電路部分包括一驅動器電路薄膜電晶體及一驅動器電路佈線。驅動器電路薄膜電晶體之一源極(亦稱為一源極層)與一汲極(亦稱為一汲極層)使用一金屬形成，且驅動器電路薄膜電晶體之一半導體層使用一氧化半導體形成。驅動器電路佈線使用一金屬形成。顯示部分包括一像素薄膜電晶體及一顯示部分佈線。像素薄膜電晶體之一源極層與一汲極層使用一氧化導體形成，且像素薄膜電晶體之一半導體層使用一氧化半導體形成。顯示部分佈線使用一氧化導體形成。
一具有一底閘結構之反交錯型薄膜電晶體使用作為像素薄膜電晶體與驅動器電路薄膜電晶體各者。像素薄膜電晶體係一通道保護型(通道阻絕型)薄膜電晶體，其中一通道保護層設於一半導體層之一通道形成區上。對比之下，驅動器電路薄膜電晶體係一通道蝕刻型薄膜電晶體，其中一氧化絕緣膜設置成與一定位在一源極層及一汲極層之間之半導體層區域接觸。
應該注意的是一TFT之特定製造過程、一半導體裝置內所包括之一不同元件(例如一電容器)之一特定結構、及類似者並未在參考文件1中揭露。此外，其亦未揭露一驅動器電路與一透光性TFT形成於一基板上。
在本發明之一實施例之一半導體裝置中，一包括一驅動器電路TFT在內之驅動器電路部分及一包括一像素TFT在內之顯示部分係形成於一基板上。因此，半導體裝置之製造成本得以減低。
在本發明之一實施例之一半導體裝置中，一顯示部分包括一像素TFT及一顯示部分佈線。像素TFT之一源極及一汲極係使用一氧化導體形成。像素TFT之一半導體層則使用一氧化半導體形成。顯示部分佈線使用一氧化導體形成。亦即，在半導體裝置中，一供像素TFT與顯示部分佈線形成之區域可以使用作為一像素中之一顯示區域。因此，半導體裝置之長寬比得以改善。
在本發明之一實施例之一半導體裝置中，一顯示部分包括一像素TFT及一顯示部分佈線。像素TFT之一源極及一汲極係使用一氧化導體形成，且像素TFT之一半導體層則使用一氧化半導體形成。顯示部分佈線使用一氧化導體形成。亦即，可以決定半導體裝置之像素尺寸，而不受像素TFT尺寸之限制。因此，可以增加一影像顯示於半導體裝置之顯示部分上的解析度。
在本發明之一實施例之一半導體裝置中，一驅動器電路部分包括一驅動器電路TFT及一驅動器電路佈線。驅動器電路TFT之一源極及一汲極係使用一金屬形成，且驅動器電路TFT之一通道層使用一氧化半導體形成。驅動器電路佈線使用一金屬形成。亦即，在半導體裝置中，一驅動器電路包括一具有高場效遷移率之TFT及一具有低電阻之佈線。因此，半導體裝置可以高速驅動。
針對一使用在本說明書中之氧化半導體，其形成一由InMO3(ZnO)m(m＞0)表示之材料之薄膜，及形成一包括該薄膜以作為一氧化半導體層之薄膜電晶體。應該注意的是M表示一或多個選自鎵、鐵、鎳、錳、或鈷之金屬元素。例如，M可以是鎵或者其可以是鎵與鎵以外之上述其他元素，例如，M可以是鎵與鎳或鎵與鐵。再者，在某些情況下，除了含有M等金屬元素外，在氧化半導體中可含有一過渡金屬元素以作為一雜質元素，例如鐵或鎳或者過渡金屬之一氧化物。在本說明書中，在以InMO3(ZnO)m(m＞0)表示組成成分之氧化半導體層中，一包括鎵以作為M之氧化半導體係指一銦-鎵-鋅-氧基氧化半導體，且銦-鎵-鋅-氧基氧化半導體之一薄膜指一銦-鎵-鋅-氧基非單晶性薄膜。
針對一使用於氧化半導體層之金屬氧化物，除了上述者外之以下金屬氧化物任一者皆可使用：一銦-錫-鋅-氧基金屬氧化物、一銦-鋁-鋅-氧基金屬氧化物、一錫-鎵-鋅-氧基金屬氧化物、一鋁-鎵-鋅-氧基金屬氧化物、一錫-鋁-鋅-氧基金屬氧化物、一銦-鋅-氧基金屬氧化物、一錫-鋅-氧基金屬氧化物、一鋁-鋅-氧基金屬氧化物、一銦-氧基金屬氧化物、一錫-氧基金屬氧化物、或一鋅-氧基金屬氧化物。氧化矽可以包含在使用上述金屬氧化物形成之氧化半導體層中。在用於抑制結晶化之氧化矽(SiOx(x＞0))包含在氧化半導體層中之情況下，當氧化半導體層在製造過程中形成後執行熱處理時，氧化半導體層之結晶化可受抑制。應該注意的是氧化半導體層較佳為非晶性且可以部分結晶。
氧化半導體較佳為一含有銦之氧化半導體，更較佳為一含有銦及鎵之氧化半導體。為了使氧化半導體層呈i型(原有型式)，脫水或脫氫可達到效果。
較佳為藉由氧化半導體層在一惰性氣體例如氮或一稀有氣體(例如氬或氦)或減壓環境中之熱處理，先將氧化半導體層變成一缺氧性氧化半導體層，使氧化半導體層成為一低電阻氧化半導體層(即一n型(例如n-型)氧化半導體層)，及接著藉由形成一與氧化半導體層接觸之氧化絕緣膜而使氧化半導體層處於一過氧狀態。因此，氧化半導體層變成一高電阻氧化半導體層；亦即，氧化半導體層成為i型。據此，吾人即可形成及提供一包括一具有良好電氣特徵之極可靠薄膜電晶體在內的半導體裝置。
針對用於脫水或脫氫之熱處理，例如在一惰性氣體例如氮或一稀有氣體(例如氬或氦)或減壓環境中，熱處理係在一較高於或等於350℃之溫度執行，較佳為較高於或等於400℃，且較低於一基板之應變點。氧化半導體層藉由此熱處理而脫水或脫氫，使得含氫之雜質(例如氧化半導體層中所含之水氣)減少。
在進行脫水或脫氫之氧化半導體層上執行用於脫水或脫氫之熱處理之條件較佳被設定以致使在300℃左右時仍不會偵測到水之二峰值或水之至少一峰值，即使是在以一高達450℃溫度進行脫水或脫氫之氧化半導體層上執行熱脫附光譜(TDS)時。因此，即使TDS執行於一使用氧化半導體層之薄膜電晶體上且在一高達450℃溫度進行脫水或脫氫，在300℃左右時仍不會偵測到水之至少一峰值。
熱處理後實施冷卻，使得氧化半導體層不與水及氫接觸，其係藉由在一用於脫水或脫氫之熱處理用的熔爐中執行冷卻而達成，氧化半導體層並未曝露於空氣。當一薄膜電晶體使用一藉由將一氧化半導體層變成一低電阻氧化半導體層(亦即一n型(例如N-型)氧化半導體層)，藉由用於脫水或脫氫之熱處理及藉由將低電阻氧化半導體層變成一高電阻氧化半導體層，使氧化半導體層成為一i型氧化半導體層而取得之氧化半導體層形成時，薄膜電晶體之臨限電壓可為正電壓，以達成一俗稱正常斷開型切換元件。一顯示裝置較佳的是一通道係由在薄膜電晶體中盡可能接近於0伏之正臨限電壓形成。應該注意的是如果薄膜電晶體之臨限電壓為負，則薄膜電晶體傾向於正常接通型；易言之，電流流動於一源極與一汲極之間，即使是在閘電壓為0伏時。在一主動式矩陣顯示裝置中，包括在一電路內之一薄膜電晶體之電氣特徵很重要，並且影響到顯示裝置之性能。在薄膜電晶體之電氣特徵中，臨限電壓(Vth)特別重要。當臨限電壓高或為負時，則即使場效遷移率高，仍難以控制電路。在一薄膜電晶體具有高臨限電壓及其臨限電壓之一大絕對值的情況下，薄膜電晶體將無法像TFT一樣執行一切換功能，而且在TFT以低電壓驅動時其可能成為一負載。在一n通道薄膜電晶體之例子中，較佳為一通道形成且汲極電流在正電壓被施加作為閘電壓後才流動。對於一使用在電路中之薄膜電晶體而言，其一通道是在驅動電壓升高後才形成之一電晶體及其一通道形成且汲極電流在即使負電壓施加時仍會流動之一電晶體並不適合。
熱處理後之冷卻可以在將加熱用之氣體切換之後實施，該氣體可切換至一不同氣體。例如，冷卻可以在一熔爐中執行，在此執行用於脫水或脫氫之熱處理同時熔爐被填注高純度氧氣、高純度N2O氣體、或超乾燥空氣(具有一-40℃或更低之露點，較佳為-60℃或更低)，而不曝露於空氣。
藉由使用一在不含水氣(具有-40℃或更低之露點，較佳為-60℃或更低)之環境中緩慢冷卻(或冷卻)之氧化半導體膜，且薄膜中所含一包括氫原子之雜質(例如水氣)係藉由用於脫水或脫氫之熱處理減少後，一薄膜電晶體之電氣特徵即改善並達成大量生產之高性能薄膜電晶體。
在本說明書中，在一惰性氣體例如氮或一稀有氣體(例如氬或氦)或減壓環境中之熱處理係指用於脫水或脫氫之熱處理。在本說明書中，為了方便起見，脫水或脫氫不僅指H2之消除，也指H、OH、或類似者之消除。
在熱處理執行於一惰性氣體例如氮或一稀有氣體(例如氬或氦)或減壓環境中之情況下，一氧化半導體層係由熱處理改變成一缺氧性氧化半導體層。因此，氧化半導體層之電阻減小；亦即，氧化半導體層成為n型(n-型)。結果，一缺氧性高電阻汲極區(亦稱為一HRD區)即形成於一與一汲極層重疊之區域中。
更明確地說，高電阻汲極區之載體濃度較高於或等於1×1017/cm3且至少較高於一通道形成區之載體濃度(較低於1×1017/cm3)。應該注意的是本說明書中之載體濃度係由室溫時之霍爾效應(Hall effect)測量取得。
再者，一低電阻汲極區(亦稱為一LRN區)可以形成於氧化半導體層與使用一金屬材料形成之汲極層之間。更明確地說，低電阻汲極區之載體濃度較高於高電阻汲極區(HRD區)者且例如在1×1020/cm3至1×1021/cm3之範圍內。
接著，一通道形成區係藉由將至少一部分氧化半導體層進行用於脫水或脫氫之熱處理而形成一過氧狀態，以利於具有高電阻，亦即變成i型。應該注意的是，對於將部分氧化半導體層進行用於脫水或脫氫之熱處理而形成一過氧狀態的處理，可以施加形成一氧化絕緣膜以接觸於利用濺鍍法對氧化半導體層進行用於脫水或脫氫之熱處理、與進行用於脫水或脫氫之熱處理之氧化半導體層接觸的氧化絕緣膜形成後之熱處理、在一含氧環境中對進行用於脫水或脫氫之熱處理之氧化半導體層熱處理、在一惰性氣體環境中對進行用於脫水或脫氫之熱處理之氧化半導體層熱處理後之冷卻處理、在一惰性氣體環境中對進行用於脫水或脫氫之熱處理之氧化半導體層熱處理後在超乾燥空氣中(具有一-40℃或更低之露點，較佳為-60℃或更低)之冷卻處理、或類似者。
再者，為了使進行用於脫水或脫氫之熱處理的至少一部分氧化半導體層(即一與一閘極(亦稱為一閘極層)重疊之部分)可以是通道形成區，氧化半導體層係選擇性成為一過氧狀態，使得至少一部分氧化半導體層可具有較高電阻，亦即可變成i型。通道形成區可在此情況下形成，使得包括鈦金屬電極或類似者在內之一源極層與一汲極層係形成於進行用於脫水或脫氫之熱處理的氧化半導體層上且與之接觸，且一並未和源極層與汲極層重疊之區域選擇性成為一過氧狀態。在該區域選擇性成為一過氧狀態之情況下，一與源極層重疊之第一高電阻汲極區及一與汲極層重疊之第二高電阻汲極區即形成，且通道形成區形成於第一高電阻汲極區與第二高電阻汲極區之間。亦即，通道形成區係以一自對準方式形成於源極層與汲極層之間。
因此，吾人可形成及提供一包括一具有良好電氣特徵之極可靠薄膜電晶體在內的半導體裝置。
應該注意的是藉由在與汲極層(及源極層)重疊之氧化半導體層中形成高電阻汲極區，在形成一驅動器電路之例子中可改善可靠性。更明確地說，藉由形成高電阻汲極區，可取得之結構中其汲極層、高電阻汲極區、及通道形成區改變。因此，在將汲極層連接於一用於供給一高電力供給電位VDD之佈線而執行操作的情況下，高電阻汲極區使用作為一緩衝器且不施加一高電場，即使該高電場是施加於閘極層與汲極層之間；因此，電晶體之耐受電壓可以增大。
低電阻汲極區(亦稱為LRN區)可以形成於利用一金屬材料而形成之汲極層(及源極層)與氧化半導體層之間。低電阻汲極區之形成可提高一電晶體之耐受電壓。
此外，藉由在與汲極層(及源極層)重疊之部分氧化半導體層中形成高電阻汲極區，當形成驅動器電路時，通道形成區中之漏電流量可以減少。更明確地說，藉由形成高電阻汲極區，流動於汲極層與源極層之間之電晶體之漏電流即從汲極層、汲極層側上之高電阻汲極區、通道形成區、源極層側上之高電阻汲極區、及源極層依序流動。在此情況下，在通道形成區中從汲極層側上之高電阻汲極區流動至通道形成區之漏電流可集中於通道形成區與一在電晶體斷開時具有高電阻之閘極絕緣層之間之一界面附近。因此，在一背部通道部分(即通道形成區之一表面之一部分，其分隔於閘極層)中之漏電流量可以減少。
再者，和源極層重疊之第一高電阻汲極區及與汲極層重疊之第二高電阻汲極區可以和部分之閘極層重疊，且閘極絕緣層夾置於其間，而此時一接近於汲極層之一端部的電場之強度可以較有效地減小。
當低電阻汲極區設於源極及汲極層與氧化半導體層之間時，相較於一肖特基(Schottky)接面，其可執行熱穩定操作。針對低電阻汲極區，一氧化導體層具有比氧化半導體層者低之電阻且比源極及汲極層者高之電阻；因此，氧化半導體層與源極及汲極層之間之接觸電阻可以減小。
本說明書中所揭露之本發明結構之一實施例係一種半導體裝置，其包括一包括一第一薄膜電晶體在內之像素部分，及一包括一第二薄膜電晶體在內之驅動器電路，兩者皆設置於一基板上。第一薄膜電晶體包括一第一閘極層，其設於基板上；一閘極絕緣層，其設於第一閘極層上；一氧化半導體層，其具有一小厚度之端區，其設於閘極絕緣層上；一氧化絕緣層，其接觸於部分之氧化半導體層；一源極層與一汲極層，其設於氧化絕緣層與氧化半導體層上；及一像素電極層，其電氣連接於源極層或汲極層。第一薄膜電晶體之閘極層、閘極絕緣層、氧化半導體層、源極層、汲極層、氧化絕緣層、及像素電極層各具有一透光性質。第二薄膜電晶體之一源極層與一汲極層係由一保護絕緣層覆蓋。第二薄膜電晶體之源極層與汲極層之材料係不同於第一薄膜電晶體之源極層與汲極層之材料，且具有比第一薄膜電晶體之源極層與汲極層之材料者低之電阻。
在上述半導體裝置中，使用和第一薄膜電晶體之源極與汲極層者相同材料形成之低電阻汲極區可設於第二薄膜電晶體之氧化半導體層及源極與汲極層之間。
在上述半導體裝置中，低電阻汲極區可設於第二薄膜電晶體之氧化半導體層及源極與汲極層之間，且氧化半導體層之端部可以在較外側於低電阻汲極區之端面上及可具有一等於第二薄膜電晶體之一通道形成區厚度之厚度。
在上述半導體裝置中，第一及第二薄膜電晶體之氧化半導體層之至少一者可具有一高電阻汲極區，其具有比在一與源極或汲極層重疊之部分中的通道形成區者低之電阻。
在上述半導體裝置中，第二薄膜電晶體之源極層與汲極層較佳使用一薄膜形成，其含有一選自鋁、鉻、銅、鉭、鈦、鉬、或鎢以作為一主成分之元素，或上述任何元素之堆疊。
在上述半導體裝置中，第一薄膜電晶體之源極層、汲極層、及像素電極層較佳使用氧化銦、氧化銦與氧化錫之一合金、氧化銦與氧化鋅之一合金、或氧化鋅形成。
在上述半導體裝置中，一電容器部分可進一步設於同一基板上，電容器部分可具有一電容器佈線及一與該電容器佈線重疊之電容器電極，且電容器佈線及電容器電極可各具有一透光性質。
在上述半導體裝置中，第二薄膜電晶體之氧化半導體層包括一通道形成區，其具有一較小於一與源極或汲極層重疊之區域者之厚度，及一導電層可設於通道形成區上而保護絕緣層夾置於其間。
本說明書中所揭露之本發明結構之一實施例係一種用於製造一半導體裝置之方法，其包含以下步驟：形成一第一閘極層及一第二閘極層於一基板上；形成一閘極絕緣層於第一閘極層及第二閘極層上；形成一氧化半導體層於閘極絕緣層上；在氧化半導體膜上執行一用於脫水或脫氫之熱處理；形成第一及第二氧化半導體層、第一及第二低電阻汲極區於第二氧化半導體層上且不曝露於空氣，以防止氧化半導體膜接觸到水與氫；分別形成第二源極與汲極層於第一及第二低電阻汲極區上；形成一第二氧化絕緣層於和第一閘極層重疊之第一氧化半導體層之一區域上，其接觸第二氧化半導體層之一部分以及第二源極層與第二汲極層及一第一氧化絕緣層之頂表面與側表面；形成一第一源極層與一第一汲極層於第一氧化半導體層上；形成一保護絕緣層於第一氧化絕緣層、第一源極層、第一汲極層、及第二氧化絕緣層上；及形成一電氣連接於第一汲極層或第一源極層之像素電極層及一與第二氧化半導體層重疊之導電層於保護絕緣層上。
在上述結構中，一第二薄膜電晶體之氧化半導體層可包括一區域且其厚度較小於一與源極或汲極層重疊之區域者。再者，第二薄膜電晶體之氧化半導體層可包括一通道形成區且其厚度較小於一與源極或汲極層重疊之區域者，及一導電層可設於通道形成區上且第二氧化絕緣層夾置於其間。
由於第一氧化絕緣層及第二氧化絕緣層可在同一步驟中形成，故可使用一透光性絕緣材料。
應該注意的是本說明書中之序號如"第一"及"第二"係為了方便而使用，並不表示步驟之順序及諸層之堆疊順序。此外，本說明書中之序號並不表示具體說明本發明之特定名稱。
再者，針對一包括一驅動器電路在內之顯示裝置，除了一液晶顯示裝置外，另有一包括一發光元件在內之發光顯示裝置，及一包括一電泳顯示元件在內之顯示裝置，亦稱為電子紙張。
在一包括一發光元件在內之發光顯示裝置中，複數個薄膜電晶體係包括在一像素部分內。像素部分包括一區域，其中一薄膜電晶體之一閘極連接於另一電晶體之一源極佈線(亦稱為一源極佈線層)或一汲極佈線(亦稱為一汲極佈線層)。此外，包括一發光元件在內之發光顯示裝置之一驅動器電路包括一區域，其中一薄膜電晶體之一閘極連接於該薄膜電晶體之一源極佈線或一汲極佈線。
藉由本發明之一實施例，可以形成及提供一具有穩定電氣特徵之薄膜電晶體。因此，可以提供一半導體裝置且其包括一具有良好電氣特徵之極可靠薄膜電晶體。
文後，本發明之實施例將參考附圖詳細說明。惟，本發明並不侷限於以下之說明，習於此技者很容易瞭解到本文內所揭露之方法及細節可用多種方式修改，而未脫離本發明之精神及範疇。此外，本發明不應被解釋為拘限於以下實施例之說明。
[實施例1]
一種半導體裝置及一種用於製造一半導體裝置之方法係參考圖1A-1、1A-2、1B、及1C、圖2A至2E、及圖3A至3E揭述於後。圖1B及1C表示具有不同結構形成於一基板上之二薄膜電晶體之截面結構範例。在圖1A-1、1A-2、1B、及1C中，一薄膜電晶體460係一通道蝕刻型薄膜電晶體，其即底閘極薄膜電晶體之其中一者，及一薄膜電晶體470係一通道保護型薄膜電晶體(亦稱為一通道阻絕型薄膜電晶體)，其即底閘極薄膜電晶體之其中一者。薄膜電晶體460及薄膜電晶體470亦稱為反向交錯型薄膜電晶體。
圖1A-1係設於一驅動器電路中之薄膜電晶體460之平面圖。圖1A-2係設於一像素部分中之薄膜電晶體470之平面圖。再者，圖1B係沿圖1A-1中之線G1-G2及圖1A-2中之線H1-H2所取之截面圖。再者，圖1C係沿圖1A-1中之線G3-G4及圖1A-2中之線H3-H4所取之截面圖。
設於驅動器電路中之薄膜電晶體460係一通道蝕刻型薄膜電晶體，且其在一具有一絕緣表面之基板450上包括一閘極層461、一第一閘極絕緣層452a、一第二閘極絕緣層452b、一包括至少一通道形成區463、一第一高電阻汲極區464a、一第二高電阻汲極區464b之氧化半導體層462、一第一低電阻汲極區408a、一第二低電阻汲極區408b、一源極層465a、及一汲極層465b。此外，一氧化絕緣層466設置用於覆蓋薄膜電晶體460並與通道形成區463接觸。
第一高電阻汲極區464a係以一自對準方式形成與第一低電阻汲極區408a之一底表面接觸。再者，第二高電阻汲極區464b係以一自對準方式形成與第二低電阻汲極區408b之一底表面接觸。通道形成區463與氧化絕緣層466接觸，其具有一較小於第一高電阻汲極區464a與第二高電阻汲極區464b者之厚度，及其係一具有較高於第一高電阻汲極區464a與第二高電阻汲極區464b者之電阻的區域(i型區域)。
此外，為了減低薄膜電晶體460之電阻，一金屬材料較佳使用於源極層465a及汲極層465b。
此外，當一像素部分及一驅動器電路形成於一液晶顯示裝置中之一基板上時，在驅動器電路中，正極性電壓與負極性電壓之其中僅一者施加於一薄膜電晶體之源極與汲極之間，用於建構一邏輯閘，例如一反向器電路、一NAND電路、一NOR電路、或一閂鎖電路，或者用於建構一類比電路(例如一感測放大器)的薄膜電晶體、一定電壓產生電路、或一電壓控制振盪器(VCO)。因此，用於承受電壓所需之第二高電阻汲極區464b之寬度可以較大於第一高電阻汲極區464a之寬度。第一高電阻汲極區464a及第二高電阻汲極區464b兩者與閘極層461重疊的部分之寬度可以增加。
儘管本說明是使用一單閘極式薄膜電晶體作為設於驅動器電路中之薄膜電晶體460，一包括複數個通道形成區在內之多閘極式薄膜電晶體也可以依需要而形成。
一導電層467設置用於與通道形成區463重疊。導電層467及閘極層461係電氣連接於彼此且為相同電位，藉此閘電壓即可從上與下方施加於設在閘極層461與導電層467之間之氧化半導體層462。在閘極層461與導電層467為不同電位之情況下，例如一固定電位GND及0伏，一TFT之電氣特徵(例如臨限電壓)可受到控制。亦即，閘極層461與導電層467在功能上分別如同一第一閘極層及一第二閘極層，藉此使薄膜電晶體460可以使用作為一具有四個端點之薄膜電晶體。
一保護絕緣層453及一平坦絕緣層454堆疊設置於導電層467與氧化絕緣層466之間。
再者，保護絕緣層453較佳與設於保護絕緣層453下方之第一閘極絕緣層452a或一使用作為一底膜之絕緣膜接觸，且其阻擋雜質進入，例如來自基板之一側表面的水氣、一氫離子、及OH-。特別是，其有效地將一氮化矽膜使用於(與保護絕緣層453接觸之)第一閘極絕緣層452a或使用於作為一基底之絕緣膜。
設於驅動器電路中之薄膜電晶體470係一通道阻絕型薄膜電晶體，且其在具有一絕緣表面之基板450上包括一閘極層471、第一閘極絕緣層452a、第二閘極絕緣層452b、一包括一通道形成區之氧化半導體層472、一源極層475a、及一汲極層475b。此外，保護絕緣層453及平坦絕緣層454之一堆疊物係設置成與通道保護層476、源極層475a、及汲極層475b接觸，以利覆蓋薄膜電晶體470。一與汲極層475b接觸之像素電極層477設於平坦絕緣層454上且電氣連接於薄膜電晶體470。應該注意的是，用於像素的薄膜電晶體之源極層475a及汲極層475b較佳使用相同材料形成，如同用於驅動器電路的薄膜電晶體460之第一低電阻汲極區408a及第二低電阻汲極區408b者。
請注意，AC驅動是在一液晶顯示裝置中執行，以防止液晶惡化。透過AC驅動，施加於像素電極層之一信號電位之極性係依規律之間隔時間反向成負或正。在一連接於像素電極層之TFT中，一對電極分別交替地作為一源極層及一汲極層之功能。在本說明書中，為了方便起見，在像素中之薄膜電晶體之其中一電極即指一源極層及另一者是指一汲極層；惟，事實上，在AC驅動中是一電極交替地作為一源極層及一汲極層之功能。為了減少漏電流，設於像素中之薄膜電晶體470之閘極層471之寬度可以較小於驅動器電路中之薄膜電晶體460之閘極層461之寬度。再者，為了減少漏電流，設於像素中之薄膜電晶體470之閘極層471可以設計為不與源極層475a或汲極層475b重疊。
儘管本說明是使用一單閘極式薄膜電晶體作為設於像素中之薄膜電晶體470，一包括複數個通道形成區在內之多閘極式薄膜電晶體也可以依需要而形成。
在一氧化半導體膜形成後，執行熱處理(用於脫水或脫氫之熱處理)以減少水氣，水氣係一雜質。在用於脫水或脫氫之熱處理及緩緩冷卻後，一氧化絕緣膜形成與氧化半導體層接觸，其例如用於減低氧化半導體層之載體濃度，此導致薄膜電晶體470之電氣特徵及可靠性提昇。
氧化半導體層472形成於源極層475a及汲極層475b下方，且與源極層475a及汲極層475b重疊。再者，氧化半導體層472與閘極層471重疊，且第一閘極絕緣層452a及第二閘極絕緣層452b夾置於其間。設於像素中之薄膜電晶體470之通道形成區係氧化半導體層472之一區域，其位於源極層475a之一側表面與面向源極層475a之該側表面的汲極層475b之一側表面之間，亦即，一與第二閘極絕緣層452b接觸並與閘極層471重疊之區域。
為了達成一使用一透光性薄膜電晶體作為薄膜電晶體470而具有高的長寬比之顯示裝置，源極層475a及汲極層475b係使用一透光之導電膜形成。
再者，薄膜電晶體470之閘極層471亦使用一透光之導電膜形成。
在備有薄膜電晶體470之像素中，一透射可見光之導電膜係使用於像素電極層477、另一電極層(例如一電容器電極)、或一佈線層(例如一電容器佈線層)，藉此達成一具有高的長寬比之顯示裝置。毋須贅言，第一閘極絕緣層452a、第二閘極絕緣層452b、及通道保護層476較佳亦使用一透射可見光之膜形成。
在本說明書中，一透光膜係指一可見光透射比為75%至100%之膜，且在該膜具有一導電性之情況下，其亦指一透明之導電膜。再者，一對於可見光呈半透明之導電膜可用於閘極層、源極層、汲極層、像素電極層、任意其他電極層、或一佈線層所用之金屬氧化物。對於可見光呈半透明意指可見光之一透射比為50%至75%。
一種形成薄膜電晶體460及薄膜電晶體470於一基板上之製程將參考圖2A至2E及圖3A至3E說明於後。
首先，一透光性導電膜形成於具有一絕緣表面之基板450上，及隨後，閘極層461、471透過一第一微影蝕刻製程形成。此外，一電容器佈線係以與閘極層461、471者相同之材料且透過同一第一微影蝕刻製程形成於像素部分中。當不僅是像素部分中需要一電容器，而在驅動器電路中亦需要電容器時，一電容器佈線(亦稱之為一電容器佈線層)亦形成於驅動器電路中。請注意，一抗蝕遮罩可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
儘管對於一可使用作為基板450且具有一絕緣表面之玻璃基板並無特別限制，但是玻璃基板必須具有至少足以在稍後執行之熱處理時之耐熱性。由於基板450具有一絕緣表面，故可使用一由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類似者構成之玻璃基板。
當一玻璃基板使用作為基板450時，如果在稍後執行之熱處理之溫度高，則較佳使用730℃或更高之應變點。再者，在一玻璃基板使用作為玻璃基板450之情況下，例如使用一玻璃材料，像是鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。應該注意的是藉由包含氧化鋇(BaO)及硼酸，並使得氧化鋇含量較大於硼酸者，一玻璃基板即呈耐熱性且較為實用。因此，較佳使用一含有BaO及B2O3並使得BaO含量較大於B2O3者之玻璃基板。
應該注意的是可使用一由絕緣體構成之基板(例如一陶瓷基板、一石英基板、或一藍寶石基板)，以替代上述玻璃基板(例如基板450)。另者，結晶化玻璃或類似者亦可使用。
一使用作為一底膜之絕緣膜可設於基板450與閘極層461、471之間。底膜具有一防止雜質元素從基板450擴散之功能，及可使用由一氮化矽膜、一氧化矽膜、一氮氧化矽膜、及一氧氮化矽膜之一或多者之一單層或一堆疊構成。
就閘極層461、471之一材料而言，供可見光透射之以下導電性材料任一者皆可使用：例如，一銦-錫-鋅-氧基金屬氧化物、一銦-鋁-鋅-氧基金屬氧化物、一錫-鎵-鋅-氧基金屬氧化物、一鋁-鎵-鋅-氧基金屬氧化物、一錫-鋁-鋅-氧基金屬氧化物、一銦-鋅-氧基金屬氧化物、一錫-鋅-氧基金屬氧化物、一鋁-鋅-氧基金屬氧化物、一銦-氧基金屬氧化物、一錫-氧基金屬氧化物、或一鋅-氧基金屬氧化物。閘極層461、471之厚度係適當設定於50奈米至300奈米。就閘極層461、471所用金屬氧化物之一沉積方法而言，其使用一濺鍍法、一真空蒸鍍法(例如一電子束蒸鍍法)、一電弧放電離子電鍍法、或一噴霧法。當使用一濺鍍法時，較佳為一含有2重量百分比(wt%)至10重量百分比(wt%)SiO2之靶材使用於沉積且透光之導電膜含有用於抑制結晶化之SiOx(x＞0)，使得在一後續步驟中執行熱處理以脫水或脫氫時之結晶化受到抑制。
接著，一閘極絕緣層形成於閘極層461、471上。
閘極絕緣層可使用一電漿化學汽相沉積(CVD)法或一濺鍍法，以一氧化矽層、一氮化矽層、一氧氮化矽層、及一氮氧化矽層之任一者之一單層或一堆疊形成。例如，一氧氮化矽層可使用一電漿CVD法以SiH4、氧、及氮作為一沉積氣體而形成。
在此實施例中，具有一厚度為50奈米至200奈米之第一閘極絕緣層452a及具有一厚度為50奈米至300奈米之第二閘極絕緣層452b係堆疊形成閘極絕緣層。具有100奈米厚度之一氮化矽膜或一氮氧化矽膜係作為第一閘極絕緣層452a。具有100奈米厚度之一氧化矽膜則作為第二閘極絕緣層452b。
接著，一氧化半導體膜480形成於第二閘極絕緣層452b上，以具有一2奈米至200奈米之厚度(如圖2A)。為了使一氧化半導體層即使是在氧化半導體膜形成後執行熱處理以脫水或脫氫時仍呈非晶性，氧化半導體層較佳具有一小厚度為50奈米或更小。當氧化半導體層之厚度小時，在氧化半導體層形成後執行熱處理之情況下，結晶化可受到抑制。
應該注意的是在使用一濺鍍法形成氧化半導體膜前，第二閘極絕緣層452b之一表面上之塵粒較佳藉由執行逆濺鍍而去除，其中導送入一氬氣並產生電漿。逆濺鍍係指一方法，其不施加電壓至一靶材側，一射頻(RF)電源用於在一氬氣環境中施加電壓至一基板側，使得電漿產生於基板周圍，以修改一表面。應該注意的是代替一氬氣環境，可以使用一氮氣環境、一氦氣環境、一氧氣環境、或類似者。
就氧化半導體膜而言，可以使用下列任一者：一銦-鎵-鋅-氧基氧化半導體膜、一銦-錫-鋅-氧基氧化半導體膜、一銦-鋁-鋅-氧基氧化半導體膜、一錫-鎵-鋅-氧基氧化半導體膜、一鋁-鎵-鋅-氧基氧化半導體膜、一錫-鋁-鋅-氧基氧化半導體膜、一銦-鋅-氧基氧化半導體膜、一錫-鋅-氧基氧化半導體膜、一鋁-鋅-氧基氧化半導體膜、一銦-氧基氧化半導體膜、一錫-氧基氧化半導體膜、或一鋅-氧基氧化半導體膜。在此實施例中，氧化半導體膜係使用一銦-鎵-鋅-氧基氧化半導體靶材，並以一濺鍍法形成。另者，氧化半導體膜可在一稀有氣體(典型上為氬)環境、一氧氣環境、或是一含有稀有氣體(典型上為氬)與氧氣之環境中以一濺鍍法形成。當使用一濺鍍法時，較佳為一含有2 wt%至10 wt% SiO2之靶材使用於沉積且令氧化半導體膜含有用於抑制結晶化之SiOx(x＞0)，使得在一後續步驟中執行熱處理以脫水或脫氫時之結晶化受到抑制。
接著，氧化半導體膜480進行脫水或脫氫。用於脫水或脫氫之第一熱處理之溫度係較高於或等於350℃且較低於基板之應變點，較佳為較高於或等於400℃且較低於基板之應變點。在此，基板被送入一電爐內，其係熱處理設備之其中一者，熱處理是在一氮氣環境中執行於氧化半導體層上，及隨後，氧化半導體膜冷卻且不曝露於空氣，以防止水及氫進入氧化半導體膜。因此，一氧化半導體層481即可取得(如圖2B)。在此實施例中，使用相同電爐，溫度是從一用於氧化半導體層脫水或脫氫之加熱溫度T至一低到足以令水無法進入氧化半導體層之溫度，且更明確地說，氧化半導體層係在一氮氣環境中冷卻至溫度100℃或更低於加熱溫度T。用於脫水或脫氫之熱處理環境並不限於一氮氣環境，且脫水或脫氫可以在一稀有氣體環境中執行，例如一氦環境、一氖環境、或一氬環境，或是在一減壓下。
應該注意的是在第一熱處理中，水、氫、及類似者較佳為不含於氮或一稀有氣體(例如氦、氖或氬)中。送入熱處理設備內之氮或一稀有氣體(例如氦、氖或氬)之純度較佳為6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
依據第一熱處理之條件或氧化半導體膜之材料，氧化半導體膜可以結晶化，成為一微晶性膜或一多晶性膜。
應該注意的是氧化半導體膜480之第一熱處理可以在氧化半導體膜被處理成一島狀氧化半導體層之後執行。
在氧化半導體膜沉積前，熱處理(較高於或等於400℃且較低於基板之應變點)可以在一稀有氣體環境(例如一氮環境、一氦環境、一氖環境、或一氬環境)或一氧環境中、或是在一減壓下執行，以去除雜質，例如閘極絕緣層中所含之氫及水。
接著，一用於一低電阻汲極區之氧化導電層及一導電層係形成於氧化半導體層481上。
就氧化導電層之一沉積方法而言，可以使用一濺鍍法、一真空蒸鍍法(例如一電子束蒸鍍法)、一電弧放電離子電鍍法、或一噴霧法。就低電阻汲極區之一材料而言，例如以下氧化導電性材料任一者皆可使用：一銦-錫-鋅-氧基金屬氧化物、一銦-鋁-鋅-氧基金屬氧化物、一錫-鎵-鋅-氧基金屬氧化物、一鋁-鎵-鋅-氧基金屬氧化物、一錫-鋁-鋅-氧基金屬氧化物、一銦-鋅-氧基金屬氧化物、一錫-鋅-氧基金屬氧化物、一鋁-鋅-氧基金屬氧化物、一銦-氧基金屬氧化物、一錫-氧基金屬氧化物、或一鋅-氧基金屬氧化物。應該注意的是就一用於低電阻汲極區之氧化導電性材料而言，可以適當選擇一具有電阻較低於一氧化半導體層483者且較高於導電層484者之材料。當使用一濺鍍法時，較佳為一含有2 wt%至10 wt% SiO2之靶材使用於沉積且透光之導電膜含有用於抑制結晶化之SiOx(x＞0)，使得在一後續步驟中執行熱處理以脫水或脫氫時之結晶化受到抑制。
就導電層之材料而言，有一選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素、一含有上述元素任一者作為一成分之合金、一上述元素任一者組合之合金、及類似者。
就導電層而言，較佳為一鋁層堆疊於一鈦層上且一鈦層堆疊於該鋁層上之一三層式結構，或為一鋁層堆疊於一鉬層上且一鉬層堆疊於該鋁層上之一三層式結構。毋須贅言，導電層可具有一單層式結構、一雙層式結構、或四層以上之多層式結構。
在氧化半導體層及導電層形成後，則形成欲用於一第二微影蝕刻製程之抗蝕遮罩482a、482b。請注意，抗蝕遮罩482a、482b可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
在本實施例中之抗蝕遮罩482a係一具有一凹入部或一凸出部之抗蝕遮罩。易言之，抗蝕遮罩482a可被視為一具有複數個不同厚度區域(在此為二個區域)之抗蝕遮罩。抗蝕遮罩482a之一區域(具有一較大厚度者)係指抗蝕遮罩482a之一凸部。抗蝕遮罩482a之一區域(具有一較小厚度者)係指抗蝕遮罩482a之一凹部。
在抗蝕遮罩482a中，凸出部形成於稍後欲在下方形成源極層與汲極層之各區域中，及凹入部形成於一位在源極層與汲極層之間且稍後欲在下方形成一通道形成區之區域中。
抗蝕遮罩482a可以使用一多段調整遮罩。一多段調整遮罩係一可利用多段光量曝光之遮罩，典型上是以三段光量曝光，以提供一曝光區、一半曝光區、及一未曝光區。當使用.一多段調整遮罩時，一次性曝光及顯影過程可供一抗蝕遮罩形成複數個厚度(典型上為二種厚度)。因此，藉由使用一多段調整遮罩，光罩數量可以減少。
藉由使用多段調整遮罩之曝光與顯影，可以形成一包括不同厚度區域之抗蝕遮罩482a。請注意，在不限制下，抗蝕遮罩482a可以不使用一多段調整遮罩形成。
接著，導電層、低電阻汲極區、及氧化半導體層481係使用抗蝕遮罩482a及抗蝕遮罩482b選擇性地同時蝕刻，以形成氧化半導體層483與一氧化半導體層485(兩者皆為島狀氧化半導體層)、低電阻汲極區406與407、及導電層484與一導電層486(如圖2C)。在一包括一鈦膜、一鋁膜、及一鈦膜在內之堆疊式導電膜被使用作為導電層之情況中，可使用一氯氣而以一乾式蝕刻法執行蝕刻。
接著，抗蝕遮罩482a、482b縮小尺寸以形成抗蝕遮罩487a、487b、487c。為了縮小抗蝕遮罩尺寸，可以使用氧電漿或類似者以執行灰化。藉由縮小抗蝕遮罩尺寸，位於抗蝕遮罩487a、487b之間之導電層484的一部分即曝露。
接著，位於抗蝕遮罩487a、487b之間之導電層484的該部分、以及與導電層484的該部分接觸之低電阻汲極區406的一部分係使用抗蝕遮罩487a、487b選擇性地蝕刻，以形成源極層465a、汲極層465b、第一低電阻汲極區408a、及第二低電阻汲極區408b(圖2D)。應該注意的是一氧化半導體層僅有部分在此時蝕刻，因此形成具有一槽道(凹入部)之氧化半導體層488。
如圖2D中所示，藉由使用縮小尺寸之抗蝕遮罩482a、482b而形成之抗蝕遮罩487a、487b以執行蝕刻，氧化半導體層483、485之端部區域係減小厚度。亦即，氧化半導體層488之端部係比第一及第二低電阻汲極區408a、408b之端部位於更外側上，且氧化半導體層489之端部比低電阻汲極區409之端部位於更外側上。氧化半導體層483之端部之厚度即等於氧化半導體層488之槽道(凹入部)之厚度。
接著，將抗蝕遮罩487a、487b、487c去除，並透過一第三微影蝕刻製程以形成一抗蝕遮罩491及選擇性執行蝕刻，以將形成於像素部分之一氧化半導體層489上的低電阻汲極區409及一導電層490去除(圖2E)。
為了透過一第三微影蝕刻製程將與氧化半導體層489重疊之低電阻汲極區409及導電層490選擇性去除，低電阻汲極區409、導電層490、及氧化半導體層489之材料以及蝕刻條件係做適當調整，使得氧化半導體層489不會在蝕刻時去除。一抗蝕遮罩491可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
接著，將抗蝕遮罩491去除，且一使用作為一保護絕緣膜之氧化絕緣膜492形成與氧化半導體層488之槽道(凹入部)及氧化半導體層489之一上表面、側表面接觸。
氧化絕緣膜492可以藉由一方法形成一至少1奈米之厚度，其中例如水與氫等雜質不致於進入氧化絕緣膜492，例如一濺鍍法。在此實施例中，當氧化絕緣膜492使用一濺鍍法時，一氧化矽膜形成至一300奈米之厚度。沉積時之基板溫度可從室溫到300℃且在此實施例中為100℃。氧化矽膜可以在一稀有氣體(典型上為氬)環境、一氧氣環境、或是一含有稀有氣體(典型上為氬)與氧氣之環境中以一濺鍍法形成。就一靶材而言，可以使用一氧化矽靶材或一矽靶材。例如，氧化矽膜可以在一含有氧與氮之環境中使用一矽靶材並以一濺鍍法形成。就形成與一減低電阻之氧化半導體層接觸的氧化絕緣膜492而言，可以使用一無機絕緣膜，其不含水氣、氫離子、及OH-等雜質且阻制這些雜質從外部進入。典型上，其使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、一氧氮化鋁膜、或類似者。
接著，第二熱處理(較佳200℃到400℃，例如250℃到350℃)係在一惰性氣體環境中或一氧氣環境中執行(圖3A)。例如，第二熱處理是在一氮氣環境中以250℃執行一小時。藉由執行第二熱處理，執行加熱時氧化半導體層488之槽道以及氧化半導體層489之上表面、側表面係與氧化絕緣膜492接觸。
透過上述步驟，用於脫水或脫氫之熱處理即在沉積之氧化半導體膜上執行，以減低氧化半導體膜之電阻，部分之氧化半導體膜係在氧氣過量狀態中選擇性蝕刻。結果，與閘極層461重疊之通道形成區463變成i型，且與源極層465a重疊之第一高電阻汲極區464a及與汲極層465b重疊之第二高電阻汲極區464b則以一自對準方式形成。與閘極層471重疊之氧化半導體層472完全變成i型。
藉由在與汲極層465b(及源極層465a)重疊之氧化半導體層中形成第二高電阻汲極區464b(或第一高電阻汲極區464a)，所形成之驅動器電路之可靠性即可提升。更明確地說，藉由形成第二高電阻汲極區464b，所取得之結構中，汲極層465b、第二高電阻汲極區464b、及通道形成區之傳導率即改變。因此，在藉由汲極層465b連接於一佈線以供給一高電位VDD而執行之操作例子中，高電阻汲極區使用作為一緩衝器且一高電場未做局部性施加，即使是高電場施加於閘極層461與汲極層465b之間；因此，電晶體之耐受電壓得以增大。
再者，藉由在與汲極層465b(及源極層465a)重疊之氧化半導體層中形成第二高電阻汲極區464b(或第一高電阻汲極區464a)，所形成之驅動器電路之通道形成區463中之漏電流即可減少。
第二低電阻汲極區408b(及第一低電阻汲極區408a)係設於汲極層465b(及源極層465a)與氧化半導體層之間，相較於肖特基(Schottky)接面，其可因此執行熱穩定操作。第一低電阻汲極區408a及第二低電阻汲極區408b具有比氧化半導體層者低之電阻，及比汲極層465b(及源極層465a)者高之電阻；因此，氧化半導體層與源極及汲極層之間之接觸電阻可以減小。
接著，透過一第四微影蝕刻製程，以形成抗蝕遮罩493a、493b及選擇性蝕刻氧化絕緣膜492，以將氧化絕緣層(通道保護層)476形成於像素部分中之氧化半導體層472之通道形成區上(圖3B)。藉由設置通道保護層476，在製造過程中可以防止損害到氧化半導體層472之通道形成區(例如，因為電漿或蝕刻時的一蝕刻劑所致之厚度減小)。因此，薄膜電晶體之可靠性得以提升。應該注意的是當本實施例係使用一氧化絕緣層作為閘極絕緣層452b時，部分之閘極絕緣層452b也會在氧化絕緣膜492之蝕刻步驟中遭到蝕刻，使得部分之閘極絕緣層452b在某些情況下減少厚度。當一相關於氧化絕緣膜492而有較高選擇性之氮化絕緣膜被使用作為閘極絕緣層452b時，閘極絕緣層452b可以免於遭到部分蝕刻。
在脫水或脫氫之後，通道保護層476可以形成且不致曝露於空氣。未曝露於空氣之連續處理即可取得堆疊層之間之各界面，其未受到大氣成分或飄浮於空氣中之雜質元素(例如水及碳氫化合物)污染。因此，薄膜電晶體之特徵變化得以減少。
應該注意的是抗蝕遮罩493a、493b可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
接著，在一透光性導電膜形成於一第二閘極絕緣層452b、氧化半導體層472、及通道保護層476上之後，源極層475a及汲極層475b係透過一第五微影蝕刻製程形成(圖3C)。透光性導電膜使用一濺鍍法、一真空蒸鍍法(例如一電子束蒸鍍法)、一電弧放電離子電鍍法、或一噴霧法沉積。就一用於導電膜之材料而言，一供可見光透射之導電性材料，例如，以下金屬氧化物任一者皆可使用：一銦-錫-鋅-氧基金屬氧化物、一銦-鋁-鋅-氧基金屬氧化物、一錫-鎵-鋅-氧基金屬氧化物、一鋁-鎵-鋅-氧基金屬氧化物、一錫-鋁-鋅-氧基金屬氧化物、一銦-鋅-氧基金屬氧化物、一錫-鋅-氧基金屬氧化物、一鋁-鋅-氧基金屬氧化物、一銦-氧基金屬氧化物、一錫-氧基金屬氧化物、或一鋅-氧基金屬氧化物。透光性導電膜之厚度係適當設定於50奈米至300奈米範圍內。當使用一濺鍍法時，較佳為使用一含有2至10重量百分比(wt%)SiO2之靶材以執行沉積且用於抑制結晶化之SiOx(x＞0)包含在透光性導電膜中。
應該注意的是一用於形成源極層475a及汲極層475b之抗蝕遮罩可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
接著，保護絕緣層453形成於氧化絕緣層466、通道保護層476、源極層475a、及汲極層475b上(圖3D)。在此實施例中，一氮化矽膜使用一射頻(RF)濺鍍法形成。由於一RF濺鍍法有高生產力，其較佳用於沉積保護絕緣層453。保護絕緣層453使用一無機絕緣膜形成，其不含水氣、氫離子、及OH-等雜質且阻制這些雜質從外部侵入，典型上，其使用一氮化矽膜、一氮化鋁膜、一氮氧化矽膜、或一氧氮化鋁膜。毋須贅言，保護絕緣層453係一透光性絕緣膜。
保護絕緣層453較佳接觸於設在保護絕緣層453下方之第一閘極絕緣層452a、或一作為一基底之絕緣膜，並阻擋水氣、氫離子、及OH-等雜質從基板之一側表面附近侵入。使用一氮化矽膜當作第一閘極絕緣層452a或該作為一基底之絕緣膜時特別有效，其接觸於保護絕緣層453。亦即，氮化矽膜係用於包圍氧化半導體層之一底表面、一頂表面、及側表面，藉此增加一顯示裝置之可靠性。
接著，平坦絕緣層454形成於保護絕緣層453上。平坦絕緣層454可以使用一具有耐熱性之有機材料形成，例如一丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、或環氧樹脂。除此材料之外，也可以使用一低介電常數材料(即一低k材料)、一矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、或類似者。應該注意的是平坦絕緣層454可以藉由堆疊複數個由上述材料任一者構成之絕緣膜而形成。
應該注意的是一矽氧烷基樹脂相當於一包括矽-氧-矽鍵在內之樹脂，其係使用一矽氧烷基材料作為一起始原料而形成。矽氧烷基樹脂可包括一有機基(例如，一烷基或一芳基)或一氟基，以作為一取代基。再者，有機基可包括一氟基。
對於形成平坦絕緣層454之方法上並無特別限制。依據材料，平坦絕緣層454可以使用一方法例如一濺鍍法、一旋塗式玻璃(SOG)法、一旋塗法、一浸漬法、一嘖塗法、或一液滴噴射法(例如，一噴墨法、網版印刷、平版印刷)，或一工具例如一刮刀、一輥式塗布機、一幕簾式塗布機、或一刮刀塗布機。
接著，透過一第六微影蝕刻製程，一抗蝕遮罩形成且一到達汲極層475b之接觸孔494係藉由平坦絕緣層454與保護絕緣層453之蝕刻而形成。再者，到達閘極層461、471之接觸孔亦藉由該蝕刻形成。或者，一用於形成可到達汲極層475b之接觸孔的抗蝕遮罩可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
接著，將抗蝕遮罩去除及隨後形成一透光性導電膜。透光性導電膜可使用氧化銦(In2O3)、氧化銦與氧化錫之一合金(In2O3-SnO2，簡稱為ITO)、或類似者，而以一濺鍍法、一真空蒸鍍法、或類似者形成。或者，可以使用一含有氮之鋁-鋅-氧基非單晶性薄膜(即一鋁-鋅-氧-氮基非單晶性薄膜)、一含有氮之鋅-氧基非單晶性薄膜(即一鋅-氧-氮基非單晶性薄膜)、或一含有氮之錫-鋅-氧基非單晶性薄膜(即一錫-鋅-氧-氮基非單晶性薄膜)。應該注意的是鋅在鋁-鋅-氧-氮基非單晶性薄膜中之百分比(原子百分比)為47原子百分比或更低，且其較高於鋁在該非單晶性薄膜中者；鋁在該非單晶性薄膜中之百分比(原子百分比)則較高於氮在該非單晶性薄膜中者。此一材料係以氫氯酸基溶液蝕刻。惟，由於容易產生一殘留物，特別是在蝕刻ITO時，因此氧化銦與氧化鋅之一合金(In2O3-ZnO)可用於改善蝕刻加工性。
應該注意的是透光性導電膜中之成分百分比之單位為原子百分比(atomic %)，且成分百分比係使用一電子探針X光微探儀(EPMA)分析評估。
接著，透過一第七微影蝕刻製程，一抗蝕遮罩形成且不必要的部分係藉由蝕刻去除，使像素電極層477及導電層467形成(參見圖3E)。
透過上述步驟，薄膜電晶體460及薄膜電晶體470可以使用七個遮罩而分別形成於驅動器電路中及各自位於一基板上之像素部分中。用於驅動器電路之薄膜電晶體460係一包括氧化半導體層在內之通道蝕刻型薄膜電晶體，而氧化半導體層包括第一高電阻汲極區464a、第二高電阻汲極區464b、及通道形成區463。用於像素之薄膜電晶體470係一包括完全i型氧化半導體層472在內之通道保護型(通道阻絕型)薄膜電晶體。
此外，一由使用作為介電質之第一閘極絕緣層452a與第二閘極絕緣層452b、一電容器佈線、及一電容器電極構成之儲存電容器可形成於同一基板上。薄膜電晶體470及儲存電容器係呈矩陣配置，以對應於個別像素，使得一像素部分形成且一包括薄膜電晶體460在內之驅動器電路設置於像素部分之周邊上，藉此可以取得用於製造一主動式矩陣顯示裝置之其中一基板。在本說明書中，此一基板係為了方便起見而指一主動式矩陣基板。
像素電極層477係經由平坦絕緣層454及保護絕緣層453中形成之接觸孔而電氣連接於電容器電極。應該注意的是電容器電極可以使用在與源極層475a及汲極層475b者相同之步驟中之相同透光性材料形成。
導電層467設置用於與氧化半導體層中之通道形成區463重疊，藉此使得在一用於檢驗一薄膜電晶體可靠性之偏壓-溫度加壓測試(文後稱為BT測試)中，可以減少薄膜電晶體460在BT測試前與BT測試後之間之臨限電壓變化量。導電層467之一電位可以與閘極層461者相同或不同。導電層467也可以如同一第二閘極層之功能。另者，導電層467之電位可以是GND或0伏，或導電層467可以在一浮接狀態。
應該注意的是用於形成像素電極層477之抗蝕遮罩可以使用一噴墨法形成。當抗蝕遮罩使用一噴墨法形成時，則不使用一光罩；因此，製造成本得以降低。
本實施例可以和其他實施例模式之任一者自由組合。
[實施例2]
在此實施例中，不同於實施例1者之一種半導體裝置及一種用於製造一半導體裝置之方法將參考圖4A至4E揭述於後。更明確地說，一種半導體裝置揭述不同於圖1A-1、1A-2、1B、及1C中所示半導體裝置之處在設於一驅動器電路之薄膜電晶體中及設於一像素部分之薄膜電晶體中，一包括至少一通道形成區、一第一高電阻汲極區、及一第二高電阻汲極區在內之氧化半導體層係使用作為一活性層。應該注意的是在此實施例中，設於驅動器電路中之薄膜電晶體具有一與實施例1中所述之薄膜電晶體460者相似之結構，且可以透過與實施例1中所述之薄膜電晶體460者相似之步驟製造。在此實施例中，與實施例1者相同之部分及功能上與實施例1者相似之部分可以如實施例1者處理，且與實施例1者相同或相似之步驟可以如實施例1者執行。因此，恕不予以贅述。
閘極層461、471、第一閘極絕緣層452a、及第二閘極絕緣層452b係形成於具有一絕緣表面之基板450上。在驅動器電路部分中，其形成包括通道形成區463、第一高電阻汲極區464a、及第二高電阻汲極區464b在內之氧化半導體層；第一低電阻汲極區408a；第二低電阻汲極區408b；源極層465a；汲極層465b；及氧化絕緣層466。在像素部分中，其形成氧化半導體層472及通道保護層476(圖4A)。氧化半導體層472係一增加電阻之i型半導體層。
設於驅動器電路部分中之薄膜電晶體460之氧化半導體層及氧化半導體層472兩者之端部區域係減小厚度。亦即，薄膜電晶體460之氧化半導體層之端部係比第一及第二低電阻汲極區408a、408b之端部位於更外側上。薄膜電晶體460之氧化半導體層之端部之厚度係等於設於驅動器電路部分中之氧化半導體層之槽道(凹入部)之厚度，即稍後作為一通道形成區處。
在本實施例中，熱處理是在一惰性氣體環境(例如氮氣環境)中或在一減壓下執行，同時至少一部分之氧化半導體層472曝露。當熱處理是在一惰性氣體環境(例如氮氣環境)中或在一減壓下執行，同時電阻增大之氧化半導體層472之部分(其為i型)曝露時，氧化半導體層472之高電阻(i型)曝露區之電阻即可減小，使得該區域各可成為一具有較低電阻之高電阻汲極區。
用於減小氧化半導體層472之高電阻(i型)區之電阻的熱處理較佳在200℃到400℃時執行，例如250℃到350℃。例如，熱處理在一氮氣環境中以250℃執行一小時。
在本實施例中，基板被送入一電爐內，其係熱處理設備之其中一者，熱處理是在一氮氣環境中執行於氧化半導體層472上，及隨後在一氮氣環境中緩緩冷卻，使得溫度從加熱溫度T下降100℃或更多，且氧化半導體層472不曝露於空氣。再者，在不限於一氮氣環境下，脫水或脫氫可以在一氦氣環境、氖氣環境、氬氣環境、或類似者中執行，或是在一減壓下。應該注意的是在熱處理中，水、氫、及類似者較佳為不含於氮或一稀有氣體(例如氦、氖或氬)中。另者，送入熱處理設備內之氮或一稀有氣體(例如氦、氖或氬)之純度較佳為6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
藉由在一惰性氣體環境(例如氮氣環境)中或在一減壓下執行熱處理於氧化半導體層472上，氧化半導體層472之曝露區域之電阻即減小，以形成一第一高電阻汲極區474a及一第二高電阻汲極區474b。以通道保護層476覆蓋之氧化半導體層472之一區域仍為一具有高電阻之區域且其變成一i型通道形成區473。因此，一包括第一高電阻汲極區474a、第二高電阻汲極區474b、及通道形成區473在內之氧化半導體層495即形成(請參閱圖4B)。
接著，在一透光性導電膜形成於氧化半導體層495與通道保護層476上之後，源極層475a及汲極層475b係透過一第五微影蝕刻製程形成(圖4C)。
此時，保護絕緣層453及平坦絕緣層454堆疊於氧化絕緣層466、源極層475a、汲極層475b、及通道保護層476上。
此時，透過一第六微影蝕刻製程，一抗蝕遮罩形成且到達汲極層475b之接觸孔494係藉由平坦絕緣層454與保護絕緣層453之蝕刻而形成(圖4D)。
接著，將抗蝕遮罩去除及隨後形成一透光性導電膜。
接著，透過一第七微影蝕刻製程，一抗蝕遮罩形成且不必要的部分係藉由蝕刻去除，使像素電極層477及導電層467形成(圖4E)。
透過上述步驟，薄膜電晶體460及一薄膜電晶體498可以使用七個遮罩而分別形成於驅動器電路中及各自位於一基板上之像素部分中。設於驅動器電路中之薄膜電晶體460係一包括氧化半導體層在內之通道蝕刻型薄膜電晶體，而其氧化半導體層包括第一高電阻汲極區464a、第二高電阻汲極區464b、及通道形成區463。設於像素部分中之薄膜電晶體498係一包括氧化半導體層495在內之通道保護型薄膜電晶體，而其氧化半導體層包括一第一高電阻汲極區474a、一第二高電阻汲極區474b、及一通道形成區473。因此，薄膜電晶體460、498具有高耐受電壓，因為即使當一高電場施加於薄膜電晶體460、498時，高電阻汲極區使用作為一緩衝，所以不施加一局部化之高電場。
在薄膜電晶體460中，第二低電阻汲極區408b(及第一低電阻汲極區408a)係設於汲極層465b(及源極層465a)與氧化半導體層之間，相較於一肖特基(Schottky)接面，其可因此執行熱穩定操作。第一低電阻汲極區408a及第二低電阻汲極區408b具有比氧化半導體層者低之電阻，及比汲極層465b(及源極層465a)者高之電阻；因此，氧化半導體層與源極及汲極層之間之接觸電阻可以減小。
此外，一由使用作為介電質之第一閘極絕緣層452a與第二閘極絕緣層452b、一電容器佈線層、及一電容器電極構成之儲存電容器可形成於同一基板上。薄膜電晶體498及儲存電容器係呈矩陣配置，以對應於個別像素，使得一像素部分形成且一包括薄膜電晶體460在內之驅動器電路設置於像素部分之周邊上，藉此可以取得用於製造一主動式矩陣顯示裝置之其中一基板。
導電層467設置用於與氧化半導體層中之通道形成區463重疊，藉此使得在一用於檢驗一薄膜電晶體可靠性之偏壓-溫度加壓測試(也稱為BT測試)中，可以減少薄膜電晶體460在BT測試前與BT測試後之間之臨限電壓變化量。導電層467之一電位可以與閘極層461者相同或不同。導電層467也可以如同一第二閘極層之功能。另者，導電層467之電位可以是GND或0伏，或導電層467可以在一浮接狀態。
應該注意的是本實施例可以和其他實施例之任一者自由組合。
[實施例3]
在此實施例中，不同於實施例1及2者之一種半導體裝置及一種用於製造一半導體裝置之方法將參考圖5A至5C揭述於後。更明確地說，一種半導體裝置揭述不同於圖1A-1、1A-2、1B、及1C中所示半導體裝置之處在設於一驅動器電路之薄膜電晶體中及設於一像素部分之薄膜電晶體中，一氧化半導體層係一活性層，其中一通道形成區與一閘極層重疊之一整個區域皆為i型。應該注意的是在此實施例中，與實施例1者相同之部分及功能上與實施例1者相似之部分可以如實施例1者處理，且與實施例1者相同或相似之步驟可以如實施例1者執行。因此，恕不予以贅述。
圖5A至5C說明薄膜電晶體498之製程步驟之截面圖。首先，根據實施例1，一透光性導電膜形成於具有一絕緣表面之基板450上，及隨後，閘極層461、471透過一第一微影蝕刻製程形成。
接著，第一閘極絕緣層452a及第二閘極絕緣層452b之一堆疊係形成於閘極層461、471上。此時，具有一厚度為2奈米至200奈米之氧化半導體膜480形成於第二閘極絕緣層452b上(如圖5A)。應該注意的是到此為止之步驟皆與實施例1中之步驟相同，且圖5A對應於圖2A。
接著，氧化半導體膜480在一惰性氣體環境中或在一減壓下進行脫水或脫氫。用於脫水或脫氫之第一熱處理之溫度較高於或等於350℃且較低於基板之應變點，較佳為較高於或等於400℃。在此，基板被送入一電爐內，其係熱處理設備之其中一者，熱處理是在一氮氣環境中執行於氧化半導體膜480上，及隨後，由於氧化半導體膜480未曝露於空氣，故可防止水或氫進入氧化半導體膜480。據此，氧化半導體膜480變成一缺氧半導體膜。因此，氧化半導體膜480之電阻減小，亦即，氧化半導體膜480變成一n型半導體膜(例如一n-半導體膜)。隨後，一高純度氧氣、一高純度N2O氣體、或一超乾燥空氣(具有-40℃或更低之露點，較佳為-60℃或更低)被送入同一電爐內並執行冷卻。較佳為水氣、氫、及類似者不含於一氧氣或一N2O氣體中。另者，送入熱處理設備內之一氧氣或一N2O氣體之純度較佳為6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，氧氣或N2O氣體之雜質濃度較佳為1ppm或更低，最佳為0.1ppm或更低)。
再者，在用於脫水或脫氫之第一熱處理後，熱處理可執行於200℃到400℃，較佳為200℃到300℃，且在一氧氣環境中、一N2O氣體環境中、或一超乾燥空氣中(露點為-40℃或更低，較佳為-60℃或更低)。
一氧化半導體膜496透過上述步驟而完全進入一氧氣過量狀態，藉此使氧化半導體膜496之電阻增加，亦即，氧化半導體膜496成為i型(圖5B)。
隨後，一欲於稍後形成之薄膜電晶體之可靠性即可增加。
接著，透過一微影蝕刻製程，氧化半導體膜被處理成一氧化半導體層497及氧化半導體層472，其皆為島狀氧化半導體層。
另者，可以使用以下製程：在一惰性氣體環境中或在一減壓下進行脫水或脫氫，並在一惰性氣體環境中冷卻後，氧化半導體膜透過一微影蝕刻製程而被處理成氧化半導體層497、472，其皆為島狀氧化半導體層。隨後，熱處理執行於200℃到400℃，較佳為200℃到300℃，且在一氧氣環境中、一N2O氣體環境中、或一超乾燥空氣中(露點為-40℃或更低，較佳為-60℃或更低)。
在氧化半導體膜形成之前，熱處理(較高於或等於400℃且較低於基板之應變點)可在一惰性氣體環境(例如一氮氣環境、一氦氣環境、一氖氣環境、或一氬氣環境)或一氧氣環境中、或在一減壓下執行，以將閘極絕緣層中所含之雜質(例如氫及水)去除。
惟，當熱處理是在氮氣或一稀有氣體環境中或在一減壓下執行，同時電阻增大(其為i型)之氧化半導體層497、472曝露時，電阻增大(其為i型)之氧化半導體層497、472之電阻即可減小，使得氧化半導體層497、472各成為一具有較低電阻之高電阻汲極區。為了該項原因，當氧化半導體層497、472曝露時，熱處理即在一氧氣環境或一N2O氣體環境中或一超乾燥空氣中(露點為-40℃或更低，較佳為-60℃或更低)實施。
應該注意的是在此實施例中，一範例揭述脫水或脫氫是在氧化半導體膜沉積之後執行；惟，本發明之一實施例並未特別拘限於此，且用於氧化半導體層之第一熱處理可以在被處理成島狀氧化半導體層之氧化半導體膜上執行。
此時，如實施例1之圖2C至2E及圖3A至3E中所示，在一周邊驅動器電路部分中，僅部分之氧化半導體層497被蝕刻形成具有一槽道(凹入部)之氧化半導體層497；及氧化絕緣層466形成接觸於各為導電層之第一低電阻汲極區408a、第二低電阻汲極區408b、源極層465a、及汲極層465b，以及接觸於氧化半導體層497；因此，一用於驅動器電路之薄膜電晶體499即形成。另方面，在一像素部分中，通道保護層476形成於氧化半導體層472中之一通道形成區上，且形成源極層475a及汲極層475b(其各為一透光性導電層)；因此，用於像素之薄膜電晶體470即形成。
氧化半導體層497、472之端部區域係減小厚度。亦即，氧化半導體層483之端部係比第一及第二低電阻汲極區408a、408b之端部位於更外側上。氧化半導體層483之端部之厚度係等於氧化半導體層483之槽道(凹入部)之厚度，即稍後作為一通道形成區處。
接著，第二熱處理(較佳在200℃到400℃，例如250℃到350℃)是在一惰性氣體環境或一氧氣環境中執行。例如，第二熱處理在一氮氣環境中以250℃執行一小時。
此時，保護絕緣層453及平坦絕緣層454堆疊，以利於覆蓋薄膜電晶體499、470，並且接觸於氧化絕緣層466、通道保護層476、源極層475a、及汲極層475b。一到達汲極層475b之接觸孔形成於保護絕緣層453及平坦絕緣層454中，及一透光性導電膜形成於接觸孔中且在平坦絕緣層454上。透光性導電膜係經選擇性蝕刻，以形成導電層467及與薄膜電晶體470呈電氣連接之像素電極層477(圖5C)。
透過上述步驟，薄膜電晶體499及薄膜電晶體470可以利用七個遮罩即分別形成於各在一基板上之驅動器電路及像素部分中。用於驅動器電路之薄膜電晶體499係一通道蝕刻型薄膜電晶體，其包括完全i型之氧化半導體層497。用於像素部分之薄膜電晶體470係通道保護型薄膜電晶體，其包括完全i型之氧化半導體層472。
在薄膜電晶體499中，第二低電阻汲極區408b(及第一低電阻汲極區408a)係設於汲極層465b(及源極層465a)與氧化半導體層之間，相較於一肖特基(Schottky)接面，其可因此執行熱穩定操作。第一低電阻汲極區408a及第二低電阻汲極區408b具有比汲極層465b(及源極層465a)者高之電阻；因此，氧化半導體層與源極及汲極層之間之接觸電阻可以減小。
此外，一由使用作為介電質之第一閘極絕緣層452a與第二閘極絕緣層452b、一電容器佈線層、及一電容器電極構成之儲存電容器可形成於同一基板上。薄膜電晶體470及儲存電容器係呈矩陣配置，以對應於個別像素，使得一像素部分形成且一包括薄膜電晶體499在內之驅動器電路設置於像素部分之周邊上，藉此可以取得用於製造一主動式矩陣顯示裝置之其中一基板。
導電層467設置用於與氧化半導體層497中之一通道形成區重疊，藉此使得在一用於檢驗一薄膜電晶體可靠性之偏壓-溫度加壓測試(也稱為BT測試)中，可以減少薄膜電晶體499在BT測試前與BT測試後之間之臨限電壓變化量。導電層467之一電位可以與閘極層461者相同或不同。導電層467也可以如同一第二閘極層之功能。另者，導電層467之電位可以是GND或0伏，或導電層467可以在一浮接狀態。
應該注意的是本實施例可以和其他實施例之任一者自由組合。
[實施例4]
在此實施例中，不同於實施例1至3者之一種半導體裝置及一種用於製造一半導體裝置之方法將參考圖6A至6D揭述於後。更明確地說，一種半導體裝置揭述不同於圖1A-1、1A-2、1B、及1C中所示半導體裝置之處在設於一驅動器電路之薄膜電晶體中，一氧化半導體層係一活性層，其中與一閘極層重疊之一通道形成區為i型，且設於一像素部分中之薄膜電晶體中，一包括至少一通道形成區、一第一高電阻汲極區、及一第二高電阻汲極區在內之氧化半導體層係一活性層。應該注意的是在此實施例中，與實施例1者相同之部分及功能上與實施例1者相似之部分可以如實施例1者處理，且與實施例1者相同或相似之步驟可以如實施例1者執行。因此，恕不予以贅述。
圖6A至6D說明製造薄膜電晶體499、498之步驟之截面圖。
首先，根據實施例3，其執行到此為止之步驟且包括實施例3之圖5B中之步驟。圖6A中之步驟係與圖5B中之步驟相同。
閘極層461、471、第一閘極絕緣層452a、及第二閘極絕緣層452b係形成於具有一絕緣表面之基板450上；氧化半導體膜496形成於第二閘極絕緣層452b上(圖6A)。氧化半導體膜496係一增加電阻之i型半導體層。
接著，透過一微影蝕刻製程，氧化半導體膜496被處理成氧化半導體層497、472，其皆為島狀氧化半導體層。
此時，如實施例1之圖2C至2E及圖3A至3E中所示，在一周邊驅動器電路部分中，僅部分之氧化半導體層497被蝕刻形成具有一槽道(凹入部)之氧化半導體層497；及氧化絕緣層466形成接觸於各為金屬導電層之第一低電阻汲極區408a、第二低電阻汲極區408b、源極層465a、及汲極層465b，以及接觸於氧化半導體層497；因此，一用於驅動器電路之薄膜電晶體499即形成。另方面，在一像素部分中，通道保護層476形成於氧化半導體層472中之一通道形成區上(圖6B)。
氧化半導體層497、472之端部區域係減小厚度。亦即，氧化半導體層497之端部係比第一及第二低電阻汲極區408a、408b之端部位於更外側上。氧化半導體層497之端部之厚度係等於氧化半導體層497之槽道(凹入部)之厚度。
在本實施例中，熱處理是在一惰性氣體環境(例如氮氣環境)中或在一減壓下執行，同時至少一部分之氧化半導體層472曝露，如同實施例2者。當熱處理是在一惰性氣體環境(例如氮氣環境)中或在一減壓下執行，同時電阻增大之氧化半導體層472之部分(其為i型)曝露時，氧化半導體層472之高電阻(i型)曝露區之電阻即可減小，使得該區域可以是具有較低電阻之高電阻汲極區。
用於減小氧化半導體層472之高電阻(i型)區之電阻的熱處理較佳在200℃到400℃時執行，例如250℃到350℃。例如，熱處理在一氮氣環境中以250℃執行一小時。
在本實施例中，基板被送入一電爐內，其係熱處理設備之其中一者，熱處理是在一氮氣環境中執行於氧化半導體層472上，及隨後在一氮氣環境中緩緩冷卻，使得溫度從加熱溫度T下降100℃或更多，且氧化半導體層472不曝露於空氣。再者，在不限於一氮氣環境下，脫水或脫氫可以在一氦氣環境、氖氣環境、氬氣環境、或類似者中執行，或是在一減壓下。應該注意的是在熱處理中，水、氫、及類似者較佳為不含於氮或一稀有氣體(例如氦、氖或氬)中。另者，送入熱處理設備內之氮或一稀有氣體(例如氦、氖或氬)之純度較佳為6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
藉由在一惰性氣體環境(例如氮氣環境)中或在一減壓下執行熱處理於氧化半導體層472上，氧化半導體層472之曝露區域之電阻即減小，以形成一第一高電阻汲極區474a及一第二高電阻汲極區474b。以通道保護層476覆蓋之氧化半導體層472之一區域仍為一具有高電阻之區域且其變成一i型通道形成區473。因此，一包括第一高電阻汲極區474a、第二高電阻汲極區474b、及通道形成區473在內之氧化半導體層495即形成(請參閱圖6C)。
接著，在一透光性導電膜形成於氧化半導體層495與通道保護層476上之後，源極層475a及汲極層475b係透過一第五微影蝕刻製程形成。
此時，保護絕緣層453及平坦絕緣層454堆疊於氧化絕緣層466、源極層475a、汲極層475b、及通道保護層476上。
此時，透過一第六微影蝕刻製程，一抗蝕遮罩形成且平坦絕緣層454與保護絕緣層453係經蝕刻，以形成到達汲極層475b之接觸孔494。
接著，在抗蝕遮罩去除後，沉積一透光性導電膜。
接著，透過一第七微影蝕刻製程，一抗蝕遮罩形成且不必要的部分係藉由蝕刻去除，使像素電極層477及導電層467形成(圖6D)。
透過上述步驟，薄膜電晶體499及薄膜電晶體498可以使用七個遮罩而分別形成於驅動器電路中及各自位於一基板上之像素部分中。用於驅動器電路之薄膜電晶體499係包括完全i型氧化半導體層497在內之通道蝕刻型薄膜電晶體。用於像素之薄膜電晶體498係包括氧化半導體層495在內之通道保護型薄膜電晶體，而其氧化半導體層包括第一高電阻汲極區474a、第二高電阻汲極區474b、及通道形成區473。因此，薄膜電晶體498具有高耐受電壓，因為即使當一高電場施加於薄膜電晶體460、498時，高電阻汲極區使用作為一緩衝，所以不施加一局部化之高電場。
在薄膜電晶體499中，第二低電阻汲極區408b(及第一低電阻汲極區408a)係設於汲極層465b(及源極層465a)與氧化半導體層之間，相較於一肖特基(Schottky)接面，其可因此執行熱穩定操作。第一低電阻汲極區408a及第二低電阻汲極區408b具有比氧化半導體層者低之電阻，及比汲極層465b(及源極層465a)者高之電阻；因此，氧化半導體層與源極及汲極層之間之接觸電阻可以減小。
此外，一由使用作為介電質之第一閘極絕緣層452a與第二閘極絕緣層452b、一電容器佈線層、及一電容器電極構成之儲存電容器可形成於同一基板上。薄膜電晶體498及儲存電容器係呈矩陣配置，以對應於個別像素，使得一像素部分形成且一包括薄膜電晶體499在內之驅動器電路設置於像素部分之周邊上，藉此可以取得用於製造一主動式矩陣顯示裝置之其中一基板。
導電層467設置用於與氧化半導體層497中之通道形成區重疊，藉此使得在一用於檢驗一薄膜電晶體可靠性之偏壓-溫度加壓測試(也稱為BT測試)中，可以減少薄膜電晶體499在BT測試前與BT測試後之間之臨限電壓變化量。導電層467之一電位可以與閘極層461者相同或不同。導電層467也可以如同一第二閘極層之功能。另者，導電層467之電位可以是GND或0伏，或導電層467可以在一浮接狀態。
應該注意的是本實施例可以和其他實施例之任一者自由組合。
[實施例5]
本實施例將揭述一範例，其中一主動式矩陣液晶顯示裝置係以實施例1中所述之主動式矩陣基板製造。應該注意的是本實施例也可以施加於實施例2至4中所述主動式矩陣基板之任一者。
圖7A表示一主動式矩陣基板之一截面結構範例。
在一基板上，在一驅動器電路中之薄膜電晶體及在一像素部分中之薄膜電晶體係表示於實施例1中；在此實施例中，一儲存電容器、一閘極佈線、及一源極佈線之一端點部分另外表示於這些薄膜電晶體，以供說明。電容器、閘極佈線、及源極佈線之端點部分可以在與實施例1者相同之製造步驟中形成，且在不增加光罩數及不增加步驟數下製造。再者，在一使用作為像素部分中之一顯示區域的部分中，閘極佈線、源極佈線、及一電容器佈線層皆使用一透光性導電膜，而產生高開口率。此外，一金屬佈線可在一非顯示區域之部分中供源極佈線層使用，以減少佈線電阻。
在圖7A中，一薄膜電晶體210係一設於一驅動器電路中之通道蝕刻型薄膜電晶體。電連接於像素電極層227之一薄膜電晶體220係一設於一像素部分中之通道保護型薄膜電晶體。
在此實施例中，形成於一基板200上之薄膜電晶體220具有與實施例1之薄膜電晶體470者相同的結構。
一電容器佈線層230使用相同透光性材料，且在與薄膜電晶體220之一閘極層者相同的步驟中形成，其重疊於一電容器電極231、重疊於使用作為其間介電質之一第一閘極絕緣層202a及一第二閘極絕緣層202b；因此形成一儲存電容器。電容器電極231使用相同透光性材料，且在與薄膜電晶體220之一源極層或一汲極層者相同的步驟中形成。由於儲存電容器具有一透光性質，薄膜電晶體220亦然，故可增加開口率。
儲存電容器之透光性質在增加開口率上相當重要。特別是對於10吋以下之小型液晶顯示面板而言，例如即使當像素尺寸減小以取得較高顯示影像解析度時，藉由增加閘極佈線數，高開口率仍可達成。再者，寬視角係藉由使用一透光性薄膜作為薄膜電晶體220及儲存電容器內部組件而達成，使得即使當一像素分割成複數個子像素時仍可達成高開口率。也就是說，即使當設置一群高密度之薄膜電晶體時，高開口率仍可達成，且顯示區域有足夠面積。例如，當-一像素包括二至四個子像素及儲存電容器時，儲存電容器具有透光性質，而薄膜電晶體亦然，故可增加開口率。
應該注意的是儲存電容器設於像素電極層227下方，及電容器電極231電氣連接於像素電極層227。
本實施例揭述之範例中，儲存電容器係由電容器電極231及電容器佈線層230構成；惟，儲存電容器在結構上並無特別限制。例如，一儲存電容器可在不設置一電容器佈線層下形成，在此情況下一像素電極層係與一相鄰像素中之一閘極佈線重疊，且一平坦絕緣層、一保護絕緣層、一第一閘極絕緣層、及一第二閘極絕緣層設置於其間。
複數個閘極佈線、源極佈線、及電容器佈線層係依據像素密度而設置。在端點部分中，配置有複數個與閘極佈線相同電位之第一端點電極、複數個與源極佈線相同電位之第二端點電極、複數個與電容器佈線層相同電位之第三端點電極、及類似者。各端點電極在數量上並無特別限制，且端點電極之數量可由業者適度決定。
在端點部分中，與閘極佈線相同電位之第一端點電極可以使用與像素電極層227者相同之透光性材料形成。第一端點電極係透過一到達閘極佈線之接觸孔而電氣連接於閘極佈線。到達閘極佈線之接觸孔係藉由選擇性蝕刻一平坦絕緣層204、一保護絕緣層203、一氧化絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a而形成，其使用一光罩以形成一接觸孔，供電氣連接薄膜電晶體220之汲極層及像素電極層227。
在驅動器電路中之薄膜電晶體210之一閘極層可以電氣連接於一設在一氧化半導體層上方之導電層217。在此例子中，一接觸孔係藉由選擇性蝕刻平坦絕緣層204、保護絕緣層203、氧化絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a而形成，其使用一光罩以形成一接觸孔，供電氣連接薄膜電晶體220之汲極層及像素電極層227。在驅動器電路中之薄膜電晶體210之導電層217及閘極層可以透過接觸孔而電氣連接。
在驅動器電路中，一與一源極佈線234c相同電位之第二端點電極235可以使用與像素電極層227者相同之透光性材料形成。源極佈線234c可在與薄膜電晶體210之源極及汲極層者相同之步驟中形成，且氧化半導體層234a及低電阻汲極區234b堆疊於源極佈線234c與基板之間。第二端點電極235係透過一到達源極佈線234c之接觸孔而電氣連接於源極佈線234c。源極佈線係一金屬佈線，其使用與薄膜電晶體210之一源極層者相同之步驟中之相同材料形成，及具有與薄膜電晶體210之源極層者相同之電位。
與電容器佈線層230相同電位之第三端點電極可以使用與像素電極層227者相同之透光性材料形成。再者，一到達電容器佈線層230之接觸孔可以在與用於形成一接觸孔以將電容器電極231電氣連接於像素電極層227之同一步驟中使用相同光罩形成。
在製造一主動式矩陣液晶顯示裝置之情況下，一液晶層設於一主動式矩陣基板與一備有一相對電極(亦稱為一相對電極層)之相對基板之間，且主動式矩陣基板與相對基板固定於彼此。一電氣連接於相對基板上之相對電極的共同電極係設於主動式矩陣基板上，及一電氣連接於共同電極之第四端點電極設於端點部分中。第四端點電極用於將共同電極設定至一固定電位，例如GND或0伏。第四端點電極可以使用與像素電極層227者相同之透光性材料形成。
在薄膜電晶體220之源極層與薄膜電晶體210之源極層電氣連接於彼此的結構上並無特別限制；例如，一用於連接薄膜電晶體220之源極層與薄膜電晶體210之源極層的連接電極可在與像素電極層227者相同之步驟中形成。再者，在非顯示區域之部分中，薄膜電晶體220之源極層與薄膜電晶體210之源極層可以接觸於彼此，以利彼此重疊。
應該注意的是圖7A表示驅動器電路中之閘極佈線層232之一截面結構。由於此實施例揭述一10吋以下之小型液晶顯示面板範例，驅動器電路中之閘極佈線層232即使用與薄膜電晶體220之閘極層者相同之透光性材料形成。
當相同材料使用於閘極層、源極層、汲極層、像素電極層、另一電極層、及另一佈線層時，可使用一共同濺鍍靶材及一共同製造裝置，且材料成本及一用於蝕刻之蝕刻劑(或一蝕刻氣體)之成本可以減少；因此，製造成本可以減少。
當一光敏性樹脂材料使用於圖7A中之結構之平坦絕緣層204時，用於形成一抗蝕遮罩之步驟即可省略。
圖7B表示一截面結構，其一部分不同於圖7A中之結構。圖7B相同於圖7A，但是其未設置平坦絕緣層204；因此，相同部分係以相同參考編號表示且相同部分之詳細說明即予省略。在圖7B中，像素電極層227、導電層217、及第二端點電極235形成於保護絕緣層203上並與之接觸。
藉由圖7B中之結構，用於形成平坦絕緣層204之步驟即可省略。
本實施例可以和其他實施例之任一者自由組合。
[實施例6]
本實施例將揭述一範例，其中一閘極佈線之一部分係由一金屬佈線製成，使佈線電阻得以減小，因為有可能一透光性佈線之電阻會在一液晶顯示面板尺寸超過10吋且達到60吋、甚至120吋之情況下造成問題。
應該注意的是在圖8A中，其與圖7A者相同之部分係以相同參考編號表示且相同部分之詳細說明即予省略。
圖8A揭述一範例，其中一驅動器電路中之一閘極佈線之一部分係使用一金屬佈線製成且形成接觸於一透光性佈線，該透光性佈線相同於薄膜電晶體210之閘極層。應該注意的是光罩之數量較多於實施例1者，因為有金屬佈線形成。
首先，一耐熱性導電性材料薄膜(具有100奈米至500奈米厚度)形成於基板200上，其可承受用於脫水或脫氫之熱處理。
在此實施例中，形成一370奈米厚之鎢膜及一50奈米厚之氮化鉭膜。儘管氮化鉭膜及鎢膜之一堆疊係在此使用作為導電膜，但是其並無特別限制，且導電膜可使用一選自鉭、鎢、鈦、鉬、鋁、或銅之元素；一含有這些元素任一者作為其成分之合金、一含有這些元素任一者之組合之合金、或一含有這些元素任一者作為其成分之氮化物形成。耐熱性導電性材料薄膜並不限於一含有上述元素之單層，且其可以是二或多層之一堆疊。
透過一第一微影蝕刻製程，形成金屬佈線，使得一第一金屬佈線層236及一第二金屬佈線層237形成。一ICP(感應耦合電漿)蝕刻法較佳使用於鎢膜及氮化鉭膜之蝕刻。藉由蝕刻條件之適度調整(例如，施加於一線圈電極之電力、施加於一基板側電極之電力、及基板側電極之溫度)，薄膜可由一ICP蝕刻法蝕刻至一想要之漸縮形。第一金屬佈線層236及第二金屬佈線層237係呈漸縮形；因此，一待形成於其上之透光性導電膜形成時之缺陷即可減少。
接著，在透光性導電膜形成之後，一閘極佈線層238、薄膜電晶體210之一閘極層、及薄膜電晶體220之一閘極層係在一第二微影蝕刻製程中形成。透光性導電膜使用實施例1中所述之透射可見光之導電性材料之任一者形成。
應該注意的是，例如有可能依據透光性導電膜之材料，一氧化物薄膜藉由稍後之熱處理或類似者而在閘極佈線層238與第一金屬佈線層236或第二金屬佈線層237接觸之一界面處形成，使得接觸電阻增加。因此，第二金屬佈線層237較佳使用一金屬氮化物薄膜形成，以防止第一金屬佈線層236氧化。
接著，一閘極絕緣層、一氧化半導體層、及類似者係如實施例1者形成於相同步驟中。用於形成一主動式矩陣基板之後續步驟係依循實施例1。
本實施例揭述一範例，其中在平坦絕緣層204形成後，在一端點部分中之平坦絕緣層使用一光罩而選擇性去除。較佳為平坦絕緣層不設於端點部分中，使得端點部分可以一適當方式連接於一FPC。
在圖8A中，第二端點電極235形成於保護絕緣層203上。圖8A表示閘極佈線層238與部分之第二金屬佈線層237接觸；另者，閘極佈線層可以完全覆蓋第一金屬佈線層236及第二金屬佈線層237。易言之，第一金屬佈線層236及第二金屬佈線層237可以視為供減低閘極佈線層238電阻之輔助佈線。
在端點部分中，一與閘極佈線相同電位之第一端點電極係形成於保護絕緣層203上且電氣連接於第二金屬佈線層237。一從端點部分引出之佈線亦使用一金屬佈線形成。
再者，為了減低佈線電阻，金屬佈線，亦即第一金屬佈線層236及第二金屬佈線層237，其可使用作為輔助佈線，以用於閘極佈線層及一非使用作為顯示區域之部分中的一電容器佈線層。
圖8B表示一截面結構，其一部分不同於圖8A中之結構。圖8B相同於圖8A，不同的是驅動器電路之薄膜電晶體中之閘極層之材料；因此，相同部分係以相同參考編號表示且相同部分之詳細說明即予省略。
圖8B揭述一範例，其中驅動器電路之薄膜電晶體中之閘極層係使用一金屬佈線形成。在驅動器電路中，閘極層之材料不限於一透光性材料。
在圖8B中，驅動器電路中之一薄膜電晶體240包括一閘極層，其中一第二金屬佈線層241堆疊於一第一金屬佈線層242上。應該注意的是第一金屬佈線層242可以在與第一金屬佈線層236者相同之步驟中使用相同材料形成。再者，第二金屬佈線層241可以在與第二金屬佈線層237者相同之步驟中使用相同材料形成。
在第一金屬佈線層242電氣連接於導電層217之情況下，較佳使用一金屬氮化物薄膜於第二金屬佈線層241，以防止第一金屬佈線層242氧化。
在此實施例中，金屬佈線使用於某些佈線，使佈線電阻得以減低；顯示影像之高解析度得以達成，即使當一液晶顯示面板尺寸超過10吋且達到60吋、甚至120吋時，仍可達成高開口率。
本實施例可以和其他實施例之任一者自由組合。
[實施例7]
在此實施例中，不同於實施例5者之一儲存電容器之結構範例將表示於圖9A、9B。圖9A相同於圖7A，不同的是儲存電容器之結構；因此，相同之部分係以相同參考編號表示且相同部分之詳細說明即予省略。圖9A表示設於一像素中及一儲存電容器中之薄膜電晶體220之一截面結構。
圖9A表示一範例，其中儲存電容器係由使用作為介電質之氧化絕緣層216、保護絕緣層203、及平坦絕緣層204；像素電極層227、及一與像素電極層227重疊之電容器佈線層250構成。由於電容器佈線層250是在與像素之薄膜電晶體220之源極層者相同之步驟中使用相同之透光性材料形成，因此電容器佈線層250配置成不與薄膜電晶體220之一源極佈線層重疊。
在圖9A所示之儲存電容器中，一對電極及介電質具有透光性質，因此儲存電容器整體即有透光性質。
圖9B表示一不同於圖9A者之儲存電容器結構範例。圖9B相同於圖7A，不同的是儲存電容器之結構；因此，相同之部分係以相同參考編號表示且相同部分之詳細說明即予省略。
圖9B表示一範例，其中儲存電容器係由使用作為介電質之第一閘極絕緣層202a與第二閘極絕緣層202b；電容器佈線層230、及一與電容器佈線層230重疊之氧化半導體層251與電容器電極231的堆疊構成。電容器電極231堆疊在氧化半導體層251上且與氧化半導體層251接觸，且其功能如同儲存電容器之一電極。應該注意的是電容器電極231係在與薄膜電晶體220之源極與汲極層者相同之步驟中使用相同之透光性材料形成。再者，由於電容器佈線層230是在與薄膜電晶體220之閘極層者相同之步驟中使用相同之透光性材料形成，因此電容器佈線層230配置成不與薄膜電晶體220之一閘極佈線層重疊。
電容器電極231電氣運接於像素電極層227。
同樣在圖9B所示之儲存電容器中，一對電極及介電質具有透光性質，因此儲存電容器整體即有透光性質。
圖9A及9B中所示之各儲存電容器具有透光性質；因此，即使當像素尺寸減小以取得較高顯示影像解析度時，例如藉由增加閘極佈線數，足夠電容及高開口率仍可達成。
本實施例可以和其他實施例之任一者自由組合。
[實施例8]
在此實施例中，一範例將揭述於後，其中一驅動器電路之至少一部分及設於一像素部分中之一薄膜電晶體係形成於一基板上。
設置於像素部分中之薄膜電晶體係依據實施例1至4之任一者而形成。由於實施例1至4任一者中所述之薄膜電晶體為一n通道TFT，在驅動器電路之中某些可由n通道TFT構成的驅動器電路即形成於一供像素部分中之薄膜電晶體形成的基板上。
圖14A表示一主動式矩陣顯示裝置之方塊圖範例。一像素部分5301、一第一掃描線驅動器電路5302、一第二掃描線驅動器電路5303、及一信號線驅動器電路5304設置於顯示裝置中之一基板5300上。在像素部分5301中，其設有複數條延伸自信號線驅動器電路5304之信號線，及設有複數條延伸自第一掃描線驅動器電路5302與第二掃描線驅動器電路5303之掃描線。應該注意的是各包括一顯示元件在內之像素係在掃描線與信號線彼此相交之各別區域中配置呈矩陣。顯示裝置之基板5300透過一連接部分而連接於一時序控制電路5305(亦稱為一控制器或一控制IC)，該連接部分例如為一FPC(撓性印刷電路)。
在圖14A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304形成於供像素部分5301形成之基板5300上。因此，一驅動器電路之組件及設置於外部之類似者的數量即可減少，使成本得以減少。再者，在佈線係延伸自設於基板5300外側之一驅動器電路之情況中，連接部分中之連接數量可減少，且可靠性及良率得以增加。
應該注意的是時序控制電路5305例如供給一第一掃描線驅動器電路起始信號(GSP1)(一起始信號亦稱為一起始脈衝)及一掃描線驅動器電路時脈信號(GCK1)至第一掃描線驅動器電路5302。再者，時序控制電路5305例如供給一第二掃描線驅動器電路起始信號(GSP2)及一掃描線驅動器電路時脈信號(GCK2)至第二掃描線驅動器電路5303。再者，時序控制電路5305供給一信號線驅動器電路起始信號(SSP)、一信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA，亦簡稱為一視頻信號)、及一閂鎖信號(LAT)至信號線驅動器電路5304。各時脈信號可以是複數個具有變移相位之時脈信號，或者可以利用一藉由將時脈信號反相而取得之信號(CKB)一起供給。應該注意的是可以將第一掃描線驅動器電路5302及第二掃描線驅動器電路5303之其中一者省略。
圖14B表示一結構，其中第一掃描線驅動器電路5302及第二掃描線驅動器電路5303形成於供像素部分5301形成之基板5300上，且信號線驅動器電路5304形成於一與供像素部分5301形成之基板5300不同的基板上。
實施例1至4中之薄膜電晶體為n通道TFT。圖15A及15B表示一由n通道TFT構成之信號線驅動器電路之結構及操作情形範例。
信號線驅動器電路包括一移位暫存器5601及一切換電路5602。切換電路5602包括複數個切換電路5602_1至5602_N(N為自然數)。切換電路5602_1至5602_N各包括複數個薄膜電晶體5603_1至5603_k(k為自然數)。薄膜電晶體5603_1至5603_k為n通道TFT之範例揭述如下。
在信號線驅動器電路中之一連接關係係使用切換電路5602_1舉例說明。薄膜電晶體5603_1至5603_k之第一端點各別連接於佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k之第二端點各別連接於信號線S1至Sk。薄膜電晶體5603_1至5603_k之閘極連接於一佈線5605_1。
移位暫存器5601具有一藉由將H位準信號(亦稱之為H信號或在高電力供給電位準時之信號)依序輸出至佈線5605_1至5605_N而依序選擇切換電路5602_1至5602_N之功能。
切換電路5602_1具有一控制佈線5604_1至5604_k與信號線S1至Sk之間之一傳導狀態(第一端點與第二端點之間之電氣連接性)的功能，亦即，一控制佈線5604_1至5604_k電位是否供給至信號線S1至Sk的功能。在此情況下，切換電路5602_1功能有如一選擇器。再者，薄膜電晶體5603_1至5603_k具有分別控制佈線5604_1至5604_k與信號線S1至Sk之間之傳導狀態的功能，亦即，一控制佈線5604_1至5604_k電位是否分別供給至信號線S1至Sk的功能。在此情況下，薄膜電晶體5603_1至5603_k功能各有如一開關。
視頻信號資料(DATA)輸入至佈線5604_1至5604_k之各者。視頻信號資料(DATA)通常為一相對應於影像資料或一影像信號之類比信號。
接著，圖15A中之信號線驅動器電路之操作情形係參考圖15B中之一時序圖而說明。圖15B表示信號Sout_1至Sout_N及信號Vdata_1至Vdata_k之範例。信號Sout_1至Sout_N係來自移位暫存器5601之輸出信號範例。信號Vdata_1至Vdata_k係輸入至佈線5604_1至5604_k之信號範例。應該注意的是信號線驅動器電路之一操作週期係對應於一顯示裝置中之一閘極選擇週期。例如，一閘極選擇週期分割成週期T1至TN。週期T1至TN各為一用於將視頻信號資料(DATA)寫入一屬於一選擇列之像素中的週期。
應該注意的是本實施例之圖中或類似者所示各結構之信號波形失真及類似者在某些情況下是為了簡明起見而予以誇大表示。因此，本實施例不需要侷限於圖中或類似者所示之比例。
在週期T1至TN中，移位暫存器5601將H位準信號依序輸出至佈線5605_1至5605_N。例如，在週期T1中，移位暫存器5601將一高位準信號輸出至佈線5605_1。接著，薄膜電晶體5603_1至5603_k接通，使得佈線5604_1至5604_k及信號線S1至Sk導通。此時，Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別透過薄膜電晶體5603_1至5603_k而以一選擇列中第1至第k行方式寫入像素中。在此情況下，在週期T1至TN中，視頻信號資料(DATA)係以選擇列中k行方式依序寫入像素中。
視頻信號資料(DATA)係如上所述以複數行方式寫入像素中，藉此使視頻信號資料(DATA)之數量或寫入之數量得以減少。因此，其與一外部電路之連接數量可以減少。再者，當視頻信號係以複數行方式寫入像素時，用於寫入之時間可加長；因此，可以避免視頻信號之寫入不足。
應該注意的是由實施例1至4中之薄膜電晶體構成之任一電路皆可用於移位暫存器5601及切換電路5602。
一用於部分掃描線驅動器電路及/或信號線驅動器電路之移位暫存器之一實施例將參考圖16A至16C及圖17A與17B說明於後。
掃描線驅動器電路包括一移位暫存器。此外，在某些情況中，掃描線驅動器電路可包括一位準移位器、一緩衝器、或類似者。在掃描線驅動器電路中，一時脈信號(CLK)及一起始脈衝信號(SP)輸入至移位暫存器，使得一選擇信號產生。所產生之選擇信號係由緩衝器緩衝及放大，且生成之信號施加至一相對應之掃描線。一線像素中之電晶體之閘極連接於一掃描線。由於一線像素中之電晶體必須立即全部導通，因此使用一可供給大電流之緩衝器。
移位暫存器包括一第一至第N(Nth)脈衝輸出電路10_1至10_N(N為一大於或等於3之自然數)(參閱圖16A)。在圖16A所示之移位暫存器中，一第一時脈信號CK1、一第二時脈信號CK2、一第三時脈信號CK3、及一第四時脈信號CK4分別從一第一佈線11、一第二佈線12、一第三佈線13、及一第四佈線14供給至第一至第N脈衝輸出電路10_1至10_N。一起始脈衝SP1(一第一起始脈衝)則從一第五佈線15輸入至第一脈衝輸出電路10_1。對於第二或後級之第n脈衝輸出電路10_n(n為一大於或等於2且小於或等於N之自然數)，則有一來自於前級脈衝輸出電路之信號輸入(此一信號稱為一前級信號OUT( n -1))。對於第一脈衝輸出電路10_1，有一來自於次二級之第三脈衝輸出電路10_3之信號輸入。在一相似方式中，對於第二或後級之第n脈衝輸出電路10_n，則有一來自於次二級之第n+2((n+2)th)脈衝輸出電路10_(n+2)之信號輸入(此一信號稱為一後級信號OUT(n+2))。因此，各級脈衝輸出電路即輸出待輸入至後級脈衝輸出電路及/或前級脈衝輸出電路之第一輸出信號(OUT(1)(SR)至OUT(N)(SR))及待輸入至不同電路或類似者之第二輸出信號(OUT(1)至OUT(N))。應該注意的是由於後級信號OUT(n+2)並未輸入至移位暫存器之後二級，如圖16A中所示，因此一第二起始脈衝SP2及一第三起始脈衝SP3例如可以另行分別輸入至後級前面之級與後級。
應該注意的是一時脈信號(CK)係一在一H位準與一L位準(亦稱為一L信號或一低電力供給電位準之信號)之間以規律時距交替之信號。在此，第一時脈信號(CK1)至第四時脈信號(CK4)依序延遲1/4週期。在此實施例中，脈衝輸出電路之驅動係以第一至第四時脈信號(CK1)至(CK4)控制。應該注意的是在某些情況下，時脈信號亦稱為GCK或SCK，其依據一供時脈信號輸入之驅動器電路而定；文後說明中之時脈信號係指CK。
圖16B係圖16A中所示脈衝輸出電路10_N之其中一者。一第一輸入端點21、一第二輸入端點22、及一第三輸入端點23電氣連接於第一至第四佈線11至14之任一者。例如，在圖16A中之第一脈衝輸出電路10_1中，第一輸入端點21電氣連接於第一佈線11，第二輸入端點22電氣連接於第二佈線12，及第三輸入端點23電氣連接於第三佈線13。在第二脈衝輸出電路10_2中，第一輸入端點21電氣連接於第二佈線12，第二輸入端點22電氣連接於第三佈線13，及第三輸入端點23電氣連接於第四佈線14。
第一至第N脈衝輸出電路10_1至10_N假設各包括第一輸入端點21、第二輸入端點22、第三輸入端點23、一第四輸入端點24、一第五輸入端點25、一第一輸出端點26、及一第二輸出端點27(參閱圖16B)。在第一脈衝輸出電路10_1中，第一時脈信號CK1輸入至第一輸入端點21；第二時脈信號CK2輸入至第二輸入端點22；第三時脈信號CK3輸入至第三輸入端點23；一起始信號輸入至第四輸入端點24；一後級信號OUT(3)輸入至第五輸入端點25；第一輸出信號OUT(1)(SR)從第一輸出端點26輸出；及第二輸出信號OUT(1)從第二輸出端點27輸出。
在第一至第N脈衝輸出電路10_1至10_N中，具有上述實施例中所示四個端點之薄膜電晶體(TFT)可以加入使用於一具有三個端點之薄膜電晶體。應該注意的是在本說明中，當一薄膜電晶體具有二閘極且在其間設有一半導體層時，半導體層下方之閘極稱為一下閘極且半導體層上方之閘極稱為一上閘極。
當一氧化半導體使用於一包括一薄膜電晶體中之一通道形成區在內的半導體層時，臨限電壓有時候會依據一製造過程而在正或負方向中變動。基於此原因，薄膜電晶體較佳具有一結構，其中一氧化半導體使用於一包括一通道形成區在內之氧化半導體層，藉此使臨限電壓得以控制。一具有四個端點之薄膜電晶體之臨限電壓可以藉由將閘極設於薄膜電晶體之通道形成區上方及下方且閘極絕緣膜設於其間、及控制上閘極及/或下閘極之一電位，而控制到一所想要的值。
接著，圖16B中所示脈衝輸出電路之一特定電路組態範例將參考圖16C說明於後。
圖16B中所示之脈衝輸出電路包括一第一至第十三電晶體31至43(參閱圖16C)。除了第一至第五輸入端點21至25、第一輸出端點26、及第二輸出端點27，一信號或電力供給電位係從一供第一高電力供給電位VDD供給至此之電力供給線51、一供第二高電力供給電位VCC供給至此之電力供給線52、及一供低電力供給電位VSS供給至此之電力供給線53供給至第一至第十三電晶體31至43。圖16C中之電力供給線之電力供給電位之關係如下：第一高電力供給電位VDD較高於或等於第二高電力供給電位VCC，且第二高電力供給電位VCC較高於第三電力供給電位VSS。應該注意的是第一至第四時脈信號(CK1)至(CK4)各在一H位準與一L位準之間以規律時距交替；在H位準之時脈信號為VDD及在L位準之時脈信號為VSS。藉由令電力供給線51之電位VDD較高於電力供給線52之電位VCC，一施加於電晶體閘極之電位可以降低，電晶體臨限電壓之變動可以減少，及電晶體老化可獲抑制而在電晶體之操作上無負面影響。一具有四個端點之薄膜電晶體較佳使用作為第一至第十三電晶體31至43中之第一電晶體31及第六至第九電晶體36至39各者。第一電晶體31及第六至第九電晶體36至39各需要操作，使得供一使用作為一源極或一汲極之電極連接於此的一節點之電位利用一閘極之控制信號切換，及可以進一步減少脈衝輸出電路故障，因為對於輸入至閘極之控制信號的反應很快(即通電狀態電流上升陡峭)。因此，藉由使用具有四個端點之薄膜電晶體，臨限電壓可受控制，且脈衝輸出電路之故障可進一步減少。
在圖16C中，第一電晶體31之一第一端點係電氣連接於電力供給線51，第一電晶體31之一第二端點係電氣連接於第九電晶體39之一第一端點，及第一電晶體31之閘極(即一下閘極與一上閘極)電氣連接於第四輸入端點24。第二電晶體32之一.第一端點係電氣連接於電力供給線53，第二電晶體32之一第二端點電氣連接於第九電晶體39之一第一端點，及第二電晶體32之一閘極電氣連接於第四輸入端點24之一閘極。第三電晶體33之一第一端點係電氣連接於第一輸入端點21，及第三電晶體33之一第二端點電氣連接於第一輸出端點26。第四電晶體34之一第一端點係電氣連接於電力供給線53，及第四電晶體34之一第二端點電氣連接於第一輸出端點26。第五電晶體35之一第一端點係電氣連接於電力供給線53，第五電晶體35之一第二端點電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第五電晶體35之一閘極電氣連接於第四輸入端點24。第六電晶體36之一第一端點係電氣連接於電力供給線52，第六電晶體36之一第二端點電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第六電晶體36之閘極(即一下閘極與一上閘極)電氣運接於第五輸入端點25。第七電晶體37之一第一端點係電氣連接於電力供給線52，第七電晶體37之一第二端點電氣連接於第八電晶體38之一第二端點，及第七電晶體37之閘極(即一下閘極與一上閘極)電氣連接於第三輸入端點23。第八電晶體38之一第一端點係電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第八電晶體38之閘極(即一下閘極與一上閘極)電氣連接於第二輸入端點22。第九電晶體39之第一端點係電氣連接於第一電晶體31之第二端點與第二電晶體32之第二端點，第九電晶體39之一第二端點電氣連接於第三電晶體33之一閘極與第十電晶體40之一閘極，及第九電晶體39之閘極(即一下閘極與一上閘極)電氣連接於電力供給線51。第十電晶體40之一第一端點係電氣連接於第一輸入端點21，第十電晶體40之一第二端點電氣連接於第二輸出端點27，及第十電晶體40之閘極電氣連接於第九電晶體39之第二端點。第十一電晶體41之一第一端點係電氣連接於電力供給線53，第十一電晶體41之一第二端點電氣連接於第二輸出端點27，及第十一電晶體41之一閘極電氣連接於第二電晶體32之閘極與第四電晶體34之閘極。第十二電晶體42之一第一端點係電氣連接於電力供給線53，第十二電晶體42之一第二端點電氣連接於第二輸出端點27，及第十二電晶體42之一閘極電氣連接於第七電晶體37之閘極(即下閘極與上閘極)。第十三電晶體43之一第一端點係電氣連接於電力供給線53，第十三電晶體43之一第二端點電氣連接於第一輸出端點26，及第十三電晶體43之一閘極電氣連接於第七電晶體37之閘極(即下閘極與上閘極)。
在圖16C中，一由第三電晶體33之閘極、第十電晶體40之閘極、及第九電晶體39之第二端點所連接之部分係稱為一節點A。再者，一由第二電晶體32之閘極、第四電晶體34之閘極、第五電晶體35之第二端點、第六電晶體36之第二端點、第八電晶體38之第一端點、及第十一電晶體41之閘極所連接之部分則稱為一節點B。
圖17A說明在圖16C中所示脈衝輸出電路施加於第一脈衝輸出電路10_1之情況下，輸入至或輸出自第一至第五輸入端點21至25及第一與第二輸出端點26、27之信號。
更明確地說，第一時脈信號CK1輸入至第一輸入端點21；第二時脈信號CK2輸入至第二輸入端點22；第三時脈信號CK3輸入至第三輸入端點23；起始脈衝(SP1)輸入至第四輸入端點24；後級信號OUT(3)輸入至第五輸入端點25；第一輸出信號OUT(1)(SR)從第一輸出端點26輸出；及第二輸出信號OUT(1)從第二輸出端點27輸出。
應該注意的是一薄膜電晶體係一具有一閘極、一汲極、及一源極等至少三個端點之元件。薄膜電晶體具有一包括一通道區在內之半導體，且通道區形成於一與閘極重疊之區域中。通過該通道區而在汲極與源極之間流動之電流可以藉由控制一閘極電位而獲控制。在此，由於薄膜電晶體之源極與汲極可以依據薄膜電晶體之結構、操作狀況、及類似者而改變，故其難以界定何者為一源極或一汲極。因此，在某些情況下，一具有源極或汲極功能之區域並不因而稱之為源極或汲極。在此情況下，這類區域例如可稱之為一第一端點及一第二端點。
應該注意的是在圖16C及圖17A中，一藉由令節點A形成一浮接狀態而執行自我啟動操作之電容器可以另外設置。再者，一以其中一電極電氣連接於節點B之電容器可以另外設置，以利於維持節點B之一電位。
圖17B說明一包括圖17A中所示複數個脈衝輸出電路在內之移位暫存器之一時序圖。應該注意的是當移位暫存器係其中一掃描線驅動器電路時，圖17B中之一週期61即對應於一垂直回描週期且一週期62對應於一閘極選擇週期。
應該注意的是，在自我啟動操作之前及之後，如圖17A中所示，供第二電力供給電位VCC施加於閘極的第九電晶體39在設置上具有下列優點。
在無設置供第二電力供給電位VCC施加於閘極的第九電晶體39時，如果節點A之一電位係藉由自我啟動操作而升高，則作為第一電晶體31之第二端點的源極電位升高至一較高於第一電力供給電位VDD之值。此時，第一電晶體31之源極切換至第一端點，亦即電力供給線51側之端點。因此，在第一電晶體31中，高偏電壓施加於此且高度之應力施加於閘極與源極之間以及閘極與汲極之間，此可能導致電晶體劣化。另方面，在有設置供第二電力供給電位VCC施加於閘極的第九電晶體39時，可以防止第一電晶體31之第二端點的電位升高，同時節點A之電位即藉由自我啟動操作升高。易言之，第九電晶體39之設置可以降低施加於第一電晶體31之閘極與源極之間的負偏電壓位準。因此，本實施例中之電路組態可以減低施加於第一電晶體31之閘極與源極之間的負偏電壓，使得因為應力所致之第一電晶體31劣化可獲抑制。
應該注意的是第九電晶體39可以設置於任意處，只要第九電晶體39之第一端點及第二端點連接於第一電晶體31之第二端點與第三電晶體33之閘極之間即可。應該注意的是在本實施例中包括複數個脈衝輸出電路在內之移位暫存器若在一信號線驅動器電路中時具有比在一掃描線驅動器電路中時多的級數，則第九電晶體39可以省略不用，其優點在於電晶體數量可以減少。
應該注意的是一氧化半導體是用於第一至第十三電晶體31至43各者之一半導體層，藉此使薄膜電晶體之斷開狀態電流減少，接通狀態電流及場效遷移率可以增加，及電晶體之劣化程度可以減輕。因此，電路之故障可以減少。再者，藉由施加一高電位於一閘極，使用一氧化半導體之電晶體之劣化程度係較小於一使用非晶矽之電晶體者。因此，即使當第一電力供給電位VDD施加於由第二電力供給電位VCC供給之電力供給線時，仍可取得類似操作情形，且設於電路之間之電力供給線數量可以減少；因此，電路之尺寸可以減小。
應該注意的是即使當連接關係改變時仍可取得一類似功能，使得一從第三輸入端點23施加於第七電晶體37之閘極(即下閘極與上閘極)的時脈信號及一從第二輸入端點22施加於第八電晶體38之閘極(即下閘極與上閘極)的時脈信號係分別從第二輸入端點22與第三輸入端點23供給。在圖17A所示之移位暫存器中，第七電晶體37與第八電晶體38之一狀態係改變，使得第七電晶體37與第八電晶體38接通，接著第七電晶體37斷開而第八電晶體38接通，及接著第七電晶體37與第八電晶體38斷開；因此，因為第二輸入端點22與第三輸入端點23電位降所致之節點B之電位降即因第七電晶體37之閘極電位降與第八電晶體38之閘極電位降而發生二次。另方面，在圖17A所示之移位暫存器中，當第七電晶體37與第八電晶體38之一狀態係在圖17B之週期中改變，使得第七電晶體37與第八電晶體38接通時，接著第七電晶體37接通而第八電晶體38斷開，及接著第七電晶體37與第八電晶體38斷開，因為第二輸入端點22與第三輸入端點23電位降所致之節點B之電位降即因第八電晶體38之閘極電位降而僅發生一次。因此，時脈信號CK3從第三輸入端點23供給至第七電晶體37之閘極(即下閘極與上閘極)以及時脈信號CK2從第二輸入端點22供給至第八電晶體38之閘極(即下閘極與上閘極)的連接關係較佳。這是因為節點B之電位變化次數可以減少，藉此減少雜訊。
在此一情況中，一H位準信號係在一週期內規律地供給至節點B，在此期間第一輸出端點26與第二輸出端點27之電位維持在L位準；因此，脈衝輸出電路之故障可加以抑制。
[實施例9]
根據本發明之一實施例，其製成一薄膜電晶體且一具有顯示功能之半導體裝置(亦稱為一顯示裝置)可以使用在一像素部分中及亦在一驅動器電路中之薄膜電晶體製成。再者，包括一薄膜電晶體在內之部分驅動器電路或整個驅動器電路可以形成於一供像素部分形成之基板上，藉此取得一面板上之系統。
顯示裝置包括一顯示元件。就顯示元件而言，可以使用一液晶元件(亦稱為一液晶顯示元件)或一發光元件(亦稱為一發光顯示元件)。發光元件包括一由其範疇內之電流或電壓控制亮度的元件，且更明確地說，在其範疇內包括一無機電致發光(EL)元件、一有機EL元件、及類似者。再者，一利用一電場以改變對比的顯示媒體(例如電子墨水)也可以使用。
此外，顯示裝置包括一面板，以供顯示元件密封於其中，及一模組，以供一包括一控制器在內之IC或類似者安裝於面板上。再者，一相當於在顯示裝置製造過程中之顯示元件完成前之實施例的基板係具備一用於供給電流至各像素中之顯示元件的構件。更明確地說，元件基板可以是在顯示元件僅形成一像素電極(亦稱為一像素電極層)的一狀態、一待成為一像素電極之導電膜形成後且導電膜蝕刻形成像素電極前的一狀態、或任意其他狀態中。
應該注意的是本說明書中之一顯示裝置係指一影像顯示裝置、一顯示裝置、或一光源(包括一發光裝置)。再者，顯示裝置在其範疇內包括以下模組：一模組，包括一連接器，例如一撓性印刷電路(FPC)、一捲帶式自動接合(TAB)帶、或一捲帶式載具封裝(TCP)；一模組，具有一TAB帶或一TCP，其端部備有一印刷佈線板；及一模組，具有一利用一玻璃覆晶(COG)法而直接安裝在一顯示元件上之積體電路(IC)。
作為一半導體裝置實施例的一液晶顯示面板之外觀與一截面將參考圖10A-1、10A-2、及10B說明於後。圖10A-1及10A-2係面板之平面圖，其中薄膜電晶體4010、4011及一液晶元件4013藉由一密封膠4005而封閉於一第一基板4001及一第二基板4006之間。圖10B係沿圖10A-1及10A-2中之線M-N所取之截面圖。
密封膠4005提供用於將設在第一基板4001上之一像素部分4002及一掃描線驅動器電路4004圍繞。第二基板4006則設於像素部分4002及掃描線驅動器電路4004上。因此，藉由第一基板4001、密封膠4005、及第二基板4006，像素部分4002及掃描線驅動器電路4004即與一液晶層4008封合在一起。一使用一單晶性半導體薄膜或一多晶性半導體薄膜而形成於一各別製備之基板上的信號線驅動器電路4003係安裝於一區域中，其不同於在第一基板4001上由密封膠4005圍起之區域。
應該注意的是在各別形成之驅動器電路之連接方法上並無特別限制，且一COG法、一線接法、一TAB法、或類似者皆可使用。圖10A-1表示一範例，其中信號線驅動器電路4003係藉由一COG法安裝。圖10A-2表示一範例，其中信號線驅動器電路4003係藉由一TAB法安裝。
設於第一基板4001上之像素部分4002及掃描線驅動器電路4004包括複數個薄膜電晶體。圖10B表示包括在像素部分4002內之薄膜電晶體4010及包括在掃描線驅動器電路4004內之薄膜電晶體4011，以作為一範例。一絕緣層4041、一保護絕緣層4020、及一絕緣層4021設於薄膜電晶體4010、4011上。薄膜電晶體4010包括一通道保護層4042。
實施例1至4中所述包括氧化半導體層在內之極可靠薄膜電晶體任一者皆可使用作為薄膜電晶體4010、4011。實施例1至4中所述之薄膜電晶體460或薄膜電晶體499可以使用作為驅動器電路用之薄膜電晶體4011。薄膜電晶體470或薄膜電晶體498可以組合使用作為一像素用之薄膜電晶體4010。在此實施例中，薄膜電晶體4010、4011係n通道薄膜電晶體。
一導電層4040設在絕緣層4021之一部分上，該部分則與驅動器電路用之薄膜電晶體4011中之一氧化半導體層之一通道形成區重疊。導電層4040設在與氧化半導體層之通道形成區重疊的位置，藉此使BT測試前後之薄膜電晶體4011中之臨限電壓之變化量可以減少。導電層4040之一電位可以和薄膜電晶體4011之一閘極層者相同或不同。導電層4040也可以如同一第二閘極層之功能。另者，導電層4040之電位可以是GND或0伏，或導電層4040可以在一浮接狀態。
一包括在液晶元件4013內之像素電極層4030係電氣連接於薄膜電晶體4010。液晶元件4013之一相對電極層4031形成於第二基板4006上。像素電極層4030、相對電極層4031、及液晶層4008彼此重疊之一部分即相當於液晶元件4013。應該注意的是像素電極層4030及相對電極層4031備有分別作為對準膜功能之一絕緣層4032及一絕緣層4033，且液晶層4008被夾置於像素電極層4030與相對電極層4031之間，並令絕緣層4032、4033設於其間。
應該注意的是一透光性基板可以使用作為第一基板4001及第二基板4006；玻璃、陶瓷、或塑膠皆可使用。以塑膠而言，一玻璃纖維強化塑膠(FRP)板、一聚氟乙烯(PVF)膜、一聚酯膜、或一丙烯酸樹脂膜皆可使用。
一柱狀間隔件4035係藉由選擇性蝕刻一絕緣膜而取得且提供用於控制像素電極層4030與相對電極層4031之間之距離(一單元間隙)。另者，可以使用一球狀間隔件。相對電極層4031係電氣連接於一共用電位線，共用電位線形成於供薄膜電晶體4010形成之基板上。相對電極層4031及共用電位線可以透過配置於一對基板之間之導電粒子，而使用共用連接部分以電氣連接於彼此。應該注意的是導電粒子係包括在密封膠4005內。
另者，可以使用呈現藍相之液晶，即不需要一對準膜。一藍相為液晶相之其中一者，其產生於一膽固醇相變成一等方性相而膽固醇液晶溫度升高之前。由於藍相僅在一較窄之溫度範圍內產生，所以一含有5 wt%或更多親手性媒介物之液晶成分即用於液晶層4008，以改善溫度範圍。包括呈現藍相之液晶與一親手性媒介物之液晶成分具有一1毫秒或更少之短反應時間且其呈光學等方性；因此，對準處理即不需要且視角依存性小。
應該注意的是除了一透射型液晶顯示裝置外，本實施例也可以施加於一透射反射型液晶顯示裝置。
在液晶顯示裝置之例子中，一偏光板設於基板之外表面上(觀看者側)且用於一顯示元件之一著色層(一濾色片)及一電極層依序設於基板之內表面上；另者，偏光板可設於基板之內表面上。偏光板及著色層之多層式結構並不限於本實施例中者，其可依據偏光板及著色層之材料或製造過程之條件而適當地設定。再者，一使用作為一黑色基質之遮光膜可設於非顯示部分中。
保護絕緣層4020形成於薄膜電晶體4010、4011上。在此，一氮化矽膜係藉由一RF濺鍍法而形成作為保護絕緣層4020。應該注意的是保護絕緣層4020可以使用與實施例1中所述之保護絕緣層453者相似的一材料及一方法形成。
絕緣層4021形成作為一平坦絕緣膜。絕緣層4021可以使用與實施例1中所述之平坦絕緣層454者相似的一材料及一方法形成，且可以使用一耐熱性有機材料，例如一丙烯酸樹脂、聚醯亞胺、一苯並環丁烯樹脂、聚醯胺、或一環氧樹脂。除此有機材料外，也可以使用一低介電常數材料(一低k材料)、一矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、或類似者。應該注意的是絕緣層4021可以藉由堆疊複數個由上述材料任一者構成之絕緣膜而形成。
在此實施例中，像素部分中之複數個薄膜電晶體可由一氮化物絕緣膜圍在一起。可以使用一氮化物絕緣膜作為保護絕緣層4020及閘極絕緣層，並提供一區域供保護絕緣層4020與閘極絕緣層接觸，以利於圍繞主動式矩陣基板上方之像素部分之至少周邊處，如圖10A-1、10A-2、及10B中所示。在此製造過程中，可以避免水分從外部進入。再者，長時間仍可以避免水分從外部進入，即使是在一裝置完成作為一半導體裝置之後，例如一顯示裝置；因此，裝置之長期可靠性得以達成。
應該注意的是一矽氧烷基樹脂相當於一包括矽-氧-矽鍵在內之樹脂，係使用一矽氧烷基材料作為一起始材料而形成。矽氧烷基樹脂可包括一有機基(例如，一烷基或一芳基)或一氟基，以作為一取代基。再者，有機基可包括一氟基。
在形成絕緣層4021之方法上並無特別限制，且依據材料而可使用以下方法或手段：一方法，例如一濺鍍法、一旋塗式玻璃(SOG)法、一旋塗法、一浸漬法、一嘖塗法、或一液滴噴射法(例如，一噴墨法、網版印刷、平版印刷)，或一工具例如一刮刀、一輥式塗布機、一幕簾式塗布機、或一刮刀塗布機。絕緣層4021之烘烤步驟亦使用作為半導體層之退火，藉此使一半導體裝置可以有效率製造。
像素電極層4030與相對電極層4031可以使用一透光之導電性材料形成，例如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、或供氧化矽添加至此之氧化銦錫。
另者，一包括一導電性高分子(亦稱為一導電性聚合物)在內之導電性成分可以使用於像素電極層4030與相對電極層4031。使用導電性成分而形成之像素電極較佳具有一每平方小於或等於10000歐姆之薄膜電阻及一在550奈米波長時大於或等於70%之光透射比。再者，包括在導電性成分內之導電性高分子之電阻率較佳為小於或等於0.1Ω‧cm。
就導電性高分子而言，可以使用一俗稱之π電子共軛導電性聚合物。範例有聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、及二或多類這些材料之一共聚物。
再者，各種不同信號及電位從一FPC 4018供給至各別形成之信號線驅動器電路4003、掃描線驅動器電路4004、或像素部分4002。
一連接端點電極4015使用同一導電膜作為包括在液晶元件4013內之像素電極層4030而形成。一端點電極4016則使用同一導電膜作為薄膜電晶體4011之源極與汲極層而形成。
連接端點電極4015透過一異方性導電膜4019而電氣連接於一包括在FPC 4018內之端點。
應該注意的是圖10A-1、10A-2、及10B表示之範例中，信號線驅動器電路4003係各別形成且安裝於第一基板4001上；惟，本實施例並不限於此結構。掃描線驅動器電路可以各別形成及安裝，或者僅部分之信號線驅動器電路或僅部分之掃描線驅動器電路可以各別形成及安裝。
圖19表示一液晶顯示器模組之範例，其係使用一依據本說明書中所揭露之製造方法製成之TFT基板2600而形成一半導體裝置。
圖19表示液晶顯示器模組之範例，其中TFT基板2600及一相對基板2601係藉由一密封膠2602而固接於彼此，且一包括一TFT與類似者在內之像素部分2603、一包括一液晶層在內之顯示元件2604、及一著色層2605係設於基板之間，以形成一顯示區域。著色層2605須執行顏色顯示。在RGB系統中，與紅、綠、藍等色相對應之著色層係設置用於像素。偏光板2606、2607及一擴散板2613設於TFT基板2600及相對基板2601外。一光源包括一冷陰極管2610及一反射板2611。一電路板2612藉由一撓性佈線板2609而連接於TFT基板2600之一佈線電路部分2608，及其包括一外部電路，例如一控制電路或一電源電路。偏光板及液晶層可以堆疊且令一延遲板設於其間。
針對液晶顯示器模組，可以使用一扭曲向列性(TN)模式、一平面切換(IPS)模式、一邊緣電場切換(FFS)模式、一多區域垂直對準(MVA)模式、一圖像垂直對準(PVA)模式、一軸向對稱對準微單元(ASM)模式、一光學補償雙折射(OCB)模式、一鐵電性液晶(FLC)模式、一反鐵電性液晶(AFLC)模式、或類似者。
透過上述步驟，一極可靠之液晶顯示面板即可製成一半導體裝置。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
[實施例10]
在此實施例中，電子紙張之一範例將揭述作為一半導體裝置之一實施例。
半導體裝置可用於電子紙張，其中電子墨水係藉由一與一切換元件電氣連接之元件驅動。電子紙張亦指一電泳顯示裝置(一電泳顯示器)且其優點在具有和一般紙張相同可讀性，比其他顯示裝置者低之耗電量，及其可製成輕薄型。
電泳顯示器可以有許多模式。電泳顯示器包含複數個散佈在一溶劑或一溶液中之微膠囊，各微膠囊容裝有帶正電之第一粒子及帶負電之第二粒子。藉由施加一電場於微膠囊，微膠囊中之粒子即以相對立方向移向彼此，且僅有聚於一側之粒子之顏色顯示出來。應該注意的是第一粒子及第二粒子含有一顏料，且若無電場時其並不移動。再者，第一粒子及第二粒子有不同顏色(其可為無色)。
依此方式，一電泳顯示器使用一俗稱之介電泳效應，藉此使一具有一高介電常數之物質移動至一高電場區。一電泳顯示裝置不需要使用一液晶顯示裝置中所需之偏光板。
一供上述微膠囊散佈於一溶劑中之溶液即稱為電子墨水。此電子墨水可列印在玻璃、塑膠、衣服、紙張、或類似者之一表面上。再者，顏色顯示可由一濾色片或包括一顏料在內之粒子達成。
當複數個上述微膠囊適當配置於一主動式矩陣基板上，以利被夾置於二電極之間時，一主動式矩陣顯示裝置即可完成，及可以藉由施加一電場於微膠囊而執行顯示。例如，可以使用藉由實施例1至4任一者中之薄膜電晶體而取得之主動式矩陣基板。
應該注意的是微膠囊中之第一粒子及第二粒子可以使用一導電性材料、一絕緣材料、一半導體材料、一磁性材料、一液晶材料、一鐵電材料、一電致發光材料、一電致變色材料、及一磁電泳材料、或這些材料任一者之一合成材料的其中一者形成。
圖18表示一主動式矩陣電子紙張作為一半導體裝置之一範例。一使用於半導體裝置之薄膜電晶體581可用一相似於實施例1中所述薄膜電晶體者之方式形成，且其係一包括一氧化半導體層在內之極可靠薄膜電晶體。再者，實施例2至4中所述之薄膜電晶體任一者亦可使用作為本實施例中之薄膜電晶體581。
圖18中之電子紙張係一使用扭轉球顯示系統之顯示裝置範例。扭轉球顯示系統係指一方法，其中各呈黑色及白色之球形粒子配置在用於一顯示元件的一第一電極層與一第二電極層之間，且一電位差產生於第一電極層與第二電極層之間，以控制球形粒子之方位，使顯示得以執行。
形成於一基板580上之薄膜電晶體581係一底閘極薄膜電晶體，並使用一與一半導體層接觸之絕緣膜583覆蓋。薄膜電晶體581之一源極層或一汲極層係與一第一電極層587及一絕緣層585接觸，且該第一電極層位於一形成於絕緣膜583中之開孔處，藉此使薄膜電晶體581電氣連接於第一電極層587。球形粒子589設於第一電極層587與一形成於一第二基板596上之第二電極層588之間。球形粒子589各包括一黑色區590a、一白色區590b、及一供填入液體以圍繞於黑色區590a與白色區590b之孔穴594。球形粒子589周圍之一空隙係以一填料595填注，例如樹脂。第一電極層587相當於一像素電極，及第二電極層588相當於一共同電極。第二電極層588電氣連接於一設在基板上方之共同電位線，即薄膜電晶體581之形成處。藉由使用一共同連接部分，第二電極層588及共同電位線可以透過設於該對基板之間之導電性粒子而電氣連接於彼此。
另者，可以使用一電泳元件以替代使用扭轉球之元件。可以使用一大約10微米至200微米直徑之微膠囊，其中囊封透明液體、帶正電之白色微粒、及帶負電之黑色微粒。在設於第一電極層與第二電極層之間之微膠囊中，當一電場係由第一電極層與第二電極層施加時，白色微粒及黑色微粒以相反方向移動，使白色或黑色得以顯示。一使用此原理之顯示元件係一電泳顯示元件，且一包括電泳顯示元件在內之裝置統稱為電子紙張。電泳顯示元件具有比一液晶顯示元件者高之反射比；因此，可以不需要一輔助光、耗電量低、及一顯示部分可在暗處辨認出來。此外，即使是當電力未供給至顯示部分時，仍可維持一曾顯示之像素。因此，即使一具有顯示功能之半導體裝置(其可單純視為一顯示裝置或一備有一顯示裝置之半導體裝置)離開一電波源，仍可儲存一顯示像素。
透過上述步驟，一極可靠之電子紙張即可製成一半導體裝置。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
[實施例11]
一發光顯示裝置之一範例將揭述作為一半導體裝置。針對一包括在一顯示裝置內之顯示元件，本文揭述一利用電致發光之發光元件。利用電致發光之發光元件係根據一發光材料是否為一有機化合物或一無機化合物而分類。大體上，前者稱為一有機EL元件，及後者稱為一無機EL元件。
在一有機EL元件中，藉由施加電壓於發光元件，電子及電洞各別從一對電極注入至一容裝有一發光有機化合物之層中，電流即流動。載體(電子及電洞)重新組合，因此，發光有機化合物被激發。發光有機化合物從激發態回到一基態，藉此發光。由於此一機制，此發光元件即稱為一電流激發式發光元件。
無機EL元件係根據其元件結構而分類成一分散型無機EL元件及一薄膜型無機EL元件。一分散型無機EL元件包括一發光層，即一發光材料之粒子散佈於一黏結劑中，且其發光機制為利用一供體能階與一受體能階之供體-受體重組型發光。一薄膜型無機EL元件具有一結構，即一發光層被夾置於介電層之間，介電層進一步被夾置於電極之間，且其發光機制為利用金屬離子內殼電子躍遷之局部型發光。請注意，一有機EL元件在此揭述為一發光元件。
圖12表示一可供數位時間灰階驅動施加之像素結構範例，以作為一半導體裝置之範例。
一可供數位時間灰階驅動施加之像素結構及操作方式揭述如下。在此，一像素包括二n通道電晶體，且各使用一氧化半導體層於一通道形成區而形成。
一像素6400包括一切換電晶體6401、一發光元件驅動電晶體6402、一發光元件6404、及一電容器6403。切換電晶體6401之一閘極連接於一掃描線6406。切換電晶體6401之一第一電極(一源極與一汲極之其中一者)連接於一信號線6405。切換電晶體6401之一第二電極(源極與汲極之另一者)連接於發光元件驅動電晶體6402之一閘極。發光元件驅動電晶體6402之閘極則透過電容器6403而連接於一電力供給線6407。發光元件驅動電晶體6402之一第一電極連接於電力供給線6407。發光元件驅動電晶體6402之一第二電極連接於發光元件6404之一第一電極(一像素電極)。發光元件6404之一第二電極相當於一共同電極6408。共同電極6408電氣連接於一設在同一基板上之共同電位線。
發光元件6404之第二電極(共同電極6408)設定於一低電力供給電位。應該注意的是低電力供給電位係比一設定於電力供給線6407之高電力供給電位低。例如，GND或0伏可設定作為低電力供給電位。高電力供給電位與低電力供給電位之間之一電位差則施加於發光元件6404，使電流流過發光元件6404，藉此使發光元件6404發光。為了使發光元件6404發光，各電位係經設定以令高電力供給電位與低電力供給電位之間之電位差較高於或等於發光元件6404之順向臨限電壓。
應該注意的是發光元件驅動電晶體6402之閘極電容可以使用作為電容器6403之一替代物，使電容器6403得以省略。發光元件驅動電晶體6402之閘極電容可以形成於通道區與閘極之間。
在使用一電壓輸入電壓驅動方法之例子中，一視頻信號輸入至發光元件驅動電晶體6402之閘極，而使得發光元件驅動電晶體6402處於充分接通或斷開二種狀態之任一者。亦即，發光元件驅動電晶體6402是在一線性區中操作。由於發光元件驅動電晶體6402是在線性區中操作，比電力供給線6407之電壓高的電壓即施加於發光元件驅動電晶體6402之閘極。應該注意的是較高於或等於電力供給線電壓與發光元件驅動電晶體6402之電壓Vth之總和的電壓係施加於信號線6405。
在使用一類比灰階方法以替代數位時間灰階方法之例子中，藉由改變信號輸入可使用與圖12中者相同之像素結構。
在執行類比灰階驅動之例子中，較高於或等於發光元件6404之順向電壓與發光元件驅動電晶體6402之電壓Vth之總和的電壓係施加於發光元件驅動電晶體6402之閘極。發光元件6404之順向電壓表示取得一所需亮度時之電壓，且其較大於至少順向臨限電壓。供發光元件驅動電晶體6402在一飽和區域中操作之視頻信號輸入，使得電流可供給至發光元件6404。為了在飽和區域中操作發光元件驅動電晶體6402，電力供給線6407之電位係設定較高於發光元件驅動電晶體6402之閘極電位。當使用一類比視頻信號時，與視頻信號相對應之電流可供給至發光元件6404，使類比灰階驅動得以執行。
應該注意的是像素結構並不限於圖12中所示者。例如，一開關、一電阻器、一電容器、一電晶體、一邏輯電路、或類似者皆可添加至圖12中所示之像素。
接著，一發光元件之一結構將參考圖13A至13C說明於後。在此，一像素之截面結構將使用驅動TFT之一發光元件用之n通道TFT舉例說明。使用在圖13A、13B、13C中所示之半導體裝置內且使用作為發光元件驅動TFT之TFT 7001、7011、7021可用與像素中之薄膜電晶體者相似之方式形成，其揭述於實施例1中，且其係各包括一氧化半導體層在內之極可靠薄膜電晶體。另者，實施例2至4所述之像素中之薄膜電晶體任一者皆可使用作為TFT 7001、7011、7021。
為了擷取從發光元件發出之光，一陽極及一陰極之至少一者必須透光。一薄膜電晶體及一發光元件形成於一基板上。發光元件可具有一頂部放射結構，其中光係擷取通過與基板相對立之表面；一底部放射結構，其中光係擷取通過基板側上之表面；或一雙重放射結構，其中光係擷取通過與基板相對立之表面及基板側上之表面。像素結構可施加於一具有這些放射結構任一者之發光元件。
一具有頂部放射結構之發光元件將參考圖13A說明之。
圖13A係一像素之截面圖，其中使用作為TFT以供驅動一發光元件用之TFT 7001係一n通道TFT，且從一發光元件7002發出之光通過一陽極7005。在圖13A中，發光元件7002之一陰極7003電氣連接於使用作為發光元件驅動TFT之TFT 7001，且一發光層7004及陽極7005依此順序堆疊於陰極7003上。陰極7003可以使用許多導電性材料之任一者形成，只要其具有一低功函數並可反射光即可。例如，較佳為使用鈣、鋁、鎂銀、鋁鋰、或類似者。發光層7004可以使用一單層或堆疊之複數層形成。當發光層7004使用複數層形成時，發光層7004係藉由依序堆疊一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層於陰極7003上而形成。應該注意的是不需要形成所有這些層。陽極7005係使用一透光之導電性材料形成，例如一透光之導電膜，像是一含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、或供氧化矽添加至此之氧化銦錫等薄膜。
再者，一間隔壁7009設於陰極7003與一相鄰像素中之一陰極7008之間，以覆蓋陰極7003、7008之緣部。間隔壁7009係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、或類似者之一有機樹脂薄膜；無機絕緣膜；或有機聚矽氧烷形成。尤其較佳為間隔壁7009使用一光敏性樹脂材料形成，使其側表面為一具有連續曲度之傾斜表面。當一光敏性樹脂材料使用於間隔壁7009時，一用於形成一抗蝕遮罩之步驟即可省略。
發光元件7002相當於一區域，其中發光層7004被夾置於陰極7003與陽極7005之間。在圖13A所示之像素中，光是從發光元件7002放射至陽極7005側，如箭頭所示。
接著，一具有底部放射結構之發光元件將參考圖13B說明之。圖13B係一像素之截面圖，其中供驅動一發光元件用之TFT 7011係一n通道TFT，且光是從一發光元件7012發出至一陰極7013側。在圖13B中，發光元件7012之陰極7013形成於一透光之導電膜7017上，該透光之導電膜則電氣連接於供驅動一發光元件用之TFT 7011，及一發光層7014與一陽極7015依序堆疊於陰極7013上。應該注意的是，當陽極7015具有一透光性質時，一用於反射或遮阻光之遮光膜7016可形成用於覆蓋陽極7015。陰極7013可以使用許多導電性材料之任一者形成，如同圖13A之情形者，只要其具有一低功函數即可。應該注意的是陰極7013形成至一容許光透射之厚度(較佳為大約5奈米至30奈米)。例如，一20奈米厚之鋁薄膜即可使用作為陰極7013。如同圖13A之情形者，發光層7014可以使用一單層或堆疊之複數層形成。陽極7015不需要透光，但是可以使用一透光之導電性材料形成，如同圖13A之情形者。針對遮光膜7016，例如可以使用一金屬或類似者以反射光；惟，遮光膜7016並不限於一金屬膜。例如，可以使用一樹脂或類似者以供黑色顏料添加於此。
再者，一間隔壁7019設於導電膜7017與一相鄰像素中之一導電膜7018之間，以覆蓋導電膜7017、7018之緣部。間隔壁7019係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、或類似者之一有機樹脂膜；一無機絕緣膜；或有機聚矽氧烷形成。尤其較佳為間隔壁7019使用一光敏性樹脂材料形成，使其側表面為一具有連續曲度之傾斜表面。當一光敏性樹脂材料使用於間隔壁7019時，一用於形成一抗蝕遮罩之步驟即可省略。
發光元件7012相當於一區域，其中發光層7014被夾置於陰極7013與陽極7015之間。在圖13B所示之像素中，光是從發光元件7012放射至陰極7013側，如箭頭所示。
接著，一具有雙重放射結構之發光元件將參考圖13C說明之。在圖13C中，一發光元件7022之一陰極7023形成於一透光之導電膜7027上，該透光之導電膜則電氣連接於供驅動一發光元件用之TFT 7021，及一發光層7024與一陽極7025依序堆疊於陰極7023上。如同圖13A之情形者，陰極7023可以使用許多導電性材料之任一者形成，只要其具有一低功函數即可。應該注意的是陰極7023形成至一容許光透射之厚度。例如，一20奈米厚之鋁薄膜即可使用作為陰極7023。如同圖13A之情形者，發光層7024可以使用一單層或堆疊之複數層形成。陽極7025不需要透光，但是可以使用一透光之導電性材料形成，如同圖13A之情形者。
再者，一間隔壁7029設於導電膜7027與一相鄰像素中之一導電膜7028之間，以覆蓋導電膜7027、7028之緣部。間隔壁7029係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、或類似者之一有機樹脂薄膜；一無機絕緣膜；或有機聚矽氧烷形成。尤其較佳為間隔壁7029使用一光敏性樹脂材料形成，使其側表面為一具有連續曲度之傾斜表面。當一光敏性樹脂材料使用於間隔壁7029時，一用於形成一抗蝕遮罩之步驟即可省略。
發光元件7022相當於一部分，其中陰極7023、發光層7024、及陽極7025係重疊於彼此。在圖13C所示之像素中，光是從發光元件7022放射至陽極7025側及陰極7023側，如箭頭所示。
應該注意的是，儘管有機EL元件在本文內揭述為發光元件，一無機EL元件也可以設置作為一發光元件。
應該注意的是本文內所述之範例中，供控制一發光元件之驅動的薄膜電晶體(即發光元件驅動TFT)係電氣連接於發光元件；另者，也可以使用一結構，其中一供電流控制之TFT係連接於發光元件驅動TFT與發光元件之間。
應該注意的是半導體裝置之結構並不限於圖13A至13C中所示者，且其可以基於本說明書中所揭露之技術而有多種修改方式。
接著，作為一半導體裝置實施例的一發光顯示面板(亦稱之為一發光面板)之外觀與一截面將參考圖11A及11B說明於後。圖11A係一面板之平面圖，其中形成於一第一基板上之一薄膜電晶體及一發光元件係藉由一密封膠而密封於第一基板與一第二基板之間。圖11B係沿圖11A中之H-I所取之截面圖。
一密封膠4505提供用於將設在一第一基板4501上之一像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b圍繞。再者，一第二基板4506設於像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b上。因此，像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b係藉由一填料4507而與第一基板4501、密封膠4505、及第二基板4506密封在一起。依此方式，一面板較佳由一保護膜(例如一層壓膜或一紫外線可固化樹脂膜)或一覆蓋材料以高氣密性及略為脫氣方式封裝(密封)，使得面板不曝露於外界空氣。
形成於第一基板4501上之像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b各包括複數個薄膜電晶體。一包括在像素部分4502內之薄膜電晶體4510及一包括在信號線驅動器電路4503a內之薄膜電晶體4509係在圖11B中舉例說明。
包括實施例1至4任一者所述之氧化半導體層在內的任一極可靠之薄膜電晶體皆可以使用作為薄膜電晶體4509、4510。實施例1至4中所述之薄膜電晶體460或薄膜電晶體499可以使用作為驅動器電路中所設之薄膜電晶體4509。薄膜電晶體470或薄膜電晶體498可以組合使用，以作為像素中所設之薄膜電晶體4010。在此實施例中，薄膜電晶體4509、4510係n通道薄膜電晶體。
一導電層4540設於一絕緣層4544之一部分上，該部分係與供驅動器電路用之薄膜電晶體4509中之一氧化半導體層之一通道形成區重疊。導電層4540設於與氧化半導體層之通道形成區重疊處，藉此使BT測試前與後之間之薄膜電晶體4509之臨限電壓之變化量得以減少。導電層4540之一電位可以和薄膜電晶體4509中之一閘極層者相同或不同。導電層4540也可以如同一第二閘極層之功能。另者，導電層4540之電位可以是GND或0伏，或導電層4540可以在一浮接狀態。
再者，一絕緣層4543形成於薄膜電晶體4509、4510上。在此，一氮化矽膜係藉由一RF濺鍍法而形成作為絕緣層4543。應該注意的是絕緣層4543可以使用與實施例1中所述之保護絕緣層453者相似的一材料及一方法形成。
絕緣層4544形成作為一平坦絕緣膜。絕緣層4544可以使用與實施例1中所述之平坦絕緣層454者相似的一材料及一方法形成。在此，丙烯酸係用於絕緣層4544。
在此實施例中，像素部分中之複數個薄膜電晶體可由一氮化物絕緣膜圍在一起。可以使用一氮化物絕緣膜作為絕緣層4543及一閘極絕緣層之各者，並提供一區域供絕緣層4543與閘極絕緣層接觸，以利於圍繞主動式矩陣基板上方之像素部分之至少周邊處，如圖11A及11B中所示。在此製造過程中，可以避免水分從外部進入。再者，長時間仍可以避免水分從外部進入，即使是在一裝置完成作為一半導體裝置之後，例如一顯示裝置；因此，裝置之長期可靠性得以達成。
參考編號4511表示一發光元件。一第一電極層4517係一包括在發光元件4511內之像素電極，其電氣連接於薄膜電晶體4010之一源極層或一汲極層。應該注意的是發光元件4511之結構不限於第一電極層4517、一電致發光層4512、及一第二電極層4513之層狀結構。發光元件4511之結構可以依據光從發光元件4511擷取之方向、或類似者而適當改變。
一間隔壁4520使用一有機樹脂膜、一無機絕緣膜、或有機聚矽氧烷形成。尤其較佳為間隔壁4520使用一光敏性樹脂材料形成，及一開孔部分形成於第一電極層4517上，使得開孔部分之一側壁形成一具有連續曲度之傾斜表面。
電致發光層4512可由一單層或堆疊之複數層形成。
一保護膜可形成於第二電極層4513及間隔壁4520上，以防止氧、氫、水氣、二氧化碳、或類似者進入發光元件4511。針對保護膜，可以形成一氮化矽膜、一氮氧化矽膜、一DLC膜、或類似者。
此外，各種不同信號及電位從FPC 4518a、4518b供給至信號線驅動器電路4503a、4503b、掃描線驅動器電路4504a、4504b、或像素部分4502。
一連接端點電極4515係使用導電膜而形成，該導電膜相同於包括在發光元件4511內之第一電極層4517者，及一端點電極4516係使用導電膜而形成，該導電膜相同於包括在薄膜電晶體4509內之源極與汲極層者。
連接端點電極4515係透過一異方性導電膜4519以電氣連接於一包括在FPC 4518a內之端點。
定位於光從發光元件4511擷取之方向中的第二基板必須具有一透光性質。在此情況下，一透光性材料係用於第二基板，例如一玻璃板、一塑膠板、一聚酯膜、或一丙烯酸膜。
針對填料4507，除了一惰性氣體(例如氮或氬)外，可以使用一紫外線可固化樹脂或一熱固性樹脂。例如，聚氯乙烯(PVC)、一丙烯酸樹脂、聚醯亞胺、一環氧樹脂、一矽酮樹脂、聚乙烯醇縮丁醛(PVB)、或乙烯-醋酸乙烯共聚物(EVA)皆可使用。例如，氮係用於填料。
若有需要，一光學膜可以適當地設於發光元件之一發光表面上，例如一偏光板、一圓形偏光板(包括一橢圓形偏光板)、一延遲板(四分之一波板或二分之一波板)、或一濾色片。再者，一偏光板或一圓形偏光板可以備有一抗反射膜。例如，可以執行抗眩光處理，藉此使反射光可以藉由表面上之凸起與凹部擴散，以利於減少眩光。
使用一單晶性半導體膜或一多晶性半導體膜而形成於一各別製備之基板上的驅動器電路可以安裝作為信號線驅動器電路4503a、4503b及掃描線驅動器電路4504a、4504b。另者，僅有信號線驅動器電路或其一部分、或是僅有掃描線驅動器電路或其一部分可以各別形成與安裝。本實施例不限於圖11A及11B中所示之結構。
透過上述步驟，一極可靠之發光顯示裝置(顯示面板)即可製成一半導體裝置。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
[實施例12]
本說明書中所揭露之一半導體裝置可應用於電子紙張。電子紙張可用於所有領域中之電子裝置，只要能顯示資料即可。例如，電子紙張可施加於一電子書閱讀器(一電子書)、一海報、車內例如火車者之廣告、或多種卡片之顯示，像是一信用卡。圖20表示電子裝置之一範例。
圖20表示一電子書閱讀器2700。例如，電子書閱讀器2700包括一殼體2701及一殼體2703等二殼體。殼體2701及殼體2703利用一鉸鏈葉2711組合，使得電子書閱讀器2700可以藉由鉸鏈葉2711作為一軸而開啟與關閉。此一結構使電子書閱讀器2700得以操作如同一本書。
一顯示部分2705及一顯示部分2707分別併入殼體2701及殼體2703中。顯示部分2705及顯示部分2707可以顯示一影像或不同影像。在顯示部分2705及顯示部分2707顯示不同影像之情況中，例如，右側上之一顯示部分(圖20中之顯示部分2705)可以顯示文字而左側上之一顯示部分(圖20中之顯示部分2707)可以顯示圖形。
圖20表示一範例，其中殼體2701備有一操作部分及類似者。例如，殼體2701備有一電力開關2721、操作鍵2723、一喇叭2725、及類似者。頁面可以藉由操作鍵2723翻動。應該注意的是一鍵盤、一指向裝置、及類似者可設在與殼體之顯示部分相同之表面上。再者，一外接終端(一耳機終端、一USB終端、一可連接於多種線材(例如AC轉接頭及USB線)之終端、或類似者)、一記錄媒體插入部分、及類似者可設於殼體之後表面或側表面上。再者，電子書閱讀器2700可以具有一電子字典之功能。
電子書閱讀器2700可被組態以利無線發射及接收資料。透過無線通信，即可找到所想要的書本資料或類似者並從一電子書伺服器下載。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
[實施例13]
本說明書中所揭露之一半導體裝置可施加於多種電子裝置(包括遊戲機在內)。此電子裝置之範例為一電視機組(亦稱為一電視機或一電視機接收器)、一電腦或類似者之一監視器、一照相機(例如一數位相機或一數位攝影機)、一數位相框、一行動電話手機(亦稱為一行動電話或一行動電話裝置)、一可攜式遊戲機、一可攜式資訊終端機、一音頻播放器、一大型遊戲機(例如一彈珠台)、及類似者。
圖21A表示一電視機組9600。在電視機組9600中，一顯示部分9603併合於一殼體9601中。顯示部分9603可以顯示影像。在此，殼體9601係由一架台9605支撐。
電視機組9600可以利用殼體9601之一操作開關或一分離式遙控器9610操作。藉由遙控器9610之操作鍵9609，頻道即可切換且音量可以控制，藉此使一顯示於顯示部分9603上之影像可獲控制。再者，遙控器9610可備有一顯示部分9607，用於顯示從遙控器9610輸出之資訊。
應該注意的是電視機組9600備有一接收器、一數據機、及類似者。利用接收器，可以接收到一般電視廣播。再者，當顯示裝置透過數據機而連接於一有線或無線之通信網路時，即可執行一單向(從一寄件人到一收件人)或雙向(在一寄件人與一收件人之間或在多數個收件人之間)資訊通信。
圖21B表示一數位相框9700。例如，在數位相框9700中，一顯示部分9703併合於一殼體9701中。顯示部分9703可以顯示多種影像。例如，顯示部分9703可以顯示一由數位相機或類似者所拍攝之影像之資料，並作為一般相框之功能。
應該注意的是數位相框9700備有一操作部分、一外接終端(一USB終端、一可連接於多種線材(例如USB線)之終端、或類似者)、一記錄媒體插入部分、及類似者。儘管這些組件可設在與顯示部分相同之表面上，但是為了設計美感，較佳為將其設在側表面或後表面上。例如，一記憶體儲存一由數位相機或類似者所拍攝之影像之資料，其係插入數位相框9700之記錄媒體插入部分中且資料載入，藉此使影像可顯示於顯示部分9703上。
數位相框9700可被組態以利無線發射及接收資料。透過無線通信，即可將所想要的影像資料載入以供顯示。
圖22A係一可攜式遊戲機且由一殼體9881及一殼體9891等二殼體構成，該兩殼體係由一接頭部分9893連接，使得可攜式遊戲機可以開啟或摺疊。一顯示部分9882及一顯示部分9883分別在殼體9881及殼體9891中併合。此外，圖22A中所示之可攜式遊戲機備有一喇叭部分9884、一記錄媒體插入部分9886、一LED燈9890、輸入構件(操作鍵9885、一連接終端9887、一感測器9888(具有一測量力、位移、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、放射方向之射線、流動率、濕度、梯度、振動、氣味、或紅外線等功能)、及一麥克風9889)、及類似者。不用說，可攜式遊戲機之結構並不限於上述者，而且備有本說明書中所揭露之至少一半導體裝置的其他結構也可以使用。可攜式遊戲機可適當地包括其他配件。圖22A中所示之可攜式遊戲機具有一讀取記錄媒體中所儲存之一程式或資料以將其顯示於顯示部分上之功能，及一藉由無線通信而與另一可攜式遊戲機共用資料之功能。應該注意的是圖22A中所示之可攜式遊戲機之一功能並不限於上述者，且可攜式遊戲機可有多種功能。
圖22B表示一大型遊戲機之吃角子老虎9900。在吃角子老虎9900中，一顯示部分9903係在一殼體9901中併合。此外，吃角子老虎9900包括一操作構件，例如一啟動桿或一停止開關、一投幣孔、一喇叭、及類似者。不用說，吃角子老虎9900之結構並不限於上述者，而且備有本說明書中所揭露之至少一半導體裝置的其他結構也可以使用。吃角子老虎9900可適當地包括其他配件。
圖23A係透視圖，表示一可攜式電腦之範例。
在圖23A所示之可攜式電腦中，一具有一顯示部分9303之頂部殼體9301及一具有一鍵盤9304之底部殼體9302可以藉由關閉一鉸鏈葉單元而重疊於彼此，鉸鏈葉單元則連接頂部殼體9301及底部殼體9302。因此，圖23A中所示之可攜式電腦即方便攜帶。再者，在使用鍵盤供資料輸入之情況中，鉸鏈葉單元開啟以使得一使用者可看著顯示部分9303而輸入資料。
底部殼體9302包括一指向裝置9306，藉此得以在鍵盤9304之外執行輸入。當顯示部分9303為一觸控面板時，一使用者可以藉由觸碰顯示部分之一部分而輸入資料。底部殼體9302包括一算術功能部分，例如一CPU或硬碟機。此外，底部殼體9302包括一外接埠9305，供另一裝置(例如一符合USB通信標準之通信線)經此處而插入。
頂部殼體9301進一步包括一顯示部分9307，其係藉由滑入其中而保持在頂部殼體9301內。藉由顯示部分9307，可以取得一大顯示幕。此外，一使用者可調整保持在頂部殼體9301內之顯示部分9307的一螢幕角度。如果可保持在頂部殼體9301內之顯示部分9307為一觸控面板，使用者可以藉由觸碰顯示部分9307之一部分而輸入資料。
可保持在頂部殼體9301內之顯示部分9303或顯示部分9307係使用一影像顯示裝置而形成，例如一液晶顯示面板或一使用有機發光元件、無機發光元件、或類似者之發光顯示面板。
此外，圖23A中所示之可攜式電腦可以備有一接收器及類似者，並可接收一電視廣播而將一影像顯示於顯示部分上。使用者藉由曝露出滑動式顯示部分9307之整個螢幕，同時將連接頂部殼體9301及底部殼體9302用之鉸鏈葉單元保持關閉而調整螢幕角度，即可以觀賞一電視廣播。在此情形中，鉸鏈葉單元不開啟且在顯示部分9303上不執行顯示。此外，僅有一用於顯示電視廣播之電路執行起動。因此，電力消耗可以減到最小，這對於電池容量有限之可攜式電腦而言相當有幫助。
圖23B係一可供使用者戴在腕上而有如手錶之行動電話範例之透視圖。
行動電話係由一主體形成，其包括一通信裝置，且通信裝置包括至少一電話、及一電池；一腕帶部分9204，其使主體可配戴在手腕上；一調整部分9205，用於調整腕帶部分9204以配合手腕；一顯示部分9201；一喇叭9207；及一麥克風9208。
此外，主體包括操作開關9203。除了作為一電源開關、一供切換顯示幕之開關、一供命令開始攝取影像之開關、或類似者外，當按壓時，操作開關9203例如可以作為一供啟始一網際網路程式之開關，及可被組態以具有各別功能。
一使用者可以藉由一手指或一輸入筆觸碰顯示部分9201、操作操作開關9203、或輸入語音至麥克風9208而將資料輸入至此行動電話內。在圖23B中，顯示鈕9202是在顯示部分9201上顯示。一使用者可以藉由一手指或類似者觸碰顯示鈕9202而輸入資料。
再者，主體包括一照相機部分9206，且照相機部分包括一影像擷取構件，其具有一將透過一照相機鏡頭而形成之物件影像轉換成一電子影像信號之功能。應該注意的是照相機部分並非一定需要設置。
圖23B中所示之行動電話係備有一電視廣播之接收器及類似者，且其可以藉由接收電視廣播而將一影像顯示在顯示部分9201上。此外，行動電話備有一記憶裝置，例如一記憶體、及類似者，並可將電視廣播記錄在記憶體中。圖23B中所示之行動電話可具有一收集位置資訊之功能，例如全球定位系統(GPS)。
一影像顯示裝置使用作為顯示部分9201，例如一液晶顯示面板或一使用有機發光元件、無機發光元件、或類似者之發光顯示面板。圖23B中所示之行動電話結構輕巧且電池容量有限。基於上述原因，一可用低耗電量驅動之面板較佳使用作為顯示部分9201之一顯示裝置。
應該注意的是儘管圖23B表示出戴在腕上之電子裝置，本實施例並不限於此，而只要是一可攜式之電子裝置皆可。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
[實施例14]
在此實施例中，針對一半導體裝置之一模式，各包括實施例1至4任一者所述之薄膜電晶體在內的顯示裝置範例將參考圖24至37說明於後。在此實施例中，其中將一液晶元件使用作為一顯示元件之各液晶顯示裝置之範例將參考圖24至圖37說明於後。實施例1至4任一者所述之薄膜電晶體可以使用作為TFT 628、629各者。TFT 628、629可以透過一與實施例1至4任一者所述之製程相似之製程製造，且具有優異之電氣特徵與高可靠性。TFT 628及TFT 629各別包括一通道保護層608及一通道保護層611，且其係反向交錯之薄膜電晶體，其中一通道形成區形成於一氧化半導體層中。
首先，揭述一垂直對準(VA)液晶顯示裝置。VA係一液晶顯示面板之液晶分子之對準受到控制的形式。在VA液晶顯示裝置中，當未施加電壓時，液晶分子係相關於一面板表面而在一垂直方向中對準。在此實施例中，特別的是一像素分割成一些區域(子像素)，且液晶分子係在其各別區域中以不同方向對準。此可稱之為多域式或多域式設計。多域式設計之液晶顯示裝置將揭述於後。
圖25及圖26分別表示一像素電極及一相對電極。圖25係平面圖，表示供像素電極形成之基板側。圖24表示一沿圖25之線E-F所取之截面結構。圖26係平面圖，表示供相對電極形成之基板側。文後之說明即參考諸圖而進行。
在圖24中，一供一TFT 628、一與TFT 628連接之像素電極層624、及一儲存電容器部分630形成於其上之基板600以及一備有一相對電極層640及類似者之相對基板601係重疊於彼此，且液晶注入基板600與相對基板601之間。
相對基板601備有一著色膜636及相對電極層640，且突起644形成於相對電極層640上。一對準膜648形成於像素電極層624上，且依一相似方式，一對準膜646形成於相對電極層640及突起644上。一液晶層650形成於基板600與相對基板601之間。
TFT 628、與TFT 628連接之像素電極層624、及儲存電容器部分630形成於基板600上。像素電極層624係通過一接觸孔623以連接於一佈線618，該接觸孔貫穿一用於覆蓋TFT 628之絕緣膜620、一佈線616、及儲存電容器部分630，也貫穿一用於覆蓋絕緣膜620之絕緣膜622。實施例1至4任一者所述之薄膜電晶體可以適當地使用作為TFT 628。再者，儲存電容器部分630包括一第一電容器佈線604，係與TFT 628之一閘極佈線602同時形成；閘極絕緣膜606；及一第二電容器佈線617，係與佈線616、618同時形成。
像素電極層624、液晶層650、及相對電極層640重疊於彼此，藉此形成一液晶元件。
圖25表示基板600上之一平面形結構。像素電極層624使用實施例1中所述之材料形成。像素電極層624備有隙縫625。隙縫625係設置用於控制液晶之對準。
圖25中所示之一TFT 629、一與TFT 629連接之像素電極層626、及一儲存電容器部分631可以用一與TFT 628、像素電極層624、及儲存電容器部分630者相似之方式分別形成。TFT 628、629連接於佈線616。此液晶顯示面板之一像素包括像素電極層624、626。像素電極層624、626即構成子像素。
圖26表示相對基板側之一平面形結構。相對電極層640形成於一遮光膜632上。相對電極層640較佳使用一與像素電極層624者相似之材料形成。供控制液晶對準之突起644則形成於相對電極層640上。
圖27表示此像素結構之一等效電路。TFT 628、629兩者皆連接於閘極佈線602及佈線616。在此情況下，當電容器佈線604及一電容器佈線605之電位彼此不同時，液晶元件651、652之操作會改變。易言之，液晶之對準係精確控制且一視角係藉由電容器佈線604、605之各別電位控制而增加。
當電壓施加於備有隙縫625之像素電極層624時，一扭曲之電場(一斜向電場)即產生於隙縫625附近。相對基板601側上之突起644與隙縫625係配置以利於不彼此重疊，使得斜向電場有效地產生，以控制液晶之對準，藉此使液晶之對準方向依據位置而改變。易言之，液晶顯示面板之一視角係藉由多域而增加。
接著，一與上述裝置不同之VA液晶顯示裝置將參考圖28、圖29、圖30、及圖31說明於後。
圖28及圖29表示一VA液晶顯示裝置之一像素結構。圖29係基板600之一平面圖。圖28表示一沿圖29之截面線Y-Z所取之截面結構。文後，即參考該兩圖式而說明。
在此像素結構中，複數個像素電極設置於一像素中，及一TFT連接於各像素電極。複數個TFT係由不同閘信號驅動。易言之，施加於一多域像素中之個別像素電極的信號是彼此獨立地控制。
一像素電極層624係透過一接觸孔623中之一佈線618而連接於一TFT 628，該接觸孔貫穿絕緣膜620、622。像素電極層626係透過一接觸孔627中之一佈線619而連接於一TFT 629，該接觸孔貫穿絕緣膜620、622。TFT 628之一閘極佈線602分隔於TFT 629之一閘極佈線603，因此可以供給不同之閘信號。另方面，一使用作為一資料線之佈線616係由TFT 628、629共用。實施例1至4任一者中所述之薄膜電晶體可以適當地使用作為TFT 628、629各者。再者，其設有一電容器佈線690。應該注意的是一閘極絕緣膜606形成於閘極佈線602、閘極佈線603、及電容器佈線690上。
像素電極層624之形狀不同於像素電極層626者，且像素電極層626形成以圍繞於伸展成一V形之像素電極層624之外側。電壓施加於像素電極層624、626之時序係在TFT 628、629中使之相異，藉此使液晶之對準受到控制。圖31表示此像素結構之一等效電路。TFT 628連接於閘極佈線602，及TFT 629連接於閘極佈線603。TFT 628、629兩者皆連接於佈線616。當不同之閘信號供給至閘極佈線602、603時，液晶元件651、652之操作會改變。易言之，TFT 628、629之操作係分離控制，以利於精確控制液晶元件651、652中之液晶之對準，此即導致一較寬廣之視角。
一相對基板601備有一著色膜636及一相對電極層640。一平坦膜637形成於著色膜636與相對電極層640之間，以防止液晶之對準失序。圖30表示相對基板側之一平面形結構。相對電極層640係一由不同像素共用之電極且形成隙縫641。隙縫641與像素電極層624、626側上之隙縫625係配置用於不彼此重疊，使一斜向電場有效地產生，藉此使液晶之對準可受到控制。據此，液晶之對準方向可依據位置而改變，此即導致一較寬廣之視角。
一對準膜648形成於像素電極層624及像素電極層626上，及相對電極層640相似地備有一對準膜646。一液晶層650形成於基板600與一相對基板601之間。像素電極層624、液晶層650、及相對電極層640重疊於彼此，以形成一第一液晶元件。像素電極層626、液晶層650、及相對電極層640重疊於彼此，以形成一第二液晶元件。圖28、圖29、圖30、及圖31中所表示之顯示面板之像素結構係一多域式結構，其中第一液晶元件與第二液晶元件係設於一像素中。
接著，揭露一水平電場模式中之一液晶顯示裝置。在水平電場模式中，一電場係相關於一單元中之液晶分子而在水平方向中施加，藉此使液晶被驅動而呈現一灰階。藉由此方法，一視角可增加至大約180°。文後，揭露水平電場模式中之一液晶顯示裝置。
在圖32中，一供一電極層607、一TFT 628、及一與TFT 628連接之像素電極層624形成於其上之基板600係與一相對基板601重疊，且液晶注入基板600與相對基板601之間。相對基板601備有一著色膜636、一平坦膜637、及類似者。應該注意的是一相對電極並未設於相對基板601側上。此外，一液晶層650形成於基板600與相對基板601之間，且其間設有對準膜646、648。
電極層607與一連接於電極層607之電容器佈線604、及TFT 628係形成於基板600上。電容器佈線604可以和TFT 628之一閘極佈線602同時形成。實施例1至5任一者中所述之薄膜電晶體可以使用作為TFT 628。電極層607可以使用一與實施例1至4任一者中所述之像素電極層427者相似之材料形成。電極層607幾乎是以一像素形式分割。應該注意的是一閘極絕緣膜606形成於電極層607與電容器佈線604上。
TFT 628之佈線616、618形成於閘極絕緣膜606上。佈線616係一供視頻信號行經通過之資料線，其在一液晶顯示面板中之一方向延伸，連接於TFT 628之一源極或汲極區，及功能如同源極與汲極之其中一者。佈線618功能如同源極與汲極之另一者且其連接於像素電極層624。
一絕緣膜620形成於佈線616、618上。在絕緣膜620上，像素電極層624形成透過絕緣膜620中所形成之一接觸孔623而連接於佈線618。像素電極層624使用一與實施例1中所述之像素電極層427者相似之材料形成。
如此，TFT 628與連接於TFT 628之像素電極層624形成於基板600上。應該注意的是一儲存電容器是由電極層607、閘極絕緣膜606、絕緣膜620、及像素電極層624形成。
圖33係平面圖，表示像素電極之一結構。圖32表示一沿圖33之截面線O-P所取之截面結構。像素電極層624備有隙縫625。隙縫625係設置用於控制液晶之對準。在此情況下，一電場產生於電極層607與像素電極層624之間。形成於電極層607與像素電極層624之間之閘極絕緣膜606之厚度為50奈米至200奈米，此遠小於2微米至10微米之液晶層厚度。因此，一電場實質上係平行於(在一水平方向)基板600而產生。液晶之對準即由此電場控制。液晶分子係在實質上平行於基板之方向中利用電場而水平地旋轉。在此情況下，液晶分子在任意狀態下皆呈水平對準，因此視角甚少影響到對比或類似者，此即導致一較寬廣之視角。此外，電極層607與像素電極層624皆為透光性電極，故可改善一長寬比。
接著，在水平電場模式中之液晶顯示裝置之一不同範例將揭述於後。
圖34及圖35表示在一IPS模式中之一液晶顯示裝置之一像素結構。圖35係平面圖。圖34表示一沿圖35之截面線V-W所取之截面結構。文後之說明即參考該兩圖而進行。
在圖34中，一供一TFT 628及一與TFT 628連接之像素電極層624形成於其上之基板600係與一相對基板601重疊，且液晶注入基板600與相對基板601之間。相對基板601備有一著色膜636、一平坦膜637、及類似者。應該注意的是一相對電極並未設於相對基板601側上。一液晶層650形成於基板600與相對基板601之間，且其間設有對準膜646、648。
一共用電位線609與TFT 628係形成於基板600上。共用電位線609可以和TFT 628之一閘極佈線602同時形成。實施例1至4任一者中所述之薄膜電晶體可以使用作為TFT 628。
TFT 628之佈線616、618形成於閘極絕緣膜606上。佈線616係一供視頻信號行經通過之資料線，其在一液晶顯示面板中之一方向延伸，連接於TFT 628之一源極或汲極區，及功能如同源極與汲極之其中一者。佈線618功能如同源極與汲極之另一者且其連接於像素電極層624。
一絕緣膜620形成於佈線616、618上。在絕緣膜620上，像素電極層624形成透過絕緣膜620中所形成之一接觸孔623而連接於佈線618。像素電極層624使用一與實施例1至4中所述之像素電極層者相似之材料形成。應該注意的是，如圖35中所示，像素電極層624係形成使像素電極層624及一和共用電位線609同時形成之梳形電極可產生一水平電場。再者，像素電極層624係形成使像素電極層624之梳齒部分以及和共用電位線609同時形成之梳形電極者皆配置成不彼此重疊。
液晶之對準係藉由一產生於一施加至像素電極層624之電位與共用電位線609之一電位之間的電場控制。液晶分子係在實質上平行於基板之方向中利用電場而水平地旋轉。在此情況下，液晶分子在任意狀態下皆呈水平對準，因此視角甚少影響到對比或類似者，此即導致一較寬廣之視角。
如此，TFT 628與連接於TFT 628之像素電極層624形成於基板600上。一儲存電容器是由閘極絕緣膜606、共用電位線609、及一電容器電極615形成。電容器電極615與像素電極層624係通過一接觸孔633而連接於彼此。
接著，在一扭曲向列性(TN)模式中之一液晶顯示裝置之模式將揭述於後。
圖36及圖37表示在一TN模式中之一液晶顯示裝置之一像素結構。圖37係平面圖。圖36表示一沿圖37之截面線K-L所取之截面結構。文後之說明即參考該兩圖而進行。
像素電極層624透過接觸孔623經由佈線618連接至TFT628。做為資料線的佈線616連接至TFT628。任何實施例1至4所說明的TFT可被使用做為TFT628。
像素電極層624使用一與實施例1至4任一者中所述之像素電極者相似之結構形成。電容器佈線604可以和TFT 628之一閘極佈線602同時形成。閘極絕緣膜606形成於閘極佈線602與電容器佈線604上。一儲存電容器是由閘極絕緣膜606、電容器佈線604、及電容器電極615形成。電容器電極615與像素電極層624係通過接觸孔633而連接於彼此。
相對基板601備有著色膜636及相對電極層640。平坦膜637形成於著色膜636與相對電極層640之間，以防止液晶之對準失序。液晶層650形成於像素電極層624與相對電極層640之間，且對準膜646、648設於其間。
像素電極層624、液晶層650、及相對電極層640重疊於彼此，以形成一液晶元件。
著色膜636可形成於基板600側上。一偏光板附接於基板600之一表面，即備有薄膜電晶體之表面的反面，及一偏光板附接於相對基板601之一表面，即備有相對電極層640之表面的反面。
透過上述製程，液晶顯示裝置可以如顯示裝置般製成。本實施例之液晶顯示裝置各具有一高的長寬比。
[實施例15]
在此實施例中，圖38表示一範例，其中當以截面圖视之時，一氧化半導體層係由氮化絕緣膜圍繞。圖38與圖1B相同，不同的是氧化絕緣層466之頂表面形狀、氧化絕緣層466之端部之位置、及閘極絕緣層之結構。因此，相同部分即以共同之參考編號表示，且相同部分之詳細說明將不予以贅述。
設於一驅動器電路中之薄膜電晶體460係一通道蝕刻型薄膜電晶體，且其在具有一絕緣表面之基板450上包括閘極層461、一使用一氮化物絕緣膜形成之閘極絕緣層402、一包括至少通道形成區463、第一高電阻汲極區464a、及第二高電阻汲極區464b之氧化半導體層462、第一低電阻汲極區408a、第二低電阻汲極區408b、源極層465a、及汲極層465b。此外，氧化絕緣層466設置用於覆蓋薄膜電晶體460並與通道形成區463接觸。
氧化絕緣層466係經處理使得當設於一像素中之薄膜電晶體470之通道保護層476係透過一微影蝕刻製程形成時，位於比薄膜電晶體460更外側處之一部分閘極絕緣層402即曝露。氧化絕緣層466之至少頂表面之面積係較大於氧化半導體層之頂表面者，且氧化絕緣層466之頂表面較佳為覆蓋薄膜電晶體460。
再者，使用一氮化物絕緣膜形成之保護絕緣層453係形成以利於覆蓋氧化絕緣層466之一頂表面及側表面。
在薄膜電晶體460中，第一高電阻汲極區464a係以一自對準方式形成與第一低電阻汲極區408a之一底表面接觸。再者，第二高電阻汲極區464b係以一自對準方式形成與第二低電阻汲極區408b之一底表面接觸。通道形成區463與氧化絕緣層466接觸，其具有一較小於第一高電阻汲極區464a與第二高電阻汲極區464b者之厚度，及其係一具有較高於第一高電阻汲極區464a與第二高電阻汲極區464b者之電阻的區域(i型區域)。
閘極絕緣層402係使用一氮化物絕緣膜形成，以接觸於通道形成區463、第一高電阻汲極區464a、及第二高電阻汲極區464b之底面。
針對使用一氮化物絕緣膜形成之保護絕緣層453，其使用一不含水氣、氫離子、及OH-等雜質且可阻制這些雜質從外部侵入之無機絕緣膜：例如，一氮化矽膜、一氧氮化矽膜、一氮化鋁膜、或一氧氮化鋁膜，其使用一濺鍍法獲得。
在此實施例中，由於保護絕緣層453係使用一氮化物絕緣膜形成，一氮化矽膜使用一RF濺鍍法形成至一100奈米厚度，以利於覆蓋氧化半導體層之一頂表面及側表面。此外，保護絕緣層453係接觸於使用一氮化物絕緣膜而形成之閘極絕緣層402。
藉由圖38中所示之結構，在使用一氮化物絕緣膜形成保護絕緣層453後，可以避免水分在製造過程中從外部進入。再者，即使是在一裝置完成作為一半導體裝置之後，例如一液晶顯示裝置，長時間仍可以避免水分從外部進入；因此，裝置之可靠性得以改善。
在一相似情況下，在薄膜電晶體470中，使用一氮化物絕緣膜而形成之保護絕緣層453係使用一RF濺鍍法將一氮化矽膜形成至一100奈米厚度，以利於覆蓋氧化半導體層472之一頂表面及側表面。此外，保護絕緣層453係接觸於使用一氮化物絕緣膜而形成之閘極絕緣層402。
在此實施例中，所揭述之結構中一薄膜電晶體係由一氮化物絕緣膜覆蓋；惟，本發明之一實施例並不限於此。另者，複數個薄膜電晶體可由一氮化物絕緣膜覆蓋或者在一像素部分中之複數個薄膜電晶體可以總體地由一氮化物絕緣膜覆蓋。可以形成一供保護絕緣層453及閘極絕緣層402彼此接觸之區域，使得主動式矩陣基板之至少像素部分受到圍繞。
本實施例可以和其他實施例之任一者自由組合。本申請案係基於在2009年7月17日向日本專利局申請的日本專利申請案第2009-169597號，該案之全文以引用的方式併入本文中。
10．．．脈衝輸出電路
11．．．佈線
12．．．佈線
13．．．佈線
14．．．佈線
15．．．佈線
21．．．輸入端點
22．．．輸入端點
23．．．輸入端點
24．．．輸入端點
25．．．輸入端點
26．．．輸出端點
27．．．輸出端點
31．．．電晶體
32．．．電晶體
33．．．電晶體
34．．．電晶體
35．．．電晶體
36．．．電晶體
37．．．電晶體
38．．．電晶體
39．．．電晶體
40．．．電晶體
41．．．電晶體
42．．．電晶體
43．．．電晶體
51．．．電力供給線
52．．．電力供給線
53．．．閘極絕緣層
203．．．保護絕緣層
204．．．平坦絕緣層
210．．．薄膜電晶體
216．．．氧化絕緣層
217．．．導電層
220．．．薄膜電晶體
227．．．像素電極層
230．．．電容器佈線層
231．．．電容器電極
232．．．閘極佈線層
234a．．．氧化半導體層
234b．．．低電阻汲極區
234c．．．源極佈線
235．．．端點電極
236．．．金屬佈線層
237．．．金屬佈線層
238．．．閘極佈線層
240．．．薄膜電晶體
241．．．金屬佈線層
242．．．金屬佈線層
250．．．電容器佈線層
251．．．氧化半導體層
402．．．閘極絕緣層
406．．．低電阻汲極區
407．．．低電阻汲極區
408a．．．低電阻汲極區
408b．．．低電阻汲極區
409．．．低電阻汲極區
427．．．像素電極層
450．．．基板
452a．．．閘極絕緣層
452b．．．閘極絕緣層
453．．．保護絕緣層
454．．．平坦絕緣層
460．．．薄膜電晶體
461．．．閘極層
462．．．氧化半導體層
463．．．通道形成區
464a．．．高電阻汲極區
464b．．．高電阻汲極區
465a．．．源極層
465b．．．汲極層
466．．．氧化絕緣層
467．．．導電層
470．．．薄膜電晶體
471．．．閘極層
472．．．氧化半導體層
473．．．通道形成區
474a．．．高電阻汲極區
474b．．．高電阻汲極區
475a．．．源極層
475b．．．汲極層
476．．．通道保護層
477．．．像素電極層
480．．．氧化半導體膜
481．．．氧化半導體層
482a．．．抗蝕遮罩
482b．．．抗蝕遮罩
483．．．氧化半導體層
484．．．導電層
485．．．氧化半導體層
486．．．導電層
487a．．．抗蝕遮罩
487b．．．抗蝕遮罩
488．．．氧化半導體層
489．．．氧化半導體層
490．．．導電層
491．．．抗蝕遮罩
492．．．氧化絕緣膜
493a．．．抗蝕遮罩
494．．．接觸孔
495．．．氧化半導體層
496．．．氧化半導體膜
497．．．氧化半導體層
498．．．薄膜電晶體
499．．．薄膜電晶體
580．．．基板
581．．．薄膜電晶體
583．．．絕緣膜
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．孔穴
595．．．填料
596．．．基板
600．．．基板
601．．．相對基板
602．．．閘極佈線
603．．．閘極佈線
604．．．電容器佈線
605．．．電容器佈線
606．．．閘極絕緣膜
607．．．電極層
608．．．通道保護層
609．．．共同電位線
611．．．通道保護層
615．．．電容器電極
616．．．佈線
617．．．電容器佈線
618．．．佈線
619．．．佈線
620．．．絕緣膜
622．．．絕緣膜
623．．．接觸孔
624．．．像素電極層
625．．．隙縫
626．．．像素電極層
627．．．接觸孔
628．．．TFT
629．．．TFT
630．．．儲存電容器部分
631．．．儲存電容器部分
632．．．遮光膜
633．．．接觸孔
636．．．著色膜
637．．．平坦膜
640．．．相對電極層
641．．．隙縫
644．．．突起
646．．．對準膜
648．．．對準膜
650．．．液晶層
651．．．液晶元件
652．．．液晶元件
690．．．電容器佈線
2600．．．TFT基板
2601．．．相對基板
2602．．．密封膠
2603．．．像素部分
2604．．．顯示元件
2605．．．著色層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部分
2609．．．撓性佈線板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路板
2613．．．擴散板
2700．．．電子書閱讀器
2701．．．殼體
2703．．．殼體
2705．．．顯示部分
2707．．．顯示部分
2711．．．鉸鏈部分
2721．．．電力開關
2723．．．操作鍵
2725．．．喇叭
4001．．．基板
4002．．．像素部分
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封膠
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端點電極
4016．．．端點電極
4018．．．FPC
4019．．．異方性導電膜
4020．．．保護絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．相對電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．間隔件
4040．．．導電層
4501．．．基板
4502．．．像素部分
4503a．．．信號線驅動器電路
4503b．．．信號線驅動器電路
4504a．．．掃描線驅動器電路
4504b．．．掃描線驅動器電路
4505．．．密封膠
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．電極層
4515．．．連接端點電極
4516．．．端點電極
4517．．．電極層
4518a．．．FPC
4518b．．．FPC
4519．．．異方性導電膜
4520．．．間隔壁
4540．．．導電層
4543．．．絕緣層
4544．．．絕緣層
5300．．．基板
5301．．．像素部分
5302．．．掃描線驅動器電路
5303．．．掃描線驅動器電路
5304．．．信號線驅動器電路
5305．．．時序控制電路
5601．．．移位暫存器
5602．．．切換電路
5603．．．薄膜電晶體
5604．．．佈線
5605．．．佈線
6400．．．像素
6401．．．切換電晶體
6402．．．發光元件驅動電晶體
6403．．．電容器元件
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電力供給線
6408．．．共同電極
7001．．．TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7008．．．陰極
7009．．．間隔壁
7011．．．發光元件驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮光膜
7017．．．導電膜
7018．．．導電膜
7019．．．觸排
7021．．．發光元件驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電膜
7028．．．導電膜
7029．．．間隔壁
9201．．．顯示部分
9202．．．顯示鈕
9203．．．操作開關
9204．．．腕帶部分
9205．．．調整部分
9206．．．照相機部分
9207．．．喇叭
9208．．．麥克風
9301．．．頂部殼體
9302．．．底部殼體
9303．．．顯示部分
9304．．．鍵盤
9305．．．外接埠
9306．．．指向裝置
9307．．．顯示部分
9600．．．電視機組
9601．．．殼體
9603．．．顯示部分
9605．．．架台
9607．．．顯示部分
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．殼體
9703．．．顯示部分
9881．．．殼體
9882．．．顯示部分
9883．．．顯示部分
9884．．．喇叭部分
9885．．．輸入構件
9886．．．記錄媒體插入部分
9887．．．連接終端
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼體
9893．．．接頭部分
9900．．．吃角子老虎
9901．．．殼體
9903．．．顯示部分
圖1A-1、1A-2、1B、及1C表示一半導體裝置。
圖2A至2E表示一用於製造一半導體裝置之方法。
圖3A至3E表示一用於製造一半導體裝置之方法。
圖4A至4E表示一用於製造一半導體裝置之方法。
圖5A至5C表示一用於製造一半導體裝置之方法。
圖6A至6D表示一用於製造一半導體裝置之方法。
圖7A及7B各表示一半導體裝置。
圖8A及8B各表示一半導體裝置。
圖9A及9B各表示一半導體裝置。
圖10A-1、10A-2、及10B各表示一半導體裝置。
圖11A及11B表示一半導體裝置。
圖12表示一半導體裝置之一像素之一等效電路。
圖13A至13C各表示一半導體裝置。
圖14A及14B係方塊圖，各表示一半導體裝置。
圖15A及15B分別係一信號線驅動器電路之電路圖及時序圖。
圖16A至16C係電路圖，各表示一移位暫存器之組態。
圖17A及17B分別係電路圖及時序圖，表示一移位暫存器之操作情形。
圖18表示一半導體裝置。
圖19表示一半導體裝置。
圖20係外觀圖，表示一電子書閱讀器之範例。
圖21A及21B係外觀圖，分別表示一電視機組之範例及一數位相框之範例。
圖22A及22B係外觀圖，各表示一遊戲機之範例。
圖23A及23B係外觀圖，分別表示一可攜式電腦之範例及一行動電話之範例。
圖24表示一半導體裝置。
圖25表示一半導體裝置。
圖26表示一半導體裝置。
圖27表示一半導體裝置之電路圖。
圖28表示一半導體裝置。
圖29表示一半導體裝置。
圖30表示一半導體裝置。
圖31表示一半導體裝置之電路圖。
圖32表示一半導體裝置。
圖33表示一半導體裝置。
圖34表示一半導體裝置。
圖35表示一半導體裝置。
圖36表示一半導體裝置。
圖37表示一半導體裝置。
圖38表示一半導體裝置。
408a．．．低電阻汲極區
408b．．．低電阻汲極區
450．．．基板
452a．．．閘極絕緣層
452b．．．閘極絕緣層
453．．．保護絕緣層
454．．．平坦絕緣層
460．．．薄膜電晶體
461．．．閘極層
462．．．氧化半導體層
463．．．通道形成區
464a．．．高電阻汲極區
464b．．．高電阻汲極區
465a．．．源極層
465b．．．汲極層
466．．．氧化絕緣層
467．．．導電層
470．．．薄膜電晶體
471．．．閘極層
472．．．氧化半導體層
475a．．．源極層
475b．．．汲極層
476．．．通道保護層
477．．．像素電極層

Claims (23)

  1. 一種半導體裝置，包含：一驅動器電路及一像素部分，設於一基板上，該驅動器電路包含一第一電晶體，該像素部分包含一第二電晶體；該第一電晶體包含：一第一閘極層，其設於該基板上；一閘極絕緣層，其設於該第一閘極層上；一第一氧化半導體層，其包含設於該第一閘極層上之一第一通道形成區，其中該閘極絕緣層夾置於其間；及一第一源極層與一第一汲極層，其設於該第一氧化半導體層上；該第二電晶體包含：一第二閘極層，其設於該基板上；該閘極絕緣層，其設於該第二閘極層上；一第二氧化半導體層，其設於該第二閘極層上，其中該閘極絕緣層夾置於其間；一通道保護層，其設於該第二閘極層上，其中該第二氧化半導體層夾置於其間；及一第二源極層與一第二汲極層，其設於該第二氧化半導體層上；一氧化絕緣層，其設於該第一電晶體與該第二電晶體上； 一層間絕緣膜，其設於該氧化絕緣層上；及一導電層，其設於該第一通道形成區上，其中該層間絕緣膜夾置於其間，其中該氧化絕緣層係與該第一通道形成區接觸，其中該第二閘極層、該閘極絕緣層、該第二氧化半導體層、該通道保護層、該第二源極層、及該第二汲極層各具有一透光性質，及其中該第一閘極層及該導電層彼此電連接，以具有相同電位。
  2. 一種半導體裝置，包含：一驅動器電路及一像素部分，設於一基板上，該驅動器電路包含一第一電晶體，該像素部分包含一第二電晶體；該第一電晶體包含：一第一閘極層，其設於該基板上；一閘極絕緣層，其設於該第一閘極層上；一第一氧化半導體層，其包含設於該第一閘極層上之一第一通道形成區，其中該閘極絕緣層夾置於其間；及一第一源極層與一第一汲極層，其設於該第一氧化半導體層上；該第二電晶體包含：一第二閘極層，其設於該基板上；該閘極絕緣層設於該第二閘極層上； 一第二氧化半導體層，其設於該第二閘極層上，其中該閘極絕緣層夾置於其間；一通道保護層，其設於該第二閘極層上，其中該第二氧化半導體層夾置於其間；及一第二源極層與一第二汲極層，其設於該第二氧化半導體層上；一氧化絕緣層，其設於該第一電晶體與該第二電晶體上；一層間絕緣膜，其設於該氧化絕緣層上；及一導電層，其設於該第一通道形成區上，其中該層間絕緣膜夾置於其間，其中該第一氧化半導體層包含一對第一高電阻汲極區及設於該對第一高電阻汲極區之間之該第一通道形成區，其中該氧化絕緣層係與該第一通道形成區以及該通道保護層接觸，其中該第二閘極層、該閘極絕緣層、該第二氧化半導體層、該通道保護層、該第二源極層、及該第二汲極層各具有一透光性質，及其中該第一閘極層及該導電層彼此電連接，以具有相同電位。
  3. 如申請專利範圍第1或2項之半導體裝置，進一步包含一對低電阻汲極區，其設於該第一氧化半導體層與該第一源極層及該第一汲極層之各者之間。
  4. 如申請專利範圍第1或2項之半導體裝置，進一步 包含一像素電極層，其電氣連接於該第二源極層及該第二汲極層之其中一者。
  5. 如申請專利範圍第1或2項之半導體裝置，其中該第一通道形成區較薄於該第一氧化半導體層之一區域，該區域係與該第一源極層及該第一汲極層之其中一者重疊。
  6. 如申請專利範圍第1或2項之半導體裝置，其中該第一氧化半導體層之一端部係定位較外側於該第一源極層及該第一汲極層之其中一者之一側表面，及其中該第一氧化半導體層之該端部係較薄於該第一氧化半導體層之一區域，該區域與該第一源極層及該第一汲極層之其中一者重疊。
  7. 如申請專利範圍第3項之半導體裝置，其中該對低電阻汲極區、該第二源極層及該第二汲極層包含相同材料。
  8. 如申請專利範圍第1或2項之半導體裝置，其中該第一源極層及該第一汲極層包含一選自鋁、鉻、銅、鉭、鈦、鉬及鎢之元素，以作為一主成分，或上述任何元素之堆疊。
  9. 如申請專利範圍第1或2項之半導體裝置，其中該第二源極層及該第二汲極層包含一氧化銦、一氧化銦-氧化錫合金、一氧化銦-氧化鋅合金、或一氧化鋅。
  10. 如申請專利範圍第1或2項之半導體裝置，進一步包含：一電容器部分，其設於該基板上； 其中該電容器部分包含一電容器佈線及一與該電容器佈線重疊之電容器電極，及其中該電容器佈線及該電容器電極各具有一透光性質。
  11. 如申請專利範圍第1或2項之半導體裝置，進一步包含：一保護絕緣膜，其設於該氧化絕緣層、該第二源極層及該第二汲極層上，其中該保護絕緣膜係提供用於與該閘極絕緣層接觸。
  12. 如申請專利範圍第1或2項之半導體裝置，其中該第二氧化半導體層包含一對第二高電阻汲極區及一設於該對第二高電阻汲極區之間之第二通道形成區。
  13. 一種用於製造一半導體裝置之方法，包含：形成一第一閘極層及一第二閘極層於一基板上；形成一閘極絕緣層於該第一閘極層及該第二閘極層上；形成一氧化半導體膜於該閘極絕緣層上；執行第一熱處理，藉以減小該氧化半導體膜中之一氫濃度；在執行該第一熱處理之後，形成一氧化導電膜於該氧化半導體膜上；形成一第一導電膜於該氧化導電膜上；將該氧化半導體膜、該氧化導電膜及該第一導電膜圖案化，以形成一第一氧化半導體層於該第一閘極層上且該 閘極絕緣層夾置於其間、形成一第二氧化半導體層於該第二閘極層上且該閘極絕緣層夾置於其間、形成一對低電阻汲極區於該第一氧化半導體層上、形成一第一源極層與一第一汲極層於該對低電阻汲極區上；形成一氧化絕緣層於該第一源極層、該第一汲極層、及該第二氧化半導體層上，藉以接觸該第二氧化半導體層及設於該第一源極層與該第一汲極層之間之該第一氧化半導體層的一第一通道形成區；在形成該氧化絕緣層之後，執行第二熱處理；在執行該第二熱處理之後，藉由將該氧化絕緣層圖案化而形成一通道保護層於該第二閘極層上且該第二氧化半導體層夾置於其間；及形成一第二源極層與一第二汲極層於該第二氧化半導體層上，使得該第二源極層與該第二汲極層各與該通道保護層局部重疊。
  14. 如申請專利範圍第13項之用於製造一半導體裝置之方法，進一步包含在形成該通道保護層之後執行第三熱處理。
  15. 一種用於製造一半導體裝置之方法，包含：形成一第一閘極層及一第二閘極層於一基板上；形成一閘極絕緣層於該第一閘極層及該第二閘極層上；形成一氧化半導體膜於該閘極絕緣層上；執行第一熱處理，藉以減小該氧化半導體膜中之一氫 濃度；在執行該第一熱處理之後，對該氧化半導體膜執行第二熱處理；在執行該第二熱處理之後，形成一氧化導電膜於該氧化半導體膜上；形成一第一導電膜於該氧化導電膜上；將該氧化半導體膜、該氧化導電膜、及該第一導電膜圖案化’以形成一第一氧化半導體層於該第一閘極層上且該閘極絕緣層夾置於其間、形成一第二氧化半導體層於該第二閘極層上且該閘極絕緣層夾置於其間、形成一對低電阻汲極區於該第一氧化半導體層上、形成一第一源極層與一第一汲極層於該對低電阻汲極區上；形成一氧化絕緣層，藉以接觸該第二氧化半導體層及設於該第一源極層與該第一汲極層之間之該第一氧化半導體層的一第一通道形成區；在形成該氧化絕緣層之後，執行第三熱處理；在執行該第三熱處理之後，藉由將該氧化絕緣層圖案化而形成一通道保護層於該第二閘極層上且該第二氧化半導體層夾置於其間；及形成一第二源極層與一第二汲極層於該第二氧化半導體層上，使得該第二源極層與該第二汲極層各與該通道保護層局部重疊，其中第二熱處理是在氧氣環境、一氧化二氮(N2O)氣體環境或在超乾燥空氣中執行。
  16. 如申請專利範圍第13或15項之用於製造一半導體裝置之方法，其中該第一源極層及該第一汲極層包含一選自鋁、鉻、銅、鉭、鈦、鉬及鎢之元素，以作為一主成分，或上述任何元素之堆疊。
  17. 如申請專利範圍第13或15項之用於製造一半導體裝置之方法，其中該第二源極層及該第二汲極層包含一氧化銦、一氧化銦-氧化錫合金、一氧化銦-氧化鋅合金、或一氧化鋅。
  18. 如申請專利範圍第13或15項之用於製造一半導體裝置之方法，其中該第一熱處理是在一惰性氣體環境中或在一減壓下執行。
  19. 如申請專利範圍第13或15項之用於製造一半導體裝置之方法，其中該第一氧化半導體層係形成使得該第一通道形成區較薄於該第一氧化半導體層之一區域，該區域係與該第一源極層及該第一汲極層之其中一者重疊。
  20. 如申請專利範圍第13或15項之用於製造一半導體裝置之方法，進一步包含：形成一層間絕緣膜於該氧化絕緣層、該第二源極層及該第二汲極層上；形成一第二導電膜於該層間絕緣膜上；及將該第二導電膜圖案化，以形成一導電層及一像素電極層，其中該導電層係形成以與該第一通道形成區重疊，及其中該像素電極層係形成以電氣連接於該第二源極層 及該第二汲極層之其中一者。
  21. 如申請專利範圍第13或15項之用於製造一半導體裝置之方法，進一步包含形成一保護絕緣層於該氧化絕緣層、該第二源極層及該第二汲極層上，藉以與該閘極絕緣層接觸。
  22. 如申請專利範圍第13或15項之用於製造一半導體裝置之方法，其中該第一氧化半導體層係形成使得該第一氧化半導體層之一端部較外側於該第一源極層及該第一汲極層之其中一者之一側表面，且較薄於該第一氧化半導體層之一區域，該區域係與該第一源極層及該第一汲極層之其中一者重疊。
  23. 如申請專利範圍第15項之用於製造一半導體裝置之方法，進一步包含在形成該通道保護層之後執行第四熱處理。
TW099122674A 2009-07-17 2010-07-09 半導體裝置及其製造方法 TWI566377B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009169597 2009-07-17

Publications (2)

Publication Number Publication Date
TW201123421A TW201123421A (en) 2011-07-01
TWI566377B true TWI566377B (zh) 2017-01-11

Family

ID=43449285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122674A TWI566377B (zh) 2009-07-17 2010-07-09 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8378343B2 (zh)
JP (13) JP4932020B2 (zh)
KR (1) KR101739154B1 (zh)
TW (1) TWI566377B (zh)
WO (1) WO2011007675A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715190B (zh) * 2018-10-26 2021-01-01 日商日本顯示器股份有限公司 顯示裝置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2077854B1 (en) * 2006-11-04 2013-01-23 Anygen Co., Ltd. Omega conotoxins
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180112107A (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768786B1 (ko) 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102526493B1 (ko) 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043215A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
KR101680047B1 (ko) * 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011055668A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104465318B (zh) 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102368865B1 (ko) 2012-07-20 2022-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
JP2014041344A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
ITVI20120243A1 (it) 2012-09-27 2014-03-28 Marianna Benetti Generatore termoelettrico perfezionato
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
CN104040693B (zh) * 2012-12-04 2017-12-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR102207563B1 (ko) * 2013-10-29 2021-01-27 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI595296B (zh) 2014-09-23 2017-08-11 元太科技工業股份有限公司 顯示器
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
TWI602306B (zh) * 2016-07-05 2017-10-11 Innolux Corp 陣列基板結構與顯示裝置
CN109643735B (zh) * 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
KR20230107411A (ko) 2016-10-07 2023-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법,및 유리 기판
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
TWI643168B (zh) * 2017-10-27 2018-12-01 鴻海精密工業股份有限公司 顯示器設備及應用該顯示器設備的門板顯示系統
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
CN113108245A (zh) * 2020-01-09 2021-07-13 致伸科技股份有限公司 光源模块及其电子装置
CN111312726B (zh) * 2020-02-26 2023-07-21 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置
CN113744641B (zh) * 2021-08-19 2023-04-18 惠州华星光电显示有限公司 一种显示装置
CN117878060B (zh) * 2024-03-11 2024-05-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6789194B1 (en) * 1999-05-25 2004-09-07 Silverbrook Research Pty Ltd Network publishing authorization protocol
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4963140B2 (ja) * 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2002033481A (ja) * 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4512176B2 (ja) * 2001-02-08 2010-07-28 株式会社日立製作所 カーボンナノチューブ電子素子および電子源
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
KR101133766B1 (ko) * 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP4753373B2 (ja) * 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007142324A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 薄膜トランジスタおよび画像表示装置
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101226974B1 (ko) * 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) * 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JPWO2009028453A1 (ja) * 2007-08-31 2010-12-02 コニカミノルタホールディングス株式会社 薄膜トランジスタ
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
CN101533120B (zh) * 2008-03-14 2011-07-27 旭丽电子(广州)有限公司 一种显示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20170119742A (ko) * 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715190B (zh) * 2018-10-26 2021-01-01 日商日本顯示器股份有限公司 顯示裝置

Also Published As

Publication number Publication date
JP2022186718A (ja) 2022-12-15
JP2012134520A (ja) 2012-07-12
JP6666392B2 (ja) 2020-03-13
JP6943997B2 (ja) 2021-10-06
JP2020038992A (ja) 2020-03-12
JP4932020B2 (ja) 2012-05-16
US20110012106A1 (en) 2011-01-20
JP6586542B1 (ja) 2019-10-02
JP7408748B2 (ja) 2024-01-05
JP2015133499A (ja) 2015-07-23
KR20120044977A (ko) 2012-05-08
JP2019208046A (ja) 2019-12-05
JP2011040730A (ja) 2011-02-24
JP2012138590A (ja) 2012-07-19
JP2022008355A (ja) 2022-01-13
JP6378728B2 (ja) 2018-08-22
JP2024036322A (ja) 2024-03-15
JP2019220715A (ja) 2019-12-26
JP7150958B2 (ja) 2022-10-11
JP2017017335A (ja) 2017-01-19
JP2018182339A (ja) 2018-11-15
WO2011007675A1 (en) 2011-01-20
KR101739154B1 (ko) 2017-05-23
TW201123421A (en) 2011-07-01
JP6619907B1 (ja) 2019-12-11
JP2020102636A (ja) 2020-07-02
US8378343B2 (en) 2013-02-19
JP6017601B2 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
TWI566377B (zh) 半導體裝置及其製造方法
US11715741B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6600055B2 (ja) 半導体装置
TWI629769B (zh) 半導體裝置和其製造方法
TWI528527B (zh) 半導體裝置及半導體裝置之製造方法
TWI515872B (zh) 半導體裝置及其製造方法
TWI559499B (zh) 半導體裝置及半導體裝置製造方法
TWI508184B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees