JP4932020B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4932020B2
JP4932020B2 JP2010159299A JP2010159299A JP4932020B2 JP 4932020 B2 JP4932020 B2 JP 4932020B2 JP 2010159299 A JP2010159299 A JP 2010159299A JP 2010159299 A JP2010159299 A JP 2010159299A JP 4932020 B2 JP4932020 B2 JP 4932020B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
thin film
film transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010159299A
Other languages
English (en)
Other versions
JP2011040730A (ja
JP2011040730A5 (ja
Inventor
舜平 山崎
淳一郎 坂田
博之 三宅
秀明 桑原
真理 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010159299A priority Critical patent/JP4932020B2/ja
Publication of JP2011040730A publication Critical patent/JP2011040730A/ja
Publication of JP2011040730A5 publication Critical patent/JP2011040730A5/ja
Application granted granted Critical
Publication of JP4932020B2 publication Critical patent/JP4932020B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Shift Register Type Memory (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置である。
透光性を有する金属酸化物が半導体装置において利用されている。例えば、酸化インジウム錫（ＩＴＯ）などの導電性を備える金属酸化物（以下、酸化物導電体という）は、液晶ディスプレイなどの表示装置で必要とされる透明電極材料として適用されている。
加えて、半導体特性を示す材料としても透光性を有する金属酸化物が注目されている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物などは、液晶ディスプレイなどの表示装置で必要とされる半導体材料に適用することが期待されている。特に、薄膜トランジスタ（以下、ＴＦＴともいう）のチャネル層に適用することが期待されている。
半導体特性を備えた金属酸化物（以下、酸化物半導体という）を適用したＴＦＴは、低温プロセスによって作製することが可能である。そのため、表示装置などで用いられるアモルファスシリコンを代替又は凌駕する材料としての期待が高まっている。
また、透光性を有する酸化物導電体及び酸化物半導体を用いてＴＦＴを構成することによって、透光性を有するＴＦＴを作製することができる（例えば、非特許文献１参照。）。
また、酸化物半導体をチャネル層に適用したＴＦＴは、電界効果移動度が高い。そのため、当該ＴＦＴを用いて、表示装置などの駆動回路を構成することもできる（例えば、非特許文献２参照。）。
野澤哲生、「透明回路」『日経エレクトロニクス』２００７．８．２７（ｎｏ．９５９）ｐｐ．３９−５２ Ｔ．Ｏｓａｄａ，他８名，ＳＩＤ ０９ ＤＩＧＥＳＴ，ｐｐ．１８４−１８７（２００９）
本発明の一態様は、半導体装置の製造コストを低減することを課題の一とする。
本発明の一態様は、半導体装置の開口率を向上することを課題の一とする。
本発明の一態様は、半導体装置の表示部で表示する画像を高精細化することを課題の一とする。
本発明の一態様は、高速駆動が可能な半導体装置を提供することを課題の一とする。
本発明の一態様は、同一基板上に駆動回路部と、表示部（画素部ともいう）とを有し、当該駆動回路部は、ソース電極（ソース電極層ともいう）及びドレイン電極（ドレイン電極層ともいう）が金属によって構成され且つ半導体層が酸化物半導体によって構成された駆動回路用薄膜トランジスタと、金属によって構成された駆動回路用配線とを有し、当該表示部は、ソース電極層及びドレイン電極層が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用薄膜トランジスタと、酸化物導電体によって構成された表示部用配線とを有する半導体装置である。
画素用薄膜トランジスタ及び駆動回路用薄膜トランジスタとして、ボトムゲート構造の逆スタガ型薄膜トランジスタを用いる。画素用薄膜トランジスタは半導体層のチャネル形成領域上にチャネル保護層が設けられたチャネル保護型（チャネルストップ型）薄膜トランジスタであり、一方駆動回路用薄膜トランジスタはソース電極層及びドレイン電極層との間の領域で半導体層に接する酸化物絶縁膜が設けられたチャネルエッチ型薄膜トランジスタである。
なお、非特許文献１には、具体的なＴＦＴの作製工程及び半導体装置を構成する他の素子（例えば、容量素子など）の構造などは開示されていない。また、同一基板上に駆動回路と、透光性を有するＴＦＴとを作製する記載などもない。
本発明の一態様の半導体装置は、同一基板上において、駆動回路用ＴＦＴを有する駆動回路部、及び画素用ＴＦＴを有する表示部が作製される。そのため、当該半導体装置の製造コストを低減することができる。
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は、画素用ＴＦＴ及び表示部用配線が形成された領域を画素部の表示領域としてとすることができる。そのため、当該半導体装置の開口率を向上させることができる。
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は、画素用ＴＦＴのサイズに制限されることなく画素サイズを設計することができる。そのため、当該半導体装置の表示部で表示する画像を高精細化することができる。
また、本発明の一態様の半導体装置は、駆動回路部に、ソース電極及びドレイン電極が金属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有する。つまり、当該半導体装置は、高い電界効果移動度を示すＴＦＴと、抵抗の低い配線とによって駆動回路が構成される。そのため、当該半導体装置を高速駆動が可能な半導体装置とすることができる。
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水化または脱水素化は有効である。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下で酸化物半導体層の加熱処理を行うことで、酸化物半導体層を酸素欠乏型として低抵抗化、即ちＮ型化（Ｎ−化など）し、その後、酸化物半導体層に接するように酸化物絶縁膜の形成を行うことにより、酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させることが好ましい。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
脱水化または脱水素化のための加熱処理としては、たとえば、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での３５０℃以上、好ましくは４００℃以上基板の歪み点未満の加熱処理を行う。この加熱処理によって、酸化物半導体層は脱水化または脱水素化され酸化物半導体層の含有水分などの水素を含む不純物を低減させる。
上記脱水化または脱水素化のための加熱処理は、脱水化または脱水素化後の酸化物半導体層に対して昇温脱離ガス分光法（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ、以下ＴＤＳ）で４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃付近に現れる１つのピークが検出されない程度の熱処理条件とするのが好ましい。この条件下で脱水化または脱水素化のための加熱処理が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０℃まで測定を行っても、少なくとも３００℃付近に現れる水のピークは検出されない。
加熱後の冷却は、脱水化または脱水素化を行った同じ炉を用いて大気に触れさせないように冷却し、酸化物半導体層が水または水素に接触することを防ぐ。脱水化または脱水素化のための加熱処理を行い、酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ−化など）させた後、高抵抗化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
また、加熱後の冷却は、昇温ガス雰囲気を異なるガスに切り替えてから行ってもよい。例えば、脱水化または脱水素化のための加熱処理を行った同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行ってもよい。
脱水化または脱水素化のための加熱処理によって膜中の含有水分などの水素を含む不純物を低減させた後、水分を含まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させることのみではなく、Ｈ、ＯＨなどを脱離させることを含めて脱水化または脱水素化と便宜上呼ぶこととする。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−化など）する。その結果、ドレイン電極層と重なる領域に酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ領域とも呼ぶ）が形成される。
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１７／ｃｍ３以上の範囲内であり、少なくともチャネル形成領域のキャリア濃度（１×１０１７／ｃｍ３未満）よりも高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求めたキャリア濃度の値を指す。
また、酸化物半導体層と金属材料からなるドレイン電極層の間に低抵抗ドレイン領域（ＬＲＮ領域とも呼ぶ）を形成してもよい。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内である。
そして、脱水化または脱水素化のための加熱処理をした酸化物半導体層の少なくとも一部を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱水化または脱水素化のための加熱処理をした酸化物半導体層を酸素過剰な状態とする処理としては、脱水化または脱水素化のための加熱処理をした酸化物半導体層に接する酸化物絶縁膜をスパッタ法で成膜する、または脱水化または脱水素化のための加熱処理をした酸化物半導体層に接するように酸化物絶縁膜を成膜し、さらに加熱処理を行う、または脱水化または脱水素化のための加熱処理をした酸化物半導体層に対して酸素を含む雰囲気で加熱処理を行う、または脱水化または脱水素化のための加熱処理をした酸化物半導体層を不活性ガス雰囲気下で加熱し、その後、酸素雰囲気下で冷却処理を行う、または脱水化または脱水素化のための加熱処理をした酸化物半導体層を不活性ガス雰囲気下で加熱し、その後、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で冷却する処理を行う、などが挙げられる。
また、脱水化または脱水素化のための加熱処理をした酸化物半導体層の少なくとも一部（ゲート電極（ゲート電極層ともいう）と重なる部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させることもできる。脱水化または脱水素化のための加熱処理をした酸化物半導体層上に接してＴｉなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層やドレイン電極層に重ならない領域を選択的に酸素過剰な状態としてチャネル形成領域を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる第１の高抵抗ドレイン領域と、ドレイン電極層に重なる第２の高抵抗ドレイン領域とが形成され、第１の高抵抗ドレイン領域と第２の高抵抗ドレイン領域との間の領域がチャネル形成領域となる。即ち、チャネル形成領域がソース電極層及びドレイン電極層の間にと自己整合的に形成される。
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
なお、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ドレイン領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層を高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
また、金属材料からなるドレイン電極層（及びソース電極層）と酸化物半導体層との間に低抵抗ドレイン領域（ＬＲＮ領域とも呼ぶ）を形成してもよく、低抵抗ドレイン領域（ＬＲＮ領域とも呼ぶ）を形成することによって、よりトランジスタの耐圧を向上させた構成とすることができる。
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ドレイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極層側の高抵抗ドレイン領域、ソース電極層の順となる。このときチャネル形成領域では、ドレイン電極層側の高抵抗ドレイン領域よりチャネル形成領域に流れるリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）でのリーク電流を低減することができる。
また、ソース電極層に重なる第１の高抵抗ドレイン領域と、ドレイン電極層に重なる第２の高抵抗ドレイン領域をゲート電極層の一部とゲート絶縁層を介して重なるように形成することで、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
また、ソース電極層及びドレイン電極層と酸化物半導体層との間に低抵抗ドレイン領域を有する構成とすることで、ショットキー接合と比べて熱的にも安定動作を有せしめる。低抵抗ドレイン領域は、酸化物半導体層よりも抵抗が低く、且つソース電極層及びドレイン電極層よりも抵抗が高い酸化物導電層を用いるため、酸化物半導体層とソース電極層又はドレイン電極層とのコンタクト抵抗を低減させることができる。
本明細書で開示する発明の構成の一形態は、同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、第１の薄膜トランジスタは、基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に膜厚の薄い領域を周縁に有する酸化物半導体層と、酸化物半導体層の一部と接する酸化物絶縁層と、酸化物絶縁層及び酸化物半導体層上にソース電極層及びドレイン電極層と、ソース電極層又はドレイン電極層と電気的に接続する画素電極層とを有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、酸化物絶縁層、及び画素電極層は透光性を有し、第２の薄膜トランジスタのソース電極層及びドレイン電極層は、保護絶縁層で覆われ、第１の薄膜トランジスタのソース電極層及びドレイン電極層と材料が異なり、第１の薄膜トランジスタのソース電極層及びドレイン電極層よりも低抵抗の導電材料からなる半導体装置である。
また、上記の半導体装置において、第２の薄膜トランジスタの酸化物半導体層と、ソース電極層及びドレイン電極層との間には、第１の薄膜トランジスタのソース電極層、ドレイン電極層と同じ材料からなる低抵抗ドレイン領域を有していても良い。
また、上記の半導体装置において、第２の薄膜トランジスタの酸化物半導体層と、ソース電極層及びドレイン電極層との間には、低抵抗ドレイン領域を有し、酸化物半導体層の端部は、低抵抗ドレイン領域の端面よりも突出し、第２の薄膜トランジスタのチャネル形成領域の膜厚と同じ厚さであってもよい。
また、上記の半導体装置において、第１又は第２の薄膜トランジスタの酸化物半導体層少なくとも一が、ソース電極層またはドレイン電極層と重なる位置に、チャネル形成領域よりも低抵抗である高抵抗ドレイン領域を有していても良い。
また、上記の半導体装置において、第２の薄膜トランジスタのソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらを組み合わせた積層膜からなることが好ましい。
また、上記の半導体装置において、第１の薄膜トランジスタのソース電極層、ドレイン電極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛からなることが好ましい。
また、上記の半導体装置において、さらに同一基板上に容量部を有し、容量部は、容量配線及び該容量配線と重なる容量電極を有し、容量配線及び容量電極は透光性をしていても良い。
また、上記の半導体装置において、第２の薄膜トランジスタの酸化物半導体層は、ソース電極層またはドレイン電極層と重なる領域よりも膜厚の薄いチャネル形成領域を有し、チャネル形成領域上に保護絶縁層を介して導電層を有していても良い。
本明細書で開示する発明の構成の一形態は、同一基板上に第１のゲート電極層及び第２のゲート電極層を形成し、第１のゲート電極層及び第２のゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体膜を形成し、酸化物半導体膜を脱水化または脱水素化のための加熱処理をした後、酸化物半導体膜が水や水素に接触することを防ぐために大気に触れることなく、第１の酸化物半導体層、第２の酸化物半導体層、第２の酸化物半導体層上に第１及び第２の低抵抗ドレイン領域を形成し、該第１及び第２の低抵抗ドレイン領域上に第２のソース電極層及び第２のドレイン電極層をそれぞれ形成し、第２の酸化物半導体層の一部と接し、且つ、第２のソース電極層及び前記第２のドレイン電極層の上面及び側面と接する第２の酸化物絶縁層と、第１の酸化物半導体層の第１のゲート電極層と重なる領域に第１の酸化物絶縁層を形成し、第１の酸化物半導体層及び第１の酸化物絶縁層上に第１のソース電極層及び第１のドレイン電極層を形成し、第１の酸化物絶縁層、第１のソース電極層、第１のドレイン電極層、及び第２の酸化物絶縁層上に保護絶縁層を形成し、保護絶縁層上に第１のドレイン電極層または第１のソース電極層と電気的に接続する画素電極層と、第２の酸化物半導体層と重なる導電層とを形成する半導体装置の作製方法である。
上記構成において、第２の薄膜トランジスタの酸化物半導体層は、ソース電極層またはドレイン電極層と重なる領域よりも膜厚の薄い領域を有してもよい。また、第２の薄膜トランジスタの酸化物半導体層は、ソース電極層またはドレイン電極層と重なる領域よりも膜厚の薄いチャネル形成領域を有し、該チャネル形成領域上に第２の酸化物絶縁層を介して導電層を有する構造でもよい。
第１の酸化物絶縁層と第２の酸化物絶縁層は、同じ工程で形成できるため、同じ透光性を有する絶縁材料を用いることができる。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線（ソース配線層ともいう）、或いはドレイン配線（ドレイン配線層ともいう）を接続させる箇所を有している。また、発光素子を用いた発光表示装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。
本発明の一形態により、安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の回路図およびタイミングチャートを説明する図。 シフトレジスタの構成を示す回路図。 シフトレジスタの動作を説明するタイミングチャート及び回路図。 半導体装置を説明する図。 半導体装置を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型のコンピュータ及び携帯電話機の一例を示す外観図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の回路図を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の回路図を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１乃至図３を用いて説明する。図１（Ｂ）及び（Ｃ）には同一基板上に作製された異なる構造の２つの薄膜トランジスタの断面構造の一例を示す。図１に示す薄膜トランジスタ４６０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり、薄膜トランジスタ４７０はチャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つである。薄膜トランジスタ４６０及び薄膜トランジスタ４７０は逆スタガ型薄膜トランジスタともいう。
図１（Ａ１）は駆動回路に配置される薄膜トランジスタ４６０の平面図であり、図１（Ａ２）は画素部に配置される薄膜トランジスタ４７０の平面図である。また、図１（Ｂ）は図１（Ａ１）の線Ｇ１−Ｇ２及び図１（Ａ２）の線Ｈ１−Ｈ２における断面図である。また、図１（Ｃ）は、図１（Ａ１）の線Ｇ３−Ｇ４及び図１（Ａ２）の線Ｈ３−Ｈ４における断面図である。
駆動回路に配置される薄膜トランジスタ４６０はチャネルエッチ型の薄膜トランジスタであり、絶縁表面を有する基板４５０上に、ゲート電極層４６１、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂ、少なくともチャネル形成領域４６３、第１の高抵抗ドレイン領域４６４ａ、及び第２の高抵抗ドレイン領域４６４ｂを有する酸化物半導体層４６２、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂ、ソース電極層４６５ａ、及びドレイン電極層４６５ｂを含む。また、薄膜トランジスタ４６０を覆い、チャネル形成領域４６３に接する酸化物絶縁層４６６が設けられている。
第１の低抵抗ドレイン領域４０８ａの下面に接して第１の高抵抗ドレイン領域４６４ａが自己整合的に形成されている。また、第２の低抵抗ドレイン領域４０８ｂの下面に接して第２の高抵抗ドレイン領域４６４ｂが自己整合的に形成されている。また、チャネル形成領域４６３は、酸化物絶縁層４６６と接し、且つ第１の高抵抗ドレイン領域４６４ａ及び第２の高抵抗ドレイン領域４６４ｂに比べ膜厚が薄くなっており、第１の高抵抗ドレイン領域４６４ａ、及び第２の高抵抗ドレイン領域４６４ｂよりも高抵抗の領域（Ｉ型領域）とする。
また、薄膜トランジスタ４６０は配線を低抵抗化するためにソース電極層４６５ａ、及びドレイン電極層４６５ｂに金属材料を用いることが好ましい。
また、液晶表示装置において、同一基板上に画素部と駆動回路を形成する場合、駆動回路において、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、電圧制御発振器（ＶＣＯ）といったアナログ回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もしくは負極性のみが印加される。従って、耐圧が要求される第２の高抵抗ドレイン領域４６４ｂの幅を第１の高抵抗ドレイン領域４６４ａの幅よりも広く設計してもよい。また、第１の高抵抗ドレイン領域４６４ａ、及び第２の高抵抗ドレイン領域４６４ｂがゲート電極層と重なる幅を広くしてもよい。
また、駆動回路に配置される薄膜トランジスタ４６０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
また、チャネル形成領域４６３上方に重なる導電層４６７を設ける。導電層４６７をゲート電極層４６１と電気的に接続し、同電位とすることで、ゲート電極層４６１と導電層４６７の間に配置された酸化物半導体層４６２に上下からゲート電圧を印加することができる。また、ゲート電極層４６１と導電層４６７を異なる電位、例えば固定電位、ＧＮＤ、０Ｖとする場合には、ＴＦＴの電気特性、例えばしきい値電圧などを制御することができる。すなわち、ゲート電極層４６１を第１のゲート電極層として機能させ、導電層４６７を第２のゲート電極層として機能させることで、薄膜トランジスタ４６０を４端子の薄膜トランジスタとして用いることができる。
また、導電層４６７と酸化物絶縁層４６６の間には保護絶縁層４５３と、平坦化絶縁層４５４とを積層する。
また、保護絶縁層４５３は、保護絶縁層４５３の下方に設ける第１のゲート絶縁層４５２ａまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面からの水分や、水素イオンや、ＯＨ−などの不純物が侵入することをブロックする。特に、保護絶縁層４５３と接する第１のゲート絶縁層４５２ａまたは下地となる絶縁膜を窒化珪素膜とすると有効である。
また、画素に配置される薄膜トランジスタ４７０はチャネルストップ型の薄膜トランジスタであり、絶縁表面を有する基板４５０上に、ゲート電極層４７１、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂ、チャネル形成領域を含む酸化物半導体層４７２、ソース電極層４７５ａ、及びドレイン電極層４７５ｂを含む。また、薄膜トランジスタ４７０を覆い、チャネル保護層４７６、ソース電極層４７５ａ、及びドレイン電極層４７５ｂに接して保護絶縁層４５３、及び平坦化絶縁層４５４が積層して設けられている。平坦化絶縁層４５４上にはドレイン電極層４７５ｂと接する画素電極層４７７が設けられており、薄膜トランジスタ４７０と電気的に接続している。なお、駆動回路用の薄膜トランジスタ４６０の第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂの材料と、画素用の薄膜トランジスタのソース電極層４７５ａ、及びドレイン電極層４７５ｂの材料は同じであるのが好ましい。
ただし、液晶表示装置は、液晶の劣化を防ぐため、交流駆動が行われている。この交流駆動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に反転する。画素電極層に接続するＴＦＴは、一対の電極が交互にソース電極層とドレイン電極層の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの一方の電極をソース電極層と呼び、もう一方の電極をドレイン電極層と呼ぶが、実際には、交流駆動の際に一方の電極が交互にソース電極層とドレイン電極層として機能する。また、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ４７０のゲート電極層４７１の幅を駆動回路の薄膜トランジスタ４６０のゲート電極層４６１の幅よりも狭くしてもよい。また、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ４７０のゲート電極層４７１がソース電極層４７５ａまたはドレイン電極層４７５ｂと重ならないように設計してもよい。
また、画素に配置される薄膜トランジスタ４７０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
また、酸化物半導体膜の成膜以後に、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）が行われる。脱水化または脱水素化のための加熱処理及び徐冷を行った後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４７０の電気特性の向上及び信頼性の向上に繋がる。
なお、酸化物半導体層４７２は、ソース電極層４７５ａ、及びドレイン電極層４７５ｂの下方に形成し、一部重なっている。また、酸化物半導体層４７２は、ゲート電極層４７１と第１のゲート絶縁層４５２ａ及び第２のゲート絶縁層４５２ｂを介して重なっている。画素に配置される薄膜トランジスタ４７０のチャネル形成領域は、酸化物半導体層４７２のうち、ソース電極層４７５ａの側面と、該側面と向かい合うドレイン電極層４７５ｂの側面とで挟まれる領域、即ち、第２のゲート絶縁層４５２ｂと接し、且つゲート電極層４７１と重なる領域である。
また、薄膜トランジスタ４７０は透光性を有する薄膜トランジスタとして高開口率を有する表示装置を実現するためにソース電極層４７５ａ、及びドレイン電極層４７５ｂは、透光性を有する導電膜を用いる。
また、薄膜トランジスタ４７０のゲート電極層４７１も透光性を有する導電膜を用いる。
また、薄膜トランジスタ４７０が配置される画素には、画素電極層４７７、またはその他の電極層（容量電極など）や、その他の配線層（容量配線層など）に可視光に対して透光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂ、チャネル保護層４７６も可視光に対して透光性を有する膜を用いることが好ましい。
本明細書において、透光性を有する膜とは可視光の透過率が７５〜１００％である膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
以下、図２（Ａ）乃至（Ｅ）、及び図３（Ａ）乃至（Ｅ）を用い、同一基板上に薄膜トランジスタ４６０及び薄膜トランジスタ４７０の作製工程を説明する。
まず、絶縁表面を有する基板４５０上に透光性を有する導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層４６１、４７１を形成する。また、画素部にはゲート電極層４６１、４７１と同じ材料、同じ第１のフォトリソグラフィ工程により容量配線を形成する。また、画素部だけでなく駆動回路に容量が必要な場合には、駆動回路にも容量配線（容量配線層ともいう）を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板４５０に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を有する基板４５０にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、基板４５０としてガラス基板を用いる場合は、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、基板４５０としてガラス基板を用いる場合には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を基板４５０として用いても良い。他にも、結晶化ガラスなどを用いることができる。
また、下地膜となる絶縁膜を基板４５０とゲート電極層４６１、４７１の間に設けてもよい。下地膜は、基板４５０からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極層４６１、４７１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層４６１、４７１に用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
次いで、ゲート電極層４６１、４７１上にゲート絶縁層を形成する。
ゲート絶縁層は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
本実施の形態では、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層４５２ａと、膜厚５０ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層４５２ｂの積層のゲート絶縁層とする。第１のゲート絶縁層４５２ａとしては膜厚１００ｎｍの窒化珪素膜または窒化酸化珪素膜を用いる。また、第２のゲート絶縁層４５２ｂとしては、膜厚１００ｎｍの酸化珪素膜を用いる。
次いで、第２のゲート絶縁層４５２ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４８０を形成する（図２（Ａ））。酸化物半導体膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体層を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導体層の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第２のゲート絶縁層４５２ｂの表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
次いで、酸化物半導体膜４８０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぐため、大気に触れることなく徐冷し、酸化物半導体層４８１を得る（図２（Ｂ））。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下或いは減圧下において脱水化または脱水素化のための加熱処理を行う。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。
なお、酸化物半導体膜４８０の第１の加熱処理は、酸化物半導体層を島状に加工した後に行うこともできる。
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。
次いで、酸化物半導体層４８１上に、低抵抗ドレイン領域として用いるための酸化物導電層、及び導電層を形成する。
酸化物導電層の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。低抵抗ドレイン領域の材料としては、酸化物導電材料を用いることができ、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。なお、低抵抗ドレイン領域として用いる酸化物導電材料は、酸化物半導体層４８３よりも抵抗が低く、導電層４８４よりも抵抗が高い材料を適宜選択して用いることができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等がある。
導電層としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、導電層として単層、または２層構造、または４層以上の積層構造としてもよい。
酸化物導電層及び導電層を形成した後、第２のフォトリソグラフィ工程に用いるレジストマスク４８２ａ及び４８２ｂを形成する。なお、レジストマスク４８２ａおよびレジストマスク４８２ｂをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
本実施の形態におけるレジストマスク４８２ａは凹部又は凸部を有するレジストマスクである。換言すると、厚さの異なる複数の領域（ここでは、２つの領域）からなるレジストマスクともいうことができる。レジストマスク４８２ａにおいて、厚い領域をレジストマスク４８２ａの凸部と呼び、薄い領域をレジストマスク４８２ａの凹部と呼ぶこととする。
レジストマスク４８２ａにおいて、後にソース電極層及びドレイン電極層が形成される部分には凸部が形成され、ソース電極層及びドレイン電極層に挟まれ、後のチャネル形成領域となる部分には凹部が形成される。
レジストマスク４８２ａは、多階調マスクを用いることで形成することができる。多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行うものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には２種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスク４８２ａを形成することができる。ただし、これに限定されず、多階調マスクを用いることなくレジストマスク４８２ａを形成してもよい。
次いで、レジストマスク４８２ａ及びレジストマスク４８２ｂを用いて、導電層、低抵抗ドレイン領域、及び酸化物半導体層４８１を選択的かつ同時にエッチングを行い、島状の酸化物半導体層である酸化物半導体層４８３、４８５と、低抵抗ドレイン領域４０６、４０７と、導電層４８４、４８６を形成する（図２（Ｃ））。導電層として、チタン膜、アルミニウム膜及びチタン膜の積層導電膜を用いた場合は、塩素ガスを用いたドライエッチング法でエッチングすることが出来る。
次いで、レジストマスク４８２ａ及び４８２ｂを後退（縮小）させることで、レジストマスク４８７ａ、４８７ｂ及び４８７ｃを形成する。レジストマスクを後退（縮小）させるには、酸素プラズマによるアッシング等を行えばよい。レジストマスクを後退（縮小）させることにより、レジストマスク４８７ａとレジストマスク４８７ｂに挟まれた部分の導電層４８４が露出する。
次いで、レジストマスク４８７ａとレジストマスク４８７ｂに挟まれた部分の導電層４８４及び当該領域と接する低抵抗ドレイン領域４０６を、レジストマスク４８７ａ及びレジストマスク４８７ｂを用いて選択的にエッチングすることにより、ソース電極層４６５ａ及びドレイン電極層４６５ｂ、第１の低抵抗ドレイン領域４０８ａ及び第２の低抵抗ドレイン領域４０８ｂを形成する（図２（Ｄ））。なお、この時、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層４８８となる。
なお、図２（Ｄ）に示すように、レジストマスク４８２ａ、４８２ｂを後退（縮小）させたレジストマスク４８７ａ及びレジストマスク４８７ｂを用いたエッチングにより、酸化物半導体層４８３、４８５の周縁に膜厚の薄い領域が形成される。すなわち、酸化物半導体層４８８の端部は、第１及び第２の低抵抗ドレイン領域４０８ａ、４０８ｂの端部よりも突出し、酸化物半導体層４８９の端部は、低抵抗ドレイン領域４０９の端部よりも突出している。なお、酸化物半導体層４８３の周縁部と、後にチャネル形成領域となる酸化物半導体層４８８の溝部（凹部）とは、同じ膜厚を有している。
次いで、レジストマスク４８７ａ、４８７ｂ、４８７ｃを除去し、第３のフォトリソグラフィ工程によりレジストマスク４９１を形成し、選択的にエッチングを行って画素部の酸化物半導体層４８９上に形成された低抵抗ドレイン領域４０９及び導電層４９０を除去する（図２（Ｅ））。
なお、第３のフォトリソグラフィ工程で酸化物半導体層４８９と重なる低抵抗ドレイン領域４０９及び導電層４９０を選択的に除去するため、エッチングの際に、酸化物半導体層４８９も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。また、レジストマスク４９１をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、レジストマスク４９１を除去し、酸化物半導体層４８８の溝部（凹部）に接し、酸化物半導体層４８９の上面及び側面に接する保護絶縁膜となる酸化物絶縁膜４９２を形成する。
酸化物絶縁膜４９２は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁膜４９２に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、酸化物絶縁膜４９２として膜厚３００ｎｍの酸化珪素膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４９２は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図３（Ａ））。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４８８の溝部、酸化物半導体層４８９の上面及び側面が酸化物絶縁膜４９２と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層４６１と重なるチャネル形成領域４６３は、Ｉ型となり、ソース電極層４６５ａに重なる第１の高抵抗ドレイン領域４６４ａと、ドレイン電極層４６５ｂに重なる第２の高抵抗ドレイン領域４６４ｂとが自己整合的に形成される。また、ゲート電極層４７１と重なる酸化物半導体層４７２は、全体がＩ型となる。
なお、ドレイン電極層４６５ｂ（及びソース電極層４６５ａ）と重畳した酸化物半導体層において第２の高抵抗ドレイン領域４６４ｂ（または第１の高抵抗ドレイン領域４６４ａ）を形成することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、第２の高抵抗ドレイン領域４６４ｂを形成することで、ドレイン電極層から第２の高抵抗ドレイン領域４６４ｂ、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層４６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層４６１とドレイン電極層４６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
また、ドレイン電極層４６５ｂ（及びソース電極層４６５ａ）と重畳した酸化物半導体層において第２の高抵抗ドレイン領域４６４ｂ（または第１の高抵抗ドレイン領域４６４ａ）を形成することにより、駆動回路を形成した際のチャネル形成領域４６３でのリーク電流の低減を図ることができる。
また、ドレイン電極層４６５ｂ（及びソース電極層４６５ａ）と酸化物半導体層との間に第２の低抵抗ドレイン領域４０８ｂ（及び第１の低抵抗ドレイン領域４０８ａ）を有する構成とすることで、ショットキー接合と比べて熱的にも安定動作を有せしめる。第１の低抵抗ドレイン領域４０８ａ及び第２の低抵抗ドレイン領域４０８ｂは、酸化物半導体層よりも抵抗が低く、且つドレイン電極層４６５ｂ（及びソース電極層４６５ａ）よりも抵抗が高いため、酸化物半導体層とドレイン又はソース電極層とのコンタクト抵抗を低減させることができる。
次いで、第４のフォトリソグラフィ工程によりレジストマスク４９３ａ、４９３ｂを形成し、酸化物絶縁膜４９２を選択的にエッチングして画素部の酸化物半導体層４７２のチャネル形成領域上に酸化物絶縁層（チャネル保護層）４７６を形成する（図３（Ｂ））。チャネル保護層４７６を設けることによって、酸化物半導体層４７２のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジスタの信頼性を向上させることができる。なお、本実施の形態のように、ゲート絶縁層４５２ｂとして酸化物絶縁層を用いる場合、酸化物絶縁膜４９２のエッチング工程により、ゲート絶縁層４５２ｂの一部もエッチングされて膜厚が薄くなる（膜減りする）場合がある。ゲート絶縁層４５２ｂとして酸化物絶縁膜４９２よりエッチングレートの小さい窒化絶縁膜を用いる場合は、ゲート絶縁層４５２ｂが一部エッチングされるのを防ぐことができる。
また、脱水化または脱水素化の後、大気に触れることなく連続的にチャネル保護層４７６を形成することもできる。大気に触れさせることなく連続的に処理することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
なお、レジストマスク４９３ａ、４９３ｂをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、画素部の第２のゲート絶縁層４５２ｂ、酸化物半導体層４７２、及びチャネル保護層４７６上に、透光性を有する導電膜を形成した後、第５のフォトリソグラフィ工程によりソース電極層４７５ａ、及びドレイン電極層４７５ｂを形成する（図３（Ｃ））。透光性を有する導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませることが好ましい。
なお、ソース電極層４７５ａ、及びドレイン電極層４７５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる
次いで、酸化物絶縁層４６６、チャネル保護層４７６、ソース電極層４７５ａ、及びドレイン電極層４７５ｂ上に保護絶縁層４５３を形成する（図３（Ｄ））。本実施の形態では、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層４５３の成膜方法として好ましい。保護絶縁層４５３は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。勿論、保護絶縁層４５３は透光性を有する絶縁膜である。
また、保護絶縁層４５３は、保護絶縁層４５３の下方に設ける第１のゲート絶縁層４５２ａまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ−などの不純物が侵入することをブロックする。特に、保護絶縁層４５３と接する第１のゲート絶縁層４５２ａまたは下地となる絶縁膜を窒化珪素膜とすると有効である。即ち、酸化物半導体層の下面、上面、及び側面を囲むように窒化珪素膜を設けると、表示装置の信頼性が向上する。
次いで、保護絶縁層４５３上に平坦化絶縁層４５４を形成する。平坦化絶縁層４５４としては、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層４５４を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
平坦化絶縁層４５４の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）などの方法や、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等の器具を用いることができる。
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層４５４及び保護絶縁層４５３のエッチングによりドレイン電極層４７５ｂに達するコンタクトホール４９４を形成する。また、ここでのエッチングによりゲート電極層４６１、４７１に達するコンタクトホールも形成する。また、ドレイン電極層４７５ｂに達するコンタクトホールを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ系非単結晶膜、即ちＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ系非単結晶膜、即ちＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の亜鉛の組成比（原子％）は、４７原子％以下とし、非単結晶膜中のアルミニウムの組成比（原子％）より大きく、非単結晶膜中のアルミニウムの組成比（原子％）は、非単結晶膜中の窒素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
次に、第７のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層４７７及び導電層４６７を形成する（図３（Ｅ）参照。）。
以上の工程により、７枚のマスクを用いて、同一基板上に薄膜トランジスタ４６０及び薄膜トランジスタ４７０をそれぞれ駆動回路または画素部に作り分けて作製することができる。駆動回路用の薄膜トランジスタ４６０は、第１の高抵抗ドレイン領域４６４ａ、第２の高抵抗ドレイン領域４６４ｂ、及びチャネル形成領域４６３を含む酸化物半導体層を含むチャネルエッチ型薄膜トランジスタであり、画素用の薄膜トランジスタ４７０は、全体がＩ型化した酸化物半導体層４７２を含むチャネル保護型薄膜トランジスタを含むチャネル保護（チャネルストップ）型薄膜トランジスタである。
また、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂを誘電体とし容量配線と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トランジスタ４７０と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し、画素部の周辺に薄膜トランジスタ４６０を有する駆動回路を配置することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
なお、画素電極層４７７は、平坦化絶縁層４５４及び保護絶縁層４５３に形成されたコンタクトホールを介して容量電極と電気的に接続する。なお、容量電極は、ソース電極４７５ａ及びドレイン電極層４７５ｂと同じ材料、同じ工程で形成することができる。
導電層４６７を酸化物半導体層のチャネル形成領域４６３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ４６０のしきい値電圧の変化量を低減することができる。また、導電層４６７は、電位がゲート電極層４６１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４６７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、画素電極層４７７を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置及び半導体装置の作製方法を図４を用いて説明する。具体的には、図１で示した半導体装置において、駆動回路に配置される薄膜トランジスタ及び画素部に配置される薄膜トランジスタの双方が、少なくともチャネル形成領域、第１の高抵抗ドレイン領域及び第２の高抵抗ドレイン領域を有する酸化物半導体層を活性層とする構造である半導体装置に関して説明する。なお、本実施の形態において駆動回路に配置される薄膜トランジスタは、実施の形態１で示した薄膜トランジスタ４６０と同様の構造であり、同様の工程によって作製することが可能である。本実施の形態において実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
絶縁表面を有する基板４５０上に、ゲート電極層４６１、４７１、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂが形成され、駆動回路部においてはチャネル形成領域４６３、第１の高抵抗ドレイン領域４６４ａ、第２の高抵抗ドレイン領域４６４ｂを含む酸化物半導体層、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂ、ソース電極層４６５ａ、ドレイン電極層４６５ｂ、酸化物絶縁層４６６が形成され、画素部においては酸化物半導体層４７２、チャネル保護層４７６が形成されている（図４（Ａ））。酸化物半導体層４７２は高抵抗化されたＩ型である。
なお、駆動回路部に設けられた薄膜トランジスタ４６０の酸化物半導体層、及び酸化物半導体層４７２の周縁には膜厚の薄い領域が形成される。すなわち、薄膜トランジスタ４６０の酸化物半導体層の端部は、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂの端部よりも突出している。なお、薄膜トランジスタ４６０の酸化物半導体層の周縁部と、後にチャネル形成領域となる該酸化物半導体層の溝部（凹部）とは、同じ膜厚を有している。
本実施の形態では、少なくとも酸化物半導体層４７２の一部が露出している状態で、窒素などの不活性ガス雰囲気下、又は減圧下で加熱処理を行う。高抵抗化された（Ｉ型化された）酸化物半導体層４７２の一部が露出している状態で、窒素などの不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、酸化物半導体層４７２において露出している高抵抗化された（Ｉ型化された）領域が低抵抗化して高抵抗ドレイン領域とすることができる。
酸化物半導体層４７２において、高抵抗化された（Ｉ型化された）領域を低抵抗化する加熱処理は、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行えばよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層４７２に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、加熱温度Ｔから、加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等雰囲気下或いは減圧下において脱水化または脱水素化を行う。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
酸化物半導体層４７２に対する窒素などの不活性ガス雰囲気下、又は減圧下での加熱処理によって、酸化物半導体層４７２の露出領域は低抵抗化し、第１の高抵抗ドレイン領域４７４ａ、第２の高抵抗ドレイン領域４７４ｂが形成される。なお、酸化物半導体層４７２においてチャネル保護層４７６によって覆われている領域は高抵抗化された領域のままであり、Ｉ型のチャネル形成領域４７３となる。よって、第１の高抵抗ドレイン領域４７４ａ、第２の高抵抗ドレイン領域４７４ｂ、及びチャネル形成領域４７３を含む酸化物半導体層４９５が形成される（図４（Ｂ）参照。）
次いで、酸化物半導体層４９５及びチャネル保護層４７６上に、透光性を有する導電膜を形成した後、第５のフォトリソグラフィ工程によりソース電極層４７５ａ、及びドレイン電極層４７５ｂを形成する（図４（Ｃ））。
次いで、酸化物絶縁層４６６、ソース電極層４７５ａ、ドレイン電極層４７５ｂ及びチャネル保護層４７６上に保護絶縁層４５３、平坦化絶縁層４５４を積層して形成する。
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層４５４、及び保護絶縁層４５３のエッチングによりドレイン電極層４７５ｂに達するコンタクトホール４９４を形成する（図４（Ｄ））。
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。
次に、第７のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層４７７及び導電層４６７を形成する（図４（Ｅ））。
以上の工程により、７枚のマスクを用いて、同一基板上に薄膜トランジスタ４６０及び薄膜トランジスタ４９８をそれぞれ駆動回路または画素部に作り分けて作製することができる。駆動回路に配置された薄膜トランジスタ４６０は、第１の高抵抗ドレイン領域４６４ａ、第２の高抵抗ドレイン領域４６４ｂ、及びチャネル形成領域４６３を含む酸化物半導体層を含むチャネルエッチ型薄膜トランジスタであり、画素部に配置された薄膜トランジスタ４９８も、第１の高抵抗ドレイン領域４７４ａ、第２の高抵抗ドレイン領域４７４ｂ、及びチャネル形成領域４７３を含む酸化物半導体層４９５を含むチャネル保護型薄膜トランジスタである。よって、薄膜トランジスタ４６０、４９８は、高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
なお、薄膜トランジスタ４６０においてドレイン電極層４６５ｂ（及びソース電極層４６５ａ）と酸化物半導体層との間に第２の低抵抗ドレイン領域４０８ｂ（及び第１の低抵抗ドレイン領域４０８ａ）を有する構成とすることで、ショットキー接合と比べて熱的にも安定動作を有せしめる。第１の低抵抗ドレイン領域４０８ａ及び第２の低抵抗ドレイン領域４０８ｂは、酸化物半導体層よりも抵抗が低く、且つドレイン電極層４６５ｂ（及びソース電極層４６５ａ）よりも抵抗が高いため、酸化物半導体層とドレイン又はソース電極層とのコンタクト抵抗を低減させることができる。
また、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂを誘電体とし容量配線層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トランジスタ４９８と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し、画素部の周辺に薄膜トランジスタ４６０を有する駆動回路を配置することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。
導電層４６７を酸化物半導体層のチャネル形成領域４６３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ４６０のしきい値電圧の変化量を低減することができる。また、導電層４６７は、電位がゲート電極層４６１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４６７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１、２と異なる半導体装置及び半導体装置の作製方法を図５を用いて説明する。具体的には、図１で示した半導体装置において、駆動回路に配置される薄膜トランジスタ及び画素部に配置される薄膜トランジスタの双方が、ゲート電極層と重なるチャネル形成領域の全体がＩ型である酸化物半導体層を活性層とする構造である半導体装置に関して説明する。なお、本実施の形態において実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
図５（Ａ）乃至（Ｃ）に薄膜トランジスタ４９８の作製工程の断面図を示す。まず、実施の形態１に従って、絶縁表面を有する基板４５０上に透光性を有する導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層４６１、４７１を形成する。
次いで、ゲート電極層４６１、４７１上に第１のゲート絶縁層４５２ａと第２のゲート絶縁層４５２ｂの積層を形成する。次いで、第２のゲート絶縁層４５２ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４８０を形成する（図５（Ａ））。なお、ここまでの工程は、実施の形態１と同一であり、図５（Ａ）は図２（Ａ）と対応している。
次いで、不活性ガス雰囲気下または減圧下において、酸化物半導体膜４８０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体膜への水や水素の再混入を防ぎ、酸化物半導体膜を酸素欠乏型として低抵抗化、即ちＮ型化（Ｎ−化など）させる。その後、同じ炉に高純度の酸素ガスまたは高純度のＮ２Ｏガス、または、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガス雰囲気下、またはＮ２Ｏガス雰囲気下、または超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）雰囲気下での加熱処理を行ってもよい。
以上の工程を経ることによって酸化物半導体膜４９６全体を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させる（図５（Ｂ））。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層４９７、４７２に加工する。
なお、不活性ガス雰囲気下または減圧下において、酸化物半導体膜の脱水化または脱水素化を行い、不活性ガス雰囲気下で冷却した後、フォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層４９７、４７２に加工し、その後で２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガス雰囲気下、又はＮ２Ｏガス雰囲気下または超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）雰囲気下での加熱処理を行ってもよい。
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
しかし、高抵抗化された（Ｉ型化された）酸化物半導体層４９７、４７２が露出している状態で、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、高抵抗化された（Ｉ型化された）酸化物半導体層４９７、４７２が低抵抗化して高抵抗ドレイン領域となってしまうため、酸化物半導体層４９７、４７２が露出している状態で行う加熱処理は酸素ガス、Ｎ２Ｏガス雰囲気下、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で行う。
なお、本実施の形態では、酸化物半導体膜の成膜後に、脱水化または脱水素化を行う例を示したが、特に限定されず、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工した後の酸化物半導体膜に行うこともできる。
次いで、実施の形態１における図２（Ｃ）乃至（Ｅ）及び図３（Ａ）乃至（Ｅ）と同様に、周辺駆動回路部においては、酸化物半導体層４９７の一部のみをエッチングして、溝部（凹部）を有する酸化物半導体層４９７を形成し、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂ、導電層であるソース電極層４６５ａ、ドレイン電極層４６５ｂ、酸化物半導体層４９７に接する酸化物絶縁層４６６を形成して、駆動回路用の薄膜トランジスタ４９９を作製する。一方、画素部においては、酸化物半導体層４７２のチャネル形成領域上にチャネル保護層４７６を形成し、透光性を有する導電層であるソース電極層４７５ａ、ドレイン電極層４７５ｂを形成し、画素用の薄膜トランジスタ４７０を作製する。
なお、酸化物半導体層４９７、４７２の周縁には膜厚の薄い領域が形成される。すなわち、酸化物半導体層４８３の端部は、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂの端部よりも突出している。なお、酸化物半導体層４８３の周縁部と、後にチャネル形成領域となる酸化物半導体層４８３の溝部（凹部）とは、同じ膜厚を有している。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。
次いで、薄膜トランジスタ４９９、４７０を覆い、酸化物絶縁層４６６、チャネル保護層４７６及びソース電極層４７５ａ、ドレイン電極層４７５ｂに接して保護絶縁層４５３、及び平坦化絶縁層４５４を積層して形成する。保護絶縁層４５３、及び平坦化絶縁層４５４にドレイン電極層４７５ｂに達するコンタクトホールを形成し、コンタクトホール及び平坦化絶縁層４５４上に透光性を有する導電膜を成膜する。透光性を有する導電膜を選択的にエッチングして薄膜トランジスタ４７０と電気的に接続する画素電極層４７７、及び導電層４６７を形成する（図５（Ｃ））。
以上の工程により、７枚のマスクを用いて、同一基板上に薄膜トランジスタ４９９及び薄膜トランジスタ４７０をそれぞれ駆動回路または画素部に作り分けて作製することができる。駆動回路用の薄膜トランジスタ４９９は、全体がＩ型化した酸化物半導体層４９７を含むチャネルエッチ型薄膜トランジスタであり、画素用の薄膜トランジスタ４７０も、全体がＩ型化した酸化物半導体層４７２を含むチャネル保護型薄膜トランジスタである。
なお、薄膜トランジスタ４９９においてドレイン電極層４６５ｂ（及びソース電極層４６５ａ）と酸化物半導体層との間に第２の低抵抗ドレイン領域４０８ｂ（及び第１の低抵抗ドレイン領域４０８ａ）を有する構成とすることで、ショットキー接合と比べて熱的にも安定動作を有せしめる。第１の低抵抗ドレイン領域４０８ａ及び第２の低抵抗ドレイン領域４０８ｂは、酸化物半導体層よりも抵抗が低く、且つドレイン電極層４６５ｂ（及びソース電極層４６５ａ）よりも抵抗が高いため、酸化物半導体層とドレイン又はソース電極層とのコンタクト抵抗を低減させることができる。
また、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂを誘電体とし容量配線層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トランジスタ４７０と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し、画素部の周辺に薄膜トランジスタ４９９を有する駆動回路を配置することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。
導電層４６７を酸化物半導体層４９７のチャネル形成領域と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ４９９のしきい値電圧の変化量を低減することができる。また、導電層４６７は、電位がゲート電極層４６１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４６７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至３と異なる半導体装置及び半導体装置の作製方法を図６を用いて説明する。具体的には、図１で示した半導体装置において、駆動回路に配置される薄膜トランジスタは、ゲート電極層と重なるチャネル形成領域の全体がＩ型である酸化物半導体層を活性層とし、画素部に配置される薄膜トランジスタは、少なくともチャネル形成領域、第１の高抵抗ドレイン領域及び第２の高抵抗ドレイン領域を有する酸化物半導体層を活性層とする構造である半導体装置に関して説明する。なお、本実施の形態において、実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
図６（Ａ）乃至（Ｄ）に薄膜トランジスタ４９９及び４９８の作製工程の断面図を示す。
まず、実施の形態３に従って、実施の形態３における図５（Ｂ）の工程まで行う。図６（Ａ）は、図５（Ｂ）の工程と同一である。
絶縁表面を有する基板４５０上に、ゲート電極層４６１、４７１、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂが形成され、第２のゲート絶縁層４５２ｂ上に酸化物半導体膜４９６が形成されている（図６（Ａ））。酸化物半導体膜４９６は高抵抗化されたＩ型である。
次いで、酸化物半導体膜４９６をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層４９７、４７２に加工する。
次いで、実施の形態１における図２（Ｃ）乃至（Ｅ）及び図３（Ａ）乃至（Ｅ）と同様に、周辺駆動回路部においては、酸化物半導体層４９７の一部のみをエッチングして、溝部（凹部）を有する酸化物半導体層４９７を形成し、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂ、導電層であるソース電極層４６５ａ、ドレイン電極層４６５ｂ、酸化物半導体層４９７に接する酸化物絶縁層４６６を形成して、駆動回路用の薄膜トランジスタ４９９を作製する。一方、画素部においては、酸化物半導体層４７２のチャネル形成領域上にチャネル保護層４７６を形成する（図６（Ｂ））。
なお、酸化物半導体層４９７、４７２の周縁には膜厚の薄い領域が形成される。すなわち、酸化物半導体層４８３の端部は、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂの端部よりも突出している。なお、酸化物半導体層４８３の周縁部と、後にチャネル形成領域となる酸化物半導体層４８３の溝部（凹部）とは、同じ膜厚を有している。
本実施の形態でも実施の形態２と同様に、少なくとも酸化物半導体層４７２の一部が露出している状態で、窒素などの不活性ガス雰囲気下、又は減圧下で加熱処理を行う。高抵抗化された（Ｉ型化された）酸化物半導体層４７２が露出している状態で、窒素などの不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、酸化物半導体層４７２において露出している高抵抗化された（Ｉ型化された）領域が低抵抗化して高抵抗ドレイン領域とすることができる。
酸化物半導体層４７２において、高抵抗化された（Ｉ型化された）領域を低抵抗化する加熱処理は、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行えばよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層４７２に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、加熱温度Ｔから、加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等）下或いは減圧下において脱水化または脱水素化を行う。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
酸化物半導体層４７２に対する窒素などの不活性ガス雰囲気下、又は減圧下で加熱処理の加熱処理によって、酸化物半導体層４７２の露出領域は低抵抗化し、第１の高抵抗ドレイン領域４７４ａ、第２の高抵抗ドレイン領域４７４ｂが形成される。なお、酸化物半導体層４７２においてチャネル保護層４７６によって覆われている領域は高抵抗化された領域のままであり、Ｉ型のチャネル形成領域４７３となる。よって、第１の高抵抗ドレイン領域４７４ａ、第２の高抵抗ドレイン領域４７４ｂ、及びチャネル形成領域４７３を含む酸化物半導体層４９５が形成される（図６（Ｃ））。
次いで、酸化物半導体層４９５及びチャネル保護層４７６上に、透光性を有する導電膜を形成した後、第５のフォトリソグラフィ工程によりソース電極層４７５ａ、及びドレイン電極層４７５ｂを形成する。
次いで、酸化物絶縁層４６６、ソース電極層４７５ａ、ドレイン電極層４７５ｂ及びチャネル保護層４７６上に保護絶縁層４５３、平坦化絶縁層４５４を積層して形成する。
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層４５４、及び保護絶縁層４５３のエッチングによりドレイン電極層４７５ｂに達するコンタクトホール４９４を形成する。
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。
次に、第７のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層４７７及び導電層４６７を形成する（図６（Ｄ））。
以上の工程により、７枚のマスクを用いて、同一基板上に薄膜トランジスタ４９９及び薄膜トランジスタ４９８をそれぞれ駆動回路または画素部に作り分けて作製することができる。駆動回路用の薄膜トランジスタ４９９は、全体がＩ型化した酸化物半導体層４９７を含むチャネルエッチ型薄膜トランジスタであり、画素用の薄膜トランジスタ４９８は、第１の高抵抗ドレイン領域４７４ａ、第２の高抵抗ドレイン領域４７４ｂ、及びチャネル形成領域４７３を含む酸化物半導体層４７２を含むチャネル保護型薄膜トランジスタである。薄膜トランジスタ４９８は、高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
なお、薄膜トランジスタ４９９においてドレイン電極層４６５ｂ（及びソース電極層４６５ａ）と酸化物半導体層との間に第２の低抵抗ドレイン領域４０８ｂ（及び第１の低抵抗ドレイン領域４０８ａ）を有する構成とすることで、ショットキー接合と比べて熱的にも安定動作を有せしめる。第１の低抵抗ドレイン領域４０８ａ及び第２の低抵抗ドレイン領域４０８ｂは、酸化物半導体層よりも抵抗が低く、且つドレイン電極層４６５ｂ（及びソース電極層４６５ａ）よりも抵抗が高いため、酸化物半導体層とドレイン又はソース電極層とのコンタクト抵抗を低減させることができる。
また、第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂを誘電体とし容量配線層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トランジスタ４９８と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し、画素部の周辺に薄膜トランジスタ４９９を有する駆動回路を配置することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。
導電層４６７を酸化物半導体層４９７のチャネル形成領域と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ４９９のしきい値電圧の変化量を低減することができる。また、導電層４６７は、電位がゲート電極層４６１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４６７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、実施の形態１に示したアクティブマトリクス基板を用いて、アクティブマトリクス型の液晶表示装置を作製する一例を示す。なお、本実施の形態は実施の形態２乃至４で示したアクティブマトリクス基板にも適用することができる。
アクティブマトリクス基板の断面構造の一例を図７（Ａ）に示す。
実施の形態１では、同一基板上に駆動回路の薄膜トランジスタと画素部の薄膜トランジスタを図示したが、本実施の形態では、それら薄膜トランジスタに加え、保持容量、ゲート配線、ソース配線の端子部も図示して説明する。容量、ゲート配線、ソース配線の端子部は、実施の形態１に示す作製工程と同じ工程で形成することができ、フォトマスク枚数の増加や、工程数の増加することなく作製することができる。また、画素部の表示領域となる部分においては、ゲート配線、ソース配線、及び容量配線層は全て透光性を有する導電膜で形成されており、高い開口率を実現している。また、表示領域でない部分のソース配線層は、配線抵抗を低抵抗とするため金属配線を用いることができる。
図７（Ａ）において、薄膜トランジスタ２１０は、駆動回路に設けられるチャネルエッチ型の薄膜トランジスタであり、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、画素部に設けられるチャネル保護型の薄膜トランジスタである。
基板２００上方に形成される薄膜トランジスタ２２０として、本実施の形態では、実施の形態１の薄膜トランジスタ４７０と同じ構造を用いる。
薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成される容量配線層２３０は、誘電体となる第１のゲート絶縁層２０２ａ、第２のゲート絶縁層２０２ｂを介して容量電極２３１と重なり、保持容量を形成する。なお、容量電極２３１は、薄膜トランジスタ２２０のソース電極層またはドレイン電極層と同じ透光性を有する材料、及び同じ工程で形成される。従って、薄膜トランジスタ２２０が透光性を有していることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができる。
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に１０インチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタ２２０及び保持容量の構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有していることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができる。
なお、保持容量は、画素電極層２２７の下方に設けられ、容量電極２３１が画素電極層２２７と電気的に接続される。
本実施の形態では、容量電極２３１、及び容量配線層２３０を用いて保持容量を形成する例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び第１のゲート絶縁層及び第２のゲート絶縁層を介して重ねて保持容量を形成してもよい。
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース配線と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べられて配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
端子部において、ゲート配線と同電位の第１の端子電極は、画素電極層２２７と同じ透光性を有する材料で形成することができる。第１の端子電極は、ゲート配線に達するコンタクトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホールは、薄膜トランジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層２０４、保護絶縁層２０３、酸化物絶縁層２１６、第２のゲート絶縁層２０２ｂ、及び第１のゲート絶縁層２０２ａを選択的にエッチングして形成する。
また、駆動回路の薄膜トランジスタ２１０のゲート電極層は、酸化物半導体層の上方に設けられた導電層２１７と電気的に接続させる構造としてもよい。その場合には、薄膜トランジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層２０４、保護絶縁層２０３、酸化物絶縁層２１６、第２のゲート絶縁層２０２ｂ、及び第１のゲート絶縁層２０２ａを選択的にエッチングしてコンタクトホールを形成する。このコンタクトホールを介して導電層２１７と駆動回路の薄膜トランジスタ２１０のゲート電極層とを電気的に接続する。
また、駆動回路のソース配線２３４ｃと同電位の第２の端子電極２３５は、画素電極層２２７と同じ透光性を有する材料で形成することができる。ソース配線２３４ｃは薄膜トランジスタ２１０のソース電極又ドレイン電極層と同一の工程で作製することができ、ソース配線２３４ｃと基板との間には、酸化物半導体層２３４ａと低抵抗ドレイン領域２３４ｂが積層されている。また、第２の端子電極２３５は、ソース配線２３４ｃに達するコンタクトホールを介してソース配線と電気的に接続される。ソース配線は金属配線であり、薄膜トランジスタ２１０のソース電極層と同じ材料、同じ工程で形成され、同電位である。
また、容量配線層２３０と同電位の第３の端子電極は、画素電極層２２７と同じ透光性を有する材料で形成することができる。また、容量配線層２３０に達するコンタクトホールは、容量電極２３１が画素電極層２２７と電気的に接続するためのコンタクトホールと同じフォトマスク、同じ工程で形成することができる。
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極（対向電極層ともいう）が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。第４の端子電極は、画素電極層２２７と同じ透光性を有する材料で形成することができる。
また、薄膜トランジスタ２２０のソース電極層と薄膜トランジスタ２１０のソース電極層とを電気的に接続する構成は特に限定されず、例えば、薄膜トランジスタ２２０のソース電極層と薄膜トランジスタ２１０のソース電極層を接続する接続電極を画素電極層２２７と同じ工程で形成してもよい。また、表示領域でない部分において、薄膜トランジスタ２２０のソース電極層と薄膜トランジスタ２１０のソース電極層を接触して重ねる構成としてもよい。
なお、駆動回路のゲート配線層２３２の断面構造を図７（Ａ）に示している。本実施の形態は、１０インチ以下の小型の液晶表示パネルの例であるため、駆動回路のゲート配線層２３２は、薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料を用いている。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（またはエッチングガス）に要するコストを低減することができ、結果として製造コストを削減することができる。
また、図７（Ａ）の構造において、平坦化絶縁層２０４として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、図７（Ｂ）に、図７（Ａ）とは一部異なる断面構造を示す。図７（Ｂ）は、図７（Ａ）と平坦化絶縁層２０４が存在しない点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。図７（Ｂ）では、保護絶縁層２０３上に接して画素電極層２２７、導電層２１７、及び第２の端子電極２３５を形成する。
図７（Ｂ）の構造とすると、平坦化絶縁層２０４の工程を省略することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
なお、図８（Ａ）は図７（Ａ）と同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
図８（Ａ）は、駆動回路のゲート配線の一部を金属配線とし、薄膜トランジスタ２１０のゲート電極層と同じ透光性を有する配線と接して形成する例である。なお、金属配線を形成するため、実施の形態１に比べ、フォトマスクの数は増える。
まず、基板２００上に脱水化または脱水素化のための第１の加熱処理に耐えることのできる耐熱性導電性材料膜（膜厚１００ｎｍ以上５００ｎｍ以下）を形成する。
本実施の形態では、膜厚３７０ｎｍのタングステン膜と膜厚５０ｎｍの窒化タンタル膜を形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。
第１のフォトリソグラフィ工程により金属配線を形成し、第１の金属配線層２３６と第２の金属配線層２３７を形成する。タングステン膜及び窒化タンタル膜のエッチングにはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。第１の金属配線層２３６と第２の金属配線層２３７をテーパー形状とすることで上に接して形成する透光性を有する導電膜の成膜不良を低減することができる。
次いで、透光性を有する導電膜を形成した後、第２のフォトリソグラフィ工程によりゲート配線層２３８、薄膜トランジスタ２１０のゲート電極層、薄膜トランジスタ２２０のゲート電極層を形成する。透光性を有する導電膜は、実施の形態１に記載の可視光に対して透光性を有する導電材料を用いる。
なお、透光性を有する導電膜の材料によっては、例えば、ゲート配線層２３８が第１の金属配線層２３６または第２の金属配線層２３７に接する界面で、後の熱処理などによって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第２の金属配線層２３７は第１の金属配線層２３６の酸化を防ぐ窒化金属膜を用いることが好ましい。
次いで、実施の形態１と同じ工程でゲート絶縁層、酸化物半導体層などを形成する。以降の工程は、実施の形態１に従ってアクティブマトリクス基板を作製する。
また、本実施の形態では、平坦化絶縁層２０４を形成した後、フォトマスクを用いて端子部の平坦化絶縁層を選択的に除去する例を示す。端子部においては、平坦化絶縁層が存在しないほうが、ＦＰＣとの良好な接続を行う上で好ましい。
図８（Ａ）では、第２の端子電極２３５は、保護絶縁層２０３上に形成される。また、図８（Ａ）では、第２の金属配線層２３７の一部と重なるゲート配線層２３８を示したが、第１の金属配線層２３６及び第２の金属配線層２３７の全部を覆うゲート配線層としてもよい。即ち、第１の金属配線層２３６及び第２の金属配線層２３７は、ゲート配線層２３８を低抵抗化するための補助配線と呼ぶことができる。
また、端子部において、ゲート配線と同電位の第１の端子電極は、保護絶縁層２０３上に形成され、第２の金属配線層２３７と電気的に接続する。端子部から引き回す配線も金属配線で形成する。
また、表示領域でない部分のゲート配線層、容量配線層は、配線抵抗を低抵抗とするため金属配線、即ち、第１の金属配線層２３６及び第２の金属配線層２３７を補助配線として用いることもできる。
また、図８（Ｂ）に、図８（Ａ）とは一部異なる断面構造を示す。図８（Ｂ）は、図８（Ａ）と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
図８（Ｂ）は、駆動回路の薄膜トランジスタのゲート電極層を金属配線とする例である。駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。
図８（Ｂ）において、駆動回路の薄膜トランジスタ２４０は第１の金属配線層２４２上に第２の金属配線層２４１が積層されたゲート電極層とする。なお、第１の金属配線層２４２は、第１の金属配線層２３６と同じ材料、同じ工程で形成することができる。また、第２の金属配線層２４１は、第２の金属配線層２３７と同じ材料、同じ工程で形成することができる。
また、第１の金属配線層２４２を導電層２１７と電気的に接続する場合、第１の金属配線層２４２の酸化を防ぐための第２の金属配線層２４１が窒化金属膜であることが好ましい。
本実施の形態では、金属配線を一部用いて配線抵抗を低減し、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合であっても表示画像の高精細化を図り、高い開口率を実現することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、保持容量の構成について、実施の形態５と異なる例を図９（Ａ）及び図９（Ｂ）に示す。図９（Ａ）は、図７（Ａ）と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図９（Ａ）では画素に配置される薄膜トランジスタ２２０と保持容量の断面構造を示す。
図９（Ａ）は、誘電体を酸化物絶縁層２１６、保護絶縁層２０３、及び平坦化絶縁層２０４とし、画素電極層２２７と、該画素電極層２２７と重なる容量配線層２５０とで保持容量を形成する例である。容量配線層２５０は、画素に配置される薄膜トランジスタ２２０のソース電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トランジスタ２２０のソース配線層と重ならないようにレイアウトされる。
図９（Ａ）に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全体として透光性を有する。
また、図９（Ｂ）は、図９（Ａ）と異なる保持容量の構成の例である。図９（Ｂ）も、図７（Ａ）と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
図９（Ｂ）は、誘電体を第１のゲート絶縁層２０２ａ及び第２のゲート絶縁層２０２ｂとし、容量配線層２３０と、該容量配線層２３０と重なる、酸化物半導体層２５１と容量電極２３１との積層で保持容量を形成する例である。また、容量電極２３１は酸化物半導体層２５１上に接して積層されており、保持容量の一方の電極として機能する。なお、容量電極２３１は、薄膜トランジスタ２２０のソース電極層またはドレイン電極層と同じ透光性を有する材料、同じ工程で形成する。また、容量配線層２３０は、薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料、同じ工程で形成されるため、薄膜トランジスタ２２０のゲート配線層と重ならないようにレイアウトされる。
また、容量電極２３１は画素電極層２２７と電気的に接続されている。
図９（Ｂ）に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全体として透光性を有する。
図９（Ａ）及び図９（Ｂ）に示す保持容量は、透光性を有しており、ゲート配線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を得ることができ、且つ、高い開口率を実現することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態８）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至４に従って形成する。また、実施の形態１乃至４に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
図１４（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）（スタート信号はスタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
図１４（Ｂ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。
また、実施の形態１乃至４に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１５（Ａ）、図１５（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャネル型ＴＦＴである例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
次に、図１５（Ａ）の信号線駆動回路の動作について、図１５（Ｂ）のタイミングチャートを参照して説明する。図１５（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のために誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないものであることを付記する。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃至４に示す薄膜トランジスタで構成される回路を用いることが可能である。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図１６及び図１７を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１６（Ａ）参照）。図１６（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１６（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
図１６（Ｂ）に図１６（Ａ）で示したパルス出力回路１０＿Ｎの一つを示す。第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１６（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１６（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。なお、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲート電極とも呼ぶ。
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、しきい値電圧の制御を行うことのできる構成が好適である。４端子の薄膜トランジスタのしきい値電圧は、薄膜トランジスタのチャネル形成領域の上下にゲート絶縁膜を介してゲート電極を設け、上方及び／または下方のゲート電極の電位を制御することにより所望の値に制御することができる。
次に、図１６（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１６（Ｃ）で説明する。
図１６（Ｃ）に示すパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している（図１６（Ｄ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。ここで図１６（Ｃ）における各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、４端子の薄膜トランジスタを用いることが好ましい。第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減することができるトランジスタである。そのため、４端子の薄膜トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とすることができる。
図１６（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５１に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。
図１６（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする。
図１７（Ａ）に、図１６（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルス（ＳＰ１）が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソースの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
なお図１６（Ｃ）、図１７（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１７（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図１７（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図１７（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
なお、図１７（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減することが利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３によって供給されるクロック信号ＣＫ３、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給されるクロック信号ＣＫ２は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給されるクロック信号ＣＫ２、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３によって供給されるクロック信号ＣＫ３となるように、結線関係を入れ替えても同様の作用を奏する。この時、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図１７（Ａ）に示すシフトレジスタを図１７（Ｂ）の期間のように、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減され、またノイズを低減することが出来るからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
（実施の形態９）
本発明の一態様によって薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極（画素電極層ともいう）のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１０を用いて説明する。図１０（Ａ１）（Ａ２）は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１０（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１０（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１、保護絶縁層４０２０、絶縁層４０２１が設けられている。また、薄膜トランジスタ４０１０は、チャネル保護層４０４２を有している。
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至４で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジスタ４０１１としては、実施の形態１乃至４で示した薄膜トランジスタ４６０、４９９、画素用の薄膜トランジスタ４０１０としては、薄膜トランジスタ４７０、４９８を組み合わせて用いることができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は比較的狭い温度範囲内で発現するため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラーフィルタ）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
また、薄膜トランジスタ４０１０、４０１１上には保護絶縁層４０２０が形成されている。ここでは、保護絶縁層４０２０として、ＲＦスパッタ法により窒化珪素膜を形成する。なお、保護絶縁層４０２０は、実施の形態１で示した保護絶縁層４５３と同様な材料及び方法で形成してもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、実施の形態１で示した平坦化絶縁層４５４と同様な材料及び方法で形成すればよく、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成としてもよい。保護絶縁層４０２０とゲート絶縁層とに窒化物絶縁膜を用いて、図１０に示すように少なくともアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層４０２０とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）などの方法や、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等の器具を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図１０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図１９は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
図１９は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
半導体装置の一形態として電子ペーパーの例を示す。
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板が必要ない。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至４の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
図１８は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２乃至４で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。
図１８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソース電極層又はドレイン電極層は第１の電極層５８７と、絶縁膜５８３及び絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と、基板５９６上に形成された第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用いたデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１１）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図１２は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲートには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１２と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧よりも大きい。なお、発光素子駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１２に示す画素構成は、これに限定されない。例えば、図１２に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１３を用いて説明する。ここでは、発光素子駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１３（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す画素に配置される薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２乃至４で示す画素に配置される薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１３（Ａ）を用いて説明する。
図１３（Ａ）に、発光素子駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１３（Ａ）では、発光素子７００２の陰極７００３と発光素子駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
また、陰極７００３と隣り合う画素の陰極７００８の間に、それぞれの端部を覆って隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１３（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１３（Ｂ）を用いて説明する。発光素子駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１３（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１３（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１３（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
また、導電膜７０１７と隣り合う画素の導電膜７０１８の間に、それぞれの端部を覆って隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１３（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１３（Ｃ）を用いて説明する。図１３（Ｃ）では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１３（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１３（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
また、導電膜７０２７と隣り合う画素の導電膜７０２８の間に、それぞれの端部を覆って隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１３（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお半導体装置は、図１３に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１１を用いて説明する。図１１（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１１（Ｂ）は、図１１（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至４で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路に配置される薄膜トランジスタ４５０９としては、実施の形態１乃至４で示した薄膜トランジスタ４６０、４９９、画素に配置される薄膜トランジスタ４５１０としては、薄膜トランジスタ４７０、４９８を組み合わせて用いることができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、薄膜トランジスタ４５０９、４５１０上には、絶縁層４５４３が形成されている。ここでは、絶縁層４５４３として、ＲＦスパッタ法により窒化珪素膜を形成する。なお、絶縁層４５４３は実施の形態１で示した保護絶縁層４５３と同様な材料及び方法で形成してもよい。
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の形態１で示した平坦化絶縁層４５４と同様な材料及び方法で形成すればよい。ここでは、絶縁層４５４４としてアクリルを用いる。
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成としてもよい。絶縁層４５４３とゲート絶縁層とに窒化物絶縁膜を用いて、図１１に示すように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層４５４３とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンとビニルアセテートとの共重合体）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図１１の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１２）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２０に示す。
図２０は、電子書籍２７００を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部（図２０では表示部２７０７）に画像を表示することができる。
また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２１（Ａ）は、テレビジョン装置９６００を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２１（Ｂ）は、デジタルフォトフレーム９７００を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２２（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２２（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２２（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図２２（Ｂ）は大型遊技機であるスロットマシン９９００を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
図２３（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２３（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２３（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図２３（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本体を腕に装着するためのバンド部９２０４、腕に対するバンド部９２０４の固定状態を調節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッチや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが起動されるなど、各ファンクションを対応づけることができる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図２３（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指などで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２３（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テレビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図２３（Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。図２３（Ｂ）に示す携帯電話は、小型、且つ、軽量であるため、バッテリー容量が限られており、表示部９２０１に用いる表示装置は低消費電力で駆動できるパネルを用いることが好ましい。
なお、図２３（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定されず、携行できる形状を有しているものであればよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１４）
本実施の形態では、半導体装置の一形態として、実施の形態１乃至４で示す薄膜トランジスタを有する表示装置の例を図２４乃至図３７を用いて説明する。本実施の形態は、表示素子として液晶素子を用いた液晶表示装置の例を図２４乃至図３７を用いて説明する。図２４乃至図３７の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の形態１乃至４で示す薄膜トランジスタを適用することができ、実施の形態１乃至４で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタである。ＴＦＴ６２８はチャネル保護層６０８を、ＴＦＴ６２９はチャネル保護層６１１をそれぞれ有し、酸化物半導体層をチャネル形成領域とする逆スタガ薄膜トランジスタである。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す。ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図２５及び図２６は、それぞれ画素電極及び対向電極を示している。なお、図２５は画素電極が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を図２４に表している。また、図２６は対向電極が形成される基板側の平面図である。以下の説明ではこれらの図を参照して説明する。
図２４は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせられ、液晶が注入された状態を示している。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成され、対向電極層６４０上に突起６４４が形成されている。画素電極層６２４上には配向膜６４８が形成され、同様に対向電極層６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶層６５０が形成されている。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６３０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１乃至４で示す薄膜トランジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第１の容量配線６０４と、ゲート絶縁膜６０６と、配線６１６、６１８と同時に形成した第２の容量配線６１７で構成される。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形成されている。
図２５に基板６００上の平面構造を示す。画素電極層６２４は実施の形態１で示した材料を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御するためのものである。
図２５に示すＴＦＴ６２９とそれに接続する画素電極層６２６及び保持容量部６３１は、それぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することができる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネルの画素（ピクセル）は、画素電極層６２４と画素電極層６２６により構成されている。画素電極層６２４と画素電極層６２６はサブピクセルである。
図２６に対向基板側の平面構造を示す。遮光膜６３２上に対向電極層６４０が形成されている。対向電極層６４０は、画素電極層６２４と同様の材料を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突起６４４が形成されている。
この画素構造の等価回路を図２７に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍には電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図２８乃至図３１を用いて説明する。
図２８と図２９は、ＶＡ型液晶表示パネルの画素構造を示している。図２９は基板６００の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図２８に表している。以下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極層６２４は、絶縁膜６２０及び絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極層６２６は、絶縁膜６２０及び絶縁膜６２２をそれぞれ貫通するコンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１乃至４で示す薄膜トランジスタを適宜用いることができる。また、容量配線６９０が設けられている。なお、ゲート配線６０２、ゲート配線６０３及び容量配線６９０上にはゲート絶縁膜６０６が形成されている。
画素電極層６２４と画素電極層６２６の形状は異なっており、Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図３１に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。また、ＴＦＴ６２８とＴＦＴ６２９は、共に配線６１６と接続している。ゲート配線６０２とゲート配線６０３に異なるゲート信号を与えることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶素子６５１と液晶素子６５２の液晶の配向を精密に制御して視野角を広げることができる。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図３０に対向基板側の平面構造を示す。対向電極層６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。図２８乃至図３１で示す表示パネルの画素構造は、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造となっている。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対して水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によれば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採用する液晶表示装置について説明する。
図３２は、電極層６０７、ＴＦＴ６２８、ＴＦＴ６２８に接続する画素電極層６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には、着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電極層は設けられていない。また、基板６００と対向基板６０１の間に配向膜６４６及び配向膜６４８を介して液晶層６５０が形成されている。
基板６００上には、電極層６０７及び電極層６０７に接続する容量配線６０４、並びにＴＦＴ６２８が形成される。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８としては、実施の形態１乃至５で示した薄膜トランジスタを適用することができる。電極層６０７は、実施の形態１乃至４で示す画素電極層４２７と同様の材料を用いることができる。また、電極層６０７は略画素の形状に区画化した形状で形成する。なお、電極層６０７及び容量配線６０４上にはゲート絶縁膜６０６が形成される。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、画素電極層６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホール６２３において、配線６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の形態１で示した画素電極層４２７と同様の材料を用いて形成する。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成される。なお、保持容量は電極層６０７と画素電極層６２４の間で形成している。
図３３は、画素電極の構成を示す平面図である。図３３に示す切断線Ｏ−Ｐに対応する断面構造を図３２に表している。画素電極層６２４にはスリット６２５が設けられる。スリット６２５は液晶の配向を制御するためのものである。この場合、電界は電極層６０７と画素電極層６２４の間で発生する。電極層６０７と画素電極層６２４の間にはゲート絶縁膜６０６が形成されているが、ゲート絶縁膜６０６の厚さは５０〜２００ｎｍであり、２〜１０μｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方向（水平方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。また、電極層６０７と画素電極層６２４は共に透光性の電極であるので、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図３４と図３５は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３５は平面図であり、図中に示す切断線Ｖ−Ｗに対応する断面構造を図３４に表している。以下の説明ではこの両図を参照して説明する。
図３４は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には、着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電極層は設けられていない。基板６００と対向基板６０１の間に配向膜６４６及び配向膜６４８を介して液晶層６５０が形成されている。
基板６００上には、共通電位線６０９、及びＴＦＴ６２８が形成される。共通電位線６０９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８としては、実施の形態１乃至４で示した薄膜トランジスタを適用することができる。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、画素電極層６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホール６２３において、配線６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の形態１乃至４で示した画素電極と同様の材料を用いて形成する。なお、図３５に示すように、画素電極層６２４は、共通電位線６０９と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素電極層６２４の櫛歯の部分が共通電位線６０９と同時に形成した櫛形の電極と交互に咬み合うように形成される。
画素電極層６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成される。保持容量は共通電位線６０９と容量電極６１５の間にゲート絶縁膜６０６を設け、それにより形成している。容量電極６１５と画素電極層６２４はコンタクトホール６３３を介して接続されている。
次に、ＴＮ型の液晶表示装置の形態について示す。
図３６と図３７は、ＴＮ型の液晶表示装置の画素構造を示している。図３７は平面図であり、図中に示す切断線Ｋ−Ｌに対応する断面構造を図３６に表している。以下の説明ではこの両図を参照して説明する。
画素電極層６２４はコンタクトホール６２３において、配線６１８を介してＴＦＴ６２８と接続している。データ線として機能する配線６１６は、ＴＦＴ６２８と接続している。ＴＦＴ６２８は実施の形態１乃至４に示すＴＦＴのいずれかを適用することができる。
画素電極層６２４は、実施の形態１乃至４で示す画素電極と同様の構成を用いて形成されている。配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ゲート配線６０２及び容量配線６０４上には、ゲート絶縁膜６０６が形成される。保持容量は、容量配線６０４と容量電極６１５の間にゲート絶縁膜６０６を介して形成している。容量電極６１５と画素電極層６２４はコンタクトホール６３３を介して接続されている。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。液晶層６５０は画素電極層６２４と対向電極層６４０の間に配向膜６４８及び配向膜６４６を介して形成されている。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形成されている。
また、着色膜６３６は、基板６００側に形成されていても良い。また、基板６００の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板６０１の対向電極層６４０が形成されている面とは逆の面に、偏光板を貼り合わせておく。
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、開口率が高い液晶表示装置である。
（実施の形態１５）
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁膜で囲む例を図３８に示す。図３８は、酸化物絶縁層４６６の上面形状及び端部の位置が図１と異なる点、ゲート絶縁層の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
駆動回路に配置される薄膜トランジスタ４６０はチャネルエッチ型の薄膜トランジスタであり、絶縁表面を有する基板４５０上に、ゲート電極層４６１、窒化物絶縁膜からなるゲート絶縁層４０２、少なくともチャネル形成領域４６３、第１の高抵抗ドレイン領域４６４ａ、及び第２の高抵抗ドレイン領域４６４ｂを有する酸化物半導体層４６２、第１の低抵抗ドレイン領域４０８ａ、第２の低抵抗ドレイン領域４０８ｂ、ソース電極層４６５ａ、及びドレイン電極層４６５ｂを含む。また、薄膜トランジスタ４６０を覆い、チャネル形成領域４６３に接する酸化物絶縁層４６６が設けられている。
酸化物絶縁層４６６は、画素に配置される薄膜トランジスタ４７０のチャネル保護層４７６をフォトリソグラフィ工程で形成する際に薄膜トランジスタ４６０の外側のゲート絶縁層４０２が露出するように加工する。少なくとも酸化物絶縁層４６６の上面形状は、酸化物半導体層の上面形状よりも広く、薄膜トランジスタ４６０を覆う上面形状とすることが好ましい。
さらに酸化物絶縁層４６６の上面及び側面を覆うように窒化物絶縁膜からなる保護絶縁層４５３を形成する。
薄膜トランジスタ４６０において、第１の低抵抗ドレイン領域４０８ａの下面に接して第１の高抵抗ドレイン領域４６４ａが自己整合的に形成されている。また、第２の低抵抗ドレイン領域４０８ｂの下面に接して第２の高抵抗ドレイン領域４６４ｂが自己整合的に形成されている。また、チャネル形成領域４６３は、酸化物絶縁層４６６と接し、且つ膜厚が第１の高抵抗ドレイン領域４６４ａ及び第２の高抵抗ドレイン領域４６４ｂより薄くなっており、第１の高抵抗ドレイン領域４６４ａ及び第２の高抵抗ドレイン領域４６４ｂよりも高抵抗の領域（Ｉ型領域）とする。
また、チャネル形成領域４６３、第１の高抵抗ドレイン領域４６４ａ、及び第２の高抵抗ドレイン領域４６４ｂの下面に接して窒化物絶縁膜からなるゲート絶縁層４０２が形成されている。
窒化物絶縁膜からなる保護絶縁層４５３は、スパッタ法で得られる窒化珪素膜、酸化窒化珪素膜、窒化アルミニウム膜、酸化窒化アルミニウム膜などの水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いる。
本実施の形態では、窒化物絶縁膜からなる保護絶縁層４５３として、酸化物半導体層の上面、及び側面を囲むようにＲＦスパッタ法を用い、膜厚１００ｎｍの窒化珪素膜を設ける。また、保護絶縁層４５３を窒化物絶縁膜からなるゲート絶縁層４０２と接する構成とする。
図３８に示す構造とすることで、窒化物絶縁膜からなる保護絶縁層４５３の形成後の製造プロセスにおいて、外部からの水分の侵入を防ぐことができる。また、半導体装置、例えば液晶表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの信頼性を向上することができる。
また、薄膜トランジスタ４７０も同様に、窒化物絶縁膜からなる保護絶縁層４５３として、酸化物半導体層４７２の上面、及び側面を囲むようにＲＦスパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を用いる。また、保護絶縁層４５３を窒化物絶縁膜からなるゲート絶縁層４０２と接する構成とする。
また、本実施の形態では一つの薄膜トランジスタを窒化物絶縁膜で囲む構成を示したが特に限定されず、複数の薄膜トランジスタを窒化物絶縁膜で囲む構成としてもよいし、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成としてもよい。少なくともアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層４５３とゲート絶縁層４０２とが接する領域を設ける構成とすればよい。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
４５０ 基板
４５１ ゲート電極層
４５３ 保護絶縁層
４５４ 平坦化絶縁層
４５６ 画素電極層
４６０ 薄膜トランジスタ
４６１ ゲート電極層
４６２ 酸化物半導体層
４６３ チャネル形成領域
４６４ａ 高抵抗ドレイン領域
４６４ｂ 高抵抗ドレイン領域
４６５ａ ソース電極層
４６５ｂ ドレイン電極層
４６６ 酸化物絶縁層
４６７ 導電層
４７０ 薄膜トランジスタ
４７１ ゲート電極層
４７２ 酸化物半導体層
４７３ チャネル形成領域
４７４ａ 高抵抗ドレイン領域
４７４ｂ 高抵抗ドレイン領域
４７５ａ ソース電極層
４７５ｂ ドレイン電極層
４７６ 酸化物絶縁層（チャネル保護層）
４７７ 画素電極層

Claims (8)

  1. 同一基板上に第１の薄膜トランジスタを有する駆動回路と、第２の薄膜トランジスタを有する画素部とを有し、
    前記第１の薄膜トランジスタは、
    前記基板上に設けられた第１のゲート電極層と、
    前記第１のゲート電極層上に設けられたゲート絶縁層と、
    前記ゲート絶縁層上に設けられたチャネル形成領域を有する第１の酸化物半導体層と、
    前記第１の酸化物半導体層上に設けられた第１のソース電極層及び第１のドレイン電極層と、
    前記第１のソース電極層及び前記第１のドレイン電極層上に設けられた第１の酸化物絶縁層とを有し、
    前記第２の薄膜トランジスタは、
    前記基板上に設けられた第２のゲート電極層と、
    前記第２のゲート電極層上に設けられた前記ゲート絶縁層と、
    前記ゲート絶縁層上に設けられた第２の酸化物半導体層と、
    前記第２の酸化物半導体層の一部と接するように設けられた第２の酸化物絶縁層と、
    前記第２の酸化物半導体層上に設けられた第２のソース電極層及び第２のドレイン電極層と、を有し、
    前記第１の酸化物絶縁層は、前記第１の薄膜トランジスタのチャネル形成領域と接しており、
    前記第２の薄膜トランジスタの前記第２のゲート電極層、前記ゲート絶縁層、前記第２の酸化物半導体層、前記第２の酸化物絶縁層、前記第２のソース電極層、及び前記第２のドレイン電極層は透光性を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の薄膜トランジスタの第１の酸化物半導体層と、前記第１のソース電極層及び前記第１のドレイン電極層との間には、低抵抗ドレイン領域を有し、
    前記低抵抗ドレイン領域は、前記第２の薄膜トランジスタの第２のソース電極層、第２のドレイン電極層と同じ材料であることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第１の薄膜トランジスタの第１の酸化物半導体層と、前記第１のソース電極層及び前記第１のドレイン電極層との間には、低抵抗ドレイン領域を有し、
    前記第１の酸化物半導体層の端部は、前記低抵抗ドレイン領域の端面よりも突出し、前記第１の薄膜トランジスタのチャネル形成領域の膜厚と同じ厚さであることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第２の酸化物半導体層は、前記第２のソース電極層及び前記第２のドレイン電極層と重なる高抵抗ドレイン領域を有し、
    前記高抵抗ドレイン領域は、前記第２の薄膜トランジスタのチャネル形成領域よりも低抵抗であることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第１のソース電極層及び前記第１のドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜からなることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一において、
    前記第２のソース電極層及び前記第２のドレイン電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛であることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか一において、
    前記同一基板上に容量部を有し、
    前記容量部は、容量配線及び前記容量配線と重なる容量電極を有し、
    前記容量配線及び前記容量電極は透光性を有することを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一において、
    前記第１の薄膜トランジスタのチャネル形成領域上に前記第１の酸化物絶縁層を介して導電層を有することを特徴とする半導体装置。
JP2010159299A 2009-07-17 2010-07-14 半導体装置 Active JP4932020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010159299A JP4932020B2 (ja) 2009-07-17 2010-07-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009169597 2009-07-17
JP2009169597 2009-07-17
JP2010159299A JP4932020B2 (ja) 2009-07-17 2010-07-14 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012029544A Division JP2012138590A (ja) 2009-07-17 2012-02-14 半導体装置の作製方法
JP2012029531A Division JP2012134520A (ja) 2009-07-17 2012-02-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2011040730A JP2011040730A (ja) 2011-02-24
JP2011040730A5 JP2011040730A5 (ja) 2012-02-02
JP4932020B2 true JP4932020B2 (ja) 2012-05-16

Family

ID=43449285

Family Applications (14)

Application Number Title Priority Date Filing Date
JP2010159299A Active JP4932020B2 (ja) 2009-07-17 2010-07-14 半導体装置
JP2012029531A Withdrawn JP2012134520A (ja) 2009-07-17 2012-02-14 半導体装置
JP2012029544A Withdrawn JP2012138590A (ja) 2009-07-17 2012-02-14 半導体装置の作製方法
JP2015024824A Active JP6017601B2 (ja) 2009-07-17 2015-02-11 表示装置の作製方法
JP2016189449A Active JP6378728B2 (ja) 2009-07-17 2016-09-28 半導体装置の作製方法
JP2018140811A Active JP6666392B2 (ja) 2009-07-17 2018-07-27 表示装置
JP2019131984A Active JP6586542B1 (ja) 2009-07-17 2019-07-17 表示装置
JP2019163543A Active JP6619907B1 (ja) 2009-07-17 2019-09-09 表示装置
JP2019206886A Withdrawn JP2020038992A (ja) 2009-07-17 2019-11-15 表示装置
JP2020027052A Active JP6943997B2 (ja) 2009-07-17 2020-02-20 表示装置
JP2021146594A Active JP7150958B2 (ja) 2009-07-17 2021-09-09 半導体装置の作製方法
JP2022154786A Active JP7408748B2 (ja) 2009-07-17 2022-09-28 半導体装置の作製方法
JP2023214393A Active JP7656687B2 (ja) 2009-07-17 2023-12-20 表示装置
JP2025048102A Active JP7815512B2 (ja) 2009-07-17 2025-03-24 半導体装置

Family Applications After (13)

Application Number Title Priority Date Filing Date
JP2012029531A Withdrawn JP2012134520A (ja) 2009-07-17 2012-02-14 半導体装置
JP2012029544A Withdrawn JP2012138590A (ja) 2009-07-17 2012-02-14 半導体装置の作製方法
JP2015024824A Active JP6017601B2 (ja) 2009-07-17 2015-02-11 表示装置の作製方法
JP2016189449A Active JP6378728B2 (ja) 2009-07-17 2016-09-28 半導体装置の作製方法
JP2018140811A Active JP6666392B2 (ja) 2009-07-17 2018-07-27 表示装置
JP2019131984A Active JP6586542B1 (ja) 2009-07-17 2019-07-17 表示装置
JP2019163543A Active JP6619907B1 (ja) 2009-07-17 2019-09-09 表示装置
JP2019206886A Withdrawn JP2020038992A (ja) 2009-07-17 2019-11-15 表示装置
JP2020027052A Active JP6943997B2 (ja) 2009-07-17 2020-02-20 表示装置
JP2021146594A Active JP7150958B2 (ja) 2009-07-17 2021-09-09 半導体装置の作製方法
JP2022154786A Active JP7408748B2 (ja) 2009-07-17 2022-09-28 半導体装置の作製方法
JP2023214393A Active JP7656687B2 (ja) 2009-07-17 2023-12-20 表示装置
JP2025048102A Active JP7815512B2 (ja) 2009-07-17 2025-03-24 半導体装置

Country Status (5)

Country Link
US (1) US8378343B2 (ja)
JP (14) JP4932020B2 (ja)
KR (1) KR101739154B1 (ja)
TW (1) TWI566377B (ja)
WO (1) WO2011007675A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2077854B1 (en) * 2006-11-04 2013-01-23 Anygen Co., Ltd. Omega conotoxins
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101907366B1 (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN112242173B (zh) 2009-10-09 2024-08-20 株式会社半导体能源研究所 半导体器件
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN102598284B (zh) * 2009-11-06 2015-04-15 株式会社半导体能源研究所 半导体器件
WO2011055668A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102614462B1 (ko) 2009-11-27 2023-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20130214279A1 (en) * 2010-04-30 2013-08-22 Jun Nishimura Circuit board and display device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
TWI500161B (zh) * 2011-06-02 2015-09-11 友達光電股份有限公司 混合式薄膜電晶體及其製造方法以及顯示面板
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102705677B1 (ko) 2012-07-20 2024-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
JP2014041344A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
ITVI20120243A1 (it) 2012-09-27 2014-03-28 Marianna Benetti Generatore termoelettrico perfezionato
CN103077943B (zh) * 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2014085971A1 (zh) * 2012-12-04 2014-06-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR102207563B1 (ko) * 2013-10-29 2021-01-27 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI595296B (zh) 2014-09-23 2017-08-11 元太科技工業股份有限公司 顯示器
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
CN107408579B (zh) 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
WO2018047067A1 (en) * 2016-09-12 2018-03-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2018065861A1 (ja) 2016-10-07 2018-04-12 株式会社半導体エネルギー研究所 ガラス基板の洗浄方法、半導体装置の作製方法、及びガラス基板
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
TWI643168B (zh) * 2017-10-27 2018-12-01 鴻海精密工業股份有限公司 顯示器設備及應用該顯示器設備的門板顯示系統
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
CN113108245A (zh) * 2020-01-09 2021-07-13 致伸科技股份有限公司 光源模块及其电子装置
CN111312726B (zh) * 2020-02-26 2023-07-21 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置
CN114256272B (zh) * 2020-09-25 2025-05-13 京东方科技集团股份有限公司 背板
CN114256271B (zh) * 2020-09-25 2025-05-30 京东方科技集团股份有限公司 背板
JP7623864B2 (ja) 2021-03-22 2025-01-29 武漢天馬微電子有限公司 薄膜トランジスタ基板
CN113744641B (zh) * 2021-08-19 2023-04-18 惠州华星光电显示有限公司 一种显示装置
CN117878060B (zh) * 2024-03-11 2024-05-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6760119B1 (en) * 1999-05-25 2004-07-06 Silverbrook Research Pty Ltd Relay device
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4963140B2 (ja) * 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2002033481A (ja) * 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
WO2002063693A1 (en) * 2001-02-08 2002-08-15 Hitachi, Ltd. Carbon nanotube electronic device and electron source
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
CN102945857B (zh) * 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
KR101133766B1 (ko) * 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP4753373B2 (ja) * 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR101050767B1 (ko) * 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP2007142324A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 薄膜トランジスタおよび画像表示装置
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101226974B1 (ko) 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2008165029A (ja) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
WO2008105347A1 (en) * 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8173487B2 (en) * 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101365411B1 (ko) 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
JPWO2009028453A1 (ja) * 2007-08-31 2010-12-02 コニカミノルタホールディングス株式会社 薄膜トランジスタ
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
CN101533120B (zh) * 2008-03-14 2011-07-27 旭丽电子(广州)有限公司 一种显示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI474408B (zh) * 2008-12-26 2015-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102096109B1 (ko) * 2009-07-03 2020-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기

Also Published As

Publication number Publication date
JP6586542B1 (ja) 2019-10-02
KR20120044977A (ko) 2012-05-08
JP6378728B2 (ja) 2018-08-22
JP2019220715A (ja) 2019-12-26
JP2022186718A (ja) 2022-12-15
JP2020102636A (ja) 2020-07-02
JP7656687B2 (ja) 2025-04-03
TW201123421A (en) 2011-07-01
JP2019208046A (ja) 2019-12-05
JP7150958B2 (ja) 2022-10-11
JP7408748B2 (ja) 2024-01-05
JP6666392B2 (ja) 2020-03-13
JP2017017335A (ja) 2017-01-19
JP2020038992A (ja) 2020-03-12
JP2011040730A (ja) 2011-02-24
JP2015133499A (ja) 2015-07-23
JP7815512B2 (ja) 2026-02-17
JP6943997B2 (ja) 2021-10-06
JP2024036322A (ja) 2024-03-15
JP6619907B1 (ja) 2019-12-11
JP2022008355A (ja) 2022-01-13
JP2012134520A (ja) 2012-07-12
WO2011007675A1 (en) 2011-01-20
KR101739154B1 (ko) 2017-05-23
JP2018182339A (ja) 2018-11-15
TWI566377B (zh) 2017-01-11
JP6017601B2 (ja) 2016-11-02
US8378343B2 (en) 2013-02-19
US20110012106A1 (en) 2011-01-20
JP2012138590A (ja) 2012-07-19
JP2025089424A (ja) 2025-06-12

Similar Documents

Publication Publication Date Title
JP7815512B2 (ja) 半導体装置
JP6386623B2 (ja) 半導体装置の作製方法及び液晶表示装置の作製方法
JP5455825B2 (ja) 半導体装置及び液晶表示装置
JP5657295B2 (ja) 半導体装置
JP5138740B2 (ja) 半導体装置の作製方法
JP5721361B2 (ja) 半導体装置の作製方法
JP5145381B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111208

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20111219

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4932020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250