KR960005602A - 저소비전력으로 안정하게 저전원전압하에서 동작하는 반도체기억장치 - Google Patents

저소비전력으로 안정하게 저전원전압하에서 동작하는 반도체기억장치 Download PDF

Info

Publication number
KR960005602A
KR960005602A KR1019950021040A KR19950021040A KR960005602A KR 960005602 A KR960005602 A KR 960005602A KR 1019950021040 A KR1019950021040 A KR 1019950021040A KR 19950021040 A KR19950021040 A KR 19950021040A KR 960005602 A KR960005602 A KR 960005602A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
internal power
node
supply voltage
Prior art date
Application number
KR1019950021040A
Other languages
English (en)
Other versions
KR100216033B1 (ko
Inventor
키요히로 후루타니
Original Assignee
기다오까 다까시
미쓰비시 뎅키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅키 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960005602A publication Critical patent/KR960005602A/ko
Application granted granted Critical
Publication of KR100216033B1 publication Critical patent/KR100216033B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

저소비 전력으로 안정하게 동작하는 반도체 기억장치를 제공한다.
이 반도체 기억장치는 내부 전원전압을 강압하여 제1 및 제2의 내부 전원전압을 생성하는 내부 전원전압 발생회로(4)와 외부 전원전압에서 차지펌프 동작에 의해 고전압을 생성하는 Vpp발생회로(5) 및 외부 전원전압에서 차지펌프 동작에 의해 부전압을 발생하는 Vpp발생회로(3)를 구비한다.
제1의 내부 전원전압은 제어회로(7) 및 센스앰프 구동신호 발생회로(6)에 제공된다.
제2의 내부 전원전압은 비트선 이퀄라이즈/프라차지 신호를 발생하는 회로(9)에 제공된다.
제1의 내부 전원전압이 작게되어도 Vpp발생회로(5) 및 Vpp발생회로(3)는 외부 전원전압에서 소정의 전압을 발생하기 때문에 효율적으로 또한 안정하게 소정의 내부 고전압 및 부전압을 생성한다.
또, 비트선 이퀄라이즈/프라차지 신호는 제1의 내부 전원전압 보다도 전압레벨이 높고 고속으로 비트선의 이퀄라이즈/프라차지를 행하는 것이 된다.
그 결과 저전력 소비로 안정되게 동작하는 반도체 메모리 장치가 공급된다.

Description

저소비전력으로 안정하게 저 전원전압하에서 동작하는 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 차지펌프동작을 이용하는 내부전압발생회로의 구성을 나타내는 도면,
제2도는 본 발명에 따른 내부전압발생회로의 구체적 구성을 나타내는 도면,
제4도는 제3도에 나타난 펌프구동신호발생회로의 초단의 인버터 구성을 나타내는 도면,
제11도는 본 발명에 따른 중간전압발생회로의 구성을 나타내는 도면.

Claims (22)

  1. 외부에서 제공되는 외부 전원전압을 강압하여 내부 전원전압을 생성하는 내부 전원회로와, 차지펌프 동작에 의해 상기 외부 전원전압에서 상기 내부 전원전압과 전압레벨이 다른 소정의 전압레벨의 내부 전압을 발생하는 내부 전압 발생수단을 구비하는 반도체 기억장치.
  2. 외부에서 제공되는 외부 전원전압을 강압하여 내부 전원전압을 생성하는 내부 전원전압 발생수단과, 상기 외부 전원전압에서 상기 제1의 내부 전원전압 보다도 높은 제2의 내부 전원전압을 생성하는 제2의 내부 전원전압 발생수단과, 행 및 열의 매트릭스 상으로 배열되는 복수의 메모리셀과, 각 상기 열에 대응하여 배치되어, 각각에 대응의 열의 메모리셀이 접속되는 복수의 비트선쌍과, 각 상기 비트선쌍에 대응하여 설치되어, 이퀼라이즈 지시신호에 응답하여 대응의 비트선쌍의 각 비트선의 전위를 소정 전위로 설정하기 위한 복수의 이퀼라이이즈/프리차지 소자와, 각 상기 비트선쌍에 대응하여 설치되어, 센스앰프 활성화 신호에 응답하여 대응의 비트선쌍의 전위를 차동적으로 증폭하는 복수의 센서앰프와, 스탠바이 지시신호에 응답하여 상기 제2의 내부 전원전압 레벨의 상기 이퀼라이즈 지시 신호를 발생하여 상기 복수의 이퀼라이즈/프리차지 소자에 전달하는 이퀼라이즈 지시신호 발생수단과, 상기 스탠바이 지시신호의 비활성화에 응답하여 소정의 타이밍으로 상기 제1의 내부전원전압 레벨의 상기 센스앰프 활성화 신호를 발생하여 상기 복수의 센스앰프에 제공하는 센스앰프 활성화신호 발생수단을 구비하는 반도체 기억장치.
  3. 제2항에 있어서, 각 상기 행에 대응하여 배치되어 각각에 대응의 행의 메모리셀이 접속되는 복수의 워드선과, 어드레스 신호에 따라 상기 복수의 워드선 중 어드레스 지정된 행에 대응하는 워드선상에 상기 제2의 전원전압 레벨의 워드선 구동신호를 전달하는 워드선 디코더를 더 구비하는 반도체 기억장치.
  4. 외부에서 제공되는 외부 전원전압을 강압하여 내부 전원전압을 생성하여 내부 전원선상에 출력하는 스탠바이 내부 전원전압 발생수단과, 스탠바이 지시신호의 비활성화에 응답하여 활성화 되어 상기 외부 전원전압을 강압하여 상기 내부 전원전압을 발생하여 상기 내부 전원선 상에 출력하는 활성화 내부 전원전압 발생수단과를 구비하고, 상기 활성화 내부 전원선에서 접지선에 흐르는 전류의 경로를 차단하는 수단을 포함하는 내부 전원전압 발생회로.
  5. 제4항에 있어서, 상기 활성화 내부 전원전압 발생수단은, 상기 내부 전원선에 결합되어 상기 내부 전원전압의 레벨을 저하시켜 출력하는 레벨변환 수단과, 상기 레벨변환 수단의 출력하는 전압의 소정의 기준전압과를 비교하고, 해당 비교결과를 표시하는 신호를 출력하는 비교수단과, 상기 비교수단의 출력에 응답하여 상기 내부 전원선에 상기 외부 전원전압 노드에서 전류를 공급하는 드라이브 소자를 포함하고, 상기 차단수단은 상기 레벨변환 수단을 통하여 상기 접지선에 흐르는 전류를 차단하는 내부 전원전압 발생회로.
  6. 제4항 또는 제5항에 있어서, 상기 스탠바이 내부 전원전압 발생수단을 상기 스탠바이 지시신호에 응답하여 간헐적으로 동작상태로 하는 수단을 더 포함하는 내부 전원전압 발생회로.
  7. 외부 전원노드에 제공되는 외부 전원전압을 강압하여 내부 전원선 상에 내부 전원전압을 발생하는 내부전원전압 발생회로에 있어서, 상기 내부 전원선상의 전압과 기준전압을 비교하는 비교수단과, 상기 비교수단의 출력을 버퍼처리하는 버퍼수단과, 상기 비교수단의 출력에 응답하여 상기 외부 전원노드에서 상기 내부 전원선상에 전류를 공급하는 제1의 드라이브 소자와, 상기 버퍼수단의 출력에 응답하여 상기 외부 전원노드에서 상기 내부 전원선에 전류를 공급하는 제2의 드라이브 소자를 구비하는 내부 전원선에 전류를 공급하는 제2의 드라이브 소자를 구비하는 내부 전원전압 발생회로.
  8. 외부 전원노드에 제공되는 외부 전원전압을 강압하여 내부 전원선 상에 내부 전원전압을 발생하는 내부전원전압 발생회로에 있어서, 상기 내부 전원선상의 전압을 저하시켜 전달하는 전압 저하수단과, 상기 전압저하수단에서 제공된 전압과 기준전압과를 비교하는 비교수단과, 상기 비교수단의 출력을 버퍼처리하는 버퍼수단과, 상기 비교수단의 출력에 응답하여 상기 외부 전원노드에서 상기 내부 전원선에 전류를 공급하는 제1의 드라이브 소자와, 상기 버퍼수단의 출력에 응답하여 상기 외부 전원노드에서 상기 내부 전원선에 전류를 공급하는 제2의 드라이브 소자를 구비하는 내부 전원전압 발생회로.
  9. 외부 전원노드에 제공되는 외부 전원전압을 강압하여 내부 전원선 상에 내부 전원전압을 발생하는 내부전원전압 발생회로에 있어서, 제1의 기준전압과 상기 내부 전원선 상의 내부 전원전압을 비교하는 제1의 비교수단과, 상기 제1의 비교수단의 출력에 응답하여 상기 외부 전원노드에서 상기 내부 전원선에 전류를 공급하는 제1의 드라이브 소자와, 스탠바이 모드지시 신호의 비활성화시 활성화 되어, 상기 내부 전원선 상의 내부 전원 전압의 레벨을 저하시켜서 출력하는 레벨변환 수단과, 상기 제1의 기준전압 보다도 낮은 제2의 기준전압과, 상기 레벨변환 수단의 출력을 비교하는 제2의 비교수단과, 상기 제2의 비교수단의 출력에 응답하여 상기 외부 전원노드에서 상기 내부 전원선에 전류를 공급하는 제2의 드라이브 소자를 구비하는 내부 전원전압 발생회로.
  10. 외부에서 제공되는 외부 전원전압을 강압하여 내부 전원선 상에 내부 전원전압을 발생수단과, 상기 내부전원전압을 동작 전원전압으로 동작하고, 상기 내부 전원전압과 전압레벨의 달리하는 소정의 전압레벨의 내부 전압을 발생하는 내부 전압발생 수단을 구비하고, 상기 내부 전압 발생수단은 해당 발생한 내부 전압이 상기 소정의 전압레벨에 달하였을 때 내부 전압발생 동작을 정지시키는 정지수단을 포함하고, 상기 내부 전원전압 발생수단은 상기 내부 전원전압을 상기 소정의 전압레벨의 기준전압과 비교하고 해당 비교결과에 따라 상기 외부 전원전압 인가노드에서 상기 내부 전원전압의 출력노드에 전류를 공급하여 내부 전원전압을 조정하는 수단과, 상기 정지수단에 응답하여 상기 내부전압 발생수단의 동작시 상기 조정수단이 조정동작을 고속화 하기 위한 수단을 포함하는 전압발생회로.
  11. 외부 전원전압과, 상기 외부 전원전압을 강압하여 얻게되는 내부 전원전압과, 상기 내부 전원전압 보다도 높은 내부 고전압과, 부전압과, 접지전압에 따라 상기 내부 전원전압과 상기 접지전압과의 사이의 중간접압을 발생하는 회로에 있어서, 내부 전원전압 노드와 접지전압 노드와의 사이에 접속되어 상기 내부 전원전압과 상기 접지전압과의 사이의 제1의 전압과 상기 제1의 전압보다도 높은 제2의 전압을 생성하는 전압발생 수단과, 내부 고전압 노드와 상기 제1의 전압노드와의 사이에 접속되어 상기 내부 고전압과 상기 제1의 전압과의 사이의 레벨의 제1의 제어전압을 생성하는 수단과, 상기 제2의 전압노드와 부전압 노드와의 사이에 접속되어 상기 제2의 전압과 상기 부전압과의 사이의 제2의 제어전압을 생성하는 수단과, 상기 내부 전원전압 노드와 출력노드와의 사이에 접속되어 상기 제1의 제어전압에 응답하여 상기 내부 전원전압 노드에서 상기 출력노드에 전류를 공급하는 제1도전형의 스위칭 소자와, 상기 출력노드와 상기 접지전압 노드의 사이에 접속되어, 상기 제2의 제어전압에 응답하여 상기 출력노드에서 상기 접지전압 노드에 전류를 방전하는 제2도전형의 스위칭 소자를 구비하는 중간 전압 발생회로.
  12. 외부 전원전압과 상기 외부 전원전압을 강압하여 생성되는 내부 전원전압과 상기 내부전원전압 보다도 높은 내부 고전압과 일정한 레벨의 부전압과 접지전압과를 내부 전압으로서 가지는 반도체 기억장치에 있어서, 상기 내부 전원전압과 상기 접지전압과의 사이의 중간전압을 발생하기 위한 중간접압 발생회로에 있어서, 상기 내부 전원전압과 상기 접지전압과의 차를 소정의 비로 분압하여 제1의 전압 및 상기 제1의 전압보다도 높은 제2의 전압을 생성하는 분압수단과, 상기 내부 고전압을 받는 노드와 상기 제1의 제어전압을 받는 노드와의 사이에 접속되어 상기 제1의 전압을 소정치 레벨 시프트하여 상기 제1의 전압보다도 높은 제1의 제어전압을 생성하는 제1의 제어수단과, 상기 제2의 전압이 전달되는 노드와 상기 부전압이 전달되는 노드와의 사이에 접속되어 상기 제2의 전압을 소정치 레벨 시프트하여 상기 제2의 전압보다도 낮은 제2의 제어전압을 생성하는 제2의 제어수단과, 상기 외부 전원전압이 전달되는 노드와 출력노드와의 사이에 설치되어 상기 제1의 제어전압에 응답하여 상기 외부 전원전압 전달노드에서 상기 출력노드에 전류를 공급하는 n채널 절연 게이트형 전계효과 트랜지스터와, 상기 출력노드와 상기 접지전압이 인가되는 노드와의 사이에 설치되어 상기 제2의 제어전압에 응답하여 상기 출력노드에서 상기 접지전압 전달노드에 전류를 방전하는 p채널 절연 게이트형 전계효과 트랜지스터를 구비하는 중간전압 발생회로.
  13. 일정한 전류를 발생하는 정전류원과, 서로 달리하는 계수 β를 가지고 또한 서로 직렬로 접속되는 제1 및 제2의 절연 게이트형 전계효과 트랜지스터를 포함하고 상기 정전류원이 발생한 전류를 전압으로 변환하는 전압변환 수단을 구비하고 상기 계수 β는 절연게이트형 전계효과 트랜지스터에 고유의 정수인 기준전압 발생회로.
  14. 외부 전원노드에 인가되는 내부 전원전압을 강압하여 내부 전원선상에 내부 전원전압을 발생하는 내부 전원전압 발생회로에 있어서, 상기 내부 전원전압에 상당하는 전압과 기준전압을 비교하는 차동증폭회로와, 상기 차동증폭회로의 출력을 버퍼처리하는 버퍼회로와, 상기 버퍼회로의 출력에 응답하여 상기 외부 전원노드에서 상기 내부 전원선에 전류를 공급하는 드라이브 소자와, 상기 버퍼회로의 출력의 진폭을 일정치에 제한하는 제한수단과를 구비하는 내부 전원전압 발생회로.
  15. 외부 전원전압과 상기 외부전원전압을 강압하여 생성하는 내부 전원전압을 가지는 반도체 기억장치에서, 상기 내부 전원전압과 접지 전위와의 사이의 중간전압을 발생하기 위한 중간전압 발생회로에 있어서, 상기 외부 전원전압을 받는 외부 전원노드에 드레인이 접속되어 상기 중간전압을 발생하는 출력노드에 소스가 접속되는 제1의 트랜지스터 소자와, 상기 출력노드에 접속되는 드레인과, 상기 접지전위를 받도록 접속되는 소스와를 가지는 제2의 트랜지스터 소자를 구비하는 중간전압 발생회로.
  16. 기준전위 출력노드와 전류원과의 사이에 직렬로 접속되는 복수의 절연게이트형 전계효과 트랜지스터를 포함하는 기준전위 발생회로에 있어서, 상기 복수의 절연 게이트형 전계효과 트랜지스터중 적어도 2개의 절연게이트형 전계효과 트랜지스터의 채널폭과 채널장의 비가 서로 다른 기준전위 발생회로.
  17. 출력노드에 소정의 내부 전압을 발생하는 내부 전압 발생회로에 있어서, 상기 출력노드에 접속되는 한편 도통단자와 다른편 도통단자와 제어전극 노드를 가지는 정류 트랜지스터와, 상기 정류 트랜지스터의 제어전극노드에 결합되는 제1의 펌프 캐패시터와, 상기 전류 트랜지스터의 다른편 도통단자에 결합되는 제2의 펌프 캐패시터와, 상기 제1의 캐패시터가 상기 제2의 펌프 캐패시터 보다도 큰 진폭을 가지는 신호로 구동되도록 상기 제1 및 제2의 펌프 캐패시터를 구동하는 구동수단을 구비하는 내부 전압 발생회로.
  18. 클록신호에 응답하여 출력노드에 소정의 레벨의 전압을 발생하는 내부 전압발생회로에 있어서, 전원전위를 받는 드레인과, 상기 출력노드에 접속되는 소스와를 가지는 p채널 절연 게이트형 전계효과 트랜지스터와, 상기 출력노드에 상기 소정의 레벨의 전압을 발생하기 위한 제1의 캐패시터와, 상기 p채널 절연게이트형 전계효과 트랜지스터의 백게이트 결합되는 제2의 캐패시터와, 상기 클록신호에 응답하여 상기 제1 및 제2의 캐패시터를 동상으로 구동하는 드라이브 수단을 구비하는 내부 전압 발생회로.
  19. 클록신호에 응답하여 출력노드에 고전압을 발생하는 내부 고전압 발생회로에 있어서, 상기 출력노드에 접속되는 한편 도통단자를 가지는 p채널 절연 게이형 전계효과 트랜지스터와, 상기 p채널 절연게이트형 전계효과 트랜지스터의 다른편 도통단자와 결합되는 제1의 캐패시터와, 상기 p채널 절연게이트형 전계효과 트랜지스터의 백게이트 결합되는 제2의 캐패시터와, 상기 클록신호에 응답하여 상기 제1 및 제2의 캐패시터를 동상으로 구동하는 드라이브 수단을 구비하는 내부 고전압 발생회로.
  20. 클록신호에 응답하여 출력노드에 소정의 고전압을 발생하는 내부 고전압 발생회로에 있어서, 상기 출력노드에 접속되는 한편 도통단자를 가지는 p채널 절연 게이형 전계효과 트랜지스터와, 상기 p채널 절연게이트형 전계효과 트랜지스터의 다른편 도통단자와 결합되는 캐패시터와, 상기 클록신호에 응답하여 상기 캐패시터를 구동하는 드라이브 수단과, 상기 클록신호에 응답하여 상기 캐패시터가 상기 p채널 절연게이트형 전계효과 트랜지스터의 다른편 도통단자의 전위를 상승시킬 때 상기 p채널 절연게이트형 전계효과 트랜지스터의 게이트의 전위를 접지전위 보다도 높은 소정 전압 레벨에 크램프하는 클램프 수단을 구비하는 내부 고전압 발생회로.
  21. 클록신호에 응답하여 내부 노드를 소정 전압레벨에 프리차지 하는 프리차지 회로와, 상기 내부노드에 백게이트, 소스 및 드레인이 함께 접속되는 MOS 캐패시터와, 클록신호에 응답하여 상기 MOS 캐패시터의 게이트 전극노드에 드라이브 신호를 인가하는 드라이브 수단을 구비하는 내부 고전압 발생회로.
  22. 제1의 기준전위를 받도록 접속되는 제1의 도통단자와, 제1의 노드에 접속되는 게이트 전극노드와를 가지는 제1도전형의 제1의 절연 게이트형 전계효과 트랜지스터와, 상기 제1의 노드에 접속되는 한편 도통단자와, 제2의 노드에 접속되는 게이트 전극노드를 가지는 제2도전형의 제2의 절연게이트형 전계효과 트랜지스터와, 한쪽 단자에 상기 제1의 기준전위를 받는 저항소자와, 그의 한쪽 도통단자가 상기 저항소자의 다른편 단에 접속되어 그의 게이트 전극노드가 상기 제1의 노드에 결합되어 기타편 도통단자가 상기 제2의 노드에 접속되어 또한 상기 제1의 절연게이트형 전계효과 트랜지스터 보다도 짧은 채널장을 가지는 제1도전형의 제3의 절연게이트형 전계효과 트랜지스터와, 그의 한쪽 도통단자 및 게이트 전극노드가 상기 제2의 노드에 접속되어 다른쪽 도통단자가 상기 제1의 기준전위 보다도 낮은 제2의 기준전위에 접속되는 제1도전형의 제4의 절연게이트형 전계효과 트랜지스터를 구비하는 정전류 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950021040A 1994-07-18 1995-07-18 저소비전력으로 안정되게 낮은 전원전압하에서 동작하는 반도체기억장치 KR100216033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-165614 1994-07-18
JP16561494A JP3510335B2 (ja) 1994-07-18 1994-07-18 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路

Publications (2)

Publication Number Publication Date
KR960005602A true KR960005602A (ko) 1996-02-23
KR100216033B1 KR100216033B1 (ko) 1999-08-16

Family

ID=15815716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021040A KR100216033B1 (ko) 1994-07-18 1995-07-18 저소비전력으로 안정되게 낮은 전원전압하에서 동작하는 반도체기억장치

Country Status (3)

Country Link
US (2) US5673232A (ko)
JP (1) JP3510335B2 (ko)
KR (1) KR100216033B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427204B1 (ko) * 1999-09-20 2004-04-17 가부시끼가이샤 도시바 반도체 장치
KR100480555B1 (ko) * 1997-06-17 2005-06-13 삼성전자주식회사 반도체메모리장치의승압전압클램프회로및승압전압클램프방법
KR100681880B1 (ko) * 2006-02-21 2007-02-15 주식회사 하이닉스반도체 고전압 발생회로
KR100948569B1 (ko) * 1999-05-12 2010-03-19 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3273440B2 (ja) * 1994-10-19 2002-04-08 マイクロン・テクノロジー・インコーポレーテッド 部分的に良好なメモリ集積回路から使用可能な部分を得るための効率的な方法
JP3199987B2 (ja) * 1995-08-31 2001-08-20 株式会社東芝 半導体集積回路装置およびその動作検証方法
JP2730530B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体集積回路及びその駆動方法
JPH09321214A (ja) * 1996-05-30 1997-12-12 Mitsubishi Electric Corp 半導体装置
JP3519547B2 (ja) * 1996-06-24 2004-04-19 株式会社東芝 中間電圧発生回路及びこれを有する不揮発性半導体メモリ
KR100190049B1 (ko) * 1996-06-25 1999-06-01 윤종용 어레이회로 제어용 내부전압을 이용한 승압전원발생장치
US5946257A (en) 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
EP0822601B1 (en) 1996-07-30 2006-05-24 STMicroelectronics S.r.l. MOS capacitor with wide voltage and frequency operating ranges
US5828095A (en) * 1996-08-08 1998-10-27 Micron Technology, Inc. Charge pump
JP3680462B2 (ja) * 1996-12-13 2005-08-10 富士通株式会社 半導体装置
US7023729B2 (en) 1997-01-31 2006-04-04 Renesas Technology Corp. Microcomputer and microprocessor having flash memory operable from single external power supply
JP2956645B2 (ja) * 1997-04-07 1999-10-04 日本電気株式会社 半導体装置
KR100273210B1 (ko) * 1997-04-22 2000-12-15 김영환 데이터 입출력 감지형 기판전압 발생회로
KR100481825B1 (ko) * 1997-05-09 2005-09-13 삼성전자주식회사 워드라인전압발생회로를갖는반도체메모리장치
JPH11144465A (ja) * 1997-11-10 1999-05-28 Texas Instr Japan Ltd 半導体記憶装置
KR19990073643A (ko) * 1998-03-02 1999-10-05 김영환 전원 제어회로
KR100305648B1 (ko) * 1998-05-27 2001-11-30 박종섭 고속동작용디램
US6069519A (en) * 1998-06-10 2000-05-30 Integrated Silicon Solution Inc. Leakage improved charge pump for nonvolatile memory device
JP2000112547A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 基板電圧発生回路および半導体集積回路装置
JP2000322138A (ja) * 1999-05-11 2000-11-24 Fuji Electric Co Ltd シリーズレギュレータ
US6140805A (en) * 1999-05-18 2000-10-31 Kabushiki Kaisha Toshiba Source follower NMOS voltage regulator with PMOS switching element
JP3237654B2 (ja) 1999-05-19 2001-12-10 日本電気株式会社 半導体装置
KR100350768B1 (ko) * 1999-12-30 2002-08-28 주식회사 하이닉스반도체 내부 전원전압 발생장치
KR100355227B1 (ko) * 2000-01-06 2002-10-11 삼성전자 주식회사 데이터 수신기
JP4697997B2 (ja) * 2000-04-13 2011-06-08 エルピーダメモリ株式会社 内部電圧発生回路
US6327194B1 (en) * 2000-04-25 2001-12-04 Advanced Micro Devices, Inc. Precise reference wordline loading compensation for a high density flash memory device
JP3718106B2 (ja) * 2000-05-22 2005-11-16 松下電器産業株式会社 半導体集積回路
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
JP2002093195A (ja) * 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体記憶装置および半導体記憶装置のテスト方法
JP2002133869A (ja) 2000-10-30 2002-05-10 Mitsubishi Electric Corp 半導体記憶装置
KR100391152B1 (ko) * 2000-11-23 2003-07-12 삼성전자주식회사 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
US6466497B1 (en) * 2001-04-17 2002-10-15 Sun Microsystems, Inc. Secondary precharge mechanism for high speed multi-ported register files
JP3874247B2 (ja) * 2001-12-25 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
US6906591B2 (en) * 2002-11-29 2005-06-14 Sigmatel, Inc. Amplifier having MOS capacitor compensation
US6781912B2 (en) * 2002-12-31 2004-08-24 Intel Corporation Providing protection against transistor junction breakdowns from supply voltage
KR100911872B1 (ko) * 2003-04-29 2009-08-11 주식회사 하이닉스반도체 비트 라인 센스 앰프
KR100562654B1 (ko) * 2004-04-20 2006-03-20 주식회사 하이닉스반도체 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
KR100529386B1 (ko) 2004-04-27 2005-11-17 주식회사 하이닉스반도체 래치-업 방지용 클램프를 구비한 반도체 메모리 소자
KR100623598B1 (ko) * 2004-12-28 2006-09-14 주식회사 하이닉스반도체 내부 전원전압 발생장치를 구비하는 반도체메모리소자
KR100754328B1 (ko) * 2005-02-15 2007-08-31 삼성전자주식회사 내부전원전압 발생회로 및 이를 포함하는 반도체 메모리 장치
US7499307B2 (en) * 2005-06-24 2009-03-03 Mosys, Inc. Scalable embedded DRAM array
KR100818703B1 (ko) * 2005-06-29 2008-04-01 주식회사 하이닉스반도체 전압 펌핑장치
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US7355905B2 (en) 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
KR100720221B1 (ko) 2005-11-25 2007-05-21 주식회사 하이닉스반도체 전압 발생기
EP2062110A1 (en) * 2006-06-26 2009-05-27 Nxp B.V. A constant voltage generating device
KR100799103B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 반도체 소자
KR100776762B1 (ko) 2006-08-11 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치
KR100813546B1 (ko) 2006-10-12 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 의존형 전압 감지 회로
KR100880835B1 (ko) * 2007-01-03 2009-02-02 주식회사 하이닉스반도체 메모리장치의 음전압 공급장치.
JP2009211052A (ja) * 2008-02-06 2009-09-17 Canon Inc 表示パネルの駆動回路および表示装置
KR100930409B1 (ko) * 2008-03-11 2009-12-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로
JP5056573B2 (ja) * 2008-05-09 2012-10-24 富士通株式会社 設計支援プログラム、設計支援装置、および設計支援方法
JP5325628B2 (ja) * 2009-03-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路
JP5460093B2 (ja) * 2009-03-26 2014-04-02 ラピスセミコンダクタ株式会社 半導体メモリの内部電源制御回路及び半導体装置
US8363489B2 (en) * 2009-12-30 2013-01-29 Hynix Semiconductor Inc. Semiconductor device having bit line equalization using low voltage and a method thereof
US8619489B2 (en) * 2010-04-30 2013-12-31 Stmicroelectronics S.R.L. Driving circuit for memory device
KR101792737B1 (ko) 2011-12-21 2017-11-03 에스케이하이닉스 주식회사 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치
US8792293B2 (en) * 2012-10-26 2014-07-29 Lsi Corporation Single-ended sense amplifier for solid-state memories
JP6781301B1 (ja) * 2019-06-17 2020-11-04 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762292B2 (ja) * 1989-03-20 1998-06-04 株式会社日立製作所 半導体記憶装置
JPH04130766A (ja) * 1990-09-21 1992-05-01 Nec Ic Microcomput Syst Ltd 半導体メモリ回路
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480555B1 (ko) * 1997-06-17 2005-06-13 삼성전자주식회사 반도체메모리장치의승압전압클램프회로및승압전압클램프방법
KR100948569B1 (ko) * 1999-05-12 2010-03-19 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치
US8482083B2 (en) 1999-05-12 2013-07-09 Renesas Electronics Corporation Semiconductor integrated circuit device including SRAM memory cells having two P-channel MOS transistors and four N-channel MOS transistors and with four wiring layers serving as their gate electrodes
US9286968B2 (en) 1999-05-12 2016-03-15 Renesas Electronics Corporation Semiconductor integrated circuit device including SRAM cell array and a wiring layer for supplying voltage to well regions of SRAM cells provided on a region exterior of SRAM cell array
US9449678B2 (en) 1999-05-12 2016-09-20 Renesas Electronics Corporation Semiconductor integrated circuit device
US9646678B2 (en) 1999-05-12 2017-05-09 Renesas Electronics Corporation Semiconductor integrated circuit device
KR100427204B1 (ko) * 1999-09-20 2004-04-17 가부시끼가이샤 도시바 반도체 장치
KR100681880B1 (ko) * 2006-02-21 2007-02-15 주식회사 하이닉스반도체 고전압 발생회로

Also Published As

Publication number Publication date
USRE36932E (en) 2000-10-31
JPH0831171A (ja) 1996-02-02
US5673232A (en) 1997-09-30
KR100216033B1 (ko) 1999-08-16
JP3510335B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
KR960005602A (ko) 저소비전력으로 안정하게 저전원전압하에서 동작하는 반도체기억장치
KR910005599B1 (ko) 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR920013456A (ko) 반도체 기억장치
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR970012728A (ko) 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR860000659A (ko) M0s 스태틱형 ram
KR890010909A (ko) 반도체 메모리 회로
US3937983A (en) Mos buffer circuit
KR960027258A (ko) 차동 증폭 회로, cmos 인버터, 펄스폭 변조용 복조 회로 및 샘플링 회로
KR20040034162A (ko) 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치
KR970012752A (ko) 반도체 집적회로
KR100266901B1 (ko) 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치
KR940008227A (ko) 개량된 증폭기 회로와 그것을 사용하는 반도체 기억장치
KR0173934B1 (ko) 내부전원전압 공급장치
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR960002797A (ko) 반도체 메모리장치의 비트라인 감지증폭기
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR950020704A (ko) 반도체 메모리 장치
KR970063248A (ko) 반도체메모리, 디바이스, 신호의 증폭방법, 패스 트랜지스터를 제어하기 위한 방법 및 장치
KR100303782B1 (ko) 두개의 공급전위를 사용하여 메모리소자의 셀 플레이트 라인을구동하기 위한 장치
US6337823B1 (en) Random access memory device capable of minimizing sensing noise
KR960002330B1 (ko) 프리차지 전압 발생회로
KR930011433A (ko) 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090508

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee