JP2009211052A - 表示パネルの駆動回路および表示装置 - Google Patents

Abstract

【課題】簡易な構成で、複数の駆動手段を適正なタイミングで制御することのできる、表示パネルの駆動回路および画像表示装置を提供する。
【解決手段】配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、前記配線の電位を第１の電位に向けて遷移させる第１の駆動手段と、前記配線の電位を前記第１の電位に保つ第２の駆動手段と、前記第２の駆動手段を制御する制御信号を、前記第１の駆動手段の出力に応じて出力する制御回路と、を備える。
【選択図】図１

Description

本発明は、表示パネルの駆動回路および表示装置に関する。

電子線表示装置、プラズマ表示装置、有機ＥＬ表示装置などの平面型表示装置が知られている。この種の表示装置は、多数の表示素子がマトリクス状に配列された表示パネル（マトリクスパネル）と、表示素子を駆動するための駆動回路と、を備えている。

特開２００４−４４２９号公報（特許文献１）には、マトリクスパネルの駆動回路が開示されている。この駆動回路は、配線に所定の電圧を印加するための駆動手段として、オン抵抗の異なる複数のＭＯＳＦＥＴを用いる。複数のＭＯＳＦＥＴを順次にオンすることにより、信号の波形暴れを抑制している。

従来は、ロジック回路から出力される制御信号によって、各ＭＯＳＦＥＴのオン／オフを個別に制御していた。しかし、この構成では、オン期間が少しずつずれるように、各ＭＯＳＦＥＴのオン／オフのタイミングを適正に制御するのが困難であった。また、ＭＯＳＦＥＴごとにレベルシフタが必要であり、回路の複雑化と大型化を招いていた。
特開２００４−４４２９号公報

本発明の目的は、簡易な構成で、複数の駆動手段を適正なタイミングで制御することのできる、表示パネルの駆動回路および表示装置を提供することである。

本発明の第一態様は、
配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、
前記配線の電位を第１の電位に向けて遷移させる第１の駆動手段と、
前記配線の電位を前記第１の電位に保つ第２の駆動手段と、
前記第２の駆動手段を制御する制御信号を、前記第１の駆動手段の出力に応じて出力する制御回路と、を備えることを特徴とする表示パネルの駆動回路である。

本発明の第二態様は、
前記駆動回路と、
前記駆動回路によって駆動される表示パネルと、を備えることを特徴とする表示装置である。

本発明によれば、簡易な構成で、複数の駆動手段を適正なタイミングで制御することのできる、表示パネルの駆動回路および表示装置を提供できる。

以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。

本発明は、多数の表示素子がマトリクス状に配列された表示パネル（マトリクスパネル
）を有する画像表示装置に好ましく適用できる。この種の画像表示装置としては、電子線表示装置、プラズマ表示装置、有機ＥＬ表示装置などがある。電子線表示装置では、表示素子として、ＦＥ型電子放出素子、ＭＩＭ型電子放出素子、表面伝導型放出素子などの冷陰極素子が好ましく用いられる。

＜第１実施形態＞
（画像表示装置の構成）
図４Ａ及び図４Ｂは、画像表示装置の構成を示す図であり、図４Ａは平面図、図４Ｂは断面図である。画像表示装置は、マトリクスパネル（表示パネル）１、制御部４、走査駆動部５、変調駆動部６を備えている。走査駆動部５と変調駆動部６はそれぞれＩＣ（集積回路）で構成されている。マトリクスパネル１は、複数の電子放出素子３Ａ（「電子源」ともいう）が配置されたリアプレート１Ａと、蛍光体３Ｃが配置されたフェースプレート３Ｂとを備える。ここでは電子放出素子３Ａとして、表面伝導型放出素子が用いられている。リアプレート１Ａ上の電子放出素子は、走査配線２と変調配線３によってマトリクス駆動される。各走査配線２は、フレキシブルプリント配線板（ＦＰＣ）等を介して走査駆動部５の出力端子に接続される。また各変調配線３は、ＦＰＣ等を介して変調駆動部６の出力端子に接続される。

制御部４が走査駆動部５と変調駆動部６を制御し、走査配線２と変調配線３の間にたとえば数十ボルトの駆動電圧を印加することにより、電子放出素子３Ａから電子が放出される。フェースプレート３Ｂには、数ｋＶから数十ｋＶの高圧が印加されている。電子放出素子３Ａから放出された電子は、フェースプレート３Ｂに引き寄せられ、蛍光体３Ｃに衝突する。これにより発光が得られる。このときの明るさは、所定期間中に蛍光体３Ｃに衝突する電子の量により決まる。したがって、駆動電圧の値、もしくは、印加期間、またはその両方により、明るさを制御することが可能である。これにより階調表示が可能となる。

この実施形態では、走査配線２に印加する走査信号および変調配線３に印加する変調信号の電圧を制御部４が制御することにより、さまざまな映像の表示を行う。また、上述したように、蛍光体３Ｃの発光により得られる明るさは、電子放出素子の駆動電圧（走査信号と変調信号の電位差）によって決まる。したがって、正確な輝度特性を得るために、電子放出素子３Ａの駆動電圧の安定化、すなわち、駆動電圧の波形暴れ（オーバーシュート、アンダーシュート、リンギングなど）の防止が重要となる。

（駆動部）
走査駆動部５は、一または複数の走査配線２を選択するための駆動回路である。走査駆動部５は、選択する走査配線２には選択電位を印加し、それ以外の走査配線２には非選択電位を印加する。選択する走査配線２を順次切り替えることによって、垂直方向の走査が実現される。この走査駆動部５は、集積回路によって構成されている。一つの集積回路で全ての走査配線の走査を行う構成にすると、集積回路から各走査配線までの経路長の差が大きくなってしまう。この問題を解決するために、本実施形態では、複数（４つ）の集積回路を用いて走査駆動部５を構成している。

変調駆動部６は、入力画像信号に基づき変調された変調信号を、各変調配線３に印加する駆動回路である。変調信号は、単一または複数の定電圧電源の出力から生成される。変調駆動部６も複数の集積回路（ここでは５個の集積回路）によって構成される。

（変調信号）
図９を参照して、変調信号について説明する。２０７は、Ｎラインの走査配線に印加される走査信号の波形を示し、２０８は、Ｎ＋１ラインの走査配線に印加される走査信号の
波形を示す。選択されるラインには、所定の期間（たとえば一水平走査期間）、マイナス十数Ｖ〜数十Ｖの選択電位が印加される。２０９は、ある変調配線に印加される変調信号の波形を示している。変調駆動部６は、走査配線に選択電位が印加されている期間（ローの期間）に、変調信号を出力する。この実施形態では、プラス数十Ｖのパルス幅変調波形の変調信号が用いられる。通常、表面伝導型放出素子を用いた画像表示装置においては、パルス幅が広いほど、輝度の積分値が大きくなり、明るくなる。したがって、図９の例では、Ｎラインの表示素子よりも、Ｎ＋１ラインの表示素子のほうが、輝度が大きくなる。

（走査駆動部）
次に、走査駆動部５の構成および動作について具体的に説明する。図２は、走査駆動部５のブロック図である。図２に示すように、走査駆動部５は、シフトレジスタ部７とバッファスイッチ８とを有する。

シフトレジスタ部７は、選択するラインを決定し、制御信号を生成・出力するロジック回路である。シフトレジスタ部７は、不図示のＤフリップフロップにより構成されるシフトレジスタと、シフトレジスタの出力・シフトクロック・シフトデータの出力の論理演算を行う論理素子と、から構成される。

バッファスイッチ８は、シフトレジスタ部７から出力されるシフトデータ（制御信号）を、走査配線の駆動に必要な電圧・電流レベルに変換し出力する機能をもつ回路である。

上述したように、走査駆動部５には、電子放出素子３Ａに正確な電圧を印加するために、駆動電圧の波形暴れ（オーバーシュート、アンダーシュートなど）を抑制することが要求される。この点について説明する。

バッファスイッチの最も簡単な構成は、図７のＰチャネル電界効果トランジスタ（以下「ＰｃｈＭＯＳＦＥＴ」という）１６とＮチャネル電界効果トランジスタ（以下「ＮｃｈＭＯＳＦＥＴ」という）１７とで走査配線の電位を切り替える構成である。図７中、ＰｃｈＭＯＳＦＥＴ１６は、非選択電位Ｖ２用のスイッチであり、ＮｃｈＭＯＳＦＥＴ１７は、選択電位Ｖ１用のスイッチである。１８Ａ、１８Ｂはレベルシフタである。しかしながら、図８に示すように、レベルシフトしたｎラインシフトデータ１０１によってＭＯＳＦＥＴ１６、１７を制御すると、走査配線の駆動波形（Ａ）１０４にオーバーシュートおよびアンダーシュートが発生する。

そこで従来、図７のように、ドライブ能力の高いスイッチ（ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７）と、ドライブ能力の低いスイッチ（ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３）とを組み合わせる構成が採られている。走査配線の電位をＶ１またはＶ２に向けて遷移させる期間はドライブ能力の低いスイッチが用いられ、電位がＶ１またはＶ２に達するとドライブ能力の高いスイッチに切り替えられる。

このときの制御信号について図９を用いて説明する。

シフトレジスタ部で生成されたＮライン非選択ＳＴＲＯＮＧ＿ＳＷ信号２０２Ａは、図７のレベルシフタ１８Ａによりレベルシフトされ、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６をオフする。また、Ｎライン選択ＷＥＡＫ＿ＳＷ信号２０１は、レベルシフタ１１によりレベルシフトされ、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３をオンする。これにより、Ｎライン駆動波形（Ｂ）２０７を非選択電位Ｖ２から選択電位Ｖ１まで下げる。次に、Ｎライン選択ＳＴＲＯＮＧ＿ＳＷ信号２０２がレベルシフタ１８Ｂでレベルシフトされ、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７を駆動し、Ｎライン駆動波形（Ｂ）２０７を選択
電位Ｖ１に保持する。次にＮライン非選択ＷＥＡＫ＿ＳＷ信号２０３がレベルシフタ１０でレベルシフトされ、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２をオンすることにより、Ｎライン駆動波形（Ｂ）２０７を非選択電位Ｖ２に戻す。このようなスルーレート制御によって、波形暴れを抑えながら、選択電位と非選択電位を切り替えることが可能となる。

ところで、たとえば非選択電位＝１０Ｖ、選択電位＝−１５Ｖとすると、非選択電位の駆動手段であるＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６およびＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２の制御には、たとえば５〜１０Ｖのゲート電圧が必要となる、一方、選択電位の駆動手段であるＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７およびＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３の制御には、たとえば−１０〜−１５Ｖのゲート電圧が必要となる。通常、シフトレジスタなどのロジック回路は低電圧のロジック電圧（たとえば３．３Ｖ）を用いている。したがって、シフトレジスタの出力を各ＭＯＳＦＥＴの制御信号（ゲート駆動信号）として利用するには、ゲートを駆動できる電圧へレベルシフトする必要がある。そこで従来は、図７に示すように、複数のＭＯＳＦＥＴ１６，１７，１２，１３のそれぞれにレベルシフタ１８Ａ，１８Ｂ，１０，１１を用意していた。

レベルシフタは、電圧−電流変換回路、電流−電圧変換回路を用いて実現することができる。しかしながら、既に述べたとおり、ゲート電圧は十数Ｖ〜数十Ｖ或いはマイナス十数Ｖ〜数十Ｖの電圧であるため、レベルシフタで用いる回路は高耐圧ＭＯＳである必要がある。高耐圧ＭＯＳの場合、ＣＭＯＳに比較し、チップ面積が大きくなる。また、このレベルシフタは出力チャンネル数分必要となる。それゆえ、波形暴れを抑えるために図７のようにＭＯＳＦＥＴの数を増やすと、それに伴いレベルシフタの数が増え、ＩＣのチップ面積が大きくなってしまっていた。このような問題を解決すべく、本実施形態では、図１に示す構成のバッファスイッチ８を採用する。

（バッファスイッチ）
図１は、バッファスイッチ８の回路構成を示している。このバッファスイッチ８は、選択電位Ｖ１用の駆動手段として、並列に接続された、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３（第１の駆動手段）とＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７（第２の駆動手段）とを備えている。ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３は、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７よりもドライブ能力が低い（たとえばオン抵抗の大きい）スイッチであり、走査配線の電位を選択電位Ｖ１（第１の電位）に向けて遷移させるために用いられる。ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７は、走査配線の電位を選択電位Ｖ１に保つためのスイッチである。

また、バッファスイッチ８は、非選択電位Ｖ２用の駆動手段として、並列に接続された、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２（第３の駆動手段）とＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６（第４の駆動手段）とを備えている。ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２は、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６よりもドライブ能力が低いスイッチであり、走査配線の電位を非選択電位Ｖ２（第２の電位）に向けて遷移させるために用いられる。ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６は、走査配線の電位を非選択電位Ｖ２に保つためのスイッチである。

ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２およびＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３のゲートには、それぞれ、レベルシフタ１０、１１が接続されている。レベルシフタ１０、１１は、シフトレジスタ部７（第２の制御回路）から出力される制御信号の電圧レベルを上昇させるための回路である。つまり、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２およびＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３は、レベルシフト後の制御信号によって制御される。

一方、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６およびＳＴＲＯＮＧ駆動ＮｃｈＭＯＳ
ＦＥＴ１７のゲートには、それぞれ、Ｐｃｈ用セルフスイッチ１４、Ｎｃｈ用セルフスイッチ１５（制御回路）が接続されている。Ｐｃｈ用セルフスイッチ１４は、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６を制御する制御信号を、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２の出力１８に応じて出力する回路である。また、Ｎｃｈ用セルフスイッチ１５は、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７制御する制御信号を、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３の出力１８に応じて出力する回路である。つまり、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６およびＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７は、シフトレジスタ部（ロジック回路）からの出力ではなく、バッファスイッチ内に設けられたセルフスイッチの出力で制御されるのである。

（セルフスイッチの構成）
図３は、セルフスイッチの回路構成を示している。セルフスイッチは、オペアンプからなる電圧比較器４３と、ＡＮＤゲート回路４４とから構成される。Ｐｃｈ用セルフスイッチ１４とＮｃｈ用セルフスイッチ１５の基本構成は同一である。

電圧比較器４３の入力４０は、ＷＥＡＫ駆動ＭＯＳＦＥＴの出力１８（図１参照）に接続され、入力４１は、基準電位（ＲＥＦ）に接続される。非選択電位Ｖ２側のＰｃｈ用セルフスイッチ１４では、非選択電位Ｖ２より低い電位（たとえばＶ２−１ボルト）に基準電位ＲＥＦが設定される。また、選択電位Ｖ１側のＮｃｈ用セルフスイッチ１５では、選択電位Ｖ１より高い電位（たとえばＶ１＋１ボルト）に基準電位ＲＥＦが設定される。

ＶＣとＶＥは電圧比較器４３の電源端子である。電圧比較器４３は、選択電位Ｖ１または非選択電位Ｖ２と同程度の入出力電圧を扱うため、それに応じた電源電圧を必要とする。本実施形態では、ＶＣをＧＮＤへ、ＶＥを選択電位Ｖ１−数Ｖ（たとえばＶ１−５ボルト）の電源へ接続した。このように、セルフスイッチには、シフトレジスタ部に供給される電源電圧（たとえば、数十ミリボルト以上３．３ボルト以下）よりも高い電源電圧（たとえば、５ボルト以上数十ボルト以下）が供給される。

ＡＮＤゲート回路４４の入力は、電圧比較器４３の出力と、ＷＥＡＫ駆動ＭＯＳＦＥＴのゲート（レベルシフタの出力）と、に接続されている。またＡＮＤゲート回路４４の出力は、ＳＴＲＯＮＧ駆動ＭＯＳＦＥＴのゲートに接続されている。

（Ｐｃｈ用セルフスイッチの動作）
Ｐｃｈ用セルフスイッチ１４の動作について具体的に説明する。

シフトレジスタ部から出力されレベルシフタ１０でレベルシフトされた制御信号により、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２がオンし、出力１８の電位が非選択電位Ｖ２に向けて上昇する。Ｐｃｈ用セルフスイッチ１４の電圧比較器４３は、出力１８の電位と基準電位ＲＥＦ（たとえばＶ２−１ボルト）とを比較する。出力１８の電位が基準電位ＲＥＦを超えると、電圧比較器４３がオン信号を出力する。ＡＮＤゲート回路４４は、電圧比較器４３の出力と、レベルシフタ１０の出力（ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２のゲート電圧）を反転した信号と、のＡＮＤをとる。すなわち、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２がオン状態であり、且つ、出力１８の電位が非選択電位Ｖ２（目標値）近くまで上昇したときに、ＡＮＤゲート回路４４からＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６に制御信号が出力される。これによりＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６がオンになる。なお、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３がオンするまで、不図示のラッチ回路によってＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１６のオン状態が維持される。

（Ｎｃｈ用セルフスイッチの動作）
Ｎｃｈ用セルフスイッチ１５の動作について具体的に説明する。

シフトレジスタ部から出力されレベルシフタ１１でレベルシフトされた制御信号により、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３がオンし、出力１８の電位が選択電位Ｖ１に向けて下降する。Ｎｃｈ用セルフスイッチ１５の電圧比較器４３は、出力１８の電位と基準電位ＲＥＦ（たとえばＶ１＋１ボルト）とを比較する。出力１８の電位が基準電位ＲＥＦより低くなると、電圧比較器４３がオン信号を出力する。ＡＮＤゲート回路４４は、電圧比較器４３の出力と、レベルシフタ１１の出力（ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３のゲート電圧）と、のＡＮＤをとる。すなわち、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３がオン状態であり、且つ、出力１８の電位が選択電位Ｖ１（目標値）近くまで低下したときに、ＡＮＤゲート回路４４からＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７に制御信号が出力される。これによりＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７がオンになる。なお、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１２がオンするまで、不図示のラッチ回路によってＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７のオン状態が維持される。

従来のレベルシフタを用いた構成（図７）では、各レベルシフタのタイミングにより各ＭＯＳＦＥＴの駆動を制御しているため、高速かつ高精度のレベルシフタが必要であった。これに対し、本実施形態の構成では、出力電位に応じて（つまり、出力電位が目標値に近づくと）、セルフスイッチがＳＴＲＯＮＧ駆動ＭＯＳＦＥＴの駆動を自動的に開始する。よって適切かつ正確なタイミングで各ＭＯＳＦＥＴを駆動することができる。そして、精度に対する要求が小さくなるので、回路を単純化できる。しかも、レベルシフタの数を大幅に削減できるので、駆動ＩＣのチップ面積を小さくできる。第１および第２の駆動手段をいずれも単純なスイッチ（ＭＯＳＦＥＴ）で構成したことも、回路規模の削減に効果がある。

マトリクスパネルの静電容量やＭＯＳＦＥＴの性能のばらつきに依存して、電位の遷移時間がばらつく場合がある。そこで従来は、遷移時間のばらつきを考慮して、ＷＥＡＫ駆動ＭＯＳＦＥＴからＳＴＲＯＮＧ駆動ＭＯＳＦＥＴへの切り替えのための時間を多めにとる必要があった。これに対し、本実施形態では、セルフスイッチを用いることにより、遷移時間のばらつきを考慮する必要がなくなり、最短の時間での遷移が可能となる。

＜第２実施形態＞
上記第１実施形態では、第２の駆動手段をスイッチで構成したが、第２実施形態では、第２の駆動手段をアンプとスイッチ（ＭＯＳＦＥＴ）で構成している点が異なる。この第２実施形態は、フィードバックアンプによって、ＭＯＳＦＥＴのオン抵抗に起因する電圧降下を補正するところに特徴がある。このような構成においても、セルフスイッチで第２の駆動手段を制御することにより、チップサイズを削減しながら大電流を安定に駆動することが可能となる。第２の駆動手段以外の構成は第１実施形態と同様であるため、以下、第２実施形態に特徴的な構成を中心に説明を行う。

図６は、第２実施形態の走査駆動部のブロック図である。図５は、第２実施形態のバッファスイッチの回路構成を示している。

マトリクスパネルの駆動においては、走査配線を選択するときに最も電流が流れる。すなわち、図５のＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７がオンするときに最も電流が流れる。一般にＭＯＳＦＥＴはオン抵抗を持っており、電流が大きい場合には電圧降下の影響が無視できなくなる。そこで本実施形態では、走査配線に対する出力電位に基づいてＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７のソース電位をフィードバック制御することによって、オン抵抗による電圧降下を補正している。

図５および図６に示すように、バッファスイッチ８の出力１８は、走査駆動回路の出力
パッド（ＩＣ駆動出力）９に接続されている。フィードバックスイッチ９Ｂは、シフトレジスタ部７からの信号に基づいて、アンプ９Ｃの入力９Ａと接続するＩＣ駆動出力（出力パッド）９を切り替える回路である。選択中のライン（走査配線）の電位が、アンプ９Ｃにフィードバックされる。アンプ９Ｃの他方の入力には、基準電位として選択電位Ｖ１が接続されている。アンプ９Ｃの出力は、バッファスイッチ８内のＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７のソースに接続される。なおアンプ９Ｃは、オペアンプと、駆動能力を上げるためのバッファ回路と、から構成される。

選択ラインのバッファスイッチ８では、まずシフトレジスタからの制御信号によってＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１３が駆動され、出力電位がＶ１に向けて下降する。出力電位が所定の値（たとえばＶ１＋１ボルト）に達すると、Ｎｃｈ用セルフスイッチ１５がＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７をオンする。このとき、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７のオン抵抗に起因する電圧降下があるため、出力電位は選択電位Ｖ１と一致しない。そこで、選択ラインの出力電位をフィードバックスイッチ９Ｂを介してアンプ９Ｃに入力する。アンプ９Ｃからは、出力電位と選択電位Ｖ１との差（つまり、電圧降下量）に応じた電圧が出力される。このアンプ出力がＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１７のソースにフィードバックされ、出力電位が調整される。このようなフィードバック制御によって、電圧降下が補償され、出力電位が選択電位Ｖ１に好適に保たれる。

＜第３実施形態＞
上記、第１および第２の実施形態では、走査駆動部５は、画像表示装置のマトリクスパネルを駆動したが、本実施形態では、走査駆動部５は液晶表示装置のＬＥＤバックライトを駆動する。これにより、バックライトの輝度むらを抑えながら、ローコスト線順次駆動が可能となる。図１０Ａ及び図１０Ｂは、液晶表示装置のＬＥＤバックライトの駆動を行う構成を示す図であり、図１０Ａは平面図、図１０Ｂは断面図である。

液晶表示装置のＬＥＤバックライトは、ＬＥＤマトリクス５１、制御部５６、ライン駆動部５７、カラム駆動部５８を備えている。ライン駆動部５７とカラム駆動部５８はそれぞれＩＣ（集積回路）で構成されている。

ＬＥＤマトリクス５１は、複数のＬＥＤブロック５４（ＬＥＤをシリーズ接続したもの）が配置され、液晶パネル５５の裏面で液晶パネルに合わせて発光させることにより所望の画像を表示する。

ＬＥＤマトリクス５１上のＬＥＤブロック５４は、ライン選択配線５２とカラム選択配線５３によってマトリクス駆動される。各ライン選択配線５２は、抵抗５９を介してライン駆動部５７の出力端子に接続される。また各カラム選択配線５３は、カラム駆動部５８の出力端子に接続される。

制御部５６がライン駆動部５７とカラム駆動部５８を制御し、ライン選択配線５２とカラム選択配線５３の間に抵抗５９を介して、たとえば数十ボルトの駆動電圧を印加することにより、ＬＥＤブロック５４を発光させる。液晶パネル５５の映像に合わせて、ＬＥＤブロックを発光させることにより、画面の明るい箇所を明るく発光させ、また、画面の暗い箇所を暗く発光させることにより映像に合わせた輝度制御（ローカルディミング）が可能となる。

この実施形態では、カラム選択配線５３に切り替えるタイミング、選択時間と、ライン選択配線５２に電圧を印加するタイミングを、制御部５６が制御することにより、映像に同期して輝度制御を行う。

上述したＬＥＤブロック５４の発光により得られる明るさは、ＬＥＤブロック５４印加電圧（抵抗５９により制御されたＬＥＤブロック５４印加電流）によって決まる。したがって、正確でばらつきの無い輝度特性を得るために、ＬＥＤブロック５４の駆動電圧（駆動電流）の安定化、すなわち、駆動電圧の波形暴れ（オーバーシュート、アンダーシュート、リンギングなど）の防止が重要となる。

（駆動部）
ライン駆動部５７は、一または複数のライン選択配線５２を選択するための駆動回路である。ライン駆動部５７は、選択するライン選択配線５２にはマイナス数十Ｖの選択電位を印加し、それ以外のライン選択配線５２にはＧＮＤ電位を印加する。選択するライン選択配線５２を順次切り替えることによって、垂直方向のＬＥＤブロック５４の選択が実現される。このライン駆動部５７は、集積回路によって構成されている。

カラム駆動部５８は、入力画像信号に基づき、カラム選択配線５３を選択し、また、選択時間を制御し、各ＬＥＤブロック５４の発光量を制御する駆動回路である。

以上、述べた構成において、ライン駆動部５７、カラム駆動部５８を、第１および第２の実施形態で述べた走査駆動部５および変調駆動部６の回路構成を用いて実現することにより、オーバーシュート、アンダーシュート、リンギングを抑制できる。その結果、ＬＥＤブロック５４に印加する電圧（電流）および時間を正確に制御できるため、正確な輝度制御が可能となり、高精細な映像表現が可能となる。

図１は、第１実施形態のバッファスイッチの回路構成を示す図である。 図２は、第１実施形態の走査駆動部のブロック図である。 図３は、セルフスイッチの回路構成を示す図である。 図４Ａは、画像表示装置の平面図であり、図４Ｂは、画像表示装置の断面図である。 図５は、第２実施形態のバッファスイッチの回路構成を示す図である。 図６は、第２実施形態の走査駆動部のブロック図である。 図７は、従来のバッファスイッチの回路構成を示す図である。 図８は、波形暴れの例を示す図である。 図９は、図７の回路の動作を説明する図である。 図１０Ａは液晶バックライトを駆動する構成の平面図であり、図１０Ｂはその断面図である。

１ マトリクスパネル
１Ａ リアプレート
２ 走査配線
３ 変調配線
３Ａ 電子放出素子
３Ｂ フェースプレート
３Ｃ 蛍光体
４ 制御部
５ 走査駆動部
６ 変調駆動部
７ シフトレジスタ部（第２の制御回路）
８ バッファスイッチ
９ 出力パッド
９Ａ アンプの入力
９Ｂ フィードバックスイッチ
９Ｃ アンプ
１０ レベルシフタ
１１ レベルシフタ
１２ ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ（第３の駆動手段）
１３ ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ（第１の駆動手段；スイッチ）
１４ Ｐｃｈ用セルフスイッチ
１５ Ｎｃｈ用セルフスイッチ（制御回路）
１６ ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ（第４の駆動手段）
１７ ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ（第２の駆動手段；スイッチ）
１８ 出力
１８Ａ、１８Ｂ レベルシフタ
４０、４１ 電圧比較器の入力
４３ 電圧比較器
４４ ＡＮＤゲート回路
５１ ＬＥＤマトリクス
５２ ライン選択配線
５３ カラム選択配線
５４ ＬＥＤブロック
５５ 液晶パネル
５６ 制御部
５７ ライン駆動部
５８ カラム駆動部
５９ 抵抗
Ｖ１ 選択電位
Ｖ２ 非選択電位

Claims (9)

1. 配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、
   前記配線の電位を第１の電位に向けて遷移させる第１の駆動手段と、
   前記配線の電位を前記第１の電位に保つ第２の駆動手段と、
   前記第２の駆動手段を制御する制御信号を、前記第１の駆動手段の出力に応じて出力する制御回路と、を備えることを特徴とする表示パネルの駆動回路。
2. 前記第１の駆動手段と第２の駆動手段がともにスイッチであることを特徴とする請求項１に記載の表示パネルの駆動回路。
3. 前記第２の駆動手段が、前記配線の電圧降下を補正するためのアンプを有することを特徴とする請求項１に記載の表示パネルの駆動回路。
4. 前記配線は、前記表示素子をマトリクス駆動するための走査信号が印加される走査配線であり、
   前記表示パネルは、更に、前記表示素子をマトリクス駆動するための変調信号が印加される変調配線を有することを特徴とする請求項１乃至３のいずれかに記載の表示パネルの駆動回路。
5. 前記配線の電位を前記第１の電位とは異なる第２の電位に向けて遷移させる第３の駆動手段と、
   前記配線の電位を前記第２の電位に保つ第４の駆動手段と、
   前記第４の駆動手段を制御する制御信号を、前記第３の駆動手段の出力に応じて出力する回路と、を更に有することを特徴とする請求項１乃至４のいずれかに記載の表示パネルの駆動回路。
6. 前記第２の駆動手段を制御する制御信号を出力する前記制御回路が、電圧比較器とゲート回路で構成されることを特徴とする請求項１乃至５のいずれかに記載の表示パネルの駆動回路。
7. 前記第１の駆動手段を制御する制御信号を出力する第２の制御回路と、前記第２の制御回路から出力される前記制御信号の電圧レベルを上昇させるレベルシフタと、を有しており、
   前記第２の駆動手段を制御する制御信号を出力する前記制御回路は、前記第２の制御回路に供給される電源電圧よりも高い電源電圧を供給されることを特徴とする請求項１乃至６のいずれかに記載の表示パネルの駆動回路。
8. 前記第２の制御回路に供給される前記電源電圧は３．３ボルト以下であり、
   前記第２の駆動手段を制御する制御信号を出力する前記制御回路に供給される前記電源電圧は５ボルト以上であることを特徴とする請求項７に記載の表示パネルの駆動回路。
9. 請求項１乃至８のいずれかに記載の駆動回路と、
   前記駆動回路によって駆動される表示パネルと、を備えることを特徴とする表示装置。

Images