KR20060048911A - 반도체 모듈, ｍｏｓ형 고체 촬상 장치, 카메라 및카메라의 제조 방법 - Google Patents

반도체 모듈, ｍｏｓ형 고체 촬상 장치, 카메라 및카메라의 제조 방법 Download PDF

Info

Publication number
KR20060048911A
KR20060048911A KR1020050069276A KR20050069276A KR20060048911A KR 20060048911 A KR20060048911 A KR 20060048911A KR 1020050069276 A KR1020050069276 A KR 1020050069276A KR 20050069276 A KR20050069276 A KR 20050069276A KR 20060048911 A KR20060048911 A KR 20060048911A
Authority
KR
South Korea
Prior art keywords
transistor
state imaging
imaging device
cell
micro
Prior art date
Application number
KR1020050069276A
Other languages
English (en)
Other versions
KR101096370B1 (ko
Inventor
게이지 마부찌
šœ이찌 우라사끼
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060048911A publication Critical patent/KR20060048911A/ko
Application granted granted Critical
Publication of KR101096370B1 publication Critical patent/KR101096370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

배선층측에 마이크로 패드(34, 37)를 형성한 이면 입사형의 MOS형 고체 촬상 장치(32)와, MOS형 고체 촬상 장치(32)의 마이크로 패드(34, 37)에 대응하는 위치의 배선층측에 마이크로 패드(35, 38)를 형성한 신호 처리 칩(33)이, 마이크로 범프(36, 39)에 의해 접속된다. 이 MOS형 고체 촬상 장치를 구비한 반도체 모듈에 있어서, 화상 처리 스피드의 향상, 화면 내의 동시성의 실현, 화질 향상과 동시에, 제조 프로세스의 용이화, 수율 향상을 도모한다. 또한, 모든 화소 또는 다수 화소를 동시에 구동할 때 요구되는 전력 소비를 억제할 수 있게 된다.
Figure 112005041807717-PAT00001
반도체 모듈, 고체 촬상 장치, 카메라, 마이크로 범프, 화소

Description

반도체 모듈, ＭＯＳ형 고체 촬상 장치, 카메라 및 카메라의 제조 방법{SEMICONDUCTOR MODULE, MOS TYPE SOLID-STATE IMAGE PICKUP DEVICE, CAMERA AND MANUFACTURING METHOD OF CAMERA}
도 1은 종래 기술에 따른 MOS형 이미지 센서의 일례를 나타낸 개략도.
도 2는 도 1에 나타난 MOS형 이미지 센서의 화소 회로의 일례를 나타낸 회로도.
도 3a는 본 발명의 일 실시예에 따른 반도체 모듈을 나타낸 측면도.
도 3b는 본 발명의 실시예에 따른 반도체 모듈을 나타낸 평면도.
도 4는 본 발명의 일 실시예에 따른 비디오 카메라의 구성을 나타낸 단면도.
도 5는 이면 입사형의 MOS형 고체 촬상 장치의 구성을 나타낸 개략도.
도 6은 본 발명의 일 실시예에 따른 MOS형 이미지 센서 칩의 개략도.
도 7은 본 발명의 일 실시예에 따른 MOS형 이미지 센서 칩의 하나의 셀의 구성의 일례를 나타낸 회로도.
도 8은 도 7에 나타난 셀 구성의 구동 타이밍도.
도 9는 본 발명의 일 실시예에 따른 MOS형 이미지 센서 칩의 하나의 셀의 구성의 다른 예를 나타낸 회로도.
도 10은 본 발명의 일 실시예에 따른 마이크로 패드의 레이아웃의 일례를 나 타낸 개념도.
도 11은 본 발명의 일 실시예에 따른 MOS형 이미지 센서 칩과 신호 처리 칩간의 접속의 일례를 도시한 개념도.
도 12는 본 발명의 일 실시예에 따른 신호 처리 칩측에 있어서의, 상관 이중 샘플링(CDS)/아날로그-디지털(A/D) 회로의 일례를 도시한 회로도.
도 13은 본 발명의 일 실시예에 따른 신호 처리 칩측의 일례를 도시한 개략도.
도 14는 본 발명의 일 실시예에 따른 MOS형 이미지 센서 칩과 신호 처리 칩간의 접속의 다른 예를 도시한 개념도.
도 15는 본 발명의 다른 실시예에 따른 MOS형 이미지 센서 칩을 나타낸 개략도
<도면의 주요 부분에 대한 부호의 설명>
31:반도체 모듈
32:MOS 이미지 센서 칩
33:신호 처리 칩
34, 35, 37, 38:마이크로 패드
36, 39:마이크로 범프
41:반도체 기판
42:층간 절연막
43:배선
44:배선층
PD, PD1∼PD8:포토다이오드
45:패시베이션막
46:컬러 필터
47:온 칩 마이크로 렌즈
Tr:CMOS 트랜지스터
L:광
51:통상 패드
53:화소부
54:화소 셀
55:화소 구동부
56:테스트용 패드부
57:통상 패드
61(611∼614):전송 트랜지스터
62(621∼624):전송 배선
63:리세트 트랜지스터
64:증폭 트랜지스터
65:전원 배선
67:리세트 배선
68:활성화 트랜지스터
69:활성화 배선
70:주입 트랜지스터
73:주입 배선
72:출력선
FD:플로팅 디퓨전
Pn1:주입 펄스 1
Pn2:주입 펄스 2
Pr:리세트 펄스
Pkl, Pk2:활성화 펄스
Pt1:전송 펄스 1
81, 121, 125:멀티플렉서
82:CDS A/D 회로
83, 127:디멀티플렉서
84(841∼844), 131∼138:메모리
85, 128:연산 회로
123:A/D
126:마이크로 범프
141:제어 회로
152:부하 트랜지스터
153:부하 배선
[비특허 문헌 1] Sharp technical journal Volume 81, 2001년 12월, 34페이지
[비특허 문헌 2] IEDM 99, pp.879-882
본 발명은 MOS형 고체 촬상 장치를 구비한 반도체 모듈, MOS형 고체 촬상 장치, 카메라 및 카메라 제조 방법에 관한 것이다.
아직까지는, MOS형 고체 촬상 장치를 구비한 반도체 모듈로서, 예를 들면 MOS 카메라 모듈 등이 알려져 있다. 소형 MOS 카메라 모듈을 만들기 위해서는, MOS형 고체 촬상 장치(이하, MOS 이미지 센서 칩이라 함)와 신호 처리 칩을 중첩하는 방법이 유망하다.
종래예 1의 MOS 카메라 모듈로서, 예를 들면 비특허 문헌 1에 기재된 SIP(System In Package) 구성이 알려져 있다. 이 MOS 카메라 모듈은, MOS 이미지 센서 칩을 신호 처리 칩 상에 중첩하여 접합하고, 이 양 칩을 회로 기판 상에 배치하고, 각 칩과 회로 기판 사이를 와이어 본딩하고, 이 와이어 본딩 처리에 의해 양 칩 사이를 접속하도록 하여 구성된다.
도 1은 관련 기술에 따른 MOS 이미지 센서 칩의 구성을 도시한 개략적인 도면이다. 도 1에 나타난 바와 같이, 이 MOS 이미지 센서(1)는, 화소부(2)에 복수의 화소(3)가 2차원 방식(즉, XY 행렬 방식)으로 배치되고, 컬럼부(4), 수평 신호선(5)에 접속된 출력 회로(6), 수직 구동 회로(7), 수평 구동 회로(8) 및 제어 회로(9)를 포함한다.
제어 회로(9)에는 입력 클럭이나 동작 모드를 명령하는 데이터를 MOS 이미지 센서의 외부로부터 공급된다. 이들 입력 클럭 및 데이터에 응답하여, 이하의 각부의 동작에 클럭 및 펄스를 공급하여 각 부들이 동작하게 될 수 있다
수직 구동 회로(7)는 화소부의 행을 선택하고, 그 행의 화소에 도시하지 않은 가로 방향의 제어 배선을 통해 필요한 펄스가 공급된다.
컬럼부(4)에는 컬럼 신호 처리 회로(10)가 열에 대응하여 배열된다. 컬럼 신호 처리 회로(10)에는 1행분의 화소의 신호가 공급되고, 이 공급된 신호를 CDS(Correlated Double Sampling:고정 패턴 노이즈 제거의 처리), 신호 증폭 및 AD 변환과 같은 적당한 처리 방식으로 처리한다.
수평 구동 회로(8)는 컬럼 신호 처리 회로(10)를 순서대로 선택하고, 그 신호를 수평 신호선(5)에 공급한다. 출력 회로(6)는 수평 신호선(5)의 신호를 처리하여 출력한다. 예를 들면, 출력 회로(6)에 의해 수행된 처리는 버퍼링만 하는 경우도 있고, 이 버퍼링 전에 흑 레벨 조정, 열 스캐터링 보정, 신호 증폭, 색 처리 등을 행하는 경우도 있다.
도 2는 도 1에 나타난 MOS 이미지 센서(1)의 화소 회로의 일례를 나타낸 회로도이다. 여기서는 4화소로 1개의 셀을 구성하고 있다.
도 2에 나타난 바와 같이, 화소 회로는 4개의 광전 변환 소자로 이루어진 포 토다이오드(PD(PD1, PD2, PD3, PD4))를 갖는다. 이 포토다이오드(PD1∼PD4)는 각각 대응하는 4개의 전송 트랜지스터(12(121, 122, 123, 124))에 접속된다. 각 전송 트랜지스터(121∼124)의 각 게이트에는 전송 배선(161∼164)이 접속된다. 각 전송 트랜지스터(121∼124)의 드레인은, 공통 접속되어 리세트 트랜지스터(13)의 소스에 접속된다. 전송 트랜지스터(12)의 드레인과 리세트 트랜지스터(13)의 소스 사이의 소위 플로팅 디퓨전(FD)이 증폭 트랜지스터(14)의 게이트에 접속된다. 리세트 트랜지스터(13)의 드레인은 전원 배선(15)에 접속되고, 그 게이트는 리세트 배선(17)에 접속된다. 또한, 드레인을 전원 배선(15)에 접속한 선택 트랜지스터(18)가 제공된다. 선택 트랜지스터(18)의 소스는 증폭 트랜지스터(14)의 드레인에 접속된다. 선택 트랜지스터(18)의 게이트에는 선택 배선(19)이 접속된다. 이 포토다이오드(PD(PD1∼PD4)), 전송 트랜지스터(12(121∼l24)), 리세트 트랜지스터(l3), 선택 트랜지스터(18), 증폭 트랜지스터(14)에 의해, 4화소(포토다이오드)를 통합한 1셀이 구성된다. 한편, 증폭 트랜지스터(14)의 소스는 수직 신호선(21)에 접속되고, 이 수직 신호선(21)에 드레인을 접속한 후술하는 정전류으로 되는 부하 트랜지스터(22)가 컬럼 신호 처리 회로(10)의 일부로서 설치된다. 부하 트랜지스터(22)의 게이트에는 부하 배선(23)이 접속된다.
이 화소 회로에서, 신호 전하들은 4개의 포토다이오드 PD(PD1∼PD4)에 의해 광전 변환된다. 포토다이오드(PD)의 광 전자(신호 전하)는, 대응하는 전송 트랜지스터(12(121∼124))를 통해 플로팅 디퓨전(FD)에 전송된다. 플로팅 디퓨전(FD)은 증폭 트랜지스터(14)의 게이트에 접속되어 있기 때문에, 선택 트랜지스터(18)가 온 하고 있으면, 플로팅 디퓨전(FD)의 전위에 대응한 신호가 증폭 트랜지스터(14)를 통해 수직 신호선(21)에 출력된다.
리세트 트랜지스터(13)는 플로팅 디퓨전(FD)의 신호 전하(전자)를 전원 배선(15)에 버림으로써, 플로팅 디퓨전(FD)의 신호 전하를 리세트한다. 각 가로 방향 배선(19, 17, 및 16(161∼164))은 동일 행의 화소에 대해 공통으로 되어 있고, 수직 구동 회로(7)에 의해 제어된다.
컬럼 신호 회로(10)의 일부에는 정전류원을 이루는 부하 트랜지스터(22)가 제공된다. 선택된 행의 증폭 증폭 트랜지스터(14)와 부하 트랜지스터(22)는 그 출력을 수직 신호선(21)에 공급되는 소스 플로워를 구성한다.
종래예 2의 CMOS 이미지 센서 모듈로서, 비특허 문헌 2에 기술된 것이 알려져 있다. 이 예에서는, 이미지 센서의 기판에 관통하는 배선을 통과시키고, 마이크로 범프를 이용하여 하측의 칩에 접속하고 있다. 이 방법에서는, 범프의 수를 증가시키는 것이 가능하고, 추가로 접속에 필요한 인덕턴스, 커패시터 성분을 작게 할 수 있기 때문에, 고속의 인터페이스가 가능하다. 또한, 화소부로부터 관통 배선을 통과시켜 아래의 칩에 직접 접속함으로써 화면 내의 동시성도 실현할 수 있다.
그런데, 종래예 1의 MOS 카메라 모듈의 방법에서는, MOS 이미지 센서 칩이 통상의 수㎜각의 MOS 이미지 센서 칩인 경우에, 이미지 센서의 출력이 신호 처리 칩에 겨우 수십의 본딩 와이어로 접속되어 있기 때문에, 여기가 화상 처리 스피드 의 보틀넥으로 되어 버린다. 이 화상 처리 스피드가 제한되는 이유는, 와이어 본딩의 수를 많게 할 수 없는 점과, 또한 본딩 와이어의 인덕턴스나, 본딩 와이어 사이 혹은 본딩 와이어와 회로 기판 간에 생성된 커패시터 성분으로 신호가 흐트러지거나 지연되는 점에 기인한 것이다.
또한, 통상적으로 이 타입의 MOS 카메라 모듈에서는, 화소부의 행의 순으로 신호를 판독하기 때문에, 화소부의 상측과 하측에서 화소로부터의 판독 시각이 어긋나 있어 화면 내의 동시성이 없거나, 또는 화면 내에서 감광 타이밍을 정렬하면 판독까지의 동안에 노이즈가 충첩되어 화질이 악화된다.
또한, 종래예 2의 CMOS 이미지 센서 모듈에서는, 기판 내에 관통 배선을 통과시키는 공정의 비용 상승이나 수율의 저하가 심각하다. 또한, 화소 회로에 의한 화소의 개구율의 감소의 문제는 종래와 유사하다. 특히, 관통 배선을 통과시키기 위한 영역을 Si 기판 내에 확보할 필요가 있기 때문에, 광학적으로 쓸데 없는 면적이 증가한다. 예를 들면, 이 예에서는, 관통 구멍은 2.5㎛ 직경이고, 그 주위에 마진 영역이 필요한 것을 합하면, 3㎛ 정도 직경의 영역이 무용지물이 된다. 관통 구멍 형성의 프로세스가 필요하게 되고, 공정이 번잡하게 되어 제조 프로세스가 복잡해진다. 이 예에서는, 화소의 회로는 제시되어 있지 않다. 이 종래예에서 실험되어 있는 것은, 상부 웨이퍼에는 포토다이오드만을 형성하고, 하부 웨이퍼에 광 전류를 그대로 흘려보내는 구조이다.
본 발명은, 전술한 점을 감안하여 화상 처리 스피드의 향상, 화면 내의 동시성의 실현, 화질 향상과 동시에, 제조 프로세스의 용이화, 수율 향상을 도모한 반 도체 모듈을 제공하기 위한 것이다.
또한, 본 발명은 모든 화소 또는 다수 화소를 동시에 구동할 때의 소비 전류의 억제를 가능하게 한 반도체 모듈을 제공하기 위한 것이다.
또한, 본 발명은 상기 반도체 모듈 외에 적용할 수 있는 MOS형 고체 촬상 장치를 제공하기 위한 것이다.
또한, 본 발명은 MOS형 고체 촬상 장치 및 반도체 모듈을 포함하는 카메라 및 카메라의 제조 방법을 제공하기 위한 것이다.
본 발명에 따른 반도체 모듈은, 단위 화소 셀마다 또는 복수 화소를 통합한 셀마다, 배선층측에 마이크로 패드를 형성한 이면 입사형의 MOS형 고체 촬상 장치와, MOS형 고체 촬상 장치의 마이크로 패드에 대응하는 위치의 배선층측에 마이크로 패드를 형성한 신호 처리 칩이, 마이크로 범프에 의해 접속되어 이루어지는 것을 특징으로 한다.
본 발명은 상기 반도체 모듈에 있어서, MOS형 고체 촬상 장치의 화소 영역부의 주변에 대응한 영역에 화소 구동용 마이크로 패드를 형성하고, 이 화소 구동용 마이크로 패드를, 신호 처리 칩측의 마이크로 패드에 마이크로 범프를 통해 접속한 구성으로 할 수 있다.
또한, 외부와의 인터페이스를, 신호 처리 칩의 통상 패드만을 통해 취하도록 구성할 수 있다. 즉, 반도체 모듈은 MOS형 고체 촬상 장치로부터 설정된 외부 인터페이스는 구비하지 않는다.
또한, MOS형 고체 촬상 장치에는 테스트용 통상 패드를 갖는 구성으로 할 수 있다.
본 발명은, 상기 반도체 모듈에 있어서, MOS형 고체 촬상 장치의 셀을, 광전 변환 소자와, 이 광전 변환 소자로부터의 신호 전하를 수신하는 게이트를 갖는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속되고, 마이크로 패드에 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 부하 트랜지스터와, 부하 트랜지스터의 소스에 접속되어, 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어, 제2 전압을 공급하는 배선을 포함한 구성으로 할 수 있다.
본 발명은, 상기 반도체 모듈에 있어서, MOS형 고체 촬상 장치의 셀을, 광전 변환 소자와, 이 광전 변환 소자의 신호 전하를 수신하는 게이트를 갖는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 주입 트랜지스터와, 주입 트랜지스터의 소스에 접속되어 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 소스가 접속된 활성화 트랜지스터와, 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어 제2 전압을 공급하는 배선을 포함한 구성으로 할 수 있다.
본 발명은 상기 반도체 모듈에 있어서, 리세트 메카니즘에 공급하는 리세트 펄스를, 주입 트랜지스터에 공급하는 제1 주입 펄스와 중첩을 갖게 하고, 제1 주입 펄스의 종료 이전에 종료하도록 동작시키는 구성으로 할 수 있다.
또한, 셀은 추가로, 소스가 광전 변환 소자에 접속되고, 드레인이 직접 또는 간접적으로 증폭 트랜지스터의 게이트에 접속된 전송 트랜지스터를 구비하고, 전송 트랜지스터에 공급하는 전송 펄스를, 주입 트랜지스터에 공급하는 제2 주입 펄스가 개시하기 전에 종료하도록 동작시키는 구성으로 할 수 있다.
본 발명은 상기 반도체 모듈에 있어서, MOS형 고체 촬상 장치의 셀 출력이 멀티플렉스된 아날로그 신호이고, 신호 처리 칩에 있어서, 아날로그 신호를 디지털화한 후, 디멀티플렉스하여 메모리에 저장하도록 구성할 수 있다.
본 발명은 상기 반도체 모듈에 있어서, MOS형 고체 촬상 장치의 셀 출력이 디지털 신호이고, 신호 처리 칩에 있어서, 디지털 신호를 디멀티플렉스하여 메모리에 저장하도록 구성할 수 있다.
셀 출력은 화소의 신호를 아날로그/디지털 변환후에 추가로 멀티플렉스한 출력으로 할 수 있다.
MOS형 고체 촬상 장치측에는 제어 회로를 갖지 않는 구성으로 할 수 있다.
본 발명에 따른 MOS형 고체 촬상 장치는, 단위 화소 셀 또는 복수 화소를 통합한 셀이, 광전 변환 소자와, 이 광전 변환 소자의 신호 전하를 수신하는 게이트를 갖는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 주입 트랜지스터와, 주입 트랜지스터의 소스에 접속되어 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직 접 또는 간접적으로 소스가 접속된 활성화 트랜지스터와, 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어 제2 전압을 공급하는 배선을 포함하여 이루어지는 것을 특징으로 한다.
이 MOS형 고체 촬상 장치는, 이면 입사형, 표면 입사형 중 어느 고체 촬상 장치에나 적용할 수 있다. 또한, 이 MOS형 고체 촬상 장치는 마이크로 범프의 유무에 관계 없이 고체 촬상 장치에 적용할 수 있다.
본 발명은, 상기 MOS형 고체 촬상 장치에 있어서, 리세트 메카니즘에 공급하는 리세트 펄스를, 주입 트랜지스터에 공급하는 제1 주입 펄스와 중첩을 갖게 하고, 제1 주입 펄스의 종료 이전에 종료하도록 동작시키는 구성으로 할 수 있다.
또한, 셀은 추가로, 소스가 광전 변환 소자에 접속되고, 드레인이 직접 또는 간접적으로 증폭 트랜지스터의 게이트에 접속된 전송 트랜지스터를 구비하고, 전송 트랜지스터에 공급하는 전송 펄스를, 주입 트랜지스터에 공급하는 제2 주입 펄스가 개시하기 전에 종료하도록 동작시키는 구성으로 할 수 있다.
본 발명의 다른 실시예에 따르면, 카메라는 모든 단위 화소 셀 또는 복수 화소의 모든 셀마다 배선층측 상에 마이크로 패드들이 형성된 이면 입사형 MOS 고체 촬상 장치와, 상기 MOS 고체 촬상 장치의 상기 마이크로 패드들에 대응하는 위치의 배선층측 상에 마이크로 패드들이 형성된 신호 처리 칩을 포함하는 반도체 모듈을 포함하며, 상기 MOS 고체 촬상 장치와 상기 신호 처리 칩이 마이크로 범프들에 의해 접속된다.
본 발명의 다른 실시예에 따르면, 상술한 카메라에서, 상기 MOS 고체 촬상 장치의 화소 영역부의 주변에 대응하는 영역에 화소 구동용 마이크로 패드들이 형성되고, 상기 화소 구동용 마이크로 패드들은 상기 신호 처리 칩측의 상기 마이크로 패드들에 상기 마이크로 범프들 통해 접속된다.
본 발명의 다른 실시예에 따르면, 상술한 카메라에서, 상기 반도체 모듈은 상기 신호 처리 칩의 통상 패드들을 통해 설치된 외부 인터페이스를 갖는다.
또한, 본 발명의 다른 실시예에 따르면, 상술한 카메라에서, MOS 고체 촬상 장치는 광전 변환 소자와, 상기 광전 변환 소자로부터의 신호 전하를 수신하는 게이트를 포함하는 증폭 트랜지스터와, 상기 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속되고, 상기 마이크로 패드에 접속된 출력선과, 상기 출력선에 드레인이 직접 또는 간접적으로 접속된 부하 트랜지스터와, 상기 부하 트랜지스터의 소스에 접속되어, 제1 전압을 공급하는 배선과, 상기 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 상기 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어, 제2 전압을 공급하는 배선을 포함하는 셀을 구비한다.
또한, 본 발명의 또 다른 실시예에 따르면, 카메라의 제조 방법은, 이면 입사형 MOS 고체 촬상 장치에서 모든 단위 화소 셀 또는 복수 화소의 모든 셀마다 배선층측 상에 마이크로 패드들을 형성하는 단계와, 상기 MOS 고체 촬상 장치의 상기 마이크로 패드들에 대응하는 위치의 배선층측 상에 형성된 마이크로 패드들을 갖는 신호 처리 칩과 상기 이면 입사형 MOS 고체 촬상 장치를 마이크로 범프들을 통해 접속하는 단계를 포함한다.
본 발명의 반도체 모듈의 실시예에 따르면, 단위 화소 셀 또는 복수 화소를 통합한 셀마다, 배선층측에 마이크로 패드를 형성한 이면 입사형의 MOS형 고체 촬상 장치와, MOS형 고체 촬상 장치의 마이크로 패드에 대응하는 위치의 배선층측에 마이크로 패드를 형성한 신호 처리 칩을, 마이크로 범프에 의해 접속한 구성으로 함으로써, 화상 처리 스피드를 향상시키고, 따라서 고속 인터페이스를 가능하게 한다. 또한, 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 수 있기 때문에, 화면 내의 동시성이 얻어진다. 따라서, 양호한 화질이 얻어진다.
반도체 모듈이 이면 입사형의 MOS형 고체 촬상 장치를 이용함으로써, 그 광 입사면과 반대측의 배선층측의 표면에 마이크로 패드를 형성하기 때문에, 이미지 센서 개구율을 신경쓰지 않고 표면 상에 다수의 마이크로 패드를 배열할 수 있다.
MOS형 고체 촬상 장치측에는 화소와 배선만 형성하고, 이들 이외의 회로계 모두는 신호 처리 칩측에 형성한 구성으로 할 수도 있다. 이 구성으로 할 때는, MOS형 고체 촬상 장치와 신호 처리 칩을 합한 비용을 저감할 수 있다.
MOS형 고체 촬상 장치를 이면 입사형으로 하고, 고체 촬상 장치와 신호 처리 칩을 그 배선층측끼리에서 마이크로 패드 및 마이크로 범프에 의해 접속하기 때문에, 종래의 관통 구멍 형성 프로세스를 필요로 하지 않아 공정을 삭감할 수 있다. 이에 의해, 제조 프로세스를 쉽게 하여 수율을 향상시킬 수 있다. 또한, 회로나 관통 구멍용 스페이스로 센서의 감광 영역을 줄이지 않아도 되기 때문에, 감도를 향상시킬 수 있어 경사 광에 대한 비대칭성을 방지할 수 있다.
MOS형 고체 촬상 장치의 화소 영역부의 주변에 대응한 영역에 전원이나 그라운드나 화소 제어용 신호를 위한 등의 소위 화소 구동용 마이크로 패드를 형성하 고, 이 마이크로 패드를 신호 처리 칩측의 마이크로 패드에 마이크로 범프를 통해 접속할 수 있다. 이에 의해, 접속 사이에서의 인덕턴스나 용량 성분이 저감하여 신호의 교란 및 지연이 방지된다.
외부와의 인터페이스를, 신호 처리 칩의 통상 패드만을 통해 취하도록 함으로써, 즉 외부와의 인터페이스를 MOS형 고체 촬상 장치측으로부터는 취하지 않도록 함으로써, MOS형 고체 촬상 장치측에 있어서 광학적으로 쓸데 없는 면적을 생략할 수 있어 회로계에 의한 화소 점유 면적 비율의 감소를 회피할 수 있다.
MOS형 고체 촬상 장치측에 테스트용 통상 패드를 가짐으로써, 신호 처리 칩과의 접합전에 MOS형 고체 촬상 장치의 특성 검사를 행할 수 있다.
MOS형 고체 촬상 장치의 셀을, 광전 변환 소자와, 이 광전 변환 소자로부터의 신호 전하를 게이트에 받는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속되고, 마이크로 패드에 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 부하 트랜지스터와, 부하 트랜지스터의 소스에 접속되고, 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 접속되고, 제2 전압을 공급하는 배선을 포함한 구성으로 함으로써, 전술한 마이크로 범프를 통해 MOS형 고체 촬상 장치와 신호 처리 칩의 접속을 가능하게 하고, 모든 화소 또는 다수의 화소의 동시에 구동, 동시에 판독을 가능하게 한다.
MOS형 고체 촬상 장치의 셀을, 광전 변환 소자와, 이 광전 변환 소자의 신호 전하를 게이트에 받는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간 접적으로 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 주입 트랜지스터와, 주입 트랜지스터의 소스에 접속된 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 소스가 접속된 활성화 트랜지스터와, 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속된 제2 전압을 공급하는 배선을 포함한 구성으로 함으로써, 전술한 마이크로 범프를 통해 MOS형 고체 촬상 장치와 신호 처리 칩의 접속을 가능하게 하고, 모든 화소 또는 다수의 화소의 동시에 구동, 동시에 판독을 가능하게 한다. 또한, 셀 내에 활성화 트랜지스터와 주입 트랜지스터를 갖고, 양 트랜지스터를 동시에 온하지 않도록 하여 정전류를 흘리지 않도록 하였기 때문에, 예를 들면 100만개 오더의 셀을 가지며 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 때에, 대전류가 흐르는 경우가 없어 전류의 문제를 해결할 수 있다.
셀의 리세트 메카니즘에 공급되는 리세트 펄스를, 주입 트랜지스터에 공급하는 제1 주입 펄스와 중첩을 갖게 하고, 제1 주입 펄스의 종료 이전에 종료함으로써, 리세트 펄스 직후의 출력선 전위를 그라운드 전위로 하여 출력선 전위의 변동을 억제할 수 있다.
셀에 전송 트랜지스터를 구비하고, 전송 트랜지스터에 공급하는 전송 펄스를, 주입 트랜지스터에 공급하는 제2 주입 펄스가 개시하기 전에 종료시킴으로써 저전압화할 수 있다. 즉, 전송 펄스가 제2 주입 펄스와 중첩되는 것보다, 화소 내의 용량 결합의 효과로 전송시의 플로팅 디퓨전(FD) 전위가 높기 때문에 저전압화 할 수 있다.
MOS형 고체 촬상 장치의 셀 출력을 멀티플렉스한 아날로그 신호로 하고, 신호 처리 칩에서 이 아날로그 신호를 디지털화한 후, 디멀티플렉스하여 메모리에 저장하는 구성으로 함으로써, MOS형 고체 촬상 장치측에는 아날로그 신호후의 처리 회로를 필요로 하지 않기 때문에, MOS형 고체 촬상 장치에서의 제조의 수율을 향상시킬 수 있다.
MOS형 고체 촬상 장치의 셀 출력을 디지털 신호로 하고, 신호 처리 칩측에서 이 디지털 신호를 디멀티플렉스하여 메모리에 저장하는 구성으로 함으로써, 복수의 화소를 1셀의 통합, 그 화소에 대응하는 디지털 신호를 더욱 복수 셀분 통합하여 1개의 마이크로 패드를 통해 신호 처리측에 출력하는 것이 가능하게 된다. 따라서, 1개의 마이크로 패드당의 화소 수를 늘릴 수 있어 마이크로 패드를 크게 하거나 밀도를 줄일 수 있다.
통상, 화소의 특성을 정렬하기가 어려운 MOS형 고체 촬상 장치 쪽이, 신호 처리 칩보다도 수율이 나쁘다. 본 발명은, MOS형 고체 촬상 장치측에 제어 회로를 갖지 않는 구성, 즉 화소 이외의 회로를 가능한 한 형성하지 않는 구성으로 함으로써, 낭비를 줄이고, MOS형 고체 촬상 장치와 신호 처리 칩을 합한 비용의 저감을 도모할 수 있다.
본 발명에 따른 MOS형 고체 촬상 장치에 따르면, 화소 셀을, 광전 변환 소자와, 이 광전 변환 소자의 신호 전하를 게이트에 받는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속된 출력선과, 드레인이 직접 또는 간 접적으로 출력선에 접속된 주입 트랜지스터와, 주입 트랜지스터의 소스에 접속된 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 소스가 접속된 활성화 트랜지스터와, 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속된 제2 전압을 공급하는 배선을 포함한 구성으로 함으로써, 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 수 있다. 또한, 셀 내에 활성화 트랜지스터와 주입 트랜지스터를 갖고, 양 트랜지스터를 동시에 온하지 않도록 하여 정전류를 흘리지 않도록 하였기 때문에, 예를 들면 100만개 오더의 셀을 가지며 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 때에, 대전류가 흐르는 경우가 없어 전류의 문제를 해결할 수 있다.
상기 MOS형 고체 촬상 장치에 있어서, 리세트 메카니즘에 공급하는 리세트 펄스를, 주입 트랜지스터에 공급하는 제1 주입 펄스와 중첩을 갖게 하고, 제1 주입 펄스의 종료 이전에 종료함으로써, 리세트 펄스 직후의 출력선 전위를 그라운드 전위로 하여 출력선 전위의 변동을 억제할 수 있다.
상기 MOS형 고체 촬상 장치에 있어서, 셀에 전송 트랜지스터를 구비하고, 전송 트랜지스터에 공급하는 전송 펄스를, 주입 트랜지스터에 공급하는 제2 주입 펄스가 개시하기 전에 종료시킴으로써 저전압화할 수 있다. 즉, 전송 펄스가 제2 주입 펄스와 중첩되는 것보다, 화소 내의 용량 결합의 효과로 전송시의 플로팅 디퓨전(FD) 전위가 높기 때문에 저전압화할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 모듈의 기본 구조를 도시한다. 보다 구체적으로, 도 3a는 본 발명의 일 실시예에 따른 반도체 모듈을 나타낸 측면도이고 도 3b는 그 평면도이다.
도 3a 및 도 3b의 참조 번호(31)로 표시된 반도체 모듈은 MOS형 고체 촬상 장치(이하, MOS 이미지 센서 칩이라 함)(32)와 신호 처리(DSP) 칩(33)을 서로 중첩하여 구성된다. 도 3a 및 도 3b에 나타난 바와 같이, 신호 처리 칩(33)은, MOS 이미지 센서 칩(32)에 접속되고, MOS 이미지 센서 칩(32)로부터 공급된 출력을 처리한다. 더욱이, 신호 처리 칩(33)은 MOS 이미지 센서 칩(32)을 제어하는 기능을 갖는 것은 물론이다.
도 4는 본 발명의 일 실시예에 따른 카메라의 구성을 나타내는 단면도이다. 본 실시예에 따른 카메라는 동화상을 촬영할 수 있는 비디오 카메라의 일례이다.
도 4에 나타난 바와 같이, 본 실시예에 따른 카메라는 고체 촬상 장치(201), 광학계(202), 셔터 장치(203), 구동 회로(204) 및 신호 처리 회로(205)를 포함한다.
광학계(202)는 고체 촬상 장치(201)의 촬상면상의 사물로부터 이미지 광(입사광)을 촛점맞추도록 되어 있으며, 이로써 신호 전하들은 일정한 시주기동안 고체 촬상 장치(201)에 축적된다.
셔터 장치(203)는 광이 고체 촬상 장치(201)상에 조사되는 시주기와 고체 촬상 장치(201)상의 광 조사가 차단되는 시주기를 제어하도록 되어 있다.
구동 회로(204)는 고체 촬상 장치(201)의 전송 동작과 셔터 장치(203)의 셔 터 동작을 제어하는 구동 신호를 공급하도록 되어 있다. 구동 회로(204)로부터 공급된 구동 신호(타이밍 신호)에 기초하여, 고체 촬상 장치(201)에 신호 전하들이 전송된다. 신호 처리 회로(205)는 다양한 종류의 신호 처리를 수행하도록 되어 있다. 신호 처리 이후에 취득된 비디오 신호는 메모리와 같은 기억 매체에 저장되거나 도시되지는 않았지만 모니터로 출력된다.
MOS 이미지 센서 칩(32)은 이면 입사형(즉, 이면 광 입력) MOS 이미지 센서 칩으로 구성된다. 이면 입사형의 MOS 이미지 센서 칩(32)은, 기판 표면측에 배선층이 형성되고, 이 배선층과 반대측의 기판 이면측으로부터 광을 입사시키도록 구성된다. 도 5는 이면 입사형의 MOS 이미지 센서 칩(32)의 개략을 도시한다. 도 5에 나타난 바와 같이, 이면 입사형의 MOS 이미지 센서 칩(32)은 반도체 기판(41)의 이면(41b)측에 광 입사면을 갖는 광전 변환 소자인 포토다이오드(PD)를 갖고, 기판(41)의 표면측에 포토다이오드(PD)의 신호 전하를 판독하는 수단으로 되는 복수의 MOS 트랜지스터(Tr)를 형성하고, 또한 표면측에 층간 절연막(42)을 통해 다층 배선(43)을 형성하여 된 배선층(44)을 형성하여 이루어진다. 포토다이오드(PD)는 예를 들면 기판(41)의 표면(41a)측으로부터 이면(41b)측에 이르도록 형성된다. 광(L)이 입사되는 이면(41b)측에는 패시베이션막(45)을 통해 컬러 필터(46) 및 그 위에 각 화소에 대응한 온 칩 마이크로 렌즈(47)가 형성된다. 또한, 도시되지는 않았지만, 배선층(44) 상에 추가로 예를 들면 실리콘 기판과 같은 적당한 기판 재료로 이루어진 지지 기판을 접합한 구성으로 할 수도 있다.
도 3a 및 도 3b를 참조하면, MOS 이미지 센서 칩(32)의 배선층(44)측의 표면 (지지 기판을 갖는 경우에는, 지지 기판의 표면) 중 적어도 화소부(소위, 화소 영역부)에 대응하는 영역에는, 후술하는 바와 같이 단위 화소 셀, 혹은 복수 화소를 통합한 셀마다 다수의 마이크로 패드(34)가 형성된다. 또한, 신호 처리 칩(33)의 배선층측의 표면에는, MOS 이미지 센서 칩(32)의 마이크로 패드(34)에 대응하는 다수의 마이크로 패드(35)가 형성된다. 그리고, MOS 이미지 센서 칩(32)과 신호 처리 칩(33)은 대응하는 마이크로 패드(34 및 35)가 대향하도록 중첩하여 배치되고, 대응하는 마이크로 패드(34 및 35) 사이를 마이크로 범프(36)를 통해 전기적으로 접속하여 일체화된다. 마이크로 패드(34, 35)는, 통상의 패드보다 작은 마이크로 패드로 형성된다. 예를 들면, 통상의 50㎛ 사각의 패드보다 작은 10㎛ 사각의 마이크로 패드로 형성할 수 있다. 이 마이크로 패드에 마이크로 범프(36)가 형성된다. 이 마이크로 패드(34, 35)는, 통상의 패드 배치와 달리 칩의 중심 부근에 다수 형성하는 것이 가능하다. 마이크로 범프(36)(후술하는 마이크로 범프(39)도 마찬가지임)의 크기로서는, 직경이 30㎛ 이하, 나아가 10㎛∼5㎛의 작은 직경으로 할 수 있다.
마이크로 패드(34, 35) 및 마이크로 범프(36)는, MOS 이미지 센서 칩(32)의 화소부에 대응하여 다수 형성된다. 바람직하게는, 후술하는 바와 같이 화소부의 주변에 대응하는 영역에도 마이크로 패드(37, 38) 및 마이크로 범프(39)가 형성된다.
신호 처리 칩(33)은 MOS 이미지 센서 칩(32)보다 큰 면적으로 형성된다. 이 신호 처리 칩(33)의 MOS 이미지 센서 칩(32)의 외측에 대응하는 위치에는, 통상의 패드(51)가 배치되고, 이 2개의 칩의 계 이외의 계와의 인터페이스가 구성된다. MOS 이미지 센서 칩(32)측에는, 신호 처리 칩(33)과 접합한 후에 사용하는 통상의 패드는 배치되어 있지 않다. 또한, 여기서는 기본 개념을 나타내기 위해 명시하고 있지 않지만, MOS 이미지 센서 칩(32)측에 테스트나 선별을 위한 통상의 패드가 배치되어 있는 것이 바람직하다.
신호 처리 칩(33)과 MOS 이미지 센서 칩(32)은, 마이크로 범프(36, 39)를 통해 접속된 후, 적어도 주변부에서 밀봉 부재(52), 예를 들면 수지에 의해 밀봉된다.
본 실시예의 반도체 모듈(31)에 따르면, 도 3a 및 도 3b의 구성에 의해, 종래예 2의 문제인 반도체 기판을 통해 배선을 형성함에 따른 제조 공정의 복잡성, 비용 상승이나 수율의 저하, 화소 회로에 의한 화소의 개구율의 감소 문제, 관통 배선을 통과시키기 위한 영역의 광학적인 쓸데 없는 면적의 증가 등을 해결할 수 있다. 구체적으로, 이면 입사형 MOS 이미지 센서 칩으로서 MOS 이미지 센서 칩(32)이 형성되기 때문에, 화소의 개구율이 증가한다. 마이크로 범프(36, 39)에 의해 MOS 이미지 센서 칩(32 및 33)을 접속하기 때문에, 제조를 쉽게 하여 수율을 향상시킬 수 있다. MOS 이미지 센서 칩(32)과 신호 처리 칩(33)이 관통 배선을 사용하지 않고 마이크로 범프(36, 39)로 접속되기 때문에, 광학적인 쓸데 없는 면적을 저감할 수 있다.
또한, 이 구성에서는, 종래예 2와 달리 범프 접속으로 다수의 칩을 중첩할 수는 없지만, 수율, 하측 칩(33)에서 발생하는 열이나, 전체 높이의 측면에서, MOS 이미지 센서 칩(32)과 신호 처리 칩(33)만을 접속하는 것이 오히려 바람직하다. 즉, 칩을 다단으로 중첩하면, 하측 칩에서 발생하는 열이 이미지 센서에 많이 유입되어, 특히 암시 특성을 열화시킨다. 그러나, 본 실시예의 2개의 칩(32 및 33)을 중첩한 구성에서는, 하측 칩이 신호 처리칩(33)뿐이기 때문에 발생한 열의 이미지 센서 칩(32)에의 유입은 적어 암시 특성의 열화가 문제로 되기 어렵다. 또한, CMOS 센서에서는, 렌즈 부착 모듈의 높이를 될 수 있는 한 낮게 하도록 요망되는 경우가 많다. 본 실시예의 구성에서는, 반도체 모듈(31)의 높이를 낮게 억제할 수 있다.
도 6은 MOS 이미지 센서 칩(32)의 블록도이다. 도 6에 나타난 바와 같이, MOS 이미지 센서 칩(32)은 중앙 영역의 화소부(53)에 셀(54)이 다수 배열되어 있다. 셀(54)은 단위 화소이어도 되고, 혹은 복수의 화소를 포함하여 형성해도 된다. 그리고, 셀(54)마다 전술한 배선층측에 마이크로 패드(34)(도 3a 및 도 3b 참조)가 배열되고, 화소부(53)는 그 주위에 형성된 화소 구동부(55)를 갖는다. 이 화소 구동부(55)에는, 화소를 구동하기 위한 신호나 전원이나 그라운드(GND)를 공급하기 위한 화소 구동용 마이크로 패드(37)(도 3a 및 도 3b 참조)가 다수 배열된다. 화소 구동부(55)의 주위에는, 테스트용 통상 패드(57)가 배열된 테스트용 패드부(56)가 형성된다.
화소부(53)의 마이크로 패드(34)에는, 화소의 출력이 공급된다. 화소 구동부(55)의 마이크로 패드(37)에는 화소를 구동하는 신호나, 전원, 그라운드(GND)가 공급된다. 이와 같이, MOS 이미지 센서 칩(32)측에는, 제어 회로를 갖지 않는 구 성으로 하는 것이 바람직하다. 왜냐하면, 화소 특성을 정렬하기 어려운 MOS 이미지 센서 칩 쪽이, 통상은 신호 처리 칩보다 수율이 낮기 때문에, MOS 이미지 센서 칩측에 화소 이외의 회로를 될 수 있는 한 올려 놓지 않도록 함으로써, 낭비를 줄일 수 있다. 게다가, MOS 이미지 센서 칩 쪽이 신호 처리 칩보다 엄하지 않은 디자인 룰로 만드는 경우가 많기 때문이다.
도 7은 셀(54)의 일례를 나타낸 도면이다. 본 실시예에서는, 4화소를 통합하여 1개의 셀(54)로 하고 있다. 도 7에 나타난 바와 같이, 본 실시예의 셀(54)은 4개의 포토다이오드(PD(PDl, PD2, PD3, PD4))를 포함한다. 각 포토다이오드(PD1∼PD4)는 각각 대응하는 4개의 전송 트랜지스터(61(611, 612, 613, 614))에 접속되고, 각 전송 트랜지스터(61(611∼614))의 각 게이트에는 전송 펄스가 공급되는 전송 배선(62(621∼624))에 접속된다. 각 전송 트랜지스터(611∼614)의 드레인은, 공통 접속되어 리세트 트랜지스터(63)의 소스에 접속됨과 아울러, 전송 트랜지스터(61)의 드레인과 리세트 트랜지스터(63)의 소스 사이의 소위 플로팅 디퓨전(FD)이 증폭 트랜지스터(64)에 접속된다. 리세트 트랜지스터(63)의 드레인은 전원 전압이 공급되는 전원 배선(65)에 접속되고, 그 게이트는 리세트 펄스가 공급되는 리세트 배선(67)에 접속된다. 또한, 종래예의 도 2의 선택 트랜지스터의 위치에 활성화 트랜지스터(68)가 설치된다. 구체적으로, 드레인을 전원 배선(65)에 접속한 활성화 트랜지스터(68)가 설치되고, 그 소스가 증폭 트랜지스터(64)의 드레인에 접속된다. 활성화 트랜지스터(68)의 게이트는 활성화 펄스가 공급되는 활성화 배선(69)이 접속된다. 증폭 트랜지스터(64)의 소스에 주입 트랜지스터(70)가 접속된다. 주입 트랜지스터(70)의 소스는 그라운드(GND)에 접속되고, 그 게이트는 주입 펄스가 공급되는 주입 배선(73)에 접속된다. 그리고, 증폭 트랜지스터(64)와 주입 트랜지스터(70)의 접속점이 출력선(혹은 출력 단자)(72)에 접속된다.
여기서, 회로적으로는, 종래예의 도 2에 비해, 화소 내에 주입 트랜지스터(70)와 그라운드 배선(71)을 갖는 점과, 출력선(72)이 수직 방향으로 연장되지 않고, 셀(54)마다 독립하고 있는 점이 상이하다. 이 셀(54)에서는, 전송 배선(62(621∼624))에 공급되는 전송 펄스로, 대응하는 전송 트랜지스터(61(611∼614))가 온하고, 대응하는 포토다이오드(PD(PD1∼PD4))의 신호 전하가 플로팅 디퓨전(FD)에 전송된다. 또한, 리세트 배선(67)에 공급되는 리세트 펄스에 응답하여, 리세트 트랜지스터(63)가 턴온되고, 이로써, 플로팅 디퓨전(FD)의 신호 전하(본 예에서는 전자)가 전원 배선(65)에 버려지고, 플로팅 디퓨전(FD)의 전위가 전원 전위로 된다.
다음으로, 이 셀(54)의 동작을, 도 8을 참조하여 설명한다. 우선, 주입 배선(73)을 통해 주입 펄스 1(Pn1)을 인가하여 주입 트랜지스터(70)를 턴온시키고, 출력선(72)을 0V로 고정한다. 이 출력선(72)을 0V로 고정하고 나서, 리세트 배선(67)을 통해 리세트 펄스(Pr)를 인가하여 리세트 트랜지스터(63)를 온하고, 플로팅 디퓨전(FD)의 전위를 하이 레벨(전원 전위)에 리세트한다. 플로팅 디퓨전(FD)이 하이 레벨로 되면 증폭 트랜지스터(64)는 온상태로 된다. 다음으로, 주입 트랜지스터(70)를 오프하고 나서, 활성 배선(69)을 통해 활성화 펄스(Pk1)를 인가하여 활성화 트랜지스터(68)를 턴온시킨다.
활성화 트랜지스터(68)를 턴온시킴으로써, 출력선(72)의 전위는 플로팅 디퓨전(FD)의 전위에 대응하는 부분까지 상승한다. 이 출력선 전위를 "리세트 레벨"이라고 부른다.
다음으로, 활성화 트랜지스터(78)를 턴오프하여 전송 배선(621)에 전송 펄스(Pt1)를 공급하고, 전송 트랜지스터(611)를 온하여 대응하는 포토다이오드(PD1)의 신호 전하를 플로팅 디퓨전(FD)에 전송한다. 그리고, 주입 펄스 2(Pn2)를 인가하여 주입 트랜지스터(70)를 온하고, 출력선(72)을 0으로 한다. 그리고, 활성화 펄스(Pk2)를 인가하여 활성화 트랜지스터(68)를 턴온시키면, 출력선(72)의 전위는 이 때의 플로팅 디퓨전(FD)의 전위에 대응하는 부분까지 상승한다. 이 때의 출력선 전위를 "신호 레벨"이라고 부른다.
출력선(72)의 전위는 마이크로 범프(36)를 통해 신호 처리 칩(33)에 공급된다(도 3a 및 도 3b 참조). 신호 처리 칩(33)에서는 신호 레벨과 리세트 레벨의 차를 아날로그/디지털 변환하고 나서, 디지털 신호 처리를 행한다. 여기서는, 4개의 포토다이오드(PD) 중 1개의 포토다이오드(PD1)의 신호를 판독하였다. 마찬가지의 동작을, 다른 3개의 포토다이오드(PD2∼PD4)에도 순서대로 행한다.
도 8에 나타낸 바와 같이, 리세트 펄스(Pr)는, 주입 펄스 1(Pn1)과 중첩을 갖게 하여 주입 펄스 1(Pn1)보다 이전에 하강시키는 것이 바람직하다. 그 이유는, 리세트 펄스(Pr)를 하강시킨 직후의 출력선 전위를 0V로 하여 변동되지 않게 하기 위함이다. 또한, 전송 펄스(Pt1)는 주입 펄스 2(Pn2)가 상승하기 전에 하강시키는 것이, 저전압화를 위해 바람직하다. 그 이유는, 전송 펄스(Pt1)가 주입 펄스 2(Pn2)와 중첩되는 것보다, 화소 내의 용량 결합의 결과로 전송시의 플로팅 디퓨전(FD) 전위가 높기 때문에, 저전압화할 수 있기 때문이다. 물론, 이들의 강하를 엄밀하게 신경쓰지 않아도 될 때에는 반드시 이대로가 아니어도 된다.
상술한 설명에서는 1개의 셀의 동작을 설명했지만, 화소부에는 다수의 셀이 배열되어 있다. 본 실시예에서는, 그 다수의 셀을 동시에 구동한다. 그 경우, 종래의 정전류원을 이용한 소스 폴로워 동작에서는, 다수(예를 들면, 100만개)의 셀에 동시에 전류를 흘리기 때문에, 그 전류값이 커져 신뢰성의 저하나, 배선 저항에 의한 전원 전압의 저하를 야기한다. 따라서, 본 실시예에서는, 전술한 바와 같이 주입 트랜지스터(70)를 셀 내에 배치하고, 활성화 트랜지스터와 동시에 온하지 않도록 하여 정전류를 흘리지 않도록 하고 있다.
본 실시예에서는 셀을 행 단위로 선택할 필요는 없기 때문에, 선택 트랜지스터는 없다. 물론, 화소 수가 적다든가, 요구되는 스펙이 낮은 등의 이유가 있으면, 활성화 트랜지스터(68)를 생략한 셀에서 종래의 소스 폴로워 동작을 행해도 된다. 도 9는 이 경우의 셀 회로의 예를 도시한 회로도이다.
도 9에 나타난 바와 같이, 전술한 바와 마찬가지로 4화소를 통합하여 1개의 셀(151)로 하고 있다. 본 실시예의 셀(151)은, 4개의 포토다이오드(PD(PDl, PD2, PD3, PD4))를 갖고, 각 포토다이오드(PD1∼PD4)가 각각 대응하는 4개의 전송 트랜지스터(61(611, 612, 613, 614))에 접속된다. 각 전송 트랜지스터(61(611∼614))의 각 게이트에는 전송 펄스가 공급되는 전송 배선(62(621∼624))에 접속된다. 각 전송 트랜지스터(611∼614)의 드레인은, 공통 접속되어 리세트 트랜지스터(63)의 소스에 접속됨과 아울러, 전송 트랜지스터(61)의 드레인과 리세트 트랜지스터(63)의 소스 사이의 소위 플로팅 디퓨전(FD)이 증폭 트랜지스터(64)에 접속된다. 리세트 트랜지스터(63)의 드레인은 전원 전압이 공급되는 전원 배선(65)에 접속되고, 그 게이트는 리세트 펄스가 공급되는 리세트 배선(67)에 접속된다. 증폭 트랜지스터(64)의 드레인은 전원 배선(65)에 접속된다. 증폭 트랜지스터(64)의 소스에는 부하 트랜지스터(152)가 접속된다. 부하 트랜지스터(152)의 소스는 그라운드(GND)에 접속되고, 그 게이트는 부하 배선(153)에 접속된다. 그리고, 증폭 트랜지스터(64)와 부하 트랜지스터(152)의 접속점이 출력선(72)에 접속된다.
본 실시예에 있어서, 도 7에서는 제어 배선(69, 67, 73, 621∼624)을 모두 가로 방향으로 배치했지만, 모든 셀이 동시에 동작하기 때문에, 세로 방향의 배선, 가로와 세로 양 방향의 배선이어도 되고 혹은 종횡이 모두 연결된 격자 형상의 배선이어도 된다. 또한, 모든 셀이 동시에 구동하면 전류값이 지나치게 커질 때에는, 수십 행의 셀씩 MOS 촬상 장치의 동작을 분할해도 된다. 덧붙여서, 이 셀의 회로와 구동 방법은 이면 입사형과 마이크로 범프를 조합하는 경우에 특히 유효하지만, 그렇지 않고 독립적이어도, 모든 화소 또는 다수의 화소를 동시에 구동하여 동시에 출력하는 경우에는 상기 전류의 문제로부터 효과적이다.
도 10은 마이크로 패드의 배열을, 간단히 하기 위해 셀 출력과, 리세트 펄스에 관한 부분에 대해, 4행 4열의 셀 배열을 예로 들어 나타낸 개념도이다. 도 10에 나타난 바와 같이, 4화소로 이루어진 단위 셀(54)이 4행 4열로 배열되고, 각 단위 셀마다 아날로그 출력의 마이크로 패드(34)가 형성된다. 리세트 게이트 구동 펄스는, 리세트 게이트 구동 펄스용 마이크로 패드(75)로부터 공급되고, 화소부의 주위로부터 버퍼(76)에 입력된다. 버퍼(76)는 셀(54)의 행마다 있고, 리세트 배선(67)은 가로 방향에 배치되어 있다. 버퍼(76)의 2행마다 전원 공급용 마이크로 패드(77)가 설치된다. 마찬가지로, 2행마다 그라운드(GND) 공급용 마이크로 패드(78)가 설치된다. 이와 같이, 전원이나 그라운드는 많은 마이크로 패드로부터 공급되는 것이 바람직하다.
도 11은 본 실시예의 MOS 이미지 센서 칩(32)과 신호 처리 칩(33)의 접속의 개념도이다. 도 11에 나타난 바와 같이, MOS 이미지 센서 칩(32)측에서, 아날로그의 멀티플렉서(81)는 1개의 셀 내에서 4개의 포토다이오드(광전 변환 소자)(PD1∼PD4)가 순서대로 선택되도록 되어 있다. 이 멀티플렉서(81)는, 도 7의 전송 트랜지스터(61(611∼614))로 멀티플렉스된 신호를, 증폭 트랜지스터를 통해 출력선(72)에 출력하는 부분까지를 포함한다. 멀티플렉서(81)의 출력은 마이크로 범프(36)를 통해 신호 처리 칩(33)측에서 상관 이중 샘플링(CDS) 아날로그/ 디지털(A/D) 변환을 행하는 회로(82)에 의해, 상관 이중 샘플링(CDS), 아날로그/디지털 변환되어 디지털의 디멀티플렉서(83)를 통해 프레임 메모리(84(841∼844))에 저장된다.
이 메모리(84)의 값이 연산 회로(85)에서 적절하게 참조되어 디지털 신호 처리된다. 여기서는 1셀분의 접속을 기재하고 있지만, 실제로는 이들이 셀마다 있어 병렬로 동작한다. 단, 연산 회로(85)는 셀마다 존재하지 않아도 되고, 예를 들면 1개의 연산 회로(85)가 프레임 메모리의 값을 참조하면서 차례로 처리해 가는 타입이어도 된다. 또한, 디멀티플렉서(83), 프레임 메모리(84), 연산 회로(85)가 외관 상 깨끗히 분리되어 있지 않아도 동등한 신호 처리가 가능하면 상관없다.
예를 들면, 신호 처리 칩(33)측에 대응하는 셀은, 콤퍼레이터와 래치를 포함하며, 도 12에 도시한 바와 같이 되어 있다. 도 12의 회로에서는, 마이크로 패드(35)에 스위칭용 트랜지스터(Q11)와 샘플 홀드용 용량(C2)으로 이루어진 샘플 홀드 회로가 접속되고, 이 샘플 홀드 회로가 직류 컷트용 용량(C1)을 통해 인버터(91)에 접속된다. 스위칭용 트랜지스터(Q11)의 게이트에는 샘플 홀드 펄스가 공급되는 샘플 홀드 배선(92)이 접속된다. 샘플 홀드용 용량(C2)의 타단은 램프파(시간과 함께 상승하는 전압)가 공급되는 램프 배선(93)에 접속된다. 인버터(91)의 입출력 사이에는 이니셜라이즈 스위치(MOS 트랜지스터)(Q12)가 접속된다.
한편, 도 12에 나타난 바와 같이, 1셀을 구성하는 4화소에 대응하여 4개의 워드선(WD0∼WD3)이 설치되고, 이 워드선(WD0∼WD3)에 직교하도록 복수, 본 예에서는 10개의 비트선(BIT(BIT0∼BIT9))이 설치된다. 또한, 4화소에 대응하도록 4열의 DRAM 셀군(94(940∼943))이 설치된다. 각 DRAM 셀(94)은 1개의 MOS 트랜지스터(Q2(Q200∼Q209, Q210∼Q219, Q220∼Q229, Q230∼Q239))와 1개의 용량(C3(C300∼C309, C310∼C319, C320∼C329, C330∼C339))으로 형성된다. 각 열의 DRAM 셀군(940∼943)은 10개의 DRAM 셀(95)로 구성된다. DRAM 셀군(94) 내의 각 MOS 트랜지스터(Q2)의 게이트는 공통 접속되어, 각각 대응하는 워드선(WD0∼WD3)에 스위치(SW(SW0∼SW3))를 통해 접속된다. 각 스위치(SW)의 가동 접점(c)은 MOS 트랜지스터(Q2)의 게이트에 접속되고, 제1 고정 접점(a)은 인버터(91)의 출력선(97)에 접속되고, 제2 고정 접점(b)은 대응하는 워드선(WD0∼WD3)에 접속된다.
도 12에 나타난 바와 같이, 마이크로 범프(36)를 통해 마이크로 패드(35)로부터 입력된 아날로그 신호는, 용량(C1)으로 직류분이 컷트되어 인버터(91)에 공급된다. 인버터(91)는 이니셜라이즈 스위치(배선은 INIT)와 함께 콤퍼레이터를 형성하고 있다. 전술한 리세트 레벨이 마이크로 범프(36)를 통해 마이크로 패드(35)로부터 입력되어 있을 때에 이니셜라이즈해 두고, 신호 레벨이 입력되었을 때에는 리세트 레벨과의 차분에 기본적으로 비례하는 양만큼 인버터(91)의 입력이 낮아지고, 출력은 하이 레벨로 된다. 이후, 램프 배선(93)에 램프파를 넣으면, 콤퍼레이터가 반전할 때의 비트선(BIT)의 전압값이 DRAM 셀(95)에 래치됨으로써, CDS 및 A/D 변환 회로(82)에 의해 처리된 신호가 프레임 메모리들(84(841∼844))에 저장된다. 스위치(SW0∼SW3)는 셀에 포함되는 4화소분의 신호를 디멀티플렉스하고 DRAM 셀의 판독시에 워드선(WD0∼WD3)에 연결하도록 되어 있다. 여기서는, A/D 변환이 10비트의 예를 도시하고 있고, 비트선(BIT(BIT0∼BIT9))에는 10비트의 그레이 코드값이 입력된다. 원리적으로 콤퍼레이터와 래치로 이루어진 A/D 변환 회로는 오래전부터 알려져 있는 것으로서, 이 이상의 상세한 설명은 생략한다.
이 동작이 모든 셀 동시에 행해지면, 셀의 4화소의 신호를 신호 처리 칩(33)에 차례로 보내고, A/D 변환함으로써, 1프레임분의 디지털 데이터가 신호 처리 칩(33)측에 메모리된다. 1프레임의 데이터가 출력될 때, 프레임 메모리로부터 데이터가 4회의 판독될 수도 있기 때문에, 프레임 레이트를 고속화할 수 있다. 또한, 1셀의 4화소에 단시간의 시간차가 발생하지만, 화면에 대역적인 시간차는 발생하지 않는다는 의미에서, 화상내에 동시성이 설정될 수도 있다. 신호 처리 칩(33)은 이 1프레임분의 디지털 데이터를 사용하여 카메라 신호 처리를 행한다.
도 13은 신호 처리 칩(33)의 회로 배치의 개략도이다. 도 13에 나타난 바와 같이, 신호 처리 칩(33)측의 셀(110)은, MOS 이미지 센서 칩(32)측의 셀(54)에 대응하는 마이크로 패드(35)를 갖는다. 그 주위에, MOS 이미지 센서 칩(32)측에 구동 신호나 전원을 공급하기 위한 마이크로 패드(38)가 배열된 화소 구동부(111)가 제공된다. 여기는, 상층의 배선을 이용한 마이크로 패드(38)가 있으면 되기 때문에, 그 아래에 트랜지스터와 하층의 배선으로 이루어진 회로를 배치할 수 있다. 이 예에서는, 신호 처리 칩(33)측의 셀(110)의 선택 회로(113)와 센스 앰프(114)가 화소 구동부(111)에 일부 중첩된다. 이 상하에 각부의 동작을 컨트롤하는 제어 회로(115)와, 프레임 메모리의 데이터를 참조하여 신호 처리하는 신호 처리 회로(116)가 제공된다. 이 예에서는, 회로 면적의 측면에서, 신호 처리는 신호 처리 칩(33)측의 셀(110) 밖에서 순차적으로 데이터를 판독하면서 행하고 있다. 화소가 큰 등의 이유로, 신호 처리 회로(116)를 셀(110)에 매립하는 것이 가능하면, 그와 같이 구성할 수도 있다.
MOS 이미지 센서 칩(32)은 설정 감도나 렌즈 사양으로부터 결정되는 특정한 화소 사이즈에 대해, 비용이 저렴하고, 포토다이오드를 안정적으로 만들 수 있는 구세대의 엄하지 않은(예를 들면 O.25㎛) 프로세스로 만들고, 신호 처리 칩(33)은 축소가능한 미세(예를 들면 0.06㎛) 프로세스로 만드는 것이 바람직하다. 프로세스 룰이 크게 상이한 경우, 1셀당의 회로 규모가 신호 처리 칩(33)측에서 큰 것이 효과적이다.
한편, MOS 이미지 센서 칩(32)과 신호 처리 칩(33)의 프로세스 세대가 가까운 경우에는, 이미지 센서 칩(32)측에서 A/D 변환하는 것이 효과적이다. 도 14는 본 발명에 따른 MOS 이미지 센서 칩과 신호 처리 칩간의 접속의 다른 예를 나타내는 개념도이다. 도 14에서는, 이미지 센서 칩(32)측에 있어서, 예를 들면 2개의 셀이 각각 1셀 내의 4개의 포토다이오드(광전 변환 소자)(PD1∼PD4, PD5∼PD8)를 각각 순서대로 선택하는 멀티플렉서(121, 122)에 접속되고, 제1 멀티플렉서(121, 122)가 각각 대응하는 A/D 변환 회로(123, 124)에 접속된다. 또한, 양 A/D 변환 회로(123, 124)가 제2 멀티플렉서(125)에 접속된다. 신호 처리 칩(33)은 제2 멀티플렉서(125)의 출력이 마이크로 범프(126)를 통해 접속된 디멀티플렉서(127)와, 이것에 접속되어 이미지 센서 칩(32)측의 포토다이오드(PD)에 대응하는 메모리(131∼138)와, 연산 회로(128)를 포함한다.
도 14에 있어서는, 이미지 센서 칩(32)측에서 각 센서의 포토다이오드를 각각 순서대로 제1 멀티플렉서(121, 122)로 선택한 후, A/D 변환 회로(123, 124)로 A/D 변환하고, 또한 제2 멀티플렉서(125)로 선택하여 디지털 데이터를 신호 처리 칩(33)측에 공급한. 디지털 데이터는, 마이크로 범프(126)를 통해 신호 처리 칩(33)측에서 디멀티플렉서(127)를 통해 분배되고, 화소에 대응하는 메모리에 공급된다.
신호 처리 칩(33)의 구성은 상술한 구성에 국한되지 않으며, 디멀티플렉서(127)와 메모리(131∼138)는 반드시 제공될 필요는 없으며, 디지털 데이터가 직접적으로 연산 회로(128)에 입력될 수 있도록 변형될 수도 있다. 또한, 도 14에 나 타난 바와 같이, 반도체 모듈은 이미지 센서 칩(32)과 신호 처리 칩(33)으로 명확하게 분리되지 않아도 된다. 예를 들면, 도 12의 콤퍼레이터 출력에 이미지 센서 칩과 신호 처리 칩의 마이크로 범프에서의 인터페이스를 취해도 된다. A/D 변환 회로(123, 124)는, 그 밖의 방식, 예를 들면 미국 특허 5,801,657호와 같은 방법이어도 된다. 메모리(131∼138)는 DRAM일 필요는 없다. 종래예 2와 달리, 이미지 센서 칩(32)측에서 마이크로 범프(126)를 통과하는 신호가 디지털값으로 되는 부분까지 구성함으로써(반드시 A/D 변환까지 완료할 필요는 없음), 고속으로 인터페이스를 취하면서 화상의 열화를 억제할 수 있다. 고속으로 인터페이스를 취하기 때문에, 도 14와 같이 이미지 센서 칩(32)측에서 1단의 멀티플렉스를 더 제공하여 1개의 마이크로 패드당의 화소 수를 늘리고, 마이크로 패드를 크게 하거나, 마이크로 패드의 밀도를 줄이는 효과를 얻을 수 있다.
본 실시예는 상기 예에 한하지 않고, 다양한 예를 채택할 수 있다.
예를 들면, MOS 이미지 센서 칩(32)으로서는, 도 6의 구성이 아니라 도 15에 도시한 바와 같이 구성할 수도 있다. 즉, 도 15에 나타난 바와 같이, 화소의 제어 회로(141)를 이미지 센서 칩(32)측에 갖도록 하여, 도 6의 화소 구동부(55)의 마이크로 패드(37)를 줄이는 것을 우선 순위로 해도 된다.
A/D 변환도, 포토다이오드가 어느 전위에 도달하는 것을 카운트하는 것 같은 방법(Dig. Tech. Papers, ISSCC, pp.230-231) 타입 등, 목적에 따라 다양한 것을 사용할 수 있다.
도 7에서는, 증폭 트랜지스터(64)의 소스를 직접, 출력선(혹은 출력선)(72) 에 접속했지만, 증폭 트랜지스터(64)의 소스를 예를 들면 항상 온 상태의 트랜지스터, 혹은 그 밖의 수단을 통해 간접적으로 출력선(혹은 출력 단자)(72)에 접속하는 것도 가능하다. 마찬가지로, 주입 트랜지스터(70)의 드레인을 직접, 출력선(72)(혹은 출력 단자)에 접속했지만, 주입 트랜지스터(70)의 소스를 예를 들면 항상 온 상태의 트랜지스터, 혹은 그 밖의 수단을 통해 간접적으로 출력선(혹은 출력 단자)(72)에 접속하는 것도 가능하다. 마찬가지로, 증폭 트랜지스터(64)의 드레인과 활성화 트랜지스터(68)의 소스 사이, 활성화 트랜지스터(68)와 전원 배선(65) 사이를 각각 직접 접속했지만, 예를 들면 항상 온 상태의 트랜지스터, 혹은 그 밖의 수단을 통해 간접적으로 접속하는 것도 가능하다.
도 9에서는, 증폭 트랜지스터(64)의 소스를 직접 출력선(72)에 접속했지만, 증폭 트랜지스터(64)의 소스를 예를 들면, 항상 온 상태의 트랜지스터, 혹은 그 밖의 수단을 통해 간접적으로 출력선(혹은 출력 단자)(72)에 접속하는 것도 가능하다. 마찬가지로, 부하 트랜지스터(152)의 드레인과 출력선(혹은 출력 단자)(72) 사이, 증폭 트랜지스터(64)와 전원 배선(65) 사이를 각각 직접 접속했지만, 예를 들면 항상 온 상태의 트랜지스터, 혹은 그 밖의 수단을 통해 간접적으로 접속하는 것도 가능하다.
도 7 및 도 9에서는, 전송 트랜지스터(61)의 드레인을 증폭 트랜지스터(64)의 게이트에 직접 접속했지만, 기타 전송 트랜지스터(61)의 드레인을 예컨대 항상 온 상태의 트랜지스터, 혹은 그 밖의 수단을 통해 간접적으로 증폭 트랜지스터(64)의 게이트에 접속하는 것도 가능하다.
전술한 본 실시예에 따르면, MOS 이미지 센서 칩(32) 및 신호 처리 칩(33) 사이를 마이크로 범프(36, 39)를 통해 접속하기 때문에, 고속의 인터페이스를 가능하게 한다. 또한, 화면 내의 동시성도 실현할 수 있다. 이면 입사형의 MOS 이미지 센서 칩을 이용함으로써, 그 광 입사면과 반대측의 배선층(혹은 지지 기판을 가질 때에는 지지 기판의 표면) 상에 다수의 마이크로 패드(36, 39)를 형성할 수 있다.
MOS 이미지 센서 칩을 이면 입사형로 하여, 이미지 센서 칩과 신호 처리 칩 사이를 배선측끼리에서 마이크로 범프(36, 39)를 통해 접속하기 때문에, 종래예 2와 같은 관통 구멍 형성 프로세스를 필요로 하지 않아 공정을 삭감할 수 있다. 이에 의해, 제조 프로세스를 쉽게 하여 수율을 향상시킬 수 있다. 또한, 회로나 관통 구멍용 스페이스로 감광 영역을 줄이지 않아도 되기 때문에, 감도를 향상시킬 수 있어 경사 광에 대한 비대칭성을 방지할 수 있다.
도 7에 도시한 셀 구성에 따르면, 셀 내에 활성화 트랜지스터(68)와 주입 트랜지스터(70)를 배치하고, 활성화 트랜지스터(68)와 주입 트랜지스터(70)를 동시에 온하지 않도록 동작시킴으로써, 모든 화소 또는 다수의 화소를 동시에 구동하여 동시에 판독하더라도 대전류가 흐르지 않아 고체 촬상 장치로서의 신뢰성을 향상시킬 수 있다.
본 발명에 있어서는, 전술한 도 7에 도시한 셀(54)을 구비한 MOS형 고체 촬상 장치를 독립하여 구성할 수 있다. 이 경우, 이면 입사형, 표면 입사형 중 어느 것에나 적용할 수 있다. 또한, 신호 처리 칩에 대한 접속 방법으로서도, 마이크로 범프에 의한 접속 혹은 다른 적당한 접속 수단에 의한 접속 모두 적용 가능하다.
이와 같은 MOS형 고체 촬상 장치에 따르면, 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 수 있다. 또한, 셀 내에 활성화 트랜지스터와 주입 트랜지스터를 갖고, 양 트랜지스터를 동시에 온하지 않도록 하여 정전류를 흘리지 않도록 하였기 때문에, 예를 들면 100만개 오더의 셀을 가지며 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 때에, 대전류가 흐르는 경우가 없어 MOS형 고체 촬상 장치의 신뢰성을 향상시킬 수 있다.
또한, 리세트 메카니즘에 공급된 리세트 펄스를, 주입 트랜지스터에 공급하는 제1 주입 펄스와 중첩을 갖게 하고, 제1 주입 펄스의 하강 이전에 하강시킴으로써, 리세트 펄스 직후의 출력선 전위를 그라운드 전위로 하여 출력선 전위의 변동을 억제할 수 있다.
또한, 셀에 전송 트랜지스터를 구비하고, 전송 트랜지스터에 공급하는 전송 펄스를, 주입 트랜지스터에 공급하는 제2 주입 펄스가 상승하기 전에 하강시킴으로써 저전압화할 수 있다. 즉, 전송 펄스가 제2 주입 펄스와 중첩되는 것보다, 화소 내의 용량 결합의 효과로 전송시의 플로팅 디퓨전(FD) 전위가 높기 때문에 저전압화할 수 있다.
본 발명에 따른 반도체 모듈에 따르면, 단위 화소 셀 또는 복수 화소를 통합한 셀마다, 배선층측에 마이크로 패드를 형성한 이면 입사형의 MOS형 고체 촬상 장치와, MOS형 고체 촬상 장치의 마이크로 패드에 대응하는 위치의 배선층측에 마이 크로 패드를 형성한 신호 처리 칩을, 마이크로 범프에 의해 접속한 구성으로 함으로써, 화상 처리 스피드를 향상시키고, 따라서 고속 인터페이스를 가능하게 한다. 또한, 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 수 있기 때문에, 화면 내의 동시성이 얻어진다. 따라서, 양호한 화질이 얻어진다.
이면 입사형의 MOS형 고체 촬상 장치를 이용함으로써, 그 광 입사면과 반대측의 배선층측의 표면에 마이크로 패드를 형성하기 때문에, 이미지 센서 개구율을 신경쓰지 않고 표면 상에 다수의 마이크로 패드를 배열할 수 있다.
MOS형 고체 촬상 장치측에는 화소와 배선만 형성하고, 이들 이외의 회로계 모두는 신호 처리 칩측에 형성한 구성으로 할 수도 있다. 이 구성으로 할 때는, MOS형 고체 촬상 장치와 신호 처리 칩을 합한 비용을 저감할 수 있다.
MOS형 고체 촬상 장치를 이면 입사형으로 하고, 고체 촬상 장치와 신호 처리 칩을 그 배선층측끼리에서 마이크로 패드 및 마이크로 범프에 의해 접속하기 때문에, 종래의 관통 구멍 형성 프로세스를 필요로 하지 않아 공정을 삭감할 수 있다. 이에 의해, 제조 프로세스를 쉽게 하여 수율을 향상시킬 수 있다. 또한, 회로나 관통 구멍용 스페이스로 센서의 감광 영역을 줄이지 않아도 되기 때문에, 감도를 향상시킬 수 있어 경사 광에 대한 비대칭성을 방지할 수 있다.
MOS형 고체 촬상 장치의 화소 영역부의 주변에 대응한 영역에 전원이나 그라운드나 화소 제어용 신호를 위한 등의 소위 화소 구동용 마이크로 패드를 형성하고, 이 마이크로 패드를 신호 처리 칩측의 마이크로 패드에 마이크로 범프를 통해 접속할 수 있다. 이에 의해, 접속 사이에서의 인덕턴스나 용량 성분이 저감하여 신호의 교란 및 지연이 방지된다.
외부와의 인터페이스를, 신호 처리 칩의 통상 패드만을 통해 취하도록 함으로써, 즉 외부와의 인터페이스를 MOS형 고체 촬상 장치측으로부터는 취하지 않도록 함으로써, MOS형 고체 촬상 장치측에 있어서 광학적으로 쓸데 없는 면적을 생략할 수 있어 회로계에 의한 화소 점유 면적 비율의 감소를 회피할 수 있다.
MOS형 고체 촬상 장치측에 테스트용 통상 패드를 가짐으로써, 신호 처리 칩과의 접합전에 MOS형 고체 촬상 장치의 특성 검사를 행할 수 있다.
MOS형 고체 촬상 장치의 셀을, 광전 변환 소자와, 이 광전 변환 소자로부터의 신호 전하를 게이트에 받는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속되고, 마이크로 패드에 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 부하 트랜지스터와, 부하 트랜지스터의 소스에 접속되고, 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 접속되고, 제2 전압을 공급하는 배선을 포함한 구성으로 함으로써, 전술한 마이크로 범프를 통해 MOS형 고체 촬상 장치와 신호 처리 칩의 접속을 가능하게 하고, 모든 화소 또는 다수의 화소의 동시에 구동, 동시에 판독을 가능하게 한다.
MOS형 고체 촬상 장치의 셀을, 광전 변환 소자와, 이 광전 변환 소자의 신호 전하를 게이트에 받는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 주입 트랜지스터와, 주입 트랜지스터의 소스에 접속된 제1 전압을 공급하는 배선과, 증 폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 소스가 접속된 활성화 트랜지스터와, 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속된 제2 전압을 공급하는 배선을 포함한 구성으로 함으로써, 전술한 마이크로 범프를 통해 MOS형 고체 촬상 장치와 신호 처리 칩의 접속을 가능하게 하고, 모든 화소 또는 다수의 화소의 동시에 구동, 동시에 판독을 가능하게 한다. 또한, 셀 내에 활성화 트랜지스터와 주입 트랜지스터를 갖고, 양 트랜지스터를 동시에 온하지 않도록 하여 정전류를 흘리지 않도록 하였기 때문에, 예를 들면 100만개 오더의 셀을 가지며 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 때에, 대전류가 흐르는 경우가 없어 전류의 문제를 해결할 수 있다.
셀의 리세트 메카니즘에 공급되는 리세트 펄스를, 주입 트랜지스터에 공급하는 제1 주입 펄스와 중첩을 갖게 하고, 제1 주입 펄스의 종료 이전에 종료함으로써, 리세트 펄스 직후의 출력선 전위를 그라운드 전위로 하여 출력선 전위의 변동을 억제할 수 있다.
셀에 전송 트랜지스터를 구비하고, 전송 트랜지스터에 공급하는 전송 펄스를, 주입 트랜지스터에 공급하는 제2 주입 펄스가 개시하기 전에 종료시킴으로써 저전압화할 수 있다. 즉, 전송 펄스가 제2 주입 펄스와 중첩되는 것보다, 화소 내의 용량 결합의 효과로 전송시의 플로팅 디퓨전(FD) 전위가 높기 때문에 저전압화할 수 있다.
MOS형 고체 촬상 장치의 셀 출력을 멀티플렉스한 아날로그 신호로 하고, 신 호 처리 칩에서 이 아날로그 신호를 디지털화한 후, 디멀티플렉스하여 메모리에 저장하는 구성으로 함으로써, MOS형 고체 촬상 장치측에는 아날로그 신호후의 처리 회로를 필요로 하지 않기 때문에, MOS형 고체 촬상 장치에서의 제조의 수율을 향상시킬 수 있다.
MOS형 고체 촬상 장치의 셀 출력을 디지털 신호로 하고, 신호 처리 칩측에서 이 디지털 신호를 디멀티플렉스하여 메모리에 저장하는 구성으로 함으로써, 복수의 화소를 1셀의 통합, 그 화소에 대응하는 디지털 신호를 더욱 복수 셀분 통합하여 1개의 마이크로 패드를 통해 신호 처리측에 출력하는 것이 가능하게 된다. 따라서, 1개의 마이크로 패드당의 화소 수를 늘릴 수 있어 마이크로 패드를 크게 하거나 밀도를 줄일 수 있다.
통상, 화소의 특성을 정렬하기가 어려운 MOS형 고체 촬상 장치 쪽이, 신호 처리 칩보다도 수율이 나쁘다. 본 발명은, MOS형 고체 촬상 장치측에 제어 회로를 갖지 않는 구성, 즉 화소 이외의 회로를 가능한 한 형성하지 않는 구성으로 함으로써, 낭비를 줄이고, MOS형 고체 촬상 장치와 신호 처리 칩을 합한 비용의 저감을 도모할 수 있다.
본 발명에 따른 MOS형 고체 촬상 장치에 따르면, 화소 셀을, 광전 변환 소자와, 이 광전 변환 소자의 신호 전하를 게이트에 받는 증폭 트랜지스터와, 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속된 출력선과, 드레인이 직접 또는 간접적으로 출력선에 접속된 주입 트랜지스터와, 주입 트랜지스터의 소스에 접속된 제1 전압을 공급하는 배선과, 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과, 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 소스가 접속된 활성화 트랜지스터와, 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속된 제2 전압을 공급하는 배선을 포함한 구성으로 함으로써, 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 수 있다. 또한, 셀 내에 활성화 트랜지스터와 주입 트랜지스터를 갖고, 양 트랜지스터를 동시에 온하지 않도록 하여 정전류를 흘리지 않도록 하였기 때문에, 예를 들면 100만개 오더의 셀을 가지며 모든 화소 또는 다수의 화소를 동시에 구동하고, 동시에 판독할 때에, 대전류가 흐르는 경우가 없어 전류의 문제를 해결할 수 있다.
상기 MOS형 고체 촬상 장치에 있어서, 리세트 메카니즘에 공급하는 리세트 펄스를, 주입 트랜지스터에 공급하는 제1 주입 펄스와 중첩을 갖게 하고, 제1 주입 펄스의 종료 이전에 종료함으로써, 리세트 펄스 직후의 출력선 전위를 그라운드 전위로 하여 출력선 전위의 변동을 억제할 수 있다.
상기 MOS형 고체 촬상 장치에 있어서, 셀에 전송 트랜지스터를 구비하고, 전송 트랜지스터에 공급하는 전송 펄스를, 주입 트랜지스터에 공급하는 제2 주입 펄스가 개시하기 전에 종료시킴으로써 저전압화할 수 있다. 즉, 전송 펄스가 제2 주입 펄스와 중첩되는 것보다, 화소 내의 용량 결합의 효과로 전송시의 플로팅 디퓨전(FD) 전위가 높기 때문에 저전압화할 수 있다.
본 분야의 숙련된 자라면 첨부된 청구항 또는 그 등가물의 범위 이내에 포함되는 한 설계 요구사항 및 다른 요소에 따라 다양한 변형, 조합, 서브-조합 및 변경이 이루어질 수 있다는 것을 알 수 있을 것이다.

Claims (20)

  1. 반도체 모듈에 있어서,
    모든 단위 화소 셀 또는 복수 화소의 모든 셀마다 배선층측 상에 마이크로 패드들이 형성된 이면 입사형 MOS 고체 촬상 장치와;
    상기 MOS 고체 촬상 장치의 상기 마이크로 패드들에 대응하는 위치의 배선층측 상에 마이크로 패드들이 형성된 신호 처리 칩을 포함하며,
    상기 MOS 고체 촬상 장치와 상기 신호 처리 칩이 마이크로 범프들에 의해 접속되는 것을 특징으로 하는 반도체 모듈.
  2. 제1항에 있어서,
    상기 MOS 고체 촬상 장치의 화소 영역부의 주변에 대응하는 영역에 화소 구동용 마이크로 패드들이 형성되고,
    상기 화소 구동용 마이크로 패드들은 상기 신호 처리 칩측상의 상기 마이크로 패드들에 상기 마이크로 범프들을 통해 접속되는 것을 특징으로 하는 반도체 모듈.
  3. 제2항에 있어서,
    상기 반도체 모듈은 상기 신호 처리 칩의 통상 패드들을 통해 설치된 외부 인터페이스를 갖는 것을 특징으로 하는 반도체 모듈.
  4. 제3항에 있어서, 상기 MOS 고체 촬상 장치는 통상의 테스트용 패드들을 포함하는 것을 특징으로 하는 반도체 모듈.
  5. 제2항에 있어서,
    상기 MOS 고체 촬상 장치는
    광전 변환 소자와,
    상기 광전 변환 소자로부터의 신호 전하를 수신하는 게이트를 포함하는 증폭 트랜지스터와,
    상기 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속되고, 상기 마이크로 패드들에 접속된 출력선과,
    상기 출력선에 드레인이 직접 또는 간접적으로 접속된 부하 트랜지스터와,
    상기 부하 트랜지스터의 소스에 접속되어, 제1 전압을 공급하는 배선과,
    상기 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과,
    상기 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어, 제2 전압을 공급하는 배선
    을 포함하는 셀을 구비하는 것을 특징으로 하는 반도체 모듈.
  6. 제1항에 있어서,
    상기 MOS 고체 촬상 장치는,
    광전 변환 소자와,
    상기 광전 변환 소자의 신호 전하를 수신하는 게이트를 포함하는 증폭 트랜지스터와,
    상기 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속된 출력선과,
    상기 출력선에 드레인이 직접 또는 간접적으로 접속된 주입 트랜지스터와,
    상기 주입 트랜지스터의 소스에 접속되어 제1 전압을 공급하는 배선과,
    상기 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과,
    상기 증폭 트랜지스터의 드레인에 소스가 직접 또는 간접적으로 접속된 활성화 트랜지스터와,
    상기 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어 제2 전압을 공급하는 배선
    을 포함하는 셀을 구비하는 것을 특징으로 하는 반도체 모듈.
  7. 제6항에 있어서,
    상기 리세트 메카니즘에는 리세트 펄스가 제공되고, 상기 리세트 펄스는 상기 주입 트랜지스터에 공급되는 제1 주입 펄스와 중첩되며, 상기 제1 주입 펄스의 종료 이전에 종료되는 것을 특징으로 하는 반도체 모듈.
  8. 제6항에 있어서,
    상기 셀은 소스가 상기 광전 변환 소자에 접속되고, 드레인이 상기 증폭 트 랜지스터의 게이트에 직접 또는 간접적으로 접속된 전송 트랜지스터를 더 포함하고,
    상기 전송 트랜지스터에 공급되는 전송 펄스는 상기 주입 트랜지스터에 공급되는 제2 주입 펄스가 개시하기 전에 종료되는 것을 특징으로 하는 반도체 모듈.
  9. 제1항에 있어서,
    상기 MOS 고체 촬상 장치는 멀티플렉스된 아날로그 신호인 셀 출력을 출력하고,
    상기 아날로그 신호는 상기 신호 처리 칩에 의해 디지털화된 후 멀티플렉스화되어 메모리에 저장되는 것을 특징으로 하는 반도체 모듈.
  10. 제1항에 있어서,
    상기 MOS 고체 촬상 장치는 디지털 신호인 셀 출력을 출력하고,
    상기 디지털 신호는 상기 신호 처리 칩에 의해 디멀티플렉스되어 메모리에 저장되는 것을 특징으로 하는 반도체 모듈.
  11. 제10항에 있어서,
    상기 셀 출력은 화소의 신호를 아날로그-디지털 변환한 후에 상기 화소 신호를 추가로 멀티플렉스한 출력인 것을 특징으로 하는 반도체 모듈.
  12. 제2항에 있어서,
    상기 MOS 고체 촬상 장치는 제어 회로를 포함하지 않는 것을 특징으로 하는 반도체 모듈.
  13. MOS형 고체 촬상 장치에 있어서,
    광전 변환 소자와,
    상기 광전 변환 소자로부터 신호 전하를 수신하는 게이트를 포함하는 증폭 트랜지스터와,
    상기 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속된 출력선과,
    상기 출력선에 드레인이 직접 또는 간접적으로 접속된 주입 트랜지스터와,
    상기 주입 트랜지스터의 소스에 접속되어 제1 전압을 공급하는 배선과,
    상기 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과,
    상기 증폭 트랜지스터의 드레인에 소스가 직접 또는 간접적으로 접속된 활성화 트랜지스터와,
    상기 활성화 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어 제2 전압을 공급하는 배선
    을 포함하는 단위 화소 셀 또는 복수 화소를 갖는 하나의 셀을 포함하는 것을 특징으로 하는 MOS형 고체 촬상 장치.
  14. 제13항에 있어서,
    상기 리세트 메카니즘에 공급되는 상기 리세트 펄스는 상기 주입 트랜지스터에 공급되는 제1 주입 펄스와 중첩되고, 상기 제1 주입 펄스의 종료 이전에 종료되는 것을 특징으로 MOS형 고체 촬상 장치.
  15. 제13항에 있어서, 상기 셀은 소스가 상기 광전 변환 소자에 접속되고, 드레인이 증폭 트랜지스터의 게이트에 직접 또는 간접적으로 접속된 전송 트랜지스터를 더 포함하고,
    상기 전송 트랜지스터에 공급되는 전송 펄스는 상기 주입 트랜지스터에 공급되는 제2 주입 펄스가 개시하기 전에 종료되는 것을 특징으로 하는 MOS형 고체 촬상 장치.
  16. 카메라에 있어서,
    모든 단위 화소 셀 또는 복수 화소의 모든 셀마다 배선층측 상에 마이크로 패드들이 형성된 이면 입사형 MOS 고체 촬상 장치와;
    상기 MOS 고체 촬상 장치의 상기 마이크로 패드들에 대응하는 위치의 배선층측 상에 마이크로 패드들이 형성된 신호 처리 칩
    을 포함하는 반도체 모듈을 포함하며,
    상기 MOS 고체 촬상 장치와 상기 신호 처리 칩이 마이크로 범프들에 의해 접속되는 것을 특징으로 하는 카메라.
  17. 제16항에 있어서,
    상기 MOS 고체 촬상 장치의 화소 영역부의 주변에 대응하는 영역에 화소 구동용 마이크로 패드들이 형성되고,
    상기 화소 구동용 마이크로 패드들은 상기 신호 처리 칩측의 상기 마이크로 패드들에 상기 마이크로 범프들 통해 접속되는 것을 특징으로 하는 카메라.
  18. 제17항에 있어서,
    상기 반도체 모듈은 상기 신호 처리 칩의 통상 패드들을 통해 설치된 외부 인터페이스를 갖는 것을 특징으로 하는 카메라.
  19. 제17항에 있어서,
    상기 MOS 고체 촬상 장치는
    광전 변환 소자와,
    상기 광전 변환 소자로부터의 신호 전하를 수신하는 게이트를 포함하는 증폭 트랜지스터와,
    상기 증폭 트랜지스터의 소스에 직접 또는 간접적으로 접속되고, 상기 마이크로 패드들에 접속된 출력선과,
    상기 출력선에 드레인이 직접 또는 간접적으로 접속된 부하 트랜지스터와,
    상기 부하 트랜지스터의 소스에 접속되어, 제1 전압을 공급하는 배선과,
    상기 증폭 트랜지스터의 게이트 전위를 리세트하는 리세트 메카니즘과,
    상기 증폭 트랜지스터의 드레인에 직접 또는 간접적으로 접속되어, 제2 전압을 공급하는 배선
    을 포함하는 셀을 구비하는 것을 특징으로 하는 카메라.
  20. 이면 입사형 MOS 고체 촬상 장치에서 모든 단위 화소 셀 또는 복수 화소의 모든 셀마다 배선층측 상에 마이크로 패드들을 형성하는 단계와;
    상기 MOS 고체 촬상 장치의 상기 마이크로 패드들에 대응하는 위치의 배선층측 상에 형성된 마이크로 패드들을 갖는 신호 처리 칩과 상기 이면 입사형 MOS 고체 촬상 장치를 마이크로 범프들을 통해 접속하는 단계를 포함하는 카메라의 제조 방법.
KR1020050069276A 2004-07-30 2005-07-29 반도체 모듈, ｍｏｓ형 고체 촬상 장치, 카메라 및카메라의 제조 방법 KR101096370B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00224208 2004-07-30
JP2004224208A JP4349232B2 (ja) 2004-07-30 2004-07-30 半導体モジュール及びｍｏｓ型固体撮像装置

Publications (2)

Publication Number Publication Date
KR20060048911A true KR20060048911A (ko) 2006-05-18
KR101096370B1 KR101096370B1 (ko) 2011-12-20

Family

ID=35731686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069276A KR101096370B1 (ko) 2004-07-30 2005-07-29 반도체 모듈, ｍｏｓ형 고체 촬상 장치, 카메라 및카메라의 제조 방법

Country Status (5)

Country Link
US (5) US8508639B2 (ko)
JP (1) JP4349232B2 (ko)
KR (1) KR101096370B1 (ko)
CN (2) CN101281919B (ko)
TW (1) TWI278105B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120023547A (ko) * 2010-09-03 2012-03-13 소니 주식회사 고체 촬상 소자 및 카메라 시스템

Families Citing this family (217)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
CN101010944B (zh) * 2004-09-02 2010-06-16 索尼株式会社 摄像装置及摄像结果的输出方法
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
CN101204085B (zh) * 2005-06-03 2010-05-19 柯尼卡美能达控股株式会社 摄像装置
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
JP2007258199A (ja) * 2006-03-20 2007-10-04 Nec Electronics Corp 撮像素子
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
JP2008002837A (ja) * 2006-06-20 2008-01-10 Denso Corp 半導体容量式センサの製造方法
US8049256B2 (en) 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP4305507B2 (ja) * 2006-12-18 2009-07-29 ソニー株式会社 撮像装置およびカメラ
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
US20080237761A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for enhancing light sensitivity for backside illumination image sensor
JP5104036B2 (ja) 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
JP2009049146A (ja) 2007-08-17 2009-03-05 Univ Kinki 配線構造及び該配線構造を有する集積回路並びに該配線構造を有する固体撮像素子、さらには該固体撮像素子を有する撮影装置
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
US8101978B2 (en) * 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
JP5198150B2 (ja) * 2008-05-29 2013-05-15 株式会社東芝 固体撮像装置
WO2010073520A1 (ja) 2008-12-26 2010-07-01 パナソニック株式会社 固体撮像デバイスおよびその製造方法
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP4941490B2 (ja) * 2009-03-24 2012-05-30 ソニー株式会社 固体撮像装置、及び電子機器
EP2234387B8 (en) * 2009-03-24 2012-05-23 Sony Corporation Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP2010283787A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
JP5521721B2 (ja) 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
JP5356962B2 (ja) * 2009-09-21 2013-12-04 東京エレクトロン株式会社 載置機構、ダイシングフレーム付きウエハの搬送方法及びこの搬送方法に用いられるウエハ搬送用プログラム
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
JP5558801B2 (ja) * 2009-12-18 2014-07-23 キヤノン株式会社 固体撮像装置
TWI515885B (zh) 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP2011204797A (ja) 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5853351B2 (ja) 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5728826B2 (ja) * 2010-04-30 2015-06-03 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器
US8866303B2 (en) 2010-06-17 2014-10-21 Conversant Intellectual Property Management Inc. Semiconductor device with configurable through-silicon vias
JP5709418B2 (ja) 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
US8526752B2 (en) 2010-08-23 2013-09-03 Aptina Imaging Corporation Imaging systems with fixed output sizes and frame rates
JP5577965B2 (ja) 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
JP5716347B2 (ja) 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP5633323B2 (ja) 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
EP2641391B1 (en) * 2010-11-18 2017-10-18 LG Innotek Co., Ltd. Camera module and method for manufacturing the same
FR2970598B1 (fr) * 2011-01-17 2013-08-16 Commissariat Energie Atomique Dispositif imageur a grande gamme dynamique
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2012178496A (ja) 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP5903772B2 (ja) * 2011-04-11 2016-04-13 ソニー株式会社 固体撮像素子およびカメラシステム
JP4985862B2 (ja) * 2011-04-28 2012-07-25 ソニー株式会社 固体撮像装置の駆動方法
AU2012253253B2 (en) 2011-05-12 2016-09-15 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
US8113412B1 (en) * 2011-05-13 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd Methods for detecting defect connections between metal bumps
JP5802432B2 (ja) * 2011-05-18 2015-10-28 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
US9257468B2 (en) 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP5820620B2 (ja) * 2011-05-25 2015-11-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP2012248953A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP5841356B2 (ja) * 2011-06-08 2016-01-13 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP5820627B2 (ja) * 2011-06-09 2015-11-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US9143703B2 (en) 2011-06-10 2015-09-22 Flir Systems, Inc. Infrared camera calibration techniques
CN109618084B (zh) 2011-06-10 2021-03-05 菲力尔系统公司 红外成像系统和方法
JP5835963B2 (ja) * 2011-06-24 2015-12-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5881324B2 (ja) * 2011-07-01 2016-03-09 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP5791982B2 (ja) * 2011-07-06 2015-10-07 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5839872B2 (ja) * 2011-07-19 2016-01-06 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US9153490B2 (en) 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
JP6091550B2 (ja) * 2011-08-02 2017-03-08 キヤノン株式会社 撮像素子及び撮像装置
JP5791571B2 (ja) 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
US8890047B2 (en) 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP5953028B2 (ja) 2011-11-02 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5963421B2 (ja) * 2011-11-17 2016-08-03 オリンパス株式会社 固体撮像装置および撮像装置
JP6053321B2 (ja) * 2012-05-16 2016-12-27 オリンパス株式会社 固体撮像装置
US9055241B2 (en) 2011-12-01 2015-06-09 Olympus Corporation Solid-state image pickup device, image pickup device, and signal reading method including an averaging circuit for averaging accumulated signals
JP5893372B2 (ja) * 2011-12-07 2016-03-23 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US9349761B2 (en) 2011-12-07 2016-05-24 Olympus Corporation Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates
CN103208501B (zh) 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
JP5953087B2 (ja) * 2012-01-17 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置および固体撮像装置の製造方法
JP6016378B2 (ja) 2012-02-29 2016-10-26 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
JP5965674B2 (ja) * 2012-03-05 2016-08-10 オリンパス株式会社 固体撮像装置および撮像装置
JP5973758B2 (ja) 2012-03-22 2016-08-23 オリンパス株式会社 固体撮像装置
RU2018130065A (ru) 2012-03-30 2019-03-15 Никон Корпорейшн Модуль формирования изображений, устройство формирования изображений и управляющая программа для формирования изображений
US20150062391A1 (en) 2012-03-30 2015-03-05 Nikon Corporation Image sensor, photographing method, and image-capturing device
EP2833619B1 (en) * 2012-03-30 2023-06-07 Nikon Corporation Image pickup element and image pickup device
JP6016434B2 (ja) * 2012-04-23 2016-10-26 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
JP6136103B2 (ja) * 2012-04-27 2017-05-31 株式会社ニコン 撮像装置、撮像素子および読出方法。
JP2013232473A (ja) * 2012-04-27 2013-11-14 Nikon Corp 撮像素子およびチップ積層構造
CN110572586A (zh) 2012-05-02 2019-12-13 株式会社尼康 拍摄元件及电子设备
JP2013243456A (ja) 2012-05-18 2013-12-05 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
US9462234B2 (en) 2012-07-26 2016-10-04 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
JP6071315B2 (ja) 2012-08-08 2017-02-01 オリンパス株式会社 固体撮像装置および撮像装置
JP2014086596A (ja) 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
CN104737290B (zh) * 2012-10-26 2017-09-19 奥林巴斯株式会社 固体摄像装置、摄像装置以及信号读出方法
JP6099373B2 (ja) * 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
US9153616B2 (en) 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置
CN105103537B (zh) * 2013-02-27 2018-11-06 株式会社尼康 成像元件及电子设备
JP6307791B2 (ja) * 2013-02-27 2018-04-11 株式会社ニコン 半導体装置
JP5708686B2 (ja) * 2013-03-06 2015-04-30 株式会社ニコン 固体撮像素子
JP2013118409A (ja) * 2013-03-06 2013-06-13 Nikon Corp 固体撮像素子
KR20140111758A (ko) 2013-03-12 2014-09-22 삼성전자주식회사 이미지 처리 장치 및 이를 포함하는 컴퓨팅 시스템
JP6056572B2 (ja) * 2013-03-14 2017-01-11 株式会社ニコン 撮像装置
CN105165005B (zh) * 2013-03-14 2020-03-27 株式会社尼康 摄像单元、摄像装置及摄像控制程序
JP2014179911A (ja) * 2013-03-15 2014-09-25 Nikon Corp 撮像装置
WO2014145246A1 (en) 2013-03-15 2014-09-18 Olive Medical Corporation Image sensor synchronization without input clock and data transmission clock
JP2014179892A (ja) * 2013-03-15 2014-09-25 Nikon Corp 撮像装置
EP2967286B1 (en) 2013-03-15 2021-06-23 DePuy Synthes Products, Inc. Minimize image sensor i/o and conductor counts in endoscope applications
JP6230260B2 (ja) * 2013-04-24 2017-11-15 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
CN104937924B (zh) 2013-05-31 2019-01-04 株式会社尼康 电子设备及控制方法
JP6234074B2 (ja) 2013-06-07 2017-11-22 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
CN105324985B (zh) 2013-07-04 2018-11-23 株式会社尼康 电子设备及摄像元件
TWI659652B (zh) 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP6561428B2 (ja) * 2013-08-05 2019-08-21 株式会社ニコン 電子機器、制御方法、及び制御プログラム
EP3035667A4 (en) 2013-08-12 2017-03-22 Nikon Corporation Electronic device, electronic device control method, and control program
JP6116437B2 (ja) 2013-08-13 2017-04-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
JP6349659B2 (ja) * 2013-09-17 2018-07-04 株式会社ニコン 電子機器、電子機器の制御方法、及び制御プログラム
JP6257235B2 (ja) * 2013-09-17 2018-01-10 キヤノン株式会社 撮像素子及び撮像装置
WO2015045375A1 (ja) * 2013-09-26 2015-04-02 株式会社ニコン 撮像素子および撮像装置
JP6368999B2 (ja) * 2013-09-26 2018-08-08 株式会社ニコン 撮像素子および撮像装置
JP6375607B2 (ja) 2013-09-30 2018-08-22 株式会社ニコン 電子機器、電子機器の制御方法、及び制御プログラム
CN105075234B (zh) 2013-09-30 2019-08-13 株式会社尼康 电子设备、电子设备的控制方法以及控制程序
JP6547266B2 (ja) * 2013-10-01 2019-07-24 株式会社ニコン 電子機器、電子機器の制御方法、及び制御プログラム電子機器
CN110418057A (zh) 2013-10-01 2019-11-05 株式会社尼康 电子设备
JP6294626B2 (ja) * 2013-10-08 2018-03-14 キヤノン株式会社 撮像素子、撮像装置、携帯電話機
FR3013546B1 (fr) * 2013-11-15 2017-05-19 Trixell Mise en commun de deux colonnes de pixels d'un detecteur d'images
WO2015080163A1 (ja) 2013-11-26 2015-06-04 株式会社ニコン 電子機器、撮像装置、および、撮像素子
US9171697B2 (en) * 2014-01-13 2015-10-27 Futrfab, Inc Method and apparatus for an imaging system
JP6303545B2 (ja) * 2014-01-29 2018-04-04 株式会社リコー 計測装置、投影装置、計測方法、及びプログラム
KR102108322B1 (ko) * 2014-02-25 2020-05-28 삼성전자주식회사 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법
KR102326607B1 (ko) * 2014-07-14 2021-11-16 소니그룹주식회사 비교기, ａｄ 변환기, 고체 촬상 장치, 전자 기기, 및 비교기의 제어 방법
EP3203721B1 (en) 2014-09-30 2022-06-01 Nikon Corporation Electronic device and image capture device
JP6520035B2 (ja) 2014-09-30 2019-05-29 株式会社ニコン 電子機器
JP2016072863A (ja) 2014-09-30 2016-05-09 株式会社ニコン 電子機器、再生装置、記録媒体、記録プログラム、再生プログラム、記録方法および再生方法
JP6218799B2 (ja) * 2015-01-05 2017-10-25 キヤノン株式会社 撮像素子及び撮像装置
JP6295983B2 (ja) 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP2016184843A (ja) * 2015-03-26 2016-10-20 ソニー株式会社 イメージセンサ、処理方法、及び、電子機器
JP6617428B2 (ja) 2015-03-30 2019-12-11 株式会社ニコン 電子機器
JP6065046B2 (ja) * 2015-04-20 2017-01-25 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP6628497B2 (ja) * 2015-05-19 2020-01-08 キヤノン株式会社 撮像装置、撮像システム、および画像処理方法
US10863131B2 (en) * 2015-05-20 2020-12-08 Samsung Electronics Co., Ltd. Image sensor including parallel output of pixel signals from a pixel unit and image processing system including the same
JP6608185B2 (ja) 2015-06-18 2019-11-20 キヤノン株式会社 積層型イメージセンサおよび撮像装置
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US10965892B2 (en) 2015-09-30 2021-03-30 Nikon Corporation Image sensor and image-capturing device
WO2017057381A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 撮像素子、撮像装置、及び電子機器
US10638037B2 (en) 2015-09-30 2020-04-28 Nikon Corporation Image-capturing device and image processing device
CN108028897B (zh) 2015-09-30 2021-04-16 株式会社尼康 拍摄元件和电子照相机
CN108141553B (zh) 2015-09-30 2020-10-30 株式会社尼康 摄像元件、摄像装置及电子设备
JP6361633B2 (ja) * 2015-11-02 2018-07-25 株式会社ニコン 撮像素子
EP3174286B1 (en) 2015-11-25 2021-01-06 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
JP6603558B2 (ja) 2015-11-25 2019-11-06 キヤノン株式会社 撮像素子および撮像装置
SG11201800816VA (en) 2015-12-18 2018-02-27 Guangdong Oppo Mobile Telecommunications Corp Ltd Image sensor, control method, and electronic device
JP2017123381A (ja) * 2016-01-06 2017-07-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
KR102637193B1 (ko) 2016-02-22 2024-02-20 소니그룹주식회사 촬상 장치 및 촬상 장치의 제조 방법
WO2017195613A1 (ja) * 2016-05-11 2017-11-16 ソニー株式会社 固体撮像素子、および電子機器
US10998373B2 (en) 2016-07-11 2021-05-04 Sony Semiconductor Solutions Corporation Imaging element and imaging device
JP6328190B2 (ja) * 2016-08-24 2018-05-23 キヤノン株式会社 固体撮像装置
US9961279B1 (en) 2016-12-20 2018-05-01 Omnivision Technologies, Inc. Blooming free high dynamic range image sensor read out architecture using in-frame multi-bit exposure control
US9955091B1 (en) * 2016-12-20 2018-04-24 Omnivision Technologies, Inc. High dynamic range image sensor read out architecture using in-frame multi-bit exposure control
WO2018142878A1 (ja) 2017-02-06 2018-08-09 パナソニックＩｐマネジメント株式会社 ３次元モーション取得装置、及び３次元モーション取得方法
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
JP6998693B2 (ja) * 2017-07-19 2022-01-18 株式会社ニコン 撮像素子及び撮像装置
JP6601465B2 (ja) * 2017-08-15 2019-11-06 株式会社ニコン 撮像装置
US10608101B2 (en) * 2017-08-16 2020-03-31 Facebook Technologies, Llc Detection circuit for photo sensor with stacked substrates
US10825854B2 (en) * 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
EP3445040B1 (en) * 2017-08-17 2020-04-22 Facebook Technologies, LLC Detecting high intensity light in photo sensor
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
CN114710672A (zh) 2017-09-29 2022-07-05 株式会社尼康 摄像装置、图像处理装置、视频压缩装置、设定程序、图像处理程序以及视频压缩程序
JP6991816B2 (ja) 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器
JP7167928B2 (ja) 2017-09-29 2022-11-09 株式会社ニコン 動画圧縮装置、電子機器、および動画圧縮プログラム
WO2019073883A1 (ja) * 2017-10-11 2019-04-18 浜松ホトニクス株式会社 差動増幅器、画素回路および固体撮像装置
JP2019075515A (ja) 2017-10-19 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、製造装置
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
JP2018078305A (ja) * 2017-12-07 2018-05-17 ソニー株式会社 固体撮像装置及び電子機器
US10295482B1 (en) * 2017-12-22 2019-05-21 Visera Technologies Company Limited Spectrum-inspection device and method for forming the same
JP6610648B2 (ja) * 2017-12-26 2019-11-27 株式会社ニコン 撮像装置
US11744960B2 (en) 2017-12-28 2023-09-05 Philip Morris Products S.A. Inhaler with vortex tunnel
JP2019140237A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置および撮像システム
JP7102159B2 (ja) 2018-02-09 2022-07-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
JP6708698B2 (ja) * 2018-05-31 2020-06-10 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
JP6995699B2 (ja) * 2018-06-08 2022-01-17 株式会社ニコン 撮像素子
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
JP6879278B2 (ja) * 2018-09-27 2021-06-02 株式会社ニコン 電子機器及び制御プログラム
JP7402606B2 (ja) * 2018-10-31 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
CN109768129B (zh) * 2019-02-01 2023-10-03 南昌大学 一种面向Micro LED芯片的转移设备
KR20200098802A (ko) * 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
JP7338983B2 (ja) * 2019-02-18 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10672101B1 (en) * 2019-03-04 2020-06-02 Omnivision Technologies, Inc. DRAM with simultaneous read and write for multiwafer image sensors
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
JP6777204B2 (ja) * 2019-08-15 2020-10-28 株式会社ニコン 撮像素子
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
JP7458746B2 (ja) * 2019-11-01 2024-04-01 キヤノン株式会社 光電変換装置、撮像システム及び移動体
KR20210054628A (ko) * 2019-11-05 2021-05-14 삼성전자주식회사 이미지 센서
JP2020074596A (ja) * 2020-01-23 2020-05-14 株式会社ニコン 撮像装置
JP7142658B2 (ja) * 2020-02-12 2022-09-27 株式会社ニコン 撮像装置
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
JP2022125153A (ja) * 2020-06-16 2022-08-26 株式会社ニコン 撮像素子
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
CN112309943B (zh) * 2020-09-30 2023-06-30 晶科能源股份有限公司 硅片标识的识别方法、硅片打标方法以及硅片
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP7283488B2 (ja) * 2021-01-06 2023-05-30 株式会社ニコン 撮像素子及び電子機器
CN114339001B (zh) * 2021-12-30 2023-09-12 维沃移动通信有限公司 图像传感器、曝光控制方法、摄像模组和电子设备

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1272005A (en) * 1969-08-21 1972-04-26 Mullard Ltd Improvements in or relating to image intensifier tubes
JPS63116459A (ja) * 1986-11-04 1988-05-20 Mitsubishi Electric Corp 半導体撮像装置
EP0415541B1 (en) 1989-07-29 1994-10-05 Shimadzu Corporation Semiconductor-based radiation image detector and its manufacturing method
US5015858A (en) * 1990-03-27 1991-05-14 Hughes Aircraft Company Thermally isolated focal plane readout
US5113260A (en) * 1990-12-24 1992-05-12 Xerox Corporation Sensor array for both synchronous and asynchronous operation
JP3019539B2 (ja) * 1991-10-23 2000-03-13 ソニー株式会社 固体撮像素子の駆動方法
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH06205767A (ja) * 1992-11-25 1994-07-26 Xerox Corp 放射線画像形成システム
US5359208A (en) * 1993-02-26 1994-10-25 Nippon Sheet Glass Co., Ltd. Chip package with microlens array
JP3361378B2 (ja) * 1994-03-02 2003-01-07 浜松ホトニクス株式会社 半導体デバイスの製造方法
US5763943A (en) 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
TW381057B (en) * 1997-08-07 2000-02-01 Hitachi Ltd Semiconductor device
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
JP3667058B2 (ja) 1997-11-19 2005-07-06 キヤノン株式会社 光電変換装置
JPH11185479A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体集積回路
FI105382B (fi) 1998-01-23 2000-07-31 Nokia Mobile Phones Ltd Menetelmä kuvainformaation siirtämiseksi
US6046823A (en) * 1998-03-12 2000-04-04 Avision Inc. Interface control for analog signal processing
US6130423A (en) * 1998-07-10 2000-10-10 Pixel Cam, Inc. Method and apparatus for a CMOS image sensor with a distributed amplifier
JP2000046646A (ja) * 1998-07-31 2000-02-18 Canon Inc 光電変換装置及びその駆動方法及びｘ線撮像装置
US6734906B1 (en) * 1998-09-02 2004-05-11 Canon Kabushiki Kaisha Image pickup apparatus with photoelectric conversion portions arranged two dimensionally
US6456101B2 (en) * 1999-04-07 2002-09-24 Agere Systems Guardian Corp. Chip-on-chip testing using BIST
JP2000306957A (ja) * 1999-04-21 2000-11-02 Tdk Corp 超音波ボンディング実装方法及び超音波ボンディング装置
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
TW569403B (en) * 2001-04-12 2004-01-01 Siliconware Precision Industries Co Ltd Multi-chip module and its manufacturing method
US6641406B1 (en) * 2000-11-03 2003-11-04 Cray Inc. Flexible connector for high density circuit applications
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP4724313B2 (ja) 2001-05-18 2011-07-13 キヤノン株式会社 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム
US6816196B1 (en) * 2001-06-18 2004-11-09 Ess Technology, Inc. CMOS imager with quantized correlated double sampling
JP3794942B2 (ja) * 2001-07-09 2006-07-12 松下電器産業株式会社 マルチチップモジュール及びその接続テスト方法
JP2003023573A (ja) * 2001-07-11 2003-01-24 Asahi Kasei Corp ビジョンチップ
US6510195B1 (en) 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US20030087546A1 (en) * 2001-11-05 2003-05-08 Cray Inc. Electrical connector with strain relief structure
US6968072B1 (en) * 2001-12-06 2005-11-22 Pixim, Inc. Image sensor with built-in steganographic and watermarking functions
US7230247B2 (en) * 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4434556B2 (ja) 2002-05-30 2010-03-17 富士フイルム株式会社 固体撮像装置および固体撮像素子
JP2004146816A (ja) * 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd 固体撮像装置およびこれを用いた機器
JP2004153678A (ja) * 2002-10-31 2004-05-27 Canon Inc 固体撮像装置
JP4414646B2 (ja) 2002-11-18 2010-02-10 浜松ホトニクス株式会社 光検出装置
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP4172694B2 (ja) 2003-01-23 2008-10-29 日本精工株式会社 ステアリングコラム装置
JP2004226872A (ja) * 2003-01-27 2004-08-12 Sanyo Electric Co Ltd カメラモジュール及びその製造方法
FR2851374B1 (fr) * 2003-02-18 2005-12-16 St Microelectronics Sa Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
WO2004090976A2 (en) * 2003-04-02 2004-10-21 Sun Microsystems, Inc. Optical communication between face-to-face semiconductor chips
JP2004319683A (ja) * 2003-04-15 2004-11-11 Sharp Corp 固体撮像装置およびその駆動方法
JP2004340608A (ja) * 2003-05-13 2004-12-02 Denso Corp 容量式力学量センサ装置
KR100568223B1 (ko) * 2003-06-18 2006-04-07 삼성전자주식회사 고체 촬상용 반도체 장치
US6989589B2 (en) * 2003-07-21 2006-01-24 Motorola, Inc. Programmable sensor array
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
US20050073059A1 (en) * 2003-09-29 2005-04-07 Caruba James Frank Integrated circuit with dual electrical attachment PAD configuration
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
US7325170B2 (en) * 2004-03-19 2008-01-29 Hewlett-Packard Development Company, L.P. Method and system for providing information for remote device support
WO2006011960A1 (en) * 2004-06-25 2006-02-02 Sun Microsystems, Inc. Integrated circuit chip that supports through-chip electromagnetic communication
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
WO2006137866A2 (en) * 2004-09-17 2006-12-28 Bedabrata Pain Back- illuminated cmos or ccd imaging device structure
TWM264775U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Image sensor with multi chip module
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
KR100782463B1 (ko) * 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US7749799B2 (en) * 2005-11-15 2010-07-06 California Institute Of Technology Back-illuminated imager and method for making electrical and optical connections to same
US7361989B1 (en) * 2006-09-26 2008-04-22 International Business Machines Corporation Stacked imager package
US20080173903A1 (en) * 2006-12-28 2008-07-24 Fujifilm Corporation Solid-state image pickup element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120023547A (ko) * 2010-09-03 2012-03-13 소니 주식회사 고체 촬상 소자 및 카메라 시스템
US9900482B2 (en) 2010-09-03 2018-02-20 Sony Corporation Solid-state imaging element and camera system
US10129444B2 (en) 2010-09-03 2018-11-13 Sony Corporation Solid-state imaging element and camera system

Also Published As

Publication number Publication date
US8648951B2 (en) 2014-02-11
JP4349232B2 (ja) 2009-10-21
JP2006049361A (ja) 2006-02-16
US10586822B2 (en) 2020-03-10
US20150155325A1 (en) 2015-06-04
US20060023109A1 (en) 2006-02-02
US20140104471A1 (en) 2014-04-17
US20180122847A1 (en) 2018-05-03
KR101096370B1 (ko) 2011-12-20
US8508639B2 (en) 2013-08-13
US20130300905A1 (en) 2013-11-14
CN100502024C (zh) 2009-06-17
CN101281919A (zh) 2008-10-08
US8988575B2 (en) 2015-03-24
CN101281919B (zh) 2014-12-17
CN1728397A (zh) 2006-02-01
TW200618265A (en) 2006-06-01
TWI278105B (en) 2007-04-01

Similar Documents

Publication Publication Date Title
KR101096370B1 (ko) 반도체 모듈, ｍｏｓ형 고체 촬상 장치, 카메라 및카메라의 제조 방법
JP5083272B2 (ja) 半導体モジュール
US11616089B2 (en) Semiconductor device, solid-state imaging device, and camera system
US10270993B2 (en) Solid-state imaging device including nonvolatile memory, driving method of solid-state imaging device, and electronic apparatus
KR101836039B1 (ko) 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기
US8605212B2 (en) Solid-state image sensing device having a reduced size and method for fabricating the same
TWI416948B (zh) 裝載有積體感測器之積層型半導體裝置
JP5104812B2 (ja) 半導体モジュール
JP5159192B2 (ja) 半導体装置の製造方法
KR20110023758A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
JPWO2009031301A1 (ja) 固体撮像素子
GB2463866A (en) High-speed CMOS image sensors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 7