WO2017195613A1 - 固体撮像素子、および電子機器 - Google Patents

固体撮像素子、および電子機器 Download PDF

Info

Publication number
WO2017195613A1
WO2017195613A1 PCT/JP2017/016663 JP2017016663W WO2017195613A1 WO 2017195613 A1 WO2017195613 A1 WO 2017195613A1 JP 2017016663 W JP2017016663 W JP 2017016663W WO 2017195613 A1 WO2017195613 A1 WO 2017195613A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
phase difference
difference detection
pixels
solid
Prior art date
Application number
PCT/JP2017/016663
Other languages
English (en)
French (fr)
Inventor
光昭 喜多
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2018516937A priority Critical patent/JPWO2017195613A1/ja
Priority to US16/097,629 priority patent/US10715753B2/en
Priority to CN201780027354.7A priority patent/CN109076178B/zh
Publication of WO2017195613A1 publication Critical patent/WO2017195613A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/133—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing panchromatic light, e.g. filters passing white light
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets

Definitions

  • the present disclosure relates to a solid-state imaging device and an electronic device, and more particularly, to a solid-state imaging device and an electronic device suitable for use in phase difference detection AF (autofocus).
  • phase difference detection AF autofocus
  • phase difference detection AF is known as an AF method employed in digital cameras and the like.
  • Phase difference detection AF obtains a distance to a subject based on a correlation calculation of pixel signals obtained by a pair of phase difference detection pixels arranged on a solid-state imaging device such as a CMOS image sensor, and based on the distance. Focus is controlled.
  • ADCs Analog Digital Converters
  • pixels including phase difference detection pixels arranged in the same row are exposed and read out at the same timing during the AF step, but each row is exposed and read out sequentially. . Therefore, when pixels in different rows are compared, the exposure and readout timings are shifted.
  • the area ADC method can shorten the difference in pixel exposure and readout timing compared to the column ADC method, but it is used for phase difference detection AF in a conventional solid-state imaging device employing the area ADC method.
  • the arrangement of the phase difference detection pixels is not considered.
  • the present disclosure has been made in view of such a situation, and by adopting an area ADC method for a solid-state imaging device in which pixels for phase difference detection are arranged, a phase difference in an arbitrary direction can be detected correctly. To do.
  • a solid-state imaging device corresponds to and corresponds to a pixel array including normal pixels and phase difference detection pixels divided by a plurality of pixel blocks, and each of the plurality of pixel blocks.
  • the phase difference detection pixels included in other pixel blocks among the plurality of pixel blocks are arranged at corresponding positions.
  • the solid-state imaging device includes a readout control unit that controls processing of reading out the pixel signal from the plurality of pixels included in the pixel block and supplying the pixel signal to the corresponding A / D conversion unit. Furthermore, it can be provided.
  • the readout control unit can control the readout of the pixel signals in an order corresponding to the arrangement in the pixel block without distinguishing between the normal pixel and the phase difference detection pixel.
  • the readout control unit distinguishes between the normal pixel and the phase difference detection pixel, and the pixel signal is output in an order corresponding to the arrangement in the pixel block with respect to one of the normal pixel and the phase difference detection pixel. After the readout is controlled, the readout of the pixel signals can be controlled in one order in accordance with the arrangement in the pixel block.
  • the readout control unit can read out a plurality of pixels included in the one pixel block in an order corresponding to a plurality of pixels included in the other pixel block.
  • phase difference detection pixels included in one pixel block of the plurality of pixel blocks and the phase difference detection pixels included in other pixel blocks of the plurality of pixel blocks are It can be arranged at a common position.
  • the order of A / D conversion of pixel signals based on a plurality of pixels in the pixel block may be common to the pixel blocks.
  • the order of A / D conversion of pixel signals based on a plurality of pixels in the pixel block can be different depending on the pixel block.
  • the pixel array may be formed on a first substrate, and the plurality of A / D converters may be formed on a second substrate stacked with the first substrate.
  • the phase difference detection pixel can generate a pixel signal for use in phase difference detection autofocus control.
  • the phase difference detection pixels in the pixel block can be arranged in the horizontal direction.
  • the phase difference detection pixels in the pixel block can be arranged in the vertical direction.
  • the phase difference detection pixels in the pixel block may be arranged in an oblique direction.
  • the phase difference detection pixel can also serve as the normal pixel.
  • the electronic device is an electronic device in which a solid-state image sensor is mounted, and the solid-state image sensor is divided by a plurality of pixel blocks including normal pixels and phase difference detection pixels.
  • a plurality of pixel blocks each including a pixel array and a plurality of A / D converters corresponding to each of the plurality of pixel blocks and A / D converting pixel signals based on a plurality of pixels included in the corresponding pixel block;
  • the phase difference detection pixels included in one of the pixel blocks and the phase difference detection pixels included in the other pixel blocks of the plurality of pixel blocks are arranged at corresponding positions.
  • the phase difference in an arbitrary direction can be detected correctly, and the accuracy of autofocus can be increased.
  • FIG. 3 is a block diagram illustrating a configuration example of an upper substrate and a lower substrate in FIG. 2. It is a block diagram which shows the structural example of ADC. It is sectional drawing which shows the structural example of a normal pixel and a phase difference detection pixel. It is a figure showing 1st Embodiment of this indication. It is a figure showing 2nd Embodiment of this indication. It is a figure showing 3rd Embodiment. It is a figure showing the modification of 3rd Embodiment. It is a figure showing 4th Embodiment of this indication. It is a figure showing 5th Embodiment of this indication.
  • FIG. 1 illustrates a configuration example of a solid-state imaging device according to an embodiment of the present disclosure.
  • This solid-state imaging device 10 is composed of two substrates, an upper substrate 11 and a lower substrate 12, and the upper substrate 11 and the lower substrate 12 are laminated by electrically connecting corresponding parts by Cu—Cu bonding or the like. Has been.
  • FIG. 2 shows an outline of the circuit configuration of the upper substrate 11 and the lower substrate 12.
  • the upper substrate 11 is provided with a pixel array 20, a vertical scanning unit 23, and a horizontal scanning unit 24, as shown in FIG.
  • the pixel array 20 includes a plurality of pixels 21 arranged vertically and horizontally, and each pixel 21 is divided into pixel blocks 22 having a predetermined size.
  • the pixel 21 includes a normal pixel that outputs a pixel signal for generating image data and a phase difference detection pixel that outputs a pixel signal for use in phase difference detection AF. .
  • the pixel block 22 is depicted as being configured with 4 ⁇ 4 pixels, but the number of pixels constituting the pixel block 22 and the shape thereof are arbitrary and are not limited to 4 ⁇ 4 pixels. . In the example described later, the pixel block 22 is configured by 12 ⁇ 12 pixels. Moreover, the number of pixels in the vertical direction and the number of pixels in the horizontal direction of the pixels constituting the pixel block are not limited to the same number, and one pixel block may be configured by 4 ⁇ 6 pixels, for example.
  • the pixel 21 generates and accumulates charges corresponding to incident light by photoelectric conversion processing, and outputs pixel signals corresponding to the accumulated charges at a scanning timing based on control from the vertical scanning unit 23 and the horizontal scanning unit 24. Transfer to 12 ADCs 31.
  • the vertical scanning unit 23 controls the scanning timing in the vertical direction of the pixels 21 constituting the pixel array 20.
  • the horizontal scanning unit 24 controls the scanning timing in the horizontal direction of the pixels 21 constituting the pixel array 20.
  • the lower substrate 12 is provided with a plurality of ADCs 31, a digital signal processing unit 32, a timing generation unit 33, and a DAC 34 corresponding to each pixel block 22 of the upper substrate 11, as shown in FIG. ing.
  • the ADC 31 is equal in size to the pixel block 22 and converts an analog pixel signal sequentially transferred from a plurality of pixels 21 belonging to the corresponding pixel block 22 into a digital signal.
  • the digital signal processing unit 32 reads the pixel signal after digital conversion from each ADC 31 and performs predetermined signal processing.
  • the timing generation unit 33 generates and outputs control signals for controlling the vertical scanning unit 23 and the horizontal scanning unit 24 that control the scanning timing of the pixels 21 in the pixel array 20.
  • the timing generation unit 33 notifies the DAC 34 of the reference voltage value.
  • a control signal is transmitted from the timing generation unit 33 to the vertical scanning unit 23 and the horizontal scanning unit 24. Is output.
  • the vertical scanning unit 23 and the horizontal scanning unit 24 scan the pixels 21 divided into the pixel blocks 22 in a predetermined order.
  • the analog pixel signal read from the pixel 21 is supplied to the corresponding ADC 31.
  • the analog pixel signal is digitally converted, and the digital pixel signal is output to the digital signal processing unit 32 (details of the ADC 31 will be described in detail with reference to FIG. 3).
  • the digital signal processing unit 32 predetermined signal processing is performed on the digital pixel signal, and the pixel signal as a result of this processing is output from the solid-state imaging device 10 to the subsequent stage.
  • the normal pixel and the phase difference detection pixel are not distinguished from each other and are scanned not only in the order according to the position, but also the normal pixel and the phase difference detection pixel are distinguished and scanned. Is possible.
  • the vertical scanning unit 23 and the horizontal scanning unit 24 discriminate between normal pixels and phase difference detection pixels and control scanning timing, for example, after scanning all the phase difference detection pixels first. All remaining normal pixels can be scanned. On the other hand, after all the normal pixels are scanned first, all the remaining phase difference detection pixels can be scanned.
  • FIG. 3 shows a configuration example of the ADC 31 shared by a plurality of pixels 21 belonging to the pixel block 22.
  • the ADC 31 includes a comparison unit 41 and a latch unit 42.
  • the comparison unit 41 compares the voltage of the analog pixel signal transferred from each pixel 21 of the corresponding pixel block 22 with the reference voltage indicated by the Ramp signal input from the DAC 34, and the comparison result is sent to the latch unit 42. Output.
  • the latch unit 42 holds the input code value when the reference voltage indicated by the Ramp signal crosses the voltage of the pixel signal.
  • the code value held in the latch unit 42 is supplied to the digital signal processing unit 32 as a pixel signal after digital conversion.
  • FIG. 4 is a cross-sectional view showing a configuration example of normal pixels and phase difference detection pixels arranged in the same row.
  • the structural example shown to the same figure is a back surface irradiation type, you may employ
  • the normal pixel 61 and the phase difference detection pixel 62 have a common configuration, and in order from the light incident surface side, an O-chip lens (OCL) 71, a color filter 72, an insulating layer 73, a photoelectric conversion unit (PD) 754, and a wiring layer 76 is formed.
  • OCL O-chip lens
  • a color filter 72 a color filter
  • insulating layer 73 a photoelectric conversion unit
  • PD photoelectric conversion unit
  • the light converged by the on-chip lens 61 passes through the color filter 72 and then enters the photoelectric conversion unit 75 and undergoes photoelectric conversion, and the resulting charge passes through the wiring layer 76 to the subsequent stage. Is output.
  • phase difference detection pixel 62 the light converged by the on-chip lens 61 is transmitted through the color filter 72, and the incident light from the opening limited by the light shielding film 73 is photoelectrically converted by the photoelectric conversion unit 75. The resulting charge is output to the subsequent stage through the wiring layer 76.
  • the color filter 72 in the phase difference detection pixel 62 may be omitted.
  • the pixel is treated as a defective pixel, and the pixel signal may be interpolated using a pixel signal of a normal pixel nearby.
  • FIG. 5 shows an arrangement example (first embodiment) of phase difference detection pixels in adjacent pixel blocks 22-1 and 22-2.
  • the pixel block 22 is composed of 12 ⁇ 12 pixels, and R, G, and B are covered with R (red), G (green), and B (blue) color filters, respectively.
  • R red
  • G green
  • B blue
  • Horizontal A and horizontal B indicate one and the other of a horizontal phase difference detection pixel pair that generates a phase difference detection pixel signal in accordance with light incident from a restricted opening.
  • vertical A and vertical B indicate one and the other of the vertical phase difference detection pixel pairs.
  • Numerals 0 to 143 described in each pixel indicate the order of exposure and readout for A / D conversion in the pixel block 22 (hereinafter simply referred to as the order for A / D conversion). The same applies to the subsequent drawings.
  • the normal pixels R, G, and B in the first embodiment are arranged using a Bayer array.
  • the horizontal phase difference detection pixel pair is arranged in one row of the pixel block 22 in place of the normal pixel B in the Bayer array.
  • B is a normal pixel that generates a blue pixel signal. Since blue is less visible than red and green, replacing the normal pixel B with a phase difference detection pixel instead of the normal pixels R and G, The image quality can be maintained as compared with the case of replacing the normal pixels R and G.
  • the vertical phase difference detection pixel pairs are arranged in one column of the pixel block 22 in place of the normal pixels B in the Bayer array. In the case of the figure, the pair of phase difference detection pixels are arranged in the same pixel block 22, but the pair of phase difference detection pixels may be arranged across the pixel block 22. Good.
  • the position where the phase difference detection pixels such as the horizontal phase difference detection pixel pair and the vertical phase difference detection pixel pair are arranged is not limited to the position of the normal pixel B having low visibility, but is arranged at the position of the normal pixel G. You may make it do. Since the normal pixel G occupies two pixels in a Bayer array in which four pixels are one unit, a green pixel signal can be obtained even if one of the pixels is replaced with a phase difference detection pixel. Further, the phase difference detection pixel may be arranged at the position of the normal pixel R. The same applies to other embodiments.
  • phase difference detection pixels in place of normal pixels of a specific color in a row or column, arrangement of phase difference detection pixels in place of all normal pixels of a specific color in a row or column Alternatively, the phase difference detection pixels may be arranged at the positions of all the pixels in the row or column.
  • the order of A / D conversion of each pixel of the pixel block 22 in the first embodiment is performed in the order according to the arrangement of the pixels in the pixel block 22 without distinguishing between normal pixels and phase difference detection pixels.
  • the pixel at the left end of the uppermost row of the pixel block 22 is 0th, and the processing is sequentially performed from there to the right end pixel in the horizontal direction, and then moved to the lower row and then again from the left end pixel to the right end pixel. Is done. Therefore, the A / D conversion order of the lower right pixel of the pixel block 22 is the 143rd.
  • the order of A / D conversion is not limited to the above-described example.
  • the lower left pixel may be 0th and the upper right pixel may be 143rd.
  • the arrangement of the phase difference detection pixels in each pixel block 22 is common, and the order of A / D conversion of the pixels is not distinguished between the normal pixels and the phase difference detection pixels. It is characterized in that it is performed in the order according to the arrangement of the pixels in the block 22.
  • the A / D conversion order of each pixel of the pixel block 22 is common to all the pixel blocks 22. That is, the arrangement of the phase difference detection pixels in the pixel block 22 has a corresponding arrangement relationship between the pixel blocks in both the actual arrangement and the order of A / D conversion.
  • the order of pixel readout can be controlled in the same manner as in the conventional area ADC system regardless of the arrangement of the phase difference detection pixels.
  • a column selection signal and a row selection signal for controlling pixel readout can be made common to each pixel block.
  • the pixel block 22 constituting the pixel array 20 may include those in which no phase difference detection pixels are arranged.
  • FIG. 6 shows an example of the second embodiment.
  • the arrangement of the phase difference detection pixels in each pixel block 22 is the same as in the first embodiment described above.
  • the order of A / D conversion of the pixels in each pixel block 22 is different.
  • each pixel block 22 having a common order of A / D conversion of pixels may exist in the pixel array 22.
  • the phase difference detection pixels in each pixel block 22 When the arrangement of the phase difference detection pixels in each pixel block 22 is common and the A / D conversion order of the pixels in the pixel block 22 is different as in the second embodiment, for example, adjacent pixel blocks If the adjacent pixels belonging to each of the pixels 22 are simultaneously read out, a problem caused by a shift in the readout timing between the adjacent pixel blocks (for example, at the boundary between the adjacent pixel blocks 22 when the subject is a moving object). Etc.). At this time, since the phase difference detection pixels in the pixel block 22 have a corresponding arrangement relationship between the pixel blocks, the interval between the phase difference detection pixels is uniform over the entire area or in a certain region. This is particularly advantageous for focus detection following a subject moving across pixel blocks.
  • FIG. 7 shows an example of the third embodiment.
  • the arrangement of the phase difference detection pixels in each pixel block 22 is different and the order of A / D conversion of the pixels in each pixel block 22 is different, but the phase difference detection pixels in each pixel block 22 are different.
  • the order of A / D conversion is standardized.
  • the pixel block 22-1 has a horizontal phase difference detection pixel pair arranged in the second row from the top, and the pixel block 22-2 has the second row from the bottom.
  • the horizontal phase difference detection pixel pair is arranged in the row.
  • reading is started from the upper left pixel in the row direction, and after reaching the right end, the row to be read is moved downward, and finally the lower right pixel is read.
  • reading is started from the lower left pixel in the row direction, and after reaching the right end, the row to be read is moved upward, and finally the upper right pixel is read.
  • pixel signals are read from the phase difference detection pixels at the 13, 15, 17, 19, 21, and 23rd positions and A / D converted.
  • phase difference detection pixels in each pixel block 22 is different as in the third embodiment, by commonizing the order of A / D conversion of the phase difference detection pixels in the pixel block 22,
  • the arrangement of the phase difference detection pixels in the pixel block 22 has a corresponding relationship between the pixel blocks, and the pixel signals after A / D conversion of the phase difference detection pixels can be obtained from the pixel blocks 22 at the same timing. . Therefore, the phase difference detection AF can be executed promptly.
  • FIG. 8 shows a modification of the third embodiment.
  • the vertical phase difference detection pixel pair is omitted from the pixel block 22-2 in the third embodiment shown in FIG. That is, this modification shows an example in which the arrangement of the phase difference detection pixels in each pixel block 22 may not be common.
  • the order of A / D conversion of each pixel of the pixel block 22 in the modification is common to all the pixel blocks 22, and the pixel arrangement in the pixel block 22 is made without distinction between the normal pixels and the phase difference detection pixels. It is done in the order according. However, for example, when the pixel signal of the vertical phase difference detection pixel of the pixel block 22-1 is read and A / D converted, the pixel signal of the normal pixel B at the same position in the pixel block 22-2 is Since it is not used for phase difference detection and is unnecessary, the transfer gate may be turned off or the row selection signal may be turned off.
  • FIG. 9 shows another example (fourth embodiment) of the order of A / D conversion of each pixel of the pixel block 22 in the first embodiment.
  • the order of A / D conversion of the pixels in the fourth embodiment distinguishes normal pixels from phase difference detection pixels, and one of the normal pixels or phase difference detection pixels is continued according to the arrangement order. After the A / D conversion, the other is continuously A / D converted in the order according to the arrangement.
  • phase difference detection pixels are skipped, and A / D conversion is performed from the upper left to the lower right for the normal pixels first.
  • the order of A / D conversion of the normal pixel at the lower right of the pixel block 22 is the 133rd.
  • a / D conversion of the skipped phase difference detection pixels is sequentially performed.
  • the normal pixel may be skipped and the A / D conversion of the phase difference detection pixel may be performed first.
  • the phase difference detection process can be performed based on the signal of the phase difference detection pixel that has been read out during the A / D conversion period of the normal pixel, the AF speed in the next frame can be expected to improve.
  • the normal pixel and the phase difference detection pixel are distinguished from each other, and the A / D conversion of the phase difference detection pixel is continuously performed. More specifically, a method of continuously reading one of the normal pixel and the phase difference detection pixel and then reading the other continuously, and a method of reading only the normal pixel and the phase difference detection pixel can be considered. In the case of the latter method, since the exposure time of the normal pixel and the phase difference detection pixel can be changed, an improvement in S / N can be expected for the normal pixel. Also, when only the phase difference detection pixels are read out by the latter method, the difference in the timing of exposure and readout of each phase difference detection pixel is shorter than when the normal pixels and the phase difference detection pixels are not distinguished. Therefore, since the AF speed can be improved, for example, it is suitable for continuous shooting. Further, when only the normal pixel is read by the latter method, a through image can be output more quickly than when the normal pixel and the phase difference detection pixel are not distinguished.
  • a / D conversion of normal pixels and A / D conversion of phase difference detection pixels may be simultaneously performed in parallel.
  • FIG. 10 shows another arrangement example (fifth embodiment) of the phase difference detection pixels in the pixel block 22.
  • an oblique phase difference detection pixel pair is arranged in the pixel block 22.
  • oblique A and oblique B indicate a pixel in which one of the upper left and lower right openings is restricted and a pixel in which the other opening is restricted, which form an oblique phase difference detection pixel pair. It is arranged in the lower right diagonal 45 ° direction instead of the normal pixel B in the Bayer array.
  • the position where the diagonal phase difference detection pixel pair is disposed is not limited to the position of the normal pixel B in the Bayer array, and may be disposed at the position of the normal pixel R or G.
  • the pixel pair for detecting the oblique phase difference in the pixel block 22 it is possible to reduce the influence of the pupil distortion (vignetting) of the lens arranged in the previous stage on the solid-state image sensor, It is possible to improve AF accuracy when the pattern extends in an oblique direction (in this case, a lower right oblique 45 degree direction).
  • FIG. 11 shows a modification of the fifth embodiment.
  • the diagonal phase difference detection pixel pair arrangement direction which is the lower right diagonal 45 degree direction in the fifth embodiment, is arranged in a lower right diagonal direction at a shallower angle.
  • the diagonal phase difference detection pixel pair in which the upper right or lower left opening of the pixel is restricted may be arranged in the upper right diagonal direction.
  • the order of A / D conversion of each pixel of the pixel block 22 in the fifth embodiment and its modification may be performed without distinguishing between the normal pixel and the phase difference detection pixel.
  • the phase difference detection pixels may be continuously performed while being distinguished from the phase difference detection pixels.
  • the oblique phase difference detection pixel pair shown in the fifth embodiment and its modifications is the same as the horizontal phase difference detection pixel pair and the vertical phase difference detection shown in the first embodiment described above. You may mix with the pixel block 22 combining with a pixel pair suitably.
  • the pixel block 22 includes a mixture of a diagonal phase difference detection pixel pair and a horizontal phase difference detection pixel pair, the pixel block 22 includes a mixture of a diagonal phase difference detection pixel pair and a vertical phase difference detection pixel pair, There may be a pixel block 22 in which a diagonal phase difference detection pixel pair, a horizontal phase difference detection pixel pair, and a vertical phase difference detection pixel pair coexist.
  • FIG. 12 shows still another arrangement example (sixth embodiment) of the phase difference detection pixels in the pixel block 22.
  • two types of pixel pairs for detecting an oblique phase difference are arranged in the pixel block 22.
  • the diagonal A and the diagonal B indicate a pixel in which one of the upper left and lower right openings is restricted and a pixel in which the other opening is restricted.
  • diagonal C and diagonal D indicate a pixel in which one of the openings on the lower left or upper right is restricted and a pixel in which the other opening is restricted.
  • the two types of oblique phase difference detection pixels are arranged in place of the normal pixel B in the Bayer array in the lower right oblique 45 degree direction and the upper right oblique 45 degree direction orthogonal thereto.
  • the position where the diagonal phase difference detection pixel pair is disposed is not limited to the position of the normal pixel B in the Bayer array, and may be disposed at the position of the normal pixel R or G.
  • the order of A / D conversion of each pixel of the pixel block 22 in the sixth embodiment may be performed without distinction between the normal pixel and the phase difference detection pixel, or the normal pixel and the phase difference detection pixel may be Differentiating pixels for phase difference detection may be performed continuously.
  • the phase difference between the lower right diagonal direction and the upper right diagonal direction can be detected correctly.
  • the pixel block 22 in which the phase difference detection pixels shown in the first to sixth embodiments are appropriately combined can constitute the pixel array 20.
  • FIG. 13 shows a pupil shape in which pupil distortion (vignetting) caused by a condensing lens (not shown) is generated on an image picked up by the solid-state image sensor 10.
  • the pupil shape 52-1 that is not distorted and located on the optical axis 51 is a perfect circle, but when it deviates from the optical axis center 51, the pupil shape is distorted.
  • a vertical phase difference detection pixel pair that is divided in the direction of the arrow 53-2 is arranged at this position. If the pixel block 22 is adopted, the sensitivity can be improved and the influence of pupil distortion can be reduced.
  • a horizontal phase difference detection pixel pair that is divided in the direction of the arrow 53-3 is formed at this position.
  • Employing the arranged pixel block 22 can improve sensitivity and reduce the influence of pupil distortion.
  • an oblique phase difference detection pixel pair that is divided in the direction of the arrow 53-4 at this position.
  • Employing the arranged pixel block 22 can improve sensitivity and reduce the influence of pupil distortion.
  • FIG. 14 shows an example of a horizontal phase difference detection pixel pair having different opening areas.
  • the horizontal phase difference detection pixel pair may be formed such that, for example, the opening areas of both pixels may be the same as shown in FIG. A or the opening areas of both pixels may be different as shown in FIG. May be. Note that the difference in aperture area between the two pixels may be changed according to the focal length of the condenser lens.
  • the horizontal phase difference detection pixel pair shown in FIG. A is desirably arranged in the pixel block 22 that is shifted from the optical axis, for example.
  • the same pixel block 22 has a horizontal phase difference detection pixel pair having the same opening area of both pixels as shown in FIG. 5A and the opening area of both pixels as shown in FIG. Different horizontal phase difference detection pixel pairs may be mixed.
  • FIG. 14 shows only the horizontal phase difference detection pixel pair, but the same applies to the vertical phase difference detection pixel pair and the oblique phase difference detection pixel pair.
  • phase difference detection pixels are arranged separately from the normal pixels.
  • phase difference detection pixels that also serve as normal pixels may be arranged.
  • all the pixels may be phase difference detection pixels that also serve as normal pixels, or some of the pixels may be phase difference detection pixels that also serve as normal pixels.
  • phase difference detection pixels are the same size as the normal pixels. However, as shown in FIG. 15, the phase difference detection pixel pairs are arranged in the area of one normal pixel. Also good.
  • each of the normal pixels R, G, and B is divided into four parts, and a phase difference detection is performed for one quarter of the normal pixels (normal pixel G in this case).
  • a pixel may be used.
  • the arrangement of the normal pixels R, G, and B employs a Bayer array.
  • the normal pixels W of W (white) are added to the normal pixels R, G, and B.
  • An added sequence unit may be adopted.
  • the phase difference detection pixel may be arranged in place of the position of the normal pixel W giving priority to the output of the normal pixels R, G, B, or the normal pixel R giving priority to the output of the normal pixel W.
  • G, B may be used instead of the position.
  • an arrangement unit in which normal pixels IR having sensitivity to IR (infrared light) are added to the normal pixels R, G, and B may be adopted.
  • the phase difference detection pixel may be arranged in place of the position of the normal pixel IR giving priority to the output of the normal pixels R, G, B, or the normal pixel R giving priority to the output of the normal pixel IR.
  • G, B may be used instead of the position.
  • an arrangement unit of 6 ⁇ 6 pixels with low periodicity as shown in FIG. 19 may be adopted for the arrangement of the normal pixels R, G, and B.
  • the phase difference detection pixels may be arranged in place of any of R, G, and B positions.
  • moire can be reduced because the periodicity of the color is low.
  • R, G, and B normal pixels always exist in the vertical direction and the horizontal direction, accurate color reproduction with suppressed false colors is possible.
  • phase difference detection pixel pairs are linear in the horizontal direction, vertical direction, or diagonal direction.
  • the pixel blocks 22 are discretely arranged, all the pixels of a specific color in a predetermined row or column are replaced with the phase difference detection pixel pairs, the predetermined row or All the pixels in the column may be replaced with a phase difference detection pixel pair.
  • FIG. 20 illustrates a configuration example of an imaging apparatus as an electronic apparatus on which the solid-state imaging device to which the present disclosure is applied is mounted, that is, the present disclosure is applied.
  • the imaging apparatus 100 includes an optical system 101, a shutter unit 102, a solid-state imaging device 103, a control unit 105, a signal processing unit 106, a monitor 107, and a memory 108, and can capture still images and moving images. .
  • the optical system 101 includes one or more lenses, guides light (incident light) from a subject to the solid-state image sensor 103 and forms an image on the light receiving surface of the solid-state image sensor 103.
  • the shutter unit 102 is disposed between the optical system 101 and the solid-state image sensor 103, and controls the light irradiation period and the light-shielding period of the solid-state image sensor 103 according to the control from the control unit 105.
  • the solid-state imaging device 103 to which the present disclosure is applied accumulates signal charges for a certain period according to the light imaged on the light receiving surface via the optical system 101 and the shutter unit 102.
  • the signal charge accumulated in the solid-state image sensor 103 is transferred according to a drive signal (timing signal) supplied from the control unit 105.
  • the solid-state imaging device 103 may be configured as a single chip as a single unit, or may be configured as a part of a camera module packaged together with the optical system 101 to the signal processing unit 106 and the like.
  • the control unit 105 drives the solid-state image sensor 103 and the shutter unit 102 by outputting a drive signal for controlling the transfer operation of the solid-state image sensor 103 and the shutter operation of the shutter unit 102. Further, the control unit 105 adjusts the focus of the optical system 101 based on the distance to the subject notified from the signal processing unit 106.
  • the signal processing unit 106 performs various types of signal processing on the pixel signal of the normal pixel output from the solid-state image sensor 103.
  • An image (image data) obtained by performing signal processing by the signal processing unit 106 is supplied to the monitor 107 and displayed, or supplied to the memory 108 and stored (recorded). Further, the signal processing unit 106 performs predetermined signal processing on the pixel signal of the phase difference detection pixel output from the solid-state image sensor 103 to calculate the distance to the subject, and notifies the control unit 105 of the calculation result. To do.
  • the imaging apparatus 100 equipped with the solid-state imaging device 103 to which the present disclosure is applied can perform quick AF control.
  • FIG. 21 is a diagram illustrating another usage example of the solid-state imaging device to which the present disclosure is applied.
  • the solid-state imaging device described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports such as action cameras and wearable cameras for sports applications etc.
  • Equipment used for agriculture such as cameras for monitoring the condition of fields and crops
  • a pixel array that includes a normal pixel and a phase difference detection pixel and is partitioned by a plurality of pixel blocks; A plurality of A / D converters corresponding to each of the plurality of pixel blocks, and A / D conversion of pixel signals based on a plurality of pixels included in the corresponding pixel block, A phase difference detection pixel included in one pixel block of the plurality of pixel blocks and a phase difference detection pixel included in another pixel block of the plurality of pixel blocks are arranged at corresponding positions.
  • a solid-state image sensor that includes a normal pixel and a phase difference detection pixel and is partitioned by a plurality of pixel blocks; A plurality of A / D converters corresponding to each of the plurality of pixel blocks, and A / D conversion of pixel signals based on a plurality of pixels included in the corresponding pixel block, A phase difference detection pixel included in one pixel block of the plurality of pixel blocks and a phase difference detection pixel included in
  • the solid-state imaging device further including a read control unit that controls a process of reading the pixel signal from the plurality of pixels included in the pixel block and supplying the read pixel signal to the corresponding A / D conversion unit.
  • the readout control unit controls readout of the pixel signals in an order corresponding to an arrangement in the pixel block without distinguishing the normal pixel and the phase difference detection pixel. .
  • the readout control unit distinguishes between the normal pixel and the phase difference detection pixel, and the pixel signal is output in an order corresponding to the arrangement in the pixel block with respect to one of the normal pixel and the phase difference detection pixel.
  • the solid-state imaging device wherein after reading is controlled, reading of the pixel signals is controlled in one order according to the arrangement in the pixel block.
  • the readout control unit reads out a plurality of pixels included in the one pixel block in an order corresponding to a plurality of pixels included in the other pixel block.
  • the phase difference detection pixels included in one pixel block of the plurality of pixel blocks and the phase difference detection pixels included in other pixel blocks of the plurality of pixel blocks are The solid-state imaging device according to any one of (1) to (5), which is disposed at a common position.
  • the order of performing A / D conversion on pixel signals based on a plurality of pixels in the pixel block is common to the pixel blocks.
  • the order in which A / D conversion is performed on pixel signals based on a plurality of pixels in the pixel block differs depending on the pixel block.
  • the pixel array is formed on a first substrate; The solid-state imaging device according to any one of (1) to (9), wherein the plurality of A / D conversion units are formed on a second substrate laminated with the first substrate.
  • phase difference detection pixels in the pixel block are arranged in an oblique direction.
  • phase difference detection pixel also serves as the normal pixel.
  • the solid-state imaging device is A pixel array that includes a normal pixel and a phase difference detection pixel and is partitioned by a plurality of pixel blocks; A plurality of A / D converters corresponding to each of the plurality of pixel blocks, and A / D conversion of pixel signals based on a plurality of pixels included in the corresponding pixel block, A phase difference detection pixel included in one pixel block of the plurality of pixel blocks and a phase difference detection pixel included in another pixel block of the plurality of pixel blocks are arranged at corresponding positions.
  • Electronic equipment is A pixel array that includes a normal pixel and a phase difference detection pixel and is partitioned by a plurality of pixel blocks; A plurality of A / D converters corresponding to each of the plurality of pixel blocks, and A / D conversion of pixel signals based on a plurality of pixels included in the corresponding pixel block, A phase difference detection pixel included in one pixel block of the plurality of pixel blocks and

Abstract

本開示は、任意方向の位相差を正しく検出することができるようにする固体撮像素子、および電子機器に関する。 本開示の第１の側面である固体撮像素子は、通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている。本開示は、例えば、CMOSイメージセンサに適用できる。

Description

固体撮像素子、および電子機器
　本開示は、固体撮像素子、および電子機器に関し、特に、位相差検出ＡＦ（オートフォーカス）に用いる場合に好適な固体撮像素子、および電子機器に関する。
　従来、デジタルカメラなどに採用されているＡＦ方法として、位相差検出ＡＦが知られている。位相差検出ＡＦは、CMOSイメージセンサなどの固体撮像素子上に配置された対となる位相差検出用画素によって得られる画素信号の相関演算に基づいて被写体までの距離を求め、その距離に基づいてフォーカスが制御される。
　また、従来、固体撮像素子では、各画素から読み出したアナログの電気信号をデジタル変換する（以下、A/D変換するとも記載する）に際して、同一の列に属する画素がADC(Analog Digital Converter)を共有し、各列にそれぞれ対応する複数のADCが並行して動作するカラムADC方式（行順次ADC方式とも称される）を採用するものがある。
　カラムADC方式では、ＡＦを行う段階において、同一の行に配置されている画素（位相差検出用画素を含む）は同じタイミングで露光、読み出しが行われるが、各行の露光、読み出しは順次行われる。したがって、配置されている行が異なる画素どうしを比較した場合、露光、読み出しのタイミングがずれてしまうことになる。
　上述したカラムADC方式に比較して画素の露光、読み出しのタイミングの差を短縮できるエリアADC方式も存在する。エリアADC方式では、全ての画素を数画素×数画素サイズの画素ブロックに分割し、画素ブロック単位でADCを共有し、各画素ブロックにそれぞれ対応する複数のADCが並行して動作するようになされている（例えば、特許文献１参照）。
特開２００９－１７７２０７号公報
　上述したように、エリアADC方式は、カラムADC方式に比較して画素の露光、読み出しのタイミングの差を短縮できるが、エリアADC方式を採用する従来の固体撮像素子では位相差検出ＡＦに用いるための位相差検出用画素の配置については考慮されていなかった。
　本開示はこのような状況に鑑みてなされたものであり、位相差検出用画素が配置されている固体撮像素子にエリアADC方式を採用することにより、任意方向の位相差を正しく検出できるようにするものである。
　本開示の第１の側面である固体撮像素子は、通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている。
　本開示の第１の側面である固体撮像素子は、前記画素ブロックに含まれる複数の前記画素から前記画素信号を読み出して対応する前記A/D変換部に供給する処理を制御する読み出し制御部をさらに備えることができる。
　前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別せず、前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御することができる。
　前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別し、前記通常画素または前記位相差検出用画素の一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御した後、一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御することができる。
　読み出し制御部は、前記１つの画素ブロックに含まれる複数の画素を、前記他の画素ブロックに含まれる複数の画素と対応する順番で読み出すことができる。
　前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、それぞれの画素ブロックにおける共通する位置に配置されているようにすることができる。
　前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、各画素ブロックで共通であるようにすることができる。
　前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、画素ブロックにより異なるようにすることができる。
　前記複数の画素ブロックのうちの１つの画素ブロックに区分されている位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに区分されている位相差検出用画素とは、それぞれの画素ブロックにおける異なる位置に配置されており、且つ、それぞれの画素ブロックにおける位相差検出用画素に基づく画素信号をA/D変換する順序は各画素ブロックで共通であるようにすることができる。
　前記画素アレイは、第１の基板に形成され、前記複数のA/D変換部は、前記第１の基板と積層された第２の基板に形成されているようにすることができる。
　前記位相差検出用画素は、位相差検出オートフォーカスの制御に用いるための画素信号を生成することができる。
　前記画素ブロックにおける前記位相差検出用画素は、横方向に配置されているようにすることができる。
　前記画素ブロックにおける前記位相差検出用画素は、縦方向に配置されているようにすることができる。
　前記画素ブロックにおける前記位相差検出用画素は、斜め方向に配置されているようにすることができる。
　前記位相差検出用画素は、前記通常画素を兼ねることができる。
　本開示の第２の側面である電子機器は、固体撮像素子が搭載された電子機器において、前記固体撮像素子は、通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている。
　本開示の第１および第２の側面によれば、任意方向の位相差を正しく検出でき、オートフォーカスの精度を上げることができる。
本開示を適用した固体撮像素子の基板の構成例を示す図である。 図２の上基板と下基板の構成例を示すブロック図である。 ADCの構成例を示すブロック図である。 通常画素と位相差検出用画素の構成例を示す断面図である。 本開示の第１の実施の形態を表す図である。 本開示の第２の実施の形態を表す図である。 第３の実施の形態を表す図である。 第３の実施の形態の変形例を表す図である。 本開示の第４の実施の形態を表す図である。 本開示の第５の実施の形態を表す図である。 本開示の第５の実施の形態の変形例を表す図である。 本開示の第６の実施の形態を表す図である。 固体撮像素子により撮像される画像上の瞳形状を示す図である。 開口面積が異なる横位相差検出用画素対の例を示す図である。 通常画素と同じ面積の位相差検出用画素対を示す図である。 通常画素を４分割して位相差検出用画素に用いる場合を示す図である。 Ｒ，Ｇ，Ｂ，Ｗからなる通常画素の配列単位の例を示す図である。 Ｒ，Ｇ，Ｂ，ＩＲからなる通常画素の配列単位の例を示す図である。 Ｒ，Ｇ，Ｂからなる通常画素の配列単位の例を示す図である。 本開示を適用した固体撮像素子を搭載した撮像装置の構成例を示すブロックである。 本開示を適用した固体撮像素子の使用例を示す図である。
　以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
　＜本開示の実施の形態である固体撮像素子の構成例＞
　図１は、本開示の実施の形態である固体撮像素子の構成例を表している。
　この固体撮像素子１０は、２枚の基板、上基板１１と下基板１２から構成され、上基板１１と下基板１２とは、Ｃｕ－Ｃｕ接合などにより対応する部位が電気的に接続されて積層されている。
　図２は、上基板１１と下基板１２とそれぞれの回路構成の概要を表している。
　上基板１１には、同図Ａに示されるように、画素アレイ２０、垂直走査部２３と、水平走査部２４とが設けられている。画素アレイ２０には、縦横に配置された複数の画素２１から成り、各画素２１は、所定サイズの画素ブロック２２に区分けられている。なお、後で詳述するが、画素２１には、画像データ生成するための画素信号を出力する通常画素と、位相差検出ＡＦに用いるための画素信号を出力する位相差検出用画素が含まれる。また、通常画素を兼ねる位相差検出用画素が有ってもよい。
　同図Ａでは、画素ブロック２２を４×４画素で構成するように描いているが、画素ブロック２２を構成する画素数やその形状は任意であり、４×４画素に限定されるものではない。後述する例では、画素ブロック２２を１２×１２画素により構成している。また、画素ブロックを構成する画素の縦方向の画素数と横方向の画素数とは同数である場合に限られず、１つの画素ブロックが例えば４×６画素などで構成されていてもよい。
　画素２１は、光電変換処理により入射光に応じた電荷を発生して蓄積し、垂直走査部２３および水平走査部２４からの制御に基づく走査タイミングで、蓄積した電荷に応じた画素信号を下基板１２のADC３１に転送する。垂直走査部２３は、画素アレイ２０を構成する画素２１の垂直方向の走査タイミングを制御する。水平走査部２４は、画素アレイ２０を構成する画素２１の水平方向の走査タイミングを制御する。
　下基板１２には、同図Ｂに示されるように、上基板１１の各画素ブロック２２にそれぞれ対応する複数のADC３１と、デジタル信号処理部３２と、タイミング生成部３３と、DAC３４とが設けられている。
　ADC３１は、画素ブロック２２とサイズが等しく、対応する画素ブロック２２に属する複数の画素２１から順次転送されるアナログの画素信号をデジタル信号に変換する。デジタル信号処理部３２は、各ADC３１からデジタル変換後の画素信号を読み出して所定の信号処理を行う。タイミング生成部３３は、画素アレイ２０における画素２１の走査タイミングを制御する垂直走査部２３および水平走査部２４を制御するための制御信号を生成、出力する。また、タイミング生成部３３は、DAC３４に対して基準電圧値を通知する。DAC３４は、タイミング生成部３３から通知される基準電圧値をＤＡ変換し、その結果得られるRamp信号ADC３１に供給する。
　図２に示された上基板１１と下基板１２とが積層されている固体撮像素子１０において撮像が行われる場合、タイミング生成部３３から垂直走査部２３および水平走査部２４に対して制御信号が出力される。この制御信号に応じて、垂直走査部２３および水平走査部２４が、画素ブロック２２に区分されている画素２１を所定の順序で走査させることになる。
　画素２１から読み出されたアナログの画素信号は対応するADC３１に供給される。ADC３１では、アナログの画素信号がデジタル変換され、デジタルの画素信号がデジタル信号処理部３２に出力される（ADC３１の詳細は図３を参照して詳述する）。デジタル信号処理部３２では、デジタルの画素信号に対して所定の信号処理が行われ、この処理結果の画素信号が固体撮像素子１０から後段に出力される。
　なお、画素２１を走査する場合、通常画素と位相差検出用画素とを区別なく、その位置に応じた順序で走査するだけでなく、通常画素と位相差検出用画素とを区別して走査することが可能である。具体的には、垂直走査部２３および水平走査部２４が通常画素と位相差検出用画素とを区別して走査タイミングを制御することにより、例えば、先に全ての位相差検出用画素を走査した後、残りの全ての通常画素を走査することができる。反対に、先に全ての通常画素を走査した後、残りの全ての位相差検出用画素を走査することができる。
　次に、図３は、画素ブロック２２に属する複数の画素２１が共有するADC３１の構成例を表している。
　ADC３１は、比較部４１とラッチ部４２を有する。比較部４１は、対応する画素ブロック２２の各画素２１から転送されるアナログの画素信号の電圧と、DAC３４から入力されるRamp信号が示す参照電圧とを比較し、その比較結果をラッチ部４２に出力する。ラッチ部４２は、比較部４１の比較結果に基づき、Ramp信号が示す参照電圧が画素信号の電圧を横切ったときに、入力されているコード値を保持する。ラッチ部４２に保持された該コード値は、デジタル変換後の画素信号としてデジタル信号処理部３２に供給される。
　次に、図４は、同じ行に配置されている通常画素と位相差検出用画素の構成例を示す断面図である。なお、同図に示す構成例は、裏面照射型であるが表面照射型を採用してよい。
　通常画素６１と位相差検出用画素６２は共通する構成として、光の入射面側から順にオチップレンズ(OCL)７１、カラーフィルタ７２、絶縁層７３、光電変換部（ＰＤ）７５４、および配線層７６が形成されている。対となる横位相差検出用画素６２Ａ、６２Ｂには、カラーフィルタ７２と絶縁層７４の間に、開口を制限するための遮光膜７３が形成されている。
　通常画素６１においては、オンチップレンズ６１により収束された光がカラーフィルタ７２を透過した後、光電変換部７５に入射されて光電変換され、その結果得られた電荷が配線層７６を介して後段に出力される。
　位相差検出用画素６２においては、オンチップレンズ６１により収束された光がカラーフィルタ７２を透過し、遮光膜７３により制限されている開口からの入射光が光電変換部７５により光電変換され、その結果得られた電荷が配線層７６を介して後段に出力される。
　なお、メタルにより遮光膜７３を形成している場合、位相差検出用画素６２におけるカラーフィルタ７２は省略してもよい。その場合、当該画素は欠陥画素として扱い、その画素信号は近傍の通常画素の画素信号を用いて補間すればよい。
　＜第１の実施の形態＞
　図５は、隣り合う画素ブロック２２－１および２２－２における位相差検出用画素の配置例（第１の実施の形態）を示している。
　第１の実施の形態においては、画素ブロック２２を１２×１２画素で構成しており、Ｒ，Ｇ，Ｂは、それぞれＲ（赤）、Ｇ（緑）またはＢ（青）のカラーフィルタで覆われ、カラーフィルタを介して入射した光に応じて画像信号に用いるための画素信号を生成する通常画素を示している。
　横Ａおよび横Ｂは、制限されている開口から入射した光に応じて位相差検出用の画素信号を生成する横位相差検出用画素対の一方と他方を示している。同様に、縦Ａおよび縦Ｂは、縦位相差検出用画素対の一方と他方を示している。
　各画素に記載されている０乃至１４３の数字は、画素ブロック２２におけるA/D変換のための露光、読み出しの順序（以下、単にA/D変換のための順序と称する）を示している。以降の図面においても同様とする。
　第１の実施の形態における通常画素Ｒ，Ｇ，Ｂは、ベイヤ配列を採用して配置されている。横位相差検出用画素対は、画素ブロック２２の１行に、ベイヤ配列における通常画素Ｂに代わってそれぞれ配置されている。Ｂは青色の画素信号を生成する通常画素であり、青色は赤色、緑色に比べて視認性が低いので、通常画素Ｒ，Ｇではなく、通常画素Ｂを位相差検出用画素に置き換えることで、通常画素Ｒ，Ｇと置き換える場合と比べて画質を保つことができる。また、縦位相差検出用画素対は、画素ブロック２２の１列に、ベイヤ配列における通常画素Ｂに代わって配置されている。なお、同図の場合、対となる位相差検出用画素は、同一の画素ブロック２２内に配置されているが、対となる位相差検出用画素が画素ブロック２２をまたいで配置されていてもよい。
　なお、横位相差検出画素対や縦位相差検出用画素対等の位相差検出用画素を配置する位置は、視認性が低い通常画素Ｂの位置に限るものではなく、通常画素Ｇの位置に配置するようにしてもよい。通常画素Ｇは、４画素を１単位となるベイヤ配列において２画素を占めているので、そのうちの１画素が位相差検出用画素に置換されても、緑色の画素信号を得ることができる。また、位相差検出用画素を通常画素Ｒの位置に配置するようにしてもよい。他の実施の形態においても同様とする。
　さらに、行または列の特定の色の通常画素に代えて位相差検出用画素を離散的に配置する他、行または列の特定の色の全ての通常画素に代えて位相差検出用画素を配置するようにしたり、行または列の全ての画素の位置に位相差検出用画素を配置したりするようにしてもよい。
　第１の実施の形態における画素ブロック２２の各画素のA/D変換の順序は、通常画素と位相差検出用画素との区別なく、画素ブロック２２における画素の配置に応じた順序で行われる。例えば、画素ブロック２２の最上段の行の左端の画素が０番目となり、そこから横方向に右端の画素まで順に行われ、次に１段下の行に移って再び左端の画素から右端の画素まで行われる。したがって、画素ブロック２２の右下の画素のA/D変換の順序は、１４３番目となる。なお、A/D変換の順序は、上述した例に限るものではない。例えば、左下の画素を０番目として、右上の画素を１４３番目としてもよい。
　第１の実施の形態の場合、各画素ブロック２２における位相差検出用画素の配置は共通であること、画素のA/D変換の順序が通常画素と位相差検出用画素との区別なく、画素ブロック２２における画素の配置に応じた順序で行われることが特徴である。また、画素ブロック２２の各画素のA/D変換の順序は、全ての画素ブロック２２で共通であることが特徴である。つまり、画素ブロック２２における位相差検出用画素の配置は、各画素ブロックの間で、実際の配置およびA/D変換の順序ともに、対応する配置関係となる。このような特徴を有することにより、位相差検出用画素の配置に拘わらず、従来のエリアADC方式と同様に画素読み出しの順序を制御できる。また、各画素ブロックに対して画素読み出しを制御するための列選択信号と行選択信号を共通化することができる。ただし、画素アレイ２０を構成する画素ブロック２２の中に、位相差検出用画素が配置されていないものが含まれていてもよい。
　＜第２の実施の形態＞
　次に、図６は、第２の実施の形態の一例を示している。第２の実施の形態は、上述した第１の実施の形態と同様、各画素ブロック２２における位相差検出用画素の配置は共通である。ただし、各画素ブロック２２における画素のA/D変換の順序は異なる。なお、画素アレイ２２に画素のA/D変換の順序が共通な各画素ブロック２２が存在してもよい。
　図６に示された例の場合、画素ブロック２２－１については、左上の画素から行方向に読み出しを開始して右端に達した後は読み出す行を下方向に移動させ、最後に右下の画素を読み出す。これに対して、画素ブロック２２－２については、左下の画素から行方向に読み出しを開始して右端に達した後は読み出す行を上方向に移動させ、最後に右上の画素を読み出す。
　第２の実施の形態のように、各画素ブロック２２における位相差検出用画素の配置は共通であって、画素ブロック２２における画素のA/D変換の順序が異なる場合、例えば、隣接する画素ブロック２２にそれぞれ属している隣接する画素を同時に読み出すようにすれば、隣接する画素ブロックの間で読み出しタイミングのずれに起因する問題（例えば、被写体が動体である場合に隣接する画素ブロック２２の境界で画像がずれる等）を抑止できる。このとき、画素ブロック２２における位相差検出用画素は各画素ブロックの間で対応する配置関係となっているので、位相差検出用画素同士の間隔が全体またはある領域において均一となるため、焦点検出の精度を向上でき、特に画素ブロックをまたいで動く被写体を追従しての焦点検出に有利である。
　＜第３の実施の形態＞
　次に、図７は、第３の実施の形態の一例を示している。第３の実施の形態は、各画素ブロック２２における位相差検出用画素の配置は異なり、各画素ブロック２２における画素のA/D変換の順序も異なるが、各画素ブロック２２における位相差検出用画素のA/D変換の順序が共通化されている。
　図７に示された一例の場合、画素ブロック２２－１には、上から２段目の行に横位相差検出用画素対が配置され、画素ブロック２２－２には、下から２段目の行に横位相差検出用画素対が配置されている。
　そして、画素ブロック２２－１については、左上の画素から行方向に読み出しを開始して右端に達した後は読み出す行を下方向に移動させ、最後に右下の画素を読み出す。一方、画素ブロック２２－２については、左下の画素から行方向に読み出しを開始して右端に達した後は読み出す行を上方向に移動させ、最後に右上の画素を読み出す。
　すなわち、画素ブロック２２－１と画素ブロック２２－２においては、それぞれ１３，１５，１７，１９，２１，２３番目に位相差検出用画素から画素信号が読み出されてA/D変換される。
　第３の実施の形態のように、各画素ブロック２２における位相差検出用画素の配置は異なっても、画素ブロック２２における位相差検出用画素のA/D変換の順序を共通化することで、画素ブロック２２における位相差検出用画素の配置が各画素ブロックの間で対応する関係となり、各画素ブロック２２から同じタイミングで位相差検出用画素のA/D変換後の画素信号を得ることができる。よって、速やかに位相差検出ＡＦを実行できる。
　＜第３の実施の形態の変形例＞
　次に、図８は、第３の実施の形態の変形例を示している。
　図８の変形例は、図７に示された第３の実施の形態における画素ブロック２２－２から縦位相差検出用画素対を省略したものである。すなわち、該変形例は、各画素ブロック２２における位相差検出用画素の配置が共通でなくてもよい場合の例を示している。
　該変形例における画素ブロック２２の各画素のA/D変換の順序は、全ての画素ブロック２２で共通であり、通常画素と位相差検出用画素との区別なく、画素ブロック２２における画素の配置に応じた順序で行われる。ただし、例えば、画素ブロック２２－１の縦位相差検出用画素の画素信号が読み出されてA/D変換されるとき、画素ブロック２２－２における同じ位置の通常画素Ｂの画素信号は、位相差検出には用いられずに不要であるので、転送ゲートをオフ状態とするか、または行選択信号をオフにしてもよい。
　＜第４の実施の形態＞
　次に、図９は、第１の実施の形態における画素ブロック２２の各画素のA/D変換の順序の他の例（第４の実施の形態）を表している。
　第４の実施の形態における画素のA/D変換の順序は、通常画素と位相差検出用画素とを区別し、通常画素または位相差検出用画素の一方をその配置に応じた順序に従って連続してA/D変換した後、他方をその配置に応じた順序に従って連続してA/D変換する。
　例えば、位相差検出用画素をスキップして先に通常画素だけ左上から右下までA/D変換を行う。この場合、画素ブロック２２の右下の通常画素のA/D変換の順序は、１３３番目となる。次に、スキップされていた位相差検出用画素のA/D変換が順に行われる。
　なお、通常画素をスキップして先に位相差検出用画素のA/D変換を行うようにしてもよい。この場合、通常画素のA/D変換期間中に、読み出し終えた位相差検出画素の信号に基づき位相差検出処理を行うことができるので、次にフレームにおけるＡＦ速度の向上が期待できる。
　第４の実施の形態の場合、通常画素と位相差検出用画素とを区別し、位相差検出用画素のA/D変換を連続して行うことが特徴である。より具体的には、通常画素と位相差検出用画素の一方を連続的に読み出した後に他方を連続的に読み出す方法と、通常画素と位相差検出用画素の一方のみを読み出す方法が考えられる。後者の方法の場合、通常画素と位相差検出用画素の露光時間を変更できるので、通常画素についてはS/Nの向上が期待できる。また、後者の方法で位相差検出用画素のみを読み出す場合、通常画素と位相差検出用画素を区別しない場合に比較して、各位相差検出用画素の露光、読み出しのタイミングの差が、短くなるので、ＡＦ速度を向上させることができるので、例えば、連写を行う場合に適している。また、後者の方法で通常画素のみを読み出す場合、通常画素と位相差検出用画素を区別しない場合に比較して、速やかにスルー画像を出力することができる。
　なお、第４の実施の形態の変形例として、通常画素のA/D変換と位相差検出画素のA/D変換を平行して同時に行うようにしてもよい。
　＜第５の実施の形態＞
　図１０は、画素ブロック２２における位相差検出用画素の他の配置例（第５の実施の形態）を示している。
　第５の実施の形態は、画素ブロック２２に斜位相差検出用画素対が配置されたものである。図中の斜Ａおよび斜Ｂは、斜位相差検出用画素対を成す、左上または右下の一方の開口が制限されている画素と、他方の開口が制限されている画素を示しており、右下斜め４５度方向に、ベイヤ配列における通常画素Ｂに代えて配置されている。
　なお、斜位相差検出画素対を配置する位置は、ベイヤ配列における通常画素Ｂの位置に限るものではなく、通常画素ＲまたはＧの位置に配置するようにしてもよい。
　画素ブロック２２に斜位相差検出用画素対を配置することにより、固体撮像素子に前段に配置されているレンズの瞳歪（ビネティング）の影響を軽減させることができ、画面上の被写体の形状や模様が斜め方向（いまの場合、右下斜め４５度方向）に延伸している場合のＡＦ精度を向上させることができる。
　図１１は、第５の実施の形態の変形例を示している。この変形例は、第５の実施の形態において右下斜め４５度方向であった斜位相差検出用画素対の配置方向をより浅い角度で右下斜め方向に配置したものである。
　また、図示は省略するが、画素の右上または左下の開口が制限されている斜位相差検出用画素対を右上斜め方向に配置するようにしてもよい。
　第５の実施の形態およびその変形例における画素ブロック２２の各画素のA/D変換の順序は、通常画素と位相差検出用画素とを区別することなく行ってもよいし、通常画素と位相差検出用画素とを区別して位相差検出用画素を連続的に行ってもよい。
　第５の実施の形態とその変形例の場合、画素ブロック２２に斜位相差検出用画素対を配置したことにより、右下斜め方向の位相差を正しく検出することができる。
　なお、第５の実施の形態やその変形例に示された斜位相差検出用画素対は、上述した第１の実施の形態に示された横位相差検出用画素対や縦位相差検出用画素対と適宜組み合わせて画素ブロック２２に混在させてもよい。
　例えば、画素ブロック２２に斜位相差検出用画素対と横位相差検出用画素対が混在するもの、画素ブロック２２に斜位相差検出用画素対と縦位相差検出用画素対が混在するもの、画素ブロック２２に斜位相差検出用画素対と横位相差検出用画素対と縦位相差検出用画素対が混在するものがあってもよい。
　＜第６の実施の形態＞
　図１２は、画素ブロック２２における位相差検出用画素のさらに他の配置例（第６の実施の形態）を示している。
　第６の実施の形態は、画素ブロック２２に２種類の斜位相差検出用画素対が配置されたものである。斜Ａおよび斜Ｂは、左上または右下の一方の開口が制限されている画素と、他方の開口が制限されている画素を示している。また、斜Ｃおよび斜Ｄは、左下または右上の一方の開口が制限されている画素と、他方の開口が制限されている画素を示している。
　２種類の斜位相差検出用画素は、右下斜め４５度方向とそれに直交する右上斜め４５度方向に、ベイヤ配列における通常画素Ｂに代わって配置されている。なお、斜位相差検出画素対を配置する位置は、ベイヤ配列における通常画素Ｂの位置に限るものではなく、通常画素ＲまたはＧの位置に配置するようにしてもよい。
　第６の実施の形態における画素ブロック２２の各画素のA/D変換の順序は、通常画素と位相差検出用画素との区別なく行ってもよいし、通常画素と位相差検出用画素とを区別して位相差検出用画素を連続的に行ってもよい。
　第６の実施の形態の場合、画素ブロック２２に２種類の斜位相差検出用画素対を配置したことにより、右下斜め方向と右上斜め方向の位相差を正しく検出することができる。
　なお、第１乃至第６の実施の形態として示された、位相差検出用画素が配置されている画素ブロック２２は、適宜組み合わせて画素アレイ２０を構成することができる。
　図１３は、固体撮像素子１０により撮像される画像上の、集光レンズ（不図示）に起因する瞳歪（ビネッティング）が生じた瞳形状を示している。
　例えば、光軸５１に位置する歪みが生じていない瞳形状５２－１は真円となるが、光軸中心５１からずれると瞳形状に歪みが生じる。
　例えば、光軸５１から横方向にずれた瞳形状５２－２には横方向に歪みが生じるので、この位置に矢印５３－２の方向に瞳分割されている縦位相差検出用画素対が配置されている画素ブロック２２を採用すれば、感度の向上と瞳歪の影響を軽減できる。
　また例えば、光軸５１から縦方向にずれた瞳形状５２－３には縦方向に歪みが生じるので、この位置に矢印５３－３の方向に瞳分割されている横位相差検出用画素対が配置されている画素ブロック２２を採用すれば、感度の向上と瞳歪の影響を軽減できる。
　さらに例えば、光軸５１から斜め方向にずれた瞳形状５２－４には斜め方向の歪みが生じるので、この位置に矢印５３－４の方向に瞳分割されている斜位相差検出用画素対が配置されている画素ブロック２２を採用すれば、感度の向上と瞳歪の影響を軽減できる。
　＜各種の変形例＞
　図１４は、開口面積が異なる横位相差検出用画素対の例を示している。
　横位相差検出用画素対は、例えば、同図Ａに示すように両画素の開口面積が同一であってもよいし、同図Ｂに示されるように両画素の開口面積が異なるように形成してもよい。なお、両画素の開口面積の差は、集光レンズの焦点距離に応じて変更してもよい。
　同図Ａに示される横位相差検出用画素対は、例えば光軸上の画素ブロック２２に配置することが望ましい。同図Ｂに示される横位相差検出用画素対は、例えば光軸からずれた画素ブロック２２に配置することが望ましい。
　また、同一の画素ブロック２２に、同図Ａに示されたような両画素の開口面積が同一の横位相差検出用画素対と、同図Ｂに示されたような両画素の開口面積が異なる横位相差検出用画素対とを混在させてもよい。
　なお、図１４には、横位相差検出用画素対のみを示したが、縦位相差検出用画素対および斜位相差検出用画素対についても同様である。
　以上の説明では、位相差検出用画素は、通常画素とは別に配置するものとしていたが、通常画素を兼ねる位相差検出用画素を配置してもよい。その場合、全ての画素を、通常画素を兼ねる位相差検出用画素としてもよいし、一部の画素を通常画素を兼ねる位相差検出用画素としてもよい。
　以上の説明では、位相差検出用画素は、通常画素と同じサイズとしたが、図１５に示されるように、通常画素の１画素分の面積に位相差検出用画素対を配置するようにしてもよい。
　または、図１６に示されるように、通常画素Ｒ，Ｇ，Ｂをそれぞれ４分割し、そのうちのいずれかの通常画素（同図の場合、通常画素Ｇ）の１／４の領域を位相差検出用画素としてもよい。
　以上の説明では、通常画素Ｒ，Ｇ，Ｂの配置は、ベイヤ配列を採用していたが、図１７に示されるように、通常画素Ｒ，Ｇ，ＢにＷ（白色）の通常画素Ｗを追加した配列単位を採用してもよい。この場合、位相差検出用画素は、通常画素Ｒ，Ｇ，Ｂの出力を優先して通常画素Ｗの位置に代えて配置してもよいし、通常画素Ｗの出力を優先して通常画素Ｒ，Ｇ，Ｂの何れかの位置に代えて配置してもよい。
　または、図１８に示されるように、通常画素Ｒ，Ｇ，ＢにＩＲ（赤外光）に対して感度を有する通常画素ＩＲを追加した配列単位を採用してもよい。この場合、位相差検出用画素は、通常画素Ｒ，Ｇ，Ｂの出力を優先して通常画素ＩＲの位置に代えて配置してもよいし、通常画素ＩＲの出力を優先して通常画素Ｒ，Ｇ，Ｂの何れかの位置に代えて配置してもよい。
　さらには、通常画素Ｒ，Ｇ，Ｂの配置に、図１９に示されるような周期性が低い６×６画素の配列単位を採用してもよい。この場合、位相差検出用画素は、Ｒ，Ｇ，Ｂの何れの位置に代えて配置してもよい。同図の配列単位を採用した場合、色の周期性が低いことからモアレを軽減することができる。また、縦方向と横方向のそれぞれに必ずＲ，Ｇ，Ｂの各通常画素が存在するので、偽色も抑えた正確な色再現が可能となる。
　＜位相差検出用画素対の配置の変形例＞
　上述した説明では、位相差検出用画素対を横方向、縦方向、または斜め方向に直線状に対するようにした。位相差検出用画素対の配置については、画素ブロック２２内に離散的に配置したり、所定の行または列における特定の色の画素を全て位相差検出用画素対に代えたり、所定の行または列の全ての画素を位相差検出用画素対に代えたりしてもよい。
　＜本開示を適用した固体撮像素子の使用例＞
　図２０は、本開示を適用した固体撮像素子を搭載した、すなわち、本開示を適用した電子機器としての撮像装置の構成例を示している。
　この撮像装置１００は、光学系１０１、シャッタ部１０２、固体撮像素子１０３、制御部１０５、信号処理部１０６、モニタ１０７、およびメモリ１０８を有し、静止画像および動画像を撮像可能とされている。
　光学系１０１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子１０３に導き、固体撮像素子１０３の受光面に結像させる。
　シャッタ部１０２は、光学系１０１と固体撮像素子１０３との間に配置され、制御部１０５からの制御に従って、固体撮像素子１０３の光照射期間および遮光期間を制御する。
　本開示が適用された固体撮像素子１０３は、光学系１０１およびシャッタ部１０２を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子１０３に蓄積された信号電荷は、制御部１０５から供給される駆動信号（タイミング信号）に従って転送される。固体撮像素子１０３は、それ単体でワンチップとして構成されてもよいし、光学系１０１乃至信号処理部１０６などと一緒にパッケージングされたカメラモジュールの一部として構成されてもよい。
　制御部１０５は、固体撮像素子１０３の転送動作、および、シャッタ部１０２のシャッタ動作を制御する駆動信号を出力して、固体撮像素子１０３およびシャッタ部１０２を駆動する。さらに、制御部１０５は、信号処理部１０６から通知される被写体までの距離に基づいて光学系１０１のフォーカスを調整する。
　信号処理部１０６は、固体撮像素子１０３から出力された通常画素の画素信号に対して各種の信号処理を施す。信号処理部１０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０７に供給されて表示されたり、メモリ１０８に供給されて記憶（記録）されたりする。また、信号処理部１０６は、固体撮像素子１０３から出力された位相差検出用画素の画素信号に対して所定の信号処理を施して被写体までの距離を演算し、演算結果を制御部１０５に通知する。
　本開示を適用した固体撮像素子１０３が搭載された撮像装置１００は、速やかなＡＦ制御を行うことができる。
　次に、図２１は、本開示を適用した固体撮像素子のその他の使用例を示す図である。
　上述した固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　本開示は以下のような構成も取ることができる。
（１）
　通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
　前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
　前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
　固体撮像素子。
（２）
　前記画素ブロックに含まれる複数の前記画素から前記画素信号を読み出して対応する前記A/D変換部に供給する処理を制御する読み出し制御部をさらに備える
　前記（１）に記載の固体撮像素子。
（３）
　前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別せず、前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
　前記（２）に記載の固体撮像素子。
（４）
　前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別し、前記通常画素または前記位相差検出用画素の一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御した後、一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
　前記（２）に記載の固体撮像素子。
（５）
　読み出し制御部は、前記１つの画素ブロックに含まれる複数の画素を、前記他の画素ブロックに含まれる複数の画素と対応する順番で読み出す
　前記（２）から（４）のいずれかに記載の固体撮像素子。
（６）
　前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、それぞれの画素ブロックにおける共通する位置に配置されている
　前記（１）から（５）のいずれかに記載の固体撮像素子。
（７）
　前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、各画素ブロックで共通である
　前記（５）に記載の固体撮像素子。
（８）
　前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、画素ブロックにより異なる
　前記（５）に記載の固体撮像素子。
（９）
　前記複数の画素ブロックのうちの１つの画素ブロックに区分されている位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに区分されている位相差検出用画素とは、それぞれの画素ブロックにおける異なる位置に配置されており、且つ、それぞれの画素ブロックにおける位相差検出用画素に基づく画素信号をA/D変換する順序は各画素ブロックで共通である
　前記（５）に記載の固体撮像素子。
（１０）
　前記画素アレイは、第１の基板に形成され、
　前記複数のA/D変換部は、前記第１の基板と積層された第２の基板に形成されている
　前記（１）から（９）のいずれかに記載の固体撮像素子。
（１１）
　前記位相差検出用画素は、位相差検出オートフォーカスの制御に用いるための画素信号を生成する
　前記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）
　前記画素ブロックにおける前記位相差検出用画素は、横方向に配置されている
　前記（１）から（１１）のいずれかに記載の固体撮像素子。
（１３）
　前記画素ブロックにおける前記位相差検出用画素は、縦方向に配置されている
　前記（１）から（１２）のいずれかに記載の固体撮像素子。
（１４）
　前記画素ブロックにおける前記位相差検出用画素は、斜め方向に配置されている
　前記（１）から（１３）のいずれかに記載の固体撮像素子。
（１５）
　前記位相差検出用画素は、前記通常画素を兼ねる
　前記（１）から（１４）のいずれかに記載の固体撮像素子。
（１６）
　固体撮像素子が搭載された電子機器において、
　前記固体撮像素子は、
　　通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
　　前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
　前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
　電子機器。
　１０　固体撮像素子，　１１　上基板，　１２　下基板，　２０　画素アレイ，　２１　画素，　２２　画素ブロック，　２３　垂直走査部，　２４　水平走査部，　３１　ADC，　３２　デジタル信号処理部，　３３　タイミング生成部，　３４　DAC，　４１　比較部，　４２　ラッチ部，　６１　通常画素，　６２　位相差検出用画素，　１００　撮像装置

Claims (16)

  1. 　通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
    　前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
    　前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
    　固体撮像素子。
  2. 　前記画素ブロックに含まれる複数の前記画素から前記画素信号を読み出して対応する前記A/D変換部に供給する処理を制御する読み出し制御部をさらに備える
    　請求項１に記載の固体撮像素子。
  3. 　前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別せず、前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
    　請求項２に記載の固体撮像素子。
  4. 　前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別し、前記通常画素または前記位相差検出用画素の一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御した後、一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
    　請求項２に記載の固体撮像素子。
  5. 　読み出し制御部は、前記１つの画素ブロックに含まれる複数の画素を、前記他の画素ブロックに含まれる複数の画素と対応する順番で読み出す
    　請求項２に記載の固体撮像素子。
  6. 　前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、それぞれの画素ブロックにおける共通する位置に配置されている
    　請求項２に記載の固体撮像素子。
  7. 　前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、各画素ブロックで共通である
    　請求項５に記載の固体撮像素子。
  8. 　前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、画素ブロックにより異なる
    　請求項５に記載の固体撮像素子。
  9. 　前記複数の画素ブロックのうちの１つの画素ブロックに区分されている位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに区分されている位相差検出用画素とは、それぞれの画素ブロックにおける異なる位置に配置されており、且つ、それぞれの画素ブロックにおける位相差検出用画素に基づく画素信号をA/D変換する順序は各画素ブロックで共通である
    　請求項２に記載の固体撮像素子。
  10. 　前記画素アレイは、第１の基板に形成され、
    　前記複数のA/D変換部は、前記第１の基板と積層された第２の基板に形成されている
    　請求項２に記載の固体撮像素子。
  11. 　前記位相差検出用画素は、位相差検出オートフォーカスの制御に用いるための画素信号を生成する
    　請求項２に記載の固体撮像素子。
  12. 　前記画素ブロックにおける前記位相差検出用画素は、横方向に配置されている
    　請求項２に記載の固体撮像素子。
  13. 　前記画素ブロックにおける前記位相差検出用画素は、縦方向に配置されている
    　請求項２に記載の固体撮像素子。
  14. 　前記画素ブロックにおける前記位相差検出用画素は、斜め方向に配置されている
    　請求項２に記載の固体撮像素子。
  15. 　前記位相差検出用画素は、前記通常画素を兼ねる
    　請求項２に記載の固体撮像素子。
  16. 　固体撮像素子が搭載された電子機器において、
    　前記固体撮像素子は、
    　　通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
    　　前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
    　前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
    　電子機器。
PCT/JP2017/016663 2016-05-11 2017-04-27 固体撮像素子、および電子機器 WO2017195613A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018516937A JPWO2017195613A1 (ja) 2016-05-11 2017-04-27 固体撮像素子、および電子機器
US16/097,629 US10715753B2 (en) 2016-05-11 2017-04-27 Solid-state image pickup element and electronic apparatus
CN201780027354.7A CN109076178B (zh) 2016-05-11 2017-04-27 固态图像拾取元件和电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-095427 2016-05-11
JP2016095427 2016-05-11

Publications (1)

Publication Number Publication Date
WO2017195613A1 true WO2017195613A1 (ja) 2017-11-16

Family

ID=60267589

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/016663 WO2017195613A1 (ja) 2016-05-11 2017-04-27 固体撮像素子、および電子機器

Country Status (4)

Country Link
US (1) US10715753B2 (ja)
JP (1) JPWO2017195613A1 (ja)
CN (1) CN109076178B (ja)
WO (1) WO2017195613A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316028B2 (ja) * 2018-08-01 2023-07-27 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
US11647311B2 (en) * 2021-01-14 2023-05-09 Semiconductor Components Industries, Llc Image sensor with delta sigma modulators and shared filters
KR20220156272A (ko) 2021-05-18 2022-11-25 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145292A (ja) * 2012-01-13 2013-07-25 Nikon Corp 固体撮像装置および電子カメラ
JP2014155175A (ja) * 2013-02-13 2014-08-25 Sony Corp 固体撮像素子、駆動方法、および撮像装置
WO2015122061A1 (ja) * 2014-02-13 2015-08-20 富士フイルム株式会社 撮像装置及び合焦制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4891308B2 (ja) * 2008-12-17 2012-03-07 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いた撮像システム
JP2012049597A (ja) * 2010-08-24 2012-03-08 Nikon Corp 撮像装置
JP5664270B2 (ja) * 2011-01-21 2015-02-04 ソニー株式会社 撮像素子および撮像装置
JP5853594B2 (ja) * 2011-10-31 2016-02-09 ソニー株式会社 情報処理装置、情報処理方法およびプログラム
JP6099373B2 (ja) * 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
JP6190184B2 (ja) * 2013-06-28 2017-08-30 キヤノン株式会社 撮像素子、撮像装置、その制御方法、および制御プログラム
US9749569B2 (en) * 2015-12-22 2017-08-29 Omnivision Technologies, Inc. High speed rolling image sensor with ADM architecture and method of implementing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145292A (ja) * 2012-01-13 2013-07-25 Nikon Corp 固体撮像装置および電子カメラ
JP2014155175A (ja) * 2013-02-13 2014-08-25 Sony Corp 固体撮像素子、駆動方法、および撮像装置
WO2015122061A1 (ja) * 2014-02-13 2015-08-20 富士フイルム株式会社 撮像装置及び合焦制御方法

Also Published As

Publication number Publication date
CN109076178A (zh) 2018-12-21
JPWO2017195613A1 (ja) 2019-03-14
US20190141256A1 (en) 2019-05-09
US10715753B2 (en) 2020-07-14
CN109076178B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
JP7264187B2 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
US8111982B2 (en) Imaging device and electronic camera
US8063978B2 (en) Image pickup device, focus detection device, image pickup apparatus, method for manufacturing image pickup device, method for manufacturing focus detection device, and method for manufacturing image pickup apparatus
JP4720508B2 (ja) 撮像素子および撮像装置
US8525917B2 (en) Image sensing apparatus with plural focus detection pixel groups
JP5693082B2 (ja) 撮像装置
JP5319347B2 (ja) 撮像装置及びその制御方法
JP5241355B2 (ja) 撮像装置とその制御方法
US9313469B2 (en) Image capturing apparatus and method of controlling the same
JP5455397B2 (ja) 光学機器
JP5256711B2 (ja) 撮像素子および撮像装置
JP5504874B2 (ja) 撮像素子および撮像装置
JP5453173B2 (ja) 撮像装置及び位相差検出画素を持つ固体撮像素子並びに撮像装置の駆動制御方法
EP2461571A2 (en) Image capture apparatus
JP2008085738A (ja) 撮像装置
WO2017065019A1 (ja) 固体撮像素子、および電子装置
US9357121B2 (en) Image capturing apparatus and control method thereof
WO2012014553A1 (ja) 撮像装置及び撮像方法
JP5211590B2 (ja) 撮像素子および焦点検出装置
JP2016127043A (ja) 固体撮像素子及び電子機器
WO2017195613A1 (ja) 固体撮像素子、および電子機器
JP5127476B2 (ja) 撮像装置
JP2008236547A (ja) 撮像装置
JP2019197980A (ja) 撮像装置、電子機器および駆動方法
JP2017175344A (ja) 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018516937

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17795974

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17795974

Country of ref document: EP

Kind code of ref document: A1