JP5453173B2 - 撮像装置及び位相差検出画素を持つ固体撮像素子並びに撮像装置の駆動制御方法 - Google Patents

Description

本発明は、位相差検出画素を持つ固体撮像素子を搭載した撮像装置及びその固体撮像素子並びに撮像装置の駆動制御方法に関する。

デジタルカメラ等の撮像装置に搭載される固体撮像素子には、ＡＦ（オートフォーカス）性能を高めるために、固体撮像素子受光面上に形成される多数の画素のうちの一部画素を位相差検出画素としたものがある。

位相差検出画素は、例えば下記の特許文献１，２に記載されている様に、ペアとなる同色フィルタを搭載した近隣２画素で構成され、通常画素に設けられる遮光膜開口に比べて夫々小さな遮光膜開口が設けられる。そして更に、ペアを組む一方の位相差検出画素に設ける遮光膜開口は、他方の位相差検出画素から離れる方向（例えば左側）に偏心して設けられ、他方の位相差検出画素の遮光膜開口は、反対方向（例えば右側）に偏心して設けられる。

撮像装置でＡＦ動作を行うとき、固体撮像素子の位相差検出画素から信号を読み出し、遮光膜開口が右側に偏心した画素の検出信号と左側に偏心した画素の検出信号とから被写体までの距離を求め、撮影レンズの焦点位置を調整する。

このＡＦ動作は、位相差検出画素が多いほど精度が高くなるが、通常の被写体画像を本撮像する場合、位相差検出画素は、遮光膜開口が狭く感度が低いため、通常画素と同じに取り扱えないという問題がある。

このため、全画素から信号を読み出して被写体画像を生成するときは、位相差検出画素の検出信号を通常画素の感度と同程度に利得補正したり、あるいは、位相差検出画素を欠陥画素として取り扱い、周りの通常画素の検出信号で補間演算補正したりする必要がある。

この補正に時間がかかったり電力消費が多くなるため、位相差検出画素は、なるべく少なくしておきたいという要望がある。

特開２０００―１５６８２３号公報 特開２００７―１５５９２９号公報

撮像装置で被写体画像を撮影する場合、固体撮像素子の有効画素領域内の全画素の検出信号を利用して高精細な被写体画像を撮影するときがある。この場合には、位相差検出画素の検出信号を補正したり、欠陥画素として取り扱って被写体画像を生成することになる。

しかし、例えば撮影シーンが暗く、例えばＩＳＯ１６００以上等の高ＩＳＯ感度で撮影を行う場合には、画素加算（画素混合）を行って感度増大を図る撮影が行われる。この画素加算を行う場合、従来は位相差検出画素の存在を考慮していないため、補正対象とする信号の割合が画素加算の結果増えてしまい補正に時間がかかったり、補正が旨くゆかずに画質が劣化してしまうという問題が生じる虞がある。

本発明の目的は、画素加算を行った場合でも高速に高品質な被写体画像を生成することができる位相差検出画素を持つ固体撮像素子を搭載した撮像装置及びその固体撮像素子並びに撮像装置の駆動制御方法を提供することにある。

本発明の撮像装置は、半導体基板に正方格子状に配列形成された複数の画素を備える固体撮像素子を有する撮像装置であって、前記複数の画素は、一方向における位相差を検出するための最近接する位相差検出画素のペアを含み、該固体撮像素子を駆動制御し複数個の前記画素毎に検出信号を加算する画素加算手段を備え、前記複数の画素の各々はカラーフィルタを含み、前記複数のカラーフィルタは少なくとも３色のカラーフィルタを含み、前記画素加算手段は、同色のカラーフィルタを持つ垂直方向に最近接する２つの画素を画素加算単位とし、水平方向に並ぶ同色の複数の画素加算単位の画素信号を加算して、２画素のｎ（ｎ＝２，３，…）倍数の画素加算を行い、更に、前記画素加算手段は、前記位相差検出画素以外の画素については当該画素同士で前記加算を行い、前記位相差検出画素については前記位相差検出画素同士で前記加算を行い、かつ、前記ペアの一方の位相差検出画素の加算対象画素を当該ペアの他方の位相差検出画素として前記加算を行うことを特徴とする。

本発明の固体撮像素子は、上記の撮像装置に搭載されることを特徴とする。

本発明の撮像装置の駆動制御方法は、半導体基板に正方格子状に配列形成された複数の画素を備える固体撮像素子を有する撮像装置の駆動制御方法であって、前記複数の画素は、一方向における位相差を検出するための最近接する位相差検出画素のペアを含み、前記複数の画素の各々はカラーフィルタを含み、前記複数のカラーフィルタは少なくとも３色のカラーフィルタを含み、前記固体撮像素子を駆動制御し複数個の前記画素毎に検出信号を加算する画素加算ステップを備え、前記画素加算ステップでは、同色のカラーフィルタを持つ垂直方向に最近接する２つの画素を画素加算単位とし、水平方向に並ぶ同色の複数の画素加算単位の画素信号を加算して、２画素のｎ（ｎ＝２，３，…）倍数の画素加算を行い、前記位相差検出画素以外の画素については当該画素同士で前記加算を行い、前記位相差検出画素については前記位相差検出画素同士で前記加算を行い、かつ、前記ペアの一方の位相差検出画素の加算対象画素を当該ペアの他方の位相差検出画素として前記加算を行うことを特徴とする。

本発明によれば、少ない位相差検出画素で高性能なＡＦ動作を行うことができ、しかも、画素加算を行った場合でも高速に高品質な被写体画像を生成することが可能となる。

本発明の一実施形態に係る撮像装置の機能ブロック図である。 図１に示す固体撮像素子の表面模式図である。 位相差検出画素の機能説明図である。 位相差検出画素無し領域の４画素加算説明図である。 位相差検出画素有り領域の４画素加算説明図である。 位相差検出画素無し領域の６画素加算説明図である。 位相差検出画素有り領域の６画素加算説明図である。 本発明の別実施形態に係る４画素加算説明図である。 本発明の更に別実施形態の画素配置例を示す図である。 図９の４画素加算結果の信号配置図である。 本発明の更に別実施形態の画素配置例を示す図である。 図１１の４画素加算結果の信号配置図である。 位相差検出の画素グループ（ａ）と通常画素グループ（ｂ）とを示す図である。 本発明の実施形態に係る固体撮像素子の設計手順を示すフローチャートである。 位相差検出画素の構造を示す断面模式図である。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本実施形態の撮像装置のブロック構成図である。この撮像装置（この例ではデジタルスチルカメラ）１０は、ＣＣＤ型の固体撮像素子１１と、固体撮像素子１１の前段に置かれたメカニカルシャッタ１２と、撮影レンズ１３と、絞り（アイリス）１４と、固体撮像素子１１の出力信号（撮像画像信号）をアナログ信号処理するＣＤＳＡＭＰ（相関二重サンプリング（ＣＤＳ），利得制御増幅器（ＡＭＰ））１５と、ＣＤＳＡＭＰ１５の出力信号をデジタル信号に変換するアナログデジタル（Ａ／Ｄ）変換器１６とを備える。

撮像装置１０は、更に、Ａ／Ｄ変換器１６から出力されるデジタル信号でなる撮像画像信号を取り込む画像入力コントローラ２１と、この撮像装置１０の全体を統括制御する演算処理装置（ＣＰＵ）２２と、撮像画像信号を画像処理する画像信号処理回路２３と、固体撮像素子１１から出力される画像データから焦点位置，露出量，ホワイトバランスを自動検出するＡＦ＆ＡＥ＆ＡＷＢ検出回路２４と、ワークメモリとして使用する記憶手段としてのＳＤＲＡＭ２５と、フレームメモリ（ＶＲＡＭ）２６と、ラインメモリ２７と、画像処理後の撮像画像データをＪＰＥＧ画像やＭＰＥＧ画像に圧縮する圧縮処理回路２８と、カメラ背面等に設けられた液晶表示装置２９に撮像画像やスルー画像を表示するビデオエンコーダ３０と、記録メディア３１に撮像画像データを保存するメディアコントローラ３２と、顔検出回路３３と、角速度センサ３４からの信号とスルー画像データから手振れ量を検出する手振れ検出回路３５と、これらを相互接続するバス３６とを備える。

この撮像装置１０は、更に、メカニカルシャッタ１２の駆動モータ１２ａに駆動パルスを供給するモータドライバ４１と、撮影レンズ１３のフォーカスレンズ位置を駆動するモータ１３ａに駆動パルスを供給するモータドライバ４２と、絞り１４の絞り位置制御を行う駆動モータ１４ａに駆動パルスを供給するモータドライバ４３と、固体撮像素子１１に駆動タイミングパルス（電子シャッタパルス，読み出しパルス，転送パルス等）を供給するタイミングジェネレータ４４と、固体撮像素子１１の搭載位置をシフトさせ手振れを相殺するモータ１１ａに駆動パルスを供給するＣＣＤシフト駆動モータドライバ４５とを備え、これらは、ＣＰＵ２２からの指令に基づいて動作する。また、ＣＤＳＡＭＰ１５もＣＰＵ２２からの指令に基づいて動作する。

ＣＰＵ２２には、更に、撮影モード／再生モードを切り換えるスイッチ４８と、２段シャッタのシャッタレリーズボタン４９と、撮影モード入力部５０とが接続され、これらスイッチ４８，４９，入力部５０から入力されるユーザ指示に基づき、ＣＰＵ２２は撮像装置１０を制御する。

図２は、図１に示すＣＣＤ型の固体撮像素子１１の表面模式図である。半導体基板の受光面６０には、多数の後述する画素（本実施形態ではフォトダイオード）が形成されており、各画素列に沿って図示しない垂直電荷転送路が形成され、各垂直電荷転送路の転送方向端部に沿って水平電荷転送路６１が形成され、水平電荷転送路６１の出力端部には、転送されてきた信号電荷量に応じた電圧値信号を撮像画像信号として出力するアンプ６２が設けられている。

この固体撮像素子１１の受光面６０には、受光面６０を９等分に分割した各分割エリアの略中央部に、夫々測光エリア６４が設けられている。この測光エリア６４内に、位相差検出画素が形成されている。測光エリア６４内に設けられる位相差検出画素は全画素が位相差検出画素ではなく、通常画素と位相差検出画素とが、例えば交互に，或いは周期的に配列形成されている。測光エリア６４以外のエリアでは、通常画素（被写体画像データを検出する画素）だけが設けられ、位相差検出画素は設けられていない。

位相差方式のＡＦ制御において、１０００万画素を超える固体撮像素子では、近隣エリア内の数１０画素は同一の焦点を結ぶと近似して問題ない。このため、各測光エリア６４内の垂直方向（縦方向）の位相差信号は平均化して演算すればよい。従って、各測光エリア６４内での後述するペアとなる位相差検出画素の垂直方向の配置は、自由度が高い。

図３は、位相差検出画素の説明図である。なお、図３では、位相差検出画素だけを図示している。本実施形態の固体撮像素子１１は、各画素が所謂ハニカム画素配列となっており、奇数行（＝奇数列）の画素行（画素列）に対して偶数行（＝偶数列）の画素行（画素列）を１／２画素ピッチづつずらして配置してある。そして、奇数行の画素に対して３原色カラーフィルタＲＧＢをベイヤ配列し、偶数行の画素に対して３原色カラーフィルタＲＧＢをベイヤ配列している。

従って、同色フィルタを搭載した画素が斜め方向に隣接することになり、位相差検出画素は、斜め方向に最隣接（最近接）する２つの画素１ｘ，１ｙをペアとして形成される。ペアとなる位相差検出画素の左側の画素１ｘの遮光膜開口（白抜きした部分）２ｘを左側にシフトさせ、右側の画素１ｙの遮光膜開口（白抜きした部分）２ｙを反対方向（右側）にシフトさせている。

水平方向に２行で並ぶ位相差検出画素１ｘ，１ｙのうち、左側に遮光膜開口２ｘがシフトされた画素１ｘの検出信号の分布は、図３下段の特性Ｉとなり、右側に遮光膜開口２ｙがシフトされた画素１ｙの検出信号の分布は、図３下段の特性IIとなる。

この特性Ｉと特性IIとを比較し、そのずれ量を求めれば、被写体までの距離を測距することができる。位相差検出画素の水平方向の配置は、位相差検出精度に直接関連しており、位相差検出画素の配置は、ＡＦ性能を考慮して決定する必要がある。

図１の機能ブロック構成図で説明すると、タイミングジェネレータ４４は、固体撮像素子１１を駆動するパルスを固体撮像素子１１に出力し、固体撮像素子１１から出力信号を読み出す。オートフオーカス（ＡＦ）時には、位相差検出画素からの出力信号だけを読み出すように固体撮像素子１１に供給するパルスを変え、ＡＦの高速化を図る。

被写体画像を撮像する本撮影として、本実施形態の撮像装置１０は、全画素の出力信号の個々から被写体の高精細画像を生成する「通常撮影」モードと、全画素の出力信号を２画素混合あるいは４画素混合など複数画素の混合を行って解像度を低解像度とする代わりに高感度撮影を行う「画素加算（混合）撮影」モードとが設けられている。どちらの撮影を行うかは、タイミングジェネレータ４４が固体撮像素子１１に供給する駆動パルスの切り替えで行う。

固体撮像素子１１から読み出された撮像画像信号はＣＤＳ１５，Ａ／Ｄ変換１６を行い、デジタルデータとなって画像入力コントローラ２１を介し、バス３６に出力される。通常撮影では、撮像画像信号はメモリ２７に展開されたり信号処理回路２３で画像処理され、最終的に記録メディア３１に書き込まれる。

一方、オートフォーカス（ＡＦ）時には、位相差検出画素の出力信号は画像入カコントローラ２１からＡＦ検出回路２４に渡され、そこで、図３下段に示す特性Ｉと特性IIとが求められ、特性Ｉと特性IIの位相差量から被写体までの測距が行われる。この結果に基づき、モータドライバ４２が撮影レンズ１３のうちのフォーカスレンズ位置を調整し、被写体に合焦させる。

画素加算撮影時における画素混合方法について、以下に詳述するが、画素混合の方法としては、撮像素子１１内部で混合する方法と、バス３６に出力されたデジタルデータで加算する方法がある。

本発明はいずれの場合でも対応可能である。本実施形態では、ＣＣＤ型の固体撮像素子１１を用い、電荷転送路上で画素加算を行う画素混合を前提（この場合は、画素加算手段は、図１のＣＰＵ２２からの指示を受けたタイミングジェネレータ４４となる。）として説明するが、固体撮像素子１１から出力されたデジタルデータを画像処理で加算する（この場合は、図１の信号処理回路が画素加算手段となる。）ことでも良い。また、固体撮像素子１１がＣＭＯＳ型であっても、デジタルデータで加算することで、以下に述べる実施形態の画素加算を実現することができる。

図４（ａ）は、図２の点線矩形枠IV内の画素配列のうちカラーフィルタ配列だけを示す図である。矩形枠IVは、測距エリア６４以外の領域であるため、この領域には、通常画素しかなく、位相差検出画素は存在しない。

上述した様に、本実施形態の固体撮像素子１１は、画素配列がハニカム画素配列であり、カラーフィルタ配列は、斜め２画素に同色フィルタが積層される。奇数行の画素に積層されたカラーフィルタの色を大文字のＲ（赤），Ｇ（緑），Ｂ（青）で記載し、偶数行の画素に積層されたカラーフィルタの色を小文字のｒ（赤），ｇ（緑），ｂ（青）で記載している。

上述した「通常撮影」時には、全画素の個々の検出信号を読み出して高精細な被写体画像を撮像するが、「画素加算撮影」を行う場合には、複数画素の信号を混合して読み出す。

２画素加算を行う場合には、斜め方向に隣接する同色２画素の信号を加算する。２画素加算した加算画素信号の配列を図４（ｂ）に示す。例えば、図４（ａ）の右側に示すＢ画素３Ｂと、これに隣接するｂ画素３ｂとの加算画素信号が、図４（ｂ）の〔Ｂ＋ｂ〕信号４Ｂとなる。他色についても同様である。

４画素加算を行う場合には、図４（ｂ）で垂直方向（縦方向）の同色２画素位置の信号を加算する。図４（ｃ）に加算結果の信号配置を示す。図４（ｂ）の〔Ｂ＋ｂ〕信号４Ｂを垂直２画素加算した結果、図４（ｃ）の〔Ｂ＋ｂ〕信号５Ｂとなる。他色についても同様である。

４画素加算した結果、被写体画像の解像度は固体撮像素子の画素数に対して１／４となるが、感度は４倍となる。このため、暗いシーンでも高Ｓ／Ｎの画像を得ることが可能となる。

図５（ａ）は、図２の点線矩形枠Ｖ内の画素配列のうちカラーフィルタ配列と位相差検出用画素を示す図である。矩形枠Ｖの上半分は測距エリア６４内で下半分は測距エリア６４外となっている。

測距エリア６４には位相差検出画素１ｘ，１ｙが所定周期で配列されている。図示する例では、Ｒ画素に対し水平方向に隣接するＧ画素を位相差検出画素１ｘ、ｒ画素に対して水平方向に隣接するｇ画素を位相差検出画素１ｙとしている。Ｂ画素，ｂ画素に隣接するＧ画素，ｇ画素は位相差検出画素とはしていない。図３で説明した様に、垂直方向の配置は自由度が高いためである。これに対し、水平方向には２倍の密度で配置している。

位相差検出画素１ｘ，１ｙを図５（ａ）に示す様に配置するのは、所定規則に従う加算方法を考慮した結果である。また、緑色フィルタ搭載画素とするのは、赤緑青のうち緑色が最も感度が高く、遮光膜開口２ｘ，２ｙを狭くしても必要感度を維持できるためである。

画素加算撮影を行う場合、全画素に対して同じ規則に従う加算方法で加算を行う必要がある。即ち、図４で説明したと同じ加算方法で加算を行う必要がある。図４（ａ）→図４（ｂ）の２画素加算では、斜めに隣接する同色画素を２画素加算している。これと同様に、図５でも２画素加算すると、ペアとなる同色位相差検出画素１ｘ，１ｙの出力が加算され、その加算結果の〔Ｇ＋ｇ〕信号１Ｘが図５（ｂ）に示す信号配置となる。位相差検出画素以外のＧ画素，ｇ画素や他色の画素においても、同様に加算する。

図５（ｃ）は図４（ｃ）と同じ規則に従う加算方法で垂直２画素加算し計４画素加算した結果の信号配置図である。加算結果の信号３Ｘは、位相差検出画素の出力信号だけを加算したものとなっており、通常画素の信号は含まれていない。

仮に、位相差検出画素の検出信号と通常画素の検出信号とを加算してしまうと、この加算信号に対して、補正を行う必要が生じる。全画素数に対して位相差検出信号が含まれる割合によって、画質が低下し、その低下を防ぐための補正演算処理に時間がかかることになる。

画素加算を行い、補正対象としなければならない画素信号の割合が増えると、画質性能の低下や補正による速度性能の低下が起きる。しかし、本実施形態の様に、位相差検出画素同士の加算しか行わないため、加算前後で、補正対象としなければならない画素信号の割合は同じとなり、画質性能の低下や補正による速度性能の低下は回避可能となる。

カラー画像撮像用の単板式固体撮像素子に搭載されるカラーフィルタの配列は、縦ストライプとか横ストライプ、ベイヤ配列、その他の配列など様々である。これらのカラーフィルタ（実施形態では３原色のカラーフィルタを用いているが、補色フィルタでも良い。）は、固体撮像素子の受光面全面のどの部分領域でも均等な色配列となるように各色が周期的に配列される。

画素加算を行う場合、ランダムに選んだ画素を画素加算対象としたのでは、被写体画像を生成することができない。画素加算もカラーフィルタ配列を考慮し周期的位置に存在する画素を同一に取り扱って駆動信号を印加する必要がある。

位相差検出画素は、通常の画素の一部を位相差検出画素とするため、位相差検出画素も、通常画素と同じ駆動信号に従って画素加算されることになる。ここで、画素加算された結果として、通常画素と位相差検出画素とが画素加算されてしまうと、上述した補正対象としなければならない信号割合が増えてしまう。そこで、本実施形態の様に、通常画素と位相差検出画素とが画素加算されない様に、位相差検出画素を配置するのが良い。

つまり、画素加算するとき、先ず、ペアとなる位相差検出画素を２画素加算する。ペアとなる一方の画素の信号は左側に偏った位置の信号であり、他方の画素は右側に偏った位置の信号であるため、両者を加算することで、偏りの無い信号となるためである。この位相差検出画素を通常撮影時に黒キズ欠陥画素として取り扱うのであれば問題無いが、利得補正等して被写体画像生成のために使用するので有れば、サンプリングポイント（遮光膜開口位置）が偏った信号を使用するのは好ましくないからである。

更に４画素加算，６画素加算，…するときも、この位相差検出画素の２画素加算信号同士が加算される位置に位相差検出画素を配置する。本実施形態では、位相差検出画素の加算対象画素を常に位相差検出画素とし、通常画素の加算対象画素を常に通常画素とする様に、固体撮像素子に形成する位相差検出画素の配置を決めている。

位相差検出画素の配置をカラーフィルタ配列と画素配列とに基づいて決めれば、画素加算方法の規則は決まってしまい、逆に、画素加算方法が決まれば、そのカラーフィルタ配列，画素配列の基で位相差検出画素を配置しなければならない画素位置も決まってしまう。

図６は、斜め２画素加算＋垂直３画素加算を行う場合の説明図である。図６（ａ）は、図２の矩形枠IV内のカラーフィルタ配列図であり、図４（ａ）と同じである。斜めに隣接する同色２画素を加算すると、図６（ｂ）＝図４（ｂ）の信号配置となる。

垂直３画素加算を行う場合には、同色信号で垂直方向に並ぶ３つの信号を加算する。図示する例では、図６（ｂ）の例では、〔Ｂ＋ｂ〕信号４Ｂを３つ加算して図６（ｃ）の〔Ｂ＋ｂ〕信号６Ｂとする。これにより、計６画素加算を行うことができる。同様に、垂直方向に並ぶｎ個の信号を加算することができる。最も、位相差検出画素有り領域と位相差検出画素無し領域とで、各領域を越えての加算は行わない。位相差検出画素の信号と通常画素の信号とが加算されてしまうからである。

図７は、図６の画素加算を行う場合の図２の矩形枠Ｖ内の説明図である。図５の実施形態では、位相差検出画素１ｘの画素行とこれに垂直方向に隣接する位相差検出画素１ｙの画素行との組を２組（計４行）単位で設けたが、本実施形態では、図７（ａ）に示す様に、３組（計６行）単位で設けている。この結果、図６で説明した垂直３画素加算を行ったとき、位相差検出画素６画素の加算信号４Ｘが、図７（ｃ）に示すように得られる。

図８は、本発明の更に別実施形態に係る固体撮像素子の表面模式図である。図８（ａ）は図２の測距エリア６４内を示している。図５の実施形態では、Ｒ画素，ｒ画素に水平方向に隣接するＧ画素，ｇ画素を全て位相差検出画素としている。これに対し、本実施形態では、Ｒ画素，ｒ画素に水平方向に隣接するＧ画素，ｇ画素のうち１つ置きの画素を位相差検出画素とし、残りの１つ置きの画素を通常画素としている。そして、この通常画素の位置に設けるべき位相差検出画素１ｘ，１ｙを、垂直方向に４画素移動させた位置にずらして設けている。

つまり、本実施形態では、垂直方向に２ペア単位で並ぶ位相差検出画素の組が、測距エリア６４内で市松位置に配列されることになる。

この結果、図８（ｂ）に示す様に２画素混合したときや、図８（ｃ）に示す様に４画素混合したとき、最隣接の４画素信号に加えて水平あるいは垂直方向に隣接する画素も、位相差検出画素を含まない通常画素の画素加算信号が配列されることになる。位相差検出画素の信号を補正演算するとき、通常画素の周辺同色画素信号から補間演算することができ、補間精度が向上し画質性能を確保することができる。

図９は、本発明の更に別実施形態に係る固体撮像素子の表面模式図である。画素配列は正方格子配列であり、カラーフィルタ配列はベイヤ配列である。４画素行毎に、位相差検出画素有り領域と、位相差検出画素無し領域とが交互に設けられている。この固体撮像素子では、水平２画素加算と垂直２画素加算の計４画素加算を行う。

そこで、位相差検出画素有り領域の４行の画素行では、第１行目のＲ画素に隣接するＧ画素を全て位相差検出画素１ｘ（ペアを組む一方の画素）とし、第３行目のＲ画素に隣接するＧ画素を全て位相差検出画素１ｙ（ペアを組む他方の画素）としている。位相差検出画素１ｘの遮光膜開口を左方向にシフトさせ、位相差検出画素１ｙの遮光膜開口を右方向にシフトさせている。

位相差検出画素有りの領域においては、水平方向に１画素置きに位相差検出画素が配置されるため、十分な位相差検出性能を確保できる。また、垂直方向は第位相差検出画素有りの領域と無しの領域とが交互に配置されるため、固体撮像素子受光面上の位相差検出画素の割合が少なくなり、画質性能も確保可能となる。

図１０は、図９の画素配列，カラーフィルタ配列において、水平２画素加算，垂直２画素加算の計４画素加算を行った結果の信号配置図である。図９の矩形枠Ｘ１で囲った、位相差検出画素無し領域の１６画素が同色４画素づつ加算され、図１０に示す矩形枠Ｙ１で囲った４画素分の信号となる。この４画素分の信号には、位相差検出画素の信号は少しも混じっていない。

図９の矩形枠Ｘ２で囲った、位相差検出画素有り領域の１６画素が、同様に同色４画素づつ加算されると、図１０に示す矩形枠Ｙ２で囲った４画素分の信号となる。この４画素のうち、右肩の信号３Ｘが、矩形枠Ｘ２内の４つの位相差検出画素１ｘ，１ｙの加算信号となり、位相差検出画素だけの画素混合となる。

図１１は、本発明の更に別実施形態に係る固体撮像素子の表面模式図である。画素配列は正方格子配列であり、カラーフィルタ配列はベイヤ配列である。図９の実施形態では、矩形枠Ｘ１で囲った１６画素のグループ（図１３（ｂ）に示すグループ）が水平方向に連続して配列され、矩形枠Ｘ２で囲った１６画素のグループ（図１３（ａ）に示すグループ）が水平方向に連続して配列されている。

これに対し、図１１の実施形態では、固体撮像素子の受光面上に、４×４＝１６画素単位の図１３（ａ）の位相差検出グループＸ２と、４×４＝１６画素単位の図１３（ｂ）の通常画素グループＸ１とを、夫々市松配列することで、全体の画素を正方格子配列としている。この配列は、測距エリア６４内だけとしても良い。

図１２は、図１１の配列で水平２画素垂直２画素の計４画素加算を行った結果の信号配置図である。Ｘ１→Ｙ１、Ｘ２→Ｙ２と画素混合されている。グループＸ２内の４つの位相差検出画素の画素加算信号３Ｘは、通常画素の信号を含まず、逆に、通常画素の画素加算信号内には位相差検出画素の信号は１つも含まれないように、位相差検出画素が配列されている。

図１１の実施形態の位相差検出画素配置にしても、水平方向の位相差検出画素のピッチは図９と変わらないため、同等の位相差検出性能を確保できる。一方、図１２に示すように、水平２画素垂直２画素の計４画素加算を行った後の位相差検出画素の加算信号３Ｘに隣接する同色画素の加算信号は、全て、通常画素の加算信号で構成されるため、位相差検出画素を黒キズ欠陥画素として扱い周りの同色画素の信号から補間演算するとき、この画素補正を精度良く行うことができ、画質性能も確保できる。

図１４は、図１３（ａ）（ｂ）に例示する位相差検出グループＸ２，通常画素グループＸ１をどの様に固体撮像素子表面（あるいは測距エリア６４内）に配置するかの設計手順を示すフローチャートである。

水平２画素加算し、垂直２画素加算する場合（Ｎ＝２）には、図１３に示す様に、グループの単位を（Ｎ×２）×（Ｎ×２）＝４画素×４画素＝１６画素とする。

水平３画素加算し、垂直３画素加算する場合には、（３×２）×（３×２）＝６画素×６画素＝３６画素をグループの単位とする。水平２画素加算し垂直３画素加算する場合には、（２×２）×（３×２）＝４画素×６画素＝２４画素をグループの単位とする。

先ず、その固体撮像素子が画素混合撮影を行う撮像装置に搭載されるか否かを判定し（ステップＳ１）、画素混合撮影を行うことがない場合にはこの設計処理を終了する。

画素混合撮影を行う撮像装置に搭載される場合には、ステップＳ２に進み、その撮像装置の水平混合画素数が何（Ｎ）画素となるかを調べる。そして、次のステップＳ３で、水平画素数単位（Ｎ×２）をグループの水平画素数にすると共に位相差検出画素を水平方向Ｎ画素置きに配置する。

次のステップＳ４では、その撮像装置の垂直混合数が何（Ｎ）画素となるかを調べる。そして、次のステップＳ５で、垂直画素数単位（Ｎ×２）をグループの垂直画素数にすると共に、位相差検出画素を垂直方向Ｎ画素置きに配置する。

次のステップＳ６では、ステップＳ３，Ｓ５で決めたグループの配列を決定し、次のステップＳ７で、位相差検出精度をどの程度にするかを決め、ステップＳ８で、グループ毎の配置を決定し、この設計手順を終了する。

ステップＳ８のグループ毎の配置は、位相差検出精度により、例えば図１２（ａ）（ｂ）をどのように組み合わせるかを決める。つまり、図９の配置とすると、図１１の配置とするかを決める。

水平方向の位相差検出精度を重視するときは、水平方向に常に位相差検出画素が配置されるようにする（例えば図９）。位相差検出精度より画質を優先する場合には補正精度が高い配置とする（例えば図１１）。

以上述べた様に、本実施形態によれば、位相差検出画素を、画素加算時に位相差検出画素同士が加算される位置となるように配置したため、画質劣化が少なくなるという効果がある。

上述した各実施形態で用いる位相差検出画素は、例えば図１５（ａ）に示す様に、フォトダイオード７１が形成された半導体基板７２のｐウェル層７３上に積層された遮光膜７４の開口７４ａを、通常画素より狭く形成し、左側あるいは右側に（図示の例は左側）シフトさせた構造を持つ画素として説明した。

しかし、位相差検出画素はこの構造に限るものではなく、図１５（ｂ）に示す様に、遮光膜７４の開口を通常画素と同じ大きさの開口７４ｂとしても、その上にカラーフィルタ７５を介して積層するマイクロレンズ７６を、その中心軸を開口７４ｂの中心軸に対して左側あるいは右側（図示の例は右側）にシフト（オフセット）させる構成でも良い。

以上述べた実施形態の撮像装置は、半導体基板に二次元アレイ状に配列形成された複数の画素を備える固体撮像素子と、該固体撮像素子を駆動制御し前記複数の画素のうち所要周期位置毎に設けられる画素の検出信号を加算する画素加算手段とを備える撮像装置であって、前記固体撮像素子は、前記複数のうちの一部の前記画素が位相差検出画素として形成されると共に複数の前記位相差検出画素が前記所要周期位置に配置され、前記画素加算手段は、前記加算を行うとき前記位相差検出画素だけの信号加算を行うことを特徴とする。

また、実施形態の撮像装置の駆動制御方法は、半導体基板に二次元アレイ状に配列形成された複数の画素を備える固体撮像素子と、該固体撮像素子を駆動制御し前記複数の画素のうち所要周期位置毎に設けられる画素の検出信号を加算する画素加算手段とを備え、前記固体撮像素子は、前記複数のうちの一部の前記画素が位相差検出画素として形成されると共に複数の前記位相差検出画素が前記所要周期位置に配置される撮像装置の駆動制御方法であって、前記画素加算手段は、前記加算を行うとき前記位相差検出画素だけの信号加算を行うことを特徴とする。

また、実施形態の撮像装置及びその駆動制御方法は、前記固体撮像素子の受光面には離散的位置に複数の測距エリアが設けられ、各測距エリア内の前記画素のうちの一部にだけ前記位相差検出画素が配置されていることを特徴とする。

また、実施形態の撮像装置及びその駆動制御方法は、前記位相差検出画素は遮光膜開口又はマイクロレンズが左右の一方にシフトされて構成されていることを特徴とする。

また、実施形態の撮像装置及びその駆動制御方法は、前記左右の一方にシフトされた第１の前記位相差検出画素と、前記左右の他方にシフトされた第２の前記位相差検出画素とがペアを構成し、前記位相差検出画素は該ペアを単位として前記固体撮像素子の受光面に配置されていることを特徴とする。

また、実施形態の撮像装置及びその駆動制御方法は、前記複数の画素は奇数行の画素に対して偶数行の画素が１／２画素ピッチづつずらして配置され、前記奇数行の画素に対して３原色のカラーフィルタがベイヤ配列されると共に前記偶数行の画素に対しても３原色のカラーフィルタがベイヤ配列されていることを特徴とする。

また、実施形態の撮像装置及びその駆動制御方法は、同色のカラーフィルタを持つ斜めに最隣接する２つの画素を画素加算単位とし、垂直方向に並ぶ同色の複数の画素加算単位の画素信号を加算して、２画素のｎ（ｎ＝２，３，…）倍数の画素加算を行うことを特徴とする。実施形態の説明では、各画素加算単位内の２画素加算を行い、次に隣接する複数の同色の画素加算単位の加算を行っているが、加算順序はこれに限るものではなく任意である。

また、実施形態の撮像装置及びその駆動制御方法は、前記斜めに最隣接する２つの前記位相差検出画素のペアと、該ペアに垂直方向に隣接する前記位相差検出画素のペアの２ペアを１つの組とし、複数の該組が、前記固体撮像素子の受光面に市松配列されていることを特徴とする。

また、実施形態の撮像装置及びその駆動制御方法は、前記複数の画素は正方格子状に配列されると共に各画素に対して３原色のカラーフィルタがベイヤ配列されていることを特徴とする。

また、実施形態の撮像装置及びその駆動制御方法は、同色のカラーフィルタを持つ垂直方向に最近接する２つの画素を画素加算単位とし、水平方向に並ぶ同色の複数の画素加算単位の画素信号を加算して、２画素のｎ（ｎ＝２，３，…）倍数の画素加算を行うことを特徴とする。上記と同様に、加算順序は任意である。

また、実施形態の撮像装置及びその駆動制御方法は、垂直方向に最近接する２つの前記位相差検出画素のペアと、該ペアに水平方向に最近接する前記位相差検出画素のペアの２ペアを１つの組とし、複数の該組が、前記固体撮像素子の受光面に市松配列されていることを特徴とする。

また、実施形態の固体撮像素子は、上記に記載の撮像装置に搭載されることを特徴とする。

また、実施形態の固体撮像素子は、上記記載の固体撮像素子であって、複数画素の前記加算を所定規則に従って行ったとき加算されるｎ×ｍ（ｎ，ｍは正整数）画素範囲を単位とし、該単位で構成されるｎ×ｍ画素のうちの一部を前記位相差検出画素とした位相差検出グループと、前記単位で構成されるｎ×ｍ画素の全てに前記位相差検出画素を持たない通常画素グループとが、前記固体撮像素子の受光面に配列されることを特徴とする。

以上述べた実施形態によれば、少ない位相差検出画素により高性能なＡＦ動作を行うことができ、しかも、画素加算を行った場合でも高速に高品質な被写体画像を生成することが可能となる。

本発明に係る撮像装置及び位相差検出画素を持つ固体撮像素子の駆動制御方法は、ＡＦ性能を向上させるために位相差検出画素を搭載しても、画質劣化が少なく、画素加算したときでも高品質な被写体画像を撮影できるため、デジタルカメラやカメラ付携帯電話機、ＰＤＡやノートパソコン等のカメラ付電子装置、内視鏡等の撮像装置一般に適用すると有用である。

１ｘ，１ｙ 位相差検出画素
１Ｘ 位相差検出画素を２画素加算した信号
２ｘ，２ｙ 位相差検出画素の遮光膜開口
３Ｘ 位相差検出画素を４画素加算した信号
４Ｘ 位相差検出画素を６画素加算した信号
４Ｂ 通常のＢ画素を２画素加算した信号
５Ｂ 通常のＢ画素を４画素加算した信号
６Ｂ 通常のＢ画素を６画素加算した信号
１０ 撮像装置
１１ 固体撮像素子
２２ ＣＰＵ（画素加算手段）
２３ 信号処理回路（画素加算手段）
４４ タイミングジェネレータ（画素加算手段）
６０ 固体撮像素子受光面
６４ 測距エリア

Claims (10)

1. 半導体基板に正方格子状に配列形成された複数の画素を備える固体撮像素子を有する撮像装置であって、
   前記複数の画素は、一方向における位相差を検出するための最近接する位相差検出画素のペアを含み、
   該固体撮像素子を駆動制御し複数個の前記画素毎に検出信号を加算する画素加算手段を備え、
   前記複数の画素の各々はカラーフィルタを含み、
   前記複数のカラーフィルタは少なくとも３色のカラーフィルタを含み、
   前記画素加算手段は、同色のカラーフィルタを持つ垂直方向に最近接する２つの画素を画素加算単位とし、水平方向に並ぶ同色の複数の画素加算単位の画素信号を加算して、２画素のｎ（ｎ＝２，３，…）倍数の画素加算を行い、
   更に、前記画素加算手段は、前記位相差検出画素以外の画素については当該画素同士で前記加算を行い、前記位相差検出画素については前記位相差検出画素同士で前記加算を行い、かつ、前記ペアの一方の位相差検出画素の加算対象画素を当該ペアの他方の位相差検出画素として前記加算を行う撮像装置。
2. 請求項１に記載の撮像装置であって、
   前記位相差検出画素のペアの各々の検出信号の加算後の信号を使用して被写体画像を生成する画像処理部を備える撮像装置。
3. 請求項１又は２に記載の撮像装置であって、前記固体撮像素子の受光面には離散的位置に複数の測距エリアが設けられ、各測距エリア内の前記画素のうちの一部にだけ前記位相差検出画素が配置される撮像装置。
4. 請求項１〜３のいずれか１項に記載の撮像装置であって、前記位相差検出画素は遮光膜開口又はマイクロレンズが左右の一方にシフトされて構成される撮像装置。
5. 請求項４に記載の撮像装置であって、前記左右の一方にシフトされた第１の前記位相差検出画素と、前記左右の他方にシフトされた第２の前記位相差検出画素とが前記ペアを構成し、前記位相差検出画素は該ペアを単位として前記固体撮像素子の受光面に配置される撮像装置。
6. 請求項１〜５のいずれか１項に記載の撮像装置であって、前記複数のカラーフィルタは３原色のカラーフィルタであり、前記３原色のカラーフィルタがベイヤ配列される撮像装置。
7. 請求項６に記載の撮像装置であって、垂直方向に最近接する２つの前記位相差検出画素のペアと、該ペアに水平方向に最近接する前記位相差検出画素のペアの２ペアを１つの組とし、複数の該組が、前記固体撮像素子の受光面に市松配列される撮像装置。
8. 請求項１〜７のいずれか１項に記載の撮像装置に搭載される固体撮像素子。
9. 請求項８に記載の固体撮像素子であって、複数画素の前記加算を所定規則に従って行ったとき加算されるｎ×ｍ（ｎ，ｍは正整数）画素範囲を単位とし、該単位で構成されるｎ×ｍ画素のうちの一部を前記位相差検出画素とした位相差検出グループと、前記単位で構成されるｎ×ｍ画素の全てに前記位相差検出画素を持たない通常画素グループとが、前記固体撮像素子の受光面に配列される固体撮像素子。
10. 半導体基板に正方格子状に配列形成された複数の画素を備える固体撮像素子を有する撮像装置の駆動制御方法であって、
    前記複数の画素は、一方向における位相差を検出するための最近接する位相差検出画素のペアを含み、
    前記複数の画素の各々はカラーフィルタを含み、
    前記複数のカラーフィルタは少なくとも３色のカラーフィルタを含み、
    前記固体撮像素子を駆動制御し複数個の前記画素毎に検出信号を加算する画素加算ステップを備え、
    前記画素加算ステップでは、同色のカラーフィルタを持つ垂直方向に最近接する２つの画素を画素加算単位とし、水平方向に並ぶ同色の複数の画素加算単位の画素信号を加算して、２画素のｎ（ｎ＝２，３，…）倍数の画素加算を行い、前記位相差検出画素以外の画素については当該画素同士で前記加算を行い、前記位相差検出画素については前記位相差検出画素同士で前記加算を行い、かつ、前記ペアの一方の位相差検出画素の加算対象画素を当該ペアの他方の位相差検出画素として前記加算を行う撮像装置の駆動制御方法。

Images