JPWO2017195613A1 - 固体撮像素子、および電子機器 - Google Patents

固体撮像素子、および電子機器 Download PDF

Info

Publication number
JPWO2017195613A1
JPWO2017195613A1 JP2018516937A JP2018516937A JPWO2017195613A1 JP WO2017195613 A1 JPWO2017195613 A1 JP WO2017195613A1 JP 2018516937 A JP2018516937 A JP 2018516937A JP 2018516937 A JP2018516937 A JP 2018516937A JP WO2017195613 A1 JPWO2017195613 A1 JP WO2017195613A1
Authority
JP
Japan
Prior art keywords
pixel
phase difference
difference detection
pixels
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018516937A
Other languages
English (en)
Inventor
光昭 喜多
光昭 喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2017195613A1 publication Critical patent/JPWO2017195613A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/133—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing panchromatic light, e.g. filters passing white light
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Studio Devices (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示は、任意方向の位相差を正しく検出することができるようにする固体撮像素子、および電子機器に関する。
本開示の第１の側面である固体撮像素子は、通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている。本開示は、例えば、CMOSイメージセンサに適用できる。

Description

本開示は、固体撮像素子、および電子機器に関し、特に、位相差検出ＡＦ（オートフォーカス）に用いる場合に好適な固体撮像素子、および電子機器に関する。
従来、デジタルカメラなどに採用されているＡＦ方法として、位相差検出ＡＦが知られている。位相差検出ＡＦは、CMOSイメージセンサなどの固体撮像素子上に配置された対となる位相差検出用画素によって得られる画素信号の相関演算に基づいて被写体までの距離を求め、その距離に基づいてフォーカスが制御される。
また、従来、固体撮像素子では、各画素から読み出したアナログの電気信号をデジタル変換する（以下、A/D変換するとも記載する）に際して、同一の列に属する画素がADC(Analog Digital Converter)を共有し、各列にそれぞれ対応する複数のADCが並行して動作するカラムADC方式（行順次ADC方式とも称される）を採用するものがある。
カラムADC方式では、ＡＦを行う段階において、同一の行に配置されている画素（位相差検出用画素を含む）は同じタイミングで露光、読み出しが行われるが、各行の露光、読み出しは順次行われる。したがって、配置されている行が異なる画素どうしを比較した場合、露光、読み出しのタイミングがずれてしまうことになる。
上述したカラムADC方式に比較して画素の露光、読み出しのタイミングの差を短縮できるエリアADC方式も存在する。エリアADC方式では、全ての画素を数画素×数画素サイズの画素ブロックに分割し、画素ブロック単位でADCを共有し、各画素ブロックにそれぞれ対応する複数のADCが並行して動作するようになされている（例えば、特許文献１参照）。
特開２００９−１７７２０７号公報
上述したように、エリアADC方式は、カラムADC方式に比較して画素の露光、読み出しのタイミングの差を短縮できるが、エリアADC方式を採用する従来の固体撮像素子では位相差検出ＡＦに用いるための位相差検出用画素の配置については考慮されていなかった。
本開示はこのような状況に鑑みてなされたものであり、位相差検出用画素が配置されている固体撮像素子にエリアADC方式を採用することにより、任意方向の位相差を正しく検出できるようにするものである。
本開示の第１の側面である固体撮像素子は、通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている。
本開示の第１の側面である固体撮像素子は、前記画素ブロックに含まれる複数の前記画素から前記画素信号を読み出して対応する前記A/D変換部に供給する処理を制御する読み出し制御部をさらに備えることができる。
前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別せず、前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御することができる。
前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別し、前記通常画素または前記位相差検出用画素の一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御した後、一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御することができる。
読み出し制御部は、前記１つの画素ブロックに含まれる複数の画素を、前記他の画素ブロックに含まれる複数の画素と対応する順番で読み出すことができる。
前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、それぞれの画素ブロックにおける共通する位置に配置されているようにすることができる。
前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、各画素ブロックで共通であるようにすることができる。
前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、画素ブロックにより異なるようにすることができる。
前記複数の画素ブロックのうちの１つの画素ブロックに区分されている位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに区分されている位相差検出用画素とは、それぞれの画素ブロックにおける異なる位置に配置されており、且つ、それぞれの画素ブロックにおける位相差検出用画素に基づく画素信号をA/D変換する順序は各画素ブロックで共通であるようにすることができる。
前記画素アレイは、第１の基板に形成され、前記複数のA/D変換部は、前記第１の基板と積層された第２の基板に形成されているようにすることができる。
前記位相差検出用画素は、位相差検出オートフォーカスの制御に用いるための画素信号を生成することができる。
前記画素ブロックにおける前記位相差検出用画素は、横方向に配置されているようにすることができる。
前記画素ブロックにおける前記位相差検出用画素は、縦方向に配置されているようにすることができる。
前記画素ブロックにおける前記位相差検出用画素は、斜め方向に配置されているようにすることができる。
前記位相差検出用画素は、前記通常画素を兼ねることができる。
本開示の第２の側面である電子機器は、固体撮像素子が搭載された電子機器において、前記固体撮像素子は、通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている。
本開示の第１および第２の側面によれば、任意方向の位相差を正しく検出でき、オートフォーカスの精度を上げることができる。
本開示を適用した固体撮像素子の基板の構成例を示す図である。 図２の上基板と下基板の構成例を示すブロック図である。 ADCの構成例を示すブロック図である。 通常画素と位相差検出用画素の構成例を示す断面図である。 本開示の第１の実施の形態を表す図である。 本開示の第２の実施の形態を表す図である。 第３の実施の形態を表す図である。 第３の実施の形態の変形例を表す図である。 本開示の第４の実施の形態を表す図である。 本開示の第５の実施の形態を表す図である。 本開示の第５の実施の形態の変形例を表す図である。 本開示の第６の実施の形態を表す図である。 固体撮像素子により撮像される画像上の瞳形状を示す図である。 開口面積が異なる横位相差検出用画素対の例を示す図である。 通常画素と同じ面積の位相差検出用画素対を示す図である。 通常画素を４分割して位相差検出用画素に用いる場合を示す図である。 Ｒ，Ｇ，Ｂ，Ｗからなる通常画素の配列単位の例を示す図である。 Ｒ，Ｇ，Ｂ，ＩＲからなる通常画素の配列単位の例を示す図である。 Ｒ，Ｇ，Ｂからなる通常画素の配列単位の例を示す図である。 本開示を適用した固体撮像素子を搭載した撮像装置の構成例を示すブロックである。 本開示を適用した固体撮像素子の使用例を示す図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜本開示の実施の形態である固体撮像素子の構成例＞
図１は、本開示の実施の形態である固体撮像素子の構成例を表している。
この固体撮像素子１０は、２枚の基板、上基板１１と下基板１２から構成され、上基板１１と下基板１２とは、Ｃｕ−Ｃｕ接合などにより対応する部位が電気的に接続されて積層されている。
図２は、上基板１１と下基板１２とそれぞれの回路構成の概要を表している。
上基板１１には、同図Ａに示されるように、画素アレイ２０、垂直走査部２３と、水平走査部２４とが設けられている。画素アレイ２０には、縦横に配置された複数の画素２１から成り、各画素２１は、所定サイズの画素ブロック２２に区分けられている。なお、後で詳述するが、画素２１には、画像データ生成するための画素信号を出力する通常画素と、位相差検出ＡＦに用いるための画素信号を出力する位相差検出用画素が含まれる。また、通常画素を兼ねる位相差検出用画素が有ってもよい。
同図Ａでは、画素ブロック２２を４×４画素で構成するように描いているが、画素ブロック２２を構成する画素数やその形状は任意であり、４×４画素に限定されるものではない。後述する例では、画素ブロック２２を１２×１２画素により構成している。また、画素ブロックを構成する画素の縦方向の画素数と横方向の画素数とは同数である場合に限られず、１つの画素ブロックが例えば４×６画素などで構成されていてもよい。
画素２１は、光電変換処理により入射光に応じた電荷を発生して蓄積し、垂直走査部２３および水平走査部２４からの制御に基づく走査タイミングで、蓄積した電荷に応じた画素信号を下基板１２のADC３１に転送する。垂直走査部２３は、画素アレイ２０を構成する画素２１の垂直方向の走査タイミングを制御する。水平走査部２４は、画素アレイ２０を構成する画素２１の水平方向の走査タイミングを制御する。
下基板１２には、同図Ｂに示されるように、上基板１１の各画素ブロック２２にそれぞれ対応する複数のADC３１と、デジタル信号処理部３２と、タイミング生成部３３と、DAC３４とが設けられている。
ADC３１は、画素ブロック２２とサイズが等しく、対応する画素ブロック２２に属する複数の画素２１から順次転送されるアナログの画素信号をデジタル信号に変換する。デジタル信号処理部３２は、各ADC３１からデジタル変換後の画素信号を読み出して所定の信号処理を行う。タイミング生成部３３は、画素アレイ２０における画素２１の走査タイミングを制御する垂直走査部２３および水平走査部２４を制御するための制御信号を生成、出力する。また、タイミング生成部３３は、DAC３４に対して基準電圧値を通知する。DAC３４は、タイミング生成部３３から通知される基準電圧値をＤＡ変換し、その結果得られるRamp信号ADC３１に供給する。
図２に示された上基板１１と下基板１２とが積層されている固体撮像素子１０において撮像が行われる場合、タイミング生成部３３から垂直走査部２３および水平走査部２４に対して制御信号が出力される。この制御信号に応じて、垂直走査部２３および水平走査部２４が、画素ブロック２２に区分されている画素２１を所定の順序で走査させることになる。
画素２１から読み出されたアナログの画素信号は対応するADC３１に供給される。ADC３１では、アナログの画素信号がデジタル変換され、デジタルの画素信号がデジタル信号処理部３２に出力される（ADC３１の詳細は図３を参照して詳述する）。デジタル信号処理部３２では、デジタルの画素信号に対して所定の信号処理が行われ、この処理結果の画素信号が固体撮像素子１０から後段に出力される。
なお、画素２１を走査する場合、通常画素と位相差検出用画素とを区別なく、その位置に応じた順序で走査するだけでなく、通常画素と位相差検出用画素とを区別して走査することが可能である。具体的には、垂直走査部２３および水平走査部２４が通常画素と位相差検出用画素とを区別して走査タイミングを制御することにより、例えば、先に全ての位相差検出用画素を走査した後、残りの全ての通常画素を走査することができる。反対に、先に全ての通常画素を走査した後、残りの全ての位相差検出用画素を走査することができる。
次に、図３は、画素ブロック２２に属する複数の画素２１が共有するADC３１の構成例を表している。
ADC３１は、比較部４１とラッチ部４２を有する。比較部４１は、対応する画素ブロック２２の各画素２１から転送されるアナログの画素信号の電圧と、DAC３４から入力されるRamp信号が示す参照電圧とを比較し、その比較結果をラッチ部４２に出力する。ラッチ部４２は、比較部４１の比較結果に基づき、Ramp信号が示す参照電圧が画素信号の電圧を横切ったときに、入力されているコード値を保持する。ラッチ部４２に保持された該コード値は、デジタル変換後の画素信号としてデジタル信号処理部３２に供給される。
次に、図４は、同じ行に配置されている通常画素と位相差検出用画素の構成例を示す断面図である。なお、同図に示す構成例は、裏面照射型であるが表面照射型を採用してよい。
通常画素６１と位相差検出用画素６２は共通する構成として、光の入射面側から順にオチップレンズ(OCL)７１、カラーフィルタ７２、絶縁層７３、光電変換部（ＰＤ）７５４、および配線層７６が形成されている。対となる横位相差検出用画素６２Ａ、６２Ｂには、カラーフィルタ７２と絶縁層７４の間に、開口を制限するための遮光膜７３が形成されている。
通常画素６１においては、オンチップレンズ６１により収束された光がカラーフィルタ７２を透過した後、光電変換部７５に入射されて光電変換され、その結果得られた電荷が配線層７６を介して後段に出力される。
位相差検出用画素６２においては、オンチップレンズ６１により収束された光がカラーフィルタ７２を透過し、遮光膜７３により制限されている開口からの入射光が光電変換部７５により光電変換され、その結果得られた電荷が配線層７６を介して後段に出力される。
なお、メタルにより遮光膜７３を形成している場合、位相差検出用画素６２におけるカラーフィルタ７２は省略してもよい。その場合、当該画素は欠陥画素として扱い、その画素信号は近傍の通常画素の画素信号を用いて補間すればよい。
＜第１の実施の形態＞
図５は、隣り合う画素ブロック２２−１および２２−２における位相差検出用画素の配置例（第１の実施の形態）を示している。
第１の実施の形態においては、画素ブロック２２を１２×１２画素で構成しており、Ｒ，Ｇ，Ｂは、それぞれＲ（赤）、Ｇ（緑）またはＢ（青）のカラーフィルタで覆われ、カラーフィルタを介して入射した光に応じて画像信号に用いるための画素信号を生成する通常画素を示している。
横Ａおよび横Ｂは、制限されている開口から入射した光に応じて位相差検出用の画素信号を生成する横位相差検出用画素対の一方と他方を示している。同様に、縦Ａおよび縦Ｂは、縦位相差検出用画素対の一方と他方を示している。
各画素に記載されている０乃至１４３の数字は、画素ブロック２２におけるA/D変換のための露光、読み出しの順序（以下、単にA/D変換のための順序と称する）を示している。以降の図面においても同様とする。
第１の実施の形態における通常画素Ｒ，Ｇ，Ｂは、ベイヤ配列を採用して配置されている。横位相差検出用画素対は、画素ブロック２２の１行に、ベイヤ配列における通常画素Ｂに代わってそれぞれ配置されている。Ｂは青色の画素信号を生成する通常画素であり、青色は赤色、緑色に比べて視認性が低いので、通常画素Ｒ，Ｇではなく、通常画素Ｂを位相差検出用画素に置き換えることで、通常画素Ｒ，Ｇと置き換える場合と比べて画質を保つことができる。また、縦位相差検出用画素対は、画素ブロック２２の１列に、ベイヤ配列における通常画素Ｂに代わって配置されている。なお、同図の場合、対となる位相差検出用画素は、同一の画素ブロック２２内に配置されているが、対となる位相差検出用画素が画素ブロック２２をまたいで配置されていてもよい。
なお、横位相差検出画素対や縦位相差検出用画素対等の位相差検出用画素を配置する位置は、視認性が低い通常画素Ｂの位置に限るものではなく、通常画素Ｇの位置に配置するようにしてもよい。通常画素Ｇは、４画素を１単位となるベイヤ配列において２画素を占めているので、そのうちの１画素が位相差検出用画素に置換されても、緑色の画素信号を得ることができる。また、位相差検出用画素を通常画素Ｒの位置に配置するようにしてもよい。他の実施の形態においても同様とする。
さらに、行または列の特定の色の通常画素に代えて位相差検出用画素を離散的に配置する他、行または列の特定の色の全ての通常画素に代えて位相差検出用画素を配置するようにしたり、行または列の全ての画素の位置に位相差検出用画素を配置したりするようにしてもよい。
第１の実施の形態における画素ブロック２２の各画素のA/D変換の順序は、通常画素と位相差検出用画素との区別なく、画素ブロック２２における画素の配置に応じた順序で行われる。例えば、画素ブロック２２の最上段の行の左端の画素が０番目となり、そこから横方向に右端の画素まで順に行われ、次に１段下の行に移って再び左端の画素から右端の画素まで行われる。したがって、画素ブロック２２の右下の画素のA/D変換の順序は、１４３番目となる。なお、A/D変換の順序は、上述した例に限るものではない。例えば、左下の画素を０番目として、右上の画素を１４３番目としてもよい。
第１の実施の形態の場合、各画素ブロック２２における位相差検出用画素の配置は共通であること、画素のA/D変換の順序が通常画素と位相差検出用画素との区別なく、画素ブロック２２における画素の配置に応じた順序で行われることが特徴である。また、画素ブロック２２の各画素のA/D変換の順序は、全ての画素ブロック２２で共通であることが特徴である。つまり、画素ブロック２２における位相差検出用画素の配置は、各画素ブロックの間で、実際の配置およびA/D変換の順序ともに、対応する配置関係となる。このような特徴を有することにより、位相差検出用画素の配置に拘わらず、従来のエリアADC方式と同様に画素読み出しの順序を制御できる。また、各画素ブロックに対して画素読み出しを制御するための列選択信号と行選択信号を共通化することができる。ただし、画素アレイ２０を構成する画素ブロック２２の中に、位相差検出用画素が配置されていないものが含まれていてもよい。
＜第２の実施の形態＞
次に、図６は、第２の実施の形態の一例を示している。第２の実施の形態は、上述した第１の実施の形態と同様、各画素ブロック２２における位相差検出用画素の配置は共通である。ただし、各画素ブロック２２における画素のA/D変換の順序は異なる。なお、画素アレイ２２に画素のA/D変換の順序が共通な各画素ブロック２２が存在してもよい。
図６に示された例の場合、画素ブロック２２−１については、左上の画素から行方向に読み出しを開始して右端に達した後は読み出す行を下方向に移動させ、最後に右下の画素を読み出す。これに対して、画素ブロック２２−２については、左下の画素から行方向に読み出しを開始して右端に達した後は読み出す行を上方向に移動させ、最後に右上の画素を読み出す。
第２の実施の形態のように、各画素ブロック２２における位相差検出用画素の配置は共通であって、画素ブロック２２における画素のA/D変換の順序が異なる場合、例えば、隣接する画素ブロック２２にそれぞれ属している隣接する画素を同時に読み出すようにすれば、隣接する画素ブロックの間で読み出しタイミングのずれに起因する問題（例えば、被写体が動体である場合に隣接する画素ブロック２２の境界で画像がずれる等）を抑止できる。このとき、画素ブロック２２における位相差検出用画素は各画素ブロックの間で対応する配置関係となっているので、位相差検出用画素同士の間隔が全体またはある領域において均一となるため、焦点検出の精度を向上でき、特に画素ブロックをまたいで動く被写体を追従しての焦点検出に有利である。
＜第３の実施の形態＞
次に、図７は、第３の実施の形態の一例を示している。第３の実施の形態は、各画素ブロック２２における位相差検出用画素の配置は異なり、各画素ブロック２２における画素のA/D変換の順序も異なるが、各画素ブロック２２における位相差検出用画素のA/D変換の順序が共通化されている。
図７に示された一例の場合、画素ブロック２２−１には、上から２段目の行に横位相差検出用画素対が配置され、画素ブロック２２−２には、下から２段目の行に横位相差検出用画素対が配置されている。
そして、画素ブロック２２−１については、左上の画素から行方向に読み出しを開始して右端に達した後は読み出す行を下方向に移動させ、最後に右下の画素を読み出す。一方、画素ブロック２２−２については、左下の画素から行方向に読み出しを開始して右端に達した後は読み出す行を上方向に移動させ、最後に右上の画素を読み出す。
すなわち、画素ブロック２２−１と画素ブロック２２−２においては、それぞれ１３，１５，１７，１９，２１，２３番目に位相差検出用画素から画素信号が読み出されてA/D変換される。
第３の実施の形態のように、各画素ブロック２２における位相差検出用画素の配置は異なっても、画素ブロック２２における位相差検出用画素のA/D変換の順序を共通化することで、画素ブロック２２における位相差検出用画素の配置が各画素ブロックの間で対応する関係となり、各画素ブロック２２から同じタイミングで位相差検出用画素のA/D変換後の画素信号を得ることができる。よって、速やかに位相差検出ＡＦを実行できる。
＜第３の実施の形態の変形例＞
次に、図８は、第３の実施の形態の変形例を示している。
図８の変形例は、図７に示された第３の実施の形態における画素ブロック２２−２から縦位相差検出用画素対を省略したものである。すなわち、該変形例は、各画素ブロック２２における位相差検出用画素の配置が共通でなくてもよい場合の例を示している。
該変形例における画素ブロック２２の各画素のA/D変換の順序は、全ての画素ブロック２２で共通であり、通常画素と位相差検出用画素との区別なく、画素ブロック２２における画素の配置に応じた順序で行われる。ただし、例えば、画素ブロック２２−１の縦位相差検出用画素の画素信号が読み出されてA/D変換されるとき、画素ブロック２２−２における同じ位置の通常画素Ｂの画素信号は、位相差検出には用いられずに不要であるので、転送ゲートをオフ状態とするか、または行選択信号をオフにしてもよい。
＜第４の実施の形態＞
次に、図９は、第１の実施の形態における画素ブロック２２の各画素のA/D変換の順序の他の例（第４の実施の形態）を表している。
第４の実施の形態における画素のA/D変換の順序は、通常画素と位相差検出用画素とを区別し、通常画素または位相差検出用画素の一方をその配置に応じた順序に従って連続してA/D変換した後、他方をその配置に応じた順序に従って連続してA/D変換する。
例えば、位相差検出用画素をスキップして先に通常画素だけ左上から右下までA/D変換を行う。この場合、画素ブロック２２の右下の通常画素のA/D変換の順序は、１３３番目となる。次に、スキップされていた位相差検出用画素のA/D変換が順に行われる。
なお、通常画素をスキップして先に位相差検出用画素のA/D変換を行うようにしてもよい。この場合、通常画素のA/D変換期間中に、読み出し終えた位相差検出画素の信号に基づき位相差検出処理を行うことができるので、次にフレームにおけるＡＦ速度の向上が期待できる。
第４の実施の形態の場合、通常画素と位相差検出用画素とを区別し、位相差検出用画素のA/D変換を連続して行うことが特徴である。より具体的には、通常画素と位相差検出用画素の一方を連続的に読み出した後に他方を連続的に読み出す方法と、通常画素と位相差検出用画素の一方のみを読み出す方法が考えられる。後者の方法の場合、通常画素と位相差検出用画素の露光時間を変更できるので、通常画素についてはS/Nの向上が期待できる。また、後者の方法で位相差検出用画素のみを読み出す場合、通常画素と位相差検出用画素を区別しない場合に比較して、各位相差検出用画素の露光、読み出しのタイミングの差が、短くなるので、ＡＦ速度を向上させることができるので、例えば、連写を行う場合に適している。また、後者の方法で通常画素のみを読み出す場合、通常画素と位相差検出用画素を区別しない場合に比較して、速やかにスルー画像を出力することができる。
なお、第４の実施の形態の変形例として、通常画素のA/D変換と位相差検出画素のA/D変換を平行して同時に行うようにしてもよい。
＜第５の実施の形態＞
図１０は、画素ブロック２２における位相差検出用画素の他の配置例（第５の実施の形態）を示している。
第５の実施の形態は、画素ブロック２２に斜位相差検出用画素対が配置されたものである。図中の斜Ａおよび斜Ｂは、斜位相差検出用画素対を成す、左上または右下の一方の開口が制限されている画素と、他方の開口が制限されている画素を示しており、右下斜め４５度方向に、ベイヤ配列における通常画素Ｂに代えて配置されている。
なお、斜位相差検出画素対を配置する位置は、ベイヤ配列における通常画素Ｂの位置に限るものではなく、通常画素ＲまたはＧの位置に配置するようにしてもよい。
画素ブロック２２に斜位相差検出用画素対を配置することにより、固体撮像素子に前段に配置されているレンズの瞳歪（ビネティング）の影響を軽減させることができ、画面上の被写体の形状や模様が斜め方向（いまの場合、右下斜め４５度方向）に延伸している場合のＡＦ精度を向上させることができる。
図１１は、第５の実施の形態の変形例を示している。この変形例は、第５の実施の形態において右下斜め４５度方向であった斜位相差検出用画素対の配置方向をより浅い角度で右下斜め方向に配置したものである。
また、図示は省略するが、画素の右上または左下の開口が制限されている斜位相差検出用画素対を右上斜め方向に配置するようにしてもよい。
第５の実施の形態およびその変形例における画素ブロック２２の各画素のA/D変換の順序は、通常画素と位相差検出用画素とを区別することなく行ってもよいし、通常画素と位相差検出用画素とを区別して位相差検出用画素を連続的に行ってもよい。
第５の実施の形態とその変形例の場合、画素ブロック２２に斜位相差検出用画素対を配置したことにより、右下斜め方向の位相差を正しく検出することができる。
なお、第５の実施の形態やその変形例に示された斜位相差検出用画素対は、上述した第１の実施の形態に示された横位相差検出用画素対や縦位相差検出用画素対と適宜組み合わせて画素ブロック２２に混在させてもよい。
例えば、画素ブロック２２に斜位相差検出用画素対と横位相差検出用画素対が混在するもの、画素ブロック２２に斜位相差検出用画素対と縦位相差検出用画素対が混在するもの、画素ブロック２２に斜位相差検出用画素対と横位相差検出用画素対と縦位相差検出用画素対が混在するものがあってもよい。
＜第６の実施の形態＞
図１２は、画素ブロック２２における位相差検出用画素のさらに他の配置例（第６の実施の形態）を示している。
第６の実施の形態は、画素ブロック２２に２種類の斜位相差検出用画素対が配置されたものである。斜Ａおよび斜Ｂは、左上または右下の一方の開口が制限されている画素と、他方の開口が制限されている画素を示している。また、斜Ｃおよび斜Ｄは、左下または右上の一方の開口が制限されている画素と、他方の開口が制限されている画素を示している。
２種類の斜位相差検出用画素は、右下斜め４５度方向とそれに直交する右上斜め４５度方向に、ベイヤ配列における通常画素Ｂに代わって配置されている。なお、斜位相差検出画素対を配置する位置は、ベイヤ配列における通常画素Ｂの位置に限るものではなく、通常画素ＲまたはＧの位置に配置するようにしてもよい。
第６の実施の形態における画素ブロック２２の各画素のA/D変換の順序は、通常画素と位相差検出用画素との区別なく行ってもよいし、通常画素と位相差検出用画素とを区別して位相差検出用画素を連続的に行ってもよい。
第６の実施の形態の場合、画素ブロック２２に２種類の斜位相差検出用画素対を配置したことにより、右下斜め方向と右上斜め方向の位相差を正しく検出することができる。
なお、第１乃至第６の実施の形態として示された、位相差検出用画素が配置されている画素ブロック２２は、適宜組み合わせて画素アレイ２０を構成することができる。
図１３は、固体撮像素子１０により撮像される画像上の、集光レンズ（不図示）に起因する瞳歪（ビネッティング）が生じた瞳形状を示している。
例えば、光軸５１に位置する歪みが生じていない瞳形状５２−１は真円となるが、光軸中心５１からずれると瞳形状に歪みが生じる。
例えば、光軸５１から横方向にずれた瞳形状５２−２には横方向に歪みが生じるので、この位置に矢印５３−２の方向に瞳分割されている縦位相差検出用画素対が配置されている画素ブロック２２を採用すれば、感度の向上と瞳歪の影響を軽減できる。
また例えば、光軸５１から縦方向にずれた瞳形状５２−３には縦方向に歪みが生じるので、この位置に矢印５３−３の方向に瞳分割されている横位相差検出用画素対が配置されている画素ブロック２２を採用すれば、感度の向上と瞳歪の影響を軽減できる。
さらに例えば、光軸５１から斜め方向にずれた瞳形状５２−４には斜め方向の歪みが生じるので、この位置に矢印５３−４の方向に瞳分割されている斜位相差検出用画素対が配置されている画素ブロック２２を採用すれば、感度の向上と瞳歪の影響を軽減できる。
＜各種の変形例＞
図１４は、開口面積が異なる横位相差検出用画素対の例を示している。
横位相差検出用画素対は、例えば、同図Ａに示すように両画素の開口面積が同一であってもよいし、同図Ｂに示されるように両画素の開口面積が異なるように形成してもよい。なお、両画素の開口面積の差は、集光レンズの焦点距離に応じて変更してもよい。
同図Ａに示される横位相差検出用画素対は、例えば光軸上の画素ブロック２２に配置することが望ましい。同図Ｂに示される横位相差検出用画素対は、例えば光軸からずれた画素ブロック２２に配置することが望ましい。
また、同一の画素ブロック２２に、同図Ａに示されたような両画素の開口面積が同一の横位相差検出用画素対と、同図Ｂに示されたような両画素の開口面積が異なる横位相差検出用画素対とを混在させてもよい。
なお、図１４には、横位相差検出用画素対のみを示したが、縦位相差検出用画素対および斜位相差検出用画素対についても同様である。
以上の説明では、位相差検出用画素は、通常画素とは別に配置するものとしていたが、通常画素を兼ねる位相差検出用画素を配置してもよい。その場合、全ての画素を、通常画素を兼ねる位相差検出用画素としてもよいし、一部の画素を通常画素を兼ねる位相差検出用画素としてもよい。
以上の説明では、位相差検出用画素は、通常画素と同じサイズとしたが、図１５に示されるように、通常画素の１画素分の面積に位相差検出用画素対を配置するようにしてもよい。
または、図１６に示されるように、通常画素Ｒ，Ｇ，Ｂをそれぞれ４分割し、そのうちのいずれかの通常画素（同図の場合、通常画素Ｇ）の１／４の領域を位相差検出用画素としてもよい。
以上の説明では、通常画素Ｒ，Ｇ，Ｂの配置は、ベイヤ配列を採用していたが、図１７に示されるように、通常画素Ｒ，Ｇ，ＢにＷ（白色）の通常画素Ｗを追加した配列単位を採用してもよい。この場合、位相差検出用画素は、通常画素Ｒ，Ｇ，Ｂの出力を優先して通常画素Ｗの位置に代えて配置してもよいし、通常画素Ｗの出力を優先して通常画素Ｒ，Ｇ，Ｂの何れかの位置に代えて配置してもよい。
または、図１８に示されるように、通常画素Ｒ，Ｇ，ＢにＩＲ（赤外光）に対して感度を有する通常画素ＩＲを追加した配列単位を採用してもよい。この場合、位相差検出用画素は、通常画素Ｒ，Ｇ，Ｂの出力を優先して通常画素ＩＲの位置に代えて配置してもよいし、通常画素ＩＲの出力を優先して通常画素Ｒ，Ｇ，Ｂの何れかの位置に代えて配置してもよい。
さらには、通常画素Ｒ，Ｇ，Ｂの配置に、図１９に示されるような周期性が低い６×６画素の配列単位を採用してもよい。この場合、位相差検出用画素は、Ｒ，Ｇ，Ｂの何れの位置に代えて配置してもよい。同図の配列単位を採用した場合、色の周期性が低いことからモアレを軽減することができる。また、縦方向と横方向のそれぞれに必ずＲ，Ｇ，Ｂの各通常画素が存在するので、偽色も抑えた正確な色再現が可能となる。
＜位相差検出用画素対の配置の変形例＞
上述した説明では、位相差検出用画素対を横方向、縦方向、または斜め方向に直線状に対するようにした。位相差検出用画素対の配置については、画素ブロック２２内に離散的に配置したり、所定の行または列における特定の色の画素を全て位相差検出用画素対に代えたり、所定の行または列の全ての画素を位相差検出用画素対に代えたりしてもよい。
＜本開示を適用した固体撮像素子の使用例＞
図２０は、本開示を適用した固体撮像素子を搭載した、すなわち、本開示を適用した電子機器としての撮像装置の構成例を示している。
この撮像装置１００は、光学系１０１、シャッタ部１０２、固体撮像素子１０３、制御部１０５、信号処理部１０６、モニタ１０７、およびメモリ１０８を有し、静止画像および動画像を撮像可能とされている。
光学系１０１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子１０３に導き、固体撮像素子１０３の受光面に結像させる。
シャッタ部１０２は、光学系１０１と固体撮像素子１０３との間に配置され、制御部１０５からの制御に従って、固体撮像素子１０３の光照射期間および遮光期間を制御する。
本開示が適用された固体撮像素子１０３は、光学系１０１およびシャッタ部１０２を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子１０３に蓄積された信号電荷は、制御部１０５から供給される駆動信号（タイミング信号）に従って転送される。固体撮像素子１０３は、それ単体でワンチップとして構成されてもよいし、光学系１０１乃至信号処理部１０６などと一緒にパッケージングされたカメラモジュールの一部として構成されてもよい。
制御部１０５は、固体撮像素子１０３の転送動作、および、シャッタ部１０２のシャッタ動作を制御する駆動信号を出力して、固体撮像素子１０３およびシャッタ部１０２を駆動する。さらに、制御部１０５は、信号処理部１０６から通知される被写体までの距離に基づいて光学系１０１のフォーカスを調整する。
信号処理部１０６は、固体撮像素子１０３から出力された通常画素の画素信号に対して各種の信号処理を施す。信号処理部１０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０７に供給されて表示されたり、メモリ１０８に供給されて記憶（記録）されたりする。また、信号処理部１０６は、固体撮像素子１０３から出力された位相差検出用画素の画素信号に対して所定の信号処理を施して被写体までの距離を演算し、演算結果を制御部１０５に通知する。
本開示を適用した固体撮像素子１０３が搭載された撮像装置１００は、速やかなＡＦ制御を行うことができる。
次に、図２１は、本開示を適用した固体撮像素子のその他の使用例を示す図である。
上述した固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
本開示は以下のような構成も取ることができる。
（１）
通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
固体撮像素子。
（２）
前記画素ブロックに含まれる複数の前記画素から前記画素信号を読み出して対応する前記A/D変換部に供給する処理を制御する読み出し制御部をさらに備える
前記（１）に記載の固体撮像素子。
（３）
前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別せず、前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
前記（２）に記載の固体撮像素子。
（４）
前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別し、前記通常画素または前記位相差検出用画素の一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御した後、一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
前記（２）に記載の固体撮像素子。
（５）
読み出し制御部は、前記１つの画素ブロックに含まれる複数の画素を、前記他の画素ブロックに含まれる複数の画素と対応する順番で読み出す
前記（２）から（４）のいずれかに記載の固体撮像素子。
（６）
前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、それぞれの画素ブロックにおける共通する位置に配置されている
前記（１）から（５）のいずれかに記載の固体撮像素子。
（７）
前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、各画素ブロックで共通である
前記（５）に記載の固体撮像素子。
（８）
前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、画素ブロックにより異なる
前記（５）に記載の固体撮像素子。
（９）
前記複数の画素ブロックのうちの１つの画素ブロックに区分されている位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに区分されている位相差検出用画素とは、それぞれの画素ブロックにおける異なる位置に配置されており、且つ、それぞれの画素ブロックにおける位相差検出用画素に基づく画素信号をA/D変換する順序は各画素ブロックで共通である
前記（５）に記載の固体撮像素子。
（１０）
前記画素アレイは、第１の基板に形成され、
前記複数のA/D変換部は、前記第１の基板と積層された第２の基板に形成されている
前記（１）から（９）のいずれかに記載の固体撮像素子。
（１１）
前記位相差検出用画素は、位相差検出オートフォーカスの制御に用いるための画素信号を生成する
前記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）
前記画素ブロックにおける前記位相差検出用画素は、横方向に配置されている
前記（１）から（１１）のいずれかに記載の固体撮像素子。
（１３）
前記画素ブロックにおける前記位相差検出用画素は、縦方向に配置されている
前記（１）から（１２）のいずれかに記載の固体撮像素子。
（１４）
前記画素ブロックにおける前記位相差検出用画素は、斜め方向に配置されている
前記（１）から（１３）のいずれかに記載の固体撮像素子。
（１５）
前記位相差検出用画素は、前記通常画素を兼ねる
前記（１）から（１４）のいずれかに記載の固体撮像素子。
（１６）
固体撮像素子が搭載された電子機器において、
前記固体撮像素子は、
通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
電子機器。
１０ 固体撮像素子， １１ 上基板， １２ 下基板， ２０ 画素アレイ， ２１ 画素， ２２ 画素ブロック， ２３ 垂直走査部， ２４ 水平走査部， ３１ ADC， ３２ デジタル信号処理部， ３３ タイミング生成部， ３４ DAC， ４１ 比較部， ４２ ラッチ部， ６１ 通常画素， ６２ 位相差検出用画素， １００ 撮像装置

Claims (16)

  1. 通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
    前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
    前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
    固体撮像素子。
  2. 前記画素ブロックに含まれる複数の前記画素から前記画素信号を読み出して対応する前記A/D変換部に供給する処理を制御する読み出し制御部をさらに備える
    請求項１に記載の固体撮像素子。
  3. 前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別せず、前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
    請求項２に記載の固体撮像素子。
  4. 前記読み出し制御部は、前記通常画素と前記位相差検出用画素とを区別し、前記通常画素または前記位相差検出用画素の一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御した後、一方に対して前記画素ブロックにおける配置に応じた順序で前記画素信号の読み出しを制御する
    請求項２に記載の固体撮像素子。
  5. 読み出し制御部は、前記１つの画素ブロックに含まれる複数の画素を、前記他の画素ブロックに含まれる複数の画素と対応する順番で読み出す
    請求項２に記載の固体撮像素子。
  6. 前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、それぞれの画素ブロックにおける共通する位置に配置されている
    請求項２に記載の固体撮像素子。
  7. 前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、各画素ブロックで共通である
    請求項５に記載の固体撮像素子。
  8. 前記画素ブロックにおける複数の画素に基づく画素信号をA/D変換する順序は、画素ブロックにより異なる
    請求項５に記載の固体撮像素子。
  9. 前記複数の画素ブロックのうちの１つの画素ブロックに区分されている位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに区分されている位相差検出用画素とは、それぞれの画素ブロックにおける異なる位置に配置されており、且つ、それぞれの画素ブロックにおける位相差検出用画素に基づく画素信号をA/D変換する順序は各画素ブロックで共通である
    請求項２に記載の固体撮像素子。
  10. 前記画素アレイは、第１の基板に形成され、
    前記複数のA/D変換部は、前記第１の基板と積層された第２の基板に形成されている
    請求項２に記載の固体撮像素子。
  11. 前記位相差検出用画素は、位相差検出オートフォーカスの制御に用いるための画素信号を生成する
    請求項２に記載の固体撮像素子。
  12. 前記画素ブロックにおける前記位相差検出用画素は、横方向に配置されている
    請求項２に記載の固体撮像素子。
  13. 前記画素ブロックにおける前記位相差検出用画素は、縦方向に配置されている
    請求項２に記載の固体撮像素子。
  14. 前記画素ブロックにおける前記位相差検出用画素は、斜め方向に配置されている
    請求項２に記載の固体撮像素子。
  15. 前記位相差検出用画素は、前記通常画素を兼ねる
    請求項２に記載の固体撮像素子。
  16. 固体撮像素子が搭載された電子機器において、
    前記固体撮像素子は、
    通常画素と位相差検出用画素とを含む、複数の画素ブロックにより区分される画素アレイと、
    前記複数の画素ブロックそれぞれに対応し、対応する画素ブロックに含まれる複数の画素に基づく画素信号をA/D変換する複数のA/D変換部とを備え、
    前記複数の画素ブロックのうちの１つの画素ブロックに含まれる位相差検出用画素と、前記複数の画素ブロックのうちの他の画素ブロックに含まれる位相差検出用画素とは、対応する位置に配置されている
    電子機器。
JP2018516937A 2016-05-11 2017-04-27 固体撮像素子、および電子機器 Pending JPWO2017195613A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016095427 2016-05-11
JP2016095427 2016-05-11
PCT/JP2017/016663 WO2017195613A1 (ja) 2016-05-11 2017-04-27 固体撮像素子、および電子機器

Publications (1)

Publication Number Publication Date
JPWO2017195613A1 true JPWO2017195613A1 (ja) 2019-03-14

Family

ID=60267589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018516937A Pending JPWO2017195613A1 (ja) 2016-05-11 2017-04-27 固体撮像素子、および電子機器

Country Status (4)

Country Link
US (1) US10715753B2 (ja)
JP (1) JPWO2017195613A1 (ja)
CN (1) CN109076178B (ja)
WO (1) WO2017195613A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316028B2 (ja) * 2018-08-01 2023-07-27 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
US20200075652A1 (en) * 2018-09-05 2020-03-05 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11647311B2 (en) * 2021-01-14 2023-05-09 Semiconductor Components Industries, Llc Image sensor with delta sigma modulators and shared filters
KR20220156272A (ko) 2021-05-18 2022-11-25 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145292A (ja) * 2012-01-13 2013-07-25 Nikon Corp 固体撮像装置および電子カメラ
JP2014155175A (ja) * 2013-02-13 2014-08-25 Sony Corp 固体撮像素子、駆動方法、および撮像装置
WO2015122061A1 (ja) * 2014-02-13 2015-08-20 富士フイルム株式会社 撮像装置及び合焦制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4891308B2 (ja) * 2008-12-17 2012-03-07 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いた撮像システム
JP2012049597A (ja) * 2010-08-24 2012-03-08 Nikon Corp 撮像装置
JP5664270B2 (ja) * 2011-01-21 2015-02-04 ソニー株式会社 撮像素子および撮像装置
JP5853594B2 (ja) * 2011-10-31 2016-02-09 ソニー株式会社 情報処理装置、情報処理方法およびプログラム
JP6099373B2 (ja) * 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
JP6190184B2 (ja) * 2013-06-28 2017-08-30 キヤノン株式会社 撮像素子、撮像装置、その制御方法、および制御プログラム
US9749569B2 (en) * 2015-12-22 2017-08-29 Omnivision Technologies, Inc. High speed rolling image sensor with ADM architecture and method of implementing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145292A (ja) * 2012-01-13 2013-07-25 Nikon Corp 固体撮像装置および電子カメラ
JP2014155175A (ja) * 2013-02-13 2014-08-25 Sony Corp 固体撮像素子、駆動方法、および撮像装置
WO2015122061A1 (ja) * 2014-02-13 2015-08-20 富士フイルム株式会社 撮像装置及び合焦制御方法

Also Published As

Publication number Publication date
CN109076178A (zh) 2018-12-21
CN109076178B (zh) 2021-07-13
WO2017195613A1 (ja) 2017-11-16
US10715753B2 (en) 2020-07-14
US20190141256A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
JP7264187B2 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
US8111982B2 (en) Imaging device and electronic camera
US8525917B2 (en) Image sensing apparatus with plural focus detection pixel groups
JP5319347B2 (ja) 撮像装置及びその制御方法
JP5241355B2 (ja) 撮像装置とその制御方法
US8614755B2 (en) Optical device and signal processor
JP6317548B2 (ja) 撮像装置及びその制御方法
JP5693082B2 (ja) 撮像装置
JP5256711B2 (ja) 撮像素子および撮像装置
JP5746496B2 (ja) 撮像装置
JP5504874B2 (ja) 撮像素子および撮像装置
US20080291311A1 (en) Image pickup device, focus detection device, image pickup apparatus, method for manufacturing image pickup device, method for manufacturing focus detection device, and method for manufacturing image pickup apparatus
JP5453173B2 (ja) 撮像装置及び位相差検出画素を持つ固体撮像素子並びに撮像装置の駆動制御方法
JP2008085738A (ja) 撮像装置
WO2017195613A1 (ja) 固体撮像素子、および電子機器
WO2017065019A1 (ja) 固体撮像素子、および電子装置
JP2007155929A (ja) 固体撮像素子及びこれを用いた撮像装置
JP2011101325A (ja) 撮像装置
WO2012014553A1 (ja) 撮像装置及び撮像方法
US20140218594A1 (en) Image capturing apparatus and control method thereof
JP5211590B2 (ja) 撮像素子および焦点検出装置
JP2016127043A (ja) 固体撮像素子及び電子機器
JP5127476B2 (ja) 撮像装置
JP2008236547A (ja) 撮像装置
JP2019197980A (ja) 撮像装置、電子機器および駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211207