KR101789455B1 - 수직의 강유전체 전계 효과 트랜지스터 구성들, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들 - Google Patents

수직의 강유전체 전계 효과 트랜지스터 구성들, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들 Download PDF

Info

Publication number
KR101789455B1
KR101789455B1 KR1020167005689A KR20167005689A KR101789455B1 KR 101789455 B1 KR101789455 B1 KR 101789455B1 KR 1020167005689 A KR1020167005689 A KR 1020167005689A KR 20167005689 A KR20167005689 A KR 20167005689A KR 101789455 B1 KR101789455 B1 KR 101789455B1
Authority
KR
South Korea
Prior art keywords
height
conductive
metal chalcogenide
field effect
transition metal
Prior art date
Application number
KR1020167005689A
Other languages
English (en)
Other versions
KR20160040660A (ko
Inventor
카말 엠. 카다
챈드라 모울리
거티 에스. 샌더
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20160040660A publication Critical patent/KR20160040660A/ko
Application granted granted Critical
Publication of KR101789455B1 publication Critical patent/KR101789455B1/ko

Links

Images

Classifications

    • H01L21/28291—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H01L27/11597—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1442—Synchronous graphics RAM [SGRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

수직의 강유전체 전계 효과 트랜지스터 구성은 절연 코어(isolating core)를 포함한다. 전이 금속 칼코겐 화합물(transition metal dichalcogenide) 재료는 절연 코어를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면 벽 두께를 갖는다. 강유전체 게이트 유전체 재료는 전이 금속 칼코겐 화합물 재료를 둘러싼다. 전도성 게이트 재료는 강유전체 게이트 유전체 재료를 둘러싼다. 전이 금속 칼코겐 화합물 재료는 전도성 게이트 재료의 높이에서 바깥쪽으로 및 높이에서 안쪽으로 연장된다. 전도성 컨택(conductive contact)은 a) 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 전도성 게이트 재료의 높이에서 바깥쪽에 있는 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는다. 다른 실시예들이 설명된다.

Description

수직의 강유전체 전계 효과 트랜지스터 구성들, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들 {VERTICAL FERROELECTRIC FIELD EFFECT TRANSISTOR CONSTRUCTIONS, CONSTRUCTIONS COMPRISING A PAIR OF VERTICAL FERROELECTRIC FIELD EFFECT TRANSISTORS, VERTICAL STRINGS OF FERROELECTRIC FIELD EFFECT TRANSISTORS, AND VERTICAL STRINGS OF LATERALLY OPPOSING PAIRS OF VERTICAL FERROELECTRIC FIELD EFFECT TRANSISTORS}
본 출원에 개시된 실시예들은 수직의 강유전체 전계 효과 트랜지스터 구성들에 관한 것으로 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들에 관한 것이다.
메모리는 집적 회로의 일 유형이며, 컴퓨터 시스템들에서 데이터를 저장하기 위해 사용된다. 메모리는 개개의 메모리 셀들의 하나 이상의 어레이들로 제작될 수 있다. 메모리 셀들은 디지트 라인(digit line)들 (비트 라인들, 데이터 라인들, 감지 라인들, 또는 데이터/감지 라인들로 또한 지칭될 수 있는) 및 액세스 라인들 (워드 라인들로 또한 지칭될 수 있는)을 이용하여 기록될 수 있거나 판독될 수 있다. 디지트 라인들은 메모리 셀들을 어레이의 컬럼(column)들을 따라서 전도성으로 상호연결할 수 있고, 및 액세스 라인들은 메모리 셀들을 어레이의 로우(row)들을 따라서 전도성으로 상호연결할 수 있다. 각각의 메모리 셀은 디지트 라인 및 액세스 라인의 조합을 통하여 고유하게(uniquely) 어드레스될 수 있다.
메모리 셀들은 휘발성 또는 비휘발성일 수 있다. 확장된 시간 기간들 동안에, 컴퓨터가 턴 오프 될 때를 포함하는 대부분의 경우에 비-휘발성 메모리 셀은 데이터를 저장할 수 있다. 휘발성 메모리는 소산시키고 따라서 많은 경우에 초당 여러번 리프레쉬(refresh)되거나/재기록되는 것을 필요로 한다. 특히, 메모리 셀들은 메모리를 적어도 2개의 상이한 선택가능 상태들로 유지하거나 저장하도록 구성된다. 이진 시스템에서, 상태들은 "0" 또는 "1"인 인 것로 간주된다. 다른 시스템들에서, 적어도 몇몇 개개의 메모리 셀들은 둘 이상의 레벨들 또는 상태들의 정보를 저장하도록 구성될 수 있다.
전계 효과 트랜지스터(field effect transistor)는 메모리 셀에서 사용될 수 있는 일 유형의 전자 컴포넌트이다. 이들 트랜지스터들은 한쌍의 전도성 소스/드레인 영역들을 포함하되 그 사이에 반전도성 채널 영역을 갖는다. 전도성 게이트(conductive gate)는 인접한 채널 영역에 인접하고 얇은 게이트 유전체에 의해 채널 영역으로부터 분리된다. 게이트로의 적절한 전압의 인가는 전류가 채널 영역을 통하여 소스/드레인 영역들 중 하나로부터 다른 곳으로 흐르는 것을 허용한다. 전압이 게이트로부터 제거된 때, 전류 대부분은 채널 영역을 통하여 흐르는 것이 차단된다. 전계-효과 트랜지스터들은 추가 구조, 예를 들어 게이트 구성의 일부로서 가역적으로 프로그램 가능한 전하 스토리지 영역들을 또한 포함할 수 있다. 전계-효과 트랜지스터들 외에 트랜지스터들, 예를 들어 바이폴라 트랜지스터들이 추가적으로 또는 대안적으로 메모리 셀들에서 사용될 수 있다. 트랜지스터들은 많은 메모리의 유형들에서 사용될 수 있다. 더구나, 트랜지스터들은 메모리외 어레이들로 형성되고 사용될 수 있다.
일 유형의 트랜지스터는 게이트 유전체가 강유전체(ferroelectric)인 강유전체 전계 효과 트랜지스터 (FeFET)이다. 프로그래밍 게이트 전압을 인가함으로써 정렬된 강유전체의 분극(polarization)이 선택된 동작 게이트 전압에 대하여 소스와 드레인 사이의 반전도성 채널의 전도성을 변경한다. 적절한 양의 프로그래밍 전압은 반도체 채널을 따라서의 분극을 지시한다. 이 강유전체의 분극은 채널에 근접한 양의 시트 전하(positive sheet charge) 및 게이트에 근접한 음의 시트 전하로 귀결된다. p형 반도체를 고려하면, 인터페이스에서 전자들의 축적이 이 강유전체 전하를 보상한다. 저 비저항 채널(low resistivity channel)이 그렇게 함으로써 생성된다. 분극을 그것의 다른 안정한 상태로 전환할 때, 강유전체 분극은 음의 시트 전하가 채널에 근접하고 게이트 유전체에 근접한 반전도성 채널내 전자들이 고갈되도록 정렬된다. 이는 고 비저항으로 이어진다. 강유전체 분극 상태에 의해 작동되는 고 및 저 전도도에 대한 선택은 프로그래밍 게이트 전압의 제거 후에 (적어도 얼마간) 잔존한다. 채널 상태는 강유전체 분극을 교란시키지 않는 작은 드레인 전압을 인가함으로써 판독될 수 있다.
그러나, FeFET들은 제어 불가능하게 탈분극(depolarize)될 수 있고, 따라서 프로그램 상태를 상실할 수 있다. 더구나, 동작시에 신뢰성 문제들을 일으키는 강유전체 유전체 재료와 채널 사이에 전형적인 얇은 옥사이드간의 매우 고 전기장들이 존재할 수 있다.
도 1은 본 발명의 일 실시예에 따른 기판 단편(substrate fragment)의 도식적인 단면도이다.
도 2은 도 1에서의 라인(2-2)을 따라 취해진 단면도이다.
도 3은 도 1에서의 라인(3-3)을 따라 취해진 단면도이다.
도 4는 도 1에서의 라인(4-4)을 따라 취해진 단면도이다.
도 5 는 본 발명의 일 실시예에 따른 기판 단편의 도식적인 단면도이고, 도 1에 도시된 것의 대안이다.
도 6 은 본 발명의 일 실시예에 따른 기판 단편의 도식적인 단면도이고, 도 1에 도시된 것의 대안이다.
도 7는 도 6에서의 라인(7-7)을 따라 취해진 단면도이다.
도 8은 도 6에서의 라인(8-8)을 따라 취해진 단면도이다.
도 9은 도 6에서의 라인(9-9)을 따라 취해진 단면도이다.
도 10은 본 발명의 일 실시예에 따른 기판 단편(substrate fragment)의 도식적인 단면도이다.
도 11은 도 10에서의 라인(11-11)을 따라 취해진 단면도이다.
도 12은 도 10에서의 라인(12-12)을 따라 취해진 단면도이다.
도 13은 도 10에서의 라인(13-13)을 따라 취해진 단면도이다.
도 14 은 본 발명의 일 실시예에 따른 기판 단편의 도식적인 단면도이고, 도 10에 도시된 것의 대안이다.
도 15는 도 14에서의 라인(15-15)을 따라 취해진 단면도이다.
도 16은 도 14에서의 라인(16-16)을 따라 취해진 단면도이다.
도 17은 도 14에서의 라인(17-17)을 따라 취해진 단면도이다.
도 18 은 본 발명의 일 실시예에 따른 기판 단편의 도식적인 단면도이고, 도 15에 도시된 것의 대안이다.
수직의 강유전체 전계 효과 트랜지스터 구성의 예시 실시예가 도면들 1-4를 참고로 하여 처음에 설명된다. 이 문서에서, 수평(horizontal)은 기판이 제조동안에 프로세스되는 주 표면을 따라서의 기본 방향(general direction)을 지칭하고, 및 수직(vertical)은 전체적으로 거기에 직교하는 방향이다. 더구나, 본 출원에서 사용되는 “수직(vertical)” 및 “수평(horizontal)”은 3 차원의 공간에 기판의 방위에 관계없이 서로에 대하여 전체적으로 수직하는 방향들이다. 추가적으로, “높이(elevational)” 및 “높이에서(elevationally)”는 회로부(circuitry)가 제조되어지는 베이스 기판(base substrate)에 대하여 수직 방향을 기준으로 한다.
예시 기판 단편 (10)는 수직 강유전체 전계 효과 트랜지스터 구성 (14) (도 1)을 포함하는 그 위에 형성된 다양한 재료들을 갖는 유전체 재료 (12)를 포함한다. 예시 유전체 재료들 (12)는 도핑된 실리콘 디옥사이드, 도핑되지 않은 실리콘 디옥사이드, 및/또는 실리콘 나이트라이드이다. 집적 회로부의 다른 부분적으로 또는 전적으로 제조된 컴포넌트들은 재료 (12)의 일부로서 또는 높이에서 안쪽에 형성될 수 있는데 본 출원에 개시된 발명들에 밀접한 관계는 없다.
본 출원에서 설명된 임의의 재료들 및/또는 구조들은 동종 또는 비-동종일 수 있는데, 그것과는 관계없이 위에 놓인 임의의 재료 위에 연속적이거나 또는 불연속적일 수 있다. 본 출원에서 사용되는, “상이한 조성물(different composition)”은 단지 예를 들어 만약 이런 재료들이 동종(homogenous)이 아니면 화학적으로 및/또는 물리적으로 다른 서로 직접 맞닿을 수 있는 두개의 언급된 재료들의 부분들을 요구한다. 만약 두개의 언급된 재료들이 서로에 직접 맞닿지 않으면, “상이한 조성물(different composition)”은 단지 예를 들어 만약 이런 재료들이 동종(homogenous)이 아니면 화학적으로 및/또는 물리적으로 다른 서로에 아주 근접한 두개 언급된 재료들의 부분들을 요구한다. 이 문서에서, 재료 또는 구조가 서로에 대하여 언급된 재료들 또는 구조들의 적어도 일부 물리적 터치 접촉이 있을 때 다른 것에 “직접 맞닿은(directly against)” 것이다. 그에 반해서, “직접”에 의해 선행되지 않는 "위(over)", "상에(on)", 및 "맞닿는(against)"는, “직접 맞닿은” 뿐만 아니라 구성 개재(intervening) 재료(들) 또는 구조(들)이 서로에 대하여 언급된 재료들 또는 구조들의 물리적 터치 접촉이 없게 하는 구성을 아우른다. 더구나, 다른 식으로 언급되지 않는한, 각각의 재료는 예제들로 원자 층 증착, 화학적 기상 증착, 물리적 기상 증착, 에피택셜 성장, 확산 도핑, 및 이온 주입과 함께 임의의 적절한 또는 아직 개발중인 기술을 이용하여 형성될 수 있다.
기판 단편 (10)은 반도체 기판을 포함할 수 있다. 이 문서의 문맥상, 용어들 "반도체 기판" 또는 "반전도성 기판,"은 반전도성 웨이퍼(단독으로 또는 그 위에 다른 재료들을 포함하는 어셈블리들로), 및 반전도성 재료 층들(단독으로 또는 다른 재료들을 포함하는 어셈블리들로)과 같은 벌크 반전도성 재료들을 포함하지만, 이들에 제한되지 않는 반전도성 재료를 포함하는 임의의 구성을 의미하는 것으로 정의된다. 용어 "기판(substrate)"은 상술된 반전도성 기판들을 포함하지만, 이들에 제한되지 않는 임의의 지지 구조를 지칭한다.
트랜지스터 구성 (14)은 절연 코어 (16) (즉, 전기적으로 절연)를 포함한다. 절연 코어 (16)의 재료는 예를 들어 재료 (12)의 조성물에 대하여 상기에서 설명된 임의의 재료들을 포함하는 유전체일 수 있다. 절연 코어 (16)의 재료는 반전도성 또는 전도성일 수 있고, 그리고 예를 들어 예를 들어 접지에서 또는 일부 다른 전위에서 유지되어지는 트랜지스터 구성 (14)위에 및/또는 아래에 (미도시) 회로부 컴포넌트들에 대하여 전기적으로 절연 기능을 제공할 수 있다.
전이 금속 칼코겐 화합물(transition metal dichalcogenide) 재료 (18)는 절연 코어 (16)를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면의(lateral) 벽 두께를 갖는다. 일 실시예에서, 전이 금속 칼코겐 화합물 재료 (18)는 측면 벽 두께(lateral wall thickness)에서 4 단일층들보다 크지 않고, 및 일 실시예에서 측면 벽 두께에서 2 단일층들보다 크지 않다. 예제 재료들은 MoS2, WS2, InS2, MoSe2, WSe2 , 및 InSe2 중 하나 이상을 포함한다. 전이 금속 칼코겐 화합물 재료 (18)는 높이에서 최외측 단부 표면 (17) 및 높이에서 최내측 단부 표면 (19)를 갖는 것으로 간주될 수 있다.
강유전체 게이트 유전체 재료 (20)는 전이 금속 칼코겐 화합물 재료 (18)을 둘러싼다. 일 실시예에서, 강유전체 게이트 유전체 재료 (20)는 1 나노미터 내지 30 나노미터들의 측면 벽 두께, 및 일 실시예에서 2 나노미터들 내지 10 나노미터들의 측면 벽 두께를 갖는다. 예시 재료들은 HfxSiyOz 및 HfxZryOz를 포함한다.
절연 코어 (16), 전이 금속 칼코겐 화합물 재료 (18), 및 강유전체 게이트 유전체 재료 (20)는 수평 단면에서 원형인 개개의 둘레를 갖는 것으로 각각 도시된다. 다른 형상들이 사용될 수 있다.
전도성 게이트 재료 (24)는 강유전체 게이트 유전체 재료 (20)을 둘러싼다. 예들은 하나 이상의 원소의 금속(들), 두개 이상의 원소의 금속들의 합금, 전도성 금속 화합물들, 및 전도성으로-도핑된 반전도성 재료를 포함한다. 전이 금속 칼코겐 화합물 재료 (18)는 전도성 게이트 재료 (24)의 높이에서 안쪽으로 및 높이에서 바깥쪽으로 연장된다. 일 실시예에서, 강유전체 게이트 유전체 재료 (20)는 전도성 게이트 재료 (24)의 높이에서 안쪽으로 및 높이에서 바깥쪽으로 연장된다. 유전체 재료 (26)가 전도성 게이트 재료 (24) 높이에서 위에 그리고 높이에서 아래에 있을 수 있다. 예제들은 재료 (12)의 조성물에 대하여 상기에서 설명된 임의의 재료들을 포함한다. 전이 금속 칼코겐 화합물 재료 (18)는 전도성 게이트 재료 (24)의 높이에서 안쪽에 측면 외측벽 (27) 및 전도성 게이트 재료 (24)의 높이에서 바깥쪽에 측면 외측벽 (29)을 갖는 것으로 간주될 수 있다.
전도성 컨택(conductive contact)은 a) 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 전도성 게이트 재료의 높이에서 바깥쪽에 있는 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는다. 도면들 1, 3, 및 4는 이런 전도성 컨택 (28) 및 다른 이런 전도성 컨택 (30)을 도시한다. 전도성 컨택 (28)은 게이트 재료 (24)의 높이에서 안쪽에 있는 재료 (18)의 측면 외측벽 (27)에 직접 맞닿는다. 전도성 컨택 (30)은 게이트 재료 (24)의 높이에서 바깥쪽에 재료 (18)의 측면 외측벽 (29)에 직접 맞닿는다. 전도성 컨택의 전도성 재료는 전이 금속 칼코겐 화합물 재료의 것과 다른 상이한 조성물을 가진다. 이상적인 실시예들에서, 측벽 (27/29)에 직접 맞닿는 전도성 컨택의 재료는 원소 금속, 두개 이상의 원소 금속들의 합금, 및/또는 전도성 금속 화합물이다. 덜 이상적인 실시예에서, 측벽에 직접 맞닿는 전도성 컨택의 재료는 전도성으로-도핑된 반전도성 재료이다. 전도성 컨택 (28 및/또는 30)은 다른 회로부 컴포넌트들 (미도시)과 전도성 컨택(들)을 연결하기 위해 연장될 수 있거나 또는 전도성 라인 (도면들 1-4에 미도시)의 일부를 포함할 수 있다. 추가적으로 또는 대안적으로, 및 일 예로서, 전도성 컨택 (28 또는 30)는 복수개의 이런 트랜지스터들의 로우들 및 컬럼들을 가로질러 소스/드레인들을 상호연결하는 전도성 플레이트-유사(plate-like) 구조 (미도시)로 연결할 수 있다. 그럼에도 불구하고, 소스/드레인들은 트랜지스터 구성 (14)의 전도성 게이트 재료 (24) 위에 및/또는 아래에 있는 재료 (18)의 개별 부분들일 수 있다.
도 1은 전도성 컨택이 측면에서 직접 맞닿은 전이 금속 칼코겐 화합물 재료의 최-근위 측면 외측벽인 단부 표면들 (17, 19) 중 하나에 직접 맞닿지 않는 대표적인 실시예를 도시한다. 대안적으로, 전도성 컨택들의 하나 또는 둘모두는 최-근위(most-proximate) 단부 표면에 직접 맞닿을 수 있다. 예를 들어, 도 5 는 전도성 컨택 (28)도 단부 표면 (19)에 직접 맞닿고 전도성 컨택 (30)도 또한 단부 표면 (17)에 직접 맞닿은 대안 실시예 기판 단편 (11)을 도시한다. 상기-설명된 실시예들에서 같은 번호들이 적절한 곳에 사용되고, 일부 구성 차이들은 상이한 번호들로 표시된다. 도 5 는 전도성 컨택들 (28 및 30) 둘 모두가 그것들의 개별 단부 표면들에 직접 맞닿는 실시예를 도시하지만, 이런 컨택들 중 하나는 둘 모두의 컨택들이 전이 금속 칼코겐 화합물 재료 (18)의 측벽들에 직접 맞닿는 소위-직접 맞닿을 수 있다. 일 실시예에서, 전도성 컨택이 직접 맞닿은 전이 금속 칼코겐 화합물 재료의 측벽-표면적(sidewall-surface)은 전도성 컨택이 직접 맞닿은 전이 금속 칼코겐 화합물 재료의 단벽-표면적(endwall-surface)보다 더 크다. 도 5 는 하나의 이런 대표적 실시예를 도시한다. 도 5는 또한 전도성 컨택들 (28 및 30)이 전도성 라인들 (32 및 34)의 부분을 개별적으로 포함하는 일 예제 실시예를 도시한다.
대안적인 실시예 구성은 도면들 6-9 및 기판 단편 (10c)를 참고로 하여 다음에 설명되고 한쌍의 측면에서 대향하는 수직 강유전체 전계 효과 트랜지스터들 (14a, 14b)를 포함한다. 상기 설명된 실시예들로부터의 같은 번호들이 적절한 곳에 사용되며, 몇몇 구성 차이들은 접미사"a", "b" 및 “c”를 갖거나 또는 상이한 번호들을 갖고 표시된다. 절연 재료 (16)는 측면에서 수직의 강유전체 전계 효과 트랜지스터들 (14a 및 14b)의 쌍 사이에 있다. 트랜지스터들의 쌍은 절연 재료 (16)의 각각의 두개의 대향하는 측면의 가장자리들 (36) 위에 전이 금속 칼코겐 화합물 필름 (18)을 포함하고, 각각은 1 단일층 내지 7 단일층들의 측면 두께를 갖는다. 강유전체 게이트 유전체 필름 (20)이 각각의 전이 금속 칼코겐 화합물 필름 (18)의 측면에서 바깥쪽에 있다. 전도성 게이트 재료 (24)는 각각의 강유전체 게이트 유전체 필름(20)의 측면에서 바깥쪽에 있다. 전이 금속 칼코겐 화합물 필름들 (18)은 각각의 두개의 가장자리들 (36) 상에 전도성 게이트 재료 (24)의 높이에서 안쪽으로 및 높이에서 바깥쪽으로 연장된다.
전도성 컨택(conductive contact)은 a) 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 전도성 게이트 재료의 높이에서 바깥쪽에 있는 각각의 전이 금속 칼코겐 화합물 필름들의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는다. 도면들 6 및 8은 전도성 게이트 재료 (24)의 높이에서 바깥쪽에 있는 각각의 전이 금속 칼코겐 화합물 필름 (18)의 측면 외측벽 (29)에 직접 맞닿은 두개의 전도성 컨택들 (30a, 30b)을 도시한다. 도면들 6 및 9는 또한 전도성 게이트 재료 (24)의 높이에서 안쪽에 있는 각각의 전이 금속 칼코겐 화합물 필름 (18)의 측면 외측벽 (27)에 직접 맞닿은 두개의 전도성 컨택들 (28a, 28b)을 도시한다. 전도성 컨택들 (28a 및 28b)은 만약 이것이 연결되어 서로가 직접 전기적으로 결합되면 단일 또는 일원화된(unitary) 전도성 컨택으로 간주될 수 있거나, 또는 만약 그렇게 전기적으로 결합되지 않으면 두개의 개별 컨택들로 간주될 수 있다. 전도성 컨택들 (30a 및 30b)에 대하여 동일하게 적용한다. 그럼에도 불구하고, 기판들 (10 및 11)에 전도성 컨택들 (28 및 30)에 대하여 상기에서 설명된 임의의 속성들이 도면들 6-9 실시예들에서 사용될 수 있다.
본 발명의 실시예들은 수직 전계 효과 트랜지스터들의 수직 스트링(vertical string)을 포함하고, 그리고 도면들 10-13을 참고하여 다음에서 설명된다. 상기 설명된 실시예들로부터의 같은 번호들이 적절한 곳에 사용되며, 몇몇 구성 차이들은 접미사(“d”)를 갖거나 또는 상이한 번호들을 갖고 표시된다. 도면들 10-13은 수직의 강유전체 전계 효과 트랜지스터들 (42) (예를 들어, 스트링 마다 세개만 도시되고 있음)의 수직 스트링들 (40) (예를 들어, 여섯개만 도시되고 있음)의 어레이를 포함하는 기판 단편 (10d)을 도시한다. 세개보다 더 많은 트랜지스터들이 스트링 마다 포함될 것이고, 여섯개 스트링들보다 더 많이 소정의 어레이내에 (즉, 서브-어레이를 포함하는) 있을 것이다. 더구나, 수직 스트링들 (40)은 도시된 나란한 배열외에 어레이될 수 있다. 일 예로서, 인접한 로우들 및/또는 컬럼들내 일부 또는 전부 수직 스트링들 (40)은 대각선으로 스태거될(stagger) (미도시) 수 있다. 논의가 단일 수직 스트링 (40)와 관련된 구성에 대하여 진행된다. 수직의 강유전체 전계 효과 트랜지스터들 (42)의 수직 스트링 (40)은 절연 코어 (16)를 포함한다. 전이 금속 칼코겐 화합물(transition metal dichalcogenide) 재료 (18)는 절연 코어 (16)를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면의(lateral) 벽 두께를 갖는다. 강유전체 게이트 유전체 재료 (20)는 전이 금속 칼코겐 화합물 재료 (18)을 둘러싼다.
유전체 재료 (46) 및 전도성 게이트 재료 (24)의 교번하는 티어들 (44)이 강유전체 게이트 유전체 재료 (20)을 둘러싼다. 예제 유전체들 (26)들은 재료 (12)의 조성물에 대하여 상기에서 설명된 임의의 재료들을 포함한다. 티어들 (44)은 임의의 선택된 두께를 가질 수 있고, 그리고 상이한 두께들을 가질 수 있다. 전이 금속 칼코겐 화합물 재료 (18), 및 강유전체 게이트 유전체 재료 (20)는 비록 티어들 (44)이지만 절연 코어 (16)를 따라서 높이에서 연장된다. 전이 금속 칼코겐 화합물 재료는 a) 전도성 게이트 재료 티어들의 높이에서 바깥쪽 (예를 들어, 재료 (24)를 포함하는 최상단 티어 (44)), 및 b) 전도성 게이트 재료 티어들의 높이에서 안쪽 (예를 들어, 재료 (24)를 포함하는 맨 밑바닥의 티어 (44)) 중 적어도 하나를 높이에서 너머 연장된다. 도면들 10-13은 높이에서 바깥쪽 및 높이에서 안쪽 전도성 게이트 재료 티어들 (44)의 각각을 높이에서 너머 연장되는 예시 실시예 전이 금속 칼코겐 화합물 재료 (18)를 도시한다. 그것과는 관계없이 및 일 실시예에서, 높이에서 바깥쪽 티어는 유전체 재료 (예를 들어, 재료 (46)를 포함하는 최상단 티어 (44))를 포함할 수 있고, 및 일 실시예에서 전이 금속 칼코겐 화합물 재료 (18)는 예를 들어 도시된 바와 같이 높이에서 바깥쪽 유전체 재료 티어 (44)를 높이에서 초과하여 연장될 수 있다. 일 실시예에서, 높이에서 안쪽 티어는 유전체 재료 (예를 들어, 재료 (46)를 포함하는 맨 밑바닥의 티어 (44))를 포함할 수 있고, 및 일 실시예에서 전이 금속 칼코겐 화합물 재료 (18)는 예를 들어 도시된 바와 같이 높이에서 안쪽 유전체 재료 티어 (44)를 높이에서 초과하여 연장될 수 있다.
전도성 컨택(conductive contact)은 a) 전도성 게이트 재료의 바깥쪽 티어, 또는 b) 전도성 게이트 재료의 안쪽 티어를 높이에서 초과한 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는다. 도면들 10 및 12는 바깥쪽 전도성 게이트 재료 티어 (44)를 높이에서 초과한 전이 금속 칼코겐 화합물 재료 (18)의 측면 외측벽 (29)에 직접 맞닿은 전도성 컨택 (30)을 도시한다. 도면들 10 및 13은 또한 안쪽 전도성 게이트 재료 티어 (44)를 높이에서 초과한 전이 금속 칼코겐 화합물 재료 (18)의 측면 외측벽 (27)에 직접 맞닿은 다른 전도성 컨택 (28)을 도시한다. 도면들 1-5의 실시예들에 대하여 상기에서 설명된 임의의 속성들이 사용될 수 있다. 일 실시예에서, 수직 스트링 (40)은 예를 들어 그리고 단지 예시의 방식으로, U.S. 특허 번호. 7,898,850에 개시된 아키텍처에 비슷한 NAND 스트링으로 구성될 수 있다.
도 10-13 은 로우 및 컬럼 방식으로 어레이되고, 동시에 전도성 게이트 재료 (24)가 개별 티어들 (44)에 액세스 또는 워드 라인들 (48)을 포함하고 이는 적절한 유전체 재료 (33)에 의해 도시된 도면에서 서로에 대하여 전기적으로 절연된 예시 수직 스트링들 (40)을 도시한다. 예제들은 재료 (12)의 조성물에 대하여 상기에서 설명된 임의의 재료들을 포함한다. 전도성 컨택들 (28) 또는 전도성 컨택들 (30)은 일련의 감지/비트 라인들 (미도시)과 연결할 수 있다. 컨택들 (28 또는 30) 중 다른 것은 복수개의 이런 트랜지스터들의 로우들 및 컬럼들을 가로질러 소스/드레인들을 상호연결하는 전도성 플레이트-유사(plate-like) 구조 (미도시) 또는 상이한 셋의 라인들(미도시)와 연결할 수 있다. 그럼에도 불구하고, 소스/드레인들은 스트링(40)내 최상단 및 맨 밑바닥의 트랜지스터 구성 (42)의 상단 및 아래 전도성 게이트 재료 (24)에 있는 재료 (18)의 개별 부분들일 수 있다. 그럼에도 불구하고, 임의의 라인들은 임의의 적절한 방식으로 어레이될 수 있다. 일 예로서, 감지 라인들 (미도시)은 액세스 라인들에 수직으로 배향될 수 있고, 및 컨택들 (28 및 30)의 컬럼들 또는 로우들과 연결하는 라인들 (미도시)은 서로에 대하여 그리고 감지 라인들에 대하여 평행하게 이어질 수 있다.
수직의 강유전체 전계 효과 트랜지스터들의 스트링들의 추가의 예시 실시예들이 도면들 14-17 및 기판 단편 (10e)를 참고로 하여 다음에 설명된다. 상기 설명된 실시예들로부터의 같은 번호들이 적절한 곳에 사용되며, 몇몇 구성 차이들은 접미사"e", "r" 및 “s”를 갖거나 또는 상이한 번호들을 갖고 표시된다. 도 14는 측면에서 대향하는 유전체 재료 (46r 및 46s) 및 측면에서 대향하는 전도성 게이트 재료 (24r 및 24s)의 교번하는 티어들 (44e)을 도시한다. 개별 티어들 (44e)내 측면에서 대향하는 전도성 게이트 재료 (24r 및 24s)은 해당 개별적인 티어 (44e)내 한쌍의 측면에서 대향하는 수직의 강유전체 전계 효과 트랜지스터들 (14r 및 14s) 중 하나의 개별 게이트를 포함한다. 절연 재료 (16)는 개별 쌍들의 트랜지스터들의 트랜지스터들 (42r 및 42s) 사이의 측면에서 티어들 (44e)를 통과하여 연장된다. 전이 금속 칼코겐 화합물 필름 (18)은 절연 재료 (16)와 측면에서 대향하는 전도성 게이트 재료 (24r 및 24s) 사이의 절연 재료 (16)의 각각의 두개의 대향하는 측면의 가장자리들 (36)상에서 티어들 (44e)을 통과하여 연장된다. 전이 금속 칼코겐 화합물 필름들 (18)은 개별적으로 1 단일층 내지 7 단일층들의 측면 두께를 가진다.
전이 금속 칼코겐 화합물 필름들 (18)은 a) 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 바깥쪽(예를 들어, 게이트 재료 (24r, 24s)를 포함하는 최상단 티어 (44e)), 및 b) 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 안쪽 (예를 들어, 전도성 게이트 재료 (24r, 24s)를 포함하는 맨 밑바닥의 티어 (44e)) 중 적어도 하나를 높이에서 초과하여 연장된다. 강유전체 게이트 유전체 필름 (20)은 전이 금속 칼코겐 화합물 필름들 (18)과 측면에서 대향하는 전도성 게이트 재료 (24r 및 24s)사이의 개별 전이 금속 칼코겐 화합물 필름들 (18)의 각각의 두개의 대향하는 측면의 가장자리들 (35) 상에서 티어들 (44e)을 통과하여 연장된다.
전도성 컨택은 a) 대향하는 전도성 게이트 재료의 바깥쪽 티어를 높이에서 초과하는 각각의 전이 금속 칼코겐 화합물 필름들, 또는 b) 대향하는 전도성 게이트 재료의 안쪽 티어를 높이에서 초과하는 각각의 전이 금속 칼코겐 화합물 필름들의 측면 외측벽에 직접 맞닿는다. 도면들 14 및 16는 대향하는 전도성 게이트 재료 (24r 및 24s)의 바깥쪽 티어 를 높이에서 초과하는 각각의 전이 금속 칼코겐 화합물 필름 (18)의 측면 외측벽 (29)에 직접 맞닿은 전도성 컨택 (30r 및 30s)를 도시한다. 도면들 14 및 17은 대향하는 전도성 게이트 재료 (24r 및 24s)의 안쪽 티어를 높이에서 초과하는 각각의 전이 금속 칼코겐 화합물 필름 (18)의 측면 외측벽 (27)에 직접 맞닿은 전도성 컨택 (28r 및 28s)를 도시한다. 도면들 6-9의 실시예들에 대하여 상기에서 설명된 임의의 속성들이 도면들 14-17의 실시예들에서 사용될 수 있다. 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들 (42r 및 42s)의 수평으로 인접한 수직 스트링들 (40e)로부터 절연된 전이 금속 칼코겐 화합물 필름들 (18r 및 18s)로 티어들 (44e)을 통과하여 연장되는 유전체 재료 (75)가 도시된다. 유전체 재료 (75)는 재료들 (20 및/또는 24r, 24s) (미도시)내로 및/또는 그것을 통과하여 연장될 수 있다. 예제 유전체들 (75)들은 재료 (12)의 조성물에 대하여 상기에서 설명된 임의의 재료들을 포함한다.
도면들 14-17은 유전체 재료 (33)가 상이한 스트링들 (40e)의 바로 인접한 전도성 게이트 재료 (24r 및 24s) 사이에 있는 예시 실시예가 도시한다. 도 18 일 적어도 일부 바로 측면에서 인접한 수직 스트링들 (40f)이 개별 티어들내 전도성 게이트 재료 (24f)의 공통 수평 연장되는 라인을 공유하고, 그렇게 함으로써 아마도 수평 밀도를 증가시키는 예시의 대안적인 실시예 기판 단편 (10f) (도 15의 기판 단편의 대응하는 단면에 있어서)을 도시한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절한 곳에 사용되며, 몇몇 구성 차이들은 접미사 f”를 갖고 표시된다. 대향하는 전도성 게이트 재료 (미도시)의 바깥쪽 또는 안쪽 티어들을 높이에서 초과하는 전이 금속 칼코겐 화합물 필름의 측벽에 직접 맞닿은 전도성 컨택들을 측면에서 분리 및 전기적으로 절연시키기 위한 유전체 절연(isolation) (미도시)이 제공될 수 있다.
수직의 FeFET내 채널로서 1 단일층 내지 7 단일층들 두께인 수직의 전이 금속 칼코겐 화합물 재료 또는 필름의 사용은 강유전성의 유전체의 탈분극 경향을 줄일 수 있고, 및/또는 강유전성의 유전체와 채널 사이에 존재할 수 있는 부정적인 높은 전기장을 줄일 수 있다.
결론
일부 실시예들에서, 수직의 강유전체 전계 효과 트랜지스터 구성은 절연 코어(isolating core)를 포함한다. 전이 금속 칼코겐 화합물(transition metal dichalcogenide) 재료는 절연 코어를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면 벽 두께를 갖는다. 강유전체 게이트 유전체 재료는 전이 금속 칼코겐 화합물 재료를 둘러싼다. 전도성 게이트 재료는 강유전체 게이트 유전체 재료를 둘러싼다. 전이 금속 칼코겐 화합물 재료는 전도성 게이트 재료의 높이에서 바깥쪽으로 및 높이에서 안쪽으로 연장된다. 전도성 컨택(conductive contact)은 a) 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 전도성 게이트 재료의 높이에서 바깥쪽에 있는 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는다.
일부 실시예들에서, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들을 포함하는 구성은 한쌍의 수직의 강유전체 전계 효과 트랜지스터들 사이의 측면에 절연 재료를 포함한다. 트랜지스터들의 쌍은 개별적으로 1 단일층 내지 7 단일층들의 측면 두께를 가지며 절연 재료의 각각의 두개의 대향하는 측면의 가장자리들 위에 전이 금속 칼코겐 화합물 필름을 포함한다. 강유전체 게이트 유전체 필름이 각각의 전이 금속 칼코겐 화합물 필름의 측면에서 바깥쪽에 있다. 전도성 게이트 재료는 각각의 강유전체 게이트 유전체 필름들의 측면에서 바깥쪽에 있다. 전이 금속 칼코겐 화합물 필름들은 두개의 가장자리들의 각각 상에서 전도성 게이트 재료의 높이에서 바깥쪽으로 및 높이에서 안쪽으로 연장된다. 전도성 컨택(conductive contact)은 a) 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 전도성 게이트 재료의 높이에서 바깥쪽에 있는 각각의 전이 금속 칼코겐 화합물 필름들의 측면 외측벽에 직접 맞닿는다.
일부 실시예들에서, 수직의 강유전체 전계 효과 트랜지스터들 수직 스트링은 절연 코어(isolating core)를 포함한다. 전이 금속 칼코겐 화합물(transition metal dichalcogenide) 재료는 절연 코어를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면 벽 두께를 갖는다. 강유전체 게이트 유전체 재료는 전이 금속 칼코겐 화합물 재료를 둘러싼다. 유전체 재료와 전도성 게이트 재료의 교번하는 티어들이 강유전체 게이트 유전체 재료를 둘러싼다. 전이 금속 칼코겐 화합물 재료 및 강유전체 재료는 티어들을 통과하여 절연 코어를 따라서 높이에서 연장된다. 전이 금속 칼코겐 화합물 재료는 a) 전도성 게이트 재료 티어들의 높이에서 바깥쪽, 및 b) 전도성 게이트 재료 티어들의 높이에서 안쪽 중 적어도 하나를 높이에서 초과하여 연장된다. 전도성 컨택(conductive contact)은 a) 전도성 게이트 재료의 바깥쪽 티어, 또는 b) 전도성 게이트 재료의 안쪽 티어를 높이에서 초과한 전이 금속 칼코겐 화합물 재료의 측면 외측벽에 직접 맞닿는다.
일부 실시예들에서, 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링은 측면에서 대향하는 유전체 재료 및 측면에서 대향하는 전도성 게이트 재료의 교번하는 티어들을 포함한다. 개별 티어들내 측면에서 대향하는 전도성 게이트 재료는 해당 티어내 한쌍의 측면에서 대향하는 수직의 강유전체 전계 효과 트랜지스터들 중 하나의 개별 게이트를 포함한다. 절연 재료가 개별 쌍들의 트랜지스터들 사이의 측면에서 티어들을 통과하여 연장된다. 전이 금속 칼코겐 화합물 필름은 절연 재료와 측면에서 대향하는 전도성 게이트 재료 사이의 절연 재료의 각각의 두개의 대향하는 측면의 가장자리들 상에서 티어들을 통과하여 연장된다. 전이 금속 칼코겐 화합물 필름들은 개별적으로 1 단일층 내지 7 단일층들의 측면 두께를 가진다. 전이 금속 칼코겐 화합물 필름들은 a) 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 바깥쪽, 및 b) 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 안쪽 중 적어도 하나를 높이에서 초과하여 연장된다. 강유전체 게이트 유전체 필름은 전이 금속 칼코겐 화합물 필름들과 측면에서 대향하는 전도성 게이트 재료사이의 개별 전이 금속 칼코겐 화합물 필름들의 각각의 두개의 대향하는 측면의 가장자리들상에서 티어들을 통과하여 연장된다. 전도성 컨택은 a) 대향하는 전도성 게이트 재료의 바깥쪽 티어를 높이에서 초과하는 각각의 전이 금속 칼코겐 화합물 필름들, 또는 b) 대향하는 전도성 게이트 재료의 안쪽 티어를 높이에서 초과하는 각각의 전이 금속 칼코겐 화합물 필름들의 측면 외측벽에 직접 맞닿는다.
상태에 따라, 여기에 개시된 주제는 구조적 및 체계적 특징들에 대해 보다 더 또는 보다 덜 특정적인 언어로 설명되어왔다. 그러나, 청구항들은 본 명세서에 개시된 수단이 대표적인 실시예들을 포함하므로, 도시되고 설명된 특정 특징들에 제한되지 않는다는 점이 이해되어야 한다. 따라서 청구항들은 문자 그대로 쓰여진 바와 같이 제공되며, 등가물들의 원칙에 따라 적절히 해석되는 것이다.

Claims (32)

  1. 수직의 강유전체 전계 효과 트랜지스터 구성에 있어서,
    절연 코어 (isolating core);
    상기 절연 코어를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면 벽 두께(lateral wall thickness)를 갖는 전이 금속 칼코겐 화합물(transition metal dichalcogenide) 재료;
    상기 전이 금속 칼코겐 화합물 재료를 둘러싸는 강유전체 게이트 유전체 재료;
    상기 강유전체 게이트 유전체 재료를 둘러싸는 전도성 게이트 재료로서, 상기 전이 금속 칼코겐 화합물 재료는 상기 전도성 게이트 재료의 높이에서 안쪽으로 및 높이에서 바깥쪽으로 연장되는, 상기 전도성 게이트 재료; 및
    a) 상기 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 상기 전도성 게이트 재료의 높이에서 바깥쪽에 있는 상기 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는 전도성 컨택(conductive contact);를 포함하는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  2. 청구항 1에 있어서, 상기 절연 코어, 상기 전이 금속 칼코겐 화합물 재료, 및 상기 강유전체 게이트 유전체 재료 각각은 수평의 단면에서 원형인 개별 둘레를 갖는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  3. 청구항 1에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 측면 벽 두께에서 4 단일층들보다 더 크지 않은, 수직의 강유전체 전계 효과 트랜지스터 구성.
  4. 청구항 3에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 측면 벽 두께에서 2 단일층들보다 더 크지 않은, 수직의 강유전체 전계 효과 트랜지스터 구성.
  5. 청구항 1에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 MoS2, WS2, MoSe2, 및 WSe2 중 적어도 하나를 포함하는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  6. 청구항 1에 있어서, 상기 측벽에 직접 맞닿는 전도성 컨택의 재료는 원소 금속(elemental metal), 두개 이상의 원소 금속들의 합금, 및/또는 전도성 금속 화합물인, 수직의 강유전체 전계 효과 트랜지스터 구성.
  7. 청구항 1에 있어서, 상기 측벽에 직접 맞닿는 전도성 컨택의 재료는 전도성으로 도핑된 반전도성 재료인, 수직의 강유전체 전계 효과 트랜지스터 구성.
  8. 청구항 1에 있어서, 상기 강유전체 게이트 유전체 재료는 1 나노미터 내지 30 나노미터의 측면 벽 두께를 갖는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  9. 청구항 8에 있어서, 상기 강유전체 게이트 유전체 재료는 2 나노미터 내지 10 나노미터의 측면 벽 두께를 갖는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  10. 청구항 1 에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 측면 벽 두께에서 2 단일층들보다 더 크지 않고, 상기 강유전체 게이트 유전체 재료는 2 나노미터들 내지 10 나노미터들의 측면 벽 두께를 갖는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  11. 청구항 1에 있어서, 상기 전도성 컨택(conductive contact)은 상기 전도성 게이트 재료의 높이에서 바깥쪽에 있는 상기 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  12. 청구항 1에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 높이에서 최외측 단부 표면(outermost end surface) 및 높이에서 최내측 단부 표면(innermost end surface)를 갖고, 상기 전도성 컨택이 측면에서 직접 맞닿은 상기 전이 금속 칼코겐 화합물 재료의 최-근접한 측면 외측벽이 있는 상기 단부 표면들 중 하나에 상기 전도성 컨택이 직접 맞닿지 않는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  13. 청구항 1에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 높이에서 최외측 단부 표면(outermost end surface) 및 높이에서 최내측 단부 표면(innermost end surface)를 갖고, 상기 전도성 컨택이 측면에서 직접 맞닿은 상기 전이 금속 칼코겐 화합물 재료의 최-근접한 측면 외측벽이 있는 상기 단부 표면들 중 하나에 상기 전도성 컨택이 또한 직접 맞닿는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  14. 청구항 13에 있어서, 상기 전도성 컨택이 직접 맞닿은 상기 전이 금속 칼코겐 화합물 재료의 측벽-표면적(sidewall-surface)은 상기 전도성 컨택이 직접 맞닿은 상기 전이 금속 칼코겐 화합물 재료의 단벽-표면적(endwall-surface)보다 더 큰, 수직의 강유전체 전계 효과 트랜지스터 구성.
  15. 청구항 1에 있어서, 상기 전도성 컨택(conductive contact)은 상기 전도성 게이트 재료의 높이에서 안쪽에 있는 상기 전이 금속 칼코겐 화합물 재료의 측면 외측벽에 직접 맞닿는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  16. 청구항 1에 있어서, 상기 전도성 컨택(conductive contact)은 상기 전도성 게이트 재료의 높이에서 바깥쪽에 있는 상기 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿고 그리고 상기 전도성 게이트 재료의 높이에서 안쪽에 있는 상기 전이 금속 칼로겐 화합물 재료의 상기 측면 외측벽에 직접 맞닿은 다른 전도성 컨택을 포함하는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  17. 청구항 16에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 높이에서 최외측 단부 표면 및 높이에서 최내측 단부 표면을 갖고, 상기 전도성 컨택은 상기 최외측 단부 표면에 직접 맞닿지 않고 상기 다른 전도성 컨택은 상기 최내측 단부 표면에 직접 맞닿지 않는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  18. 청구항 16에 있어서, 상기 전이 금속 칼코겐 화합물 재료는 높이에서 최외측 단부 표면 및 높이에서 최내측 단부 표면을 갖고, 상기 전도성 컨택 및 상기 다른 전도성 컨택 중 적어도 하나는 상기 높이에서 최외측 단부 표면 또는 상기 높이에서 최내측 단부 표면에 개별적으로 직접 맞닿지 않는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  19. 청구항 18에 있어서, 상기 전도성 컨택은 상기 높이에서 최외측 단부 표면에 직접 맞닿고 상기 다른 전도성 컨택은 상기 높이에서 최내측 단부 표면에 직접 맞닿지 않은, 수직의 강유전체 전계 효과 트랜지스터 구성.
  20. 한쌍의 수직의 강유전체 전계 효과 트랜지스터들을 포함하는 구성에 있어서,
    한쌍의 수직의 강유전체 전계 효과 트랜지스터들 사이의 측면에 절연재료를 포함하되, 상기 트랜지스터들의 쌍은:
    개별적으로 1 단일층 내지 7 단일층들의 측면 두께를 가지며 그리고 절연 재료의 각각의 두개의 대향하는 측면의 가장자리들 위에 전이 금속 칼코겐 화합물 필름;
    각각의 상기 전이 금속 칼코겐 화합물 필름들의 측면에서 바깥쪽에 강유전체 게이트 유전체 필름;
    각각의 상기 강유전체 게이트 유전체 필름들의 측면에서 바깥쪽에 전도성 게이트 재료로서, 상기 전이 금속 칼코겐 화합물 필름들은 각각의 상기 두개의 가장자리들 위의 상기 전도성 게이트 재료의 높이에서 안쪽으로 및 높이에서 바깥쪽으로 연장되는, 상기 전도성 게이트 재료; 및
    a) 상기 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 상기 전도성 게이트 재료의 높이에서 바깥쪽에 있는 각각의 상기 전이 금속 칼코겐 화합물 필름의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는 전도성 컨택(conductive contact);를 포함하는, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들을 포함하는 구성.
  21. 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링(vertical string)에 있어서,
    절연 코어 (isolating core);
    상기 절연 코어를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면 벽 두께(lateral wall thickness)를 갖는 전이 금속 칼코겐 화합물(transition metal dichalcogenide) 재료;
    상기 전이 금속 칼코겐 화합물 재료를 둘러싸는 강유전체 게이트 유전체 재료;
    상기 강유전체 게이트 유전체 재료를 둘러싸는 유전체 재료 및 전도성 게이트 재료의 교번하는 티어(tier)들, 상기 전이 금속 칼코겐 화합물 재료 및 상기 강유전체 게이트 유전체 재료는 상기 티어들을 통과하여 상기 절연 코어를 따라서 높이에서 연장되고, 상기 전이 금속 칼코겐 화합물 재료는 a) 상기 전도성 게이트 재료 티어들의 높이에서 바깥쪽, 및 b) 상기 전도성 게이트 재료 티어들의 높이에서 안쪽 중 적어도 하나를 높이에서 초과하여 연장되는, 상기 티어들; 및
    a) 상기 전도성 게이트 재료의 바깥쪽 티어, 또는 b) 상기 전도성 게이트 재료의 안쪽 티어를 높이에서 초과하는 상기 전이 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는 전도성 컨택(conductive contact);를 포함하는, 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링.
  22. 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링(vertical string)에 있어서,
    측면에서 대향하는 유전체 재료 및 측면에서 대향하는 전도성 게이트 재료의 교번하는 티어들로서, 개별 상기 티어들내 상기 측면에서 대향하는 전도성 게이트 재료는 해당 티어내 한쌍의 측면에서 대향하는 수직의 강유전체 전계 효과 트랜지스터들 중 하나의 개별 게이트를 포함하는, 상기 티어들;
    상기 개별 쌍들의 트랜지스터들 사이의 측면에서 상기 티어들을 통과하여 연장되는 절연 재료;
    상기 절연 재료와 상기 측면에서 대향하는 전도성 게이트 재료 사이의 상기 절연 재료의 각각의 두개의 대향하는 측면의 가장자리들 상에서 상기 티어들을 통과하여 연장되는 전이 금속 칼코겐 화합물 필름으로서, 상기 전이 금속 칼코겐 화합물 필름들은 개별적으로 1 단일층 내지 7 단일층들의 측면 두께를 갖는, 상기 전이 금속 칼코겐 화합물 필름;
    상기 전이 금속 칼코겐 화합물 필름들은 a) 상기 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 바깥쪽, 및 b) 상기 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 안쪽 중 적어도 하나를 높이에서 초과하여 연장되고;
    상기 전이 금속 칼코겐 화합물 필름들과 상기 측면에서 대향하는 전도성 게이트 재료사이의 개별 상기 전이 금속 칼코겐 화합물 필름들의 각각의 두개의 대향하는 측면의 가장자리들상에서 상기 티어들을 통과하여 연장되는 강유전체 게이트 유전체 필름; 및
    a) 상기 대향하는 전도성 게이트 재료의 바깥쪽 티어를 높이에서 초과하는 각각의 상기 전이 금속 칼코겐 화합물 필름들, 또는 b) 상기 대향하는 전도성 게이트 재료의 안쪽 티어를 높이에서 초과하는 각각의 상기 전이 금속 칼코겐 화합물 필름들의 측면 외측벽에 직접 맞닿는 전도성 컨택;을 포함하는, 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링.
  23. 수직의 강유전체 전계 효과 트랜지스터 구성에 있어서,
    절연 코어 (isolating core);
    상기 절연 코어를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면 벽 두께(lateral wall thickness)를 갖는, InS2 및 InSe2 중 적어도 하나를 포함하는 금속 칼코겐 화합물(metal dichalcogenide) 재료;
    상기 금속 칼코겐 화합물 재료를 둘러싸는 강유전체 게이트 유전체 재료;
    상기 강유전체 게이트 유전체 재료를 둘러싸는 전도성 게이트 재료로서, 상기 금속 칼코겐 화합물 재료는 상기 전도성 게이트 재료의 높이에서 안쪽으로 및 높이에서 바깥쪽으로 연장되는, 상기 전도성 게이트 재료; 및
    a) 상기 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 상기 전도성 게이트 재료의 높이에서 바깥쪽에 있는 상기 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는 전도성 컨택(conductive contact);를 포함하는, 수직의 강유전체 전계 효과 트랜지스터 구성.
  24. 한쌍의 수직의 강유전체 전계 효과 트랜지스터들을 포함하는 구성에 있어서,
    한쌍의 수직의 강유전체 전계 효과 트랜지스터들 사이의 측면에 절연재료를 포함하되, 상기 트랜지스터들의 쌍은:
    개별적으로 1 단일층 내지 7 단일층들의 측면 두께를 가지며 그리고 절연 재료의 각각의 두개의 대향하는 측면의 가장자리들 위에 금속 칼코겐 화합물 필름;
    각각의 상기 금속 칼코겐 화합물 필름들의 측면에서 바깥쪽에 강유전체 게이트 유전체 필름;
    각각의 상기 강유전체 게이트 유전체 필름들의 측면에서 바깥쪽에 전도성 게이트 재료로서, 상기 금속 칼코겐 화합물 필름들은 각각의 상기 두개의 가장자리들 위의 상기 전도성 게이트 재료의 높이에서 안쪽으로 및 높이에서 바깥쪽으로 연장되는, 상기 전도성 게이트 재료; 및
    a) 상기 전도성 게이트 재료의 높이에서 안쪽에, 또는 b) 상기 전도성 게이트 재료의 높이에서 바깥쪽에 있는 각각의 상기 금속 칼코겐 화합물 필름의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는 전도성 컨택(conductive contact);를 포함하는, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들을 포함하는 구성.
  25. 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링(vertical string)에 있어서,
    절연 코어 (isolating core);
    상기 절연 코어를 둘러싸고 1 단일층(monolayer) 내지 7 단일층들의 측면 벽 두께(lateral wall thickness)를 갖는 금속 칼코겐 화합물(metal dichalcogenide) 재료;
    상기 금속 칼코겐 화합물 재료를 둘러싸는 강유전체 게이트 유전체 재료;
    상기 강유전체 게이트 유전체 재료를 둘러싸는 유전체 재료 및 전도성 게이트 재료의 교번하는 티어(tier)들, 상기 금속 칼코겐 화합물 재료 및 상기 강유전체 게이트 유전체 재료는 상기 티어들을 통과하여 상기 절연 코어를 따라서 높이에서 연장되고, 상기 금속 칼코겐 화합물 재료는 a) 상기 전도성 게이트 재료 티어들의 높이에서 바깥쪽, 및 b) 상기 전도성 게이트 재료 티어들의 높이에서 안쪽 중 적어도 하나를 높이에서 초과하여 연장되는, 상기 티어들; 및
    a) 상기 전도성 게이트 재료의 바깥쪽 티어, 또는 b) 상기 전도성 게이트 재료의 안쪽 티어를 높이에서 초과하는 상기 금속 칼코겐 화합물 재료의 측면 외측벽(lateral outer sidewall)에 직접 맞닿는 전도성 컨택(conductive contact);를 포함하는, 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링.
  26. 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링(vertical string)에 있어서,
    측면에서 대향하는 유전체 재료 및 측면에서 대향하는 전도성 게이트 재료의 교번하는 티어들로서, 개별 상기 티어들내 상기 측면에서 대향하는 전도성 게이트 재료는 해당 티어내 한쌍의 측면에서 대향하는 수직의 강유전체 전계 효과 트랜지스터들 중 하나의 개별 게이트를 포함하는, 상기 티어들;
    상기 개별 쌍들의 트랜지스터들 사이의 측면에서 상기 티어들을 통과하여 연장되는 절연 재료;
    상기 절연 재료와 상기 측면에서 대향하는 전도성 게이트 재료 사이의 상기 절연 재료의 각각의 두개의 대향하는 측면의 가장자리들 상에서 상기 티어들을 통과하여 연장되는 금속 칼코겐 화합물 필름으로서, 상기 금속 칼코겐 화합물 필름들은 개별적으로 1 단일층 내지 7 단일층들의 측면 두께를 갖는, 상기 금속 칼코겐 화합물 필름;
    상기 금속 칼코겐 화합물 필름들은 a) 상기 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 바깥쪽, 및 b) 상기 측면에서 대향하는 전도성 게이트 재료 티어들의 높이에서 안쪽 중 적어도 하나를 높이에서 초과하여 연장되고;
    상기 금속 칼코겐 화합물 필름들과 상기 측면에서 대향하는 전도성 게이트 재료사이의 개별 상기 금속 칼코겐 화합물 필름들의 각각의 두개의 대향하는 측면의 가장자리들상에서 상기 티어들을 통과하여 연장되는 강유전체 게이트 유전체 필름; 및
    a) 상기 대향하는 전도성 게이트 재료의 바깥쪽 티어를 높이에서 초과하는 각각의 상기 금속 칼코겐 화합물 필름들, 또는 b) 상기 대향하는 전도성 게이트 재료의 안쪽 티어를 높이에서 초과하는 각각의 상기 금속 칼코겐 화합물 필름들의 측면 외측벽에 직접 맞닿는 전도성 컨택;을 포함하는, 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020167005689A 2013-08-12 2014-07-22 수직의 강유전체 전계 효과 트랜지스터 구성들, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들 KR101789455B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/964,309 2013-08-12
US13/964,309 US9337210B2 (en) 2013-08-12 2013-08-12 Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
PCT/US2014/047570 WO2015023403A1 (en) 2013-08-12 2014-07-22 Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors

Publications (2)

Publication Number Publication Date
KR20160040660A KR20160040660A (ko) 2016-04-14
KR101789455B1 true KR101789455B1 (ko) 2017-11-20

Family

ID=52447896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167005689A KR101789455B1 (ko) 2013-08-12 2014-07-22 수직의 강유전체 전계 효과 트랜지스터 구성들, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들

Country Status (7)

Country Link
US (4) US9337210B2 (ko)
EP (1) EP3033770B1 (ko)
JP (1) JP6248198B2 (ko)
KR (1) KR101789455B1 (ko)
CN (2) CN109273444B (ko)
TW (1) TWI560885B (ko)
WO (1) WO2015023403A1 (ko)

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US8981334B1 (en) 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9382618B2 (en) * 2014-07-18 2016-07-05 UChicago Argnonne, LLC Oxygen-free atomic layer deposition of indium sulfide
US9425324B2 (en) * 2014-09-30 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and channel structure thereof
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
EP3038141B1 (en) * 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
JP2016213280A (ja) * 2015-05-01 2016-12-15 国立大学法人金沢大学 電界効果トランジスタ
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9576950B1 (en) * 2015-08-31 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts to transition metal dichalcogenide and manufacturing methods thereof
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US9899516B2 (en) * 2015-10-01 2018-02-20 Drexel University Engineered ferroelectric gate devices
US9721963B1 (en) * 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
US11335556B2 (en) 2016-06-03 2022-05-17 Ohio University Directed growth of electrically self-contacted monolayer transition metal dichalcogenides with lithographically defined metallic patterns
US9947687B2 (en) 2016-06-08 2018-04-17 Micron Technology, Inc. Memory cells comprising a programmable field effect transistor having a reversibly programmable gate insulator
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
KR102653527B1 (ko) 2016-11-09 2024-04-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR20190105604A (ko) * 2017-01-20 2019-09-17 웨이민 리 강유전성 산화물 메모리 장치
US10229921B2 (en) 2017-02-03 2019-03-12 International Business Machines Corporation Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors
US9875784B1 (en) * 2017-04-13 2018-01-23 Qualcomm Incorporated Three-dimensional (3D) ferroelectric dipole metal-oxide semiconductor ferroelectric field-effect transistor (MOSFeFET) system, and related methods and systems
KR20180131118A (ko) 2017-05-31 2018-12-10 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
US10608011B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional NOR memory array architecture and methods for fabrication thereof
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
KR102463483B1 (ko) * 2017-08-29 2022-11-04 마이크론 테크놀로지, 인크 고 밴드 갭 재료를 포함하는 스트링 드라이버들을 갖는 디바이스들 및 시스템들, 및 형성 방법들
US10490631B2 (en) * 2017-11-24 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
CN109904229A (zh) * 2017-12-08 2019-06-18 萨摩亚商费洛储存科技股份有限公司 垂直式铁电薄膜储存晶体管和资料写入及读出方法
US20210083050A1 (en) * 2017-12-26 2021-03-18 King Abdullah University Of Science And Technology Silicon nanotube, negative-capacitance transistor with ferroelectric layer and method of making
CN111149212A (zh) * 2017-12-27 2020-05-12 英特尔公司 低电阻场效应晶体管及其制造方法
US20190237470A1 (en) * 2018-01-31 2019-08-01 Sandisk Technologies Llc Vertical 1t ferroelectric memory cells, memory arrays and methods of forming the same
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
KR102538701B1 (ko) * 2018-02-22 2023-06-01 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 구동 방법
CN108428701A (zh) * 2018-03-05 2018-08-21 湘潭大学 一种三维nand铁电存储器及其制备方法
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10748931B2 (en) * 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
KR102494684B1 (ko) 2018-05-10 2023-02-02 에스케이하이닉스 주식회사 강유전성 반도체 소자 및 이의 제조 방법
US11069696B2 (en) * 2018-07-12 2021-07-20 Sunrise Memory Corporation Device structure for a 3-dimensional NOR memory array and methods for improved erase operations applied thereto
CN112567516A (zh) 2018-07-12 2021-03-26 日升存储公司 三维nor存储器阵列的制造方法
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
US10790304B2 (en) 2018-07-26 2020-09-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
CN109378313B (zh) * 2018-09-23 2020-10-30 复旦大学 一种低功耗三维非易失性存储器及其制备方法
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
US10615288B1 (en) 2018-10-24 2020-04-07 International Business Machines Corporation Integration scheme for non-volatile memory on gate-all-around structure
US10727251B2 (en) * 2018-12-03 2020-07-28 Globalfoundries Inc. Rounded shaped transistors for memory devices
US11557545B2 (en) * 2018-12-04 2023-01-17 Qorvo Us, Inc. Monolithic microwave integrated circuit (MMIC) with embedded transmission line (ETL) ground shielding
CN113169041B (zh) 2018-12-07 2024-04-09 日升存储公司 形成多层垂直nor型存储器串阵列的方法
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
EP3918633A4 (en) 2019-01-30 2023-02-08 Sunrise Memory Corporation HIGH BANDWIDTH, HIGH CAPACITY EMBEDDED MEMORY DEVICE USING WAFER BONDS
JP2022519537A (ja) 2019-02-11 2022-03-24 サンライズ メモリー コーポレイション 垂直型薄膜トランジスタ、及び、垂直型薄膜トランジスタの、３次元メモリアレイのためのビット線コネクタとしての応用メモリ回路方法
US10978473B2 (en) 2019-02-12 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method of forming the same
US10804274B2 (en) 2019-02-27 2020-10-13 International Business Machines Corporation Co-integration of non-volatile memory on gate-all-around field effect transistor
WO2020181049A1 (en) 2019-03-06 2020-09-10 Micron Technology, Inc. Integrated assemblies having transistor body regions coupled to carrier-sink-structures; and methods of forming integrated assemblies
US11665908B2 (en) 2019-03-22 2023-05-30 Kioxia Corporation Semiconductor memory device incorporating hafnium oxide insulative portions
TWI720547B (zh) 2019-03-22 2021-03-01 日商東芝記憶體股份有限公司 半導體記憶裝置
CN110047844B (zh) * 2019-04-11 2020-11-10 中国科学院微电子研究所 三维垂直单晶体管铁电存储器及其制备方法
US10825834B1 (en) * 2019-05-10 2020-11-03 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
TWI738202B (zh) 2019-06-03 2021-09-01 旺宏電子股份有限公司 三維快閃記憶體及其陣列佈局
US10840146B1 (en) * 2019-06-17 2020-11-17 Globalfoundries Inc. Structures and SRAM bit cells with a buried cross-couple interconnect
WO2020263340A1 (en) * 2019-06-27 2020-12-30 Sandisk Technologies Llc Ferroelectric memory device containing a series connected select gate transistor and method of forming the same
US10879269B1 (en) 2019-06-27 2020-12-29 Sandisk Technologies Llc Ferroelectric memory device containing a series connected select gate transistor and method of forming the same
US10916287B2 (en) 2019-06-27 2021-02-09 Sandisk Technologies Llc Ferroelectric memory device containing a series connected select gate transistor and method of forming the same
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR102521580B1 (ko) 2019-07-31 2023-04-12 삼성전자주식회사 반도체 장치
US11239254B2 (en) 2019-08-02 2022-02-01 Sandisk Technologies Llc Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same
US11049880B2 (en) * 2019-08-02 2021-06-29 Sandisk Technologies Llc Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same
US11715797B2 (en) 2019-08-27 2023-08-01 Micron Technology, Inc. Ferroelectric transistors and assemblies comprising ferroelectric transistors
US11133329B2 (en) 2019-09-09 2021-09-28 Macronix International Co., Ltd. 3D and flash memory architecture with FeFET
CN112466892A (zh) * 2019-09-09 2021-03-09 旺宏电子股份有限公司 存储器、集成电路存储器及制造存储器的方法
US10978485B2 (en) * 2019-09-09 2021-04-13 Macronix International Co., Ltd. Vertical-channel ferroelectric flash memory
CN112466891A (zh) * 2019-09-09 2021-03-09 旺宏电子股份有限公司 三维闪存存储器、控制电路、形成栅极叠层的方法
US11309332B2 (en) * 2019-09-12 2022-04-19 Sandisk Technologies Llc Three-dimensional memory device containing ferroelectric memory elements encapsulated by transition metal-containing conductive elements and method of making thereof
US11444243B2 (en) * 2019-10-28 2022-09-13 Micron Technology, Inc. Electronic devices comprising metal oxide materials and related methods and systems
US11069819B2 (en) * 2019-10-30 2021-07-20 Globalfoundries U.S. Inc. Field-effect transistors with channel regions that include a two-dimensional material on a mandrel
US11088170B2 (en) 2019-11-25 2021-08-10 Sandisk Technologies Llc Three-dimensional ferroelectric memory array including integrated gate selectors and methods of forming the same
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
TWI836184B (zh) 2020-02-07 2024-03-21 美商森恩萊斯記憶體公司 具有低延遲的高容量記憶體電路
US11107516B1 (en) * 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
CN114762117A (zh) * 2020-02-24 2022-07-15 桑迪士克科技有限责任公司 含有二维电荷载气沟道的铁电存储器器件及其制造方法
WO2021173572A1 (en) 2020-02-24 2021-09-02 Sunrise Memory Corporation Channel controller for shared memory access
US11404570B2 (en) * 2020-02-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with embedded ferroelectric field effect transistors
TW202139270A (zh) * 2020-02-27 2021-10-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
CN111463280B (zh) * 2020-03-18 2023-04-07 中国科学院微电子研究所 一种半导体器件及其制作方法、集成电路及电子设备
WO2021207050A1 (en) 2020-04-08 2021-10-14 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional nor memory string array
KR20210143076A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 강유전층을 구비하는 3차원 구조의 반도체 장치
KR102602494B1 (ko) * 2020-05-28 2023-11-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3차원 메모리 디바이스 및 방법
US11716855B2 (en) 2020-05-28 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
CN115443534A (zh) * 2020-06-30 2022-12-06 华为技术有限公司 存储器及其制造方法
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11961910B2 (en) 2020-08-25 2024-04-16 Applied Materials, Inc. Multi-metal lateral layer devices with internal bias generation
US11889680B2 (en) 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
WO2022047067A1 (en) 2020-08-31 2022-03-03 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same
US11393920B2 (en) 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11856782B2 (en) * 2021-03-04 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11856787B2 (en) 2021-06-11 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11695072B2 (en) * 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN116230764B (zh) * 2022-03-30 2024-03-15 北京超弦存储器研究院 场效应管、存储器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921468B2 (ja) 1996-02-19 1999-07-19 日本電気株式会社 半導体メモリ装置
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
JP2012238348A (ja) 2011-05-10 2012-12-06 Hitachi Ltd 半導体記憶装置

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
US6336544B1 (en) 1999-03-01 2002-01-08 Casinovations Incorporated Coin collection system
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US5959878A (en) 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
US6256220B1 (en) 1997-09-15 2001-07-03 Celis Semiconductor Corporation Ferroelectric memory with shunted isolated nodes
JP3373403B2 (ja) * 1997-09-16 2003-02-04 帝人株式会社 スェード調人工皮革の製造方法
JPH11274429A (ja) 1998-03-19 1999-10-08 Toshiba Corp 半導体記憶装置
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6048740A (en) * 1998-11-05 2000-04-11 Sharp Laboratories Of America, Inc. Ferroelectric nonvolatile transistor and method of making same
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
KR100747369B1 (ko) 1999-09-30 2007-08-07 로무 가부시키가이샤 불휘발성 메모리
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4938921B2 (ja) 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
US6717195B2 (en) 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
JP2003045174A (ja) 2001-08-01 2003-02-14 Sharp Corp 半導体記憶装置
TW508808B (en) 2001-09-14 2002-11-01 Winbond Electronics Corp Stacked type capacitor structure and its manufacturing method
US6673664B2 (en) * 2001-10-16 2004-01-06 Sharp Laboratories Of America, Inc. Method of making a self-aligned ferroelectric memory transistor
AU2003221212A1 (en) 2002-03-26 2003-10-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
JP4141861B2 (ja) * 2003-03-03 2008-08-27 富士通株式会社 半導体装置及びその製造方法
US7755934B2 (en) 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US6830964B1 (en) 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7297602B2 (en) 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
US7161213B2 (en) 2004-08-05 2007-01-09 Broadcom Corporation Low threshold voltage PMOS apparatus and method of fabricating the same
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
KR100587396B1 (ko) 2004-08-13 2006-06-08 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그의 제조방법
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
KR20070101857A (ko) 2004-12-06 2007-10-17 더 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 나노스케일 와이어 기반 데이터 스토리지
KR100707181B1 (ko) * 2005-02-14 2007-04-13 삼성전자주식회사 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
JP2007049016A (ja) 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US7982252B2 (en) * 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP4745108B2 (ja) * 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
FR2913523B1 (fr) 2007-03-09 2009-06-05 Commissariat Energie Atomique Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US8679903B2 (en) 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
US7898850B2 (en) 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
US8394683B2 (en) 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5288877B2 (ja) * 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
US8004871B2 (en) 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
JP5081069B2 (ja) * 2008-06-09 2012-11-21 パナソニック株式会社 半導体記憶装置
JP2010044844A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体記憶装置
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP5025696B2 (ja) 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
US8716780B2 (en) 2009-11-06 2014-05-06 Rambus Inc. Three-dimensional memory array stacking structure
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
KR101780841B1 (ko) 2010-02-26 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8198160B2 (en) * 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8570785B2 (en) 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array
CN102263122B (zh) * 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8399874B2 (en) * 2011-01-17 2013-03-19 Snu R&Db Foundation Vertical nonvolatile memory device including a selective diode
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US20120327714A1 (en) 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
KR20130005878A (ko) * 2011-07-07 2013-01-16 삼성전자주식회사 저저항 반도체 소자
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8760909B2 (en) 2011-10-20 2014-06-24 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP2013105979A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 半導体装置及びその製造方法
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US20130193400A1 (en) * 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
KR20130092925A (ko) 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US8796085B2 (en) * 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US20140252298A1 (en) 2013-03-10 2014-09-11 Sandisk 3D Llc Methods and apparatus for metal oxide reversible resistance-switching memory devices
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP6067524B2 (ja) 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
KR20150041705A (ko) 2013-10-08 2015-04-17 삼성전자주식회사 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
KR102131075B1 (ko) 2013-11-12 2020-07-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9601194B2 (en) 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
KR20150135804A (ko) 2014-05-26 2015-12-04 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9437658B2 (en) 2014-08-05 2016-09-06 Sandisk Technologies Llc Fully isolated selector for memory device
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921468B2 (ja) 1996-02-19 1999-07-19 日本電気株式会社 半導体メモリ装置
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
JP2012238348A (ja) 2011-05-10 2012-12-06 Hitachi Ltd 半導体記憶装置

Also Published As

Publication number Publication date
US9337210B2 (en) 2016-05-10
US10153299B2 (en) 2018-12-11
TW201515224A (zh) 2015-04-16
CN109273444B (zh) 2023-06-27
EP3033770A4 (en) 2017-03-08
US20170117295A1 (en) 2017-04-27
TWI560885B (en) 2016-12-01
CN105453267B (zh) 2018-09-21
US20160225860A1 (en) 2016-08-04
US10297612B2 (en) 2019-05-21
US20180323214A1 (en) 2018-11-08
EP3033770A1 (en) 2016-06-22
US9559118B2 (en) 2017-01-31
CN105453267A (zh) 2016-03-30
JP6248198B2 (ja) 2017-12-13
US20150041873A1 (en) 2015-02-12
CN109273444A (zh) 2019-01-25
WO2015023403A1 (en) 2015-02-19
KR20160040660A (ko) 2016-04-14
EP3033770B1 (en) 2019-10-30
JP2016529717A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
KR101789455B1 (ko) 수직의 강유전체 전계 효과 트랜지스터 구성들, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들
EP3092660B1 (en) Field effect transistor constructions and memory arrays
KR101965084B1 (ko) 강유전체 재료를 함유하는 리세스된 트랜지스터들
KR20210087103A (ko) 메모리 어레이
CN111048522A (zh) 形成阵列的多个铁电场效晶体管及其形成方法
US20210233920A1 (en) Integrated Circuit Constructions Comprising Memory And Methods Used In The Formation Of Integrated Circuitry Comprising Memory
US11152509B2 (en) Elevationally-extending transistors, devices comprising elevationally-extending transistors, and methods of forming a device comprising elevationally-extending transistors
KR20210116666A (ko) 메모리 어레이 및 메모리 어레이 형성에 사용되는 방법
US20220278001A1 (en) Array Of Vertical Transistors, An Array Of Memory Cells Comprising An Array Of Vertical Transistors, And A Method Used In Forming An Array Of Vertical Transistors
US10121745B2 (en) Integrated circuit structures comprising conductive vias and methods of forming conductive vias
US20220271127A1 (en) Transistors And Arrays Of Elevationally-Extending Strings Of Memory Cells
US11056497B2 (en) Memory arrays and methods used in forming a memory array
US20240081053A1 (en) Memory Cell And Method Used In Forming A Memory Cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant