JP2016529717A - 垂直方向強誘電性電界効果トランジスタ構造、一対の垂直方向強誘電性電界効果トランジスタを含む構造、強誘電性電界効果トランジスタの垂直方向ストリング、および垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリング - Google Patents

垂直方向強誘電性電界効果トランジスタ構造、一対の垂直方向強誘電性電界効果トランジスタを含む構造、強誘電性電界効果トランジスタの垂直方向ストリング、および垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリング Download PDF

Info

Publication number
JP2016529717A
JP2016529717A JP2016533310A JP2016533310A JP2016529717A JP 2016529717 A JP2016529717 A JP 2016529717A JP 2016533310 A JP2016533310 A JP 2016533310A JP 2016533310 A JP2016533310 A JP 2016533310A JP 2016529717 A JP2016529717 A JP 2016529717A
Authority
JP
Japan
Prior art keywords
transition metal
height direction
conductive
metal dichalcogenide
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016533310A
Other languages
English (en)
Other versions
JP6248198B2 (ja
Inventor
エム． カルダ，カマル
エム． カルダ，カマル
ヴィー． モウリ，チャンドラ
ヴィー． モウリ，チャンドラ
エス． サンデュ，ガーテ
エス． サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016529717A publication Critical patent/JP2016529717A/ja
Application granted granted Critical
Publication of JP6248198B2 publication Critical patent/JP6248198B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

垂直方向強誘電性電界効果トランジスタ構造は絶縁コアを含む。遷移金属ジカルコゲナイド材料は絶縁コアを包囲し、１モノレイヤーから７モノレイヤーの横方向の壁厚さを有する。強誘電性ゲート誘電体材料は遷移金属ジカルコゲナイド材料を包囲する。導電性ゲート材料は、強誘電性ゲート誘電体材料を包囲する。遷移金属ジカルコゲナイド材料は、導電性ゲート材料の内部に高さ方向に延び、導電性ゲート材料の外部に高さ方向に延びる。導電性接点は、ａ）導電性ゲート材料の内部に高さ方向に存在するか、またはｂ）導電性ゲート材料の外部に高さ方向に存在する遷移金属ジカルコゲナイド材料の横方向の外部側壁に直接接触する。さらなる実施形態が開示される。【選択図】図１

Description

本明細書に開示された実施形態は、垂直方向強誘電性電界効果トランジスタ構造、一対の垂直方向強誘電性電界効果トランジスタを含む構造、強誘電性電界効果トランジスタの垂直方向ストリング、および垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリングに関する。
メモリは一種の集積回路であり、データを記憶するためにコンピュータシステムで使用される。メモリは、個々のメモリセルの一つ以上のメモリアレイで作製され得る。メモリセルは、デジット線（ビット線、データ線、センス線またはデータ／センス線とも称され得る）とアクセス線（ワード線とも称され得る）とを使用して書き込まれるか、読み出されてもよい。デジット線は、アレイの列に沿って導電性を有するようにメモリセルを相互接続し、アクセス線は、アレイの行に沿って導電性を有するようにメモリセルを相互接続する可能性がある。各メモリセルは、デジット線とアクセス線との組み合わせを介して一意的にアドレス指定されてもよい。
メモリセルは、揮発性であってもよいし、不揮発性であってもよい。不揮発性メモリセルは、コンピュータがオフにされる時を含む多くの例において、長期間データを記憶することができる。不揮発性メモリは、データを消失するため、毎秒数回など多くの例において、リフレッシュ／再書き込みを必要とする。それとは関係なく、メモリセルは、少なくとも二つの異なる選択可能な状態にメモリを維持するか、記憶するように構成される。二進法においては、状態は、“０”か“１”かのいずれかと考えられる。他の記数法においては、少なくとも幾つかの個々のメモリセルは、３つ以上のレベルの情報または３つ以上の状態の情報を記憶するように構成されてもよい。
電界効果トランジスタは、メモリセル内で使用され得る一種の電子コンポーネントである。これらのトランジスタは、その間に半導電性チャネル領域を有する、一対の導電性ソース／ドレイン領域を含む。導電性ゲートは、チャネル領域に隣接し、薄いゲート誘電体によってチャネル領域から分離される。ゲートに適切な電圧を印加することによって、チャネル領域を通って、ソース／ドレイン領域のうちの一方から他方へと電流を流すことを可能とする。電圧がゲートから除去されると、電流はチャネル領域を通ってほとんど流れなくなる。電界効果トランジスタは、ゲート構造の一部として例えば、可逆的にプログラム可能な電荷蓄積領域などの追加構造も含んでもよい。例えば、バイポーラトランジスタなどの電界効果トランジスタ以外のトランジスタが、メモリセル内で追加的または代替的に使用されることがある。トランジスタは、多くの種類のメモリで使用され得る。さらに、トランジスタは、メモリ以外のアレイで使用され、形成されてもよい。
或る種のトランジスタは、強誘電性電界効果トランジスタ（ＦｅＦＥＴ）であり、ゲート誘電体が強誘電性である。プログラミングゲート電圧を印加することによって整列する強誘電性の分極は、選択された動作ゲート電圧に対して、ソースとドレインとの間の半導電性チャネルの導電性を改変する。適切な正のプログラミング電圧は、半導電性チャネルに沿って分極を方向づける。この強誘電性の分極によって、チャンルにより近接した正のシート電荷と、ゲートにより近接した負のシート電荷とを生じる。ｐ型半導体を考えると、この強誘電性電荷を補償するために、界面における電子の蓄積が生じる。低い抵抗のチャネルは、このようにして生成される。他方の安定状態へと分極を切り替えるとき、負のシート電荷がチャネルにより近く、ゲート誘電体に近い半導電性チャネル内の電子が欠乏するように、強誘電性分極が整列される。これは、高抵抗につながる。強誘電性分極状態によって引き起こされる高コンダクタンスおよび低コンダクタンスの選択は、プログラミングゲート電圧の除去後に（少なくともある期間は）そのまま残る。チャネルの状態は、強誘電性分極を乱さない小さいドレイン電圧を印加することによって読み出すことができる。
しかしながら、ＦｅＦＥＴは、制御不能に脱分極する可能性があり、したがって、プログラム状態を失う可能性がある。さらに、強誘電性誘電体材料と、チャネルとの間にある典型的に薄い酸化膜の間に非常に高い電界が存在し、それによって動作中の信頼性の問題を引き起こす。
本発明の一実施形態による基板断片の概略断面図である。 図１の直線２−２を通る断面図である。 図１の直線３−３を通る断面図である。 図１の直線４−４を通る断面図である。 本発明の一実施形態による基板断片の概略断面図であり、図１によって示された基板断片の代替である。 本発明の一実施形態による基板断片の概略断面図であり、図１によって示された基板断片の代替である。 図６の直線７−７を通る断面図である。 図６の直線８−８を通る断面図である。 図６の直線９−９を通る断面図である。 本発明の一実施形態による基板断片の概略断面図である。 図１０の直線１１−１１を通る断面図である。 図１０の直線１２−１２を通る断面図である。 図１０の直線１３−１３を通る断面図である。 本発明の一実施形態による基板断片の概略断面図であり、図１０によって示された基板断片の代替である。 図１４の直線１５−１５を通る断面図である。 図１４の直線１６−１６を通る断面図である。 図１４の直線１７−１７を通る断面図である。 本発明の一実施形態による基板断片の概略断面図であり、図１５によって示された基板断片の代替である。
まず、図１−図４を参照して、例示的実施形態の垂直方向強誘電性電界効果トランジスタ構造が記述される。本文書においては、水平方向とは、基板が作製中に処理される主面にほぼ沿った方向のことを称し、垂直方向とは、水平方向にほぼ直交する方向である。さらに、本明細書で用いられるように“垂直方向（ｖｅｒｔｉｃａｌ）”および“水平方向（ｈｏｒｉｚｏｎｔａｌ）”は、三次元空間における基板の方向とは無関係に、互いに対してほぼ垂直な方向である。さらに、“高さ方向（ｅｌｅｖａｔｉｏｎａｌ）”および“高さ方向に（ｅｌｅｖａｔｉｎａｌｌｙ）”とは、回路が作製されたベース基板に対して垂直な方向を称する。
例示的な基板断片１０は、垂直方向電界効果トランジスタ構造１４（図１）を含み、その上に形成された種々の材料を有する誘電体材料１２を含む。例示的な誘電体材料１２は、ドープされた二酸化シリコン、ドープされていない二酸化シリコンおよび／または窒化シリコンである。集積回路の部分的に作製された他のコンポーネントまたは完全に作製された他のコンポーネントは、材料１２の一部として形成されてもよいし、材料１２の内部に高さ方向にあってもよく、本明細書に開示された発明に特に関連するものではない。
本明細書に記述された材料および／または構造のうちの任意のものは、均一であってもよいし、不均一であってもよく、それとは関係なく、これらが存在する任意の材料上で連続的であってもよいし、不連続であってもよい。本明細書で用いられるように、“異なる組成（ｄｉｆｆｅｒｅｎｔ ｃｏｍｐｏｓｉｔｉｏｎ）”とは、例えば、このような材料が均一ではない場合に、化学的および／または物理的に異なるように、互いに直接接触し得る二つの前述の材料のうちの一部のみを必要とする。二つの前述の材料が互いに直接接触しない場合、“異なる組成（ｄｉｆｆｅｒｅｎｔ ｃｏｍｐｏｓｔｉｔｉｏｎ）”は、このような材料が均一ではない場合に化学的および／または物理的に異なるように、互いに最も近い二つの前述の材料の一部のみを必要とする。本文書においては、材料または構造は、互いに対して前述の材料または構造の少なくともいくらかの触れ合う接触が存在するときに、材料または構造は、別の材料または構造に“直接接触して（ｄｉｒｅｃｔｌｙ ａｇａｉｎｓｔ）”いる。対照的に、“直接（ｄｉｒｅｃｔｌｙ）”がつかない“上（ｏｖｅｒ）”“上（ｏｎ）”“接触（ａｇａｉｎｓｔ）”は、（複数の）中間材料または（複数の）中間構造によって、互いに前述の材料または構造との物理的接触がない場合の構造と同様に、“直接接触する（ｄｉｒｅｃｔｌｙ ａｇａｉｎｓｔ）”状態も包含する。さらに、特に指定されない限りは、各材料は、あらゆる適切な技術または開発中に技術を使用して形成されてもよく、原子層堆積、化学蒸着、物理蒸着、エピタキシャル成長、拡散ドーピングおよびイオン注入がその例である。
基板断片１０は、半導体基板を含んでもよい。本文書の文脈においては、“半導体基板（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｓｕｂｓｔｒａｔｅ）”または“半導電性基板（ｓｅｍｉｃｏｎｄｕｃｔｉｖｅ ｓｕｂｓｔｒａｔｅ）”という語は、半導電性ウェーハ（単独もしくは他の材料をその上に含むアセンブリのいずれか）および半導電性材料層（単独もしくは他の材料をその上に含むアセンブリのいずれか）を含むがそのいずれにも限定はされない半導電性材料を含む任意の構造を意味するように定義される。“基板（ｓｕｂｓｔｒａｔｅ）”という語は、上述された半導電性基板を含むがそれには限定されない任意の支持構造のことを称する。
トランジスタ構造１４は、絶縁コア１６（即ち電気的絶縁）を含む。絶縁コア１６の材料は、例えば、材料１２の組成に関して上述された材料のうちの任意の材料を含む、誘電体であってもよい。絶縁コア１６の材料は、半導電性または導電性であってもよく、例えば、例えば、接地または幾つかの他の電位に維持することで、トランジスタ構造１４上および／またはトランジスタ構造１４下（図示されない）の回路コンポーネントに対して電気的絶縁機能を提供することがある。
遷移金属ジカルコゲナイド材料１８は、絶縁コア１６を包囲し、１モノレイヤーから７モノレイヤーの横方向の壁の厚さを有する。一実施形態においては、遷移金属ジカルコゲナイド材料１８は、横方向の壁厚さが４モノレイヤー以下であり、一実施形態においては、横方向の壁厚さが２モノレイヤー以下である。例示的材料は、ＭｏＳ２、ＷＳ２、ＩｎＳ２、ＭｏＳｅ２、ＷＳｅ２およびＩｎＳｅ２のうちの一つ以上を含む。遷移金属ジカルコゲナイド材料１８は、高さ方向の最外端面１７と高さ方向の最内端面１９とを有するものと考えられ得る。
強誘電性ゲート誘電体材料２０は、遷移金属ジカルコゲナイド材料１８を包囲する。一実施形態においては、強誘電性ゲート誘電体材料２０は、１ナノメートルから３０ナノメートルの横方向の壁厚さを有し、一実施形態においては、２ナノメートルから１０ナノメートルの横方向の壁厚さを有する。例示的材料は、ＨｆｘＳｉｙＯｚとＨｆｘＺｒｙＯｚとを含む。
絶縁コア１６、遷移金属ジカルコゲナイド材料１８、強誘電性ゲート誘電体材料２０は、水平断面が円形の外周を其々有するものとして各々図示される。他の形状が使用されてもよい。
導電性ゲート材料２４は、強誘電性ゲート誘電体材料２０を包囲する。例は、一つ以上の金属元素、二つ以上の金属元素の合金、導電性金属化合物および導電性を有するようにドープされた半導電性材料を含む。遷移金属ジカルコゲナイド材料１８は、導電性ゲート材料２４の内部および外部に高さ方向に延びる。一実施形態においては、強誘電性ゲート誘電体材料２０は、導電性ゲート材料２４の内部および外部に高さ方向に延びる。誘電体材料２６は、導電性ゲート材料２４の上および下に高さ方向に存在し得る。例は、材料１２の組成物に関して上述された材料のうちの任意の材料を含む。遷移金属ジカルコゲナイド材料１８は、導電性ゲート材料２４の内部に高さ方向に存在する横方向外部側壁２７と、導電性ゲート材料２４の外部に高さ方向に存在する横方向外部側壁２９とを有すると考えられてもよい。
導電性接点は、ａ）導電性ゲート材料の内部に高さ方向に存在するか、またはｂ）導電性ゲート材料の外部に高さ方向に存在する遷移金属ジカルコゲナイド材料の横方向の外部側壁に直接接触する。図１、図３および図４は、このような導電性接点２８と、別のこのような導電性接点３０とを示す。導電性接点２８は、ゲート材料２４の内部に高さ方向に存在する材料１８の横方向の外部側壁２７に直接接触する。導電性接点３０は、ゲート材料２４の外部に高さ方向に存在する材料１８の横方向の外部側壁２９に直接接触する。導電性接点の導電性材料は、遷移金属ジカルコゲナイド材料の組成とは異なる組成である。理想的実施形態においては、側壁２７／２９に直接接触する導電性接点の材料は、金属元素、二つ以上の金属元素の合金および／または導電性金属化合物である。あまり理想的ではない実施形態においては、側壁に直接接触する導電性接点の材料は、導電性を有するようにドープされた半導電性材料である。導電性接点２８および／または３０は、他の回路コンポーネント（図示せず）と（複数の）導電性接点を接続するための導線の一部（図１−図４には図示せず）に延びるか、または導線の一部を含んでもよい。追加的または代替的に、一例として、導電性接点２８または３０は、このような複数のトランジスタの行および列にわたってソース／ドレインを相互接続する導電性板状構造（図示せず）と接続してもよい。それとは関係なく、ソース／ドレインは、其々、トランジスタ構造１４の導電性ゲート材料２４の上および／または下にある材料１８の一部であってもよい。
図１は、導電性接点が横方向に直接接触する遷移金属ジカルコゲナイド材料の横方向の外部側壁に最も近接する端面１７、１９のうちの一方に個々の導電性接点が直接接触しない例示的一実施形態を示す。或いは、導電性接点の一方またはその双方が最も近接する端面に直接接触することがある。例えば、図５は、別の実施形態の基板断片１１を示し、ここで、導電性接点２８も、端面１９に直接接触し、導電性接点３０も、端面１７に直接接触する。上述された実施形態と類似の参照番号が適切な場合に用いられることがあり、幾つかの構造的差異は、異なる参照番号で示される。図５は、導電性接点２８と３０の双方が其々の端面と直接接触する一実施形態を示すが、この接点のうちの一方のみが、そのように直接接触し、その場合には、遷移金属ジカルコゲナイド材料１８の側壁に双方の接点が直接接触しやすい。一実施形態においては、導電性接点が直接接触する遷移金属ジカルコゲナイド材料の側壁表面面積は、導電性接点が直接接触する遷移金属ジカルコゲナイド材料の端壁表面面積よりも大きい。図５は、このような例示的一実施形態を示す。図５は、導電性接点２８および３０が其々導線３２および３４の一部を含む例示的一実施形態も示す。
次に、図６−図９と、基板断片１０ｃとを参照して、代替的実施形態の構造が記述され、基板断片１０ｃは、横方向に対向する垂直方向強誘電性電界効果トランジスタ１４ａ、１４ｂの対を含む。上述された実施形態と類似の参照番号が適切な場合に用いられ、幾つかの構造的差異は添え字“ａ”“ｂ”および“ｃ”または異なる参照番号で示される。絶縁材料１６は、垂直方向強誘電性電界効果トランジスタ１４ａおよび１４ｂの対の間に横方向に存在する。トランジスタの対は、絶縁材料１６の二つの対向する横方向側面３６の各々の上に、遷移金属ジカルコゲナイド膜１８を含み、絶縁材料１６の二つの対向する横方向側面３６の各々は、１モノレイヤーから７モノレイヤーの横方向の厚さを有する。強誘電性ゲート誘電体膜２０は、各遷移金属ジカルコゲナイド膜１８の外部に横方向に存在する。導電性ゲート材料２４は、各強誘電性ゲート誘電体膜２０の外部に横方向に存在する。遷移金属ジカルコゲナイド膜１８は、二つの側面３６の各々の上の導電性ゲート材料２４の内部および外部に高さ方向に延びる。
導電性接点は、ａ）導電性ゲート材料の内部で高さ方向に存在するか、またはｂ）導電性ゲート材料の外部で高さ方向に存在する遷移金属ジカルコゲナイド膜の各々の横方向の外部側壁に直接接触する。図６および図８は、導電性ゲート材料２４の外部に高さ方向に存在する各遷移金属ジカルコゲナイド膜１８の横方向の外部側壁２９に直接接触する二つの導電性接点３０ａ、３０ｂを示す。図６および図９も、導電性ゲート材料２４の内部に高さ方向に存在する各遷移金属ジカルコゲナイド膜１８の横方向の外部側壁２７に個々に直接接触する二つの導電性接点２８ａ、２８ｂを示す。導電性接点２８ａおよび２８ｂは、このような接点が互いに電気的に直接結合する場合には、単一の導電性接点またはユニットとしての導電性接点と考えられてもよく、または、互いに電気的に直接結合されない場合には二つの別個の接点として考えられてもよい。同様のことが導電性接点３０ａおよび３０ｂにも当てはまる。それとは関係なく、基板１０および１１内の導電性接点２８および３０に関して記述された任意の特性は、図６−図９の実施形態で使用されてもよい。
本発明の実施形態は、垂直方向強誘電性電界効果トランジスタの垂直方向ストリングを含み、続いて、図１０−図１３を参照して記述される。上述された実施形態と類似の参照番号が適切な場合に使用され、幾つかの構造的差異は、添え字“ｄ”または異なる参照番号で示される。図１０−図１３は、垂直方向強誘電性電界効果トランジスタ４２（例えば、ストリング毎に３つのみが図示される）の垂直方向ストリング４０（例えば、６つのみが図示される）のアレイを含む基板断片１０ｄを示す。ストリング毎に４つ以上のトランジスタが同様に含まれる可能性があり、所与のアレイ内に７つ以上のストリングが存在する（即ち、サブアレイを含む）こともある。さらに、垂直方向ストリング４０は、図示された横並び配置以外の配置で整列することがある。一例として、隣接する行および／または列における幾つかの垂直方向ストリング４０または全ての垂直方向ストリング４０は、対角線方向に互い違いにされてもよい（図示せず）。議論は、単一の垂直方向ストリング４０に関連する構造を参照して進める。垂直方向電界効果トランジスタ４２の垂直方向ストリング４０は、絶縁コア１６を含む。遷移金属ジカルコゲナイド材料１８は絶縁コア１６を包囲し、１モノレイヤーから７モノレイヤーの横方向の厚さを有する。強誘電性ゲート誘電体材料２０は、遷移金属ジカルコゲナイド材料１８を包囲する。
誘電体材料４６および導電性ゲート材料２４の交互の層４４は、強誘電性ゲート誘電体材料２０を包囲する。例示的な誘電体２６は、材料１２の組成に関連して上述された材料のうちの任意の材料を含む。層４４は、任意の選択された厚さであってもよいし、異なる厚さであってもよい。遷移金属ジカルコゲナイド材料１８および強誘電性ゲート誘電体材料２０は、層４４を通って絶縁コア１６に沿って高さ方向に延びる。遷移金属ジカルコゲナイド材料は、ａ）導電性ゲート材料層の外部に高さ方向（例えば、材料２４を含む最上部層４４）およびｂ）導電性ゲート材料層の内部に高さ方向（例えば、材料２４を含む最下部層４４）のうちの少なくとも一つを超えて高さ方向に延びる。図１０−図１３は、高さ方向の外部導電性ゲート材料層４４および高さ方向の内部導電性ゲート材料層４４のうちの各々を超えて高さ方向に延びる例示的一実施形態の遷移金属ジカルコゲナイド材料１８を示す。それとは関係なく、一実施形態においては、高さ方向の外部層は、誘電体材料（例えば、材料４６を含む最上部層４４）を含み、このような一実施形態においては、遷移金属ジカルコゲナイド材料１８は、例えば図示されるように、高さ方向の外部誘電体材料層４４を超えて高さ方向に延びてもよい。一実施形態においては、高さ方向の内部層は、誘電体材料（例えば、材料４６を含む最下部層４４）を含み、このような一実施形態においては、遷移金属ジカルコゲナイド材料１８は、例えば図示されるように、高さ方向の内部誘電体材料層４４を超えて高さ方向に延びてもよい。
導電性接点は、ａ）導電性ゲート材料の外部層、またはｂ）導電性ゲート材料の内部層を超えて高さ方向に存在する遷移金属ジカルコゲナイド材料の横方向の外部側壁に直接接触する。図１０および図１２は、外部導電性ゲート材料層４４を超えて高さ方向に存在する遷移金属ジカルコゲナイド材料１８の横方向の外部側壁２９に直接接触する導電性接点３０を示す。図１０および図１３は、内部導電性ゲート材料層４４を超えて高さ方向に存在する遷移金属ジカルコゲナイド材料１８の横方向の外部側壁２７に直接接触する別の導電性接点２８も示す。図１−図５の実施形態を参照して上述された特性のうちの任意の特性が使用されてもよい。一実施形態においては、垂直方向ストリング４０は、例えば、例示としてのみ、米国特許番号７，８９８，８５０に開示された構造に類似するＮＡＮＤストリングとして構成されてもよい。
図１０−図１３は、行および列に配置された例示的垂直方向ストリング４０を示し、導電性ゲート材料２４は、個々の層４４内にアクセス線またはワード線４８を含み、示された図面内で適切な誘電体材料３３によって互いに電気的に分離される。例は、材料１２の組成を参照して上述された材料のうちの任意の材料を含む。導電性接点２８または導電性接点３０は、センス／ビット線の集合（図示せず）と接続することがある。導電性接点２８または導電性接点３０のうちの他方は、複数のこのようなトランジスタの行および列にわたってソース／ドレインを相互接続する線の異なる集合（図示せず）または板状構造（図示せず）と接続することがある。それとは関係なく、ソース／ドレインは、ストリング４０内の最上部トランジスタ構造４２または最下部トランジスタ構造４２の導電性ゲート材料２４の上および下にある材料１８の其々の部分であってもよい。それとは関係なく、任意の線は任意の適切な方法で配列されてもよい。単なる一例として、センス線（図示せず）がアクセス線と垂直に方向づけられ、接点２８および３０の列または行と接続する線（図示せず）が互いに対して平行に、かつセンス線と平行に走ってもよい。
続いて、図１４―図１７および基板断片１０ｅを参照して垂直方向強誘電性電界効果トランジスタのストリングのさらなる例示的実施形態が記述される。上述された実施形態と類似の参照番号が適切な場合に使用され、幾つかの構造的差異は、添え字“ｅ”“ｒ”および“ｓ”または異なる参照番号で示される。図１４は、横方向に対向する誘電体材料４６ｒおよび４６ｓと、横方向に対向する導電性ゲート材料２４ｒおよび２４ｓの交互の層４４ｅを示す。個々の層４４ｅにおける横方向に対向する導電性ゲート材料２４ｒおよび２４ｓは、その個々の層４４ｅにおける横方向に対向する垂直方向強誘電性電界効果トランジスタ１４ｒおよび１４ｓの対のうちの一つの其々のゲートを含む。絶縁材料１６は、トランジスタの其々の対のトランジスタ４２ｒおよび４２ｓの横方向の間の層４４ｅを通って延びる。遷移金属ジカルコゲナイド膜１８は、絶縁材料１６と、横方向に対向する導電性ゲート材料２４ｒおよび２４ｓとの間の絶縁材料１６の二つの対向する横方向側面３６の各々の上の層４４ｅを通って延びる。遷移金属ジカルコゲナイド膜１８は、１モノレイヤーから７モノレイヤーの横方向の厚さを個々に有する。
遷移金属ジカルコゲナイド膜１８は、ａ）横方向に対向する導電性ゲート材料層（例えば、ゲート材料２４ｒ、２４ｓを含む最上部層４４ｅ）の高さ方向の外部、およびｂ）横方向に対向する導電性ゲート材料層（例えば、導電性ゲート材料２４ｒ、２４ｓを含む最下部層４４ｅ）の高さ方向の内部のうちの少なくとも一つを超えて高さ方向に延びる。強誘電性ゲート誘電体膜２０は、遷移金属ジカルコゲナイド膜１８と横方向に対向する導電性ゲート材料２４ｒ、２４ｓとの間の個々の遷移金属ジカルコゲナイド膜１８の二つの対向する横方向側面３５の各々の上の層４４ｅを通って延びる。
導電性接点は、ａ）対向する導電性ゲート材料の外部層を超えて高さ方向に存在する遷移金属ジカルコゲナイド膜の各々、またはｂ）対向する導電性ゲート材料の内部層を超えて高さ方向に存在する遷移金属ジカルコゲナイド膜の各々の横方向の外部側壁に直接接触する。図１４および図１６は、対向する導電性ゲート材料２４ｒおよび２４ｓの外部層４４ｅを超えて高さ方向に存在する各遷移金属ジカルコゲナイド膜１８の横方向の外部側壁２９に直接接触する導電性接点３０ｒ、３０ｓを示す。図１４および図１７は、対向する導電性ゲート材料２４ｒおよび２４ｓの内部層を超えて高さ方向に存在する各遷移金属ジカルコゲナイド膜１８の横方向の外部側壁２７に直接接触する導電性接点２８ｒ、２８ｓを示す。図６−図９の実施形態を参照して上述された特性のうちの任意の特性は、図１４−図１７の実施形態で使用されてもよい。誘電体材料７５は、垂直方向強誘電性電界効果トランジスタ４２ｒ、４２ｓの横方向に対向する対の水平方向に隣接する垂直方向ストリング４０ｅから、遷移金属ジカルコゲナイド膜１８を分離するために、層４４ｅを通って延びるように示される。誘電体材料７５は、材料２０および／もしくは２４ｒ、２４ｓ（図示せず）に延びてもよいし、および／または材料２０および／もしくは２４ｒ、２４ｓ（図示せず）を通って延びてもよい。例示的誘電体７５は、材料１２の組成に関して上述された材料のうちの任意の材料を含む。
図１４−図１７は、例示的一実施形態を示し、誘電体材料３３は、異なるストリング４０ｅの直接隣接する導電性ゲート材料２４ｒと２４ｓとの間にある。図１８は、別の例示的一実施形態の基板断片１０ｆ（図１５の断面に対応する）を示し、少なくとも幾つかの直接横方向に隣接する垂直方向ストリング４０ｆは、個々の層で導電性ゲート材料２４ｆの共通の水平に延びる線を共有し、それによっておそらくは水平方向密度を増加させる。上述された実施形態と類似の参照番号が適切な場合に使用され、幾つかの構造的差異は、添え字“ｆ”で示される。対向する導電性ゲート材料（図示せず）の外部層または内部層を超えて高さ方向に存在する遷移金属ジカルコゲナイド膜の側壁に直接接触する導電性接点を横方向に分離し、かつ電気的に絶縁するために、誘電体分離（図示せず）が提供されてもよい。
垂直方向ＦｅＦＥＴ内のチャネルとして、１モノレイヤーから７モノレイヤーの厚さである垂直方向遷移金属ジカルコゲナイド材料または遷移金属ジカルコゲナイド膜の使用は、強誘電性誘電体の脱分極傾向を減少させ、および／または強誘電性誘電体とチャネルとの間に存在し得る反対方向の高い電界を低減することがある。
［結論］
幾つかの実施形態においては、垂直方向強誘電性電界効果トランジスタ構造は、絶縁コアを含む。遷移金属ジカルコゲナイド材料は絶縁コアを包囲し、１モノレイヤーから７モノレイヤーの横方向の壁厚さを有する。強誘電性ゲート誘電体材料は、遷移金属ジカルコゲナイド材料を包囲する。導電性ゲート材料は、強誘電性ゲート誘電体材料を包囲する。遷移金属ジカルコゲナイド材料は、導電性ゲート材料の内部に高さ方向に、および導電性ゲート材料の外部に高さ方向に延びる。導電性接点は、ａ）導電性ゲート材料の内部に高さ方向に存在するか、またはｂ）導電性ゲート材料の外部に高さ方向に存在する遷移金属ジカルコゲナイド材料の横方向の外部側壁に直接接触する。
幾つかの実施形態においては、一対の垂直方向強誘電性電界効果トランジスタを含む構造は、垂直方向強誘電性電界効果トランジスタの対の間に横方向に絶縁材料を含む。トランジスタの対は、絶縁材料の二つの対向する横方向側面の各々の上の遷移金属ジカルコゲナイド膜を含み、１モノレイヤーから７モノレイヤーの横方向の厚さを個々に有する。強誘電性ゲート誘電体膜は、遷移金属ジカルコゲナイド膜の各々の外部に横方向に存在する。導電性ゲート材料は、各強誘電性ゲート誘電体膜の外部に横方向に存在する。遷移金属ジカルコゲナイド膜は、二つの側面の各々の上に、導電性ゲート材料の内部に高さ方向に、および導電性ゲート材料の外部に高さ方向に延びる。導電性接点は、ａ）導電性ゲート材料の内部に高さ方向に存在するか、またはｂ）導電性ゲート材料の外部に高さ方向に存在する遷移金属ジカルコゲナイド膜の各々の横方向の外部側壁に直接接触する。
幾つかの実施形態においては、垂直方向強誘電性電界効果トランジスタの垂直方向ストリングは絶縁コアを含む。遷移金属ジカルコゲナイド材料は、絶縁コアを包囲し、１モノレイヤーから７モノレイヤーの横方向の壁厚さを有する。強誘電性ゲート誘電体材料は、遷移金属ジカルコゲナイド材料を包囲する。誘電体材料および導電性ゲート材料の交互の層は、強誘電性ゲート誘電体材料を包囲する。遷移金属ジカルコゲナイド材料および強誘電性材料は、層を通る絶縁コアに沿って高さ方向に延びる。遷移金属ジカルコゲナイド材料は、ａ）導電性ゲート材料層の高さ方向の外部およびｂ）導電性ゲート材料層の高さ方向の内部のうちの少なくとも一つを超えて高さ方向に延びる。導電性接点は、ａ）導電性ゲート材料の外部層またはｂ）導電性ゲート材料の内部層を超えて高さ方向に存在する遷移金属ジカルコゲナイド材料の横方向の外部側壁に直接接触する。
幾つかの実施形態においては、垂直方向強誘電性電界効果トランジスタの横方向に対向する対の垂直方向ストリングは、横方向に対向する誘電体材料および横方向に対向する導電性ゲート材料の交互の層を含む。個々の層における横方向に対向する導電性ゲート材料は、その層内に横方向に対向する垂直方向強誘電性電界効果トランジスタの対のうちの一つの其々のゲートを含む。絶縁材料は、其々の対のトランジスタの間において層を横方向に通って延びる。遷移金属ジカルコゲナイド膜は、絶縁材料と横方向に対抗する導電性ゲート材料との間の絶縁材料の二つの対向する横方向側面の各々の上の層を通って延びる。遷移金属ジカルコゲナイド膜は、１モノレイヤーから７モノレイヤーの横方向厚さを個々に有する。遷移金属ジカルコゲナイド膜は、ａ）横方向に対抗する導電性ゲート材料層の高さ方向の外部およびｂ）横方向に対抗する導電性ゲート材料層の高さ方向の内部のうちの少なくとも一つを超えて高さ方向に延びる。強誘電性ゲート誘電体膜は、遷移金属ジカルコゲナイド膜と横方向に対抗する導電性ゲート材料との間の個々の遷移金属ジカルコゲナイド膜の二つの対向する横方向側面の各々の上の層を通って延びる。導電性接点は、ａ）対向する導電性ゲート材料の外部層を超えて高さ方向に存在する遷移金属ジカルコゲナイド膜の各々、またはｂ）対向する導電性ゲート材料の内部層を超えて高さ方向に存在する遷移金属ジカルコゲナイド膜の各々の横方向の外部側壁に直接接触する。
法律に従って、本明細書に開示された本発明の主題は、構造的特徴および方法的特徴に関して多かれ少なかれ言語で具体的に記述された。しかしながら、図示され記述された具体的特徴に請求項が限定されることはないことを理解されたい。なぜなら、本明細書に開示された手段は例示的実施形態を含むからである。請求項は、文字通り全範囲を与えられるべきであり、均等物の教義に従って適切に解釈されるべきである。

Claims (32)

  1. 垂直方向強誘電性電界効果トランジスタ構造であって、
    絶縁コアと、
    前記絶縁コアを包囲し、１モノレイヤーから７モノレイヤーの横方向の壁厚さを有する遷移金属ジカルコゲナイド材料と、
    前記遷移金属ジカルコゲナイド材料を包囲する強誘電性ゲート誘電体材料と、
    前記強誘電性ゲート誘電体材料を包囲する導電性ゲート材料であって、前記遷移金属ジカルコゲナイド材料は、前記導電性ゲート材料の内部に高さ方向に延び、かつ前記導電性ゲート材料の外部に高さ方向に延びる、導電性ゲート材料と、
    ａ）前記導電性ゲート材料の内部に高さ方向に存在するか、またはｂ）前記導電性ゲート材料の外部に高さ方向に存在する前記遷移金属ジカルコゲナイド材料の横方向の外部側壁に直接接触する導電性接点と、
    を含む、
    ことを特徴とする構造。
  2. 前記絶縁コア、前記遷移金属ジカルコゲナイド材料、前記強誘電性ゲート誘電体材料は、水平方向断面において円形である其々の外周を各々有する、
    ことを特徴とする請求項１に記載の構造。
  3. 前記遷移金属ジカルコゲナイド材料は、横方向の壁厚さが４モノレイヤー以下である、
    ことを特徴とする請求項１に記載の構造。
  4. 前記遷移金属ジカルコゲナイド材料は、横方向の壁厚さが２モノレイヤー以下である、
    ことを特徴とする請求項３に記載の構造。
  5. 前記遷移金属ジカルコゲナイド材料は、ＭｏＳ２、ＷＳ２、ＩｎＳ２、ＭｏＳｅ２、ＷＳｅ２、ＩｎＳｅ２のうちの少なくとも一つを含む、
    ことを特徴とする請求項１に記載の構造。
  6. 前記側壁に直接接触する前記導電性接点の材料は、金属元素、金属元素の合金、および／または導電性金属化合物である、
    ことを特徴とする請求項１に記載の構造。
  7. 前記側壁に直接接触する前記導電性接点の材料は、導電性を有するようにドープされた半導電性材料である、
    ことを特徴とする請求項１に記載の構造。
  8. 前記強誘電性ゲート誘電体材料は、１ナノメートルから３０ナノメートルの横方向の壁厚さを有する、
    ことを特徴とする請求項１に記載の構造。
  9. 前記強誘電性ゲート誘電体材料は、２ナノメートルから１０ナノメートルの横方向の壁厚さを有する、
    ことを特徴とする請求項８に記載の構造。
  10. 前記遷移金属ジカルコゲナイド材料は、横方向の壁厚さが２モノレイヤー以下であり、前記強誘電性ゲート誘電体材料は、２ナノメートルから１０ナノメートルの横方向の壁厚さを有する、
    ことを特徴とする請求項１に記載の構造。
  11. 前記導電性接点は、前記導電性ゲート材料の外部に高さ方向に存在する前記遷移金属ジカルコゲナイド材料の前記横方向の外部側壁に直接接触する、
    ことを特徴とする請求項１に記載の構造。
  12. 前記遷移金属ジカルコゲナイド材料は、高さ方向の最外部端面と、高さ方向の最内部端面とを有し、前記導電性接点は、前記導電性接点が横方向に直接接触する前記遷移金属ジカルコゲナイド材料の前記横方向の外部側壁に最も近接する前記端面のうちの一つに直接接触しない、
    ことを特徴とする請求項１に記載の構造。
  13. 前記遷移金属ジカルコゲナイド材料は、高さ方向の最外部端面と、高さ方向の最内部端面とを有し、前記導電性接点は、前記導電性接点が横方向に直接接触する前記遷移金属ジカルコゲナイド材料の前記横方向の外部側壁に最も近接する前記端面のうちの一つに直接接触する、
    ことを特徴とする請求項１に記載の構造。
  14. 前記導電性接点が直接接触する前記遷移金属ジカルコゲナイド材料の側壁表面面積は、前記導電性接点が直接接触する前記遷移金属ジカルコゲナイド材料の端部壁表面面積よりも大きい、
    ことを特徴とする請求項１３に記載の構造。
  15. 前記導電性接点は、前記導電性ゲート材料の内部に高さ方向に存在する前記遷移金属ジカルコゲナイド材料の前記横方向の外部側壁に直接接触する、
    ことを特徴とする請求項１に記載の構造。
  16. 前記導電性接点は、前記導電性ゲート材料の外部に高さ方向に存在する前記遷移金属ジカルコゲナイド材料の前記横方向の外部側壁に直接接触し、前記垂直方向強誘電性電界効果トランジスタ構造は、前記導電性ゲート材料の内部に高さ方向に存在する前記遷移金属ジカルコゲナイド材料の前記横方向の外部側壁に直接接触する別の導電性接点を含む、
    ことを特徴とする請求項１に記載の構造。
  17. 前記遷移金属ジカルコゲナイド材料は、高さ方向の最外部端面と、高さ方向の最内部端面とを有し、前記導電性接点は、前記最外部端面に直接接触せず、前記別の導電性接点は前記最内部端面に直接接触しない、
    ことを特徴とする請求項１６に記載の構造。
  18. 前記遷移金属ジカルコゲナイド材料は、高さ方向の最外部端面と、高さ方向の最内部端面とを有し、前記導電性接点および前記別の導電性接点のうちの少なくとも一つは、其々前記高さ方向の最外部端面または前記高さ方向の最内部端面に直接接触する、
    ことを特徴とする請求項１６に記載の構造。
  19. 前記導電性接点は、前記高さ方向の最外部端面に直接接触し、前記別の導電性接点は、前記高さ方向の最内部端面に直接接触する、
    ことを特徴とする請求項１８に記載の構造。
  20. 一対の垂直方向強誘電性電界効果トランジスタを含む構造であって、
    一対の垂直方向強誘電性電界効果トランジスタの横方向の間に絶縁材料を含み、
    前記一対のトランジスタは、
    前記絶縁材料の二つの対向する横方向側面の各々の上で、１モノレイヤーから７モノレイヤーの横方向の厚さを個々に有する遷移金属ジカルコゲナイド膜と、
    前記遷移金属ジカルコゲナイド膜の各々の横方向の外部の強誘電性ゲート誘電体膜と、
    前記強誘電性ゲート誘電体膜の各々の横方向の外部の導電性ゲート材料であって、前記遷移金属ジカルコゲナイド膜は、前記二つの側面の各々の上の前記導電性ゲート材料の内部に高さ方向に延び、前記導電性ゲート材料の外部に高さ方向に延びる、導電性ゲート材料と、
    ａ）前記導電性ゲート材料の内部に高さ方向に存在するか、またはｂ）前記導電性ゲート材料の外部に高さ方向に存在する前記遷移金属ジカルコゲナイド膜の各々の横方向の外部側壁に直接接触する導電性接点と、
    を含む、
    ことを特徴とする構造。
  21. 前記絶縁材料は誘電体である、
    ことを特徴とする請求項２０に記載の構造。
  22. 前記導電性接点は、前記導電性ゲート材料の外部に高さ方向に存在する前記遷移金属ジカルコゲナイド材料の前記横方向の外部側壁に直接接触し、前記導電性ゲート材料の内部に高さ方向に存在する前記遷移金属ジカルコゲナイド膜の各々の前記横方向の外部側壁に直接接触する別の導電性接点を含む、
    ことを特徴とする請求項２０に記載の構造。
  23. 垂直方向強誘電性電界効果トランジスタの垂直方向ストリングであって、
    絶縁コアと、
    前記絶縁コアを包囲し、１モノレイヤーから７モノレイヤーの横方向の壁厚さを有する遷移金属ジカルコゲナイド材料と、
    前記遷移金属ジカルコゲナイド材料を包囲する強誘電性ゲート誘電体材料と、
    誘電体材料と、前記強誘電性ゲート誘電体材料を包囲する導電性ゲート材料との交互の層であって、前記遷移金属ジカルコゲナイド材料および前記強誘電性材料は、前記層を通って前記絶縁コアに沿って高さ方向に延び、前記遷移金属ジカルコゲナイド材料は、ａ）前記導電性ゲート材料層の高さ方向の外部およびｂ）前記導電性ゲート材料層の高さ方向の内部のうちの少なくとも一つを超えて高さ方向に延びる、交互の層と、
    ａ）前記導電性ゲート材料の前記外部層またはｂ）前記導電性ゲート材料の前記内部層を超えて高さ方向に存在する前記遷移金属ジカルコゲナイド材料の横方向の外部側壁に直接接触する導電性接点と、
    を含む、
    ことを特徴とするストリング。
  24. 前記垂直方向強誘電性電界効果トランジスタの垂直方向ストリングのアレイを含む、
    ことを特徴とする請求項２３に記載のストリング。
  25. 前記垂直方向ストリングはＮＡＮＤストリングである、
    ことを特徴とする請求項２３に記載のストリング。
  26. 前記高さ方向の外部の層は前記誘電体材料を含む、
    ことを特徴とする請求項２３に記載のストリング。
  27. 前記遷移金属ジカルコゲナイド材料は、前記誘電体材料の層の高さ方向の外部を超えて高さ方向に延びる、
    ことを特徴とする請求項２６に記載のストリング。
  28. 前記高さ方向の内部の層は前記誘電体材料を含む、
    ことを特徴とする請求項２３に記載のストリング。
  29. 前記遷移金属ジカルコゲナイド材料は、前記誘電体材料層の前記高さ方向の内部を超えて高さ方向に延びる、
    ことを特徴とする請求項２８に記載のストリング。
  30. 垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリングであって、
    横方向に対向する誘電体材料と、横方向に対向する導電性ゲート材料との交互の層であって、前記層のうちの個々の層における前記横方向に対向する導電性ゲート材料は、前記層内の横方向に対向する垂直方向強誘電性電界効果トランジスタの対のうちの一つの其々のゲートを含む、交互の層と、
    前記其々の対の前記トランジスタの間において前記層を横方向に通って延びる絶縁材料と、
    前記絶縁材料と、前記横方向に対向する導電性ゲート材料との間の前記絶縁材料の二つの対向する横方向側面の各々の上の前記層を通って延び、１モノレイヤーから７モノレイヤーの横方向の厚さを個々に有する遷移金属ジカルコゲナイド膜と、
    ａ）前記横方向に対向する導電性ゲート材料層の高さ方向の外部とｂ）前記横方向に対向する導電性ゲート材料層の高さ方向の内部とのうちの少なくとも一つを超えて高さ方向に延びる前記遷移金属ジカルコゲナイド膜と、
    前記遷移金属ジカルコゲナイド膜と、前記横方向に対向する導電性ゲート材料との間の前記個々の遷移金属ジカルコゲナイド膜の二つの対向する横方向側面の各々の上の前記層を通って延びる強誘電性ゲート誘電体膜と、
    ａ）前記対向する導電性ゲート材料の前記外部層を超えて高さ方向に存在する前記対向する前記遷移金属ジカルコゲナイド膜の各々、またはｂ）前記対向する導電性ゲート材料の前記内部層を超えて高さ方向に存在する前記遷移金属ジカルコゲナイド膜の各々の横方向外部側壁に直接接触する導電性接点と、
    を含む、
    ことを特徴とするストリング。
  31. 垂直方向強誘電性電界効果トランジスタの対が横方向に対向する前記垂直方向ストリングのアレイを含む、
    ことを特徴とする請求項３０に記載のストリング。
  32. 前記垂直方向ストリングの横方向に直接隣接する少なくとも幾つかは、前記層の個々の層における前記導電性ゲート材料の共通の水平方向に延びる線を共有する、
    ことを特徴とする請求項３１に記載のストリング。
JP2016533310A 2013-08-12 2014-07-22 垂直方向強誘電性電界効果トランジスタ構造、一対の垂直方向強誘電性電界効果トランジスタを含む構造、強誘電性電界効果トランジスタの垂直方向ストリング、および垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリング Active JP6248198B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/964,309 2013-08-12
US13/964,309 US9337210B2 (en) 2013-08-12 2013-08-12 Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
PCT/US2014/047570 WO2015023403A1 (en) 2013-08-12 2014-07-22 Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors

Publications (2)

Publication Number Publication Date
JP2016529717A true JP2016529717A (ja) 2016-09-23
JP6248198B2 JP6248198B2 (ja) 2017-12-13

Family

ID=52447896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016533310A Active JP6248198B2 (ja) 2013-08-12 2014-07-22 垂直方向強誘電性電界効果トランジスタ構造、一対の垂直方向強誘電性電界効果トランジスタを含む構造、強誘電性電界効果トランジスタの垂直方向ストリング、および垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリング

Country Status (7)

Country Link
US (4) US9337210B2 (ja)
EP (1) EP3033770B1 (ja)
JP (1) JP6248198B2 (ja)
KR (1) KR101789455B1 (ja)
CN (2) CN109273444B (ja)
TW (1) TWI560885B (ja)
WO (1) WO2015023403A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220167201A (ko) * 2021-06-11 2022-12-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US8981334B1 (en) 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9382618B2 (en) * 2014-07-18 2016-07-05 UChicago Argnonne, LLC Oxygen-free atomic layer deposition of indium sulfide
US9425324B2 (en) * 2014-09-30 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and channel structure thereof
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
EP3038141B1 (en) * 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
JP2016213280A (ja) * 2015-05-01 2016-12-15 国立大学法人金沢大学 電界効果トランジスタ
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9576950B1 (en) * 2015-08-31 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts to transition metal dichalcogenide and manufacturing methods thereof
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US9899516B2 (en) * 2015-10-01 2018-02-20 Drexel University Engineered ferroelectric gate devices
US9721963B1 (en) * 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
US11335556B2 (en) 2016-06-03 2022-05-17 Ohio University Directed growth of electrically self-contacted monolayer transition metal dichalcogenides with lithographically defined metallic patterns
US9947687B2 (en) 2016-06-08 2018-04-17 Micron Technology, Inc. Memory cells comprising a programmable field effect transistor having a reversibly programmable gate insulator
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
KR102653527B1 (ko) 2016-11-09 2024-04-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
JP2020505789A (ja) * 2017-01-20 2020-02-20 ウェイミン リーＬＩ， Ｗｅｉｍｉｎ 三次元不揮発性メモリデバイスを構築するためのメタルゲートファースト法の使用
US10229921B2 (en) 2017-02-03 2019-03-12 International Business Machines Corporation Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors
US9875784B1 (en) * 2017-04-13 2018-01-23 Qualcomm Incorporated Three-dimensional (3D) ferroelectric dipole metal-oxide semiconductor ferroelectric field-effect transistor (MOSFeFET) system, and related methods and systems
KR20180131118A (ko) 2017-05-31 2018-12-10 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608011B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional NOR memory array architecture and methods for fabrication thereof
CN111183521B (zh) * 2017-08-29 2024-01-16 美光科技公司 具有包含高能带隙材料的串驱动器的装置和系统以及形成方法
US10490631B2 (en) 2017-11-24 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
CN109904229A (zh) * 2017-12-08 2019-06-18 萨摩亚商费洛储存科技股份有限公司 垂直式铁电薄膜储存晶体管和资料写入及读出方法
WO2019130127A1 (en) * 2017-12-26 2019-07-04 King Abdullah University Of Science And Technology Silicon nanotube, negative-capacitance transistor with ferroelectric layer and method of making
WO2019132886A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Low resistance field-effect transistors and methods of manufacturing the same
US20190237470A1 (en) * 2018-01-31 2019-08-01 Sandisk Technologies Llc Vertical 1t ferroelectric memory cells, memory arrays and methods of forming the same
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
KR102538701B1 (ko) * 2018-02-22 2023-06-01 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 구동 방법
CN114050162A (zh) * 2018-03-05 2022-02-15 湘潭大学 一种铁电存储器及其制备方法
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10748931B2 (en) 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
KR102494684B1 (ko) 2018-05-10 2023-02-02 에스케이하이닉스 주식회사 강유전성 반도체 소자 및 이의 제조 방법
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
US11069696B2 (en) * 2018-07-12 2021-07-20 Sunrise Memory Corporation Device structure for a 3-dimensional NOR memory array and methods for improved erase operations applied thereto
CN112567516A (zh) 2018-07-12 2021-03-26 日升存储公司 三维nor存储器阵列的制造方法
US10790304B2 (en) 2018-07-26 2020-09-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
CN109378313B (zh) * 2018-09-23 2020-10-30 复旦大学 一种低功耗三维非易失性存储器及其制备方法
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
US10615288B1 (en) 2018-10-24 2020-04-07 International Business Machines Corporation Integration scheme for non-volatile memory on gate-all-around structure
US10727251B2 (en) * 2018-12-03 2020-07-28 Globalfoundries Inc. Rounded shaped transistors for memory devices
US11557545B2 (en) * 2018-12-04 2023-01-17 Qorvo Us, Inc. Monolithic microwave integrated circuit (MMIC) with embedded transmission line (ETL) ground shielding
WO2020118301A1 (en) 2018-12-07 2020-06-11 Sunrise Memory Corporation Methods for forming multi-layer vertical nor-type memory string arrays
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
WO2020160169A1 (en) 2019-01-30 2020-08-06 Sunrise Memory Corporation Device with embedded high-bandwidth, high-capacity memory using wafer bonding
WO2020167658A1 (en) 2019-02-11 2020-08-20 Sunrise Memory Corporation Vertical thin-film transistor and application as bit-line connector for 3-dimensional memory arrays
US10978473B2 (en) 2019-02-12 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method of forming the same
US10804274B2 (en) 2019-02-27 2020-10-13 International Business Machines Corporation Co-integration of non-volatile memory on gate-all-around field effect transistor
CN113454779A (zh) 2019-03-06 2021-09-28 美光科技公司 具有耦合到载流子槽结构的晶体管主体区域的集成组合件；以及形成集成组合件的方法
TWI720547B (zh) 2019-03-22 2021-03-01 日商東芝記憶體股份有限公司 半導體記憶裝置
US11665908B2 (en) 2019-03-22 2023-05-30 Kioxia Corporation Semiconductor memory device incorporating hafnium oxide insulative portions
CN110047844B (zh) * 2019-04-11 2020-11-10 中国科学院微电子研究所 三维垂直单晶体管铁电存储器及其制备方法
US10825834B1 (en) * 2019-05-10 2020-11-03 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
US11678486B2 (en) 2019-06-03 2023-06-13 Macronix Iniernational Co., Ltd. 3D flash memory with annular channel structure and array layout thereof
US10840146B1 (en) * 2019-06-17 2020-11-17 Globalfoundries Inc. Structures and SRAM bit cells with a buried cross-couple interconnect
US10879269B1 (en) 2019-06-27 2020-12-29 Sandisk Technologies Llc Ferroelectric memory device containing a series connected select gate transistor and method of forming the same
EP3895213A4 (en) * 2019-06-27 2022-11-23 SanDisk Technologies LLC FERROELECTRIC MEMORY DEVICE CONTAINING A SERIES-CONNECTED SELECTION GRID TRANSISTOR AND METHOD FOR FORMING IT
US10916287B2 (en) 2019-06-27 2021-02-09 Sandisk Technologies Llc Ferroelectric memory device containing a series connected select gate transistor and method of forming the same
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR102521580B1 (ko) 2019-07-31 2023-04-12 삼성전자주식회사 반도체 장치
US11239254B2 (en) 2019-08-02 2022-02-01 Sandisk Technologies Llc Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same
US11049880B2 (en) 2019-08-02 2021-06-29 Sandisk Technologies Llc Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same
US11715797B2 (en) 2019-08-27 2023-08-01 Micron Technology, Inc. Ferroelectric transistors and assemblies comprising ferroelectric transistors
CN112466892A (zh) * 2019-09-09 2021-03-09 旺宏电子股份有限公司 存储器、集成电路存储器及制造存储器的方法
CN112466891A (zh) * 2019-09-09 2021-03-09 旺宏电子股份有限公司 三维闪存存储器、控制电路、形成栅极叠层的方法
US11133329B2 (en) 2019-09-09 2021-09-28 Macronix International Co., Ltd. 3D and flash memory architecture with FeFET
US10978485B2 (en) 2019-09-09 2021-04-13 Macronix International Co., Ltd. Vertical-channel ferroelectric flash memory
US11309332B2 (en) * 2019-09-12 2022-04-19 Sandisk Technologies Llc Three-dimensional memory device containing ferroelectric memory elements encapsulated by transition metal-containing conductive elements and method of making thereof
US11444243B2 (en) * 2019-10-28 2022-09-13 Micron Technology, Inc. Electronic devices comprising metal oxide materials and related methods and systems
US11069819B2 (en) * 2019-10-30 2021-07-20 Globalfoundries U.S. Inc. Field-effect transistors with channel regions that include a two-dimensional material on a mandrel
US11088170B2 (en) 2019-11-25 2021-08-10 Sandisk Technologies Llc Three-dimensional ferroelectric memory array including integrated gate selectors and methods of forming the same
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US11675500B2 (en) 2020-02-07 2023-06-13 Sunrise Memory Corporation High capacity memory circuit with low effective latency
US11561911B2 (en) 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
WO2021173176A1 (en) * 2020-02-24 2021-09-02 Sandisk Technologies Llc. Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11107516B1 (en) * 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
TW202139270A (zh) * 2020-02-27 2021-10-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US11404570B2 (en) * 2020-02-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with embedded ferroelectric field effect transistors
CN111463280B (zh) * 2020-03-18 2023-04-07 中国科学院微电子研究所 一种半导体器件及其制作方法、集成电路及电子设备
US11705496B2 (en) 2020-04-08 2023-07-18 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional NOR memory string array
KR20210143076A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 강유전층을 구비하는 3차원 구조의 반도체 장치
US11716855B2 (en) 2020-05-28 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
KR102602494B1 (ko) * 2020-05-28 2023-11-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3차원 메모리 디바이스 및 방법
CN115443534A (zh) * 2020-06-30 2022-12-06 华为技术有限公司 存储器及其制造方法
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11961910B2 (en) * 2020-08-25 2024-04-16 Applied Materials, Inc. Multi-metal lateral layer devices with internal bias generation
US11889680B2 (en) 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
WO2022047067A1 (en) 2020-08-31 2022-03-03 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same
US11393920B2 (en) 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11856782B2 (en) * 2021-03-04 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11695072B2 (en) * 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN116230764B (zh) * 2022-03-30 2024-03-15 北京超弦存储器研究院 场效应管、存储器及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JPH1193083A (ja) * 1997-09-16 1999-04-06 Teijin Ltd スェード調人工皮革の製造方法
JP2006060209A (ja) * 2004-08-20 2006-03-02 Sharp Corp 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
JP2009272513A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 不揮発性半導体記憶装置
JP2009295255A (ja) * 2008-06-09 2009-12-17 Panasonic Corp 半導体記憶装置
JP2012238348A (ja) * 2011-05-10 2012-12-06 Hitachi Ltd 半導体記憶装置

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921468B2 (ja) 1996-02-19 1999-07-19 日本電気株式会社 半導体メモリ装置
US6336544B1 (en) 1999-03-01 2002-01-08 Casinovations Incorporated Coin collection system
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US5959878A (en) 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
US6256220B1 (en) 1997-09-15 2001-07-03 Celis Semiconductor Corporation Ferroelectric memory with shunted isolated nodes
JPH11274429A (ja) 1998-03-19 1999-10-08 Toshiba Corp 半導体記憶装置
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6048740A (en) * 1998-11-05 2000-04-11 Sharp Laboratories Of America, Inc. Ferroelectric nonvolatile transistor and method of making same
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
WO2001024265A1 (fr) 1999-09-30 2001-04-05 Rohm, Co., Ltd. Memoire non volatile
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4938921B2 (ja) 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
US6717195B2 (en) 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
JP2003045174A (ja) 2001-08-01 2003-02-14 Sharp Corp 半導体記憶装置
TW508808B (en) 2001-09-14 2002-11-01 Winbond Electronics Corp Stacked type capacitor structure and its manufacturing method
US6673664B2 (en) * 2001-10-16 2004-01-06 Sharp Laboratories Of America, Inc. Method of making a self-aligned ferroelectric memory transistor
WO2003081667A1 (en) 2002-03-26 2003-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
JP4141861B2 (ja) * 2003-03-03 2008-08-27 富士通株式会社 半導体装置及びその製造方法
US7755934B2 (en) 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US6897472B2 (en) 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7297602B2 (en) 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
US7161213B2 (en) 2004-08-05 2007-01-09 Broadcom Corporation Low threshold voltage PMOS apparatus and method of fabricating the same
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
KR100587396B1 (ko) 2004-08-13 2006-06-08 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그의 제조방법
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
KR20070101857A (ko) 2004-12-06 2007-10-17 더 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 나노스케일 와이어 기반 데이터 스토리지
KR100707181B1 (ko) * 2005-02-14 2007-04-13 삼성전자주식회사 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
JP2007049016A (ja) 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
US7982252B2 (en) * 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP4745108B2 (ja) * 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
FR2913523B1 (fr) 2007-03-09 2009-06-05 Commissariat Energie Atomique Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US8679903B2 (en) 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
US7898850B2 (en) 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
US8394683B2 (en) 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
US8004871B2 (en) 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
JP2010044844A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体記憶装置
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP5025696B2 (ja) 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
WO2011056281A1 (en) 2009-11-06 2011-05-12 Rambus Inc. Three-dimensional memory array stacking structure
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
KR101780841B1 (ko) 2010-02-26 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8198160B2 (en) * 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8570785B2 (en) 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array
CN102263122B (zh) * 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8399874B2 (en) * 2011-01-17 2013-03-19 Snu R&Db Foundation Vertical nonvolatile memory device including a selective diode
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US20120327714A1 (en) 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
KR20130005878A (ko) * 2011-07-07 2013-01-16 삼성전자주식회사 저저항 반도체 소자
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8760909B2 (en) 2011-10-20 2014-06-24 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP2013105979A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 半導体装置及びその製造方法
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US20130193400A1 (en) * 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
KR20130092925A (ko) 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US8796085B2 (en) * 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US20140252298A1 (en) 2013-03-10 2014-09-11 Sandisk 3D Llc Methods and apparatus for metal oxide reversible resistance-switching memory devices
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US9337210B2 (en) * 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP6067524B2 (ja) 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
KR20150041705A (ko) 2013-10-08 2015-04-17 삼성전자주식회사 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
KR102131075B1 (ko) 2013-11-12 2020-07-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9601194B2 (en) 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
KR20150135804A (ko) 2014-05-26 2015-12-04 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9437658B2 (en) 2014-08-05 2016-09-06 Sandisk Technologies Llc Fully isolated selector for memory device
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JPH1193083A (ja) * 1997-09-16 1999-04-06 Teijin Ltd スェード調人工皮革の製造方法
JP2006060209A (ja) * 2004-08-20 2006-03-02 Sharp Corp 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
JP2009272513A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 不揮発性半導体記憶装置
JP2009295255A (ja) * 2008-06-09 2009-12-17 Panasonic Corp 半導体記憶装置
JP2012238348A (ja) * 2011-05-10 2012-12-06 Hitachi Ltd 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220167201A (ko) * 2021-06-11 2022-12-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11856787B2 (en) 2021-06-11 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
KR102665930B1 (ko) * 2021-06-11 2024-05-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법

Also Published As

Publication number Publication date
EP3033770A4 (en) 2017-03-08
KR101789455B1 (ko) 2017-11-20
CN105453267A (zh) 2016-03-30
EP3033770B1 (en) 2019-10-30
US20170117295A1 (en) 2017-04-27
US20180323214A1 (en) 2018-11-08
US10297612B2 (en) 2019-05-21
US9559118B2 (en) 2017-01-31
WO2015023403A1 (en) 2015-02-19
CN109273444A (zh) 2019-01-25
CN109273444B (zh) 2023-06-27
US10153299B2 (en) 2018-12-11
CN105453267B (zh) 2018-09-21
US20160225860A1 (en) 2016-08-04
TW201515224A (zh) 2015-04-16
KR20160040660A (ko) 2016-04-14
JP6248198B2 (ja) 2017-12-13
US20150041873A1 (en) 2015-02-12
EP3033770A1 (en) 2016-06-22
US9337210B2 (en) 2016-05-10
TWI560885B (en) 2016-12-01

Similar Documents

Publication Publication Date Title
JP6248198B2 (ja) 垂直方向強誘電性電界効果トランジスタ構造、一対の垂直方向強誘電性電界効果トランジスタを含む構造、強誘電性電界効果トランジスタの垂直方向ストリング、および垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリング
USRE49715E1 (en) Memory arrays
JP6280229B2 (ja) 電界効果トランジスタ構造およびメモリアレイ
US20190148406A1 (en) Three-dimensional memory device and manufacturing method thereof
US11114379B2 (en) Integrated circuitry, memory integrated circuitry, and methods used in forming integrated circuitry
US11785781B2 (en) Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
TWI710111B (zh) 積體電路架構
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
US20220278001A1 (en) Array Of Vertical Transistors, An Array Of Memory Cells Comprising An Array Of Vertical Transistors, And A Method Used In Forming An Array Of Vertical Transistors
TW202327056A (zh) 記憶體裝置及其製造方法
US11411008B2 (en) Integrated circuity, dram circuitry, methods used in forming integrated circuitry, and methods used in forming DRAM circuitry
JPH02292860A (ja) 半導体メモリ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R150 Certificate of patent or registration of utility model

Ref document number: 6248198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250