KR101351284B1 - 프레팅 및 휘스커 저항 피복 시스템 및 방법 - Google Patents

프레팅 및 휘스커 저항 피복 시스템 및 방법 Download PDF

Info

Publication number
KR101351284B1
KR101351284B1 KR20067009215A KR20067009215A KR101351284B1 KR 101351284 B1 KR101351284 B1 KR 101351284B1 KR 20067009215 A KR20067009215 A KR 20067009215A KR 20067009215 A KR20067009215 A KR 20067009215A KR 101351284 B1 KR101351284 B1 KR 101351284B1
Authority
KR
South Korea
Prior art keywords
tin
layer
delete delete
silver
copper
Prior art date
Application number
KR20067009215A
Other languages
English (en)
Other versions
KR20070028292A (ko
Inventor
쭈차인 에프. 천
니콜 에이. 래지억
존 이. 저픈
피터 더블류. 로빈슨
어비드 에이. 칸
Original Assignee
지비씨 메탈즈, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지비씨 메탈즈, 엘엘씨 filed Critical 지비씨 메탈즈, 엘엘씨
Publication of KR20070028292A publication Critical patent/KR20070028292A/ko
Application granted granted Critical
Publication of KR101351284B1 publication Critical patent/KR101351284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C23C28/025—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only with at least one zinc-based layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C23C28/3225—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only with at least one zinc-based layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/347—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with layers adapted for cutting tools or wear applications
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12583—Component contains compound of adjacent metal
    • Y10T428/1259—Oxide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dispersion Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

다층의 조밀하게 이격되어 있는 리드(10) 및 주석 휘스커로 이루어진 피복된 전기 전도성 기판(26)은 잠재적인 단락을 구성한다. 이러한 기판(26)은 리드프레임, 말단 핀 및 회로 트레이스를 포함한다. 전기 전도성 기판(26)은 주석 휘스커에 의해 브릿징할 수 있는 거리(14)에 의해 분리된 복수의 리드(16), 하나 이상의 표면을 피복시키는 은 또는 은계 합금층(28) 및 은 층을 직접 피복시키는 미립 주석 또는 주석계 합금층(30)을 갖는다.
대안으로 피복된 전기 전도성 기판(26)은 프레팅 마모로부터의 파편이 산화될 수 있으며 커넥터 조립품에서와 같이 전기 저항을 증가시키는 경우, 다수의 용도를 갖는다. 이러한 전기 전도성 기판(26)은 기판에 적층되어 있는 차단층(32)을 갖는다. 후속적으로 적층된 층은 주석과 금속간 화합물을 형성하기에 효과적인 차단층(32) 위에 적층되어 있는 희생층(34), 저저항 산화물 금속층(40), 및 주석 또는 주석계 합금의 최외층(36)을 포함한다.
차단층(32)은 바람직하게는 니켈 또는 니켈 기재의 합금이며, 저저항 산화물 금속층(40)은 바람지하게는 은 또는 은계 합금이다(도 4 참조).
납 및 주석 휘스커, 전기 전도성 기판, 리드프레임, 말단 핀, 프레팅 마모, 커넥터 조립품

Description

프레팅 및 휘스커 저항 피복 시스템 및 방법{Fretting and whisker resistant coating system and method}
발명의 배경
(1) 발명의 분야
본 발명은 전기 전도성 기판을 피복하기 위한 시스템 및 방법, 보다 특히 전기 전도성 기판을 피복하기 위한 다층 시스템 및 방법에 관한 것이다.
(2) 관련 기술에 대한 설명
본원 전체에 걸쳐서, 합금을 한정하는 "계(base)"란 용어는 합금이 적격 원소를 50중량% 이상 포함함을 의미하는 것으로, 예를 들면, "구리계(copper-base)"란 구리 50중량% 이상을 포함함을 의미한다. 구리 및 구리계 합금(이후로는 일반적으로 "구리"라고 칭함)은 통상 커넥터, 전기 하니스, 인쇄 회로판, 볼 그리드 어레이, 리드프레임, 멀티칩 모듈 등을 위해 전기 및 전자 산업에서 사용되고 있다. 구리가 탁월한 전기 전도도를 제공하지만, 승온, 수분 또는 화학약품에 노출되는 경우, 용이하게 산화 및 변색되는 것으로 공지되어 있다. 구리의 산화 및 변색으로 인해 일반적으로 전기 접촉 저항이 높아지므로, 전기 장치의 성능이 저하된다. 또한, 구리의 산화 및 변색은 납땜의 습윤성을 감소시키며, 일반적으로 문제가 있는 납땜을 발생시킨다.
구리의 산화 및 변색을 감소시키는 한 가지 방법은 주석 또는 주석계 합금 피막(이후로는 일반적으로 "주석"이라고 함)을 구리 기판 위에 도포시키는 것이다. 주석 피막은 산화를 방지 또는 감소시키는 차단재로서 작용하며, 따라서 기판의 전기 성능을 유지시킨다. 그러나, 전도성 기판 위에 피막층으로서 주석을 사용하는 것과 관련된 많은 문제점이 있다. 주석 피막은 승온에서는 신속하게, 실온(보통 25℃)에서는 보다 점진적으로 구리 기판으로 내부 확산해 구리계 주석 금속간 화합물(Copper-tin intermetallic compounds)(IMC)을 형성한다. 이러한 IMC는 주석 피막층의 두께를 감소시키며 접촉 저항의 증가와 납땜능의 저하를 유발한다.
예시적인 열 왕복 운동(excursion)은 중합체 속에서 와이어 결합 또는 캡슐화 중에 수 초 동안에 250℃를 포함하며, 재유동 중에 수 초 동안에 300℃를 포함하며, 마찰력을 감소시키기 위해 주석 두께의 제어 감소용으로 8 내지 168시간 동안 150℃를 포함한다.
IMC 형성의 효과를 감소시키고 낮은 접촉 저항을 유지시키기 위해 수행되는 한 가지 방법은 보다 두꺼운 주석 피막을 사용하는 것이나, 이러한 방법은 부품의 비용을 증가시킬 뿐만 아니라 몇 가지 기능적인 문제점을 야기한다. 주석 피막이 전기 커넥터에 사용되는 경우, 소프트 주석의 보다 두꺼운 피막은 마찰력을 증가시켜 삽입력의 증가를 유도하여 커넥터를 꽂고 뽑은 것이 물리적으로 곤란하게 된다. 전자 장치의 경우, 전자 장치가 보다 얇아지고 소형화되는 경향이 있기 때문에, 두꺼운 주석 또는 주석 합금 피막도 역시 바람직하지 못하다. 게다가, 주석 피막이 전자 장치의 리드선에 사용되는 경우, 두꺼운 주석 피막은 리드선의 평면성 및 미세 라인 윤곽에 문제를 야기할 수 있다.
IMC 형성의 효과를 감소시키기 위해 수행되는 또 다른 방법은 구리 기판과 주석 피막 사이의 전이 차단층을 사용하여 IMC의 성장을 억제하는 것이다. 예를 들면, 미국 특허 제4,441,118호에는, 니켈 15 내지 30%를 포함하는 구리 니켈 합금 기판을 사용한 낮은 IMC 성장률이 보고되어 있다.
또 다른 예에서, 문헌[참조: P. J. Kay and C. A. Mackay, in Transactions of the Institute of Metal Finishing, Volume 51,1979, at page 169]에는, 전이 차단층으로서 각종 금속의 사용이 논의되어 있다. 한 가지 예에서, 이 공보에는 1 마이크로미터의 두께를 갖는 은 차단층이 기재되어 있다. 그러나, 이러한 예는 은 전이 차단층이 구리와 주석 사이의 확산률을 실질적으로 감소시키지 않기 때문에 바람직하지 못한 것으로 보인다. 샤츠버그(Schatzberg)의 미국 특허 제4,756,467호에는, 구리 기판, 은 박층, 은-주석 합금층 및 최외 주석층을 갖는 납땜 가능한 커넥터가 기재되어 있다. 은-주석 합금층은 확산 어닐링에 의해 형성된다. 후루카와 일렉트릭 캄파니 리미티드(Furukawa Electric Co. Ltd.)의 일본 특허 제2670348호(공보 제02-301573호)에는, 니켈 또는 코발트인 차단층으로 피복된 후, 은 층으로 피복된 다음, 주석 또는 주석 합금으로 이루어진 용융 고화층으로 피복되어 있는 구리 기판이 기재되어 있다.
미국 특허원 제09/657,794호의 연속 출원으로서 2004년 8월 31일에 출원된 통상 소유권이 부여된 미국 특허원 제10/930,316호에는, 구리 기판과 주석 피막층 사이에 배치되어 있는 주석 변색 방지층이 기재되어 있다. 변색 방지층으로서 기재되어 있는 금속 중에는, 아연, 크롬, 인듐, 인, 망간, 붕소, 탈륨, 칼슘, 은, 금, 백금, 팔라듐 및 이들의 조합물 및 합금이다.
기타 차단층은 피스터(Fister) 등에게 공동 소유권이 부여된 미국 특허 제5,780,172호와 미국 특허 제5,916,695호에 기재되어 있다.
전도성 기판용 피막층으로서의 주석의 사용과 관련된 또 다른 문제점은 주석이 프레팅 부식되기 쉽다는 점이다. 프레팅 부식은 두개의 매이팅(mating) 접촉 표면 사이에 상대 운동(프레팅)으로부터 야기되는 접촉 표면의 산화이다. 프레팅에 의해 야기된 산화로 접촉 저항이 허용되지 않게 증가할 수 있다. 은과 같은 특정한 금속은 프레팅 부식에 대한 우수한 저항을 갖는 것으로 공지되어 있다. 그러나, 은은 이산화황의 존재로 인해 대기중에서 변색되는 경향이 있어서 은 표면에 황화은의 형성을 야기한다. 변색은 심미적으로 만족스럽지 않으며 기능적인 전기 접촉 특성을 저하시킬 수 있다.
전도성 기판에 아연, 인듐, 안티몬 또는 카드뮴과 같은 기타 피막층 뿐만 아니라, 주석 피막층의 사용과 관련된 또 다른 문제점은 주석이 휘스커링되기 쉽다는 점이다. 휘스커링은 주석이 에이징되고, 주석내에 또는 주석/IMC 계면에서 응력이 형성됨에 따라 발생한다. 휘스커링은 또한 도금 공정으로부터 야기되는 내부 응력으로 인해 발생하기도 한다. 응력을 완화시키기 위해, 주석 단결정은 휘스커 등의 표면으로부터 핵형성된다. 각각의 휘스커는 내부 응력이 진정될 때까지 계속 성장한다. 휘스커링은 인접한 전기 접촉 표면의 단락을 포함하는 수많은 상이한 문제점을 야기할 수 있다. 소량의 납(Pb)으로 주석 피막을 합금하는 것은 휘스커 성장을 감소시키는 통상의 수단이다. 그러나, 건강 및 환경상의 이유로, 수많은 산업계는 납의 사용을 감소 또는 배제하고자 노력하고 있다.
따라서, 낮은 마찰 계수 및 감소된 휘스커 성장능의 추가의 특성 중의 하나 또는 전부와 결합하여, 프레팅 및 열 노출 후, 낮은 접촉 저항 및 우수한 납땜능을 유지할 수 있는 피복 시스템을 개발할 것이 요망되고 있다.
발명의 간단한 요약
본 발명의 제1 양태에 따라, 다층의 조밀하게 이격되어 있는 특징이 있으며 주석 휘스커가 잠재적인 단락을 구성하는 경우, 특정한 용도를 갖는 피복된 전기 전도성 기판이 제공된다. 이러한 기판은 리드프레임, 말단 핀, 및 인쇄된 회로판 및 가요성 회로에서와 같은 회로 트레이스를 포함하며, 그 특징은 리드(leads), 라인 및 회로 트레이스를 포함한다. 전기 전도성 기판은 주석 휘스커로 브릿지될 수 있는 거리에 의해 분리된 복수의 리드, 복수의 리드 중의 하나 이상으로 이루어진 하나 이상의 표면을 피복시키는 은 또는 은계 합금층, 및 당해 은 층을 직접 피복시키는 미립 주석 또는 주석계 합금층을 갖는다.
본 발명의 제2 양태에 따르면, 커넥터 조립품에서와 같이 프레팅 마모로부터의 파편이 산화할 수 있으며 전기 전도도를 증가시키는 경우, 특정 용도를 갖는 피복된 전기 전도성 기판이 제공된다. 전기 전도성 기판은 복수의 후속적으로 적층된 층으로의 기판의 소자들의 확산을 억제하는 것이 효과적인 기판상에 적층된 차단층을 갖는다. 후속적으로 적층된 층은 주석과 금속간 화합물을 형성하기에 효과적인 차단층 위에 적층되어 있는 희생층, 당해 희생층 위에 적층되어 있는 저저항 산화물을 형성할 수 있는 금속(이후로는 "저저항 산화물 금속층"이라고 함), 및 저저항 산화물 금속층에 직접 적층되어 있는 주석 또는 주석 기재의 합금으로 이루어진 최외층을 포함한다.
제2 양태에 있어서, 차단층은 바람직하게는 니켈 또는 니켈 기재의 합금이며, 저저항 산화물 금속층은 바람직하게는 은 또는 은 기재의 합금이다.
가열되는 경우, 제2 양태의 피복된 기판은 구리 또는 구리 기재의 합금 기판을 갖는 특수 구조, 구리 및 주석을 포함하는 금속 또는 혼합물로부터 형성된 삽입층, 및 구리의 주석 금속간 화합물 함유 상 및 은 풍부 상의 혼합물인 최외층을 형성한다.
이러한 은 풍부 상은 특히 프레팅 마모 파편의 산화로 인해 저항 증가를 최소화하는 것이 특히 유리한 것으로 생각된다.
본 발명의 하나 이상의 양태의 상세한 사항은 아래에 첨부되는 도면 및 상세한 설명에 기재된다. 본 발명의 기타의 특징, 목적 및 이점은 상세한 설명, 도면 및 청구의 범위로부터 명백할 것이다.
도면의 간단한 설명
본 발명은 유사한 소자들이 비슷하게 넘버링된 첨부되는 도면과 함께 다음의 상세한 설명으로부터 보다 충분히 이해될 것이다.
도 1은 본 발명의 제1 양태에 따르는 캡슐화 및 피복 전의 리드프레임의 상 부 평면도이고,
도 2는 캡슐화 다음에 본 발명의 제1 양태에 따르는 피복 이전에 도 1의 리드프레임의 측면 평면도이고,
도 3은 본 발명의 제1 양태에 따르는 캡슐화 및 피복 이후에 도 1의 리드프레임의 횡단면도이고,
도 4는 본 발명의 제2 양태에 따라 피복된 전도성 스트립의 횡단면도이고,
도 5는 커넥터 조립품으로 형성된 이후의 도 4의 전도성 스트립의 횡단면도이고,
도 6은 프레팅 파편의 영향을 예시하는 도 5의 커넥터 조립품의 일부분의 확대된 횡단면도이고,
도 7은 본 발명의 제1 양태의 제조 공정의 계통도이고,
도 8은 본 발명의 제2 양태의 제조 공정의 계통도이고,
도 9는 층 조합이 상이한 피복 기판의 층들 사이에의 내부 확산을 도시한 것이고,
도 10은 1주일 동안 150℃로 가열한 후의 본 발명의 피복 기판 표면의 사진이고,
도 11은 도 10의 피복 기판의 횡단면 사진이다.
상세한 설명
도 1을 참조하면, 리드프레임은 구리 또는 구리계 합금 등의 전기 전도성 금속으로부터 형성된 복수의 리드(10)을 갖는다. 복수의 리드(10) 각각은 내부 리드 말단(12)에서 종료하여 다이 패들(14)이 차지한 중앙 구멍의 경계를 짓는다. 전형적으로 내부 리드 말단(12)과 다이 패들(14)은 은과 같은 귀금속 박층으로 피복되어 있어서 칩 부착력과 와이어 결합력을 향상시킨다. 은인 경우, 이러한 박층의 전형적인 두께는 3 내지 6㎛이며, 전착에 의해 적층된다. 이때, 통상 반도체 칩으로 일컬어지는 하나 이상의 집적 회로(IC) 장치(16)는 저온 금속 납땜 또는 열전도성 중합체 접착제의 사용을 통해서와 같이 다이 패들(14)에 부착된다. 얇은 금속 와이어(18) 또는 전도성 금속 박의 얇은 스트립은 집적 회로 장치(16)의 전기적으로 활성인 면의 회로를 내부 리드 말단(12)에 전기적으로 상호 접속시킨다. 이때 성형 수지는 일반적으로 파선(20)으로 구별되는 돌출부를 따라 다이 패들(14), 집적 회로 장치(16), 내부 리드 말단(12) 및 납 중앙부(21)를 캡슐화한다.
도 2는 성형 수지(22)로부터 연장되는 리드(10)를 나타내는 조립품의 측면 평면도이다. 성형 수지로부터 연장되는 리드의 외부 부분(23)은 전형적으로 인쇄 회로판에의 트레이스과 같은 외부 회로도에 납땜된다. 전기 전도도를 최대로 하기 위해, 철-니켈 및 철-니켈-코발트 합금 등의 구리 비함유 리드가 사용되더라도 리드는 전형적으로 구리 또는 구리 합금으로부터 형성된다. 구리 및 구리 합금은 용이하게 산화되며 표면에의 산화물의 형성은 납땜을 저지한다.
산화물 형성을 억제하기 위해, 구리 리드에 변색 저항층을 적층시키는 것이 통상적이다. 변색 방지층을 위한 한 가지 용이하게 납땜 가능한 물질은 주석 또는 주석계 합금이다. 실온 이상의 온도에 노출되는 경우, 구리와 주석 사이에 확산이 발생한다. 층 표면에 구리-주석 금속간 화합물이 형성되면, 변색 방지 특성 및 납땜능이 모두 감소된다. 확산 속도를 감소시키고 금속간 화합물 형성 속도를 감소시키기 위해, 변색 방지층과 기판 사이에 니켈 등의 차단층을 적층시키는 것이 공지되어 있다.
주석 휘스커링은 내부 응력이 얇은 주석 필라멘트의 성장에 의해 완화되는, 주석의 특성을 언급한다. 도 1을 다시 참조하면, 리드(10)는 조밀하게 스페이스를 두고 있으며, 주석 휘스커는 전기 단락을 발생시키는 인접한 리드 사이에 갭(24)을 브릿지할 수 있다. 전형적으로, 1mm 이하의 리드 사이의 갭 거리는 주석 휘스커에 의해 브릿지되는 위험이 있다. 주석 휘스커링을 방지하기 위한 수많은 해결책이 제안되어 왔으나, 이러한 방법들은 한계가 있다. 납과 같은 또 다른 금속으로 주석을 합금시킴으로써 휘스커링을 감소시키는 방법이 공지되어 있으나, 납은 독성이 있다. 휘스커링을 감소시키기 위해, 주석을 용융 온도 이상으로 가열하는 재유동과 같은 공지된 방법이 공지되어 있다. 용융 주석의 유량을 조절하기가 어려우며, 리드 사이의 브리징은 재유동 동안에 흔히 발생한다.
본 발명의 제1 양태에 따라, 도 3을 참조하면, 주석 휘스커링은, 은 또는 은계(silver-base) 합금(28)의 층으로 피복되어 있는 기판(26)으로부터 리드(10)를 형성한 후, 은 또는 은계 합금의 층에 직접 적층되어 있는 미립 주석(30)의 층을 형성함으로써 감소된다. "직접" 적층이란, 다른 물질로 된 층을 삽입하지 않고, 인접하게 적층됨을 의미한다. 기판(26)이 구리 또는 구리계 합금 이외의 금속으로부터 형성되는 경우, 구리 층 0.025 내지 0.51㎛(1 내지 20μin) 정도 두께의 주석은 은(28) 층의 적층 이전에 기판 위에 적층될 수 있다. 은(28) 층은 은계 합금일 수 있고, 주석 층은 주석계 합금일 수 있다.
두개의 금속 사이의 계면은 금속 자체보다 강도가 낮은 경향이 있다. 따라서, 성형 수지에 의해 캡슐화된 리드(10)의 부분이 은과 주석 층으로 피복되지 않으며, 이러한 층들이 성형 수지로부터 외부으로 연장되는 리드의 부분만을 피복시키는 것이 바람직하다. 은(28) 층의 두께는 0.025 내지 3.05㎛(1 내지 120μin)이다. 두께가 0.025㎛(1μin) 미만이면, 주석 휘스커링은 적절하게 저지되지 않는다. 두께가 3.05㎛(120μin) 초과이면, 비용면에서 금지된다. 바람직한 은 두께는 0.05 내지 1.02㎛(2 내지 40μin)이며, 가장 바람직한 은 두께는 0.13 내지 0.51㎛(5 내지 20μin)이다.
주석(30) 층의 두께는 0.00025 내지 10.2㎛(0.01 내지 400μin)이다. 주석 두께가 0.00025㎛(0.01 μin) 미만이면, 변색 저항 및 납땜능은 저하된다. 주석 두께가 10.2㎛(400μin)를 초과하면, 인접한 리드 사이의 브릿징이 발생할 수 있다. 바람직한 주석 두께는 0.51 내지 3.8㎛(20 내지 150μin)이며, 가장 바람직한 주석 두께는 0.51 내지 2.03㎛(20 내지 80μin)이다.
주석은 다음의 재유동을 성취되는 조질의 입자와는 달리, 전착에 의해 성취되는 미립이다. 전형적으로, 재유동 후 공칭 입자 크기가 밀리미터의 차수인 경우와 달리, 평균 입자 크기는 0.1 내지 100㎛, 바람직하게는 0.5 내지 5㎛이다. 미립 구조는 일반적으로 연성이 높아서 리드를 피막층의 파쇄 없이 보다 작은 반경으로 구부러질 수 있게 한다. 미립 주석은 휘스커 형성이 보다 쉬운 것으로 생각되지만, 은의 기저층은 이 양태에서 미립 주석의 사용을 가능하게 한다.
이러한 제1 양태가 조밀하게 이격되어 있는 리드를 갖는 리드프레임을 고려하여 기재되었지만, 말단 핀, 인쇄 회로판, 및 라인과 회로 트레이스 등의 기타 조밀하게 이격되어 있는 특징을 갖는 플렉스 회로와 같은 기타 구조물은 또한 본 발명의 휘스커 비함유 피막으로부터 유리하다.
본 발명의 제2 양태는 커넥터 조립품으로부터 유도된다. 리드프레임과는 달리, 대부분의 커넥터 조립품은 인접한 커넥터가 통상 주석 휘스커에 의한 단락을 피하기에 충분히 이격되어 있기 때문에, 주석 휘스커에 의해 영향받지 않는다. 또한, 커넥터가 리드프레임의 리드처럼 조밀하게 고정되지 않으므로, 재유동은 주석 피막내에서의 내부 응력을 감소시키는 데 사용된다. 추가로, 주석과 구리 사이의 확산은 흔히 유리 주석의 두께를 감소시키는 데 바람직하므로, 마찰력이 감소되고, 소켓에 탐침을 삽입하는 데 필요한 힘이 감소된다.
커넥터 조립품은 프레팅 파편으로 인해 저항이 증가된다. 프레팅 마모는 작은 진폭의 진동성 상대 운동을 갖는 두개의 표면 사이에 발생하는 현상이다. 프레팅 마모로 접촉 표면으로부터 소립자가 제거된다. 이러한 소립자는 후속적으로 산화되며 산화된 파편은 커넥터 조립품의 계면에 축적된다. 주석 산화물의 실온 저항이 약 1 Ω·m 초과인 반면, 주석의 실온 저항이 약 0.12 Ω·m이므로, 프레팅 마모의 결과로 커넥터 조립품 전기 특성이 저하된다.
프레팅 마모는 본 발명의 제2 양태에 따라 커넥터 조립품을 형성함에 의해 감소된다. 도 4를 참조하면, 기판(26)은 기타의 전기 전도성 금속을 사용할 수 있지만, 전형적으로 구리 또는 구리계 합금이다. 이러한 기타의 전기 전도성 금속 중의 하나를 사용하는 경우, 박막 구리층은 위에서 언급한 바와 같이 기판 위에 적층된다. 박막 구리층은 또한 후속적인 층의 적층 및 접착을 촉진시키기 위해 순수한 구리 표면을 제공하도록 구리계 합금 기판 위에 적층될 수 있다.
구리 또는 구리계 합금 기판 또는 박막 구리층에 차단층(32)이 적층된다. 차단층은 구리 및 기판을 구성하는 다른 소자들의 화간을 억제하는 임의의 금속일 수 있으며, 바람직하게는 니켈, 코발트, 철, 망간, 크롬, 몰리브덴 또는 이들의 합금 등의 전이 금속이다. 차단층의 두께는 0.051 내지 2.03㎛(2 내지 80μin)이다. 차단층 두께가 0.051㎛(2μin) 미만이면, 확산을 억제하는 데 효과적이지 않을 수 있다. 차단층 두께가 2.03㎛(80μin)를 초과하면, 커넥터 조립품의 전기 및 기계적 특성에 악영향을 미칠 수 있다. 바람직하게는, 차단층 두께는 0.1 내지 1.02㎛(4 내지 40μin)이다. 보다 바람직하게는, 차단층의 두께는 0.1 내지 0.51㎛(4 내지 20μin)이다.
차단층(32)에는 희생층(34)이 적층된다. 희생층(34)은 합금과 금속간 화합물을 형성하기 위해 은 및 주석 둘 다와 결합되는 금속이다. 마찰력을 감소시키기 위해서는, 최외층(36)의 유리 주석 두께가 감소된다. 이 두께 감소는 희생층이 상대적으로 단단한 금속간 화합물을 형성하기 위해 최외층의 내부 부분과 결합되도록 조립품을 가열함으로써 성취될 수 있다. 희생층용의 바람직한 물질은 두께가 0.051 내지 1.52㎛(2 내지 60μin)인 구리 또는 구리계 합금이다. 희생층의 두께는 희생층이 소모되는 경우, 적어도 0.051㎛(2μin) 정도로 얇은 유리 주석층이 바람직하게는 최외층(36)의 외부 표면(38)에 유지되도록 선택된다. 최외층이 처음에 1.02 내지 2.03㎛(40 내지 80μin)의 주석인 경우, 구리 희생층의 가장 바람직한 두께는 0.13 내지 0.51㎛(5 내지 20μin)이다.
희생층(34)과 최외층(36) 사이에는 저저항 산화물 금속층(40)이 적층된다. 이러한 저저항 산화물 금속층은 주석 산화물의 저항보다 작은 저항을 갖는 산화물을 커넥터 조립품의 예기되는 작동 온도에서 형성하는 금속이다. 은 또는 은계 합금이 저저항 산화물 금속층(40)으로 바람직하다. 주석 산화물의 실온 저항이 약 1 Ω·m 초과인 반면, 은 산화물의 실온 저항은 약 0.14Ω·m이다. 프레팅 파편의 소자로서 은 산화물을 포함함으로써, 커넥터 조립품의 저항에 대한 프레팅 마모의 영향은 상당히 감소된다. 이러한 저저항 산화물 금속층의 두께는 0.025 내지 3.05㎛(1 내지 120μin)이다. 두께가 1μin 미만인 경우, 은 산화물은 커넥터 조립품 저항에 영향을 미치기에 불충분하다. 두께가 3.05㎛(120μin)를 초과하는 경우, 비용면에서 금지된다. 바람직하게는 저저항 산화물 금속층의 두께는 0.05 내지 1.02㎛(2 내지 40μin), 가장 바람직하게는 0.13 내지 0.51㎛(5 내지 20μin)이다.
도 4의 전도성 스트립은 도 5의 횡단면도에서 도시한 바와 같은 커넥터 조립품로 형성된다. 커넥터 조립품은 소켓(42)과 탐침(44)을 포함한다. 소켓은 통상, 지점(46)에 전기 접촉을 유지하기 위해 양의 전력을 인가하기에 효과적인 소켓에서 내부 응력을 부여하는 형태를 갖는 탐침과 점접촉되기에 효과적인 형태로 구부러진다.
도 6은 도 5에서 파형 원으로 구별된 점접촉의 확대도이다. 진동으로 인해, 지점(46)은 제1 접점(48)과 제2 접점(50) 사이에서 진동한다. 이러한 프레팅은 금속 산화물 형태의 프레팅 파편(52)을 발생시킨다. 프레팅 파편의 부분(54)은 진동 트랙에 피복되며 지점(46)과 탐침(44) 사이에 전류에 영향을 준다.
저저항 산화물 금속층은 주석 산화물의 저항(1 Ω·m 초과)보다 낮은 저항을 갖는 산화물을 형성하는 임의의 금속이거나, 금, 백금 및 팔라듐과 같은 산화물을 형성하는 경향이 낮은 은보다 귀한 금속이다. 표 1은 수많은 기본 금속의 산화물을 나타내며, 저저항 산화물 금속층으로서 사용하기 위해 이의 적합성을 기재한다. c 표 1에서, "O"는 적합성을 나타내며, "X"는 적합하지 않음을 나타낸다. 은의 대체물로서, 인듐, 철, 니오븀, 레늄, 루테늄, 바나듐, 금, 백금, 팔라듐 및 아연뿐만 아니라, 이들 네 가지 금속의 혼합물이 적합하다.
기본 금속 산화물 실온 저항(Ω·m) 적합능
허용 저항치








카드뮴 CdO 3.90E-05 X- 독성
인듐 In2O3 1.00E-03 O
철 Fe3O4 1.00E-04 O
니오븀 Nb2O3 8.60E-04 O
레늄 ReO3 2.00E-05 O
루테늄 Ru2O 3.52E-07 O
은 AgO 0.14 O
우라늄 UO2 3.80E-02 X- 독성
바나듐 V2O3 5.50E-05 O
아연 ZnO 1.50E-02 O
허용불가 저항치





 비스무트 Bi2O3 1.00E+07
코발트 CoO 1.00E+06
구리 Cu2O 2.00E+05
유로퓸 EuO 1.00E+06
망간 MnO 1.00E+06
니켈 NiO 1.00E+11
규소 SiO2 1.00E+12
나트륨 Na2O2 2.50E+02
탄탈륨 Ta2O5 1.00E+03
도 7은 주석 휘스커링이 관련되어 있고 주석 재유동이 내부 응력을 낮추기 위한 옵션이 아닌 경우의 용도에 사용하기 위해 도 3에서 도시한 피복 기판의 제조를 위한 방법의 계통도이다. 이러한 용도는 리드프레임, 조밀하게 이격되어 있는 말단 핀(핀 그리드 어레이 전자 패키지에서 발견된 바와 같음), 및 인쇄 회로판 또는 가요성 회로에의 조밀하게 이격되어 있는 회로 트레이스를 포함한다. 도 7을 참조하면, 제1의 세 가지 공정 단계는 리드프레임 및 몇몇 양태에서 말단 핀에 대해 특유하다. 나머지 세 가지 단계는 위의 제품 라인 모두에 대해 포괄적이다.
리드프레임은 기판, 전형적으로 구리 또는 구리계 합금으로부터 화학적으로 에칭되거나 스탬핑된다. 리드프레임은 중앙부에 적층된 다이 패들과 당해 다이 패들의 측면에 하나 이상, 및 전형적으로는 네 가지 모두로부터 외부로 연장되는 복수의 리드를 포함한다. 이어서, 리드프레임은 미국 코네티컷주 워터베리에 소재하는 후바드-홀(Hubbard-Hall)로부터 입수 가능한 후바드-홀 E-9354 전기크리너와 같은 알칼리성 전기크리너용의, 예를 들면, 통상의 탈지제에 의해 탈지되고 세정된다. 알칼리성 혼합물은 아노드성/캐소드성 전기 세정과 함께 기판에 잔류하는 대부분의 불순물을 제거하기 위해 산소 또는 수소 기포를 발생시킨다. 전기 세정은 전형적으로 전류 밀도 범위 약 93 내지 465a/dm(10 내지 50asf)에서 약 1분 동안 약 20 내지 55℃에서 수행된다.
이어서, 다이 패들과 리드의 내부 부분은 납땜능 및 와이어 결합능을 향상시키는 금속(예: 은)으로 3 내지 6㎛의 두께로 피복된다(56). 리드의 최내 부분, 즉 와이어 결합 또는 테이프 오토메이트 결합(TAB)에 사용되는 부품만이 은으로 피복되는 것이 바람직하다. 이는 후속적인 캡슐화 단계(58) 동안에, 성형 수지가 구리 기판에 직접 접촉되어 접착 파괴용 단일 계면 및 수분 배출구를 제공하는 것이 바람직하기 때문이다. 성형 수지가 구리 기판에 접촉되는 은 층에 접촉되는 경우, 두 가지의 계면 배열이 덜 바람직하다. 은 피막(56)은 전착, 무전해 도금(electroless deposition), 침지 피복, 화학 증착 또는 플라즈마 증착 등의 임의의 적합한 공정에 의한 것일 수 있다.
이어서, IC 장치는 저온 납땜을 사용한 납땜, 예를 들면, 금/주석 공융, 또는, 예를 들면, 금속 충전된 에폭시와의 접착제 결합 등의 종래의 다이 부착 방법(60)에 의해 다이 패들에 결합된다. 와이어 결합은 리드프레임의 내부 납 부분에 IC 장치를 전기 상호 접속하기 위해 직경이 작은 와이어 또는 금속 박의 얇은 스트립을 사용한다. 다이 부착 및 와이어 결합 이후에, 다이 패들, IC 장치, 와이어 결합재 및 리드 프레임의 내부 리드 부분은 에폭시 등의 열경화성 성형 수지내에 캡슐화된다. 이어서, 리드의 외부 부분은 인쇄 회로판 또는 기타 외부 회로에 결합시키기 위해 목적하는 형태로 구부러진다.
이어서, 외부 리드 부분은 임의의 적합한 공정, 예를 들면, 전기 도금법, 무전해 도금법, 침지 도금법, 물리적 증착법, 화학적 증착법, 플라즈마 증착법 또는 금속 분무법 등의 임의의 적합한 공정에 의해 은 또는 은 합금층으로 피복된다. 은은 0.025 내지 3.05㎛(1 내지 120μin)의 두께로 인가되며, 0.051 내지 0.51㎛(2 내지 20μin)의 두께가 가장 바람직하다.
은 층의 바람직한 적층법은 시안화은 31 내지 56g/l, 시안화칼륨 50 내지 78g/l, 탄산칼륨 및 증백제 15 내지 90g/l를 포함하는 수용액으로부터 전기 도금하는 것이다. 전기 도금은 46.5 내지 139A/dm(5 내지 15asf)의 전류 밀도에서 20 내지 28℃의 온도에서 수행된다. 대안으로, 은 층은 미국 코네티컷주 워터베리에 소재하는 맥더미드 인코포레이트((MacDermid Inc.)가 제조한 맥더미드 스터링 은(MacDermid SterlingTM silver)과 같은 시안화물 비함유 침지 도금법을 사용하여 적층될 수 있다.
이어서, 주석층은 0.00015 내지 10.2㎛(0.006 내지 400 μin)의 두께로, 바람직하게는 0.5 내지 2.03㎛(20 내지 80μin)의 두께로 Ag 피복 외부 리드에 피복(64)된다. 주석층의 바람직한 적층법은 미국 펜실베니아주 필라델피아에 소재하는 롬 앤드 하스 캄파니(Rohm and Haas Company)가 제조한 롬 앤드 하스 솔더론(Rohm and Haas SolderonTM) ST200 또는 맥더미드 스탠텍(MacDermid StanTekTM) AMAT와 같은 무광택 주석용의 메탄 설폰산을 기본으로 한 주석 도금 용액을 포함하는 용액으로부터 전기 도금하는 것이다. 이러한 전해액을 위한 전형적인 작동 조건은 온도가 25 내지 35℃이고 전류 밀도가 46.5 내지 465a/dm(5 내지 50asf)이다.
이어서, 주석 피복된 외부 리드는, 예를 들면, 주석/납 합금 납땜 또는 적절한 납 비함유 납땜을 사용하여 납땜함으로써 인쇄 회로판 또는 기타의 외부 회로에 결합된다(66). 납땜 및 납땜법은 주석 용융층의 부재하여 주석층에 용해시키기 위해 납땜할 수 있도록 선택된다. 주석층의 용융은 리드 사이에 액체 납땜의 브릿징을 방지하기 위해 억제된다.
도 8은 전기 저항에 대한 프레팅 마모의 산화 파편의 영향이 전기 커넥터 조립품에서와 같이 관련되어 있는 경우의 용도에 사용하기 위한 도 4에서 도시된 피복 기판의 제조방법의 계통도이다. 도 7을 다시 참조하면, 기판이 구리가 아니거나, 기판이 고합금 함량(예: 2중량% 이상)을 갖는 구리 합금인 경우, 후속적인 층의 적층 이전에 기판 표면에 얇은 구리층을 적층(68)시키는 것이 바람직하다. 얇은 구리층은 후속적인 층의 적층에 대한 상이한 금속의 영향을 최소화하여 수많은 상이한 기판 물질을 위한 보다 조밀한 제품 성능을 유도한다.
구리층은 최소 두께가 0.13㎛(5μin)이고, 전형적인 두께는 0.51 내지 1.02㎛(20 내지 40μin)이다. 구리층과 아래에 언급한 후속적인 층이 임의의 적합한 방법으로 적층될 수 있지만, 구리층의 바람직한 적층법(68)은 구리 이온 20 내지 70g/l 및 황산 50 내지 200g/l를 포함하는 수용액으로부터 전기 도금에 의한 것이다. 작동 조건은 전류 밀도 186 내지 929A/dm(20 내지 100asf)에서 온도가 40 내지 60℃이다.
이후에, 차단층이 적층된다(70). 적합한 차단층은 두께가 0.05 내지 1.02㎛(2 내지 40μin), 바람직하게는 0.1 내지 0.51㎛(4 내지 20μin)로 적층되어 있는 니켈, 코발트, 크롬, 몰리브덴, 철, 망간 및 이들의 혼합물을 포함한다. 니켈층의 바람직한 적층법(70)은 명목상 니켈 설파메이트 300g/l, 니켈 클로라이드 6g/l, 붕산 30g/l을 포함하는 수용액으로부터 전기 도금하는 것이다. 작동 조건은 온도가 28 내지 60℃이고, pH가 3.5 내지 4.2이고, 전류 밀도가 18.5 내지 279A/dm(2 내지 30asf)이다.
이어서, 예를 들면, 구리로 이루어진 희생층은 표면에 본질적으로 순수한 주석(이후로는 유리 주석이라고 함)의 층을 유지하면서, 구리/주석 금속간 화합물, 예를 들면, Cu3Sn, Cu6Sn5 및 (Cu 합금)xSny를 형성하기 위해 조절된 열 왕복 운동 동안에 주석 일부분과 결합되기에 효과적인 두께로 적층된다(72). 유리 주석층은 0.051 내지 3.05㎛(2 내지 120μin)의 두께로 적층되어 납땜 가능한 변색 저항층을 제공한다. 금속간 층은 소프트 유리 주석의 두께를 감소시킴으로써 마찰력을 감소시키기에 유용한다. 감소된 마찰력은 커넥터 조립품에 필요한 삽입력을 감소시킨다.
희생층을 적층시킨 후(72), 은과 같은 저저항 산화물을 형성하는 금속이 적층된다(74). 희생층은 0.025 내지 3.05㎛(1 내지 120μin), 바람직하게는 0.13 내지 0.51㎛(5 내지 20μin)의 두께로 적층된다. 은의 희생층을 적층시키는 바람직한 방법은 은 시안화물을 포함하는 수용액으로부터 전기 도금하거나 위에서 언급한 바와 같은 시안화물 비함유 용액으로부터 침지 도금한다. 은 이외에, 인듐, 철, 니오븀, 레늄, 루테늄, 바나듐, 금, 백금, 팔라듐 및 아연 뿐만 아니라 이들 금속의 혼합물이 표 1에서 위에서 설명한 바와 같이 사용될 수 있다.
희생층을 적층(74)시킨 후, 기판 중의 어느 하나의 용융 온도보다 용융 온도가 낮은 금속의 최외층, 차단층, 희생층 및 저저항 산화물 금속층이 적층된다(76). 주석 또는 주석계 합금이 최외층으로 바람직하다. 대부분의 용도에서, 납은 독성 우려 때문에 피하여진다. 그러나, 주석 기재 합금 함유 납은 몇몇 용도의 경우에 적합할 수 있다. 최외층은 위에서 언급한 방법 중의 어느 하나에 의해 또는 HALT(Hot Air Leveled Tin)(고온 공기 수준의 주석) 공정 및 기계적 와이프와 같은 주석 적층 특수방법에 의해 적층된다(76). 최외층은 언급한 바와 같이 빛나는 또는 무광택인 마감질을 할 수 있다. 무광택 마감질은 이러한 유형의 마감질을 준비하기 위해 당해 분야에서 공지되어 있는 주석욕으로부터 주석을 도금함으로써 제조될 수 있다. 적합한 전해액은 위에서 언급한 바와 같은 솔더론(Solderon) ST200 및 스탄텍(StanTekTM) AMAT를 포함한다.
이어서, 주석은, 예를 들면, 이를 재유동시키기 위해 이의 융점(232℃) 이상의 온도로 가열함으로써 재유동시킨다(78). 바람직한 열 프로파일은 공기중에서 또는 질소와 같은 보호 대기하에서 수초(1 내지 10초) 동안 300℃이다. 이어서, 용융 주석은 광택 외관을 제공하도록 급냉시킨다.
피복 기판을 유동시키기 전 또는 후에는 커넥터 조립품의 부분과 같은 바람직한 소자로 형성된다(80). 피복 기판은 또한 금속간 화합물의 양을 증가시키고, 유리 주석을 전형적으로 0.051 내지 0.51㎛(2 내지 20μin)의 목적하는 두께로 감소시키기 위해 주석의 용융 온도 이하의 온도에서 공기 또는 질소하에서 가열될 수 있다. 이러한 가열은 1 내지 168시간 동안 150 내지 200℃의 온도에서 수행될 수 있다.
본 발명의 향상된 피복의 메카니즘은 도 9A 내지 도 9D를 참조하여 이해할 수 있다. 도 9A는 선행 기술로부터 공지된 주석 피복 기판(26)을 도시한다. 기판(26)은 구리(34)의 희생층 및 최외 주석층(36)으로 피복되어 있다. 1주일 동안 150℃와 같은 승온에 노출시킨 후, 희생층(34)과 최외층(36) 사이에 상호 확산 및 결합이 발생하여 최외층의 표면(84)에 대해 위쪽으로 연장되는 기판(26)에 인접한 Cu3Sn 금속간 층(82)을 형성한다. 승온에 노출시킨 후, 최외층은 Cu3Sn 금속간 화합물과 Cu6Sn5 금속간 화합물의 혼합물(86)이다. 이러한 두개의 구리계 금속간 화합물은 산화되기 쉬워서 변색 및 저항 증가가 일어난다.
도 9B는 본 발명에 따르면, 기판(26)이 희생층(34), 은 층(28) 및 최외 주석 피복층(36)으로 피복된 후, 1주일 동안 150℃로 가열되는 경우, 최외층이 Cu3Sn 금속간 화합물(90) 및 은 풍부 상(92)을 포함하는 은 화합물인 반면, 기판(26)이 구리와 주석의 혼합물인 삽입층(88)으로 피복되어 있음을 도시한다. 은 풍부란, 당해 상이 은 50원자% 초과를 포함함을 의미한다. Cu3SnAgx 금속간 화합물은 삽입력을 감소시키고 프레팅 마모성을 감소시키기 위해 단단한 표면을 제공한다. 은 풍부상은 내변색성을 제공하며 프레팅 마모 파편 부식으로 인해 저항의 증가가 감소한다.
도 9C는 본 발명에 따르면, 기판(26)이 차단층(32), 희생층(34), 은 층(28) 및 최외 주석 피막(36)으로 피복된 다음, 1주일 동안 150℃로 가열되는 경우, 기판(26)은 니켈, 구리 및 주석의 혼합물인 삽입층(96)으로 피복됨을 나타낸다. 입접한 층(96)은 니켈, 구리, 은 및 주석의 혼합물인 제2 층(98)이다. 최외층은Cu6Sn5 금속간 화합물, 과량의 주석 및 흔적량의 은인 제1 소자과 은 풍부 상(92)인 제2 소자의 혼합물이다.
도 10은 1주일 동안 150℃로 가열한 후, 도 9C의 피복 기판의 최외 표면(84)의 2000배 확대한 현미경 사진이다. 표면은 현미경 사진에서 어두운 영역으로서 나타나는 구리-은-주석 상(98)과 현미경 사진에서 밝은 영역으로서 나타나는 은-풍부 상(92)의 혼합물이다. 도 11은 도 9C 및 도 10의 피복 구조의 20,000배 확대한 현미경 사진이다.
도 9D는 기판(26)이 차단층(32), 은 층(28) 및 주석(36)의 최외 피막층으로 피복되어 1주일 동안 150℃로 가열되는 경우, 기판(26)은 니켈, 구리 및 주석과 흔적량의 은의 혼합물인 제1 삽입층(100)으로 피복되어 있음을 나타낸다. 제1 삽입층(100)은 구리, 니켈, 주석 및 은의 혼합물인 제2 층(102)으로 피복되어 있다. 이러한 제2 층(102)은 주로 은 풍부 상(92)인 최외층의 표면으로 연장된다.
본 발명의 피막 시스템의 이점은 다음 예로부터 명백해질 것이다. 다음 예는 본 발명의 범위를 설명하고자 하는 것이지 이를 제한하려는 것은 아니다.
실시예
실시예 1 - 주석 휘스커링
시편(coupon) 51mm × 12.7mm × 0.25mm(2인치 × 0.5인치 × 0.010인치)의 두께를 구리 합금 C194의 스트립으로부터 절단한다. 구리 합금 C194는 조성이 철 2.1 내지 2.6중량%, 아연 0.05 내지 0.20중량%, 인 0.015 내지 0.15중량%이며 잔여량은 구리이다. 시편은 1분 동안 캐소드성 전류 밀도 139A/dm(15asf)을 사용하여 50℃에서 통상의 알칼리성 크리너 속에서 세정한다.
표 2를 참조하면, 니켈층이 적층되는 경우, 적층은 전기 도금에 의한 것이다. Ni 도금 용액은 pH 약 3.5 내지 4.2에서 53℃에서 Ni 설파메이트로서 Ni 약 60 내지 75g/l, NiCl2 약 6 내지 8g/l 및 붕산 약 38 내지 53g/l를 포함하는 수용액이다. Ni 도금 조건은 약 60초 동안 279A/dm(30asf)이다.
구리층이 적층되는 경우, 적층은 약 40초 동안 전류 밀도 372a/dm(40asf)를 사용하여 40 내지 60℃에서 Cu 약 20 내지 70g/l 및 H2SO4 약 50 내지 200g/l를 함유하는 수용액으로부터 전착시키는 것이다.
은 층이 적층되는 경우, 적층은 시안화은 31 내지 56g/l, 시안화칼륨 50 내지 78g/l, 탄산칼륨 15 내지 90g/l 및 증백제를 포함하는 수용액 속에서 제조된다. 작동 조건은 온도가 20 내지 28℃이고 전류 밀도가 46 내지 139A/dm(5 내지 15asf)이다.
주석은 무광택 주석 침전물의 경우 맥더미드 스탠텍 AMAT 용액으로부터 전기도금하고 밝은 주석 침전물의 경우 맥더미드 스탠텍 스텔라이트(Stelite) 100 용액으로부터 전기도금함으로써 적층된다. 도금 조건은 25 내지 40℃에서 약 50 내지 400초 동안 279A/dm(30asf)이다.
촉진된 주석 휘스커 시험은 반경이 76mm(3")인 원형 홈에서 샘플을 구부리고 제한함으로써 샘플상에서 수행된다. 이러한 방식으로, 일정한 굽힘 응력은 휘스커 의 형성을 유도하기 위해 주석 피막에 인가된다. 예시적인 압축된 면(요면) 및 대조 샘플은 주석 휘스커의 형성을 관찰하기 위해 500배의 광학 현미경으로 정기적으로 검사한다.
Figure 112006033117601-pct00001
표 2로부터 나타낸 바와 같이, 주석 피막층에 직접 접촉되는 은 층의 내포물은 무광택 주석 최외 피막 및 밝은 주석 최외 피막 둘 다에 대한 주석 휘스커의 형성을 실질적으로 제거한다. 무광택 주석의 경우, 샘플 2를 샘플 3과 비교하고 샘플 4를 샘플 5와 비교한다. 비교하기 위해, 샘플 1은 통상의 두께의 주석 제품이다. 밝은 주석 최외 피막의 경우, 샘플 20과 샘플 21을 비교한다.
실시예 2 - 접촉 저항에 대한 프레팅 마모 영향
크기가 152mm × 31.8mm × 0.13mm(6인치 × 1.25인치 × 0.005인치)인 시편을 표 3에서 주시한 바와 같이 구리 합금 C194 및 C7025, 세공한 모놀리식 주석 및 세공한 모놀리식 은으로부터 제조한다. C7025는 조성이 니켈 2.2 내지 4.2중량%, 규소 0.25 내지 1.2중량% 및 Mg 0.05 내지 0.3중량%이고, 잔여량은 구리이다.
구리 합금 시편은, 은 층이 맥더미드 스터링 은 용액을 사용하여 침지법으로 적층되고 주석이 SnSO4와 같은 주석 이온 20 내지 80g/l, 황산 50 내지 200g/l 및 유기 첨가제를 포함하는 설페이트 용액으로부터 적층되는 것을 제외하고는, 실시예 1에서와 같은 삽입층 및 무광택 주석으로 피복된다.
접촉 저항에 대한 프레팅 마모의 영향은 시험하고자 하는 접촉 표면을 따라 사이클 길이가 20㎛인 20,000 사이클 이하의 5Hz에서 6.4mm(1/4") 직경 범프를 이동시킴으로써 측정된다. 수직력(normal force) 100g을 범프에 적용하고, 접촉 저항 데이타를 범프가 작동하는 동안에 수집한다. 기록된 수치는 특정 접촉 저항을 성취하기 위해 필요한 사이클의 수이다. 높은 수의 사이클은 프레팅에 대한 저항이 우수함을 나타낸다.
샘플 기판 삽입층 표면층 표면층 두께(μ인치) 접촉 저항 10mΩ에 대한 사이클 접촉 저항 10Ω에 대한 사이클
1 C194 Ni/Cu 무광택 주석 0.51㎛(20) 61 3269
2 C194 Ni/Cu/0.13㎛(5μ인치) Ag 무광택 주석 0.51㎛(20) 79 4400
3 C194 없음 무광택 주석 1.02㎛(40) 116 2269
4 C194 0.13㎛(5μ인치) Ag 무광택 주석 1.07㎛(42) 490 >5000*
5 세공한 주석 없음 없음 N/A 253 6530
6 세공한 은 없음 없음 N/A >20,000 >20,000
*시험은 5000 사이클 후 종료됨
본 발명의 샘플 2와 샘플 1을 비교하면 은 층 0.13㎛(5μin)의 첨가가 접촉 저항 10mΩ에 도달하는 데 필요한 사이클 수의 약 30% 증가 및 접촉 저항 10Ω에 도달하는 데 필요한 사이클 수의 약 35% 증가에 의해 기판의 프레팅 마모 유도된 저항을 감소시키는 데 유효하다.
본 발명의 샘플 4와 샘플 3을 비교하면 은 층 0.13㎛(5μin)의 첨가가 접촉 저항 10mΩ에 도달하는 데 필요한 사이클 수의 약 322% 증가 및 접촉 저항 10Ω에 도달하는 데 필요한 사이클 수의 약 120% 증가의 초과에 의해 기판의 프레팅 마모 유도된 저항을 감소시키는 데 유효하다.
모놀리식 세공한 Ag(샘플 6)은 피복된 구리 기판을 갖는 샘플 중의 어느 하나보다 성능이 우수하지만, 비용 및 변색으로 인해 전기 커넥터를 형성하기가 실질적이지 못하다. 모놀리식 세공한 Sn(샘플 5)은 대개 유리 Sn의 풍부 또는 압연으로부터 야기되는 경도의 증가로 인해 상당히 우수한 프레팅 저항을 갖지만, 강도의 부족으로 인해 커넥터로서 실질적이지 못하다.
실시예 3 - 마찰 계수
치수가 152mm × 31.8mm × 0.13mm(6인치 × 1.25인치 × 0.005인치)인 구리 합금 C194 시편을 이전의 실시예에서와 같이 삽입층 및 무광택 주석으로 피복시킨다. 재유동된 주석 표면은 공기중에서 350℃로 샘플을 가열하고 물 속에서 급냉시킴으로써 수득된다.
마찰 계수는 6.4mm(1/4인치)의 직경 범프가 주석 피복된 평탄한 표면을 따라 10개의 사이클 동안에 3mm/sce에서 활주하는 경우, 수직력에 대한 저항력의 비율(R/N)로서 측정한다. 수직력은 사하중(dead weight)으로서 적재되고 윤활제는 주석 피복된 표면과 범브 사이에 도포되지 않는다. 저항력은 범프가 샘플의 평탄한 표면에 대해 활주함에 따라 측정한다. 보고된 값은 10개의 사이클 모두의 평균이다. 낮은 R/N은 마찰력이 낮음을 나타낸다. 결과는 표 4에 기재한다.
샘플 삽입층-두께(μin)
 주석 형태 주석 두께(μin) R/N 0 내지 60mm
Cu Ag 100g 250g
1 0.51 내지 1.02(20 내지 40) -O- 무광택 1.02 내지 2.03(40-80) 0.55 0.55
2 0.51 내지 1.02(20-40) 0.051 내지 0.13(2-5) 무광택 1.02 내지 2.03(40-80) 0.58 0.53
3 0.51 내지 1.02(20-40) 0.13 내지 0.25(5-10) 무광택 1.02 내지 2.03(40-80) 0.48 0.45
4 0.51 내지 1.02(20-40) 0.25 내지 0.51(10-20) 무광택 1.02 내지 2.03(40-80) 0.47 0.46
5 -O- -O- 재유동 1.02(40) 0.48 0.47
6 -O- 0.13(5) 재유동 1.02(40) 0.30 0.22
R/N이 감소함에 따라, 탐침을 소켓으로 삽입하기 위해 필요한 삽입력이 감소한다. 샘플 3과 샘플 1 및 샘플 2를 비교하면 은 5㎛의 첨가로 무광택 주석 외층용의 약 14% 감소(R/N)가 제공됨을 나타낸다. 샘플 3과 샘플 4를 비교하면 은 두께의 증가로 뚜렷한 이점이 없으며 비용이 높아짐을 나타낸다.
샘플 5와 샘플 6을 비교하면 약 45%의 R/N 감소의 보다 명백한 이점이 외부 피막층으로서의 재유동 주석에 의해 성취됨을 나타낸다.
실시예 4 - 층 사이의 상호 확산
표 5 내지 표 8은 본 발명에 따라 피복된 기판의 최외 표면에 은 풍부 상의 형성을 입증하기 위해 도 9A 내지 도 9D에서 도시한 구조물의 측정된 조성을 기재한다. 1주 동안 150℃로 가열하기 전, 두께(μin)를 XRF(x선 형광)로 측정한다. 가열 후 조성과 원자%는 EDX(에너지 분산된 x선)로 측정한다.
(도 9A)
도 9A로부터의 참조 번호 조성 두께(㎛)(μin) 도 9A로부터의 참조 번호 조성 원자%
26 C194 측정하지 않음 26 C194 측정되지 않음
34 구리 0.51 내지 1.02(20-40) 82 구리
주석		 75%
25%
36 주석 1.02 내지 2.03(40-80) 86 구리
주석		 56%
44%
(도 9B)
도 9B로부터의 참조 번호 조성 두께(㎛)(μin) 도 9B로부터의 참조 번호 조성 원자%
26 C194 측정하지 않음 26 C194 측정되지 않음
34 구리 0.51 내지 1.02(20-40) 88 구리
주석		 79%
21%
28 은 0.13 내지 0.25(5-10) 90 구리
주석
은		 74%
23%
3%
36 주석 0.02 내지 2.03(40-80) 92 은
주석
구리		 56%
25%
19%$
(도 9C)
도 9C로부터의 참조 번호 조성 두께(㎛)(μin) 도 9C로부터의 참조 번호 조성 원자%
26 C194 측정하지 않음 26 C194 측정되지 않음
32 니켈 0.13 내지 0.51(5-20) 96 구리
니켈
주석		 42%
32%
26%
34 구리 0.18 내지 0.46(7-18) 98 구리
주석
니켈
은		 50%
41%
7%
2%
28 은 0.13 내지 0.25(5-10) 94 주석
구리
은		 77%
17%
6%
36 주석 0.02 내지 2.03(40-80) 92 은
주석
구리		 56%
31%
13%
(도 9D)
도 9C로부터의 참조 번호 조성 두께(㎛)(μin) 도 9C로부터의 참조 번호 조성 원자%
26 C194 측정하지 않음 26 C194 측정되지 않음
32 니켈 0.13 내지 0.51(5-20) 100 주석
니켈
구리
은		 41%
34%
24%
1%
28 은 0.13 내지 0.25(5-10) 102 주석
은
구리
니켈		 35%
27%
23%
15%
36 주석 1.02 내지 2.03(40-80) 92 은
주석
구리		 64%
26%
10%
EDX 분석 결과 X선 빔 전개 및 투과 깊이로 인해 약간의 비율로 변할 수 있음을 주목한다. 그러나, 비교용으로, 위의 결과는 샘플 사이에서 구별하는 데 유용하다.
본 발명이 이의 예시적인 양태와 관련하여 나타내고 기재했지만, 청구의 범위에서 서술된 본 발명의 정신 및 범주에서 이탈하지 않는 한, 이의 형태 및 상세한 사항에서 이전의 및 다양한 기타의 변화, 생략 및 추가가 이루어질 수 있는 것으로 인식되어야 한다.

Claims (55)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 복수의 층(32, 34, 40, 36)으로 피복되어 있는 전기 전도성 소재로서, 상기 소재가,
    전기 전도성 기판(26),
    상기 기판(26) 위에 적층되어 있는, 상기 기판(26)의 구성성분들이 상기 복수의 층(32, 34, 40, 36)으로 확산되는 것을 억제하는 데 효과적인 니켈 또는 니켈계 합금 차단층(32),
    상기 차단층(32) 위에 적층되어 있는, 주석과 금속간 화합물을 형성하기에 효과적인 구리 또는 구리계 합금 희생층(34),
    상기 희생층(34) 위에 적층되어 있는 은 또는 은계 합금의 저저항 산화물 금속층(40), 및
    상기 저저항 산화물 금속층(40) 위에 직접 적층되어 있는 주석 또는 주석계 합금의 최외층(36)을 포함하는, 전기 전도성 소재.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제16항에 있어서, 상기 니켈 또는 니켈계 합금 차단층(32)의 두께가 0.102 내지 0.51㎛(4 내지 20μin)인, 전기 전도성 소재.
  21. 삭제
  22. 제16항에 있어서, 상기 구리 또는 구리계 합금 희생층(34)의 두께가 0.051 내지 1.52㎛(2 내지 60μin)인, 전기 전도성 소재.
  23. 삭제
  24. 제16항에 있어서, 상기 저저항 산화물 금속층(40)의 두께가 0.13 내지 1.02㎛(5 내지 40μin)인, 전기 전도성 소재.
  25. 삭제
  26. 삭제
  27. 제16항에 있어서, 상기 주석 또는 주석계 합금의 최외층(36)의 평균 입자 크기가 0.5mm를 초과하는, 전기 전도성 소재.
  28. 소켓(42)과 탐침(44)을 포함하는 전기 커넥터 조립품으로서,
    상기 소켓(42) 및 탐침(44) 중의 하나 이상이
    전기 전도성 기판(26),
    상기 기판(26) 위에 적층되어 있는, 상기 기판(26)의 구성성분들이 복수의 층(32, 34, 40, 36)으로 확산되는 것을 억제하는 데 효과적인 니켈 또는 니켈계 합금 차단층(32),
    상기 차단층(32) 위에 적층되어 있는, 주석과 금속간 화합물을 형성하기에 효과적인 구리 또는 구리계 합금 희생층(34),
    상기 희생층(34) 위에 적층되어 있는 은 또는 은계 합금의 저저항 산화물 금속층(40), 및
    상기 저저항 산화물 금속층(40) 위에 직접 적층되어 있는 주석 또는 주석계 합금의 최외층(36)을 포함하는, 전기 커넥터 조립품.
  29. 삭제
  30. 삭제
  31. 제28항에 있어서, 상기 차단층(32)의 두께가 0.1 내지 1.02㎛(4 내지 40μin)인, 전기 커넥터 조립품.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 제28항에 있어서, 상기 주석 또는 주석계 합금의 최외층(36)의 평균 입자 크기가 0.5mm를 초과하는, 전기 커넥터 조립품.
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 프레팅 마모 파편 유도된 저항 증가를 방지하는 소자의 제조방법으로서, 상기 방법이,
    전기 전도성 기판을 상기 소자의 예상되는 작동 온도에서 상기 전도성 기판의 구성성분이 기판을 통해 확산되는 것을 방지하는 데 효과적인 니켈 또는 니켈계 합금 차단층으로 피복시키는(70) 단계(a),
    상기 차단층을 상기 소자의 최외 피복층과 금속간 화합물을 형성하는 데 효과적인 구리 또는 구리계 합금 희생층으로 피복시키는(72) 단계(b),
    상기 희생층을 은 또는 은계 합금의 저저항 산화물 금속 또는 금속 합금층으로 피복시키는(74) 단계(c),
    상기 저저항 산화물 금속 또는 금속 합금층을, 상기 전기 전도성 기판, 상기 차단층, 상기 희생층 및 상기 저저항 금속 산화물 또는 금속 합금층 중의 어느 하나의 용융 온도보다 낮은 용융 온도를 갖는 주석 또는 주석계 합금의 최외층으로 직접 피복시키는(76) 단계(d), 및
    상기 피복된 전기 전도성 기판을 상기 최외층의 용융 및 재유동에 효과적인 온도로 가열하는(78) 단계(e)를 포함하는, 프레팅 마모 파편 유도된 저항 증가를 방지하는 소자의 제조방법.
  47. 제46항에 있어서, 단계(a) 이전에, 상기 전기 전도성 기판이 구리층으로 피복되는 방법.
  48. 삭제
  49. 삭제
  50. 삭제
  51. 제46항에 있어서, 상기 은 또는 은계 합금의 저저항 산화물 금속 또는 금속 합금층이 전기 도금 및 침지 도금으로 이루어진 그룹으로부터 선택된 공정에 의해 0.025 내지 3.05㎛(1 내지 120μin)의 두께로 적층되는(74) 방법.
  52. 제51항에 있어서, 단계(d)(76) 및 단계(e)(78)가 고온 공기 수준의 주석(Hot Air Leveled Tin: HALT) 공정과 같은 단일 단계로 결합되는 방법.
  53. 제52항에 있어서, 상기 주석 또는 주석계 합금의 최외층이 전기 도금에 의해 적층되는(76) 방법.
  54. 제53항에 있어서, 단계(e) 전 또는 후에, 상기 피복된 전기 전도성 기판을 상기 주석 또는 주석계 합금의 용융 온도 이하의 온도로 가열하여 유리 주석의 두께를 감소시키는 방법.
  55. 제52항 또는 제54항에 있어서, 커넥터 조립품의 소켓 소자와 탐침 소자 모두에 상기 피복된 전기 전도성 기판을 형성시킴을 포함하는 방법.
KR20067009215A 2003-10-14 2004-10-13 프레팅 및 휘스커 저항 피복 시스템 및 방법 KR101351284B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US51124903P 2003-10-14 2003-10-14
US60/511,249 2003-10-14
PCT/US2004/034692 WO2005038989A2 (en) 2003-10-14 2004-10-13 Fretting and whisker resistant coating system and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137027956A Division KR20130128477A (ko) 2003-10-14 2004-10-13 프레팅 및 휘스커 저항 피복 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20070028292A KR20070028292A (ko) 2007-03-12
KR101351284B1 true KR101351284B1 (ko) 2014-01-14

Family

ID=34465205

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20067009215A KR101351284B1 (ko) 2003-10-14 2004-10-13 프레팅 및 휘스커 저항 피복 시스템 및 방법
KR1020137027956A KR20130128477A (ko) 2003-10-14 2004-10-13 프레팅 및 휘스커 저항 피복 시스템 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137027956A KR20130128477A (ko) 2003-10-14 2004-10-13 프레팅 및 휘스커 저항 피복 시스템 및 방법

Country Status (8)

Country Link
US (2) US7391116B2 (ko)
JP (4) JP4708357B2 (ko)
KR (2) KR101351284B1 (ko)
CN (2) CN100594604C (ko)
HK (1) HK1118950A1 (ko)
MY (1) MY144068A (ko)
TW (1) TWI258826B (ko)
WO (1) WO2005038989A2 (ko)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法
US20060091121A1 (en) * 2004-10-06 2006-05-04 James Zanolli Method for reflowing a metal plating layer of a contact and contact formed thereby
US20060266446A1 (en) * 2005-05-25 2006-11-30 Osenbach John W Whisker-free electronic structures
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
JP4817095B2 (ja) * 2005-10-03 2011-11-16 上村工業株式会社 ウィスカ抑制表面処理方法
JP4868892B2 (ja) * 2006-03-02 2012-02-01 富士通株式会社 めっき処理方法
US20070284700A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Coatings and methods for inhibiting tin whisker growth
US20070295530A1 (en) * 2006-06-07 2007-12-27 Honeywell International, Inc. Coatings and methods for inhibiting tin whisker growth
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same
US20070287023A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Multi-phase coatings for inhibiting tin whisker growth and methods of making and using the same
US10873002B2 (en) * 2006-10-20 2020-12-22 Cree, Inc. Permanent wafer bonding using metal alloy preform discs
CN101641785B (zh) 2006-11-09 2011-07-13 怡得乐Qlp公司 具有延展层的微电路封装体
US8404160B2 (en) * 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US20080308300A1 (en) * 2007-06-18 2008-12-18 Conti Mark A Method of manufacturing electrically conductive strips
JP5001731B2 (ja) * 2007-07-02 2012-08-15 日東電工株式会社 配線回路基板と電子部品との接続構造
CN101821431B (zh) * 2007-07-06 2012-02-15 第一电子工业株式会社 连接器制造方法和通过该方法制造的连接器
WO2009017870A1 (en) * 2007-07-31 2009-02-05 Textron Systems Corporation Techniques for direct encasement of circuit board structures
JP4942580B2 (ja) * 2007-08-20 2012-05-30 株式会社荏原製作所 アノードホルダ用通電ベルトおよびアノードホルダ
DE102007047007A1 (de) * 2007-10-01 2009-04-09 Tyco Electronics Amp Gmbh Elektrisches Kontaktelement und ein Verfahren zum Herstellen desselben
US8506849B2 (en) 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
KR101092616B1 (ko) * 2008-04-29 2011-12-13 일진머티리얼즈 주식회사 전자 부품용 금속 프레임
US20090283305A1 (en) * 2008-05-15 2009-11-19 Interplex Industries, Inc. Tin-silver compound coating on printed circuit boards
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US9730333B2 (en) * 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US20100000762A1 (en) * 2008-07-02 2010-01-07 Applied Nanotech Holdings, Inc. Metallic pastes and inks
EP2297754A1 (en) * 2008-07-07 2011-03-23 Sandvik Intellectual Property Ab Electrical contact with anti tarnish oxide coating
JP5384382B2 (ja) * 2009-03-26 2014-01-08 株式会社神戸製鋼所 耐熱性に優れるＳｎめっき付き銅又は銅合金及びその製造方法
WO2010111581A1 (en) 2009-03-27 2010-09-30 Applied Nanotech Holdings, Inc. Buffer layer to enhance photo and/or laser sintering
US8652649B2 (en) 2009-07-10 2014-02-18 Xtalic Corporation Coated articles and methods
JP5612355B2 (ja) * 2009-07-15 2014-10-22 株式会社Ｋａｎｚａｃｃ メッキ構造及び電気材料の製造方法
US8422197B2 (en) * 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
JP5442385B2 (ja) * 2009-10-07 2014-03-12 三菱伸銅株式会社 導電部材及びその製造方法
EP2577803A1 (en) * 2010-06-01 2013-04-10 Koninklijke Philips Electronics N.V. Kit of parts, contacting element and luminaire
US20120090880A1 (en) 2010-10-19 2012-04-19 International Business Machines Corporation Mitigation and elimination of tin whiskers
JP2012107263A (ja) * 2010-11-15 2012-06-07 Kyowa Densen Kk メッキ構造及び被覆方法
EP2705734B1 (en) 2011-05-04 2014-12-10 Liquid X Printed Metals, Inc. Metal alloys from molecular inks
KR20140047077A (ko) * 2011-06-23 2014-04-21 엑스탤릭 코포레이션 전착 코팅을 포함하는 인쇄 회로 기판 및 관련 물품
DE102011078546A1 (de) 2011-07-01 2013-01-03 Tyco Electronics Amp Gmbh Elektrische Kontaktbeschichtung
JP6046406B2 (ja) * 2011-07-26 2016-12-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 高温耐性銀コート基体
JP5086485B1 (ja) 2011-09-20 2012-11-28 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法
JP5284526B1 (ja) 2011-10-04 2013-09-11 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法
TWI493798B (zh) 2012-02-03 2015-07-21 Jx Nippon Mining & Metals Corp Push-in terminals and electronic parts for their use
JP5138827B1 (ja) * 2012-03-23 2013-02-06 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品
DE102012208681A1 (de) * 2012-05-24 2013-11-28 Robert Bosch Gmbh Zinnbeschichtung, zugehöriges Kontaktelement und Verfahren zum Aufbringen einer Zinnbeschichtung
JP5427945B2 (ja) * 2012-06-27 2014-02-26 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
JP6050664B2 (ja) * 2012-06-27 2016-12-21 Ｊｘ金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
JP6029435B2 (ja) * 2012-06-27 2016-11-24 Ｊｘ金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
TW201419315A (zh) 2012-07-09 2014-05-16 Applied Nanotech Holdings Inc 微米尺寸銅粒子的光燒結法
EP2878704B1 (en) 2012-07-25 2017-08-09 JX Nippon Mining & Metals Corporation Metal material for electronic components, method for producing same, connector terminal using same, connector and electronic component
TWI485930B (zh) * 2012-10-04 2015-05-21 Jx Nippon Mining & Metals Corp Metal material for electronic parts and manufacturing method thereof
TWI488733B (zh) * 2012-10-04 2015-06-21 Jx Nippon Mining & Metals Corp Metal material for electronic parts and manufacturing method thereof
JP2014182976A (ja) * 2013-03-21 2014-09-29 Enplas Corp 電気接触子及び電気部品用ソケット
US8907225B1 (en) * 2013-04-11 2014-12-09 The United States Of America As Represented By The Secretary Of The Navy Structures and methods related to detection, sensing, and/or mitigating undesirable structures or intrusion events on structures
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US10351965B2 (en) * 2013-06-24 2019-07-16 Oriental Electro Plating Corporation Method for producing plated material, and plated material
US10633754B2 (en) 2013-07-05 2020-04-28 The Boeing Company Methods and apparatuses for mitigating tin whisker growth on tin and tin-plated surfaces by doping tin with germanium
US10260159B2 (en) 2013-07-05 2019-04-16 The Boeing Company Methods and apparatuses for mitigating tin whisker growth on tin and tin-plated surfaces by doping tin with gold
CN103498044A (zh) * 2013-09-26 2014-01-08 苏州米达思精密电子有限公司 一种卷带金属原材喷砂变形应力消除装置
JP2015067861A (ja) * 2013-09-30 2015-04-13 株式会社オートネットワーク技術研究所 コネクタ用電気接点材料及びその製造方法
WO2015092978A1 (ja) * 2013-12-20 2015-06-25 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法
WO2015092979A1 (ja) * 2013-12-20 2015-06-25 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法
JP6374718B2 (ja) * 2014-07-14 2018-08-15 矢崎総業株式会社 電気素子
DE102014117410B4 (de) * 2014-11-27 2019-01-03 Heraeus Deutschland GmbH & Co. KG Elektrisches Kontaktelement, Einpressstift, Buchse und Leadframe
DE102015102453A1 (de) * 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法
JP6558533B2 (ja) * 2015-07-31 2019-08-14 住電機器システム株式会社 接続部材
CN105420534A (zh) * 2015-11-06 2016-03-23 广西南宁智翠科技咨询有限公司 一种超高导电率的合金导线
CN109072471B (zh) * 2016-05-10 2021-05-28 三菱综合材料株式会社 镀锡铜端子材及端子以及电线末端部结构
KR101900793B1 (ko) 2017-06-08 2018-09-20 주식회사 풍산 전기·전자, 자동차 부품용 동합금의 주석 도금 방법 및 이로부터 제조된 동합금의 주석 도금재
EP3705608B8 (en) * 2017-11-01 2024-07-03 Nippon Steel Corporation ELECTROLYTIC Sn-PLATED STEEL SHEET
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US10453817B1 (en) 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications
US11735512B2 (en) * 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
US11133614B2 (en) * 2019-08-30 2021-09-28 TE Connectivity Services Gmbh Low insertion force contact and method of manufacture
CN110512244B (zh) * 2019-09-19 2021-03-09 昆山一鼎工业科技有限公司 电镀雾锡产品的表面处理方法
US11619665B2 (en) 2020-01-07 2023-04-04 International Business Machines Corporation Electrical apparatus having tin whisker sensing and prevention
CN111575656A (zh) * 2020-04-27 2020-08-25 深圳市科瀚电子有限公司 一种音叉振荡器的镀膜方法及镀膜音叉振荡器
CN114758838A (zh) * 2021-01-11 2022-07-15 上海乔辉新材料科技有限公司 镀银导线的制作方法
CA3238563A1 (en) * 2021-12-02 2023-06-08 Kelly S. Funke Silver-tin coating for electrical connectors, and electrical connectors with silver-tin coatings

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283780A (ja) * 1988-05-11 1989-11-15 Furukawa Electric Co Ltd:The ＳｎまたはＳｎ合金被覆材料
JPH11229178A (ja) * 1998-02-10 1999-08-24 Furukawa Electric Co Ltd:The 金属被覆部材
JPH11350188A (ja) * 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1904241A (en) 1926-12-31 1933-04-18 Kammerer Erwin Compound metal stock
US2239771A (en) 1938-05-14 1941-04-29 Bell Telephone Labor Inc Electrically conductive device and its manufacture
US2294482A (en) 1939-10-28 1942-09-01 Bell Telephone Labor Inc Electrical contact and terminal bank
US2417967A (en) 1944-02-23 1947-03-25 Mallory & Co Inc P R Contact element
DE1191894B (de) 1963-09-11 1965-04-29 Licentia Gmbh Elektrisches Kontaktstueck
US3650825A (en) 1969-06-19 1972-03-21 Schaltbau Gmbh Method for manufacture of an electrical contact
US3641300A (en) 1969-08-15 1972-02-08 Allis Chalmers Mfg Co Electrical contact
US3686746A (en) 1969-11-03 1972-08-29 Contacts Inc Closing wire terminals
DE2207012C2 (de) 1972-02-15 1985-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Kontaktierung von Halbleiterbauelementen
JPS5472483A (en) 1977-11-21 1979-06-09 Hitachi Cable Ltd Manufacture of heat-resistant wiring conductor
DE2940772C2 (de) 1979-10-08 1982-09-09 W.C. Heraeus Gmbh, 6450 Hanau Elektrischer Schwachstromkontakt
JPS6146055A (ja) * 1984-08-10 1986-03-06 Nec Corp 半導体装置
JPS62219950A (ja) * 1986-03-20 1987-09-28 Shinko Electric Ind Co Ltd リ−ドフレ−ム
US4756467A (en) 1986-04-03 1988-07-12 Carlisle Corporation Solderable elements and method for forming same
JPS6353287A (ja) * 1986-08-21 1988-03-07 Furukawa Electric Co Ltd:The Ａｇ被覆導体
DE3712691C1 (en) 1987-04-14 1988-06-23 Prym Werke William Electrical connecting pin, especially a coil former pin, and a method for its production
JPH01223755A (ja) * 1988-03-03 1989-09-06 Hitachi Cable Ltd 半導体装置用リードフレーム
US4883774A (en) 1988-03-21 1989-11-28 Motorola, Inc. Silver flashing process on semiconductor leadframes
JP2726434B2 (ja) 1988-06-06 1998-03-11 古河電気工業株式会社 ＳｎまたはＳｎ合金被覆材料
JP2670348B2 (ja) 1989-05-15 1997-10-29 古河電気工業株式会社 ＳｎまたはＳｎ合金被覆材料
DE3932535C1 (en) 1989-09-29 1990-07-26 W.C. Heraeus Gmbh, 6450 Hanau, De Electrical socket connector - includes 2 contact carriers and contact layer having silver prim section and sec. section of silver alloy contg. tin
DE4005836C2 (de) 1990-02-23 1999-10-28 Stolberger Metallwerke Gmbh Elektrisches Steckverbinderpaar
JPH0410699A (ja) 1990-04-27 1992-01-14 Toshiba Corp フイルムキャリア電子部品の製造方法
JPH04322017A (ja) * 1991-04-22 1992-11-12 Furukawa Electric Co Ltd:The 接点材料
JPH0520949A (ja) * 1991-07-12 1993-01-29 Furukawa Electric Co Ltd:The 電気接点材料とその製造方法
US5393573A (en) 1991-07-16 1995-02-28 Microelectronics And Computer Technology Corporation Method of inhibiting tin whisker growth
DE4224012C1 (de) 1992-07-21 1993-12-02 Heraeus Gmbh W C Lötfähiges elektrisches Kontaktelement
JPH0714962A (ja) 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
JP3998731B2 (ja) 1994-08-10 2007-10-31 三菱伸銅株式会社 通電部材の製造方法
US5780172A (en) 1995-12-18 1998-07-14 Olin Corporation Tin coated electrical connector
US5916695A (en) 1995-12-18 1999-06-29 Olin Corporation Tin coated electrical connector
DE19606116A1 (de) 1996-02-20 1997-08-21 Berkenhoff Gmbh Elektrische Kontaktelemente
US5667659A (en) * 1996-04-04 1997-09-16 Handy & Harman Low friction solder electrodeposits
JPH10134869A (ja) 1996-10-30 1998-05-22 Yazaki Corp 端子材料および端子
US5808853A (en) 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
US6110608A (en) 1996-12-10 2000-08-29 The Furukawa Electric Co., Ltd. Lead material for electronic part, lead and semiconductor device using the same
KR100219806B1 (ko) 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
CN1068064C (zh) * 1997-05-27 2001-07-04 旭龙精密工业股份有限公司 引线框架及其制造方法
US6083633A (en) 1997-06-16 2000-07-04 Olin Corporation Multi-layer diffusion barrier for a tin coated electrical connector
JP3953169B2 (ja) 1997-12-26 2007-08-08 株式会社神戸製鋼所 かん合型接続端子用めっき材の製造方法
JPH11213787A (ja) * 1998-01-26 1999-08-06 Furukawa Electric Co Ltd:The 封入接点材料およびそれを用いた封入接点
JPH11343594A (ja) 1998-06-01 1999-12-14 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
JPH11350189A (ja) 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JPH11350190A (ja) 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP2000054189A (ja) 1998-08-10 2000-02-22 Furukawa Electric Co Ltd:The Ｓｎ−Ｂｉ系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
US6203931B1 (en) 1999-02-05 2001-03-20 Industrial Technology Research Institute Lead frame material and process for manufacturing the same
JP2001006469A (ja) * 1999-06-17 2001-01-12 Furukawa Electric Co Ltd:The 封入接点材料の製造方法
JP2001053210A (ja) 1999-08-11 2001-02-23 Nec Corp リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法
JP4465068B2 (ja) 1999-11-10 2010-05-19 日本リーロナール有限会社 銀−錫合金めっき層の形成方法
AUPQ653700A0 (en) 2000-03-28 2000-04-20 Ceramic Fuel Cells Limited Surface treated electrically conductive metal element and method of forming same
DE10025107A1 (de) 2000-05-20 2001-11-22 Stolberger Metallwerke Gmbh Elektrisch leifähiges Metallband und Steckverbinder
DE10025106A1 (de) 2000-05-20 2001-11-22 Stolberger Metallwerke Gmbh Elektrisch leitfähiges Metallband und Steckverbinder hieraus
JP3350026B2 (ja) 2000-08-01 2002-11-25 エフシーエム株式会社 電子部品用材料、電子部品用材料の接続方法、ボールグリッドアレイ型電子部品およびボールグリッドアレイ型電子部品の接続方法
JP4514012B2 (ja) * 2001-01-19 2010-07-28 古河電気工業株式会社 めっき材料とその製造方法、それを用いた電気・電子部品
US20020185716A1 (en) 2001-05-11 2002-12-12 Abys Joseph Anthony Metal article coated with multilayer finish inhibiting whisker growth
JP2003013279A (ja) 2001-07-02 2003-01-15 Mitsubishi Shindoh Co Ltd 耐マイグレーション性に優れたリフローＳｎまたはＳｎ合金メッキ薄板の製造方法
TW504824B (en) * 2001-11-21 2002-10-01 Siliconware Precision Industries Co Ltd Semiconductor package having chip cracking prevention member
JP2004006065A (ja) 2002-03-25 2004-01-08 Mitsubishi Shindoh Co Ltd 電気接続用嵌合型接続端子
US6727587B2 (en) 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
JP4043834B2 (ja) 2002-05-02 2008-02-06 古河電気工業株式会社 めっき材料とその製造方法、それを用いた電気・電子部品
US6596621B1 (en) 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
TW543164B (en) * 2002-05-29 2003-07-21 Kingtron Electronics Co Ltd Tape structure and fabrication method thereof
JP4054868B2 (ja) 2002-06-14 2008-03-05 福田金属箔粉工業株式会社 リチウム電池用負極及び該リチウム電池用負極の製造方法
US6822283B2 (en) * 2002-07-11 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd Low temperature MIM capacitor for mixed-signal/RF applications
TWI225322B (en) 2002-08-22 2004-12-11 Fcm Co Ltd Terminal having ruthenium layer and a connector with the terminal
JP4739734B2 (ja) 2003-11-28 2011-08-03 ヴィーラント ウェルケ アクチーエン ゲゼルシャフト 電子機械的構成要素用の複合材を製造するための連続層、その複合材及び使用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283780A (ja) * 1988-05-11 1989-11-15 Furukawa Electric Co Ltd:The ＳｎまたはＳｎ合金被覆材料
JPH11229178A (ja) * 1998-02-10 1999-08-24 Furukawa Electric Co Ltd:The 金属被覆部材
JPH11350188A (ja) * 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品

Also Published As

Publication number Publication date
US7808109B2 (en) 2010-10-05
US7391116B2 (en) 2008-06-24
HK1118950A1 (en) 2009-02-20
CN100594604C (zh) 2010-03-17
WO2005038989A3 (en) 2007-11-22
US20050106408A1 (en) 2005-05-19
TWI258826B (en) 2006-07-21
JP6050737B2 (ja) 2016-12-21
CN101540303B (zh) 2012-04-25
JP2007520053A (ja) 2007-07-19
WO2005038989A2 (en) 2005-04-28
JP5965359B2 (ja) 2016-08-03
CN101142674A (zh) 2008-03-12
JP4708357B2 (ja) 2011-06-22
US20090017327A1 (en) 2009-01-15
JP2014042002A (ja) 2014-03-06
KR20130128477A (ko) 2013-11-26
TW200536031A (en) 2005-11-01
MY144068A (en) 2011-08-15
CN101540303A (zh) 2009-09-23
KR20070028292A (ko) 2007-03-12
JP2014040675A (ja) 2014-03-06
JP2010232681A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
KR101351284B1 (ko) 프레팅 및 휘스커 저항 피복 시스템 및 방법
US7931760B2 (en) Whiskerless plated structure and plating method
KR100836540B1 (ko) 도금재료와 그 제조방법, 이를 사용한 전기,전자부품
US7984841B2 (en) Member formed with coating film having tin as its main component, coating film forming method and soldering method
TWI326717B (en) Metal duplex and method
EP1257004A1 (en) Metal article with multilayer coating
EP1256981A1 (en) Metal article coated with near-surface doped tin or tin alloy
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
KR100476301B1 (ko) 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
JP2009057630A (ja) Ｓｎメッキ導電材料及びその製造方法並びに通電部品
JPH11350189A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
TW200530433A (en) Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components
WO2017179447A1 (ja) リードフレーム材およびその製造方法
US9520347B2 (en) Lead frame construct for lead-free solder connections
WO2008082004A1 (ja) めっき部材およびその製造方法
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP7162341B2 (ja) めっき積層体の製造方法及びめっき積層体
JP2005054267A (ja) 無電解金めっき方法
JPH043041B2 (ko)
JPH048883B2 (ko)
JPH0529517A (ja) 半導体装置用リードフレーム
JPH10102266A (ja) 電気・電子回路部品
JPH07307426A (ja) 電子機器部品用銅系条材とその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 5