JP2001053210A - リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法 - Google Patents

リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法

Info

Publication number
JP2001053210A
JP2001053210A JP22760499A JP22760499A JP2001053210A JP 2001053210 A JP2001053210 A JP 2001053210A JP 22760499 A JP22760499 A JP 22760499A JP 22760499 A JP22760499 A JP 22760499A JP 2001053210 A JP2001053210 A JP 2001053210A
Authority
JP
Japan
Prior art keywords
plating
exterior
lead frame
manufacturing
interior
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22760499A
Other languages
English (en)
Inventor
Kenta Ogawa
健太 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22760499A priority Critical patent/JP2001053210A/ja
Publication of JP2001053210A publication Critical patent/JP2001053210A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 低コストで環境問題に対応するPPF及びそ
の外装めっきの製造方法を提供する。 【解決手段】 外装めっきとして形成する合金を、Sn
−Pbに代えて、Sn−Ag、Sn−Cu、Sn−B
i、又は、Sn−Inのいずれかの合金を用いるPPF
は、低コストで環境問題に対応することができる。ま
た、外装めっきを形成する際に、合金めっき処理に代え
て、複数の単金属めっき層を熱処理して合金化するPP
Fの製造方法では、工程管理が容易となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレーム、
その外装めっきの製造方法、及び、半導体装置の製造方
法に関し、より詳細には、リードフレーム、その外装め
っきの製造方法、及び、半導体装置における製造方法の
低コスト化や環境問題対策に関するものである。
【0002】
【従来の技術】モールドICの組立てに用いられるリー
ドフレーム(以下、L/Fと呼ぶ)には、ICチップと
の間でボンデイングするための内装めっき、及び、IC
の外部回路と接続するための外装めっきが必要である。
図5は、従来のモールドICの組立て工程のフローチャ
ートである。従来のモールドICの組立て工程は、内装
Agめっきをする内装Agめっき工程101、ICチッ
プを載せるチップマウント工程102、ICチップに金
線を接続するワイヤボンディング工程103、ICチッ
プ全体を封入する樹脂封入工程104、外装Sn−Pb
めっきをする外装Sn−Pbめっき工程105、ICを
個々に切り離す仕上げ工程106、及び、ICをテスト
し選別する選別工程107をこの順に有する。同図の内
装Agめっき工程101は、L/Fメーカが担当し、チ
ップマウント工程102、ワイヤボンディング工程10
3、及び、樹脂封入工程104は、半導体メーカが担当
し、外装Sn−Pbめっき工程105は、めっき業者が
担当し、仕上げ工程106、及び、選別工程107は、
半導体メーカが担当する。
【0003】図5の組立て工程では、外装Sn−Pbめ
っき工程105をめっき業者が担当するので、工程10
2〜工程107を連続して同一の生産ラインでは行うこ
とができない。このため、搬送に要する時間やコストが
増加し、生産の合理化や品質管理をする上で、障害にな
るという欠点を有していた。また、樹脂封入されたIC
チップは、外装Sn−Pbめっき工程105で、酸やア
ルカリに浸漬されるため、PKG吸湿や薬品残査の可能
性がある。
【0004】上記欠点を克服するため、L/Fメーカ
は、半導体メーカに出荷する際に、内装Agめっき工程
101、及び、外装Sn−Pbめっき工程105を予め
行った外装めっき済みリードフレーム(Pre−Pla
ted Frame、以下、PPFと呼ぶ)を製造する
ことで対応している。このPPFによって、半導体メー
カは、工程102、工程103、工程104、工程10
6、工程107を連続して同一の生産ラインで行うこと
ができる。例えば、特公平01−000818号公報に
は、このような従来のPPFに関する技術が掲載されて
いる。この技術では、外装めっきにSn−Pbを用いる
Sn−Pbめっき、及び、Cu素材にNi/Pd/Au
をめっきするPdめっきが実用化されている。
【0005】
【発明が解決しようとする課題】しかし、Sn−Pbめ
っきは、めっき性能は優れているものの、Pbによる環
境汚染の観点からPbを代替金属に変える必要がある。
しかし、現在利用できる代替金属は融点が低いので低温
の組立て工程が要求され、また、機械的強度が小さい
(ビッカース硬度が約10)という欠点がある。また、
Pdめっきは、金属Pdパラジウム(レアメタル)の生
産地が限られ、安定供給に不安があり、高コストでもあ
る。
【0006】本発明は、上記したような従来の技術が有
する問題点を解決するためになされたものであり、低コ
ストで環境問題に対応するPPF及びその外装めっきの
製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明のリードフレームは、アイランドを含む内装
領域に内装めっきが形成され、アウタリードを含む外装
領域に外装めっきが形成されたリードフレームにおい
て、前記内装めっきがAgであり前記外装めっきがSn
−Agであることを特徴とする。
【0008】本発明のリードフレームは、外装めっきに
安定供給が可能なPbの代替金属としてAgを用いたこ
とで、低コストで環境問題に対応することができる。
【0009】本発明のリードフレームは、前記外装めっ
き中におけるAgのSnに対する重量比が2〜4%であ
ることが好ましい。この場合、外装めっきのぬれ性と組
立て性を向上できる。
【0010】また、本発明のリードフレームでは、前記
外装めっきをSn−Agに代えてSn−Cu、Sn−B
i、Sn−In、Sn−Zn、又は、Sn−Sbのいず
れかとすることができる。
【0011】前記外装めっき中におけるCuのSnに対
する重量比が0.2〜5%であることも本発明の好まし
い態様である。この場合、外装めっきのぬれ性を向上で
きる。
【0012】また、本発明のリードフレームの外装めっ
きの製造方法は、アウタリードを含む外装領域に複数の
単金属めっき層を形成するステップと、前記複数の単金
属めっき層を熱処理により合金化し外装めっきを形成す
るステップとを有することを特徴とする。
【0013】本発明のリードフレームの外装めっきの製
造方法は、合金めっき材料を利用しためっき処理に代え
て、複数の単金属めっき層を形成した後に、この複数の
単金属めっき層を融合して合金化することにより外装め
っきを形成するので、めっき処理の管理が容易となり、
更に低コストのPPFが製造できる。
【0014】更に、本発明の半導体装置の製造方法で
は、本発明のリードフレームの製造方法で製造されたリ
ードフレームを用いた半導体装置の製造方法において、
チップマウント及びワイヤボンディングの作業完了後に
行う樹脂封入工程以降に、ケミカルエッチング又はメデ
ィアホーニングすることを特徴とする。この場合、めっ
き表面の再度活性化が可能となる。
【0015】
【発明の実施の形態】PPFの説明に先立って、半導体
メーカが行うIC製造工程について説明する。IC製造
工程は、シリコン・ウエーハ上にIC回路を作り込む前
工程、及び、ICを包装し出荷するまでの後工程を有す
る。後工程は、シリコン・ウエーハを個々のICに切り
分けるダイシング工程、ICチップをL/F上に載せる
マウント工程、ICチップの電極とL/Fのリードを金
線で接続するボンディング工程、モールド樹脂でICチ
ップを封入する封入工程、L/Fから個々のICを切り
離し商標や品名を捺印する仕上げ工程、ICの電気的特
性を測定し選別する選別工程、及び、特性や外観、信頼
性を検査する検査工程をこの順に有する。モールドIC
の組立て工程は、この後工程の中に含まれ、半導体メー
カがPPFを必要とするのは、マウント工程である。
【0016】以下、本発明の実施形態例のリードフレー
ムについて図面を参照して説明する。図1は、本発明の
第1実施形態例のPPFを採用したモールドICの組立
て工程のフローチャートである。同図のモールドICの
組立て工程では、内装Agめっき工程101、及び、外
装Sn−Agめっき工程105Aは、L/Fメーカが担
当し、チップマウント工程102〜選別工程107は、
半導体メーカが担当する。
【0017】図2(a)及び(b)は、IC製造に用い
られるL/Fの拡大図及び外形図である。同図(a)に
示すように、L/Fは、L/F中央のダイをボンディン
グするためのアイランド11、ICチップの表面電極と
直接接続されるインナリード12、パッケージや基板の
電極と接続されるアウタリード13、及び、L/F間の
リード部分を機械的に結合しているタイバー14で構成
される。
【0018】同図(b)に示すように、L/Fは、細長
い金属板(Cu系或いはFe系合金)をエッチングや金
型打ち抜きでパターン形成して、複数が連結した状態で
製造される。その後、アイランド11、及び、インナリ
ード12の少なくとも先端部分を含む内装領域2には、
単金属Agめっきによって厚さ1〜10μmの内装めっ
きが形成される。また、アウタリード13、及び、イン
ナリード12の一部を含む外装領域1が、合金Sn−A
gめっきによってAg組成(めっき合金皮膜中のAgと
Snとの重量比)0〜4%で厚さ4〜20μmの外装め
っきが形成されることで、PPFが完成する。この場
合、外装めっきを、Ag組成で3.5%に厚さで8μm
程度にすると、めっきのぬれ性(基板接合に用いられる
半田に対するなじみの程度)及び組立性が共に良好とな
る。
【0019】ここで、ウィスカについて説明する。ウィ
スカは、めっき槽中の残留応力が駆動力となって結晶が
針状に成長する現象であり、化学Snめっきで顕著に現
れ、電気回路をショートさせる原因にもなる。一般にS
nに数%のある種の添加元素を加えた合金めっきでは発
生しにくいとされているが、融点や機械的特性の観点か
ら、Pbフリーめっきでは従来めっきに比べ添加元素の
量が制限されるため従来Sn−Pbに比べて、ウィスカ
抑制効果の低下が懸念される。本実施形態例においてリ
ード成形後に熱処理や表面処理を実施することによって
ウィスカ抑制の効果が期待できる。
【0020】上記実施形態例によれば、内装めっきにA
gを形成させ、外装めっきにSn−Agを形成させるこ
とで、低コストで環境問題に対応するPPFが提供でき
る。
【0021】図3は、外装めっきに用いる合金の総合評
価を示す表である。本発明の第2実施形態例のPPFで
は、外装めっきに用いる合金をSn−Agに代えて他の
合金を用いる点が、先の実施形態例と異なる。図3中の
印は、合金の種類ごとに判定した評価項目(コスト、ぬ
れ性、及び、信頼性)に対する評価結果であり、“◎”
は最良、“○”は良、“△”は普通、“×”は不適応を
示している。
【0022】総合評価の対象として示されたSn−A
g、Sn−Cu、Sn−Bi、及び、Sn−Inと、こ
れには示されないSn−Zn、及び、Sn−Sbとが、
外装めっきの合金として用いられる。特に、外装めっき
にSn−Cu合金を用いた場合、Cu組成を0.2〜5
%にすると、優れためっきのぬれ性が得られる。
【0023】上記実施形態例によれば、条件に適応する
合金を選択することで、外装めっきに用いる合金の種類
が広がる。
【0024】ここで、本発明の第1実施形態例の外装め
っきの製造方法について述べる。第1実施形態例の外装
めっきの製造方法は、合金めっき材料を用いためっき処
理に代えて複数の単金属めっき層をまず形成し、次いで
これを熱処理することにより、複数の単金属めっき層を
合金化し、外装めっきを形成する。本実施形態例の外装
めっきの製造方法は、図1の外装Sn−Agめっき工程
105Aで採用される。
【0025】PPFの製造工程には、L/Fの内装領域
2に部分めっきを形成する内装めっき工程、及び、L/
Fの外装領域1に部分めっきを形成する外装めっき工程
がある。夫々のめっき工程の前に、L/Fのめっきを行
う領域は、めっき液に触れるように露出させ、L/Fの
めっきを行わない領域は、めっき液に触れないように、
ゴム又はプラスチックからなるマスクで予め包み込んで
ある。
【0026】本実施形態例の外装めっきの製造方法は、
予めマスクが内装領域2を包み込んでいるL/Fを用い
る。第1ステップとして、外装領域1に単金属めっき処
理により複数の単金属めっき層を形成する。単金属めっ
き層は、対応する単金属めっき処理において、組成及び
厚さを制御し管理することができる。第2ステップとし
て、外装領域1を熱処理することにより複数の単金属め
っき層を融合させて合金化し、外装めっきを形成する。
形成された外装めっきは、従来の製造方法と同様な効果
がある。
【0027】なお、本実施形態例では、内装めっき工程
と外装めっき工程とがこの順に行われる例を説明した
が、この順序は逆にしてもよい。
【0028】上記実施形態例によれば、単金属めっき処
理は合金めっき処理に比べ管理が容易なため、合金めっ
き処理に代えて、複数の単金属めっき処理と熱処理とを
用いることで、工程管理が容易となり更に低コストのP
PFが製造できる。
【0029】図4は、本発明の第1実施形態例の外装め
っきの製造方法で製造したPPFを用いたモールドIC
の組立て工程のフローチャートである。樹脂封入工程1
04と仕上げ工程106との間にめっき表面活性化工程
108を新たに挿入した点が、先の実施形態例と異な
る。
【0030】めっき表面活性化工程108は、ケミカル
エッチングやメディアホーニングを実施することで、め
っき表面を再度活性化する。メディアホーニングは、通
常の高圧水によるばりとり(ジェットホーニング)に代
えて、ナイロンビーズやガラスビーズ等のメディアによ
るばりとりを用いたものである。めっき表面活性化工程
108は、とても有効なプロセスではあるが、高信頼性
が要求される場合やユーザからの要求がある場合のみ実
施する。
【0031】上記実施形態例によれば、チップマウント
A3、ワイヤボンディングA4、又は、樹脂封入A5で
は、めっき表面の酸化、汚染、及び、傷の物理的ダメー
ジを管理する必要がなくなる。
【0032】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明のリードフレーム、その外装
めっきの製造方法、及び、半導体装置の製造方法は、上
記実施形態例の構成にのみ限定されるものでなく、上記
実施形態例の構成から種々の修正及び変更を施したリー
ドフレーム、その外装めっきの製造方法、及び、半導体
装置の製造方法も、本発明の範囲に含まれる。
【0033】
【発明の効果】以上説明したように、本発明のPPFで
は、外装めっきの合金にPbの代替金属を用いたので、
低コストで環境問題に対応することができ、更に、その
外装めっきの製造方法では、単金属めっき層を熱処理し
て合金化するので、低コストの製造が容易になる。この
ため、IC製造の後工程の管理が容易になり、TAT
(製品の製作に要する時間)が短縮され低コストや信頼
性向上にもつながる。
【図面の簡単な説明】
【図1】本発明の第1実施形態例のPPFを採用したモ
ールドICの組立て工程のフローチャートである。
【図2】同図(a)及び(b)は、IC製造に用いられ
るL/Fの拡大図及び外形図である。
【図3】外装めっきに用いる合金の総合評価を示す表で
ある。
【図4】本発明の第1実施形態例の外装めっきの製造方
法で製造したPPFを用いたモールドICの組立て工程
のフローチャートである。
【図5】従来のモールドICの組立て工程のフローチャ
ートである。
【符号の説明】
1 外装領域 2 内装領域 11 アイランド 12 インナリード 13 アウタリード 14 タイバー 101 内装Agめっき工程 102 チップマウント工程 103 ワイヤボンディング工程 104 樹脂封入工程 105 外装Sn−Pbめっき工程 105A 外装Sn−Agめっき工程 106 仕上げ工程 107 選別工程 108 めっき表面活性化工程

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 アイランドを含む内装領域に内装めっき
    が形成され、アウタリードを含む外装領域に外装めっき
    が形成されたリードフレームにおいて、 前記内装めっきがAgであり、前記外装めっきがSn−
    Agであることを特徴とするリードフレーム。
  2. 【請求項2】 前記外装めっき中におけるAgのSnに
    対する重量比が2〜4%である、請求項1に記載のリー
    ドフレーム。
  3. 【請求項3】 前記外装めっきをSn−Agに代えてS
    n−Cuとした請求項1に記載のリードフレーム。
  4. 【請求項4】 前記外装めっき中におけるCuのSnに
    対する重量比が0.2〜5%である、請求項3に記載の
    リードフレーム。
  5. 【請求項5】 前記外装めっきをSn−Agに代えてS
    n−Bi、Sn−In、Sn−Zn、又は、Sn−Sb
    のいずれかとした、請求項1に記載のリードフレーム。
  6. 【請求項6】 アウタリードを含む外装領域に複数の単
    金属めっき層を形成するステップと、前記複数の単金属
    めっき層を熱処理により合金化し外装めっきを形成する
    ステップとを有することを特徴とする、リードフレーム
    の外装めっきの製造方法。
  7. 【請求項7】 請求項6に記載のリードフレームの外装
    めっきの製造方法で製造されたリードフレームを用いた
    半導体装置の製造方法において、 チップマウント及びワイヤボンディングの作業完了後に
    行う樹脂封入工程以降に、ケミカルエッチング又はメデ
    ィアホーニングすることを特徴とする、半導体装置の製
    造方法。
JP22760499A 1999-08-11 1999-08-11 リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法 Pending JP2001053210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22760499A JP2001053210A (ja) 1999-08-11 1999-08-11 リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22760499A JP2001053210A (ja) 1999-08-11 1999-08-11 リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001053210A true JP2001053210A (ja) 2001-02-23

Family

ID=16863555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22760499A Pending JP2001053210A (ja) 1999-08-11 1999-08-11 リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001053210A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391116B2 (en) 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
JP2009263786A (ja) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The 接続部品用金属材料およびその製造方法
JP2009263785A (ja) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The 接続部品用金属材料およびその製造方法
JP5138827B1 (ja) * 2012-03-23 2013-02-06 Jx日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品
CN105366751A (zh) * 2015-12-09 2016-03-02 王文领 一种煤化工气化洗涤黑水高温闪蒸气的节能环保型综合回收利用方法
USRE45987E1 (en) 2003-09-11 2016-04-26 Renesas Electronics Coporation Electronic component and method of manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45987E1 (en) 2003-09-11 2016-04-26 Renesas Electronics Coporation Electronic component and method of manufacturing the same
US7391116B2 (en) 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
US7808109B2 (en) 2003-10-14 2010-10-05 Gbc Metals, L.L.C. Fretting and whisker resistant coating system and method
JP2009263786A (ja) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The 接続部品用金属材料およびその製造方法
JP2009263785A (ja) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The 接続部品用金属材料およびその製造方法
JP5138827B1 (ja) * 2012-03-23 2013-02-06 Jx日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品
WO2013140850A1 (ja) * 2012-03-23 2013-09-26 Jx日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品
US9330804B2 (en) 2012-03-23 2016-05-03 Jx Nippon Mining & Metals Corporation Metallic material for electronic components, and connector terminals, connectors and electronic components using same
CN105366751A (zh) * 2015-12-09 2016-03-02 王文领 一种煤化工气化洗涤黑水高温闪蒸气的节能环保型综合回收利用方法
CN105366751B (zh) * 2015-12-09 2017-10-03 王文领 一种煤化工气化洗涤黑水高温闪蒸气的节能环保型综合回收利用方法

Similar Documents

Publication Publication Date Title
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US8435867B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
US5889317A (en) Leadframe for integrated circuit package
US5994767A (en) Leadframe for integrated circuit package and method of manufacturing the same
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP2003197847A (ja) 半導体装置およびその製造方法
JP2010283303A (ja) 半導体装置及びその製造方法
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JP2001053210A (ja) リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法
KR910000154B1 (ko) 반도체장치와 그 재법 및 그것에 사용되는 본딩와이어
US6933177B2 (en) Aluminum leadframes for semiconductor devices and method of fabrication
JPH0955464A (ja) 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法
EP0348018B1 (en) Method of manufacture of a resin encapsulated semiconductor device
JPH1041423A (ja) 半導体パッケージの製造方法
JP3756338B2 (ja) 半導体装置の製造方法
JP2006352175A (ja) 半導体集積回路装置
JPH0216761A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH07273267A (ja) リードの接合方法
JPH0455531B2 (ja)
JP4387217B2 (ja) リードフレーム及びリードフレームの製造方法
JPS6347342B2 (ja)
JPH0210859A (ja) 半導体リードフレーム