JPS62219950A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS62219950A
JPS62219950A JP6290786A JP6290786A JPS62219950A JP S62219950 A JPS62219950 A JP S62219950A JP 6290786 A JP6290786 A JP 6290786A JP 6290786 A JP6290786 A JP 6290786A JP S62219950 A JPS62219950 A JP S62219950A
Authority
JP
Japan
Prior art keywords
tin
silver
plating
film
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6290786A
Other languages
English (en)
Inventor
Norio Wakabayashi
若林 則男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP6290786A priority Critical patent/JPS62219950A/ja
Publication of JPS62219950A publication Critical patent/JPS62219950A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) 本発明ははんだ付は性に優れるリードフレームに関する
(背景技術) 樹脂封止型半導体装置の組立工程例は次のようになる。
■ リードフレームのステージ部、内部リード部に、金
あるいは銀めっき層を部分電解めっきにより形成する。
■ ステージ部に半導体素子を金−シリコン共晶合金等
によって固定する。
■ 半導体素子と内部リード部とのワイヤーボンディン
グを行う。
■ 半導体素子搭載部を含む樹脂封止領域を樹脂モール
ドする。
■ 外部リード部に錫あるいははんだめっき、またはは
んだ浸漬処理等の外装処理をする。この外装処理はプリ
ント基板等とのはんだ付は性を確保する目的で行われる
以上の各工程において、■の、外部リード部への、錫あ
るいははんだめっき、またははんだ浸漬処理を行う工程
が技術的に問題となる。
すなわち、錫あるいははんだのめっき処理を行う場合に
あっては、当然に前処理液やめっき液に浸漬されるウェ
ットプロセスを経ることから、湿気により半導体素子の
信頼性が低下する問題点ある。
またはんだ浸漬処理を行う場合には、上述の半導体素子
固定時およびワイヤーボンディング特等の熱履歴により
外部リード部に生じた金属酸化膜を除去する必要がある
ため、ハロゲン価の高いフラックスを使用する必要があ
る。この際に発生するハロゲンイオン(主として塩素イ
オン)の浸入により、半導体素子のアルミニウム等によ
る配線回路が損傷するおそれがあり、やはり半導体素子
の信頼性を低下させる問題点がある。
一方上記の問題点に対処すべく、リードフレームの段階
であらかじめその外部リード部に錫またははんだ皮膜を
形成しておく方法が提案されている。
しかし、はんだめっきは優れたはんだ付は性を有してい
るものの、その融点が200℃以下と低いため、前記の
熱履歴により溶解してしまい、実用にはならない。
また錫めっきの場合、錫の融点が230℃と高(、この
点では有効であるが、経時的に酸化膜が形成されやすい
ので良好なはんだ付は性の維持が困難である。また錫は
ひげ状の結晶が成長するという特異な性質を有し、この
ひげ状の結晶が外部り一ド部間をショートさせるという
問題点を有している。
本発明は上記問題点を解消すべくなされたものであり、
特にリードフレームの段階で外部リード部に皮膜を形成
してお(ものの改良に関する。
すなわち、本発明の目的とするところは、外部リード部
に融点が高く、外的条件に安定で、かつ良好なはんだ付
は性が維持される皮膜を有するリードフレームを提供す
るものである。
(発明の概要) 本発明は上記問題点を解消するため次の構成を備える。
すなわち、外部リード部に、錫めっきを施し、さらにこ
の錫めっき皮膜上に銀めっきを施したリードフレームで
ある。さらには、これらのめっき皮膜を加熱して錫−銀
合金皮膜をあらかじめ形成して成るリードフレームであ
る。
錫、銀は共にはんだ付は性に優れ、かつ融点も高いが、
錫めっき単独では前述の問題点が生じ、また銀めっき単
独の場合にはシルバーマイグレーション、すなわち湿気
が多い場合に該湿気中に銀がイオン化して拡散し、以っ
て外部リード部間がショートするという特異な問題があ
る。
本発明におけるリードフレームにおいて特徴的なのは、
リードフレームが前述の半導体素子固定時およびワイヤ
ーボンディング時の両アッセンブリ一時に加熱されるこ
とにより、前記皮膜が錫−銀の合金に変化することであ
る。なおリードフレームの段階であらかじめ加熱処理す
ることにより、絽−銀合金皮膜としてもよい。この合金
は、はんだ付は性については錫および銀に匹敵する良好
なはんだ付は性を有する。
また錫単独の場合の前述の問題点、すなわち、酸化膜お
よびひげ状結晶が成長するという問題点も合金化するこ
とによって解消された。
さらに上述の銀単独の場合のシルバーマイグレーション
の現象も全く生じないことが判明した。
本発明においては、錫と娘との量は両者共に合金化され
て、単独に残らない量とするのが最適である。
特に外側にある銀が合金化されずに残ると上記のシルバ
ーマイグレーションの現象が生ずるおそれがあるので、
錫量はある程度多くても構わないが、銀量は錫量に対し
て過剰となるのは好ましくない。しかし錫めっきの厚さ
0.1〜10μmに対して銀めっきの厚さは0.1〜1
0μmの範囲で有効に合金化された。なお好ましいめっ
き厚は錫が0.1〜5μm、銀が0.1〜5μmであっ
た。
また錫めっき、銀めっき共、光沢、無光沢、半光沢のい
ずれでもよい。
(実施例) 実施例1 鉄−ニッケル合金(4270イ)あるいは銅合金からな
るリードフレームの外部リード部上に無光沢錫めっきを
約3μm形成し、この上に無光沢銀めっきを約0.1μ
m形成した。このリードフレームを150℃で500時
間の加熱処理を行い、はんだ付は性を調べたところ極め
て良好であった。また180℃で18時間の加熱処理を
加えた場合にも良好なはんだ付は性が得られた。
両者いずれの場合もハロゲン価の低い弱いフラックスの
処理で足りた。
実施例2 鉄−ニッケル合金(42アロイ)あるいは銅合金からな
るリードフレームの外部リード部上に無光沢錫めっきを
約2μm形成し、その上に無光沢銀めっきを約1μm形
成した。このリードフレームを窒素雰囲気中で2時間の
加熱処理を行い、さらに150℃で500時間の加熱処
理を行ってはんだ付は性を調べたところ極めて良好であ
った。
実施例3 鉄−ニッケル合金(4270イ)あるいは銅合金からな
るリードフレームの全面に無光沢錫めっきを1.0μm
、さらにその上に半光沢銀めっきを2μm形成し、さら
に内部リード部上に部分銀めっきを2μm形成した。こ
のリードフレームを150℃で500時間の加熱処理を
行い、はんだ付は性を調べたところ極めて良好であった
。また180℃で10時間の加熱処理を加えた場合にも
良好なはんだ付は性が得らた。
両者のいずれの場合もハロゲン価の低い弱いフラックス
の処理で足りた。
ワイヤボンディング性も良好であった。
実施例4 実施例1、実施例2、実施例3における加熱処理後のリ
ードフレームを3ケ月放置したが、錫のひげ状結晶の成
長、銀特有のシルバーマイグレーションの現象は生じな
かった。
(発明の効果) 以上から明らかなように本発明に係るリードフレームに
よれば次のような特有の作用効果を奏する。
■ 外部リード部に施した錫めっきおよび銀めっきが、
半導体素子固定時、ワイヤボンディング時の熱履歴やリ
ードフレームの段階の加熱処理により合金化する。この
合金は組以上の融点を示して熱的に安定であり、錫単独
の場合の酸化膜の形成やひげ状結晶の成長は全くみられ
ず、また銀単独の場合のシルバーマイグレーションの現
象も全くみられず、外的条件に対して極めて安定である
そして該合金ははんだの濡れ性がよく、極めて良好なは
んだ付は性が得られる。またその際ハロゲン価の低いフ
ラックスの処理で足り、半導体素子を損傷するおそれが
ない。
■ 現状のアッセンブリ一工程がそのまま適用でき、ア
ッセンブリ一工程後のウニ・ノドプロセスによるめっき
やはんだ浸漬処理などの外装処理が不要となる。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施し得るのは
もちろんのことである。

Claims (1)

  1. 【特許請求の範囲】 1、外部リード部に、錫めっきを施し、さらにこの錫め
    っき皮膜上に銀めっきを施して成るリードフレーム。 2、外部リード部に、錫めっきを施し、さらにこの錫め
    っき皮膜上に銀めっきを施した後、これらのめっき皮膜
    を加熱して錫−銀合金皮膜を形成して成るリードフレー
    ム。
JP6290786A 1986-03-20 1986-03-20 リ−ドフレ−ム Pending JPS62219950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6290786A JPS62219950A (ja) 1986-03-20 1986-03-20 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6290786A JPS62219950A (ja) 1986-03-20 1986-03-20 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS62219950A true JPS62219950A (ja) 1987-09-28

Family

ID=13213792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6290786A Pending JPS62219950A (ja) 1986-03-20 1986-03-20 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS62219950A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985749A (en) * 1988-03-22 1991-01-15 Bull S.A. Substrate for very large scale integrated circuit and apparatus for selective tinning of the substrate leads
US6575354B2 (en) 2000-11-20 2003-06-10 Matsushita Electric Industrial Co., Ltd. Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the film
JP2006303345A (ja) * 2005-04-25 2006-11-02 Hitachi Kyowa Engineering Co Ltd 電子部品搭載用基板および電子部品
JP2009070997A (ja) * 2007-09-12 2009-04-02 Toyota Motor Corp 半導体装置
JP2014042002A (ja) * 2003-10-14 2014-03-06 Olin Corp 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126467A (en) * 1978-03-24 1979-10-01 Nec Corp Lead frame for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126467A (en) * 1978-03-24 1979-10-01 Nec Corp Lead frame for semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985749A (en) * 1988-03-22 1991-01-15 Bull S.A. Substrate for very large scale integrated circuit and apparatus for selective tinning of the substrate leads
US5081949A (en) * 1988-03-22 1992-01-21 Bull S.A. Apparatus for selective tinning of substrate leads
US6575354B2 (en) 2000-11-20 2003-06-10 Matsushita Electric Industrial Co., Ltd. Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the film
JP2014042002A (ja) * 2003-10-14 2014-03-06 Olin Corp 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法
JP2006303345A (ja) * 2005-04-25 2006-11-02 Hitachi Kyowa Engineering Co Ltd 電子部品搭載用基板および電子部品
JP4490861B2 (ja) * 2005-04-25 2010-06-30 日立協和エンジニアリング株式会社 基板
JP2009070997A (ja) * 2007-09-12 2009-04-02 Toyota Motor Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH04115558A (ja) 半導体装置用リードフレーム
JPH07169901A (ja) 集積回路パッケージとリードフレーム
US5540378A (en) Method for the assembly of an electronic package
US7215014B2 (en) Solderable metal finish for integrated circuit package leads and method for forming
JPH0533187A (ja) スズメツキホイスカーの抑制方法
JPS6396237A (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
JPS62219950A (ja) リ−ドフレ−ム
JPS5821036B2 (ja) ヒヨウメンシヨリホウ
JP2798512B2 (ja) 錫めっき銅合金材およびその製造方法
JPH0717982B2 (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
JPH0553879B2 (ja)
JPS63192259A (ja) リ−ドフレ−ム用銅めっき材の変色防止方法
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPH03234049A (ja) 半導体パッケージ外部端子の表面処理方法
JPS6249646A (ja) リ−ドフレ−ム
JP3906584B2 (ja) 電子部品用リード
JPS63168043A (ja) リ−ドフレ−ム
JPS6344299B2 (ja)
JP2955602B2 (ja) スズメッキホイスカーの抑制方法
JPH0678595B2 (ja) 電子部品の製造方法
JPS582595B2 (ja) 亜鉛ホイスカの発生を防止した電子部品のめっき法
JPS62204558A (ja) リ−ドフレ−ム
JPS6290954A (ja) リ−ドフレ−ム
JPH09116064A (ja) リードフレーム材
JPS62296451A (ja) 半導体装置用リ−ドフレ−ム