JP2009070997A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009070997A
JP2009070997A JP2007237077A JP2007237077A JP2009070997A JP 2009070997 A JP2009070997 A JP 2009070997A JP 2007237077 A JP2007237077 A JP 2007237077A JP 2007237077 A JP2007237077 A JP 2007237077A JP 2009070997 A JP2009070997 A JP 2009070997A
Authority
JP
Japan
Prior art keywords
plating layer
melting point
low melting
external connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007237077A
Other languages
English (en)
Other versions
JP5493257B2 (ja
Inventor
Mitsuo Nakamura
充男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007237077A priority Critical patent/JP5493257B2/ja
Publication of JP2009070997A publication Critical patent/JP2009070997A/ja
Application granted granted Critical
Publication of JP5493257B2 publication Critical patent/JP5493257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】製造後に発生するめっき層の内部応力を緩和でき、めっき層表面からのウィスカーの発生、成長を抑制できる半導体装置を提供すること。
【解決手段】外部接続用リード14b上にめっき層16を有する半導体装置において、めっき層16は、低融点めっき層16aと、低融点めっき層16a上に形成された高融点めっき層16bとを有し、高融点めっき層16bは、最高使用温度より固相線温度又は融点の高い金属で形成され、低融点めっき層16aは、最高使用温度より固相線温度又は融点の低い金属で形成される。
【選択図】図1

Description

本発明は、外部接続用リード上にめっき層を有する半導体装置に関し、特に、外部接続用リード上にPbフリーめっき層を有する半導体装置に関する。
樹脂封止型の半導体パッケージは、プリント基板と接続するための外部接続用リードを備える。外部接続用リードは、一般に、CuやFe−Ni合金で形成されるため、Snを含有する溶融半田に対する濡れ性が悪い。そこで、外部接続用リードには、めっき層が施される。外部接続用リードにSnを含むめっき層を施すことにより、半田付け性を改善することができ、外部接続用リードとプリント基板とを接続する緻密な半田層を形成することができる。
このめっき層には、従来Sn−Pb合金が用いられてきたが、環境汚染等の理由から、近年ではPbフリー合金が用いられている。しかしながら、めっき層をPbフリー合金で形成した場合、Sn−Pb合金の場合と比較して、めっき層の表面から金属ウィスカーが発生、成長し易い。この金属ウィスカーは、主としてめっき層の内部応力によって発生、成長する。金属ウィスカーが成長して、隣接する外部接続用リード間が電気的に短絡すると、半導体パッケージが正常に動作しなくなるため、従来から、Pbフリーめっき層の内部応力を緩和できる半導体装置の製造方法が提案されている(例えば、特許文献1参照)。
上記従来の半導体装置の製造方法では、外部接続用リードをFe―Ni合金で形成し、その表面に、Sn―Cu合金からなるめっき層を形成する。次に、熱処理炉を用いて、めっき層の融点以上の温度で熱処理し、めっき層を溶融させる。このとき、めっき層の融点以上の温度が20秒以上保持されるようにする。この熱処理により、めっき層の粒界を消失させることができる。また、この熱処理により、めっき層の表面に形成された酸化膜を破壊することができる。これにより、めっき層の内部応力を緩和させ、ウィスカーの発生を抑制することができる。
特開2007−81235号公報
しかしながら、上記従来の製造方法で製造した半導体装置は、製造時に発生するめっき層の内部応力を緩和できるが、製造後に発生するめっき層の内部応力を緩和できない。
図3は、従来の製造方法で製造した半導体装置の問題点を模式的に示しためっき層の断面図である。図3では、外部接続用リード14b上にめっき層6が積層されている。この場合、後述の第1〜第3の原因により、製造後にめっき層6で内部応力が発生する。
第1の原因は、めっき層6の熱膨張(矢印B)と外部接続用リード14bの熱膨張(矢印A)との差である。互いに熱膨張係数の異なるめっき層6(Sn23×10−6/℃)と外部接続用リード14b(Fe−42Ni合金(重量%、以下同じ)5×10−6/℃、Cu17×10−6/℃)とが連結されているので、温度が上昇すると、めっき層6では圧縮応力が発生し、外部接続用リード14bでは引張応力が発生する。
第2の原因は、めっき層6と外部接続用リード14bとの拡散反応である。めっき層6と外部接続用リード14bとは、互いに隣接しているため、拡散反応する。外部接続用リード14bにFe−Ni合金を用いた場合、Ni成分がめっき層6に拡散し、めっき層6にNiSn、NiSn、NiSn等のNi−Sn金属間化合物2が析出する。また、外部接続用リード14bにCuを用いた場合、Cu成分がめっき層6に拡散し、めっき層6にCuSn、CuSn等のCu−Sn金属間化合物2が析出する。これらの金属間化合物2は、矢印C方向に体積膨張しながら析出するため、めっき層6に圧縮応力を発生させる。また、金属間化合物2は、温度が上昇すると、めっき層6との熱膨張差によって、めっき層6に内部応力を発生させる。
第3の原因は、めっき層6の腐食である。めっき層6の表面には、空気中の水分から保護するための有機物コーティング(図示せず)が施されているが、有機物コーティングが劣化すると、腐食される。めっき層6の表面が腐食されると、めっき層6の表面にSn酸化物を主成分とする微粒子4が析出する。このSn酸化物を主成分とする微粒子4は、矢印D方向に体積膨張しながら析出するため、めっき層6に圧縮応力を発生させる。また、Sn酸化物を主成分とする微粒子4は、温度が上昇すると、めっき層6との熱膨張差により、めっき層6に内部応力を発生させる。
本発明は、上記の点に鑑みてなされたものであって、製造後に発生するめっき層の内部応力を緩和でき、めっき層表面からのウィスカーの発生、成長を抑制できる半導体装置を提供することを目的とする。
前記目的を達成するため、第1の発明は、外部接続用リード上にめっき層を有する半導体装置において、
前記めっき層は、低融点めっき層と、前記低融点めっき層上に形成された高融点めっき層とを有し、
前記高融点めっき層は、最高使用温度より固相線温度又は融点の高い金属で形成され、
前記低融点めっき層は、最高使用温度より固相線温度又は融点の低い金属で形成される。
また、第2の発明は、第1の発明の半導体装置であって、前記低融点めっき層は、Bi及びInのうち少なくとも何れか1つの元素を含むSn合金で形成される。
本発明によれば、めっき層は、低融点めっき層と、低融点めっき層上に形成された高融点めっき層とを有し、低融点めっき層は、最高使用温度より固相線温度又は融点の低い金属で形成される。
これにより、めっき層の温度が所定値以上に上昇すると、低融点めっき層の少なくとも一部が溶融して、低融点めっき層の粘性流動により、前述の第1の原因である外部接続用リードとめっき層との熱膨張差に起因する熱応力を緩和することができる。したがって、製造後に発生するめっき層の内部応力を緩和することができ、めっき層からのウィスカーの発生、成長を抑制することができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
図1は、本発明の半導体装置の構成の一実施例を示した図で、(a)は平面図、(b)は(a)のA−Aに沿った断面図である。
本実施例の半導体装置は、図1に示すように、ダイパッド11上に半導体素子12を搭載する。半導体素子12は、ボンディングワイヤ13により、内部接続用リード14aへ電気的に接続されている。これらのダイパッド11、半導体素子12、ボンディングワイヤ13、及び内部接続用リード14aは、カーボンを含有するエポキシ樹脂15で封止され、光、空気中の水分等から保護されている。外部接続用リード14bは、内部接続用リード14aから延設され、封止樹脂15から外部に突出している。外部接続用リード14bの表面には、半田付け性改善のためのめっき層16が形成されており、外部接続用リード14bは、プリント基板(図示せず)に半田付けされている。このため、プリント基板からの信号を半導体素子12に伝え、半導体素子12で処理された結果を信号として取り出すことができる。
半導体素子12には、例えば、多数のトランジスタをSiチップに組み込んだIC、LSIを用いることができる。半導体素子12は、プリント基板からの入力信号を処理し、処理された結果を出力信号としてプリント基板に出力する。
ダイパッド11、及びリード14には、導電性、放熱性に優れたCuや、半導体素子12との熱膨張差に優れたFe−42Ni合金が用いられ、これらの金属板を精密金型で打ち抜くこと、又はこれらの金属板をエッチングすることで形成される。
外部接続用リード14b上には、半田付け性の改善のため、電解めっき法を用いて、Pbフリーめっき層16が形成されている。
本実施例のめっき層16は、その特徴的な構成として、図1(b)に示すように、低融点めっき層16aと、低融点めっき層16a上に形成された高融点めっき層16bとを有する。これら低融点めっき層16a、高融点めっき層16bは、電解めっき法で、それぞれ、0.5μm以上積層される。厚さ0.5μm未満の場合、低融点めっき層16a、高融点めっき層16bの厚みが十分でないため、後述の低融点めっき層16a、高融点めっき層16bの効果が十分に発現されない。
この高融点めっき層16bは、最高使用温度より固相線温度又は融点の高いPbフリー合金で形成される。尚、本実施例において、最高使用温度とは、半導体装置を実際に使用した場合のめっき層16の最高温度を意味する。最高使用温度は、車載用半導体装置の場合、車内の設置場所にもよるが、炎天下の太陽光の照射熱、他の車載部品の発熱等により、70℃以上に達することがある。
例えば、最高使用温度が120℃の場合、高融点めっき層16bには、Sn(融点232℃)、Sn−3.5Ag合金(融点221℃)、Sn−0.7Cu合金(融点227℃)、Sn−4Bi合金(固相線温度217℃)を用いることができる。
高融点めっき層16bは、最高使用温度であっても溶融しないので、高融点めっき層16bの表面に施される有機物コーティングと反応しにくい。このため、有機物コーティングの劣化を抑制することができ、高融点めっき層16bを空気中の水分等から保護することができる。
また、高融点めっき層16bは、最高使用温度であっても溶融しないので、固体の高融点めっき層16bの内壁と、固体の外部接続用リード14bの外壁とにより、溶融した低融点めっき層16aの流失を防止することができる。
この低融点めっき層16aは、最高使用温度より固相線温度又は融点の低いPbフリー合金で形成される。
例えば、最高使用温度が120℃の場合、低融点めっき層16aには、120℃で全部溶融するSn−52In合金(融点117℃)、120℃で一部溶融するSn−48In合金(固相線温度117℃、液相線温度131℃)を用いることができる。
或いは、最高使用温度が150℃の場合、上記Sn−52In合金、Sn−48In合金の他にも、150℃で全部溶融するSn−58Bi合金(融点139℃)、150℃で一部溶融するSn−20Bi合金(固相線温度144℃、液相線温度208℃)を用いることができる。
このように、低融点めっき層16aは、少なくとも最高使用温度で一部溶融する。このため、前述した第1〜第3の原因により、製造後に発生するめっき層16の内部応力を緩和することができる。以下、図2を参照しながら、めっき層16の内部応力の緩和の詳細について説明する。
まず、第1の原因である、めっき層16と外部接続用リード14bとの熱膨張差について説明する。前述したように、温度が上昇すると、めっき層16と外部接続用リード14bとの熱膨張差により、めっき層16で圧縮応力が発生する。
ここで、低融点めっき層16aの少なくとも一部が溶融すると、低融点めっき層16aの粘性流動により、めっき層16は、外部接続リード14bに拘束されることなく自由に熱膨張できるようになる。これにより、熱膨張差に起因してめっき層16で発生する圧縮応力を緩和することができる。
この結果、製造後に発生するめっき層16の内部応力を緩和することができ、めっき層16からのウィスカーの発生、成長を抑制することができる。
次に、第2の原因である、外部接続用リード14bとめっき層16との拡散反応について説明する。前述したように、外部接続用リード14bとめっき層16との拡散反応により、金属間化合物2が体積膨張しながら析出すると、めっき層16で圧縮応力が発生する。また、前述したように、析出した金属間化合物2は、温度が上昇すると、めっき層16との熱膨張差によって、めっき層16に内部応力を発生させる。
ここで、低融点めっき層16aの少なくとも一部が溶融すると、図2に示すように、低融点めっき層16aの対流により、低融点めっき層16aに析出した金属間化合物2を分解して広範囲に分散することができる。低融点めっき層16aが凝固した後も、金属間化合物2が広範囲に分散しているので、めっき層16と金属間化合物2との熱膨張差に起因して発生する内部応力を分散することができる。これにより、金属間化合物の析出に起因してめっき層16で発生する圧縮応力を緩和することができる。
また、低融点めっき層16aの少なくとも一部が溶融すると、低融点めっき層16aの粘性流動により、金属間化合物2の析出によりめっき層16で発生した圧縮応力を解放することができる。これにより、金属間化合物の析出に起因してめっき層16で発生する圧縮応力を緩和することができる。
この結果、製造後に発生するめっき層16の内部応力を緩和することができ、めっき層16からのウィスカーの発生、成長を抑制することができる。
最後に、第3の原因である、めっき層16の腐食について説明する。前述したように、高融点めっき層16bの腐食により、Sn酸化物を主成分とする微粒子4が体積膨張しながら析出すると、めっき層16で圧縮応力が発生する。また、前述したように、析出したSn酸化物を主成分とする微粒子4は、温度が上昇すると、めっき層16との熱膨張差によって、めっき層16に内部応力を発生させる。
ここで、低融点めっき層16aの少なくとも一部が溶融すると、図2に示すように、低融点めっき層16aの対流により、高融点めっき層16bに析出したSn酸化物を主成分とする微粒子4を分解して広範囲に分散することができる。低融点めっき層16aが凝固した後も、Sn酸化物を主成分とする微粒子4が広範囲に分散しているので、めっき層16と微粒子4との熱膨張差に起因して発生する内部応力を分散することができる。これにより、めっき層16の腐食に起因してめっき層16で発生する圧縮応力を緩和することができる。
また、低融点めっき層16aの少なくとも一部が溶融すると、低融点めっき層16aの粘性流動により、Sn酸化物を主成分とする微粒子4の析出によりめっき層16で発生した圧縮応力を解放することができる。これにより、めっき層16の腐食に起因してめっき層16で発生する圧縮応力を緩和することができる。
この結果、製造後に発生するめっき層16の内部応力を緩和することができ、めっき層16からのウィスカーの発生、成長を抑制することができる。
このように、本実施例の半導体装置では、めっき層16は、低融点めっき層16aと、低融点めっき層16a上に形成された高融点めっき層16bとを有し、低融点めっき層16aは、最高使用温度より固相線温度又は融点の低い金属で形成される。これにより、めっき層16の温度が所定値以上に上昇すると、低融点めっき層16aの少なくとも一部が溶融して、低融点めっき層16aの粘性流動、対流により、製造後に発生しためっき層16の内部応力を緩和することができ、めっき層16からのウィスカーの発生、成長を抑制することができる。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
例えば、本実施例のめっき層16は、低融点めっき層16aと、低融点めっき層16a上に形成された高融点めっき層16bとを有するとしたが、少なくとも前述の第1の原因であるめっき層16と外部接続用リード14bとの熱膨張差に起因する内部応力を緩和することができる限り、その積層構造に制限はなく、例えば、低融点めっき層16aと高融点めっき層16bとの間に、第3のめっき層を形成しても良く、或いは、外部接続用リード14bと低融点めっき層16aとの間に第3のめっき層を形成しても良い。
また、本実施例では、低融点めっき層16aには、Sn−52In合金、Sn−48In合金、Sn−58Bi合金、Sn−20Bi合金を用いたが、最高使用温度より固相線温度又は融点の低いPbフリー合金である限り、その化学組成に制限はない。
本発明の半導体装置の構成の一実施例を示した図である。 低融点めっき層16aの少なくとも一部が溶融した状態の一例を示しためっき層16の断面図である。 従来の製造方法で製造した半導体装置の問題点を模式的に示しためっき層6の断面図である。
符号の説明
12 半導体素子
14a 内部接続用リード
14b 外部接続用リード
16 めっき層
16a 低融点めっき層
16b 高融点めっき層

Claims (2)

  1. 外部接続用リード上にめっき層を有する半導体装置において、
    前記めっき層は、低融点めっき層と、前記低融点めっき層上に形成された高融点めっき層とを有し、
    前記高融点めっき層は、最高使用温度より固相線温度又は融点の高い金属で形成され、
    前記低融点めっき層は、最高使用温度より固相線温度又は融点の低い金属で形成される半導体装置。
  2. 前記低融点めっき層は、Bi及びInのうち少なくとも何れか1つの元素を含むSn合金で形成される請求項1記載の半導体装置。
JP2007237077A 2007-09-12 2007-09-12 半導体装置の製造方法 Active JP5493257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007237077A JP5493257B2 (ja) 2007-09-12 2007-09-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007237077A JP5493257B2 (ja) 2007-09-12 2007-09-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009070997A true JP2009070997A (ja) 2009-04-02
JP5493257B2 JP5493257B2 (ja) 2014-05-14

Family

ID=40606955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007237077A Active JP5493257B2 (ja) 2007-09-12 2007-09-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5493257B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245217A (ja) * 2009-04-03 2010-10-28 Kenichi Fuse 半導体icの装填方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219950A (ja) * 1986-03-20 1987-09-28 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPH07273263A (ja) * 1994-03-30 1995-10-20 Sony Corp 電子部品の外部端子
JPH08132277A (ja) * 1994-11-01 1996-05-28 Ishikawa Kinzoku Kk 無鉛はんだ
JPH08206874A (ja) * 1995-02-06 1996-08-13 Matsushita Electric Ind Co Ltd はんだ材料
JP2000174192A (ja) * 1998-12-09 2000-06-23 Nec Corp 半導体装置の外部リード
JP2002009428A (ja) * 2000-06-16 2002-01-11 Fujitsu Ltd 電子部品の実装方法及び電子部品の実装構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219950A (ja) * 1986-03-20 1987-09-28 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPH07273263A (ja) * 1994-03-30 1995-10-20 Sony Corp 電子部品の外部端子
JPH08132277A (ja) * 1994-11-01 1996-05-28 Ishikawa Kinzoku Kk 無鉛はんだ
JPH08206874A (ja) * 1995-02-06 1996-08-13 Matsushita Electric Ind Co Ltd はんだ材料
JP2000174192A (ja) * 1998-12-09 2000-06-23 Nec Corp 半導体装置の外部リード
JP2002009428A (ja) * 2000-06-16 2002-01-11 Fujitsu Ltd 電子部品の実装方法及び電子部品の実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245217A (ja) * 2009-04-03 2010-10-28 Kenichi Fuse 半導体icの装填方法

Also Published As

Publication number Publication date
JP5493257B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP4569423B2 (ja) 半導体装置の製造方法
JP5811304B2 (ja) 鉛フリーはんだ合金と車載電子回路
JP5024380B2 (ja) 車載実装用鉛フリーはんだと車載電子回路
TWI587316B (zh) High temperature lead free solder alloy
JP6044097B2 (ja) ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
JP5590272B1 (ja) 鉛フリーはんだ合金
JP2011044624A (ja) 半導体装置および車載用交流発電機
JP5517694B2 (ja) 半導体装置
JP6810915B2 (ja) はんだ材
JP2011143442A (ja) 高信頼はんだ接続部をもつパワーモジュール
JP6052381B2 (ja) 鉛フリーはんだ合金
JP2005340268A (ja) トランジスタパッケージ
JP5493257B2 (ja) 半導体装置の製造方法
JPWO2020158660A1 (ja) はんだ接合部
JP5042717B2 (ja) コンデンサ用リード線の製造方法
JP2016047555A (ja) 鉛フリーはんだ合金と車載電子回路
JP5310309B2 (ja) はんだコートリッド
JP2008034514A (ja) 半導体装置
JP5779666B2 (ja) 自動車用パワーモジュール、自動車
CN108284286B (zh) 用于芯片焊接的钎焊合金
JP6370458B1 (ja) 鉛フリーはんだ合金、及び、電子回路基板
JP2016107343A (ja) 鉛フリーはんだ合金と車載電子回路
JP2005177842A (ja) ろう材、これを用いた半導体装置の製造方法並びに半導体装置
JP2008218814A (ja) パワーモジュール
JP2008243878A (ja) 放熱構造体,その製造方法およびパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R151 Written notification of patent or utility model registration

Ref document number: 5493257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151