KR101324152B1 - 반도체장치 및 그 제조 방법 - Google Patents

반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101324152B1
KR101324152B1 KR1020060129740A KR20060129740A KR101324152B1 KR 101324152 B1 KR101324152 B1 KR 101324152B1 KR 1020060129740 A KR1020060129740 A KR 1020060129740A KR 20060129740 A KR20060129740 A KR 20060129740A KR 101324152 B1 KR101324152 B1 KR 101324152B1
Authority
KR
South Korea
Prior art keywords
electrode
film
substrate
wiring
pixel electrode
Prior art date
Application number
KR1020060129740A
Other languages
English (en)
Other versions
KR20070068261A (ko
Inventor
쿠니오 호소야
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070068261A publication Critical patent/KR20070068261A/ko
Application granted granted Critical
Publication of KR101324152B1 publication Critical patent/KR101324152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

접촉 불량을 저감하고, 콘택 저항의 증대를 억제하고, 개구율이 높은 액정표시장치를 얻는 것을 과제로 한다. 본 발명은, 기판과, 상기 기판 위에 설치되고, 게이트 배선, 게이트 절연막, 섬 형상 반도체막, 소스 영역, 드레인 영역을 포함하는 박막 트랜지스터와, 상기 기판 위에 설치되고 상기 소스 영역에 접속되는 소스 배선과, 상기 기판 위에 설치되고 상기 드레인 영역에 접속되는 드레인 전극과, 상기 기판 위에 설치된 보조 용량과, 상기 드레인 전극에 접속되는 화소전극과, 상기 박막 트랜지스터 및 상기 소스 배선을 덮도록 형성된 보호막을 가지는 반도체장치로서, 상기 보호막은 개구부를 가지고, 상기 보조 용량은 상기 개구부가 형성된 영역에 형성되는 것을 특징으로 한다.
기판, 저항, 액정, 소스, 드레인, 반도체

Description

반도체장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1a 및 1b는 본 발명의 액정표시장치에 있어서의 화소의 평면도다.
도 2는 종래의 액정표시장치에 있어서의 화소의 평면도다.
도 3은 본 발명의 액정표시장치에 있어서의 화소의 평면도다.
도 4a 및 4b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 5a 및 5b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 6a 및 6b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 7a 내지 7f는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 8은 본 발명의 액정표시장치의 단면도다.
도 9는 본 발명의 액정표시장치의 평면도다.
도 10a 내지 10d는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평 면도다.
도 11은 종래의 액정표시장치에 있어서의 화소의 평면도다.
도 12a 내지 12f는 각각 종래의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 13a 내지 13e는 각각 종래의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 14a 내지 14d는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 15a 및 15b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 16a 내지 16d는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 17a 내지 17d는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 18a 및 18b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 19a 및 19b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 20a 내지 20e는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 21a 내지 21e는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 22a 및 22b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 23a 및 23b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 24a 및 24b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 25a 내지 25e는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 26a 내지 26c는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 27은 본 발명의 액정표시장치의 제조 방법을 나타내는 평면도다.
도 28은 본 발명의 액정표시장치에 있어서의 화소의 평면도다.
도 29a 내지 29c는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 30은 본 발명의 액정표시장치에 있어서의 화소의 평면도다.
도 31a 및 31b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 32a 및 32b는 각각 본 발명의 액정표시장치의 액정 분자의 움직임을 나타 내는 도면이다.
도 33은 본 발명의 액정표시장치에 있어서의 화소의 평면도다.
도 34a 및 34b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 35a 및 35b는 각각 본 발명의 액정표시장치의 액정 분자의 움직임을 나타내는 도면이다.
도 36은 본 발명의 액정표시장치에 있어서의 화소의 평면도다.
도 37a 및 37b는 각각 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 38은 본 발명의 액정표시장치의 제조 방법을 나타내는 단면도다.
도 39a 내지 39d는 각각 본 발명의 액정 적하 방법을 이용한 액정표시장치의 제조 공정을 도시한 도면이다.
도 40a 및 40b는 각각 본 발명의 액정 적하 방법을 이용한 액정표시장치의 제조 공정을 도시한 도면이다.
도 41a 및 41b는 각각 본 발명의 액정 적하 방법을 이용한 액정표시장치의 제조 공정을 도시한 도면이다.
도 42a 및 42b는 각각 본 발명의 액정 적하 방법을 이용한 액정표시장치의 제조 공정을 도시한 도면이다.
도 43은 본 발명이 적용되는 전자기기의 예를 게시하는 도면이다.
도 44는 본 발명이 적용되는 전자기기의 예를 게시하는 도면이다.
도 45a 및 45b는 각각 본 발명이 적용되는 전자기기의 예를 게시하는 도면이다.
도 46a 및 46b는 각각 본 발명이 적용되는 전자기기의 예를 게시하는 도면이다.
도 47은 본 발명이 적용되는 전자기기의 예를 게시하는 도면이다.
도 48a 내지 48e는 각각 본 발명이 적용되는 전자기기의 예를 게시하는 도면이다.
도 49a 및 49b는 각각 본 발명이 적용되는 전자기기의 예를 게시하는 도면이다.
도 50은 종래의 액정표시장치에 있어서의 화소의 평면도다.
[기술분야]
본 발명은, 기판 위에 설치된 아모포스 반도체막을 사용한 보텀 게이트형 박막 트랜지스터(이하, TFT라고 약칭한다), TFT로 구성된 회로, 및 TFT로 구성된 회로를 포함하는 장치, 및 그 제조 방법에 관한 것이다.
특히 본 발명은, 액정표시장치로 대표되는 전기광학장치, 및 그러한 전기광학장치를 탑재한 전자기기에 적합하게 이용할 수 있는 기술에 관한 것이다.
[배경기술]
현재, 노트형 PC나 데스크톱 컴퓨터용 모니터, 휴대전화, 음악재생장치, 텔레비전, 휴대 단말, 디지털 스틸 카메라, 비디오카메라, 화상·동영상 열람 전용 뷰어 등의 전자기기에, 화상이나 문자정보를 표시하기 위해 직시형 액정표시장치가 폭넓게 이용되고 있다.
특히 패시브형 액정표시장치와 비교하여, 액티브 매트릭스형 액정표시장치에서는 고화질 화상을 얻을 수 있어, 널리 이용되고 있다.
액티브 매트릭스형 액정표시장치는, 표시 영역이 되는 화소부에 있어서 능동소자(예를 들면 박막 트랜지스터)를 개개의 화소에 대응해서 매트릭스 형태로 배치해서 구성한다. TFT는 스위칭소자로서 액정에 인가하는 전압을 화소마다 제어해 원하는 화상표시를 행하고 있다(특허문헌 1: 일본국 공개특허공보 특개 2002-116712호 참조).
액티브 매트릭스형 액정표시장치에는, 포토리소그래피 기술에 의해, 복수의 포토마스크를 사용하여, 기판 위에 TFT, 배선, 전극, 절연막 내의 콘택홀 등을 형성한다.
배선이나 전극을, 알루미늄(Al)이나 텅스텐(W), 티탄(Ti) 등의 금속으로 형성할 경우에는, 건식 에칭(드라이 에칭)이나, 습식 에칭(웨트 에칭)에 의해 원하는 패턴을 형성할 수 있다.
또한 투과형 액정표시장치의 화소전극의 재료 등에 사용되는 투광도전막(본 명세서에서 "투명도전막"이라고도 한다)에도, 건식 에칭(드라이 에칭)이나, 습식 에칭(습식 에칭)에 의해 원하는 패턴을 형성할 수 있다.
이러한 투명도전막으로서, 인듐주석산화물(이하 "ITO"라고도 한다), 산화아연, 또는 산화인듐 산화아연(이하 "IZO"라고도 한다) 등의 금속 산화물이나 반도체 산화물이 사용된다.
특히, 투명도전막은 주로 습식 에칭에 의해 에칭된다.
그러나 상기에 예시한 투명도전막은, 알루미늄(Al) 등의 금속에 비해 잔류물이 생성되기 쉽다는 결점이 있다. 따라서 잔류물이 발생해 최종적으로 기판 위에 잔류물이 잔류할 경우에는, 화소전극 사이에서 전류 리크를 일으킬 우려가 있다.
전술한 투명도전막과 같이, 질화규소막이나 산화규소막 등의 절연막에 있어서는, 습식 에칭에 의해 발생하는 잔류물이 도전체 사이의 접속부에 잔류한다는 결점이 있다. 따라서 접촉 불량이나 콘택 저항의 증대 등을 일으킬 우려가 있다.
종래의 TFT를 사용한 액정표시장치에 있어서는, 스위칭 기능의 핵이 되는 반도체막, 또는 TFT 전체를 오염물로부터 보호하기 위해서, 질화규소막이나, 질소를 포함하는 산화규소막이나, 산소를 포함하는 질화규소막으로 이루어진 보호막("패시베이션막"이라고도 한다)으로 덮는다.
여기에서 말하는 오염물은, 반도체의 스위칭으로서의 기능을 열화시키는 작용을 하는 리튬(Li)이나 나트륨(Na), 칼륨(K) 등의 알칼리 금속이다.
그런데, 투과형 액정표시장치 혹은 반투과형 액정표시장치의 경우, 이 보호막은 TFT가 형성된 영역뿐만 아니라, 백라이트의 빛을 투과시켜, 표시 화상을 형성하는 개구부에도 형성된다.
백라이트의 빛은 개구부에서 보호막을 투과하지만, 보호막 내부에서 빛은 반사, 굴절이나 흡수 등의 영향을 받아, 최종적인 투과 빛의 강도는 감소한다. 따라서 액정표시장치의 휘도는 백라이트 광원의 휘도에 비해 저하될 수 있다. 또한, 같은 이유로 보호막을 투과한 후 광원의 파장이 변화되어, 의도했던 색과 실제 화상표시된 색에 차이가 생긴다.
종래의 액티브 매트릭스형 액정표시장치는 매트릭스형으로 배치된 화소로 이루어지고, 선 순차 구동방식에 의해 주사선(게이트 배선)을 선택해 화상을 표시 영역(화소부)에 표시시키는 방식을 주로 취한다.
각 주사 신호선은 60Hz 등의 주기로 선택되지만, 임의의 행에 대한 기록을 종료한 후, 다음 주기에서 기록이 이루어지기까지의 기간 동안, 화소전극에 대한 충전 전하를 안정화시키기 위해서, 각 화소에 보조 용량(Cs)을 설치하고 있다.
종래의 아모포스 반도체막을 사용한 액티브 매트릭스형 액정표시장치에 있어서는, 보조 용량의 형성 방법으로서, 다음 두 가지 방법을 고려할 수 있다. 즉, 전단의 게이트 배선(주사선) 혹은 게이트 배선과 동일한 재료로 동일한 층에 형성한 배선을 한쪽 전극으로 하고 화소전극을 다른 쪽 전극으로 하고, 두 개의 전극 사이에, 게이트 절연막과 보호막의 2층을 개재하여 보조 용량을 형성하는 방법(이하 "제1 방법"이라고 한다)과, 게이트 배선과는 별도로 형성되고, 게이트 배선과 동일한 재료로 동일한 층에 형성된 보조 용량선을 한쪽 전극으로 하고 화소전극과 접속하고, 드레인 전극과 동일한 재료로 동일한 층에 형성된 전극을 다른 쪽 전극으로 하고, 두 개의 전극 사이에, 게이트 절연막을 개재하여 보조 용량을 형성하는 방 법(이하 "제2 방법"이라고 한다)을 들 수 있다.
종래의 액티브 매트릭스형 액정표시장치의 화소의 평면도를 도 2에 나타낸다. 도 2의 액정표시장치는, 게이트 전극 및 게이트 배선("게이트 배선"을 "주사선"이라고도 한다)(1002), TFT의 반도체막(1003), 소스 전극 및 소스 배선("소스 배선"을 "신호선"이라고도 한다)(1004), 드레인 전극(1005), 화소전극(1006), 보조 용량(1007)을 가지고 있다. 보조 용량(1007)은, 게이트 배선(1002), 화소전극(1006), 및 게이트 배선(1002)과 화소전극(1006) 사이에 형성된 절연막(유전체막)으로 형성되어 있다.
도 2에 나타내는 종래의 액티브 매트릭스형 액정표시장치의 제조 공정을, 도 12a ~ 도 12f 및 도 13a ~ 도 13e를 이용하여 설명한다. 또한 도 12a ~ 도 12f 및 도 13a ~ 도 13e는, 도 2의 B-B' 선에 따른 단면에 대응한다.
우선 기판(1000) 위에 제1 도전막(1021)을 성막한다(도 12a 참조). 이어서 제1 포토리소그래피 공정을 행하고, 레지스트 마스크를 형성하여, 제1 도전막(1021) 중 불필요한 부분은 에칭에 의해 제거하고, 게이트 전극 및 게이트 배선(1002)을 형성한다(도 12b 참조).
기판(1000), 게이트 전극 및 게이트 배선(1002) 위에, 게이트 절연막(1022), 아모포스 반도체막(1023), 일도전형을 부여하는 불순물을 함유하는 아모포스 반도체막(1024)을 성막한다(도 12c 참조). 이어서 제2 포토리소그래피 공정을 행하고, 레지스트 마스크를 형성하여, 아모포스 반도체막(1023), 일도전형을 부여하는 불순물을 함유하는 아모포스 반도체막(1024) 중 불필요한 부분은 에칭으로 제거하고, 섬 형상 반도체막(1025a)과 섬 형상 불순물 반도체막(1025b)을 형성한다(도 12d 참조).
다음으로, 게이트 절연막(1022), 섬 형상 반도체막(1025a), 섬 형상 불순물 반도체막(1025b) 위에, 제2 도전막(1026)을 성막한다(도 12e 참조). 그리고 제3 포토리소그래피 공정을 행하고, 레지스트 마스크를 형성하여, 제2 도전막(1026) 중 불필요한 부분을 에칭하고, 소스 전극 및 소스 배선(1004), 드레인 전극(1005)을 형성한다(도 12f 참조).
다음으로 소스 전극 및 소스 배선(1004), 드레인 전극(1005)을 마스크로 사용해서, 섬 형상 반도체막(1025a)과 섬 형상 불순물 반도체막(1025b)을 자기정합적으로 에칭한다. 섬 형상 불순물 반도체막(1025a)을 소스 영역(1003bs)및 드레인 영역(1003bd)으로 분리한다. 또한 섬 형상 반도체막(1025b)도 에칭되어 섬 형상 반도체막(1003a)이 된다(도 13a 참조).
소스 전극 및 소스 배선(1004), 드레인 전극(1005), 소스 영역(1003bs) 및 드레인 영역(1003bd), 및 섬 형상 반도체막(1003a) 위에, 보호막(1027)을 성막한다(도 13b 참조). 제4 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 보호막(1027)을 에칭하여, 드레인 전극(1005)에 도달하는 콘택홀(1001)을 형성한다(도 13c 참조).
보호막(1027) 및 콘택홀(1001)을 덮어, 제3 도전막(1029)을 성막한다(도 13d 참조). 제5 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 제3 도전막(1029)을 에칭하고, 화소전극(1006)을 형성한다(도 13e 참조).
이렇게, 도 2에 나타내는 종래의 액티브 매트릭스형 액정표시장치의 화소는, 5회의 포토리소그래피 공정에 의해, 5개의 포토마스크를 사용해서 형성한다.
보조 용량을 상기 제1 방법으로 형성한 예를 도 2 및 도 11에 나타낸다. 도 2의 액정표시장치는, 전단의 게이트 배선(주사선)을 한쪽 전극으로 하고, 화소전극을 다른 쪽 전극으로 한 예다. 도 2에 게이트 전극 및 게이트 배선(1002), TFT의 반도체막(1003), 소스 전극 및 소스 배선(1004), 드레인 전극(1005), 화소전극(1006)을 나타낸다. 보조 용량(1007)은, 게이트 배선(1002), 화소전극(1006), 및 게이트 배선(1002)과 화소전극(1006) 사이에 형성된 게이트 절연막과 보호막을 유전체막으로 사용함으로써 형성한다.
도 11의 액정표시장치는, 게이트 배선과 동일한 재료로 동일한 층에 형성한 배선을 한쪽 전극으로 하고 화소전극을 다른 쪽 전극으로 한 예다. 도 11 게이트 전극 및 게이트 배선(1012), TFT의 반도체막(1013), 소스 전극 및 소스 배선(1014), 드레인 전극(1015), 화소전극(1016), 보조 용량(1017), 보조 용량선(1018)을 나타낸다. 드레인 전극(1015)과 화소전극(1016)은 콘택홀(1011)을 통해 접속되어 있다. 보조 용량선(1018)은, 게이트 전극 및 게이트 배선(1012)과 동일한 재료로 동일한 층에 형성되어 있다.
보조 용량(1017)은, 보조 용량선(1018), 화소전극(1016), 및 게이트 배선(1012)과 화소전극(1016) 사이에 형성된 게이트 절연막과 보호막을 유전체막으로서 사용함으로써 형성한다.
제2 방법으로 보조 용량을 형성한 예는 도 50에 나타낸다. 도 50에 게이트 전극 및 게이트 배선(1032), TFT의 반도체막(1033), 소스 전극 및 소스 배선(1034), 드레인 전극(1035), 화소전극(1036), 보조 용량(1037a 및 1037b), 하층 보조 용량선(1038), 상층 보조 용량전극(1039a 및 1039b)을 나타낸다. 드레인 전극(1035)은 콘택홀(1031)을 통해 화소전극(1036)과 접속되어 있다.
상층 보조 용량전극(1039a)은, 소스 전극 및 소스 배선(1034), 및 드레인 전극(1035)과, 동일한 재료로 동일한 층에 형성되어 있고, 1개의 콘택홀을 통해 화소전극(1036)과 접속되어 있다. 보조 용량(1037a)은 하층 보조 용량선(1038)을 한쪽 전극, 상층 보조 용량전극(1039a)을 다른 쪽 전극, 게이트 절연막을 전극 사이의 유전체로 사용해서 형성한다.
상층 보조 용량전극(1039b)도, 소스 전극 및 소스 배선(1034), 및 드레인 전극(1035)과, 동일한 재료로 동일한 층에 형성되고, 2개의 콘택홀을 통해 화소전극(1036)과 접속되어 있다. 보조 용량(1037b)은, 하층 보조 용량선(1038)을 한쪽 전극, 상층 보조 용량전극(1039b)을 다른 쪽 전극, 게이트 절연막을 전극 사이의 유전체로 사용해서 형성한다.
제2 방법에서는, 두 개의 전극 사이의 유전체막의 두께가 게이트 절연막 1개의 두께 정도이므로, 유전체막의 두께를 얇게 할 수 있으므로 용량을 증가시킬 수 있다. 따라서 제2 방법은, 제1 방법에 비해 보조 용량을 형성하는데도 큰 면적을 필요로 하지 않는다.
그러나 제2 방법에서는, 한쪽 전극으로서 보조 용량선을 주사선(게이트 배선)과 별도로 설치하기 위해 전극을 형성하기 위한 면적이 필요해지므로, 개구율이 저하되는 문제가 있고, 다른 쪽 전극으로서 드레인 전극과 동일한 재료로 동일한 층에 형성된 전극을 형성함으로써, 수율이 저하되는 문제가 있다.
한편 제1 방법에서는, 유전체막에 게이트 절연막과 보호막의 두 층을 사용하므로, 용량이 제2 방법에 비해 작아진다. 따라서 전극을 형성하기 위해 더 넓은 면적이 필요해진다. 이러한 이유로, 주사선 자체를 넓은 폭으로 해야되고, 화소전극과 겹치는 부분을 설계상 넓게 잡아야 하는 문제가 생긴다.
또한, 도 2 및 도 11에 나타낸 바와 같이 종래의 액티브형 액정표시장치에서는, TFT에 접속된 소스 전극 또는 드레인 전극과 화소전극은, 원형 콘택홀(1001 또는 1011)을 통해 접속된다. 이에 따라, TFT와 화소전극이 전기적으로 서로 접속된다.
그러나 배향막 하부의 콘택홀로 인해 배향막에 오목부가 생겨, 이상적인 러빙이 어려워진다. 이런 이유로, 콘택홀 상부 부근에 위치하는 액정은 배향혼란을 일으킨다는 결점이 있다. 따라서 콘택홀 상부 부근에 빛 누설이 발생하여, 표시의 질이 손상된다는 문제가 있다.
이러한 문제를 방지하기 위해, TFT가 형성되는 기판과 마주보는 대향기판 측에 블랙 매트릭스를 설치하는 방법이 있다. 이 경우, 콘택홀과 그 근방을 차광한다. 그러나 이는 개구율을 감소시키는 요인 중 하나가 된다.
보호막은 보호막 재료를 드라이 에칭 방법을 이용해서 에칭해서 소정의 형상을 형성함으로써 형성된다. 이때 에칭에 의해 생긴 보호막 재료의 일부나, 보호막 재료와 에칭 가스 성분과의 반응생성물 등, 불필요한 물질이 잔류물로서 피처리 면 에 잔류한다. 예를 들면 이 잔류물이 배선과 화소전극 사이에 생성되면, 잔류물은 화소전극과 배선 사이에서 접촉저항의 기능을 하거나, 전기적인 접촉을 방해할 우려가 있다. 결국 잔류물은 액정표시장치로서의 기능을 현저하게 손상시키거나, 기능 자체를 불가능하게 한다.
따라서 잔류물이 잔류하는 것을 방지하기 위해, 불산계 약액이나 알칼리 세정제, 계면활성제, 순수, 또는 이것들과 초음파세정의 조합(이하 세제라고 부른다)에 의해 피처리면을 세정한다.
그러나, 종래의 액정표시장치의 구조에서는, 화소전극과 드레인 전극의 접촉 부분에 지름이 작은 원형 콘택홀을 사용했지만, 세정 후에 세제로부터 피처리면이 있는 기판을 끌어올리면, 원형 콘택홀 내벽이나 저부에 잔류물이나 세정액이 잔류할 우려가 있었다.
또한 이러한 원형 콘택홀에서는, 화소전극과 드레인 전극이 단차에 의해 단선되어, 접속 불량이 발생할 우려가 있었다.
액정표시장치에는, 표시장치 뒤쪽에 설치된 백라이트로부터의 빛을 투과시켜 표시를 행하는 투과형 액정표시장치와, 외광을 기판 위에 설치한 반사전극으로 반사시켜 표시를 행하는 반사형 액정표시장치가 있다.
투과형 액정표시는 실내 등의 암실에서도 시인성이 뛰어나고, 반사형 액정표시장치는 실외의 밝은 장소에서 시인성이 뛰어나다. 휴대전화와 같이 실내와 실외 모두에서 사용되는 표시장치에 대하여는, 투과형과 반사형의 기능을 모두 갖춘 반투과형(투과 영역과 반사 영역이 거의 같은 비율로 형성) 액정표시장치나, 미반사 형(반사 영역이 투과 영역보다 작다) 액정표시장치가 있다.
본 발명의 목적은 상기한 바와 같은 액정표시장치를 포함하는 제품을 시장에 공급하기 위해, 생산성의 향상 및 저비용화와, 고신뢰성을 동시에 추진하는 것이다.
본 발명은, 액티브 매트릭스형 액정표시장치로 대표되는 전기광학장치 및 반도체장치에 있어서, 상기 과제를 해결하는 것이며, 그 목적으로 하는 부분은, 수율 높은 대량생산 공정을 가능하게 하고, 휘도가 높고, 고개구율의 액정표시장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명에서는, 화소에 있어서의 개구부 내의 보호막 및 게이트 배선 위의 보호막을 동시에 제거함으로써, 상기 과제를 해결하여 상기 목적을 달성한다.
본 발명은, 절연성 기판과, 상기 절연성 기판 위에 설치된 박막 트랜지스터(TFT)와, 상기 절연성 기판 위에 설치된 게이트 배선과, 상기 절연성 기판 위에 설치된 소스 배선과, 상기 절연성 기판 위에 설치된 보조 용량과, 상기 박막 트랜지스터에 접속된 화소전극을 가진 반도체장치로서, 상기 박막 트랜지스터 및 상기 소스 배선은 절연막으로 된 보호막으로 덮이고, 상기 보호막은 개구부를 가지고, 상기 보조 용량은 개구부가 형성된 영역에 형성되는 것을 특징으로 한다.
이때, 본 명세서에서는 "소스 배선" 및 "소스선"을 "신호선"이라고도 한다. 또한 본 명세서에서는, 편의상 박막 트랜지스터의 한 쌍의 불순물영역을 소스 영역 및 드레인 영역이라고 한다. 그러나 소스 영역 및 드레인 영역이 반전 구동할 경우에는, 각각 반대의 동작을 할 수도 있고, 소스 전극 및 드레인 전극에 대해서도 마찬가지다.
TFT의 스위칭 기능을 행하는 중핵은 반도체막이다. 반도체막에는 주로 실리콘을 사용한다. 반도체막의 결정 상태에 따라 액정표시장치는 크게 둘로 분류된다. 즉, 반도체막의 결정 상태가 아모포스(아모포스 상태)인 아모포스 반도체막을 사용한 액정표시장치와, 결정질(다결정 상태)인 결정성 반도체막을 사용한 액정표시장치로 분류된다.
결정성 반도체막을 사용한 액정표시장치에서는, 반도체막 내의 캐리어의 이동도가 높으므로, 표시 영역 주변에 TFT를 사용해서 구동회로를 일체로 형성할 수 있다. 그러나 그 반면, 제조 공정이 복잡해져 수율 저하나, 제조 비용의 증대 등이 문제가 된다.
결정성 반도체막을 제조할 경우에는, XeCl이나 KrF 등의 기체레이저의 일종인 엑시머레이저를 선형 레이저빔에 가공하고, 아모포스 반도체막에 주사하는 것이 일반적이다.
그러나 현상황에서는, 선형 레이저빔의 길이에 한계가 있으므로, 비용 저감에 유리한 대형 유리 기판에 대응할 수 없다는 문제가 있다.
한편, 아모포스 반도체막을 사용한 액정표시장치는, 결정성 반도체막을 사용 한 액정표시장치와 비교하여, 제조 공정이 간단하므로, 제조 비용이 낮아진다는 이점이 있다.
본 발명은, 기판과, 상기 기판 위에 설치되고, 채널 형성 영역, 소스 영역 및 드레인 영역, 게이트 절연막, 게이트 전극을 가지는 박막 트랜지스터와, 상기 소스 영역에 접속되는 소스 배선과, 상기 드레인 영역에 접속되는 드레인 전극과, 상기 기판 위에 설치된 보조 용량과, 상기 드레인 전극에 접속되는 화소전극과, 상기 박막 트랜지스터 및 상기 소스 배선을 덮고, 상기 화소전극의 주변부와 겹치는 보호막을 가지는 반도체장치로서, 상기 보호막은 개구부를 가지고, 상기 보조 용량은 상기 개구부가 형성된 영역에 형성되는 것을 특징으로 한다.
또한 본 발명은, 기판과, 상기 기판 위에 설치되고, 한 쌍의 일도전형 불순물영역과 채널 형성 영역을 포함하는 박막 트랜지스터와, 상기 한 쌍의 일도전형 불순물영역의 한쪽과 전기적으로 접속하는 제1 배선과, 상기 한 쌍의 일도전형 불순물영역의 다른 쪽과 전기적으로 접속하는 제1 전극과, 상기 제1 전극과 접속하는 화소전극과, 상기 기판 위에 설치된 보조 용량과, 상기 화소전극과 상기 보조 용량 위에 개구부를 가지고, 상기 박막 트랜지스터 및 상기 소스 배선을 덮는 보호막을 가지는 것을 특징으로 하는 반도체장치에 관한 것이다.
또한 본 발명은, 기판과, 상기 기판 위에 설치되고, 게이트 배선, 게이트 절연막, 채널 형성 영역, 소스 영역, 드레인 영역을 포함하는 박막 트랜지스터와, 상기 기판 위에 설치되고, 상기 소스 영역에 접속된 소스 배선과, 상기 기판 위에 설치되고, 상기 드레인 영역에 접속된 드레인 전극과, 상기 기판 위에 설치된 보조 용량과, 상기 드레인 전극에 접속된 화소전극과, 상기 박막 트랜지스터 및 상기 소스 배선을 덮도록 형성된 보호막과, 상기 보호막에 형성된 개구부와, 상기 박막 트랜지스터, 상기 화소전극, 상기 보호막 위에 형성된 제1 배향막과, 상기 기판과 마주보는 대향기판과, 상기 대향기판 위에 형성된 대향전극과, 상기 대향전극 위에 형성된 제2 배향막과, 상기 기판과 상기 대향기판 사이에 보유된 액정을 가지고, 상기 보조 용량은 상기 개구부가 형성된 영역에 형성되는 반도체장치에 관한 것이다.
또한 본 발명은, 기판과, 상기 기판 위에 설치되고, 게이트 배선, 게이트 절연막, 채널 형성 영역, 소스 영역, 드레인 영역을 포함하는 박막 트랜지스터와, 상기 기판 위에 설치되고, 상기 소스 영역에 접속된 소스 배선과, 상기 기판 위에 설치되고, 상기 드레인 영역에 접속된 드레인 전극과, 상기 기판 위에 설치된 보조 용량과, 상기 드레인 전극에 접속된 화소전극과, 상기 박막 트랜지스터 및 상기 소스 배선을 덮도록 형성된 보호막과, 상기 보호막에 형성된 개구부를 가지는 반도체장치로서, 상기 보조 용량은 상기 개구부가 형성된 영역에 형성되고, 상기 화소전극은 투명전극이고, 상기 화소전극의 일부를 덮도록 반사전극이 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 반사전극은, 알루미늄(Al), 은(Ag), 크롬(Cr) 중 어느 하나를 포함할 수 있는 것을 특징으로 한다.
또한 본 발명은, 기판과, 상기 기판 위에 설치되고, 게이트 배선, 게이트 절연막, 채널 형성 영역, 소스 영역, 드레인 영역을 포함하는 박막 트랜지스터와, 상 기 기판 위에 설치되고, 상기 소스 영역에 접속된 소스 배선과, 상기 기판 위에 설치되고, 상기 드레인 영역에 접속된 드레인 전극과, 상기 기판 위에 설치된 보조 용량과, 상기 드레인 전극에 접속된 화소전극과, 상기 박막 트랜지스터 및 상기 소스 배선 위에 형성된 보호막과, 상기 보호막에 형성된 개구부와, 상기 기판 위에 형성되고, 상기 게이트 배선과 동일한 재료로 동일한 층에 형성된 공통 배선과, 상기 기판 위에 형성되고, 상기 화소전극과 동일한 재료로 동일한 층에 형성된 상기 공통 배선에 접속된 복수의 공통전극과, 상기 기판과 마주보는 대향기판과, 상기 기판과 상기 대향기판 사이에 보유된 액정을 포함하는 반도체장치로서, 상기 보조 용량은 상기 개구부가 형성된 영역에 형성된 것을 특징으로 한다.
또한 본 발명은, 기판과, 상기 기판 위에 설치되고, 게이트 배선, 게이트 절연막, 채널 형성 영역, 소스 영역, 드레인 영역을 포함하는 박막 트랜지스터와, 상기 기판 위에 설치되고, 상기 소스 영역에 접속된 소스 배선과, 상기 기판 위에 설치되고, 상기 드레인 영역에 접속된 드레인 전극과, 상기 기판 위에 설치된 보조 용량과, 상기 드레인 전극에 접속된 화소전극과, 상기 박막 트랜지스터 및 상기 소스 배선을 덮도록 형성된 보호막과, 상기 보호막에 형성된 개구부와, 상기 화소전극에 설치된 복수의 홈과, 상기 박막 트랜지스터, 상기 화소전극, 상기 보호막 위에 형성된 제1 배향막과, 상기 기판과 마주보는 대향기판과, 상기 대향기판 위에 형성된 대향전극과, 상기 대향전극 위에 설치된 복수의 돌기와, 상기 대향전극 및 상기 복수의 돌기 위에 형성된 제2 배향막과, 상기 기판과 상기 대향기판 사이에 보유된 액정을 포함하는 반도체장치로서, 상기 보조 용량은 상기 개구부가 형성된 영역에 형성된 것을 특징으로 한다.
또한 본 발명은, 기판과, 상기 기판 위에 설치되고, 게이트 배선, 게이트 절연막, 채널 형성 영역, 소스 영역, 드레인 영역을 포함하는 박막 트랜지스터와, 상기 기판 위에 설치되고, 상기 소스 영역에 접속된 소스 배선과, 상기 기판 위에 설치되고, 상기 드레인 영역에 접속된 드레인 전극과, 상기 기판 위에 설치된 보조 용량과, 상기 드레인 전극에 접속된 화소전극과, 상기 박막 트랜지스터 및 상기 소스 배선을 덮도록 형성된 보호막과, 상기 보호막에 설치된 개구부와, 상기 화소전극에 설치된 복수의 제1 홈과, 상기 박막 트랜지스터, 상기 화소전극, 상기 보호막 위에 형성된 제1 배향막과, 상기 기판과 마주보는 대향기판과, 상기 대향기판 위에 형성된 대향전극과, 상기 대향전극에 설치된 복수의 제2 홈과, 상기 대향전극 및 상기 복수의 돌기 위에 형성된 제2 배향막과, 상기 기판과 상기 대향기판 사이에 보유된 액정을 가진 반도체장치로서, 상기 보조 용량은 상기 개구부가 형성된 영역에 형성되고, 상기 제1 홈과 상기 제2 홈은 서로 겹치지 않는 것을 특징으로 한다.
또한 본 발명은, 기판과, 상기 기판 위에 설치되고 제1 게이트 배선, 상기 게이트 절연막, 제1 채널 형성 영역, 제1 소스 영역, 제1 드레인 영역을 가진 제1 트랜지스터와, 상기 기판 위에 설치되고 제2 게이트 배선, 상기 게이트 절연막, 제2 채널 형성 영역, 제2 소스 영역, 제2 드레인 영역을 가진 제2 트랜지스터와, 상기 기판 위에 설치되고, 상기 제1 소스 영역 및 상기 제2 소스 영역에 접속된 소스 배선과, 상기 기판 위에 설치되고, 상기 제1 드레인 영역에 접속된 제1 드레인 전극과, 상기 기판 위에 설치되고, 상기 제2 드레인 영역에 접속된 제2 드레인 전극 과, 상기 기판 위에 설치된 보조 용량과, 상기 제1 드레인 전극에 접속된 제1 화소전극과, 상기 제2 드레인 전극에 접속된 제2 화소전극과, 상기 제1 게이트 배선 및 제2 게이트 배선과 동일한 재료로 동일한 층에 형성된 보조 용량선과, 상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터 및 상기 소스 배선을 덮도록 형성된 보호막과, 상기 보호막에 형성된 개구부와, 상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터, 상기 제1 화소전극, 상기 제2 화소전극, 상기 보호막 위에 형성된 제1 배향막과, 상기 기판과 마주보는 대향기판과, 상기 대향기판 위에 형성된 대향전극과, 상기 대향전극 위에 형성된 제2 배향막과, 상기 기판과 상기 대향기판 사이에 보유된 액정을 가지는 반도체장치에 관한 것으로서, 상기 제1 화소전극과 상기 보조 용량선의 일부가 서로 겹치는 영역에 제1 보조 용량이 형성되고, 상기 제2 화소전극과 상기 보조 용량선의 일부가 서로 겹치는 영역에 제2 보조 용량이 형성되고, 상기 제1 보조 용량과 상기 제2 보조 용량은 상기 개구부가 형성된 영역에 형성되는 것을 특징으로 한다.
본 발명은 상기 제1 화소전극과 상기 제2 화소전극의 면적이 동일한 것을 또 하나의 특징으로 한다.
본 발명은 상기 제1 화소전극과 상기 제2 화소전극의 면적이 다른 것을 또 하나의 특징으로 한다.
본 발명은, 기판 위에 게이트 배선을 형성하고, 상기 게이트 배선 위에 게이트 절연막을 형성하고, 상기 게이트 배선 위에, 상기 게이트 절연막을 사이에 두고, 섬 형상 반도체막 및 섬 형상 불순물 반도체막을 형성하고, 상기 게이트 절연 막, 상기 섬 형상 반도체막, 상기 섬 형상 불순물 반도체막 위에, 소스 배선 및 드레인 전극을 형성하고, 상기 소스 배선 및 상기 드레인 전극을 마스크로 사용해서, 상기 섬 형상 반도체막 및 상기 섬 형상 불순물 반도체막을 에칭하고, 상기 섬 형상 불순물 반도체막으로부터 소스 영역 및 드레인 영역을, 상기 섬 형상 반도체막으로부터 채널 형성 영역을 형성하고, 상기 소스 배선, 상기 드레인 전극, 상기 소스 영역, 상기 드레인 영역 및 상기 채널 형성 영역 위에 절연막을 형성하고, 상기 절연막의 일부를 제거하고, 상기 드레인 전극의 일부의 영역을 노출시키고, 상기 드레인 전극의 노출한 영역에 접하게, 화소전극을 형성하고, 상기 소스 배선, 상기 소스 영역, 상기 드레인 영역 및 상기 채널 형성 영역 위의 절연막은 제거되지 않고, 상기 제거되지 않는 절연막은 보호막으로서 기능하는 것을 특징으로 하는 반도체장치의 제조 방법에 관한 것이다.
본 발명에 있어서, 상기 박막 트랜지스터는, 보텀 게이트형 박막 트랜지스터인 것을 또 하나의 특징으로 한다.
본 발명에 있어서, 상기 박막 트랜지스터는, 역스태거형 박막 트랜지스터인 것을 또 하나의 특징으로 한다.
본 발명에 있어서, 상기 소스 영역, 드레인 영역 및 채널 형성 영역 각각은, 아모포스 반도체막을 사용해서 형성되어 있는 것을 특징으로 한다.
본 발명에 있어서, 상기 드레인 전극은, 상층 드레인 전극과 하층 드레인 전극을 가지고, 상기 개구부에 있어서, 상기 상층 드레인 전극은 제거되어 있어, 상기 화소전극은, 상기 하층 드레인 전극에만 접하는 것을 특징으로 한다.
본 발명에 있어서, 상기 드레인 전극은, 상층 드레인 전극, 중층 드레인 전극 및 하층 드레인 전극을 가지고, 상기 화소전극은, 상기 상층 드레인 전극에만 접하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 배선의 일부와, 상기 게이트 절연막과, 상기 화소전극의 일부에 의해, 보조 용량이 형성되어 있는 것을 특징으로 한다.
본 발명에 있어서, 상기 보조 용량은, 상기 게이트 배선과 동일한 재료로 형성된 보조 용량선과, 상기 게이트 절연막과, 상기 화소전극과 전기적으로 접속하는 드레인 전극과 동일한 재료로 형성된 도전막의 일부로 형성되어 있는 것을 특징으로 한다.
본 발명에 있어서, 상기 섬 형상 반도체막 및 섬 형상 불순물 반도체막은 각각, 아모포스 반도체막을 사용해서 형성되어 있는 것을 특징으로 한다.
본 발명에 있어서, 상기 화소전극은 투명전극이며, 상기 화소전극의 일부에 겹치고, 반사전극이 형성되어 있는 것을 특징으로 한다.
본 발명에 있어서, 상기 반사전극은, 알루미늄(Al), 은(Ag), 크롬(Cr) 중 어느 하나를 가지는 것을 특징으로 한다.
본 발명에 있어서, 상기 보호막은, 질화규소막, 산소를 포함하는 질화규소막, 질소를 포함하는 산화규소막, 산화규소막, 또는 이것들을 조합한 적층막 중 1개인 것을 특징으로 한다.
본 발명에 있어서, 상기 기판은, 절연성 기판이다.
본 발명에 있어서, 상기 기판은, 유리 기판 또는 석영기판인 것을 특징으로 한다.
본 발명에 있어서, 상기 화소전극은, 산화인듐, 인듐주석산화물, 산화인듐-산화아연 합금 중 어느 하나를 가지는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 절연막의 재료와 상기 보호막의 재료는 다른 것을 특징으로 한다.
본 발명에 있어서, 상기 반도체장치는, 텔레비전 수상기, 휴대전화, 액정 모니터, 컴퓨터, 게임기, 화상재생장치, 비디오카메라, 네비게이션 시스템, 음악재생장치 및 디지털 스틸 카메라 중 어느 하나인 것을 특징으로 한다.
이때 본 명세서에 있어서, 반도체장치는, 반도체를 이용함으로써 기능하는 소자 및 장치 전반을 가리키고, 상기 액정표시장치를 포함하는 전기광학장치 및 그 전기광학장치를 탑재한 전자기기를 그 범주로 한다.
또한 본 명세서에 있어서, 투명도전막, 투명전극, 투명도전 재료는 그것들이 각각 투광성을 가진 도전막, 투광성을 가진 전극, 투광성을 가진 도전 재료인 한, 다소 흠이 있거나 색이 있어도 도입할 수 있다. 빛이 투과할 정도의 투명성을 가지면 본 명세서에서는 투명하다고 간주한다.
본 발명에서, 보호막과 그 보호막에 개구부를 형성하여 소스 배선에 평행하게 연장하게 함으로써, 보호막을 형성하기 위해 절연막을 에칭할 때 발생하는 잔류물이 감소할 수 있어, 잔류물로 인한 화소전극과 드레인 전극 사이의 접촉 불량을 억제할 수 있다.
마찬가지로, 화소전극의 형성시 투명도전 재료를 에칭할 때 발생하는 잔류물 이 감소할 수 있어 잔류물로 인한 리크 전류 또는 도전성이 감소할 수 있다.
본 발명에 의해, 종래에 발생하던, 보호막의 콘택홀의 형태로 인한 콘택홀 상부 부근에 위치하는 액정의 배향혼란을 제거할 수 있다.
또한, 본 발명에 의해, 화소전극과 드레인 전극이 서로 접촉하는 영역을 넓힘으로써, 접촉 저항을 감소시킬 수 있다.
보호막의 개구부에서 광원으로부터의 빛의 높은 투과를 얻을 수 있다.
본 발명에서는, 종래의 액정표시장치와 비교하여 포토마스크의 수를 늘리지 않아도 되고, 제조 공정의 수 및 제조 비용을 증가시키지 않아도 고품질 액정표시장치를 제조할 수 있다.
전술한 바와 같이, 본 발명에 의해, 고신뢰도, 고수율, 고휘도, 고개구율의 액정표시장치를 제공할 수 있다.
[실시예]
본 실시예에서는, 본 발명의 액정표시장치 및 그 제조 방법에 대해서, 도 1a 및 도 1b, 도 3, 도 4a 및 도 4b, 도 5a 및 도 5b, 도 6a 및 도 6b, 도 7a ~ 도 7f, 도 8, 도 9, 도 10a ~ 도 10d를 참조하여 설명한다.
단, 본 발명은 다양한 태양으로 실시할 수 있으며, 본 발명의 주요 내용 및 그 범위에서 일탈하는 않는 한, 그 형태 및 상세한 내용을 변경할 수 있다. 따라서, 본 실시예의 기재 내용에 한정해서 해석되지 않는다.
본 실시예의 액정표시장치에 대해서, 기판 위에 형성된 투과형 화소부의 개 요를 도 1a ~ 도 1b 및 도 3에 나타낸다. 화소부에는 복수의 화소가 형성되어 있고, 각 화소에는 능동소자인 화소 TFT가 형성된다. 도 3은 화소의 실제의 평면도이며, 도 1b는 도 3으로부터 보호막(109)을 제외한 것이다. 그리고 도 1a는 개구부(101)의 위치를 명확하게 기재한 것이다.
본 실시예에서는, 화소 TFT(201)로서, 보텀 게이트형 TFT, 예를 들면 역스태거형 TFT가 형성된다. 화소 TFT(201)는, 게이트 전극(102), 반도체막(103), 소스 전극(104), 드레인 전극(105)을 가지고 있다. 또한 화소 TFT(201)에 접속하는 보조 용량(저장용량이라고도 한다)(107), 화소전극(106)과 드레인 전극(105)을 접속하는 콘택홀이기도 한 개구부(101)가 형성되어 있다.
개구부(101)는, 소스 배선(104) 사이의 영역에 설치된다.
여기에서 도 4a ~ 도 4b, 도 5a ~ 도 5b, 도 6a ~ 도 6b는 본 실시예의 액정표시장치의 화소의 제조 공정의 과정을 나타내는 평면도다. 또한 도 4a, 도 4b, 도 5a, 도 5b, 도 6a에 있어서, 각각 A-A' 선에 따른 단면도를, 도 7a, 도 7b, 도 7d, 도 7e, 도 7f에 나타낸다.
평면도인 도 4a 및 그 단면도인 도 7a에 나타낸 바와 같이 기판(100) 위에 게이트 전극 및 게이트 배선(102)이 형성된다. 기판(100)은 절연성 기판을 사용하고, 예를 들면 기판(100)으로서, 코닝사의 ＃7059이나 ＃1737, EAGLE 2000 등으로 대표되는 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리, 아미노 실리케이트 유리 등의 투광성 유리 기판이 사용된다. 그 밖에 투광성을 가지는 석영기판 등을 사용해도 된다.
게이트 전극 및 게이트 배선(주사선)(102)은, 알루미늄(Al), 등의 저저항 도전성 재료로 형성하는 것이 바람직하지만, 알루미늄 자체로는 내열성이 뒤떨어지고, 부식되기 쉬운 등의 문제가 있다. 따라서 내열성 도전성 재료와 조합해서 적층막을 형성하는 것이 바람직하다.
내열성 도전성 재료로는, 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr)으로부터 선택된 원소, 또는 상기 원소를 성분으로 하는 합금막, 또는 상기 원소를 성분으로 하는 질화물로 형성한다. 또는, 이러한 내열성 도전성 재료만을 조합해서 사용해도 된다.
알루미늄은 순 알루미늄 이외에, 0.01 ~ 5atom％의 스칸듐(Sc), 티탄(Ti), 실리콘(Si), 구리(Cu), 크롬(Cr), 네오디뮴(Nd), 몰리브덴(Mo) 등을 함유하는 알루미늄을 사용해도 된다. 알루미늄보다 질량이 무거운 원자를 첨가함으로써 열처리시의 알루미늄 원자의 이동을 제한해 힐록이 발생하는 것을 방지하는 효과가 있다.
상기 알루미늄과 내열성 도전성 재료의 조합의 예로서, 크롬(Cr) 및 알루미늄(Al)의 적층막, 크롬(Cr) 및 네오디뮴을 함유하는 알루미늄(Al-Nd)의 적층막, 티탄(Ti), 알루미늄(Al) 및 티탄(Ti)의 적층막, 티탄(Ti), 네오디뮴을 함유하는 알루미늄(Al-Nd) 및 티탄(Ti)의 적층막, 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)의 적층막, 몰리브덴(Mo), 네오디뮴을 함유하는 알루미늄(Al-Nd) 및 몰리브덴(Mo)의 적층막, 몰리브덴(Mo) 및 알루미늄(Al)의 적층막, 몰리브덴(Mo) 및 네오디뮴을 함유하는 알루미늄(Al-Nd)의 적층막 등이 사용된다.
전술한 바와 같이, 적층막을 스퍼터에 의해 기판(100) 전체 면에 성막하고, 제1 포토리소그래피 공정을 행하여, 제1 레지스트 마스크를 형성하고, 에칭에 의해 불필요한 부분을 제거하고, 게이트 전극 및 게이트 배선(102)을 형성한다.
도 7a에 나타낸 바와 같이, 게이트 전극(102)의 단부가 테이퍼 형상으로 형성되도록 에칭한다. 테이퍼형 게이트 전극(102)을 설치함으로써, 게이트 전극(102) 단부에 있어서 게이트 절연막(108)의 피복성을 향상시키고, 게이트 절연막(108)의 내압을 상승시킬 수 있다. 또한 테이퍼형 게이트 전극(102)을 설치함으로써, 게이트 전극(102)으로부터 반도체막(103)에 인가되는 전계를 완화하는 효과가 있다.
게이트 전극 및 게이트 배선(102)의 막 두께는, 바람직하게는 40 ~ 400nm로 한다. 다만 액정표시장치의 기판 사이즈나 배선으로 사용하는 재질에 따라 결정되며, 필요에 따라 막 두께를 변경할 수 있다는 것은 물론이다.
이렇게 해서, 게이트 전극 및 게이트 배선(주사선)(102)을 형성한 후, 게이트 절연막(108)을 형성한다. 게이트 절연막(108)은 플라스마 CVD법 또는 스퍼터링법을 이용하여, 350 ~ 450nm의 막 두께로 형성한다. 게이트 절연막(108)은 질화규소막, 산화규소막, 산소를 포함하는 질화규소막, 질소를 포함하는 산화규소막 등의 절연막을 사용하고, 이것들의 재료로 이루어진 단층 또는 적층구조로서 형성해도 된다.
예를 들면 게이트 절연막(108)으로, 질화규소막 200nm 적층한 후, 질화규소막 200nm을 더 적층해도 된다. 질화규소막을 2층 성막해서 게이트 절연막(108)을 형성하면, 하층의 질화규소막의 성막시에 핀 홀이 생성되어도, 상층의 질화규소막을 성막함으로써 핀 홀의 성장이 도중에 멈춘다. 이에 따라 TFT의 절연 내압을 향 상시킬 수 있는 효과가 있다.
또한 질화규소막 2층으로 게이트 절연막(108)을 성막함으로써, CVD 등의 장치 내벽에 생성되는 불필요한 생성물로 이루어진 프리크가, 게이트 절연막(108) 그 자체나 그 외의 막의 성막시에 혼입하는 것을 막는 효과도 있다.
또한 생성 가스의 조성비 등의 성막 조건을 변화시킴으로써, 게이트 절연막(108)의 상부와 하부에서 접하는 막, 예를 들면 게이트 절연막(108)과 상부에서 접하는 아모포스 반도체막과 밀착성 등이 좋은 막질을 선택할 수 있는 등의 효과가 있다.
후술하겠지만, 후의 공정에서 행해지는 보호막(패시베이션막)(109)의 에칭시에, 게이트 절연막(108)의 에칭을 막기 위해서, 게이트 절연막(108)로서 치밀한 막질이 되도록 절연막을 성막하고, 보호막(109)의 에칭 스토퍼가 되도록 해도 된다.
게이트 절연막(108)으로서 전술한 질화규소막을 선택할 경우, 유리 기판에 포함되는 리튬(Li)이나 나트륨(Na), 칼륨(K) 등의 알칼리 금속의 진입을 방해할 수 있다. 또한 게이트 절연막(108)에 산화규소막과 질화규소막의 적층막이나, 산소를 포함하는 질화규소막, 질소를 포함하는 산화규소막을 사용할 경우에도 동일한 효과가 있다. 특히 이들 막 내에 불소(F) 등의 할로겐 원소가 함유될 경우에는, F에 의해 알칼리 금속이 고정되어 가동성을 잃게 할 수 있다.
다음으로 게이트 절연막(108) 위에 100 ~ 200nm의 두께로 아모포스 반도체막을, 플라스마 CVD법이나 스퍼터링법 등의 방법으로 기판 전체 면에 형성한다.
아모포스 구조는 전자선 회절 분석으로 확인할 수 있다. 플라스마 CVD법으로 수소화 아모포스 규소막(a-Si:H 막)을 100nm의 두께로 형성한다. 또한, 아모포스 반도체막에는, 비정질 실리콘 게르마늄(SiXGeY)막 등의 아모포스 반도체막을 적용할 수도 있다.
아모포스 반도체막 대신에 미결정 반도체막(세미 아모포스 반도체막)을 성막해도 된다. 세미 아모포스 실리콘 막으로 대표되는 세미 아모포스 반도체막은, 아모포스 반도체와 결정구조를 가지는 반도체(단결정, 다결정을 포함한다)의 중간적인 구조의 반도체(세미 아모포스 반도체)을 포함하는 막이다. 세미 아모포스 반도체는, 자유에너지적으로 안정된 제3 상태를 가지는 반도체로, 단거리 질서를 가지고 격자변형을 가지는 결정질인 것이며, 그 입경을 0.5 ~ 20nm로 해서 비단결정 반도체 내에 분산되게 해서 존재하게 할 수 있다. 세미 아모포스 반도체는, 그 라만 스펙트럼이 520cm-1보다 저파수 측으로 시프트하고, X선 회절에서는 Si결정 격자에 유래한다는 (111), (220)의 회절 피크가 관측된다. 또한 미결합수(댕글링 본드)의 종단화를 위해, 수소 또는 할로겐을 적어도 1원자％ 또는 그 이상 포함한다. 여기에서는 편의상, 이러한 반도체를 세미 아모포스 반도체(SAS)라고 부른다. 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 포함해서 격자변형을 더욱 조장함으로써 안정성이 늘어나 양호한 세미 아모포스 반도체를 얻을 수 있다.
SAS는 규소를 포함하는 기체를 그로 방전 분해하여 얻을 수 있다. 대표적인 규소를 포함하는 기체로는, SiH4이며, 그 밖에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 사용된다. 수소나, 수소에 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 일종 또는 복수 종의 희가스 원소를 첨가한 가스에서, 이 규소를 포함하는 기체를 희석해서 사용함으로써 SAS의 형성을 용이하게 할 수 있다. 희석율은 2배 ~ 1000배의 범위에서 규소를 포함하는 기체를 희석하는 것이 바람직하다.
또한 일도전형을 부여하는 불순물원소를 함유하는 반도체막으로서, n형 반도체막을 20 ~ 80nm의 두께로 성막한다. 예를 들면 n형 수소화 아모포스 규소막을 형성하면 된다. n형 수소화 아모포스 규소막을 형성하기 위해서는, 실란(SiH4)에 대하여 0.1 ~ 5%의 농도로 포스핀(PH3)을 첨가하면 된다. 이에 따라 인(P)이 수소화 아모포스 규소막 내에 함유된다.
일도전형을 부여하는 불순물을 함유하는 반도체막으로서, p형 반도체막을 사용할 경우에는, 실란(SiH4)에 대하여 디보란(B2H6)을 첨가하면, p형 불순물원소인 붕소(B)를 함유하는 수소화 아모포스 규소막을 얻을 수 있다.
상기 게이트 절연막, 아모포스 반도체막, 일도전형 불순물원소를 함유하는 반도체막은 모두 플라스마 CVD나, 스퍼터링법으로 제조할 수 있다. 그리고 이들 막은 플라스마 CVD법인 경우에는 반응 가스를 적절히 변경하는 것에 의해, 또한 스퍼터링법인 경우에는 스퍼터 가스를 적절히 변경하는 것에 의해 연속으로 성막할 수 있다.
즉, 플라스마 CVD 장치 또는 스퍼터 장치에 있어서, 동일한 반응 실 또는 복수의 반응 실(소위 멀티 챔버)을 사용함으로써 이것들의 막을 대기에 노출하지 않고 연속해서 적층할 수도 있다. 연속 성막을 이용함으로써 대기에 노출되지 않으므 로, 오염원이 혼입할 가능성이 현저히 저감될 뿐 아니라, 제조 공정에 걸리는 시간을 단축하는 등의 큰 효과를 가진다.
그리고, 이렇게 적층해서 반도체막을 형성한다. 제2 포토리소그래피 공정에 의해 제2 레지스트 마스크를 형성하고, 평면도 도 4b 및 단면도 도 7b에 나타낸 바와 같이 게이트 전극(102)에 겹치도록 섬 형상 반도체막(103)을 형성한다. 섬 형상 반도체막(103)은, 도 7b에 나타낸 바와 같이 섬 형상 아모포스 반도체막(103a)과 섬 형상 불순물 반도체막(103b)인 n형 섬 형상 반도체막의 적층으로 구성되어 있다.
다음으로 도전막을 스퍼터링법이나 진공증착법, MOCVD법(유기금속 기상성장법) 등으로 형성하고, 제3 포토리소그래피 공정에 의해 제3 레지스트 마스크를 형성하고, 에칭 처리를 실시하여, 도 7c에 나타낸 바와 같이 소스 전극 및 소스 배선("소스 배선"을 "데이터 신호선" 또는 "신호선"이라고도 한다)(104), 드레인 전극(105)을 형성한다.
본 실시예에서는 소스 전극 및 소스 배선(104) 및 드레인 전극(105)을 형성하기 위한 도전막으로서 금속막을 사용한다. 구체적으로는 소스 전극 및 소스 배선(104) 및 드레인 전극(105)을, 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)을 적층한 적층막을 사용해서 형성한다.
우선, 몰리브덴(Mo)막을 20 ~ 80nm의 두께로 형성하고, 섬 형상 불순물 반도체막(103b)과 오믹 접속을 형성한다. 그 몰리브덴(Mo)막 위에 알루미늄(Al)막을 150 ~ 300nm의 두께로 형성하고, 그 위에 몰리브덴(Mo)막을 40 ~ 120nm의 두께로 더 형성한다. 여기에서 금속층의 재질로는 예시하는 몰리브덴, 알루미늄 및 몰리브덴의 적층막 이외에, 게이트 전극 및 게이트 배선(102), 마찬가지로 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr)으로부터 선택된 원소, 또는 상기 원소를 성분으로 하는 합금막, 또는 상기 원소를 성분으로 하는 질화물, 혹은 크롬(Cr) 및 알루미늄(Al)의 적층막, 크롬(Cr) 및 네오디뮴을 함유하는 알루미늄(Al-Nd)과의 적층막, 티탄(Ti), 알루미늄(Al) 및 티탄(Ti)의 적층막, 티탄(Ti),네오디뮴을 함유하는 알루미늄(Al-Nd) 및 티탄(Ti)의 적층막, 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)의 적층막, 몰리브덴(Mo), 네오디뮴을 함유하는 알루미늄(Al-Nd) 및 몰리브덴(Mo)의 적층막, 몰리브덴(Mo) 및 알루미늄(Al)의 적층막, 몰리브덴(Mo) 및 네오디뮴을 함유하는 알루미늄(Al-Nd)의 적층막 등이 사용된다.
소스 전극(104) 및 드레인 전극(105)을 마스크로 사용해서, 평면도 도 5a 및 단면도 도 7d에 나타낸 바와 같이 섬 형상 반도체막(103a)과 섬 형상 불순물 반도체막(103b)의 일부를 드라이 에칭에 의해 제거하고, 섬 형상 불순물 반도체막(103b)을 소스 영역(204)과 드레인 영역(205)으로 분리한다. 또한 이 에칭에 의해 섬 형상 반도체막(103a)는 자기정합적으로 에칭되어, 채널 형성 영역(206)을 가지는 섬 형상 반도체막(203)이 된다.
전술한 바와 같이, 본 실시예의 보텀 게이트형 TFT(201)가 형성된다. 또한, 본 실시예에서는, 채널 에칭형 보텀 게이트형 TFT를 제조했지만, 가능하다면 채널 스토퍼형 보텀 게이트형 TFT를 제조해도 된다.
그 후에 섬 형상 반도체막(203), 소스 영역(204), 드레인 영역(205), 소스 전극 및 소스 배선(104) 및 드레인 전극(105) 위에, 무기재료로 된 절연막을 형성한다.
무기재료로 이루어진 절연막은, 질화규소막, 산소를 포함하는 질화규소막, 질소를 포함하는 산화규소막, 산화규소막, 또는 이것들을 조합한 적층막으로 형성하고, 두께는 200 ~ 450nm로 한다. 본 실시예에서는, 플라스마 CVD법으로 SiH4, NH3을 원료 가스로 해서 질화규소막을 성막한다.
그 후에 제4 포토리소그래피 공정에 의해, 제4 레지스트 마스크를 형성하고, 무기재료로 된 절연막을 드라이 에칭해서 보호막(109)을 형성한다(평면도 도 5b 및 단면도 도 7e). 보호막(109)은 TFT를 덮지만, 화소부의 개구부(101)에서는 드라이 에칭 공정이 의해 무기재료로 된 절연막이 제거되므로 드레인 전극(105) 등은 노출하게 된다.
보호막(109)을 형성함으로써 TFT(201)를 외부의 오염으로부터 보호할 수 있다. 특히 섬 형상 반도체막(203), 소스 영역(204) 및 드레인 영역(205)에 접해서 보호막(109)을 형성함으로써 스위칭 기능의 중핵을 하는 섬 형상 반도체막(203)에 오염원이 진입하는 것을 막을 수 있다.
도 5b 및 도 7e에 나타낸 바와 같이, 상기 게이트 배선(102)에서, 보호막(109)이 형성되지 않고 노출한 영역에는, 후에 형성되는 화소전극(106)의 일부와 게이트 배선(102)을 사용하여, 보조 용량(107)을 형성한다. 또한 무기재료로 된 절연막이 제거되어, 보호막(109)이 형성되지 않으므로, TFT(201)로부터 연장하는 드 레인 전극의 대부분은 노출된다.
또한, 실시예에서는, 제4 포토리소그래피 공정에 있어서, 소정의 형상의 레지스트 마스크를 형성할 때에, 하프톤 노광 기술을 이용해서 단차부를 포함한 레지스트 마스크를 형성한다.
도 1a, 1b 및 도 5b에 나타낸 바와 같이, 개구부(101)를 소스 배선(104)에 평행하게 연장함으로써, 상기 제4 드라이 에칭 공정에 의해 발생하는 보호막(109)의 잔류물 및 후술하는 화소전극(106)을 형성할 때에 발생하는 투명도전 재료의 잔류물을 저감할 수 있다. 개구부(101)를 소스 배선(104)에 평행하게 연장한다는 것은, 환언하면, 개구부가 소스 배선(104)을 사이에 두고 다른 개구부와 인접한다는 것이다.
질화규소막으로 대표되는 보호막 재료는, 전술한 바와 같이 드라이 에칭 방법을 이용해서 소정의 장소를 에칭해서 제거된다. 이때 에칭에 의해 생성된 보호막 재료의 일부나, 보호막 재료와 에칭 가스 성분의 반응생성물 등, 불필요한 물질이 잔류물로서 피처리면에 잔류한다. 예를 들면 이 잔류물이 후에 화소전극(106)과 접속하는 배선 위에 생성될 경우, 화소전극(106)과 배선의 접촉저항으로서 기능하거나, 혹은 전기적인 접촉을 방해할 우려가 있고, 나아가서는 액정표시장치로서의 기능을 현저하게 손상시키거나, 기능 자체를 불가능하게 한다.
잔류물이 잔류하는 것을 방지하기 위해, 불산계 약액이나 알칼리 세정제, 계면활성제, 순수, 또는 이것들과 초음파 세정의 조합(이하 세제라고 부른다)으로 피처리면을 세정한다.
그러나, 종래의 액정표시장치의 구조에서는, 화소전극과 드레인 전극이 접촉하는 부분에 원형 콘택홀(1001)(예를 들면, 지름 5 ~ 10μm)을 사용했다(도 2c 참조). 이러한 원형 콘택홀(1001)에서는, 세정 후에 세제로부터 피처리면을 가지는 기판을 끌어올릴 때, 콘택홀 내벽이나 저부에 잔류물이나 세정액이 잔류할 우려가 있었다.
종래의 콘택홀(1001) 대신 본 발명의 개구부를 사용함으로써, 잔류물의 잔류를 막는 동시에, 세제로부터 피처리면을 가지는 기판을 끌어 올렸을 때, 열 방향으로 연장하는 개구부(101)를 세제가 흘러내리는 통로로서 이용하여, 특히 단차부에 잔류물이 잔류하는 것을 방해할 수 있다. 또한 상기 세정이나 가스의 블로 등의 세정 공정에 있어서도 이 통로를 이용할 수 있다.
그리고, 투명도전막을 스퍼터링법이나 진공증착법, 스프레이법, 딥법, CVD법으로 30 ~ 120nm의 두께로 성막하고, 제5 포토리소그래피 공정을 행해 제5 레지스트 마스크를 형성하고, 평면도 도 6a 및 단면도 7f에 나타낸 바와 같이 화소전극(106)을 형성한다. 또한 도 6b는 도 6a에 있어서의 개구부(101)를 나타내는 것이다. 화소전극(106)은 개구부(101)에서 드레인 전극(105)과 접속한다.
도 2에 나타내는 종래의 액정표시장치에 비해, 본 발명에서는 콘택홀(1001)을 더욱 확대함으로써, 드레인 전극(105)과 화소전극(106)이 접속하고 있는 영역이 개구부(101)가 된다. 따라서 드레인 전극(105)과 화소전극(106)이 접속하고 있는 영역이 비약적으로 증대한다. 이것에 의해, 종래 발생하던 콘택 불량을 저감할 뿐 아니라, 접촉저항이 저감되는 효과를 얻을 수 있다.
투명도전막의 재료는, 산화인듐(In2O3), 산화인듐 산화주석합금(인듐주석산화물이라고도 한다. In2O3-SnO2, ITO로 약기한다), 산화인듐-산화아연 합금(In2O3-ZnO) 등을 스퍼터링법이나 진공증착법 등을 이용해서 형성한다. 또한 인듐 자체가 희소하므로, 산화주석(SnO) 등, 인듐을 함유하지 않는 투명도전막재료를 사용해도 된다.
일반적으로 투명도전막은, 염산, 초산, 염화철, 고순도 염화철, 브롬화수소, 또는 이것들의 조합 등으로 이루어진 산화성 산성수용액에 의해 에칭된다. 이때 에칭에 의해 발생한 투명도전막 재료의 일부가 잔류물이 되어 피처리면에 잔류할 경우가 있다.
예를 들면 이 잔류물이 형성된 화소전극 사이를 연결하면, 소규모 리크가 일어나거나 전류가 통하게 되어, 화질이 저하되거나 표시 자체가 곤란해질 수 있다.
본 발명에 있어서는 이것을 방지하기 위해서, 드레인 전극(105)과 화소전극(106)을 접속하는 콘택홀을 화소의 개구부(101) 전체에까지 넓힘으로써 잔류물의 잔류를 막는 동시에, 세제로부터 피처리면을 가지는 기판을 끌어올렸을 때, 열 방향으로 연장하는 개구부(101)를 세제가 흘러내리는 통로로 이용하여, 특히 단차부에 잔류물이 잔류하는 것을 방해할 수 있다.
이렇게 해서 5회의 포토리소그래피 공정에 의해, 5개의 포토마스크를 사용하여, 역스태거형 n채널형 TFT(201), 보조 용량(107), 개구부를 가지는 화소를 완성할 수 있다. 그리고, 이들 개개의 화소에 대응해서 매트릭스 형태로 배치해서 화상 표시부를 구성함으로써, 능동소자인 TFT를 사용한 액티브 매트릭스형 액정표시장치에 사용하는 기판 중 하나를 형성할 수 있다. 본 명세서에서는 편의상, 이러한 기판을 TFT기판이라고 부른다.
본 실시예에서 제조한 TFT기판에 있어서, 화소부의 보조 용량(107)은, 게이트 배선(102), 화소전극(106), 및 그 사이에 게이트 절연막(108)만을 유전체막으로서 개재해서 구성한다. 이 구성은, 본 발명에 있어서의 소스 배선(104)에 평행하게 열 방향으로 연장하는 개구부(101)를 형성함으로써 가능해진다.
"배경기술"에서 서술한 제2 방법에서는, 보조 용량은 게이트 절연막 및 보호막을 유전체막으로서 포함한다. 한편 본 실시예의 보조 용량(107)은, 게이트 절연막(108)만으로 구성된 것으로 유전체막의 실질적인 박막화가 가능해지고, 보조 용량(107)의 용량을 증대시킬 수 있다.
용량이 증대하므로, 종래와 같이 화소전극과 게이트 배선이 겹치는 부분을 넓게 설치할 필요가 없어진다. 따라서 게이트 배선(102)의 폭을 세밀하게 설계할 수 있게 된다. 이에 따라 개구율의 증대로 이어지는 효과가 있다.
단, 게이트 배선(102)의 폭을 세밀하게 하는 것은, 배선 자체의 저항을 증대시키는 것으로도 이어지므로, 적절히 게이트 배선(102)의 폭을 선택할 필요가 있다.
또한 본 실시예에 의하면, "배경기술"에서 서술한 제1 방법에서 설명한 화소전극과 접속하고, 드레인 전극과 동일한 재료로 동일한 층에 형성된 전극을, 용량전극으로서 별도로 설치할 필요가 없다. 따라서 수율 저하의 요인을 제거할 수 있 다.
또한 본 실시예에서 제조한 TFT기판에 있어서, 드레인 전극(105)과 화소전극(106)의 접속 영역인 개구부(101)는, 도 2에 나타내는 종래의 콘택홀(1001)에 비해 충분히 넓다.
따라서, 종래 발생하던, 콘택홀 윗부분 및 그 근방에 있어서의 액정의 배향 혼란(디스크리네이션)이 발생하지 않게 된다. 다시 말해, 종래의 디스크리네이션에 의한 빛 누설을 차광하기 위해서 필요한 블랙 매트릭스의 면적을 저감할 수 있으므로, 개구율을 향상시킬 수 있다.
또한 본 실시예에서 제조한 TFT기판에 있어서, 종래 형성되어 온 콘택홀(1001)을, 개구부(101)의 전역에까지 확대한다. 개구부(101)는 백라이트 광원으로부터 발생하는 빛을 투과시켜, 더욱 상부에 설치되는 액정을 통해서 화상을 형성하는 직접적인 부분이다.
종래에는 도 13e에 나타낸 바와 같이, 보호막(1027)이 개구부에도 형성되어 있었지만, 본 발명에서는 보호막이 개구부(101)를 가진다.
즉, 종래에는 보호막(1027)을 개구부에도 형성함으로써, 빛을 흡수하거나, 빛을 반사하거나, 빛을 산란해서, 광강도를 감소시키는 요인이 되었지만, 본 발명에서는 개구부의 보호막을 제거함으로써, 개구부에 있어서의 광원으로부터의 빛의 투과율이 향상되는 효과를 얻을 수 있다.
TFT기판을 형성한 후, 액정표시장치를 완성할 때까지의 제조 공정을 도 8, 도 9, 도 10a ~ 도 10d를 이용해서 이하에 설명한다.
TFT기판 위의 보호막(109) 및 화소전극(106)을 덮도록, 배향막(208)을 형성한다. 배향막(208)은, 액적토출법이나 스크린인쇄법이나 오프셋법을 이용하면 된다. 그 후에 배향막(208)의 표면에 러빙 처리를 행한다.
그리고, 대향기판(211)에는, 착색층(212), 차광층(블랙 매트릭스)(213), 및 오버코트층(214)으로 이루어진 컬러필터를 설치하고, 투명전극으로 이루어진 대향전극(215)과, 그 위에 배향막(216)을 더 형성한다(도 8 참조). 대향전극(215)이 투명전극으로 형성됨으로써, 본 액정표시장치는 투과형 액정표시장치가 된다. 또한 대향전극(215)을 반사전극으로 형성하면, 본 실시예의 액정표시장치는 반사형 액정표시장치가 된다.
폐 패턴인 밀봉재(221)를 디스펜서에 의해 화소부(231)와 겹치는 영역을 둘러싸도록 묘화한다. 여기에서는 액정(218)을 적하하기 위해서, 폐 패턴의 밀봉재를 묘화하는 예를 게시하지만, 개구부를 가지는 씰 패턴을 설치하고, TFT기판을 접착한 후에 모세관현상을 이용해서 액정을 주입하는 딥식(퍼 올리기식)을 이용해도 된다(도 10a 참조).
이어서, 기포가 들어가지 않도록 감압 하에서 액정(218)을 적하하고(도 10b 참조), 기판(100) 및 대향기판(211)을 접착한다(도 10c 참조). 폐 루프의 씰 패턴 내에 액정(218)을 1회 혹은 복수 회 적하한다.
액정(218)의 배향 모드로는, 액정 분자의 배열이 빛의 입사로부터 방출을 향해서 90°트위스트 배향한 TN모드를 이용한다. TN모드의 액정표시장치를 제조할 경우에는, 기판의 러빙 방향이 직교하도록 접착한다.
한 쌍의 기판 간격은, 구상의 스페이서를 살포하거나, 수지로 이루어진 주상(기둥 모양)의 스페이서를 형성하거나, 밀봉재(221)에 필러를 포함함으로써 보유하면 된다. 상기 주상(기둥 모양)의 스페이서는, 아크릴, 폴리이미드, 폴리이미드 아미드, 에폭시 중 적어도 1개를 주성분으로 하는 유기수지재료, 혹은 산화규소, 질화규소, 질소를 포함하는 산화규소 중 어느 하나의 재료, 또는 이것들의 적층막으로 된 무기재료인 것을 특징으로 한다.
이어서, 기판을 분단한다. 많은 수의 패널을 얻는 경우, 각각의 패널을 분단한다. 또한 1개의 패널을 얻는 경우, 미리 절단된 대향기판을 접착함으로써, 분단 공정을 생략할 수도 있다(도 10d 참조).
그리고, 이방성 도전체층을 통해, 공지의 기술을 이용해서 FPC(flexible printed circuit)(222)를 접착한다(도 9 참조). 이상의 공정으로 액정표시장치가 완성된다. 또한 필요에 따라 광학 필름을 접착한다. 투과형 액정표시장치로 할 경우, 편광판은, 액티브 매트릭스 기판과 대향기판 각각에 접착한다.
이상에서 설명한 바와 같이, 본 발명에 의해, 보호막(패시베이션막) 형성 공정에 있어서, 절연막을 에칭할 때에 발생하는 잔류물의 잔류를 막을 수 있고, 화소전극(106)과 드레인 전극(105)의 콘택 불량을 저감시킬 수 있다.
본 발명에 의해, 화소전극(106)의 형성의 공정에 있어서, 투명도전막재료를 에칭할 때에 발생하는 잔류물의 잔류를 막을 수 있다. 이에 따라 화소전극 사이에 전도를 방지할 수 있다.
또한 본 발명에 의해, 화소전극(106)과 드레인 전극(105)의 접촉 면적을 종 래에 비해 비약적으로 증대시킬 수 있다. 이에 따라 화소전극(106)과 드레인 전극(105) 사이의 접촉저항을 낮출 수 있다.
더욱이 본 발명에서는, 종래의 액정표시장치에 나타난, 화소전극 내에 설치된 콘택홀 형상에 기인하는 액정의 배향혼란(디스크리네이션)을 저감시킬 수 있다.
또한 본 발명에서는, 보조 용량(107)의 유전체막을 게이트 절연막(108)으로만 구성하므로, 유전체막의 실질적인 박막화가 가능해지고, 보조 용량(107)의 용량을 증대시킬 수 있다. 또한 보조 용량(107)의 용량을 증대하기 위해서 게이트 배선(102)의 폭을 세밀하게 설계할 수 있어 보조 용량(107)의 면적을 저감시킬 수 있다.
개구부(101)의 전역에까지 확대하도록 보호막 재료로 이루어진 절연막을 제거하여 보호막(109)을 형성함으로써, 개구부(101)에 있어서의 광원으로부터의 빛의 투과율이 향상되어 휘도가 증가한다.
본 발명에서는, 포토리소그래피 공정에서 사용하는 포토마스크의 수를 종래에 비해 늘리지 않을 수 있고, 제조 공정이나 제조 비용을 증가시키지 않고, 품질 좋은 액정표시장치를 제조할 수 있다.
[실시예 1]
본 실시예에서는, 도 14a ~ 도 14d, 도 15a ~ 도 15b, 도 18a ~ 도 18b를 참조하여, 소스 전극 및 소스 배선, 및 드레인 전극을 형성할 때에 사용한 레지스트 마스크를 이용하여, 반도체막을 에칭해서 섬 형상 반도체막을 형성하는 예에 관하여 설명한다. 이때 본 실시예에 있어서, 특별히 설명이 없는 부분은 실시예의 기재 를 원용한다.
우선 기판(300) 위에 게이트 전극 및 게이트 배선(302)을 형성한다(도 14a 참조). 기판(300)은 실시예의 기판(100)과 동일한 것을 사용하면 된다. 또한 게이트 전극 및 게이트 배선(302)은, 실시예의 게이트 전극 및 게이트 배선(102)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
이어서 기판(300) 및 게이트 전극 및 게이트 배선(302) 위에, 게이트 절연막(308), 아모포스 반도체막(321), 일도전형을 부여하는 불순물을 함유하는 반도체막(322), 및 도전막(323)을 성막한다(도 14b 참조).
게이트 절연막(308)은, 실시예의 게이트 절연막(108)과 동일한 재료 및 동일한 공정으로 형성하면 된다. 아모포스 반도체막(321)은, 섬 형상 반도체막(103)을 형성하기 위한 아모포스 반도체막과 동일한 재료 및 공정으로 성막하면 된다. 또한 일도전형을 부여하는 불순물을 함유하는 반도체막(322)은, 소스 영역(204) 및 드레인 영역(205)을 형성하기 위한 반도체막과 동일한 재료 및 공정으로 성막하면 된다.
도전막(323)으로서, 실시예에서 서술한 바와 같이, 스퍼터링법이나 진공증착법, MOCVD법(유기금속기상성장법) 등으로, 금속막을 성막하면 된다. 금속막으로는, 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 크롬(Cr)으로부터 선택된 원소, 또는 상기 원소를 성분으로 하는 합금막, 또는 상기 원소를 성분으로 하는 질화물, 혹은 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)을 적층한 적층막, 크롬(Cr) 및 알루미늄(Al)의 적층막, 크롬(Cr) 및 네오디뮴을 함유하는 알루미늄(Al-Nd)의 적층 막, 티탄(Ti), 알루미늄(Al) 및 티탄(Ti)의 적층막, 티탄(Ti), 네오디뮴을 함유하는 알루미늄(Al-Nd) 및 티탄(Ti)의 적층막, 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)의 적층막, 몰리브덴(Mo), 네오디뮴을 함유하는 알루미늄(Al-Nd) 및 몰리브덴(Mo)의 적층막, 몰리브덴(Mo) 및 알루미늄(Al)의 적층막, 몰리브덴(Mo) 및 네오디뮴을 함유하는 알루미늄(Al-Nd)의 적층막 등이 사용된다.
이어서 실시예의 제3 포토리소그래피 공정과 동일한 공정에 의해 레지스트 마스크(317)를 형성한다(도 14c 참조). 레지스트 마스크(317)에 의해 도전막(323)을 습식 에칭으로 에칭해서 소스 전극 및 소스 배선(304), 및 드레인 전극(305)을 형성한다.
그리고 레지스트 마스크(317)를 제거하지 않고, 아모포스 반도체막(321) 및 일도전형을 부여하는 불순물을 함유하는 반도체막(322)을 에칭하는 마스크로서 다시 사용한다. 아모포스 반도체막(321) 및 일도전형을 부여하는 불순물을 함유하는 반도체막(322)을 드라이 에칭으로 에칭하고, 일도전형을 부여하는 불순물을 함유하는 반도체막(322)을 소스 영역(314) 및 드레인 영역(315)으로 분리하고, 아모포스 반도체막(321)으로부터 채널 형성 영역을 가지는 섬 형상 반도체막(303)을 형성한다(도 14d 참조).
이어서 보호막(309)을 보호막(109)과 동일한 재료 및 공정으로 형성한다. 실시예에서 서술한 바와 같이, 보호막 재료로 이루어진 절연막을 제4 포토리소그래피 공정에 의해 에칭하여, 보호막(309)을 형성한다(도 15a 참조).
보호막(309)의 단부는, 드레인 전극(305)의 단부보다 내측에 위치하도록 형 성되어 있고, 이에 따라 드레인 전극(305)이 노출된다.
이어서 보호막(309), 드레인 전극(305)이 노출된 영역, 게이트 절연막(308) 위에, 화소전극(306)을 형성한다(도 15b 참조). 보호막(309)의 단부와 드레인 전극(305)의 단부가 같은 위치에 있지 않고, 서로 떨어져 분리된 위치에 존재하도록 형성되어 있으므로, 화소전극(306)의 커버리지가 향상되어 단선을 덜 일으키게 된다.
전술한 바와 같이 형성된 액정표시장치의 화소의 평면도를 도 18a ~ 도 18b에 나타낸다. 도 18a의 C-C' 선으로 표시되는 단면도가, 도 15b이다. 도 18a는 화소의 실제 평면도이고, 도 18b는 개구부(301)의 위치를 강조해서 의미한 도면이다.
보조 용량(307)은, 게이트 전극 및 게이트 배선(302)과, 화소전극(306)과, 그 사이에 형성되어 있는 게이트 절연막(308)으로 형성되어 있다. 개구부의 보호막 재료로 이루어진 절연막이 제거되고, 보호막(309)이 형성되지 않으므로, 보조 용량(307)의 유전체막을, 게이트 절연막(308)으로만 할 수 있다. 따라서 보다 용량이 큰 보조 용량(307)을 제조할 수 있다.
본 실시예의 액정표시장치에 있어서도, 실시예와 같이 종래의 콘택홀(1001)을 화소의 개구부 전체로 확대함으로써, 이하의 효과를 기대할 수 있다.
즉 본 실시예에 의해, 보호막(309) 형성 공정에 있어서, 절연막을 에칭할 때에 발생하는 잔류물의 잔류를 막을 수 있고, 화소전극(306)과 드레인 전극(305)의 콘택 불량을 저감시킬 수 있다.
본 실시예에 의해, 화소전극(306)의 형성의 공정에 있어서, 투명도전막재료 를 에칭할 때에 발생하는 잔류물의 잔류를 막을 수 있다. 이에 따라 화소전극 사이의 전도를 막을 수 있다.
또한 본 실시예에 의해, 화소전극(306)과 드레인 전극(305)의 접촉 면적을 종래에 비해 비약적으로 증대시킬 수 있다. 이에 따라 화소전극(306)과 드레인 전극(305)의 접촉저항의 저감이 가능해 진다.
또한 본 실시예에서는, 보호막(309)의 단부가 드레인 전극(305)의 단부의 내측에 위치하므로, 화소전극(306)의 커버리지가 향상되어, 화소전극(306)의 단선을 막을 수 있다.
더욱이 본 실시예에서는, 종래의 액정표시장치에 나타낸, 화소전극 내에 설치된 콘택홀 형상에 기인하는 액정의 배향혼란(디스크리네이션)을 저감시킬 수 있다.
또한 본 발명에서는, 보조 용량(307)의 유전체막이 거의 게이트 절연막(308)만으로 구성되므로, 유전체막의 실질적인 박막화가 가능해지고, 보조 용량(307)의 용량을 증대시킬 수 있다. 또한 보조 용량(307)의 용량을 증대하기 위해서 게이트 배선(302)의 폭을 세밀하게 설계할 수 있으므로 보조 용량(307)의 면적을 감소시킬 수 있다.
개구부(301)의 전역에까지 확대되도록 보호막 재료로 이루어진 절연막을 제거해서 보호막(309)을 형성함으로써, 개구부(301)에 있어서의 광원으로부터의 빛의 투과율이 향상되어 휘도가 증대한다.
본 발명에서는, 포토리소그래피 공정에서 사용하는 포토마스크의 수를 종래 에 비해 늘리지 않을 수 있어, 제조 공정이나 제조 비용을 증가시키지 않고, 품질 좋은 액정표시장치를 제조할 수 있다.
이때 본 실시예는, 필요에 따라, 실시예의 일부 또는 모든 구성과 조합할 수 있다.
[실시예 2]
본 실시예에서는, 도 16a ~ 도 16d, 도 17a ~ 도 17d, 도 19a ~ 도 19b를 참조하여, 소스 전극 및 소스 배선, 및 드레인 전극을 형성할 때에 사용한 레지스트 마스크를 이용하여, 반도체막을 에칭해서 섬 형상 반도체막을 형성하는 방법에 있어서, 실시예 1과는 다른 예에 관하여 설명한다. 또한 본 실시예에 있어서, 특별히 설명이 없는 부분은 실시예 및 실시예 1의 기재를 원용한다.
우선 실시예 또는 실시예 1과 동일한 공정에서, 기판(330) 위에 게이트 전극 및 게이트 배선(332)을 형성하고(도 16a 참조), 그 위에 게이트 절연막(338), 아모포스 반도체막(341), 일도전형을 부여하는 불순물을 함유하는 반도체막(342)을 성막한다(도 16b 참조).
다음으로 포토리소그래피 공정을 행하고, 레지스트 마스크를 형성하여, 아모포스 반도체막(341) 및 일도전형을 부여하는 불순물을 함유하는 반도체막(342)을 에칭하고, 일도전형을 부여하는 불순물을 함유하는 반도체막(342)을 소스 영역(344) 및 드레인 영역(345)으로 분리하고, 아모포스 반도체막(341)으로부터 채널 형성 영역을 포함하는 섬 형상 반도체막(333)을 형성한다(도 16c 참조).
이어서 게이트 절연막(338), 섬 형상 반도체막(333), 소스 영역(344) 및 드 레인 영역(345) 위에, 도전막(346)을 성막한다(도 16d 참조). 도전막(346)은, 소스 전극 및 소스 배선(104) 및 드레인 전극(105)을 형성하기 위한 도전막, 및 도전막(323)과 동일한 방식으로 성막하면 된다.
다음으로 포토리소그래피 공정을 행하여, 레지스트 마스크(337)를 형성하고, 도전막(346)을 에칭한다(도 17a 참조). 이 에칭에 의해 도전막(346)으로부터, 소스 전극 및 소스 배선(334), 및 드레인 전극(335)을 형성한다(도 17b 참조).
도 17b에 있어서, 소스 전극 및 소스 배선(334)의 단부는 소스 영역(344)의 단부보다 내측에 위치하도록 형성되어 있다. 또한 드레인 전극(335)의 단부는 드레인 영역(345)의 단부보다 내측에 위치하도록 형성되어 있다. 특히 드레인 영역(345)의 단부가 드레인 전극(335)의 단부보다, 개구부 내부에 돌출한 형상으로 함으로써, 후술하는 화소전극(336)의 제조 공정에 있어서, 단차를 완화할 수 있어 유용하다.
또한 보호막(339)을, 보호막(109) 또는 보호막(309)과 동일한 재료 및 공정으로 형성한다. 실시예 또는 실시예 1에서 서술한 바와 같이, 보호막 재료로 이루어진 절연막을 포토리소그래피 공정에 의해 에칭하여, 보호막(339)을 형성한다(도 17c 참조).
보호막(339)의 단부는, 드레인 전극(335)의 단부보다 내측에 위치하도록 형성되어 있고, 이에 따라 드레인 전극(335)이 노출된다.
이어서 보호막(339), 드레인 전극(335)이 노출한 영역, 게이트 절연막(338) 위에, 화소전극(336)을 형성한다(도 17d 참조). 보호막(339)의 단부, 드레인 전 극(335)의 단부 및 드레인 영역(345)이 동일한 위치에 있지 않고, 따로 떨어진 위치에 존재하도록 형성되어 있으므로, 화소전극(336)의 단차가 완화되고, 커버리지가 향상되어 쉽게 단선을 일으키지 않는다.
전술한 바와 같이 제조된 액정표시장치의 화소의 평면도를 도 19a ~ 도 19b에 나타낸다. 도 19a의 D-D' 선으로 표시된 단면도는 도 17d에 해당한다. 도 19a는 화소의 실제의 평면도이지만, 도 19b는 개구부(331)의 위치를 강조해서 나타낸 도면이다.
본 실시예에서는, 실시예 1에 기재된 효과에 더해서, 더욱 보호막(339)의 단부, 드레인 전극(335)의 단부 및 드레인 영역(345)이 다른 위치에 떨어져서 존재하고 있기 때문에, 화소전극(336)의 단차가 완화되어, 커버리지가 향상되고, 단선을 방지할 수 있다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1의 일부 또는 모든 구성과 조합할 수 있다.
[실시예 3]
본 실시예에서는, 드레인 전극을 적층막으로 형성함으로써, 보호막 재료로 이루어진 절연막을 에칭해서 보호막을 형성할 때에 드레인 전극이 손상되는 것을 방지하는 예에 대해서, 도 20a ~ 도 20e, 도 21a ~ 도 21e을 이용하여 설명한다.
실시예에 있어서, 제4 포토리소그래피 공정에 의해 드라이 에칭 방법을 이용해서 보호막 재료로 된 절연막에 에칭한다. 드라이 에칭에 사용하는 에칭 가스 종류나 반응 압력, 기판 온도나 고주파수 등의 제조 조건에 따라서는, 절연막 아래에 형성되어 있는 드레인 전극(105)이 노출될 경우에, 크게 손상될 가능성이 있다.
드레인 전극(105)이 손상되면, 드레인 전극(105)과 화소전극(106) 사이의 전기적인 접속에 악영향을 미칠 수 있다.
따라서 본 실시예에서는, 드레인 전극을 복수의 층으로 구성된 적층막으로 형성함으로써, 드레인 전극에 대한 데미지를 방지한다.
우선 실시예의 기재를 기초로 하여, 도 7b에 나타내는 구조까지 형성한다. 이때 본 실시예에서는, 특별히 기재되지 않으면 실시예, 실시예 1 및 실시예 2의 기재를 원용한다.
다음으로, 게이트 절연막(108), 섬 형상 아모포스 반도체막(103a)과 섬 형상 불순물 반도체막(103b)으로 이루어진 섬 형상 반도체막(103) 위에, 제1 도전막을 성막하고, 그 위에 제2 도전막을 더 성막한다.
제1 도전막과 제2 도전막의 조합으로는, 크롬(Cr)과 알루미늄(Al)의 적층막이나, 크롬(Cr)과 네오디뮴을 포함하는 알루미늄(Al-Nd) 등의 적층막 등을 들 수 있다.
다음으로 포토레지스트 공정을 행하고, 레지스트 마스크를 형성하여, 제1 도전막과 제2 도전막에 에칭하고, 제1 도전막은 하층 소스 전극 및 소스 배선(401), 및 하층 드레인 전극(402)이 된다. 제2 도전막은, 상층 소스 전극 및 소스 배선(403), 및 전극(404)이 된다(도 20a 참조).
그리고 실시예와 같이, 하층 소스 전극 및 소스 배선(401), 상층 소스 전극 및 소스 배선(403), 하층 드레인 전극(402) 및 전극(404)을 마스크로 사용해서, 섬 형상 반도체막(103a)과 섬 형상 불순물 반도체막(103b)의 일부를 드라이 에칭에 의해 제거하고, 섬 형상 불순물 반도체막(103b)을 소스 영역(204)과 드레인 영역(205)으로 분리한다. 또한 이 에칭에 의해 섬 형상 반도체막(103a)은 자기정합적으로 에칭되어, 채널 형성 영역(206)을 가지는 섬 형상 반도체막(203)이 된다(도 20b 참조).
다음으로 기판 전체 면을 덮어, 무기재료로 이루어진 절연막(406)을 형성한다(도 20c 참조).
무기재료로 이루어진 절연막(406)은, 질화규소막, 산소를 포함하는 질화규소막, 질소를 포함하는 산화규소막, 산화규소막, 또는 이것들을 조합한 적층막으로 형성하고, 두께는 200 ~ 450nm로 한다. 본 실시예에서는, 플라스마 CVD법에 의해 SiH4, NH3을 원료 가스로 해서 질화규소막을 성막한다.
그 후에 포토리소그래피 공정에 의해, 레지스트 마스크를 형성하고, 무기재료로 이루어진 절연막(406)을 드라이 에칭해서 보호막(407)을 형성한다. 보호막(407)은 TFT를 덮지만, 화소부의 개구부(411)는 드라이 에칭 공정이 의해 무기재료로 된 절연막이 제거되므로 노출된다(도 20d 참조).
여기에서 절연막(406)을 드라이 에칭할 때에, 하층 드레인 전극(402)의 상부에 형성되어 있는 전극(404)을, 의도적으로 절연막(406)과 함께 에칭에 의해 제거함으로써, 하층 드레인 전극(402)을 개구부(411)에서 노출한다. 또한 전극(404)은, 상층 드레인 전극(408)과 전극(409)으로 분리된다.
따라서 소스 전극 및 소스 배선(414)은, 하층 소스 전극 및 소스 배선(401) 및 상층 소스 전극 및 소스 배선(403)으로 구성되고, 드레인 전극(415)은 하층 드레인 전극(402) 및 상층 드레인 전극(408)으로 구성되게 된다.
다음으로 투명도전막(407)을 보호막(407), 개구부(411)에서 노출한 하층 드레인 전극(402) 위에 형성하고, 에칭해서 화소전극(416)을 형성한다(도 20e 참조). 투명도전막이 인듐주석산화물(ITO) 등의 산화물로 형성되면, 산화물은 다량으로 산소를 함유하고 있어, 알루미늄을 포함하는 막과 접촉하면, 알루미늄(Al)과의 전기적, 또는 물리적인 접속성의 열화, 혹은 형성 후의 전해 부식에 의한 신뢰성 열화의 우려가 있다. 하층 드레인 전극(402)을 형성하기 위한 제2 도전막이 알루미늄막, 혹은 알루미늄을 포함하는 막으로 구성되므로, 보호막(407) 형성을 위한 절연막(406) 에칭시에, 상층 드레인 전극(408)이 되는 전극(404)을 함께 에칭함으로써, 알루미늄(Al)과 투명도전막의 접속을 회피할 수 있다.
도 21a ~ 도 21e에서는 드레인 전극을 3층의 적층막으로 형성한 예를 게시한다.
우선 실시예의 기재를 기초로 하여, 도 7b에 나타내는 구조까지 형성한다.
이어서, 게이트 절연막(108), 섬 형상 아모포스 반도체막(103a)과 섬 형상 불순물 반도체막(103b)으로 이루어진 섬 형상 반도체막(103) 위에, 제3 도전막, 제4 도전막 및 제5 도전막을 순차적으로 적층해서 성막한다.
제3 도전막 및 제5 도전막의 예로는, 몰리브덴(Mo) 등의 내열성 도전성 재료막이 있고, 제4 도전막의 재료의 예로는, 순수한 알루미늄막(Al)이나 네오디뮴을 포함하는 알루미늄(Al-Nd)막 등 다른 원소를 함유하는 알루미늄(Al)막이 있다.
다음으로 포토레지스트 공정을 행하고, 레지스트 마스크를 형성하여, 제3 도전막, 제4 도전막 및 제5 도전막을 에칭한다. 제3 도전막은 하층 소스 전극 및 소스 배선(431), 및 하층 드레인 전극(432)으로 한다. 제4 도전막은, 중층 소스 전극 및 소스 배선(433), 및 중층 드레인 전극(434)으로 한다. 제5 도전막은 상층 소스 전극 및 소스 배선(435), 상층 드레인 전극(436)으로 한다(도 21a 참조). 이때 하층 소스 전극 및 소스 배선(431), 중층 소스 전극 및 소스 배선(433) 및 상층 소스 전극 및 소스 배선(435)은, 소스 전극 및 소스 배선(454)을 구성하고, 하층 드레인 전극(432), 중층 드레인 전극(434) 및 상층 드레인 전극(436)은 드레인 전극(455)을 구성한다.
이어서 실시예와 같이, 소스 전극 및 소스 배선(454) 및 드레인 전극(455)을 마스크로 사용해서, 섬 형상 반도체막(103a)과 섬 형상 불순물 반도체막(103b)의 일부를 드라이 에칭에 의해 제거하고, 섬 형상 불순물 반도체막(103b)을 소스 영역(204)과 드레인 영역(205)으로 분리한다. 또한 이 에칭에 의해 섬 형상 반도체막(103a)는 자기정합적으로 에칭되어, 채널 형성 영역(206)을 가지는 섬 형상 반도체막(203)이 된다(도 21b 참조).
다음으로 기판 전체 면을 덮어, 무기재료로 이루어진 절연막(439)을 형성한다(도 21c 참조). 이때 절연막(439)은 절연막(406)과 동일한 재료 및 동일한 공정으로 형성하면 된다.
그 후에 포토리소그래피 공정에 의해, 레지스트 마스크를 형성하고, 무기재 료로 이루어진 절연막(439)을 드라이 에칭해서 보호막(437)을 형성한다. 보호막(437)은 TFT를 덮지만, 화소부의 개구부(441)는 드라이 에칭 공정이 의해 무기재료로 된 절연막이 제거되므로 노출된다(도 21d 참조).
절연막(439)의 에칭시에, 드레인 전극(455)에 데미지가 가해질 우려가 있다. 그러나 상층 드레인 전극(436) 및 중층 드레인 전극(434)이 존재하므로, 내열성 도전성 재료로 이루어진 하층 드레인 전극(432)은 손상되지 않는다는 이점을 가진다. 즉 드레인 전극을 3층 구조로 함으로써 에칭에 의한 막 감소에 의한 영향을 억제할 수 있다.
다음으로 투명도전막을 보호막(437), 개구부(441)에서 노출한 상층 드레인 전극(436) 위에 형성하고, 에칭해서 화소전극(446)을 형성한다(도 21e 참조).
도 21e에 있어서는, 화소전극이 인듐주석산화물(ITO) 등의 산화물을 포함하더라도, 알루미늄을 포함한 중층 드레인 전극(434) 위에, 내열성 도전성 재료막으로 된 상층 드레인 전극(436)이 존재하므로, 알루미늄(Al)과 투명도전막의 접속을 회피할 수 있다.
본 실시예에서는, 실시예 1이 기재된 효과뿐만 아니라, 더욱이 보호막 재료로 된 절연막의 에칭시에, 드레인 전극이 손상되는 것을 억제할 수 있는 효과를 얻는다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 2에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 4]
실시예 및 실시예 1 ~ 실시예 3에서는 투과형 액정표시장치 및 그 제조 방법에 대해 설명했지만, 본 실시예에서는 반투과 액정표시장치나 미투과형 액정표시장치에 대해서, 도 22a 및 도 22b, 도 23a 및 23b를 참조하여 설명한다.
반투과형 액정표시장치나 미투과형 액정표시장치 중 어느 하나를 제조할 경우에 있어서도, 실시예 및 실시예 1 ~ 실시예 3에서 서술한 투과형 TFT기판을 제조한 후, 알루미늄(Al), 은(Ag), 크롬(Cr) 등 반사율이 높은 금속막을 사용해서 반사전극을, 투명한 화소전극 위에 적어도 일부가 겹쳐 전기적으로 접촉하도록 형성한다.
반사전극을 제조한 부분이 반사 영역이 되고, 그 밖의 개구 부분이 투과 영역이 된다. 반사 영역과 투과 영역의 면적비를 거의 같게 함으로써 반투과형 액정표시장치를 제조할 수 있다. 반사 영역의 면적을 투과 영역보다 작게 함으로써 미투과형 액정표시장치를 제조할 수 있다.
실시예 및 실시예 1 ~ 실시예 3에서 서술한 투과형 액정표시장치를 가령 전투과형 액정표시장치로 하면, 전투과형 액정표시장치에서는 백라이트의 빛을 투과함으로써 화상을 비춘다. 한편 미투과형 액정표시장치나 반투과형 액정표시장치는, 반사전극을 가지므로 외광을 이용할 수 있어, 소비 전력을 억제할 수 있다.
도 22a는, 실시예의 도 1b에, 반사전극(501)을 형성한 것이다. 이때 보호막(109)은 도면을 보기 쉽게 하기 위해 생략했다. 반사전극(501)이 투명전극인 화소전극(106)의 면적보다 상당히 작고, 반사 영역이 투과 영역보다 상당히 작다. 따라서 도 22a의 화소구조를 가지는 액정표시장치는, 미투과형 액정표시장치가 된다.
또한 도 22b의 액정표시장치도, 실시예의 도 1b에, 반사전극(502)을 형성한 것이다. 반사전극(502)의 면적은 화소전극(106)의 면적보다 상당히 작다. 도 22b에 나타낸 액정표시장치는 미투과형 액정표시장치로 되어 있다.
도 22a의 액정표시장치의 화소의 J-J' 선에 따른 단면도를 도 24a에, 도 22b의 액정표시장치의 화소의 K-K' 선에 따른 단면도를 도 24b에 나타낸다.
도 22a의 반사전극(501)의 단부는 화소전극(106)의 단부보다 내측에 위치하도록 형성되어 있다. 한편 도 22b의 액정표시장치에서는, 반사전극(502)의 단부가 화소전극(106)의 단부와 일치하도록 형성되어 있다.
도 23a는 실시예의 도 1b에, 반사전극(503)을 형성한 것이다. 반사전극(503)은 투명전극인 화소전극(106)의 면적의 거의 반 정도가 되도록 형성되어 있다. 즉 반사 부분과 투과 부분이 거의 동일하므로, 도 23a의 화소구조를 가지는 액정표시장치는, 반투과형 액정표시장치가 된다.
도 23b는, 반투과형 액정표시장치의 또 다른 예다. 반사전극(504)은 화소전극(106)의 테두리를 따라, 화소전극(106)의 외주 윤곽을 따라가도록 형성되어 있다. 이 형상에서는 투과 영역의 면적과 반사 영역의 면적이 같으므로, 보다 쉽게 보이는 액정표시장치를 얻을 수 있다.
즉 본 실시예에서는, 실시예 1에 기재된 효과뿐만 아니라, 외광을 이용할 수 있고, 소비 전력을 억제할 수 있는 이점을 가진다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 3에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 5]
본 실시예에서는, 화소부 이외의 영역 예를 들면 주변부에서, 게이트 배선 재료로 이루어진 배선과 소스 배선 재료로 이루어진 배선을 접속하는 방법에 대해서, 도 25a ~ 도 25e, 도 26a ~ 도 26c , 도 27을 이용하여 설명한다. 이때 특별히 기재되지 않은 부분은 실시예의 기재를 원용한다.
도 27은 게이트 배선 재료로 이루어진 배선과 소스 배선 재료로 이루어진 배선의 접속 구조를 평면도로 나타낸 것이다. 도 25a ~ 도 25e, 도 26a ~ 도 26c는 도 27의 평면도에 나타내는 접속 구조를 형성하기 위한 순서를 나타내는 단면도이며, 도 26c는 도 27 중에서 P-P'으로 표시되는 부분의 단면도다.
도 27에 있어서, 게이트 배선 재료로 이루어진 배선(512)과 소스 배선 재료로 이루어진 배선(514)이 각각 투명도전 재료(523)를 통해 접속되어 있다.
우선 도 25a에 나타낸 바와 같이 기판(511) 위에, 실시예에 기재된 방법에 근거하여, 게이트 배선 재료로 이루어진 배선(512)을 형성한다. 그 후에 도 25b에 나타낸 바와 같이 게이트 절연막(513)을 기판(511)의 전체 면에 성막한다.
다음으로 도 25b에 나타낸 바와 같이 실시예에서 서술한 방법에 근거하고, 소스 배선 재료로 이루어진 배선(514)을 형성한다. 또한 도 25d에 나타낸 바와 같이 게이트 절연막(513) 및 배선(514) 위에 보호막(515)을 성막한다.
그리고 실시예에서 서술한 제4 포토리소그래피 공정에 있어서, 하프톤 마스크를 사용한 하프톤 노광 기술을 이용하여, 단차형 레지스트 마스크(516)를 형성한다(도 25e 참조). 레지스트 마스크(516)를 사용해서 에칭을 행함으로써 도 26a와 같이 게이트 배선 재료로 이루어진 배선(512) 바로 위의 절연막에 콘택홀(525)을 형성한다. 다만 콘택홀(525)이 형성되는 절연막은 바람직하게는 보호막(515)만으로 하고 게이트 절연막은 잔존하도록 에칭한다. 이 에칭에 의해 보호막(515)은, 콘택홀(525)이 형성된 보호막(517)이 된다.
그리고 도 26a와 같이, 래디컬 상태의 산소 등을 사용해서 애싱 처리를 행함으로써, 레지스트 마스크(516)를 일부 제거하여, 레지스트 마스크(516)를 레지스트 마스크(518)와 같이 변형시킨다.
변형시킨 레지스트 마스크(518)를 사용하여, 보호막(517)을 다시 에칭하고, 보호막(521)을 형성한다. 도 26b에 나타낸 바와 같이, 이 에칭에 의해 게이트 배선 재료로 이루어진 배선(512) 위의 콘택홀(525)이 형성되고, 게이트 배선 재료로 이루어진 배선(512) 위의 콘택홀(525)과 소스 배선 재료로 이루어진 배선(514)의 일부를 포함한 개구부(526)가 형성된다.
본 실시예에서는, 콘택홀(525)은 게이트 배선 재료로 이루어진 배선(512)보다 폭을 좁게 형성하지만, 게이트 배선 재료로 이루어진 배선(512)의 양단을 포함한 넓은 콘택홀을 형성해도 된다.
이어서 도 26c에 나타낸 바와 같이, 투명도전 재료로 되는 도전막(523)을, 콘택홀(525) 및 개구부(526) 위에 형성함으로써 투명도전 재료로 이루어진 도전막(523)을 통하고, 게이트 배선 재료로 이루어진 배선(512)과 소스 배선 재료로 이루어진 배선(514)을 접속할 수 있다.
전술한 주변부의 게이트 배선 재료로 이루어진 배선(512)은, 실시예에서 서 술한 화소부에 있어서의 게이트 전극 및 게이트 배선(102)과 동일한 구성이며, 동일한 재료다. 또한 게이트 절연막(513)은 화소부에 있어서의 게이트 절연막(108)과 동일한 구성이며, 동일한 재료다. 또한 소스 배선 재료로 이루어진 배선(514)은, 화소부에 있어서의 소스 전극 및 소스 배선(104), 및 드레인 전극(105)과 동일한 구성이며, 동일한 재료다. 또한 보호막(521) 및 투명도전 재료로 이루어진 도전막(523)은 각각, 화소부에 있어서의 보호막(109), 화소전극(106)과 각각 동일한 구성이며, 동일한 재료다.
따라서 주변부에서의 배선의 형성도, 화소부와 동일한 방법으로, 동시에 형성할 수 있다. 따라서, TFT기판을 마스크 수를 늘리는 않고 제조할 수 있다.
본 실시예에서는, 실시예에서 서술된 효과를 나타낼 뿐만 아니라, 마스크 수를 늘리는 않고 주변의 배선도 형성할 수 있는 이점을 얻을 수 있다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 4에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 6]
본 실시예에서는, IPS(In-Plane Switching) 모드의 액정표시장치에 대해서, 도 28, 도 29a ~ 도 29c를 이용하여 설명한다.
도 28은, 본 실시예의 IPS모드의 액정표시장치에 있어서, 임의의 하나의 화소의 평면도다. 또한 도 29a, 도 29b 및 도 29c는, 각각 도 28 중의 L-L' 선, M-M' 선 및 N-N' 선에 따른 단면도다.
도 28, 도 29a ~ 도 29c에 있어서, 기판(600) 위에, 게이트 배선(601) 및 공 통 배선(602)이 형성되어 있다. 게이트 배선(601) 및 공통 배선(602)은, 동일한 재료, 동일한 층 및 동일한 공정으로 형성되어 있다. 게이트 배선(601) 및 공통 배선(602) 위에는, 게이트 절연막(614)이 형성되어 있다.
이때, 기판(600)은 실시예에서 서술한 기판(100)과 동일한 재료를 사용하면 된다. 또한 게이트 배선(601) 및 공통 배선(602)은, 실시예의 게이트 전극 및 게이트 배선(102)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 게이트 절연막(614)은, 실시예의 게이트 절연막(108)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
화소의 스위칭소자가 되는 TFT는, 게이트 배선(601), 게이트 절연막(614), 섬 형상 반도체막(607), 소스 영역(621), 드레인 영역(622), 소스 전극(608) 및 드레인 전극(606)을 가지고 있다(도 29a 참조).
이때 TFT의 섬 형상 반도체막(607), 소스 영역(621), 드레인 영역(622)은, 각각 실시예의 섬 형상 반도체막(203), 소스 영역(204), 드레인 영역(205)의 형성 방법을 기초로 형성하면 된다.
소스 전극(608)과 소스 배선(605)은 편의상 분리하지만, 동일한 도전막으로 형성되어 서로 접속되어 있다. 또한 드레인 전극(606)도, 소스 전극(608) 및 소스 배선(605)과 동일한 재료 및 동일한 공정으로 형성된다.
보호막(615)은, 실시예에서 서술한 보호막(109)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 보호막(615)은, 2점 쇄선으로 표시되는 개구부(604)에서는 제거되고, 개구부(604)에 형성되어 있는 절연막은 게이트 절연 막(614)만으로 되어 있다.
드레인 전극(606)과 화소전극(611)은, 개구부(604)에서 접함으로써 전기적으로도 접속되어 있다(도 29b 참조).
소스 전극(608) 및 소스 배선(605)은, 실시예의 소스 전극 및 소스 배선(104), 또한 드레인 전극(606)은, 실시예의 드레인 전극(105)과 동일한 재료 및 동일한 공정으로 형성하면 된다.
화소전극(611)과, 각 복수의 공통전극(612)은, 동일한 재료 및 동일한 공정으로 형성된다. 공통전극(612)은, 게이트 절연막(614) 내의 콘택홀(603)을 통해, 공통 배선(602)과 전기적으로 접속되어 있다(도 29c 참조).
이때, 화소전극(611) 및 공통전극(612)은, 실시예에서 서술한 화소전극(106)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
화소전극(611)과 공통전극(612) 사이에서, 기판(600)에 평행한 가로방향 전계가 발생하고, 액정을 제어한다.
IPS모드의 액정표시장치에서는, 액정 분자가 비스듬히 일어서지 않으므로, 보는 각도에 따른 광학특성의 변화가 적고, 광 시야 특성을 얻을 수 있다. 본 실시예에서는, 실시예 1에 기재된 효과뿐만 아니라, 광 시야 특성을 선택할 수 있는 이점을 가진다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 5에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 7]
본 실시예에서는, MVA(Multi-domain Vertically Aligned)모드의 액정표시장치에 대해서, 도 30, 도 31a ~ 도 31b, 도 32a ~ 도 32b를 이용하여 설명한다.
도 30은, 본 실시예의 MVA모드의 액정표시장치에 있어서, 임의의 하나의 화소의 평면도다. 또한 도 31a 및 도 31b는, 각각 P-P' 선 및 Q-Q' 선에 따른 단면도다.
도 30, 도 31a ~ 도 31b에 있어서, 기판(630) 위에, 게이트 배선(631), 및, 게이트 배선(631) 위에 게이트 절연막(632)이 형성되어 있다.
기판(630)은 실시예에서 서술한 기판(100)과 동일한 재료를 사용하면 된다. 또한 게이트 배선(631)은, 실시예의 게이트 전극 및 게이트 배선(102)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 게이트 절연막(632)은, 실시예의 게이트 절연막(108)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
화소의 스위칭소자가 되는 TFT는, 게이트 배선(631), 게이트 절연막(632), 섬 형상 반도체막(633), 소스 영역(634), 드레인 영역(635), 소스 전극(637) 및 드레인 전극(636)을 가지고 있다(도 31a 참조).
이때 TFT의 섬 형상 반도체막(633), 소스 영역(634), 드레인 영역(635)은, 각각 실시예의 섬 형상 반도체막(203), 소스 영역(204), 드레인 영역(205)의 형성 방법을 기초로 형성하면 된다.
소스 전극(637)과 소스 배선(638)은 편의상 분리하지만, 동일한 도전막으로 형성되어 서로 접속되어 있다. 또한 드레인 전극(636)도, 소스 전극(637) 및 소스 배선(638)과 동일한 재료 및 동일한 공정으로 형성된다.
보호막(651)은, 실시예에서 서술한 보호막(109)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 보호막(651)은, 2점 쇄선으로 표시된 개구부(657)에서는 제거되고, 개구부(657)에 형성되어 있는 절연막은 게이트 절연막(632)만으로 되어 있다.
소스 전극(637) 및 소스 배선(638)은, 실시예의 소스 전극 및 소스 배선(104)과 동일한 재료 및 동일한 공정으로 형성하면 된다. 드레인 전극(636)은, 실시예의 드레인 전극(105)과 동일한 재료 및 동일한 공정으로 형성하면 된다.
이때, 화소전극(639)은, 실시예에서 서술한 화소전극(106)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
화소전극(639)에는, 복수의 홈(653)이 형성되어 있다.
게이트 배선(631)과 화소전극(639)이 겹치는 영역에는, 게이트 절연막(632)을 유전체로 사용해서, 보조 용량(665)이 형성된다.
보호막(651) 및 화소전극(639) 위에는, 배향막(652)을 형성한다. 배향막(652)은, 액적토출법이나 스크린인쇄법이나 오프셋법을 이용해서 형성하면 된다.
대향기판(641)에는, 착색층(642), 차광층(블랙 매트릭스)(643), 및 오버코트층(644)으로 이루어진 컬러필터를 설치하고, 투명전극으로 이루어진 대향전극(645)과, 그 위에 배향막(646)이 형성된다.
배향막(646) 위에는, 복수의 돌기(립이라고도 한다)(655)가 형성되어 있다. 돌기(655)는, 아크릴 등의 수지로 형성하면 된다. 돌기(655)는 좌우 대칭, 바람직하게는 사면체로 한다.
액정(648)은, 실시예의 기재에 기초하여 기판(630)과 대향기판(641) 사이에 형성한다.
도 32a ~ 도 32b는, 도 31b에 있어서, 액정 분자(661)의 움직임을 나타낸 도면이다.
MVA방식에서는, 돌기(655)에 대하여, 액정(648)의 액정 분자(661)가 좌우 대칭으로 기울도록 구동된다. 이에 따라 좌우측 방향으로부터 본 색의 차이를 억제할 수 있다. 화소 내에서 액정 분자(661)가 기우는 방향을 바꾸면 어느 시선으로부터도 색의 불균일이 발생하지 않는다.
도 32a는 전압이 인가되지 않는 상태, 즉 인가전압이 0V인 경우를 나타낸다. 인가전압이 OV일 때, 액정 분자(661)는 기판(630 및 641)에 대하여 수직으로 배향하고 있다. 따라서 기판(630) 또는 기판(641)에 설치된 편광판으로 들어온 입사 빛은 그대로 액정 분자(661)를 투과하므로, 출력 측의 편광판과 직교한다. 따라서 빛이 출력되지 않아 어두운 상태가 얻어진다.
도 32b는 전압이 인가된 상태를 나타낸다. 인가전압을 인가하면, 도 32b와 같이 전계(663)가 발생하여, 액정 분자(661)는 돌기(655)의 경사 방향으로 기울어진다. 이에 따라 액정 분자(661)의 장축이 편광판의 흡수 축과 교차하므로, 빛이 출력 측의 편광판을 투과함으로써, 밝은 상태가 된다.
돌기(655)를 설치함으로써, 액정 분자(661)가 돌기(655)의 경사 방향으로 기울어지도록 구동되어, 대칭성 있고 시각 특성이 양호한 표시를 얻을 수 있다.
또한 MVA방식에 있어서는, 배향막(646 및 652)에 러빙을 하지 않아도 되므 로, 제조 공정을 절감할 수 있다. 또한 러빙 공정을 필요로 하지 않으므로, 러빙에 의한 액정(648)으로의 혼입물을 제거할 수 있다. 이에 따라 배향불량이나 표시 품질 저하를 억제할 수 있다.
이상으로부터, 본 실시예의 MVA방식의 액정표시장치에서는, 실시예 1에 기재된 효과뿐만 아니라, 대칭성 있고 시각 특성이 양호한 표시를 얻을 수 있다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 6에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 8]
본 실시예에서는, PVA(Patterned Vertical Alignment) 방식의 액정표시장치에 대해서, 도 33, 도 34a ~ 도 34b, 도 35a ~ 도 35b를 이용하여 설명한다.
도 33은, 본 실시예의 PVA모드의 액정표시장치에 있어서, 임의의 하나의 화소의 평면도다. 또한 도 34a 및 도 34b는, 각각 S-S' 선 및 T-T' 선에 따른 단면도다.
도 33, 도 34a ~ 도 34b에 있어서, 기판(700) 위에, 게이트 배선(701), 및, 게이트 배선(701) 위에 게이트 절연막(702)이 형성되어 있다.
기판(700)은 실시예에서 서술한 기판(100)과 동일한 재료를 사용하면 된다. 또한 게이트 배선(701)은, 실시예의 게이트 전극 및 게이트 배선(102)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 게이트 절연막(702)은, 실시예의 게이트 절연막(108)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
화소의 스위칭소자가 되는 TFT는, 게이트 배선(701), 게이트 절연막(702), 섬 형상 반도체막(703), 소스 영역(704), 드레인 영역(705), 소스 전극(707) 및 드레인 전극(706)을 가지고 있다(도 34a 참조).
이때 TFT의 섬 형상 반도체막(703), 소스 영역(704), 드레인 영역(705)은, 각각 실시예의 섬 형상 반도체막(203), 소스 영역(204), 드레인 영역(205)의 형성 방법을 기초로 형성하면 된다.
소스 전극(707)과 소스 배선(708)은 편의상 분리하지만, 동일한 도전막으로 형성되고 서로 접속되어 있다. 또한 드레인 전극(706)도, 소스 전극(707) 및 소스 배선(708)과 동일한 재료 및 동일한 공정으로 형성된다.
보호막(731)은, 실시예에서 서술한 보호막(109)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 보호막(731)은, 2점 쇄선으로 표시된 개구부(737)에서는 제거되어 있고, 개구부(737)에 형성되어 있는 절연막은 게이트 절연막(702)만으로 되어 있다.
소스 전극(707) 및 소스 배선(708)은, 실시예의 소스 전극 및 소스 배선(104)과 동일한 재료 및 동일한 공정으로 형성하면 된다. 드레인 전극(706)은, 실시예의 드레인 전극(105)과 동일한 재료 및 동일한 공정으로 형성하면 된다.
이때, 화소전극(709)은, 실시예에서 서술한 화소전극(106)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
화소전극(709)에는, 복수의 홈(739)이 형성되어 있다.
화소전극(709)과 게이트 배선(701)이 겹치는 영역에는, 게이트 절연막(702)을 개재하여 보조 용량(744)을 형성한다.
보호막(731) 및 화소전극(709) 위에는, 배향막(732)을 형성한다. 배향막(732)은, 액적토출법이나 스크린인쇄법이나 오프셋법을 이용해서 형성하면 된다.
대향기판(711)에는, 착색층(712), 차광층(블랙 매트릭스)(713), 및 오버코트층(714)으로 이루어진 컬러필터를 설치하고, 투명전극으로 이루어진 대향전극(715)과, 그 위에 배향막(716)을 형성한다.
대향전극(715)에는, 복수의 홈(717)이 형성되어 있다. 대향전극(715)의 홈(717)은, 화소전극(709)의 홈(739)과 겹치지 않도록 배치되어 있다(도 33 참조).
액정(718)은, 실시예의 기재에 기초하여 기판(700)과 대향기판(711) 사이에 형성된다.
도 35a ~ 도 35b는, 도 34b에 있어서, 액정 분자(741)의 움직임을 나타낸 도면이다.
PVA방식에서는, 대향전극(715)의 홈(717)과 화소전극(709)의 홈(739)을 겹치지 않게 배치하고, 액정(718)의 액정 분자(741)는, 서로 겹치지 않는 홈(717 및 739)을 향해 배향함으로써 빛이 투과한다.
도 35a는 전압이 인가되지 않는 상태, 즉 인가전압이 0V인 경우를 나타낸다. 인가전압이 OV일 때, 액정 분자(741)는 기판(700)에 대하여 수직으로 배향하고 있다. 따라서 기판(700) 또는 기판(711)에 설치된 편광판으로 들어온 입사 빛은 그대로 액정 분자(741)를 투과하므로, 출력 측의 편광판과 직교한다. 따라서 빛이 출력되지 않아 어두운 상태가 얻어진다.
도 35b는 전압이 인가된 상태를 나타낸다. 인가전압을 인가하면, 도 35b와 같이 전계(742)가 비스듬히 발생하여, 액정 분자(741)는 기울어진다. 이에 따라 액정 분자(741)의 장축이 편광판의 흡수 축과 교차하므로, 빛이 출력 측의 편광판을 투과함으로써, 밝은 상태가 된다.
대향전극(715)에 홈(717), 및, 화소전극(709)에 홈(739)을 설치함으로써, 홈(717 및 739)을 향해 기울어진 전계(742)에 의해, 액정 분자(741)는 비스듬히 구동된다. 따라서 상하 방향이나 좌우 측 방향뿐만 아니라 경사 방향으로도 대칭성 있고 시각 특성이 양호한 표시를 얻을 수 있다.
또한 PVA방식에 있어서는, 배향막(716 및 732)에 러빙을 하지 않아도 되므로, 제조 공정을 절감할 수 있다. 또한 러빙 공정을 필요로 하지 않으므로, 러빙에 의한 액정(718)으로의 혼입물을 제거할 수 있다. 이에 따라 배향불량이나 표시 품질 저하를 억제할 수 있다.
이상으로부터, 본 실시예의 PVA방식의 액정표시장치에서는, 실시예 1에 기재된 효과뿐만 아니라, 대칭성 있고 시각 특성이 양호한 표시를 얻을 수 있다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 7에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 9]
본 실시예에서는, 서브 픽셀 분할 구동방식의 액정표시장치에 대해서, 도 36, 도 37a ~ 도 37b, 도 38을 이용하여 설명한다.
서브 픽셀 분할 구동방식에서는, 하나의 화소를 복수의 서브 픽셀로 분할해서 구동한다.
도 36은, 본 실시예의 서브 픽셀 분할 구동방식의 액정표시장치에 있어서, 임의의 하나의 화소의 평면도다. 또한 도 37a ~ 도 37b 및 도 38은, 각각 도 36의 U-U' 선, V-V' 선 및 W-W' 선에 따른 단면도다.
도 36, 도 37a ~ 도 37b, 도 38에 있어서, 기판(800) 위에, 게이트 배선(801a, 801b), 및, 게이트 배선(801a, 801b) 위에 게이트 절연막(802)이 형성되어 있다.
기판(800)은 실시예에서 서술한 기판(100)과 동일한 재료를 사용하면 된다. 또한 게이트 배선(801a, 801b)은, 실시예의 게이트 전극 및 게이트 배선(102)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 게이트 절연막(802)은, 실시예의 게이트 절연막(108)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
서브 픽셀 분할 구동방식의 액정표시장치에 있어서는, 하나의 화소에 대해서 스위칭소자인 화소 TFT가 복수 개 형성된다. 본 실시예에서는, 하나의 화소에 대해서 2개의 화소 TFT인 TFT(821a)와 TFT(82lb)가 형성되어 있다.
TFT(821a)는, 게이트 배선(801a), 게이트 절연막(802), 섬 형상 반도체막(803a), 소스 영역(804a), 드레인 영역(805a), 소스 전극(807a) 및 드레인 전극(806a)을 가지고 있다(도 37a 참조). 이때 TFT(82lb)는 TFT(821a)와 같은 구조이며, 게이트 배선(80lb), 게이트 절연막(802), 섬 형상 반도체막(803b), 소스 영역(804b)(도시 생략), 드레인 영역(805b)(도시 생략), 소스 전극(807b) 및 드레인 전극(806b)을 가지고 있다.
이때 TFT(821a)의 섬 형상 반도체막(803a) 및 TFT(82lb)의 섬 형상 반도체막(803b), 소스 영역(804a 및 804b), 드레인 영역(805a 및 805b)은, 각각 실시예의 섬 형상 반도체막(203), 소스 영역(204), 드레인 영역(205)의 형성 방법을 기초로 형성하면 된다.
소스 전극(807a 및 807b), 및 소스 배선(808)은 편의상 분리하지만, 동일한 도전막으로 형성되고 서로 접속되어 있다. 또한 드레인 전극(806a 및 806b)도, 소스 전극(807a 및 807b) 및 소스 배선(808)과 동일한 재료 및 동일한 공정으로 형성한다.
보호막(831)은, 실시예에서 서술한 보호막(109)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다. 또한 보호막(831)은, 2점 쇄선으로 표시된 개구부(835)에서는 제거되어 있고, 개구부(835)에 형성되어 있는 절연막은 게이트 절연막(802)만으로 되어 있다.
소스 전극(807a 및 807b), 및 소스 배선(808)은, 실시예의 소스 전극 및 소스 배선(104)과 동일한 재료 및 동일한 공정으로 형성하면 된다. 또한 드레인 전극(806a 및 806b)은, 실시예의 드레인 전극(105)과 동일한 재료 및 동일한 공정으로 형성하면 된다.
TFT(821a)에는 화소전극(809a)이 설치되어 있고, 화소전극(809a)은 드레인 전극(806a)과 개구부(835)에서 직접 접속되어 있다. 마찬가지로, TFT(82lb)에는 화소전극(809b)이 설치되어 있고, 드레인 전극(806b)과 개구부(835)에서 직접 접속되어 있다.
이때, 화소전극(809a 및 809b)은, 실시예에서 서술한 화소전극(106)과 동일한 재료 및 동일한 제조 공정으로 형성하면 된다.
화소전극(809a)의 면적과 화소전극(809b)의 면적은 서로 같을 수도 있고 다를 수도 있다. 화소전극(809a)의 면적비와 화소전극(809b)의 면적비는, 필요에 따라 적절히 변경하면 된다. 예를 들면 화소전극(809a)과 화소전극(809b)의 면적비를 5:5나, 1:9나, 3:7이나, 6:4나, 8:2 등으로 할 수 있다.
화소전극(809a)과 보조 용량선(837)이 겹치는 영역에는, 게이트 절연막(802)을 사이에 두고, 보조 용량(839a)이 형성된다. 마찬가지로, 화소전극(809b)과 보조 용량선(837)이 겹치는 영역에는, 게이트 절연막(802)을 사이에 두고, 보조 용량(839b)이 형성된다.
보조 용량선(837)은, 게이트 전극 및 게이트 배선(801a 및 80lb)과 동일한 재료로 동일한 층에 형성하면 된다.
보호막(831) 및 화소전극(809a 및 809b) 위에는, 배향막(832)을 형성한다. 배향막(832)은, 액적토출법이나 스크린인쇄법이나 오프셋법을 이용해서 형성하면 된다.
대향기판(811) 위에는, 착색층(812), 차광층(블랙 매트릭스)(813), 및 오버코트층(814)으로 이루어진 컬러필터를 설치하고, 투명전극으로 이루어진 대향전극(815)과, 그 위에 배향막(816)을 형성한다.
액정(818)은, 실시예의 기재에 기초하여 기판(800) 및 대향기판(811) 사이에 형성한다.
본 실시예에 나타낸 바와 같이 하나의 화소를 복수의 서브 픽셀로 분할함으로써, 계조표시가 향상된다.
이상으로부터, 본 실시예의 서브 픽셀 분할 방식의 액정표시장치에서는, 실시예 1에 기재된 효과와 함께, 계조표시가 향상한 액정표시장치를 얻을 수 있다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 8에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 10]
본 실시예에서는, 액정 적하로서 액적토출법을 이용하는 예를 게시한다. 본 실시예에서는, 대면적 기판으로부터 4개의 패널을 채용하는 예를, 도 39a ~ 도 39d, 도 40a ~ 도 40b, 도 41a ~ 도 41b 및 도 42a ~ 도 42b를 이용하여 설명한다.
도 39a는, 디스펜서(또는 잉크젯)에 의한 액정층 형성시의 단면도를 나타내는데, 밀봉재(902)로 둘러싸인 화소부(901)를 덮도록 액정재료(904)를 액적토출장치(906)의 노즐(908)로부터 토출, 분사, 또는 적하시킨다. 액적토출장치(906)는, 도 39a의 화살표로 나타낸 이동 방향(903)으로 이동시킨다. 이때, 여기에서는 노즐(908)을 이동시킨 예를 게시했지만, 노즐을 고정하고, 기판(900)을 이동시킴으로써 액정층을 형성해도 된다.
또한 도 39b에는 사시도를 나타내는데, 밀봉재(902)로 둘러싸인 영역에만 선택적으로 액정재료(904)을 토출, 분사, 또는 적하시키고, 노즐 주사 방향(903)에 따라 적하면(905)이 이동하는 모습을 나타낸다.
또한 도 39a에서 점선에서 둘러싸인 부분(909)을 확대한 단면도가 도 39c 및 도 39d이다. 액정재료(904)의 점성이 높은 경우에는, 연속적으로 토출되어, 도 39c와 같이 끊기지 않고 부착된다. 한편, 액정재료(904)의 점성이 낮은 경우에는, 간헐적으로 토출되어, 도 39d에 나타낸 바와 같이 액적이 방울 형태로 적하된다.
이때, 도 39c 및 도 39d 중, 900은 기판, 910은 TFT, 911은 화소전극을 각각 나타낸다. 화소부(901)는, 매트릭스 형태로 배치된 화소전극(911)과, 화소전극(911)과 접속되어 있는 스위칭소자, 여기에서는 실시예 및 실시예 1의 기재에 기초하여 제조된 TFT(910)와, 저장용량으로 구성되어 있다.
여기에서, 도 40a ~ 도 40b 및 도 41a ~ 도 41b를 이용하여, 패널 제조의 흐름을 이하에 설명한다.
우선, 절연 표면에 화소부(901)가 형성된 제1 기판(900)을 준비한다. 제1 기판(900)에는, 미리, 배향막의 형성, 러빙 처리, 구상 스페이서 살포, 또는 주상(기둥 모양) 스페이서 형성, 또는 컬러필터의 형성 등을 실시해 둔다. 이어서, 도 40a에 나타낸 바와 같이 불활성 기체 분위기 또는 감압 하에서 제1 기판(900) 위에 디스펜서 장치 또는 잉크젯 장치로 밀봉재(902)를 화소부(901)를 둘러싸는 위치에 형성한다. 반투명한 밀봉재(902)로는 점도 40 ~ 400Pa·s인 필러(직경 6μm ~ 24μm)를 포함한 재료를 사용한다. 이때, 후에 접하는 액정에 용해되지 않는 밀봉재료를 선택하는 것이 바람직하다. 밀봉재(902)로는, 아크릴계 광경화 수지나 아크릴계 열경화 수지를 사용하면 된다. 또한 간단한 밀봉 패턴이므로 밀봉재(902)는, 인쇄법으로 형성할 수도 있다.
다음으로, 밀봉재(902)로 둘러싸인 영역에 액정재료(904)를 잉크젯법에 의해 적하한다(도 40b). 액정재료(904)로는, 잉크젯법으로 토출할 수 있는 점도를 가지는 공지의 액정재료를 사용하면 된다. 또한 액정재료(904)는 온도를 조절함으로써 점도를 설정할 수 있으므로, 잉크젯법으로 적합한다. 잉크젯법에 의해 낭비 없이 필요한 양의 액정재료(904)를 밀봉재(902)로 둘러싸인 영역에 보유할 수 있다.
이어서, 화소부(901)가 설치된 제1 기판(900)과, 대향전극과 배향막이 설치된 제2 기판(921)을 기포가 들어가지 않도록 감압 상태에서 접착한다(도 41a 참조). 여기에서는, 제1 기판(900)과 제2 기판(921)을 접착함과 동시에 자외선조사나 열처리를 행하고, 밀봉재(902)를 경화시킨다. 이때, 자외선 조사와 함께, 열처리를 행해도 된다.
또한 도 42a ~ 도 42b에 각각 접착시 또는 접착 후에 자외선 조사나 열처리가 가능한 장치 접착의 예를 게시한다.
도 42a ~ 도 42b에서, 931은 제1 기판 지지대, 932는 제2 기판 지지대, 934는 창, 938은 하측 정반, 939는 광원이다. 이때, 도 42a ~ 도 42b에 있어서, 도 39a ~ 도 39d, 도 40a ~ 도 40b, 도 40a ~ 도 40b와 대응하는 부분은 동일한 부호를 사용한다.
하측 정반(938)에는 가열 히터가 내장되어 있고, 밀봉재(902)를 경화시킨다. 또한 제2 기판 지지대(932)에는 창(934)이 설치되어 있어, 광원(939)으로부터의 자외광 등의 빛을 통과시킨다. 여기에서는 도시하지 않은 창(934)을 통해 기판의 위치 얼라인먼트를 행한다. 또한 대향기판이 되는 제2 기판(921)은 미리, 원하는 사이즈로 절단해 두고, 제2 기판 지지대(932)에 진공 척 등으로 고정해 둔다. 도 42a 는 접착 전의 상태를 나타낸다.
접착시에는, 제1 기판 지지대(931)와 제2 기판 지지대(932)를 하강시킨 후, 압력을 가해서 제1 기판(900)과 제2 기판(921)을 접착하고, 그대로 자외광을 조사함으로써 경화시킨다. 접착 후의 상태를 도 42b에 나타낸다.
이어서, 스크라이버 장치, 브레이커 장치, 롤 커터 등의 절단 장치를 사용해서 제1 기판(900)을 절단한다(도 41b 참조). 이렇게 해서, 1개의 기판으로부터 4개의 패널을 제조할 수 있다. 그리고, 공지의 기술을 이용해서 FPC를 접착한다.
이상의 공정을 통해 대면적 기판을 사용한 액정표시장치가 제조된다.
한편 본 실시예는, 필요하다면 실시예 및 실시예 1 ~ 실시예 9에 기재된 일부 구성 또는 모든 구성과 조합할 수 있다.
[실시예 11]
본 발명이 적용되는 전자기기로서, 텔레비전, 비디오카메라, 디지털 카메라, 고글형 디스플레이, 네비게이션 시스템, 음향재생장치(카 오디오 컴포넌트 등), 컴퓨터, 게임 기기, 휴대 정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적등), 기록 매체를 구비한 화상재생장치(구체적으로는 DVD(digital versatile disc)) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 그들 전자기기의 구체적인 예를, 도 43, 도 44, 도 45a ~ 도 45b, 도 46a ~ 도 46b, 도 47, 도 48a ~ 도 48e, 도 49a ~ 도 49b에 나타낸다.
도 43은 액정표시 패널(2001)과, 회로기판(2011)을 조합한 액정 모듈을 나타 낸다. 회로기판(2011)에는, 컨트롤 회로(2012)나 신호 분할 회로(2013) 등이 형성되어 있고, 접속 배선(2014)에 의해 본 발명을 사용해서 형성된 액정표시 패널(2001)과 전기적으로 접속되어 있다.
액정표시 패널(2001)에는, 복수의 화소가 설치된 화소부(2002)와, 주사선 구동회로(2003), 선택된 화소에 비디오신호를 공급하는 신호선 구동회로(2004)가 구비되어 있다. 액정표시 패널(2001)은, 실시예 및 실시예 1 ~ 실시예 10에 기초하여 제조하면 된다.
도 43에 나타내는 액정 모듈에 의해 액정 텔레비전 수상기를 완성할 수 있다. 도 44는, 액정 텔레비전 수상기의 주요 구성을 나타내는 블럭도다. 튜너(2101)는 영상신호와 음성신호를 수신한다. 영상신호는, 영상신호 증폭회로(2102)와, 거기에서 출력되는 신호를 빨강, 초록, 파란 각색에 대응한 색 신호로 변환하는 영상신호처리 회로(2103)와, 그 영상신호를 드라이버IC의 입력 사양으로 변환하기 위한 컨트롤 회로(2012)에 의해 처리된다. 컨트롤 회로(2012)는, 주사선 측과 신호선 측에 각각 신호를 출력한다. 디지털 구동할 경우에는, 신호선 측에 신호 분할 회로(2013)를 설치하고, 입력 디지털 신호를 m개로 분할해서 공급하는 구성으로 해도 된다.
튜너(2101)로 수신한 신호 중, 음성신호는 음성신호 증폭회로(2105)에 보내지고, 그 출력은 음성신호처리 회로(2106)를 거쳐 스피커(2107)에 공급된다. 제어회로(2108)는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부(2109)로부터 받아, 튜너(2101)나 음성신호처리 회로(2106)에 신호를 송출한다.
도 45a에 나타낸 바와 같이 액정 모듈을 케이싱(2201)에 삽입하여, 텔레비전 수상기를 완성할 수 있다. 액정 모듈에 의해, 표시 화면(2202)이 형성된다. 또한 스피커(2203), 조작 스위치(2204) 등이 적절히 구비되어 있다.
도 45b에, 와이어리스로 디스플레이만을 이전할 수 있는 텔레비전 수상기를 나타낸다. 케이싱(2212)에는 배터리 및 신호 수신기가 내장되어 있고, 그 배터리로 표시부(2213)나 스피커부(2217)를 구동시킨다. 배터리는 충전기(2210)로 반복해서 충전할 수 있다. 또한 충전기(2210)는 영상신호를 송수신할 수 있고, 그 영상신호를 디스플레이의 신호 수신기에 송신할 수 있다. 케이싱(2212)은 조작키(2216)에 의해 제어한다. 또한 도 45b에 나타내는 장치는, 조작키(2216)를 조작함으로써, 케이싱(2212)으로부터 충전기(2210)에 신호를 보낼 수도 있으므로 영상음성 쌍방향 통신장치라고도 할 수 있다. 또한 조작키(2216)를 조작함으로써, 케이싱(2212)으로부터 충전기(2210)에 신호를 보내고, 충전기(2210)를 송신할 수 있는 신호를 다른 전자기기에 수신시킴으로써 기타 전자기기의 통신제어도 가능하여, 범용 원격 제어장치라고도 할 수 있다. 본 발명은 표시부(2213)에 적용할 수 있다.
본 발명을 도 43, 도 44, 도 45a ~ 도 45b에 나타낸 텔레비전 수상기에 적용함으로써, 품질 좋은 표시장치를 구비한 텔레비전 수상기를 얻을 수 있다.
물론, 본 발명은 텔레비전 수상기에 한정되지 않고, PC의 모니터를 비롯하여, 철도의 역이나 공항 등의 정보 표시판이나, 가두의 광고 표시판 등 특히 대면적 표시 매체로서 여러 가지 용도에 적용할 수 있다.
도 46a는 본 발명을 사용해서 형성된 액정표시 패널(2301)과 인쇄회로기 판(2302)을 조합한 모듈을 나타낸다. 액정표시 패널(2301)은, 복수의 화소가 설치된 화소부(2303)와, 제1 주사선 구동회로(2304), 제2 주사선 구동회로(2305)와, 선택된 화소에 비디오신호를 공급하는 신호선 구동회로(2306)를 구비하고 있다.
인쇄회로기판(2302)에는, 컨트롤러(2307), 중앙처리장치(CPU)(2308), 메모리(2309), 전원회로(2310), 음성처리회로(2311) 및 송수신회로(2312) 등이 구비되어 있다. 인쇄회로기판(2302)과 액정표시 패널(2301)은, 플렉시블 프린트 서킷(FPC)(2313)에 의해 접속되어 있다. 인쇄회로기판(2302)에는, 용량소자, 버퍼 회로 등을 설치하고, 전원전압이나 신호에 노이즈가 실리거나, 신호의 상승이 둔해지는 것을 막는 구성으로 해도 된다. 또한 컨트롤러(2307), 음성처리회로(2311), 메모리(2309), CPU(2308), 전원회로(2310) 등은, COG(Chip On Glass) 방식을 이용해서 액정표시 패널(2301)에 설치할 수도 있다. COG방식에 의해, 인쇄회로기판(2302)의 규모를 축소할 수 있다.
인쇄회로기판(2302)에 구비된 인터페이스(I/F)(2314)를 통해, 각종 제어신호의 입출력이 행해진다. 또한 안테나와 사이의 신호의 송수신을 행하기 위한 안테나용 포트(2315)가, 인쇄회로기판(2302)에 설치된다.
도 46b는, 도 46a에 나타낸 모듈의 블럭도를 나타낸다. 이 모듈은, 메모리(2309)로서 VRAM(2316), DRAM(2317), 플래시 메모리(2318) 등이 포함되어 있다. VRAM(2316)에는 패널에 표시하는 화상의 데이터가, DRAM(2317)에는 화상 데이터 또는 음성 데이터가, 플래시 메모리에는 각종 프로그램이 기억되어 있다.
전원회로(2310)는, 액정표시 패널(2301), 컨트롤러(2307), CPU(2308), 음성 처리회로(2311), 메모리(2309), 송수신회로(2312)를 동작시키는 전력을 공급한다. 패널의 사양에 따라서는, 전원회로(2310)에 전류원이 구비되어 있을 경우도 있다.
CPU(2308)는, 제어신호생성 회로(2320), 디코더(2321), 레지스터(2322), 연산 회로(2323), RAM(2324), CPU(2308)용 인터페이스(2319) 등을 포함한다. 인터페이스(2319)를 통해 CPU(2308)에 입력된 각종 신호는, 일단 레지스터(2322)에 보유된 후, 연산 회로(2323), 디코더(2321) 등에 입력된다. 연산 회로(2323)에서는, 입력된 신호에 근거해 연산을 행하고, 각종 명령을 전달하는 장소를 지정한다. 한편 디코더(2321)에 입력된 신호는 디코드되어, 제어신호생성 회로(2320)에 입력된다. 제어신호생성 회로(2320)는 입력된 신호에 근거하여, 각종 명령을 포함하는 신호를 생성하고, 연산 회로(2323)에서 지정된 장소, 구체적으로는 메모리(2309), 송수신회로(2312), 음성처리회로(2311), 컨트롤러(2307) 등에 보낸다.
메모리(2309), 송수신회로(2312), 음성처리회로(2311), 컨트롤러(2307)는, 각각 수신한 명령에 따라 동작한다. 이하 그 동작에 대해서 간단히 설명한다.
입력 수단(2325)으로부터 입력된 신호는, 인터페이스(2314)를 통해 인쇄회로기판(2302)에 설치된 CPU(2308)에 보내진다. 제어신호생성 회로(2320)는, 포인팅 디바이스나 키보드 등의 입력 수단(2325)으로부터 보내 온 신호에 따라, VRAM(2316)에 저장된 화상 데이터를 소정의 포맷으로 변환하고, 컨트롤러(2307)에 송부한다.
컨트롤러(2307)는, 패널의 사양에 따라 CPU(2308)로부터 보내져 온 화상 데이터를 포함하는 신호에 데이터 처리를 실시하고, 액정표시 패널(2301)에 공급한 다. 또한 컨트롤러(2307)는, 전원회로(2310)로부터 입력된 전원전압이나 CPU(2308)로부터 입력된 각종 신호를 기초로, Hsync신호, Vsync신호, 클록 신호CLK, 교류전압(AC Cont), 전환 신호 L/R을 생성하고, 액정표시 패널(2301)에 공급한다.
송수신회로(2312)에서는, 안테나(2328)에서 전파로서 송수신되는 신호가 처리되는데, 구체적으로는 아이솔레이터, 밴드 패스 필터, VCO(Voltage Controlled Oscillator), LPF(Low Pass Filter), 커플러, 바룬 등의 고주파회로를 포함한다. 송수신회로(2312)에서 송수신되는 신호 중 음성정보를 포함하는 신호가, CPU(2308)로부터의 명령에 따라, 음성처리회로(2311)에 보내진다.
CPU(2308)의 명령에 따라 보내 온 음성정보를 포함하는 신호는, 음성처리회로(2311)에서 음성신호로 복조되어, 스피커(2327)에 보내진다. 또한 마이크(2326)로부터 보내 온 음성신호는, 음성처리회로(2311)에서 변조되어, CPU(2308)로부터의 명령에 따라, 송수신회로(2312)에 보내진다.
컨트롤러(2307), CPU(2308), 전원회로(2310), 음성처리회로(2311), 메모리(2309)를, 본 실시예의 패키지로서 설치할 수 있다. 본 실시예는, 아이솔레이터, 밴드 패스 필터, VCO(Voltage Controlled Oscillator), LPF(Low Pass Filter), 커플러, 바룬 등의 고주파 회로이면, 모든 회로에 응용할 수 있다.
도 47에는, 도 46a ~ 도 46b에 나타낸 모듈을 포함하는 휴대전화기의 일 태양을 나타낸다. 액정표시 패널(2301)은 하우징(2330)에 탈착하도록 삽입된다. 하우징(2330)은 액정표시 패널(2301) 사이즈에 맞춰, 형상이나 치수를 적절히 변경할 수 있다. 액정표시 패널(2301)을 고정한 하우징(2330)은 프린트 기판(2331)에 끼워 붙여 모듈로서 조립할 수 있다.
액정표시 패널(2301)은 FPC(2313)를 통해 프린트 기판(2331)에 접속된다. 프린트 기판(2331)에는, 스피커(2332), 마이크로폰(2333), 송수신회로(2334), CPU 및 컨트롤러 등을 포함하는 신호 처리 회로(2335)가 형성되어 있다. 이러한 모듈과, 입력 수단(2336), 배터리(2337), 안테나(2340)를 조합하여, 케이싱(2339)에 수납한다. 액정표시 패널(2301)의 화소부는 케이싱(2339)에 형성된 통로 창으로부터 시인할 수 있는 방법으로 배치한다.
본 실시예에 따른 휴대전화기는, 그 기능이나 용도에 따라 여러 가지 태양으로 변용할 수 있다. 예를 들면 표시 패널을 복수 개 구비하거나, 케이싱을 적절히 복수 개로 분할해서 경첩에 의해 개폐식으로 한 구성으로 해도, 상기 작용 효과를 나타낼 수 있다.
본 발명을 도 46a ~ 도 46b, 도 47에 나타낸 휴대전화에 사용함으로써, 품질 좋은 표시장치를 구비한 휴대전화를 얻을 수 있다.
도 48a는 액정 모니터로서, 케이싱(2401), 지지대(2402), 표시부(2403) 등으로 구성되어 있다. 본 발명은 표시부(2403)에 적용할 수 있다.
본 발명을 이용함으로써, 품질 좋은 표시장치를 구비한 액정 모니터를 얻을 수 있다.
도 48b는 컴퓨터로서, 본체(2501), 케이싱(2502), 표시부(2503), 키보드(2504), 외부접속 포트(2505), 포인팅 마우스(2506) 등을 포함한다. 본 발명은 표시부(2503)에 적용할 수 있다.
본 발명을 이용함으로써, 품질 좋은 표시장치를 구비한 컴퓨터를 얻을 수 있다.
도 48c는 휴대 가능한 컴퓨터로서, 본체(2601), 표시부(2602), 스위치(2603), 조작키(2604), 적외선 포트(2605) 등을 포함한다. 본 발명은 표시부(2602)에 적용할 수 있다.
본 발명을 이용함으로써, 품질 좋은 표시장치를 구비한 컴퓨터를 얻을 수 있다.
도 48d는 휴대형 게임기로서, 케이싱(2701), 표시부(2702), 스피커부(2703), 조작키(2704), 기록 매체 삽입부(2705) 등을 포함한다. 본 발명은 표시부(2702)에 적용할 수 있다.
본 발명을 이용함으로써, 품질 좋은 표시장치를 구비한 게임기를 얻을 수 있다.
도 48e는 기록 매체를 구비한 휴대형 화상재생장치(구체적으로는 DVD 재생장치)로서, 본체(2801), 케이싱(2802), 표시부A(2803), 표시부B(2804), 기록 매체(DVD 등) 판독부(2805), 조작키(2806), 스피커부(2807) 등을 포함한다. 표시부A(2803)는 주로 화상정보를 표시하고, 표시부B(2804)는 주로 문자정보를 표시한다. 본 발명은 표시부A(2803), 표시부B(2804) 및 제어용 회로부 등에 적용할 수 있다. 이때, 기록 매체를 구비한 화상재생장치에는 가정용 게임 기기 등도 포함된다.
본 발명을 이용함으로써, 품질 좋은 표시장치를 구비한 화상재생장치를 얻을 수 있다.
도 49a 및 도 49b는, 본 발명의 액정표시장치를 카메라, 예를 들면 디지털 카메라에 삽입한 예를 게시한 도면이다. 도 49a는, 디지털 카메라의 전면에서 본 사시도, 도 49b는, 후면에서 본 사시도다. 도 49a에 있어서, 디지털 카메라에는, 릴리스 버튼(2901), 메인 스위치(2902), 뷰 파인더(2903), 플래시부(2904), 렌즈(2905), 경통(2906), 하우징(2907)이 구비되어 있다.
도 49b에는, 접안 파인더(2911), 모니터(2912), 조작 버튼(2913)이 구비되어 있다.
릴리스 버튼(2901)은, 반 정도의 위치까지 눌리면, 초점 조정 기구 및 노출 조정 기구가 작동하고, 최하부까지 눌리면 셔터가 열린다.
메인 스위치(2902)는, 누름 또는 회전에 의해 디지털 카메라의 전원의 ON/OFF를 전환한다.
뷰 파인더(2903)는 디지털 카메라 전방의 렌즈(2905)의 상부에 배치되어 있고, 도 49b에 나타내는 접안 파인더(2911)로부터 촬영하는 범위나 핀트의 위치를 확인하기 위한 장치다.
플래시부(2904)는, 디지털 카메라의 전면 상부에 배치되고, 피사체 휘도가 낮은 경우, 릴리스 버튼(2901)이 눌려 셔터가 열림과 동시에 플래시부(2904)로부터 보조광을 조사한다.
렌즈(2905)는, 디지털 카메라의 정면에 배치되어 있다. 렌즈는, 포커싱 렌즈, 줌 렌즈 등으로 구성되고, 도시하지 않은 셔터 및 조임과 함께 촬영 광학계를 구성한다. 또한 렌즈의 후방에는, CCD(Charge Coupled Device) 등의 촬상소자가 설 치된다.
경통(2906)은, 포커싱 렌즈, 줌 렌즈 등의 핀트를 맞추기 위해서 렌즈의 위치를 이동하는 것이며, 촬영시에는, 경통을 내밀어, 렌즈(2905)를 앞으로 이동시킨다. 또한 휴대시는, 렌즈(2905)를 뒤로 이동시켜 콤팩트하게 한다. 이때, 본 실시예에서는, 경통을 내밀어 피사체를 줌 촬영할 수 있는 구조로 하지만, 이 구조에 한정되지 않고, 하우징(2907) 내의 촬영 광학계 구성에 의해 경통을 내밀지 않더라도 줌 촬영이 가능한 디지털 카메라로 해도 된다.
접안 파인더(2911)는, 디지털 카메라의 후면 상부에 설치되어 있고, 촬영하는 범위나 핀트의 위치를 확인할 때에 접안하기 위해서 설치된 창이다.
조작 버튼(2913)은, 디지털 카메라의 후면에 설치된 각종 기능 버튼으로서, 셋업 버튼, 메뉴 버튼, 디스플레이 버튼, 기능 버튼, 선택 버튼 등으로 구성되어 있다.
본 발명의 액정표시장치는, 도 49a 및 도 49b에 나타내는 카메라의 모니터(2912)에 삽입할 수 있다. 이에 따라 품질 좋은 표시장치를 구비한 디지털 카메라를 얻을 수 있다.
한편, 본 실시예에 나타낸 예는 일례일 뿐이며, 이들 용도에 한정되지 않는다.
또한 본 실시예는, 실시예 및 실시예 1 ~ 실시예 10의 일부 구조 또는 모든 구조와 자유롭게 조합할 수 있다.
본 출원은 2005년 12월 26일에 일본 특허청에 출원된 일본 특개 no. 2005- 372586에 근거하는 것으로, 그 모든 내용은 여기에 참조로 인용된다.
본 발명에 의해, 고신뢰성 및 고수율의, 휘도와 개구율이 높은 액정표시장치를 제공할 수 있다.

Claims (41)

  1. 기판과,
    상기 기판 위에 설치되고, 채널 형성 영역, 소스 영역, 드레인 영역, 게이트 절연막 및 게이트 전극을 포함하는 박막 트랜지스터와,
    상기 게이트 전극에 접속되는 게이트 배선과,
    상기 소스 영역에 접속되는 소스 배선과,
    상기 드레인 영역에 접속되는 드레인 전극과,
    상기 기판 위에 설치된 보조 용량과,
    상기 드레인 전극에 접속되는 화소전극과,
    상기 박막 트랜지스터 및 상기 소스 배선을 덮는 절연막을 포함하는 반도체장치로서,
    상기 절연막은 개구부를 가지고,
    상기 화소전극과 상기 보조 용량은 상기 개구부가 형성된 영역에 형성된 것을 특징으로 하는 반도체장치.
  2. 기판과,
    상기 기판 위에 설치되고, 각각 불순물을 함유하는 한 쌍의 반도체층과, 채널 형성 영역을 포함하는 박막 트랜지스터와,
    상기 한 쌍의 반도체층의 하나와 전기적으로 접속하는 제1 배선과,
    상기 한 쌍의 반도체층의 다른 하나와 전기적으로 접속하는 제1 전극과,
    상기 제1 전극과 접속하는 화소전극과,
    상기 기판 위에 설치된 보조 용량과,
    상기 박막 트랜지스터와 상기 제1 배선을 덮는 절연막을 포함하는 반도체장치로서,
    상기 절연막은 개구부를 가지고,
    상기 화소전극과 상기 보조 용량은 상기 개구부가 형성된 영역에 형성된 것을 특징으로 하는 반도체장치.
  3. 반도체장치로서,
    상기 반도체장치는,
    기판과,
    상기 기판 위에 설치된 제1 박막 트랜지스터, 및 제2 박막 트랜지스터로서,
    상기 제1 박막 트랜지스터는 제1 게이트 전극, 게이트 절연막, 제1 채널 형성 영역, 제1 소스 영역, 및 제1 드레인 영역을 포함하고,
    상기 제2 박막 트랜지스터는 제2 게이트 전극, 게이트 절연막, 제2 채널 형성 영역, 제2 소스 영역, 및 제2 드레인 영역을 포함하는 것을 특징으로 하는 제1 박막 트랜지스터, 및 제2 박막 트랜지스터와,
    상기 제1 게이트 전극에 접속된 제1 게이트 배선과,
    상기 제2 게이트 전극에 접속된 제2 게이트 배선과,
    상기 기판 위에 설치되고 상기 제1 소스 영역 및 상기 제2 소스 영역에 접속된 소스 배선과,
    상기 기판 위에 설치되고 상기 제1 드레인 영역에 접속된 제1 드레인 전극과,
    상기 기판 위에 설치되고 상기 제2 드레인 영역에 접속된 제2 드레인 전극과,
    상기 기판 위에 설치된 보조 용량과,
    상기 제1 드레인 전극에 접속된 제1 화소전극과,
    상기 제2 드레인 전극에 접속된 제2 화소전극과,
    상기 제1 게이트 배선 및 상기 제2 게이트 배선과 동일한 재료로 동일한 층에 형성된 보조 용량 배선을 구비함과 동시에,
    상기 제1 화소전극과 상기 보조 용량 배선의 일부가 서로 겹치는 제1 영역에 제1 보조 용량이 형성되고,
    상기 제2 화소전극과 상기 보조 용량 배선의 일부가 서로 겹치는 제2 영역에 제2 보조 용량이 형성되는 것을 특징으로 하고,
    상기 반도체장치는,
    상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터, 및 상기 소스 배선 위에 형성된 절연막과,
    상기 절연막에 형성된 개구부를 더 구비함과 동시에,
    상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터, 및 상기 소스 배선은 상기 절연막으로 덮이고,
    상기 제1 보조 용량 및 상기 제2 보조 용량은 상기 개구부가 형성된 영역에 형성되는 것을 특징으로 하고,
    상기 반도체장치는,
    상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터, 상기 제1 화소전극, 상기 제2 화소전극, 및 상기 절연막 위에 형성된 제1 배향막과,
    상기 기판 위의 대향기판과,
    상기 대향기판 아래에 형성된 대향전극과,
    상기 대향전극 아래에 형성된 제2 배향막과,
    상기 제1 배향막과 상기 제2 배향막 사이의 액정을 더 구비한 것을 특징으로 하는 반도체장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서,
    상기 기판 위의 공통 배선과,
    상기 기판 위에 있고 상기 공통 배선에 접속된 복수의 공통전극을 더 구비한 것을 특징으로 하는 반도체장치.
  8. 제 7항에 있어서,
    상기 공통 배선은 상기 게이트 배선과 동일한 재료로 동일한 층에 형성된 것을 특징으로 하는 반도체장치.
  9. 제 7항에 있어서,
    상기 복수의 공통전극은 상기 화소전극과 동일한 재료로 동일한 층에 형성된 것을 특징으로 하는 반도체장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 3항에 있어서,
    상기 제1 화소전극의 면적은 상기 제2 화소전극의 면적과 동일한 것을 특징으로 하는 반도체장치.
  16. 제 3항에 있어서,
    상기 제1 화소전극의 면적과 상기 제2 화소전극의 면적은 다른 것을 특징으로 하는 반도체장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 기판 위에 게이트 배선을 형성하는 단계와,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막을 사이에 두고, 상기 게이트 배선 위에 반도체막과, 불순물을 함유하는 반도체막을 형성하는 단계와,
    상기 게이트 절연막, 상기 반도체막, 및 상기 불순물을 함유하는 상기 반도체막 위에 소스 배선과 드레인 전극을 형성하는 단계와,
    상기 소스 배선 및 상기 드레인 전극을 마스크로 사용해서 상기 반도체막 및 상기 불순물을 함유하는 상기 반도체막을 에칭함으로써 상기 불순물을 함유하는 상기 반도체막으로부터 소스 영역 및 드레인 영역을, 상기 반도체막으로부터 채널 형성 영역을 형성하는 단계와,
    상기 소스 배선, 상기 드레인 전극, 상기 소스 영역, 상기 드레인 영역, 및 상기 채널 형성 영역 위에 절연막을 형성하는 단계와,
    상기 드레인 전극의 적어도 일부를 노출하기 위해 상기 절연막의 일부를 제거하는 단계와,
    상기 드레인 전극과 접촉하도록 화소전극을 형성하는 단계를 포함하는 반도체장치의 제조 방법으로서,
    상기 소스 배선, 상기 소스 영역, 상기 드레인 영역, 및 상기 채널 형성 영역 위의 상기 절연막의 일부는 제거되지 않는 것을 특징으로 하는 반도체장치의 제조 방법.
  24. 제 23항에 있어서,
    상기 절연막은 질화규소막, 산소를 포함한 질화규소막, 질소를 포함한 산화규소막, 산화규소막, 및 이 막들이 조합된 적층막 중의 어느 하나인 것을 특징으로 하는 반도체장치의 제조 방법.
  25. 제 23항에 있어서,
    상기 반도체막과 상기 불순물을 함유하는 상기 반도체막은 각각 아모포스 반도체막을 사용하여 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
  26. 제 23항에 있어서,
    상기 화소전극은 투명전극이고,
    상기 화소전극의 일부와 겹치도록 반사전극을 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
  27. 백라이트;
    기판;
    상기 기판 위에, 채널형성영역, 소스 영역, 드레인 영역, 게이트 절연막 및 게이트 전극을 포함하는 박막트랜지스터;
    상기 게이트 전극에 접속되는 게이트 배선;
    상기 소스 영역에 접속되는 소스 배선;
    상기 드레인 영역에 접속되는 드레인 전극;
    상기 기판 위에 설치된 보조 용량;
    상기 드레인 전극에 접속되고, 상기 게이트 절연막의 상부면과 접촉하고 있는 화소전극; 및
    적어도 상기 소스 배선을 덮는 절연막을 포함하는 반도체장치로서,
    상기 절연막은 개구부를 가지고,
    상기 백라이트의 광을 투과하는 상기 화소전극의 일부와 상기 보조 용량은, 상기 개구부가 형성된 영역에 형성된 것을 특징으로 하는 반도체장치.
  28. 제 1항, 제 2항 또는 제 27항 중 어느 한 항에 있어서,
    상기 박막트랜지스터, 상기 화소전극 및 상기 절연막 위에 형성된 제1 배향막;
    상기 기판 위의 대향 기판;
    상기 대향 기판 아래에 형성된 대향 전극;
    상기 대향 전극 아래에 형성된 제2 배향막; 및
    상기 제1 배향막과 상기 제2 배향막 사이에 있는 액정을 더 포함하는 것을 특징으로 하는 반도체장치.
  29. 제 1항, 제 2항 또는 제 27항 중 어느 한 항에 있어서,
    상기 화소전극은 투명전극이며,
    상기 화소전극의 일부에 겹치고, 반사전극이 형성되어 있는 것을 특징으로 하는 반도체장치.
  30. 제 29항에 있어서,
    상기 반사전극은, 알루미늄(Al), 은(Ag) 및 크롬(Cr) 중 어느 하나를 가지는 것을 특징으로 하는 반도체장치.
  31. 제 28항에 있어서,
    상기 화소전극에 설치된 복수의 홈; 및
    상기 대향전극 위에 설치된 복수의 돌기를 더 포함하는 것을 특징으로 하는 반도체장치.
  32. 제 28항에 있어서,
    상기 화소전극 위의 복수의 제1 홈; 및
    상기 대향전극 위의 복수의 제2 홈을 더 포함하는 것을 특징으로 하는 반도체장치.
  33. 제 32항에 있어서,
    상기 복수의 제1 홈은, 상기 복수의 제2 홈과 겹치지 않는 것을 특징으로 하는 반도체장치.
  34. 제 1항 또는 제 27항에 있어서,
    상기 보조 용량은, 상기 게이트 배선의 일부, 상기 게이트 절연막, 및 상기 화소전극의 일부를 사용하여 형성되는 것을 특징으로 하는 반도체장치.
  35. 제 1항 또는 제 27항에 있어서,
    상기 보조 용량은, 상기 게이트 배선과 동일한 재료로 형성된 보조 용량선과, 상기 게이트 절연막과, 상기 화소전극과 전기적으로 접속하는 상기 드레인 전극과 동일한 재료로 형성된 도전막의 일부로 형성되어 있는 것을 특징으로 하는 반도체장치.
  36. 제 1항, 제 2항, 제 3항 또는 제 27항 중 어느 한 항에 있어서,
    상기 절연막은 질화규소막, 산소를 포함한 질화규소막, 질소를 포함한 산화규소막, 산화규소막, 및 이 막들이 조합된 적층막 중의 어느 하나인 것을 특징으로 하는 반도체장치.
  37. 제 1항, 제 2항, 제 3항 또는 제 27항 중 어느 한 항에 있어서,
    상기 박막트랜지스터는 보텀 게이트형 박막 트랜지스터인 것을 특징으로 하는 반도체장치.
  38. 제 1항 또는 제 27항에 있어서,
    상기 드레인 전극은, 상층 드레인 전극과 하층 드레인 전극을 포함하고,
    상기 화소전극은, 상기 하층 드레인 전극에 접촉하고 있는 것을 특징으로 하는 반도체장치.
  39. 제 1항 또는 제 27항에 있어서,
    상기 드레인 전극은, 상층 드레인 전극, 중층 드레인 전극 및 하층 드레인 전극을 갖고,
    상기 화소전극은, 상기 상층 드레인 전극에 접촉하고 있는 것을 특징으로 하는 반도체장치.
  40. 제 1항, 제 2항, 제 3항 또는 제 27항 중 어느 한 항에 있어서,
    상기 화소전극은, 산화인듐, 인듐주석산화물 및 산화인듐-산화아연 합금 중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치.
  41. 제 1항, 제 2항, 제 3항 또는 제 27항 중 어느 한 항에 있어서,
    상기 반도체장치는, 텔레비전 수상기, 휴대전화, 액정 모니터, 컴퓨터, 게임기, 화상재생장치, 비디오카메라, 네비게이션 시스템, 음악재생장치 및 디지털 스틸 카메라 중 어느 하나에 포함되는 것을 특징으로 하는 반도체장치.
KR1020060129740A 2005-12-26 2006-12-19 반도체장치 및 그 제조 방법 KR101324152B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005372586 2005-12-26
JPJP-P-2005-00372586 2005-12-26

Publications (2)

Publication Number Publication Date
KR20070068261A KR20070068261A (ko) 2007-06-29
KR101324152B1 true KR101324152B1 (ko) 2013-11-01

Family

ID=38193178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129740A KR101324152B1 (ko) 2005-12-26 2006-12-19 반도체장치 및 그 제조 방법

Country Status (5)

Country Link
US (3) US8212953B2 (ko)
JP (12) JP5417473B2 (ko)
KR (1) KR101324152B1 (ko)
CN (2) CN1992294B (ko)
TW (1) TWI427388B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424306B2 (en) 2019-05-13 2022-08-23 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP2007334297A (ja) * 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) * 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4285533B2 (ja) * 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR101458898B1 (ko) * 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
KR20100065876A (ko) * 2008-12-09 2010-06-17 삼성전자주식회사 액정 표시 장치 및 이의 제조 방법
KR101999970B1 (ko) * 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP5384088B2 (ja) * 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
KR102052859B1 (ko) * 2008-11-28 2019-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
KR101424950B1 (ko) 2009-10-09 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101944239B1 (ko) 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011161910A1 (ja) * 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI475676B (zh) * 2012-02-13 2015-03-01 Innocom Tech Shenzhen Co Ltd 主動矩陣式影像感測面板及裝置
TWI493724B (zh) * 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
CN102629611B (zh) * 2012-03-29 2015-01-21 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2014239173A (ja) * 2013-06-10 2014-12-18 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
CN103560110B (zh) * 2013-11-22 2016-02-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103676376B (zh) * 2013-12-10 2016-01-06 深圳市华星光电技术有限公司 阵列基板及其制作方法及应用该阵列基板的液晶显示面板
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN104409483B (zh) * 2014-10-16 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN104934441B (zh) * 2015-04-29 2018-03-30 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件
WO2017064593A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102639294B1 (ko) * 2016-08-18 2024-02-21 삼성디스플레이 주식회사 액정 표시 장치
CN106409844A (zh) * 2016-11-29 2017-02-15 深圳市华星光电技术有限公司 底栅型多晶硅tft基板及其制作方法
CN110114718B (zh) * 2017-01-16 2023-10-10 株式会社半导体能源研究所 显示装置及其制造方法
CN115616803A (zh) * 2018-03-14 2023-01-17 群创光电股份有限公司 电子装置
US20200089066A1 (en) * 2018-09-17 2020-03-19 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
TWI687911B (zh) * 2018-12-11 2020-03-11 友達光電股份有限公司 畫素陣列基板及其驅動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160075A (ja) * 1995-12-08 1997-06-20 Casio Comput Co Ltd 液晶表示素子
JP2001042361A (ja) * 1999-08-04 2001-02-16 Sharp Corp 透過型液晶表示装置
KR20040044584A (ko) * 2002-11-21 2004-05-31 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치와 그 제조방법
KR20040050237A (ko) * 2002-12-09 2004-06-16 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115125A (ja) 1985-11-14 1987-05-26 Fujitsu Ltd 液晶表示装置とその製造方法
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH07113731B2 (ja) 1990-08-03 1995-12-06 カシオ計算機株式会社 液晶表示素子
JPH07119919B2 (ja) 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JPH04361229A (ja) * 1991-06-07 1992-12-14 Nec Corp Ｌｃｄパネル
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JPH05216068A (ja) 1992-02-04 1993-08-27 Sony Corp 液晶表示装置
JP3265622B2 (ja) * 1992-07-06 2002-03-11 富士通株式会社 液晶表示装置の製造方法
JPH0695152A (ja) * 1992-09-17 1994-04-08 Dainippon Printing Co Ltd 液晶駆動用半導体装置
JPH06250210A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示装置およびその製造方法
JPH0772506A (ja) 1993-06-14 1995-03-17 Casio Comput Co Ltd 薄膜トランジスタパネル
JPH0830801A (ja) 1994-07-19 1996-02-02 Matsushita Electric Ind Co Ltd 図形処理方法
WO1996030801A1 (fr) 1995-03-29 1996-10-03 Hitachi, Ltd. Affichage a cristaux liquides
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
JPH09133927A (ja) * 1995-11-09 1997-05-20 Hitachi Ltd アクティブマトリックス基板およびその製造方法、並びに液晶表示装置
KR100212288B1 (ko) 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
JPH1115024A (ja) 1997-06-24 1999-01-22 Casio Comput Co Ltd アクティブマトリクス型表示装置
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
JP3577625B2 (ja) 1998-11-26 2004-10-13 株式会社アドバンスト・ディスプレイ 液晶表示装置の製造方法
JP2000235371A (ja) 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示装置
JP3231727B2 (ja) 1999-02-19 2001-11-26 鹿児島日本電気株式会社 Ｔｆｔ基板及び多面取りガラス基板上へのｔｆｔ基板の配列方法
JP3544489B2 (ja) * 1999-04-20 2004-07-21 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100333983B1 (ko) 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
JP4398015B2 (ja) 1999-08-09 2010-01-13 シャープ株式会社 液晶表示装置及びその製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP2002116712A (ja) 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP2002368011A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
US6903377B2 (en) 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4025059B2 (ja) * 2001-11-26 2007-12-19 株式会社日立製作所 液晶表示装置
JP2003177390A (ja) 2001-12-13 2003-06-27 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
DE10164500B4 (de) * 2001-12-28 2005-01-13 Webasto Vehicle Systems International Gmbh Verfahren und Vorrichtung zum Verstärken einer Verdeckplane
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP2004109794A (ja) 2002-09-20 2004-04-08 Hitachi Displays Ltd 液晶表示装置
TWI226961B (en) * 2003-01-30 2005-01-21 Chi Mei Optoelectronics Corp Multi-domain vertical alignment LCD using circular polarized light
JP2004241774A (ja) * 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
KR100931681B1 (ko) * 2003-04-08 2009-12-14 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
US7274038B2 (en) 2003-06-30 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
WO2005001561A1 (ja) * 2003-06-30 2005-01-06 Sanyo Electric Co., Ltd. 液晶表示装置
JP2005062802A (ja) 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
CN1605916B (zh) 2003-10-10 2010-05-05 乐金显示有限公司 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
WO2005047966A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP3915792B2 (ja) * 2004-03-12 2007-05-16 セイコーエプソン株式会社 液晶表示装置および電子機器
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP2005309147A (ja) * 2004-04-22 2005-11-04 Sharp Corp アクティブマトリクス基板及びそれを備えた表示装置
TWI282969B (en) 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
KR100675635B1 (ko) 2004-05-10 2007-02-02 엘지.필립스 엘시디 주식회사 대조비가 향상된 횡전계모드 액정표시소자
CN100498480C (zh) 2004-05-13 2009-06-10 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101041970B1 (ko) * 2004-06-11 2011-06-16 삼성전자주식회사 액정 표시 장치
KR101112538B1 (ko) 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8058652B2 (en) 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
KR100679100B1 (ko) 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101085136B1 (ko) 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107270B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
TWI368327B (en) * 2005-01-17 2012-07-11 Samsung Electronics Co Ltd Optical mask and manufacturing method of thin film transistor array panel using the optical mask
JP4440150B2 (ja) * 2005-03-16 2010-03-24 シャープ株式会社 液晶表示装置及びその製造方法
JP4628837B2 (ja) * 2005-03-24 2011-02-09 シャープ株式会社 液晶表示装置及びその製造方法
JP4419946B2 (ja) * 2005-11-30 2010-02-24 カシオ計算機株式会社 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160075A (ja) * 1995-12-08 1997-06-20 Casio Comput Co Ltd 液晶表示素子
JP2001042361A (ja) * 1999-08-04 2001-02-16 Sharp Corp 透過型液晶表示装置
KR20040044584A (ko) * 2002-11-21 2004-05-31 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치와 그 제조방법
KR20040050237A (ko) * 2002-12-09 2004-06-16 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424306B2 (en) 2019-05-13 2022-08-23 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11882727B2 (en) 2019-05-13 2024-01-23 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2020024455A (ja) 2020-02-13
JP2016194727A (ja) 2016-11-17
JP2023024460A (ja) 2023-02-16
JP2024032773A (ja) 2024-03-12
JP7478797B2 (ja) 2024-05-07
JP2015232713A (ja) 2015-12-24
JP6630781B2 (ja) 2020-01-15
CN102683421B (zh) 2015-02-25
JP2017016152A (ja) 2017-01-19
TW200739226A (en) 2007-10-16
JP7018918B2 (ja) 2022-02-14
JP2021103306A (ja) 2021-07-15
JP2024117798A (ja) 2024-08-29
CN1992294B (zh) 2012-06-20
JP2012159849A (ja) 2012-08-23
JP6386499B2 (ja) 2018-09-05
JP7534572B1 (ja) 2024-08-14
JP5923133B2 (ja) 2016-05-24
CN102683421A (zh) 2012-09-19
TWI427388B (zh) 2014-02-21
KR20070068261A (ko) 2007-06-29
JP6085644B2 (ja) 2017-02-22
JP2018159948A (ja) 2018-10-11
JP2013080261A (ja) 2013-05-02
JP5417473B2 (ja) 2014-02-12
US8212953B2 (en) 2012-07-03
CN1992294A (zh) 2007-07-04
US8976308B2 (en) 2015-03-10
US20120270348A1 (en) 2012-10-25
US20150179682A1 (en) 2015-06-25
US20070146566A1 (en) 2007-06-28
US9437623B2 (en) 2016-09-06
JP2014194557A (ja) 2014-10-09

Similar Documents

Publication Publication Date Title
JP7534572B1 (ja) 液晶表示装置
JP5121221B2 (ja) 半導体装置
JP5292066B2 (ja) 表示装置
KR20010083207A (ko) 반도체장치 및 그의 제작방법
JP2009211056A (ja) 液晶表示装置及びその作製方法
JP2002082630A (ja) 電気光学装置
JPH1124107A (ja) ディスプレイ及びディスプレイを備えた装置
KR102686953B1 (ko) 액정 표시장치
CN101004493A (zh) 画素结构及其修补方法
JP2006143895A (ja) 液晶組成物及び電気光学装置
JP2011170367A (ja) 液晶組成物
JP2006161034A (ja) 液晶組成物及び液晶電気光学装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 4