JP6386499B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6386499B2
JP6386499B2 JP2016149895A JP2016149895A JP6386499B2 JP 6386499 B2 JP6386499 B2 JP 6386499B2 JP 2016149895 A JP2016149895 A JP 2016149895A JP 2016149895 A JP2016149895 A JP 2016149895A JP 6386499 B2 JP6386499 B2 JP 6386499B2
Authority
JP
Japan
Prior art keywords
film
electrode
wiring
liquid crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016149895A
Other languages
English (en)
Other versions
JP2016194727A (ja
Inventor
邦雄 細谷
邦雄 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016194727A publication Critical patent/JP2016194727A/ja
Application granted granted Critical
Publication of JP6386499B2 publication Critical patent/JP6386499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板に設けられた非晶質半導体膜を用いたボトムゲート型の薄膜トランジス
タ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（以下、ＴＦＴと略記する））、ＴＦＴ
により構成された回路、及びＴＦＴにより構成された回路を有する装置、及びその作製方
法に関するものである。
特に本発明は、液晶表示装置に代表される電気光学装置、及びそのような電気光学装置
を搭載した電子機器に好適に利用できる技術に関する。
現在、ノート型のパーソナルコンピュータやデスクトップ型のパーソナルコンピュータ
用のモニタ、携帯電話、音楽再生装置、テレビ、携帯端末、デジタルスチルカメラ、ビデ
オカメラ、画像・動画閲覧専用のビューワ等の電子機器に、画像や文字情報を表示するた
めに直視型の液晶表示装置が幅広く用いられている。
特にパッシブ型液晶表示装置に比べ、アクティブマトリクス型液晶表示装置は高精細な
画像が得られることから、広く用いられている。
アクティブマトリクス型液晶表示装置は、表示領域となる画素部において能動素子（例
えば薄膜トランジスタ）を個々の画素に対応してマトリクス状に配置して構成している。
ＴＦＴはスイッチング素子として液晶に印加する電圧を画素毎に制御し所望の画像表示を
行っている（特許文献１参照）。
アクティブマトリクス型液晶表示装置は、フォトリソグラフィ技術により、複数のフォ
トマスクを使用して、基板上にＴＦＴ、配線、電極、絶縁膜中のコンタクトホール等を形
成している。
配線や電極を、アルミニウム（Ａｌ）やタングステン（Ｗ）、チタン（Ｔｉ）などの金
属を用いて形成する場合には、乾式エッチング（ドライエッチング）、湿式エッチング（
ウェットエッチング）いずれかのエッチングを行うことにより所望のパターンを形成する
ことができる。
また透過型液晶表示装置の画素電極の材料などに用いられる透光性導電膜（本明細書で
は「透明導電膜」ともいう）についても、乾式エッチング（ドライエッチング）、湿式エ
ッチング（ウェットエッチング）いずれかのエッチングを行うことにより所望のパターン
を形成することができる。
このような透明導電膜として、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄ
ｅ（以下「ＩＴＯ」ともいう））、酸化亜鉛、酸化インジウム酸化亜鉛（Ｉｎｄｉｕｍｕ
Ｚｉｎｃ Ｏｘｉｄｅ（以下「ＩＺＯ」ともいう））等の金属酸化物や半導体酸化物が
用いられる。
特に、透明導電膜のエッチングについてはウェットエッチングが主流である。
しかしながら上記に例示した透明導電膜は、アルミニウム（Ａｌ）等の金属と比較して
残渣が生じ易いという欠点がある。従って残渣が発生し最終的に基板上に残渣が残留した
場合には、画素電極間で電流リークを引き起こす恐れがある。
また上述した透明導電膜と同様に、窒化珪素膜や酸化珪素膜などの絶縁膜においては、
ウェットエッチングにより発生する残渣が導電体間の接続部に残留するという欠点がある
。そのため接触不良やコンタクト抵抗の増大などを引き起こす恐れがある。
また、従来のＴＦＴを用いた液晶表示装置においては、スイッチング機能の核となる半
導体膜、或いはＴＦＴ全体を汚染物から保護するために、窒化珪素膜や、窒素を含む酸化
珪素膜や、酸素を含む窒化珪素膜からなる保護膜（「パシベーション膜」ともいう）で覆
うことで保護している。
ここでいう汚染物とは、半導体のスイッチングとしての機能を劣化させる効果をもつ、
リチウム（Ｌｉ）やナトリウム（Ｎａ）、カリウム（Ｋ）などのアルカリ金属である。
ところが、透過型液晶表示装置あるいは半透過型液晶表示装置の場合、この保護膜はＴ
ＦＴの上部だけでなく、バックライトの光を透過させ、表示画像を形成する開口部にも形
成される。
バックライトの光は開口部においても保護膜を透過するが、保護膜内部で光は反射、屈
折や吸収などの影響を受け、最終的な透過光の強度は減少してしまう。このため液晶表示
装置の輝度がバックライト光源自体に対し低減した値となってしまう恐れがある。加えて
、同様の理由から保護膜を透過した後の光の波長が光源の波長から変化し、実際に表示さ
れる色と目的とする色との間にずれが生じてしまう恐れがある。
また、従来のアクティブマトリクス型の液晶表示装置は行と列からなるマトリクス状の
画素からなり、線順次駆動により走査線（ゲート配線）を選択し画像を表示領域（画素部
）に表示させる方式をとることが主流である。
各走査信号線は６０Ｈｚ等の周期で選択されるが、任意の行への書き込みを終了した後
、次の周期で書き込みが行われるまでの期間、画素電極の電位を保持するために、各画素
に補助容量（Ｃｓ）を設けている。
従来の非晶質半導体膜を用いたアクティブマトリクス型の液晶表示装置においては、補
助容量の形成方法として、次の二つの方法が考えられる。すなわち、隣接する画素のゲー
ト配線（走査線）もしくはゲート配線と同じ材料及び同じ層に形成した配線を一方の電極
とし、画素電極を他方の電極とし、二つの電極との間に、ゲート絶縁膜と保護膜の二層を
挟んで補助容量を形成する方法（以下「第１の方法」という）と、ゲート配線とは別に形
成され、かつゲート配線と同様の材料及び同じ層に形成された補助容量線を一方の電極と
し、画素電極と接続し、ドレイン電極と同様の材料及び同じ層に形成された電極を他方の
電極とし、二つの電極との間に、ゲート絶縁膜を挟んで補助容量を形成する方法（以下「
第２の方法」という）が挙げられる。
従来のアクティブマトリクス型液晶表示装置の画素の上面図を図２に示す。図２の液晶
表示装置は、ゲート電極及びゲート配線（「ゲート配線」を「走査線」ともいう）１００
２、ＴＦＴの半導体膜１００３、ソース電極及びソース配線（「ソース配線」を「信号線
」ともいう）１００４、ドレイン電極１００５、画素電極１００６、補助容量１００７を
有している。補助容量１００７は、ゲート配線１００２、画素電極１００６、及びゲート
配線１００２と画素電極１００６の間に形成された絶縁膜（誘電体膜）によって形成され
ている。
図２に示す従来のアクティブマトリクス型液晶表示装置の作製工程を、図１２（Ａ）〜
図１２（Ｆ）及び図１３（Ａ）〜図１３（Ｄ）を用いて説明する。なお図１２（Ａ）〜図
１２（Ｆ）及び図１３（Ａ）〜図１３（Ｄ）は、図２のＢ−Ｂ’線に沿った断面に対応す
る。
まず基板１０００上に第１の導電膜１０２１を成膜する（図１２（Ａ）参照）。次いで
第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１の導電膜１０２１
の不要な部分をエッチングにより除去して、ゲート電極及びゲート配線１００２を形成す
る（図１２（Ｂ）参照）。
基板１０００、ゲート電極及びゲート配線１００２上に、ゲート絶縁膜１０２２、非晶
質半導体膜１０２３、一導電型を付与する不純物を含む非晶質半導体膜１０２４を成膜す
る（図１２（Ｃ）参照）。次いで第２のフォトリソグラフィ工程を行い、レジストマスク
を形成して、非晶質半導体膜１０２３、一導電型を付与する不純物を含む非晶質半導体膜
１０２４の不要な部分をエッチングにて除去し、島状半導体膜１０２５ａと島状不純物半
導体膜１０２５ｂを形成する（図１２（Ｄ）参照）。
次いで、ゲート絶縁膜１０２２、島状半導体膜１０２５ａ、島状不純物半導体膜１０２
５ｂ上に、第２の導電膜１０２６を成膜する（図１２（Ｅ）参照）。さらに第３のフォト
リソグラフィ工程を行い、レジストマスクを形成して、第２の導電膜１０２６の不要な部
分をエッチングして、ソース電極及びソース配線１００４、ドレイン電極１００５を形成
する（図１２（Ｆ）参照）。
さらにソース電極及びソース配線１００４、ドレイン電極１００５をマスクとして、島
状半導体膜１０２５ａと島状不純物半導体膜１０２５ｂを自己整合的にエッチングする。
島状不純物半導体膜１０２５ｂをソース領域１００３ｂｓ及びドレイン領域１００３ｂｄ
に分離する。また島状半導体膜１０２５ａもエッチングされ島状半導体膜１００３ａとな
る（図１３（Ａ）参照）。
ソース電極及びソース配線１００４、ドレイン電極１００５、ソース領域１００３ｂｓ
及びドレイン領域１００３ｂｄ、及び島状半導体膜１００３ａ上に、保護膜１０２７を成
膜する（図１３（Ｂ）参照）。第４のフォトリソグラフィ工程によりレジストマスクを形
成し、保護膜１０２７をエッチングして、ドレイン電極１００５に達するコンタクトホー
ル１００１を形成する（図１３（Ｃ）参照）。
さらに保護膜１０２７及びコンタクトホール１００１を覆って、第３の導電膜１０２９
を成膜する（図１３（Ｄ）参照）。第５のフォトリソグラフィ工程によりレジストマスク
を形成し、第３の導電膜１０２９をエッチングして、画素電極１００６を形成する（図１
３（Ｅ）参照）。
このように、図２に示す従来のアクティブマトリクス型液晶表示装置の画素は、５回の
フォトリソグラフィ工程により、５枚のフォトマスクを使用して形成される。
また、補助容量を上記第１の方法で形成した例を図２及び図１１に示す。図２の液晶表
示装置は、隣接する画素のゲート配線（走査線）を一方の電極とし、画素電極を他方の電
極とした例である。図２において、ゲート電極及びゲート配線１００２、ＴＦＴの半導体
膜１００３、ソース電極及びソース配線１００４、ドレイン電極１００５、画素電極１０
０６である。補助容量１００７は、ゲート配線１００２、画素電極１００６、及びゲート
配線１００２と画素電極１００６の間に形成されたゲート絶縁膜と保護膜を誘電体膜とし
て用いることにより形成されている。
また図１１の液晶表示装置は、ゲート配線と同じ材料及び同じ層に形成した配線を一方
の電極とし、画素電極を他方の電極とした例である。図１１において、ゲート電極及びゲ
ート配線１０１２、ＴＦＴの半導体膜１０１３、ソース電極及びソース配線１０１４、ド
レイン電極１０１５、画素電極１０１６、補助容量１０１７、補助容量線１０１８である
。ドレイン電極１０１５と画素電極１０１６はコンタクトホール１０１１で接続されてい
る。補助容量線１０１８は、ゲート電極及びゲート配線１０１２と同様の材料及び同じ層
に形成されている。
補助容量１０１７は、補助容量線１０１８、画素電極１０１６、及び補助容量線１０１
８と画素電極１０１６の間に形成されたゲート絶縁膜と保護膜を誘電体膜として用いるこ
とにより形成されている。
第２の方法で補助容量を形成した例は図５０に示される。図５０において、ゲート電極
及びゲート配線１０３２、ＴＦＴの半導体膜１０３３、ソース電極及びソース配線１０３
４、ドレイン電極１０３５、画素電極１０３６、補助容量１０３７ａ及び１０３７ｂ、下
層補助容量線１０３８、上層補助容量電極１０３９ａ及び１０３９ｂである。ドレイン電
極１０３５はコンタクトホール１０３１を介して画素電極１０３６と接続されている。
上層補助容量電極１０３９ａは、ソース電極及びソース配線１０３４、並びにドレイン
電極１０３５と、同じ材料及び同じ層に形成されており、コンタクトホールを介して画素
電極１０３６と接続されている。補助容量１０３７ａは、下層補助容量線１０３８を一方
の電極、上層補助容量電極１０３９ａを他方の電極、ゲート絶縁膜を電極間の誘電体とし
て形成される。
また上層補助容量電極１０３９ｂも、ソース電極及びソース配線１０３４、並びにドレ
イン電極１０３５と、同じ材料及び同じ層に形成され、コンタクトホールを介して画素電
極１０３６と接続されている。補助容量１０３７ｂは、下層補助容量線１０３８を一方の
電極、上層補助容量電極１０３９ｂを他方の電極、ゲート絶縁膜を電極間の誘電体として
形成される。
第２の方法では、二つの電極間の誘電体膜がゲート絶縁膜一層分で良いことから膜厚を
薄くできるので容量を増加させることができる。従って第２の方法は、第１の方法に比べ
補助容量を形成するのに大きな面積を必要としない。
しかし逆に第２の方法では、一方の電極として補助容量線を走査線（ゲート配線）と別
に設けるために電極を形成するための面積が必要となり、開口率が低下すること、また他
方の電極としてドレイン電極と同様の材料及び同じ層に形成された電極を形成することか
ら、歩留まりの低下が問題となる。
これに対し第１の方法では、誘電体膜にゲート絶縁膜と保護膜の二層を用いるため、容
量が第２の方法と比較して小さく、そのため電極を形成するためにより大きな面積が必要
となる。このため走査線自体を太い配線としなくてはならない、画素電極と走査線との重
なり部分を設計上広くとらなければならないなどの問題が起こってしまう。
またさらに、図２及び図１１に示すように従来のアクティブ型液晶表示装置では、ＴＦ
Ｔに接続されたソース電極又はドレイン電極と画素電極は、円形のコンタクトホール１０
０１又は１０１１を介して接続され、それによりＴＦＴと画素電極とを電気的に接続させ
ている。
しかしこのコンタクトホールそのものまたはコンタクトホール近傍の形状が、凹状とな
って配向膜に凹部が生じてしまうため、理想的なラビングが困難である。このためコンタ
クトホール上部近辺に位置する液晶は配向乱れを起こしてしまうという欠点がある。この
ためコンタクトホール上部近辺において光漏れが生じるため、表示の質が損なわれてしま
うという問題がある。
このような問題を防ぐ方法として、ＴＦＴが形成される基板と対向する対向基板側にブ
ラックマトリクスを設け、コンタクトホールとその近傍を遮光するという方法がある。し
かしこのことは開口率を低減させる要因の一つになっている。
また保護膜は、保護膜材料をドライエッチング方法を用いてエッチングし、所定の形状
にすることによって作成される。この時エッチングにより生じた保護膜材料の一部や、保
護膜材料とエッチングガス成分との反応生成物等、不要な物質が残渣として被処理面に残
留する。例えばこの残渣が画素電極と接続する配線との間に生じた場合、画素電極と配線
との間の接触抵抗の原因となったり、あるいは電気的な接触が妨げられる恐れがあり、ひ
いては液晶表示装置としての機能を著しく損ねたり、機能自体を不可能なものにしてしま
う。
そのため残渣が残留するのを回避する目的で、フッ酸系の薬液やアルカリ洗浄剤、界面
活性剤、純水、あるいはこれらと超音波洗浄との組合せ（以下洗浄剤と呼ぶ）により被処
理面を洗浄する。
しかし、従来の液晶表示装置の構造では、画素電極とドレイン電極との接触部分に径の
小さい円形のコンタクトホールを用いていたが、洗浄後において洗浄剤から被処理面を有
する基板を引き上げた際、円形のコンタクトホール内壁や底部に残渣や洗浄液が残留する
恐れがあった。
またこのような従来の径の小さいコンタクトホールでは、画素電極とドレイン電極が段
差により断線してしまい、接続不良が起こるという恐れがあった。
また、液晶表示装置には、表示装置の背後に設けられたバックライトからの光を透過さ
せ表示を行う透過型液晶表示装置と、外光を基板中に設けられた反射電極で反射させ表示
を行う反射型液晶表示装置がある。
透過型液晶表示装置は屋内等の暗所でも視認性に優れ、反射型液晶表示装置は屋外の明
るい場所で優れる。また携帯電話のように屋内、屋外と場所を選ばず使用される表示装置
に対しては、透過型と反射型との機能を併せた半透過型（透過領域と反射領域がほぼ同程
度の割合で形成）液晶表示装置や、微反射型（反射領域が透過領域よりも小さい）液晶表
示装置がある。
特開２００２−１１６７１２号公報
上記のような液晶表示装置を含む製品を市場に供給するには、生産性の向上及び低コス
ト化と、高信頼性を同時に推進することが課題となる。
本発明は、アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに
半導体装置において、上記課題を解決するものであって、その目的とするところは、歩留
まりの高い量産工程を可能とし、且つ、輝度の高い、高開口率の液晶表示装置及びその作
製方法を提供することにある。
本発明では、画素における開口部中の保護膜およびゲート配線上の保護膜を除去するこ
とにより、前記課題を解決し上記目的を達成する。
本発明は、絶縁性基板と、前記絶縁性基板より上に設けられた薄膜トランジスタ（Ｔｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））と、前記絶縁性基板より上に設けら
れたゲート配線と、前記絶縁性基板より上に設けられたソース配線と、前記絶縁性基板よ
り上に設けられた補助容量と、前記薄膜トランジスタに接続された画素電極と、前記ゲー
ト配線および前記ソース配線とで囲まれた開口部とを有し、前記薄膜トランジスタおよび
前記ソース配線は絶縁性材料を含む保護膜に覆われ、前記開口部の一部と前記補助容量は
保護膜に覆われていないことを特徴とする半導体装置に関するものである。
なお、本明細書では「ソース配線」及び「ソース線」を「信号線」ともいう。また本明
細書では、便宜上薄膜トランジスタの一対の不純物領域をソース領域及びドレイン領域と
している。しかしソース領域及びドレイン領域が反転する場合は、それぞれ逆の働きをす
るのはいうまでもなく、またソース電極及びドレイン電極についても同様である。
ＴＦＴのスイッチング機能を行う中核となるのが、半導体膜である。半導体膜にはシリ
コンを用いることが多い。また半導体膜の結晶状態から液晶表示装置を大きく二つに分類
することができる。即ち、半導体膜の結晶状態が非晶質（アモルファス状態）である非晶
質半導体膜を用いた液晶表示装置と、結晶質（多結晶状態）である結晶性半導体膜を用い
た液晶表示装置である。
結晶性半導体膜を用いた液晶表示装置では、半導体膜中のキャリアの移動度が高いなど
の理由から、表示領域周辺にＴＦＴを用いて駆動回路を一体形成することが可能である。
しかしその反面、製造工程の複雑さによる歩留まり低下や、製造コストの増大などが問題
となる。
また、結晶性半導体膜を作製する場合には、結晶化のためにＸｅＣｌやＫｒＦ等の気体
レーザの一種であるエキシマレーザを線状のレーザビームに加工し、非晶質半導体膜上を
走査するのが一般的である。
しかし現状では線状レーザビームの長さに限界があるため、コスト低減に有利な大型ガ
ラス基板に対応することができない等の問題がある。
一方、非晶質半導体膜を用いた液晶表示装置は、結晶性半導体膜を用いた液晶表示装置
と比較して、製造工程が簡易であるため、製造コストが安価となるという利点がある。
本発明は、基板と、前記基板上に設けられ、チャネル形成領域、ソース領域、ドレイン
領域、ゲート絶縁膜と、ゲート電極を有する薄膜トランジスタと、前記ソース領域に接続
されるソース配線と、前記ドレイン領域に接続されるドレイン電極と、前記基板上に設け
られた補助容量と、前記ドレイン電極に接続される画素電極と、前記薄膜トランジスタ及
び前記ソース配線を覆い、前記画素電極の周辺部と重なる保護膜とを有し、前記保護膜は
、前記ゲート配線および前記ソース配線とで囲まれた開口部を有し、前記補助容量は前記
保護膜に覆われていないことを特徴とする半導体装置に関するものである。
また本発明は、基板と、前記基板上に設けられ、一対の一導電型の不純物領域とチャネ
ル形成領域を含む薄膜トランジスタと、前記一対の一導電型の不純物領域の一方と電気的
に接続する第１の配線と、前記一対の一導電型の不純物領域の他方と電気的に接続する第
１の電極と、前記第１の電極と接続する画素電極と、前記基板上に設けられた補助容量と
、前記画素電極と前記補助容量上に開口部を有し、前記薄膜トランジスタ及び前記ソース
配線を覆う保護膜と、を有することを特徴とする半導体装置に関するものである。
また本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャ
ネル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記ソース
領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続された
ドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画
素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜と、前記ゲー
ト配線および前記ソース配線とで囲まれた開口部と、前記薄膜トランジスタ、前記画素電
極、前記保護膜上に形成された第１の配向膜と、前記基板に対向する対向基板と、前記対
向基板上に形成された対向電極と、前記対向電極上に形成された第２の配向膜と、前記基
板と前記対向基板との間に保持された液晶とを有し、前記薄膜トランジスタ及び前記ソー
ス配線は保護膜に覆われ、前記開口部の一部と前記補助容量は前記保護膜に覆われていな
いことを特徴とする半導体装置に関するものである。
又本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャネ
ル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に
設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレ
イン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイ
ン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成され
た保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部を有し、前記薄膜
トランジスタ及び前記ソース配線は保護膜に覆われ、前記開口部の一部と前記補助容量は
前記保護膜に覆われておらず、前記画素電極は透明電極であり、前記画素電極の一部に重
なって、反射電極が形成されていることを特徴とする半導体装置に関するものある。
本発明において、前記反射電極は、アルミニウム（Ａｌ）、銀（Ａｇ）、クロム（Ｃｒ
）のいずれか１つを含んでもよい。
また本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャ
ネル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上
に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ド
レイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレ
イン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成さ
れた保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部と、前記基板上
に形成され、前記ゲート配線と同じの材料及び同じ層に形成されたコモン配線と、前記基
板上に形成され、前記画素電極と同じ材料及び同じ層に形成され、前記コモン配線に接続
された、複数のコモン電極と、前記基板に対向する対向基板と、前記基板と前記対向基板
との間に保持された液晶とを有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に
覆われ、前記開口部の一部と前記補助容量は前記保護膜に覆われていないことを特徴とす
る半導体装置に関するものである。
また本発明は、基板と、前記基板上に設けられた薄膜トランジスタと、前記薄膜トラン
ジスタは、ゲート配線と、ゲート絶縁膜と、チャネル形成領域と、ソース領域と、ドレイ
ン領域を有し、前記基板上に設けられ、前記ソース領域に接続されたソース配線と、前記
基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けら
れた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び
前記ソース配線上に形成された保護膜と、前記ゲート配線および前記ソース配線とで囲ま
れた開口部と、前記画素電極に設けられた複数の溝と、前記薄膜トランジスタ、前記画素
電極、前記保護膜上に形成された第１の配向膜と、前記基板に対向する対向基板と、前記
対向基板上に形成された対向電極と、前記対向電極上に設けられた複数の突起と、前記対
向電極及び前記複数の突起上に形成された第２の配向膜と、前記基板と前記対向基板との
間に保持された液晶とを有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆わ
れ、前記開口部の一部と前記補助容量は前記保護膜に覆われていないことを特徴とする半
導体装置に関するものである。
また本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャ
ネル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上
に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ド
レイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレ
イン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成さ
れた保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部と、前記画素電
極に設けられた複数の第１の溝と、前記薄膜トランジスタ、前記画素電極、前記保護膜上
に形成された第１の配向膜と、前記基板に対向する対向基板と、前記対向基板上に形成さ
れた対向電極と、前記対向電極に設けられた複数の第２の溝と、前記対向電極及び前記複
数の溝上に形成された第２の配向膜と、前記基板と前記対向基板との間に保持された液晶
とを有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記開口部の一
部と前記補助容量は前記保護膜に覆われておらず、前記第１の溝と前記第２の溝は重なら
ないように配置されることを特徴とする半導体装置に関するものである。
また本発明は、基板と、前記基板上に設けられ、第１のゲート配線と、ゲート絶縁膜と
、第１のチャネル形成領域と、第１のソース領域と、第１のドレイン領域を有する第１の
薄膜トランジスタ、及び第２のゲート配線と、前記ゲート絶縁膜と、第２のチャネル形成
領域と、第２のソース領域と、第２のドレイン領域を有する第２の薄膜トランジスタと、
前記基板上に設けられ、前記第１のソース領域及び前記第２のソース領域と接続されたソ
ース配線と、前記基板上に設けられ、前記第１のドレイン領域に接続された第１のドレイ
ン電極と、前記基板上に設けられ、前記第２のドレイン領域に接続された第２のドレイン
電極と、前記基板上に設けられた補助容量と、前記第１のドレイン電極に接続された第１
の画素電極と、前記第２のドレイン電極に接続された第２の画素電極と、前記第１のゲー
ト配線及び第２のゲート配線と同じ材料及び同じ層に形成された補助容量線と、前記第１
の画素電極の一部と前記補助容量線が重なる領域に、第１の補助容量が形成され、前記第
２の画素電極の一部と前記補助容量線が重なる領域に、第２の補助容量が形成され、前記
第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記ソース配線上に形成され
た保護膜と、前記第１のゲート配線、前記第２のゲート配線および前記ソース配線とで囲
まれた開口部と、前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記ソ
ース配線は前記保護膜に覆われ、前記開口部の一部、前記第１の補助容量及び前記第２の
補助容量は、前記保護膜に覆われておらず、前記第１の薄膜トランジスタ、前記第２の薄
膜トランジスタ、前記第１の画素電極、前記第２の画素電極及び前記保護膜上に形成され
た第１の配向膜と、前記基板に対向する対向基板と、前記対向基板上に形成された対向電
極と、前記対向電極上に形成された第２の配向膜と、前記基板と前記対向基板との間に保
持された液晶とを有することを特徴とする半導体装置に関するものである。
本発明において、前記第１の画素電極と前記第２の画素電極の面積が同じであるもので
ある。
本発明において、前記第１の画素電極と前記第２の画素電極の面積が異なるものである
。
本発明は、基板上にゲート配線を形成し、前記ゲート配線上にゲート絶縁膜を形成し、
前記ゲート配線上に、前記ゲート絶縁膜を介して、島状半導体膜及び島状不純物半導体膜
を形成し、前記ゲート絶縁膜、前記島状半導体膜、前記島状不純物半導体膜上に、ソース
配線及びドレイン電極を形成し、前記ソース配線及び前記ドレイン電極をマスクとして、
前記島状半導体膜及び前記島状不純物半導体膜をエッチングして、前記島状不純物半導体
膜からソース領域及びドレイン領域を、前記島状半導体膜からチャネル形成領域を形成し
、前記ソース配線、前記ドレイン電極、前記ソース領域、前記ドレイン領域及び前記チャ
ネル形成領域上に絶縁膜を形成し、前記絶縁膜の一部を除去して、前記ドレイン電極の一
部の領域を露出させ、前記ドレイン電極の露出した領域に接して、画素電極を形成し、前
記ソース配線、前記ソース領域、前記ドレイン領域及び前記チャネル形成領域上の絶縁膜
は除去されず、前記除去されない絶縁膜は保護膜として機能することを特徴とする半導体
装置の作製方法に関するものである。
本発明において、前記薄膜トランジスタは、ボトムゲート型薄膜トランジスタである。
本発明において、前記薄膜トランジスタは、逆スタガ型薄膜トランジスタである。
本発明において、前記ソース領域、ドレイン領域及びチャネル形成領域のそれぞれは、
非晶質半導体膜を用いて形成されているものである。
本発明において、前記ドレイン電極は、上層ドレイン電極と下層ドレイン電極を有し、
前記開口部において、前記上層ドレイン電極は除去されており、前記画素電極は、前記下
層ドレイン電極のみに接するものである。
本発明において、前記ドレイン電極は、上層ドレイン電極、中層ドレイン電極及び下層
ドレイン電極を有し、前記画素電極は、前記上層ドレイン電極のみに接するものである。
本発明において、前記ゲート配線の一部と、前記ゲート絶縁膜と、前記画素電極の一部
により、補助容量が形成されているものである。
本発明において、前記補助容量は、前記ゲート配線と同一材料で形成された補助容量線
と、前記ゲート絶縁膜と、前記画素電極と電気的に接続するドレイン電極と同一材料で形
成された導電膜の一部とにより形成されているものである。
本発明において、前記島状半導体膜及び島状不純物半導体膜のそれぞれは、非晶質半導
体膜を用いて形成されているものである。
本発明において、前記画素電極は透明電極であり、前記画素電極の一部に重なって、反
射電極が形成されているものである。
本発明において、前記反射電極は、アルミニウム（Ａｌ）、銀（Ａｇ）、クロム（Ｃｒ
）のいずれか１つを有するものである。
本発明において、前記保護膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化
珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜のうちの１つである。
本発明において、前記基板は、絶縁性基板である。
本発明において、前記基板は、ガラス基板又は石英基板である。
本発明において、前記画素電極は、酸化インジウム、インジウム錫酸化物、酸化インジ
ウム酸化亜鉛合金のいずれか１つを有するものである。
本発明において、前記保護膜と前記ゲート絶縁膜の材料は異なっていても良い。
本発明において、前記開口部は、隣の開口部とソース配線に沿って連なっているもので
ある。
本発明において、前記半導体装置は、テレビ受像器、携帯電話、液晶ディスプレイ、コ
ンピュータ、ゲーム機、画像再生装置、ビデオカメラ、ナビゲーションシステム、音楽再
生装置及びデジタルスチルカメラのうちの１つである。
なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装
置全般を指し、上記液晶表示装置を含む電気光学装置およびその電気光学装置を搭載した
電子機器をその範疇とする。
また、本明細書において、透明導電膜、透明電極、透明導電材料、透明な電極というの
は、それぞれ、透光性を有している導電膜、透光性を有している電極、透光性を有してい
る導電材料、透光性を有している電極であればよく、多少曇っていたり、色が付いていた
りしても構わない。光を通すのに十分な透明度を有していれば、本明細書では透明である
とみなすこととする。
本発明では、保護膜を開口部になるべく重ならないように形成することで開口部を増大
させ、また開口部をソース配線に平行に列方向に延在させることにより、保護膜形成のた
めの絶縁膜のエッチングの際に発生する残渣を低減し、残渣に由来する画素電極とドレイ
ン電極とのコンタクト不良を抑制することができる。
また同様に、画素電極形成に用いる透明導電材料のエッチングの際に発生する残渣を低
減し、残渣に由来するリーク電流や導通を低減することができる。
また本発明により、従来生じていた保護膜のコンタクトホール形状に起因するコンタク
トホール上部近傍における液晶の配向乱れ（「ディスクリネーション」ともいう）を無く
すことができる。
さらに本発明により、画素電極とドレイン電極との接触面積を増大させることにより、
コンタクト抵抗を低減することができる。
また、開口部の全域では保護膜が除去されており、開口部において光源からの光の透過
率が向上する。
また本発明では、フォトマスクの数を従来より増やさないことができ、作製工程や製造
コストを増加させることなく、品質の良い液晶表示装置を作製することが可能となる。
以上本発明により、信頼性・歩留まりの高く、高輝度、開口率の液晶表示装置が提供で
きる。
本発明の液晶表示装置における画素の上面図。 従来の液晶表示装置における画素の上面図。 本発明の液晶表示装置における画素の上面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の作製方法を示す上面図。 従来の液晶表示装置における画素の上面図。 従来の液晶表示装置の作製方法を示す断面図。 従来の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す上面図。 本発明の液晶表示装置における画素の上面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置における画素の上面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の液晶分子の動きを表す図。 本発明の液晶表示装置における画素の上面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の液晶分子の動きを表す図。 本発明の液晶表示装置における画素の上面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶表示装置の作製方法を示す断面図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 従来の液晶表示装置における画素の上面図。
本実施の形態では、本発明の液晶表示装置及びその作製方法について、図１（Ａ）〜図
１（Ｂ）、図３、図４（Ａ）〜図４（Ｂ）、図５（Ａ）〜図５（Ｂ）、図６（Ａ）〜図６
（Ｂ）、図７（Ａ）〜図７（Ｆ）図８、図９、図１０（Ａ）〜図１０（Ｄ）を用いて説明
する。
ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びそ
の範囲から逸脱することなくその形態及び詳細を変更することは可能である。従って、本
実施の形態の記載内容に限定して解釈されるものではない。
本実施の形態の液晶表示装置について、基板上に形成された透過型の画素部の概要を図
１（Ａ）〜図１（Ｂ）及び図３に示す。画素部には複数の画素が形成されており、各画素
には能動素子である画素ＴＦＴが形成される。図３は画素の実際の上面図であり、図１（
Ｂ）は図３から保護膜１０９を除いたものである。そして図１（Ａ）は開口部１０１の位
置を明確に記載したものである。
本実施の形態では、画素ＴＦＴ２０１として、ボトムゲート型ＴＦＴ、例えば逆スタガ
型ＴＦＴが形成される。画素ＴＦＴ２０１は、ゲート電極１０２、島状半導体膜１０３、
ソース電極１０４、ドレイン電極１０５を有している。また画素ＴＦＴ２０１に接続する
補助容量（保持容量ともいう）１０７、画素電極１０６とドレイン電極１０５を接続する
コンタクトホールでもある開口部１０１が形成されている。
開口部１０１は、ゲート電極及びゲート配線１０２、並びに、ソース電極及びソース配
線１０４で囲まれた領域に設けられる。
ここで図４（Ａ）〜図４（Ｂ）、図５（Ａ）〜図５（Ｂ）、図６（Ａ）〜図６（Ｂ）は
本実施の形態の液晶表示装置の画素の作製工程の過程を示す上面図である。また、図４（
Ａ）、図４（Ｂ）、図５（Ａ）、図５（Ｂ）、図６（Ａ）、図６（Ｂ）において、それぞ
れＡ−Ａ’線に沿った断面図を、図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図７（Ｄ）、図
７（Ｅ）、図７（Ｆ）に示す。
上面図である図４（Ａ）及びその断面図である図７（Ａ）に示すように、基板１００上
にゲート電極及びゲート配線１０２が形成される。基板１００は絶縁性基板を用い、例え
ば基板１００として、コーニング社の♯７０５９や♯１７３７、ＥＡＧＬＥ２０００など
に代表されるバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケー
トガラスなどの透光性のガラス基板を用いることができる。その他に透光性を有する石英
基板などを使用しても良い。
ゲート電極およびゲート配線（走査線）１０２は、アルミニウム（Ａｌ）、などの低抵
抗導電性材料で形成することが望ましいが、アルミニウム単体では耐熱性が劣り、また腐
食しやすい等の問題があることから耐熱性導電性材料と組み合わせて積層膜を形成するこ
とが望ましい。
耐熱性導電性材料としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）
、タングステン（Ｗ）、クロム（Ｃｒ）から選ばれた元素、または前記元素を成分とする
合金膜、または前記元素を成分とする窒化物で形成する。或いは、このような耐熱性導電
性材料をのみを組み合わせて用いても良い。
またアルミニウムは純アルミニウムの他に、０．０１〜５ａｔｏｍｉｃ％のスカンジウ
ム（Ｓｃ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジ
ム（Ｎｄ）、モリブデン（Ｍｏ）等を含有するアルミニウムを使用してもよい。アルミニ
ウムよりも質量の重い原子を添加することで、熱処理時のアルミニウム原子の移動を制限
しヒロックを発生するのを防ぐ効果がある。
上記のアルミニウムと耐熱性導電性材料との組合せの例として、クロム（Ｃｒ）を含む
膜及びアルミニウム（Ａｌ）を含む膜の積層膜、クロム（Ｃｒ）を含む膜及びネオジムを
含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜との積層膜、チタン（Ｔｉ）を含む膜、ア
ルミニウム（Ａｌ）を含む膜及びチタン（Ｔｉ）を含む膜の積層膜、チタン（Ｔｉ）を含
む膜、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜及びチタン（Ｔｉ）を含
む膜の積層膜、モリブデン（Ｍｏ）を含む膜、アルミニウム（Ａｌ）を含む膜及びモリブ
デン（Ｍｏ）を含む膜の積層膜、モリブデン（Ｍｏ）を含む膜、ネオジムを含有するアル
ミニウム（Ａｌ−Ｎｄ）を含む膜及びモリブデン（Ｍｏ）を含む膜の積層膜、モリブデン
（Ｍｏ）を含む膜及びアルミニウム（Ａｌ）を含む膜の積層膜、モリブデン（Ｍｏ）を含
む膜及びネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜の積層膜などを用いる
ことができる。
上述のように積層膜をスパッタにより基板１００全面に成膜し、第１のフォトリソグラ
フィ工程を行い、第１のレジストマスクを形成し、エッチングにより不要な部分を除去し
て、ゲート電極及びゲート配線１０２を形成する。
この際図７（Ａ）に示すように、ゲート電極１０２の端部がテーパー状に形成されるよ
うにエッチングする。テーパー状のゲート電極１０２を設けることで、ゲート電極１０２
端部においてゲート絶縁膜１０８の被覆性を向上させ、ゲート絶縁膜１０８の耐圧を上げ
ることができる。またテーパー状のゲート電極１０２を設けることにより、ゲート電極１
０２により島状半導体膜１０３に印加される電界を緩和する効果がある。
ゲート電極及びゲート配線１０２の膜厚は、好ましくは４０〜４００ｎｍとする。ただ
し液晶表示装置の基板サイズや配線として使用する材質によって決定されるものであり、
必要に応じて膜厚を変えることができるのはもちろんである。
こうして、ゲート電極およびゲート配線（走査線）１０２を形成した後、ゲート絶縁膜
１０８を形成する。ゲート絶縁膜１０８はプラズマＣＶＤ法またはスパッタ法を用い、３
５０〜４５０ｎｍの膜厚で形成する。ゲート絶縁膜１０８は窒化珪素膜、酸化珪素膜、酸
素を含む窒化珪素膜、窒素を含む酸化珪素膜などの絶縁膜を用い、これらの材料からなる
単層又は積層構造として形成しても良い。
例えばゲート絶縁膜１０８として、窒化珪素膜２００ｎｍ積層した後、さらに窒化珪素
膜２００ｎｍを積層してもよい。窒化珪素膜を二層成膜してゲート絶縁膜１０８を形成す
ると、下層の窒化珪素膜の成膜中にピンホールが生じても、上層の窒化珪素膜を成膜する
ことでピンホールの成長を途切れさせ、これによりＴＦＴの絶縁耐圧を向上させることが
できるという効果を得られる。
また窒化珪素膜二層でゲート絶縁膜１０８を成膜することにより、ＣＶＤ等の装置内壁
に生じる不要生成物からなるフリークが、ゲート絶縁膜１０８そのものやその他の膜の成
膜中に混入してくるのを防ぐという効果も得られる。
さらに生成ガスの組成比等の成膜条件を変えることにより、ゲート絶縁膜１０８の上部
と下部で接する膜、例えばゲート絶縁膜１０８と上部で接する非晶質半導体膜、と密着性
等の相性の良い膜質を選択できるなどの効果がある。
また後述するが、後の工程で行われる保護膜（パシベーション膜）１０９のエッチング
時に、ゲート絶縁膜１０８のエッチングを防ぐため、ゲート絶縁膜１０８として緻密な膜
質となるように絶縁膜を成膜して、保護膜１０９のエッチングストッパとなるようにして
も良い。
またゲート絶縁膜１０８として上述した窒化珪素膜を選択した場合、ガラス基板に含ま
れるリチウム（Ｌｉ）やナトリウム（Ｎａ）、カリウム（Ｋ）などのアルカリ金属の進入
を妨げることができる。またゲート絶縁膜１０８に酸化珪素膜と窒化珪素膜の積層膜や、
酸素を含む窒化珪素膜、窒素を含む酸化珪素膜を用いた場合にも同様の効果がある。特に
これら膜中に弗素（Ｆ）等のハロゲン元素が含有される場合には、Ｆによりアルカリ金属
が固定され可動性を失わせることが可能である。
次に、ゲート絶縁膜１０８上に１００〜２００ｎｍの厚さで非晶質構造を有する非晶質
半導体膜を、プラズマＣＶＤ法やスパッタ法などの方法で基板全面に形成する。
非晶質構造は電子線回折分析によって確認できる。代表的には、プラズマＣＶＤ法で水
素化非晶質珪素膜（ａ−Ｓｉ：Ｈ膜）を１００ｎｍの厚さに形成する。その他、非晶質を
有する半導体膜には、非晶質シリコンゲルマニウム（ＳｉｘＧｅｙ）膜などの非晶質構造
を有する半導体膜を適用することもできる。
また非晶質半導体膜の代わりに微結晶半導体膜（セミアモルファス半導体膜）を成膜し
てもよい。セミアモルファスシリコン膜に代表されるセミアモルファス半導体膜とは、非
晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体
（セミアモルファス半導体）を含む膜である。セミアモルファス半導体は、自由エネルギ
ー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結
晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存
在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２
０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来する
とされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリ
ングボンド）の終端化するために、水素またはハロゲンを少なくとも１原子％またはそれ
以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡ
Ｓ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得
られる。
またＳＡＳは珪素を含む気体をグロー放電分解することにより得ることができる。代表
的な珪素を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２
、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素に
ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を
加えたガスで、この珪素を含む気体を希釈して用いることで、ＳＡＳの形成を容易なもの
とすることができる。希釈率は２倍〜１０００倍の範囲で珪素を含む気体を希釈すること
が好ましい。
さらに一導電型を付与する不純物元素を含有する半導体膜として、ｎ型半導体膜を２０〜
８０ｎｍの厚さで成膜する。例えば、ｎ型の水素化非晶質珪素膜を形成すればよい。ｎ型
の水素化非晶質珪素膜を形成するには、シラン（ＳｉＨ４）に対して０．１〜５％の濃度
でフォスフィン（ＰＨ３）を添加すればよい。これによりリン（Ｐ）が水素化非晶質珪素
膜中に含有される。
また一導電型を付与する不純物を含有する半導体膜として、ｐ型半導体膜を用いる場合
には、シラン（ＳｉＨ４）に対してジボラン（Ｂ２Ｈ６）を添加すれば、ｐ型の不純物元
素であるホウ素（Ｂ）を含有する水素化非晶質珪素膜を得ることが可能である。
上述のゲート絶縁膜、非晶質半導体膜、一導電型の不純物元素を含有する半導体膜はい
ずれもプラズマＣＶＤや、スパッタ法で作製することができる。そしてこれらの膜はプラ
ズマＣＶＤ法であれば反応ガスを適宜切り換えることにより、またスパッタ法であればス
パッタガスを適宜切り換えることにより連続して成膜することができる。
即ち、プラズマＣＶＤ装置或いはスパッタ装置において、同一の反応室または複数の反
応室（いわゆるマルチチャンバ）を用いることで、これらの膜を大気に晒すことなく連続
して積層することもできる。連続成膜を利用することで、大気に晒されることがないため
、汚染源が混入する可能性が著しく低減される他、作製工程にかかる時間を短縮するなど
の大きな効果を有する。
そして、このように積層して半導体膜を形成し、第２のフォトリソグラフィ工程によっ
て第２のレジストマスクを形成し、上面図図４（Ｂ）及び断面図図７（Ｂ）に示すように
ゲート電極１０２に重なるように島状半導体膜１０３を形成する。島状半導体膜１０３は
、図７（Ｂ）に示すように、島状非晶質半導体膜１０３ａと島状不純物半導体膜１０３ｂ
であるｎ型の島状半導体膜との積層で構成されている。
次に、導電膜をスパッタ法や真空蒸着法、ＭＯＣＶＤ法（有機金属気相成長法）等で形
成し、第３のフォトリソグラフィ工程により第３のレジストマスクを形成し、エッチング
処理を施し、図７（Ｃ）に示すようにソース電極及びソース配線（「ソース配線」を「デ
ータ信号線」または「信号線」ともいう）１０４、ドレイン電極１０５を形成する。
本実施の形態ではソース電極及びソース配線１０４およびドレイン電極１０５を形成す
るための導電膜として金属膜を用いる。具体的にはソース電極及びソース配線１０４およ
びドレイン電極１０５を、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及びモリブデン（
Ｍｏ）を積層した積層膜を用いて形成する。
まず、モリブデン（Ｍｏ）膜を２０〜８０ｎｍの厚さで形成し、島状不純物半導体膜１
０３ｂとオーミック接続を形成し、そのモリブデン（Ｍｏ）膜の上に重ねてアルミニウム
（Ａｌ）膜を１５０〜３００ｎｍの厚さで形成し、さらにその上にモリブデン（Ｍｏ）膜
を４０〜１２０ｎｍの厚さで形成する。ここで用いられる金属層としては例示するモリブ
デン、アルミニウム及びモリブデンの積層膜の他に、ゲート電極およびゲート配線１０２
、同様にモリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）
、クロム（Ｃｒ）から選ばれた元素を含む膜、または前記元素を成分とする合金を含む膜
、または前記元素を成分とする窒化物を含む膜、あるいはクロム（Ｃｒ）を含む膜及びア
ルミニウム（Ａｌ）を含む膜の積層膜、クロム（Ｃｒ）を含む膜及びネオジムを含有する
アルミニウム（Ａｌ−Ｎｄ）を含む膜との積層膜、チタン（Ｔｉ）を含む膜、アルミニウ
ム（Ａｌ）を含む膜及びチタン（Ｔｉ）を含む膜の積層膜、チタン（Ｔｉ）を含む膜、ネ
オジムを含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜及びチタン（Ｔｉ）を含む膜の積
層膜、モリブデン（Ｍｏ）を含む膜、アルミニウム（Ａｌ）を含む膜及びモリブデン（Ｍ
ｏ）を含む膜の積層膜、モリブデン（Ｍｏ）を含む膜、ネオジムを含有するアルミニウム
（Ａｌ−Ｎｄ）を含む膜及びモリブデン（Ｍｏ）を含む膜の積層膜、モリブデン（Ｍｏ）
を含む膜及びアルミニウム（Ａｌ）を含む膜の積層膜、モリブデン（Ｍｏ）を含む膜及び
ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜の積層膜などを用いることがで
きる。
ソース電極１０４及びドレイン電極１０５をマスクとして、上面図図５（Ａ）及び断面
図図７（Ｄ）に示すように島状非晶質半導体膜１０３ａと島状不純物半導体膜１０３ｂの
一部をドライエッチングにより除去して、島状不純物半導体膜１０３ｂをソース領域２０
４とドレイン領域２０５に分離する。またこのエッチングにより島状非晶質半導体膜１０
３ａは自己整合的にエッチングされ、チャネル形成領域２０６を有する島状半導体膜２０
３となる。
以上のようにして、本実施の形態のボトムゲート型ＴＦＴ２０１が形成される。なお、
本実施の形態では、チャネルエッチ型のボトムゲート型ＴＦＴを作製したが、可能であれ
ばチャネルストッパ型のボトムゲート型ＴＦＴを作製してもよい。
その後、島状半導体膜２０３、ソース領域２０４、ドレイン領域２０５、ソース電極及
びソース配線１０４及びドレイン電極１０５上に、無機材料からなる絶縁膜を形成する。
無機材料からなる絶縁膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素
膜、酸化珪素膜、またはこれらを組み合わせた積層膜で形成し、厚さは２００〜４５０ｎ
ｍとする。本実施の形態では、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３を原料ガスとして窒
化珪素膜を成膜する。
その後、第４のフォトリソグラフィ工程によって、第４のレジストマスクを形成し、無
機材料からなる絶縁膜をドライエッチングして保護膜１０９を形成する（上面図図５（Ｂ
）及び断面図図７（Ｅ））。保護膜１０９はＴＦＴを覆うが、画素部の開口部１０１にお
いてはドライエッチング工程により無機材料からなる絶縁膜が除去されているのでドレイ
ン電極等が露出される。
保護膜１０９を形成することで、ＴＦＴ２０１を外部の汚染から保護することができる
。特に島状半導体膜２０３、ソース領域２０４及びドレイン領域２０５に接して保護膜１
０９を形成することで、スイッチング機能の中核をなす島状半導体膜２０３へ汚染源が進
入することを防ぐことができる。
また図５（Ｂ）及び図７（Ｅ）に示すように、前記ゲート配線１０２の、保護膜１０９
が形成されず露出した領域には、後に形成される画素電極１０６の一部とゲート配線１０
２とによって、補助容量１０７が形成される。また無機材料からなる絶縁膜が除去され、
保護膜１０９が形成されないため、ＴＦＴ２０１から延在するドレイン電極の大部分は露
出する。
なお、実施の形態では、第４のフォトリソグラフィ工程において、所定の形状のレジス
トマスクを形成する際に、ハーフトーン露光技術を用いて段差のあるレジストマスクを形
成する。
また、図１及び図５（Ｂ）に示すように、開口部１０１をソース配線１０４に平行な方
向に延在させることにより、前記第４のドライエッチング工程によって生じる保護膜１０
９の残渣および後述する画素電極１０６を形成する際に生じる透明導電材料の残渣を低減
することが可能となる。開口部１０１がソース配線１０４に平行な方向に延在させるとい
うことは、言い換えると、１つの画素の開口部は隣り合う画素の開口部とソース配線１０
４に沿って隣接しているということである。
窒化珪素膜に代表される保護膜材料は、前述のとおりドライエッチング方法を用いて所
定の箇所をエッチングして除去される。この時エッチングにより生じた保護膜材料の一部
や、保護膜材料とエッチングガス成分との反応生成物等、不要な物質が残渣として被処理
面に残留する。例えばこの残渣が後に画素電極１０６と接続する配線上に生じた場合、画
素電極１０６と配線との接触抵抗として機能する、あるいは電気的な接触が妨げられる恐
れがあり、ひいては液晶表示装置としての機能を著しく損ねたり、機能自体を不可能なも
のにしてしまう。
残渣が残留するのを回避するため、フッ酸系の薬液やアルカリ洗浄剤、界面活性剤、純
水、あるいはこれらと超音波洗浄との組合せ（以下洗浄剤と呼ぶ）により被処理面を洗浄
する。
しかし従来の液晶表示装置の構造では、画素電極とドレイン電極との接触部分に円形の
コンタクトホール１００１（例えば５〜１０μｍ径）を用いていた（図２参照）。このよ
うな円形のコンタクトホール１００１では、洗浄後において洗浄剤から被処理面を有する
基板を引き上げた際、コンタクトホール内壁や底部に残渣や洗浄液が残留する恐れがあっ
た。
従来のコンタクトホール１００１を画素の開口部全体にまで広げることで、残渣の残留
を防ぐとともに、洗浄剤から被処理面を有する基板を引き上げる際、信号線に並行な方向
に延在する開口部１０１を洗浄剤の流れ落ちる通路として利用し、特に段差部に残渣が残
留することを妨ぐことができる。また上記の洗浄やガスのブロー等の洗浄工程においても
この通路を利用することができる。
そして、透明導電膜をスパッタ法や真空蒸着法、スプレー法、ディップ法、ＣＶＤ法で
３０〜１２０ｎｍの厚さに成膜し、第５のフォトリソグラフィ工程を行い第５のレジスト
マスクを形成し、上面図図６（Ａ）及び断面図７（Ｆ）に示すように、画素電極１０６を
形成する。また図６（Ｂ）は図６（Ａ）における開口部１０１を示すものである。画素電
極１０６は開口部１０１でドレイン電極１０５と接続する。
本発明では、図２に示す従来の液晶表示装置に比べて、コンタクトホール１００１をさ
らに拡大することにより、ドレイン電極１０５と画素電極１０６との接続している領域が
開口部１０１となる。このためドレイン電極１０５と画素電極１０６との接続している領
域が飛躍的に増大する。これによって、従来発生していたコンタクト不良が低減する他、
接触抵抗が低減するといった効果が得られる。
透明導電膜の材料は、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム酸化錫合金（イ
ンジウム錫酸化物ともいう。Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する。）、酸化インジ
ウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）などをスパッタ法や真空蒸着法などを用いて形
成する。またインジウム自体が希少であることから、酸化錫（ＳｎＯ）等、インジウムを
含有しない透明導電膜材料を用いても良い。
一般的に透明導電膜は、塩酸、硝酸、塩化鉄、高純度塩化鉄、臭化水素、あるいはこれ
らの組合せなどからなる酸化性の酸性水溶液によりエッチングされる。この時エッチング
により生じた透明導電膜材料の一部が残渣となって被処理面に残留する場合がある。
例えばこの残渣が形成された画素電極の間をつなぐことによって、小規模のリーク電流
や導通がおこり、画質が低下あるいは表示自体が困難になるなどの可能性がある。
本発明においてはこれを防止するために、ドレイン電極１０５と画素電極１０６を接続
するコンタクトホール開口部１０１全体にまで広げることで、残渣の残留を防ぐとともに
、洗浄剤から被処理面を有する基板を引き上げた際、信号線に並行な方向に延在する開口
部１０１を洗浄剤の流れ落ちる通路として利用し、特に段差部に残渣が残留することを妨
ぐことができる。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、逆ス
タガ型のｎチャネル型ＴＦＴ２０１、補助容量１０７、開口部を有する画素を完成させる
ことができる。そして、これらの画素をマトリクス状に配置した画像表示部を構成するこ
とにより、能動素子であるＴＦＴを用いたアクティブマトリクス型の液晶表示装置を作製
するための一方の基板とすることができる。本明細書では便宜上、このような基板をＴＦ
Ｔ基板と呼ぶ。
本実施の形態で作製したＴＦＴ基板において、画素部の補助容量１０７は、ゲート配線
１０２、画素電極１０６、及びその間にゲート絶縁膜１０８のみを誘電体膜として挟んで
構成してもよい。この構成は、本発明におけるソース配線１０４に平行に列方向に延在す
る開口部１０１を形成することで可能となったものである。
「背景技術」で述べた第２の方法では、補助容量はゲート絶縁膜および保護膜を誘電体
膜としていた。一方本実施の形態の補助容量１０７は、ゲート絶縁膜１０８のみから構成
されることで誘電体膜の薄膜化が可能となり、補助容量１０７の容量を増大させることが
できる。
また逆に考えれば、容量が増大するため、従来のように画素電極とゲート配線との重な
り部分を広く設ける必要がなくなる。そのためゲート配線１０２の幅を細く設計すること
が可能となる。それにより開口率の増大につながるといった効果がある。
ただしゲート配線１０２の幅を細くすることは、配線自体の抵抗を増大させることにも
繋がるため、適正にゲート配線１０２の幅を選択する必要がある。
また本実施の形態によれば、「背景技術」で述べた第１の方法で説明した、画素電極と
接続し、かつドレイン電極と同様の材料及び同じ層に形成された電極を、容量電極として
別途設ける必要がない。よって歩留まり低下の要因となる恐れを除外することができる。
また本実施の形態で作製したＴＦＴ基板において、ドレイン電極１０５と画素電極１０
６が接続する開口部１０１は、図２に示す従来のコンタクトホール１００１に比べて十分
広がっている。さらにコンタクトホールの端は、画素中の開口部に沿うように形成される
。
このため、従来発生していた、コンタクトホール上方並びにその近傍における液晶の配
向の乱れ（ディスクリネーションともいう）が発生することが無くなる。即ち、従来にお
けるディスクリネーションによる光漏れを防ぐために必要なブラックマトリクスの面積を
低減することができるため、開口率を向上することができる。
また本実施の形態で作製したＴＦＴ基板において、従来形成されてきたコンタクトホー
ル１００１を、開口部１０１の全域にまで広げている。開口部１０１はバックライト光源
から発せられる光を透過させ、さらに上部に設けられる液晶を通して画像を形成する部分
である。
従来では図１３（Ｅ）に示されるように、保護膜１０２７が開口部１０１にも形成され
ていたが、本発明では開口部に形成されていた保護膜を除去している。
すなわち、従来では保護膜１０２７を開口部にも形成することにより、光を吸収する、
光を反射する、あるいは光を散乱して、光強度を減少させる要因となっていたが、本発明
では開口部の保護膜を除去することにより、開口部における光源からの光の透過率が向上
するという効果を得ることができる。
ＴＦＴ基板を作成後、液晶表示装置を完成させるまでの作製工程を図８、図９、図１０
（Ａ）〜図１０（Ｄ）を用いて以下に説明する。
ＴＦＴ基板上の保護膜１０９及び画素電極１０６を覆うように、配向膜２０８を形成す
る。なお、配向膜２０８は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いれ
ばよい。その後、配向膜２０８の表面にラビング処理を行う。
そして、対向基板２１１には、着色層２１２、遮光層（ブラックマトリクス）２１３、
及びオーバーコート層２１４からなるカラーフィルタを設け、さらに透明電極からなる対
向電極２１５と、その上に配向膜２１６を形成する（図８参照）。対向電極２１５が透明
電極で形成されることにより、本液晶表示装置は透過型液晶表示装置となる。なお対向電
極２１５を反射電極で形成すると、本実施の形態の液晶表示装置は反射型液晶表示装置と
なる。
そして、閉パターンであるシール材２２１をディスペンサにより画素部２３１と重なる
領域を囲むように描画する。ここでは液晶２１８を滴下するため、閉パターンのシール材
を描画する例を示すが、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせ
た後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい（図
１０（Ａ）参照）。
次いで、気泡が入らないように減圧下で液晶２１８の滴下を行い（図１０（Ｂ）参照）
、基板１００及び対向基板２１１を貼り合わせる（図１０（Ｃ）参照）。閉ループのシー
ルパターン内に液晶２１８を１回若しくは複数回滴下する。
液晶２１８の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０
°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製す
る場合には、基板のラビング方向が直交するように貼り合わせる。
なお、一対の基板間隔は、球状のスペーサを散布する、樹脂からなる柱状のスペーサを
形成する、あるいは、シール材２２１にフィラーを含ませることによって維持すればよい
。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なく
とも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪
素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴とし
ている。
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１
面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を
省略することもできる（図１０（Ｄ）参照）。
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒ
ｉｎｔｅｄ Ｃｉｒｃｕｉｔ）２２２を貼りつける（図９参照）。以上の工程で液晶表示
装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型液晶表示装置と
する場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。以上に
より本実施の形態の液晶表示装置が作製される。
以上述べたように、本発明により、保護膜（パシべーション膜）形成の工程において、
絶縁膜をエッチングする際に発生する残渣の残留を防ぐことができ、画素電極１０６とド
レイン電極１０５とのコンタクト不良を低減させることができる。
また本発明により、画素電極１０６の形成の工程において、透明導電膜材料をエッチン
グする際に発生する残渣の残留を防ぐことができる。これにより画素電極間の導通を防ぐ
ことが可能となる。
また本発明により、画素電極１０６とドレイン電極１０５との接触面積を従来に比べて
飛躍的に増大させることができる。これにより画素電極１０６とドレイン電極１０５との
接触抵抗の低減が可能となる。
またさらに本発明では、従来の液晶表示装置に見られた、画素電極内に設けられたコン
タクトホール形状に由来する液晶の配向乱れ（ディスクリネーション）を低減させること
ができる。
また本発明では、補助容量１０７の誘電体膜をゲート絶縁膜１０８のみから構成される
ので、誘電体膜の薄膜化が可能となり、補助容量１０７の容量を増大させることができる
。また補助容量１０７の容量を増大するためゲート配線１０２の幅を細く設計することが
でき補助容量１０７の面積を低減させることができる。
また、開口部１０１の全域にまで広げるように保護膜材料からなる絶縁膜を除去してて
保護膜１０９を形成することにより、開口部１０１における光源からの光の透過率が向上
し輝度が増大する。
また本発明では、フォトリソグラフィ工程で用いるフォトマスクの数を従来より増やさ
ないことができ、作製工程や製造コストを増加させることなく、品質の良い液晶表示装置
を作製することが可能となる。
本実施例では、図１４（Ａ）〜図１４（Ｄ）、図１５（Ａ）〜図１５（Ｂ）、図１８（
Ａ）〜図１８（Ｂ）を用いて、ソース電極及びソース配線、並びにドレイン電極を形成す
る際に用いたレジストマスクを利用して、半導体膜をエッチングして島状半導体膜を形成
する例について説明する。なお本実施例において、説明のない部分は実施の形態の記載を
援用する。
まず基板３００上にゲート電極及びゲート配線３０２を形成する（図１４（Ａ）参照）
。基板３００は実施の形態の基板１００と同様のものを用いればよい。またゲート電極及
びゲート配線３０２は、実施の形態のゲート電極及びゲート配線１０２と同様の材料及び
同様の作製工程で形成すればよい。
次いで基板３００及びゲート電極及びゲート配線３０２上に、ゲート絶縁膜３０８、非
晶質半導体膜３２１、一導電型を付与する不純物を含有する半導体膜３２２、及び導電膜
３２３を成膜する（図１４（Ｂ）参照）。
ゲート絶縁膜３０８は、実施の形態のゲート絶縁膜１０８と同様の材料及び同様の工程
で形成すればよい。また非晶質半導体膜３２１は、島状半導体膜１０３を形成するための
非晶質半導体膜と同様の材料及び工程で成膜すればよい。また、一導電型を付与する不純
物を含有する半導体膜３２２は、ソース領域２０４及びドレイン領域２０５を形成するた
めの半導体膜と同様の材料及び工程で成膜すればよい。
導電膜３２３として、実施の形態で述べたのと同様に、スパッタ法や真空蒸着法、ＭＯ
ＣＶＤ法（有機金属気相成長法）等で、金属膜を成膜すればよい。金属膜としては、モリ
ブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、クロム（Ｃ
ｒ）から選ばれた元素を含む膜、または前記元素を成分とする合金を含む膜、または前記
元素を成分とする窒化物を含む膜、あるいはモリブデン（Ｍｏ）を含む膜、アルミニウム
（Ａｌ）を含む膜及びモリブデン（Ｍｏ）を含む膜を積層した積層膜、クロム（Ｃｒ）を
含む膜及びアルミニウム（Ａｌ）を含む膜の積層膜、クロム（Ｃｒ）を含む膜及びネオジ
ムを含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜との積層膜、チタン（Ｔｉ）を含む膜
、アルミニウム（Ａｌ）を含む膜及びチタン（Ｔｉ）を含む膜の積層膜、チタン（Ｔｉ）
を含む膜、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜及びチタン（Ｔｉ）
を含む膜の積層膜、モリブデン（Ｍｏ）を含む膜、アルミニウム（Ａｌ）を含む膜及びモ
リブデン（Ｍｏ）を含む膜の積層膜、モリブデン（Ｍｏ）を含む膜、ネオジムを含有する
アルミニウム（Ａｌ−Ｎｄ）を含む膜及びモリブデン（Ｍｏ）を含む膜の積層膜、モリブ
デン（Ｍｏ）を含む膜及びアルミニウム（Ａｌ）を含む膜の積層膜、モリブデン（Ｍｏ）
を含む膜及びネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）を含む膜の積層膜などを用
いることができる。
次いで実施の形態の第３のフォトリソグラフィ工程と同様の工程を用いてレジストマス
ク３１７を形成する（図１４（Ｃ）参照）。レジストマスク３１７により導電膜３２３を
ウェットエッチングによりエッチングしてソース電極及びソース配線３０４、及びドレイ
ン電極３０５を形成する。
そしてレジストマスク３１７を除去せず、非晶質半導体膜３２１及び一導電型を付与す
る不純物を含有する半導体膜３２２をエッチングするマスクとして再度利用する。非晶質
半導体膜３２１及び一導電型を付与する不純物を含有する半導体膜３２２をドライエッチ
ングによりエッチングして、一導電型を付与する不純物を含有する半導体膜３２２をソー
ス領域３１４及びドレイン領域３１５に分離し、非晶質半導体膜３２１からチャネル形成
領域を有する島状半導体膜３０３を形成する（図１４（Ｄ）参照）。
次いで保護膜３０９を保護膜１０９と同様の材料及び工程で形成する。実施の形態で述
べたように、保護膜材料からなる絶縁膜を第４のフォトリソグラフィ工程によりエッチン
グして、保護膜３０９を形成する（図１５（Ａ）参照）。
保護膜３０９の端部は、ドレイン電極３０５の端部より内側になるように形成されてお
り、これによりドレイン電極３０５が露出する。
次いで保護膜３０９、ドレイン電極３０５の露出した領域、ゲート絶縁膜３０８上に、
画素電極３０６を形成する（図１５（Ｂ）参照）。保護膜３０９の端部とドレイン電極３
０５の端部が同じ位置にそろっているのではなく、別々の位置に離れて存在するように形
成されているため、画素電極３０６のカバレッジはよくなり断線を起こすことが少なくな
る。
以上のようにして形成された液晶表示装置の画素の上面図を図１８（Ａ）〜図１８（Ｂ
）に示す。図１８（Ａ）のＣ−Ｃ’線で示される断面図が、図１５（Ｂ）である。図１８
（Ａ）は画素の実際の上面図であるが、図１８（Ｂ）は開口部３０１の位置を強調して表
した図である。
補助容量３０７は、ゲート電極及びゲート配線３０２と、画素電極３０６と、その間に
形成されているゲート絶縁膜３０８により形成されている。開口部の保護膜材料からなる
絶縁膜が除去され、保護膜３０９が形成されないので、補助容量３０７の誘電体膜を、ゲ
ート絶縁膜３０８のみにすることができる。したがってより容量の大きい補助容量３０７
を作成することが可能となる。
本実施例の液晶表示装置においても、実施の形態と同様に従来のコンタクトホール１０
０１を画素の開口部全体にまで広げることにより、以下の効果が得ることができる。
すなわち本実施例により、保護膜３０９形成の工程において、絶縁膜をエッチングする
際に発生する残渣の残留を防ぐことができ、画素電極３０６とドレイン電極３０５とのコ
ンタクト不良を低減させることができる。
また本実施例により、画素電極３０６の形成の工程において、透明導電膜材料をエッチ
ングする際に発生する残渣の残留を防ぐことができる。これにより画素電極間の導通を防
ぐことが可能となる。
また本実施例により、画素電極３０６とドレイン電極３０５との接触面積を従来に比べ
て飛躍的に増大させることができる。これにより画素電極３０６とドレイン電極３０５と
の接触抵抗の低減が可能となる。
さらに本実施例においては、保護膜３０９の端部がドレイン電極３０５の端部の内側に
あることから、画素電極３０６のカバレッジがよくなって、画素電極３０６の断線を防ぐ
ことができる。
またさらに本実施例では、従来の液晶表示装置に見られた、画素電極内に設けられたコ
ンタクトホール形状に由来する液晶の配向乱れ（ディスクリネーション）を低減させるこ
とができる。
また本発明では、補助容量３０７の誘電体膜がほぼゲート絶縁膜３０８のみから構成さ
れるので、誘電体膜の薄膜化が可能となり、補助容量３０７の容量を増大させることがで
きる。また補助容量３０７の容量を増大するためゲート配線３０２の幅を細く設計するこ
とができ補助容量３０７の面積を低減させることができる。
また、開口部３０１の全域にまで広げるように保護膜材料からなる絶縁膜を除去して保
護膜３０９を形成することにより、開口部３０１における光源からの光の透過率が向上し
輝度が増大する。
また本発明では、フォトリソグラフィ工程で用いるフォトマスクの数を従来より増やさ
ないことができ、作製工程や製造コストを増加させることなく、品質の良い液晶表示装置
を作製することが可能となる。
なお本実施例は、必要であれば実施の形態の構成全てあるいはその一部と組み合わせる
ことが可能である。
本実施例では、図１６（Ａ）〜図１６（Ｄ）、図１７（Ａ）〜図１７（Ｄ）、図１９（
Ａ）〜図１９（Ｂ）を用いて、ソース電極及びソース配線、並びにドレイン電極を形成す
る際に用いたレジストマスクを利用して、半導体膜をエッチングして島状半導体膜を形成
する方法において、実施例１とは別の例について説明する。なお本実施例において、特に
説明のない部分は実施の形態及び実施例１の記載を援用する。
まず実施の形態又は実施例１と同様の工程で、基板３３０上にゲート電極及びゲート配
線３３２を形成し（図１６（Ａ）参照）、その上にゲート絶縁膜３３８、非晶質半導体膜
３４１、一導電型を付与する不純物を含有する半導体膜３４２を成膜する（図１６（Ｂ）
参照）。
次にフォトリソグラフィ工程を行い、レジストマスクを形成して、非晶質半導体膜３４
１及び一導電型を付与する不純物を含有する半導体膜３４２をエッチングして、一導電型
を付与する不純物を含有する半導体膜３４２をソース領域３４４及びドレイン領域３４５
に分離し、また非晶質半導体膜３４１からチャネル形成領域を含む島状半導体膜３３３を
形成する（図１６（Ｃ）参照）。
次いでゲート絶縁膜３３８、島状半導体膜３３３、ソース領域３４４及びドレイン領域
３４５上に、導電膜３４６を成膜する（図１６（Ｄ）参照）。導電膜３４６は、ソース電
極及びソース配線１０４並びにドレイン電極１０５を形成するための導電膜、並びに導電
膜３２３と同様に成膜すればよい。
次にフォトリソグラフィ工程を行い、レジストマスク３３７を形成し、導電膜３４６を
エッチングする（図１７（Ａ）参照）。このエッチングにより導電膜３４６から、ソース
電極及びソース配線３３４、並びにドレイン電極３３５を形成する（図１７（Ｂ）参照）
。
図１７（Ｂ）において、ソース電極及びソース配線３３４の端部はソース領域３４４の
端部より内側になるように形成されている。またドレイン電極３３５の端部はドレイン領
域３４５の端部より内側になるように形成されている。特にドレイン領域３４５の端部が
ドレイン電極３３５の端部より、開口部内部へ突出した形状にすることにより、後述する
画素電極３３６の作製工程において、段差を緩和することができるので有用である。
さらに保護膜３３９を、保護膜１０９又は保護膜３０９と同様の材料及び工程で形成す
る。実施の形態又は実施例１で述べたように、保護膜材料からなる絶縁膜をフォトリソグ
ラフィ工程によりエッチングして、保護膜３３９を形成する（図１７（Ｃ）参照）。
保護膜３３９の端部は、ドレイン電極３３５の端部より内側になるように形成されてお
り、これによりドレイン電極３３５が露出する。
次いで保護膜３３９、ドレイン電極３３５の露出した領域、ゲート絶縁膜３３８上に、
画素電極３３６を形成する（図１７（Ｄ）参照）。保護膜３３９の端部、ドレイン電極３
３５の端部及びドレイン領域３４５が同じ位置にそろっているのではなく、別々の位置に
離れて存在するように形成されているため、画素電極３３６の段差が緩和され、カバレッ
ジがよくなり断線を起こすことが少なくなる。
以上のようにして形成された液晶表示装置の画素の上面図を図１９（Ａ）〜図１９（Ｂ
）に示す。図１９（Ａ）のＤ−Ｄ’線で示される断面図が、図１７（Ｄ）である。図１９
（Ａ）は画素の実際の上面図であるが、図１９（Ｂ）は開口部３３１の位置を強調して表
した図である。
本実施例では、実施例１に記載された効果に加えて、さらに保護膜３３９の端部、ドレ
イン電極３３５の端部及びドレイン領域３４５が異なる位置に離れて存在しているため、
画素電極３３６の段差が緩和され、カバレッジがよくなり断線を防ぐことが可能となる。
なお本実施例は、必要であれば実施の形態及び実施例１の構成全てあるいはその一部と
組み合わせることが可能である。
本実施例では、ドレイン電極を積層膜で形成することにより、保護膜材料からなる絶縁
膜をエッチングして保護膜を形成する際にドレイン電極がダメージを受けるのを防止する
例について、図２０（Ａ）〜図２０（Ｅ）、図２１（Ａ）〜図２１（Ｅ）を用いて説明す
る。
実施の形態において、第４のフォトリソグラフィ工程によりドライエッチング方法を用
いて保護膜材料からなる絶縁膜をエッチングしている。ドライエッチングに用いるエッチ
ングガス種や反応圧、基板温度や高周波数などの作製条件によっては、絶縁膜の下に形成
されているドレイン電極１０５が露出した際に、大きなダメージを受けかねないという可
能性がある。
ドレイン電極１０５がダメージを受けてしまうと、ドレイン電極１０５と画素電極１０
６との電気的な接続に悪影響が出る恐れが生じてしまう。
従って本実施例では、ドレイン電極を複数の層で構成される積層膜で形成することによ
り、ドレイン電極へのダメージを防止する。
まず実施の形態の記載を基にして、図７（Ｂ）に示す構造までを作成する。なお本実施
例においては、特に記載のないものについては実施の形態、実施例１及び実施例２の記載
を援用する。
次いで、ゲート絶縁膜１０８、島状非晶質半導体膜１０３ａと島状不純物半導体膜１０
３ｂからなる島状半導体膜１０３上に、第１の導電膜を成膜し、さらにその上に第２の導
電膜を成膜する。
第１の導電膜と第２の導電膜との組み合わせは、クロム（Ｃｒ）を含む膜とアルミニウ
ム（Ａｌ）を含む膜の積層膜や、クロム（Ｃｒ）を含む膜とネオジムを含むアルミニウム
（Ａｌ−Ｎｄ）を含む膜などの積層膜等が挙げられる。
次にフォトレジスト工程を行い、レジストマスクを形成して、第１の導電膜と第２の導
電膜にエッチングを行い、第１の導電膜を下層ソース電極及びソース配線４０１、並びに
下層ドレイン電極４０２とする。第２の導電膜は、上層ソース電極及びソース配線４０３
、並びに電極４０４を形成する（図２０（Ａ）参照）。
次いで実施の形態と同様に、下層ソース電極及びソース配線４０１、上層ソース電極及
びソース配線４０３、下層ドレイン電極４０２及び電極４０４をマスクとして、島状非晶
質半導体膜１０３ａと島状不純物半導体膜１０３ｂの一部をドライエッチングにより除去
して、島状不純物半導体膜１０３ｂをソース領域２０４とドレイン領域２０５に分離する
。またこのエッチングにより島状非晶質半導体膜１０３ａは自己整合的にエッチングされ
、チャネル形成領域２０６を有する島状半導体膜２０３となる（図２０（Ｂ）参照）。
次いで基板全面を覆って、無機材料からなる絶縁膜４０６を形成する（図２０（Ｃ）参
照）。
無機材料からなる絶縁膜４０６は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸
化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜で形成し、厚さは２００〜４
５０ｎｍとする。本実施例では、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３を原料ガスとして
窒化珪素膜を成膜する。
その後、フォトリソグラフィ工程によって、レジストマスクを形成し、無機材料からな
る絶縁膜４０６をドライエッチングして保護膜４０７を形成する。保護膜４０７はＴＦＴ
を覆うが、画素部の開口部４１１はドライエッチング工程により無機材料からなる絶縁膜
が除去されているので露出する（図２０（Ｄ）参照）。
ここで絶縁膜４０６をドライエッチングする際に、下層ドレイン電極４０２の上部に形
成されている電極４０４を、意図的に絶縁膜４０６と共にエッチングにより除去すること
により、下層ドレイン電極４０２を開口部４１１にて露出させる。また電極４０４は、上
層ドレイン電極４０８と電極４０９に分離される。
よってソース電極及びソース配線４１４は、下層ソース電極及びソース配線４０１及び
上層ソース電極及びソース配線４０３から構成され、ドレイン電極４１５は下層ドレイン
電極４０２及び上層ドレイン電極４０８から構成されることとなる。
次いで透明導電膜を保護膜４０７、開口部４１１にて露出した下層ドレイン電極４０２
上に形成し、エッチングして画素電極４１６を形成する（図２０（Ｅ）参照）。透明導電
膜がインジウム錫酸化物（ＩＴＯ）などの酸化物で形成されると、酸化物は多量に酸素を
含有しているため、アルミニウムを含む膜と接触していると、アルミニウム（Ａｌ）との
電気的、または物理的な接続性の劣化、あるいは形成後の電蝕による信頼性が劣化してい
まう恐れがある。下層ドレイン電極４０２を形成するための第２の導電膜がアルミニウム
膜、もしくはアルミニウムを含む膜で構成されるため、保護膜４０７形成のための絶縁膜
４０６エッチングの際に、上層ドレイン電極４０８となる電極４０４を一緒にエッチング
することにより、アルミニウム（Ａｌ）と透明導電膜との接続を回避することが可能であ
る。
図２１（Ａ）〜図２１（Ｅ）では、ドレイン電極を三層の積層膜で形成した例を示す。
まず実施の形態の記載を基にして、図７（Ｂ）に示す構造までを作成する。
次いで、ゲート絶縁膜１０８、島状非晶質半導体膜１０３ａと島状不純物半導体膜１０
３ｂからなる島状半導体膜１０３上に、第３の導電膜、第４の導電膜及び第５の導電膜を
順に積層して成膜する。
第３の導電膜及び第５の導電膜の例としては、モリブデン（Ｍｏ）などの耐熱性導電性
材料膜であり、第４の導電膜の材料の例としては、純アルミニウム膜（Ａｌ）やネオジム
を含むアルミニウム（Ａｌ−Ｎｄ）膜など他の元素を含有するアルミニウム（Ａｌ）膜で
ある。
次にフォトレジスト工程を行い、レジストマスクを形成して、第３の導電膜、第４の導
電膜及び第５の導電膜にエッチングを行い。第３の導電膜を下層ソース電極及びソース配
線４３１、並びに下層ドレイン電極４３２とする。第４の導電膜は、中層ソース電極及び
ソース配線４３３、並びに中層ドレイン電極４３４とする。また第５の導電膜から、上層
ソース電極及びソース配線４３５、上層ドレイン電極４３６を形成する（図２１（Ａ）参
照）。なお下層ソース電極及びソース配線４３１、中層ソース電極及びソース配線４３３
並びに上層ソース電極及びソース配線４３５は、ソース電極及びソース配線４５４を構成
しており、下層ドレイン電極４３２、中層ドレイン電極４３４並びに上層ドレイン電極４
３６はドレイン電極４５５を構成している。
次いで実施の形態と同様に、ソース電極及びソース配線４５４並びにドレイン電極４５
５をマスクとして、島状非晶質半導体膜１０３ａと島状不純物半導体膜１０３ｂの一部を
ドライエッチングにより除去して、島状不純物半導体膜１０３ｂをソース領域２０４とド
レイン領域２０５に分離する。またこのエッチングにより島状非晶質半導体膜１０３ａは
自己整合的にエッチングされ、チャネル形成領域２０６を有する島状半導体膜２０３とな
る（図２１（Ｂ）参照）。
次いで基板全面を覆って、無機材料からなる絶縁膜４３９を形成する（図２１（Ｃ）参
照）。なお絶縁膜４３９は絶縁膜４０６と同様の材料及び同様の工程で作成すればよい。
その後、フォトリソグラフィ工程によって、レジストマスクを形成し、無機材料からな
る絶縁膜４３９をドライエッチングして保護膜４３７を形成する。保護膜４３７はＴＦＴ
を覆うが、画素部の開口部４４１はドライエッチング工程により無機材料からなる絶縁膜
が除去されているので露出する（図２１（Ｄ）参照）。
絶縁膜４３９のエッチング時に、ドレイン電極４５５にダメージの加わる恐れがある。
しかし上層ドレイン電極４３６及び中層ドレイン電極４３４が存在しているので、耐熱性
導電性材料からなる下層ドレイン電極４３２はダメージを受けないという利点を有する。
すなわちドレイン電極を三層構造にすることで、エッチングによる膜減りによる影響を抑
制することが可能となる。
次いで透明導電膜を保護膜４３７、開口部４４１にて露出した上層ドレイン電極４３６
上に形成し、エッチングして画素電極４４６を形成する（図２１（Ｅ）参照）。
図２１（Ｅ）においては、画素電極がインジウム錫酸化物（ＩＴＯ）などの酸化物を含
んでいたとしても、アルミニウムを含む中層ドレイン電極４３４上に、耐熱性導電性材料
膜からなる上層ドレイン電極４３６が存在してるため、アルミニウム（Ａｌ）と透明導電
膜との接続を回避することが可能である。
本実施例では、実施例１に記載された効果に加えて、さらに保護膜材料からなる絶縁膜
のエッチングの際に、ドレイン電極にダメージを受けるのを抑制することができるという
効果を有する。
なお本実施例は、必要であれば実施の形態及び実施例１〜実施例２の構成全てあるいは
その一部と組み合わせることが可能である。
実施の形態及び実施例１〜実施例３では透過型液晶表示装置及びその作製方法を説明し
たが、本実施例では半透過型液晶表示装置や微透過型液晶表示装置について、図２２（Ａ
）〜図２２（Ｂ）、図２３を用いて説明する。
半透過型液晶表示装置や微透過型液晶表示装置いずれを作製する場合においても、実施
の形態及び実施例１〜実施例３で述べた透過型のＴＦＴ基板の作製後、アルミニウム（Ａ
ｌ）、銀（Ａｇ）、クロム（Ｃｒ）など反射率の高い金属膜を用いて反射電極を、透明な
画素電極上に少なくとも一部が重なり電気的に接触するように形成する。
反射電極を作製した部分が反射領域となり、その他の開口部分が透過領域となる。反射
領域と透過領域との面積比率をほぼ等価にすることで半透過型となり、反射領域の面積を
透過領域よりも小さくすることで微透過型液晶表示装置を作製することができる。
実施の形態及び実施例１〜実施例３で述べた透過型液晶表示装置を仮に全透過型液晶表
示装置とすると、全透過型液晶表示装置ではバックライトの光を透過することにより画像
を映し出す。一方微透過型液晶表示装置や半透過型液晶表示装置は、反射電極を有してい
るので外光を利用することが可能となり、消費電力を抑えることができる。
図２２（Ａ）は、実施の形態の図１（Ｂ）に、反射電極５０１を形成したものである。
なお保護膜１０９は図面を見やすくするために省略してある。反射電極５０１が透明電極
である画素電極１０６の面積よりもかなり小さく、反射領域が透過領域よりかなり小さく
なっている。従って図２２（Ａ）の画素構造を有する液晶表示装置は、微透過型液晶表示
装置となる。
また図２２（Ｂ）の液晶表示装置も、実施の形態の図１（Ｂ）に、反射電極５０２を形
成したものであり、反射電極５０２の面積が画素電極１０６の面積よりもかなり小さく、
微透過型液晶表示装置となっている。
図２２（Ａ）の液晶表示装置の画素のＪ−Ｊ’線に沿った断面図を図２４（Ａ）に、図
２２（Ｂ）の液晶表示装置の画素のＫ−Ｋ’線に沿った断面図を図２４（Ｂ）に示す。
図２２（Ａ）の反射電極５０１の端部は画素電極１０６の端部よりも内側に位置するよ
うに形成されている。一方図２２（Ｂ）の液晶表示装置では、反射電極５０２の端部が画
素電極１０６の端部と一致するように形成されている。
図２３（Ａ）も実施の形態の図１（Ｂ）に、反射電極５０３を形成したものであるが、
反射電極５０３が透明電極である画素電極１０６の面積とほぼ半分になるように形成され
ている。すなわち反射部分の面積と透過部分の面積がほぼ等価であるので、図２３（Ａ）
の画素構造を有する液晶表示装置は、半透過型液晶表示装置となる。
図２３（Ｂ）は、半透過型液晶表示装置の別の例である。反射電極５０４は画素電極１
０６の縁に沿って、画素電極１０６の外周をなぞるように形成されている。この形状では
透過領域と反射領域が偏らないので、より見やすい液晶表示装置を得ることができる。
すなわち本実施例では、実施例１に記載された効果に加えて、さらに外光を利用するこ
とが可能となり、消費電力を抑えることができるという利点を持つ。
なお本実施例は、必要であれば実施の形態及び実施例１〜実施例３の構成全てあるいは
その一部と組み合わせることが可能である。
本実施例では、画素部以外の領域例えば周辺部で、ゲート配線材料からなる配線とソー
ス配線材料からなる配線との接続方法について、図２５（Ａ）〜図２５（Ｅ）、図２６（
Ａ）〜図２６（Ｃ）、図２７を用いて説明する。なお特に記載のないものについては、実
施の形態の記載を援用する。
図２７はゲート配線材料からなる配線とソース配線材料からなる配線との接続構造を上
面図で示したものである。図２５（Ａ）〜図２５（Ｅ）、図２６（Ａ）〜図２６（Ｃ）は
図２７の上面図に示す接続構造を形成するための手順を示す断面図であり、図２６（Ｃ）
は図２７中のＰ−Ｐ’で示される部分の断面図である。
図２７において、ゲート配線材料からなる配線５１２とソース配線材料からなる配線５
１４がそれぞれ透明導電材料からなる導電膜５２３を介して接続されている。
まず図２５（Ａ）に示すように、基板５１１上に、実施の形態に記載された方法に基づ
き、ゲート配線材料からなる配線５１２を形成する。その後、図２５（Ｂ）に示すように
、ゲート絶縁膜５１３を基板５１１の全面に成膜する。
次に図２５（Ｂ）に示すように、実施の形態で述べた方法に基づき、ソース配線材料か
らなる配線５１４を形成する。さらに図２５（Ｄ）に示すように、ゲート絶縁膜５１３及
び配線５１４上に保護膜５１５を成膜する。
次に実施の形態で述べた第４のフォトリソグラフィ工程において、ハーフトーンマスク
を用いたハーフトーン露光技術を用いて、段差状のレジストマスク５１６を形成する（図
２５（Ｅ）参照）。レジストマスク５１６を用いてエッチングを行うことで、図２６（Ａ
）のようにゲート配線材料からなる配線５１２の真上の絶縁膜にコンタクトホール５２５
を形成する。ただしコンタクトホール５２５が形成される絶縁膜は好ましくは保護膜５１
５のみとし、ゲート絶縁膜５１３は残存するようにエッチングする。このエッチングによ
り保護膜５１５は、コンタクトホール５２５が形成された保護膜５１７となる。
次に図２６（Ａ）のように、ラジカル状態の酸素などを用いてアッシング処理を行い、
レジストマスク５１６を一部除去して、レジストマスク５１６をレジストマスク５１８の
ように変形させる。
変形させたレジストマスク５１８を用いて、保護膜５１７を再度エッチングして、保護
膜５２１とする。図２６（Ｂ）に示すように、このエッチングによりゲート配線材料から
なる配線５１２上のコンタクトホール５２５が形成され、かつ、ゲート配線材料からなる
配線５１２上のコンタクトホール５２５とソース配線材料からなる配線５１４の一部を含
んだ開口部５２６が形成される。
本実施例において、コンタクトホール５２５はゲート配線材料からなる配線５１２より
も幅を狭く形成しているが、ゲート配線材料からなる配線５１２の両端を含んだ広いコン
タクトホールを形成しても良い。
次いで図２６（Ｃ）に示すように、透明導電材料からなる導電膜５２３を、コンタクト
ホール５２５および開口部５２６上に形成することで、透明導電材料からなる導電膜５２
３を介して、ゲート配線材料からなる配線５１２とソース配線材料からなる配線５１４を
接続することができる。
上述した周辺部のゲート配線材料からなる配線５１２は、実施の形態で述べた画素部に
おけるゲート電極及びゲート配線１０２と同一の構成であり、同一の材料である。またゲ
ート絶縁膜５１３は画素部におけるゲート絶縁膜１０８と同一の構成であり、同一の材料
である。またソース配線材料からなる配線５１４は、画素部におけるソース電極及びソー
ス配線１０４、並びにドレイン電極１０５と同一の構成であり、同一の材料である。また
保護膜５２１および透明導電材料からなる導電膜５２３はそれぞれ、画素部における保護
膜１０９、画素電極１０６とそれぞれ同一の構成であり、同一の材料である。
従って、周辺部での配線の形成も、画素部と同様の方法で、且つ同時に形成することが
できる。従って、ＴＦＴ基板をマスク数を増やすことなく作製することが可能である。
本実施例は、実施の形態で述べられた効果を奏すると共に、マスク数を増やすことなく
周辺の配線も形成することができるという利点を得ることができる。
なお本実施例は、必要であれば実施の形態及び実施例１〜実施例４の構成全てあるいは
その一部と組み合わせることが可能である。
本実施例では、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装
置について、図２８、図２９（Ａ）〜図２９（Ｃ）を用いて説明する。
図２８は、本実施例のＩＰＳモードの液晶表示装置において、任意の一画素の上面図で
ある。また図２９（Ａ）、図２９（Ｂ）及び図２９（Ｃ）は、それぞれ図２８中のＬ−Ｌ
’線、Ｍ−Ｍ’線及びＮ−Ｎ’線に沿った断面図である。
図２８、図２９（Ａ）〜図２９（Ｃ）において、基板６００上に、ゲート配線６０１及
びコモン配線６０２が形成されている。ゲート配線６０１及びコモン配線６０２は、同一
の材料、同一の層及び同一の工程で形成されている。ゲート配線６０１及びコモン配線６
０２上には、ゲート絶縁膜６１４が形成されている。
なお、基板６００は実施の形態で述べた基板１００と同様の材料を用いればよい。また
ゲート配線６０１及びコモン配線６０２は、実施の形態のゲート電極及びゲート配線１０
２と同様の材料及び同様の作製工程で形成すればよい。さらにゲート絶縁膜６１４は、実
施の形態のゲート絶縁膜１０８と同様の材料及び同様の作製工程で形成すればよい。
画素のスイッチング素子となるＴＦＴは、ゲート配線６０１、ゲート絶縁膜６１４、島
状半導体膜６０７、ソース領域６２１、ドレイン領域６２２、ソース電極６０８及びドレ
イン電極６０６を有している（図２９（Ａ）参照）。
なおＴＦＴの島状半導体膜６０７、ソース領域６２１、ドレイン領域６２２は、それぞ
れ実施の形態の島状半導体膜２０３、ソース領域２０４、ドレイン領域２０５の形成方法
を基に形成すればよい。
ソース電極６０８とソース配線６０５は便宜上分けているが、同一の導電膜から形成さ
れ互いに接続されている。またドレイン電極６０６も、ソース電極６０８とソース配線６
０５と同一の材料及び同じ工程で形成される。
保護膜６１５は、実施の形態で述べた保護膜１０９と同じ材料及び同じ作製工程で形成
すればよい。また保護膜６１５は、二点鎖線で示される開口部６０４では除去されており
、開口部６０４に形成されている絶縁膜はゲート絶縁膜６１４のみとなっている。
ドレイン電極６０６と画素電極６１１は、開口部６０４において接することにより電気
的にも接続されている（図２９（Ｂ）参照）。
ソース電極６０８及びソース配線６０５は、実施の形態のソース電極及びソース配線１
０４、またドレイン電極６０６は、実施の形態のドレイン電極１０５と同様の材料及び同
じ工程で形成すればよい。
画素電極６１１と、複数のコモン電極６１２のそれぞれは、同一の材料及び同じ工程で
形成される。コモン電極６１２は、ゲート絶縁膜６１４中のコンタクトホール６０３を介
して、コモン配線６０２と電気的に接続されている（図２９（Ｃ）参照）。
なお、画素電極６１１及びコモン電極６１２は、実施の形態で述べた画素電極１０６と
同様の材料及び同様の作製工程で形成すればよい。
画素電極６１１とコモン電極６１２との間で、基板６００に平行な横方向電界が発生し
、液晶を制御する。
ＩＰＳモードの液晶表示装置は、液晶分子が斜めに立ち上がることがないため、見る角
度による光学特性の変化が少なく、広視野特性を得ることができる。本実施例は、実施例
１に記載された効果に加えて、広視野特性をえることができるという利点を有する。
なお本実施例は、必要であれば実施の形態、実施例１〜実施例５の構成全てあるいはそ
の一部と組み合わせることが可能である。
本実施例では、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇ
ｎｅｄ）モードの液晶表示装置について、図３０、図３１（Ａ）〜図３１（Ｂ）、図３２
（Ａ）〜図３２（Ｂ）を用いて説明する。
図３０は、本実施例のＭＶＡモードの液晶表示装置において、任意の一画素の上面図で
ある。また図３１（Ａ）及び図３１（Ｂ）は、それぞれ図３０中のＰ−Ｐ’線及びＱ−Ｑ
’線に沿った断面図である。
図３０、図３１（Ａ）〜図３１（Ｂ）において、基板６３０上に、ゲート配線６３１、
及び、ゲート配線６３１上にゲート絶縁膜６３２が形成されている。
なお、基板６３０は実施の形態で述べた基板１００と同様の材料を用いればよい。また
ゲート配線６３１は、実施の形態のゲート電極及びゲート配線１０２と同様の材料及び同
様の作製工程で形成すればよい。さらにゲート絶縁膜６３２は、実施の形態のゲート絶縁
膜１０８と同様の材料及び同様の作製工程で形成すればよい。
画素のスイッチング素子となるＴＦＴは、ゲート配線６３１、ゲート絶縁膜６３２、島
状半導体膜６３３、ソース領域６３４、ドレイン領域６３５、ソース電極６３７及びドレ
イン電極６３６を有している（図３１（Ａ）参照）。
なおＴＦＴの島状半導体膜６３３、ソース領域６３４、ドレイン領域６３５は、それぞ
れ実施の形態の島状半導体膜２０３、ソース領域２０４、ドレイン領域２０５の形成方法
を基に形成すればよい。
ソース電極６３７とソース配線６３８は便宜上分けているが、同一の導電膜から形成さ
れ互いに接続されている。またドレイン電極６３６も、ソース電極６３７とソース配線６
３８と同一の材料及び同じ工程で形成される。
保護膜６５１は、実施の形態で述べた保護膜１０９と同じ材料及び同じ作製工程で形成
すればよい。また保護膜６５１は、二点鎖線で示される開口部６５７では除去されており
、開口部６５７に形成されている絶縁膜はゲート絶縁膜６３２のみとなっている。
ソース電極６３７及びソース配線６３８は、実施の形態のソース電極及びソース配線１
０４、またドレイン電極６３６は、実施の形態のドレイン電極１０５と同様の材料及び同
じ工程で形成すればよい。
なお、画素電極６３９は、実施の形態で述べた画素電極１０６と同様の材料及び同様の
作製工程で形成すればよい。
画素電極６３９には、複数の溝６５３が形成されている。
またゲート配線６３１と画素電極６３９が重なる領域には、ゲート絶縁膜６３２を誘電
体として、補助容量６６５が形成される。
保護膜６５１及び画素電極６３９上には、配向膜６５２を形成する。配向膜６５２は、
液滴吐出法やスクリーン印刷法やオフセット印刷法を用いて形成すればよい。
また、対向基板６４１には、着色層６４２、遮光層（ブラックマトリクス）６４３、及
びオーバーコート層６４４からなるカラーフィルタを設け、さらに透明電極からなる対向
電極６４５と、その上に配向膜６４６が形成されている。
対向電極６４５上方の配向膜６４６上には、複数の突起（リブともいう）６５５が形成
されている。突起６５５は、アクリル等の樹脂で形成すればよい。突起６５５は左右対称
、望ましくは四面体であればよい。
液晶６４８は、実施の形態の記載に基づいて、基板６３０及び対向基板６４１の間に形
成される。
図３２（Ａ）〜図３２（Ｂ）は、図３１（Ｂ）において、液晶分子６６１の動きを表し
た図である。
ＭＶＡ方式では、突起６５５に対して、液晶６４８中の液晶分子６６１が左右対称に傾
くように駆動される。これにより左右方向から見た色の差をおさえられる。画素内で液晶
分子６６１の傾く方向を変えるとどの目線からも色のムラがでない。
図３２（Ａ）は印加電圧が印加されない状態、すなわち印加電圧０Ｖであるときの図を
示している。印加電圧が０Ｖのとき、液晶分子６６１は基板６３０及び６４１に対して垂
直に配向している。このため基板６３０又は基板６４１に設けられた偏光板から入った入
射光はそのまま液晶分子６６１を透過するため、出力側の偏光板の透過軸と入射光の振動
面が直交する。よって光は出力されないことから暗状態となる。
図３２（Ｂ）は印加電圧が印加された状態の図を示している。印加電圧を印加すると、
図３２（Ｂ）のように電界６６３がかかることより液晶分子６６１は突起６５５の傾斜方
向に倒れる。これにより液晶分子６６１の長軸が偏光板の吸収軸に交わるので、光が出力
側の偏光板を透過することから、明状態となる。
突起６５５を設けることにより、液晶分子６６１が突起６５５の傾斜面に垂直な方向に
倒れるように駆動され、対称性があり視角特性のよい表示を得ることができる。
またＭＶＡ方式においては、配向膜６４６及び６５２にラビングをしなくてよいので、
作製工程を減らすことができる。またラビング工程がないので、ラビングによる液晶６４
８への混入物をなくすことができる。これにより配向不良や表示品位の低下を抑制するこ
とが可能となる。
以上から、本実施例のＭＶＡ方式の液晶表示装置では、実施例１に記載された効果に加
えて、さらに、対称性があり視角特性のよい表示を得ることができる。
なお本実施例は、必要であれば実施の形態、実施例１〜実施例６の構成全てあるいはそ
の一部と組み合わせることが可能である。
本実施例では、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）方式の液晶表示装置について、図３３、図３４（Ａ）〜図３４（Ｂ）、図３５（Ａ）〜
図３５（Ｂ）を用いて説明する。
図３３は、本実施例のＰＶＡモードの液晶表示装置において、任意の一画素の上面図で
ある。また図３４（Ａ）及び図３４（Ｂ）は、それぞれ図３３中のＳ−Ｓ’線及びＴ−Ｔ
’線に沿った断面図である。
図３３、図３４（Ａ）〜図３４（Ｂ）において、基板７００上に、ゲート配線７０１、
及び、ゲート配線７０１上にゲート絶縁膜７０２が形成されている。
なお、基板７００は実施の形態で述べた基板１００と同様の材料を用いればよい。また
ゲート配線７０１は、実施の形態のゲート電極及びゲート配線１０２と同様の材料及び同
様の作製工程で形成すればよい。さらにゲート絶縁膜７０２は、実施の形態のゲート絶縁
膜１０８と同様の材料及び同様の作製工程で形成すればよい。
画素のスイッチング素子となるＴＦＴは、ゲート配線７０１、ゲート絶縁膜７０２、島
状半導体膜７０３、ソース領域７０４、ドレイン領域７０５、ソース電極７０７及びドレ
イン電極７０６を有している（図３４（Ａ）参照）。
なおＴＦＴの島状半導体膜７０３、ソース領域７０４、ドレイン領域７０５は、それぞ
れ実施の形態の島状半導体膜２０３、ソース領域２０４、ドレイン領域２０５の形成方法
を基に形成すればよい。
ソース電極７０７とソース配線７０８は便宜上分けているが、同一の導電膜から形成さ
れ互いに接続されている。またドレイン電極７０６も、ソース電極７０７とソース配線７
０８と同一の材料及び同じ工程で形成される。
保護膜７３１は、実施の形態で述べた保護膜１０９と同じ材料及び同じ作製工程で形成
すればよい。また保護膜７３１は、二点鎖線で示される開口部７３７では除去されており
、開口部７３７に形成されている絶縁膜はゲート絶縁膜７０２のみとなっている。
ソース電極７０７及びソース配線７０８は、実施の形態のソース電極及びソース配線１
０４、またドレイン電極７０６は、実施の形態のドレイン電極１０５と同様の材料及び同
じ工程で形成すればよい。
なお、画素電極７０９は、実施の形態で述べた画素電極１０６と同様の材料及び同様の
作製工程で形成すればよい。
画素電極７０９には、複数の溝７３９が形成されている。
また画素電極７０９とゲート配線７０１が重なる領域には、ゲート絶縁膜７０２を挟ん
で、補助容量７４４が形成される。
保護膜７３１及び画素電極７０９上には、配向膜７３２を形成する。配向膜７３２は、
液滴吐出法やスクリーン印刷法やオフセット印刷法を用いて形成すればよい。
また、対向基板７１１には、着色層７１２、遮光層（ブラックマトリクス）７１３、及
びオーバーコート層７１４からなるカラーフィルタを設け、さらに透明電極からなる対向
電極７１５と、その上に配向膜７１６が形成されている。
対向電極７１５には、複数の溝７１７が形成されている。対向電極７１５の溝７１７は
、画素電極７０９の溝７３９と重ならないように配置されている（図３３参照）。
液晶７１８は、実施の形態の記載に基づいて、基板７００及び対向基板７１１の間に形
成される。
図３５（Ａ）〜図３５（Ｂ）は、図３４（Ｂ）において、液晶分子７４１の動きを表し
た図である。
ＰＶＡ方式では、対向電極７１５の溝７１７と画素電極７０９の溝７３９が互いに重な
らないように配置されており、液晶７１８中の液晶分子７４１が、お互いに重ならないよ
うに配置された溝７１７及び７３９に向かって配向することで、光が透過する。
図３５（Ａ）は印加電圧が印加されない状態、すなわち印加電圧０Ｖであるときの図を
示している。印加電圧が０Ｖのとき、液晶分子７４１は基板７００に対して垂直に配向し
ているため、基板７００又は基板７１１に設けられた偏光板から入った入射光はそのまま
液晶分子７４１を透過し、入射光の振動方向と出力側の偏光板の透過軸とが直交する。よ
って光は出力されないことから暗状態となる。
図３５（Ｂ）は印加電圧が印加された状態の図を示している。印加電圧を印加すると、
図３５（Ｂ）のように斜めに電界７４２がかかることより液晶分子７４１は斜めに傾くこ
ととなる。これにより液晶分子７４１の長軸が偏光板の吸収軸に交わるので、光が出力側
の偏光板を透過することから、明状態となる。
対向電極７１５に溝７１７、及び、画素電極７０９に溝７３９を設けることにより、溝
７１７及び７３９に向かう斜めの電界７４２によって、液晶分子７４１が斜めに駆動され
、上下方向や左右方向だけでなく斜め方向にも対称性があり視角特性のよい表示を得るこ
とができる。
またＰＶＡ方式においては、配向膜７１６及び７３２にラビングをしなくてよいので、
作製工程を減らすことができる。またラビング工程がないので、ラビングによる液晶７１
８への混入物をなくすことができる。これにより配向不良や表示品位の低下を抑制するこ
とが可能となる。
以上から、本実施例のＰＶＡ方式の液晶表示装置では、実施例１に記載された効果に加
えて、さらに、対称性があり視角特性のよい表示を得ることができる。
なお本実施例は、必要であれば実施の形態、実施例１〜実施例７の構成全てあるいはそ
の一部と組み合わせることが可能である。
本実施例では、サブピクセル分割駆動方式の液晶表示装置について、図３６、図３７（
Ａ）〜図３７（Ｂ）、図３８を用いて説明する。
サブピクセル分割駆動方式では、一画素を複数のサブピクセルに分割して駆動する。
図３６は、本実施例のサブピクセル分割駆動方式の液晶表示装置において、任意の一画
素の上面図である。また図３７（Ａ）〜図３７（Ｂ）及び図３８は、それぞれ図３６中の
Ｕ−Ｕ’線、Ｖ−Ｖ’線及びＷ−Ｗ’線に沿った断面図である。
図３６、図３７（Ａ）〜図３７（Ｂ）、図３８において、基板８００上に、ゲート配線
８０１（８０１ａ、８０１ｂ）、及び、ゲート配線８０１上にゲート絶縁膜８０２が形成
されている。
なお、基板８００は実施の形態で述べた基板１００と同様の材料を用いればよい。また
ゲート配線８０１（８０１ａ、８０１ｂ）は、実施の形態のゲート電極及びゲート配線１
０２と同様の材料及び同様の作製工程で形成すればよい。さらにゲート絶縁膜８０２は、
実施の形態のゲート絶縁膜１０８と同様の材料及び同様の作製工程で形成すればよい。
サブピクセル分割駆動方式の液晶表示装置においては、一画素につきスイッチング素子
である画素ＴＦＴが複数形成される。本実施例では、一画素につき２つの画素ＴＦＴであ
るＴＦＴ８２１ａとＴＦＴ８２１ｂが形成されている。
ＴＦＴ８２１ａには、ゲート配線８０１ａ、ゲート絶縁膜８０２、島状半導体膜８０３
ａ、ソース領域８０４ａ、ドレイン領域８０５ａ、ソース電極８０７ａ及びドレイン電極
８０６ａを有している（図３７（Ａ）参照）。なおＴＦＴ８２１ｂはＴＦＴ８２１ａと同
じ構造であり、ゲート配線８０１ｂ、ゲート絶縁膜８０２、島状半導体膜８０３ｂ、ソー
ス領域８０４ｂ（図示せず）、ドレイン領域８０５ｂ（図示せず）、ソース電極８０７ｂ
及びドレイン電極８０６ｂを有している。
なおＴＦＴ８２１ａの島状半導体膜８０３ａ及びＴＦＴ８２１ｂの島状半導体膜８０３
ｂ、ソース領域８０４ａ及び８０４ｂ、ドレイン領域８０５ａ及び８０５ｂは、それぞれ
実施の形態の島状半導体膜２０３、ソース領域２０４、ドレイン領域２０５の形成方法を
基に形成すればよい。
ソース電極８０７ａ及び８０７ｂ、並びにソース配線８０８は便宜上分けているが、同
一の導電膜から形成され互いに接続されている。またドレイン電極８０６ａ及び８０６ｂ
も、ソース電極８０７ａ及び８０７ｂ並びにソース配線８０８と同一の材料及び同じ工程
で形成される。
保護膜８３１は、実施の形態で述べた保護膜１０９と同じ材料及び同じ作製工程で形成
すればよい。また保護膜８３１は、二点鎖線で示される開口部８３５では除去されており
、開口部８３５に形成されている絶縁膜はゲート絶縁膜８０２のみとなっている。
ソース電極８０７ａ及び８０７ｂ、並びにソース配線８０８は、実施の形態のソース電
極及びソース配線１０４、またドレイン電極８０６ａ及び８０６ｂは、実施の形態のドレ
イン電極１０５と同様の材料及び同じ工程で形成すればよい。
ＴＦＴ８２１ａには画素電極８０９ａが設けられており、画素電極８０９ａはドレイン
電極８０６ａと開口部８３５において直接接続されている。同様に、ＴＦＴ８２１ｂには
画素電極８０９ｂが設けられており、画素電極８０９ｂはドレイン電極８０６ｂと開口部
８３５において直接接続されている。
なお、画素電極８０９ａ及び８０９ｂは、実施の形態で述べた画素電極１０６と同様の
材料及び同様の作製工程で形成すればよい。
画素電極８０９ａと画素電極８０９ｂの面積は、同じでもよいし、違っていてもよい。
画素電極８０９ａと画素電極８０９ｂの面積比は、必要に応じて適宜変更すればよい。例
えば、画素電極８０９ａと画素電極８０９ｂの面積比を５：５や、１：９や、３：７や、
６：４や、８：２等にすることが可能である。
また画素電極８０９ａと補助容量線８３７が重なる領域には、ゲート絶縁膜８０２を挟
んで、補助容量８３９ａが形成される。同様に、画素電極８０９ｂと補助容量線８３７が
重なる領域には、ゲート絶縁膜８０２を挟んで、補助容量８３９ｂが形成される。
補助容量線８３７は、ゲート電極及びゲート配線８０１ａ及び８０１ｂと同じ材料及び
同じ層に形成すればよい。
保護膜８３１並びに画素電極８０９ａ及び８０９ｂ上には、配向膜８３２を形成する。
配向膜８３２は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いて形成すれば
よい。
また、対向基板８１１には、着色層８１２、遮光層（ブラックマトリクス）８１３、及
びオーバーコート層８１４からなるカラーフィルタを設け、さらに透明電極からなる対向
電極８１５と、その上に配向膜８１６が形成されている。
液晶８１８は、実施の形態の記載に基づいて、基板８００及び対向基板８１１の間に形
成される。
本実施例に示すように、一画素を複数のサブピクセルに分割することにより、階調表示
の向上が可能となる。
以上から、本実施例のサブピクセル分割方式の液晶表示装置では、実施例１に記載され
た効果に加えて、さらに、階調表示が向上した液晶表示装置を得ることができる。
なお本実施例は、必要であれば実施の形態、実施例１〜実施例８の構成全てあるいはそ
の一部と組み合わせることが可能である。
本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板か
らパネルを４枚取る例を、図３９（Ａ）〜図３９（Ｄ）、図４０（Ａ）〜図４０（Ｂ）、
図４１（Ａ）〜図４１（Ｂ）及び図４２（Ａ）〜図４２（Ｂ）
を用いて説明する。
図３９（Ａ）は、ディスペンサ（またはインクジェット）による液晶層形成の途中の断
面図を示しており、シール材９０２で囲まれた画素部９０１を覆うように液晶材料９０４
を液滴吐出装置９０６のノズル９０８から吐出、噴射、または滴下させている。液滴吐出
装置９０６は、図３９（Ａ）中の矢印で示す移動方向９０３に移動させる。なお、ここで
はノズル９０８を移動させた例を示したが、ノズルを固定し、基板９００を移動させるこ
とによって液晶層を形成してもよい。
また、図３９（Ｂ）には斜視図を示している。シール材９０２で囲まれた領域のみに選
択的に液晶材料９０４を吐出、噴射、または滴下させ、ノズル走査方向９０３に合わせて
滴下面９０５が移動している様子を示している。
また、図３９（Ａ）の点線で囲まれた部分９０９を拡大した断面図が図３９（Ｃ）及び
図３９（Ｄ）である。液晶材料９０４の粘性が高い場合は、連続的に吐出され、図３９（
Ｃ）のように繋がったまま付着される。一方、液晶材料９０４の粘性が低い場合には、間
欠的に吐出され、図３９（Ｄ）に示すようにドット状に液滴が滴下される。
なお、図３９（Ｃ）及び図３９（Ｄ）中、９００は基板、９１０はＴＦＴ、９１１は画
素電極をそれぞれ指している。画素部９０１は、マトリクス状に配置された画素電極９１
１と、画素電極９１１と接続されているスイッチング素子、ここでは実施の形態及び実施
例１の記載に基づいて作製されたＴＦＴ９１０と、保持容量とで構成されている。
ここで、図４０（Ａ）〜図４０（Ｂ）及び図４１（Ａ）〜図４１（Ｂ）を用いて、パネ
ル作製の流れを以下に説明する。
まず、絶縁表面に画素部９０１が形成された第１の基板９００を用意する。第１の基板
９００は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ
形成、またはカラーフィルタの形成などを行っておく。次いで、図４０（Ａ）に示すよう
に、不活性気体雰囲気または減圧下で第１の基板９００上にディスペンサ装置またはイン
クジェット装置でシール材９０２を画素部９０１を囲む位置に形成する。半透明なシール
材９０２としてはフィラー（直径６μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐ
ａ・ｓのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが
好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いれば
よい。また、簡単なシールパターンであるのでシール材９０２は、印刷法で形成すること
もできる。
次いで、シール材９０２に囲まれた領域に液晶材料９０４をインクジェット法により滴
下する（図４０（Ｂ））。液晶材料９０４としては、インクジェット法によって吐出可能
な粘度を有する公知の液晶材料を用いればよい。また、液晶材料９０４は温度を調節する
ことによって粘度を設定することができるため、インクジェット法に適している。インク
ジェット法により無駄なく必要な量だけの液晶材料９０４をシール材９０２に囲まれた領
域に保持することができる。
次いで、画素部９０１が設けられた第１の基板９００と、対向電極や配向膜が設けられ
た第２の基板９２１とを気泡が入らないように減圧下で貼りあわせる（図４１（Ａ））。
ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材９０２を硬化さ
せる。なお、紫外線照射に加えて、熱処理を行ってもよい。
また、図４２（Ａ）〜図４２（Ｂ）に貼り合わせ時または貼り合わせ後に紫外線照射や
熱処理が可能な貼り合わせ装置の例を示す。
図４２（Ａ）〜図４２（Ｂ）中、９３１は第１基板支持台、９３２は第２基板支持台、
９３４は窓、９３８は下側定盤、９３９は光源である。なお、図４２（Ａ）〜図４２（Ｂ
）において、図３９（Ａ）〜図３９（Ｄ）、図４０（Ａ）〜図４０（Ｂ）、図４１（Ａ）
〜図４１（Ｂ）と対応する部分は同一の符号を用いている。
下側定盤９３８は加熱ヒータが内蔵されており、シール材９０２を硬化させる。また、
第２基板支持台９３２には窓９３４が設けられており、光源９３９からの紫外光などの光
を通過させるようになっている。ここでは図示していないが窓９３４を通して基板の位置
アライメントを行う。また、対向基板となる第２の基板９２１は予め、所望のサイズに切
断しておき、第２基板支持台９３２に真空チャックなどで固定しておく。図４２（Ａ）は
貼り合わせ前の状態を示している。
貼り合わせ時には、第１基板支持台９３１と第２基板支持台９３２とを下降させた後、
圧力をかけて第１の基板９００と第２の基板９２１を貼り合わせ、そのまま紫外光を照射
することによって硬化させる。貼り合わせ後の状態を図４２（Ｂ）に示す。
次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて
第１の基板９００を切断する（図４１（Ｂ）参照）。こうして、１枚の基板から４つのパ
ネルを作製することができる。そして、公知の技術を用いてＦＰＣを貼りつける。
以上の工程によって大面積基板を用いた液晶表示装置が作製される。
また、本実施例は、必要であれば実施の形態、実施例１〜実施例９の構成全てあるいは
その一部と自由に組み合わせることが可能である。
本発明が適用される電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）
、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型
ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示し
うるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を、図４
３、図４４、図４５（Ａ）〜図４５（Ｂ）、図４６（Ａ）〜図４６（Ｂ）、図４７、図４
８（Ａ）〜図４８（Ｅ）、図４９（Ａ）〜図４９（Ｂ）に示す。
図４３は液晶表示パネル２００１と、回路基板２０１１を組み合わせた液晶モジュール
を示している。回路基板２０１１には、コントロール回路２０１２や信号分割回路２０１
３などが形成されており、接続配線２０１４によって本発明を用いて形成された液晶表示
パネル２００１と電気的に接続されている。
この液晶表示パネル２００１には、複数の画素が設けられた画素部２００２と、走査線
駆動回路２００３、選択された画素にビデオ信号を供給する信号線駆動回路２００４を備
えている。液晶表示パネル２００１は、実施の形態及び実施例１〜実施例１０に基づいて
作製すればよい。
図４３に示す液晶モジュールにより液晶テレビ受像器を完成させることができる。図４
４は、液晶テレビ受像機の主要な構成を示すブロック図である。チューナ２１０１は映像
信号と音声信号を受信する。映像信号は、映像信号増幅回路２１０２と、そこから出力さ
れる信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２１０３と、
その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路２０１２によ
り処理される。コントロール回路２０１２は、走査線側と信号線側にそれぞれ信号が出力
する。デジタル駆動する場合には、信号線側に信号分割回路２０１３を設け、入力デジタ
ル信号をｍ個に分割して供給する構成としても良い。
チューナ２１０１で受信した信号のうち、音声信号は音声信号増幅回路２１０５に送ら
れ、その出力は音声信号処理回路２１０６を経てスピーカ２１０７に供給される。制御回
路２１０８は受信局（受信周波数）や音量の制御情報を入力部２１０９から受け、チュー
ナ２１０１や音声信号処理回路２１０６に信号を送出する。
図４５（Ａ）に示すように、液晶モジュールを筐体２２０１に組みこんで、テレビ受像
機を完成させることができる。液晶モジュールにより、表示画面２２０２が形成される。
また、スピーカ２２０３、操作スイッチ２２０４などが適宜備えられている。
また図４５（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を
示す。筐体２２１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで
表示部２２１３やスピーカ部２２１７を駆動させる。バッテリーは充電器２２１０で繰り
返し充電が可能となっている。また、充電器２２１０は映像信号を送受信することが可能
で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体２２１２
は操作キー２２１６によって制御する。また、図４５（Ｂ）に示す装置は、操作キー２２
１６を操作することによって、筐体２２１２から充電器２２１０に信号を送ることも可能
であるため映像音声双方向通信装置とも言える。また、操作キー２２１６を操作すること
によって、筐体２２１２から充電器２２１０に信号を送り、さらに充電器２２１０が送信
できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能で
あり、汎用遠隔制御装置とも言える。本発明は表示部２２１３に適用することができる。
本発明を図４３、図４４、図４５（Ａ）〜図４５（Ｂ）に示すテレビ受像器使用するこ
とにより、品質のよい表示装置を備えたテレビ受像器を得ることが可能となる。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
図４６（Ａ）は本発明を用いて形成された液晶表示パネル２３０１とプリント配線基板
２３０２を組み合わせたモジュールを示している。液晶表示パネル２３０１は、複数の画
素が設けられた画素部２３０３と、第１の走査線駆動回路２３０４、第２の走査線駆動回
路２３０５と、選択された画素にビデオ信号を供給する信号線駆動回路２３０６を備えて
いる。
プリント配線基板２３０２には、コントローラ２３０７、中央処理装置（ＣＰＵ）２３
０８、メモリ２３０９、電源回路２３１０、音声処理回路２３１１及び送受信回路２３１
２などが備えられている。プリント配線基板２３０２と液晶表示パネル２３０１は、フレ
キシブル・プリント・サーキット（ＦＰＣ）２３１３により接続されている。プリント配
線基板２３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがの
ったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントロ
ーラ２３０７、音声処理回路２３１１、メモリ２３０９、ＣＰＵ２３０８、電源回路２３
１０などは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いて液晶表示パネル２３０
１に実装することもできる。ＣＯＧ方式により、プリント配線基板２３０２の規模を縮小
することができる。
プリント配線基板２３０２に備えられたインターフェース（Ｉ／Ｆ）２３１４を介して
、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうため
のアンテナ用ポート２３１５が、プリント配線基板２３０２に設けられている。
図４６（Ｂ）は、図４６（Ａ）に示したモジュールのブロック図を示す。このモジュー
ルは、メモリ２３０９としてＶＲＡＭ２３１６、ＤＲＡＭ２３１７、フラッシュメモリ２
３１８などが含まれている。ＶＲＡＭ２３１６にはパネルに表示する画像のデータが、Ｄ
ＲＡＭ２３１７には画像データまたは音声データが、フラッシュメモリには各種プログラ
ムが記憶されている。
電源回路２３１０は、液晶表示パネル２３０１、コントローラ２３０７、ＣＰＵ２３０
８、音声処理回路２３１１、メモリ２３０９、送受信回路２３１２を動作させる電力を供
給する。またパネルの仕様によっては、電源回路２３１０に電流源が備えられている場合
もある。
ＣＰＵ２３０８は、制御信号生成回路２３２０、デコーダ２３２１、レジスタ２３２２
、演算回路２３２３、ＲＡＭ２３２４、ＣＰＵ２３０８用のインターフェース２３１９な
どを有している。インターフェース２３１９を介してＣＰＵ２３０８に入力された各種信
号は、一旦レジスタ２３２２に保持された後、演算回路２３２３、デコーダ２３２１など
に入力される。演算回路２３２３では、入力された信号に基づき演算を行ない、各種命令
を送る場所を指定する。一方デコーダ２３２１に入力された信号はデコードされ、制御信
号生成回路２３２０に入力される。制御信号生成回路２３２０は入力された信号に基づき
、各種命令を含む信号を生成し、演算回路２３２３において指定された場所、具体的には
メモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７な
どに送る。
メモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７
は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段２３２５から入力された信号は、インターフェース２３１４を介してプリント
配線基板２３０２に実装されたＣＰＵ２３０８に送られる。制御信号生成回路２３２０は
、ポインティングデバイスやキーボードなどの入力手段２３２５から送られてきた信号に
従い、ＶＲＡＭ２３１６に格納してある画像データを所定のフォーマットに変換し、コン
トローラ２３０７に送付する。
コントローラ２３０７は、パネルの仕様に合わせてＣＰＵ２３０８から送られてきた画
像データを含む信号にデータ処理を施し、液晶表示パネル２３０１に供給する。またコン
トローラ２３０７は、電源回路２３１０から入力された電源電圧やＣＰＵ２３０８から入
力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交
流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、液晶表示パネル２３０１に供
給する。
送受信回路２３１２では、アンテナ２３２８において電波として送受信される信号が処
理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ
Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌ
ｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路２３１２において
送受信される信号のうち音声情報を含む信号が、ＣＰＵ２３０８からの命令に従って、音
声処理回路２３１１に送られる。
ＣＰＵ２３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路２３
１１において音声信号に復調され、スピーカ２３２７に送られる。またマイク２３２６か
ら送られてきた音声信号は、音声処理回路２３１１において変調され、ＣＰＵ２３０８か
らの命令に従って、送受信回路２３１２に送られる。
コントローラ２３０７、ＣＰＵ２３０８、電源回路２３１０、音声処理回路２３１１、
メモリ２３０９を、本実施例のパッケージとして実装することができる。本実施例は、ア
イソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏ
ｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランな
どの高周波回路以外であれば、どのような回路にも応用することができる。
図４７は、図４６（Ａ）〜図４６（Ｂ）に示すモジュールを含む携帯電話機の一態様を
示している。液晶表示パネル２３０１はハウジング２３３０に脱着自在に組み込まれる。
ハウジング２３３０は液晶表示パネル２３０１のサイズに合わせて、形状や寸法を適宜変
更することができる。液晶表示パネル２３０１を固定したハウジング２３３０はプリント
基板２３３１に嵌着されモジュールとして組み立てられる。
液晶表示パネル２３０１はＦＰＣ２３１３を介してプリント基板２３３１に接続される
。プリント基板２３３１には、スピーカ２３３２、マイクロフォン２３３３、送受信回路
２３３４、ＣＰＵ及びコントローラなどを含む信号処理回路２３３５が形成されている。
このようなモジュールと、入力手段２３３６、バッテリ２３３７、アンテナ２３４０を組
み合わせ、筐体２３３９に収納する。液晶表示パネル２３０１の画素部は筐体２３３９に
形成された開口窓から視認できように配置する。
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。
例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした
構成としても、上記した作用効果を奏することができる。
できる。
本発明を図４６（Ａ）〜図４６（Ｂ）、図４７に示す携帯電話に使用することにより、
品質のよい表示装置を備えた携帯電話を得ることが可能となる。
図４８（Ａ）は液晶ディスプレイであり、筐体２４０１、支持台２４０２、表示部２４
０３などによって構成されている。本発明は表示部２４０３に適用が可能である。
本発明を使用することにより、品質のよい表示装置を備えた液晶ディスプレイを得るこ
とが可能となる。
図４８（Ｂ）はコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、
キーボード２５０４、外部接続ポート２５０５、ポインティングマウス２５０６等を含む
。本発明は表示部２５０３に適用することができる。
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが
可能となる。
図４８（Ｃ）は携帯可能なコンピュータであり、本体２６０１、表示部２６０２、スイ
ッチ２６０３、操作キー２６０４、赤外線ポート２６０５等を含む。本発明は表示部２６
０２に適用することができる。
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが
可能となる。
図４８（Ｄ）は携帯型のゲーム機であり、筐体２７０１、表示部２７０２、スピーカ部
２７０３、操作キー２７０４、記録媒体挿入部２７０５等を含む。本発明は表示部２７０
２に適用することができる。
本発明を使用することにより、品質のよい表示装置を備えたゲーム機を得ることが可能
となる。
図４８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２８０１、筐体２８０２、表示部Ａ２８０３、表示部Ｂ２８０４、記録媒体
（ＤＶＤ等）読込部２８０５、操作キー２８０６、スピーカ部２８０７等を含む。表示部
Ａ２８０３は主として画像情報を表示し、表示部Ｂ２８０４は主として文字情報を表示す
る。本発明は表示部Ａ２８０３、表示部Ｂ２８０４及び制御用回路部等に適用することが
できる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
本発明を使用することにより、品質のよい表示装置を備えた画像再生装置を得ることが
可能となる。
図４９（Ａ）及び図４９（Ｂ）は、本発明の液晶表示装置をカメラ、例えばデジタルカ
メラに組み込んだ例を示す図である。図４９（Ａ）は、デジタルカメラの前面方向から見
た斜視図、図４９（Ｂ）は、後面方向から見た斜視図である。図４９（Ａ）において、デ
ジタルカメラには、リリースボタン２９０１、メインスイッチ２９０２、ファインダ窓２
９０３、フラッシュ２９０４、レンズ２９０５、鏡胴２９０６、筺体２９０７が備えられ
ている。
また、図４９（Ｂ）において、ファインダ接眼窓２９１１、モニタ２９１２、操作ボタ
ン２９１３が備えられている。
リリースボタン２９０１は、半分の位置まで押下されると、焦点調整機構および露出調
整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ２９０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦ
を切り替える。
ファインダ窓２９０３は、デジタルカメラの前面のレンズ２９０５の上部に配置されて
おり、図４９（Ｂ）に示すファインダ接眼窓２９１１から撮影する範囲やピントの位置を
確認するための装置である。
フラッシュ２９０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いとき
に、リリースボタン２９０１が押下されてシャッターが開くと同時に補助光を照射する。
レンズ２９０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシン
グレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光
学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄ
ｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴２９０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレ
ンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ２９
０５を手前に移動させる。また、携帯時は、レンズ２９０５を沈銅させてコンパクトにす
る。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影すること
ができる構造としているが、この構造に限定されるものではなく、筺体２９０７内での撮
影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい
。
ファインダ接眼窓２９１１は、デジタルカメラの後面上部に設けられており、撮影する
範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン２９１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セ
ットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等に
より構成されている。
本発明の液晶表示装置は、図４９（Ａ）及び図４９（Ｂ）に示すカメラのモニタ２９１
２に組み込むことができる。これにより品質のよい表示装置を備えたデジタルカメラを得
ることが可能となる。
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないこ
を付記する。
また本実施例は、実施の形態及び実施例１〜実施例１０の構成全てあるいはその一部と
自由に組み合せて実施することが可能である。
本発明により、保護膜を開口部になるべく重ならないように形成することで、開口部が
増大した表示装置を得ることができる。さらに本発明では、開口部をソース配線に平行に
列方向に延在させることにより、保護膜形成のための絶縁膜のエッチングの際に発生する
残渣を低減することができ、残渣に由来する画素電極とドレイン電極とのコンタクト不良
を低減することができる。
また本発明によって、品質のよい表示装置を備えた電子機器を得ることが可能となる。
１００ 基板
１０１ 開口部
１０２ ゲート電極及びゲート配線
１０３ 島状半導体膜
１０３ａ 島状非晶質半導体膜
１０３ｂ 島状不純物半導体膜
１０４ ソース電極及びソース配線
１０５ ドレイン電極
１０６ 画素電極
１０７ 補助容量
１０８ ゲート絶縁膜
１０９ 保護膜
２０１ ＴＦＴ
２０３ 島状半導体膜
２０４ ソース領域
２０５ ドレイン領域
２０６ チャネル形成領域
２０８ 配向膜
２１１ 対向基板
２１２ 着色層
２１３ 遮光層（ブラックマトリクス）
２１４ オーバーコート層
２１５ 対向電極
２１６ 配向膜
２１８ 液晶
２２１ シール材
２２２ ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）
２３１ 画素部
３００ 基板
３０１ 開口部
３０２ ゲート電極及びゲート配線
３０３ 島状半導体膜
３０４ ソース電極及びソース配線
３０５ ドレイン電極
３０６ 画素電極
３０７ 補助容量
３０８ ゲート絶縁膜
３０９ 保護膜
３１４ ソース領域
３１５ ドレイン領域
３１７ レジストマスク
３２１ 非晶質半導体膜
３２２ 一導電型を付与する不純物を含有する半導体膜
３２３ 導電膜
３３０ 基板
３３１ 開口部
３３２ ゲート電極及びゲート配線
３３３ 島状半導体膜
３３４ ソース電極及びソース配線
３３５ ドレイン電極
３３６ 画素電極
３３７ レジストマスク
３３８ ゲート絶縁膜
３３９ 保護膜
３４１ 非晶質半導体膜
３４２ 一導電型を付与する不純物を含有する半導体膜
３４４ ソース領域
３４５ ドレイン領域
３４６ 導電膜
４０１ 下層ソース電極及びソース配線
４０２ 下層ドレイン電極
４０３ 上層ソース電極及びソース配線
４０４ 電極
４０６ 絶縁膜
４０７ 保護膜
４０８ 上層ドレイン電極
４０９ 電極
４１１ 開口部
４１４ ソース電極及びソース配線
４１５ ドレイン電極
４１６ 画素電極
４３１ 下層ソース電極及びソース配線
４３２ 下層ドレイン電極
４３３ 中層ソース電極及びソース配線
４３４ 中層ドレイン電極
４３５ 上層ソース電極及びソース配線
４３６ 上層ドレイン電極
４３７ 保護膜
４３９ 絶縁膜
４４１ 開口部
４４６ 画素電極
４５４ ソース電極及びソース配線
４５５ ドレイン電極
５０１ 反射電極
５０２ 反射電極
５０３ 反射電極
５０４ 反射電極
５１１ 基板
５１２ 配線
５１３ ゲート絶縁膜
５１４ 配線
５１５ 保護膜
５１６ レジストマスク
５１７ 保護膜
５１８ レジストマスク
５２１ 保護膜
５２３ 導電膜
５２５ コンタクトホール
５２６ 開口部
６００ 基板
６０１ ゲート配線
６０２ コモン配線
６０３ コンタクトホール
６０４ 開口部
６０５ ソース配線
６０６ ドレイン電極
６０７ 島状半導体膜
６０８ ソース電極
６１１ 画素電極
６１２ コモン電極
６１４ ゲート絶縁膜
６１５ 保護膜
６２１ ソース領域
６２２ ドレイン領域
６３０ 基板
６３１ ゲート配線
６３２ ゲート絶縁膜
６３３ 島状半導体膜
６３４ ソース領域
６３５ ドレイン領域
６３６ ドレイン電極
６３７ ソース電極
６３８ ソース配線
６３９ 画素電極
６４１ 対向基板
６４２ 着色層
６４３ 遮光層（ブラックマトリクス）
６４４ オーバーコート層
６４５ 対向電極
６４６ 配向膜
６４８ 液晶
６５１ 保護膜
６５２ 配向膜
６５３ 溝
６５５ 突起
６５７ 開口部
６６１ 液晶分子
６６３ 電界
６６５ 補助容量
７００ 基板
７０１ ゲート配線
７０２ ゲート絶縁膜
７０３ 島状半導体膜
７０４ ソース領域
７０５ ドレイン領域
７０７ ソース電極
７０６ ドレイン電極
７０８ ソース配線
７０９ 画素電極
７１１ 対向基板
７１２ 着色層
７１３ 遮光層（ブラックマトリクス）
７１４ オーバーコート層
７１５ 対向電極
７１６ 配向膜
７１７ 溝
７１８ 液晶
７３１ 保護膜
７３２ 配向膜
７３７ 開口部
７３９ 溝
７４１ 液晶分子
７４２ 電界
７４４ 補助容量
８００ 基板
８０１ ゲート配線
８０１ａ ゲート配線
８０１ｂ ゲート配線
８０２ ゲート絶縁膜
８０３ａ 島状半導体膜
８０３ｂ 島状半導体膜
８０４ａ ソース領域
８０４ｂ ソース領域
８０５ａ ドレイン領域
８０５ｂ ドレイン領域
８０６ａ ドレイン電極
８０６ｂ ドレイン電極
８０７ａ ソース電極
８０７ｂ ソース電極
８０８ ソース配線
８０９ａ 画素電極
８０９ｂ 画素電極
８１１ 対向基板
８１２ 着色層
８１３ 遮光層（ブラックマトリクス）
８１４ オーバーコート層
８１５ 対向電極
８１６ 配向膜
８１８ 液晶
８２１ａ ＴＦＴ
８２１ｂ ＴＦＴ
８３１ 保護膜
８３２ 配向膜
８３５ 開口部
８３７ 補助容量線
８３９ａ 補助容量
８３９ｂ 補助容量
９００ 基板
９０１ 画素部
９０２ シール材
９０３ 移動方向
９０４ 液晶材料
９０５ 滴下面
９０６ 液滴吐出装置
９０８ ノズル
９０９ 部分
９１０ ＴＦＴ
９１１ 画素電極
９２１ 基板
９３１ 第１基板支持台
９３２ 第２基板支持台
９３４ 窓
９３８ 下側定盤
９３９ 光源
１０００ 基板
１００１ コンタクトホール
１００２ ゲート電極及びゲート配線
１００３ 半導体膜
１００３ａ 島状半導体膜
１００３ｂｓ ソース領域
１００３ｂｄ ドレイン領域
１００４ ソース電極及びソース配線
１００５ ドレイン電極
１００６ 画素電極
１００７ 補助容量
１０１１ コンタクトホール
１０１２ ゲート電極及びゲート配線
１０１３ 半導体膜
１０１４ ソース電極及びソース配線
１０１５ ドレイン電極
１０１６ 画素電極
１０１７ 補助容量
１０１８ 補助容量線
１０２１ 第１の導電膜
１０２２ ゲート絶縁膜
１０２３ 非晶質半導体膜
１０２４ 非晶質半導体膜
１０２５ａ 島状半導体膜
１０２５ｂ 島状不純物半導体膜
１０２６ 第２の導電膜
１０２７ 保護膜
１０２９ 第３の導電膜
１０３１ コンタクトホール
１０３２ ゲート電極及びゲート配線
１０３３ 半導体膜
１０３４ ソース電極及びソース配線
１０３５ ドレイン電極
１０３６ 画素電極
１０３７ａ 補助容量
１０３７ｂ 補助容量
１０３８ 下層補助容量線
１０３９ａ 上層補助容量電極
１０３９ｂ 上層補助容量電極
２００１ 液晶表示パネル
２００２ 画素部
２００３ 走査線駆動回路
２００４ 信号線駆動回路
２０１１ 回路基板
２０１２ コントロール回路
２０１３ 信号分割回路
２０１４ 接続配線
２１０１ チューナ
２１０２ 映像信号増幅回路
２１０３ 映像信号処理回路
２１０５ 音声信号増幅回路
２１０６ 音声信号処理回路
２１０７ スピーカ
２１０８ 制御回路
２１０９ 入力部
２２０１ 筐体
２２０２ 表示画面
２２０３ スピーカ
２２０４ 操作スイッチ
２２１０ 充電器
２２１２ 筐体
２２１３ 表示部
２２１６ 操作キー
２２１７ スピーカ部
２３０１ 液晶表示パネル
２３０２ プリント配線基板
２３０３ 画素部
２３０４ 走査線駆動回路
２３０５ 走査線駆動回路
２３０６ 信号線駆動回路
２３０７ コントローラ
２３０８ ＣＰＵ
２３０９ メモリ
２３１０ 電源回路
２３１１ 音声処理回路
２３１２ 送受信回路
２３１３ フレキシブル・プリント・サーキット（ＦＰＣ）
２３１４ インターフェース（Ｉ／Ｆ）
２３１５ アンテナ用ポート
２３１６ ＶＲＡＭ
２３１７ ＤＲＡＭ
２３１８ フラッシュメモリ
２３１９ インターフェース
２３２０ 制御信号生成回路
２３２１ デコーダ
２３２２ レジスタ
２３２３ 演算回路
２３２４ ＲＡＭ
２３２５ 入力手段
２３２６ マイク
２３２７ スピーカ
２３２８ アンテナ
２３３０ ハウジング
２３３１ プリント基板
２３３２ スピーカ
２３３３ マイクロフォン
２３３４ 送受信回路
２３３５ 信号処理回路
２３３６ 入力手段
２３３７ バッテリ
２３３９ 筐体
２３４０ アンテナ
２４０１ 筐体
２４０２ 支持台
２４０３ 表示部
２５０１ 本体
２５０２ 筐体
２５０３ 表示部
２５０４ キーボード
２５０５ 外部接続ポート
２５０６ ポインティングマウス
２６０１ 本体
２６０２ 表示部
２６０３ スイッチ
２６０４ 操作キー
２６０５ 赤外線ポート
２７０１ 筐体
２７０２ 表示部
２７０３ スピーカ部
２７０４ 操作キー
２７０５ 記録媒体挿入部
２８０１ 本体
２８０２ 筐体
２８０３ 表示部Ａ
２８０４ 表示部Ｂ
２８０５ 記録媒体（ＤＶＤ等）読込部
２８０６ 操作キー
２８０７ スピーカ部
２９０１ リリースボタン
２９０２ メインスイッチ
２９０３ ファインダ窓
２９０４ フラッシュ
２９０５ レンズ
２９０６ 鏡胴
２９０７ 筺体
２９１１ ファインダ接眼窓
２９１２ モニタ
２９１３ 操作ボタン

Claims (3)

  1. ゲート配線としての機能を有する第１の配線と、
    補助容量線としての機能を有する第２の配線と、
    ゲート絶縁膜を介して、前記第１の配線と重なる領域を有する半導体膜と、
    ソース配線としての機能を有し、前記半導体膜と電気的に接続された第３の配線と、
    ドレイン電極としての機能を有し、前記半導体膜と電気的に接続された導電層と、
    前記第１の配線上、前記第２の配線上、前記半導体膜上、前記第３の配線上、及び前記導電層上の絶縁膜と、
    前記絶縁膜上に設けられ、前記導電層と電気的に接続された第１の電極と、
    前記第１の電極と接する領域を有する第２の電極と、
    補助容量と、を有し、
    前記第１の配線と、前記第２の配線とは、同じ層上に設けられ、且つ同じ材料で形成されており、
    前記絶縁膜は、少なくとも前記半導体膜を覆う領域と、前記第３の配線を覆う領域とを有し、
    前記絶縁膜は開口を有し、
    前記第１の電極は、前記開口を介して前記導電層と電気的に接続され、
    前記補助容量は、前記第２の配線の一部と前記第１の電極の一部とが重なる領域に形成されており、
    前記開口は、前記補助容量と重なる領域を有し、
    前記第２の電極は、前記導電層と重なる領域を有し、
    前記第２の電極と前記導電層とが重なる前記領域は、前記開口と重なる領域を有し、
    前記第１の電極は、透光性を有する電極であり、
    前記第２の電極は、反射電極であることを特徴とする半導体装置。
  2. ゲート配線としての機能を有する第１の配線と、
    補助容量線としての機能を有する第２の配線と、
    ゲート絶縁膜を介して、前記第１の配線と重なる領域を有する半導体膜と、
    ソース配線としての機能を有し、前記半導体膜と電気的に接続された第３の配線と、
    ドレイン電極としての機能を有し、前記半導体膜と電気的に接続された導電層と、
    前記第１の配線上、前記第２の配線上、前記半導体膜上、前記第３の配線上、及び前記導電層上の絶縁膜と、
    前記絶縁膜上に設けられ、前記導電層と電気的に接続された第１の電極と、
    前記第１の電極と接する領域を有する第２の電極と、
    補助容量と、を有し、
    前記第１の配線と、前記第２の配線とは、同じ層上に設けられ、且つ同じ材料を有し、
    前記絶縁膜は、少なくとも前記半導体膜を覆う領域と、前記第３の配線を覆う領域とを有し、
    前記絶縁膜は開口を有し、
    前記第１の電極は、前記開口を介して前記導電層と電気的に接続され、
    前記補助容量は、前記第２の配線の一部と前記第１の電極の一部とが重なる領域に形成されており、
    前記開口は、前記補助容量と重なる領域を有し、
    前記第２の電極は、前記導電層と重なる領域を有し、
    前記第２の電極と前記導電層とが重なる前記領域は、前記開口と重なる領域を有し、
    前記第１の電極は、透光性を有する電極であり、
    前記第２の電極は、Ａｌを含む反射電極であることを特徴とする半導体装置。
  3. ゲート配線としての機能を有する第１の配線と、
    補助容量線としての機能を有する第２の配線と、
    ゲート絶縁膜を介して、前記第１の配線と重なる領域を有する半導体膜と、
    ソース配線としての機能を有し、前記半導体膜と電気的に接続された第３の配線と、
    ドレイン電極としての機能を有し、前記半導体膜と電気的に接続された導電層と、
    前記第１の配線上、前記第２の配線上、前記半導体膜上、前記第３の配線上、及び前記導電層上の絶縁膜と、
    前記絶縁膜上に設けられ、前記導電層と電気的に接続された第１の電極と、
    前記第１の電極と接する領域を有する第２の電極と、
    補助容量と、を有し、
    前記第１の配線及び前記第２の配線の各々は、Ａｌを含む層と、Ｔｉを含む層と、を有し、
    前記絶縁膜は、少なくとも前記半導体膜を覆う領域と、前記第３の配線を覆う領域とを有し、
    前記絶縁膜は開口を有し、
    前記第１の電極は、前記開口を介して前記導電層と電気的に接続され、
    前記補助容量は、前記第２の配線の一部と前記第１の電極の一部とが重なる領域に形成されており、
    前記開口は、前記補助容量と重なる領域を有し、
    前記第２の電極は、前記導電層と重なる領域を有し、
    前記第２の電極と前記導電層とが重なる前記領域は、前記開口と重なる領域を有し、
    前記第１の電極は、透光性を有する電極であり、
    前記第２の電極は、反射電極であることを特徴とする半導体装置。
JP2016149895A 2005-12-26 2016-07-29 半導体装置 Active JP6386499B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005372586 2005-12-26
JP2005372586 2005-12-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015128741A Division JP6085644B2 (ja) 2005-12-26 2015-06-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016190643A Division JP2017016152A (ja) 2005-12-26 2016-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2016194727A JP2016194727A (ja) 2016-11-17
JP6386499B2 true JP6386499B2 (ja) 2018-09-05

Family

ID=38193178

Family Applications (12)

Application Number Title Priority Date Filing Date
JP2012063042A Expired - Fee Related JP5417473B2 (ja) 2005-12-26 2012-03-21 半導体装置の作製方法
JP2013005134A Withdrawn JP2013080261A (ja) 2005-12-26 2013-01-16 半導体装置
JP2014095924A Active JP5923133B2 (ja) 2005-12-26 2014-05-07 半導体装置
JP2015128741A Active JP6085644B2 (ja) 2005-12-26 2015-06-26 半導体装置
JP2016149895A Active JP6386499B2 (ja) 2005-12-26 2016-07-29 半導体装置
JP2016190643A Withdrawn JP2017016152A (ja) 2005-12-26 2016-09-29 半導体装置
JP2018117852A Active JP6630781B2 (ja) 2005-12-26 2018-06-21 液晶表示装置
JP2019196148A Active JP7018918B2 (ja) 2005-12-26 2019-10-29 半導体装置
JP2021033307A Withdrawn JP2021103306A (ja) 2005-12-26 2021-03-03 半導体装置
JP2022186969A Active JP7478797B2 (ja) 2005-12-26 2022-11-23 液晶表示装置
JP2024003094A Pending JP2024032773A (ja) 2005-12-26 2024-01-12 半導体装置
JP2024097691A Active JP7534572B1 (ja) 2005-12-26 2024-06-17 液晶表示装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2012063042A Expired - Fee Related JP5417473B2 (ja) 2005-12-26 2012-03-21 半導体装置の作製方法
JP2013005134A Withdrawn JP2013080261A (ja) 2005-12-26 2013-01-16 半導体装置
JP2014095924A Active JP5923133B2 (ja) 2005-12-26 2014-05-07 半導体装置
JP2015128741A Active JP6085644B2 (ja) 2005-12-26 2015-06-26 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2016190643A Withdrawn JP2017016152A (ja) 2005-12-26 2016-09-29 半導体装置
JP2018117852A Active JP6630781B2 (ja) 2005-12-26 2018-06-21 液晶表示装置
JP2019196148A Active JP7018918B2 (ja) 2005-12-26 2019-10-29 半導体装置
JP2021033307A Withdrawn JP2021103306A (ja) 2005-12-26 2021-03-03 半導体装置
JP2022186969A Active JP7478797B2 (ja) 2005-12-26 2022-11-23 液晶表示装置
JP2024003094A Pending JP2024032773A (ja) 2005-12-26 2024-01-12 半導体装置
JP2024097691A Active JP7534572B1 (ja) 2005-12-26 2024-06-17 液晶表示装置

Country Status (5)

Country Link
US (3) US8212953B2 (ja)
JP (12) JP5417473B2 (ja)
KR (1) KR101324152B1 (ja)
CN (2) CN1992294B (ja)
TW (1) TWI427388B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP2007334297A (ja) * 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) * 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4285533B2 (ja) * 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR101458898B1 (ko) * 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
KR20100065876A (ko) * 2008-12-09 2010-06-17 삼성전자주식회사 액정 표시 장치 및 이의 제조 방법
KR101999970B1 (ko) * 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP5384088B2 (ja) * 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
KR102052859B1 (ko) * 2008-11-28 2019-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
KR101424950B1 (ko) 2009-10-09 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101944239B1 (ko) 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011161910A1 (ja) * 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI475676B (zh) * 2012-02-13 2015-03-01 Innocom Tech Shenzhen Co Ltd 主動矩陣式影像感測面板及裝置
TWI493724B (zh) * 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
CN102629611B (zh) * 2012-03-29 2015-01-21 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2014239173A (ja) * 2013-06-10 2014-12-18 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
CN103560110B (zh) * 2013-11-22 2016-02-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103676376B (zh) * 2013-12-10 2016-01-06 深圳市华星光电技术有限公司 阵列基板及其制作方法及应用该阵列基板的液晶显示面板
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN104409483B (zh) * 2014-10-16 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN104934441B (zh) * 2015-04-29 2018-03-30 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件
WO2017064593A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102639294B1 (ko) * 2016-08-18 2024-02-21 삼성디스플레이 주식회사 액정 표시 장치
CN106409844A (zh) * 2016-11-29 2017-02-15 深圳市华星光电技术有限公司 底栅型多晶硅tft基板及其制作方法
CN110114718B (zh) * 2017-01-16 2023-10-10 株式会社半导体能源研究所 显示装置及其制造方法
CN115616803A (zh) * 2018-03-14 2023-01-17 群创光电股份有限公司 电子装置
US20200089066A1 (en) * 2018-09-17 2020-03-19 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
TWI687911B (zh) * 2018-12-11 2020-03-11 友達光電股份有限公司 畫素陣列基板及其驅動方法
KR102698880B1 (ko) 2019-05-13 2024-08-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115125A (ja) 1985-11-14 1987-05-26 Fujitsu Ltd 液晶表示装置とその製造方法
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH07113731B2 (ja) 1990-08-03 1995-12-06 カシオ計算機株式会社 液晶表示素子
JPH07119919B2 (ja) 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JPH04361229A (ja) * 1991-06-07 1992-12-14 Nec Corp Ｌｃｄパネル
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JPH05216068A (ja) 1992-02-04 1993-08-27 Sony Corp 液晶表示装置
JP3265622B2 (ja) * 1992-07-06 2002-03-11 富士通株式会社 液晶表示装置の製造方法
JPH0695152A (ja) * 1992-09-17 1994-04-08 Dainippon Printing Co Ltd 液晶駆動用半導体装置
JPH06250210A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示装置およびその製造方法
JPH0772506A (ja) 1993-06-14 1995-03-17 Casio Comput Co Ltd 薄膜トランジスタパネル
JPH0830801A (ja) 1994-07-19 1996-02-02 Matsushita Electric Ind Co Ltd 図形処理方法
WO1996030801A1 (fr) 1995-03-29 1996-10-03 Hitachi, Ltd. Affichage a cristaux liquides
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
JPH09133927A (ja) * 1995-11-09 1997-05-20 Hitachi Ltd アクティブマトリックス基板およびその製造方法、並びに液晶表示装置
JP3582193B2 (ja) 1995-12-08 2004-10-27 カシオ計算機株式会社 液晶表示素子
KR100212288B1 (ko) 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
JPH1115024A (ja) 1997-06-24 1999-01-22 Casio Comput Co Ltd アクティブマトリクス型表示装置
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
JP3577625B2 (ja) 1998-11-26 2004-10-13 株式会社アドバンスト・ディスプレイ 液晶表示装置の製造方法
JP2000235371A (ja) 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示装置
JP3231727B2 (ja) 1999-02-19 2001-11-26 鹿児島日本電気株式会社 Ｔｆｔ基板及び多面取りガラス基板上へのｔｆｔ基板の配列方法
JP3544489B2 (ja) * 1999-04-20 2004-07-21 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100333983B1 (ko) 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
JP3796072B2 (ja) * 1999-08-04 2006-07-12 シャープ株式会社 透過型液晶表示装置
JP4398015B2 (ja) 1999-08-09 2010-01-13 シャープ株式会社 液晶表示装置及びその製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP2002116712A (ja) 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP2002368011A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
US6903377B2 (en) 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4025059B2 (ja) * 2001-11-26 2007-12-19 株式会社日立製作所 液晶表示装置
JP2003177390A (ja) 2001-12-13 2003-06-27 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
DE10164500B4 (de) * 2001-12-28 2005-01-13 Webasto Vehicle Systems International Gmbh Verfahren und Vorrichtung zum Verstärken einer Verdeckplane
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP2004109794A (ja) 2002-09-20 2004-04-08 Hitachi Displays Ltd 液晶表示装置
KR100925784B1 (ko) * 2002-11-21 2009-11-11 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
KR20040050237A (ko) * 2002-12-09 2004-06-16 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI226961B (en) * 2003-01-30 2005-01-21 Chi Mei Optoelectronics Corp Multi-domain vertical alignment LCD using circular polarized light
JP2004241774A (ja) * 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
KR100931681B1 (ko) * 2003-04-08 2009-12-14 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
US7274038B2 (en) 2003-06-30 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
WO2005001561A1 (ja) * 2003-06-30 2005-01-06 Sanyo Electric Co., Ltd. 液晶表示装置
JP2005062802A (ja) 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
CN1605916B (zh) 2003-10-10 2010-05-05 乐金显示有限公司 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
WO2005047966A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP3915792B2 (ja) * 2004-03-12 2007-05-16 セイコーエプソン株式会社 液晶表示装置および電子機器
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP2005309147A (ja) * 2004-04-22 2005-11-04 Sharp Corp アクティブマトリクス基板及びそれを備えた表示装置
TWI282969B (en) 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
KR100675635B1 (ko) 2004-05-10 2007-02-02 엘지.필립스 엘시디 주식회사 대조비가 향상된 횡전계모드 액정표시소자
CN100498480C (zh) 2004-05-13 2009-06-10 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101041970B1 (ko) * 2004-06-11 2011-06-16 삼성전자주식회사 액정 표시 장치
KR101112538B1 (ko) 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8058652B2 (en) 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
KR100679100B1 (ko) 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101085136B1 (ko) 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107270B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
TWI368327B (en) * 2005-01-17 2012-07-11 Samsung Electronics Co Ltd Optical mask and manufacturing method of thin film transistor array panel using the optical mask
JP4440150B2 (ja) * 2005-03-16 2010-03-24 シャープ株式会社 液晶表示装置及びその製造方法
JP4628837B2 (ja) * 2005-03-24 2011-02-09 シャープ株式会社 液晶表示装置及びその製造方法
JP4419946B2 (ja) * 2005-11-30 2010-02-24 カシオ計算機株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2020024455A (ja) 2020-02-13
KR101324152B1 (ko) 2013-11-01
JP2016194727A (ja) 2016-11-17
JP2023024460A (ja) 2023-02-16
JP2024032773A (ja) 2024-03-12
JP7478797B2 (ja) 2024-05-07
JP2015232713A (ja) 2015-12-24
JP6630781B2 (ja) 2020-01-15
CN102683421B (zh) 2015-02-25
JP2017016152A (ja) 2017-01-19
TW200739226A (en) 2007-10-16
JP7018918B2 (ja) 2022-02-14
JP2021103306A (ja) 2021-07-15
JP2024117798A (ja) 2024-08-29
CN1992294B (zh) 2012-06-20
JP2012159849A (ja) 2012-08-23
JP7534572B1 (ja) 2024-08-14
JP5923133B2 (ja) 2016-05-24
CN102683421A (zh) 2012-09-19
TWI427388B (zh) 2014-02-21
KR20070068261A (ko) 2007-06-29
JP6085644B2 (ja) 2017-02-22
JP2018159948A (ja) 2018-10-11
JP2013080261A (ja) 2013-05-02
JP5417473B2 (ja) 2014-02-12
US8212953B2 (en) 2012-07-03
CN1992294A (zh) 2007-07-04
US8976308B2 (en) 2015-03-10
US20120270348A1 (en) 2012-10-25
US20150179682A1 (en) 2015-06-25
US20070146566A1 (en) 2007-06-28
US9437623B2 (en) 2016-09-06
JP2014194557A (ja) 2014-10-09

Similar Documents

Publication Publication Date Title
JP6386499B2 (ja) 半導体装置
JP5121221B2 (ja) 半導体装置
JP5292066B2 (ja) 表示装置
JP2019047135A (ja) 半導体装置
JPH1124107A (ja) ディスプレイ及びディスプレイを備えた装置
JP2005266814A (ja) 電気光学装置及び電子機器
JP5094006B2 (ja) 液晶組成物及び液晶電気光学装置
JP2011170367A (ja) 液晶組成物

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180809

R150 Certificate of patent or registration of utility model

Ref document number: 6386499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250